WO2011052374A1 - コモンモードフィルタ - Google Patents

コモンモードフィルタ Download PDF

Info

Publication number
WO2011052374A1
WO2011052374A1 PCT/JP2010/067918 JP2010067918W WO2011052374A1 WO 2011052374 A1 WO2011052374 A1 WO 2011052374A1 JP 2010067918 W JP2010067918 W JP 2010067918W WO 2011052374 A1 WO2011052374 A1 WO 2011052374A1
Authority
WO
WIPO (PCT)
Prior art keywords
common mode
differential
differential delay
mode filter
series
Prior art date
Application number
PCT/JP2010/067918
Other languages
English (en)
French (fr)
Inventor
雅明 亀谷
Original Assignee
エルメック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルメック株式会社 filed Critical エルメック株式会社
Priority to CN201080026928.7A priority Critical patent/CN102474235B/zh
Priority to US13/376,094 priority patent/US8847705B2/en
Priority to JP2011538334A priority patent/JP5341201B2/ja
Publication of WO2011052374A1 publication Critical patent/WO2011052374A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Balance/unbalance networks
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1716—Comprising foot-point elements
    • H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1716—Comprising foot-point elements
    • H03H7/1733—Element between different shunt or branch paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path

Definitions

  • the present invention relates to a common mode filter, and more particularly to a common mode filter that allows a desirable ultrahigh-speed differential signal propagating through an ultrahigh-speed differential line to pass while blocking undesirable common-mode noise and hardly causing electromagnetic interference.
  • Patent Document 2 a configuration in which the lower limit of the frequency band of the normal mode signal is 2 MHz, as disclosed in Japanese Patent Application Laid-Open No. 2004-266634, or Japanese Patent Application Laid-Open No. 2000-58343 (Patent Document 2).
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2004-266634, or Japanese Patent Application Laid-Open No. 2000-58343
  • an ideal common mode choke coil is composed of a pair of coils wound around a magnetic core and having a coupling coefficient close to “1”, as shown in the equivalent circuit of FIG.
  • the transmission line is formed by the inter-coil capacitance with a low value, and the characteristic impedance is managed.
  • the equivalent inductance inserted on the differential line has a large value with respect to the common mode noise, and the common mode noise is prevented from passing as shown by the symbol Scc21 in FIG. Is possible.
  • the common mode choke coil has an inductance close to zero with respect to the differential signal (normal mode signal) and forms a low-loss transmission line in combination with the inter-line capacitance, the characteristic indicated by reference numeral Sdd21 in FIG. Pass with less loss.
  • FIG. 12 is shown in order to set the passband to 15 GHz and to compare with the effect of the present invention.
  • the above-described common mode choke coil has a large inductance, that is, a high series impedance with respect to the common mode noise and cuts it off, when the input terminal is viewed from the common mode noise, the inside of the input terminal is terminated.
  • the common mode noise applied to the input terminal is close to the open state, and shows the same response as that of the open terminal line at the input terminal portion.
  • the applied common mode noise and the reflected common mode noise reflected therefrom are superimposed, and the peak voltage of the common mode noise at the input terminal portion is likely to increase.
  • the input terminal part is difficult to mount on an electronic device and shield it for easy connection, it is easy to radiate electromagnetic waves from here and can cause electromagnetic interference. An increase in the peak voltage of mode noise is not preferable.
  • the inventor has already proposed a common mode filter capable of temporally dispersing reflected common mode noise according to Japanese Patent Application No. 2009-220549. According to this common mode filter, the peak voltage of the reflected common mode noise can be suppressed to a low level. Further, a configuration capable of eliminating the power of the reflected common mode noise has been found, and the present invention has been completed. .
  • the present invention has been made to solve such a problem, and can ensure the transmission of an ultra-high-speed differential signal in an ultra-high-speed differential line and can extinguish the power of reflected common mode noise. It aims at providing the common mode filter which is hard to cause.
  • a common mode filter includes a passive series element including an inductor arranged in series in a differential line and a parallel arrangement between the differential lines.
  • the lumped constant differential delay line has a constant K type configuration.
  • the lumped constant differential delay line has an induction m-type configuration.
  • the lumped constant differential delay line has an all-pass configuration.
  • a common mode filter comprising the lumped constant differential delay line and the noise attenuating passive two-terminal circuit as a differential delay element of one section, and the differential delay element is a ladder on the differential line.
  • a plurality of sections are arranged in series and are configured by a plurality of sections.
  • the common mode filter according to claim 6 of the present invention is configured by arranging lumped constant differential delay lines in series in a ladder shape between the differential delay elements.
  • the common mode filter according to claim 7 of the present invention is configured such that a resistor is connected between connection points of the capacitors in the lumped constant differential delay line of the plurality of sections.
  • the common mode filter according to claim 8 of the present invention is configured such that only a common mode attenuation inductor is connected between a connection point between capacitors and a ground potential in some of the lumped constant differential delay lines. Yes.
  • the lumped constant differential delay line is composed of two or three different differential delay elements of the constant K type, induction m type and all-pass type. Configured.
  • a common mode filter according to a tenth aspect of the present invention is configured by changing the constant of the passive two-terminal circuit for noise attenuation in the differential delay element for each section.
  • a lumped constant differential delay line in which an inductor is disposed as a passive series element and a capacitor is disposed as a passive parallel element, and the capacitor as the parallel element is the capacitor. Is formed of two capacitors connected in series that are equal in value to each other, and a resistor for attenuating common mode noise between a connection point of the capacitors connected in series and the ground potential, and a series of an inductor and a resistor.
  • the lumped constant differential delay line is configured as an induction m type, the above-described effect can be obtained in the induction m type configuration.
  • the differential delay line and the noise attenuating inductor are used as a differential delay element of one section, and a plurality of differential delay elements are arranged in series on the differential line in a ladder shape. Since it is composed of a plurality of sections, it is possible to obtain various characteristics in addition to the effects described above.
  • lumped constant differential delay lines are arranged in series in a ladder shape between the differential delay elements, so that various characteristics are obtained in addition to the above-described effects. It is possible.
  • the common mode filter according to claim 7 of the present invention is configured by connecting resistors between a plurality of connection points of the capacitors in the differential delay line of the plurality of sections, in addition to the effects described above. Thus, various characteristics can be obtained.
  • the common mode attenuation inductor is connected between the connection point between the capacitors and the ground potential in some of the lumped constant differential delay lines. Furthermore, it is easy to obtain various characteristics.
  • the common mode filter according to claim 10 of the present invention since the constant of the passive two-terminal circuit for noise attenuation in the differential delay element is made different, it is easy to form the pass characteristic of the common mode noise to a desired characteristic, Furthermore, it is possible to obtain various characteristics such as the absorption characteristic of common mode noise to a desired characteristic, and it is difficult to reliably cause electromagnetic interference.
  • FIG. 1 is a circuit diagram showing a first embodiment of a common mode filter according to the present invention. It is a transmission characteristic figure of the common mode filter of this invention shown in FIG.
  • FIG. 3 is a power distribution characteristic diagram of the common mode filter of the present invention shown in FIG. 2.
  • FIG. 6 is a pass characteristic diagram of the common mode filter of the present invention shown in FIG. 5.
  • FIG. 6 is a power distribution characteristic diagram of the common mode filter of the present invention shown in FIG. 5.
  • FIG. 1 It is a circuit diagram which shows 3rd Embodiment of the common mode filter which concerns on this invention. It is a transmission characteristic figure of the common mode filter of this invention shown in FIG. It is an electric power distribution characteristic figure of the common mode filter of this invention shown in FIG. This is an equivalent circuit of a conventional common mode choke coil. It is a passage characteristic figure of the conventional common mode choke coil shown in FIG. It is an electric power distribution characteristic figure of the conventional common mode choke coil shown in FIG.
  • FIG. 1 is a circuit diagram showing an example of a lumped constant differential delay line applied to a common mode filter according to the present invention.
  • a ladder-type differential four-terminal network 5 is formed on the differential lines 1 and 3 between the differential input terminals 1A and 1B and the differential output terminals 2A and 2B.
  • the ladder-type differential four-terminal network 5 is a combination of passive series elements arranged in series in the differential lines 1 and 3 and passive parallel elements arranged in parallel between the differential lines 1 and 3. Connected and configured in a ladder shape.
  • a plurality of, for example, three inductors Lo as passive series elements are connected in series.
  • Capacitors Co / 4 and Co / 2 as passive parallel elements are connected to both ends of each inductor Lo.
  • Capacitors Co / 4 and Co / 2 are connected between both ends of each inductor Lo at the same position in the differential lines 1 and 3, and a constant K ⁇ type lumped constant differential delay line DL having three sections is formed. Yes.
  • the differential delay elements dl1, dl2, and dl3 for one section in the lumped constant differential delay line DL are ladder-type differential four-terminal circuits, and a pair of inductors Lo in the differential lines 1 and 3 and 2 at both ends thereof. It is formed by capacitors Co / 4 and Co / 2. Adjacent differential delay elements dl1 and dl2 and capacitors Co / 2 of dl2 and dl3 are shared.
  • Equation 1 The delay time td of each of the differential delay elements dl1 to dl3 is expressed as “Equation 1”.
  • the capacitance of one section of the differential delay elements dl1 to dl3 is also expressed as Co / 4 and Co / 2, so that the expression of the delay time td is generally expressed in a single-end delay line. Match.
  • the symbols + vd and ⁇ vd on the differential input terminals 1A and 1B are a differential power source having an impedance Zo
  • the symbol Zo on the differential output terminals 2A and 2B is a terminal impedance.
  • FIG. 2 is a circuit diagram illustrating a first configuration according to the common mode filter of the present invention, which is an improvement of the lumped constant differential delay line of FIG. Reference Vc is a common mode noise source.
  • Capacitors Co / 4 and Co / 2 connecting between both ends of the pair of inductors Lo on the differential lines 1 and 3 in each of the differential delay elements dl1 to dl3 of FIG. 1 described above are connected in series as shown in FIG. It is divided into two capacitors Co / 2 and Co / 2, or Co and Co. Moreover, the series combined capacitance of the capacitors Co / 2 and Co / 2 is equivalent to the capacitor Co / 4, and similarly, the series combined capacitance of the capacitors Co and Co is equivalent to the capacitor Co / 2.
  • the capacitance of the two divided capacitors Co / 2 and Co has twice the capacitance value of the one capacitor Co / 4 and Co / 2 before the division.
  • each of the differential delay elements dl1 to dl3 there is a common mode noise attenuation between the capacitors Co / 2 and Co / 2, or between the connection points T1, T2, T3 and T4 of Co and Co and the ground potential.
  • a passive two-terminal circuit in which L1 and R1, L2 and R2, L3 and R3, and L4 and R4 are connected in series is connected.
  • the common mode noise attenuating inductors L1 to L4 form a series resonance circuit by a combination with the capacitors Co / 2 and Co connected to the inductors L1 to L4, respectively, and this resonance frequency is set to the common mode noise attenuation pole frequency.
  • the attenuation pole since the Q of the series resonant circuit is lowered by the resistors R1 to R4, the attenuation pole has a shallow broad shape or does not appear clearly.
  • Other configurations are the same as in FIG.
  • the ladder-type differential four-terminal network 5 formed in the differential lines 1 and 3 includes the lumped constant-type differential delay elements dl1 to dl3 which are the ladder-type four-terminal circuits described above. It is possible to pass a differential signal propagating through the differential lines 1 and 3 with an amplitude characteristic and a group delay characteristic as designed.
  • the differential signals transmitted through the differential lines 1 and 3 are opposite phase signals, so that they reach the connection points T1 to T4 between the capacitors Co / 2 and Co. Even if they cancel each other, they disappear.
  • the series resonance circuit does not contribute to the differential signal, and the differential signal is transmitted without deterioration as designed by the differential delay elements dl1 to dl3.
  • two capacitors Co / 2 and Co which are parallel elements forming the differential delay elements dl1 to dl3, and a common mode noise attenuating inductor connected to these connection points T1 to T4 Since a series resonant circuit for common mode noise is formed by L1 to L4, the common mode noise is attenuated and cut off, and it is easy to attenuate the common mode noise as designed, and the resistors R1 to R4 are Reduce the Q of the series resonant circuit to consume and absorb common mode noise.
  • the amount of absorption of common mode noise is the largest near the common mode noise attenuation pole frequency, and the amount of absorption decreases at other frequencies, so unabsorbed common mode noise is attenuated and cut off to become reflected common mode noise.
  • the differential input terminals 1A and 1B since the reflected common mode noise propagates through the differential delay elements dl1 to dl3 and returns to the differential input terminals 1A and 1B with a double propagation delay time in a round trip, the differential input terminals 1A and 1B The applied common mode noise and the reflected common mode noise are superposed with their phases shifted.
  • the reflected common mode noise is not absorbed by the resistors R1 to R4, the peak voltage rise of the common mode noise is reduced at the differential input terminals 1A and 1B, and the noise at the differential input terminals 1A and 1B is reduced. Is not easily radiated.
  • FIG. 3 is a characteristic diagram of the common mode filter of the present invention shown in FIG. 2.
  • symbol Sdd21 is a differential signal passing characteristic
  • symbol Scc21 is a common mode noise passing characteristic.
  • the characteristics shown in FIG. 3 are a third harmonic component of the 2.5 GHz clock assuming that the delay time of one section is 30 ps and the differential impedance is 100 ⁇ , and common mode noise is removed from the 2.5 GHz differential clock.
  • the constant of each element is set so that the pass band for the differential signal is about 10 GHz so that the frequency component of 5 GHz can pass sufficiently, and further the attenuation of common mode noise is about 18 dB at 2.5 GHz.
  • the power of the common mode noise input to the ladder-type differential four-terminal network 5 is assumed to be 100%, and it passes through each frequency.
  • the ratio of the power to be reflected, the ratio of the reflected power and the ratio of the absorbed power were determined.
  • FIG. 4 shows the ratio of the passage, reflection and absorption of the common mode noise power input to the common mode filter according to the present invention of FIG. It can be seen that the power absorption peak is set in the vicinity of 2.5 GHz, which is suitable for removing the common mode noise of the 2.5 GHz differential clock.
  • Such a structure is effective for removing common mode noise of a specific frequency.
  • the constants of the inductors L1 to L4 and the resistors R1 to R4 are set for each section. Set and adjust.
  • FIG. 13 shows the ratio of passing, reflection and absorption of the common mode noise power input to the ideal common mode choke coil shown in FIG. It can be seen that in the conventional common mode choke coil, most of the input common mode noise power is reflected by interruption, and about 90% of the input power is reflected.
  • the inductors L1 to L4 are formed of a metal conductor having a high resistivity such as nichrome, a series resistance component is generated in the inductors L1 to L4 themselves even if the resistors R1 to R4 are not connected. The same effect as connecting R1 to R4 can be obtained.
  • FIG. 5 shows a second embodiment of the common mode filter according to the present invention, which is based on an induction mT type lumped constant differential delay line having four sections.
  • the inductor Lo forming the passive series element is divided into two equal parts, and the two equally divided inductors Lo / 2 are connected in series and mutually induced m
  • the connection points of the inductors Lo / 2 that are coupled and divided into two equal parts are connected by the above-described series circuit of capacitors.
  • Other configurations are the same as those in FIG.
  • each differential four-terminal circuit is converted into a series circuit of two capacitors Co and Co having a double capacitance value, and a connection point T1 between the capacitors Co connected in series.
  • T2, T3, T4 and the above-described common mode noise attenuating inductors L1 to L4 are connected between the ground potential. This is equivalent to setting the common mode noise attenuation resistors R1 to R4 in FIG. 2 to 0 ⁇ .
  • resistors R12, R23 and R34 are connected between the connection points T1 and T2, between T2 and T3 and between T3 and T4, and resistors R10 and R40 are connected between the connection point T1 and ground and between the connection point T4 and ground. is there.
  • the passive two-terminal circuit for noise attenuation is configured with a complicated path.
  • the passive two-terminal circuit connected to the contact T1 not only the parallel circuit of the inductor L1 and the resistor R10 but also various paths connected to the ground via R12 are additionally connected to the parallel circuit.
  • the inductor constituting the passive series element of the ladder-type differential four-terminal network 5 is equivalent to (Lo + 2m), and the passive parallel element is equivalent to the capacitor Co and the negative inductor component ( ⁇ m). Are connected in series.
  • FIG. 6 is a characteristic diagram of the common mode filter shown in FIG. 5.
  • symbol Sdd21 is a differential signal passing characteristic
  • symbol Scc21 is a common mode noise passing characteristic
  • a delay time of one section is 37.5 ps.
  • the constant of each element is determined so that the differential impedance is 100 ⁇ .
  • the differential signal passing characteristic Sdd21 shows characteristics similar to those in FIG. 3, while the common mode noise passing characteristic Scc21 has an attenuation of about 15 dB at 2.5 GHz or more, and in a wider frequency range than FIG. Greater reduction is obtained.
  • FIG. 7 shows the power distribution ratio of passing, reflecting, and absorbing with respect to the input common mode noise power. As can be seen from FIG. 7, the configuration shown in FIG. 5 exhibits absorption of 60% to 70% at 2.5 GHz or higher, and does not have an absorption peak at a specific frequency as shown in FIG.
  • FIG. 8 shows a third embodiment according to the common mode filter of the present invention.
  • the differential delay elements dl1 to dl4 are composed of four differential delay elements dl1 to dl4.
  • the inductor Lo that forms the passive series element is divided into two equal parts, and the inductors Lo / 2 divided into two equal parts are used.
  • the inductors Lo / 2 connected in series are connected in series and mutually inductively coupled to each other, and both ends of the inductor Lo / 2 connected in series are bridged by a capacitor Ca.
  • a capacitor Ca has a configuration of an all-pass lumped constant differential delay line. Other configurations are the same as those in FIG.
  • the inductor that constitutes the passive series element of the ladder-type differential four-terminal circuit is equivalent to the inductor that determines the delay time of one section (Lo + 2m), and the parallel element is equivalently negative with the capacitor Co.
  • the inductor component ( ⁇ m) is connected in series.
  • the parallel element is converted into a series connection of two capacitors having double capacitance values, and the connection points of the two capacitors Co connected in series are sequentially connected from the differential input terminals 1A and 1B to T1, T2, T3 and T4, resistors R12, R23 and R34 between these connection points T1 and T2, between T2 and T3 and between T3 and T4, and between the connection point T1 and ground and between the connection point T4 and ground R10 and R40.
  • resistors R12, R23 and R34 between these connection points T1 and T2, between T2 and T3 and between T3 and T4, and between the connection point T1 and ground and between the connection point T4 and ground R10 and R40.
  • the delay time td of one section in each of the differential delay elements dl1 to dl4 having this configuration is expressed by “Formula 6”.
  • the differential impedance Zd in each of the differential delay elements dl1 to dl4 is expressed by “Expression 7”.
  • FIG. 9 is a characteristic diagram of the common mode filter shown in FIG. 8.
  • Reference numeral Sdd21 is a differential signal passing characteristic and reference numeral Scc21 is a common mode noise passing characteristic.
  • the characteristic of FIG. 9 is an example in which the constant of each element is determined so that the delay time of one section is 50 ps and the differential impedance is 100 ⁇ .
  • the coupling coefficient is preferably set to a value larger than that of the induction m type.
  • the bridging capacitance Ca is arranged, when the coupling coefficient k is 0.4, the bridging capacitance Ca is about 1/10 of the capacitor Co.
  • the common mode noise that reaches each of the connection points T1 to T4 tries to return to the ground via the resistors R10 to R40, so that power is absorbed by these resistors R10 to R40 at that time.
  • the passage characteristics of the common mode noise slightly change depending on the values of the resistors R10 to R40, but the delay time of the differential delay elements dl1 to dl4 is greatly influenced by the delay time of the differential delay elements dl1 to dl4. As the value increases, the passage of common mode noise from a lower frequency can be prevented.
  • FIG. 9 shows the differential signal passing characteristic Sdd21 and the common mode noise passing characteristic Scc21 in the common mode filter having the configuration of FIG. 8 according to the present invention
  • FIG. 10 shows the common mode noise input to the common mode filter having the configuration of FIG. Shows the power distribution ratio of transmission, reflection and absorption with respect to the power.
  • the common mode pass characteristic Scc21 has an attenuation start frequency shifted to the high frequency side because the pass characteristics cannot be formed by the common mode noise attenuating inductors L1 to L4, compared to the configurations of FIGS. When compared at 2.5 GHz, only about 12 dB attenuation is obtained.
  • the absorption amount of the common mode noise power is 70% or more in the frequency range of 2.2 GHz to 8.7 GHz. As a result, a broader absorption peak is obtained than in other structures.
  • the differential signal passing characteristic Sdd21 has a loss of almost 0 dB in FIG. 9, and the all-pass lumped constant delay line is optimal for the purpose of passing an ultrahigh-speed signal in the GHz band.
  • the resistance connected between the contacts of the connection points T1 to T4 does not necessarily need to be between the contacts in the adjacent sections, and may be connected between the contacts separated by two or more sections. .
  • common mode filters having different configurations have been exemplified using three types of lumped constant differential delay lines of constant K type, induction m type, and all-pass type, but all lumped constant differential delay lines have been exemplified. Can be applied to common mode filters of all configurations.
  • the lumped constant differential delay line has been described with three types of constant K type, induction m type and all-pass type, but other configurations are possible.
  • induction m type has mutual induction in an adjacent section of an inductor that is a series element of a ladder type differential delay line, although not illustrated, mutual induction is provided between inductors in a section separated by two or more sections.
  • the configuration according to the present invention can be applied even in such a configuration, and the same effect can be obtained.
  • the lumped-constant differential delay line is, for example, two constant K-type differential delay elements and three inductive m-type differentials among the constant K-type, induction m-type and all-pass type differential delay elements.
  • the object of the present invention can be achieved with a configuration in which two or three different delay elements are combined, such as connecting delay elements in a ladder shape.
  • this group delay flat type low-pass filter is similar to the constant K type at first glance, but in a configuration consisting of a plurality of sections, an inductor and a passive parallel device that are passive series elements when configured with a single end. Since the values of certain capacitors are all different, it becomes complicated when commercializing.
  • the common mode filter of the present invention is configured to include a differential delay line that includes a ladder-type differential four-terminal circuit including an inductor as the passive series element and a capacitor as the passive parallel element. Passes the desired ultra-high-speed differential signal propagating through the ultra-high-speed differential transmission line, while attenuating undesired common mode noise without passing it, and absorbing reflected common mode noise to suppress its peak value Thus, it is possible to suppress the electromagnetic radiation intensity of the blocked reflected common mode noise.
  • the lumped constant differential delay line in FIG. 5 may be configured with only one section of the induction mT type, and one attenuation pole frequency may be matched with the frequency of the common mode noise.
  • common mode filter of the present invention when a plurality of sections are formed, conventional differential delay lines, for example, inductors L1 to L4 for attenuating common mode noise and resistors R1 to R40 are omitted in some sections. Configuration is also possible.

Landscapes

  • Filters And Equalizers (AREA)

Abstract

【課題】　超高速差動信号を通過させ、コモンモードノイズを通過させ難くする。 【解決手段】　集中定数差動遅延線ＤＬは、差動線路１、３中に配置された受動直列素子および受動並列素子からなる梯子型の差動４端子回路において、受動直列素子にインダクタＬｏを、受動並列素子にキャパシタＣｏを配置して形成される。集中定数差動遅延線ＤＬは、並列素子としてのキャパシタＣｏが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏからなる。コモンモードノイズ減衰用のインダクタＬ１～Ｌ４および抵抗Ｒ１～Ｒ４は、直列接続されたキャパシタＣｏ／２どうし又はＣｏどうしの接続点Ｔ１～Ｔ４とグランド電位との間に接続され、キャパシタＣｏ／２、Ｃｏとともにコモンモードノイズ減衰用直列共振回路を形成する。

Description

コモンモードフィルタ
　本発明はコモンモードフィルタに係り、特に、超高速差動線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、電磁障害も引き起こし難いコモンモードフィルタに関する。
　電子機器においてノイズは有害な存在であることから、ノイズを除去するための多くの提案がなされている。
　特に、最近の高速シリアル伝送では、伝送速度がＧＨｚ帯と速くなり、波長が短くなることから、その波長が回路パターン長の整数倍と一致する確率が高まり、回路パターンがアンテナとなって信号が空間に放射される電磁放射ノイズが問題となっている。
　もっとも、高速シリアル伝送では、ほとんどの場合、差動線路を用いるため、電磁界は差動線路間で結合して外部へは放射し難い。
　しかしながら、差動線路のわずかな非対称性や、ＩＣでのわずかな位相ずれ等に起因して生じるコモンモードノイズは、差動線路間を同相信号で伝播し、差動線路間の結合がないため外部へ放射し易く、電磁放射ノイズとなり易い。
　そのため、差動線路を用いた高速シリアル伝送の分野では、コモンモードノイズ対策が必須のものとなっており、コモンモードノイズの除去手段としてコモンモード・チョークコイルが使用されることが多い。
　この種の公知例として、特開２００４－２６６６３４号公報（特許文献１）のように、ノーマルモード信号の周波数帯域の下限を２ＭＨｚとした構成や、特開２０００－５８３４３号公報（特許文献２）のように、差動信号伝送用のコモンモード・チョークコイルをトロイダルコアに巻線する構成がある。
　ところで、理想的なコモンモード・チョークコイルは、図１１の等価回路に示すように、磁性体磁芯に巻かれ結合係数が「１」に近い１対のコイルと、入出力間の線間容量を低く抑えたコイル間容量とによって伝送線路を形成してなり、特性インピーダンスを管理する構成である。
　このコモンモード・チョークコイルでは、コモンモードノイズに対して、差動線路上に挿入される等価なインダクタンスが大きい値となり、図１２の符号Ｓｃｃ２１に示す特性のように、コモンモードノイズの通過阻止が可能である。
　他方、コモンモード・チョークコイルは、差動信号（ノーマルモード信号）に対してインダクタンスが零に近く、しかもライン間容量と組み合わせて低損失伝送線路を形成するため、図１２の符号Ｓｄｄ２１に示す特性のように、少ない損失で通過する。
　このような理想的なコモンモード・チョークコイルは、現状では製品化されていないので、図１２は通過帯域を１５ＧＨｚに設定し、本発明の効果と比較するために図示したものである。
特開２００４－２６６６３４号公報 特開２０００－５８３４３号公報
　しかしながら、上述したコモンモード・チョークコイルは、コモンモードノイズに対して大きいインダクタンスすなわち高い直列インピーダンスを有してそれを遮断するため、コモンモードノイズから入力端子を見ると、この入力端子の内部が終端開放に近くなり、入力端子に印加されたコモンモードノイズが、入力端子部で終端開放線路と同様の応答を示す。
　そのため、入力端子部においては、印加されたコモンモードノイズと、これが反射した反射コモンモードノイズとが重畳され、入力端子部でのコモンモードノイズのピーク電圧が上昇し易い。
　入力端子部は、接続を容易にするためむき出しで電子機器に実装し、シールドすることが困難なため、ここから電磁放射され易く、電磁障害を引き起こす要因となり得るから、当該入力端子部でのコモンモードノイズのピーク電圧上昇は好ましくない。
　本発明者は、既に、特願２００９－２２０５４９号により、反射コモンモードノイズを時間的に分散可能なコモンモードフィルタを提案した。このコモンモードフィルタによれば、反射コモンモードノイズのピーク電圧を低く抑えることが可能であるが、更に、反射コモンモードノイズの電力を消滅させることの可能な構成を見いだし、本発明を完成させた。
　本発明はそのような課題を解決するためになされたもので、超高速差動線路における超高速差動信号の伝送を確保し、反射コモンモードノイズの電力を消滅させることが可能で、電磁障害を引き起こし難いコモンモードフィルタの提供を目的とする。
　そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、差動線路中に直列的に配置されたインダクタを含む受動直列素子および当該差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる集中定数差動遅延線であって、そのキャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、直列接続された当該キャパシタどうしの接続点とグランド電位との間に接続されたコモンモードノイズ減衰用の抵抗、インダクタと抵抗の直列回路、又はインダクタと抵抗の並列回路からなるノイズ減衰用受動２端子回路と、を具備している。
　本発明の請求項２に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型構成となっている。
　本発明の請求項３に係るコモンモードフィルタは、上記集中定数差動遅延線が、誘導ｍ型構成となっている。
　本発明の請求項４に係るコモンモードフィルタは、上記集中定数差動遅延線が、全域通過型構成となっている。
　本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線およびノイズ減衰用受動２端子回路を１区間の差動遅延素子とし、その差動線路にその差動遅延素子が梯子状に複数直列配置され複数区間で構成されている。
　本発明の請求項６に係るコモンモードフィルタは、上記差動遅延素子の間に集中定数差動遅延線が梯子状に直列配置されて構成されている。
　本発明の請求項７に係るコモンモードフィルタは、上記複数区間の上記集中定数差動遅延線における上記キャパシタどうしの接続点間に、抵抗が接続されて構成されている。
　本発明の請求項８に係るコモンモードフィルタは、一部の上記集中定数差動遅延線におけるキャパシタどうしの接続点とグランド電位との間に、コモンモード減衰用インダクタのみが接続されて構成されている。
　本発明の請求項９に係るコモンモードフィルタは、上記集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型のそれら差動遅延素子中から異なる２個又は３個を複合して構成されている。
　本発明の請求項１０に係るコモンモードフィルタは、上記差動遅延素子におけるノイズ減衰用受動２端子回路の定数を区間毎に異ならせて構成されている。
　このような本発明の請求項１に係るコモンモードフィルタでは、受動直列素子にインダクタを、受動並列素子にキャパシタを配置した集中定数差動遅延線を用い、その並列素子としてのキャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタで形成されるとともに、直列接続されたキャパシタどうしの接続点とグランド電位との間にコモンモードノイズ減衰用の抵抗、インダクタと抵抗の直列回路、又はインダクタと抵抗の並列回路からなるノイズ減衰用受動２端子回路を接続したから、超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断するうえ、抵抗によって吸収することが可能で、入力端子部におけるコモンモードノイズのピーク電圧が低減されて電磁障害も引き起こし難い。
　本発明の請求項２に係るコモンモードフィルタでは、上記集中定数差動遅延線を定Ｋ型で構成するから、定Ｋ型構成において上述した効果を得ることが可能である。
　本発明の請求項３に係るコモンモードフィルタでは、上記集中定数差動遅延線を誘導ｍ型で構成するから、誘導ｍ型構成において上述した効果を得ることが可能である。
　本発明の請求項４に係るコモンモードフィルタでは、上記集中定数差動遅延線を全域通過型で構成するから、全域通過型構成において上述した効果を得ることが可能である。
　本発明の請求項５に係るコモンモードフィルタでは、上記差動遅延線およびノイズ減衰用インダクタを１区間の差動遅延素子とし、その差動線路に差動遅延素子を梯子状に複数直列配置し複数区間で構成するから、上述した効果に加えて、種々の特性を得ることが可能である。
　本発明の請求項６に係るコモンモードフィルタは、上記差動遅延素子の間に集中定数差動遅延線が梯子状に直列配置されてなるから、上述した効果に加えて、種々の特性を得ることが可能である。
　本発明の請求項７に係るコモンモードフィルタは、上記複数区間の上記差動遅延線における上記キャパシタ同士の複数の接続点間に、抵抗が接続されて構成されているから、上述した効果に加えて、種々の特性を得ることが可能である。
　本発明の請求項８に係るコモンモードフィルタは、一部の上記集中定数差動遅延線におけるキャパシタどうしの接続点とグランド電位との間に、コモンモード減衰用インダクタのみが接続されてなるから、更に、種々の特性を得ることが容易である。
　本発明の請求項９に係るコモンモードフィルタでは、上記集中定数の差動遅延線として、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合して構成するから、種々の通過型構成において上述した効果を得ることが可能である。
　本発明の請求項１０に係るコモンモードフィルタでは、上記差動遅延素子におけるノイズ減衰用受動２端子回路の定数を異ならせてなるから、コモンモードノイズの通過特性を所望の特性に形成し易く、さらにコモンモードノイズの吸収特性も所望の特性に形成できる等、種々の特性を得ることが可能で、確実に電磁障害も引き起こし難い。
本発明のコモンモードフィルタの基となる集中定数差動遅延線の例を示す回路図である。 本発明に係るコモンモードフィルタの第１の実施の形態を示す回路図である。 図２に示す本発明のコモンモードフィルタの通過特性図である。 図２に示す本発明のコモンモードフィルタの電力配分特性図である。 本発明に係るコモンモードフィルタの第２の実施の形態を示す回路図である。 図５に示す本発明のコモンモードフィルタの通過特性図である。 図５に示す本発明のコモンモードフィルタの電力配分特性図である。 本発明に係るコモンモードフィルタの第３の実施の形態を示す回路図である。 図８に示す本発明のコモンモードフィルタの通過特性図である。 図８に示す本発明のコモンモードフィルタの電力配分特性図である。 従来のコモンモード・チョークコイルの等価回路である。 図１１に示す従来のコモンモード・チョークコイルの通過特性図である。 図１１に示す従来のコモンモード・チョークコイルの電力配分特性図である。
　以下、本発明に係るコモンモードフィルタの実施の形態を図面を参照して説明する。
　まず、本発明に係るコモンモードフィルタの基となる集中定数差動遅延線を説明する。
　図１は本発明に係るコモンモードフィルタに適用する集中定数差動遅延線の一例を示す回路図である。
　図１において、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂ間の差動線路１、３には梯子型差動４端子網５が形成されている。
　梯子型差動４端子網５は、それら差動線路１、３中に直列的に配置された受動直列素子と、これら差動線路１、３間に並列的に配置された受動並列素子を組合せ接続して梯子状に構成されている。
　すなわち、差動入出力端子１Ａ、２Ａ間の差動線路１および差動入出力端子１Ｂ、２Ｂ間の差動線路３において、受動直列素子としてのインダクタＬｏが複数個、例えば３個ずつ直列接続され、個々のインダクタＬｏの両端には受動並列素子としてのキャパシタＣｏ／４、Ｃｏ／２が接続されている。
　差動線路１、３における同位置の各インダクタＬｏの両端間には、それらキャパシタＣｏ／４、Ｃｏ／２が接続され、３区間からなる定Ｋπ型集中定数差動遅延線ＤＬが構成されている。
　この集中定数差動遅延線ＤＬにおける１区間分の差動遅延素子ｄｌ１、ｄｌ２、ｄｌ３は、梯子型差動４端子回路であり、差動線路１、３における一対のインダクタＬｏとこの両端の２個のキャパシタＣｏ／４、Ｃｏ／２によって形成されている。隣合う差動遅延素子ｄｌ１とｄｌ２、ｄｌ２とｄｌ３のキャパシタＣｏ／２は共用されている。
　しかも、差動入出力端子１Ａ、１Ｂ、２Ａ、２Ｂ側の差動遅延素子ｄｌ１、ｄｌ３におけるキャパシタＣｏ／４の容量値は、中間の差動遅延素子ｄｌ２との共用がないため、中間の差動遅延素子ｄｌ２のキャパシタＣｏ／２に比べて半分になっている。
　各差動遅延素子ｄｌ１～ｄｌ３の遅延時間ｔｄは、「数１」のように示される。
Figure JPOXMLDOC01-appb-M000001
　各差動遅延素子ｄｌ１～ｄｌ３の差動インピーダンスＺｄは、「数２」のように示される。
Figure JPOXMLDOC01-appb-M000002
　図１において、差動遅延素子ｄｌ１～ｄｌ３の１区間分のキャパシタの容量もＣｏ／４、Ｃｏ／２と表記することで、遅延時間ｔｄの表記が一般に知られたシングルエンド遅延線における数式に一致している。
　なお、図１中、差動入力端子１Ａ、１Ｂ側の符号＋ｖｄと－ｖｄはインピーダンスＺｏの差動電源であり、差動出力端子２Ａ、２Ｂ側の符号Ｚｏは終端インピーダンスである。
　次に、本発明に係るコモンモードフィルタを詳細に説明する。
　図２は、本発明のコモンモードフィルタに係る第１の構成を説明する回路図であり、図１の集中定数差動遅延線を改良したものである。符号Ｖｃはコモンモードノイズ源である。
　上述した図１の各差動遅延素子ｄｌ１～ｄｌ３における差動線路１、３上の一対のインダクタＬｏ両端間を結ぶキャパシタＣｏ／４、Ｃｏ／２は、図２に示すように、直列接続された２個のキャパシタＣｏ／２とＣｏ／２、又はＣｏとＣｏに分割されている。しかも、キャパシタＣｏ／２とＣｏ／２の直列合成容量がキャパシタＣｏ／４と等価的に、同様に、キャパシタＣｏとＣｏの直列合成容量がキャパシタＣｏ／２と等価的になっている。
　すなわち、分割された２個のキャパシタＣｏ／２、Ｃｏの容量は、分割前の１個のキャパシタＣｏ／４、Ｃｏ／２の２倍の容量値を有している。
　各差動遅延素子ｄｌ１～ｄｌ３において、キャパシタＣｏ／２とＣｏ／２どうし、又はＣｏとＣｏどうしの各接続点Ｔ１、Ｔ２、Ｔ３、Ｔ４とグランド電位との間には、コモンモードノイズ減衰用のインダクタと抵抗との直列回路、すなわちＬ１とＲ１、Ｌ２とＲ２、Ｌ３とＲ３、Ｌ４とＲ４とを直列接続した受動２端子回路が接続されている。
　コモンモードノイズ減衰用のインダクタＬ１～Ｌ４は、各々これに接続されたキャパシタＣｏ／２、Ｃｏとの組合せによって直列共振回路を形成し、この共振周波数がコモンモードノイズ減衰極周波数に設定されている。ただし、抵抗Ｒ１～Ｒ４により、直列共振回路のＱが下がるため、減衰極は浅いブロードな形状になるか、又は明確には現れなくなる。その他の構成は図１と同様である
　このようなコモンモードフィルタでは、差動線路１、３中に形成する梯子型の差動４端子網５として、上述した梯子型４端子回路である集中定数型の差動遅延素子ｄｌ１～ｄｌ３を用い、差動線路１、３を伝搬する差動信号を設計目標通りの振幅特性と群遅延特性で通過させることが可能である。
　すなわち、この第１の構成では、差動線路１、３を伝送する差動信号が、互いに逆位相信号であるから、これらがキャパシタＣｏ／２どうしやＣｏどうしの各接続点Ｔ１～Ｔ４に達しても互いに打ち消し合って消失する。
　そのため、差動信号に対しては、直列共振回路は寄与しないことになり、差動遅延素子ｄｌ１～ｄｌ３の設計通り、劣化なく差動信号が伝送される。
　他方、第１の構成では、差動遅延素子ｄｌ１～ｄｌ３を形成する並列素子である２個のキャパシタＣｏ／２やＣｏと、これらの接続点Ｔ１～Ｔ４に接続されたコモンモードノイズ減衰用インダクタＬ１～Ｌ４とにより、コモンモードノイズに対する直列共振回路が形成されるから、コモンモードノイズが減衰遮断され、コモンモードノイズを設計通りに減衰させることが容易であり、しかも、抵抗Ｒ１～Ｒ４が、直列共振回路のＱを下げてコモンモードノイズを消費、吸収する。
　この場合、コモンモードノイズの吸収量は、コモンモードノイズ減衰極周波数付近で最も大きく、それ以外の周波数では吸収量が減るため、吸収されないコモンモードノイズは減衰遮断されて、反射コモンモードノイズとなって差動入力端子１Ａ、１Ｂへ戻る。　　　
　もっとも、その反射コモンモードノイズは、差動遅延素子ｄｌ１～ｄｌ３中を伝搬し、往復で２倍の伝播遅延時間をもって差動入力端子１Ａ、１Ｂへ戻るため、差動入力端子１Ａ、１Ｂにおいては、印加されるコモンモードノイズと、反射コモンモードノイズとは位相がずれた状態で重畳される。
　しかも、反射コモンモードノイズは、抵抗Ｒ１～Ｒ４で吸収されない残りであるから、差動入力端子１Ａ、１Ｂにおいてコモンモードノイズのピーク電圧上昇が小さくなり、差動入力端子１Ａ、１Ｂの部分においてノイズが電磁放射され難い。
　図３は、図２に示す本発明のコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図３の特性は、１区間の遅延時間３０ｐｓ、差動インピーダンス１００Ωとするとともに、２．５ＧＨｚ差動クロックのコモンモードノイズ除去を想定し、２．５ＧＨｚクロックの３次高調波成分である７．５ＧＨｚの周波数成分が充分通過できるよう、差動信号に対する通過帯域を約１０ＧＨｚとし、さらに２．５ＧＨｚでコモンモードノイズの減衰量が約１８ｄＢとなるよう各素子の定数を設定したものである。
　ここで、抵抗Ｒ１～Ｒ４によって、どの程度コモンモードノイズが吸収減衰するか調べるために、梯子型差動４端子回路網５に入力されたコモンモードノイズの電力を１００％として、周波数毎に通過する電力の割合、反射する電力の割合および吸収される電力の割合を求めた。
　図４は、図２の本発明に係るコモンモードフィルタに入力されたコモンモードノイズ電力の通過、反射および吸収の割合である。電力吸収のピークが２．５ＧＨｚ付近に設定されており、２．５ＧＨｚ差動クロックのコモンモードノイズ除去に適することがわかる。
　このような構造は、特定の周波数のコモンモードノイズ除去に効果的であり、電力吸収のピークを所望の周波数に設定するためには、インダクタＬ１～Ｌ４および抵抗Ｒ１～Ｒ４の定数を区間毎に設定、調整すれば良い。
　また、比較のため、図１１に示す理想的なコモンモード・チョークコイルに入力されたコモンモードノイズ電力の通過、反射および吸収の割合を図１３に示す。従来のコモンモード・チョークコイルでは、入力されたコモンモードノイズ電力のほとんどが遮断によって反射され、入力された電力の約９０％が反射していることが分かる。
　なお、インダクタＬ１～Ｌ４を、ニクロム等の抵抗率の高い金属導体で形成すれば、抵抗Ｒ１～Ｒ４を接続しなくても、インダクタＬ１～Ｌ４自身に直列抵抗成分が発生し、等価的に抵抗Ｒ１～Ｒ４を接続したことと同じ効果が得られる。
　図５は本発明のコモンモードフィルタに係る第２の実施の形態であり、４区間からなる誘導ｍＴ型集中定数差動遅延線を基にしたものである。
　すなわち、４個の各差動遅延素子ｄｌ１～ｄｌ４の各々において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、２等分されたインダクタＬｏ／２どうしの接続点の間を、上述したキャパシタの直列回路で接続した構成を有している。その他の構成は、図１と同様である。
　この図５の構成においても、各差動４端子回路の並列素子を２倍の容量値を有する２個のキャパシタＣｏとＣｏの直列回路に変換し、直列接続されたキャパシタＣｏどうしの接続点Ｔ１、Ｔ２、Ｔ３、Ｔ４とグランド電位との間に、上述したコモンモードノイズ減衰用インダクタＬ１～Ｌ４が接続されている。これは、図２におけるコモンモードノイズ減衰用抵抗Ｒ１～Ｒ４を０Ωとしたことと等価である。
　さらに、接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間に抵抗Ｒ１２、Ｒ２３およびＲ３４を、接続点Ｔ１とグランド間および接続点Ｔ４とグランド間に抵抗Ｒ１０およびＲ４０を接続したものである。
　なお、以降の図においては、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂとの間のみを図示する。
　このような構成では、ノイズ減衰用受動２端子回路が複雑な経路で構成される。例えば、接点Ｔ１に接続される受動２端子回路は、インダクタＬ１と抵抗Ｒ１０の並列回路だけでなく、Ｒ１２を経由してグランドへ接続される種々の経路も上記並列回路に追加接続される。
　このような構成において、梯子型差動４端子網５の受動直列素子を構成するインダクタは等価的に(Ｌｏ＋２ｍ)となり、受動並列素子は等価的にキャパシタＣｏと負のインダクタ成分（－ｍ）とが直列接続された回路となる。
　各差動遅延素子ｄｌ１～ｄｌ４の１区間の遅延時間ｔｄは、「数３」で示される。
Figure JPOXMLDOC01-appb-M000003
　各差動遅延素子ｄｌ１～ｄｌ４の差動インピーダンスＺｄは、「数４」で示される。
Figure JPOXMLDOC01-appb-M000004
　図６は図５に示すコモンモードフィルタの特性図であり、同図中の符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性であり、１区間の遅延時間が３７．５ｐｓで、差動インピーダンスは１００Ωとなるように各素子の定数を定めた例である。
　なお、回路解析においては、相互誘導ｍの値に代えて後述する「数５」に示すように、相互誘導ｍとインダクタＬｏ／２に対する比、すなわち結合係数ｋを用いることが一般的であり、ここではｋ＝０．２４である。
Figure JPOXMLDOC01-appb-M000005
　この場合も、コモンモードノイズ減衰用のインダクタＬ１～Ｌ４および相互誘導ｍとＣｏとの組み合わせで決定される直列共振周波数が存在するが、抵抗Ｒ１０～Ｒ４０により、直列共振回路のＱが下がるため、減衰極はブロードな形状となる。
　また、差動信号通過特性Ｓｄｄ２１は、図３と似た特性を示す一方で、コモンモードノイズ通過特性Ｓｃｃ２１は、２．５ＧＨｚ以上での減衰量が約１５ｄＢとなり、図３に比べ広い周波数範囲でより大きい減推量が得られている。
　図７には、入力されたコモンモードノイズの電力に対する通過、反射および吸収の電力分配比率を示す。図７から分かるとおり、図５に示す構成は、２．５ＧＨｚ以上で６０％～７０％の吸収を示し、図４に示すような特定の周波数での吸収ピークを持たないことが分かる。
　従ってこのような構成は、コモンモードノイズが広い周波数範囲で存在する場合に有効である。
　図８は本発明のコモンモードフィルタに係る第３の実施の形態である。
　すなわち、４個の差動遅延素子ｄｌ１～ｄｌ４からなり、各差動遅延素子ｄｌ１～ｄｌ４において、受動直列素子を形成するインダクタＬｏを２等分し、２等分されたインダクタＬｏ／２どうしを直列接続するとともに互いに相互誘導ｍ結合させ、更に、直列接続されたインダクタＬｏ／２の両端をキャパシタＣａで橋絡し、差動線路１、３の当該接続点どうしを上述したキャパシタＣｏの直列回路で接続したものであり、全域通過型集中定数差動遅延線の構成を有している。その他の構成は、図５の構成と同様である。
　このような構成では、梯子型差動４端子回路の受動直列素子を構成するインダクタは、１区間の遅延時間を決めるインダクタが等価的に(Ｌｏ＋２ｍ)となり、並列素子は等価的にキャパシタＣｏと負のインダクタ成分（－ｍ）とが直列接続された回路となる。
　この構成でも、並列素子を２倍の容量値のキャパシタ２個の直列接続に変換し、２個の直列接続されたキャパシタＣｏの接続点を差動入力端１Ａ、１Ｂ側から順にＴ１、Ｔ２、Ｔ３、Ｔ４とし、これらの接続点Ｔ１とＴ２間、Ｔ２とＴ３間およびＴ３とＴ４間に抵抗Ｒ１２、Ｒ２３およびＲ３４を、接続点Ｔ１とグランド間および接続点Ｔ４とグランド間に抵抗Ｒ１０およびＲ４０を接続したものである。これは図５の構成において、コモンモードノイズ減衰用インダクタＬ１～Ｌ４を無限大としたことと等価である。その他の構成は図５の構成と同様である。
　この構成の各差動遅延素子ｄｌ１～ｄｌ４における１区間の遅延時間ｔｄは、「数６」で示される。
Figure JPOXMLDOC01-appb-M000006
　各差動遅延素子ｄｌ１～ｄｌ４における差動インピーダンスＺｄは、「数７」で示される。
Figure JPOXMLDOC01-appb-M000007
　図９は図８に示すコモンモードフィルタの特性図であり、符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。図９の特性は、１区間の遅延時間が５０ｐｓで、差動インピーダンスは１００Ωとなるように各素子の定数を定めた例である。
　この図８に構成においても、図５の構成と同様に、相互誘導ｍの代わりに結合係数ｋを用い、この場合はｋ＝０．４である。図８の全域通過型集中定数差動遅延線の場合、結合係数は誘導ｍ型の場合より大きい値とすることが好ましい。
　さらに、橋絡容量Ｃａが配置されているが、結合係数ｋが０．４の場合、橋絡容量Ｃａは、キャパシタＣｏの１／１０程度の値が使用される。
　このような構造では、各接続点Ｔ１～Ｔ４に達したコモンモードノイズが、抵抗Ｒ１０～Ｒ４０を経由してグランドに戻ろうとするので、その際にこれらの抵抗Ｒ１０～Ｒ４０によって電力吸収される。
　また、コモンモードノイズの通過特性は抵抗Ｒ１０～Ｒ４０の値によっても若干変化するが、それよりも差動遅延素子ｄｌ１～ｄｌ４の遅延時間に大きく影響され、差動遅延素子ｄｌ１～ｄｌ４の遅延時間が大きくなる程、低い周波数からコモンモードノイズの通過を阻止できるようになる。
　図９では、本発明に係る図８の構成のコモンモードフィルタにおける差動信号通過特性Ｓｄｄ２１およびコモンモードノイズ通過特性Ｓｃｃ２１を、図１０では図８の構成のコモンモードフィルタに入力されたコモンモードノイズの電力に対する通過、反射および吸収の電力分配比率を示す。
　図９において、コモンモード通過特性Ｓｃｃ２１は、図２や図５の構成に比べ、コモンモードノイズ減衰用インダクタＬ１～Ｌ４による通過特性の形成ができない分、減衰開始の周波数が高周波側に移動し、２．５ＧＨｚで比較すれば約１２ｄＢの減衰しか得られていないが、その一方で図１０に示すとおり、コモンモードノイズ電力の吸収量は、２．２ＧＨｚ～８．７ＧＨｚの周波数範囲で７０％以上と、他の構成よりも広い吸収ピークが得られている。
　また、差動信号通過特性Ｓｄｄ２１は、図９において損失がほぼ０ｄＢであり、全域通過型集中定数遅延線は、ＧＨｚ帯の超高速信号を通過させる目的には最適である。
　なお、図５および図８の構成において、接続点Ｔ１～Ｔ４の接点間に接続する抵抗は、必ずしも隣接区間の接点間である必要はなく、２区間以上離れた接点間に接続しても良い。
　以上、定Ｋ型、誘導ｍ型、および全域通過型の３種類の集中定数差動遅延線を用いて、それぞれ異なった構成のコモンモードフィルタを例示してきたが、全ての集中定数差動遅延線を全ての構成のコモンモードフィルタに適用可能である。
　さらに、本発明のコモンモードフィルタでは、集中定数差動遅延線として定Ｋ型、誘導ｍ型又は全域通過型の３種で説明したが、その他の構成でも可能である。
　例えば、誘導ｍ型が梯子型差動遅延線の直列素子であるインダクタの隣接区間で相互誘導を持つのに対し、例示はしないが、２区間以上離れた区間のインダクタ間に相互誘導を持たせた構成も知られており、このような構成においても本発明に係る構成の応用が可能であり、同様の効果を得ることが可能である。
　要は、集中定数差動遅延線が、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から、例えば２個の定Ｋ型差動遅延素子と３個の誘導ｍ型差動遅延素子を梯子状に接続する等、異なる２個又は３個を複合した構成であれば本発明の目的達成が可能である。
　また、例示しないが、他の差動遅延線として群遅延平坦型ローパスフィルタを用いることも可能である。
　ただし、この群遅延平坦型ローパスフィルタの構成は、一見、定Ｋ型に類似しているが、複数区間からなる構成において、シングルエンドで構成した場合の受動直列素子であるインダクタと受動並列素子であるキャパシタの値が全て異なった構成となるので、商品化する場合には煩雑となる。
　以上のことから、梯子型の差動４端子回路でその受動直列素子としてインダクタを含み、その受動並列素子としてキャパシタを含んで配置した差動遅延線を有して構成した本発明のコモンモードフィルタは、超高速差動伝送線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを減衰させて通過させず、更に反射コモンモードノイズを吸収してそのピーク値を抑圧することで、遮断された反射コモンモードノイズの電磁放射強度を低く抑えることが可能である。
　さらに、本発明の実施例は全て差動遅延線が複数区間構成の場合で説明した。しかし、コモンモードノイズが特定の周波数にしか存在しない場合もあり得る。その場合、例えば、図５の集中定数の差動遅延線として誘導ｍＴ型１区間だけの構成とし、１つ存在する減衰極周波数をコモンモードノイズの周波数に一致させればよい。
　さらに、本発明のコモンモードフィルタでは、差動遅延素子ｄｌ１～ｄｌ４の間に集中定数差動遅延線ＤＬを梯子状に直列配置させた構成、すなわち、入出力間の差動遅延素子ｄｌ１～ｄｌ４間の集中定数差動遅延線ＤＬ、又は入出力間の差動遅延素子ｄｌ１～ｄｌ４の間の途中の差動遅延素子ｄｌ１～ｄｌ４の間において、ノイズ減衰用受動２端子回路を接続しない構成も可能である。
　また、本発明のコモンモードフィルタにおいて、複数区間を構成する場合、その一部の区間に、従来の差動遅延線、例えばコモンモードノイズ減衰用のインダクタＬ１～Ｌ４および抵抗Ｒ１～Ｒ４０を省略した構成も可能である。
　さらに、一部の集中定数差動遅延線ＤＬにおけるキャパシタどうしの接続点とグランド電位との間に、コモンモード減衰用インダクタのみが接続された構成も可能である。
　すなわち、一部の集中定数差動遅延線ＤＬにおけるキャパシタどうしの接続点とグランド電位との間にインダクタのみを接続し、キャパシタとインダクタによって共振回路を形成し、コモンモードノイズ減衰極を得ることにより、コモンモードノイズの通過を抑える構成である。
　具体的には、上述した図２の構成において、一区間の集中定数差動遅延線において、抵抗Ｒ２又はＲ３を除いてインダクタＬ２又はＬ３を直接グランド電位に接続する構成や、図５の構成において、抵抗Ｒ１２およびＲ２３を除いた構成である。
１、 ３　差動線路
１Ａ、１Ｂ　差動入力端子（入力側）
２Ａ、２Ｂ　差動出力端子（出力側）
５　梯子型差動４端子網
Ｃｏ、Ｃｏ／２、Ｃｏ／４、Ｃａ　キャパシタ
ＤＬ　集中定数差動遅延線
ｄｌ１、ｄｌ２、ｄｌ３、ｄｌ４　差動遅延素子（差動４端子回路）
Ｌｏ、Ｌｏ／２　インダクタ
Ｌ１、Ｌ２、Ｌ３、Ｌ４　コモンモードノイズ減衰用インダクタ（ノイズ減衰用受動２端子回路）
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ１０、Ｒ１２、Ｒ２３、Ｒ３４、Ｒ４０　コモンモードノイズ減衰用抵抗（ノイズ減衰用受動２端子回路）
Ｔ１、Ｔ２、Ｔ３、Ｔ４　接続点
＋ｖｄ、－ｖｄ　差動電源
Ｖｃ　コモンモードノイズ源

Claims (10)

  1. 差動線路中に直列的に配置されたインダクタを含む受動直列素子および前記差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる集中定数差動遅延線であって、前記キャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、
    　直列接続された前記キャパシタどうしの接続点とグランド電位との間に接続され、コモンモードノイズ減衰用の抵抗、インダクタと抵抗の直列回路、又はインダクタと抵抗の並列回路からなるノイズ減衰用受動２端子回路と、
    　を具備することを特徴とするコモンモードフィルタ。
  2. 前記集中定数差動遅延線は、定Ｋ型構成である請求項１記載のコモンモードフィルタ。
  3. 前記集中定数差動遅延線は、誘導ｍ型構成である請求項１記載のコモンモードフィルタ。
  4. 前記集中定数差動遅延線は、全域通過型構成である請求項１記載のコモンモードフィルタ。
  5. 前記集中定数差動遅延線および前記ノイズ減衰用受動２端子回路を１区間の差動遅延素子とし、前記差動線路に前記差動遅延素子が梯子型に複数直列配置され複数区間が構成された請求項１～４いずれか１記載のコモンモードフィルタ。
  6. 上記差動遅延素子の間に前記集中定数差動遅延線が梯子状に直列配置されて構成された請求項５記載のコモンモードフィルタ。
  7. 前記複数区間の前記集中定数差動遅延線における前記キャパシタどうしの複数の接続点間に、抵抗が接続された請求項５又は６記載のコモンモードフィルタ。
  8. 一部の前記集中定数差動遅延線における前記キャパシタどうしの接続点とグランド電位との間に、コモンモード減衰用インダクタのみが接続された請求項５又は６記載のコモンモードフィルタ。
  9. 前記集中定数差動遅延線は、定Ｋ型、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合した構成である請求項５～８いずれか１記載のコモンモードフィルタ。
  10. 前記差動遅延素子における前記ノイズ減衰用受動２端子回路の定数を区間毎に異ならせてなる請求項５～９いずれか１記載のコモンモードフィルタ。
    　
PCT/JP2010/067918 2009-11-02 2010-10-13 コモンモードフィルタ WO2011052374A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201080026928.7A CN102474235B (zh) 2009-11-02 2010-10-13 共模滤波器
US13/376,094 US8847705B2 (en) 2009-11-02 2010-10-13 Common mode filter
JP2011538334A JP5341201B2 (ja) 2009-11-02 2010-10-13 コモンモードフィルタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-252046 2009-11-02
JP2009252046 2009-11-02

Publications (1)

Publication Number Publication Date
WO2011052374A1 true WO2011052374A1 (ja) 2011-05-05

Family

ID=43921800

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/067918 WO2011052374A1 (ja) 2009-11-02 2010-10-13 コモンモードフィルタ

Country Status (4)

Country Link
US (1) US8847705B2 (ja)
JP (1) JP5341201B2 (ja)
CN (1) CN102474235B (ja)
WO (1) WO2011052374A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038421B2 (en) 2014-05-27 2018-07-31 Elmec Corporation Common mode filter
WO2023153283A1 (ja) * 2022-02-09 2023-08-17 株式会社村田製作所 フィルタ装置、高周波モジュール、および通信装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352881B2 (ja) * 2009-09-25 2013-11-27 松江エルメック株式会社 コモンモードフィルタ
US9875841B2 (en) * 2013-04-24 2018-01-23 Applied Energy Llc Systems and methods for a DC phaseback choke
TWI530093B (zh) * 2014-05-02 2016-04-11 國立臺灣大學 共模雜訊抑制電路
US10018716B2 (en) * 2014-06-26 2018-07-10 Honeywell International Inc. Systems and methods for calibration and optimization of frequency modulated continuous wave radar altimeters using adjustable self-interference cancellation
JP6471619B2 (ja) * 2015-06-12 2019-02-20 株式会社デンソー 電子装置
KR101968585B1 (ko) * 2016-02-05 2019-04-12 주식회사 아모텍 차동 및 공통 모드 겸용 필터
US10333410B2 (en) * 2016-09-15 2019-06-25 Futurewei Technologies, Inc. Common-mode (CM) electromagnetic interference (EMI) reduction in resonant converters
TWI692145B (zh) * 2016-11-04 2020-04-21 國立臺灣大學 共模訊號吸收器及其等效電路
US10499489B2 (en) 2017-07-14 2019-12-03 Hewlett Packard Enterprise Development Lp Defected ground structure with void having resistive material along perimeter to improve EMI suppression
TWI731806B (zh) * 2020-10-16 2021-06-21 安波科技股份有限公司 共模雜訊濾波器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159187U (ja) * 1983-04-12 1984-10-25 ティーディーケイ株式会社 スイッチング電源装置
JPH059023U (ja) * 1991-07-12 1993-02-05 リヨービ株式会社 電動機の雑音防止回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1866525A (en) * 1928-04-14 1932-07-12 Rca Corp Filter
US1942488A (en) * 1931-09-16 1934-01-09 Bell Telephone Labor Inc Electric wave filter
US4126837A (en) * 1974-07-01 1978-11-21 Nippon Telegraph And Telephone Public Corporation Impedance element and band-rejection filter using the same
NL7810086A (nl) * 1978-10-06 1980-04-09 Philips Nv Voedingsbrug voor een abonneestroomloop.
US4383229A (en) * 1981-07-20 1983-05-10 Circuit Research Labs Resonant filter clipper circuit
US4761623A (en) * 1986-12-04 1988-08-02 Corcom Inc. Broadband RFI power line filter
JPH06233521A (ja) * 1993-01-29 1994-08-19 Yokogawa Electric Corp ノイズフィルタ回路
JP3576367B2 (ja) * 1998-01-30 2004-10-13 沖電気工業株式会社 弾性表面波フィルタ
JP3000998B1 (ja) 1998-08-12 2000-01-17 株式会社村田製作所 差動伝送線路用コモンモードチョークコイル
US6608536B2 (en) * 2000-11-09 2003-08-19 Broadcom Corporation Constant impedance filter
JP2004266634A (ja) 2003-03-03 2004-09-24 Tdk Corp 電力線通信用モデム
JP2009220549A (ja) 2008-03-18 2009-10-01 Yuzo Ogawa ボールペンに現物よる広告、ならびにインク中軸を利用した広告
CN201215956Y (zh) * 2008-07-14 2009-04-01 深圳新飞通光电子技术有限公司 一种数字光接收器的低通滤波电路
JP5352881B2 (ja) 2009-09-25 2013-11-27 松江エルメック株式会社 コモンモードフィルタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159187U (ja) * 1983-04-12 1984-10-25 ティーディーケイ株式会社 スイッチング電源装置
JPH059023U (ja) * 1991-07-12 1993-02-05 リヨービ株式会社 電動機の雑音防止回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038421B2 (en) 2014-05-27 2018-07-31 Elmec Corporation Common mode filter
WO2023153283A1 (ja) * 2022-02-09 2023-08-17 株式会社村田製作所 フィルタ装置、高周波モジュール、および通信装置

Also Published As

Publication number Publication date
US20120075036A1 (en) 2012-03-29
CN102474235B (zh) 2015-06-10
CN102474235A (zh) 2012-05-23
US8847705B2 (en) 2014-09-30
JP5341201B2 (ja) 2013-11-13
JPWO2011052374A1 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5341201B2 (ja) コモンモードフィルタ
JP5352881B2 (ja) コモンモードフィルタ
Hsiao et al. A new broadband common-mode noise absorption circuit for high-speed differential digital systems
US20160142031A1 (en) Common mode filter and esd-protection-circuit-equipped common mode filter
US8570119B2 (en) Ultra wide pass-band, absorptive band-reject filter
US8704618B2 (en) Microwave filter
Chien et al. Novel wideband absorptive bandstop filters with good selectivity
JP4627791B2 (ja) 平衡−不平衡変換回路
US11095010B2 (en) Bandpass filter with induced transmission zeros
WO2011065270A1 (ja) コモンモードフィルタ
TWI517570B (zh) LC filter circuit and high frequency module
JP2011228824A (ja) コモンモードフィルタ
WO2011086822A1 (ja) コモンモードフィルタおよびコモンモードフィルタ用インダクタ
JP2011119492A (ja) コモンモードフィルタ
TWI483453B (zh) 用以抑制電磁輻射（ｅｍｉ）之雜訊濾除電路
JP2023076843A (ja) 可変バンドパスフィルタ
JP4729455B2 (ja) フィルタ回路
JP2013005121A (ja) 高周波フィルタ
US7256666B2 (en) Band rejection filter with attenuation poles
Wu et al. A novel HU-shaped common-mode filter for GHz differential signals
RU2662058C1 (ru) СВЧ-фильтр нижних частот
Deng et al. An Absorptive Common-Mode Suppression Filter Based On Resistor-Loaded M-Type Structure
CN117713747A (zh) 一种双向吸收式超宽带共模滤波器电路拓扑结构
JP2006229774A (ja) フィルタ回路
Zhuang et al. LTCC bandpass filter with transmission zeros using grounding inductor for RF applications

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080026928.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10826508

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011538334

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13376094

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10826508

Country of ref document: EP

Kind code of ref document: A1