WO2011040172A1 - 半導体装置、及び、半導体装置の製造方法 - Google Patents

半導体装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
WO2011040172A1
WO2011040172A1 PCT/JP2010/065013 JP2010065013W WO2011040172A1 WO 2011040172 A1 WO2011040172 A1 WO 2011040172A1 JP 2010065013 W JP2010065013 W JP 2010065013W WO 2011040172 A1 WO2011040172 A1 WO 2011040172A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
titanium
containing layer
semiconductor device
nitride semiconductor
Prior art date
Application number
PCT/JP2010/065013
Other languages
English (en)
French (fr)
Inventor
雅裕 杉本
関　章憲
憲 川橋
康夫 高橋
前田　将克
Original Assignee
トヨタ自動車株式会社
国立大学法人大阪大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社, 国立大学法人大阪大学 filed Critical トヨタ自動車株式会社
Priority to EP10820292.0A priority Critical patent/EP2485250B1/en
Priority to CN201080042659.3A priority patent/CN102668040B/zh
Priority to US13/499,652 priority patent/US8633101B2/en
Publication of WO2011040172A1 publication Critical patent/WO2011040172A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Definitions

  • the technique described in this specification relates to a semiconductor device having an electrode that is ohmic-connected to a nitride semiconductor layer.
  • Ti is generally used as a material for electrodes that are ohmic-connected to the GaN layer.
  • a Ti layer is formed on the GaN layer, and then the semiconductor substrate is heat-treated.
  • a TiN layer is formed at the boundary between the Ti layer and the GaN layer.
  • the TiN layer exhibits good ohmic properties with respect to the GaN layer. Thereby, the Ti layer becomes an ohmic electrode for the GaN layer.
  • the TiN layer is formed in an island shape at the boundary between the Ti layer and the GaN layer. That is, the TiN layer is not formed on the entire boundary portion between the Ti layer and the GaN layer, and the TiN layer is partially formed on the boundary portion. This is because TiN segregates at the boundary between the Ti layer and the GaN layer during heat treatment. As described above, in the electrode forming method described above, the TiN layer is formed in an island shape at the boundary between the Ti layer and the GaN layer, so that the contact resistance between the Ti layer and the GaN layer is increased.
  • the present specification provides a semiconductor device having an electrode with low contact resistance to a nitride semiconductor and a method for manufacturing the semiconductor device.
  • the method for manufacturing a semiconductor device disclosed in this specification includes a carbon-containing layer forming step and a titanium-containing layer forming step.
  • a carbon-containing layer containing carbon is formed on the nitride semiconductor layer.
  • a titanium-containing layer containing titanium is formed on the carbon-containing layer.
  • Ti (C, C) is a total solid solution of TiN and TiC, with N in the nitride semiconductor layer, C in the carbon-containing layer, and Ti in the titanium-containing layer. N) is formed.
  • Ti (C, N) exhibits a good ohmic property with respect to the nitride semiconductor layer.
  • Ti (C, N) is a solid solution in all proportions, segregation is difficult. For this reason, the titanium-containing layer is in ohmic contact with the nitride semiconductor layer in a wide range. Therefore, the contact resistance between the titanium-containing layer and the nitride semiconductor layer is lower than that of the conventional electrode.
  • a semiconductor device having an electrode (that is, a titanium-containing layer) whose contact resistance to the nitride semiconductor layer is lower than that of a conventional electrode can be obtained.
  • the manufacturing method described above may further include an annealing step for heating the semiconductor substrate after the titanium-containing layer forming step.
  • an annealing step for heating the semiconductor substrate after the titanium-containing layer forming step.
  • the contact resistance between the nitride semiconductor layer and the titanium-containing layer is further reduced. This is because the annealing process promotes a reaction in which a solid solution Ti (C, N) is generated from N in the nitride semiconductor layer, C in the carbon-containing layer, and Ti in the titanium-containing layer. It is thought that.
  • the present specification also provides a semiconductor device having an electrode with low contact resistance to a nitride semiconductor layer.
  • This semiconductor device has a nitride semiconductor layer, a full solid solution layer, and a titanium-containing layer.
  • the total solid solution layer is formed on the nitride semiconductor layer, and is composed of a full solid solution of titanium carbide and titanium nitride.
  • the titanium-containing layer is formed on the entire solid solution layer and contains titanium.
  • the titanium-containing layer is connected to the nitride semiconductor layer via the solid solution layer, the contact resistance between the titanium-containing layer and the nitride semiconductor layer is low.
  • the titanium-containing layer is a good ohmic electrode for the nitride semiconductor layer.
  • FIG. 4 is a flowchart showing a process of forming an electrode in the method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 6 is a cross-sectional view of the vicinity of the surface of the n-type GaN layer 10 after the C layer 12 is formed.
  • FIG. 3 is a cross-sectional view of the vicinity of the surface of the n-type GaN layer 10 after the Ti layer 14 is formed.
  • the graph which shows the current-voltage characteristic of the electrode formed by the conventional method. 3 is a graph showing current-voltage characteristics of electrodes formed by the methods of Example 1 and Example 2.
  • Example A method of manufacturing a semiconductor device according to the example will be described.
  • this manufacturing method has the characteristics in the process of forming an electrode, description is abbreviate
  • Example 1 In the manufacturing method of the first embodiment, electrodes are formed on the surface of the semiconductor substrate according to the flowchart of FIG. In this embodiment, an electrode is formed on the surface of the n-type GaN layer in the semiconductor substrate.
  • the surface of the semiconductor substrate is sputter cleaned.
  • a C layer 12 made of carbon is formed on the surface of the n-type GaN layer 10 by sputtering.
  • a Ti layer 14 made of titanium is formed on the surface of the C layer 12 by sputtering.
  • a Ti (C, N) layer 16 that is a solid solution of TiC and TiN is formed between the Ti layer 14 and the GaN layer 10, as shown in FIG. . This is presumably because Ti in the Ti layer 14, C in the C layer 12, and N in the GaN layer 10 react by heat generated during sputtering of the Ti layer 14.
  • the Ti layer 14 formed in step S6 becomes an electrode of the semiconductor device.
  • steps S4 and S6 the C layer 12 and the Ti layer 14 are selectively formed in a range where electrodes are to be formed.
  • the C layer 12 and the Ti layer 14 can be selectively formed by a conventionally known technique.
  • the Ti layer 14 is formed thicker than the C layer 12 formed in step S4.
  • n-type GaN is about 3.1 eV.
  • the work function of TiC is about 3.5 eV.
  • the work function of TiN is about 3.75 eV. That is, both TiC and TiN have a higher work function than n-type GaN. For this reason, TiC and TiN have ohmic properties with respect to n-type GaN. Therefore, Ti (C, N), which is a total solid solution of TiC and TiN, also has ohmic properties with respect to n-type GaN.
  • step S ⁇ b> 6 the Ti (C, N) layer 16 is uniformly formed over the entire boundary portion between the Ti layer 14 and the GaN layer 10. For this reason, the Ti layer 14 formed in step S ⁇ b> 6 is ohmically connected to the GaN layer 10 over the entire boundary with the GaN layer 10. For this reason, the Ti layer 14 has a lower contact resistance to the GaN layer than the conventional electrode that is ohmic-connected to the GaN layer in an island shape.
  • FIG. 4 shows the Ti layer and the n-type GaN layer in the case where the Ti layer is formed by a conventional method (that is, a Ti layer is directly formed on the n-type GaN layer and then the semiconductor substrate is annealed).
  • the current-voltage characteristics are shown.
  • a graph A1 in FIG. 5 shows current-voltage characteristics between the Ti layer 14 and the n-type GaN layer 10 formed by the manufacturing method of Example 1.
  • the Ti layer 14 formed by the manufacturing method of Example 1 has a lower contact resistance than the Ti layer formed by the prior art. Therefore, the Ti layer 14 formed by the manufacturing method of Example 1 becomes a good ohmic electrode.
  • Example 2 Next, a method for manufacturing the semiconductor device of Example 2 will be described.
  • steps S2 to S6 are performed as in the manufacturing method of the first embodiment.
  • the semiconductor substrate is annealed after step S6. In the annealing process, the semiconductor substrate is held at a temperature of about 873 K for about 300 seconds.
  • Graph A2 in FIG. 5 shows current-voltage characteristics between the Ti layer 14 and the n-type GaN layer 10 formed by the manufacturing method of Example 2. As shown in FIG. 5, the contact resistance of the Ti layer 14 to the GaN layer 10 is further reduced by annealing the semiconductor substrate. According to the manufacturing method of Example 2, it is possible to manufacture a semiconductor device having an electrode with a lower contact resistance.
  • Example 2 a semiconductor device having an electrode (that is, Ti layer 14) having a lower contact resistance with respect to the n-type GaN layer 10 as compared with the conventional method is manufactured. be able to. Moreover, according to the manufacturing method of Example 1, the Ti layer 14 and the GaN layer 10 are ohmically connected without annealing the semiconductor substrate after the Ti layer 14 is formed. Therefore, a semiconductor device can be manufactured with higher manufacturing efficiency than in the past. Further, according to the manufacturing method of the second embodiment, a semiconductor device having an electrode having a contact resistance lower than that of the first embodiment can be manufactured.
  • the Ti layer 14 was formed thicker than the C layer 12 in Step S6.
  • the entire C layer 12 can be reacted to form the Ti (C, N) layer 16 between the GaN layer 10 and the Ti layer 14. That is, the C layer 12 is prevented from remaining between the GaN layer 10 and the Ti layer 14. Thereby, the contact resistance of the Ti layer 14 can be further reduced.
  • Example 1 and Example 2 although the C layer 12 was formed by sputtering, you may form the C layer 12 by vapor deposition etc. Moreover, in Example 1 and Example 2, although Ti layer 14 was formed by sputtering, you may form Ti layer 14 by vapor deposition. In Example 1 and Example 2, even if the Ti layer 14 is formed by vapor deposition, a low contact resistance can be obtained.
  • the Ti layer 14 is exposed on the outermost surface.
  • another metal layer for example, Al, Ni, Au, etc.
  • the electrode is formed. May be a multilayer structure.
  • the manufacturing methods of the first and second embodiments can be used for manufacturing various semiconductor devices.
  • it can be used for manufacturing LEDs and GaN-based power devices (diodes, transistors, etc.).

Abstract

　窒化物半導体に対するコンタクト抵抗が低い電極を有する半導体装置の製造方法を提供する。この製造方法は、窒化物半導体層上に炭素を含有する炭素含有層を形成する炭素含有層形成工程と、炭素含有層上にチタンを含有するチタン含有層を形成するチタン含有層形成工程を有する。チタン含有層と窒化物半導体層との間にＴｉＮとＴｉＣの全率固溶体Ｔｉ（Ｃ，Ｎ）の層が形成される。これにより、チタン含有層が、その境界部全体で窒化物半導体層に対してオーミック接続される。

Description

半導体装置、及び、半導体装置の製造方法
　本明細書に記載の技術は、窒化物半導体層に対してオーミック接続された電極を有する半導体装置に関する。
　日本国特許公開公報２００８－２３５４０５号（以下、特許文献１という）に開示されているように、ＧａＮ層に対してオーミック接続される電極の材料には、一般に、Ｔｉが用いられる。この電極を形成する際には、一般に、ＧａＮ層上にＴｉ層が形成され、その後、半導体基板が熱処理される。半導体基板が熱処理されると、Ｔｉ層とＧａＮ層との境界部にＴｉＮ層が形成される。ＴｉＮ層は、ＧａＮ層に対して良好なオーミック性を示す。これによって、Ｔｉ層は、ＧａＮ層に対するオーミック電極となる。
　上述した電極形成方法では、Ｔｉ層とＧａＮ層との境界部にアイランド状にＴｉＮ層が形成される。すなわち、Ｔｉ層とＧａＮ層との境界部全体にはＴｉＮ層が形成されず、その境界部に部分的にＴｉＮ層が形成される。これは、熱処理時にＴｉ層とＧａＮ層の境界部においてＴｉＮが偏析するためである。このように、上述した電極形成方法では、Ｔｉ層とＧａＮ層の境界部にアイランド状にＴｉＮ層が形成されるので、Ｔｉ層とＧａＮ層の間のコンタクト抵抗が大きくなる。
　本明細書では、窒化物半導体に対するコンタクト抵抗が低い電極を有する半導体装置と、その製造方法を提供する。
　本明細書が開示する半導体装置の製造方法は、炭素含有層形成工程と、チタン含有層形成工程を有する。炭素含有層形成工程では、窒化物半導体層上に炭素を含有する炭素含有層を形成する。チタン含有層形成工程では、炭素含有層上にチタンを含有するチタン含有層を形成する。
　炭素含有層上にチタン含有層を形成すると、窒化物半導体層中のＮと、炭素含有層中のＣと、チタン含有層中のＴｉによって、ＴｉＮとＴｉＣの全率固溶体であるＴｉ（Ｃ，Ｎ）が形成される。Ｔｉ（Ｃ，Ｎ）は、窒化物半導体層に対して良好なオーミック性を示す。また、Ｔｉ（Ｃ，Ｎ）は全率固溶体であるため、偏析し難い。このため、チタン含有層は、窒化物半導体層と広い範囲でオーミック接続される。したがって、チタン含有層と窒化物半導体層の間のコンタクト抵抗が、従来の電極に比べて低くなる。この製造方法によれば、従来の電極よりも窒化物半導体層に対するコンタクト抵抗が低い電極（すなわち、チタン含有層）を有する半導体装置が得られる。
　上述した製造方法は、チタン含有層形成工程後に、半導体基板を加熱するアニール工程をさらに有していてもよい。
　チタン含有層形成工程後にアニール工程を実施すると、窒化物半導体層とチタン含有層の間のコンタクト抵抗がさらに低くなる。これは、アニール工程によって、窒化物半導体層中のＮ、炭素含有層中のＣ、及び、チタン含有層中のＴｉから全率固溶体Ｔｉ（Ｃ，Ｎ）が生成される反応が促進されるためであると考えられる。
　また、本明細書は、窒化物半導体層に対するコンタクト抵抗が低い電極を有する半導体装置を提供する。この半導体装置は、窒化物半導体層と、全率固溶体層と、チタン含有層を有する。全率固溶体層は、窒化物半導体層上に形成されており、炭化チタンと窒化チタンの全率固溶体により構成されている。チタン含有層は、全率固溶体層上に形成されており、チタンを含有する。
　この半導体装置では、チタン含有層が全率固溶体層を介して窒化物半導体層に接続されているので、チタン含有層と窒化物半導体層の間のコンタクト抵抗が低い。チタン含有層は、窒化物半導体層に対する良好なオーミック電極となる。
実施例１の半導体装置の製造方法における電極を形成する工程を示すフローチャート。 Ｃ層１２形成後におけるｎ型ＧａＮ層１０の表面近傍の断面図。 Ｔｉ層１４形成後におけるｎ型ＧａＮ層１０の表面近傍の断面図。 従来の方法により形成した電極の電流－電圧特性を示すグラフ。 実施例１及び実施例２の方法により形成した電極の電流－電圧特性を示すグラフ。
（実施例）
　実施例に係る半導体装置の製造方法について説明する。なお、本製造方法は、電極を形成する工程に特徴を有するので、その他の工程（半導体基板内に各種の領域を形成する工程等）については説明を省略する。
（実施例１）
　実施例１の製造方法では、図１のフローチャートに従って、半導体基板の表面に電極を形成する。本実施例では、半導体基板のうち、ｎ型のＧａＮ層の表面に電極を形成する。ステップＳ２では、半導体基板の表面をスパッタクリーニングする。ステップＳ４では、図２に示すように、スパッタリングにより、ｎ型のＧａＮ層１０の表面に炭素からなるＣ層１２を形成する。ステップＳ６では、スパッタリングにより、Ｃ層１２の表面にチタンからなるＴｉ層１４を形成する。ステップＳ６でＴｉ層１４を形成すると、図３に示すように、Ｔｉ層１４とＧａＮ層１０の間に、ＴｉＣとＴｉＮの全率固溶体であるＴｉ（Ｃ，Ｎ）の層１６が形成される。これは、Ｔｉ層１４中のＴｉと、Ｃ層１２中のＣと、ＧａＮ層１０中のＮが、Ｔｉ層１４のスパッタリング時に生じる熱により反応するためであると考えられる。ステップＳ６で形成されたＴｉ層１４が、半導体装置の電極となる。
　なお、ステップＳ４、Ｓ６では、電極を形成すべき範囲に選択的にＣ層１２及びＴｉ層１４を形成する。Ｃ層１２及びＴｉ層１４は、従来公知の技術により、選択的に形成することができる。また、ステップＳ６では、Ｔｉ層１４を、ステップＳ４で形成したＣ層１２よりも厚く形成する。
　Ｔｉ層１４を形成すると、Ｔｉ層１４とＧａＮ層１０の間でコンタクト抵抗が低いオーミック接続が得られる。これは、以下のように考えられる。ｎ型のＧａＮの仕事関数は約３．１ｅＶである。ＴｉＣの仕事関数は約３．５ｅＶである。ＴｉＮの仕事関数は約３．７５ｅＶである。すなわち、ＴｉＣ及びＴｉＮは何れもｎ型のＧａＮよりも高い仕事関数を有する。このため、ＴｉＣ及びＴｉＮは、ｎ型のＧａＮに対してオーミック性を有する。したがって、ＴｉＣとＴｉＮの全率固溶体であるＴｉ（Ｃ，Ｎ）も、ｎ型のＧａＮに対してオーミック性を有する。また、Ｔｉ（Ｃ，Ｎ）は全率固溶体であるので、偏析し難い。したがって、ステップＳ６において、Ｔｉ（Ｃ，Ｎ）層１６が、Ｔｉ層１４とＧａＮ層１０との境界部全体に均一に形成される。このため、ステップＳ６で形成されたＴｉ層１４は、ＧａＮ層１０との境界部の全体に亘って、ＧａＮ層１０とオーミック接続される。このため、ＧａＮ層に対してアイランド状にオーミック接続される従来の電極に比べて、Ｔｉ層１４はＧａＮ層に対するコンタクト抵抗が低い。
　図４は、従来の方法（すなわち、ｎ型ＧａＮ層上に直接、Ｔｉ層を形成し、その後、半導体基板をアニールする方法）によりＴｉ層を形成した場合における、Ｔｉ層とｎ型ＧａＮ層の間の電流－電圧特性を示している。また、図５のグラフＡ１は、実施例１の製造方法により形成したＴｉ層１４とｎ型ＧａＮ層１０の間の電流－電圧特性を示している。図４及び５を比較することで明らかなように、実施例１の製造方法により形成されたＴｉ層１４は、従来技術により形成されたＴｉ層に比べて、コンタクト抵抗が低い。したがって、実施例１の製造方法により形成されたＴｉ層１４は、良好なオーミック電極となる。
（実施例２）
　次に実施例２の半導体装置の製造方法について説明する。実施例２の製造方法では、実施例１の製造方法と同様に、ステップＳ２～Ｓ６を実施する。さらに、実施例２の製造方法では、ステップＳ６の後に、半導体基板をアニール処理する。アニール処理では、半導体基板を約８７３Ｋの温度に約３００秒間保持する。
　図５のグラフＡ２は、実施例２の製造方法により形成したＴｉ層１４とｎ型ＧａＮ層１０の間の電流－電圧特性を示している。図５に示すように、半導体基板をアニール処理することで、Ｔｉ層１４のＧａＮ層１０に対するコンタクト抵抗がさらに低くなる。実施例２の製造方法によれば、よりコンタクト抵抗が低い電極を有する半導体装置を製造することができる。
　以上に説明したように、実施例１及び実施例２の製造方法によれば、従来に比べてｎ型ＧａＮ層１０に対するコンタクト抵抗が低い電極（すなわち、Ｔｉ層１４）を有する半導体装置を製造することができる。また、実施例１の製造方法によれば、Ｔｉ層１４形成後に半導体基板をアニールしなくても、Ｔｉ層１４とＧａＮ層１０がオーミック接続される。したがって、従来に比べて高い製造効率で半導体装置を製造することができる。また、実施例２の製造方法によれば、実施例１よりもさらにコンタクト抵抗が低い電極を有する半導体装置を製造することができる。
　また、上述した実施例１及び実施例２では、ステップＳ６において、Ｔｉ層１４をＣ層１２より厚く形成した。Ｔｉ層１４をＣ層１２より厚く形成することで、Ｃ層１２の全体を反応させて、ＧａＮ層１０とＴｉ層１４の間全体にＴｉ（Ｃ，Ｎ）層１６を形成することができる。すなわち、ＧａＮ層１０とＴｉ層１４の間にＣ層１２が残存することが防止される。これによって、Ｔｉ層１４のコンタクト抵抗をより低減させることができる。
　なお、上述した実施例１及び実施例２では、スパッタリングによりＣ層１２を形成したが、蒸着等によりＣ層１２を形成してもよい。また、実施例１及び実施例２では、スパッタリングによりＴｉ層１４を形成したが、蒸着等によりＴｉ層１４を形成してもよい。実施例１及び実施例２において、蒸着によりＴｉ層１４を形成しても、低いコンタクト抵抗が得られる。
　また、上述した実施例１及び実施例２では、Ｔｉ層１４が最表面に露出していたが、Ｔｉ層１４上に他の金属層（例えば、Ａｌ，Ｎｉ，Ａｕ等）を形成し、電極を多層構造としてもよい。
　また、実施例１及び実施例２の製造方法は、種々の半導体装置の製造に用いることができる。例えば、ＬＥＤや、ＧａＮ系パワーデバイス（ダイオード、トランジスタ等）の製造に用いることができる。

Claims (3)

  1. 　窒化物半導体層上に炭素を含有する炭素含有層を形成する炭素含有層形成工程と、
    　炭素含有層上にチタンを含有するチタン含有層を形成するチタン含有層形成工程、
    　を有する半導体装置の製造方法。
  2. 　チタン含有層形成工程後に、半導体基板を加熱するアニール工程をさらに有する請求項１に記載の製造方法。
  3. 　窒化物半導体層と、
    　窒化物半導体層上に形成されており、炭化チタンと窒化チタンの全率固溶体からなる全率固溶体層と、
    　全率固溶体層上に形成されており、チタンを含有するチタン含有層、
    　を有する半導体装置。
PCT/JP2010/065013 2009-10-01 2010-09-02 半導体装置、及び、半導体装置の製造方法 WO2011040172A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP10820292.0A EP2485250B1 (en) 2009-10-01 2010-09-02 Semiconductor device, and process for production of semiconductor device
CN201080042659.3A CN102668040B (zh) 2009-10-01 2010-09-02 半导体装置以及半导体装置的制造方法
US13/499,652 US8633101B2 (en) 2009-10-01 2010-09-02 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009229381A JP5375497B2 (ja) 2009-10-01 2009-10-01 半導体装置、及び、半導体装置の製造方法
JP2009-229381 2009-10-01

Publications (1)

Publication Number Publication Date
WO2011040172A1 true WO2011040172A1 (ja) 2011-04-07

Family

ID=43826000

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/065013 WO2011040172A1 (ja) 2009-10-01 2010-09-02 半導体装置、及び、半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8633101B2 (ja)
EP (1) EP2485250B1 (ja)
JP (1) JP5375497B2 (ja)
CN (1) CN102668040B (ja)
WO (1) WO2011040172A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979802B (zh) * 2017-12-28 2020-12-22 中国科学院苏州纳米技术与纳米仿生研究所 高功函数可调的过渡金属氮化物材料、其制备方法及应用
US20230246088A1 (en) * 2022-02-01 2023-08-03 Stmicroelectronics S.R.L. Manufacturing process of an ohmic contact of a hemt device and hemt device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315595A (ja) * 1992-05-07 1993-11-26 Sharp Corp 化合物半導体装置
JPH06120164A (ja) * 1992-07-24 1994-04-28 Sharp Corp オーミック電極
JP2000315817A (ja) * 1999-04-28 2000-11-14 Matsushita Electronics Industry Corp 半導体装置
JP2001044139A (ja) * 1999-07-29 2001-02-16 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2008235405A (ja) 2007-03-19 2008-10-02 Denso Corp 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147626B1 (ko) * 1995-03-30 1998-11-02 김광호 타이타늄 카본 나이트라이드 게이트전극 형성방법
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US6072818A (en) 1996-03-28 2000-06-06 Fuji Photo Film Co., Ltd. Semiconductor light emission device
JPH09266351A (ja) 1996-03-28 1997-10-07 Fuji Photo Film Co Ltd ＡｌＩｎＧａＮ系半導体発光素子
US6340827B1 (en) * 1999-01-13 2002-01-22 Agere Systems Guardian Corp. Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
JP3408527B2 (ja) * 2000-10-26 2003-05-19 松下電器産業株式会社 半導体装置の製造方法
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
CN100413998C (zh) * 2002-08-08 2008-08-27 株式会社神户制钢所 α型晶体结构为主体的氧化铝被膜相关技术
US7144768B2 (en) * 2003-06-12 2006-12-05 Juyong Chung Fabrication of titanium and titanium alloy anode for dielectric and insulated films
US7230292B2 (en) * 2003-08-05 2007-06-12 Micron Technology, Inc. Stud electrode and process for making same
US7170176B2 (en) * 2003-11-04 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4841844B2 (ja) 2005-01-05 2011-12-21 三菱電機株式会社 半導体素子
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
KR100878433B1 (ko) * 2005-05-18 2009-01-13 삼성전기주식회사 발광소자의 오믹컨택층 제조방법 및 이를 이용한발광소자의 제조방법
JP2007005764A (ja) 2005-05-27 2007-01-11 Toyota Motor Corp 半導体装置とその製造方法
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
JP4991134B2 (ja) * 2005-09-15 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009514209A (ja) * 2005-10-29 2009-04-02 サムスン エレクトロニクス カンパニー リミテッド 半導体装置及びその製造方法
US7851915B2 (en) * 2007-04-30 2010-12-14 Stmicroelectronics S.A. Electronic component comprising a titanium carbonitride (TiCN) barrier layer and process of making the same
JP2010021490A (ja) * 2008-07-14 2010-01-28 Kobe Steel Ltd 半導体配線
US7846841B2 (en) * 2008-09-30 2010-12-07 Tokyo Electron Limited Method for forming cobalt nitride cap layers
JP4415100B1 (ja) * 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法
KR101094375B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 탄소함유 전극을 갖는 반도체 장치 및 그 제조 방법
KR101094386B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 전극 및 캐패시터 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315595A (ja) * 1992-05-07 1993-11-26 Sharp Corp 化合物半導体装置
JPH06120164A (ja) * 1992-07-24 1994-04-28 Sharp Corp オーミック電極
JP2000315817A (ja) * 1999-04-28 2000-11-14 Matsushita Electronics Industry Corp 半導体装置
JP2001044139A (ja) * 1999-07-29 2001-02-16 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2008235405A (ja) 2007-03-19 2008-10-02 Denso Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IPPEI FUJIMOTO ET AL.: "Effects of Vacuum Annealing on Electrical Properties of GaN Contacts", JOURNAL OF ELECTRONIC MATERIALS, vol. 32, no. 9, 2003, pages 957 - 963, XP008158309 *

Also Published As

Publication number Publication date
JP2011077428A (ja) 2011-04-14
JP5375497B2 (ja) 2013-12-25
US8633101B2 (en) 2014-01-21
US20120217639A1 (en) 2012-08-30
CN102668040A (zh) 2012-09-12
EP2485250A1 (en) 2012-08-08
EP2485250B1 (en) 2014-07-16
EP2485250A4 (en) 2013-08-21
CN102668040B (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
US7745317B2 (en) Semiconductor device and method of manufacturing the same
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
JP4140648B2 (ja) ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
KR20140145588A (ko) 반도체 디바이스의 제조 방법
JP2008227174A (ja) Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
CN103918081A (zh) 制造半导体器件的方法
WO2008018342A1 (fr) Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication
JP2010086999A (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP2008147294A (ja) 電子デバイス
WO2011040172A1 (ja) 半導体装置、及び、半導体装置の製造方法
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
CN107993926A (zh) 碳化硅欧姆接触的制备方法
WO2011108614A1 (ja) 半導体トランジスタの製造方法
US20090160054A1 (en) Nitride semiconductor device and method of manufacturing the same
US20060267128A1 (en) Schottky barrier diode and method of producing the same
KR20140085142A (ko) 오믹 접합을 위한 반도체 소자 구조 및 그 제조 방법
JP5311792B2 (ja) 半導体装置の製造方法
JP4283502B2 (ja) ３−５族化合物半導体の電極、その製造方法及びそれを用いた半導体発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080042659.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10820292

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010820292

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13499652

Country of ref document: US