WO2010143410A1 - コンデンサおよびコンデンサの製造方法 - Google Patents

コンデンサおよびコンデンサの製造方法 Download PDF

Info

Publication number
WO2010143410A1
WO2010143410A1 PCT/JP2010/003792 JP2010003792W WO2010143410A1 WO 2010143410 A1 WO2010143410 A1 WO 2010143410A1 JP 2010003792 W JP2010003792 W JP 2010003792W WO 2010143410 A1 WO2010143410 A1 WO 2010143410A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
layer
dielectric layer
dielectric
providing
Prior art date
Application number
PCT/JP2010/003792
Other languages
English (en)
French (fr)
Inventor
加賀田博司
鳳桐将之
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US13/377,212 priority Critical patent/US20120087059A1/en
Priority to EP10785942A priority patent/EP2400514A1/en
Priority to JP2011518301A priority patent/JPWO2010143410A1/ja
Priority to CN201080025206XA priority patent/CN102804298A/zh
Publication of WO2010143410A1 publication Critical patent/WO2010143410A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Definitions

  • the present invention relates to a capacitor that can be thinned and, as a result, can have a large capacity.
  • FIG. 13 is a cross-sectional view of a conventional capacitor 900 described in Patent Document 1.
  • a capacitor 900 is a film capacitor, and is a flexible resin film, a dielectric layer 901, a conductive layer 902 made of a conductor such as aluminum deposited on the upper surface of the dielectric layer 901, and an upper surface of the conductive layer 902. And a conductive layer 904 made of a conductor such as aluminum deposited on the upper surface of the dielectric layer 903.
  • One end of the conductive layer 902 is electrically connected to the terminal 905, and the other end of the conductive layer 902 is open.
  • one end side of the conductive layer 904 is open, and the other end side is electrically connected to the terminal 906.
  • the terminal 905 is formed on one end side of the conventional capacitor 900, and the terminal 906 is formed on the other end side opposite to the terminal 905.
  • the terminals 905 and 906 are not in direct current conduction.
  • An uppermost dielectric layer 907 is provided on the uppermost surface of the capacitor 900 to prevent the conductive layer 904 from being exposed. However, it is difficult for the capacitor 900 to secure a large capacity.
  • the capacitor includes a base made of an organic film, a first conductive layer provided on the upper surface of the base, a first dielectric layer provided on the upper surface of the first conductive layer, and a first dielectric.
  • the first dielectric layer comprises a plurality of pieces of metal oxide tiled on top of the first conductive layer.
  • the second dielectric layer comprises a plurality of pieces of metal oxide spread over the lower surface of the second conductive layer.
  • This capacitor can secure a large capacity.
  • FIG. 1A is a cross-sectional view of a capacitor according to Embodiment 1 of the present invention.
  • FIG. 1B is an enlarged schematic view of a dielectric layer of the capacitor in accordance with the first embodiment.
  • FIG. 2 is a cross-sectional view of a capacitor according to a second embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a capacitor in accordance with a third preferred embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of a capacitor according to a fourth embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a capacitor according to a fifth embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a capacitor in accordance with a sixth preferred embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of a capacitor in accordance with a seventh embodiment of the present invention.
  • FIG. 8 is a cross sectional view of a capacitor in accordance with an eighth embodiment of the present invention.
  • FIG. 9 is an enlarged sectional view of a capacitor in accordance with a ninth preferred embodiment of the present invention.
  • FIG. 10A is an enlarged sectional view of another capacitor according to the ninth embodiment.
  • 10B is an enlarged cross-sectional view of still another capacitor according to Embodiment 9.
  • FIG. FIG. 10C is an enlarged cross-sectional view of still another capacitor according to Embodiment 9.
  • FIG. 11 is an enlarged sectional view of a capacitor in accordance with a tenth preferred embodiment of the present invention.
  • FIG. 12 is an enlarged cross-sectional view of another capacitor according to the tenth embodiment.
  • FIG. 13 is a cross-sectional view of a conventional film capacitor.
  • FIG. 1A is a cross-sectional view of a capacitor 1001 according to the first embodiment of the present invention.
  • the capacitor 1001 includes a capacitor element 2001 and terminals 5 and 6.
  • Capacitor element 2001 has a side surface 2001C facing in direction 1001C and a side surface 2001D opposite to side surface 2001C. Side 2001D faces in the opposite direction 1001D of direction 1001C.
  • the terminals 5 and 6 are provided on the side surfaces 2001C and 2001D of the capacitor element 2001, respectively.
  • the upper surface 2A of the base 2 has a conductor non-forming portion 7 located at the end of the direction 1001C.
  • a conductive layer 3 is formed on the portion of the upper surface 2A of the base 2 except the non-conductor forming portion 7.
  • a dielectric layer 4 is formed on the upper surface 3A of the conductive layer 3.
  • a dielectric layer 104 is provided on the top surface 4A of the dielectric layer 4.
  • the lower surface 102B of the base material 102 has a conductor non-formed portion 107 located at the end of the direction 1001D.
  • a conductive layer 103 is formed on a portion of the lower surface 102B of the base material 102 excluding the non-conductor forming portion 107.
  • a dielectric layer 104 is formed on the lower surface 103 B of the conductive layer 103.
  • the lower surface 104 B of the dielectric layer 104 is located on the upper surface 4 A of the dielectric layer 4.
  • the conductive layer 103 faces the conductive layer 3 via the dielectric layers 4 and 104.
  • the conductive layers 103 and 3 are connected to the terminals 5 and 6, respectively.
  • the thickness of the dielectric layers 4 and 104 is 0.3 to 50.0 nm, and the relative dielectric constant is 30 or more.
  • the substrates 2 and 102 are made of an insulating material such as an organic film.
  • FIG. 1B is an enlarged schematic view of the dielectric layer 4 (104).
  • the dielectric layer 4 (104) is a nanosheet consisting of a plurality of metal oxide pieces 700 laid on the upper surface 3A and the lower surface 103B of the conductive layers 3 and 103.
  • the metal oxide pieces 700 are made of oxide nanosheets such as titanate nanosheets and niobate nanosheets.
  • the metal oxide piece 700 has a thickness of several atoms, and the thickness is about 0.3 nm to 2 nm, preferably 0.3 nm to 50 nm, and the length and width are about 10 nm to 1 mm.
  • the plurality of metal oxide pieces 700 are adhered and spread on the upper surface and the lower surface of the conductive layer by the adhesion assisting layer made of a cation disposed on the upper surface and the lower surface of the conductive layer.
  • the conductive layer 3 is disposed on the top surface 2A of the base 2 except for the non-conductor forming portion 7 of the top surface 2A of the base 2.
  • the conductive layer 3 is formed on the upper surface 2A of the substrate 2 by a thin film forming technique such as vapor deposition or sputtering, and is made of metal such as aluminum.
  • the thickness of the conductive layer 3 is, for example, about 20 nm.
  • the thickness of the substrate 2 is several ⁇ m and the relative dielectric constant is 10 or less.
  • the dielectric layer 4 having a thickness of 0.3 nm or more and 50 nm or less and a relative dielectric constant of 30 or more is disposed on the upper surface 3A of the conductive layer 3.
  • the dielectric layer 4 is composed of a titanium oxide nanosheet having a relative dielectric constant of about 125, a niobium oxide nanosheet having a relative dielectric constant of about 300, or the like.
  • the structure 50 which is a metallized film is produced with the base material 2, the dielectric layer 4 and the conductive layer 3.
  • the base 2, the dielectric layer 4 and the conductive layer 3 of the structure 50 are respectively the same as the base 102, the dielectric layer 104 and the conductive layer 103, and also constitute the structure 150. That is, the structure 50 functions as the structure 150 by turning upside down.
  • the dielectric layer 4 is also formed on the side surface of the conductive layer 3 (103) facing the nonconductive portion 7 (107) and on the nonconductive portion 7 (107) of the surface 2A (102B) of the base 2 (102). (104) may be formed.
  • a configuration in which the conductive layers 3 and 103 are not easily short-circuited in a later step can be realized.
  • a short circuit between the conductive layers 3 and 103 and the terminal 5 or 6 can be avoided in a later step.
  • ⁇ Third step> The structures 50 and 150 obtained in the second step are stacked and stacked.
  • the lower surface 104B of the dielectric layer 104 is located on the upper surface 4A of the dielectric layer 4, the conductive layers 3 and 103 face each other via the dielectric layers 4 and 104, and the non-conductor forming portions 7 and 107 are opposite to each other. In the directions 1001C and 1001D.
  • the number of sets is determined in consideration of the required capacitance, the desired size of the capacitor 1001, and the like.
  • the terminals 5 and 6 are respectively formed on the side surfaces 2001C and 2001D of the capacitor element 2001 by a thermal spraying method.
  • the conductive layers 3 and 103 are connected to the terminals 6 and 5 respectively in a direct current manner.
  • the thicknesses of the dielectric layer 901 and the dielectric layer 903 are about several ⁇ m and the relative dielectric constant is about 10 or less, a large capacity should be secured. Is difficult.
  • the capacitor 1001 is provided via two nanosheets (dielectric layers 4 and 104) which are difficult to handle in a single layer in which the conductive layers 3 and 103 have a high relative dielectric constant with a thickness of 0.3 nm to 50 nm. Since they face each other at a narrow interval, a large capacity can be secured.
  • the capacitor 1001 shown in FIG. 1A is formed by stacking the structures 50 and 150, it is not necessary to limit to this, and it is not necessary to be limited to this.
  • the terminal 6 may be formed on one end side of the structure 50 by the thermal spraying method, and the terminal 5 may be formed on the other side of the wound structure 150 by the thermal spraying method.
  • the capacitor 1001 according to the first embodiment shown in FIG. 1A can be realized by stacking the structural bodies 50 and 150 having the same shape in a predetermined direction, so that the production efficiency can also be increased.
  • the base material 2 is comprised with organic films, such as a resin film, and that whose thickness is thicker than the dielectric material layer 4 is used.
  • organic films such as a resin film
  • the base material 2 (102) as a base material, and to form conductive layer 3 (103) and dielectric material layer 4 (104) on the upper surface.
  • the substrates 2 and 102 are realized by an organic compound
  • the dielectric layers 4 and 104 in FIG. 1A are realized by an inorganic compound.
  • the structures 50 and 150 obtained after the second step are stacked such that the conductive layers 3 and 103 face each other via the two dielectric layers 4 and 104.
  • the structure obtained after the first step including the dielectric layer 104 and the conductive layer 103 may be stacked on the structure 50. In this case, since the conductive layers 3 and 103 face each other only through the dielectric layer 4, the capacitance value can be increased.
  • the cross-sectional view of the capacitor 1001 shown in FIG. 1A shows the one after pressure is applied from the upper and lower direction after the above-mentioned steps to make the layers adhere.
  • the upper surface 4A (lower surface 104B) of the dielectric layer 4 (104) is flat, it is not necessary to limit to this and it may be a shape having unevenness.
  • the capacitor 1001 at least includes the structures 50 and 150.
  • Structure 50 includes base 2 made of an organic film, conductive layer 3 formed on upper surface 2 A of base 2, and dielectric layer 4 formed on upper surface 3 A of conductive layer 3.
  • the conductive layer 3 has a connecting portion 3T that reaches at least one end side of the substrate 2.
  • Structure 150 includes base 102 made of an organic film, conductive layer 103 formed on lower surface 102 B of base 102, and dielectric layer 104 formed on lower surface 103 B of conductive layer 103.
  • the conductive layer 103 has a connection portion 103T that reaches at least one end side of the base material 102.
  • the dielectric layers 4 and 104 are metal oxides having a thickness of several atoms or a laminate of these metal oxides.
  • the connection portions 3T and 103T are located in opposite directions to each other.
  • the structures 50 and 150 are stacked or wound in a state where the dielectric layers 4 and 104 are in contact with each other.
  • the base material 2 102 made of an organic film is prepared.
  • the conductive layers 3 and 103 are formed on at least one side of the substrates 2 and 102, respectively.
  • the conductive layer 3 has a connecting portion 3T reaching at least one end side of the substrate 2.
  • the conductive layer 103 has a connecting portion 103T reaching at least one end side of the base material 2.
  • Dielectric layers 4 and 104 are formed on the surfaces of the conductive layers 3 and 103, respectively. Thereby, the structures 50 and 150 are manufactured. Thereafter, the capacitors 50 are manufactured by stacking and winding the structures 50 and 105 such that the connection portions 3T and 103T are in opposite directions and the dielectric layers 4 and 104 are in contact with each other.
  • FIG. 2 is a cross-sectional view of capacitor 1002 according to the second embodiment.
  • Capacitor 1002 includes capacitor element 2002 and terminals 5 and 6.
  • Capacitor element 2002 has side surface 2002C facing in direction 1002C and side surface 2002D opposite to side surface 2002C. Side 2002D faces in the opposite direction 1002D of direction 1002C.
  • the terminals 5 and 6 are provided on the side surfaces 2002C and 2002D of the capacitor element 2002, respectively.
  • the upper surface 2A of the base material 2 has a conductor non-forming portion 13 located at the end of the direction 1002C.
  • a conductive layer 8 is formed on the portion of the top surface 2A of the base 2 except the non-conductor forming portion 13.
  • a dielectric layer 4 is formed on the upper surface 8A of the conductive layer 8.
  • the lower surface 2B of the base material 2 has a conductor non-formed portion 14 located at the end of the direction 1002D.
  • a conductive layer 9 is formed on a portion of the lower surface 2B of the base 2 except the non-conductor forming portion 14.
  • a dielectric layer 10 is provided on the lower surface 9 B of the conductive layer 9.
  • the lower surface 10 B of the dielectric layer 10 is located on the upper surface 4 A of the dielectric layer 4.
  • the conductive layer 8 faces the conductive layer 9 via the dielectric layers 4 and 10.
  • the thickness of the dielectric layers 4 and 10 is 0.3 to 50.0 nm, and the relative dielectric constant is 30 or more.
  • the dielectric layer 10 is made of an oxide nanosheet having the same structure as the dielectric layer 4.
  • the conductive layer 8 is disposed on the portion of the upper surface 2A of the base 2 excluding the non-conductor forming portion 13.
  • the conductive layer 8 is formed on the upper surface 2A of the substrate 2 by a thin film forming technique such as vapor deposition or sputtering.
  • the conductive layer 8 is made of metal such as aluminum, and the thickness of the conductive layer 8 is, for example, about 20 nm.
  • the thickness of the substrate 2 is several ⁇ m and the relative dielectric constant is 10 or less.
  • the conductive layer 8 is formed on the portion other than the non-conductor forming portion 13 because the conductive layer 8 and the terminal 5 are DC-connected when the terminal 5 is formed on one end side of the capacitor 1 in a later step. This is to prevent conduction.
  • the dielectric layer 4 having a thickness of 0.3 nm or more and 50 nm or less and a relative dielectric constant of 30 or more is disposed on the upper surface 8A of the conductive layer 8.
  • the dielectric layer 4 is composed of a titanium oxide nanosheet having a relative dielectric constant of about 125, a niobium oxide nanosheet having a relative dielectric constant of about 300, or the like.
  • the dielectric layer 4 may be formed on the side surface of the conductive layer 8 facing the nonconductive portion 13 or the nonconductive portion 13 of the upper surface 2A of the base 2.
  • the conductive layer 9 is disposed on the portion of the lower surface 2B of the base 2 except the non-conductor forming portion 14 located at the end of the direction 1002D.
  • the conductive layer 9 is formed on the lower surface 2B of the substrate 2 by a thin film forming technique such as vapor deposition or sputtering.
  • the conductive layer 9 is made of metal such as aluminum, and the thickness of the conductive layer 9 is, for example, about 20 nm.
  • the conductive layer 9 is formed on the portion excluding the non-conductor forming portion 14 because, when the terminal 6 is formed on the side surface 2002D of the capacitor element 2002 in a later step, the conductive layer 9 and the terminal 6 are in direct current conduction. It is to prevent doing.
  • a structure 51 which is a metallized film is manufactured by providing the dielectric layer 10 having a thickness of 0.3 nm to 50 nm and a relative dielectric constant of 30 or more on the lower surface of the conductive layer 9. Do.
  • the dielectric layer 10 is composed of a titanium oxide nanosheet having a relative dielectric constant of about 125, a niobium oxide nanosheet having a relative dielectric constant of about 300, or the like.
  • the dielectric layer 10 may be formed on the side surface of the conductive layer 9 facing the nonconductive portion 14 or the nonconductive portion 14 on the lower surface of the base 2.
  • the lower surface 10B of the dielectric layer 10 of the structure 51 is positioned on the upper surface 10A of the dielectric layer 10 of another structure 51, and the conductive layer 8 and the conductive layer 9 face each other via the dielectric layers 4 and 10 As described above, the structures 51 are stacked and stacked.
  • the capacitor 1002 in FIG. 2 consists of three structures 51.
  • the number of structures 51 is determined in consideration of the required capacity, the desired size of the capacitor 1002, and the like.
  • the insulating coating layer 11 is provided on the uppermost layer, and the insulating coating layer 12 is provided on the lowermost layer. Thereby, conductive layers 8 and 9 and dielectric layers 4 and 10 can be protected from the external environment.
  • the terminal 5 is formed on the side surface 2002C of the capacitor element 2002 by the thermal spraying method
  • the terminal 6 is formed on the side surface 2002D of the capacitor element 2002 by the thermal spraying method.
  • the plurality of conductive layers 8 provided in the capacitor element 2002 are connected DC to the terminal 6 at the side surface 2002D
  • the plurality of conductive layers 9 are DC connected to the terminal 5 at the side surface 2002C.
  • the capacitor 1002 is opposed through the dielectric layers 4 and 10 which are nanosheets having a high relative dielectric constant and a thickness of 0.3 nm to 50 nm, respectively, the conductive layer 8 has a large capacity. It is possible to
  • the three structural bodies 51 are stacked and formed, but it is not necessary to limit to this, and the single structural body 51 is wound and superposed and wound.
  • the terminal 5 may be formed on one end side of the structural body 51 by a thermal spraying method, and the terminal 6 may be formed on the other end side of the wound structural body by a thermal spraying method.
  • the capacitor 1002 according to the second embodiment shown in FIG. 2 can be realized only by stacking the structural bodies 51 having the same shape, so that the production efficiency can also be increased.
  • the base material 2 is comprised with organic films, such as a resin film, and that whose thickness is thicker than the dielectric material layer 4 or the dielectric material layer 10 is used.
  • the conductive layer 3 and the dielectric layer 4 can be formed on the upper surface 2A of the substrate 2.
  • the base material 2 in FIG. 2 is implement
  • the dielectric material layer 4 in FIG. 2 and the dielectric material layer 10 in FIG. 2 are implement
  • the cross-sectional view of the capacitor 1002 shown in FIG. 2 describes the one after pressure is applied from above and below in FIG.
  • the dielectric layer 4 and the dielectric layer 10 are expressed as a flat thing, it does not need to restrict to this, and even if it is a shape with an unevenness
  • the capacitor 1002 includes the plurality of structural bodies 51 and the pair of external electrodes 5 and 6.
  • Each structure 51 includes a substrate 2 made of an organic film, a pair of conductive layers 8 and 9 formed on both surfaces 2A and 2B of the substrate, and the surface of at least one of the conductive layers 8 and 9.
  • the dielectric layer 4 (10) formed on The conductive layer 8 has a connecting portion 8T that reaches at least one end of the substrate 2.
  • the conductive layer 9 has a connecting portion 9T reaching at least one end side of the substrate 2.
  • the external electrodes 5 and 6 are electrically connected to the conductive layers 9 and 4 respectively.
  • the dielectric layer 4 (10) is a metal oxide having a thickness of several atoms or a laminate of this metal oxide.
  • the connection parts 8T and 9T are located in the opposite direction to each other.
  • the plurality of structures 51 are stacked and wound or stacked in the same direction.
  • the base material 2 which consists of organic films is prepared.
  • a pair of conductive layers 8 and 9 are formed on both sides of the substrate 2 respectively.
  • the conductive layer 8 has a connecting portion 8T that reaches at least one end of the substrate 2.
  • the conductive layer 9 has a connecting portion 9T reaching at least one end side of the substrate 2.
  • the connection portions 8T and 9T are disposed in the opposite directions to each other.
  • a dielectric layer 4 (10) is formed on at least one of the pair of conductive layers 8 and 9. Thereby, a plurality of structures 61 are manufactured. Thereafter, a plurality of structural bodies 61 are stacked in the same direction and stacked or wound to manufacture a capacitor 1002.
  • FIG. 3 is a cross-sectional view of a capacitor 1003 according to the third embodiment.
  • the capacitor 1003 includes a capacitor element 3001 and terminals 5 and 6.
  • Capacitor element 3001 has side 3001 C facing in direction 1003 C and side 3001 D opposite to side 3001 C.
  • the side surface 3001D faces in the opposite direction 1003D of the direction 1003C.
  • the terminals 5 and 6 are provided on the side surfaces 3001 C and 3001 D of the capacitor element 3001, respectively.
  • the upper surface 2A of the base material 2 has the conductor non-formed portion 13 located at the end of the direction 1003C.
  • a conductive layer 8 is formed on the portion of the top surface 2A of the base 2 except the non-conductor forming portion 13.
  • Dielectric layer 4 is formed on upper surface 8A of conductive layer 8.
  • the lower surface 2B of the base material 2 has a conductor non-forming portion 14 located at the end of the direction 1003D.
  • the conductive layer 9 is formed on the portion of the lower surface 2B of the base 2 except the non-conductor forming portion 14.
  • the base 2, the dielectric layer 4 and the conductive layers 8 and 9 constitute a structural body 60.
  • a plurality of structures 60 are stacked such that the lower surface 9A of the conductive layer 9 is located on the upper surface 4A of the dielectric layer 4 and the conductive layers 8 and 9 face each other with the dielectric layer 4 in between.
  • the terminals 5 and 6 are connected to the conductive layers 9 and 8 respectively.
  • the thickness of the dielectric layer 4 is 0.3 to 50.0 nm, and the relative dielectric constant is 30 or more.
  • the conductive layer 8 is disposed on the portion of the upper surface 2A of the base 2 excluding the non-conductor forming portion 13.
  • the conductive layer 8 is formed on the upper surface 2A of the substrate 2 by a thin film forming technique such as vapor deposition or sputtering.
  • the conductive layer 8 is made of metal such as aluminum, and the thickness of the conductive layer 8 is, for example, about 20 nm.
  • the thickness of the substrate 2 is several ⁇ m and the relative dielectric constant is 10 or less.
  • forming the conductive layer 8 in the portion excluding the non-conductor forming portion 13 prevents the conductive layer 8 and the terminal 5 from being conducted in a direct current when the terminal 5 is formed in a later step. It is for.
  • the dielectric layer 4 having a thickness of 0.3 nm to 50 nm and a relative dielectric constant of 30 or more is disposed on the upper surface 8A of the conductive layer 8.
  • the dielectric layer 4 is composed of a titanium oxide nanosheet having a relative dielectric constant of about 125, a niobium oxide nanosheet having a relative dielectric constant of about 300, or the like.
  • the dielectric layer 4 may be formed on the side surface of the conductive layer 8 facing the nonconductive portion 13 or the nonconductive portion 13 on the upper surface of the base 2.
  • the conductive layer 9 is disposed on the portion of the lower surface 2B of the base material 2 excluding the non-conductor forming portion 14 to produce a structure 60.
  • the conductive layer 9 is formed on the lower surface of the substrate 2 by a thin film forming technique such as vapor deposition or sputtering.
  • a thin film forming technique such as vapor deposition or sputtering.
  • aluminum or the like is used, and the thickness of the conductive layer 9 is, for example, about 20 nm.
  • the reason why the conductive layer 9 is formed in the portion excluding the non-conductor forming portion 14 is to prevent the conductive layer 9 and the terminal 6 from being conducted in a direct current manner when the terminal 6 is formed in a later step. is there.
  • the plurality of structures 60 obtained in the third step are stacked and stacked such that the conductive layers 8 and 9 face each other via the dielectric layer 4.
  • the number of structural bodies 60 is determined in consideration of the required capacitance, the desired size of the capacitor 1003, and the like.
  • the insulating coating layer 11 is provided on the uppermost layer, and the insulating coating layer 12 is provided on the lowermost layer. Thereby, conductive layer 8, conductive layer 9, and dielectric layer 4 can be protected from the external environment.
  • the terminal 5 is formed on the side surface 3001C of the capacitor element 3001 by the thermal spraying method, and similarly, the terminal 6 is formed on the side surface 3001D of the capacitor element 3001 by the thermal spraying method.
  • the plurality of conductive layers 8 disposed in the capacitor element 3001 are DC-connected to the terminal 6 at the side surface 3001D, and the plurality of conductive layers 9 are DC-connected to the terminal 5 at the side surface 3001D.
  • the capacitor 1003 is large because the conductive layer 8 and the conductive layer 9 face each other through the dielectric layer 4 which is one nanosheet having a thickness of 0.3 nm to 50 nm and a high relative dielectric constant. It becomes possible to secure capacity.
  • the capacitor 1003 in FIG. 3 is formed by laminating three structural bodies 60, it is not necessary to limit to this, and it is not necessary to limit to this, and one structural body 60 may be wound and overlaid and wound.
  • the terminal 5 may be formed on the one end side of the structure by the thermal spraying method, and the terminal 6 may be formed on the other end side of the wound structure 60 by the thermal spraying method.
  • the capacitor 1003 of the third embodiment shown in FIG. 3 can be realized only by stacking the structural bodies 60 of the same shape, so that the production efficiency can also be increased.
  • the base material 2 is comprised with organic films, such as a resin film, and that whose thickness is thicker than the dielectric material layer 4 is used.
  • the conductive layers 8 and 9 and the dielectric layer 4 can be formed on the upper surface 2A and the lower surface 2B of the base material 2.
  • the base material 2 in FIG. 3 is implement
  • the dielectric material layer 4 in FIG. 3 is implement
  • the cross-sectional view of the capacitor 1003 shown in FIG. 3 shows the one after pressure is applied from the vertical direction in FIG.
  • the dielectric layer 4 is expressed as a flat thing, it does not need to restrict to this, and even if it is a shape with an unevenness
  • FIG. 4 is a cross-sectional view of a capacitor 1004 according to the fourth embodiment.
  • the capacitor 1004 includes a capacitor element 4001 and terminals 5 and 6.
  • Capacitor element 4001 has side 4001 C facing in direction 1004 C and side 4001 D opposite to side 4001 C.
  • Side 4001D faces in the opposite direction 1004D of direction 1004C.
  • the terminals 5 and 6 are provided on the side surfaces 4001 C and 4001 D of the capacitor element 4001, respectively.
  • the upper surface 2A of the base material 2 has the conductor non-formed portion 13 located at the end of the direction 4001C.
  • the conductive layer 8 is formed on the portion of the upper surface 2A of the base 2 excluding the non-conductor forming portion 13.
  • Dielectric layer 4 is formed on upper surface 8A of conductive layer 8.
  • the upper surface 4A of the dielectric layer 4 has a non-conductor forming portion 14 located at the end of the direction 1004D.
  • the structure 61 is formed by forming the conductive layer 9 on the portion of the top surface 4A of the dielectric layer 4 excluding the non-conductor forming portion 14.
  • the plurality of structures 61 are stacked such that the lower surface 2B of the base 2 is located on the upper surface 9A of the conductive layer 9.
  • the thickness of the dielectric layer 4 is 0.3 to 50.0 nm, and the relative dielectric constant is 30 or more.
  • the conductive layer 8 is disposed on the portion of the upper surface 2A of the base 2 excluding the non-conductor forming portion 13.
  • the conductive layer 8 is formed on the upper surface 2A of the substrate 2 by a thin film forming technique such as vapor deposition or sputtering.
  • the conductive layer 8 is made of metal such as aluminum, and the thickness of the conductive layer 8 is, for example, about 20 nm.
  • the thickness of the substrate 2 is several ⁇ m and the relative dielectric constant is 10 or less.
  • the conductive layer 8 is formed on the portion excluding the non-conductor forming portion 13 because the conductive layer 8 and the terminal 5 are DC direct when the terminal 5 is formed on the side surface 4001 C of the capacitor element 4001 in a later step.
  • the dielectric layer 4 having a thickness of 0.3 nm or more and 50 nm or less and a relative dielectric constant of 30 or more is disposed on the upper surface 8A of the conductive layer 8.
  • the dielectric layer 4 is composed of a titanium oxide nanosheet having a relative dielectric constant of about 125, a niobium oxide nanosheet having a relative dielectric constant of about 300, or the like.
  • the dielectric layer 4 may be formed on the side surface of the conductive layer 8 facing the nonconductive portion 13 and the nonconductive portion 13 on the upper surface of the base 2.
  • the conductive layer 9 is provided on the portion of the top surface 4A of the dielectric layer 4 excluding the non-conductor forming portion 14 to produce a structure 61.
  • the conductive layer 9 is formed on the upper surface 4A of the dielectric layer 4 by a thin film forming technique such as vapor deposition or sputtering.
  • the conductive layer 9 is made of metal such as aluminum, and the thickness of the conductive layer 9 is, for example, about 20 nm.
  • the conductive layer 9 may be formed by a vapor deposition process at normal temperature in order to avoid damage to the dielectric layer 4 as much as possible.
  • the conductive layer 9 is formed on the portion excluding the non-conductor forming portion 14 because the conductive layer 9 and the terminal 6 are in direct current conduction when the terminal 6 is formed on the side surface 4001 D of the capacitor element 4001 in a later step. It is to prevent doing.
  • the non-conductor forming portion 14 may be designed to be larger than the non-conductor forming portion 13. Since the dielectric layer for maintaining insulation with the terminal 6 is not disposed at the end of the direction 1004D of the conductive layer 9, the distance between the conductive layer 9 and the terminal 6 is wider than the distance between the conductive layer 8 and the terminal 5 If this is done, the risk of shorting between the conductive layer 9 and the terminal 6 can be reduced.
  • the plurality of structures 61 obtained in the third step are stacked and stacked such that the conductive layers 8 and 9 face each other through the base material 2.
  • the capacitor 1004 in FIG. 4 is realized by stacking four structural bodies 61, but the number of structural bodies 61 is determined in consideration of the required capacitance, the desired size of the capacitor 1004, and the like.
  • the insulating coating layer 11 is disposed on the uppermost layer. Thereby, conductive layer 8 and conductive layer 9 can be protected from the external environment.
  • the terminal 5 is formed on the side surface 4001C of the capacitor element 4001 by a thermal spraying method
  • the terminal 6 is formed on the side surface 4001D of the capacitor 4001 by a thermal spraying method.
  • a plurality of conductive layers 8 disposed in capacitor element 4001 are connected DC to terminal 5 at side surface 4001C
  • a plurality of conductive layers 9 disposed in capacitor element 4001 are connected to terminal 6 at side surface 4001D. It is connected in direct current.
  • the capacitor 1004 secures a large capacity because the conductive layers 8 and 9 face each other through the dielectric layer 4 which is one nanosheet having a thickness of 0.3 nm to 50 nm and a high relative dielectric constant. It is possible to
  • the capacitor 1004 in FIG. 4 is formed by stacking four structural bodies 61.
  • the structure is not limited to this, and one structural body 61 may be wound to overlap and be wound.
  • the terminal 5 may be formed on the one end side by the thermal spraying method, and the terminal 6 may be formed on the other end side of the wound structure 61 by the thermal spraying method.
  • the capacitor 1004 according to the fourth embodiment shown in FIG. 4 can be realized only by stacking the structural bodies 61 having the same shape, so that the production efficiency can also be increased.
  • the base material 2 is comprised with organic films, such as a resin film, and that whose thickness is thicker than the dielectric material layer 4 is used.
  • the conductive layer 8 and the dielectric layer 4 can be formed on the upper surface 2A of the substrate 2.
  • the base material 2 in FIG. 4 is implement
  • the dielectric material layer 4 in FIG. 4 is implement
  • the cross-sectional view of the capacitor 1004 shown in FIG. 4 describes the one after pressure is applied from above and below in FIG.
  • the dielectric layer 4 is expressed as a flat one in FIG. 4, the present invention is not limited to this, and there is no problem even if it has a shape having asperities.
  • the capacitor 1004 comprises at least a plurality of structures 61.
  • Each structure 61 includes a base 2 made of an organic film, a conductive layer 8 formed on one side 2A of the base 2, a dielectric layer 4 formed on the surface 8A of the conductive layer 8, and a dielectric layer And a conductive layer 9 formed on the surface 4A of the fourth.
  • the conductive layer 8 has a connecting portion 8T that reaches at least one side of the substrate 2.
  • the conductive layer 9 has a connecting portion 9T that reaches at least one side of the substrate 2.
  • the dielectric layer 4 is a metal oxide having a thickness of several atoms or a laminate of the metal oxide.
  • the connection parts 8T and 9T are located in the opposite direction to each other.
  • the plurality of structures 61 are stacked and wound or stacked in the same direction.
  • the base material 2 which consists of organic films is prepared.
  • the conductive layer 8 is formed on one side of the substrate 2.
  • the conductive layer 8 has a connecting portion 8T that reaches at least one end side of the substrate 2.
  • Dielectric layer 4 is formed on the surface of conductive layer 8.
  • Conductive layer 9 is formed on the surface of dielectric layer 4.
  • the conductive layer 9 has a connecting portion 9T reaching at least one end side of the substrate 2.
  • a capacitor 1004 can be manufactured by stacking and winding a plurality of structures 61 in the same direction.
  • FIG. 5 is a cross-sectional view of a capacitor 1005 according to the fifth embodiment.
  • the same parts as those of capacitor 1001 in the first embodiment shown in FIG. 1A are assigned the same reference numerals.
  • the lower surface 3B of the conductive layer 3 has the non-dielectric portion 15 located at the end of the direction 1001C, and the upper surface 103A of the conductive layer 103 is at the end of the direction 1001D. It has a dielectric non-forming portion 16 located.
  • the dielectric layer 4 is formed on the portion of the top surface 3A of the conductive layer 3 excluding the non-dielectric portion 16.
  • the dielectric layer 104 is formed on a portion of the lower surface 103 B of the conductive layer 103 except the dielectric non-forming portion 15.
  • the dielectric layer 104 wraps around to the side surface of the conductive layer 3 and the terminals 6 and the conductive layer 3 are DC-wise It is possible to suppress the occurrence of a failure of not conducting. In addition, it is possible to suppress the occurrence of a defect that the conductive layer 103 and the terminal 5 do not conduct in a direct current manner due to the influence of the dielectric layer 104.
  • the dielectric layers 4 and 104 wrap around to the side surface of the conductive layer 103, and the terminal 5 and the conductive layer 103 do not conduct current. It is possible to suppress the occurrence of defects. Further, it is possible to suppress the occurrence of a defect that the conductive layer 3 and the terminal 6 do not conduct in a direct current manner due to the influence of the dielectric layers 4 and 104.
  • FIG. 6 is a cross-sectional view of a capacitor 1006 according to the sixth embodiment.
  • the same parts as those of capacitor 1002 in the second embodiment shown in FIG. 6 are identical parts as those of capacitor 1002 in the second embodiment shown in FIG.
  • the lower surface 9B of the conductive layer 9 has the non-dielectric portion 15 located at the end of the direction 1002C, and the upper surface 9A of the conductive layer 9 is at the end of the direction 1002D. It has a dielectric non-forming portion 16 located. Dielectric layers 4 and 10 are formed on portions of top surface 8A of conductive layer 8 excluding dielectric non-forming portion 15, and dielectric layers 4 and 10 are portions on top surface 8A of conductive layer 8 excluding dielectric non-forming portion 16 Is formed.
  • the dielectric layer 4 wraps around to the side surface of the conductive layer 8, and the terminal 6 and the conductive layer 8 do not conduct current. It is possible to suppress the occurrence of defects. In addition, it is possible to suppress the occurrence of a defect that the conductive layer 9 and the terminal 5 do not conduct in a direct current manner due to the influence of the dielectric layer 4.
  • the dielectric layer 10 wraps around to the side surface of one end portion of the conductive layer 9, and the defect that the terminal 5 and the conductive layer 9 are not conducted in direct current. Can suppress the occurrence of In addition, it is possible to suppress the occurrence of a defect that the conductive layer 8 and the terminal 6 do not conduct in a direct current manner due to the influence of the dielectric layer 10.
  • FIG. 7 is a cross-sectional view of capacitor 1007 according to the seventh embodiment.
  • the same parts as those of capacitor 1003 in the third embodiment shown in FIG. 3 are assigned the same reference numerals.
  • upper surface 8A of conductive layer 8 has dielectric non-forming portion 117 located at the end of direction 1003D, and lower surface 9B of conductive layer 9 is at the end of direction 1003C. It has a dielectric non-forming portion 17 located.
  • the dielectric layer 4 is formed on the portion of the upper surface 8 A of the conductive layer 8 excluding the dielectric non-forming portion 117 and the portion of the lower surface 9 B of the conductive layer 9 excluding the dielectric non-forming portion 17.
  • the dielectric layer 4 wraps to the side surface of the conductive layer 8, and the terminals 6 and the conductive layer 8 are DC-wise. It is possible to suppress the occurrence of a failure of not conducting. In addition, it is possible to suppress the occurrence of a defect that the conductive layer 9 and the terminal 5 do not conduct in a direct current manner due to the influence of the dielectric layer 4.
  • FIG. 8 is a cross-sectional view of a capacitor 1008 according to an eighth embodiment.
  • the same parts as those of the capacitor 1004 of the fourth embodiment shown in FIG. 8 are identical parts as those of the capacitor 1004 of the fourth embodiment shown in FIG. 8.
  • the upper surface 8A of the conductive layer 8 has the dielectric non-forming portion 117 located at the end of the direction 1004D, and the lower surface 9B of the conductive layer 9 is at the end of the direction 1004C. It has a dielectric non-forming portion 17 located.
  • the dielectric layer 4 is formed on the portion of the upper surface 8 A of the conductive layer 8 excluding the dielectric non-forming portion 117 and the portion of the lower surface 9 B of the conductive layer 9 excluding the dielectric non-forming portion 17.
  • dielectric layer 4 wraps up to the side surface of conductive layer 8, and terminal 6 and conductive layer 8 do not conduct in a direct current manner. It is possible to suppress the occurrence of defects. In addition, it is possible to suppress the occurrence of a defect that the conductive layer 9 and the terminal 5 do not conduct in a direct current manner due to the influence of the dielectric layer 4.
  • FIGS. 1A to 8 conceptually show the capacitors 1001 to 1008 and do not strictly show cross-sectional views of actual capacitors.
  • the dielectric layers 4, 104, 10, 110 may be a laminate of multi-layered nanosheets, or may be single-layered nanosheets.
  • FIG. 9 is an enlarged sectional view of a capacitor 1009 according to the ninth embodiment.
  • FIG. 9 shows the interface between the base 2, the conductive layer 8, the dielectric layer 4 and the conductive layer 9 of the capacitors 1001 to 1008 according to the first to eighth embodiments.
  • a large number of convex and concave portions are formed on the upper surface 2A of the base 2 on which the conductive layer 8 is provided.
  • the conductive layer 8 By forming the conductive layer 8 on the surface of such a large number of convex and concave portions by a process such as sputtering or vapor deposition, it is possible to increase the adhesive strength between the base 2 and the conductive layer 8.
  • a method of roughening the surface of the substrate 2 by dry etching, wet etching or the like can be considered.
  • a large number of projections and depressions are also formed on the upper surface 8A of the conductive layer 8 on which the dielectric layer 4 is provided. As a result, the surface area of the conductive layer 8 can be increased, and the capacity of the capacitor can be improved.
  • the large number of projections and depressions on the surface of the conductive layer 8 may be formed on the basis of the large number of projections and depressions formed on the surface of the substrate 2, and the conditions for forming the conductive layer 8 (sputtering and evaporation) You may form only by adjusting. In addition, a combination of these two methods may be used to form a large number of projections and depressions on the surface of the conductive layer 8.
  • the dielectric layer 4 made of nanosheets of titanium oxide, niobium oxide or the like is formed to cover the surface of a large number of projections and depressions of the conductive layer 8 with a substantially constant thickness.
  • conductive layer 9 is formed of conductive polymer layer 18 provided on upper surface 4A of dielectric layer 4, and backup metal layer 19 provided on upper surface 18A of conductive polymer layer 18. ing.
  • the conductive polymer layer 18 is a conductive resin, and has low hardness and flexibility as compared to metals.
  • the conductive polymer layer 18 As a method of forming the conductive polymer layer 18, for example, after a dispersion liquid containing particles of the conductive polymer and a dispersing agent is disposed on the dielectric layer 4, the dispersing agent is at least partially removed or And methods of curing are contemplated. Alternatively, after the monomer is disposed on the dielectric layer 4, the conductive polymer layer 18 may be realized by polymerizing using a method such as an oxidizing agent or anodic oxidation.
  • the interface between the conductive polymer layer 18 and the backup metal layer 19 is not flat but is appropriately roughened.
  • the adhesion strength between the conductive polymer layer 18 and the backup metal layer 19 can be improved, and the contact area between the two can be increased, whereby the resistivity can be lowered.
  • a method of roughening the interface between the conductive polymer layer 18 and the backup metal layer 19 a method of etching the upper surface of the conductive polymer layer 18 can be considered.
  • As an etchant potassium permanganate or the like is used.
  • the backup metal layer 19 is formed by sputtering, vapor deposition or the like.
  • the reason why the backup metal layer 19 is provided on the upper surface of the conductive polymer layer 18 is to increase the effective conductivity of the conductive layer 9.
  • the conductivity of the conductive polymer is a few hundredth of the conductivity of the metal, and by disposing the backup metal layer 19, the effective conductivity of the conductive layer 9 can be reduced.
  • the conductive layer 9 is configured to have the backup metal layer 19.
  • the configuration is not limited to this.
  • the backup metal layer 19 is not provided, and the conductive layer 9 is configured by only the conductive polymer layer 18. May be This can simplify the manufacturing process.
  • FIG. 10A is an enlarged cross sectional view of another capacitor 1009A in the ninth embodiment. 10A, the same parts as those of capacitor 1009 in the ninth embodiment shown in FIG. 9 are assigned the same reference numerals.
  • the conductive layer 9 shown in FIG. 10A does not include the backup metal layer 19, and the conductive layer 9 is softer than the conductive layer 8. Since the conductive layer 9 is soft compared to the conductive layer 8, when the pressure is applied in the vertical direction in FIG. 10A, the shape of the conductive layer 8 does not change substantially while the shape of only the conductive layer 9 changes. Get into As a result, it is possible to improve the facing area between the electrodes while avoiding the occurrence of an airspace as much as possible between the electrodes of the capacitor (between the conductive layer 8 and the conductive layer 9).
  • different metals may be used for the conductive layer 8 and the conductive layer 9, or the same metal may be used.
  • the conditions of the process of forming the conductive layer 8 and the conductive layer 9 are made different so that the conductive layer 9 is softer than the conductive layer 8.
  • the hardness of the conductive layers 3 and 103 in the pair of structures 50 and 150 obtained in the second step is substantially the same value, but as described above, the hardness is the pair.
  • the hardness of the conductive layer 8 and the hardness of the conductive layer 9 are made different, and a large number of convexes and concaves are provided on the surface of at least one of the dielectric layers 4 and 10.
  • the surface area can be increased to increase the capacity, and the adhesion of each layer can be improved.
  • the conductive layer 8 is made different by making the hardness of the conductive layer 8 and the hardness of the conductive layer 9 different, and providing a plurality of convexes and concaves on at least one surface of the dielectric layer 4 and the conductive layer 9.
  • the surface area of 9 can be increased to increase the capacity, and the adhesion of each layer can be improved.
  • the surface area of conductive layers 8 and 9 is increased. While being able to attain high capacity-ization, the adhesiveness of each layer can be improved.
  • the oxide nanosheet simple substance used in forming the nanosheet has only a thickness equivalent to several atoms, and the thickness is approximately 0.3 nm to 2 nm, and the length and width are about 10 nm to 1 mm in size have.
  • the adhesion aiding layer specifically, a layer such as a cation
  • the average distance between the convex portions of the concavo-convex portion formed on the surface of the conductive layer 8 may be set larger than the length and the width of the oxide nanosheet alone. As a result, the oxide nanosheet alone can easily enter the recess, and formation of small holes in the dielectric layer 4 can be prevented.
  • a large number of projections and depressions are formed only on the upper surface 2A of the base 2 on which the conductive layer 8 is formed, but a large number of projections and depressions may be formed on the lower surface 2B of the base 2.
  • FIG. 10B is an enlarged cross-sectional view of still another capacitor 1009B in the ninth embodiment. 10B, the same reference numerals as in the capacitor 1009 in the ninth embodiment shown in FIG. 9 denote the same parts.
  • an insulating coating layer 68 covering the entire upper surface 8A is provided on the upper surface 8A of the conductive layer 8. As a result, it is possible to prevent a short circuit between the conductive layer 8 and the conductive layer 9 if there are small holes in the dielectric layer 4 realized by the nanosheet.
  • FIG. 10C is an enlarged cross-sectional view of still another capacitor 1009C in the ninth embodiment.
  • the same parts as those in capacitor 1009 in the ninth embodiment shown in FIG. 9 are assigned the same reference numerals.
  • an insulating coating layer 64 is provided which covers the entire top surface 4A of the dielectric layer 4 realized by the nanosheet. Also in this case, if the dielectric layer 4 realized by the nanosheet has small holes, the insulating coating layer 64 enters the small holes of the nanosheet, and as a result, a part of the surface of the conductive layer 8 is coated with the insulating coating agent. It is covered and it can prevent that the conductive layer 8 and the conductive layer 9 short-circuit.
  • the insulating coating applied on the upper surface of the conductive layer 8 is planarized, the insulating coating enters the small holes and recesses of the conductive layer 8 and a part of the dielectric layer 4 is formed. Only the surface is covered with the insulating coating layer. As a result, the generation of an air space between the conductive layer 8 and the conductive layer 9 can be avoided, and the capacitance of the capacitor can be prevented from being reduced.
  • the insulating coating layers 64 and 68 are in the form of paste or liquid before being applied to the object to be coated, and are made of an insulating material that can be cured after application.
  • the insulating material include, but are not limited to, polypropylene and polyphenylene sulfide.
  • FIG. 11 is an enlarged cross-sectional view of capacitor 1010 according to the tenth embodiment.
  • FIG. 11 shows the interface between the base 2, the conductive layer 8, the dielectric layer 4 and the conductive layer 9 of the capacitors 1001 to 1008 according to the first to eighth embodiments.
  • Asperities are generated on the upper surface 2A and the lower surface 2B of the base material 2 in the manufacturing process.
  • the insulating coating layer 20 is formed on the upper surface 2A of the base material 2
  • the insulating coating layer 21 is formed on the lower surface 2B of the base material 2.
  • the conductive layer 8 is formed on the upper surface of the planarized insulating coating layer 20 by sputtering or vapor deposition, and the conductive layer 9 is formed on the lower surface of the planarized insulating coating layer 21 by sputtering or vapor deposition. Since the conductive layer 8 and the conductive layer 9 are formed on the surface of the insulating coating layer 20 and the insulating coating layer 21 which are planarized, the surfaces of the conductive layer 8 and the conductive layer 9 are also substantially flat.
  • a dielectric layer 4 is formed on the surface of the conductive layer 8
  • a dielectric layer 10 is formed on the surface of the conductive layer 9. Since the dielectric layer 4 and the dielectric layer 10 are formed on the surfaces of the substantially flat conductive layer 8 and the conductive layer 9, the surfaces of the dielectric layer 4 and the dielectric layer 10 are also substantially flat.
  • the surfaces to be in close contact with each other are substantially flat, so that an air space is not easily generated between the conductive layer 8 and the conductive layer 9. Can be prevented from being reduced.
  • FIG. 12 is an enlarged cross sectional view of another capacitor 1010A in the tenth embodiment.
  • the same components as those of capacitor 1010 shown in FIG. 12 does not have the insulating coating layers 20 and 21, and the conductive layers 8 and 9 are made of a conductive polymer, so that the unevenness of the surface of the substrate 2 can be planarized.
  • the process can be simplified.
  • each of the conductive layers 8 and 9 may be formed of a conductive polymer layer and a backup metal layer, whereby the conductivity of the conductive layers 8 and 9 can be increased. it can.
  • the terms indicating directions such as “upper surface” and “lower surface” indicate relative directions depending only on the relative positional relationship of capacitor components such as dielectric layers and conductive layers, and vertical It does not indicate the absolute direction such as the direction.
  • the capacitor of the present invention is small in size and has a large capacity, it can be used for small electronic devices such as mobile communication mobile phones and notebook computers.

Abstract

　コンデンサは、有機フィルムよりなる基材と、基材の上面に設けられた第１の導電層と、第１の導電層の上面に設けられた第１の誘電体層と、第１の誘電体層の上面に設けられた第２の誘電体層と、第２の誘電体層の上面に設けられた第２の導電層とを備える。第１の誘電体層は、第１の導電層の上面に敷き詰められた複数の金属酸化物片よりなる。第２の誘電体層は、第２の導電層の下面に敷き詰められた複数の金属酸化物片よりなる。

Description

コンデンサおよびコンデンサの製造方法
　本発明は、薄型化が可能であり、結果、大容量化が可能となるコンデンサに関する。
　図１３は特許文献１に記載されている従来のコンデンサ９００の断面図である。コンデンサ９００はフィルムコンデンサであり、柔軟性を有する樹脂フィルムである誘電体層９０１と、誘電体層９０１の上面に蒸着形成されたアルミ等の導体より為る導電層９０２と、導電層９０２の上面に設けられ、柔軟性を有する樹脂フィルムより為る誘電体層９０３と、誘電体層９０３の上面に蒸着形成されたアルミ等の導体より成る導電層９０４とを有する。
　導電層９０２の一端側は端子９０５と電気的に接続されており、導電層９０２の他端側は開放されている。それに対し、導電層９０４の一端側は開放されており、他端側は端子９０６と電気的に接続されている。
　尚、端子９０５は、従来のコンデンサ９００の一端側に形成されると共に、端子９０６は、端子９０５の反対側の他端側に形成されている。そして、端子９０５、９０６とは直流的には導通していない。
　コンデンサ９００の最上面には最上面誘電体層９０７が設けられ、導電層９０４が露出することを防止している。しかし、コンデンサ９００は大きな容量を確保することが困難である。
特開２０００－１２４０６１号公報
　コンデンサは、有機フィルムよりなる基材と、基材の上面に設けられた第１の導電層と、第１の導電層の上面に設けられた第１の誘電体層と、第１の誘電体層の上面に設けられた第２の誘電体層と、第２の誘電体層の上面に設けられた第２の導電層とを備える。第１の誘電体層は、第１の導電層の上面に敷き詰められた複数の金属酸化物片よりなる。第２の誘電体層は、第２の導電層の下面に敷き詰められた複数の金属酸化物片よりなる。
　このコンデンサは大きな容量を確保することが可能である。
図１Ａは本発明の実施の形態１に係るコンデンサの断面図である。 図１Ｂは実施の形態１に係るコンデンサの誘電体層の拡大模式図である。 図２は本発明の実施の形態２に係るコンデンサの断面図である。 図３は本発明の実施の形態３に係るコンデンサの断面図である。 図４は本発明の実施の形態４に係るコンデンサの断面図である。 図５は本発明の実施の形態５に係るコンデンサの断面図である。 図６は本発明の実施の形態６に係るコンデンサの断面図である。 図７は本発明の実施の形態７に係るコンデンサの断面図である。 図８は本発明の実施の形態８に係るコンデンサの断面図である。 図９は本発明の実施の形態９に係るコンデンサの拡大断面図である。 図１０Ａは実施の形態９に係る他のコンデンサの拡大断面図である。 図１０Ｂは実施の形態９に係るさらに他のコンデンサの拡大断面図である。 図１０Ｃは実施の形態９に係るさらに他のコンデンサの拡大断面図である。 図１１は本発明の実施の形態１０に係るコンデンサの拡大断面図である。 図１２は実施の形態１０に係る他のコンデンサの拡大断面図である。 図１３は従来のフィルムコンデンサの断面図である。
　（実施の形態１）
　図１Ａは本発明の実施の形態１に係るコンデンサ１００１の断面図である。コンデンサ１００１は、コンデンサ素子２００１と、端子５、６を備える。コンデンサ素子２００１は方向１００１Ｃに向く側面２００１Ｃと、側面２００１Ｃの反対側の側面２００１Ｄとを有する。側面２００１Ｄは、方向１００１Ｃの反対の方向１００１Ｄを向く。端子５、６はコンデンサ素子２００１の側面２００１Ｃ、２００１Ｄにそれぞれ設けられている。基材２の上面２Ａは方向１００１Ｃの端に位置する導体非形成部７を有する。導体非形成部７を除く基材２の上面２Ａの部分には導電層３が形成されている。導電層３の上面３Ａには誘電体層４が形成されている。誘電体層４の上面４Ａには誘電体層１０４が設けられている。基材１０２の下面１０２Ｂは方向１００１Ｄの端に位置する導体非形成部１０７を有する。導体非形成部１０７を除く基材１０２の下面１０２Ｂの部分には導電層１０３が形成されている。導電層１０３の下面１０３Ｂには誘電体層１０４が形成されている。誘電体層１０４の下面１０４Ｂは誘電体層４の上面４Ａ上に位置する。導電層１０３が誘電体層４、１０４を介して導電層３に対向する。導電層１０３、３は端子５、６にそれぞれ接続されている。誘電体層４、１０４の厚みが０．３～５０．０ｎｍであり、かつ、比誘電率が３０以上である。基材２、１０２は有機フィルムなどの絶縁材料からなる。
　図１Ｂは誘電体層４（１０４）の拡大模式図である。誘電体層４（１０４）は、導電層３、１０３の上面３Ａや下面１０３Ｂに敷き詰められた複数の金属酸化物片７００よりなるナノシートである。金属酸化物片７００は、チタン酸ナノシートやニオブ酸ナノシート等の酸化物ナノシートよりなる。金属酸化物片７００は、数原子の厚みを有し、その厚さは概ね０．３ｎｍ～２ｎｍ、好ましくは０．３ｎｍ以上５０ｎｍ以下であり、長さと幅は１０ｎｍから１ｍｍ程度である。複数の金属酸化物片７００は、導電層の上面や下面に配置されたカチオンよりなる付着補助層により導電層の上面や下面に接着して敷き詰められている。
　実施の形態１に係るコンデンサ１００１の製造方法を以下に説明する。
　＜第１工程＞
　基材２の上面２Ａの導体非形成部７を除く部分で且つ基材２の上面２Ａに導電層３を配置する。導電層３は蒸着やスパッタ等の薄膜形成技術により基材２の上面２Ａに形成され、アルミニウム等の金属よりなる。導電層３の厚みは、例えば２０ｎｍ程度である。例えば、基材２の厚みは数μｍであり、比誘電率１０以下である。
　＜第２工程＞
　第１工程の後、導電層３の上面３Ａに、厚みが０．３ｎｍ以上５０ｎｍ以下であり、比誘電率が３０以上となる誘電体層４を配置する。誘電体層４は、１２５程度の比誘電率を有するチタン酸化物ナノシートや、３００程度の比誘電率を有するニオブ酸化物ナノシート等で構成されている。このように、基材２と誘電体層４と導電層３とで金属化フィルムである構造体５０を作製する。構造体５０の基材２と誘電体層４と導電層３は基材１０２と誘電体層１０４と導電層１０３とそれぞれ同じであり、構造体１５０も構成する。すなわち、構造体５０は上下反転することで構造体１５０として機能する。
　尚、導体非形成部７（１０７）に面した導電層３（１０３）の側面や、基材２（１０２）の面２Ａ（１０２Ｂ）の導体非形成部７（１０７）にも誘電体層４（１０４）が形成されても良い。これにより、後の工程において、導電層３、１０３が短絡しにくい構成を実現することができる。また、後の工程において、導電層３、１０３と端子５または端子６とが短絡することをも回避できる。
　＜第３工程＞
　第２工程で得られた構造体５０、１５０を重ね合わせて積層する。誘電体層１０４の下面１０４Ｂが誘電体層４の上面４Ａ上に位置し、導電層３、１０３が誘電体層４、１０４を介して対向し、且つ、導体非形成部７、１０７が互いに逆の方向１００１Ｃ、１００１Ｄに設けられる。
　図１Ａに示すコンデンサ１００１では、構造体５０、１５０の３つの組が積層されているが、必要な容量やコンデンサ１００１の所望サイズ等を勘案してその組の数を決定する。
　第３工程の後、コンデンサ素子２００１の側面２００１Ｃ、２００１Ｄに端子５、６を溶射工法によりそれぞれ形成する。導電層３、１０３は端子６、５にそれぞれ直流的に接続されている。
　図１３に示す従来のフィルムコンデンサ９００では、誘電体層９０１、誘電体層９０３の厚さは数μｍ程度であり、また、その比誘電率は概ね１０以下であるので、大きな容量を確保することが困難である。
　コンデンサ１００１は、導電層３、１０３が０．３ｎｍ以上５０ｎｍ以下の厚みの高い比誘電率を有した強度的に単体では扱う事が困難な２つのナノシート（誘電体層４、１０４）を介して狭い間隔で対向しているので、大きな容量を確保することが可能となる。
　尚、図１Ａに示すコンデンサ１００１は、構造体５０、１５０を積層して形成したが、これに限る必要はなく、構造体５０、１５０を巻回することで重ね合わせ、巻回された構造体５０の一端側に端子６を溶射工法により形成し、巻回された構造体１５０の他端側に端子５を溶射工法により形成しても良い。
　図１Ａに示す実施の形態１のコンデンサ１００１は、同一形状の構造体５０、１５０を所定の向きで積層することで実現できるので、生産効率を高くすることもできる。
　尚、基材２は樹脂フィルム等の有機フィルムで構成され、その厚みは誘電体層４よりも厚いものが用いられる。これにより、基材２（１０２）を基材として使用し、その上面に導電層３（１０３）、誘電体層４（１０４）を形成することが可能となる。
　また、基材２、１０２は有機化合物により実現され、図１Ａ中の誘電体層４、１０４は無機化合物により実現されている。
　更に、上記においては、導電層３、１０３が２つの誘電体層４、１０４を介して対向するように第２工程の後に得られた構造体５０、１５０を積層する。構造体５０に、誘電体層１０４と導電層１０３とを有する第１工程の後に得られる構造体を積層してもよい。この場合には、導電層３、１０３が誘電体層４のみを介して対向するので、容量値を増大させることができる。
　尚、図１Ａに示すコンデンサ１００１の断面図は、上記工程後、上下方向から加圧し、各層を密着させた後のものを記載している。図１Ａにおいては、誘電体層４（１０４）の上面４Ａ（下面１０４Ｂ）が平坦であるが、これに限る必要はなく、凹凸を有した形状のものであってもよい。
　前述のように、コンデンサ１００１は、構造体５０、１５０を少なくとも備える。構造体５０は、有機フィルムから成る基材２と、基材２の上面２Ａに形成された導電層３と、導電層３の上面３Ａに形成された誘電体層４とを備える。導電層３は、基材２の少なくとも一端辺に達した接続部３Ｔを有する。構造体１５０は、有機フィルムから成る基材１０２と、基材１０２の下面１０２Ｂに形成された導電層１０３と、導電層１０３の下面１０３Ｂに形成された誘電体層１０４とを備える。導電層１０３は、基材１０２の少なくとも一端辺に達した接続部１０３Ｔを有する。誘電体層４、１０４は、数原子分程度の厚みを有した金属酸化物または、この金属酸化物の積層体である。接続部３Ｔ、１０３Ｔは互いに逆方向に位置する。構造体５０、１５０は、誘電体層４、１０４が当接した状態で積層または巻回されている。
　また、前述のように、有機フィルムから成る基材２、１０２を用意する。基材２、１０２の少なくとも片面に導電層３、１０３をそれぞれ形成する。導電層３は基材２の少なくとも一端辺に達した接続部３Ｔを有する。導電層１０３は基材２の少なくとも一端辺に達した接続部１０３Ｔを有する。導電層３、１０３の表面に誘電体層４、１０４をそれぞれ形成する。これにより、構造体５０、１５０を製造する。その後、接続部３Ｔ、１０３Ｔが互い逆方向に位置し、かつ誘電体層４、１０４が当接するように、構造体５０、１０５を重ねて積層または巻回することによりコンデンサ１００１を製造する。
　（実施の形態２）
　図２は実施の形態２に係るコンデンサ１００２の断面図である。コンデンサ１００２は、コンデンサ素子２００２と、端子５、６とを備える。コンデンサ素子２００２は方向１００２Ｃに向く側面２００２Ｃと、側面２００２Ｃの反対側の側面２００２Ｄとを有する。側面２００２Ｄは、方向１００２Ｃの反対の方向１００２Ｄを向く。端子５、６はコンデンサ素子２００２の側面２００２Ｃ、２００２Ｄにそれぞれ設けられている。基材２の上面２Ａは方向１００２Ｃの端に位置する導体非形成部１３を有する。導体非形成部１３を除く基材２の上面２Ａの部分には導電層８が形成されている。導電層８の上面８Ａには誘電体層４が形成されている。基材２の下面２Ｂは方向１００２Ｄの端に位置する導体非形成部１４を有する。導体非形成部１４を除く基材２の下面２Ｂの部分には導電層９が形成されている。導電層９の下面９Ｂには誘電体層１０が設けられている。誘電体層１０の下面１０Ｂは誘電体層４の上面４Ａ上に位置する。導電層８は誘電体層４、１０を介して導電層９に対向する。誘電体層４、１０の厚みは０．３～５０．０ｎｍであり、かつ、比誘電率が３０以上である。誘電体層１０は誘電体層４と同様の構造を有する酸化物ナノシートよりなる。
　実施の形態２に係るコンデンサ１００２の製造方法を以下に説明する。
　＜第１工程＞
　導体非形成部１３を除く基材２の上面２Ａの部分に導電層８を配置する。導電層８は蒸着やスパッタ等の薄膜形成技術により基材２の上面２Ａに形成される。導電層８はアルミニウム等の金属よりなり、導電層８の厚みは、例えば２０ｎｍ程度である。例えば、基材２の厚みは数μｍであり、比誘電率１０以下である。
　また、導体非形成部１３を除く部分に導電層８を形成するのは、後の工程においてコンデンサ１の一端側に端子５が形成される際に、導電層８と端子５とが直流的に導通することを防止するためである。
　＜第２工程＞
　第１工程の後、導電層８の上面８Ａに、厚みが０．３ｎｍ以上５０ｎｍ以下であり、比誘電率が３０以上となる誘電体層４を配置する。
　誘電体層４は、１２５程度の比誘電率を有するチタン酸化物ナノシートや、３００程度の比誘電率を有するニオブ酸化物ナノシート等で構成されている。
　尚、導体非形成部１３に面した導電層８の側面や、基材２の上面２Ａの導体非形成部１３にも誘電体層４が形成されても良い。これにより、後の工程において、対向する導電層８と導電層９とが短絡しにくい構成を実現できる。
　また、後の工程において、コンデンサ素子２００２の側面２００２Cに端子５が形成される際に、導電層８と端子５とが短絡することをも回避できる。
　＜第３工程＞
　第２工程の後、方向１００２Ｄの端に位置する導体非形成部１４を除く基材２の下面２Ｂの部分に導電層９を配置する。導電層９は蒸着やスパッタ等の薄膜形成技術により基材２の下面２Ｂに形成される。導電層９はアルミニウム等の金属よりなり、導電層９の厚みは、例えば２０ｎｍ程度である。
　導体非形成部１４を除く部分に導電層９を形成するのは、後の工程においてコンデンサ素子２００２の側面２００２Ｄに端子６が形成される際に、導電層９と端子６とが直流的に導通することを防止するためである。
　＜第４工程＞
　第３工程の後、導電層９の下面に、厚みが０．３ｎｍ以上５０ｎｍ以下であり、比誘電率が３０以上となる誘電体層１０を設けることにより金属化フィルムである構造体５１を作製する。
　誘電体層１０は、１２５程度の比誘電率を有するチタン酸化物ナノシートや、３００程度の比誘電率を有するニオブ酸化物ナノシート等で構成されている。
　尚、導体非形成部１４に面した導電層９の側面や、基材２の下面の導体非形成部１４にも誘電体層１０が形成されても良い。これにより、後の工程において、対向する導電層８と導電層９とが短絡しにくい構成を実現できる。
　また、後の工程において、コンデンサ素子２００２の側面２００２Ｄに端子６が形成される際に、導電層９と端子６とが短絡することをも回避できる。
　＜第５工程＞
　構造体５１の誘電体層１０の下面１０Ｂを別の構造体５１の誘電体層１０の上面１０Ａに位置させて、誘電体層４、１０を介して導電層８と導電層９とが対向するように構造体５１を重ね合わせて積層する。
　図２のコンデンサ１００２は、３つの構造体５１からなる。構造体５１の数は、必要な容量やコンデンサ１００２の所望サイズ等を勘案して決定する。
　第５工程の後、最上層に絶縁コート層１１が設けられ、最下層に絶縁コート層１２が設けられる。これにより、導電層８、９および誘電体層４、１０を外部環境から保護することができる。
　その後、コンデンサ素子２００２の側面２００２Ｃに端子５を溶射工法により形成し、コンデンサ素子２００２の側面２００２Ｄに端子６を溶射工法により形成する。コンデンサ素子２００２内に設けられた複数の導電層８は、側面２００２Ｄにおいて端子６と直流的に接続されており、複数の導電層９は側面２００２Ｃにおいて端子５と直流的に接続されている。
　コンデンサ１００２は、導電層８、９がそれぞれ０．３ｎｍ以上５０ｎｍ以下の厚みで且つ高い比誘電率を有しているナノシートである誘電体層４、１０を介して対向するので、大きな容量を確保することが可能となる。
　尚、図２に示すコンデンサ１００２では、３つの構造体５１が積層されて形成されているが、これに限る必要はなく、1つの構造体５１を巻回することで重ね合わせ、巻回された構造体５１の一端側に端子５を溶射工法により形成し、巻回された構造体の他端側に端子６を溶射工法により形成しても良い。
　図２に示す実施の形態２のコンデンサ１００２は、同一形状の構造体５１を積層するだけで実現できるので、生産効率を高くすることもできる。
　尚、基材２は、樹脂フィルム等の有機フィルムで構成され、その厚みは誘電体層４や誘電体層１０よりも厚いものが用いられる。これにより、基材２の上面２Ａに導電層３、誘電体層４を形成することが可能となる。
　また、図２中の基材２は有機化合物により実現され、図２中の誘電体層４と、図２中の誘電体層１０とは無機化合物により実現されている。
　尚、図２に示すコンデンサ１００２の断面図は、上記工程後、図２における上下方向から加圧し、各層を密着させた後のものを記載している。図２においては、誘電体層４、誘電体層１０が平坦なものとして表現されているが、これに限る必要はなく、凹凸を有した形状のものであっても問題ない。
　前述のように、コンデンサ１００２は、複数の構造体５１と、一対の外部電極５、６とを備える。各構造体５１は、有機フィルムから成る基材２と、基材の両面２Ａ、２Ｂにそれぞれ形成された一対の導電層８、９と、導電層８、９のうち少なくとも一方の導電層の表面に形成された誘電体層４（１０）とを備える。導電層８は基材２の少なくとも一端辺に達した接続部８Ｔを有する。導電層９は基材２の少なくとも一端辺に達した接続部９Ｔを有する。外部電極５、６は導電層９，４とそれぞれ電気的に接続されている。誘電体層４（１０）は、数原子分程度の厚みを有した金属酸化物または、この金属酸化物の積層体である。接続部８Ｔ、９Ｔは互いに逆方向に位置する。複数の構造体５１は同方向に重ねられて巻回または積層されている。
　また、前述のように、有機フィルムから成る基材２を用意する。基材２の両面に一対の導電層８、９をそれぞれ形成する。導電層８は基材２の少なくとも一端辺に達した接続部８Ｔを有する。導電層９は基材２の少なくとも一端辺に達した接続部９Ｔを有する。接続部８Ｔ、９Ｔは互いに逆方向に配置される。一対の導電層８、９の少なくとも一方に誘電体層４（１０）を形成する。これにより、複数の構造体６１を製造する。その後、複数の構造体６１を同方向に重ねて積層または巻回することによりコンデンサ１００２を製造する。
　（実施の形態３）
　図３は実施の形態３に係るコンデンサ１００３の断面図である。コンデンサ１００３は、コンデンサ素子３００１と、端子５、６とを備える。コンデンサ素子３００１は方向１００３Ｃに向く側面３００１Ｃと、側面３００１Ｃの反対側の側面３００１Ｄとを有する。側面３００１Ｄは、方向１００３Ｃの反対の方向１００３Ｄを向く。端子５、６はコンデンサ素子３００１の側面３００１Ｃ、３００１Ｄにそれぞれ設けられている。基材２の上面２Ａは方向１００３Ｃの端に位置する導体非形成部１３を有する。導体非形成部１３を除く基材２の上面２Ａの部分に導電層８が形成されている。導電層８の上面８Ａ上に誘電体層４が形成されている。基材２の下面２Ｂは方向１００３Ｄの端に位置する導体非形成部１４を有する。導体非形成部１４を除く基材２の下面２Ｂの部分に導電層９が形成されている。基材２と誘電体層４と導電層８、９は構造体６０を構成する。導電層９の下面９Ａが誘電体層４の上面４Ａに位置して、導電層８、９が誘電体層４を介して対向するように、複数の構造体６０が積層されている。端子５、６は導電層９、８にそれぞれ接続されている。誘電体層４の厚みが０．３～５０．０ｎｍであり、かつ、比誘電率が３０以上である。
　実施の形態３に係るコンデンサ１００３の製造方法を以下に説明する。
　＜第１工程＞
　導体非形成部１３を除く基材２の上面２Ａの部分に導電層８を配置する。
　導電層８は蒸着やスパッタ等の薄膜形成技術により基材２の上面２Ａに形成される。導電層８はアルミニウム等の金属よりなり、導電層８の厚みは、例えば２０ｎｍ程度である。例えば、基材２の厚みは数μｍであり、比誘電率１０以下である。
　また、導体非形成部１３を除く部分に導電層８を形成するのは、後の工程において端子５が形成される際に、導電層８と端子５とが直流的に導通することを防止するためである。
　＜第２工程＞
　第１工程の後、導電層８の上面８Ａに厚みが０．３ｎｍ以上５０ｎｍ以下であり、比誘電率が３０以上となる誘電体層４を配置する。
　誘電体層４は、１２５程度の比誘電率を有するチタン酸化物ナノシートや３００程度の比誘電率を有するニオブ酸化物ナノシート等で構成されている。
　尚、導体非形成部１３に面した導電層８の側面や、基材２の上面の導体非形成部１３にも誘電体層４が形成されても良い。これにより、後の工程において、対向する導電層８と導電層９とが短絡しにくい構成を実現できる。
　また、後の工程において、導電層８と端子５とが短絡することをも回避できる。
　＜第３工程＞
　第２工程の後、導体非形成部１４を除く基材２の下面２Ｂの部分に導電層９を配置することにより構造体６０を作製する。
　導電層９は蒸着やスパッタ等の薄膜形成技術により基材２の下面に形成される。材料としては、アルミニウム等が用いられ、導電層９の厚みは、例えば２０ｎｍ程度である。
　導体非形成部１４を除く部分に導電層９を形成するのは、後の工程において端子６が形成される際に、導電層９と端子６とが直流的に導通することを防止するためである。
　＜第４工程＞
　第３工程で得られた複数の構造体６０を、導電層８、９が誘電体層４を介して対向するように重ね合わせて積層する。
　図３のコンデンサ１００３では、３つの構造体６０が積層されているが、構造体６０の数は、必要な容量やコンデンサ１００３の所望サイズ等を勘案して決定する。
　第４工程の後、最上層に絶縁コート層１１が設けられ、最下層に絶縁コート層１２が設けられる。これにより、導電層８および導電層９、誘電体層４を外部環境から保護することができる。
　その後、コンデンサ素子３００１の側面３００１Ｃに端子５を溶射工法により形成し、同様に、コンデンサ素子３００１の側面３００１Ｄに端子６を溶射工法により形成する。コンデンサ素子３００１内に配置された複数の導電層８は、側面３００１Ｄにおいて端子６と直流的に接続されており、複数の導電層９は、側面３００１Ｄにおいて端子５と直流的に接続されている。
　コンデンサ１００３は、０．３ｎｍ以上５０ｎｍ以下の厚みを有し高い比誘電率を有している１つのナノシートである誘電体層４を介して導電層８と導電層９とが対向するので、大きな容量を確保することが可能となる。
　尚、図３のコンデンサ１００３は、３つの構造体６０を積層して形成したが、これに限る必要はなく、１つの構造体６０を巻回することで重ね合わせ、巻回された構造体６０の一端側に端子５を溶射工法により形成し、巻回された構造体６０の他端側に端子６を溶射工法により形成しても良い。
　図３に示す実施の形態３のコンデンサ１００３は、同一形状の構造体６０を積層するだけで実現できるので、生産効率を高くすることもできる。
　尚、基材２は、樹脂フィルム等の有機フィルムで構成され、その厚みは誘電体層４よりも厚いものが用いられる。これにより、基材２の上面２Ａと下面２Ｂに導電層８、９、誘電体層４を形成することが可能となる。
　また、図３中の基材２は有機化合物により実現され、図３中の誘電体層４は無機化合物により実現されている。
　尚、図３に示すコンデンサ１００３の断面図は、上記工程後、図３における上下方向から加圧し、各層を密着させた後のものを記載している。図３においては、誘電体層４が平坦なものとして表現されているが、これに限る必要はなく、凹凸を有した形状のものであっても問題ない。
　（実施の形態４）
　図４は実施の形態４に係るコンデンサ１００４の断面図である。コンデンサ１００４は、コンデンサ素子４００１と、端子５、６とを備える。コンデンサ素子４００１は方向１００４Ｃに向く側面４００１Ｃと、側面４００１Ｃの反対側の側面４００１Ｄとを有する。側面４００１Ｄは、方向１００４Ｃの反対の方向１００４Ｄを向く。端子５、６はコンデンサ素子４００１の側面４００１Ｃ、４００１Ｄにそれぞれ設けられている。基材２の上面２Ａは方向４００１Ｃの端に位置する導体非形成部１３を有する。導体非形成部１３を除く基材２の上面２Ａの部分に導電層８を形成する。導電層８の上面８Ａに誘電体層４を形成する。誘電体層４の上面４Ａは方向１００４Ｄの端に位置する導体非形成部１４を有する。導体非形成部１４を除く誘電体層４の上面４Ａの部分に導電層９を形成することで構造体６１を形成する。基材２の下面２Ｂが導電層９の上面９Ａ上に位置するように、複数の構造体６１を積層する。誘電体層４の厚みが０．３～５０．０ｎｍであり、かつ、比誘電率が３０以上である。
　実施の形態４に係るコンデンサ１００４の製造方法を以下に説明する。
　＜第１工程＞
　導体非形成部１３を除く基材２の上面２Ａの部分に導電層８を配置する。導電層８は蒸着やスパッタ等の薄膜形成技術により基材２の上面２Ａに形成される。導電層８はアルミニウム等の金属よりなり、導電層８の厚みは、例えば２０ｎｍ程度である。例えば、基材２の厚みは数μｍであり、比誘電率１０以下である。
　また、導体非形成部１３を除く部分に導電層８を形成するのは、後の工程においてコンデンサ素子４００１の側面４００１Ｃに端子５が形成される際に、導電層８と端子５とが直流的に導通することを防止するためである。
　＜第２工程＞
　第１工程の後、導電層８の上面８Ａに、厚みが０．３ｎｍ以上５０ｎｍ以下であり、比誘電率が３０以上となる誘電体層４を配置する。
　誘電体層４は、１２５程度の比誘電率を有するチタン酸化物ナノシートや、３００程度の比誘電率を有するニオブ酸化物ナノシート等で構成されている。
　尚、導体非形成部１３に面した導電層８の側面や、基材２の上面の導体非形成部１３にも、誘電体層４が形成されても良い。これにより、後の工程において、対向する導電層８と導電層９とが短絡しにくい構成を実現できる。
　＜第３工程＞
　第２工程の後、導体非形成部１４を除く誘電体層４の上面４Ａの部分に導電層９を設けることにより構造体６１を作製する。導電層９は蒸着やスパッタ等の薄膜形成技術により誘電体層４の上面４Ａに形成される。導電層９は、アルミニウム等の金属よりなり、導電層９の厚みは、例えば２０ｎｍ程度である。尚、誘電体層４が破損することを極力避けるために、導電層９は、常温での蒸着プロセスにより形成してもよい。
　導体非形成部１４を除く部分に導電層９を形成するのは、後の工程においてコンデンサ素子４００１の側面４００１Ｄに端子６が形成される際に、導電層９と端子６とが直流的に導通することを防止するためである。
　尚、導体非形成部１４を導体非形成部１３よりも大きく設計しても良い。導電層９の方向１００４Ｄの端には端子６との絶縁性を保つための誘電体層が配置されないので、導電層８と端子５との間隔よりも導電層９と端子６との間隔を広くしておいた方が、導電層９と端子６とが短絡するリスクを低減できる。
　＜第４工程＞
　導電層８、９が基材２を介して対向するように、第３工程で得られた複数の構造体６１を重ね合わせて積層する。
　図４のコンデンサ１００４は４つの構造体６１積層して実現しているが、構造体６１の数は、必要な容量やコンデンサ１００４の所望サイズ等を勘案して決定する。
　第４工程の後、最上層に絶縁コート層１１が配置される。これにより、導電層８および導電層９を外部環境から保護することができる。
　その後、コンデンサ素子４００１の側面４００１Ｃに端子５を溶射工法により形成し、同様に、コンデンサ４００１の側面４００１Ｄに端子６を溶射工法により形成する。コンデンサ素子４００１内に配置された複数の導電層８は、側面４００１Ｃにおいて端子５と直流的に接続されており、コンデンサ素子４００１内に配置された複数の導電層９は、側面４００１Ｄにおいて端子６と直流的に接続されている。
　コンデンサ１００４は、導電層８、９が、０．３ｎｍ以上５０ｎｍ以下の厚みで且つ高い比誘電率を有している１つのナノシートである誘電体層４を介して対向するので、大きな容量を確保することが可能となる。
　尚、図４のコンデンサ１００４は、４つの構造体６１を積層して形成したが、これに限る必要はなく、１つの構造体６１を巻回すことで重ね合わせ、巻回された構造体６１の一端側に端子５を溶射工法により形成し、巻回された構造体６１の他端側に端子６を溶射工法により形成しても良い。
　図４に示す実施の形態４のコンデンサ１００４は、同一形状の構造体６１を積層するだけで実現できるため、生産効率を高くすることもできる。
　尚、基材２は、樹脂フィルム等の有機フィルムで構成され、その厚みは誘電体層４よりも厚いものが用いられる。これにより、基材２の上面２Ａに導電層８、誘電体層４を形成することが可能となる。
　また、図４中の基材２は有機化合物により実現され、図４中の誘電体層４は無機化合物により実現されている。
　尚、図４に示すコンデンサ１００４の断面図は、上記工程後、図４における上下方向から加圧し、各層を密着させた後のものを記載している。図４においては、誘電体層４が平坦なものとして表現されているが、これに限る必要はなく、凹凸を有した形状のものであっても問題ない。
　前述のように、コンデンサ１００４は複数の構造体６１を少なくとも備える。それぞれの構造体６１は、有機フィルムから成る基材２と、基材２の片面２Ａに形成された導電層８と、導電層８の表面８Ａに形成された誘電体層４と、誘電体層４の表面４Ａに形成された導電層９とを備える。導電層８は、基材２の少なくとも一端辺に達する接続部８Ｔを有する。導電層９は、基材２の少なくとも一端辺に達する接続部９Ｔを有する。誘電体層４は、数原子分程度の厚みを有した金属酸化物または、この金属酸化物の積層体である。接続部８Ｔ、９Ｔは互いに逆方向に位置する。複数の構造体６１は、同方向に重ねられて巻回または積層されている。
　また、前述のように、有機フィルムから成る基材２を用意する。基材２の片面に導電層８を形成する。導電層８は、基材２の少なくとも一端辺に達した接続部８Ｔを有する。導電層８の表面に誘電体層４を形成する。誘電体層４の表面に導電層９を形成する。導電層９は基材２の少なくとも一端辺に達した接続部９Ｔを有する。これにより複数の構造体６１を製造する。接続部８Ｔ、９Ｔは互いに逆方向に配置されている。複数の構造体６１を同方向に重ねて積層または巻回することによりコンデンサ１００４を製造することができる。
　（実施の形態５）
　図５は実施の形態５に係るコンデンサ１００５の断面図である。図５において、図１Ａに示す実施の形態１におけるコンデンサ１００１と同じ部分には同じ参照番号を付す。
　図５に示す実施の形態５に係るコンデンサ１００５では、導電層３の下面３Ｂは方向１００１Ｃの端に位置する誘電体非形成部１５を有し、導電層１０３の上面１０３Ａは方向１００１Ｄの端に位置する誘電体非形成部１６を有する。誘電体層４は、誘電体非形成部１６を除く導電層３の上面３Ａの部分に形成されている。誘電体層１０４は、誘電体非形成部１５を除く導電層１０３の下面１０３Ｂの部分に形成されている。
　図５に示すように、誘電体非形成部１５に誘電体層４、１０４を形成しないことにより、導電層３の側面まで誘電体層１０４が回り込み、端子６と導電層３とが直流的に導通しないという不良の発生を抑圧できる。また、誘電体層１０４の影響で、導電層１０３と端子５とが直流的に導通しないという不良の発生を抑圧できる。
　同様に、誘電体非形成部１６に誘電体層４、１０４を形成しないことにより、導電層１０３の側面まで誘電体層４、１０４が回り込み、端子５と導電層１０３とが直流的に導通しないという不良の発生を抑圧できる。また、誘電体層４、１０４の影響で、導電層３と端子６とが直流的に導通しないという不良の発生を抑圧できる。
　（実施の形態６）
　図６は実施の形態６に係るコンデンサ１００６の断面図である。図６において、図２に示す実施の形態２におけるコンデンサ１００２と同じ部分には同じ参照番号を付す。
　図６に示す実施の形態６に係るコンデンサ１００６では、導電層９の下面９Ｂは方向１００２Ｃの端に位置する誘電体非形成部１５を有し、導電層９の上面９Ａは方向１００２Ｄの端に位置する誘電体非形成部１６を有する。誘電体層４、１０は導電層８の上面８Ａの誘電体非形成部１５を除く部分に形成され、誘電体層４、１０が導電層８の上面８Ａの誘電体非形成部１６を除く部分に形成されている。
　図６に示すように、誘電体非形成部１５に誘電体層４を形成しないことにより、導電層８の側面まで誘電体層４が回り込み、端子６と導電層８とが直流的に導通しないという不良の発生を抑圧できる。また、誘電体層４の影響で、導電層９と端子５とが直流的に導通しないという不良の発生を抑圧できる。
　同様に、誘電体非形成部１６に誘電体層１０を形成しないことにより、導電層９の一端部側面まで誘電体層１０が回り込み、端子５と導電層９とが直流的に導通しないという不良の発生を抑圧できる。また、誘電体層１０の影響で、導電層８と端子６とが直流的に導通しないという不良の発生を抑圧できる。
　（実施の形態７）
　図７は、実施の形態７に係るコンデンサ１００７の断面図である。図７において、図３に示す実施の形態３におけるコンデンサ１００３と同じ部分には同じ参照番号を付す。
　図７に示す実施の形態７に係るコンデンサ１００７では、導電層８の上面８Ａは方向１００３Ｄの端に位置する誘電体非形成部１１７を有し、導電層９の下面９Ｂは方向１００３Ｃの端に位置する誘電体非形成部１７を有する。誘電体層４は、誘電体非形成部１１７を除く導電層８の上面８Ａの部分と、誘電体非形成部１７を除く導電層９の下面９Ｂの部分に形成されている。
　図７に示すように、誘電体非形成部１７、１１７に誘電体層４を形成しないことにより、導電層８の側面まで誘電体層４が回り込み、端子６と導電層８とが直流的に導通しないという不良の発生を抑圧できる。また、誘電体層４の影響で、導電層９と端子５とが直流的に導通しないという不良の発生を抑圧できる。
　（実施の形態８）
　図８は実施の形態８に係るコンデンサ１００８の断面図である。図８において、図４に示す実施の形態４のコンデンサ１００４と同じ部分には同じ参照符号を付す。
　図８に示す実施の形態８に係るコンデンサ１００８では、導電層８の上面８Ａは方向１００４Ｄの端に位置する誘電体非形成部１１７を有し、導電層９の下面９Ｂは方向１００４Ｃの端に位置する誘電体非形成部１７を有する。誘電体層４は、誘電体非形成部１１７を除く導電層８の上面８Ａの部分と、誘電体非形成部１７を除く導電層９の下面９Ｂの部分に形成されている。
　図８に示すように、誘電体非形成部１７に誘電体層４を形成しないことにより、導電層８の側面まで誘電体層４が回り込み、端子６と導電層８とが直流的に導通しないという不良の発生を抑圧できる。また、誘電体層４の影響で、導電層９と端子５とが直流的に導通しないという不良の発生を抑圧できる。
　尚、図１Ａから図８はコンデンサ１００１～１００８を概念的に示したものであり、厳密に、現実のコンデンサの断面図を示すものではない。また、誘電体層４、１０４、１０、１１０は、多層のナノシートの積層体であってもよいし、単層のナノシートであってもよい。
　（実施の形態９）
　図９は実施の形態９に係るコンデンサ１００９の拡大断面図である。図９は、実施の形態１～８のコンデンサ１００１～１００８の基材２、導電層８、誘電体層４、導電層９の界面を示す。
　導電層８が設けられた基材２の上面２Ａには多数の凸凹部が形成されている。このような多数の凸凹部の表面に、スパッタや蒸着等のプロセスにより導電層８を形成する事により、基材２と導電層８との接着強度を増す事ができる。
　基材２の上面２Ａに多数の凸凹部を形成する方法としては、ドライエッチングや湿式エッチング等により、基材２の表面を荒らす方法が考えられる。
　誘電体層４が設けられる導電層８の上面８Ａにも、多数の凸凹部が形成されている。これにより、導電層８の表面積を増やす事が可能となり、コンデンサの容量を向上させることができる。
　導電層８の表面の多数の凸凹部は、基材２の表面上に形成された多数の凸凹部を基に形成してもよいし、導電層８の形成プロセス（スパッタや蒸着）の条件を調整する事のみで形成してもよい。また、これらの２つの方法を組合わせて、導電層８の表面に多数の凸凹部を形成してもよい。
　チタン酸化物やニオブ酸化物等のナノシートからなる誘電体層４は、導電層８の多数の凸凹部の表面上を概ね一定の厚みで覆うように形成される。
　図９において、導電層９は、誘電体層４の上面４Ａ上に設けられた導電性高分子層１８と、導電性高分子層１８の上面１８Ａに設けられたバックアップ金属層１９とで構成されている。導電性高分子層１８は、導電性を有した樹脂であり、金属と比較して、硬度が低く、柔軟性を有している。
　よって、導電層８の表面に形成された多数の凹凸部を変形させることを極力回避しながら誘電体層４の凹部に入り込む事ができる。これにより、コンデンサの電極間（導電層８と導電層９の間）に空域が発生する事を極力回避しつつ、電極間の対向面積を向上させることが可能となる。
　導電性高分子層１８を形成する方法としては、例えば、導電性高分子の粒子と分散剤とを含む分散液を誘電体層４上に配置した後、分散剤を少なくとも部分的に除去または／および硬化させる方法が考えられる。また、モノマーを誘電体層４上に配置した後、酸化剤や陽極酸化等の方法を用いて重合し、導電性高分子層１８を実現してもよい。
　図９において、導電性高分子層１８とバックアップ金属層１９との界面は平坦ではなく、適度に粗面化されている。これにより、導電性高分子層１８とバックアップ金属層１９の接着強度を向上させることができると共に、両者の接触面積が増えるため、抵抗率を下げる事ができる。導電性高分子層１８とバックアップ金属層１９との界面を粗面化する方法としては、導電性高分子層１８の上面をエッチングする方法が考えられる。エッチング剤としては、過マンガン酸カリなどが用いられる。尚、バックアップ金属層１９は、スパッタ、蒸着等により形成される。
　図９において、導電性高分子層１８の上面にバックアップ金属層１９を設けたのは、導電層９の実効的な導電率を高くするためである。通常、導電性高分子の導電率は、金属の導電率の数百分の一であり、バックアップ金属層１９を配置する事により、導電層９の実効的な導電率を小さくすることができる。
　具体的には、実施の形態４における第３工程の導電層９を形成するプロセスを実施の形態５における導電層９の形成に置き換えた構成が考えられる。
　図９においては、導電層９がバックアップ金属層１９を有した構成としたが、これに限る必要はなく、バックアップ金属層１９が無く、導電性高分子層１８のみで導電層９が構成されていてもよい。これにより、製造プロセスを簡略化できる。
　図１０Ａは、実施の形態９における他のコンデンサ１００９Ａの拡大断面図である。図１０Ａにおいて、図９に示す実施の形態９におけるコンデンサ１００９と同じ部分には同じ参照番号を付す。図１０Ａに示す導電層９はバックアップ金属層１９を備えず、導電層９は導電層８よりも柔らかい。導電層８と比較して導電層９が柔らかいので、図１０Ａにおける上下方向に加圧すると、導電層８が概ね形状変化しない反面、導電層９のみが概ね形状変化し、誘電体層４の凹部に入り込む。これにより、コンデンサの電極間（導電層８と導電層９の間）に空域が発生する事を極力回避しつつ、電極間の対向面積を向上させることが可能となる。
　図１０Ａにおいて、導電層８と導電層９とは異なる金属を用いてもよいし、同一の金属を用いても良い。同一の金属を用いる場合には、導電層９が導電層８よりも柔らかくなるように導電層８と導電層９との形成プロセスの条件を異ならせる。
　実施の形態１におけるコンデンサ１００１では、第２工程で得られる一対の構造体５０、１５０での導電層３、１０３の硬度は概ね同様の値となっているが、上記のように、対となる構造体５０、１５０の導電層３、１０３の硬度を異ならせると共に、誘電体層の表面に多数の凸凹部を設け、さらに導電層３の表面に多数の凸凹部を設けることにより、導電層８、９の表面積を増大させて高容量化を図る事ができると共に、構造体５０、１６０の接着強度を向上させることもできる。
　実施の形態２においても、導電層８の硬度と導電層９の硬度を異ならせると共に、誘電体層４、１０の少なくとも１つの表面に多数の凸凹部を設けることで、導電層８．９の表面積を増大させて高容量化を図る事ができると共に、各層の密着性を向上できる。
　実施の形態３においても、導電層８の硬度と導電層９の硬度を異ならせると共に、誘電体層４と導電層９の少なくとも１つの表面に多数の凸凹部を設けることで、導電層８、９の表面積を増大させて高容量化を図る事ができると共に、各層の密着性を向上できる。
　実施の形態４においても、導電層８の硬度と導電層９の硬度を異ならせると共に、誘電体層４の表面に多数の凸凹部を設ければ、導電層８、９の表面積を増大させて高容量化を図る事ができると共に、各層の密着性を向上できる。
　尚、ナノシートを形成する上で用いられる酸化物ナノシート単体は、数原子相当の厚さしか有しておらず、その厚さは概ね０．３ｎｍ～２ｎｍ、長さと幅は１０ｎｍから１ｍｍ程度のサイズを有している。例えば、導電層８の表面に配置された付着補助層（具体的にはカチオン等の層）を接着層として、導電層８の表面に多数の酸化物ナノシート単体が敷き詰められていき、誘電体層４は形成される。ここで、図９において、導電層８の表面に形成された凹凸部の凸部間の平均距離は、上記の酸化物ナノシート単体の長さ及び幅よりも大きく設定されても良い。これにより、凹部にも酸化物ナノシート単体が入り込みやすくなり、誘電体層４に小孔が形成される事を防止できる。
　尚、図９においては、導電層８が形成される基材２の上面２Ａのみに多数の凸凹部を形成したが、基材２の下面２Ｂにも多数の凸凹部を形成してもよい。
　図１０Ｂは、実施の形態９におけるさらに他のコンデンサ１００９Ｂの拡大断面図である。図１０Ｂにおいて、図９に示す実施の形態９におけるコンデンサ１００９と同じ部分には同じ参照番号を付す。図１０Ｂに示すコンデンサ１００９Ｂでは、導電層８の上面８Ａには、上面８Ａ全体を被覆する絶縁コート層６８が設けられている。これにより、もしもナノシートにより実現された誘電体層４に小孔が空いていた場合に、導電層８と導電層９とが短絡する事を防止できる。
　図１０Ｃは、実施の形態９におけるさらに他のコンデンサ１００９Ｃの拡大断面図である。図１０Ｃにおいて、図９に示す実施の形態９におけるコンデンサ１００９と同じ部分には同じ参照番号を付す。図１０Ｃに示すコンデンサ１００９Ｃでは、ナノシートにより実現された誘電体層４の上面４Ａ全体を被覆する絶縁コート層６４が設けられている。これによっても、もしもナノシートにより実現された誘電体層４に小孔が空いていた場合に、ナノシートの小孔に絶縁コート層６４が入り込み、結果、導電層８の一部表面が絶縁コート剤で被覆され、導電層８と導電層９とが短絡する事を防止できる。また、この場合に、導電層８の上面に塗布された絶縁コート層の表面を平坦化すれば、導電層８の小孔や凹部を中心に絶縁コート層が入り込み、誘電体層４の一部表面にのみ絶縁コート層が被覆された状態となる。これにより、導電層８と導電層９との間に空域が発生する事を回避でき、コンデンサの容量が低減されることを防止できる。
　尚、絶縁コート層６４、６８は、被覆対象に塗布する前はペースト状又は液体状で、塗布後、硬化させる事が可能な絶縁材料からなる。その絶縁材料として例えば、ポリプロピレンやポリフェニレンサルファイドなどが挙げられるが、これら材料に限定されない。
　（実施の形態１０）
　図１１は実施の形態１０に係るコンデンサ１０１０の拡大断面図である。図１１は、実施の形態１～８におけるコンデンサ１００１～１００８の基材２、導電層８、誘電体層４、導電層９の界面を示す。
　基材２の上面２Ａ、下面２Ｂには、その製造プロセス上において、凹凸が発生している。これを平坦化するため、基材２の上面２Ａには絶縁コート層２０が形成されており、基材２の下面２Ｂには絶縁コート層２１が形成されている。
　平坦化された絶縁コート層２０の上面には、導電層８がスパッタや蒸着により形成され、平坦化された絶縁コート層２１の下面には、導電層９がスパッタや蒸着により形成される。平坦化された絶縁コート層２０や絶縁コート層２１の表面に導電層８や導電層９が形成されるので、導電層８や導電層９の表面も概ね平坦なものとなる。
　更に、導電層８の表面には誘電体層４が形成され、導電層９の表面には誘電体層１０が形成されている。誘電体層４と誘電体層１０は、概ね平坦な導電層８と導電層９の表面に形成されるので、誘電体層４と誘電体層１０の表面も概ね平坦なものとなる。
　図１１に示した構成を積層してコンデンサを実現した場合、相互に密着される面が概ね平坦なものとなるため、導電層８と導電層９の間に空域が発生しにくく、コンデンサの容量が低減されることを防止できる。
　図１２は実施の形態１０における他のコンデンサ１０１０Ａの拡大断面図である。図１２において、図１１に示すコンデンサ１０１０と同じ部分には同じ参照番号を付す。図１２に示すコンデンサ１０１０Ａは、絶縁コート層２０、２１を有しておらず、導電層８、９が導電性高分子よりなり、基材２の表面の凹凸を平坦化することができ、製造工程を簡略化できる。また、図９に示すコンデンサ１００９と同様に、導電層８、９のそれぞれが導電性高分子層とバックアップ金属層よりなっていてよく、これにより導電層８、９の導電率を大きくすることができる。
　上記の実施の形態において、「上面」「下面」等の方向を示す用語は誘電体層や導電層等のコンデンサの構成部品の相対的な位置関係にのみ依存する相対的な方向を示し、鉛直方向等の絶対的な方向を示すものではない。
　本発明のコンデンサは小型でありながら大きな容量を有しているので、移動体通信用携帯電話やノートパソコン等の小型の電子機器に利用する事ができる。
２　　基材
３　　導電層（第１の導電層）
４　　誘電体層（第１の誘電体層）
７　　導体非形成部
８　　導電層（第１の導電層）
９　　導電層（第２の導電層）
１０　　誘電体層（第２の誘電体層）
１３　　導体非形成部
１４　　導体非形成部
１５　　誘電体非形成部
１６　　誘電体非形成部
１７　　誘電体非形成部
１８　　導電性高分子層
１９　　バックアップ金属層
２０　　絶縁コート層
２１　　絶縁コート層
５０　　構造体（第１の構造体、第２の構造体）
５１　　構造体（第１の構造体、第２の構造体）
６０　　構造体（第１の構造体、第２の構造体）
６１　　構造体（第１の構造体、第２の構造体）
１０３　　導電層（第２の導電層）
１０４　　誘電体層（第２の誘電体層）

Claims (25)

  1. 有機フィルムよりなる基材と、
    前記基材の上面に設けられた第１の導電層と、
    前記第１の導電層の上面に設けられた第１の誘電体層と、
    前記第１の誘電体層の上面に設けられた第２の誘電体層と、
    前記第２の誘電体層の上面に設けられた第２の導電層と、
    を備え、
    前記第１の誘電体層は、前記第１の導電層の前記上面に敷き詰められた複数の金属酸化物片よりなり、
    前記第２の誘電体層は、前記第２の導電層の下面に敷き詰められた複数の金属酸化物片よりなる、コンデンサ。
  2. 前記基材の前記上面は、第１の方向の端に位置する第１の導体非形成部を有し、
    前記第１の導電層は、第１の導体非形成部を除く前記基材の前記上面の部分に設けられ、
    前記第２の誘電体層の前記上面は、前記第１の方向の反対の第２の方向の端に位置する第２の導体非形成部を有し、
    前記第２の導電層は、前記第２の導体非形成部を除く前記第２の誘電体層の前記上面の部分に設けられ、
    前記第１の導電層の前記上面は前記第２の方向の端に位置する第１の誘電体非形成部を有し、
    前記第１の誘電体層は、前記第１の誘電体非形成部を除く前記第１の導電層の前記上面の部分に設けられている、請求項１に記載のコンデンサ。
  3. 前記第１の誘電体層は、前記第１の方向の端に前記第２の誘電体非形成部を除く前記基材の前記上面の部分に設けられている、請求項２に記載のコンデンサ。
  4. 基材と、
    前記基材の上面に設けられた第１の導電層と、
    前記第１の導電層の上面に設けられた第１の誘電体層と、
    前記第１の誘電体層の上面に設けられた第２の導電層と、
    前記第２の導電層の上面に設けられた第２の誘電体層と、
    を備え、
    前記第１の誘電体層は、前記第１の導電層の前記上面に敷き詰められた複数の金属酸化物片よりなり、
    前記第２の誘電体層は、前記第２の導電層の上面に敷き詰められた複数の金属酸化物片よりなる、コンデンサ。
  5. 前記第１の誘電体層の前記上面は、第１の方向の端に位置する第１の導体非形成部を有し、
    前記第２の誘電体層の前記上面は、前記第１の方向の反対の第２の方向の端に位置する第２の導体非形成部を有し、
    前記第１の導電層は、前記第１の導体非形成部を除く前記第１の誘電体層の前記上面の部分に設けられ、
    前記第２の導電層は、前記第２の導体非形成部を除く前記第２の誘電体層の前記上面の部分に設けられ、
    前記第１の導電層の前記上面は、前記第１の方向と前記第２の方向のうちの一方の端に位置する誘電体非形成部を有し、
    前記第２の誘電体層は、前記誘電体非形成部を除く前記第１の導電層の前記上面の部分に設けられている、請求項４に記載のコンデンサ。
  6. 前記第１の誘電体層の厚みと前記第２の誘電体層の厚みは０．３ｎｍ以上５０ｎｍ以下である、請求項１または４に記載のコンデンサ。
  7. 前記第１の誘電体層と前記第２の誘電体層の比誘電率は３０以上である、請求項１または４に記載のコンデンサ。
  8. 前記第１の導電層と前記第２の導電層の内、少なくとも一方は、その一部又は全部が導電性高分子よりなる、請求項１または４に記載のコンデンサ。
  9. 前記第１の導電層と前記第２の導電層のうちの少なくとも一方の表面は凹凸部を有している、請求項１または４に記載のコンデンサ。
  10. 前記第１の導電層と前記第２の導電層の硬度は異なっている、請求項９に記載のコンデンサ。
  11. 前記基材の表面は凹凸部を有している、請求項１または４に記載のコンデンサ。
  12. 前記第１の導電層と前記第２の導電層の硬度は異なっている、請求項１１に記載のコンデンサ。
  13. 前記基材の上面と下面のうちの少なくとも一方の少なくとも一部を被覆する絶縁コート層をさらに備えた、請求項１または４に記載のコンデンサ。
  14. 有機フィルムよりなる第１の基材の上面に第１の導電層を設けるステップと、
    前記第１の導電層を設けるステップの後で、前記第１の導電層の上面に第１の誘電体層を設けることにより第１の構造体を作製するステップと、
    有機フィルムよりなる第２の基材の下面に第２の導電層を設けるステップと、
    前記第２の導電層を設けるステップの後で、第２の誘電体層を前記第２の導電層の下面に設けることにより第２の構造体を作製するステップと、
    前記第１の導電層と前記第２の導電層が前記第１の誘電体層と前記第２の誘電体層とを介して対向するように、前記第１の構造体と前記第２の構造体とを重ね合わせるステップと、
    を含み、
    前記第１の誘電体層は、前記第１の導電層の前記上面に敷き詰められた複数の金属酸化物片よりなり、
    前記第２の誘電体層は、前記第２の導電層の前記下面に敷き詰められた複数の金属酸化物片よりなる、コンデンサの製造方法。
  15. 　　　有機フィルムよりなる第１の基材の上面に第１の導電層を設けるステップと、
    　　　前記第１の導電層を設けるステップの後で、前記第１の導電層の上面に第１の誘電体層を設けるステップと、
    　　　前記第１の基材の下面に第２の導電層を設けるステップと、
    　　　前記第２の導電層を設けるステップの後で、第２の誘電体層を前記第２の導電層の下面に設けるステップと、
    を含む第１の構造体を作製するステップと、
    　　　有機フィルムよりなる第２の基材の上面に第３の導電層を設けるステップと、
    　　　前記第３の導電層を設けるステップの後で、第３の誘電体層を前記第３の導電層の上面に設けるステップと、
    　　　前記第２の基材の下面に第４の導電層を設けるステップと、
    　　　前記第４の導電層を設けるステップの後で、第４の誘電体層を前記第４の導電層の下面に設けるステップと、
    を含む第２の構造体を作製するステップと、
    前記第２の誘電体層と前記第４の誘電体層とを介して前記第２の導電層と前記第４の導電層とが対向するように、前記第１の構造体と前記第２の構造体とを重ね合わせるステップと、
    を含み、
    前記第１の誘電体層は、前記第１の導電層の前記上面に敷き詰められた複数の金属酸化物片よりなり、
    前記第２の誘電体層は、前記第２の導電層の前記下面に敷き詰められた複数の金属酸化物片よりなり、
    前記第３の誘電体層は、前記第３の導電層の前記上面に敷き詰められた複数の金属酸化物片よりなり、
    前記第４の誘電体層は、前記第４の導電層の前記下面に敷き詰められた複数の金属酸化物片よりなる、コンデンサの製造方法。
  16. 　　　有機フィルムよりなる第１の基材の上面に第１の導電層を設けるステップと、
    　　　前記第１の導電層を設けるステップの後で、第１の誘電体層を前記第１の導電層の上面に設けるステップと、
    　　　前記第１の基材の下面に第２の導電層を設けるステップと、
    を含む第１の構造体を設けるステップと、
    　　　有機フィルムよりなる第２の基材の上面に第３の導電層を設けるステップと、
    　　　前記第３の導電層を設けるステップの後で、第２の誘電体層を前記第３の導電層の上面に設けるステップと、
    　　　前記第２の基材の下面に第４の導電層を設けるステップと、
    を含む第２の構造体を設けるステップと、
    前記第１の導電層が、前記第１の誘電体層を介して、前記第４の導電層と対向するように前記第１の構造体と前記第２の構造体とを重ね合わせるステップと、
    を含み、
    前記第１の誘電体層は、前記第１の導電層の前記上面に敷き詰められた複数の金属酸化物片よりなり、
    前記第２の誘電体層は、前記第３の導電層の前記上面に敷き詰められた複数の金属酸化物片よりなる、コンデンサの製造方法。
  17. 　　　有機フィルムよりなる第１の基材の上面に第１の導電層を配置するステップと、
    　　　第１の誘電体層を前記第１の導電層の上面に設けるステップと、
    　　　前記第１の誘電体層を設けるステップの後で、前記第１の誘電体層の上面に第２の導電層を設けるステップと、
    を含む、第１の構造体を作製するステップと、
    　　　有機フィルムよりなる第２の基材の上面に第３の導電層を配置するステップと、
    　　　第２の誘電体層を前記第３の導電層の上面に設けるステップと、
    　　　前記第２の誘電体層を設けるステップの後で、前記第２の誘電体層の上面に第４の導電層を設けるステップと、
    を含む、第２の構造体を作製するステップと、
    前記第２の導電層の上面が、前記第２の基材を介して、前記第３の導電層と対向するように前記第１の構造体と前記第２の構造体とを重ね合わせるステップと、
    を含み、
    前記第１の誘電体層は、前記第１の導電層の前記上面に敷き詰められた複数の金属酸化物片よりなり、
    前記第２の誘電体層は、前記第３の導電層の前記上面に敷き詰められた複数の金属酸化物片よりなる、コンデンサの製造方法。
  18. 前記第１の導電層と前記第２の導電層と前記第３の導電層と前記第４の導電層のうちの少なくとも１つは導電性高分子を含有する、請求項１５から１７のいずれか１つに記載のコンデンサの製造方法。
  19. 前記第１の導電層と前記第２の導電層と前記第３の導電層と前記第４の導電層のうちの少なくとも１つの表面に凹凸部が形成されている、請求項１５から１７のいずれか１つに記載のコンデンサの製造方法。
  20. 前記第１の導電層と前記第２の導電層の硬度は異なっている、請求項１９に記載のコンデンサの製造方法。
  21. 前記第１の基材の表面に凹凸部が形成されている、請求項１５から１７のいずれか１つに記載のコンデンサの製造方法。
  22. 前記第１の導電層と前記第２の導電層の硬度は異なっている請求項２１に記載のコンデンサの製造方法。
  23. 前記第１の基材は、前記第１の誘電体層の上面と下面のうち少なくとも一方の表面の少なくとも一部に設けられた絶縁コート層を有する、請求項１４から１７のいずれか１つに記載のコンデンサの製造方法。
  24. 前記第１の導電層と前記第２の導電層のうちの少なくとも一方の表面の少なくとも一部は絶縁コート層により被覆されている、請求項１４から１７のいずれか１つに記載のコンデンサの製造方法。
  25. 前記第１の誘電体層の表面の少なくとも一部は絶縁コート層により被覆されている、請求項１４から１７のいずれか１つに記載のコンデンサの製造方法。
PCT/JP2010/003792 2009-06-11 2010-06-08 コンデンサおよびコンデンサの製造方法 WO2010143410A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/377,212 US20120087059A1 (en) 2009-06-11 2010-06-08 Capacitor and method for manufacturing capacitor
EP10785942A EP2400514A1 (en) 2009-06-11 2010-06-08 Capacitor and method for manufacturing capacitor
JP2011518301A JPWO2010143410A1 (ja) 2009-06-11 2010-06-08 コンデンサおよびコンデンサの製造方法
CN201080025206XA CN102804298A (zh) 2009-06-11 2010-06-08 电容器以及电容器的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009139739 2009-06-11
JP2009-139739 2009-06-11

Publications (1)

Publication Number Publication Date
WO2010143410A1 true WO2010143410A1 (ja) 2010-12-16

Family

ID=43308673

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003792 WO2010143410A1 (ja) 2009-06-11 2010-06-08 コンデンサおよびコンデンサの製造方法

Country Status (5)

Country Link
US (1) US20120087059A1 (ja)
EP (1) EP2400514A1 (ja)
JP (1) JPWO2010143410A1 (ja)
CN (1) CN102804298A (ja)
WO (1) WO2010143410A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014136669A (ja) * 2013-01-18 2014-07-28 Mitsubishi Gas Chemical Co Inc ナノシート、ナノ積層体及びナノシートの製造方法
JP2019083315A (ja) * 2017-10-27 2019-05-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． セラミック電子部品およびその製造方法、ならびに電子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459875B (zh) * 2012-04-20 2014-11-01 Far Eastern New Century Corp A method for preparing a circuit board having a patterned conductive layer

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425408A (en) * 1987-07-21 1989-01-27 Matsushita Electric Ind Co Ltd Metallized plastic film capacitor
JPS6477903A (en) * 1987-09-18 1989-03-23 Matsushita Electric Ind Co Ltd Capacitor
JPH02290008A (ja) * 1989-04-28 1990-11-29 Marcon Electron Co Ltd 金属化プラスチックフィルムコンデンサ
JPH03227005A (ja) * 1990-02-01 1991-10-08 Nissei Denki Kk 積層フィルムコンデンサ及びその製造方法
JPH0422013A (ja) * 1990-05-16 1992-01-27 Ricoh Co Ltd 複合体の製造方法
JPH09283389A (ja) * 1996-04-10 1997-10-31 Matsushita Electric Ind Co Ltd コンデンサおよびその製造方法
JP2000124061A (ja) 1998-10-20 2000-04-28 Matsushita Electric Ind Co Ltd フィルムコンデンサの製造方法及びその製造装置
JP2007036088A (ja) * 2005-07-29 2007-02-08 Toray Ind Inc コンデンサ用フィルムおよびそれを用いてなるコンデンサ
WO2007094244A1 (ja) * 2006-02-13 2007-08-23 National Institute For Materials Science ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子
JP2008277724A (ja) * 2007-03-30 2008-11-13 Sanyo Electric Co Ltd コンデンサ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555746A (en) * 1983-01-12 1985-11-26 Matsushita Electric Industrial Co., Ltd. Organic chip capacitor
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425408A (en) * 1987-07-21 1989-01-27 Matsushita Electric Ind Co Ltd Metallized plastic film capacitor
JPS6477903A (en) * 1987-09-18 1989-03-23 Matsushita Electric Ind Co Ltd Capacitor
JPH02290008A (ja) * 1989-04-28 1990-11-29 Marcon Electron Co Ltd 金属化プラスチックフィルムコンデンサ
JPH03227005A (ja) * 1990-02-01 1991-10-08 Nissei Denki Kk 積層フィルムコンデンサ及びその製造方法
JPH0422013A (ja) * 1990-05-16 1992-01-27 Ricoh Co Ltd 複合体の製造方法
JPH09283389A (ja) * 1996-04-10 1997-10-31 Matsushita Electric Ind Co Ltd コンデンサおよびその製造方法
JP2000124061A (ja) 1998-10-20 2000-04-28 Matsushita Electric Ind Co Ltd フィルムコンデンサの製造方法及びその製造装置
JP2007036088A (ja) * 2005-07-29 2007-02-08 Toray Ind Inc コンデンサ用フィルムおよびそれを用いてなるコンデンサ
WO2007094244A1 (ja) * 2006-02-13 2007-08-23 National Institute For Materials Science ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子
JP2008277724A (ja) * 2007-03-30 2008-11-13 Sanyo Electric Co Ltd コンデンサ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014136669A (ja) * 2013-01-18 2014-07-28 Mitsubishi Gas Chemical Co Inc ナノシート、ナノ積層体及びナノシートの製造方法
JP2019083315A (ja) * 2017-10-27 2019-05-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． セラミック電子部品およびその製造方法、ならびに電子装置
JP7336758B2 (ja) 2017-10-27 2023-09-01 三星電子株式会社 セラミック電子部品およびその製造方法、ならびに電子装置

Also Published As

Publication number Publication date
EP2400514A1 (en) 2011-12-28
CN102804298A (zh) 2012-11-28
JPWO2010143410A1 (ja) 2012-11-22
US20120087059A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
KR100855160B1 (ko) 엘리먼트들의 열화없이 엘리먼트 적층수가 증가된 적층형 고체 전해질 캐패시터 및 적층형 전송 라인 장치
JP5210717B2 (ja) キャパシタの製造方法
US7701696B2 (en) Multilayer capacitor
JP2013247206A (ja) フィルムコンデンサ素子及びフィルムコンデンサ並びにフィルムコンデンサ素子の製造方法
US9824821B2 (en) Thin film capacitor with intermediate electrodes
KR102551219B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
WO2010143410A1 (ja) コンデンサおよびコンデンサの製造方法
KR20190121141A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2020035991A (ja) 積層セラミックキャパシタ及びその製造方法
US20140133068A1 (en) Capacitor
JP2020027927A (ja) 積層セラミックキャパシタ及びその製造方法
KR20190121135A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101661141B1 (ko) 접철형 커패시터
JP5094598B2 (ja) キャパシタ
JP4708905B2 (ja) 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
WO2012014647A1 (ja) 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
WO2012014646A1 (ja) 基板内蔵用キャパシタの製造方法、及びこれを備えたキャパシタ内蔵基板
KR20190121160A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102192947B1 (ko) 산화알루미늄층을 포함하는 접철형 커패시터
JP2015018933A (ja) 多層基板の製造方法
KR101396744B1 (ko) 홀 구조를 갖는 커패시터 및 그 제조방법
WO2021065487A1 (ja) フィルムコンデンサ素子
KR102662851B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20170100198A (ko) 단층 박막 커패시터 및 이의 제조 방법
JPH02222129A (ja) フィルムコンデンサおよびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080025206.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10785942

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011518301

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2010785942

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13377212

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE