WO2007094244A1 - ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子 - Google Patents

ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子 Download PDF

Info

Publication number
WO2007094244A1
WO2007094244A1 PCT/JP2007/052287 JP2007052287W WO2007094244A1 WO 2007094244 A1 WO2007094244 A1 WO 2007094244A1 JP 2007052287 W JP2007052287 W JP 2007052287W WO 2007094244 A1 WO2007094244 A1 WO 2007094244A1
Authority
WO
WIPO (PCT)
Prior art keywords
nano
ultra
nanosheet
thin
dielectric
Prior art date
Application number
PCT/JP2007/052287
Other languages
English (en)
French (fr)
Inventor
Minoru Osada
Takayoshi Sasaki
Original Assignee
National Institute For Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute For Materials Science filed Critical National Institute For Materials Science
Priority to US12/223,865 priority Critical patent/US20110000698A1/en
Priority to JP2008500468A priority patent/JP5099710B2/ja
Publication of WO2007094244A1 publication Critical patent/WO2007094244A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02285—Langmuir-Blodgett techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Definitions

  • Nano ultra-thin dielectric its manufacturing method, and nano ultra-thin dielectric device
  • the present invention simultaneously realizes a high dielectric constant and good insulation characteristics suitable for a wide range of electronic materials such as gate insulators for transistors, semiconductor memory devices (DRAM), and multilayer capacitors for mobile phones.
  • the present invention relates to a nano-ultra-thin dielectric that can be fabricated, a manufacturing method thereof, and a nano-ultra-thin dielectric element.
  • High dielectric constant materials are used in various electronic devices such as computers and mobile phones.
  • application of gate insulating films for semiconductor transistors is the technical field that is currently attracting the most attention.
  • a silicon thermal oxide film SiO is used as a gate insulating film of a current silicon-based semiconductor transistor.
  • MOSFETs metal-oxide-semiconductor field-effect transistors
  • the gate oxide thickness has already been reduced to 10 nm or less, and leakage current (tunnel current) increases the power consumption of the chip.
  • high_k high dielectric constant
  • the candidates for such high-k materials are (Ba, Sr) TiO, HfO, Ta O
  • the present invention solves the conventional problems, and simultaneously achieves a high dielectric constant and good insulating properties even in the nano region, and also has the effect of substrate interface deterioration and composition deviation.
  • the objective is to provide new technical means that enable device fabrication at low temperatures.
  • the present invention is characterized by the following.
  • the nano-ultra-thin film dielectric of the invention 1 is characterized by comprising a nanosheet of titanium oxide having a thickness of several atoms or a laminate thereof.
  • Invention 2 is the nano ultra-thin film dielectric according to Invention 1, wherein the nanosheet alone has a length and width of 1 ⁇ m to 1 mm.
  • Invention 3 is the nano-ultra-thin film dielectric of Invention 1 or 2, wherein the single nanosheet is obtained by peeling off a layered titanium oxide, and the layered titanium oxide is represented by the following formula: 1) to any one of (6) or a hydrate thereof.
  • At least one; II is (average of 4-M ft); 0 ⁇ X ⁇ 1]
  • Invention 4 is characterized in that in the nano-ultra-thin film dielectric of any one of Inventions 1 to 3, the titanium oxide of the nanosheet alone is titania represented by the following formula (7) or (8):
  • CM is L i Mg e N i Z.n Co, Cr Mn: GB A 1
  • the invention 5 is the method for producing a nano-ultra-thin dielectric according to any one of the inventions 1 to 4, wherein the nanosheet alone is coated on the substrate surface without a gap.
  • the invention 6 is the method for producing a nano-ultra-thin dielectric film according to the invention 5, wherein the substrate is immersed in a cationic organic polymer solution to adsorb the organic polymer on the substrate surface, and then the nanosheet alone is suspended. It is characterized by being immersed in the colloidal solution and adsorbed on the substrate in a self-organized manner by electrostatic interaction of the nanosheet alone.
  • the invention 7 is characterized in that, in the method for producing a nano ultra-thin film dielectric of the invention 6, ultrasonic treatment is performed when the substrate is immersed in the colloidal solution.
  • Invention 8 is a method for producing a nano-ultra-thin film dielectric, characterized in that any one of the methods of Inventions 5 to 7 is repeated to form a laminate of single nanosheets.
  • Invention 9 is the method for producing a nano-ultra-thin film dielectric according to any one of Inventions 5 to 8, wherein the nanosheet is laminated and irradiated with ultraviolet rays after being laminated,
  • the nano-ultra-thin dielectric element of Invention 10 is the nano-ultra-thin film dielectric according to any one of Inventions 1 to 5.
  • the upper and lower electrodes are arranged.
  • FIG. 1 is a structural schematic diagram of a thin film element composed of a laminated titania nanosheet ultrathin film.
  • FIG. 2 is an atomic force microscope surface observation image of an ultrathin film of a titania nanosheet having a single layer and 10 layers.
  • FIG. 3 is a cross-sectional TEM image of a laminated titania nanosheet ultrathin film having 5 layers.
  • FIG. 4 is a diagram illustrating the leakage current characteristics of a thin film element constituted by a laminated type titania nanosheet ultrathin film having 5 layers, 10 layers, and 15 layers.
  • FIG. 5 is a diagram exemplifying a relative dielectric constant characteristic measured at a frequency of 10 kHz in a thin film element composed of a laminated type titania nanosheet ultrathin film having 5 layers, 10 layers, and 15 layers.
  • Fig. 6 is a diagram comparing the film thickness dependence of the relative permittivity of the multilayered titania nanosheet ultrathin film of the present invention and a typical high dielectric constant oxide material. Comparison in the 0 to lOOnm region, the figure below shows the comparison in the 0 to 25nm thickness region.
  • FIG. 7 A shape image and a charged state image of a titania nanosheet monolayer film fabricated on a Si substrate were simultaneously evaluated by an atomic force microscope.
  • the present invention has the characteristics as described above. Embodiments will be described below.
  • FIG. 1 is a diagram schematically illustrating a cross-sectional structure of a thin film element made of an ultrathin laminated titania nanosheet according to an embodiment of the present invention.
  • reference numeral 1 denotes, for example, an atomic flatness epitaxial SrRuO force lower electrode substrate (hereinafter simply referred to as “substrate”).
  • Nanosheet 3 shows an upper electrode made of, for example, gold.
  • the lower electrode substrate 1 is not limited to, for example, an atomic flat epitaxial substrate, but a metal electrode such as gold, platinum, copper, or aluminum, SrRuO,
  • Nb-doped conductive perovskite substrate such as SrTiO, IT ⁇ , Ga-doped Zn ⁇ , Nb-doped ⁇
  • transparent oxide electrodes such as cocoons
  • other types of substrates such as Si, glass, plastic, etc.
  • a perovskite nanosheet thin film may be disposed.
  • various types of the upper electrode 3 may be used.
  • the titanium oxide nanosheet alone in the present invention is obtained by peeling off the layered titanium oxide. This is because, for example, a titania nanosheet (for example, Ti ⁇ ), which is a constituent layer of a high dielectric constant thin film capacitor, is obtained by crystallizing a layered titanium compound by a soft chemical treatment.
  • a titania nanosheet for example, Ti ⁇
  • Ti ⁇ which is a constituent layer of a high dielectric constant thin film capacitor
  • the main component is titania represented by the composition formula Ti ⁇ (0 ⁇ 5 ⁇ 0.5).
  • the nano-ultra-thin film dielectric of the present invention is mainly composed of such a titanium oxide nanosheet alone or a laminate thereof.
  • the nanosheet alone preferably has a thickness of about lnm, length and width may have a particle size of 1 ⁇ m ⁇ lmm.
  • Such a nanosheet alone is obtained by peeling off from the layered titanium oxide.
  • the layered titanium oxide at this time may be various types, but for example, the following are preferable. Illustrated.
  • [ ⁇ is at least one selected from H, Li, Na, K, Rl>, Cs;
  • ntt (4—M average individual); 0 ⁇ 1]
  • the treatment for peeling can be called soft chemical treatment, and this soft chemical treatment is a treatment combining acid treatment and colloidalization treatment. That is, when the titanium oxide powder having a layered structure is brought into contact with an acid aqueous solution such as hydrochloric acid, and the product is filtered, washed, and dried, all alkali metal ions present between the layers before the treatment are all hydrogen ions. To obtain a hydrogen-type substance. Next, when the obtained hydrogen-type substance is placed in an aqueous solution such as amine and stirred, it is colloidalized. At this time, the layers constituting the layered structure are peeled up to one by one. The film thickness can be controlled in the sub-nm to nm range.
  • the separated titanium oxide nanosheet alone (tita nanosheet) has already been proposed by the present inventors, and is an alternating self-organized lamination technique (described above: JP 2001-270022 A, JP Based on 2004-255684), it can be a laminated form.
  • the single nanosheet is coated on the substrate surface without any gap, and the overlap between the single nanosheets is removed or A method of reducing is provided.
  • the means for coating the nanosheet alone on the substrate surface without gaps immerses the substrate in a cationic organic polymer solution to adsorb the organic polymer on the substrate surface, and then the nanosheet alone is A method for forming a single layer, characterized in that the nanosheet is self-organized on a substrate by electrostatic interaction by being immersed in a suspended colloidal solution, and the nanosheet
  • An example of the method for forming a single layer is characterized in that the processing means for removing and reducing the overlapping portion between the simple substances is by ultrasonic treatment in an alkaline aqueous solution.
  • a nano-thin film dielectric layer forming method is also provided, characterized in that the above-described method is repeated to form a single nanosheet layer.
  • a method for forming a single layer or a stacked layer of nano-ultra thin film dielectric is made possible by removing the organic polymer by ultraviolet irradiation.
  • lithium potassium titanate K Ti Li x 2-x / 3 x
  • a cationic polymer is deposited on an atomically flattened epitaxial SrRuO substrate.
  • a multilayer film is produced by an alternating self-organized lamination technique through one.
  • TBAOH tetraptylammonium hydroxide
  • a white sol solution was prepared.
  • the sol was diluted 50 times and a titania zonore solution adjusted to pH 9 was prepared.
  • 2 wt% polydiallyldimethylammonium chloride solution (hereinafter referred to as PDDA dissolution night) 100 cm 3 was added with an amount of NaCl corresponding to 0.5 moldm — 3 to adjust to pH 9.
  • the ultra-thin titania nanosheet thus obtained was irradiated with UV light using a xenon light source (4 mW / cm 2 , 48 hours), and the ultra-thin titania nanosheet from which the organic polymer was removed using the photocatalytic reaction of titania nanosheets.
  • FIG. 3 A clear laminated structure was also confirmed in a cross-sectional TEM image (Fig. 3) of a multi-layered titania nanosheet ultrathin film of 5 layers produced by the same method. It should be further noted in Fig. 3 that in this stacked-type titania nanosheet ultra-thin film, the heat in the manufacturing process, which is a problem in the conventional high dielectric constant oxide material, is present between the lower electrode and the titania nanosheet. This is because the interface of the low dielectric constant layer is not formed due to deterioration of the substrate interface due to annealing and compositional deviation. This is an epoch-making effect due to the fact that the manufacturing process of the laminated titania nanosheet ultra-thin film according to the present invention uses a solution process at room temperature without being affected by substrate interface deterioration and compositional deviation. .
  • FIG. 4 and Table 1 show the leakage current characteristics of a thin film element in which a gold electrode is formed as an upper electrode for a multi-layered titania nanosheet ultrathin film having five, ten, and fifteen layers. .
  • Film thickness 5 ⁇ Despite being as thin as 15 nm, all laminated type titanium nanosheet ultra-thin films showed good insulation properties of 10_7AZ cm 2 or less.
  • the leakage current when compared with the existing material with a film thickness of 10 nm is that of the existing high dielectric constant oxide material (Ba, Sr) TiO, rutile.
  • Fig. 5 and Table 1 show the results of measuring the capacitance and calculating the relative dielectric constant of the ultra-thin laminated titania nanosheet with 5 layers, 10 layers, and 15 layers.
  • the dielectric constant of the stacked titania nanosheet ultrathin film showed a high relative dielectric constant of 125 regardless of the number of stacked layers.
  • the relative dielectric constant of normal rutile TiO is 20-60,
  • the relative permittivity is about double.
  • the dielectric properties of the laminated titania nanosheet ultra-thin film show a substantially flat frequency dependence in the 1 kHz to 10 MHz frequency band, and have a favorable characteristic of dielectric loss of 2 to 3% or less.
  • the multilayer ultrathin film composed of titania nanothin film is applied to the gas-liquid interface using the sol-gel method and combined with the Langmuir-Blodett method, an organic ultrathin film fabrication technique. Moriguchi, Y. Maeda, S. Teraoka, S. Kagawa, J. Am. Chem. So 117 (1995) 1 139.), and metal ano-recoxide with a solid surface hydroxyl group (by this hydrolysis reaction) Force that can be produced by the layer-by-layer and the surface sol-gel method (Japanese Patent Laid-Open No. 2004-299003). These methods require heat treatment, and the structure of the resulting titania nanofilm
  • the layer is anatase type or rutile type TiO having a low relative dielectric constant, whereas the present invention is a component layer.
  • ultrathin titania nanosheets with a high dielectric constant is of great significance, and the excellent dielectric properties of the laminated titania nanosheet ultrathin films of the present invention are obtained by using a solution process at room temperature. It is possible to fabricate laminated elements while keeping the thin film stable. This is an epoch-making effect.
  • Fig. 6 is a diagram comparing the film thickness dependence of the relative dielectric constant of the laminated titania nanosheet ultrathin film of the present invention and the existing high dielectric constant oxide material.
  • the existing high dielectric constant oxide materials (Ba, Sr) TiO and rutile TiO have nano-levels aiming at higher capacity.
  • the dielectric constant of the multilayered titania nanosheet ultra-thin film of the present invention is not significant when the film is reduced to about 5 to 15 nm. Showed the rate. It should be noted that the multilayered titania nanosheet ultrathin film of the present invention has an excellent relative dielectric constant in the ultrathin film region of the 10 nm level that far surpasses the existing high dielectric constant oxide materials. is there. Therefore, the present invention has an epoch-making effect that it is possible to obtain a size-free high dielectric constant characteristic that simultaneously realizes a high dielectric constant and good insulating properties even in the nano region.
  • the atomic flatness is stacked on the SrRuO substrate.
  • the present invention has been described with reference to an example in which an ultrathin type titania nanosheet is formed and applied to a gate insulating film or the like, the thin film capacitor according to the present invention can be used alone as a thin film capacitor.
  • FIG. 7 shows an evaluation of a shape image and a charged state image simultaneously with an atomic force microscope in a titania nanosheet monolayer film produced on a Si substrate.
  • the charged state image of the titania nanosheet portion was uniformly gray and was charged 20 mV to the substrate. This indicates that the titania nanosheet alone functions as a thin film capacitor. It can also be used for thin film devices such as other thin film sensors and multilayer capacitors, and has the same effect.
  • titania nanosheet that is a two-dimensional nanostructure, it is also high in the nanoregion.
  • a dielectric constant and good insulation characteristics can be realized at the same time. Since titania nanosheets can be fabricated by using soft chemical reactions such as self-organization at room temperature, problems such as substrate interface degradation and compositional deviation due to thermal annealing in conventional semiconductor manufacturing processes. Can be avoided, and fusion with various materials is possible.
  • the present invention is capable of realizing a low-cost, low environmental load process that does not require a large vacuum apparatus or an expensive film forming apparatus, which is the mainstream of conventional semiconductor processes and dielectric thin film processes. S can.
  • the high dielectric constant nanomaterial of the present invention is a key component of the high dielectric constant material, such as a gate insulator for a transistor, a semiconductor memory element (DRAM), a laminated capacitor for a mobile phone, a high frequency device, etc. It is concluded that it is extremely useful when used in technical fields such as electronic materials, IT technology, and nanoelectronics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　主として、層状チタン酸化物を剥離して得られたチタン酸化物のナノシート単体もしくはその積層をもって構成されているナノ超薄膜誘電体で、ナノ領域において高い誘電率と良好な絶縁特性を同時に実現し、かつ、基板界面劣化、組成ズレの影響の少ない低温での誘電体素子作成を可能とする。

Description

明 細 書
ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子
技術分野
[0001] 本発明は、トランジスター用ゲート絶縁体、半導体記憶素子（DRAM)、携帯電話 用積層コンデンサなど、電子材料の広い分野に応用して好適な、高い誘電率と良好 な絶縁特性を同時に実現することのできるナノ超薄膜誘電体と、その製造方法およ びナノ超薄膜誘電体素子に関するものである。
背景技術
[0002] 高誘電率材料は、コンピュータ、携帯電話などあらゆる電子機器に利用されており 、中でも半導体トランジスター用ゲート絶縁膜応用は現在最も注目されている技術分 野である。たとえば、現行のシリコンをベースとした半導体トランジスターのゲート絶縁 膜には、シリコンの熱酸化膜 SiOが利用されている。
2
[0003] し力 ながら、従来の SiO膜においては、その微細化と高性能化は限界を迎えよう
2
としてレ、る。最新の金属―酸化物―半導体型電界効果トランジスタ（MOSFET)で は、既にゲート酸化膜厚が 10nm以下まで薄膜化されており、漏れ電流（トンネル電 流）がチップの消費電力を増大させる、深刻な状況に陥っている。その一つの解決策 として、現在のゲート絶縁膜の Si〇を、高誘電率 (high_k)材料に代える研究開発
2
が世界中で精力的に行われている。これは、 high_k材料を用いれば、同じ膜厚に おいても、ゲート容量を増大させることができ、同時に漏れ電流を抑制できることが期 待されているためである。
[0004] このような、 high— k材料の候補となっているのは、（Ba, Sr) TiO 、 Hf〇、 Ta O
3 2 2 5 などの酸化物系の材料であるが、製造行程における熱ァニールによる基板界面の劣 化やそれに伴う組成ズレ、電気不整合性といった課題がある。また、これらの材料の 多くは、高容量化を目指してナノレベルまで薄膜化すると、比誘電率が低下し、漏れ 電流が増大する"サイズ効果"という本質的問題を抱えている。
発明の開示
発明が解決しょうとする課題 [0005] 本発明は、以上のとおりの背景から、従来の問題点を解消し、ナノ領域においても 高い誘電率と良好な絶縁特性を同時に実現し、かつ基板界面劣化、組成ズレの影 響のない低温での素子作製を可能とする新しい技術手段を提供することを課題とし ている。
課題を解決するための手段
[0006] 本発明者は上記課題を解決すべく鋭意研究を重ねた結果、ナノメートル (nm)サイ ズの厚みの酸化チタンナノシート単体（チタユアナノシート）はナノの薄さでも機能す る高誘電体ナノ材料となること、さらにこのナノ材料を基幹ブロックにして室温での自 己組織化反応により素子を作製すれば、従来の半導体製造行程における熱ァニー ルに付随する問題を解決できることを見いだし、これらの知見に基づいて本発明を完 成した。
[0007] そして、本発明が基礎としている上記のナノシート単体、チタユアナノシートについ ては、本発明者らが開発し、提案している物質とその製造方法 (特開 2001— 27002
2号公報；特開 2004— 255684号公報）に係わるものである。
[0008] 本発明者は、この新たに開発したチタニアナノシートについて詳細な検討を進め、 従来の技術常識からは全く予期することのできなレ、、ナノサイズ領域での誘電物性を 見出し、本発明を導いている。
[0009] すなわち、本発明は以下のことを特徴としている。
[0010] 発明 1のナノ超薄膜誘電体は、数原子の厚さを有するチタン酸化物のナノシート単 体もしくはその積層体よりなることを特徴とする。
[0011] 発明 2は、発明 1のナノ超薄膜誘電体において、前記ナノシート単体の長さと幅が 1 μ m〜 lmmであることを特徴とするナノ超薄膜誘電体。
[0012] 発明 3は、発明 1または 2のナノ超薄膜誘電体において、前記ナノシート単体は、層 状チタン酸化物を剥離して得られたものであり、その層状チタン酸化物が、次式 (1)か ら（6)で表わされるいずれかのもの、もしくはその水和物であることを特徴とする。
[0013] [化 1] C s s T ί 04 { 0≤ x≤ 1 ) (13 N a » T i , O , (2)
Figure imgf000005_0001
[Alt. H L i N a Κ· R b , C sから選ばれる少なく■とも 1.穩； :Mは、
L i M.g F e, N i Z n Co, C r , M n , C «■ A 1より '遷ばれる
少なくとも 1種； IIは （4—Mの 均価 ft) ； 0≤ X≤ 1 ]
[0014] 発明 4は、発明 1から 3のいずれかのナノ超薄膜誘電体において、そのナノシート単 体のチタン酸化物は、次式 (7)又は（8)で表わされるチタニアであることを特徴とする
[0015] [化 2コ
1 ™™™™™~一™™.™™ "°™ ·™™™ ·™~ =™™™™™ "™*™· "™° i 7 )
T i , ·、 ··θ ', —一一一————一一———一——
CMは、 L i Mg e N i Z.n C o, C r Mn: GB A 1よ'り
選ばれる少なく ίも 1種； nほ ( '·- Mの 均価数） ； 0≤ X≤ 1 ]：
[0016] 発明 5は、発明 1からの 4のいずれかのナノ超薄膜誘電体の製造方法であって、ナ ノシート単体を基板表面上に隙間なく被覆することを特徴とする。
[0017] 発明 6は、発明 5のナノ超薄膜誘電体の製造方法において、カチオン性有機ポリマ 溶液中に基板を浸漬して基板表面に有機ポリマーを吸着させた後、前記ナノシー ト単体を懸濁したコロイド溶液中に浸漬して、前記ナノシート単体の静電相互的作用 によって基板上に自己組織的に吸着させてなることを特徴とする。
[0018] 発明 7は、発明 6のナノ超薄膜誘電体の製造方法において、基板をコロイド溶液中 に浸漬しているときに、超音波処理することによることを特徴とする。
[0019] 発明 8は、ナノ超薄膜誘電体の製造方法であって、発明 5から 7のいずれかの方法 を繰り返してナノシート単体の積層体を形成することを特徴とする。
[0020] 発明 9は、発明 5から 8のいずれかのナノ超薄膜誘電体の製造方法において、ナノ シート単体の積層後に紫外線照射して、前記
有機ポリマーを除去することを特徴とする。
[0021] 発明 10のナノ超薄膜誘電体素子は、発明 1から 5のいずれかのナノ超薄膜誘電体 の上下の電極を配設してなることを特徴とする。
図面の簡単な説明
[0022] [図 1]図 1は、積層型チタニアナノシート超薄膜により構成される薄膜素子の構造模 式図である。
[図 2]図 2は、単層ならびに積層数 10層のチタニアナノシート超薄膜における原子間 力顕微鏡表面観察像である。
[図 3]図 3は、積層数 5層の積層型チタニアナノシート超薄膜の断面 TEM像である。
[図 4]図 4は、積層数が 5層、 10層、 15層の積層型チタニアナノシート超薄膜により構 成される薄膜素子の漏れ電流特性を例示した図である。
[図 5]図 5は、積層数が 5層、 10層、 15層の積層型チタニアナノシート超薄膜により構 成される薄膜素子において周波数 10kHzで測定した比誘電率特性を例示した図で ある。
[図 6]図 6は、本発明の積層型チタニァナノシート超薄膜ならびに典型的な高誘電率 酸化物材料における、比誘電率の膜厚依存性を比較した図であり、上図は膜厚 0〜 lOOnmの領域での比較、下図は膜厚 0〜25nmの領域での比較である。
[図 7]Si基板上に作製したチタニアナノシート単層膜において原子間力顕微鏡により 形状像と帯電状態像を同時に評価したものである。
符号の説明
[0023] 1 SrRuO等の下部電極基板
3
2 薄片粒子としてのチタニアナノシート
3 金等の上部電極
発明を実施するための最良の形態
[0024] 本発明は上記のとおりの特徴をもつものである力 以下にその実施の形態につい て説明する。
[0025] 図 1は、本発明の一実施の形態に係わる積層型チタニアナノシート超薄膜からなる 薄膜素子の断面構造を概略的に例示した図である。この図 1において、符号 1は、た とえば原子平坦性ェピタキシャル SrRuO力 なる下部電極基板（以下、単に「基板」
3
とレ、うことがある）を示し、 2は該基板上に形成されたナノシート単体としてのチタニア ナノシート、 3は、たとえば金からなる上部電極を示している。
[0026] そしてこの図 1の実施形態では、上記のチタニアナノシート 2が積層された状態であ ることを列示してレ、る。
[0027] なお、本発明においては、下部電極基板 1としての、たとえば原子平坦性ェピタキ シャル基板に限定されることはなぐ金、白金、銅、アルミ等の金属電極、 SrRuO、
3
Nbドープ SrTiO等の伝導性ぺロブスカイト基板、 IT〇、 Gaドープ Zn〇、 Nbドープ Τ
3
ΪΟ等の透明酸化物電極、 Si、ガラス、プラスチックなど他の種類の基板上に、同様
2
にぺロブスカイトナノシート薄膜が配設されていてもよい。上部電極 3についても同様 に各種であってよい。
[0028] 本発明におけるチタン酸化物のナノシート単体は、層状チタン酸化物を剥離して得 られる。このものは、たとえば、高誘電率薄膜コンデンサの構成層となるチタニアナノ シート（たとえば Ti 〇 )は、層状チタン化合物をソフトィ匕学的な処理により結晶構
0. 87 2
造の基本最小単位である層 1枚にまで剥離することにより得られる、 2次元異方性を 有するナノ物質である。組成式 Ti 〇 (0< 5 < 0. 5)で表されるチタニアを主成分
1 - δ 2
とする数原子相当の厚さを有するナノシートとして例示される。数原子相当の厚さとは
、 0. 3nm〜2. Onmの範囲の厚さをいう。
[0029] 本発明のナノ超薄膜誘電体は、主としてこのようなチタン酸化物のナノシート単体も しくはその積層をもって構成されるものであるが、ここで、たとえば好適にはナノシート 単体は、厚み約 lnm、長さと幅が 1 μ m〜 lmmの粒子サイズを有してよレ、。
[0030] このようなナノシート単体は、層状チタン酸化物より剥離されて得られるが、この際の 層状チタン酸化物としては各種のものであってよレ、が、たとえば好適には次のものが 例示される。
[0031] [化 3] S り一 一一 —一一一一一.一一一一™™. .
N a .,T i 30T (2；)
g i . ' ( リ
·、 . i：ヽ · -、 ( 、
A x T i 2 ノ s L i κ/304 -' (5)
〔Αは、 H、 L i , N a, K、 R l>、 C sから選ばれる少なくとも 1種；
0≤χ≤ 1]
AX./2T i t-x, 2nMx iB.02 (8)
[Ait, H、 L i、 N a , K、 R 'b、 C sから選ばれる少なくとも' I種； M!ま、
■L i■、 M g、 F β、 Ν i , Ζ η■、 C o, C r、 Mi C u、 A 1より遷ばれ
少なぐとも 1種； ntt (4— Mの平均個鎮） ； 0≤χ≤ 1 ]
[0032] 剥離のための処理は、ソフト化学処理と呼ぶことができるものであって、このソフトィ匕 学処理とは、酸処理とコロイド化処理を組み合わせた処理である。すなわち、層状構 造を有するチタン酸化物粉末に塩酸などの酸水溶液を接触させ、生成物をろ過、洗 浄後、乾燥させると、処理前に層間に存在していたアルカリ金属イオンがすべて水素 イオンに置き換わり、水素型物質が得られる。次に、得られた水素型物質をァミンな どの水溶液中に入れ撹拌すると、コロイド化する。このとき、層状構造を構成していた 層が 1枚 1枚にまで剥離する。膜厚はサブ nm〜nmの範囲で制御可能である。
[0033] そして剥離したチタン酸化物のナノシート単体 (チタユアナノシート）は、本発明者ら がすでに提案してレ、る交互自己組織化積層技術 (前記の：特開 2001 _ 270022号 、特開 2004— 255684)を踏まえて積層した形態のものとすることができる。
[0034] すなわち、まず、本発明においては、誘電体または誘電体素子におけるナノシート 単体の単層を形成する方法として、ナノシート単体を基板表面上に隙間なく被覆し、 ナノシート単体相互の重複を除去もしくは低減する方法が提供される。
[0035] この方法では、前記基板表上にナノシート単体を隙間なく被覆する手段が、カチォ ン性有機ポリマー溶液中に基板を浸漬して基板表面に有機ポリマーを吸着させた後 、該ナノシート単体が懸濁したコロイド溶液中に浸漬することにより、ナノシート単体を 静電的相互作用によって基板上に自己組織的に吸着させるプロセスによるものであ ることを特徴とする単層の形成方法や、前記ナノシート単体同士の重複部分を除去、 低減する処理手段が、アルカリ水溶液中で超音波処理することによること特徴とする 単層の形成方法が例示される。 [0036] そして、上記の方法を繰り返してナノシート単体の積層形成することを特徴とするナ ノ超薄膜誘電体の積層形成方法も提供される。
[0037] さらには、以上の方法において、紫外線照射により有機ポリマーを除去することによ りナノ超薄膜誘電体の単層もしくは積層の形成方法が可能とされる。
[0038] 本発明では、上記の方法を工程の少くとも一部として含むことを特徴とするナノ超薄 膜誘電体またはその素子の製造方法が実現されることになる。
[0039] たとえば以下の実施例に示した形態では、チタン酸リチウムカリウム（K Ti Li x 2-x/3 x
〇、 χ〜0· 8)単結晶（層状化合物）を出発原料に、チタニアナノシートを作製し、
/3 4
図 1に示したように、原子平坦性ェピタキシャル SrRuO基板上にカチオン性ポリマ
3
一を介して交互自己組織化積層技術により多層膜を作製している。
[0040] なお、本発明は以下の実施例によって限定されるものでないことは言うまでもない。
実施例
[0041] < 1 >炭酸カリウム、炭酸リチウム、酸化チタンおよび三酸化モリブデンをモル比で 1. 67 : 0. 13 : 1. 73 : 1. 27の割合に混合し、 1200。Cで 10時間焼成した後、 950°C まで毎時 4°Cの速度で徐冷し、純水中にてフラックス成分であるモリブデン酸カリウム を除去し、風乾してチタン酸リチウムカリウム単結晶を得た。得られたものである。この 単結晶 30gを室温にて 0. 5規定の塩酸溶液 2dm3中で酸処理を行なレ、、 ΙΟΟ μ π！〜 lmmの大きさの層状チタン酸結晶（H Ti O · 1. OH〇）を得、次いで、この層
1. 07 1. 73 4 2
状チタン酸結晶 0. 4gにテトラプチルアンモニゥム水酸化物（以下、 TBAOHと記載 する）水溶液 100cm3をカ卩えて室温にて 2週間静置状態にて反応させて、組成式 Ti
0
Oで表される、長さ約 70 /i m、幅約 20 /i mの長方形状のナノシートが分散した乳
. 87 2
白色状のゾル溶液を作製した。そのゾルを 50倍に希釈して pH9に調整したチタニア ゾノレ溶液を作製した。また、 2wt%のポリジァリルジメチルアンモニゥムクロライド； pol ydiallyldimethylammonium chloride溶液 (以下 PDDA溶夜とレ、う) 100cm3に 0 . 5moldm_3に相当する量の NaClを加え、 pH9に調整した。
[0042] < 2 >原子平坦性ェピタキシャル SrRuOからなる下部電極となる伝導性基板を塩
3
酸:メタノール = 1： 1の溶液に 20分間浸漬した後、濃硫酸中に 20分間浸漬すること により親水化処理を行った。この基板を、（1)上記 PDDA溶液に 20分間浸漬、（2) Milli_Q純水で充分に洗浄、（3)撹拌した上記チタニアゾル溶液中に浸漬、（4) 20 分経過後に Milli_Q純水で充分に洗浄、（5)得られた超薄膜を pHl lの TBAOH 水溶液中に浸漬しながら、超音波洗浄槽 (ブランソン製、 42kHz, 90W)にて 20分 間の超音波処理する、という一連の操作を 1サイクルとしてこれを必要回数分反復す ることで、所望の膜厚のチタニアナノシート超薄膜を作製した。こうして得られたチタ ユアナノシート超薄膜に対し、キセノン光源を用いて紫外線照射 (4mW/cm2、 48 時間）し、チタニアナノシートの光触媒反応を利用して有機ポリマーが除去されたチタ ユアナノシート超薄膜を得た。
[0043] < 3 >こうして得られた単層ならびに積層数 10層のチタニアナノシート超薄膜にお ける原子間力顕微鏡 (AFM)表面観察像を図 2に示す。図 2左より、単層のチタニア 超薄膜では、ナノシートが基板表面に隙間なく被覆された緻密で、かつ原子レベル の平滑性を有するチタニアナノシート超薄膜が得られることが確認された。 AFM観 察像から得られるこのチタニアナノシート超薄膜の厚みは約 lnmであり、これは単層 のナノシート一枚の厚みにほぼ一致する。また、図 2右より、積層数 10層のチタニア 超薄膜においても、単層と同様、ナノシートが基板表面に隙間なく被覆され、かつ原 子レベルの平滑性を有することを確認した。これより、積層膜においても、単層ナノシ ートの緻密性、平坦性を維持して、単層ナノシートがレイヤーバイレイヤーで積層した 超薄膜が形成しているものと言える。
[0044] 明瞭な積層構造は、同様の手法により作製した、積層数 5層の積層型チタニアナノ シート超薄膜の断面 TEM像（図 3)においても確認された。図 3においてさらに注目 すべきが、この積層型チタユアナノシート超薄膜においては、下部電極とチタ二アナ ノシートの間に、既往の高誘電率酸化物材料において問題となっている、製造行程 における熱ァニールによる基板界面の劣化、組成ズレに付随する低誘電率層ゃ界 面層が形成していない点である。これは、本発明の積層型チタニアナノシート超薄膜 の製造工程が、基板界面劣化、組成ズレの影響のなレ、、室温での溶液プロセスを利 用していることによる画期的な効果と言える。
[0045] <4 >図 4、表 1は、積層数が 5層、 10層、 15層の積層型チタニアナノシート超薄膜 に対し、上部電極として金電極を形成した薄膜素子の漏れ電流特性である。膜厚が 5〜： 15nmと極薄にもかかわらず、何れの積層型チタユアナノシート超薄膜とも、 10_ 7AZ cm2以下という良好な絶縁特性を示した。なお、 10nmの膜厚で既往の材料と 比較した場合の漏れ電流は、既往の高誘電率酸化物材料（Ba， Sr) TiO、ルチル
3 型 TiOに対し約 3桁漏れ電流が抑制された、極めて優れた絶縁特性を示す。
2
[0046] 図 5、表 1は、積層数が 5層、 10層、 15層の積層型チタニアナノシート超薄膜に対 し、静電容量を計測し、その比誘電率を算定した結果である。図 5に示すように、積 層型チタニアナノシート超薄膜の比誘電率は、積層数によらず 125という高い比誘電 率を示した。ここで、通常のルチル型 TiOの比誘電率は 20〜60であるから、少なく
2
とも約 2倍の比誘電率が得られたことがわかる。また、積層型チタニアナノシート超薄 膜の誘電特性は、 1kHz〜： 10MHz周波数帯ではほぼフラットな周波数依存性を示し 、誘電損失 2〜3%以下という良好な特性を有する。
[0047] 表 1
Figure imgf000011_0001
なお、チタニアナノ薄膜を構成層とする積層型超薄膜は、ゾルーゲル法を気液界 面に適用し、有機超薄膜の作製技術である Langmuir—Blodett法と組み合わせた 2次元ヽノ、ノレーゲノレ法（K. Moriguchi, Y. Maeda, S. Teraoka, S. Kagawa, J. A m. Chem. So 117 (1995) 1 139. )，金属ァノレコキシドを固体表面水酸基 (こよる 加水分解反応により、酸化物ゲル膜を layer -by- lay erで形成してレ、く表面ゾルー ゲル法（特開 2004— 299003)などによっても作製することができる力 これらの手法 は熱処理を必要としており、また得られるチタニアナノ薄膜の構成層は比誘電率の低 いアナターゼ型あるいはルチル型 Ti〇となる。それに対して、本発明は、構成層とし
2
て高い比誘電率を有するチタニアナノシート超薄膜を利用することに大きな意義があ り、本発明の積層型チタニアナノシート超薄膜の優れた誘電特性は、室温での溶液 プロセスを利用し、チタニアナノシート超薄膜を安定な状態のまま積層素子を作製で きたことによる画期的な効果と言える。
[0048] 図 6は、本発明の積層型チタニアナノシート超薄膜ならびに既往の高誘電率酸化 物材料において、比誘電率の膜厚依存性を比較した図である。既往の高誘電率酸 化物材料（Ba， Sr)Ti〇、ルチル型 TiOにおいては、高容量化を目指してナノレべ
3 2
ルまで薄膜ィ匕すると、比誘電率が低下するのに対し、本発明の積層型チタニアナノ シート超薄膜においては、顕著なサイズ効果はなぐ約 5〜： 15nmの超薄膜において も 125という高い比誘電率を示した。注目すべきは、本発明の積層型チタ二アナノシ ート超薄膜が、 10nmレベルの超薄膜領域において、既往の高誘電率酸化物材料 を大きく凌ぐ優れた比誘電率を有している点である。従って、本発明により、ナノ領域 においても高い誘電率と良好な絶縁特性を同時に実現するサイズフリー高誘電率特 性を得ることができるという画期的な効果を有する。
[0049] 以上のようにして得られた積層型チタニアナノシート超薄膜をトランジスター用ゲー ト絶縁膜、半導体記憶素子 (DRAM)等に適用することにより、既往の高誘電率酸化 物材料に対し、同じ膜厚でも数倍以上高容量のコンデンサを得ることができる（10η mの膜厚ではルチル型 Ti〇に対し約 2倍、 HfOに対し約 6倍の高容量が期待でき
2 2
る）。さらに、漏れ電流の抑制と消費電流の低減や、トランジスター、半導体記憶素子 (DRAM)、の高集積化において、種々の形態（トレンチ型やスタック型のような）で任 意に設計できるという優れた効果を奏する。
[0050] 以上の実施の形態においては、原子平坦性ェピタキシャル SrRu〇基板上に積層
3
型チタニァナノシート超薄膜を形成してゲート絶縁膜等に適用する例によって本発 明を説明したが、本発明に係わる薄膜コンデンサは、単独で薄膜コンデンサとしても 利用できる。
[0051] 例えば、図 7は、 Si基板上に作製したチタニアナノシート単層膜において原子間力 顕微鏡により形状像と帯電状態像を同時に評価したものである。形状像と帯電状態 像との比較から明らかなように、チタニアナノシートの部分の帯電状態像は一様に灰 色を示し、基板に対して 20mV帯電していた。これはチタニアナノシートが単独で薄 膜コンデンサとして機能していることを示すものである。また、他の薄膜センサ等の薄 膜デバイスや積層コンデンサにも利用でき、同様の効果を奏する。 産業上の利用可能性
[0052] 上記のとおりの本発明によれば、 2次元ナノ構造体であるチタニアナノシートの有す る、独自のナノ物性および高い組織、構造制御性を活用することで、ナノ領域におい ても高い誘電率と良好な絶縁特性を同時に実現することができる。チタニアナノシー トは、室温での自己組織化などのソフトィ匕学反応を利用することにより素子の作製が 可能であるため、従来の半導体製造行程における熱ァニールによる基板界面劣化、 組成ズレなどの問題を回避可能で、かつ様々な材料との融合が可能である。
[0053] さらに、本発明では、従来の半導体プロセスや誘電体薄膜プロセスの主流である、 大型の真空装置や高価な成膜装置を必要としない、低コスト、低環境負荷プロセスを 実現すること力 Sできる。
[0054] 従って、本発明の高誘電率ナノ材料を高誘電率材料が基幹部品となっている、トラ ンジスター用ゲート絶縁体、半導体記憶素子 (DRAM)、携帯電話用積層コンデン サ、高周波デバイスなどの電子材料、 IT技術分野、ナノエレクトロニクスなどの技術 分野に使用すれば極めて有用であると結論される。

Claims

請求の範囲
[1] 数原子相当の厚さを有する酸化チタンナノシート単体もしくはその積層体よりなるこ とを特徴とするナノ超薄膜誘電体。
[2] 請求項 1に記載のナノ超薄膜誘電体において、前記ナノシート単体の長さと幅が 1
μ m〜 lmmであることを特徴とするナノ超薄膜誘電体。
[3] 請求項 1または 2に記載のナノ超薄膜誘電体において、前記ナノシート単体は、層 状チタン酸化物を剥離して得られたものであり、その層状チタン酸化物が、次式（1) から（6)で表わされるいずれかのもの、もしくはその水和物であることを特徴とするナノ
[化 1]
^ . 0 (0≤: ― (1)
Na 2T i ;,07 ― (25
Figure imgf000014_0001
C s g T i sO s ― (4)
^ T I- — I-- -- ( 5)
[Aft, H：、 L I N; K、 R b、 C sから違ばれる少なくとも 1：
0≤ x≤ 1 j
A ノ、 X -s - ― (6)
LAI4. H、 L Na、 Κ、· R b, C sから選ばれる少なく.とも I Μは、
L i、 M.g、 F e, N i、 Z n、 Co, C r , M n , C «■、 A 1より '遷ばれる
少なくとも 1種； は （4—Mの 均価 ft) ； 0≤ 1 ]
[4] ナノシート単体のチタン酸化物は、次式（7)又は（8)で表わされる酸化チタンである ことを特徴とする請求項 1から 3のいずれかのナノ超薄膜誘電体。
[化 2]
T "― O 0«≤0, 5) · (7)
Ύ J ノ . ^" (^) , —一一一—————一———一——
[Mは、 L i、 Mg, F B , N I , Zx Co, C r、 Mn：、 Cu、 A 1より
遷ばれる少なくとも 1糧； nほ （4 'Mの平均価数） ； 0≤ X≤ 11
[5] 請求項 1からの 4のいずれかのナノ超薄膜誘電体の製造方法であって、ナノシート 単体を基板表面上に隙間なく吸着被覆することを特徴とするナノ超薄膜誘電体の製 造方法。
[6] 請求項 5に記載のナノ超薄膜誘電体の製造方法において、カチオン性有機ポリマ 一溶液中に基板を浸漬して基板表面に有機ポリマーを吸着させた後、前記ナノシー ト単体が懸濁したコロイド溶液中に浸漬して、前記ナノシート単体を静電相互的作用 によって基板上に自己組織的に吸着させてなることを特徴とするナノ超薄膜誘電体 の製造方法。
[7] 請求項 6に記載のナノ超薄膜誘電体の製造方法において、基板をコロイド溶液中 に浸漬しているときに、超音波処理することによることを特徴とするナノ超薄膜誘電体 の製造方法。
[8] ナノ超薄膜誘電体の製造方法であって、請求項 5から 7のいずれかの方法を繰り返 してナノシート単体の積層体を形成することを特徴とするナノ超薄膜誘電体の製造方 法。
[9] 請求項 5から 8のいずれかに記載のナノ超薄膜誘電体の製造方法において、ナノ シート単体の積層後に紫外線照射して、前記有機ポリマーを除去することを特徴とす るナノ超薄膜誘電体の製造方法。
[10] 請求項 1から 5のレ、ずれかのナノ超薄膜誘電体の上下の電極を配設してなることを 特徴とするナノ超薄膜誘電体素子。
PCT/JP2007/052287 2006-02-13 2007-02-08 ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子 WO2007094244A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/223,865 US20110000698A1 (en) 2006-02-13 2007-02-08 Nano-Sized Ultrathin-Film Dielectric, Process for Producing the Same and Nano-Sized Ultrathin Film Dielectric Device
JP2008500468A JP5099710B2 (ja) 2006-02-13 2007-02-08 コンデンサ及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-035583 2006-02-13
JP2006035583 2006-02-13

Publications (1)

Publication Number Publication Date
WO2007094244A1 true WO2007094244A1 (ja) 2007-08-23

Family

ID=38371431

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052287 WO2007094244A1 (ja) 2006-02-13 2007-02-08 ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子

Country Status (3)

Country Link
US (1) US20110000698A1 (ja)
JP (1) JP5099710B2 (ja)
WO (1) WO2007094244A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277724A (ja) * 2007-03-30 2008-11-13 Sanyo Electric Co Ltd コンデンサ及びその製造方法
WO2009142325A1 (ja) * 2008-05-23 2009-11-26 独立行政法人物質・材料研究機構 誘電体膜と誘電体素子及びその製造方法
JP2010215470A (ja) * 2009-03-18 2010-09-30 Murata Mfg Co Ltd ナノシート堆積膜の製造方法
WO2010143410A1 (ja) * 2009-06-11 2010-12-16 パナソニック株式会社 コンデンサおよびコンデンサの製造方法
JP5626649B2 (ja) * 2008-06-10 2014-11-19 独立行政法人物質・材料研究機構 電磁波吸収材料
US9324497B2 (en) 2011-07-05 2016-04-26 Murata Manufacturing Co., Ltd. Dielectric thin film, dielectric thin film element and thin film capacitor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115727A1 (en) * 2012-02-01 2013-08-08 Nanyang Technological University An anode material for ultraf ast-charging lithium ion batteries and a method of its synthesis
KR102469185B1 (ko) 2017-10-27 2022-11-18 삼성전자주식회사 세라믹 전자 부품 및 그 제조 방법과 전자장치
KR102469184B1 (ko) * 2017-10-27 2022-11-18 삼성전자주식회사 세라믹 전자 부품 및 그 제조 방법과 전자장치
US10886275B2 (en) * 2019-02-04 2021-01-05 International Business Machines Corporation Nanosheet one transistor dynamic random access device with silicon/silicon germanium channel and common gate structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002265223A (ja) * 2001-03-12 2002-09-18 National Institute For Materials Science チタニア超薄膜およびその製造方法
JP2004130429A (ja) * 2002-10-10 2004-04-30 National Institute For Materials Science コア・シェル構造体とこのコア・シェル構造体から誘導されてなる中空酸化物シェル構造体およびこれらの製造方法
JP2004238226A (ja) * 2003-02-04 2004-08-26 National Institute For Materials Science アナターゼナノ結晶とその薄膜、及びこれらの製造方法
JP2004255684A (ja) * 2003-02-26 2004-09-16 National Institute For Materials Science 高品位チタニアナノシート超薄膜とその製造方法
JP2005206426A (ja) * 2004-01-23 2005-08-04 National Institute Of Advanced Industrial & Technology 酸化チタンナノシート構造体及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3513589B2 (ja) * 2000-03-24 2004-03-31 独立行政法人物質・材料研究機構 チタニア超薄膜およびその製造方法
US6461931B1 (en) * 2000-08-29 2002-10-08 Micron Technology, Inc. Thin dielectric films for DRAM storage capacitors
US7068544B2 (en) * 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
JP4401300B2 (ja) * 2003-03-04 2010-01-20 富士通株式会社 （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
US7279777B2 (en) * 2003-05-08 2007-10-09 3M Innovative Properties Company Organic polymers, laminates, and capacitors
JP5208349B2 (ja) * 2004-09-03 2013-06-12 富士通株式会社 容量素子とその製造方法
US7365027B2 (en) * 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
TW200731589A (en) * 2006-02-06 2007-08-16 Yang Jae Woo Organic thin film transistor using ultra-thin metal oxide as gate dielectric and fabrication method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002265223A (ja) * 2001-03-12 2002-09-18 National Institute For Materials Science チタニア超薄膜およびその製造方法
JP2004130429A (ja) * 2002-10-10 2004-04-30 National Institute For Materials Science コア・シェル構造体とこのコア・シェル構造体から誘導されてなる中空酸化物シェル構造体およびこれらの製造方法
JP2004238226A (ja) * 2003-02-04 2004-08-26 National Institute For Materials Science アナターゼナノ結晶とその薄膜、及びこれらの製造方法
JP2004255684A (ja) * 2003-02-26 2004-09-16 National Institute For Materials Science 高品位チタニアナノシート超薄膜とその製造方法
JP2005206426A (ja) * 2004-01-23 2005-08-04 National Institute Of Advanced Industrial & Technology 酸化チタンナノシート構造体及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277724A (ja) * 2007-03-30 2008-11-13 Sanyo Electric Co Ltd コンデンサ及びその製造方法
WO2009142325A1 (ja) * 2008-05-23 2009-11-26 独立行政法人物質・材料研究機構 誘電体膜と誘電体素子及びその製造方法
CN102036918A (zh) * 2008-05-23 2011-04-27 独立行政法人物质·材料研究机构 电介体膜、电介体元件及其制造方法
JP5610348B2 (ja) * 2008-05-23 2014-10-22 独立行政法人物質・材料研究機構 誘電体膜と誘電体素子及びその製造方法
KR101575667B1 (ko) * 2008-05-23 2015-12-08 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 유전체 막과 유전체 소자 및 그 제조 방법
JP5626649B2 (ja) * 2008-06-10 2014-11-19 独立行政法人物質・材料研究機構 電磁波吸収材料
JP2010215470A (ja) * 2009-03-18 2010-09-30 Murata Mfg Co Ltd ナノシート堆積膜の製造方法
WO2010143410A1 (ja) * 2009-06-11 2010-12-16 パナソニック株式会社 コンデンサおよびコンデンサの製造方法
US9324497B2 (en) 2011-07-05 2016-04-26 Murata Manufacturing Co., Ltd. Dielectric thin film, dielectric thin film element and thin film capacitor

Also Published As

Publication number Publication date
US20110000698A1 (en) 2011-01-06
JPWO2007094244A1 (ja) 2009-07-02
JP5099710B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5099710B2 (ja) コンデンサ及びその製造方法
KR101405078B1 (ko) 유전체 소자와 그 제조 방법
KR101575667B1 (ko) 유전체 막과 유전체 소자 및 그 제조 방법
JP5885150B2 (ja) 高誘電性ナノシート積層体、高誘電性ナノシート積層体、高誘電体素子、および高誘電体薄膜素子の製造方法
KR101609596B1 (ko) 초격자 구조를 갖는 강유전체 박막과 그 제조방법, 및 강유전체 소자와 그 제조방법
Li et al. Engineered interfaces of artificial perovskite oxide superlattices via nanosheet deposition process
JP3513589B2 (ja) チタニア超薄膜およびその製造方法
Jin et al. An emerging family of piezocatalysts: 2D piezoelectric materials
TW200834821A (en) Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, and method of forming the capacitor
JPWO2004086486A1 (ja) 誘電体絶縁薄膜の製造方法及び誘電体絶縁材料
KR20170013869A (ko) 복합 나노재료 및 마이크로재료, 이의 막, 및 이의 제조방법 및 용도
JP2011181776A5 (ja)
TW201234499A (en) Field-effect transistor and method for manufacturing same
Conti et al. Memristive behaviour in poly-acrylic acid coated TiO2 nanotube arrays
JP2004255684A (ja) 高品位チタニアナノシート超薄膜とその製造方法
Cai et al. Low temperature processed SnO2 films using aqueous precursor solutions
Kim et al. Combination of ultraviolet exposure and thermal post-treatment to obtain high quality HfO2 thin films
JP7504445B2 (ja) ナノシート単層膜からなる薄膜を製造する方法
JP2003326637A (ja) マンガン酸ナノシート超薄膜およびその製造方法
JP4104899B2 (ja) 多孔質酸化チタン薄膜とその製造方法
Küçükcan et al. Langmuir-Blodgett deposition and physicochemical surface characterization of two-dimensional perovskite nanosheets on ITO-PET substrates
JP4958086B2 (ja) エピタキシャルナノＴｉＯ２粒子コーティング及びその作製方法
Meena et al. Facile synthetic route to implement a fully bendable organic metal–insulator–semiconductor device on polyimide sheet
JP2008137869A (ja) 表面微構造を制御した金属酸化物薄膜の製造方法及びその金属酸化物薄膜
Yim et al. Dielectric Properties of Ca 0.8 Sr 1.2 Nb 3 O 10 Nanosheet Thin Film Deposited by the Electrophoretic Deposition Method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2008500468

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07708271

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12223865

Country of ref document: US

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)