WO2010110244A1 - 三次元半導体集積回路 - Google Patents

三次元半導体集積回路 Download PDF

Info

Publication number
WO2010110244A1
WO2010110244A1 PCT/JP2010/054934 JP2010054934W WO2010110244A1 WO 2010110244 A1 WO2010110244 A1 WO 2010110244A1 JP 2010054934 W JP2010054934 W JP 2010054934W WO 2010110244 A1 WO2010110244 A1 WO 2010110244A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
chip
data
chips
common conductor
Prior art date
Application number
PCT/JP2010/054934
Other languages
English (en)
French (fr)
Inventor
安田　心一
恵子 安部
藤田　忍
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Publication of WO2010110244A1 publication Critical patent/WO2010110244A1/ja
Priority to US13/223,898 priority Critical patent/US8497732B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Definitions

  • the present invention relates to a three-dimensional semiconductor integrated circuit.
  • TSV Through Silicon Via
  • Through silicon vias are vias penetrating a plurality of stacked chips (semiconductor substrates), and are known as interface technologies for interconnecting semiconductor integrated circuits formed in a plurality of chips.
  • the chip to be provided with is not limited to silicon (Si).
  • Through-silicon vias can easily increase the number of chips that can be mounted in a single package compared to bonding wires, and the parasitic resistance and parasitic capacitance related to the interface can be kept low. is there.
  • the wiring width of the semiconductor integrated circuit is 1 micron or less due to the progress of miniaturization.
  • the through silicon via has a size in a range from several microns to several tens of microns in consideration of alignment accuracy between a plurality of chips.
  • a semiconductor integrated circuit cannot be formed in the area where the through silicon via is formed.
  • the technology that immediately comes up to solve this problem is the multi-value transmission technology.
  • the multiplex transmission technique is one of pulse amplitude modulations in which the amplitude of a digital signal is represented by a plurality of potential levels instead of binary values of “L (Low)” and “H (High)”.
  • 2-bit binary data can be represented as 1-bit data having four potential levels.
  • a separate through silicon via is required. That is, since a new through silicon via must be provided in order to create multi-value data, the effect of reducing the through silicon via by multi-value transmission is offset by this.
  • Non-Patent Document 1 a technique for performing multi-level transmission with a plurality of current levels is known (for example, see Non-Patent Document 1). However, in this case as well, there is no change in collecting all binary data to be multi-valued in one place, and the same problem occurs.
  • the present invention proposes a technique for converting a plurality of binary data from semiconductor integrated circuits in a plurality of chips into multi-value data without collecting them in one place.
  • a three-dimensional semiconductor integrated circuit includes first, second, and third chips that are stacked, and a common conductor that interconnects the first, second, and third chips.
  • Two of the first, second and third chips are a first transmitter chip having a first multilevel circuit and a second transmitter chip having a second multilevel circuit, the first chip The remaining one except for the second transmitter chip is a receiver chip having a decoding circuit.
  • the first multi-valued circuit includes a first inverter that receives binary first data and outputs one of first and second potentials, an output terminal of the first inverter, and the common conductor. And a first capacitor connected between the first capacitor and the second capacitor.
  • the second multi-level circuit includes a second inverter that receives binary second data and outputs one of third and fourth potentials, an output terminal of the second inverter, and the common conductor. And a second capacitor connected between the first and second capacitors.
  • the product of the first potential and the capacitance of the first capacitor and the product of the second potential and the capacitance of the first capacitor are different from each other, and the product of the third potential and the capacitance of the second capacitor
  • the products of the fourth potential and the capacitance of the second capacitor are different from each other.
  • the first and second multi-value circuits generate multi-value third data consisting of four or more potential levels in the common conductor, and perform the decoding. The circuit returns the third data to the binary first and second data.
  • a three-dimensional semiconductor integrated circuit includes first, second, and third chips that are stacked, and a common conductor that interconnects the first, second, and third chips.
  • Two of the first, second and third chips are a first transmitter chip having a first multilevel circuit and a second transmitter chip having a second multilevel circuit, the first chip The remaining one except for the second transmitter chip is a receiver chip having a decoding circuit.
  • the first multi-valued circuit includes a first inverter that receives binary first data and flows one of a first current and a second current, and the second multi-valued circuit has a binary value Second data is input, and a second inverter is provided for passing one of the third and fourth currents.
  • the magnitude of the first current and the magnitude of the fourth current are different from each other, and the magnitude of the second current and the magnitude of the third current are different from each other.
  • the magnitude of the fourth current with respect to the magnitude of the first current The magnitude of the third current with respect to the magnitude of the second current. Then, multi-valued third data consisting of four or more potential levels is generated, and the decoding circuit returns the third data to the binary first and second data.
  • a three-dimensional semiconductor integrated circuit includes first, second, and third chips that are stacked, and a common conductor that interconnects the first, second, and third chips.
  • Two of the first, second and third chips are a first transmitter chip having a first multilevel circuit and a second transmitter chip having a second multilevel circuit, the first chip The remaining one except for the second transmitter chip is a receiver chip having a decoding circuit.
  • the first multilevel circuit includes a first transistor that receives binary first data and supplies a first current to the common conductor based on the value of the first data.
  • the second multilevel circuit includes a second transistor that receives binary second data and supplies a second current to the common conductor based on the value of the second data.
  • the first current value and the second current value are different from each other.
  • the first and second multi-valued circuits generate multi-valued third data consisting of four or more current levels in the common conductor, and the decoding circuit corresponds to the four or more current levels. Return four or more potential levels to the binary first and second data.
  • a three-dimensional semiconductor integrated circuit includes a first semiconductor substrate, first and second transmission circuits formed in the first semiconductor substrate, and a first formed on the first semiconductor substrate.
  • a first chip comprising: a second semiconductor substrate; a receiving circuit formed in the second semiconductor substrate; a second insulating layer formed on the second semiconductor substrate; and the second semiconductor substrate.
  • a second chip including a via that is penetrated and connected to the receiving circuit.
  • the first and second chips are stacked in the same direction, the first and second electrodes are disposed immediately below the via, and a first capacitance is formed between the via and the first electrode.
  • a second capacitance is formed between the via and the second electrode, and the first and second capacitance values are different from each other.
  • a three-dimensional semiconductor integrated circuit includes a first semiconductor substrate, a receiving circuit formed in the first semiconductor substrate, a first insulating layer formed on the first semiconductor substrate, A first chip including a terminal formed on the first insulating layer and connected to the receiving circuit; a second semiconductor substrate; and first and second transmission circuits formed in the second semiconductor substrate; A second insulating layer formed on the second semiconductor substrate; a via penetrating the second semiconductor substrate; a first electrode disposed immediately above the via and connected to the first transmission circuit; And a second chip that is disposed immediately above the via and includes a second electrode connected to the second transmission circuit.
  • the first and second chips are stacked in the same direction, the terminal and the via are connected to each other, a first capacitance is formed between the via and the first electrode, and the via and the A second capacitance is formed between the second electrode and the first and second capacitance values are different from each other.
  • a plurality of binary data from semiconductor integrated circuits in a plurality of chips can be converted into multi-value data without being collected in one place.
  • FIG. 17 is a diagram showing the relationship between the potential level of the input signal X in FIG. It is a figure which shows the transmission circuit when multi-value-izing at a current level. It is a figure which shows the transmission circuit when multi-value-izing at a current level. It is a figure which shows the 1st structure for bidirectional
  • the present invention is directed to a three-dimensional semiconductor integrated circuit composed of a plurality of stacked chips. This is because such a three-dimensional semiconductor integrated circuit is required to reduce the number of common conductors (through silicon vias, bonding wires, etc.) connecting a plurality of chips due to layout restrictions.
  • a chip includes a chip area in a wafer in addition to a single chip.
  • the plurality of stacked chips includes a case where a plurality of chips are stacked on one chip.
  • a technique is proposed in which a plurality of binary data from semiconductor integrated circuits in a plurality of chips are converted into multi-value data without being collected in one place, and this is sent to another chip by a common conductor.
  • the binary data from each chip appears on the common conductor as multi-value data consisting of four or more potential levels through this transmission circuit.
  • multi-value data appearing as four or more potential levels on the common conductor is returned to binary data by the receiving circuit in the chip on the receiving side.
  • a transmission circuit composed of an inverter to which binary data is input is added to a plurality of chips on the transmission side. Further, the current for charging / discharging the common conductor by the inverter is set to be different for each chip.
  • the binary data from each chip appears on the common conductor as multi-value data consisting of four or more current levels through this transmission circuit.
  • multi-value data appearing as four or more current levels in the common conductor is converted into four or more potential levels and returned to binary data, for example, by a receiving circuit in the chip on the receiving side.
  • NDR negative differential resistance
  • FIG. 1 shows a three-dimensional semiconductor integrated circuit according to the first configuration.
  • the three chips (semiconductor substrates) 11, 12, and 13 are stacked in a direction perpendicular to the chip surface.
  • the lowermost chip 11 is the receiving side and the remaining two chips 12 and 13 are the transmitting side.
  • the positional relationship between the chip on the receiving side and the transmitting side is not limited to this, and the same technique can be used to place the chip on the receiving side at the top or to be sandwiched between the chips on the transmitting side. It can be easily configured.
  • the chip 12 has a transmission circuit 15.
  • the transmission circuit 15 receives the binary data A transferred from the chip 12 to the chip 11, processes it, and outputs it to the through silicon via 14 as a common conductor.
  • the chip 13 has a transmission circuit 16.
  • the transmission circuit 16 receives the binary data B transferred from the chip 13 to the chip 11, processes it, and outputs it to the through silicon via 14 as a common conductor.
  • the chip 11 has a receiving circuit 17.
  • the receiving circuit 17 has a function of receiving the multi-value data X appearing in the through silicon via 14 and returning it to the binary data A and B.
  • the sizes of the chips 11, 12, and 13 are not particularly limited.
  • the chips 12 and 13 may be the same size, and the size of the chip 11 may be larger than the size of the chips 12 and 13.
  • the types (functions) of the chips 11, 12, and 13 are not particularly limited.
  • the chip 11 is a logic chip (for example, CPU) having a control circuit
  • the chips 12 and 13 are memory chips (for example, flash memory chips) controlled by the control circuit in the chip 11, a large memory is obtained.
  • a capacity three-dimensional memory system can be constructed.
  • FIG. 2 shows a three-dimensional semiconductor integrated circuit according to the second configuration.
  • the three chips (semiconductor substrates) 11, 12, and 13 are stacked in a direction perpendicular to the chip surface.
  • the lowermost chip 11 is the receiving side and the remaining two chips 12 and 13 are the transmitting side.
  • the positional relationship between the chip on the receiving side and the transmitting side is not limited to this, and the same technique can be used to place the chip on the receiving side at the top or to be sandwiched between the chips on the transmitting side. It can be easily configured.
  • the chip 12 has a transmission circuit 15.
  • the transmission circuit 15 receives the binary data A transferred from the chip 12 to the chip 11, processes it, and outputs it to the bonding wire 18 and the pad 21 as a common conductor.
  • the chip 13 has a transmission circuit 16.
  • the transmission circuit 16 receives the binary data B transferred from the chip 13 to the chip 11, processes it, and outputs it to the bonding wire 19 and the pad 21 as a common conductor.
  • the chip 11 has a receiving circuit 17.
  • the receiving circuit 17 has a function of receiving the multi-value data X appearing on the bonding wire 20 and the pad 21 and returning it to the binary data A and B.
  • the sizes of the chips 11, 12, and 13 are not particularly limited.
  • the chips 12 and 13 may be the same size, and the size of the chip 11 may be larger than the size of the chips 12 and 13.
  • the types (functions) of the chips 11, 12, and 13 are not particularly limited.
  • the chip 11 is a logic chip (for example, CPU) having a control circuit
  • the chips 12 and 13 are memory chips (for example, flash memory chips) controlled by the control circuit in the chip 11, a large memory is obtained.
  • a capacity three-dimensional memory system can be constructed.
  • FIG. 3 shows a transmission circuit.
  • the transmission circuit 15 receives the binary data A and outputs inverters P1 and N1 that output one of the high potential V1 and the low potential V2, the output terminals of the inverters P1 and N1, and the common conductor 14 (18 to 21). ) And a capacitor C1 connected between them. The capacitance of the capacitor C1 is C1.
  • the transmission circuit 16 receives the binary data B and outputs inverters P2 and N2 that output one of the high potential V3 and the low potential V4, the output terminals of the inverters P2 and N2, and the common conductor 14 (18 to 21). ) And a capacitor C2 connected between them.
  • the capacitance of the capacitor C2 is C2.
  • the power consumption accompanying the multi-value conversion can be suppressed to the level of the CMOS inverter, and a transmission circuit can be realized with low power consumption.
  • Cp is the sum of all capacitances generated in the common conductor 14 (18 to 21) other than the capacitances of the capacitors C1 and C2 (floating capacitance of the common conductor 14 (18 to 21), gate capacitance of the receiving circuit, etc.). Capacity. In such a configuration, the common conductor 14 (18 to 21) is in a floating state, and the initial charge amount may not be determined and may become unstable. In order to avoid this, it is only necessary to connect a pull-down N-channel MOS transistor or a pull-up P-channel MOS transistor (not shown) to the common conductor 14 (18 to 21) to determine the initial state of charge.
  • the product C1 ⁇ V1 of the high potential V1 and the capacitance of the capacitor C1 and the product C1 ⁇ V2 of the low potential V2 and the capacitance of the capacitor C1 are different from each other.
  • the product C2 ⁇ V3 of the high potential V3 and the capacitance of the capacitor C2 is different from the product C2 ⁇ V4 of the low potential V4 and the capacitance of the capacitor C2.
  • C1 ⁇ V1 and C2 ⁇ V3 and C1 ⁇ V2 and C2 ⁇ V4 is different from each other.
  • the binary data A and B have the same potential level (“H” / “L”), and the thresholds of the inverters P1 and N1 and the thresholds of the inverters P2 and N2 are the same.
  • multi-value data (four-value data) X represented by four potential levels can be created in the common conductor 14 (18 to 21).
  • the capacitor Cp is a capacitor with respect to the ground potential, specifically, it is as shown in Table 1.
  • the chips 12 and 13 are on the transmission side, the chips 12 and 13 are often the same type of chips (for example, memory chips) having the same function. Also, the same type of chip must have the same specifications in terms of design.
  • the transmission circuits 15 and 16 have the same configuration, and the values of the potentials V1 and V3 (Vdd1 / Vdd2) can be switched by the switch circuit SW1 based on the control signal CONT. To do.
  • Vss1 / Vss2 the values of the potentials V2 and V4 (Vss1 / Vss2) are switched by the switch circuit SW2 based on the control signal CONT.
  • the capacitances C1 and C2 are configured to be switched by the switch circuit SW3 based on the control signal CONT.
  • Vdd > Vss.
  • V1 to V4 may be different, and C1 and C2 may be different.
  • This example is a case where multi-value data (four-value data) X having four potential levels is generated.
  • multi-value data having four or more potential levels for example, eight-value data, It is also possible to generate 16-value data, 32 value data, and the like.
  • the number of chips is not limited, and naturally, a three-dimensional semiconductor integrated circuit may be constituted by three or more chips.
  • FIG. 5 shows an equivalent circuit when the eight-value data is generated in the common conductor 14 (18 to 21).
  • S1 to S3 are transmission circuits
  • A, B and C are binary data
  • P1 to P3 and N1 to N3 are MOS transistors constituting an inverter
  • C1, C2 and C3 are capacitors
  • X is eight-value data appearing in the common conductors 14 (18 to 21).
  • FIG. 6 shows what potential appears in the common conductor for the binary data A and B under such preconditions.
  • the potential X appearing on the common conductor is at the first level (minimum value). Specifically, this potential level is (C1V2 + C2V4) / (C1 + C2 + Cp).
  • the potential X appearing on the common conductor becomes a second level higher than the first level. Specifically, this potential level is (C1V2 + C2V3) / (C1 + C2 + Cp).
  • the potential X appearing on the common conductor becomes a third level higher than the second level. Specifically, this potential level is (C1V1 + C2V4) / (C1 + C2 + Cp).
  • the potential X appearing on the common conductor becomes the fourth level (maximum value). Specifically, this potential level is (C1V1 + C2V3) / (C1 + C2 + Cp).
  • V1 to V4 and C1 and C2 are set so that the difference between the respective potential levels becomes equal in consideration of the operation margin and the stable operation.
  • the difference between the potential levels increases as the values of the capacitors C1 and C2 increase. However, as the values of the capacitors C1 and C2 increase, at the same time, the time from when the binary data A and B are input until the multi-value data X is generated on the common conductor becomes longer.
  • the values of the capacitors C1 and C2 are determined in consideration of the trade-off between the potential level difference (margin) and the signal delay.
  • the capacitances C1 and C2 are determined in consideration of the value of the capacitance Cp.
  • the capacitance Cp is small because the capacitances C1 and C2 can be reduced without degrading the performance.
  • the Cp in the first configuration (through silicon via) shown in FIG. 1 is smaller than the Cp in the second configuration (bonding wire) shown in FIG. 2, so that a three-dimensional semiconductor integrated circuit is configured. This is advantageous.
  • multi-value data (four-value data) having four potential levels is generated.
  • multi-value data having four or more potential levels for example, eight-value data, sixteen-value data, It is also possible to generate value data, 32 value data, and the like.
  • FIG. 7 shows a first example of the receiving circuit.
  • the receiving circuit 17 has a function of returning multi-value data (four-value data) X having four potential levels to binary data A and B.
  • Multi-value data X from the common conductor is input to the input terminal of the inverter 22 and the control terminal CO of the NDR (negative differential resistance) circuit 24.
  • the logic inversion threshold voltage of the inverter 22 is set to be between the second potential level and the third potential level of the multi-value data X.
  • the output signal of the inverter 22 becomes binary data A.
  • One terminal of the NDR circuit 24 is connected to the ground point Vss.
  • a resistance element 25 is connected between the NDR circuit 24 and the power supply terminal Vdd.
  • the binary data B is output from the node 23 to which the NDR circuit 24 and the resistance element 25 are connected.
  • the binary data B is amplified by the buffer 26.
  • the NDR circuit 24 is composed of an NDR element partially having a negative differential resistance characteristic in which the amount of current flowing between the node 23 and the ground point Vss decreases as the voltage applied to the control terminal CO increases.
  • the NDR element is configured by a tunnel diode, a resonant tunnel diode, a single electronic element, or the like.
  • the NDR circuit 24 can also be realized by a combination of a through current of a CMOS circuit and an N-channel MOS transistor.
  • the characteristics of the NDR circuit 24 are shown in FIG.
  • the NDR circuit 24 needs to exhibit a negative differential resistance characteristic at least once with respect to an increase in the control terminal voltage. That is, the NDR circuit 24 is designed so that the amount of current changes from small ⁇ large ⁇ small ⁇ large as the control terminal voltage increases. At this time, it is preferable to match the small / large peaks of the current amount to the four potential levels.
  • the area of the receiving circuit can be reduced.
  • the threshold value of the inverter 22 is set between the second level and the third level, when the potential level X of the common conductor is the first and second levels, the binary data A is “1”. When the potential level X of the common conductor is the third and fourth levels, the binary data A is “0”.
  • FIG. 11 shows a second example of the receiving circuit.
  • the receiving circuit 17 has a function of returning multi-value data (eight-value data) X having eight potential levels to binary data A, B, and C.
  • Multi-value data X from the common conductor is input to the input terminal of the inverter 22 and the control terminals CO of the NDR circuits 24-1 and 24-2.
  • the output signal of the inverter 22 becomes binary data A.
  • One terminal of the NDR circuit 24-1 is connected to the ground point Vss.
  • a resistance element 25-1 is connected between the NDR circuit 24-1 and the power supply terminal Vdd.
  • the binary data B is output from the node 23-1 to which the NDR circuit 24-1 and the resistance element 25-1 are connected.
  • the binary data B is amplified by the buffer 26-1.
  • One terminal of the NDR circuit 24-2 is connected to the ground point Vss.
  • a resistance element 25-2 is connected between the NDR circuit 24-2 and the power supply terminal Vdd.
  • the binary data C is output from the node 23-2 to which the NDR circuit 24-2 and the resistance element 25-2 are connected.
  • the binary data C is amplified by the buffer 26-2.
  • the NDR circuits 24-1 and 24-2 are negative in that the amount of current between the node 23-1 and the ground point Vss and the current between the node 23-2 and the ground point Vss decrease as the voltage applied to the control terminal CO increases. It is composed of an NDR element having a partial differential resistance characteristic.
  • the NDR element is configured by a tunnel diode, a resonant tunnel diode, a single electronic element, or the like.
  • the NDR circuits 24-1 and 24-2 can also be realized by a combination of a through current of a CMOS circuit and an N-channel MOS transistor.
  • the characteristics of the NDR circuits 24-1 and 24-2 are shown in FIG.
  • the NDR circuit 24-1 needs to exhibit a negative differential resistance characteristic at least once with respect to an increase in the control terminal voltage. That is, the NDR circuit 24-1 is designed so that the amount of current changes from small ⁇ large ⁇ small ⁇ large as the control terminal voltage increases.
  • the small peak of the current amount is matched with the first, second, fifth and sixth levels, and the large peak of the current amount is matched with the third, fourth, seventh and eighth levels. It is preferable to match.
  • the NDR circuit 24-2 needs to exhibit a negative differential resistance characteristic at least three times as the control terminal voltage increases. That is, the NDR circuit 24-2 is designed so that the amount of current changes from small ⁇ large ⁇ small ⁇ large ⁇ small ⁇ large ⁇ small ⁇ large as the control terminal voltage increases.
  • the small peak of the current amount is matched with the first, third, fifth and seventh levels, and the large peak of the current amount is matched with the second, fourth, sixth and eighth levels. It is preferable to match.
  • the area of the receiving circuit can be reduced.
  • the binary data A is “1” when the potential level X of the common conductor is the first to fourth levels.
  • the binary data A is “0”.
  • the binary data B is “1”.
  • the binary data C is “1”.
  • the potential level X of the common conductor is the third level
  • the amount of current flowing through the NDR circuit 24-1 increases, and thus the binary data B becomes “0”.
  • the potential level X of the common conductor is the third level
  • the amount of current flowing through the NDR circuit 24-2 is small, and the binary data C is “1”.
  • the potential level X of the common conductor is the fifth level
  • the amount of current flowing through the NDR circuit 24-1 is small, and the binary data B is “1”.
  • the binary data C is “1”.
  • the potential level X of the common conductor is the sixth level
  • the amount of current flowing through the NDR circuit 24-1 is small, so the binary data B is “1”.
  • the potential level X of the common conductor is the sixth level
  • the amount of current flowing through the NDR circuit 24-2 increases, and the binary data C becomes “0”.
  • the potential level X of the common conductor is the seventh level
  • the amount of current flowing through the NDR circuit 24-1 increases, and thus the binary data B becomes “0”.
  • the potential level X of the common conductor is the seventh level
  • the amount of current flowing through the NDR circuit 24-2 is small, and the binary data C is “1”.
  • the potential level X of the common conductor is the eighth level
  • the amount of current flowing through the NDR circuit 24-1 increases, and thus the binary data B becomes “0”.
  • the potential level X of the common conductor is the eighth level
  • the amount of current flowing through the NDR circuit 24-2 increases, and the binary data C is “0”.
  • the binary data A, B, C on the transmission circuit side shown in FIG. 13 can be correlated with the binary data A, B, C on the reception circuit side shown in FIG. That is, data transmission / reception by multiplex transmission using one common conductor is accurately performed.
  • FIG. 15 shows a third example of the receiving circuit.
  • the receiving circuit 17 has a function of returning multi-value data (four-value data) X having four potential levels to binary data A and B.
  • the third example is characterized in that the NDR circuit is configured by a combination of a through current of a CMOS circuit and an N-channel MOS transistor without using an NDR element.
  • Multi-value data X from the common conductor is input to the input terminal of the inverter 22, the gate terminal of the P-channel MOS transistor 32, and the gate terminals of the N-channel MOS transistors 33 and 34, respectively.
  • the output signal of the inverter 22 becomes binary data A.
  • the source end of the MOS transistor 33 is connected to the ground point Vss.
  • a P-channel MOS transistor 31 is connected between the source end of the MOS transistor 32 and the power supply terminal Vdd.
  • a gate potential Vb is applied to the gate terminal of the MOS transistor 31.
  • Binary data B is output from the connection point between the two MOS transistors 31 and 32. The binary data B is amplified by the buffer 26.
  • the source end of the MOS transistor 34 is connected to the ground point Vss, and the drain end thereof is connected to the connection point of the two MOS transistors 31 and 32.
  • the value of the binary data A is “1”. Further, the ability to charge the node N is higher than the ability to discharge the node N, and the value of the binary data B becomes “1”.
  • the value of the binary data A is “1”. Further, the ability to discharge the node N becomes higher than the ability to charge the node N, and the value of the binary data B becomes “0”.
  • the value of the binary data A is “0”. Further, the ability to charge the node N is higher than the ability to discharge the node N, and the value of the binary data B becomes “1”.
  • the potential level of the multi-value data X is the fourth level (maximum value)
  • the value of the binary data A is “0”.
  • the ability to discharge the node N becomes higher than the ability to charge the node N, and the value of the binary data B becomes “0”.
  • the through currents of the CMOS circuits 32 and 33 and the current characteristics of the N-channel MOS transistor 34 are determined in advance so that the above-described binary data B is obtained according to the value of the multi-value data X. That is, the threshold voltage and current of the MOS transistors 32 and 33 are adjusted so that the logic inversion threshold value of the CMOS inverter constituted by the MOS transistors 32 and 33 is close to the second potential level of the multi-value data X. Further, the threshold voltage of the N-channel MOS transistor 34 is adjusted to be close to the third potential level of the multi-value data X.
  • the characteristics of the CMOS circuits 32 and 33 and the characteristics of the N-channel MOS transistor 34 can be changed by changing the channel impurity concentration, the substrate bias value, and the like.
  • the third example has an advantage that the system according to the present invention can be realized at a low cost because an expensive NDR element is not used.
  • FIG. 16 shows a fourth example of the receiving circuit.
  • the receiving circuit 17 has a function of returning multi-value data (four-value data) X having four potential levels to binary data A and B.
  • the fourth example is characterized in that the receiving circuit is constituted by a CMOS logic circuit, that is, three CMOS inverters and two exclusive NORs (Ex-NOR) without using an NDR element.
  • CMOS logic circuit that is, three CMOS inverters and two exclusive NORs (Ex-NOR) without using an NDR element.
  • Multi-value data X from the common conductor is input to the input terminals of the three inverters 41, 42, and 43.
  • the output signals of the two inverters 41 and 43 are input to the input terminal of the exclusive NOR 44. Further, the output signal of the inverter 42 and the output signal of the exclusive NOR 44 are input to the input terminal of the exclusive NOR 45.
  • the output signal of the inverter 42 becomes binary data A, and the output signal of the exclusive NOR 45 becomes binary data B.
  • the output signal X1 of the inverter 41 becomes “0”, and the output signals X2 and X3 of the inverters 42 and 43 become “1”. For this reason, the value of the binary data A is “1”, and the value of the binary data B is “0”.
  • the output signals X1 and X2 of the inverters 41 and 42 are “0”, and the output signal X3 of the inverter 43 is “1”. For this reason, the value of the binary data A is “0”, and the value of the binary data B is “1”.
  • the output signals X1, X2, and X3 of the three inverters 41, 42, and 43 all become “0”. For this reason, the value of the binary data A is “0”, and the value of the binary data B is “0”.
  • the threshold values of the inverters 41, 42 and 43 are determined in advance so that the binary data B described above can be obtained according to the value of the multi-value data X.
  • the characteristics of the inverters 41, 42, 43 are such that the channel length and channel width of the MOS transistors constituting them are changed, or between the power supply terminal and the P-channel MOS transistor or between the ground point and the N-channel MOS transistor. It can be changed by adding a resistor.
  • the fourth example does not use an expensive NDR element, the system according to the present invention can be realized at a low cost, and since no through current is generated, the power consumption can be suppressed compared to the third example. .
  • multi-value data of four potential levels is mainly generated on a common conductor, but naturally, multi-value data having four or more potential levels is generated on a common conductor according to the same principle. It is also possible to make it.
  • a three-dimensional semiconductor integrated circuit may be configured by more chips.
  • the configuration of the three-dimensional semiconductor integrated circuit is as shown in FIG. 1 or FIG. 2, as in the case of multi-leveling at the potential level.
  • the transmission circuit will be described.
  • FIG. 18 shows a first example of the transmission circuit.
  • the transmission circuit 15 receives the binary data A and, based on the value of the binary data A, charges the common conductor 14 (18 to 21) with the first current and the common conductor 14 (with the second current).
  • the inverters P1 and N1 perform one of the operations of discharging 18 to 21).
  • the transmission circuit 16 receives the binary data B, and charges the common conductor 14 (18 to 21) with the third current based on the value of the binary data B and the common conductor 14 (with the fourth current).
  • the inverters P2 and N2 perform one of the operations for discharging 18 to 21).
  • the magnitudes of the values of the first and fourth currents are different from each other, and the magnitudes of the values of the second and third currents are different from each other.
  • the magnitude relationship is that when the direction of each current is the same direction. .
  • the values of the first to fourth currents include the sizes (channel length and channel width) and threshold values of the P-channel MOS transistors P1 and P2, and the sizes (channel length and channel width) and threshold values of the N-channel MOS transistors N1 and N2. Can be changed by making them different from each other.
  • the value of the high potential V1 and the value of the high potential V3 are made the same, and the value of the low potential V2 and the value of the low potential V4 are made the same. Is possible.
  • the drain current of the MOS transistor P1 is IdP1
  • the drain current of the MOS transistor P2 is IdP2
  • the drain current of the MOS transistor N1 is IdN1
  • the drain current of the MOS transistor N2 is IdN2.
  • the N-channel MOS transistors N1 and N2 are both turned on, so that the common conductor 14 (18 to 21) is The voltage level that appears and is discharged by both N-channel MOS transistors is the first level (minimum value).
  • the N-channel MOS transistor N1 When the binary data A is “1” and the binary data B is “0”, the N-channel MOS transistor N1 is turned on and the P-channel MOS transistor P2 is turned on.
  • the discharge capacity of the common conductor 14 (18 to 21) by the MOS transistor N1 is superior to the charge capacity of the common conductor 14 (18 to 21) by the MOS transistor P2, so that the common conductor 14 (18 to 21) The voltage level that appears is the second level.
  • the P-channel MOS transistor P1 is turned on and the N-channel MOS transistor N2 is turned on.
  • the charge capacity of the common conductor 14 (18 to 21) by the MOS transistor P1 is superior to the discharge capacity of the common conductor 14 (18 to 21) by the MOS transistor N2, so that the common conductor 14 (18 to 21) The voltage level that appears is the third level.
  • the P-channel MOS transistors P1 and P2 are both turned on, so that the common conductor 14 (18 to 21) is both The voltage level that appears after charging by the P-channel MOS transistor is the fourth level (maximum value).
  • the reception circuit 17 has a function of returning multi-value data (four-value data) appearing as four current levels in the common conductor 14 (18 to 21) to the binary data A and B by the transmission circuits 15 and 16.
  • a through current is generated when the binary data A and B are different, but a capacitor necessary for multi-leveling at the voltage level can be omitted.
  • Advantageous circuit area can be reduced.
  • the current flows only when the binary data A and B are different. Since the flowing current is also determined by a transistor having a low current level, the power consumption does not increase so much.
  • multi-value data (four-value data) X having four current levels is generated.
  • multi-value data having four or more current levels for example, eight-value data, ten-value data, ten-value data, and the like. It is also possible to generate 6-value data, 32 value data, and the like.
  • the number of chips is not limited, and naturally, a three-dimensional semiconductor integrated circuit may be constituted by three or more chips.
  • FIG. 19 shows a second example of the transmission circuit.
  • the transmission circuit 15 is composed of an N-channel MOS transistor N1 to which the binary data A is inputted and which performs an operation of discharging the common conductor 14 (18 to 21) by the first current based on the value of the binary data A.
  • the transmission circuit 16 is composed of an N-channel MOS transistor N2 to which the binary data B is inputted and which performs an operation of discharging the common conductor 14 (18 to 21) by the second current based on the value of the binary data B.
  • the values of the first and second currents are different from each other.
  • the values of the first and second currents can be changed by making the sizes (channel length and channel width) and threshold values of the N-channel MOS transistors N1 and N2 different from each other.
  • the value of the low potential V2 and the value of the low potential V4 can be the same.
  • the drain current of the MOS transistor N1 is IdN1
  • the drain current of the MOS transistor N2 is IdN2
  • the N-channel MOS transistor N1 is turned off and the N-channel MOS transistor N2 is turned on.
  • the current X appearing in the common conductor 14 (18 to 21) becomes IdN2, which is the second level.
  • the current flowing through the common conductor 14 (18 to 21) is converted into a voltage through a load resistor 27 inserted between the high potential power source and the common conductor 14 (18 to 21).
  • the reception circuit 17 has a function of returning multi-value data (four-value data) appearing as four current levels in the common conductor 14 (18 to 21) to the binary data A and B by the transmission circuits 15 and 16.
  • a transistor through which a current flows can be used by inserting a P-channel MOS transistor between the high-potential power supply and the common conductor 14 (18 to 21) instead of the N-channel MOS transistor. In that case, a current flows when the binary data A and B are “0”. In that case, the load resistor 27 is inserted between the common conductor 14 (18 to 21) and the low potential power source.
  • multi-value data (four-value data) X having four current levels is generated.
  • multi-value data having four or more current levels for example, eight-value data, ten-value data, It is also possible to generate 6-value data, 32 value data, and the like.
  • the number of chips is not limited, and naturally, a three-dimensional semiconductor integrated circuit may be constituted by three or more chips.
  • Bidirectional multi-value transmission In the present invention, a technique is proposed in which a plurality of binary data from semiconductor integrated circuits in a plurality of chips are converted into multi-value data and sent to another chip by one common conductor.
  • bidirectional data transmission when performing data transfer between a plurality of chips, bidirectional data transmission may be required.
  • a system for converting a plurality of binary data from a semiconductor integrated circuit in one chip into multi-value data and sending it to a plurality of chips by one common conductor will be described.
  • FIG. 20 shows a three-dimensional semiconductor integrated circuit according to the first configuration.
  • the three chips (semiconductor substrates) 11, 12, and 13 are stacked in a direction perpendicular to the chip surface.
  • the lowermost chip 11 is the transmission side and the remaining two chips 12 and 13 are the reception side.
  • the positional relationship between the chip on the receiving side and the transmitting side is not limited to this, and the same technique can be used to place the chip on the transmitting side at the top or to be sandwiched between the chips on the receiving side. It can be easily configured.
  • the chip 11 has transmission circuits 15 and 16.
  • the transmission circuit 15 receives the binary data A transferred from the chip 11 to the chips 12 and 13, processes it, and outputs it to the through silicon via 14 as a common conductor.
  • the transmission circuit 16 receives the binary data B transferred from the chip 11 to the chips 12 and 13, processes it, and outputs it to the through silicon via 14 as a common conductor.
  • Chips 12 and 13 have a receiving circuit 17.
  • the receiving circuit 17 has a function of receiving the multi-value data X appearing in the through silicon via 14 and returning it to the binary data A and B.
  • the sizes of the chips 11, 12, and 13 are not particularly limited.
  • the chips 12 and 13 may be the same size, and the size of the chip 11 may be larger than the size of the chips 12 and 13.
  • the types (functions) of the chips 11, 12, and 13 are not particularly limited.
  • the chip 11 is a logic chip (for example, CPU) having a control circuit
  • the chips 12 and 13 are memory chips (for example, flash memory chips) controlled by the control circuit in the chip 11, a large memory is obtained.
  • a capacity three-dimensional memory system can be constructed.
  • FIG. 21 shows a three-dimensional semiconductor integrated circuit according to the second configuration.
  • the three chips (semiconductor substrates) 11, 12, and 13 are stacked in a direction perpendicular to the chip surface.
  • the lowermost chip 11 is the transmission side and the remaining two chips 12 and 13 are the reception side.
  • the positional relationship between the chip on the receiving side and the transmitting side is not limited to this, and the same technique can be used to place the chip on the transmitting side at the top or to be sandwiched between the chips on the receiving side. It can be easily configured.
  • the chip 11 has transmission circuits 15 and 16.
  • the transmission circuit 15 receives the binary data A transferred from the chip 11 to the chips 12 and 13, processes it, and outputs it to the bonding wire 20 and the pad 21 as a common conductor.
  • the transmission circuit 16 receives the binary data B transferred from the chip 11 to the chips 12 and 13, processes it, and outputs it to the bonding wire 20 and the pad 21 as a common conductor.
  • Chips 12 and 13 have a receiving circuit 17.
  • the receiving circuit 17 has a function of receiving the multi-value data X appearing on the bonding wires 18 and 19 and returning it to the binary data A and B.
  • the sizes of the chips 11, 12, and 13 are not particularly limited.
  • the chips 12 and 13 may be the same size, and the size of the chip 11 may be larger than the size of the chips 12 and 13.
  • the types (functions) of the chips 11, 12, and 13 are not particularly limited.
  • the chip 11 is a logic chip (for example, CPU) having a control circuit
  • the chips 12 and 13 are memory chips (for example, flash memory chips) controlled by the control circuit in the chip 11, a large memory is obtained.
  • a capacity three-dimensional memory system can be constructed.
  • the transmission circuit As the transmission circuit, the transmission circuit described in the above-mentioned “in the case of multileveling at the potential level” and “in the case of multileveling at the current level” can be used.
  • the receiving circuit can be configured by a circuit (for example, FIG. 7, FIG. 15, FIG. 16, etc.) having a function of returning a plurality of potential levels or a plurality of current levels to binary data.
  • the chip CP1 is a logic chip having a control circuit and the chips CP2 to CP4 are memory chips controlled by the control circuit of the chip CP1, transmission is performed to each of the chips CP2 to CP4. Circuits 15, 16, S and a buffer 51 are added.
  • the buffer 51 of the chip CP2 between the chips CP3 and CP4 and the chip CP1 is activated, and the multivalue appearing on the common conductor 14 (18 to 22). Amplify the data.
  • the buffer 51 can be constituted by a unity gain buffer using an operational amplifier as shown in FIG. 23 or an amplifier having a gain of about ⁇ 1 as shown in FIG. However, it should be noted that the signal level (logic) is inverted in the case of the amplifier of FIG.
  • the three-dimensional semiconductor integrated circuit of the present invention has a capacitor as an essential requirement.
  • the capacitor requires a large area and may adversely affect an internal circuit formed on the semiconductor substrate.
  • a process for forming a capacitor is required separately, which causes an increase in manufacturing cost.
  • a capacitor is formed between the through silicon via of one chip and the electrode of the other chip of two chips to reduce the area overhead.
  • FIG. 25 shows a configuration of the first modification.
  • the first modification is an example in which data is transferred from the lower chip CP1 to the upper chip CP2 among the two stacked chips CP1 and CP2.
  • Chips CP1 and CP2 are stacked in the same direction.
  • the chip CP1 includes a semiconductor substrate 52, transmission circuits 71 and 72 formed on the semiconductor substrate 52, insulating layers 53 and 54 on the semiconductor substrate 52 covering the transmission circuits 71 and 72, and an electrode E1 on the insulating layer 54. , E2.
  • the chip CP2 includes a semiconductor substrate 52, a receiving circuit 73 formed on the semiconductor substrate 52, insulating layers 53 and 54 on the semiconductor substrate 52 covering the receiving circuit 73, and the through silicon via 14 penetrating the semiconductor substrate 52. Consists of
  • An insulating layer (insulator such as silicon oxide or silicon nitride) 55 is filled between the chips CP1 and CP2.
  • the insulating layer 55 is preferably made of a material having a high dielectric constant, that is, a so-called High-k material.
  • the insulating layer 55 preferably has a function as an adhesive for bonding the chips CP1 and CP2.
  • an insulating layer 55 as an interelectrode dielectric and an adhesive 56 may be provided separately.
  • the interelectrode dielectric has a dielectric constant higher than that of the insulating layers 53 and 54.
  • the adhesive is made of, for example, an organic material.
  • an air layer may be disposed between the chips CP1 and CP2 instead of the insulating layer 55.
  • the through silicon via 14 of the chip CP2 is disposed immediately above the electrodes E1 and E2 of the chip CP1.
  • An insulating layer 55 is disposed between the electrodes E1 and E2 of the chip CP1 and the through silicon via of the chip CP2. That is, the two chips CP1 and CP2 are electrically connected by the capacitors C1 and C2.
  • the capacitance values of the capacitors C1 and C2 are different from each other.
  • the capacitors C1 and C2 are essential requirements. There is no area overhead.
  • FIG. 27 is a diagram showing the principle of signal transfer.
  • Data A is binary data transmitted from the transmission circuit 71 of FIG. 25 or FIG. 26, and data B is binary data transmitted from the transmission circuit 72 of FIG. 25 or FIG.
  • TSV (14) is the through silicon via 14 of FIG. 25 or FIG.
  • the capacity of the capacitor C1 is C
  • the capacity of the capacitor C2 is 2C.
  • multi-value data (four-value data) X represented by four potential levels is created in the through-silicon via TSV (14).
  • the through silicon via TSV (14) is initially set to 0V using a pull-down N channel MOS transistor (not shown).
  • N is a natural number of 2 or more pieces of binary data are converted according to the same principle.
  • the N binary data are respectively connected to the through silicon vias through different N capacitors.
  • the capacitance of the N capacitors is preferably C, 2C, 4C, 8C,.
  • FIG. 28 shows a configuration of the second modification.
  • the second modification is an example in which data is transferred from the upper chip CP2 to the lower chip CP1 among the two stacked chips CP1 and CP2.
  • Chips CP1 and CP2 are stacked in the same direction.
  • the chip CP1 includes a semiconductor substrate 52, a receiving circuit 73 formed on the semiconductor substrate 52, insulating layers 53 and 54 on the semiconductor substrate 52 covering the receiving circuit 73, and an insulating layer 54 connected to the receiving circuit 73. Electrode (terminal) 57.
  • the chip CP2 includes a semiconductor substrate 52, transmission circuits 71 and 72 formed on the semiconductor substrate 52, insulating layers 53 and 54 on the semiconductor substrate 52 covering the transmission circuits 71 and 72, and an electrode E1 on the insulating layer 54. , E2 and the through silicon via 14 penetrating the semiconductor substrate 52.
  • the electrode (terminal) 57 of the chip CP1 and the through silicon via 14 of the chip CP2 are electrically connected by a micro bump 58. Further, an adhesive (for example, an organic material) 56 is filled between the chips CP1 and CP2.
  • electrodes E1 and E2 are disposed on the through silicon via 14 via an insulating layer 55 (for example, an insulator such as a high-k material, silicon oxide, or silicon nitride).
  • the insulating layer 55 preferably has a dielectric constant higher than that of the insulating layers 53 and 54.
  • the two chips CP1 and CP2 are electrically connected by capacitors C1 and C2 having different capacitances.
  • the electrodes E1 and E2 of the chip CP2 are disposed immediately above the through-silicon via 14. Further, the size of the through silicon via 14 (the size in the direction perpendicular to the stacking direction of the chips CP1 and CP2) is large enough to form the capacitors C1 and C2.
  • the two binary data A and B are converted into the four-valued data X.
  • N N is a natural number of 2 or more
  • pieces of binary data can be obtained by the same principle. Can be generated as 2 N value data in the through silicon via.
  • the N binary data are respectively connected to the through silicon vias through different N capacitors.
  • the capacitance of the N capacitors is preferably C, 2C, 4C, 8C,.
  • the first and second modified examples have been described above. By combining both, bidirectional multi-value transmission between the two chips CP1 and CP2 becomes possible.
  • FIG. 29 shows the relationship between the TSV size and the dielectric constant of the interelectrode insulating layer.
  • This figure shows the size of the through-silicon via 14 (size perpendicular to the stacking direction of the chips) necessary for forming the capacitors C1 and C2 of FIGS. 25, 26 and 28 and the dielectric constant of the interelectrode insulating layer. It is the result of investigating the relationship.
  • the horizontal axis represents the dielectric constant of the interelectrode insulating layer, and the vertical axis represents the size of the through silicon via.
  • the through silicon via 14 has a cylindrical shape, and the electrodes E1 and E2 are spread on the lower surface (upper surface) of the through silicon via 14. Further, the area ratio between the electrode E1 and the electrode E2 is set to 1: 2. The distance between the through silicon via 14 and the electrodes E1 and E2 is both 0.5 microns.
  • FIG. 29 shows the relationship between the minimum diameter that the through silicon via 14 can take and the dielectric constant of the interelectrode insulating layer under such conditions.
  • the margin based on the alignment accuracy between the through silicon via 14 and the electrodes E1 and E2 must be taken into account, for example, the size of the through silicon via 14 needs to be slightly larger than this result.
  • the minimum diameter that the through silicon via 14 can take is about 5 microns.
  • the dielectric constant of the inter-electrode insulating layer is about 10
  • the minimum diameter that the through silicon via 14 can take is about 7 microns.
  • the interelectrode insulating layer is made of a material having a dielectric constant of 10 or more.
  • FIG. 30 shows the result of examination on area overhead.
  • TSV (four values) is an occupied area required to form one through silicon via and a receiving circuit on a chip when a receiving circuit for converting quaternary data back to binary data is realized by a 65 nm process. Represents.
  • the two TSVs represent the occupied area required to form two through silicon vias on the chip when data transfer is performed with binary data.
  • the occupied area of the through silicon via is determined on the assumption that a margin equivalent to its diameter is required. Since the margin is determined at least in proportion to the minimum processing size of the through silicon via, the tendency of the curve does not change greatly.
  • the data transfer using multi-value data according to the present invention is more effective than the data transfer with binary data. It is advantageous in terms of area.
  • the receiving circuit used in the present invention can be reduced in area by the progress of the process technology (minimum processing dimension), but the through silicon via cannot be reduced by the process technology (minimum processing dimension). Therefore, considering this point, the present invention is considered to be more effective.
  • the effect of the present invention can be obtained when the dielectric constant of the interelectrode insulating layer is 10 and the diameter of the through silicon via is 5 microns. Is possible.
  • all through silicon vias may not be multi-valued, and through silicon vias for multi-value data transfer and through silicon vias for binary data transfer may be mixed.
  • FIG. 31 shows an example in which through silicon vias for quaternary data transfer and through silicon vias for binary data transfer are mixed.
  • This figure shows the number of through-silicon vias for quaternary data transfer, where the area of through-silicon vias (256) when transferring all 256-bit data between two chips as binary data is 1. The ratio of area reduction due to increase is shown. However, the diameter of the through silicon via is 5 microns.
  • the number of data values transferred by the through silicon via is determined in consideration of an increase in power consumption of the receiving circuit that converts multi-value data into binary data.
  • FIG. 32 shows a first example of a three-dimensional semiconductor integrated circuit.
  • a plurality of chips L1, M1, M2, and 62 having different functions are mounted on the package substrate 60.
  • BGA terminals 61 are disposed on the lower surface of the package substrate 60.
  • Chip L1 is a logic chip (for example, CPU).
  • the logic chip L1 has a receiving circuit 17. Further, the logic chip L1 is connected to the conductive line CL on the package substrate 60 by a bonding wire 65.
  • Chips M1 and M2 are memory chips.
  • the memory chip M1 is stacked on the logic chip L1, and the memory chip M2 is stacked on the memory chip M1.
  • Chip 62 is a VRM chip.
  • the VRM chip 62 is stacked on the memory chip M2.
  • bumps 63 are arranged between the logic chip L1 and the memory chip M1, between the memory chip M1 and the memory chip M2, and between the memory chip M2 and the VRM chip 62, respectively.
  • the memory chip M1 has a transmission circuit 15 and a through silicon via 14.
  • the memory chip M ⁇ b> 2 has a transmission circuit 16 and a through silicon via 14.
  • the VRM chip 62 is flip-chip bonded (flip chip structure) to the memory chip M2 with one surface side where the semiconductor integrated circuit EL is formed facing down.
  • the one surface side having the transmission circuits 15 and 16 faces upward (VRM chip 62 side), but instead, the one surface side faces down (logic chip L1 side). You may make it face.
  • FIG. 33 shows a second example of a three-dimensional semiconductor integrated circuit.
  • a plurality of chips L1, M1, M2, and 62 having different functions are mounted on the package substrate 60.
  • BGA terminals 61 are disposed on the lower surface of the package substrate 60.
  • Chip L1 is a logic chip (for example, CPU).
  • the logic chip L1 has a receiving circuit 17.
  • the logic chip L1 has a through silicon via 14 and is connected to the conductive line CL on the package substrate 60 through the through silicon via 14.
  • Chips M1 and M2 are memory chips.
  • the memory chip M1 is stacked on the logic chip L1, and the memory chip M2 is stacked on the memory chip M1.
  • Chip 62 is a VRM chip.
  • the VRM chip 62 is stacked on the memory chip M2.
  • bumps 63 are arranged between the logic chip L1 and the memory chip M1, between the memory chip M1 and the memory chip M2, and between the memory chip M2 and the VRM chip 62, respectively.
  • the memory chip M1 has a transmission circuit 15 and a through silicon via 14.
  • the memory chip M ⁇ b> 2 has a transmission circuit 16 and a through silicon via 14.
  • the VRM chip 62 is flip-chip bonded (flip chip structure) to the memory chip M2 with one surface side where the semiconductor integrated circuit EL is formed facing down.
  • the one surface side having the transmission circuits 15 and 16 faces upward (VRM chip 62 side), but instead, the one surface side faces down (logic chip L1 side). You may make it face.
  • Multi-value data can be obtained without collecting a plurality of binary data from semiconductor integrated circuits in a plurality of chips in one place.
  • the example of the present invention is not limited to the above-described embodiment, and can be embodied by modifying each component without departing from the scope of the invention.
  • Various inventions can be configured by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments. For example, some constituent elements may be deleted from all the constituent elements disclosed in the above-described embodiments, or constituent elements of different embodiments may be appropriately combined.
  • the present invention is applicable to a three-dimensional semiconductor integrated circuit having through silicon vias, and has a great industrial advantage.

Abstract

　本発明の例に係る三次元半導体集積回路は、積み重ねられる第一、第二及び第三チップ（１１，１２，１３）を有する。第二チップ（１２）内の第二回路（１５）は、二値の第一データ（Ａ）が入力され、第一及び第二電位のうちの一つを出力する第一インバータと、第一インバータの出力端と共通導電体との間に接続される第一キャパシタとを備える。第三チップ１３内の第三回路（１６）は、二値の第二データ（Ｂ）が入力され、第三及び第四電位のうちの一つを出力する第二インバータと、第二インバータの出力端と共通導電体との間に接続される第二キャパシタとを備える。

Description

三次元半導体集積回路
　本発明は、三次元半導体集積回路に関する。
　近年、半導体集積回路の集積度を増やしつつ、増大する配線遅延を減少させる方法として、スルーシリコンビア(TSV: Through Silicon Via)を用いた三次元半導体集積回路が提案されている。
　スルーシリコンビアは、積み重ねられた複数のチップ（半導体基板）を貫通するビアのことであり、複数のチップ内に形成された半導体集積回路を相互に接続するインターフェース技術として知られている。
　ここで、本明細書では、スルーシリコンビアと表記したとしても、それを設ける対象となるチップは、シリコン(Si)に限定されないものとする。
　スルーシリコンビアによれば、ボンディングワイヤに比べて、一つのパッケージ内に搭載できるチップ数を容易に増やすことができると共に、インターフェースに関する寄生抵抗及び寄生容量が低く抑えられるため、高速動作にも有効である。
　ところで、半導体集積回路の配線幅は、微細化の進展により１ミクロン以下となっている。一方、スルーシリコンビアは、複数のチップ間のアライメント精度を考慮すると、そのサイズは、数ミクロンから数十ミクロンまでの範囲内の値となる。また、スルーシリコンビアを形成するエリアには、当然に、半導体集積回路を形成することはできない。
　従って、スルーシリコンビアには、その数が多くなるほど、半導体集積回路を形成できるエリアが減少する、という問題がある。
　この問題を解決するためにすぐに思い付く技術は、多値伝送技術である。
　多重伝送技術は、デジタル信号の振幅を、“Ｌ(Low)”と“Ｈ(High)”の二値ではなく、複数の電位レベルにより表すパルス振幅変調の一つである。例えば、２ビットの二値データは、四つの電位レベルを持つ１ビットデータとして表すことができる。
　しかし、従来の多値伝送技術では、二値データから多値データを作り出すために、多値化する全ての二値データを一箇所に集め、これらを一つの変換回路に入力させなければならない（例えば、特許文献１を参照）。
　このため、積み重ねられた異なる複数のチップ内の半導体集積回路からの複数の二値データを多値データに変換し、この多値データをさらに別のチップに送るモデルを前提とするスルーシリコンビアを用いた三次元半導体集積回路では、上述の多値伝送技術は無意味なものとなる。
　具体的には、複数のチップ内の半導体集積回路からの複数の二値データを一箇所に集めるためには、別途、そのためのスルーシリコンビアが必要になる。即ち、多値データを作るために、新規にスルーシリコンビアを設けなければならないため、多値伝送によりスルーシリコンビアを減らした効果がこれにより相殺されてしまう。
　また、多値伝送を複数の電流レベルにより行う技術も知られている（例えば、非特許文献１を参照）。しかし、この場合にも、多値化する全ての二値データを一箇所に集めることに変わりはなく、同様の問題が生じる。
　このような問題は、スルーシリコンビアだけではなく、積み重ねられた複数のチップをボンディングワイヤにより相互接続する三次元半導体集積回路にも発生する。
　なぜなら、このような三次元半導体集積回路では、ボンディングワイヤ数の削減が問題となっているからである。
特開２００１－７７８７０号公報
Jared L. Zerbe, et. al., "1.6 Gb/s/pin 4-PAM Signaling and Circuits for a Multi-Drop Bus," 2000 Symposium on VLSl Circuits Digest of Technical Papers, p128, 2000.
　本発明は、複数のチップ内の半導体集積回路からの複数の二値データを一箇所に集めることなく多値データとする技術について提案する。
　本発明の例に係る三次元半導体集積回路は、積み重ねられる第一、第二及び第三チップと、前記第一、第二及び第三チップを相互接続する共通導電体とを備える。前記第一、第二及び第三チップのうちの二つは、第一多値化回路を有する第一送信側チップ及び第二多値化回路を有する第二送信側チップであり、前記第一及び第二送信側チップを除く残りの一つは、復号化回路を有する受信側チップである。前記第一多値化回路は、二値の第一データが入力され、第一及び第二電位のうちの一つを出力する第一インバータと、前記第一インバータの出力端と前記共通導電体との間に接続される第一キャパシタとを備える。前記第二多値化回路は、二値の第二データが入力され、第三及び第四電位のうちの一つを出力する第二インバータと、前記第二インバータの出力端と前記共通導電体との間に接続される第二キャパシタとを備える。前記第一電位と前記第一キャパシタの容量との積及び前記第二電位と前記第一キャパシタの容量との積は、互いに異なり、前記第三電位と前記第二キャパシタの容量との積及び前記第四電位と前記第二キャパシタの容量との積は、互いに異なる。
　さらに、以下の二つのうちの少なくとも一つが互いに異なる。
　・　前記第一電位と前記第一キャパシタの容量との積及び前記第三電位と前記第二キャパシタの容量との積
　・　前記第二電位と前記第一キャパシタの容量との積及び前記第四電位と前記第二キャパシタの容量との積
　また、前記第一及び第二多値化回路は、前記共通導電体に四つ以上の電位レベルからなる多値の第三データを発生させ、前記復号化回路は、前記第三データを二値の前記第一及び第二データに戻す。
　本発明の例に係る三次元半導体集積回路は、積み重ねられる第一、第二及び第三チップと、前記第一、第二及び第三チップを相互接続する共通導電体とを備える。前記第一、第二及び第三チップのうちの二つは、第一多値化回路を有する第一送信側チップ及び第二多値化回路を有する第二送信側チップであり、前記第一及び第二送信側チップを除く残りの一つは、復号化回路を有する受信側チップである。前記第一多値化回路は、二値の第一データが入力され、第一及び第二電流のうちの一つを流す第一インバータを備え、前記第二多値化回路は、二値の第二データが入力され、第三及び第四電流のうちの一つを流す第二インバータを備える。前記第一電流の大きさ及び前記第四電流の大きさは、互いに異なり、前記第二電流の大きさ及び前記第三電流の大きさは、互いに異なる。
　さらに、以下の二つの電流の大きさの関係は、互いに同方向である。
　・　前記第一電流の大きさに対する前記第四電流の大きさ
　・　前記第二電流の大きさに対する前記第三電流の大きさ
　また、前記第一及び第二多値化回路は、前記共通導電体に四つ以上の電位レベルからなる多値の第三データを発生させ、前記復号化回路は、前記第三データを二値の前記第一及び第二データに戻す。
　本発明の例に係る三次元半導体集積回路は、積み重ねられる第一、第二及び第三チップと、前記第一、第二及び第三チップを相互接続する共通導電体とを備える。前記第一、第二及び第三チップのうちの二つは、第一多値化回路を有する第一送信側チップ及び第二多値化回路を有する第二送信側チップであり、前記第一及び第二送信側チップを除く残りの一つは、復号化回路を有する受信側チップである。前記第一多値化回路は、二値の第一データが入力され、前記第一データの値に基づいて、前記共通導電体に第一電流を供給する第一トランジスタを備える。前記第二多値化回路は、二値の第二データが入力され、前記第二データの値に基づいて、前記共通導電体に第二電流を供給する第二トランジスタを備える。前記第一電流の値及び前記第二電流の値は、互いに異なる。前記第一及び第二多値化回路は、前記共通導電体に四つ以上の電流レベルからなる多値の第三データを発生させ、前記復号化回路は、前記四つ以上の電流レベルに対応する四つ以上の電位レベルを二値の前記第一及び第二データに戻す。
　本発明の例に係わる三次元半導体集積回路は、第一半導体基板と、前記第一半導体基板内に形成される第一及び第二送信回路と、前記第一半導体基板上に形成される第一絶縁層と、前記第一絶縁層上に形成され、前記第一送信回路に接続される第一電極と、前記第一絶縁層上に形成され、前記第二送信回路に接続される第二電極とを備える第一チップと、第二半導体基板と、前記第二半導体基板内に形成される受信回路と、前記第二半導体基板上に形成される第二絶縁層と、前記第二半導体基板を貫通し、前記受信回路に接続されるビアとを備える第二チップとを備える。前記第一及び第二チップは、同じ向きで積み重ねられ、前記ビアの直下に前記第一及び第二電極が配置され、前記ビアと前記第一電極との間に第一静電容量が形成され、前記ビアと前記第二電極との間に第二静電容量が形成され、前記第一及び第二静電容量の値は、互いに異なる。
　本発明の例に係わる三次元半導体集積回路は、第一半導体基板と、前記第一半導体基板内に形成される受信回路と、前記第一半導体基板上に形成される第一絶縁層と、前記第一絶縁層上に形成され、前記受信回路に接続される端子とを備える第一チップと、第二半導体基板と、前記第二半導体基板内に形成される第一及び第二送信回路と、前記第二半導体基板上に形成される第二絶縁層と、前記第二半導体基板を貫通するビアと、前記ビアの直上に配置され、前記第一送信回路に接続される第一電極と、前記ビアの直上に配置され、前記第二送信回路に接続される第二電極とを備える第二チップとを備える。前記第一及び第二チップは、同じ向きで積み重ねられ、前記端子と前記ビアは、互いに接続され、前記ビアと前記第一電極との間に第一静電容量が形成され、前記ビアと前記第二電極との間に第二静電容量が形成され、前記第一及び第二静電容量の値は、互いに異なる。
　本発明によれば、複数のチップ内の半導体集積回路からの複数の二値データを一箇所に集めることなく多値データとすることができる。
本発明の第一構成を示す図である。 本発明の第二構成を示す図である。 送信回路を示す図である。 送信回路を示す図である。 送信回路を示す図である。 共通導電体に現れる電位レベルを示す図である。 受信回路を示す図である。 ＮＤＲ特性を示す図である。 共通導電体に現れる電位レベルを示す図である。 共通導電体に現れる電位レベルを示す図である。 受信回路を示す図である。 ＮＤＲ特性を示す図である。 共通導電体に現れる電位レベルを示す図である。 共通導電体に現れる電位レベルを示す図である。 受信回路を示す図である。 受信回路を示す図である。 図１６の入力信号Ｘの電位レベルとインバータ４１，４２，４３の出力電位との関係を示す図である。 電流レベルで多値化するときの送信回路を示す図である。 電流レベルで多値化するときの送信回路を示す図である。 双方向伝送のための第一構成を示す図である。 双方向伝送のための第二構成を示す図である。 バッファを備えたシステムを示す図である。 バッファの例を示す図である。 バッファの例を示す図である。 本発明の第一変形例を示す図である。 本発明の第一変形例を示す図である。 信号転送の原理を示す図である。 本発明の第二変形例を示す図である。 キャパシタの誘電率とビアサイズとの関係を示す図である。 ４値ビアに必要な面積と２値ビアに必要な面積とを比較する図である。 ４値ビアによる面積削減効果を示す図である。 適用例を示す図である。 適用例を示す図である。
　以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
　１．　基本思想　
　まず、本発明は、積み重ねられた複数のチップから構成される三次元半導体集積回路を対象とする。なぜなら、このような三次元半導体集積回路において、レイアウトの制約に起因し、複数のチップを接続する共通導電体（スルーシリコンビア、ボンディングワイヤなど）の数の削減が求められているからである。
　ここで、本明細書では、チップとは、単独のチップの他、ウェハ内のチップエリアも含むものとする。また、積み重ねられた複数のチップには、一つのチップ上に複数のチップが積み重ねられる場合も含むものとする。
　そして、本発明では、複数のチップ内の半導体集積回路からの複数の二値データを一箇所に集めることなく多値データとし、これを共通導電体により別のチップへ送る技術を提案する。
　具体的には、第一に、送信側となる複数のチップに対しては、二値データが入力されるインバータと、このインバータの出力端と共通導電体との間に接続されるキャパシタとから構成される送信回路を付加する。また、インバータの出力電位とキャパシタの容量との積が各々のチップで異なるように設定する。
　これにより、各々のチップからの二値データは、この送信回路を介すことにより、四つ以上の電位レベルからなる多値データとして共通導電体に現れる。
　また、共通導電体に四つ以上の電位レベルとして現れる多値データは、受信側となるチップ内の受信回路により二値データに戻される。
　また、第二に、送信側となる複数のチップに対しては、二値データが入力されるインバータから構成される送信回路を付加する。また、インバータにより共通導電体を充電／放電する電流が各々のチップで異なるように設定する。
　これにより、各々のチップからの二値データは、この送信回路を介すことにより、四つ以上の電流レベルからなる多値データとして共通導電体に現れる。
　また、共通導電体に四つ以上の電流レベルとして現れる多値データは、例えば、受信側となるチップ内の受信回路により、四つ以上の電位レベルに変換され、かつ、二値データに戻される。
　尚、二値データに戻す機能は、負性微分抵抗(NDR: negative differential resistance)素子を用いた回路などにより容易に実現できる。
　２．　実施形態　
　　(1) 　第一構成　
　図１は、第一構成に係わる三次元半導体集積回路を示している。
　これは、複数のチップを接続する共通導電体がスルーシリコンビアである三次元半導体集積回路である。
　三つのチップ（半導体基板）１１，１２，１３は、チップ面に対して垂直方向に積み重ねられる。本例では、最も下のチップ１１を受信側とし、残りの二つのチップ１２，１３を送信側とする場合について説明する。ただし、受信側、送信側のチップの位置関係はこれに限定するものではなく、受信側のチップを最も上としたり、送信側のチップの間に挟むようにしたりすることも、同様の技術を用いて容易に構成できる。
　チップ１２は、送信回路１５を有する。送信回路１５は、チップ１２からチップ１１へ転送する二値データＡを受け、これを処理して共通導電体としてのスルーシリコンビア１４に出力する。
　同様に、チップ１３は、送信回路１６を有する。送信回路１６は、チップ１３からチップ１１へ転送する二値データＢを受け、これを処理して共通導電体としてのスルーシリコンビア１４に出力する。
　チップ１１は、受信回路１７を有する。受信回路１７は、スルーシリコンビア１４に現れる多値データＸを受け、これを二値データＡ，Ｂに戻す機能を有する。
　ここで、チップ１１，１２，１３のサイズについては、特に限定されない。
　同図では、全て同じサイズで記載しているが、全てを互いに異なるサイズを有していてもよい。また、チップ１２，１３を同じサイズとし、チップ１１のサイズをチップ１２，１３のサイズより大きくしてもよい。
　また、チップ１１，１２，１３の種類（機能）についても、特に限定されない。
　例えば、チップ１１を、制御回路を有するロジックチップ（例えば、ＣＰＵ）とし、チップ１２，１３を、チップ１１内の制御回路により制御されるメモリチップ（例えば、フラッシュメモリチップ）とすれば、大メモリ容量の三次元メモリシステムを構築することができる。
　　(2) 　第二構成　
　図２は、第二構成に係わる三次元半導体集積回路を示している。
　これは、複数のチップを接続する共通導電体がボンディングワイヤである三次元半導体集積回路である。
　三つのチップ（半導体基板）１１，１２，１３は、チップ面に対して垂直方向に積み重ねられる。本例では、最も下のチップ１１を受信側とし、残りの二つのチップ１２，１３を送信側とする場合について説明する。ただし、受信側、送信側のチップの位置関係はこれに限定するものではなく、受信側のチップを最も上としたり、送信側のチップの間に挟むようにしたりすることも、同様の技術を用いて容易に構成できる。
　チップ１２は、送信回路１５を有する。送信回路１５は、チップ１２からチップ１１へ転送する二値データＡを受け、これを処理して共通導電体としてのボンディングワイヤ１８及びパッド２１に出力する。
　同様に、チップ１３は、送信回路１６を有する。送信回路１６は、チップ１３からチップ１１へ転送する二値データＢを受け、これを処理して共通導電体としてのボンディングワイヤ１９及びパッド２１に出力する。
　チップ１１は、受信回路１７を有する。受信回路１７は、ボンディングワイヤ２０及びパッド２１に現れる多値データＸを受け、これを二値データＡ，Ｂに戻す機能を有する。
　ここで、チップ１１，１２，１３のサイズについては、特に限定されない。
　同図では、全て同じサイズで記載しているが、全てを互いに異なるサイズを有していてもよい。また、チップ１２，１３を同じサイズとし、チップ１１のサイズをチップ１２，１３のサイズより大きくしてもよい。
　また、チップ１１，１２，１３の種類（機能）についても、特に限定されない。
　例えば、チップ１１を、制御回路を有するロジックチップ（例えば、ＣＰＵ）とし、チップ１２，１３を、チップ１１内の制御回路により制御されるメモリチップ（例えば、フラッシュメモリチップ）とすれば、大メモリ容量の三次元メモリシステムを構築することができる。
　　(3) 　送信回路　
　図３は、送信回路を示している。　
　送信回路１５は、二値データＡが入力され、高電位Ｖ１及び低電位Ｖ２のうちの一つを出力するインバータＰ１，Ｎ１と、インバータＰ１，Ｎ１の出力端と共通導電体１４（１８～２１）との間に接続されるキャパシタＣ１とから構成される。キャパシタＣ１の容量は、Ｃ１とする。
　送信回路１６は、二値データＢが入力され、高電位Ｖ３及び低電位Ｖ４のうちの一つを出力するインバータＰ２，Ｎ２と、インバータＰ２，Ｎ２の出力端と共通導電体１４（１８～２１）との間に接続されるキャパシタＣ２とから構成される。キャパシタＣ２の容量は、Ｃ２とする。
　このように、容量Ｃ１、Ｃ２を用いることで、多値化にともなう消費電力をＣＭＯＳインバータ程度に抑えることができ、低消費電力で送信回路を実現することができる。
　Ｃｐは、キャパシタＣ１，Ｃ２の容量以外の共通導電体１４（１８～２１）に生じる全ての容量（共通導電体１４（１８～２１）の浮遊容量や、受信回路のゲート容量など）を合わせた容量とする。なお、この様な構成では共通導電体１４（１８～２１）がフローティング状態になり、初期状態の電荷量が決まらず不安定になることがある。それを避けるためには共通導電体１４（１８～２１）に図示しないプルダウン用のＮチャネルＭＯＳトランジスタやプルアップ用のＰチャネルＭＯＳトランジスタを接続して、電荷の初期状態を決めてやればよい。
　ここで、本発明では、送信回路１５，１６に関し、高電位Ｖ１とキャパシタＣ１の容量との積Ｃ１×Ｖ１、及び、低電位Ｖ２とキャパシタＣ１の容量との積Ｃ１×Ｖ２は、互いに異なり、高電位Ｖ３とキャパシタＣ２の容量との積Ｃ２×Ｖ３、及び、低電位Ｖ４とキャパシタＣ２の容量との積Ｃ２×Ｖ４は、互いに異なる。
　さらに、Ｃ１×Ｖ１とＣ２×Ｖ３、及び、Ｃ１×Ｖ２とＣ２×Ｖ４、の少なくとも一つは、互いに異なる。
　このような構成にすれば、二値データＡ，Ｂの電位レベル（“Ｈ”／“Ｌ”）を同じとし、かつ、インバータＰ１，Ｎ１の閾値とインバータＰ２，Ｎ２の閾値とを同じにしても、共通導電体１４（１８～２１）に、四つの電位レベルで表される多値データ（四値データ）Ｘを作り出すことができる。
　容量Cpを接地電位に対する容量としたとき、具体的には、表１に示すようになる。
Figure JPOXMLDOC01-appb-T000001
　二値データＡが“０”、二値データＢが“０”のとき、共通導電体１４（１８～２１）に現れる電位Ｘは、（Ｃ１Ｖ１＋Ｃ２Ｖ３）／（Ｃ１＋Ｃ２＋Ｃｐ）となる。
　二値データＡが“０”、二値データＢが“１”のとき、共通導電体１４（１８～２１）に現れる電位Ｘは、（Ｃ１Ｖ１＋Ｃ２Ｖ４）／（Ｃ１＋Ｃ２＋Ｃｐ）となる。
　二値データＡが“１”、二値データＢが“０”のとき、共通導電体１４（１８～２１）に現れる電位Ｘは、（Ｃ１Ｖ２＋Ｃ２Ｖ３）／（Ｃ１＋Ｃ２＋Ｃｐ）となる。
　二値データＡが“１”、二値データＢが“１”のとき、共通導電体１４（１８～２１）に現れる電位Ｘは、（Ｃ１Ｖ２＋Ｃ２Ｖ４）／（Ｃ１＋Ｃ２＋Ｃｐ）となる。
　ここで、チップ１２，１３が送信側となる場合、チップ１２，１３は、同じ機能を有する同種類のチップ（例えば、メモリチップ）となることが多い。また、同種類のチップということは、設計上、仕様も同じでなければならない。
　従って、実際は、図４に示すように、送信回路１５，１６の構成を同一とし、電位Ｖ１，Ｖ３の値（Ｖｄｄ１／Ｖｄｄ２）を、制御信号ＣＯＮＴに基づいて、スイッチ回路ＳＷ１により切り替えられる構成とする。
　また、電位Ｖ２，Ｖ４の値（Ｖｓｓ１／Ｖｓｓ２）を、制御信号ＣＯＮＴに基づいて、スイッチ回路ＳＷ２により切り替えられる構成とする。
　さらに、容量Ｃ１，Ｃ２の値を、制御信号ＣＯＮＴに基づいて、スイッチ回路ＳＷ３により切り替えられる構成とする。
　ところで、高電位Ｖ１と高電位Ｖ３とが同じ値であり、低電位Ｖ２と低電位Ｖ４とが同じ値であるとき、制御信号ＣＯＮＴにより容量Ｃ１と容量Ｃ２とを異ならせる。この場合、Ｖ１～Ｖ４に関しては、スイッチ回路ＳＷ１，ＳＷ２を設けずに、Ｖ１＝Ｖ３＝Ｖｄｄとし、Ｖ２＝Ｖ４＝Ｖｓｓとして、固定してもよい。但し、Ｖｄｄ＞Ｖｓｓである。
　また、容量Ｃ１と容量Ｃ２とが同じ値であるとき、制御信号ＣＯＮＴによりＶ１～Ｖ４を異ならせる。この場合、Ｃ１，Ｃ２に関しては、スイッチ回路ＳＷ３を設けずに、Ｃ１＝Ｃ２＝Ｃfixとして、固定してもよい。
　当然に、Ｖ１～Ｖ４を異ならせると共に、Ｃ１とＣ２を異ならせてもよい。
　尚、二値データＡ，Ｂの“Ｈ”の電位レベルをＶ１及びＶ３よりも高い値にし、二値データＡ，Ｂの“Ｌ”の電位レベルをＶ２及びＶ４よりも低い値にすれば、送信回路１５，１６の動作を高速化できる。
　また、この例は、四つの電位レベルを持つ多値データ（四値データ）Ｘを生成する場合であるが、当然に、四つ以上の電位レベルを持つ多値データ、例えば、八値データ、十六値データ、三十二値データなどを生成することも可能である。
　さらに、チップ数についても限定されることはなく、当然に、三つ以上のチップにより三次元半導体集積回路が構成されていても構わない。
　一例として、図５に、八値データを共通導電体１４（１８～２１）に発生させる場合の等価回路を示す。
　同図において、Ｓ１～Ｓ３は、送信回路、Ａ，Ｂ，Ｃは、二値データ、Ｐ１～Ｐ３及びＮ１～Ｎ３は、それぞれインバータを構成するＭＯＳトランジスタ、Ｃ１，Ｃ２，Ｃ３は、キャパシタ、Ｃｐは、Ｃ１，Ｃ２，Ｃ３以外の共通導電体１４（１８～２１）に発生する容量、Ｘは、共通導電体１４（１８～２１）に現れる八値データである。
　　(4) 　動作例　
　以下、図３の送信回路の動作例を説明する。
　前提条件として、Ｃ１Ｖ１＞Ｃ２Ｖ３＞Ｃ１Ｖ２＞Ｃ２Ｖ４とする。
　仮に、Ｖ１＝Ｖ３＝Ｖｄｄとし、Ｖ２＝Ｖ４＝Ｖｓｓとすると、　
　Ｃ１＞Ｃ２となる。
　また、仮に、Ｃ１＝Ｃ２＝Ｃfixとすると、　
　Ｖ１＞Ｖ３＞Ｖ２＞Ｖ４となる。
　一般的には、チップ上に形成するキャパシタの面積は、論理ゲート（ＭＯＳトランジスタ）の面積よりも大きいため、Ｃ１＝Ｃ２＝Ｃfixとして、Ｖ１～Ｖ４の値を制御するのが、本発明に係わるインターフェース回路を設けることによる面積のオーバーヘッド抑制には効果的である。
　このような前提条件の下で、二値データＡ，Ｂに対して共通導電体にどのような電位が現れるかを示したのが図６である。
　図６によれば、二値データＡが“１”、二値データＢが“１”のとき、共通導電体に現れる電位Ｘは、第一レベル（最小値）になる。この電位レベルは、具体的には、（Ｃ１Ｖ２＋Ｃ２Ｖ４）／（Ｃ１＋Ｃ２＋Ｃｐ）である。
　また、二値データＡが“１”、二値データＢが“０”のとき、共通導電体に現れる電位Ｘは、第一レベルよりも高い第二レベルになる。この電位レベルは、具体的には、（Ｃ１Ｖ２＋Ｃ２Ｖ３）／（Ｃ１＋Ｃ２＋Ｃｐ）である。
　また、二値データＡが“０”、二値データＢが“１”のとき、共通導電体に現れる電位Ｘは、第二レベルよりも高い第三レベルになる。この電位レベルは、具体的には、（Ｃ１Ｖ１＋Ｃ２Ｖ４）／（Ｃ１＋Ｃ２＋Ｃｐ）である。
　最後に、二値データＡが“０”、二値データＢが“０”のとき、共通導電体に現れる電位Ｘは、第四レベル（最大値）になる。この電位レベルは、具体的には、（Ｃ１Ｖ１＋Ｃ２Ｖ３）／（Ｃ１＋Ｃ２＋Ｃｐ）である。
　ところで、Ｖ１～Ｖ４及びＣ１，Ｃ２の値は、動作マージンや安定動作を考慮すれば、それぞれの電位レベルの差が等しくなるように設定するのが好ましい。
　第一レベルと第二レベルとの差Δ１は、　
　Δ１＝｛（Ｃ１Ｖ２＋Ｃ２Ｖ３）／（Ｃ１＋Ｃ２＋Ｃｐ）｝－｛（Ｃ１Ｖ２＋Ｃ２Ｖ４）／（Ｃ１＋Ｃ２＋Ｃｐ）｝　
　　　＝Ｃ２（Ｖ３－Ｖ４）／（Ｃ１＋Ｃ２＋Ｃｐ）　
　である。
　第二レベルと第三レベルとの差Δ２は、　
　Δ２＝｛（Ｃ１Ｖ１＋Ｃ２Ｖ４）／（Ｃ１＋Ｃ２＋Ｃｐ）｝－｛（Ｃ１Ｖ２＋Ｃ２Ｖ３）／（Ｃ１＋Ｃ２＋Ｃｐ）｝　
　　　＝｛Ｃ１（Ｖ１－Ｖ２）－Ｃ２（Ｖ３－Ｖ４）｝／（Ｃ１＋Ｃ２＋Ｃｐ）　
　である。
　第三レベルと第四レベルとの差Δ３は、　
　Δ３＝｛（Ｃ１Ｖ１＋Ｃ２Ｖ３）／（Ｃ１＋Ｃ２＋Ｃｐ）｝－｛（Ｃ１Ｖ１＋Ｃ２Ｖ４）／（Ｃ１＋Ｃ２＋Ｃｐ）｝　
　　　＝Ｃ２（Ｖ３－Ｖ４）／（Ｃ１＋Ｃ２＋Ｃｐ）　
　である。
　従って、Δ１＝Δ２＝Δ３、即ち、　
　Ｃ２（Ｖ３－Ｖ４）＝Ｃ１（Ｖ１－Ｖ２）－Ｃ２（Ｖ３－Ｖ４）　
　Ｖ１－Ｖ２＝２（Ｃ２／Ｃ１）（Ｖ３－Ｖ４）　
　を満たすように、Ｖ１～Ｖ４及びＣ１，Ｃ２の値を設定するのが好ましい。
　容量Ｃ１，Ｃ２に関しては、以下の検討も必要である。
　それぞれの電位レベルの差は、容量Ｃ１，Ｃ２の値が大きいほど、大きくなる。しかし、容量Ｃ１，Ｃ２の値が大きくなると、同時に、二値データＡ，Ｂが入力されてから共通導電体に多値データＸが生成されるまでの時間が長くなる。
　従って、容量Ｃ１，Ｃ２の値は、それぞれの電位レベルの差（マージン）と信号遅延とのトレードオフを考慮して決定する。
　また、容量Ｃ１，Ｃ２は、容量Ｃｐの値を考慮して決定する。
　容量Ｃｐが小さければ、性能を劣化させることなく、容量Ｃ１，Ｃ２を小さくすることができるため、好ましい。この点を考慮すると、図１に示す第一構成（スルーシリコンビア）におけるＣｐは、図２に示す第二構成（ボンディングワイヤ）におけるＣｐよりも小さくなるため、三次元半導体集積回路を構成するに当っては、有利である。
　尚、この例では、四つの電位レベルを持つ多値データ（四値データ）を生成したが、同様の原理により、四つ以上の電位レベルを持つ多値データ、例えば、八値データ、十六値データ、三十二値データなどを生成することも可能である。
　例えば、図５の送信回路の場合、前提条件として、Ｃ１Ｖ１＞Ｃ２Ｖ３＞Ｃ３Ｖ５＞Ｃ１Ｖ２＞Ｃ２Ｖ４＞Ｃ３Ｖ６とすると、
　二値データＡ，Ｂ，Ｃが“１”，“１”，“１”のとき、共通導電体に現れる電位Ｘは、第一レベル（最小値）＝（Ｃ１Ｖ２＋Ｃ２Ｖ４＋Ｃ３Ｖ６）／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃｐ）となる。
　二値データＡ，Ｂ，Ｃが“１”，“１”，“０”のとき、共通導電体に現れる電位Ｘは、第二レベル＝（Ｃ１Ｖ２＋Ｃ２Ｖ４＋Ｃ３Ｖ５）／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃｐ）となる。
　二値データＡ，Ｂ，Ｃが“１”，“０”，“１”のとき、共通導電体に現れる電位Ｘは、第三レベル＝（Ｃ１Ｖ２＋Ｃ２Ｖ３＋Ｃ３Ｖ６）／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃｐ）となる。
　二値データＡ，Ｂ，Ｃが“１”，“０”，“０”のとき、共通導電体に現れる電位Ｘは、第四レベル＝（Ｃ１Ｖ２＋Ｃ２Ｖ３＋Ｃ３Ｖ５）／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃｐ）となる。
　二値データＡ，Ｂ，Ｃが“０”，“１”，“１”のとき、共通導電体に現れる電位Ｘは、第五レベル＝（Ｃ１Ｖ１＋Ｃ２Ｖ４＋Ｃ３Ｖ６）／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃｐ）となる。
　二値データＡ，Ｂ，Ｃが“０”，“１”，“０”のとき、共通導電体に現れる電位Ｘは、第六レベル＝（Ｃ１Ｖ１＋Ｃ２Ｖ４＋Ｃ３Ｖ５）／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃｐ）となる。
　二値データＡ，Ｂ，Ｃが“０”，“０”，“１”のとき、共通導電体に現れる電位Ｘは、第七レベル＝（Ｃ１Ｖ１＋Ｃ２Ｖ３＋Ｃ３Ｖ６）／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃｐ）となる。
　二値データＡ，Ｂ，Ｃが“０”，“０”，“０”のとき、共通導電体に現れる電位Ｘは、第八レベル（最大値）＝（Ｃ１Ｖ１＋Ｃ２Ｖ３＋Ｃ３Ｖ５）／（Ｃ１＋Ｃ２＋Ｃ３＋Ｃｐ）となる。
　　(5) 　受信回路　
　図７は、受信回路の第一例を示している。
　この受信回路１７は、四つの電位レベルを有する多値データ（四値データ）Ｘを二値データＡ，Ｂに戻す機能を有する。
　共通導電体からの多値データＸは、インバータ２２の入力端及びＮＤＲ（負性微分抵抗）回路２４のコントロール端子ＣＯに入力される。インバータ２２の論理反転しきい値電圧は、多値データＸの第二電位レベルと第三電位レベルの間になるようにする。インバータ２２の出力信号は、二値データＡになる。ＮＤＲ回路２４の一方の端子は接地点Ｖｓｓに接続される。ＮＤＲ回路２４と電源端子Ｖｄｄとの間には、抵抗素子２５が接続される。ＮＤＲ回路２４と抵抗素子２５が接続されるノード２３からは、二値データＢが出力される。二値データＢは、バッファ２６により増幅される。
　ＮＤＲ回路２４は、コントロール端子ＣＯに加わる電圧の増加に対してノード２３と接地点Ｖｓｓの間を流れる電流量が減少する負性微分抵抗特性を部分的に持つＮＤＲ素子から構成される。ＮＤＲ素子は、トンネルダイオードや共鳴トンネルダイオード、単一電子素子などにより構成される。
　また、ＮＤＲ回路２４は、ＣＭＯＳ回路の貫通電流と、Ｎチャネル型ＭＯＳトランジスタとの組み合わせなどによっても実現できる。
　ＮＤＲ回路２４の特性を図８に示しておく。
　ＮＤＲ回路２４は、コントロール端子電圧の増加に対して負性微分抵抗特性が少なくとも１回表れる必要がある。即ち、ＮＤＲ回路２４は、コントロール端子電圧の増加につれて、電流量が小→大→小→大と変化するように設計される。この時、四つの電位レベルに、電流量の小／大のピークを一致させるのが好ましい。
　ＮＤＲ回路２４を使用すると、受信回路の面積を小さくすることができる。
　次に、受信回路の動作について説明する。
　まず、送信回路に入力される二値データＡ，Ｂと共通導電体の電位レベルＸとの関係は、図９に示すようになるものとする。この共通導電体の電位レベルＸを図７の受信回路で受けると、受信回路から出力される二値信号Ａ，Ｂは、図１０に示すようになる。
　即ち、インバータ２２の閾値は、第二レベルと第三レベルの間に設定されるため、共通導電体の電位レベルＸが第一及び第二レベルのときは、二値データＡは、“１”になり、共通導電体の電位レベルＸが第三及び第四レベルのときは、二値データＡは、“０”になる。
　また、共通導電体の電位レベルＸが第一レベルのときは、ＮＤＲ回路２４に流れる電流量が小さくなるため、二値データＢとしては、“１”になる。
　また、共通導電体の電位レベルＸが第二レベルのときは、ＮＤＲ回路２４に流れる電流量が大きくなるため、二値データＢは、“０”になる。
　また、共通導電体の電位レベルＸが第三レベルのときは、ＮＤＲ回路２４に流れる電流量が小さくなるため、二値データＢとしては、“１”になる。
　また、共通導電体の電位レベルＸが第四レベルのときは、ＮＤＲ回路２４に流れる電流量が大きくなるため、二値データＢは、“０”になる。
　これにより、図９に示す送信回路側の二値データＡ，Ｂと、図１０に示す受信回路側の二値データＡ，Ｂとの対応がとれる。即ち、一つの共通導電体を用いた多重伝送によるデータ送受信が正確に行われる。
　図１１は、受信回路の第二例を示している。
　この受信回路１７は、八つの電位レベルを有する多値データ（八値データ）Ｘを二値データＡ，Ｂ，Ｃに戻す機能を有する。
　共通導電体からの多値データＸは、インバータ２２の入力端及びＮＤＲ回路２４－１，２４－２のコントロール端子ＣＯに入力される。インバータ２２の出力信号は、二値データＡになる。
　ＮＤＲ回路２４－１の一方の端子は接地点Ｖｓｓに接続される。ＮＤＲ回路２４－１と電源端子Ｖｄｄとの間には、抵抗素子２５－１が接続される。ＮＤＲ回路２４－１と抵抗素子２５－１が接続されるノード２３－１からは、二値データＢが出力される。二値データＢは、バッファ２６－１により増幅される。
　ＮＤＲ回路２４－２の一方の端子は接地点Ｖｓｓに接続される。ＮＤＲ回路２４－２と電源端子Ｖｄｄとの間には、抵抗素子２５－２が接続される。ＮＤＲ回路２４－２と抵抗素子２５－２が接続されるノード２３－２からは、二値データＣが出力される。二値データＣは、バッファ２６－２により増幅される。
　ＮＤＲ回路２４－１，２４－２は、コントロール端子ＣＯに加わる電圧の増加に対して、ノード２３－１と接地点Ｖｓｓ、ノード２３－２と接地点Ｖｓｓの間の電流量が減少する負性微分抵抗特性を部分的に持つＮＤＲ素子から構成される。ＮＤＲ素子は、トンネルダイオードや共鳴トンネルダイオード、単一電子素子などにより構成される。
　また、ＮＤＲ回路２４－１，２４－２は、ＣＭＯＳ回路の貫通電流と、Ｎチャネル型ＭＯＳトランジスタとの組み合わせなどによっても実現できる。
　ＮＤＲ回路２４－１，２４－２の特性を図１２に示しておく。
　ＮＤＲ回路２４－１は、コントロール端子電圧の増加に対して負性微分抵抗特性が少なくとも１回表れる必要がある。即ち、ＮＤＲ回路２４－１は、コントロール端子電圧の増加につれて、電流量が小→大→小→大と変化するように設計される。
　この時、第一、第二、第五及び第六レベルに、電流量の小のピークを一致させ、かつ、第三、第四、第七及び第八レベルに、電流量の大のピークを一致させるのが好ましい。
　ＮＤＲ回路２４－２は、コントロール端子電圧の増加に対して負性微分抵抗特性が少なくとも３回表れる必要がある。即ち、ＮＤＲ回路２４－２は、コントロール端子電圧の増加につれて、電流量が小→大→小→大→小→大→小→大と変化するように設計される。
　この時、第一、第三、第五及び第七レベルに、電流量の小のピークを一致させ、かつ、第二、第四、第六及び第八レベルに、電流量の大のピークを一致させるのが好ましい。
　ＮＤＲ回路２４－１，２４－２を使用すると、受信回路の面積を小さくすることができる。
　次に、受信回路の動作について説明する。
　まず、送信回路に入力される二値データＡ，Ｂ，Ｃと共通導電体の電位レベルＸとの関係は、図１３に示すようになるものとする。この共通導電体の電位レベルＸを図１１の受信回路で受けると、受信回路から出力される二値信号Ａ，Ｂ，Ｃは、図１４に示すようになる。
　即ち、インバータ２２の閾値は、第四レベルと第五レベルの間に設定されるため、共通導電体の電位レベルＸが第一乃至第四レベルのときは、二値データＡは、“１”になり、共通導電体の電位レベルＸが第五乃至第八レベルのときは、二値データＡは、“０”になる。
　また、共通導電体の電位レベルＸが第一レベルのときは、ＮＤＲ回路２４－１に流れる電流量が小さくなるため、二値データＢとしては、“１”になる。共通導電体の電位レベルＸが第一レベルのときは、ＮＤＲ回路２４－２に流れる電流量が小さくなるため、二値データＣとしては、“１”になる。
　また、共通導電体の電位レベルＸが第二レベルのときは、ＮＤＲ回路２４－１に流れる電流量が小さくなるため、二値データＢとしては、“１”になる。共通導電体の電位レベルＸが第二レベルのときは、ＮＤＲ回路２４－２に流れる電流量が大きくなるため、二値データＣは、“０”になる。
　また、共通導電体の電位レベルＸが第三レベルのときは、ＮＤＲ回路２４－１に流れる電流量が大きくなるため、二値データＢは、“０”になる。共通導電体の電位レベルＸが第三レベルのときは、ＮＤＲ回路２４－２に流れる電流量が小さくなるため、二値データＣとしては、“１”になる。
　また、共通導電体の電位レベルＸが第四レベルのときは、ＮＤＲ回路２４－１に流れる電流量が大きくなるため、二値データＢは、“０”になる。共通導電体の電位レベルＸが第四レベルのときは、ＮＤＲ回路２４－２に流れる電流量が大きくなるため、二値データＣは、“０”になる。
　また、共通導電体の電位レベルＸが第五レベルのときは、ＮＤＲ回路２４－１に流れる電流量が小さくなるため、二値データＢとしては、“１”になる。共通導電体の電位レベルＸが第五レベルのときは、ＮＤＲ回路２４－２に流れる電流量が小さくなるため、二値データＣとしては、“１”になる。
　また、共通導電体の電位レベルＸが第六レベルのときは、ＮＤＲ回路２４－１に流れる電流量が小さくなるため、二値データＢとしては、“１”になる。共通導電体の電位レベルＸが第六レベルのときは、ＮＤＲ回路２４－２に流れる電流量が大きくなるため、二値データＣは、“０”になる。
　また、共通導電体の電位レベルＸが第七レベルのときは、ＮＤＲ回路２４－１に流れる電流量が大きくなるため、二値データＢは、“０”になる。共通導電体の電位レベルＸが第七レベルのときは、ＮＤＲ回路２４－２に流れる電流量が小さくなるため、二値データＣとしては、“１”になる。
　また、共通導電体の電位レベルＸが第八レベルのときは、ＮＤＲ回路２４－１に流れる電流量が大きくなるため、二値データＢは、“０”になる。共通導電体の電位レベルＸが第八レベルのときは、ＮＤＲ回路２４－２に流れる電流量が大きくなるため、二値データＣは、“０”になる。
　これにより、図１３に示す送信回路側の二値データＡ，Ｂ，Ｃと、図１４に示す受信回路側の二値データＡ，Ｂ，Ｃとの対応がとれる。即ち、一つの共通導電体を用いた多重伝送によるデータ送受信が正確に行われる。
　図１５は、受信回路の第三例を示している。
　この受信回路１７は、四つの電位レベルを有する多値データ（四値データ）Ｘを二値データＡ，Ｂに戻す機能を有する。
　第三例は、ＮＤＲ回路を、ＮＤＲ素子を用いずに、ＣＭＯＳ回路の貫通電流と、ＮチャネルＭＯＳトランジスタとの組み合わせにより構成する点に特徴を有する。
　共通導電体からの多値データＸは、インバータ２２の入力端、ＰチャネルＭＯＳトランジスタ３２のゲート端、及び、ＮチャネルＭＯＳトランジスタ３３，３４のゲート端に、それぞれ入力される。インバータ２２の出力信号は、二値データＡになる。ＭＯＳトランジスタ３３のソース端は、接地点Ｖｓｓに接続される。
　ＭＯＳトランジスタ３２のソース端と電源端子Ｖｄｄとの間には、ＰチャネルＭＯＳトランジスタ３１が接続される。ＭＯＳトランジスタ３１のゲート端には、ゲート電位Ｖｂが印加される。二つのＭＯＳトランジスタ３１，３２の接続点からは、二値データＢが出力される。二値データＢは、バッファ２６により増幅される。
　ＭＯＳトランジスタ３４のソース端は、接地点Ｖｓｓに接続され、そのドレイン端は、二つのＭＯＳトランジスタ３１，３２の接続点に接続される。
　この受信回路において、多値データＸの電位レベルが第一レベル（最小値）であるときは、二値データＡの値は、“１”になる。また、ノードＮを充電する能力がノードＮを放電する能力よりも高くなり、二値データＢの値は、“１”になる。
　また、多値データＸの電位レベルが第二レベルであるときは、二値データＡの値は、“１”になる。また、ノードＮを放電する能力がノードＮを充電する能力よりも高くなり、二値データＢの値は、“０”になる。
　また、多値データＸの電位レベルが第三レベルであるときは、二値データＡの値は、“０”になる。また、ノードＮを充電する能力がノードＮを放電する能力よりも高くなり、二値データＢの値は、“１”になる。
　さらに、多値データＸの電位レベルが第四レベル（最大値）であるときは、二値データＡの値は、“０”になる。また、ノードＮを放電する能力がノードＮを充電する能力よりも高くなり、二値データＢの値は、“０”になる。
　尚、ＰチャネルＭＯＳトランジスタ３１のゲート電位Ｖｂは一定である。
　ＣＭＯＳ回路３２，３３の貫通電流及びＮチャネルＭＯＳトランジスタ３４の電流特性は、多値データＸの値に応じて上述の二値データＢが得られるように、予めそれらの特性が決定される。すなわち、ＭＯＳトランジスタ３２、３３で構成されるＣＭＯＳインバータの論理反転閾値が、多値データＸの第二電位レベル付近になるように、ＭＯＳトランジスタ３２、３３の閾値電圧や電流を調整する。また、ＮチャネルＭＯＳトランジスタ３４の閾値電圧が、多値データＸの第三電位レベル付近になるように調整する。また、ＣＭＯＳ回路３２，３３の特性及びＮチャネルＭＯＳトランジスタ３４の特性は、チャネルの不純物濃度や、基板バイアスの値などを変化させることにより変更可能である。
　第三例は、高価なＮＤＲ素子を用いないため、本発明に係わるシステムを低コストで実現できる、というメリットがある。
　図１６は、受信回路の第四例を示している。
　この受信回路１７は、四つの電位レベルを有する多値データ（四値データ）Ｘを二値データＡ，Ｂに戻す機能を有する。
　第四例は、受信回路を、ＮＤＲ素子を用いずに、ＣＭＯＳロジック回路、即ち、三つのＣＭＯＳインバータと二つのエクスクルーシブノア(Ex-NOR)により構成する点に特徴を有する。
　共通導電体からの多値データＸは、三つのインバータ４１，４２，４３の入力端に入力される。二つのインバータ４１，４３の出力信号は、エクスクルーシブノア４４の入力端に入力される。また、インバータ４２の出力信号及びエクスクルーシブノア４４の出力信号は、エクスクルーシブノア４５の入力端に入力される。
　インバータ４２の出力信号は、二値データＡになり、エクスクルーシブノア４５の出力信号は、二値データＢになる。
　次に、受信回路の動作について説明する。
　まず、図１７に示すように、多値データＸの電位レベルが第一レベル（最小値）であるときは、三つのインバータ４１，４２，４３の出力信号Ｘ１，Ｘ２，Ｘ３は、全て、“１”になる。このため、二値データＡ，Ｂの値は、共に、“１”になる。
　また、多値データＸの電位レベルが第二レベルであるときは、インバータ４１の出力信号Ｘ１は、“０”になり、インバータ４２，４３の出力信号Ｘ２，Ｘ３は、“１”になる。このため、二値データＡの値は“１”になり、二値データＢの値は、“０”になる。
　また、多値データＸの電位レベルが第三レベルであるときは、インバータ４１，４２の出力信号Ｘ１，Ｘ２は、“０”になり、インバータ４３の出力信号Ｘ３は、“１”になる。このため、二値データＡの値は“０”になり、二値データＢの値は、“１”になる。
　さらに、多値データＸの電位レベルが第四レベル（最大値）であるときは、三つのインバータ４１，４２，４３の出力信号Ｘ１，Ｘ２，Ｘ３は、全て、“０”になる。このため、二値データＡの値は“０”になり、二値データＢの値は、“０”になる。
　尚、インバータ４１，４２，４３の閾値は、多値データＸの値に応じて上述の二値データＢが得られるように、予めそれらの特性が決定される。また、インバータ４１，４２，４３の特性は、それらを構成するＭＯＳトランジスタのチャネル長及びチャネル幅を変えたり、電源端子とＰチャネルＭＯＳトランジスタとの間又は接地点とＮチャネルＭＯＳトランジスタとの間に抵抗を付加したりして、変えることが可能である。
　第四例は、高価なＮＤＲ素子を用いないため、本発明に係わるシステムを低コストで実現できると共に、貫通電流を発生させないため、第三例に比べて消費電力を抑えられる、というメリットがある。
　　(6) 　その他　
　上述の例では、主に共通導電体に四つの電位レベルの多値データを発生させたが、同様の原理により、当然に、四つ以上の電位レベルを持つ多値データを共通導電体に発生させることも可能である。
　また、チップ数が三つの場合について説明したが、当然に、これ以上のチップにより三次元半導体集積回路が構成されていても構わない。
　　(7) 　その他の送信回路の例　
　複数の二値データを一つの多値データに変換するに当っては、トランジスタに流れる電流レベルを変えることで多値化することも可能である。
　三次元半導体集積回路の構成は、電位レベルで多値化する場合と同様に、図１又は図２に示すようになる。以下では、送信回路について説明する。
　図１８は、送信回路の第一例を示している。　
　送信回路１５は、二値データＡが入力され、二値データＡの値に基づいて、第一電流により共通導電体１４（１８～２１）を充電する動作及び第二電流により共通導電体１４（１８～２１）を放電する動作のうちの一つを行うインバータＰ１，Ｎ１から構成される。
　送信回路１６は、二値データＢが入力され、二値データＢの値に基づいて、第三電流により共通導電体１４（１８～２１）を充電する動作及び第四電流により共通導電体１４（１８～２１）を放電する動作のうちの一つを行うインバータＰ２，Ｎ２から構成される。
　ここで、本発明では、送信回路１５，１６に関し、第一及び第四電流の値の大きさは互いに異なり、第二及び第三電流の値の大きさは互いに異なる。また、第一電流に対する第四電流の値の大きさ、及び、第二電流に対する第三電流の値の大きさに関して、その大小関係は、各電流の向きを同じ方向としたときのものである。
　第一乃至第四電流の値は、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２のサイズ（チャネル長及びチャネル幅）や閾値と、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のサイズ（チャネル長及びチャネル幅）や閾値とを、互いに異ならせることにより変えることができる。
　この場合、各トランジスタに流せる電流レベルにより多値化を行うので、高電位Ｖ１の値と高電位Ｖ３の値を同じにし、かつ、低電位Ｖ２の値と低電位Ｖ４の値を同じにすることが可能である。
　動作について説明する。
　例えば、ＭＯＳトランジスタＰ１のドレイン電流をＩｄＰ１とし、ＭＯＳトランジスタＰ２のドレイン電流をＩｄＰ２とし、ＭＯＳトランジスタＮ１のドレイン電流をＩｄＮ１とし、ＭＯＳトランジスタＮ２のドレイン電流をＩｄＮ２とすると、　
　｜ＩｄＰ１｜＞｜ＩｄＮ２｜、　及び、　｜ＩｄＮ１｜＞｜ＩｄＰ２｜　
　を満たすようにする。
　この時、二値データＡが“１”であり、二値データＢが“１”であると、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２が共にオンとなるため、共通導電体１４（１８～２１）は両方のＮチャネルＭＯＳトランジスタによって放電され、現れる電圧レベルは、第一レベル（最小値）となる。
　また、二値データＡが“１”であり、二値データＢが“０”であると、ＮチャネルＭＯＳトランジスタＮ１がオンとなり、ＰチャネルＭＯＳトランジスタＰ２がオンとなる。ここで、ＭＯＳトランジスタＮ１による共通導電体１４（１８～２１）放電能力は、ＭＯＳトランジスタＰ２による共通導電体１４（１８～２１）充電能力よりも勝るため、共通導電体１４（１８～２１）に現れる電圧レベルは、第二レベルとなる。
　また、二値データＡが“０”であり、二値データＢが“１”であると、ＰチャネルＭＯＳトランジスタＰ１がオンとなり、ＮチャネルＭＯＳトランジスタＮ２がオンとなる。ここで、ＭＯＳトランジスタＰ１による共通導電体１４（１８～２１）充電能力は、ＭＯＳトランジスタＮ２による共通導電体１４（１８～２１）放電能力よりも勝るため、共通導電体１４（１８～２１）に現れる電圧レベルは、第三レベルとなる。
　さらに、二値データＡが“０”であり、二値データＢが“０”であると、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２が共にオンとなるため、共通導電体１４（１８～２１）は両方のＰチャネルＭＯＳトランジスタによって充電され、現れる電圧レベルは、第四レベル（最大値）となる。
　受信回路１７は、送信回路１５，１６によって共通導電体１４（１８～２１）に四つの電流レベルとして現れる多値データ（四値データ）を二値データＡ，Ｂに戻す機能を有する。
　この送信回路例で多値化する場合は、二値データＡ，Ｂが異なるときに貫通電流が発生するが、電圧レベルで多値化するときに必要なキャパシタを省略できるため、本システムに必要な回路面積を小さくすることができる、というメリットを有する。また、電流が流れるのは二値データＡ，Ｂが異なる場合だけであり、流れる電流も、低い電流レベルのトランジスタで決まるため、消費電力はそれほど大きくならない。
　上述の例は、四つの電流レベルを持つ多値データ（四値データ）Ｘを生成する場合であるが、当然に、四つ以上の電流レベルを持つ多値データ、例えば、八値データ、十六値データ、三十二値データなどを生成することも可能である。
　さらに、チップ数についても限定されることはなく、当然に、三つ以上のチップにより三次元半導体集積回路が構成されていても構わない。
　図１９は、送信回路の第二例を示している。　
　送信回路１５は、二値データＡが入力され、二値データＡの値に基づいて、第一電流により共通導電体１４（１８～２１）を放電する動作を行うＮチャネルＭＯＳトランジスタＮ１から構成される。
　送信回路１６は、二値データＢが入力され、二値データＢの値に基づいて、第二電流により共通導電体１４（１８～２１）を放電する動作を行うＮチャネルＭＯＳトランジスタＮ２から構成される。
　ここで、本発明では、送信回路１５，１６に関し、第一及び第二電流の値は、互いに異なる。
　第一乃至第二電流の値は、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のサイズ（チャネル長及びチャネル幅）や閾値を、互いに異ならせることにより変えることができる。
　この場合、低電位Ｖ２の値と低電位Ｖ４の値を同じにすることが可能である。
　動作について説明する。
　例えば、ＭＯＳトランジスタＮ１のドレイン電流をＩｄＮ１とし、ＭＯＳトランジスタＮ２のドレイン電流をＩｄＮ２とし、　
　ＩｄＮ１＞ＩｄＮ２　
　と仮定する。
　この時、二値データＡが“１”であり、二値データＢが“１”であると、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２が共にオンとなるため、共通導電体１４（１８～２１）に現れる電流Ｘは、ＩｄＮ１＋ＩｄＮ２となり、第四レベル（最大値）となる。
　また、二値データＡが“１”であり、二値データＢが“０”であると、ＮチャネルＭＯＳトランジスタＮ１がオンとなり、ＮチャネルＭＯＳトランジスタＮ２がオフとなる。共通導電体１４（１８～２１）に現れる電流Ｘは、ＩｄＮ１となり、第三レベルとなる。
　また、二値データＡが“０”であり、二値データＢが“１”であると、ＮチャネルＭＯＳトランジスタＮ１がオフとなり、ＮチャネルＭＯＳトランジスタＮ２がオンとなる。共通導電体１４（１８～２１）に現れる電流Ｘは、ＩｄＮ２となり、第二レベルとなる。
　さらに、二値データＡが“０”であり、二値データＢが“０”であると、ＮチャネルＭＯＳトランジスタＮ１，Ｎ２が共にオフとなるため、共通導電体１４（１８～２１）に現れる電流Ｘは、リーク電流の他はほとんど流れず、第一レベル（最小値）となる。
　共通導電体１４（１８～２１）を流れる電流は、高電位電源と共通導電体１４（１８～２１）の間に挿入された負荷抵抗２７を通して電圧に変換される。
　受信回路１７は、送信回路１５，１６によって共通導電体１４（１８～２１）に四つの電流レベルとして現れる多値データ（四値データ）を二値データＡ，Ｂに戻す機能を有する。
　なお、電流を流すトランジスタを、ＮチャネルＭＯＳトランジスタの替わりに高電位電源と共通導電体１４（１８～２１）の間にＰチャネルＭＯＳトランジスタを挿入して用いることもできる。その場合は、二値データＡ、Ｂが“０”である場合に電流が流れる。またその場合は、負荷抵抗２７は共通導電体１４（１８～２１）と低電位電源の間に挿入される。
　電流レベルで多値化する場合は、電流が発生するが、必要なトランジスタ数を減らせるため、本システムに必要な回路面積を小さくすることができる、というメリットを有する。
　上述の例は、四つの電流レベルを持つ多値データ（四値データ）Ｘを生成する場合であるが、当然に、四つ以上の電流レベルを持つ多値データ、例えば、八値データ、十六値データ、三十二値データなどを生成することも可能である。
　さらに、チップ数についても限定されることはなく、当然に、三つ以上のチップにより三次元半導体集積回路が構成されていても構わない。
　３．　双方向多値伝送
　本発明では、複数のチップ内の半導体集積回路からの複数の二値データを多値データに変換し、これを一つの共通導電体により別のチップへ送る技術を提案する。
　ここで、複数のチップ間でデータ転送を行うに当っては、双方向データ伝送が必要となる場合がある。ここでは、一つのチップ内の半導体集積回路からの複数の二値データを多値データに変換し、これを一つの共通導電体により複数のチップへ送るためのシステムについて説明する。
　このシステムを本発明のシステムと組み合わせれば、双方向多値伝送が可能になる。
　　(1) 　第一構成　
　図２０は、第一構成に係わる三次元半導体集積回路を示している。
　これは、複数のチップを接続する共通導電体がスルーシリコンビアである三次元半導体集積回路である。
　三つのチップ（半導体基板）１１，１２，１３は、チップ面に対して垂直方向に積み重ねられる。本例では、最も下のチップ１１を送信側とし、残りの二つのチップ１２，１３を受信側とする場合について説明する。ただし、受信側、送信側のチップの位置関係はこれに限定するものではなく、送信側のチップを最も上としたり、受信側のチップの間に挟むようにしたりすることも、同様の技術を用いて容易に構成できる。
　チップ１１は、送信回路１５，１６を有する。
　送信回路１５は、チップ１１からチップ１２，１３へ転送する二値データＡを受け、これを処理して共通導電体としてのスルーシリコンビア１４に出力する。
　送信回路１６は、チップ１１からチップ１２，１３へ転送する二値データＢを受け、これを処理して共通導電体としてのスルーシリコンビア１４に出力する。
　チップ１２，１３は、受信回路１７を有する。
　受信回路１７は、スルーシリコンビア１４に現れる多値データＸを受け、これを二値データＡ，Ｂに戻す機能を有する。
　ここで、チップ１１，１２，１３のサイズについては、特に限定されない。
　同図では、全て同じサイズで記載しているが、全てを互いに異なるサイズを有していてもよい。また、チップ１２，１３を同じサイズとし、チップ１１のサイズをチップ１２，１３のサイズより大きくしてもよい。
　また、チップ１１，１２，１３の種類（機能）についても、特に限定されない。
　例えば、チップ１１を、制御回路を有するロジックチップ（例えば、ＣＰＵ）とし、チップ１２，１３を、チップ１１内の制御回路により制御されるメモリチップ（例えば、フラッシュメモリチップ）とすれば、大メモリ容量の三次元メモリシステムを構築することができる。
　　(2) 　第二構成　
　図２１は、第二構成に係わる三次元半導体集積回路を示している。
　これは、複数のチップを接続する共通導電体がボンディングワイヤである三次元半導体集積回路である。
　三つのチップ（半導体基板）１１，１２，１３は、チップ面に対して垂直方向に積み重ねられる。本例では、最も下のチップ１１を送信側とし、残りの二つのチップ１２，１３を受信側とする場合について説明する。ただし、受信側、送信側のチップの位置関係はこれに限定するものではなく、送信側のチップを最も上としたり、受信側のチップの間に挟むようにしたりすることも、同様の技術を用いて容易に構成できる。
　チップ１１は、送信回路１５，１６を有する。
　送信回路１５は、チップ１１からチップ１２，１３へ転送する二値データＡを受け、これを処理して共通導電体としてのボンディングワイヤ２０及びパッド２１に出力する。
　送信回路１６は、チップ１１からチップ１２，１３へ転送する二値データＢを受け、これを処理して共通導電体としてのボンディングワイヤ２０及びパッド２１に出力する。
　チップ１２，１３は、受信回路１７を有する。
　受信回路１７は、ボンディングワイヤ１８，１９に現れる多値データＸを受け、これを二値データＡ，Ｂに戻す機能を有する。
　ここで、チップ１１，１２，１３のサイズについては、特に限定されない。
　同図では、全て同じサイズで記載しているが、全てを互いに異なるサイズを有していてもよい。また、チップ１２，１３を同じサイズとし、チップ１１のサイズをチップ１２，１３のサイズより大きくしてもよい。
　また、チップ１１，１２，１３の種類（機能）についても、特に限定されない。
　例えば、チップ１１を、制御回路を有するロジックチップ（例えば、ＣＰＵ）とし、チップ１２，１３を、チップ１１内の制御回路により制御されるメモリチップ（例えば、フラッシュメモリチップ）とすれば、大メモリ容量の三次元メモリシステムを構築することができる。
　　(3) 　送信回路及び受信回路　
　送信回路については、上述の「電位レベルで多値化する場合」及び「電流レベルで多値化する場合」で説明した送信回路を使用することができる。また、受信回路については、複数の電位レベル又は複数の電流レベルを二値データに戻す機能を有する回路（例えば、図７、図１５、図１６など）により構成することができる。
　４．　バッファ　
　本発明において、共通導電体における多値データの伝送距離が長い場合、多値データの信号強度が低下する場合がある。
　そのような場合には、共通導電体にバッファを接続することも可能である。
　例えば、図２２に示すように、チップＣＰ１が制御回路を有するロジックチップであり、チップＣＰ２～ＣＰ４がチップＣＰ１の制御回路により制御されるメモリチップである場合、チップＣＰ２～ＣＰ４のそれぞれに、送信回路１５，１６，Ｓ及びバッファ５１を付加する。
　そして、チップＣＰ３，ＣＰ４からチップＣＰ１にデータを転送するとき、チップＣＰ３，ＣＰ４とチップＣＰ１との間のチップＣＰ２のバッファ５１を活性化させ、共通導電体１４（１８～２２）に現れる多値データを増幅する。
　これにより、共通導電体における多値データの伝送距離が長い場合であっても、信号強度が低下することがない。
　尚、バッファ５１としては、図２３に示すような、オペアンプを利用したユニティゲインバッファや、図２４に示すような、ゲインが－１程度の増幅器などから構成することができる。但し、図２４の増幅器の場合は、信号レベル（論理）が反転することに注意する必要がある。
　５．　変形例　
　本発明の三次元半導体集積回路は、キャパシタを必須要件とする。しかし、キャパシタは、大きな面積を必要とすると共に、半導体基板上に形成される内部回路に悪影響を与える可能性がある。また、キャパシタを形成するプロセスが別途必要になり、これが製造コスト増加の原因となる。
　ここでは、スルーシリコンビアを有する三次元半導体集積回路において、二つのチップのうち、一方側のチップのスルーシリコンビアと他方側のチップの電極との間にキャパシタを形成し、面積のオーバーヘッドの縮小、内部回路への悪影響の防止、及び、製造コストの低下を実現する技術について説明する。
　(1) 　第一変形例　
　図２５は、第一変形例の構成を示している。
　第一変形例は、積み重ねられた二つのチップＣＰ１，ＣＰ２のうち、下側のチップＣＰ１から上側のチップＣＰ２にデータを転送する例である。
　チップＣＰ１，ＣＰ２は、同じ向きで積み重ねられる。
　チップＣＰ１は、半導体基板５２と、半導体基板５２上に形成される送信回路７１，７２と、送信回路７１，７２を覆う半導体基板５２上の絶縁層５３，５４と、絶縁層５４上の電極Ｅ１，Ｅ２とから構成される。
　チップＣＰ２は、半導体基板５２と、半導体基板５２上に形成される受信回路７３と、受信回路７３を覆う半導体基板５２上の絶縁層５３，５４と、半導体基板５２を貫通するスルーシリコンビア１４とから構成される。
　チップＣＰ１，ＣＰ２間には、絶縁層（酸化シリコン、窒化シリコンなどの絶縁体）５５が満たされる。
　絶縁層５５は、高誘電率を有する材料、いわゆるHigh-k材料から構成されるのが好ましい。また、絶縁層５５は、チップＣＰ１，ＣＰ２を接着する接着剤としての機能を有しているのが好ましい。
　また、図２６に示すように、電極間誘電体としての絶縁層５５と、接着剤５６とを、それぞれ別個に設けてもよい。電極間誘電体は、絶縁層５３，５４の誘電率よりも高い誘電率を有している。接着剤は、例えば、有機材料から構成される。
　さらに、絶縁層５５に代えて空気層をチップＣＰ１，ＣＰ２間に配置してもよい。
　チップＣＰ２のスルーシリコンビア１４は、チップＣＰ１の電極Ｅ１，Ｅ２の直上に配置される。また、チップＣＰ１の電極Ｅ１，Ｅ２とチップＣＰ２のスルーシリコンビアとの間には、絶縁層５５が配置される。即ち、二つのチップＣＰ１，ＣＰ２は、キャパシタＣ１，Ｃ２により電気的に接続される。
　キャパシタＣ１，Ｃ２の静電容量の値は、互いに異なる。
　また、スルーシリコンビア１４のサイズ（チップＣ１，Ｃ２の積み重ね方向に垂直な方向のサイズ）は、キャパシタＣ１，Ｃ２を形成するのに十分な大きさを有するため、キャパシタＣ１，Ｃ２を必須要件としても面積のオーバーヘッドが生じることはない。
　図２７は、信号転送の原理を示す図である。
　データＡは、図２５又は図２６の送信回路７１から送信される二値データであり、データＢは、図２５又は図２６の送信回路７２から送信される二値データである。
　ＴＳＶ（１４）は、図２５又は図２６のスルーシリコンビア１４である。キャパシタＣ１の容量は、Ｃとし、キャパシタＣ２の容量は、２Ｃとする。
　この時、スルーシリコンビアＴＳＶ（１４）には、四つの電位レベルで表される多値データ（四値データ）Ｘが作り出される。
　具体的には、表２に示すようになる。
Figure JPOXMLDOC01-appb-T000002
　まず、図示しないプルダウン用のＮチャネルＭＯＳトランジスタを用いてスルーシリコンビアＴＳＶ（１４）を０Ｖに初期設定する。
　ここで、二値データＡ，Ｂが共に“０”であるときは、スルーシリコンビアＴＳＶ（１４）の電位Ｘは、０Ｖのままである。
　二値データＡが“１”、二値データＢが“０”であるときは、スルーシリコンビアＴＳＶ（１４）の電位Ｘは、ＣＶになる。
　二値データＡが“０”、二値データＢが“１”であるときは、スルーシリコンビアＴＳＶ（１４）の電位Ｘは、２ＣＶになる。
　また、二値データＡ，Ｂが共に“１”であるときは、スルーシリコンビアＴＳＶ（１４）の電位Ｘは、３ＣＶになる。
　このように、二値データＡ，Ｂの値に依存して、スルーシリコンビアＴＳＶ（１４）には、それぞれ異なる電位（多値データＸ）が現れる。また、図２５又は図２６のチップＣ２の受信回路７３は、多値データＸを二値データＡ，Ｂに戻す機能を有する。
　従って、第一変形例では、スルーシリコンビアを用いた多値伝送において、面積のオーバーヘッドの縮小、内部回路への悪影響の防止、及び、製造コストの低下を実現できる。
　ところで、上述の第一変形例では、二つの二値データＡ，Ｂを四値データＸにする例であるが、同様の原理により、Ｎ（Ｎは二以上の自然数）個の二値データを、スルーシリコンビアに２Ｎ値データとして発生させることができる。
　この時、Ｎ個の二値データは、それぞれ、異なるＮ個のキャパシタを介してスルーシリコンビアに接続される。Ｎ個のキャパシタの静電容量は、例えば、Ｃ、２Ｃ、４Ｃ、８Ｃ、…とするのが好ましい。
　(2) 　第二変形例　
　図２８は、第二変形例の構成を示している。
　第二変形例は、積み重ねられた二つのチップＣＰ１，ＣＰ２のうち、上側のチップＣＰ２から下側のチップＣＰ１にデータを転送する例である。
　チップＣＰ１，ＣＰ２は、同じ向きで積み重ねられる。
　チップＣＰ１は、半導体基板５２と、半導体基板５２上に形成される受信回路７３と、受信回路７３を覆う半導体基板５２上の絶縁層５３，５４と、受信回路７３に接続される絶縁層５４上の電極（端子）５７とから構成される。
　チップＣＰ２は、半導体基板５２と、半導体基板５２上に形成される送信回路７１，７２と、送信回路７１，７２を覆う半導体基板５２上の絶縁層５３，５４と、絶縁層５４上の電極Ｅ１，Ｅ２と、半導体基板５２を貫通するスルーシリコンビア１４とから構成される。
　チップＣＰ１の電極（端子）５７とチップＣＰ２のスルーシリコンビア１４とは、マイクロバンプ５８により電気的に接続される。また、チップＣＰ１，ＣＰ２間には、接着剤（例えば、有機材料）５６が満たされる。
　チップＣＰ２において、スルーシリコンビア１４上には、絶縁層（例えば、High-k材料、酸化シリコン、窒化シリコンなどの絶縁体）５５を介して、電極Ｅ１，Ｅ２が配置される。絶縁層５５は、絶縁層５３，５４の誘電率よりも高い誘電率を有しているのが好ましい。
　そして、二つのチップＣＰ１，ＣＰ２は、静電容量が異なるキャパシタＣ１，Ｃ２により電気的に接続される。
　ここで、チップＣＰ２の電極Ｅ１，Ｅ２は、スルーシリコンビア１４の直上に配置される。また、スルーシリコンビア１４のサイズ（チップＣＰ１，ＣＰ２の積み重ね方向に垂直な方向のサイズ）は、キャパシタＣ１，Ｃ２を形成するのに十分な大きさを有する。
　このため、キャパシタＣ１，Ｃ２を必須要件としても面積のオーバーヘッドが生じることはない。
　尚、信号転送の原理は、第一変形例と同じであるため、ここでは、その説明については省略する。
　第二変形例においても、スルーシリコンビアを用いた多値伝送において、面積のオーバーヘッドの縮小、内部回路への悪影響の防止、及び、製造コストの低下を実現できる。
　ところで、上述の第二変形例では、二つの二値データＡ，Ｂを四値データＸにする例であるが、同様の原理により、Ｎ（Ｎは二以上の自然数）個の二値データを、スルーシリコンビアに２Ｎ値データとして発生させることができる。
　この時、Ｎ個の二値データは、それぞれ、異なるＮ個のキャパシタを介してスルーシリコンビアに接続される。Ｎ個のキャパシタの静電容量は、例えば、Ｃ、２Ｃ、４Ｃ、８Ｃ、…とするのが好ましい。
　以上、第一及び第二変形例について説明したが、両者を組み合わせることで、二つのチップＣＰ１，ＣＰ２間での双方向多値伝送が可能となる。
　(3) 　ＴＳＶサイズと電極間絶縁層の誘電率との関係について　
　図２９は、ＴＳＶサイズと電極間絶縁層の誘電率との関係を示している。
　同図は、図２５、図２６及び図２８のキャパシタＣ１，Ｃ２を形成するために必要なスルーシリコンビア１４のサイズ（チップの積み重ね方向に垂直な方向のサイズ）と電極間絶縁層の誘電率との関係を調べた結果である。
　横軸は、電極間絶縁層の誘電率を表し、縦軸は、スルーシリコンビアのサイズを表している。
　但し、スルーシリコンビア１４の形状は、円柱形とし、電極Ｅ１，Ｅ２は、スルーシリコンビア１４の下面（上面）内に敷き詰めるものとする。また、電極Ｅ１と電極Ｅ２との面積比を１：２とする。スルーシリコンビア１４と電極Ｅ１，Ｅ２との距離は、共に０．５ミクロンとする。
　このような条件の下で、スルーシリコンビア１４の取り得る最小の直径と電極間絶縁層の誘電率との関係を示したのが図２９である。
　実際には、スルーシリコンビア１４と電極Ｅ１，Ｅ２とのアライメント精度に基づくマージンを考慮しなければならないため、例えば、スルーシリコンビア１４のサイズは、この結果よりも多少大きくする必要がある。
　まず、電極Ｅ１の静電容量と電極Ｅ２の静電容量との比は、それらの面積比に等しくなるため、Ｃ：２Ｃとなる。この時、Ｃ＝１ｆＦ及びＣ＝２ｆＦをそれぞれ実現するために必要なスルーシリコンビア１４のサイズと電極間絶縁層の誘電率との関係は、以下のようになる。
　即ち、Ｃ＝１ｆＦを実現する場合、電極間絶縁層の誘電率が１０程度であると、スルーシリコンビア１４の取り得る最小の直径は、５ミクロン程度となる。
　また、Ｃ＝２ｆＦを実現する場合、電極間絶縁層の誘電率が１０程度であると、スルーシリコンビア１４の取り得る最小の直径は、７ミクロン程度となる。
　この結果から、スルーシリコンビア１４を実現可能にするには、電極間絶縁層を誘電率が１０以上の材料から構成するのが好ましいことが分かる。
　(4) 　面積オーバーヘッドについて　
　本発明によれば、二値データを多値データに変換する機能を、面積オーバーヘッド無しで実現することができる。しかし、多値データを二値データに戻す受信回路が必要になるため、それによる面積オーバーヘッドが発生する。
　図３０は、面積オーバーヘッドについての検討結果を示している。
　ＴＳＶ１本（４値）は、四値データを二値データに戻す受信回路を65nmプロセスにて実現する場合に、スルーシリコンビア１本と受信回路とをチップ上に形成するために必要な占有面積を表している。
　また、ＴＳＶ２本（２値）は、二値データのままでデータ転送を行う場合に、スルーシリコンビア２本をチップ上に形成するために必要な占有面積を表している。
　ここで、スルーシリコンビアは、その直径と同程度のマージンが必要であると仮定して占有面積を決定するものとする。少なくとも、スルーシリコンビアの最小加工寸法に比例してマージンは決定されるため、曲線の傾向は大きく変わらない。
　この結果から分かることは、スルーシリコンビアの直径が２．３ミクロン以上になると、本発明を用いてデータを多値化してデータ転送を行うほうが、二値データのままでデータ転送を行うよりも面積的に有利になるということである。
　また、本発明で使用する受信回路は、プロセス技術（最小加工寸法）の進展によりその占有面積を小さくできる反面、スルーシリコンビアについては、プロセス技術（最小加工寸法）により小さくすることができないことがあるため、その点を考慮すれば、本発明は、さらに有効と考えられる。
　例えば、図２９の例において、Ｃ＝１ｆＦを実現するために、電極間絶縁層の誘電率を１０とし、スルーシリコンビアの直径を５ミクロンとした場合においては、本発明の効果を得ることが可能である。
　一般的には、製造コストを考えると、スルーシリコンビアについては、サイズの縮小を図るよりも、本発明の多値化を採用したほうが好ましい。
　また、全てのスルーシリコンビアを多値化せず、多値データ転送のためのスルーシリコンビアと二値データ転送のためのスルーシリコンビアとを混在させてもよい。
　図３１は、四値データ転送のためのスルーシリコンビアと二値データ転送のためのスルーシリコンビアとを混在させたときの例である。
　同図は、二つのチップ間で２５６ビットデータの全てを二値データのままで転送するときのスルーシリコンビア（２５６本）の面積を１として、四値データ転送のためのスルーシリコンビア数の増加による面積縮小の割合を示している。　
　但し、スルーシリコンビアの直径は、５ミクロンとする。
　当然のことながら、四値データ転送のためのスルーシリコンビア数が増加するに従い、面積縮小の効果は顕著になる。さらに、１本のスルーシリコンビアが転送するデータ値を八値、十六値と増やしていけば、面積縮小の効果はより増大する。
　尚、スルーシリコンビアにより転送するデータ値をいくつにするかは、多値データを二値データに変換する受信回路の消費電力の増加などを考慮して決定する。
　６．　適用例　
　本発明の適用例について、スルーシリコンビアを例にとって説明する。
　図３２は、三次元半導体集積回路の第一例を示している。
　パッケージ基板６０上には、異なる機能を有する複数のチップＬ１，Ｍ１，Ｍ２，６２が搭載される。パッケージ基板６０の下面には、例えば、ＢＧＡ端子６１が配置される。
　チップＬ１は、ロジックチップ（例えば、ＣＰＵ）である。ロジックチップＬ１は、受信回路１７を有する。また、ロジックチップＬ１は、ボンディングワイヤ６５によりパッケージ基板６０上の導電線ＣＬに接続される。
　チップＭ１，Ｍ２は、メモリチップである。メモリチップＭ１は、ロジックチップＬ１上に積み重ねられ、メモリチップＭ２は、メモリチップＭ１上に積み重ねられる。
　チップ６２は、ＶＲＭチップである。ＶＲＭチップ６２は、メモリチップＭ２上に積み重ねられる。
　また、ロジックチップＬ１とメモリチップＭ１との間、メモリチップＭ１とメモリチップＭ２との間、及び、メモリチップＭ２とＶＲＭチップ６２との間には、それぞれ、バンプ６３が配置される。
　メモリチップＭ１は、送信回路１５とスルーシリコンビア１４とを有する。メモリチップＭ２は、送信回路１６とスルーシリコンビア１４とを有する。
　尚、ＶＲＭチップ６２は、半導体集積回路ＥＬが形成される一面側を下にして、メモリチップＭ２に対してフリップチップボンディングされる（フリップチップ構造）。
　これに対し、メモリチップＭ１，Ｍ２については、送信回路１５，１６を有する一面側が上（ＶＲＭチップ６２側）を向いているが、これに代えて、その一面側が下（ロジックチップＬ１側）を向くようにしてもよい。
　図３３は、三次元半導体集積回路の第二例を示している。
　パッケージ基板６０上には、異なる機能を有する複数のチップＬ１，Ｍ１，Ｍ２，６２が搭載される。パッケージ基板６０の下面には、例えば、ＢＧＡ端子６１が配置される。
　チップＬ１は、ロジックチップ（例えば、ＣＰＵ）である。ロジックチップＬ１は、受信回路１７を有する。また、ロジックチップＬ１は、スルーシリコンビア１４を有し、このスルーシリコンビア１４を介して、パッケージ基板６０上の導電線ＣＬに接続される。
　チップＭ１，Ｍ２は、メモリチップである。メモリチップＭ１は、ロジックチップＬ１上に積み重ねられ、メモリチップＭ２は、メモリチップＭ１上に積み重ねられる。
　チップ６２は、ＶＲＭチップである。ＶＲＭチップ６２は、メモリチップＭ２上に積み重ねられる。
　また、ロジックチップＬ１とメモリチップＭ１との間、メモリチップＭ１とメモリチップＭ２との間、及び、メモリチップＭ２とＶＲＭチップ６２との間には、それぞれ、バンプ６３が配置される。
　メモリチップＭ１は、送信回路１５とスルーシリコンビア１４とを有する。メモリチップＭ２は、送信回路１６とスルーシリコンビア１４とを有する。
　尚、ＶＲＭチップ６２は、半導体集積回路ＥＬが形成される一面側を下にして、メモリチップＭ２に対してフリップチップボンディングされる（フリップチップ構造）。
　これに対し、メモリチップＭ１，Ｍ２については、送信回路１５，１６を有する一面側が上（ＶＲＭチップ６２側）を向いているが、これに代えて、その一面側が下（ロジックチップＬ１側）を向くようにしてもよい。
　７．　むすび　
　複数のチップ内の半導体集積回路からの複数の二値データを一箇所に集めることなく多値データとすることができる。
　本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
　本発明は、スルーシリコンビアを有する三次元半導体集積回路に適用可能であり、産業上のメリットは多大である。
　１１，１２，１３：　チップ、　１４：　スルーシリコンビア、　１５，１６：　送信回路、　１７：　受信回路、　１８，１９，２０：　ボンディングワイヤ、　２１：　パッド。

Claims (10)

  1. 　積み重ねられる第一、第二及び第三チップと、前記第一、第二及び第三チップを相互接続する共通導電体とを具備し、
    　前記第一、第二及び第三チップのうちの二つは、第一多値化回路を有する第一送信側チップ及び第二多値化回路を有する第二送信側チップであり、前記第一及び第二送信側チップを除く残りの一つは、復号化回路を有する受信側チップであり、
    　前記第一多値化回路は、二値の第一データが入力され、第一及び第二電位のうちの一つを出力する第一インバータと、前記第一インバータの出力端と前記共通導電体との間に接続される第一キャパシタとを備え、
    　前記第二多値化回路は、二値の第二データが入力され、第三及び第四電位のうちの一つを出力する第二インバータと、前記第二インバータの出力端と前記共通導電体との間に接続される第二キャパシタとを備え、
    　前記第一電位と前記第一キャパシタの容量との積及び前記第二電位と前記第一キャパシタの容量との積は、互いに異なり、
    　前記第三電位と前記第二キャパシタの容量との積及び前記第四電位と前記第二キャパシタの容量との積は、互いに異なり、
    　以下の二つのうちの少なくとも一つが互いに異なり、
    　・　前記第一電位と前記第一キャパシタの容量との積及び前記第三電位と前記第二キャパシタの容量との積、
    　・　前記第二電位と前記第一キャパシタの容量との積及び前記第四電位と前記第二キャパシタの容量との積、
    　前記第一及び第二多値化回路は、前記共通導電体に四つ以上の電位レベルからなる多値の第三データを発生させ、前記復号化回路は、前記第三データを二値の前記第一及び第二データに戻す
    　ことを特徴とする三次元半導体集積回路。
  2. 　積み重ねられる第一、第二及び第三チップと、前記第一、第二及び第三チップを相互接続する共通導電体とを具備し、
    　前記第一、第二及び第三チップのうちの二つは、第一多値化回路を有する第一送信側チップ及び第二多値化回路を有する第二送信側チップであり、前記第一及び第二送信側チップを除く残りの一つは、復号化回路を有する受信側チップであり、
    　前記第一多値化回路は、二値の第一データが入力され、第一及び第二電流のうちの一つを流す第一インバータを備え、
    　前記第二多値化回路は、二値の第二データが入力され、第三及び第四電流のうちの一つを流す第二インバータを備え、
    　前記第一電流の大きさ及び前記第四電流の大きさは、互いに異なり、
    　前記第二電流の大きさ及び前記第三電流の大きさは、互いに異なり、
    　以下の二つの電流の大きさの関係は互いに同方向であり、
    　・　前記第一電流の大きさに対する前記第四電流の大きさ、
    　・　前記第二電流の大きさに対する前記第三電流の大きさ、
    　前記第一及び第二多値化回路は、前記共通導電体に四つ以上の電位レベルからなる多値の第三データを発生させ、前記復号化回路は、前記第三データを二値の前記第一及び第二データに戻す
    　ことを特徴とする三次元半導体集積回路。
  3. 　積み重ねられる第一、第二及び第三チップと、前記第一、第二及び第三チップを相互接続する共通導電体とを具備し、
    　前記第一、第二及び第三チップのうちの二つは、第一多値化回路を有する第一送信側チップ及び第二多値化回路を有する第二送信側チップであり、前記第一及び第二送信側チップを除く残りの一つは、復号化回路を有する受信側チップであり、
    　前記第一多値化回路は、二値の第一データが入力され、前記第一データの値に基づいて、前記共通導電体に第一電流を流す第一トランジスタを備え、
    　前記第二多値化回路は、二値の第二データが入力され、前記第二データの値に基づいて、前記共通導電体に第二電流を流す第二トランジスタを備え、
    　前記第一電流の値及び前記第二電流の値は、互いに異なり、
    　前記第一及び第二多値化回路は、前記共通導電体に四つ以上の電流レベルからなる多値の第三データを発生させ、前記復号化回路は、前記四つ以上の電流レベルに対応する四つ以上の電位レベルを二値の前記第一及び第二データに戻す
    　ことを特徴とする三次元半導体集積回路。
  4. 　前記共通導電体は、スルーシリコンビアであることを特徴とする請求項１又は２又は３に記載の三次元半導体集積回路。
  5. 　前記共通導電体に接続され、前記第三データを増幅するバッファをさらに具備することを特徴とする請求項１又は２又は３に記載の三次元半導体集積回路。
  6. 　前記第一及び第二送信側チップは、メモリチップであり、前記受信側チップは、前記メモリチップを制御する制御回路を有するロジックチップであることを特徴とする請求項１又は２又は３に記載の三次元半導体集積回路。
  7. 　第一半導体基板と、前記第一半導体基板内に形成される第一及び第二送信回路と、前記第一半導体基板上に形成される第一絶縁層と、前記第一絶縁層上に形成され、前記第一送信回路に接続される第一電極と、前記第一絶縁層上に形成され、前記第二送信回路に接続される第二電極とを備える第一チップと、
    　第二半導体基板と、前記第二半導体基板内に形成される受信回路と、前記第二半導体基板上に形成される第二絶縁層と、前記第二半導体基板を貫通し、前記受信回路に接続されるビアとを備える第二チップとを具備し、
    　前記第一及び第二チップは、同じ向きで積み重ねられ、前記ビアの直下に前記第一及び第二電極が配置され、前記ビアと前記第一電極との間に第一静電容量が形成され、前記ビアと前記第二電極との間に第二静電容量が形成され、前記第一及び第二静電容量の値は、互いに異なる
    　ことを特徴とする三次元半導体集積回路。
  8. 　第一半導体基板と、前記第一半導体基板内に形成される受信回路と、前記第一半導体基板上に形成される第一絶縁層と、前記第一絶縁層上に形成され、前記受信回路に接続される端子とを備える第一チップと、
    　第二半導体基板と、前記第二半導体基板内に形成される第一及び第二送信回路と、前記第二半導体基板上に形成される第二絶縁層と、前記第二半導体基板を貫通するビアと、前記ビアの直上に配置され、前記第一送信回路に接続される第一電極と、前記ビアの直上に配置され、前記第二送信回路に接続される第二電極とを備える第二チップとを具備し、
    　前記第一及び第二チップは、同じ向きで積み重ねられ、前記端子と前記ビアは、互いに接続され、前記ビアと前記第一電極との間に第一静電容量が形成され、前記ビアと前記第二電極との間に第二静電容量が形成され、前記第一及び第二静電容量の値は、互いに異なる
    　ことを特徴とする三次元半導体集積回路。
  9. 　前記ビアと前記第一電極との間及び前記ビアと前記第二電極との間に、それぞれ前記第一及び第二絶縁層の誘電率よりも高い誘電率を持つ電極間絶縁層が配置されることを特徴とする請求項７又は８に記載の三次元半導体集積回路。
  10. 　前記送信回路は、二値データを出力し、前記受信回路は、多値データを二値データに戻す機能を有することを特徴とする請求項７又は８に記載の三次元半導体集積回路。
PCT/JP2010/054934 2009-03-25 2010-03-23 三次元半導体集積回路 WO2010110244A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/223,898 US8497732B2 (en) 2009-03-25 2011-09-01 Three-dimensional semiconductor integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-073896 2009-03-25
JP2009073896A JP5641701B2 (ja) 2009-03-25 2009-03-25 三次元半導体集積回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/223,898 Continuation US8497732B2 (en) 2009-03-25 2011-09-01 Three-dimensional semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
WO2010110244A1 true WO2010110244A1 (ja) 2010-09-30

Family

ID=42780936

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/054934 WO2010110244A1 (ja) 2009-03-25 2010-03-23 三次元半導体集積回路

Country Status (3)

Country Link
US (1) US8497732B2 (ja)
JP (1) JP5641701B2 (ja)
WO (1) WO2010110244A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8543959B2 (en) 2011-04-15 2013-09-24 International Business Machines Corporation Bonding controller guided assessment and optimization for chip-to-chip stacking
US9136250B2 (en) 2012-12-27 2015-09-15 Industrial Technology Research Institute Through silicon via repair circuit

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709275B (zh) * 2012-06-05 2014-09-17 中国电子科技集团公司第十研究所 同轴型非接触式3d-mcm垂直互连方法
US9194912B2 (en) * 2012-11-29 2015-11-24 International Business Machines Corporation Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking
US9214415B2 (en) 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
WO2014184988A1 (ja) 2013-05-16 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9013235B2 (en) * 2013-07-16 2015-04-21 Qualcomm Incorporated Monolithic three dimensional (3D) flip-flops with minimal clock skew and related systems and methods
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US8929169B1 (en) * 2014-05-13 2015-01-06 Sandisk Technologies Inc. Power management for nonvolatile memory array
KR20170030307A (ko) * 2015-09-09 2017-03-17 삼성전자주식회사 분리 배치된 커패시터를 갖는 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156621A (ja) * 1999-09-17 2001-06-08 Toshiba Corp 半導体集積回路装置およびデータ・信号伝送システム
JP2006148389A (ja) * 2004-11-18 2006-06-08 Sony Corp 信号伝送システム
WO2008111409A1 (ja) * 2007-03-09 2008-09-18 Nec Corporation 半導体チップ及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1186039B1 (de) * 1999-05-03 2006-11-08 Infineon Technologies AG Verfahren und vorrichtung zur sicherung eines mehrdimensional aufgebauten chipstapels
JP2001077870A (ja) 1999-09-03 2001-03-23 Yamaha Corp 多値信号伝送システム
US6589180B2 (en) * 2001-06-20 2003-07-08 Bae Systems Information And Electronic Systems Integration, Inc Acoustical array with multilayer substrate integrated circuits
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4063796B2 (ja) * 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
US7535105B2 (en) * 2005-08-02 2009-05-19 International Business Machines Corporation Inter-chip ESD protection structure for high speed and high frequency devices
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
JP4398989B2 (ja) 2007-03-26 2010-01-13 株式会社東芝 三次元集積回路設計方法及び三次元集積回路設計装置
US7821108B2 (en) * 2008-07-04 2010-10-26 Micron Technology, Inc. Systems and methods for lowering interconnect capacitance through adjustment of relative signal levels
JP5305806B2 (ja) 2008-09-25 2013-10-02 株式会社東芝 ３次元集積回路の設計方法及び３次元集積回路の設計プログラム
US8466060B2 (en) * 2010-04-30 2013-06-18 Alpha & Omega Semiconductor, Inc. Stackable power MOSFET, power MOSFET stack, and process of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156621A (ja) * 1999-09-17 2001-06-08 Toshiba Corp 半導体集積回路装置およびデータ・信号伝送システム
JP2006148389A (ja) * 2004-11-18 2006-06-08 Sony Corp 信号伝送システム
WO2008111409A1 (ja) * 2007-03-09 2008-09-18 Nec Corporation 半導体チップ及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8543959B2 (en) 2011-04-15 2013-09-24 International Business Machines Corporation Bonding controller guided assessment and optimization for chip-to-chip stacking
US9136250B2 (en) 2012-12-27 2015-09-15 Industrial Technology Research Institute Through silicon via repair circuit
TWI501361B (zh) * 2012-12-27 2015-09-21 Ind Tech Res Inst 矽穿孔修補電路

Also Published As

Publication number Publication date
JP2010226008A (ja) 2010-10-07
US20110309881A1 (en) 2011-12-22
JP5641701B2 (ja) 2014-12-17
US8497732B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
JP5641701B2 (ja) 三次元半導体集積回路
US11075671B2 (en) Configurable, power supply voltage referenced single-ended signaling with ESD protection
JP5357510B2 (ja) 半導体集積回路装置
CN105577145B (zh) 半导体集成电路器件
US20060050454A1 (en) Chip-on-chip type semiconductor device
US8441831B2 (en) Semiconductor integrated circuit having stacked semiconductor chips and vias therebetween
US20120153497A1 (en) Integrated circuit having a three dimensional stack package structure
US20130101056A1 (en) Receiver circuit and system including p-type sense amplifier
US20070273404A1 (en) Mixed voltage input/output buffer having low-voltage design
US9627340B2 (en) Semiconductor device
JP6466452B2 (ja) 高速短距離入出力（ｉ／ｏ）
US9984997B2 (en) Communication interface architecture using serializer/deserializer
US9076858B2 (en) Integrated circuits with reduced voltage across gate dielectric and operating methods thereof
US9379701B2 (en) Semiconductor device having through chip via
JP4765034B2 (ja) 受信器及び半導体装置
Görner et al. An energy efficient multi-bit TSV transmitter using capacitive coupling
JP2006147961A (ja) 半導体集積回路
US20230197705A1 (en) Interconnection structures for high-bandwidth data transfer
Ikeuchi et al. Through Silicon Capacitive Coupling (TSCC) interface for 3D stacked dies
Huang et al. Loopback test for 3D stacked integrated circuits
CN117321761A (zh) 半导体装置
JP2016085492A (ja) 半導体集積装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10756040

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10756040

Country of ref document: EP

Kind code of ref document: A1