WO2010073775A1 - 表示装置および表示装置の駆動方法 - Google Patents

表示装置および表示装置の駆動方法 Download PDF

Info

Publication number
WO2010073775A1
WO2010073775A1 PCT/JP2009/064786 JP2009064786W WO2010073775A1 WO 2010073775 A1 WO2010073775 A1 WO 2010073775A1 JP 2009064786 W JP2009064786 W JP 2009064786W WO 2010073775 A1 WO2010073775 A1 WO 2010073775A1
Authority
WO
WIPO (PCT)
Prior art keywords
gradation
data
correction
gradation data
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/064786
Other languages
English (en)
French (fr)
Inventor
健太郎 入江
雅江 川端
弘人 鈴木
下敷領　文一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US12/998,698 priority Critical patent/US8698850B2/en
Priority to CN200980147796.0A priority patent/CN102265327B/zh
Publication of WO2010073775A1 publication Critical patent/WO2010073775A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • H04N9/69—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits for modifying the colour signals by gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Definitions

  • the present invention relates to a technique for improving the in-plane distribution of display quality in a display panel.
  • Non-Patent Document 1 It is generally well known that a feed-through phenomenon occurs in an active matrix type liquid crystal display device using a TFT as a picture element selection element (see, for example, Non-Patent Document 1). Hereinafter, the pull-in phenomenon will be briefly described.
  • FIG. 8 shows an equivalent circuit of one picture element.
  • One picture element PIX is provided corresponding to the intersection of the gate bus line GL and the source bus line SL.
  • the pixel PIX usually includes a parasitic capacitor such as a capacitor Cgd formed between the pixel electrode 102 and the gate bus line GL. Yes.
  • the gate of the TFT 101 is connected to the gate bus line GL
  • the source of the TFT 101 is connected to the source bus line SL
  • the drain of the TFT 101 is connected to the pixel electrode 102.
  • the liquid crystal capacitor Clc is formed by disposing a liquid crystal layer between the pixel electrode 102 and the counter electrode to which the voltage Vcom is applied, and the auxiliary capacitor Cs is connected to the pixel electrode 102 or an electrode connected to the pixel electrode 102.
  • An insulating film is disposed between the auxiliary capacitor bus line to which the voltage Vcs is applied.
  • the voltage Vcs is equal to the voltage Vcom, for example, but may be other values.
  • a selection signal Vg composed of binary levels of a gate high potential Vgh and a gate low potential Vgl is output from the gate driver to the gate bus line GL.
  • a positive data signal Vsp and a negative data signal Vsn are output from the source driver to the source bus line SL while being switched by AC driving.
  • the potential of the pixel electrode 102 is lowered by the voltage ⁇ Vd due to a pull-in phenomenon via the capacitance Cgd which is a parasitic capacitance between the gate bus line GL and the potential of the pixel electrode 102 than the potential of the data signal Vsp Is also low Vdp.
  • This voltage ⁇ Vd is called a feed through voltage.
  • Cpix Clc + Cs + Cgd.
  • the pixel electrode 102 to which the potential Vdp has been written before is turned to the potential Vsn of the data signal Vsn. Will be written.
  • the liquid crystal capacitor Clc and the auxiliary capacitor Cs are charged.
  • the potential of the pixel electrode 102 decreases by the voltage ⁇ Vd due to the pulling phenomenon through the capacitor Cgd, and the potential of the pixel electrode 102 is lower than the potential of the data signal Vsn. Vdn.
  • the gate pulse output from the gate driver to the gate bus line GL is transmitted to each pixel element with a propagation delay.
  • the gate of the PIX TFT 101 is reached.
  • the gate pulse has a waveform with a larger delay at points farther from the output of the gate driver. For example, as shown in FIG. 10, if the waveform of the gate pulse VG (j) of the gate bus line GL in the jth row generated by the gate driver is an ideal square wave, the picture in the jth row and the first column is shown.
  • the delay of the gate pulse Vg (1, j) reaching the element PIX is small, and the delay of the gate pulse Vg (N, j) reaching the pixel PIX in the j-th row and the N-th column is large.
  • Formula (1) that can be derived by an electrostatic solution using only the charge conservation law Unlike FIG. 10, as the amount of change SyN of the fall of the gate pulse per unit time shown in FIG. 10 decreases, the transition time until the TFT 101 shifts to the OFF state becomes longer, and the gate pulse after the OFF state is reached. ⁇ Vd becomes smaller as the waveform until the voltage drops to the gate low potential becomes gentle and the feedthrough of the capacitor Cgd becomes smaller.
  • the voltage ⁇ Vd has such a distribution that the pixel PIX having a larger distance from the gate driver output on the display panel is smaller. It will be.
  • the potential fluctuation of the pixel electrode 102 occurs steeply, causing a potential drop of ⁇ Vd (1), and a gate with a large delay. It is shown that in the pixel PIX to which the pulse Vg (N, j) is applied, the potential fluctuation of the pixel electrode 102 occurs slowly and the potential decreases by ⁇ Vd (N).
  • the correction amount of the gradation data has a distribution in the panel surface.
  • the positions on the display panel can be expressed using the column positions.
  • the voltage ⁇ Vd is larger as the picture element PIX is closer to, and the voltage ⁇ Vd is smaller as the picture element PIX is closer to the column in the panel center C.
  • the positive data signal Vsp or the negative data signal Vsn corresponding to a certain gradation data is uniform within the panel surface (that is, the panel horizontal direction) as shown by the broken line.
  • the pixel electrode potential Vdp having the positive polarity and the pixel electrode potential Vdn having the negative polarity are indicated by solid lines due to the distribution of the voltage ⁇ Vd. Then, a curved distribution that is convex upward in the column at the center C of the panel is formed.
  • the liquid crystal applied voltage based on the positive polarity gradation data becomes the largest at the panel central portion C and gradually decreases from the panel central portion C through the panel intermediate portion B to the both end portions A of the panel.
  • the liquid crystal applied voltage based on the tone data is the smallest at the panel center C, and gradually increases from the panel center C through the panel middle B to the panel ends A.
  • the gradation data of each picture element is compensated in advance for the distribution of the voltage ⁇ Vd before being supplied to the display driver, that is, close to both ends A of the panel.
  • the distribution is corrected so that the data signal potentials Vdp and Vdn become higher.
  • the pixel electrode potential Vdp ⁇ Vdn after the pull-in phenomenon occurs becomes uniform within the panel surface as shown by the solid line.
  • the gradation data supplied to PIX is corrected so as to increase by a small number of gradations, and corrected so that the number of gradations increases as it goes from the panel center C toward both ends A of the panel.
  • the gradation data supplied to the picture element PIX in the panel center C is corrected so as to decrease by a small number of gradations, and the number of gradations is increased so as to decrease from the panel center C toward both ends A of the panel.
  • the gradation data is corrected so as to compensate for the in-plane distribution of the voltage ⁇ Vd
  • writing to the picture element PIX is performed by the data signal corresponding to the corrected gradation data, and thus the pixel electrode 102 is used.
  • the effective values of the positive polarity data signal and the negative polarity data signal can be made equal in the plane uniformly without changing the common electrode potential Vcom. it can.
  • FIG. 13 shows the compensation of the voltage ⁇ Vd in consideration of the in-plane distribution for the grayscale data supplied to the source driver for the input grayscale data that exists for 256 grayscales having a total grayscale width of “0” to “255”.
  • the sign “VH” is added before the numbers “0” to “255” representing the gradation, and the gradation is assigned to the potential corresponding to the negative polarity gradation data.
  • a sign of VL is added in front of the numbers “0” to “255”. This is a common matter throughout this specification.
  • the correction is made to increase the tone by the tone bp1 at the panel intermediate portion B and by the tone cp1 at the panel center C.
  • the panel intermediate portion B is more than the input end portion A of the panel.
  • the gradation data at both ends A of the panel is set to “255” while maintaining the gradation at the same bp2 as the tone difference and at the center C of the panel lower than the both ends A by the same cp2 as the input gradation difference. To correct. In this case, after the pull-in phenomenon occurs, the pixel electrode potentials corresponding to the highest gradation data are uniformly set to VH255 'in the plane.
  • the correction is performed so as to decrease by the gradation bn1 at the middle part of the panel and by the gradation cn1 at the panel center C.
  • the panel intermediate portion B is set to the input floor higher than the panel end portions A.
  • the gradation data at both ends A of the panel is set to “0” while the panel center C is maintained at a gradation lower than the both ends A by the same cn2 as the input gradation difference. To correct. In this case, the pixel electrode potentials corresponding to the highest gradation data are evenly aligned with VL0 'in the plane after the pull-in phenomenon occurs.
  • the common electrode potential Vcom is set to a potential that equally divides between the potential VH0 and the potential VL0 '.
  • the output gradation width that can be displayed by the pixel PIX after the occurrence of the pull-in phenomenon is the gradation width Rvp corresponding to the difference voltage between the potential VH255 ′ and the potential VH0 for the positive gradation data.
  • the negative gradation data has a gradation width Rvn corresponding to the voltage difference between the potential VL0 ′ and the potential VL255. Note that the gradient of the gradation in each of the gradation width Rvp and the gradation width Rvn is arbitrarily designed.
  • the relationship between the input gradation data and the corrected gradation data provided in the display controller is stored. This will be described using the look-up table.
  • a look-up table for positive tone data is shown in Table 1
  • a look-up table for negative tone data is shown in Table 2.
  • 256 gradations represented by 8 bits in the above example are converted into 1024 gradations represented by 10 bits, but the purpose is that of 256 gradations. It is the same.
  • the display panel is set to full high-definition specifications (1920 ⁇ 1080), that is, the number of columns is set to 1920 for each color of RGB, and the input gradation data and the gradation are set for the position range of columns 0 to 960 corresponding to a half of the display area. The relationship with the tone data after tone correction is shown.
  • the lowest positive gradation is obtained even in the panel center portion C having the smallest voltage ⁇ Vd out of the entire gradation width of the input gradation data.
  • the gradation cp1 used for the correction amount cannot be used for display.
  • the gradation cp2 can not be used for display by maintaining the gradation difference between the two ends A of the panel in the vicinity of the highest polarity data of the positive polarity, and the difference between the two ends A of the panel in the vicinity of the lowest gradation data of the negative polarity. By maintaining the gradation difference, the gradation cn2 cannot be used for display. This narrows the reproduction range as a whole.
  • the positive polarity maximum gradation data is corrected to the maximum gradation data (eg, “255”) of the input gradation data, or the negative polarity minimum gradation data is corrected to the input gradation data. Even if it is allowed to correct to the lowest gradation data (for example, “0”), the correction is so as to exceed the maximum gradation data of the input gradation data and below the minimum gradation data of the input gradation data. Since addition and subtraction of quantities cannot be performed, the reproduction range as a whole becomes narrow as a whole.
  • the above-described problem with respect to the positive gradation data exists as an inverse relationship between the lowest gradation side and the highest gradation side. Further, the closer to the both ends A of the panel, the larger gradation correction is performed than in the panel center C, and therefore the reproduction range is further narrowed for the same reason.
  • bit drop occurs in which some of the bits representing the gradation data cannot be displayed, and the display quality is greatly impaired.
  • the present invention has been made in view of the above-described conventional problems, and its purpose is to compensate for a phenomenon in which an in-plane distribution occurs in a pixel electrode potential such as a pull-in phenomenon by correcting gradation data.
  • the object is to realize a display device capable of ensuring a wide reproduction range and a driving method of the display device.
  • the display device of the present invention is an active matrix type display device that supplies data signals on a display panel to gradation data before being converted into data signals.
  • a correction unit that performs gradation correction with a correction amount corresponding to the column position is provided, and the correction unit supplies the input gradation data to at least one column that forms part of all the columns.
  • the correction amount is set to zero. It is characterized by gradation correction.
  • the correction unit is configured to set the correction amount to zero for the positive minimum gradation data and the negative minimum gradation data for the position of at least one column forming a part of all columns. Tone correction is performed, that is, gradation data equal to the input gradation data is output. As a result, not only the position of at least one column but also the gradation width that can be used for display can be increased over the entire panel including the positions of other columns.
  • the correction unit supplies the first gradation data to be supplied to one or more columns located at the center of all the columns of the input gradation data.
  • the gradation data at least the gradation data corresponding to the data signal potential having the lowest positive polarity and the gradation data corresponding to the data signal potential having the lowest negative polarity, the gradation correction is performed with the correction amount set to zero. It is characterized by performing.
  • the correction unit corrects the positive polarity minimum gradation data and the negative polarity minimum gradation data for the position of one or more columns located in the center of all the columns.
  • Gradation correction is performed with the amount set to zero, that is, gradation data equal to the input gradation data is output.
  • a display device capable of ensuring a wide reproduction range, especially in the center of the panel, while compensating for the phenomenon of in-plane distribution in the pixel electrode potential, such as the pull-in phenomenon, by correcting the gradation data. There is an effect that can be done.
  • the display device of the present invention uses the data signal potential having the highest positive polarity corresponding to the first gradation data after the gradation correction as the first data after the gradation correction.
  • the data signal potential having the highest negative polarity corresponding to the first gradation data after the gradation correction is lower than the data signal potential having the highest positive polarity corresponding to the gradation data other than the gradation data. Further, the data signal potential is lower than the data signal potential having the highest negative polarity corresponding to the gradation data other than the first gradation data after the gradation correction.
  • the same gradation data supplied to the correction unit is supplied to the pixel electrode as the same data signal potential on the entire surface of the panel, and the same positive polarity gradation data and negative polarity gradation are supplied. Since the effective value of the voltage applied to the display element such as a liquid crystal display element becomes equal to the tone data, there is an effect that uniform display quality can be provided on the entire panel surface.
  • the display device of the present invention performs the above-described gradation correction by setting the correction amount to zero for the gradation data corresponding to the data signal potential having the highest positive polarity for all columns.
  • the gradation correction corresponding to the data signal potential having the highest negative polarity is characterized by performing the gradation correction with the correction amount set to zero.
  • the entire gradation width can be used for display at a certain column position, there is an effect that high display quality can be provided.
  • the display device of the present invention performs the above-described gradation correction by setting the correction amount to zero for the gradation data corresponding to the data signal potential having the highest positive polarity for all columns.
  • the data signal potential having the highest negative polarity corresponding to the first gradation data after the gradation correction corresponds to the gradation data other than the first gradation data after the gradation correction. It is characterized by being higher than the data signal potential having the highest negative polarity.
  • the entire gradation width can be used for display at a certain column position, there is an effect that high display quality can be provided. Further, at each column position, the difference between the pixel electrode potential corresponding to the corrected positive polarity gradation data and the common electrode potential, and the pixel electrode potential corresponding to the corrected negative polarity gradation data, Since the difference from the common electrode potential can be made equal to each other, it is possible to provide high display quality.
  • the display device of the present invention is an active matrix type display device that supplies data signals on a display panel to gradation data before being converted into data signals.
  • a correction unit that performs gradation correction with a correction amount corresponding to the column position is provided, and the correction unit corresponds to the data signal potential having the lowest positive polarity in all columns of the input gradation data.
  • the gradation correction is performed on the data with the correction amount set to zero.
  • the correction unit has the lowest positive polarity gradation data, the highest positive polarity gradation data, the lowest negative polarity gradation data, and the highest negative polarity gradation data for all column positions.
  • gradation correction is performed with the correction amount set to zero, that is, gradation data equal to the input gradation data is output. This makes it possible to increase the gradation width that can be used for display on the entire surface of the panel as compared with the conventional case.
  • the display device of the present invention is characterized in that the gradation data before being converted into the data signal is gradation data before being supplied to the display driver.
  • the display device of the present invention is characterized in that a gate pulse is supplied to each gate bus line from both ends of each gate bus line.
  • the display in which a phenomenon related to the gate bus line occurs like a pull-in phenomenon so as to have a symmetrical distribution, the display is corrected by gradation correction so as to compensate for this phenomenon. There is an effect that the quality can be improved.
  • the display device of the present invention is characterized in that a gate pulse is supplied to each gate bus line from a predetermined end with respect to all the gate bus lines.
  • the display in which a phenomenon related to the gate bus line occurs like a pull-in phenomenon so as to have a laterally asymmetric distribution, the display is corrected by gradation correction so as to compensate for this phenomenon. There is an effect that the quality can be improved.
  • the display device of the present invention is characterized in that the correction amount corresponds to the magnitude of the pull-in voltage corresponding to the position of each column.
  • the display quality can be improved while compensating the in-plane distribution of the pull-in voltage.
  • the display device of the present invention stores the correction amount corresponding to the position of a part of the columns in a look-up table, and the above-mentioned corresponding to the position of the part of the columns.
  • the gradation correction is performed using the stored value of the lookup table as the correction amount, and for the gradation data corresponding to the other column positions, the correction amount is applied. Is obtained by an interpolation calculation using the stored value of the lookup table, and the gradation correction is performed.
  • the display device since the value of the correction amount stored in the lookup table can be reduced, the display device can be reduced in size.
  • a display device driving method for driving an active matrix display device, in which gradation data before being converted into a data signal is processed.
  • the gradation correction is performed with a correction amount corresponding to the position of each column that supplies the data signal on the display panel, and at least one of the gradation data supplied to the gradation correction forms a part of all the columns.
  • the first gradation data supplied to one column at least the gradation data corresponding to the data signal potential having the lowest positive polarity and the gradation data corresponding to the data signal potential having the highest negative polarity are corrected as described above.
  • the gradation correction is performed by setting the amount to zero.
  • At least one column position forming a part of all the columns is subjected to gradation correction with the correction amount set to zero for the positive polarity minimum gradation data and the negative polarity minimum gradation data. That is, gradation data equal to the input gradation data is output.
  • gradation data equal to the input gradation data is output.
  • a display device driving method capable of ensuring a wide reproduction range while compensating for the phenomenon of in-plane distribution in the pixel electrode potential, such as the pull-in phenomenon, by correcting the gradation data. There is an effect that can be.
  • the display device driving method of the present invention supplies one or more columns located at the center of all the columns of the gradation data supplied to the gradation correction.
  • the correction amount is set to zero. It is characterized by gradation correction.
  • the correction amount is set to zero for the positive minimum gradation data and the negative minimum gradation data. Tone correction is performed, that is, tone data equal to the input tone data is output. As a result, not only the position of the center column but also the gradation width that can be used for display can be increased over the entire panel including the positions of other columns.
  • a display device driving method capable of ensuring a wide reproduction range while compensating for the phenomenon of in-plane distribution in the pixel electrode potential, such as the pull-in phenomenon, by correcting the gradation data. There is an effect that can be.
  • the display device driving method of the present invention provides the data signal potential having the highest positive polarity corresponding to the first gradation data after the gradation correction after the gradation correction.
  • Data having the highest negative polarity corresponding to the first gradation data after the gradation correction is lower than the data signal potential having the highest positive polarity corresponding to the gradation data other than the first gradation data.
  • the signal potential is lower than the data signal potential having the highest negative polarity corresponding to the gradation data other than the first gradation data after the gradation correction.
  • the same gradation data supplied for gradation correction is supplied to the pixel electrode as the same data signal potential on the entire panel surface, and the same positive polarity gradation data and negative polarity data are supplied. Since the effective value of the voltage applied to a display element such as a liquid crystal display element becomes equal to the gradation data, there is an effect that uniform display quality can be provided over the entire panel surface.
  • the display device driving method of the present invention sets the correction amount to zero for the gradation data corresponding to the data signal potential having the highest positive polarity for all columns.
  • the tone correction is performed, and the tone correction corresponding to the data signal potential having the highest negative polarity is performed for all the columns with the correction amount set to zero.
  • the entire gradation width can be used for display at a certain column position, there is an effect that high display quality can be provided.
  • the display device driving method of the present invention sets the correction amount to zero for the gradation data corresponding to the data signal potential having the highest positive polarity for all columns.
  • the tone signal is corrected, and the data signal potential having the highest negative polarity corresponding to the first gradation data after the gradation correction is the gradation data other than the first gradation data after the gradation correction.
  • the gradation correction is performed so as to be higher than the data signal potential having the highest negative polarity corresponding to.
  • the entire gradation width can be used for display at a certain column position, there is an effect that high display quality can be provided. Further, at each column position, the difference between the pixel electrode potential corresponding to the corrected positive polarity gradation data and the common electrode potential, and the pixel electrode potential corresponding to the corrected negative polarity gradation data, Since the difference from the common electrode potential can be made equal to each other, it is possible to provide high display quality.
  • a display device driving method is a display device driving method for driving an active matrix display device, and is for grayscale data before being converted into a data signal.
  • the gradation correction is performed with the correction amount corresponding to the position of each column that supplies the data signal on the display panel, and among the gradation data supplied to the gradation correction, all columns have the lowest positive polarity.
  • the gradation correction is performed with the correction amount set to zero.
  • the correction unit has the lowest positive polarity gradation data, the highest positive polarity gradation data, the lowest negative polarity gradation data, and the highest negative polarity gradation data for all column positions.
  • gradation correction is performed with the correction amount set to zero, that is, gradation data equal to the input gradation data is output. This makes it possible to increase the gradation width that can be used for display on the entire surface of the panel as compared with the conventional case.
  • the display device driving method of the present invention is characterized in that the gradation data before being converted into the data signal is gradation data before being supplied to the display driver. .
  • the driving method of the display device of the present invention is characterized in that a gate pulse is supplied to each gate bus line from both ends of each gate bus line in order to solve the above problem.
  • the display in which a phenomenon related to the gate bus line occurs like a pull-in phenomenon so as to have a symmetrical distribution, the display is corrected by gradation correction so as to compensate for this phenomenon. There is an effect that the quality can be improved.
  • the display device driving method of the present invention is characterized in that a gate pulse is supplied to each gate bus line from one end of each gate bus line.
  • the display in which a phenomenon related to the gate bus line occurs like a pull-in phenomenon so as to have a laterally asymmetric distribution, the display is corrected by gradation correction so as to compensate for this phenomenon. There is an effect that the quality can be improved.
  • the driving method of the display device according to the present invention is characterized in that, in order to solve the above-described problems, the correction amount corresponds to the magnitude of the pull-in voltage corresponding to the position of each column.
  • the display quality can be improved while compensating the in-plane distribution of the pull-in voltage.
  • the display device driving method of the present invention stores the correction amount corresponding to the position of a part of the columns in a lookup table, and the position of the part of the columns is set.
  • the gradation correction is performed using the stored value of the lookup table as the correction amount, and for the gradation data corresponding to the other column positions, The gradation correction is performed by obtaining the correction amount by an interpolation calculation using a value stored in the lookup table.
  • the display device since the value of the correction amount stored in the lookup table can be reduced, the display device can be reduced in size.
  • the display device of the present invention is an active matrix type display device, and the position of each column that supplies a data signal on the display panel with respect to grayscale data before being converted into a data signal.
  • a correction unit that performs gradation correction with a correction amount corresponding to the first correction value, and the correction unit supplies a first of the gradation data that is input to at least one column that forms a part of all the columns.
  • the gradation correction is performed with the correction amount set to zero. I do.
  • the display device driving method of the present invention is a display device driving method for driving an active matrix type display device, and is a display panel for grayscale data before being converted into a data signal.
  • Tone correction is performed with a correction amount corresponding to the position of each column that supplies the upper data signal, and at least one column that forms part of all the columns of the tone data supplied to the tone correction.
  • the correction amount is zero for at least the gradation data corresponding to the data signal potential having the lowest positive polarity and the gradation data corresponding to the data signal potential having the highest negative polarity in the first gradation data to be supplied.
  • the above tone correction is performed.
  • a display device driving method capable of ensuring a wide reproduction range while compensating for the phenomenon of in-plane distribution in the pixel electrode potential, such as the pull-in phenomenon, by correcting the gradation data. There is an effect that can be.
  • FIG. 5 is a diagram illustrating a first method for compensating for the in-plane distribution of the pull-in phenomenon according to the embodiment of the present invention.
  • FIG. 5 is a diagram illustrating a second method for compensating for the in-plane distribution of the pull-in phenomenon according to the embodiment of the present invention.
  • FIG. 9 is a diagram illustrating an embodiment of the present invention and explaining a third method for compensating the in-plane distribution of the pull-in phenomenon.
  • FIG. 9 is a diagram illustrating an embodiment of the present invention and explaining a fourth method for compensating the in-plane distribution of the pull-in phenomenon.
  • FIG. 5 is a circuit block diagram illustrating a configuration of a display device that executes the method of FIGS. 1 to 4 according to the embodiment of the present invention.
  • FIG. 6 is a block diagram illustrating a configuration of a timing controller of a display controller included in the display device of FIG. 5. It is a circuit diagram which shows a prior art and shows the structure of a pixel by an equivalent circuit.
  • FIG. 9 is a potential waveform diagram illustrating a drawing phenomenon of the picture element of FIG. 8.
  • FIG. 10 is a potential waveform diagram for explaining that the pull-in phenomenon of FIG. 9 has a distribution in the panel plane. It is a figure which shows the method of compensating the in-plane distribution of the drawing phenomenon of FIG.
  • (a) is a top view which shows the example of a panel structure assumed, (b) shows the in-plane distribution of drawing voltage and pixel electrode potential.
  • Graph (c) is a graph showing the correction amount distribution of the gradation data for compensating the pull-in voltage. It is a figure which shows the structure of the look-up table used for compensation of the entrainment phenomenon of FIG. It is a figure explaining the fault of the conventional method which compensates for an entrainment phenomenon.
  • FIGS. 1 to 7 Embodiments of the present invention will be described with reference to FIGS. 1 to 7 as follows.
  • FIG. 5 shows a configuration of a liquid crystal display device (display device) 1 according to the present embodiment.
  • the liquid crystal display device 1 includes a display panel 2, an SOF substrate 3, a plurality of source drivers (display drivers) SD1,..., SD2, and a plurality of gate drivers GD1,.
  • This is an active matrix type display device including flexible wirings 4 a and 4 b and a display controller 5.
  • the display panel 2 and other members may be mounted on one panel in any combination, the source drivers SD1,..., SD2,..., The gate drivers GD1,.
  • a part or all of the above may be mounted on an external substrate such as the same flexible printed circuit board and connected to a panel including the display panel 2, and any arrangement is possible.
  • FIG. 6 shows a configuration example of each picture element P included in the display panel 2.
  • the picture element P has a picture element configuration of a multi-picture element driving system that improves the viewing angle dependency of the ⁇ characteristic in the display device, but the picture element P is not limited to this and may have an arbitrary configuration.
  • multi-picture element driving one picture element is constituted by two or more sub-picture elements having different luminances, thereby improving the viewing angle dependency of the viewing angle characteristic, that is, the ⁇ characteristic.
  • the sub picture element sp1 includes a TFT 16a, a sub picture element electrode 18a, and an auxiliary capacitor 22a
  • the sub picture element sp2 includes a TFT 16b, a sub picture element electrode 18b, and an auxiliary capacity 22b.
  • the gate electrodes of the TFTs 16a and 16b are connected to a common gate bus line GL, and the source electrodes are connected to a common source bus line SL.
  • the auxiliary capacitor 22a is formed between the sub-pixel electrode 18a and the auxiliary capacitor bus line CsL1
  • the auxiliary capacitor 22b is formed between the sub-pixel electrode 18b and the auxiliary capacitor bus line CsL2.
  • the storage capacitor bus line CsL1 is provided so as to extend in parallel with the gate bus line GL with the region of the sub-picture element sp1 interposed between the storage bus line CsL1 and the gate bus line GL.
  • the storage capacitor bus line CsL2 is provided so as to extend in parallel with the gate bus line GL with the region of the sub-picture element sp2 interposed between the storage capacitor bus line CsL2 and the gate bus line GL.
  • the auxiliary capacity bus line CsL1 of each picture element P is an auxiliary capacity bus for the auxiliary picture element sp2 of the picture element P adjacent to the picture element P to form the auxiliary capacity 22b across the auxiliary capacity bus line CsL1.
  • the auxiliary capacitance bus line CsL2 of each picture element P also serves as the line CsL2, and the auxiliary picture element sp1 of the picture element P adjacent to the picture element P across the auxiliary capacity bus line CsL2 forms the auxiliary capacity 22a. It also serves as the auxiliary capacity bus line CsL1.
  • the same data is stored in the sub picture element sp1 and the sub picture element sp2. It is assumed that a signal, that is, the same gradation data is supplied. This gradation data corresponds to the luminance of the picture element P as a whole, which combines the contributions of the sub picture element sp1 and the sub picture element sp2.
  • the source drivers SD1... SD2... And the gate drivers GD1... GD2 ... are connected to the display panel 2 in the form of SOF (System (On Film).
  • the source drivers SD1... SD2... Are connected to only one side of the display panel 2, and the source drivers SD1... Supply data signals to the source bus lines SL on the left half of the display panel 2 and SD2 supplies data signals to the source bus lines SL in the right half of the display panel 2.
  • the gate drivers GD1 are connected to one side orthogonal to the side to which the source drivers SD1 to SD2 are connected to the left side of the drawing, and the gate drivers GD2 are connected to one side orthogonal to the right side of the drawing.
  • the source drivers SD1,..., SD2... Are connected to the SOF substrate 3, and the corresponding gradation data is supplied from the SOF substrate 3 to each source driver.
  • the SOF substrate 3 is connected to the display controller 5 via flexible wirings 4a and 4b.
  • the flexible wiring 4a includes connection wirings to the source drivers SD1... And the gate drivers GD1...
  • the flexible wiring 4b includes connection wirings to the source drivers SD2.
  • the display controller 5 includes timing contact rollers 51 and 52, and timing signals used by the source drivers SD1,..., SD2,..., And gate drivers GD1,. Further, the auxiliary capacitance voltage used by the auxiliary capacitance bus lines CsL1 and CsL2 is supplied. Timing signals and auxiliary capacitance voltages used by the gate drivers GD1... GD2... Are supplied into the display panel 2 via the SOF substrate 3 and the SOFs of the source drivers SD1. Note that the timing roller 51 and the timing controller 52 may be combined into one, and the gradation data supply and sorting for the left and right sides of the panel may be performed by any circuit block provided in the display controller 5.
  • FIG. 7 shows the configuration of the timing controllers 51 and 52. Since the timing controller 51 and the timing controller 52 have the same configuration, the timing controller 51 will be described as a representative here.
  • the timing controller 51 processes signals and data for the source driver SD1... And the gate driver GD1... And the auxiliary capacitance voltage on the left half side of the display panel 2, and the timing controller 52 is the right half of the display panel 2. Signals and data for the source drivers SD2... And gate drivers GD2.
  • the timing controller 51 includes an LVDS receiver 51a, a gamma correction unit 51b, a ⁇ Vd correction unit 51c, a data transmission driver 51d, a memory 51e, and a timing control circuit 51f.
  • the LVDS receiver 51a receives RGB display data output from the LVDS driver.
  • the gamma correction unit 51b performs gamma correction on the RGB display data received from the LVDS receiver 51a.
  • the ⁇ Vd correction unit (correction unit) 51c refers to the lookup table stored in the memory 51e for the RGB gradation data input from the gamma correction unit 51b, and the position of the column that supplies the gradation data Gradation correction according to is performed.
  • the data transmission driver 51d is suitable for transmission of RGB gradation data output from the ⁇ Vd correction unit 51c to the display panel 2 such as RSDS (Reduced Swing Differential Signaling), PPDS (Point To Point Differential Signaling), MiniLVDS. Convert to serial data and output.
  • Timing control circuit 51f generates and outputs timing signals such as a clock signal and a start pulse signal used by the source driver and the gate driver.
  • the ⁇ Vd correction unit 51c performs gradation correction with the correction amount set to zero for the minimum positive gradation data and the negative minimum gradation data in the panel center C, that is, input gradation data. Gradation data equal to is output.
  • the gradation width that can be used for display can be increased as compared with the conventional case, not only on the panel center C, but also on the entire panel including the panel both ends A and the panel middle B.
  • FIG. 1 is a diagram for explaining gradation correction according to the first embodiment.
  • the meanings of the vertical axis and horizontal axis of the graph are the same as those in FIG.
  • the pixel electrode potentials are desired to be uniformly aligned in the plane after the pull-in phenomenon occurs, but the column at the center C of the panel with respect to the input grayscale data “0”.
  • correction is performed with the correction amount being zero, that is, the data signal potential being VH0.
  • only the correction amount corresponding to the difference of the voltage ⁇ Vd from the panel central portion C corresponding to the position of each column is added over the region from the panel central portion C to the panel central portion C through the panel intermediate portion B.
  • correction for increasing the gradation data is performed.
  • the pixel electrode potential after the pull-in phenomenon occurs is lower than VH0 by the voltage ⁇ Vd at the panel center C.
  • the panel central portion C is set at both ends of the panel as in the prior art. Both ends of the panel are kept at a gradation lower by cp2 than the input gradation difference from A, and the panel central portion C is kept at a gradation lower by a corresponding input gradation difference than the panel intermediate portion B.
  • the gradation data of the part A is corrected to “255”.
  • the corrected gradation data of the panel center C is “255 ′” lower than “255”, and the pixel electrode potential corresponding to the highest gradation data is uniformly “in-plane” after the pull-in phenomenon occurs. It is evenly aligned to a value lower than the voltage “255 ′” by the voltage ⁇ Vd at the center C of the panel.
  • the pixel electrode potential is desired to be evenly aligned in the plane after the pull-in phenomenon occurs, but the correction amount at the column position in the center C of the panel with respect to the input gradation data “255”. Is corrected to zero, that is, the data signal potential is set to VL255. Then, only the correction amount corresponding to the difference in voltage ⁇ Vd from the panel center C corresponding to the position of each column is subtracted from the panel center C to the panel center C through the panel middle B. As a result, correction for reducing the gradation data is performed. In this case, the pixel electrode potential after the pull-in phenomenon occurs is lower than VL255 by the voltage ⁇ Vd at the panel center C.
  • the panel central portion C is set to both ends of the panel as in the conventional case. Both ends of the panel are kept at a gradation lower than the input gradation difference by the same cn2 as A, and the center C of the panel is kept at a gradation lower by a corresponding input gradation difference than the middle panel B.
  • the gradation data of the part A is corrected to “0”.
  • the corrected gradation data of the panel center C is “0 ′” lower than “0”, and the pixel electrode potential corresponding to the highest gradation data is uniformly “in-plane” after the pull-in phenomenon occurs. It is evenly set to a value lower than 0 ′ ”by the voltage ⁇ Vd at the panel center C.
  • the common electrode potential Vcom is set to a potential that equally divides between a potential that is lower than the potential VH0 by the voltage ⁇ Vd at the panel center C and a potential that is lower than the potential VL0 ′ by the voltage ⁇ Vd at the panel center C. ing. Further, in this embodiment, the common electrode potential Vcom is obtained when the positive polarity gradation data and the negative polarity gradation data are equal in magnitude at each column position on the entire panel surface. Between a potential that is lower by a voltage ⁇ Vd at the column position than the data signal potential corresponding to the grayscale data and a potential that is lower by a voltage ⁇ Vd at the column position than the data signal potential corresponding to the negative grayscale data. The potential is equally divided.
  • the output gradation width that can be displayed by the picture element PIX in the center C of the panel after the pull-in phenomenon occurs corresponds to the voltage of the difference between the potential VH255 ′ and the potential VH0 for the positive gradation data.
  • the gradation width Rvp is the gradation width Rvn corresponding to the difference voltage between the potential VL0 ′ and the potential VL255 for the negative gradation data. Note that the gradient of the gradation in each of the gradation width Rvp and the gradation width Rvn is arbitrarily designed.
  • the corrected minimum positive gradation data of the center C of the panel is higher by cp1 than in FIG.
  • the minimum positive gradation data in A and the minimum gradation data in positive polarity in the panel intermediate portion B equal to bp1 are also higher than in FIG.
  • the characteristics of the positive polarity gradation data are the same for the negative polarity gradation data.
  • the gradation widths Rvp and Rvn are larger in FIG. 1 than in FIG.
  • the reproduction area in the center of the display panel is widened, which greatly contributes to improvement of display quality.
  • Table 3 shows a look-up table for positive tone data
  • Table 4 shows a look-up table for negative tone data.
  • Tables 3 and 4 the number of bits representing gradation data and the resolution of the display panel are the same as those in Tables 1 and 2.
  • the same gradation data supplied to the ⁇ Vd correction unit 51c is supplied to the pixel electrode as the same data signal potential on the entire panel surface, and the same positive polarity gradation data. Since the effective value of the voltage applied to the liquid crystal is equal to the negative gradation data, a uniform display quality can be provided over the entire panel surface.
  • FIG. 2 is a diagram for explaining gradation correction according to the second embodiment.
  • the meanings of the vertical axis and horizontal axis of the graph are the same as those in FIG.
  • the gradation data is corrected to “255” at the position. In this case, the correction amount of all the gradation data in the panel center C is zero.
  • the pixel electrode potential passes through a point of the potential VH255 at the panel center C, and the potential of VH255 ′ that becomes a potential lower by the difference of the voltage ⁇ Vd from the panel center C corresponding to the position of each column. From the curve, the potential decreases by the voltage ⁇ Vd at the panel center C.
  • the pixel electrode potential is desired to be evenly aligned in the plane after the pull-in phenomenon occurs, but the correction amount at the column position in the center C of the panel with respect to the input gradation data “255”. Is corrected to zero, that is, the data signal potential is set to VL255. Then, only the correction amount corresponding to the difference of the voltage ⁇ Vd from the panel center C corresponding to the position of each column is subtracted from the panel center C to the panel both ends A through the panel middle B. As a result, correction for reducing the gradation data is performed. In this case, the pixel electrode potential after the pull-in phenomenon occurs is lower than the potential corresponding to the highest gradation data at the position of each column by the voltage ⁇ Vd at the panel center C.
  • the pixel electrode potential is not uniform in the plane after the pull-in phenomenon occurs, but in order to set the maximum value at the position of each column,
  • the gradation data is corrected to “0” in FIG. In this case, the correction amount of all the gradation data in the panel center C is zero.
  • the pixel electrode potential after the pull-in phenomenon occurs is a curve of VL0 ′ that passes through the point of the potential VL0 of the panel center C and becomes a potential lower by the difference of the voltage ⁇ Vd from the panel center C corresponding to the position of each column. Therefore, the voltage ⁇ Vd at the panel center C decreases.
  • the common electrode potential Vcom is set to a potential that equally divides between a potential that is lower than the potential VH0 by the voltage ⁇ Vd at the panel center C and a potential that is lower than the potential VL0 ′ by the voltage ⁇ Vd at the panel center C. ing. Further, in this embodiment, the common electrode potential Vcom is obtained when the positive polarity gradation data and the negative polarity gradation data having the same magnitude are focused on the panel central portion C. Between a potential ⁇ Vd at the panel center C lower than the data signal potential corresponding to the tone data and a potential lower by a voltage ⁇ Vd at the panel center C than the data signal potential corresponding to the negative gradation data. The potential is equally divided.
  • the output gradation width that can be displayed on the picture element PIX in the center C of the panel after the pull-in phenomenon occurs corresponds to the voltage of the difference between the potential VH255 and the potential VH0 for the positive gradation data.
  • the gradation width Rvp is the gradation width Rvn corresponding to the voltage of the difference between the potential VL0 and the potential VL255 for the negative gradation data. Note that the gradient of the gradation in each of the gradation width Rvp and the gradation width Rvn is arbitrarily designed.
  • the corrected minimum positive gradation data of the panel central portion C is higher by cp1 than in FIG.
  • the positive polarity minimum gradation data in FIG. The same applies to the panel middle part B.
  • gradation data is lost even at the highest gradation side of the panel middle portion B and the panel center portion C, but not lost in FIG.
  • the characteristics of the positive polarity gradation data are the same for the negative polarity gradation data.
  • the gradation widths Rvp and Rvn are larger in FIG. 2 than in FIG. 13 over the entire panel.
  • the reproduction area in the center of the display panel is widened, which greatly contributes to improvement of display quality.
  • Table 5 shows a look-up table for positive tone data
  • Table 6 shows a look-up table for negative tone data.
  • Tables 5 and 6 the number of bits representing gradation data and the resolution of the display panel are the same as those in Tables 1 and 2.
  • the entire gradation width can be used for display in the center portion of the panel, high display quality can be provided.
  • FIG. 3 is a diagram for explaining gradation correction according to the third embodiment.
  • the meanings of the vertical axis and horizontal axis of the graph are the same as those in FIG.
  • the entire gradation width can be used in the panel center C, and the applied voltage of the liquid crystal after the pull-in phenomenon occurs at every column position on the entire panel surface.
  • the tone correction is performed so that the tone data and the negative tone data are equal to each other.
  • the input grayscale data “0” is corrected so that the correction amount is zero, that is, the data signal potential is VH0 at the column position in the center C of the panel. Then, over the region from the panel central portion C to the panel central portion C through the panel intermediate portion B, the correction amount is larger than the correction amount corresponding to the difference in voltage ⁇ Vd from the panel central portion C corresponding to the position of each column. Correction for increasing the gradation data is performed by adding the correction amount. In this case, if the potential corresponding to the corrected gradation data is VH0 ′, the pixel electrode potential after the pull-in phenomenon is generated from the potential VH0 ′ through the point of the potential VH0 at the center C of the panel. The voltage decreases by the voltage ⁇ Vd at the panel center C from the curve of the potential VH0 ′′ that decreases by the correction amount corresponding to the difference in voltage ⁇ Vd from the panel center C corresponding to the column position.
  • the gradation data is corrected to “255” at the position. In this case, the correction amount of all the gradation data in the panel center C is zero.
  • the pixel electrode potential passes through a point of the potential VH255 at the panel center C, and the potential of VH255 ′ that becomes a potential lower by the difference of the voltage ⁇ Vd from the panel center C corresponding to the position of each column. From the curve, the potential decreases by the voltage ⁇ Vd at the panel center C.
  • the input gradation data “255” is corrected so that the correction amount is zero, that is, the data signal potential is VL255, at the column position in the center C of the panel. Then, over a region from the panel center C to the panel both ends A via the panel middle B, a correction larger than the correction amount corresponding to the difference in ⁇ Vd from the panel center C corresponding to the position of each column. Correction for decreasing the gradation data is performed by subtracting the amount.
  • the potential corresponding to the corrected gradation data is VL255 ′
  • the pixel electrode potential after the pull-in phenomenon is generated from the potential VL255 ′ through the point of the potential VL255 at the center C of the panel.
  • the voltage is decreased by the voltage ⁇ Vd at the panel center C from the curve of the potential VL255 ′′ which is decreased by the correction amount corresponding to the difference in voltage ⁇ Vd from the panel center C corresponding to the column position.
  • the input gradation data “0” is corrected so that the correction amount is zero, that is, the data signal potential is VL0 at the column position in the center C of the panel. Then, in the region from the panel center C to the panel center C via the panel middle B, the correction amount is smaller than the correction amount corresponding to the difference in voltage ⁇ Vd from the panel center C corresponding to the position of each column. Correction for increasing the gradation data is performed by adding the correction amount. In this case, if the potential corresponding to the corrected gradation data is VL0 ′, the pixel electrode potential after the pull-in phenomenon is generated from the potential VL0 ′ through the point of the potential VL0 in the center C of the panel. The voltage is lowered by the voltage ⁇ Vd at the panel center C from the curve of the potential VL0 ′′ which is decreased by a correction amount corresponding to the difference in voltage ⁇ Vd from the panel center C corresponding to the column position.
  • the common electrode potential Vcom is set to a potential that equally divides between a potential that is lower than the potential VH0 by the voltage ⁇ Vd at the panel center C and a potential that is lower than the potential VL0 ′ by the voltage ⁇ Vd at the panel center C. ing. Further, in this embodiment, the common electrode potential Vcom is obtained when the positive polarity gradation data and the negative polarity gradation data having the same magnitude are focused on the panel central portion C. Between a potential ⁇ Vd at the panel center C lower than the data signal potential corresponding to the tone data and a potential lower by a voltage ⁇ Vd at the panel center C than the data signal potential corresponding to the negative gradation data. The potential is equally divided.
  • the difference between the pixel electrode potential corresponding to the corrected positive polarity gradation data and the common electrode potential Vcom, and the corrected negative polarity gradation data are supported.
  • the difference between the pixel electrode potential and the common electrode potential Vcom can be made equal to each other.
  • the output gradation width that can be displayed on the picture element PIX in the center C of the panel after the pull-in phenomenon occurs corresponds to the voltage of the difference between the potential VH255 and the potential VH0 for the positive gradation data.
  • the gradation width Rvp is the gradation width Rvn corresponding to the voltage of the difference between the potential VL0 and the potential VL255 for the negative gradation data. Note that the gradient of the gradation in each of the gradation width Rvp and the gradation width Rvn is arbitrarily designed.
  • the corrected minimum gradation data of the positive polarity at the center C of the panel is higher by cp1 than in FIG.
  • the gradation data is lost on the highest gradation side of the panel intermediate portion B and the panel central portion C, but not lost in FIG.
  • the characteristics of the positive polarity gradation data are the same for the negative polarity gradation data.
  • the gradation widths Rvp and Rvn are larger in FIG. 3 than in FIG.
  • the reproduction area in the center of the display panel is widened, which greatly contributes to improvement of display quality.
  • Table 7 shows a look-up table for positive tone data
  • Table 8 shows a look-up table for negative tone data.
  • Tables 7 and 8 the number of bits representing gradation data and the resolution of the display panel are the same as those in Tables 1 and 2.
  • the entire gradation width can be used for display in the panel central portion C, high display quality can be provided. Furthermore, at each column position, the difference between the pixel electrode potential corresponding to the corrected positive polarity gradation data and the common electrode potential Vcom, and the pixel electrode potential corresponding to the corrected negative polarity gradation data. And the common electrode potential Vcom can be made equal to each other.
  • FIG. 4 is a diagram for explaining gradation correction according to the fourth embodiment.
  • the meanings of the vertical axis and horizontal axis of the graph are the same as those in FIG.
  • the gradation data is corrected to “255” at the position. In this case, all the gradation data have zero correction amount.
  • the pixel electrode potential passes through a point of the potential VH255 at the panel center C, and the potential of VH255 ′ that becomes a potential lower by the difference of the voltage ⁇ Vd from the panel center C corresponding to the position of each column. From the curve, the potential decreases by the voltage ⁇ Vd at the panel center C.
  • the gradation data is corrected to “255”. In this case, all the gradation data have zero correction amount.
  • the pixel electrode potential passes through a point of the potential VL255 at the panel center C, and the potential of VL255 ′ that becomes a potential lower by the difference of the voltage ⁇ Vd from the panel center C corresponding to the position of each column. From the curve, the potential decreases by the voltage ⁇ Vd at the panel center C.
  • the gradation data is corrected to “0”. In this case, all the gradation data have zero correction amount.
  • the pixel electrode potential passes through the point of the potential VL0 of the panel center C, and the potential of VL0 ′ which becomes a potential lower by the difference of the voltage ⁇ Vd from the panel center C corresponding to the position of each column. From the curve, the potential decreases by the voltage ⁇ Vd at the panel center C.
  • the common electrode potential Vcom is set to a potential that equally divides between a potential that is lower than the potential VH0 by the voltage ⁇ Vd at the panel center C and a potential that is lower than the potential VL0 ′ by the voltage ⁇ Vd at the panel center C. ing. Further, in this embodiment, the common electrode potential Vcom is obtained when the positive polarity gradation data and the negative polarity gradation data are equal in magnitude at each column position on the entire panel surface. Between a potential that is lower by a voltage ⁇ Vd at the column position than the data signal potential corresponding to the grayscale data and a potential that is lower by a voltage ⁇ Vd at the column position than the data signal potential corresponding to the negative grayscale data. The potential is equally divided.
  • the difference between the pixel electrode potential corresponding to the corrected positive polarity gradation data and the common electrode potential at the position of each column, and the corrected negative polarity gradation data can be made equal to each other.
  • the output gradation width that can be displayed on the picture element PIX in the center C of the panel after the pull-in phenomenon occurs corresponds to the voltage of the difference between the potential VH255 and the potential VH0 for the positive gradation data.
  • the gradation width Rvp is the gradation width Rvn corresponding to the voltage of the difference between the potential VL0 and the potential VL255 for the negative gradation data. Note that the gradient of the gradation in each of the gradation width Rvp and the gradation width Rvn is arbitrarily designed.
  • the corrected minimum positive gradation data of the center C of the panel is higher by cp1 than in FIG.
  • gradation data is lost on the highest gradation side of the panel middle part B and the panel center part C, but not lost in FIG.
  • the characteristics of the positive polarity gradation data are the same for the negative polarity gradation data.
  • the gradation widths Rvp and Rvn are larger in FIG. 4 than in FIG.
  • the reproduction area in the center of the display panel is widened, which greatly contributes to improvement of display quality.
  • the relationship between the input gradation data and the corrected gradation data provided in the memory 51e is stored. This will be described using the look-up table.
  • Table 9 shows a look-up table for positive tone data
  • Table 10 shows a look-up table for negative tone data.
  • Tables 9 and 10 the number of bits representing gradation data and the resolution of the display panel are the same as those in Tables 1 and 2.
  • the entire gradation width can be used for display on the entire panel surface, high display quality can be provided.
  • the positive polarity minimum gradation data and the negative polarity minimum gradation are supplied to the gradation data (first gradation data) supplied to the column position in the center of the panel.
  • gradation correction was performed with the correction amount set to zero.
  • the present invention is not limited to this, and the position of the column at the center of the panel is set so as to include a plurality of columns, or at least one column constituting a part of all the columns of the first to the first embodiments. It is also possible to perform the same processing as in step 3.
  • the data signal line driver may include the gradation correction function.
  • the gradation correction may be performed on the gradation data before being converted into the data signal.
  • the present invention is not limited to this, and can be applied to all phenomena in which in-plane distribution occurs in the pixel electrode potential. is there.
  • two gate drivers GD1 and GD2 are prepared and gate pulses are supplied from both ends of each gate bus line GL.
  • the present invention is not limited to this. You may make it supply a gate pulse from the predetermined one end with respect to the gate bus line GL.
  • the above example can be applied according to the distribution of the voltage ⁇ Vd in the panel surface generated when the gate pulse is supplied from one end.
  • the present invention can be applied to all phenomena in which an in-plane distribution occurs in the pixel electrode potential, even when a gate pulse is supplied from one end, what is the in-plane distribution of the voltage ⁇ Vd? Arbitrary different in-plane distributions can be assumed, and the gradation correction according to the panel positions of the panel end A, the panel intermediate B, and the panel center C as in the above-described embodiment is naturally possible. .
  • the correction amount corresponding to the position of a part of the column is stored in the lookup table in the memory 51e, and the lookup table for the input gradation data corresponding to the position of the part of the column is stored. Tone correction is performed using the stored value as the correction amount. For input tone data corresponding to the positions of other columns, the correction amount is obtained by interpolation using the stored value in the lookup table. Tone correction may be performed. In this way, the value of the correction amount stored in the lookup table can be reduced, so that the display device can be reduced in size.
  • the present invention can be suitably used for a television device or a monitor device.
  • Liquid crystal display device (display device) 2 Display panel 5 Display controller 51c ⁇ Vd correction unit (correction unit) GL gate bus line SL source bus line SD1, SD2 Source driver (display driver) P picture element Vcom common electrode potential

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

　表示ドライバに供給する前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行う補正部を備えており、上記補正部は、入力される上記階調データのうち、全コラムの一部をなす少なくとも１つのコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も低いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行う。

Description

表示装置および表示装置の駆動方法
　本発明は、表示パネルにおける表示品位の面内分布を改善する技術に関する。
　絵素の選択素子にＴＦＴを用いたアクティブマトリクス型の液晶表示装置において、引き込み現象(feed through)が起こることは一般によく知られている（例えば非特許文献１参照）。以下に、引き込み現象について簡単に説明する。
　図８は１つの絵素の等価回路を示す。ゲートバスラインＧＬとソースバスラインＳＬとの交差点に１つの絵素ＰＩＸが対応して設けられている。絵素ＰＩＸは、ＴＦＴ１０１、液晶容量Ｃｌｃ、および、補助容量Ｃｓを備えている他に、通常、絵素電極１０２とゲートバスラインＧＬとの間に形成された容量Ｃｇｄなどの寄生容量も含んでいる。ＴＦＴ１０１のゲートはゲートバスラインＧＬに、ＴＦＴ１０１のソースはソースバスラインＳＬに、ＴＦＴ１０１のドレインは絵素電極１０２に、それぞれ接続されている。液晶容量Ｃｌｃは、絵素電極１０２と電圧Ｖｃｏｍが印加された対向電極との間に液晶層が配置されてなり、補助容量Ｃｓは、絵素電極１０２もしくは絵素電極１０２に接続された電極と、電圧Ｖｃｓが印加された補助容量バスラインとの間に絶縁膜が配置されてなる。電圧Ｖｃｓは例えば電圧Ｖｃｏｍに等しいが、他の値の電圧でもよい。
　図９に示すように、ゲートバスラインＧＬには、ゲートハイ電位Ｖｇｈとゲートロー電位Ｖｇｌとの２値レベルで構成される選択信号Ｖｇがゲートドライバから出力される。選択信号ＶｇのゲートパルスはＶｇｐ－ｐ＝Ｖｇｈ－Ｖｇｌで表されるピーク・トゥ・ピーク電圧を有している。また、ソースバスラインＳＬには、正極性のデータ信号Ｖｓｐと負極性のデータ信号Ｖｓｎとが交流駆動によって切り替えられながらソースドライバから出力される。
　図９では、ある絵素ＰＩＸに着目した場合に、データ信号Ｖｓとして、あるフレーム期間ＴＦ１で正極性のデータ信号Ｖｓｐを絵素電極１０２に書き込み、次のフレーム期間ＴＦ２で負極性のデータ信号Ｖｓｎを絵素電極１０２に書き込む様子を示している。
　フレーム期間ＴＦ１では、その前に電位Ｖｄｎが書き込まれていた絵素電極１０２が、ＴＦＴ１０１のゲートに選択信号Ｖｇのゲートパルスが印加されてＴＦＴ１０１がＯＮ状態になると、データ信号Ｖｓｐの電位Ｖｓｐに向って書き込まれていく。これにより液晶容量Ｃｌｃおよび補助容量Ｃｓが充電される。そして、ゲートパルスが立ち下がるとＴＦＴ１０１がＯＦＦ状態になり絵素電極１０２への書き込みが終了するが、このとき、ゲートパルスがゲートハイ電位Ｖｇｈからゲートロー電位Ｖｇｌへと急峻に変化するため、絵素電極１０２とゲートバスラインＧＬとの間の寄生容量である容量Ｃｇｄを介した引き込み現象のために絵素電極１０２の電位が電圧ΔＶｄだけ低下し、絵素電極１０２の電位はデータ信号Ｖｓｐの電位よりも低いＶｄｐとなる。この電圧ΔＶｄを引き込み電圧(feed through voltage)と呼ぶ。液晶容量Ｃｃｌ、補助容量Ｃｓ、および、容量Ｃｇｄなどの寄生容量を合わせた絵素全体の容量をＣｐｉｘとしたとき、
　　ΔＶｄ＝（Ｃｇｄ／Ｃｐｉｘ）・Ｖｇｐ－ｐ
　　　　　＝（Ｃｇｄ／Ｃｐｉｘ）・（Ｖｇｈ－Ｖｇｌ）　・・・（１）
と表される。図８において寄生容量として容量Ｃｇｄのみを考慮した場合にはＣｐｉｘ＝Ｃｌｃ＋Ｃｓ＋Ｃｇｄである。
　フレーム期間ＴＦ２では、その前に電位Ｖｄｐが書き込まれていた絵素電極１０２が、ＴＦＴ１０１のゲートに選択信号Ｖｇのゲートパルスが印加されてＴＦＴ１０１がＯＮ状態になると、データ信号Ｖｓｎの電位Ｖｓｎに向って書き込まれていく。これにより液晶容量Ｃｌｃおよび補助容量Ｃｓが充電される。そして、ここでも、ゲートパルスが立ち下がると、容量Ｃｇｄを介した引き込み現象のために絵素電極１０２の電位が電圧ΔＶｄだけ低下し、絵素電極１０２の電位はデータ信号Ｖｓｎの電位よりも低いＶｄｎとなる。
　液晶表示パネルではこの引き込み現象が発生するために、正極性のデータ信号Ｖｓｐの電圧範囲と負極性のデータ信号Ｖｓｎの電圧範囲との間の中央に電圧Ｖｃｏｍが設定されていると、電圧Ｖｃｏｍは、絵素電極１０２が書き込まれた後に保持する電圧の正極性範囲と負極性範囲との間の中央値からΔＶｄだけ高いほうにずれた値となる。従って、各絵素ＰＩＸにおける液晶印加電圧は、正極性と負極性とで互いに実効値が異なってしまうこととなって、表示品位の低下および液晶の劣化を起こす。
　そこで、ソースドライバに供給する階調データを予めΔＶｄの変動分だけ補正することによって、引き込み現象の影響を補償する手法を取ることが考えられる。すなわち、絵素ＰＩＸに供給されたデータ信号の電圧は絵素電極１０２への書き込みが終了した後はΔＶｄだけ低下することから、ソースドライバは実質的に目標値よりもΔＶｄだけ低い電圧のデータ信号を絵素ＰＩＸに供給していることとなるので、表示コントローラに供給される階調データを、電圧ΔＶｄだけ上昇させるようにシフトさせたデータ信号に対応する階調データに補正してソースドライバに供給するようにする。
　しかし、表示パネル上において、ゲートバスラインＧＬは抵抗分および容量分を分布定数的に有しているため、ゲートドライバからゲートバスラインＧＬに出力されたゲートパルスは伝搬遅延を伴いながら各絵素ＰＩＸのＴＦＴ１０１のゲートに到達する。これにより、ゲートパルスはゲートドライバの出力から遠い地点ほど大きな遅延を受けた波形となる。例えば図１０に示すように、ゲートドライバによって生成された第ｊ行のゲートバスラインＧＬのゲートパルスＶＧ（ｊ）の波形が理想的な方形波であるとすると、第ｊ行第１列の絵素ＰＩＸに到達するゲートパルスＶｇ（１，ｊ）の遅延は小さく、第ｊ行第Ｎ列の絵素ＰＩＸに到達するゲートパルスＶｇ（Ｎ，ｊ）の遅延は大きい。
　ＴＦＴ１０１の閾値電圧ＶＴはゲートパルスの立ち下がりの途中の電位として存在するので、遅延によりゲートパルスの立ち下がりが緩慢になると、電荷保存則のみを用いる静電的解法で導出可能な式（１）とは異なって、図１０に示すゲートパルスの立ち下がりの単位時間当たりの変化量ＳｙＮが小さくなるほど、ＴＦＴ１０１がＯＦＦ状態に移行するまでの遷移時間が長くなるとともに、ＯＦＦ状態になってからゲートパルスがゲートロー電位に低下するまでの波形が緩やかになって容量Ｃｇｄのフィードスルーが小さくなることにより、ΔＶｄは小さくなる。
　すなわち、変化量ＳｙＮは、ゲートドライバの出力からゲートまでの距離が大きいほど小さいので、電圧ΔＶｄは、表示パネル上でゲートドライバの出力からの距離が大きい絵素ＰＩＸほど小さくなるような分布を有することとなる。図１０では、遅延の小さいゲートパルスＶｇ（１，ｊ）が印加された絵素ＰＩＸでは絵素電極１０２の電位変動は急峻に起ってΔＶｄ（１）の電位低下が生じ、遅延の大きいゲートパルスＶｇ（Ｎ，ｊ）が印加された絵素ＰＩＸでは絵素電極１０２の電位変動は緩慢に起ってΔＶｄ（Ｎ）の電位低下が生じることが示されている。ΔＶｄ（１）＞ΔＶｄ（Ｎ）である。
　この結果、ソースドライバに供給する全ての階調データを一様に補正したのでは、パネル面内で引き込み現象を均一に相殺することができず、表示品位に分布が生じてしまう。
　この問題に基づき、階調データを補正して引き込み現象を補償するには、階調データの補正量にパネル面内で分布を持たせることが行われる。
　例えば図１１の（ａ）に示す表示パネルでは、各ゲートバスラインにパネルの両側からゲートパルスを供給するので、表示パネル上の位置をコラムの位置を用いて表現すると、パネル両端部Ａのコラムに近い絵素ＰＩＸほど電圧ΔＶｄが大きく、パネル中央部Ｃのコラムに近い絵素ＰＩＸほど電圧ΔＶｄが小さい。従って、図１１の（ｂ）に示すように、ある階調データに対応する正極性のデータ信号Ｖｓｐまたは負極性のデータ信号Ｖｓｎを破線で示すようにパネル面内（すなわちパネル左右方向）で均一に設定した場合には、電圧ΔＶｄの分布により、引き込み現象発生後の絵素電極電位Ｖｄは、正極性の絵素電極電位Ｖｄｐおよび負極性の絵素電極電位Ｖｄｎの両方とも実線で示すように、パネル中央部Ｃのコラムで上に凸となる曲線状の分布をなす。この場合に、正極性の階調データによる液晶印加電圧はパネル中央部Ｃで最も大きくなるとともにパネル中央部Ｃからパネル中間部Ｂを経てパネル両端部Ａに近付くにつれて次第に小さくなり、負極性の階調データによる液晶印加電圧はパネル中央部Ｃで最も小さくなるとともにパネル中央部Ｃからパネル中間部Ｂを経てパネル両端部Ａに近付くにつれて次第に大きくなる。そこで、図１１の（ｃ）に破線で示すように、各絵素の階調データを、表示ドライバに供給する前に予め電圧ΔＶｄの分布を補償するように、すなわち、パネル両端部Ａに近いほどデータ信号電位Ｖｄｐ・Ｖｄｎが高くなるような分布を持つように補正する。これにより、引き込み現象発生後の絵素電極電位Ｖｄｐ・Ｖｄｎは実線で示すようにパネル面内で均一になる。
　上記階調データの補正においては、ノーマリ表示に近いほうの階調を低階調側としたとき、図１２に示すように、正極性の入力階調データについては、パネル中央部Ｃの絵素ＰＩＸに供給する階調データを小さな階調数だけ増加させるように補正し、パネル中央部Ｃからパネル両端部Ａに向うほど大きな階調数増加させるように補正するとともに、負極性の入力階調データについては、パネル中央部Ｃの絵素ＰＩＸに供給する階調データを小さな階調数だけ減少させるように補正し、パネル中央部Ｃからパネル両端部Ａに向うほど大きな階調数減少させるように補正する。
　このように、電圧ΔＶｄの面内分布を補償するように階調データの補正を行えば、補正後の階調データに対応したデータ信号によって絵素ＰＩＸへの書き込みを行うので、絵素電極１０２の電位が書き込み後に電圧ΔＶｄだけ低下しても、コモン電極電位Ｖｃｏｍを変化させることなく、正極性のデータ信号と負極性のデータ信号との互いの実効値を面内で均一に等しくすることができる。
日本国公開特許公報「特開平７－１３４５７２号公報（１９９５年５月２３日公開）」 日本国公開特許公報「特開２００２－２５１１７０号公報（２００２年９月６日公開）」 日本国公開特許公報「特開２００２－１２３２０９号公報（２００２年４月２６日公開）」
堀　浩雄，鈴木　幸治　責任編集「シリーズ先端ディスプレイ技術２　カラー液晶ディスプレイ」，共立出版株式会社，2001年6月25日初版，pp247-248
　しかしながら、図１２のように階調データの補正を行うと、表示領域の全面において、各位置に対応した補正量が元の階調に加算されるので、補正量に応じた分だけ表示に使用可能な階調幅が減少して再現域が狭くなってしまうという問題がある。
　この問題を、図１３を用いて説明する。図１３は、全階調幅が「０」～「２５５」の２５６階調分存在する入力階調データに対してソースドライバに供給する階調データに、面内分布を考慮した電圧ΔＶｄの補償を行うときの階調補正を説明する図である。正極性の階調データに対応する電位については階調を表す「０」～「２５５」の数字の前にＶＨの符号を付し、負極性の階調データに対応する電位については階調を表す「０」～「２５５」の数字の前にＶＬの符号を付してある。これは本明細書を通して共通の事項である。
　正極性の最低階調データについては、引き込み現象発生後に絵素電極電位を面内で均一にＶＨ０に揃えたい場合に、入力階調データ「０」に対して、パネル両端部Ａで階調ａｐ１分、パネル中間部Ｂで階調ｂｐ１分、パネル中央部Ｃで階調ｃｐ１分だけ、それぞれ増加させる補正を行う。ここで、ａｐ１＞ｂｐ１＞ｃｐ１＞０である。また、正極性の最高階調データについては、引き込み現象発生後に絵素電極電位を面内で均一に揃えるとともにできるだけ高い値に設定したい場合に、パネル中間部Ｂをパネル両端部Ａよりも入力階調差と同じｂｐ２分だけ、また、パネル中央部Ｃをパネル両端部Ａよりも入力階調差と同じｃｐ２分だけ低い階調に保ったまま、パネル両端部Ａの階調データを「２５５」に補正する。この場合に、引き込み現象発生後に最高階調データに対応する絵素電極電位は面内で均一にＶＨ２５５’に揃う。
　負極性の最大階調データについては、引き込み現象発生後に絵素電極電位を面内で均一にＶＬ２５５に揃えたい場合に、入力階調データ「２５５」に対して、パネル両端部Ａで階調ａｎ１分、パネル中間部で階調ｂｎ１分、パネル中央部Ｃで階調ｃｎ１分だけ、それぞれ減少させる補正を行う。ここで、ａｎ１＞ｂｎ１＞ｃｎ１＞０である。また、負極性の最低階調データについては、引き込み現象発生後に絵素電極電位を面内で一定に揃えるとともにできるだけ高い値に設定したい場合に、パネル中間部Ｂをパネル両端部Ａよりも入力階調差と同じｂｎ２分だけ、また、パネル中央部Ｃをパネル両端部Ａよりも入力階調差と同じｃｎ２分だけ低い階調に保ったまま、パネル両端部Ａの階調データを「０」に補正する。この場合に、引き込み現象発生後に最高階調データに対応する絵素電極電位は面内で均一にＶＬ０’に揃う。
　また、コモン電極電位Ｖｃｏｍは、電位ＶＨ０と電位ＶＬ０’との間を等分する電位に設定されている。
　この階調補正により、引き込み現象発生後に絵素ＰＩＸで表示することのできる出力階調幅は、正極性の階調データについては電位ＶＨ２５５’と電位ＶＨ０との差の電圧に対応する階調幅Ｒｖｐであり、負極性の階調データについては電位ＶＬ０’と電位ＶＬ２５５との差の電圧に対応する階調幅Ｒｖｎである。なお、階調幅Ｒｖｐおよび階調幅Ｒｖｎのそれぞれの中での階調の勾配については任意に設計される。
　以上の、コラムの位置に応じた電圧ΔＶｄの補償を行うための階調補正の具体例について、表示コントローラの内部に備えられた、入力階調データと補正後の階調データとの関係を格納したルックアップテーブルを用いて説明する。正極性の階調データについてのルックアップテーブルを表１に、負極性の階調データについてのルックアップテーブルを表２に、それぞれ示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　表１および表２では、前記例の８ビットで表される２５６階調分を、１０ビットで表される１０２４階調分に換算して記載してあるが、趣旨は２５６階調のものと同様である。また、表示パネルをフルハイビジョン仕様(1920×1080)とし、すなわち、コラム数をＲＧＢの各色について１９２０とし、その半分の領域に相当する０～９６０のコラムの位置範囲について、入力階調データと階調補正後の階調データとの関係を示した。
　表１から分かるように、正極性の階調データについては、補正により、中央（パネル中央部Ｃに相当）において、最低階調側で「０」～「９」の１０階調分が失われ、最高階調側で「１０１３」～「１０２３」の１１階調分が失われている。また、端（パネル両端部Ａに相当）において、最低階調側で「０」～「１３」の１４階調分が失われている。
　また、表２から分かるように、負極性の階調データについては、補正により、中央（パネル中央部Ｃに相当）において、最低階調側で「０」～「３」の４階調分が失われ、最高階調側で「１０１４」～「１０２３」の１０階調分が失われている。また、端（パネル両端部Ａに相当）において、最高階調側で「１０００」～「１０２３」の２４階調分が失われている。
　このように、面内分布を考慮した電圧ΔＶｄの補償を行う階調補正では、入力階調データの全階調幅のうち、最も電圧ΔＶｄの小さいパネル中央部Ｃにおいても、正極性の最低階調データ側および負極性の最高階調データ側では補正量に用いた階調ｃｐ１分が表示に使用できない。また、正極性の最高階調データ付近ではパネル両端部Ａとの階調差を保つことで階調ｃｐ２分が表示に使用できないとともに、負極性の最低階調データ付近ではパネル両端部Ａとの階調差を保つことで階調ｃｎ２分が表示に使用できない。これにより、全体として再現域が狭くなる。
　また、パネル中央部Ｃにおいて、正極性の最高階調データを入力階調データの最高階調データ（例えば「２５５」）まで補正することや、負極性の最低階調データを入力階調データの最低階調データ（例えば「０」）まで補正することを許容したとしても、入力階調データの最高階調データを超えるような、および、入力階調データの最低階調データを下回るような補正量の加減算はできないために、全体としてやはり再現域が狭くなる。
　負極性の階調データについては正極性の階調データについての上記問題が、最低階調側と最高階調側とで逆の関係として存在する。また、パネル両端部Ａに近付くほど、パネル中央部Ｃよりも大きな階調補正を行うので、同様の理由により、再現域はさらに狭くなる。
　この結果、階調データを表す全ビットのうちの一部が表示できない、いわゆる「ビット落ち」という現象が起って、表示品位が非常に大きく損なわれてしまう。
　本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、引き込み現象のような絵素電極電位に面内分布が発生する現象を、階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置、および表示装置の駆動方法を実現することにある。
　本発明の表示装置は、上記課題を解決するために、アクティブマトリクス型の表示装置であって、データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行う補正部を備えており、上記補正部は、入力される上記階調データのうち、全コラムの一部をなす少なくとも１つのコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も低いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴としている。
　上記の発明によれば、補正部は、全コラムの一部をなす少なくとも１つのコラムの位置については、正極性の最低階調データおよび負極性の最低階調データについては補正量をゼロとして階調補正を行う、すなわち入力階調データに等しい階調データを出力する。これにより、上記の少なくとも１つのコラムの位置のみならず、他のコラムの位置を含むパネル全面において、表示に使用することのできる階調幅を従来よりも増加させることができる。
　以上により、引き込み現象のような絵素電極電位に面内分布が発生する現象を、階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置を実現することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記補正部は、入力される上記階調データのうち、全コラムのうちの中央に位置する１つ以上のコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も低いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴としている。
　上記の発明によれば、補正部は、全コラムのうちの中央に位置する１つ以上のコラムのコラムの位置については、正極性の最低階調データおよび負極性の最低階調データについては補正量をゼロとして階調補正を行う、すなわち入力階調データに等しい階調データを出力する。これにより、中央のコラムの位置のみならず、他のコラムの位置を含むパネル全面において、表示に使用することのできる階調幅を従来よりも増加させることができる。
　以上により、引き込み現象のような絵素電極電位に面内分布が発生する現象を、階調データの補正によって補償しながら、特にパネル中央部において広い再現域を確保することのできる表示装置を実現することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記階調補正後の上記第１の階調データに対応する正極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する正極性の最も高いデータ信号電位よりも低く、上記階調補正後の上記第１の階調データに対応する負極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する負極性の最も高いデータ信号電位よりも低いことを特徴としている。
　上記の発明によれば、パネル全面において、補正部に供給される同じ階調データどうしが同じデータ信号電位として絵素電極に供給されるとともに、同じ、正極性の階調データと負極性の階調データとで、液晶表示素子などの表示素子への印加電圧の実効値が等しくなるので、パネル全面で均一な表示品位を提供することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、全てのコラムについて、正極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行い、全てのコラムについて、負極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行うことを特徴としている。
　上記の発明によれば、あるコラムの位置において全階調幅を表示に用いることができるので、高表示品位を提供することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、全てのコラムについて、正極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行い、上記階調補正後の上記第１の階調データに対応する負極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する負極性の最も高いデータ信号電位よりも高いことを特徴としている。
　上記の発明によれば、あるコラムの位置において全階調幅を表示に用いることができるので、高表示品位を提供することができるという効果を奏する。さらに、各コラムの位置において、補正後の正極性の階調データに対応する絵素電極電位とコモン電極電位との差と、補正後の負極性の階調データに対応する絵素電極電位とコモン電極電位との差とを互いに等しくすることができるので、高表示品位を提供することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、アクティブマトリクス型の表示装置であって、データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行う補正部を備えており、上記補正部は、入力される上記階調データのうち、全コラムの、正極性の最も低いデータ信号電位に対応する階調データ、負極性の最も低いデータ信号電位に対応する階調データ、正極性の最も高いデータ信号電位に対応する階調データ、および、負極性の最も高いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴としている。
　上記の発明によれば、補正部は、全コラムの位置について、正極性の最低階調データ、正極性の最高階調データ、負極性の最低階調データ、および、負極性の最高階調データに対して補正量をゼロとして階調補正を行う、すなわち入力階調データに等しい階調データを出力する。これにより、パネル全面において、表示に使用することのできる階調幅を従来よりも増加させることができる。
　以上により、引き込み現象のような絵素電極電位に面内分布が発生する現象を、階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置を実現することができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記データ信号に変換される前の階調データは、表示ドライバに供給される前の階調データであることを特徴としている。
　上記の発明によれば、表示ドライバが階調補正を行う機能を備えていなくても、表示コントローラなどの前段側の回路で階調補正を行うことができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、各ゲートバスラインに、上記各ゲートバスラインの両端からゲートパルスを供給することを特徴としている。
　上記の発明によれば、引き込み現象のように、ゲートバスラインに関係する現象が左右対称に分布を有するように発生する表示パネルにおいて、この現象を補償するように階調補正することにより、表示品位を向上させることができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、各ゲートバスラインに、全ての上記ゲートバスラインに対する所定の片端からゲートパルスを供給することを特徴としている。
　上記の発明によれば、引き込み現象のように、ゲートバスラインに関係する現象が左右非対称に分布を有するように発生する表示パネルにおいて、この現象を補償するように階調補正することにより、表示品位を向上させることができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、上記補正量は、上記各コラムの位置に対応した引き込み電圧の大きさに対応していることを特徴としている。
　上記の発明によれば、引き込み電圧の面内分布を補償しながら、表示品位を向上させることができるという効果を奏する。
　本発明の表示装置は、上記課題を解決するために、一部の上記コラムの位置に対応した上記補正量をルックアップテーブルに格納しており、上記一部の上記コラムの位置に対応した上記階調データに対しては、上記補正量として上記ルックアップテーブルの格納値を用いて上記階調補正を行い、他の上記コラムの位置に対応した上記階調データに対しては、上記補正量を上記ルックアップテーブルの格納値を用いた補間演算により求めて上記階調補正を行うことを特徴としている。
　上記の発明によれば、ルックアップテーブルに格納する補正量の値を少なくすることができるので、表示装置の小型化を図ることができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、アクティブマトリクス型の表示装置を駆動する表示装置の駆動方法であって、データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行い、上記階調補正に供給される上記階調データのうち、全コラムの一部をなす少なくとも１つのコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も高いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴としている。
　上記の発明によれば、全コラムの一部をなす少なくとも１つのコラムの位置については、正極性の最低階調データおよび負極性の最低階調データについては補正量をゼロとして階調補正を行う、すなわち入力階調データに等しい階調データを出力する。これにより、上記の少なくとも１つのコラムの位置のみならず、他のコラムの位置を含むパネル全面において、表示に使用することのできる階調幅を従来よりも増加させることができる。
　以上により、引き込み現象のような絵素電極電位に面内分布が発生する現象を、階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置の駆動方法を実現することができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、上記階調補正に供給される上記階調データのうち、全コラムのうちの中央に位置する１つ以上のコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も高いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴としている。
　上記の発明によれば、全コラムのうちの中央に位置する１つ以上のコラムのコラムの位置については、正極性の最低階調データおよび負極性の最低階調データについては補正量をゼロとして階調補正を行う、すなわち入力階調データに等しい階調データを出力する。これにより、中央のコラムの位置のみならず、他のコラムの位置を含むパネル全面において、表示に使用することのできる階調幅を従来よりも増加させることができる。
　以上により、引き込み現象のような絵素電極電位に面内分布が発生する現象を、階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置の駆動方法を実現することができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、上記階調補正後の上記第１の階調データに対応する正極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する正極性の最も高いデータ信号電位よりも低く、上記階調補正後の上記第１の階調データに対応する負極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する負極性の最も高いデータ信号電位よりも低いことを特徴としている。
　上記の発明によれば、パネル全面において、階調補正に供給される同じ階調データどうしが同じデータ信号電位として絵素電極に供給されるとともに、同じ、正極性の階調データと負極性の階調データとで、液晶表示素子などの表示素子への印加電圧の実効値が等しくなるので、パネル全面で均一な表示品位を提供することができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、全てのコラムについて、正極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行い、全てのコラムについて、負極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行うことを特徴としている。
　上記の発明によれば、あるコラムの位置において全階調幅を表示に用いることができるので、高表示品位を提供することができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、全てのコラムについて、正極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行い、上記階調補正後の上記第１の階調データに対応する負極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する負極性の最も高いデータ信号電位よりも高くなるように上記階調補正を行うことを特徴としている。
　上記の発明によれば、あるコラムの位置において全階調幅を表示に用いることができるので、高表示品位を提供することができるという効果を奏する。さらに、各コラムの位置において、補正後の正極性の階調データに対応する絵素電極電位とコモン電極電位との差と、補正後の負極性の階調データに対応する絵素電極電位とコモン電極電位との差とを互いに等しくすることができるので、高表示品位を提供することができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、アクティブマトリクス型の表示装置を駆動する表示装置の駆動方法であって、データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行い、上記階調補正に供給される上記階調データのうち、全コラムの、正極性の最も低いデータ信号電位に対応する階調データ、負極性の最も低いデータ信号電位に対応する階調データ、正極性の最も高いデータ信号電位に対応する階調データ、および、負極性の最も高いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴としている。
　上記の発明によれば、補正部は、全コラムの位置について、正極性の最低階調データ、正極性の最高階調データ、負極性の最低階調データ、および、負極性の最高階調データに対して補正量をゼロとして階調補正を行う、すなわち入力階調データに等しい階調データを出力する。これにより、パネル全面において、表示に使用することのできる階調幅を従来よりも増加させることができる。
　以上により、引き込み現象のような絵素電極電位に面内分布が発生する現象を、階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置を実現することができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、上記データ信号に変換される前の階調データは、表示ドライバに供給される前の階調データであることを特徴としている。
　上記の発明によれば、表示ドライバが階調補正を行う機能を備えていなくても、表示コントローラなどの前段側の回路で階調補正を行うことができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、各ゲートバスラインに、上記各ゲートバスラインの両端からゲートパルスを供給することを特徴としている。
　上記の発明によれば、引き込み現象のように、ゲートバスラインに関係する現象が左右対称に分布を有するように発生する表示パネルにおいて、この現象を補償するように階調補正することにより、表示品位を向上させることができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、各ゲートバスラインに、上記各ゲートバスラインの片端からゲートパルスを供給することを特徴としている。
　上記の発明によれば、引き込み現象のように、ゲートバスラインに関係する現象が左右非対称に分布を有するように発生する表示パネルにおいて、この現象を補償するように階調補正することにより、表示品位を向上させることができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、上記補正量は、上記各コラムの位置に対応した引き込み電圧の大きさに対応していることを特徴としている。
　上記の発明によれば、引き込み電圧の面内分布を補償しながら、表示品位を向上させることができるという効果を奏する。
　本発明の表示装置の駆動方法は、上記課題を解決するために、一部の上記コラムの位置に対応した上記補正量をルックアップテーブルに格納しており、上記一部の上記コラムの位置に対応した上記階調データに対しては、上記補正量として上記ルックアップテーブルの格納値を用いて上記階調補正を行い、他の上記コラムの位置に対応した上記階調データに対しては、上記補正量を上記ルックアップテーブルの格納値を用いた補間演算により求めて上記階調補正を行うことを特徴としている。
　上記の発明によれば、ルックアップテーブルに格納する補正量の値を少なくすることができるので、表示装置の小型化を図ることができるという効果を奏する。
　本発明の表示装置は、以上のように、アクティブマトリクス型の表示装置であって、データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行う補正部を備えており、上記補正部は、入力される上記階調データのうち、全コラムの一部をなす少なくとも１つのコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も低いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行う。
　以上により、引き込み現象のような絵素電極電位に面内分布が発生する現象を、階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置を実現することができるという効果を奏する。
　本発明の表示装置の駆動方法は、以上のように、アクティブマトリクス型の表示装置を駆動する表示装置の駆動方法であって、データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行い、上記階調補正に供給される上記階調データのうち、全コラムの一部をなす少なくとも１つのコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も高いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴とする。
　以上により、引き込み現象のような絵素電極電位に面内分布が発生する現象を、階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置の駆動方法を実現することができるという効果を奏する。
本発明の実施形態を示すものであり、引き込み現象の面内分布を補償する第１の方法を説明する図である。 本発明の実施形態を示すものであり、引き込み現象の面内分布を補償する第２の方法を説明する図である。 本発明の実施形態を示すものであり、引き込み現象の面内分布を補償する第３の方法を説明する図である。 本発明の実施形態を示すものであり、引き込み現象の面内分布を補償する第４の方法を説明する図である。 本発明の実施形態を示すものであり、図１ないし図４の方法を実行する表示装置の構成を示す回路ブロック図である。 図５の表示装置が備える絵素の構成例を示す平面図である。 図５の表示装置が備える表示コントローラのタイミングコントローラの構成を示すブロック図である。 従来技術を示すものであり、絵素の構成を等価回路で示す回路図である。 図８の絵素の引き込み現象を説明する電位波形図である。 図９の引き込み現象がパネル面内で分布を有することを説明する電位波形図である。 図１０の引き込み現象の面内分布を補償する方法を示す図であり、（ａ）は想定するパネル構成例を示す平面図、（ｂ）は引き込み電圧および絵素電極電位の面内分布を示すグラフ、（ｃ）は引き込み電圧を補償する階調データの補正量分布を示すグラフである。 図１１の引き込み現象の補償に用いるルックアップテーブルの構成を示す図である。 引き込み現象を補償する従来の方法の欠点を説明する図である。
　本発明の実施形態について、図１～図７を用いて説明すれば以下の通りである。
　図５に、本実施形態に係る液晶表示装置（表示装置）１の構成を示す。同図に示されるように、液晶表示装置１は、表示パネル２と、ＳＯＦ基板３と、複数のソースドライバ（表示ドライバ）ＳＤ１…・ＳＤ２…と、複数のゲートドライバＧＤ１…・ＧＤ２…と、フレキシブル配線４ａ・４ｂと、表示コントローラ５とを備えたアクティブマトリクス型の表示装置である。なお、表示パネル２とその他の部材とが任意の組み合わせで１つのパネル上に実装されていてもよいし、ソースドライバＳＤ１…・ＳＤ２…と、ゲートドライバＧＤ１…・ＧＤ２…と、表示コントローラ５との一部または全部が同じフレキシブルプリント基板などの外部基板に搭載されて、表示パネル２を備えたパネルに接続された構成でもよく、任意の配置が可能である。
　図６に、表示パネル２が備える各絵素Ｐの一構成例を示す。ここでは、絵素Ｐは、表示装置におけるγ特性の視角依存性を改善するマルチ絵素駆動方式の絵素構成をなしているが、これに限らず任意の構成で構わない。マルチ絵素駆動においては、輝度の異なる２つ以上の副絵素によって１つの絵素を構成することにより、視野角特性すなわちγ特性の視角依存性を改善する。
　１つの絵素Ｐは２つの副絵素ｓｐ１、ｓｐ２に分割されている。副絵素ｓｐ１は、ＴＦＴ１６ａ、副絵素電極１８ａ、および、補助容量２２ａを備えており、副絵素ｓｐ２は、ＴＦＴ１６ｂ、副絵素電極１８ｂ、および、補助容量２２ｂを備えている。
　ＴＦＴ１６ａおよびＴＦＴ１６ｂのそれぞれのゲ－ト電極は互いに共通のゲートバスラインＧＬに接続され、ソース電極は互いに共通のソースバスラインＳＬに接続されている。補助容量２２ａは副絵素電極１８ａと補助容量バスラインＣｓＬ１との間で形成されており、補助容量２２ｂは副絵素電極１８ｂと補助容量バスラインＣｓＬ２との間で形成されている。補助容量バスラインＣｓＬ１は、上記ゲートバスラインＧＬとの間に副絵素ｓｐ１の領域を挟んでゲートバスラインＧＬと平行に延びるように設けられている。補助容量バスラインＣｓＬ２は、上記ゲートバスラインＧＬとの間に副絵素ｓｐ２の領域を挟んでゲートバスラインＧＬと平行に延びるように設けられている。
　また、各絵素Ｐの補助容量バスラインＣｓＬ１は、当該補助容量バスラインＣｓＬ１を挟んで当該絵素Ｐに隣接する絵素Ｐの副絵素ｓｐ２が補助容量２２ｂを形成するための補助容量バスラインＣｓＬ２を兼ねており、各絵素Ｐの補助容量バスラインＣｓＬ２は、当該補助容量バスラインＣｓＬ２を挟んで当該絵素Ｐに隣接する絵素Ｐの副絵素ｓｐ１が補助容量２２ａを形成するための補助容量バスラインＣｓＬ１を兼ねている。
　副絵素ｓｐ１・ｓｐ２はともに同じソースバスラインＳＬに接続されているとともにＴＦＴ１６ａ・１６ｂがともに同じゲートバスラインＧＬに接続されているので、副絵素ｓｐ１と副絵素ｓｐ２とには同じデータ信号、すなわち同じ階調データが供給されると見なす。この階調データは、副絵素ｓｐ１と副絵素ｓｐ２との寄与を合わせた絵素Ｐ全体としての輝度に対応している。
　図５において、ソースドライバＳＤ１…・ＳＤ２…とゲートドライバＧＤ１…・ＧＤ２…とはＳＯＦ(System On Film)の形態で表示パネル２に接続されている。ここではソースドライバＳＤ１…・ＳＤ２…は表示パネル２の一辺にのみ接続されており、ソースドライバＳＤ１…は表示パネル２の紙面左半分のソースバスラインＳＬ…にデータ信号を供給するとともに、ソースドライバＳＤ２…は表示パネル２の紙面右半分のソースバスラインＳＬ…にデータ信号を供給する。ソースドライバＳＤ１…・ＳＤ２…が接続されている辺と紙面左側で直交するほうの一辺にゲートドライバＧＤ１…が、紙面右側で直交するほうの一辺にゲートドライバＧＤ２…がそれぞれ接続されているが、特にこれらの配置の仕方に制限はない。また、ソースドライバＳＤ１…・ＳＤ２…はＳＯＦ基板３に接続されており、ＳＯＦ基板３から各ソースドライバに、対応する階調データが供給されるようになっている。
　ＳＯＦ基板３はフレキシブル配線４ａ・４ｂを介して表示コントローラ５に接続されている。フレキシブル配線４ａはソースドライバＳＤ１…およびゲートドライバＧＤ１…への接続配線を備えており、フレキシブル配線４ｂはソースドライバＳＤ２…およびゲートドライバＧＤ２…への接続配線を備えている。表示コントローラ５は、タイミングコトンローラ５１・５２を備えており、ソースドライバＳＤ１…・ＳＤ２…およびゲートドライバＧＤ１…・ＧＤ２…が使用するタイミング信号、ソースドライバＳＤ１…・ＳＤ２…が使用する階調データ、さらには、補助容量バスラインＣｓＬ１・ＣｓＬ２が使用する補助容量電圧を供給する。ゲートドライバＧＤ１…・ＧＤ２…が使用するタイミング信号、および、補助容量電圧は、ＳＯＦ基板３およびソースドライバＳＤ１…・ＳＤ２…のＳＯＦ上を介して表示パネル２内に供給される。なお、タイミングコトンローラ５１とタイミングコントローラ５２とは１つにまとめられていてもよく、パネル左右に対する階調データの供給仕分けを、表示コントローラ５が備えるどのような回路ブロックで行ってもよい。
　図７に、タイミングコントローラ５１・５２の構成を示す。タイミングコントローラ５１とタイミングコントローラ５２とは同じ構成であるので、ここでは代表してタイミングコントローラ５１について説明する。なお、タイミングコントローラ５１は表示パネル２の紙面左半分側のソースドライバＳＤ１…用およびゲートドライバＧＤ１…用の信号やデータ、補助容量電圧などを処理し、タイミングコントローラ５２は表示パネル２の紙面右半分側のソースドライバＳＤ２…用およびゲートドライバＧＤ２…用の信号やデータ、補助容量電圧を処理する。
　タイミングコントローラ５１は、ＬＶＤＳレシーバ５１ａ、ガンマ補正部５１ｂ、ΔＶｄ補正部５１ｃ、データ送信ドライバ５１ｄ、メモリ５１ｅ、および、タイミング制御回路５１ｆを備えている。
　ＬＶＤＳレシーバ５１ａは、ＬＶＤＳドライバから出力されたＲＧＢの表示データを受信する。ガンマ補正部５１ｂは、ＬＶＤＳレシーバ５１ａから受け取ったＲＧＢの表示データのガンマ補正を行う。ΔＶｄ補正部（補正部）５１ｃは、ガンマ補正部５１ｂから入力されるＲＧＢの階調データに対し、メモリ５１ｅに格納されているルックアップテーブルを参照して、階調データを供給するコラムの位置に応じた階調補正を行う。データ送信ドライバ５１ｄは、ΔＶｄ補正部５１ｃから出力されたＲＧＢの階調データを、ＲＳＤＳ(Reduced Swing Differential Signaling)、ＰＰＤＳ(Point To Point Differential Signaling)、ＭｉｎｉＬＶＤＳなどの表示パネル２までの伝送に適したシリアルデータに変換して出力する。
　タイミング制御回路５１ｆは、ソースドライバおよびゲートドライバが使用する、クロック信号およびスタートパルス信号などのタイミング信号を生成して出力する。
　次に、上記ΔＶｄ補正部５１ｃによる階調補正について詳細に説明する。
　本実施形態では、ΔＶｄ補正部５１ｃは、パネル中央部Ｃでは、正極性の最低階調データおよび負極性の最低階調データについては補正量をゼロとして階調補正を行う、すなわち入力階調データに等しい階調データを出力する。これにより、パネル中央部Ｃのみならず、パネル両端部Ａやパネル中間部Ｂなどを含むパネル全面において、表示に使用することのできる階調幅を従来よりも増加させることができる。
　これを、幾つかの実施例を挙げて説明する。
　図１に、第１の実施例に係る階調補正を説明する図を示す。グラフの縦軸および横軸の意味は図１３と同じである。
　図１において、正極性の最低階調データについては、引き込み現象発生後に絵素電極電位を面内で均一に揃えたいものの、入力階調データ「０」に対して、パネル中央部Ｃのコラムの位置では補正量をゼロ、すなわちデータ信号電位をＶＨ０とする補正を行う。そして、パネル中央部Ｃからパネル中間部Ｂを経てパネル中央部Ｃへ向かう領域に亘っては、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差に相当する補正量のみを加算することにより階調データを増加させる補正を行う。この場合に、引き込み現象発生後の絵素電極電位はＶＨ０よりも、パネル中央部Ｃの電圧ΔＶｄだけ低下する。
　また、正極性の最高階調データについては、引き込み現象発生後に絵素電極電位を面内で均一に揃えるとともにできるだけ高い値に設定するために、従来と同様に、パネル中央部Ｃをパネル両端部Ａよりも入力階調差と同じｃｐ２分だけ低い階調に保ったまま、また、パネル中央部Ｃをパネル中間部Ｂよりも相応の入力階調差だけ低い階調に保ったまま、パネル両端部Ａの階調データを「２５５」に補正する。この場合に、パネル中央部Ｃの補正後の階調データは「２５５」よりも低い「２５５’」となり、引き込み現象発生後に最高階調データに対応する絵素電極電位は面内で均一に「２５５’」よりも、パネル中央部Ｃの電圧ΔＶｄだけ低い値に均一に揃う。
　負極性の最高階調データについては、引き込み現象発生後に絵素電極電位を面内で均一に揃えたいものの、入力階調データ「２５５」に対して、パネル中央部Ｃのコラムの位置では補正量をゼロ、すなわちデータ信号電位をＶＬ２５５とする補正を行う。そして、パネル中央部Ｃからパネル中間部Ｂを経てパネル中央部Ｃへ向かう領域に亘っては、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差に相当する補正量のみを減算することにより階調データを減少させる補正を行う。この場合に、引き込み現象発生後の絵素電極電位はＶＬ２５５よりも、パネル中央部Ｃの電圧ΔＶｄだけ低下する。
　また、負極性の最低階調データについては、引き込み現象発生後に絵素電極電位を面内で均一に揃えるとともにできるだけ高い値に設定したい場合に、従来と同様に、パネル中央部Ｃをパネル両端部Ａよりも入力階調差と同じｃｎ２分だけ低い階調に保ったまま、また、パネル中央部Ｃをパネル中間部Ｂよりも相応の入力階調差だけ低い階調に保ったまま、パネル両端部Ａの階調データを「０」に補正する。この場合に、パネル中央部Ｃの補正後の階調データは「０」よりも低い「０’」となり、引き込み現象発生後に最高階調データに対応する絵素電極電位は面内で均一に「０’」よりも、パネル中央部Ｃの電圧ΔＶｄだけ低い値に均一に揃う。
　また、コモン電極電位Ｖｃｏｍは、電位ＶＨ０よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位と、電位ＶＬ０’よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位との間を等分する電位に設定されている。また、本実施例においては、このコモン電極電位Ｖｃｏｍは、パネル全面の各コラム位置において、互いに大きさが等しい正極性の階調データと負極性の階調データとについて着目した場合に、正極性の階調データに対応するデータ信号電位よりもそのコラム位置の電圧ΔＶｄだけ低い電位と、負極性の階調データに対応するデータ信号電位よりもそのコラム位置の電圧ΔＶｄだけ低い電位との間を等分する電位である。
　この階調補正により、引き込み現象発生後にパネル中央部Ｃの絵素ＰＩＸで表示することのできる出力階調幅は、正極性の階調データについては電位ＶＨ２５５’と電位ＶＨ０との差の電圧に対応する階調幅Ｒｖｐであり、負極性の階調データについては電位ＶＬ０’と電位ＶＬ２５５との差の電圧に対応する階調幅Ｒｖｎである。なお、階調幅Ｒｖｐおよび階調幅Ｒｖｎのそれぞれの中での階調の勾配については任意に設計される。
　この階調幅Ｒｖｐ・Ｒｖｎを、図１３のものと比較すると、図１３ではパネル中央部Ｃの補正後の正極性の最低階調データが図１よりもｃｐ１だけ高いので、ａｐ１に等しいパネル両端部Ａにおける正極性の最低階調データ、および、ｂｐ１に等しいパネル中間部Ｂにおける正極性の最低階調データも、図１より高い。また、この正極性の階調データにおける特徴は、負極性の階調データについても同様である。結局、パネル全面で、階調幅Ｒｖｐ・Ｒｖｎは、図１３よりも図１のほうが大きくなる。特に、パネル中央部Ｃの階調幅Ｒｖｐ・Ｒｖｎが従来よりも大きくなることは、表示パネルの中央部における再現域が広くなることであるので、表示品位の向上に大きく寄与する。
　以上の、コラムの位置に応じた電圧ΔＶｄの補償を行うための階調補正の具体例について、メモリ５１ｅの内部に備えられた、入力階調データと補正後の階調データとの関係を格納したルックアップテーブルを用いて説明する。正極性の階調データについてのルックアップテーブルを表３に、負極性の階調データについてのルックアップテーブルを表４に、それぞれ示す。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
　表３および表４では、階調データを表すビット数および表示パネルの解像度については、表１および表２の場合と同様である。
　表３から分かるように、正極性の階調データについては、補正により、中央（パネル中央部Ｃに相当）において、最低階調側で失われる階調データは無く、最高階調側で「１０１３」～「１０２３」の１１階調分が失われるのみである。また、端（パネル両端部Ａに相当）において、最低階調側で「０」～「３」の４階調分が失われるのみである。
　また、表４から分かるように、負極性の階調データについては、補正により、中央（パネル中央部Ｃに相当）において、最低階調側で「０」～「３」の４階調分が失われるのみであり、最高階調側で失われる階調データは無い。また、端（パネル両端部Ａに相当）において、最高階調側で「１０１０」～「１０２３」の１４階調分が失われるのみである。
　このように、本実施例によれば、引き込み現象の面内分布を階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置を実現することができる。
　また、本実施例によれば、パネル全面において、ΔＶｄ補正部５１ｃに供給される同じ階調データどうしが同じデータ信号電位として絵素電極に供給されるとともに、同じ、正極性の階調データと負極性の階調データとで、液晶印加電圧の実効値が等しくなるので、パネル全面で均一な表示品位を提供することができる。
　図２に、第２の実施例に係る階調補正を説明する図を示す。グラフの縦軸および横軸の意味は図１３と同じである。
　図２において、正極性の最低階調データについては、引き込み現象発生後に絵素電極電位を面内で均一に揃えたいものの、入力階調データ「０」に対して、パネル中央部Ｃのコラムの位置では補正量をゼロ、すなわちデータ信号電位をＶＨ０とする補正を行う。そして、パネル中央部Ｃからパネル中間部Ｂを経てパネル中央部Ｃへ向かう領域に亘っては、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差に相当する補正量のみを加算することにより階調データを増加させる補正を行う。この場合に、引き込み現象発生後の絵素電極電位は、各コラムの位置における最低階調データに対応する電位よりも、パネル中央部Ｃの電圧ΔＶｄだけ低下する。
　また、正極性の最高階調データについては、引き込み現象発生後の絵素電極電位を、面内で均一ではないが各コラムの位置において最大限に高い値に設定するために、全てのコラムの位置において階調データを「２５５」に補正する。この場合に、パネル中央部Ｃの階調データは全て補正量がゼロである。引き込み現象発生後には、絵素電極電位は、パネル中央部Ｃの電位ＶＨ２５５の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差だけ低い電位となるＶＨ２５５’の曲線から、パネル中央部Ｃの電圧ΔＶｄだけ低下した電位となる。
　負極性の最高階調データについては、引き込み現象発生後に絵素電極電位を面内で均一に揃えたいものの、入力階調データ「２５５」に対して、パネル中央部Ｃのコラムの位置では補正量をゼロ、すなわちデータ信号電位をＶＬ２５５とする補正を行う。そして、パネル中央部Ｃからパネル中間部Ｂを経てパネル両端部Ａへ向かう領域に亘っては、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差に相当する補正量のみを減算することにより階調データを減少させる補正を行う。この場合に、引き込み現象発生後の絵素電極電位は、各コラムの位置における最高階調データに対応する電位よりも、パネル中央部Ｃの電圧ΔＶｄだけ低下する。
　また、負極性の最低階調データについては、引き込み現象発生後に絵素電極電位を、面内で均一ではないが各コラムの位置において最大限に高い値に設定するために、全てのコラムの位置において階調データを「０」に補正する。この場合に、パネル中央部Ｃの階調データは全て補正量がゼロである。引き込み現象発生後の絵素電極電位は、パネル中央部Ｃの電位ＶＬ０の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差だけ低い電位となるＶＬ０’の曲線から、パネル中央部Ｃの電圧ΔＶｄだけ低下する。
　また、コモン電極電位Ｖｃｏｍは、電位ＶＨ０よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位と、電位ＶＬ０’よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位との間を等分する電位に設定されている。また、本実施例においては、このコモン電極電位Ｖｃｏｍは、パネル中央部Ｃにおいて、互いに大きさが等しい正極性の階調データと負極性の階調データとについて着目した場合に、正極性の階調データに対応するデータ信号電位よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位と、負極性の階調データに対応するデータ信号電位よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位との間を等分する電位である。
　この階調補正により、引き込み現象発生後にパネル中央部Ｃの絵素ＰＩＸで表示することのできる出力階調幅は、正極性の階調データについては電位ＶＨ２５５と電位ＶＨ０との差の電圧に対応する階調幅Ｒｖｐであり、負極性の階調データについては電位ＶＬ０と電位ＶＬ２５５との差の電圧に対応する階調幅Ｒｖｎである。なお、階調幅Ｒｖｐおよび階調幅Ｒｖｎのそれぞれの中での階調の勾配については任意に設計される。
　この階調幅Ｒｖｐ・Ｒｖｎを、図１３のものと比較すると、図１３ではパネル中央部Ｃの補正後の正極性の最低階調データが図２よりもｃｐ１だけ高く、ａｐ１に等しいパネル両端部Ａにおける正極性の最低階調データも図２より高い。パネル中間部Ｂについても同様である。また、図１３はパネル中間部Ｂおよびパネル中央部Ｃの最高階調側でも階調データが失われるが、図２では失われない。また、この正極性の階調データにおける特徴は、負極性の階調データについても同様である。結局、パネル全面で、階調幅Ｒｖｐ・Ｒｖｎは、図１３よりも図２のほうが大きくなる。特に、パネル中央部Ｃの階調幅Ｒｖｐ・Ｒｖｎが従来よりも大きくなることは、表示パネルの中央部における再現域が広くなることであるので、表示品位の向上に大きく寄与する。
　以上の、コラムの位置に応じた電圧ΔＶｄの補償を行うための階調補正の具体例について、メモリ５１ｅの内部に備えられた、入力階調データと補正後の階調データとの関係を格納したルックアップテーブルを用いて説明する。正極性の階調データについてのルックアップテーブルを表５に、負極性の階調データについてのルックアップテーブルを表６に、それぞれ示す。
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000006
　表５および表６では、階調データを表すビット数および表示パネルの解像度については、表１および表２の場合と同様である。
　表５から分かるように、正極性の階調データについては、補正により、中央（パネル中央部Ｃに相当）において失われる階調データは無い。また、端（パネル両端部Ａに相当）において、最低階調側で「０」～「３」の４階調分が失われるのみである。
　また、表６から分かるように、負極性の階調データについては、補正により、中央（パネル中央部Ｃに相当）において失われる階調データは無い。また、端（パネル両端部Ａに相当）において、最高階調側で「１０１０」～「１０２３」の１４階調分が失われるのみである。
　このように、本実施例によれば、引き込み現象の面内分布を階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置を実現することができる。
　また、本実施例によれば、パネル中央部において全階調幅を表示に用いることができるので、高表示品位を提供することができる。
　図３に、第３の実施例に係る階調補正を説明する図を示す。グラフの縦軸および横軸の意味は図１３と同じである。
　図３においては、図２の場合のようにパネル中央部Ｃにおいて全階調幅を使用可能にするとともに、パネル全面において各コラムの位置ごとに、引き込み現象発生後の液晶印加電圧を正極性の階調データと負極性の階調データとで互いに等しくするような階調補正を行う。
　正極性の最低階調データについては、入力階調データ「０」に対して、パネル中央部Ｃのコラムの位置では補正量をゼロ、すなわちデータ信号電位をＶＨ０とする補正を行う。そして、パネル中央部Ｃからパネル中間部Ｂを経てパネル中央部Ｃへ向かう領域に亘っては、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差に相当する補正量よりも大きな補正量を加算することにより階調データを増加させる補正を行う。この場合に、補正後の階調データに対応する電位をＶＨ０’とすると、引き込み現象発生後の絵素電極電位は、電位ＶＨ０’から、パネル中央部Ｃの電位ＶＨ０の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差に相当する補正量だけ低下した電位ＶＨ０”の曲線よりも、パネル中央部Ｃの電圧ΔＶｄだけ低下する。
　また、正極性の最高階調データについては、引き込み現象発生後の絵素電極電位を、面内で均一ではないが各コラムの位置において最大限に高い値に設定するために、全てのコラムの位置において階調データを「２５５」に補正する。この場合に、パネル中央部Ｃの階調データは全て補正量がゼロである。引き込み現象発生後には、絵素電極電位は、パネル中央部Ｃの電位ＶＨ２５５の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差だけ低い電位となるＶＨ２５５’の曲線から、パネル中央部Ｃの電圧ΔＶｄだけ低下した電位となる。
　負極性の最高階調データについては、入力階調データ「２５５」に対して、パネル中央部Ｃのコラムの位置では補正量をゼロ、すなわちデータ信号電位をＶＬ２５５とする補正を行う。そして、パネル中央部Ｃからパネル中間部Ｂを経てパネル両端部Ａへ向かう領域に亘っては、各コラムの位置に対応するパネル中央部ＣとのΔＶｄの差に相当する補正量よりも大きな補正量を減算することにより階調データを減少させる補正を行う。この場合に、補正後の階調データに対応する電位をＶＬ２５５’とすると、引き込み現象発生後の絵素電極電位は、電位ＶＬ２５５’から、パネル中央部Ｃの電位ＶＬ２５５の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差に相当する補正量だけ低下した電位ＶＬ２５５”の曲線よりも、パネル中央部Ｃの電圧ΔＶｄだけ低下する。
　負極性の最低階調データについては、入力階調データ「０」に対して、パネル中央部Ｃのコラムの位置では補正量をゼロ、すなわちデータ信号電位をＶＬ０とする補正を行う。そして、パネル中央部Ｃからパネル中間部Ｂを経てパネル中央部Ｃへ向かう領域に亘っては、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差に相当する補正量よりも小さな補正量を加算することにより階調データを増加させる補正を行う。この場合に、補正後の階調データに対応する電位をＶＬ０’とすると、引き込み現象発生後の絵素電極電位は、電位ＶＬ０’から、パネル中央部Ｃの電位ＶＬ０の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差に相当する補正量だけ低下した電位ＶＬ０”の曲線よりも、パネル中央部Ｃの電圧ΔＶｄだけ低下する。
　また、コモン電極電位Ｖｃｏｍは、電位ＶＨ０よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位と、電位ＶＬ０’よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位との間を等分する電位に設定されている。また、本実施例においては、このコモン電極電位Ｖｃｏｍは、パネル中央部Ｃにおいて、互いに大きさが等しい正極性の階調データと負極性の階調データとについて着目した場合に、正極性の階調データに対応するデータ信号電位よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位と、負極性の階調データに対応するデータ信号電位よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位との間を等分する電位である。
　上記の階調補正では、各コラムの位置において、補正後の正極性の階調データに対応する絵素電極電位とコモン電極電位Ｖｃｏｍとの差と、補正後の負極性の階調データに対応する絵素電極電位とコモン電極電位Ｖｃｏｍとの差とを互いに等しくすることができる。
　この階調補正により、引き込み現象発生後にパネル中央部Ｃの絵素ＰＩＸで表示することのできる出力階調幅は、正極性の階調データについては電位ＶＨ２５５と電位ＶＨ０との差の電圧に対応する階調幅Ｒｖｐであり、負極性の階調データについては電位ＶＬ０と電位ＶＬ２５５との差の電圧に対応する階調幅Ｒｖｎである。なお、階調幅Ｒｖｐおよび階調幅Ｒｖｎのそれぞれの中での階調の勾配については任意に設計される。
　この階調幅Ｒｖｐ・Ｒｖｎを、図１３のものと比較すると、図１３ではパネル中央部Ｃの補正後の正極性の最低階調データが図３よりもｃｐ１だけ高い。また、図１３ではパネル中間部Ｂおよびパネル中央部Ｃの最高階調側でも階調データが失われるが、図３では失われない。また、この正極性の階調データにおける特徴は、負極性の階調データについても同様である。結局、少なくともパネル中央部Ｃで、階調幅Ｒｖｐ・Ｒｖｎは、図１３よりも図３のほうが大きくなる。特に、パネル中央部Ｃの階調幅Ｒｖｐ・Ｒｖｎが従来よりも大きくなることは、表示パネルの中央部における再現域が広くなることであるので、表示品位の向上に大きく寄与する。
　以上の、コラムの位置に応じた電圧ΔＶｄの補償を行うための階調補正の具体例について、メモリ５１ｅの内部に備えられた、入力階調データと補正後の階調データとの関係を格納したルックアップテーブルを用いて説明する。正極性の階調データについてのルックアップテーブルを表７に、負極性の階調データについてのルックアップテーブルを表８に、それぞれ示す。
Figure JPOXMLDOC01-appb-T000007
Figure JPOXMLDOC01-appb-T000008
　表７および表８では、階調データを表すビット数および表示パネルの解像度については、表１および表２の場合と同様である。
　表７から分かるように、正極性の階調データについては、補正により、中央（パネル中央部Ｃに相当）において失われる階調データは無い。また、端（パネル両端部Ａに相当）において、最低階調側で「０」～「７」の８階調分が失われるのみである。
　また、表８から分かるように、負極性の階調データについては、補正により、中央（パネル中央部Ｃに相当）において失われる階調データは無い。また、端（パネル両端部Ａに相当）において、最低階調側で「０」～「３」の４階調分が失われ、最高階調側で「９９６」～「１０２３」の２８階調分が失われる。
　このように、本実施例によれば、引き込み現象の面内分布を階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置を実現することができる。
　また、本実施例によれば、パネル中央部Ｃにおいて全階調幅を表示に用いることができるので、高表示品位を提供することができる。さらに、各コラムの位置において、補正後の正極性の階調データに対応する絵素電極電位とコモン電極電位Ｖｃｏｍとの差と、補正後の負極性の階調データに対応する絵素電極電位とコモン電極電位Ｖｃｏｍとの差とを互いに等しくすることができる。
　図４に、第４の実施例に係る階調補正を説明する図を示す。グラフの縦軸および横軸の意味は図１３と同じである。
　図４において、正極性の最低階調データについては、引き込み現象発生後の絵素電極電位を、面内で均一ではないが各コラムの位置において最大限に低い値に設定するために、全てのコラムの位置において階調データを「０」に補正する。この場合に、階調データは全て補正量がゼロである。引き込み現象発生後には、絵素電極電位は、パネル中央部Ｃの電位ＶＨ０の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差だけ低い電位となるＶＨ０’の曲線から、パネル中央部Ｃの電圧ΔＶｄだけ低下した電位となる。
　また、正極性の最高階調データについては、引き込み現象発生後の絵素電極電位を、面内で均一ではないが各コラムの位置において最大限に高い値に設定するために、全てのコラムの位置において階調データを「２５５」に補正する。この場合に、階調データは全て補正量がゼロである。引き込み現象発生後には、絵素電極電位は、パネル中央部Ｃの電位ＶＨ２５５の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差だけ低い電位となるＶＨ２５５’の曲線から、パネル中央部Ｃの電圧ΔＶｄだけ低下した電位となる。
　負極性の最高階調データについては、引き込み現象発生後の絵素電極電位を、面内で均一ではないが各コラムの位置において最大限に低い値に設定するために、全てのコラムの位置において階調データを「２５５」に補正する。この場合に、階調データは全て補正量がゼロである。引き込み現象発生後には、絵素電極電位は、パネル中央部Ｃの電位ＶＬ２５５の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差だけ低い電位となるＶＬ２５５’の曲線から、パネル中央部Ｃの電圧ΔＶｄだけ低下した電位となる。
　負極性の最低階調データについては、引き込み現象発生後の絵素電極電位を、面内で均一ではないが各コラムの位置において最大限に高い値に設定するために、全てのコラムの位置において階調データを「０」に補正する。この場合に、階調データは全て補正量がゼロである。引き込み現象発生後には、絵素電極電位は、パネル中央部Ｃの電位ＶＬ０の点を通って、各コラムの位置に対応するパネル中央部Ｃとの電圧ΔＶｄの差だけ低い電位となるＶＬ０’の曲線から、パネル中央部Ｃの電圧ΔＶｄだけ低下した電位となる。
　また、コモン電極電位Ｖｃｏｍは、電位ＶＨ０よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位と、電位ＶＬ０’よりもパネル中央部Ｃの電圧ΔＶｄだけ低い電位との間を等分する電位に設定されている。また、本実施例においては、このコモン電極電位Ｖｃｏｍは、パネル全面の各コラム位置において、互いに大きさが等しい正極性の階調データと負極性の階調データとについて着目した場合に、正極性の階調データに対応するデータ信号電位よりもそのコラム位置の電圧ΔＶｄだけ低い電位と、負極性の階調データに対応するデータ信号電位よりもそのコラム位置の電圧ΔＶｄだけ低い電位との間を等分する電位である。
　上記の階調補正では、各コラムの位置において、補正後の正極性の階調データに対応する絵素電極電位とコモン電極電位との差と、補正後の負極性の階調データに対応する絵素電極電位とコモン電極電位との差とを互いに等しくすることができる。
　この階調補正により、引き込み現象発生後にパネル中央部Ｃの絵素ＰＩＸで表示することのできる出力階調幅は、正極性の階調データについては電位ＶＨ２５５と電位ＶＨ０との差の電圧に対応する階調幅Ｒｖｐであり、負極性の階調データについては電位ＶＬ０と電位ＶＬ２５５との差の電圧に対応する階調幅Ｒｖｎである。なお、階調幅Ｒｖｐおよび階調幅Ｒｖｎのそれぞれの中での階調の勾配については任意に設計される。
　この階調幅Ｒｖｐ・Ｒｖｎを、図１３のものと比較すると、図１３ではパネル中央部Ｃの補正後の正極性の最低階調データが図４よりもｃｐ１だけ高い。また、図１３はパネル中間部Ｂおよびパネル中央部Ｃの最高階調側でも階調データが失われるが、図４では失われない。また、この正極性の階調データにおける特徴は、負極性の階調データについても同様である。結局、パネル全面において、階調幅Ｒｖｐ・Ｒｖｎは、図１３よりも図４のほうが大きくなる。特に、パネル中央部Ｃの階調幅Ｒｖｐ・Ｒｖｎが従来よりも大きくなることは、表示パネルの中央部における再現域が広くなることであるので、表示品位の向上に大きく寄与する。
　以上の、コラムの位置に応じた電圧ΔＶｄの補償を行うための階調補正の具体例について、メモリ５１ｅの内部に備えられた、入力階調データと補正後の階調データとの関係を格納したルックアップテーブルを用いて説明する。正極性の階調データについてのルックアップテーブルを表９に、負極性の階調データについてのルックアップテーブルを表１０に、それぞれ示す。
Figure JPOXMLDOC01-appb-T000009
Figure JPOXMLDOC01-appb-T000010
　表９および表１０では、階調データを表すビット数および表示パネルの解像度については、表１および表２の場合と同様である。
　表９から分かるように、正極性の階調データについても負極性の階調データについても、パネル全面において、補正により失われる階調データは無い。
　このように、本実施例によれば、引き込み現象の面内分布を階調データの補正によって補償しながら、広い再現域を確保することのできる表示装置を実現することができる。
　また、本実施例によれば、パネル全面において全階調幅を表示に用いることができるので、高表示品位を提供することができる。
　以上、本実施形態について説明した。
　なお、上記例では、実施例１ないし３において、パネル中央部のコラムの位置に供給する階調データ（第１の階調データ）に対して、正極性の最低階調データおよび負極性の最低階調データについては補正量をゼロとして階調補正を行った。しかし、本発明はこれに限ることはなく、パネル中央部のコラムの位置を複数のコラムを含むように設定したりすることや、全コラムの一部をなす少なくとも１つのコラムについて実施例１ないし３と同様の処理を行うことなども可能である。
　また、上記例では、表示ドライバに供給される前の階調データに対して階調補正を行う構成について説明したが、データ信号線ドライバの中に前記階調補正の機能を備えてもよく、データ信号に変換される前の階調データに対して階調補正を行えばよい。
　また、上記例では、電圧ΔＶｄの補償を行う上での階調補正について説明したが、本発明はこれに限ることはなく、絵素電極電位に面内分布が発生する現象全般について適用可能である。
　また、上記例では、２つのゲートドライバＧＤ１・ＧＤ２を用意して、各ゲートバスラインＧＬの両端からゲートパルスを供給したが、これに限らず、ゲートドライバを１つだけ用意して、全てのゲートバスラインＧＬに対する所定の片端からゲートパルスを供給するようにしてもよい。この場合に、片端からゲートパルスを供給した場合に発生するパネル面内の電圧ΔＶｄの分布に応じて、上記例を適用することができる。このとき、上述したように、本発明が絵素電極電位に面内分布が発生する現象全般について適用可能であるから、片端からゲートパルスを供給する場合にも、電圧ΔＶｄの面内分布とは異なる任意の面内分布が想定可能であって、上記実施例のようなパネル端部Ａ、パネル中間部Ｂ、および、パネル中央部Ｃというパネル位置に応じた階調補正が当然に可能である。
　また、上記例において、メモリ５１ｅに一部のコラムの位置に対応した補正量をルックアップテーブルに格納し、上記一部のコラムの位置に対応した入力階調データに対しては、ルックアップテーブルの格納値を補正量に用いて階調補正を行い、他のコラムの位置に対応した入力階調データに対しては、ルックアップテーブルの格納値を用いた補間演算により補正量を求めて階調補正を行うようにしてもよい。このようにすれば、ルックアップテーブルに格納する補正量の値を少なくすることができるので、表示装置の小型化を図ることができる。
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、テレビジョン装置やモニター装置に好適に使用することができる。
　１　　　　　　液晶表示装置（表示装置）
　２　　　　　　表示パネル
　５　　　　　　表示コントローラ
　５１ｃ　　　　ΔＶｄ補正部（補正部）
　ＧＬ　　　　　ゲートバスライン
　ＳＬ　　　　　ソースバスライン
　ＳＤ１、ＳＤ２
　　　　　　　　ソースドライバ（表示ドライバ）
　Ｐ　　　　　　絵素
　Ｖｃｏｍ　　　コモン電極電位

Claims (22)

  1. 　アクティブマトリクス型の表示装置であって、
    　データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行う補正部を備えており、
    　上記補正部は、入力される上記階調データのうち、全コラムの一部をなす少なくとも１つのコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も低いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴とする表示装置。
  2. 　上記補正部は、入力される上記階調データのうち、全コラムのうちの中央に位置する１つ以上のコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も低いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴とする請求項１に記載の表示装置。
  3. 　上記階調補正後の上記第１の階調データに対応する正極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する正極性の最も高いデータ信号電位よりも低く、
    　上記階調補正後の上記第１の階調データに対応する負極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する負極性の最も高いデータ信号電位よりも低いことを特徴とする請求項１または２に記載の表示装置。
  4. 　全てのコラムについて、正極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行い、
    　全てのコラムについて、負極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行うことを特徴とする請求項１または２に記載の表示装置。
  5. 　全てのコラムについて、正極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行い、
    　上記階調補正後の上記第１の階調データに対応する負極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する負極性の最も高いデータ信号電位よりも高いことを特徴とする請求項１または２に記載の表示装置。
  6. 　アクティブマトリクス型の表示装置であって、
    　データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行う補正部を備えており、
    　上記補正部は、入力される上記階調データのうち、全コラムの、正極性の最も低いデータ信号電位に対応する階調データ、負極性の最も低いデータ信号電位に対応する階調データ、正極性の最も高いデータ信号電位に対応する階調データ、および、負極性の最も高いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴とする表示装置。
  7. 　上記データ信号に変換される前の階調データは、表示ドライバに供給される前の階調データであることを特徴とする請求項１から６までのいずれか１項に記載の表示装置。
  8. 　各ゲートバスラインに、上記各ゲートバスラインの両端からゲートパルスを供給することを特徴とする請求項１から７までのいずれか１項に記載の表示装置。
  9. 　各ゲートバスラインに、全ての上記ゲートバスラインに対する所定の片端からゲートパルスを供給することを特徴とする請求項１から７までのいずれか１項に記載の表示装置。
  10. 　上記補正量は、上記各コラムの位置に対応した引き込み電圧の大きさに対応していることを特徴とする請求項１から９までのいずれか１項に記載の表示装置。
  11. 　一部の上記コラムの位置に対応した上記補正量をルックアップテーブルに格納しており、
    　上記一部の上記コラムの位置に対応した上記階調データに対しては、上記補正量として上記ルックアップテーブルの格納値を用いて上記階調補正を行い、
    　他の上記コラムの位置に対応した上記階調データに対しては、上記補正量を上記ルックアップテーブルの格納値を用いた補間演算により求めて上記階調補正を行うことを特徴とする請求項１から１０までのいずれか１項に記載の表示装置。
  12. 　アクティブマトリクス型の表示装置を駆動する表示装置の駆動方法であって、
    　データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行い、
    　上記階調補正に供給される上記階調データのうち、全コラムの一部をなす少なくとも１つのコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も高いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴とする表示装置の駆動方法。
  13. 　上記階調補正に供給される上記階調データのうち、全コラムのうちの中央に位置する１つ以上のコラムに供給する第１の階調データの、少なくとも、正極性の最も低いデータ信号電位に対応する階調データおよび負極性の最も低いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴とする請求項１２に記載の表示装置の駆動方法。
  14. 　上記階調補正後の上記第１の階調データに対応する正極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する正極性の最も高いデータ信号電位よりも低く、
    　上記階調補正後の上記第１の階調データに対応する負極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する負極性の最も高いデータ信号電位よりも低いことを特徴とする請求項１２または１３に記載の表示装置の駆動方法。
  15. 　全てのコラムについて、正極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行い、
    　全てのコラムについて、負極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行うことを特徴とする請求項１２または１３に記載の表示装置の駆動方法。
  16. 　全てのコラムについて、正極性の最も高いデータ信号電位に対応する階調データに対しては、上記補正量をゼロとして上記階調補正を行い、
    　上記階調補正後の上記第１の階調データに対応する負極性の最も高いデータ信号電位は、上記階調補正後の上記第１の階調データ以外の上記階調データに対応する負極性の最も高いデータ信号電位よりも高くなるように上記階調補正を行うことを特徴とする請求項１２または１３に記載の表示装置の駆動方法。
  17. 　アクティブマトリクス型の表示装置を駆動する表示装置の駆動方法であって、
    　データ信号に変換される前の階調データに対して、表示パネル上のデータ信号を供給する各コラムの位置に対応した補正量で階調補正を行い、
    　上記階調補正に供給される上記階調データのうち、全コラムの、正極性の最も低いデータ信号電位に対応する階調データ、負極性の最も低いデータ信号電位に対応する階調データ、正極性の最も高いデータ信号電位に対応する階調データ、および、負極性の最も高いデータ信号電位に対応する階調データに対しては上記補正量をゼロとして上記階調補正を行うことを特徴とする表示装置の駆動方法。
  18. 　上記データ信号に変換される前の階調データは、表示ドライバに供給される前の階調データであることを特徴とする請求項１２から１７までのいずれか１項に記載の表示装置の駆動方法。
  19. 　各ゲートバスラインに、上記各ゲートバスラインの両端からゲートパルスを供給することを特徴とする請求項１２から１８までのいずれか１項に記載の表示装置の駆動方法。
  20. 　各ゲートバスラインに、上記各ゲートバスラインの片端からゲートパルスを供給することを特徴とする請求項１２から１８までのいずれか１項に記載の表示装置の駆動方法。
  21. 　上記補正量は、上記各コラムの位置に対応した引き込み電圧の大きさに対応していることを特徴とする請求項１２から２０までのいずれか１項に記載の表示装置の駆動方法。
  22. 　一部の上記コラムの位置に対応した上記補正量をルックアップテーブルに格納しており、
    　上記一部の上記コラムの位置に対応した上記階調データに対しては、上記補正量として上記ルックアップテーブルの格納値を用いて上記階調補正を行い、
    　他の上記コラムの位置に対応した上記階調データに対しては、上記補正量を上記ルックアップテーブルの格納値を用いた補間演算により求めて上記階調補正を行うことを特徴とする請求項１２から２１までのいずれか１項に記載の表示装置の駆動方法。
PCT/JP2009/064786 2008-12-25 2009-08-25 表示装置および表示装置の駆動方法 Ceased WO2010073775A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/998,698 US8698850B2 (en) 2008-12-25 2009-08-25 Display device and method for driving same
CN200980147796.0A CN102265327B (zh) 2008-12-25 2009-08-25 显示装置和显示装置的驱动方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-330865 2008-12-25
JP2008330865 2008-12-25

Publications (1)

Publication Number Publication Date
WO2010073775A1 true WO2010073775A1 (ja) 2010-07-01

Family

ID=42287402

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/064786 Ceased WO2010073775A1 (ja) 2008-12-25 2009-08-25 表示装置および表示装置の駆動方法

Country Status (3)

Country Link
US (1) US8698850B2 (ja)
CN (1) CN102265327B (ja)
WO (1) WO2010073775A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120007894A1 (en) * 2010-07-09 2012-01-12 Yong-Hwan Shin Method of Driving Display Panel and Display Apparatus for Performing the Same
US20120229523A1 (en) * 2011-03-10 2012-09-13 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
US9013517B2 (en) 2011-03-10 2015-04-21 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
WO2018061093A1 (ja) * 2016-09-27 2018-04-05 堺ディスプレイプロダクト株式会社 液晶表示装置の輝度むら補正方法及び補正データ生成装置
JPWO2016207982A1 (ja) * 2015-06-23 2018-05-24 堺ディスプレイプロダクト株式会社 液晶表示装置及び液晶表示装置の駆動方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012189765A (ja) 2011-03-10 2012-10-04 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
TWI603305B (zh) * 2013-09-27 2017-10-21 鴻海精密工業股份有限公司 顯示裝置、拼接式顯示器及顯示面板
KR102219132B1 (ko) 2014-01-27 2021-02-23 삼성디스플레이 주식회사 액정 표시 장치
CN103985356B (zh) * 2014-05-26 2016-06-15 合肥工业大学 一种oled灰阶丢失补偿的方法
CN104347048B (zh) * 2014-11-21 2016-08-03 深圳市华星光电技术有限公司 液晶显示面板及其灰阶电压补偿方法
JP6220466B2 (ja) * 2014-12-18 2017-10-25 堺ディスプレイプロダクト株式会社 液晶表示装置及び液晶表示装置の駆動方法
KR102324238B1 (ko) * 2015-06-29 2021-11-10 삼성디스플레이 주식회사 얼룩 검사 장치 및 이의 구동 방법
CN105278142A (zh) * 2015-11-12 2016-01-27 深圳市华星光电技术有限公司 液晶显示面板及液晶显示装置
KR102468727B1 (ko) 2015-12-28 2022-11-21 엘지디스플레이 주식회사 타이밍 컨트롤러, 데이터 드라이버, 표시장치 및 그 구동방법
CN105957479B (zh) * 2016-05-31 2019-09-10 深圳市华星光电技术有限公司 接口装置及具有该接口装置的液晶显示器
CN106297709A (zh) * 2016-09-09 2017-01-04 合肥鑫晟光电科技有限公司 显示面板、补偿装置、显示装置和公共电极电压补偿方法
CN106898323B (zh) * 2017-04-07 2019-06-07 深圳市华星光电技术有限公司 一种液晶面板及其灰阶电压补偿方法、及其驱动电路
KR102390476B1 (ko) * 2017-08-03 2022-04-25 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 데이터 처리방법
CN113593494B (zh) * 2021-07-19 2022-07-12 Tcl华星光电技术有限公司 显示补偿方法及装置、显示面板
US11823637B2 (en) 2021-12-29 2023-11-21 Novatek Microelectronics Corp. Timing control circuit and operation method thereof
TWI804140B (zh) * 2021-12-29 2023-06-01 聯詠科技股份有限公司 時序控制電路及時序控制電路的操作方法
CN115497428B (zh) * 2022-08-17 2023-10-17 Tcl华星光电技术有限公司 亮度补偿方法、可读存储介质以及显示装置
CN119998862A (zh) * 2022-12-22 2025-05-13 谷歌有限责任公司 显示器外围的可变亮度调光

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098343A (ja) * 1998-09-28 2000-04-07 Toshiba Corp 色ムラ補正装置
JP2002055675A (ja) * 1999-09-17 2002-02-20 Matsushita Electric Ind Co Ltd 画像表示装置
JP2002123209A (ja) * 2000-10-17 2002-04-26 Matsushita Electric Ind Co Ltd 表示装置および映像信号補正装置
JP2002140029A (ja) * 2000-11-06 2002-05-17 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路およびその駆動方法
JP2007025239A (ja) * 2005-07-15 2007-02-01 Casio Comput Co Ltd 表示駆動装置及び表示装置
JP2008145471A (ja) * 2006-12-06 2008-06-26 Hitachi Displays Ltd 画像補正方法及び画像表示装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147975A (ja) 1987-12-04 1989-06-09 Stanley Electric Co Ltd 液晶テレビジョン
JPH06222330A (ja) 1993-01-25 1994-08-12 Hitachi Ltd 液晶表示装置
JPH07175454A (ja) 1993-10-25 1995-07-14 Toshiba Corp 表示制御装置および表示制御方法
JPH07134572A (ja) 1993-11-11 1995-05-23 Nec Corp アクティブマトリクス型液晶表示装置の駆動回路
JP3516382B2 (ja) 1998-06-09 2004-04-05 シャープ株式会社 液晶表示装置及びその駆動方法並びに走査線駆動回路
KR100303206B1 (ko) 1998-07-04 2001-11-30 구본준, 론 위라하디락사 도트 인버젼 방식 액정 패널 구동 장치
US6310594B1 (en) * 1998-11-04 2001-10-30 International Business Machines Corporation Driving method and circuit for pixel multiplexing circuits
JP2001051252A (ja) 1999-08-06 2001-02-23 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
TW501079B (en) 1999-09-17 2002-09-01 Matsushita Electric Industrial Co Ltd Image display device
US7129918B2 (en) 2000-03-10 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving electronic device
US20020030647A1 (en) 2000-06-06 2002-03-14 Michael Hack Uniform active matrix oled displays
WO2002063384A1 (en) 2001-02-05 2002-08-15 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit and driving method therefor
JP2002251170A (ja) 2001-02-23 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4218249B2 (ja) 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
KR100477986B1 (ko) 2002-04-12 2005-03-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 이의 구동방법
JP4342200B2 (ja) 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
JP3954979B2 (ja) 2003-03-25 2007-08-08 三洋電機株式会社 投写型映像表示装置、投写型映像表示装置における光偏向装置および直視型映像表示装置
JP3871656B2 (ja) 2003-05-23 2007-01-24 シャープ株式会社 能動行列型液晶表示器及びその駆動方法
JP2004046236A (ja) 2003-09-05 2004-02-12 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
KR100688498B1 (ko) 2004-07-01 2007-03-02 삼성전자주식회사 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법
JP2006030834A (ja) 2004-07-21 2006-02-02 International Display Technology Kk オーバードライブ制御法による駆動方法及びその方法を用いた液晶ディスプレイ
KR20060010223A (ko) 2004-07-27 2006-02-02 삼성전자주식회사 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동 장치및 구동 방법
JP4361844B2 (ja) 2004-07-28 2009-11-11 富士通株式会社 液晶表示装置
JP2008107369A (ja) 2005-02-01 2008-05-08 Sharp Corp 液晶表示装置および液晶表示駆動回路
TWI301603B (en) 2005-09-02 2008-10-01 Au Optronics Corp Driving system and method for liquid crystal display
FR2894369B1 (fr) 2005-12-07 2008-07-18 Thales Sa Procede d'adressage ameliore pour un afficheur matriciel a cristaux liquides
TW200739507A (en) 2006-03-23 2007-10-16 Toshiba Matsushita Display Tec Liquid crystal display device
JP2007286135A (ja) 2006-04-12 2007-11-01 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4400605B2 (ja) * 2006-09-25 2010-01-20 カシオ計算機株式会社 表示駆動装置及び表示装置
WO2008065773A1 (en) 2006-11-29 2008-06-05 Sharp Kabushiki Kaisha Liquid crystal display apparatus, liquid crystal display apparatus driving circuit, liquid crystal display apparatus source driver, and liquid crystal display apparatus controller
CN100589168C (zh) * 2006-12-04 2010-02-10 瀚宇彩晶股份有限公司 补偿馈通电压显示装置
KR101351386B1 (ko) 2007-03-23 2014-01-14 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
CN101669162B (zh) 2007-04-26 2012-07-25 夏普株式会社 液晶显示装置
US8471793B2 (en) 2007-04-27 2013-06-25 Sharp Kabushiki Kaisha Liquid crystal display device
CN101320179B (zh) 2007-06-06 2011-07-27 奇美电子股份有限公司 液晶显示装置
CN100492115C (zh) * 2007-07-12 2009-05-27 昆山龙腾光电有限公司 降低液晶面板闪烁度的调节装置和调节方法及液晶面板
CN101131808B (zh) 2007-10-15 2010-06-09 友达光电股份有限公司 液晶显示器及其驱动方法
WO2009064364A1 (en) * 2007-11-13 2009-05-22 Colseq, Inc. Method and apparatus for reducing erroneous color effects in a field sequential liquid crystal display
WO2010038535A1 (ja) 2008-10-03 2010-04-08 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
WO2010061685A1 (ja) 2008-11-26 2010-06-03 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
WO2010061687A1 (ja) 2008-11-26 2010-06-03 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
US8878760B2 (en) 2008-11-26 2014-11-04 Sharp Kabushiki Kaisha Liquid crystal display device, method for driving liquid crystal display device, and television receiver

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098343A (ja) * 1998-09-28 2000-04-07 Toshiba Corp 色ムラ補正装置
JP2002055675A (ja) * 1999-09-17 2002-02-20 Matsushita Electric Ind Co Ltd 画像表示装置
JP2002123209A (ja) * 2000-10-17 2002-04-26 Matsushita Electric Ind Co Ltd 表示装置および映像信号補正装置
JP2002140029A (ja) * 2000-11-06 2002-05-17 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路およびその駆動方法
JP2007025239A (ja) * 2005-07-15 2007-02-01 Casio Comput Co Ltd 表示駆動装置及び表示装置
JP2008145471A (ja) * 2006-12-06 2008-06-26 Hitachi Displays Ltd 画像補正方法及び画像表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120007894A1 (en) * 2010-07-09 2012-01-12 Yong-Hwan Shin Method of Driving Display Panel and Display Apparatus for Performing the Same
US8872858B2 (en) * 2010-07-09 2014-10-28 Samsung Display Co., Ltd. Method of driving display panel and display apparatus for performing the same
US20120229523A1 (en) * 2011-03-10 2012-09-13 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
CN102682726A (zh) * 2011-03-10 2012-09-19 松下液晶显示器株式会社 液晶显示装置
US9013517B2 (en) 2011-03-10 2015-04-21 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
US9251749B2 (en) * 2011-03-10 2016-02-02 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device with grey-scale voltage correction
JPWO2016207982A1 (ja) * 2015-06-23 2018-05-24 堺ディスプレイプロダクト株式会社 液晶表示装置及び液晶表示装置の駆動方法
WO2018061093A1 (ja) * 2016-09-27 2018-04-05 堺ディスプレイプロダクト株式会社 液晶表示装置の輝度むら補正方法及び補正データ生成装置
US10916211B2 (en) 2016-09-27 2021-02-09 Sakai Display Products Corporation Method for correcting luminance non-uniformity in liquid crystal display apparatus, and correction data generation device

Also Published As

Publication number Publication date
CN102265327A (zh) 2011-11-30
US8698850B2 (en) 2014-04-15
US20110221760A1 (en) 2011-09-15
CN102265327B (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
CN102265327B (zh) 显示装置和显示装置的驱动方法
KR101069210B1 (ko) 표시 장치, 액정 모니터, 액정 텔레비젼 수상기 및 표시방법
US8232946B2 (en) Liquid crystal display and driving method thereof
JP4400605B2 (ja) 表示駆動装置及び表示装置
WO2010087051A1 (ja) 表示装置および表示装置の駆動方法
CN102667907B (zh) 液晶显示装置和液晶显示装置的驱动方法
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
US20070279360A1 (en) Liquid crystal display and driving method thereof
KR102099281B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20130084811A (ko) 표시 패널 및 이의 구동 방법
TWI757813B (zh) 抑制顯示面板閃爍之驅動方法及其驅動電路
US10818258B2 (en) Liquid crystal display device
US8605019B2 (en) Display device and display device driving method, and display driving control method
JP2013083804A (ja) 液晶表示装置
KR102198250B1 (ko) 표시 장치 및 그것의 구동 방법
WO2009133906A1 (ja) 映像信号線駆動回路および液晶表示装置
JP2007225861A (ja) 液晶表示装置
CN102317841A (zh) 液晶显示面板和液晶显示装置
US20180122311A1 (en) Display control device, liquid crystal display apparatus, and storage medium
CN113870806B (zh) 用于双闸极显示器的补偿系统和方法
JP2008216924A (ja) 表示装置および表示装置の駆動方法
KR101996339B1 (ko) 표시 패널 및 이의 구동 방법
KR20110076647A (ko) 액정 표시장치 및 그의 구동방법
JP5024311B2 (ja) 表示装置の駆動方法
JP2007025239A (ja) 表示駆動装置及び表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980147796.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09834581

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12998698

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 09834581

Country of ref document: EP

Kind code of ref document: A1