WO2010053005A1 - 通信装置及び通信装置を内蔵する電池パック - Google Patents

通信装置及び通信装置を内蔵する電池パック Download PDF

Info

Publication number
WO2010053005A1
WO2010053005A1 PCT/JP2009/068015 JP2009068015W WO2010053005A1 WO 2010053005 A1 WO2010053005 A1 WO 2010053005A1 JP 2009068015 W JP2009068015 W JP 2009068015W WO 2010053005 A1 WO2010053005 A1 WO 2010053005A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
signal
output
flop
flip
Prior art date
Application number
PCT/JP2009/068015
Other languages
English (en)
French (fr)
Inventor
修平 安部
亮 池内
Original Assignee
ミツミ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミツミ電機株式会社 filed Critical ミツミ電機株式会社
Priority to CN2009801443146A priority Critical patent/CN102204103B/zh
Priority to US13/125,823 priority patent/US8232837B2/en
Publication of WO2010053005A1 publication Critical patent/WO2010053005A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end

Definitions

  • the battery pack 100 is detachably connected to the portable device 300 via the input / output terminals (the positive input / output terminal 5 and the negative input / output terminal 6) and the communication terminal 7.
  • the positive input / output terminal 5 connected to the positive terminal on the portable device 300 side is electrically connected to the positive electrode 3 of the secondary battery 200 via the charging / discharging path 9a, and the negative electrode connected to the negative terminal on the portable device 300 side.
  • the input / output terminal 6 is electrically connected to the negative electrode 4 of the secondary battery 200 through the charge / discharge path 9b.
  • the communication terminal 7 connected to the communication terminal on the portable device 300 side is connected to the terminal 90d of the battery protection IC.
  • a signal transmitted and received by the microcomputer M2 is transmitted via the second logic conversion circuit, and is determined by the logic level of the signal at the single terminal 90d.
  • an inverter F2 that outputs a signal input from the terminal 90d to the deadlock prevention circuit D as an input signal IN2, and an input side of the inverter F2 is set to a voltage E2 (may be the same as the voltage E1).
  • a resistor R2 that is pulled up and a transistor T2 that can short-circuit the input side (terminal 90d) of the inverter F2 to the ground (ground terminal) connected to the terminal 90e in accordance with the output signal OUT1 output from the deadlock prevention circuit D.
  • the resistors R1 and R2 may be built in the protection IC 90, and the inverters F1, F2, and F3 and the transistors T1 and T2 may be configured outside the protection IC 90.
  • FIG. 16 shows a simulation result when the battery protection IC 90 having the configuration of FIG. 2 or FIG. 6 is operated.
  • the behavior when a square wave is input from both sides of the input / output terminals 90c and 90d is shown.
  • the frequency of the signal input from the input / output terminal 90c or the frequency of the signal input from the input / output terminal 90d
  • the logic level of the other input signal at the falling edge of one input signal is switched. Therefore, the input signal IN1 is given priority (the left half in the figure) or the input signal IN2 is given priority (the right half in the figure) from the characteristics of the input / output logical relationship of the deadlock prevention circuit D described above. It can be switched without delay.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Power Sources (AREA)

Abstract

 第1の入力信号がJ入力に入力され、かつ第1の入力信号の反転信号がK入力に入力されて第1の出力信号を出力する第1のJK型フリップフロップ(FF)と、第2の入力信号がJ入力に入力され、かつ第2の入力信号の反転信号がK入力に入力されて第2の出力信号を出力する第2のJK型FFとを備える通信装置において、NANDゲート12に入力されるクロックが第2のJK型FFのQ出力の反転信号に置換され、NANDゲート13に入力されるクロックが第2の入力信号の反転信号に置換され、NANDゲート22に入力されるクロックが第1のJK型FFのQ出力の反転信号に置換され、NANDゲート23に入力されるクロックが第1の入力信号の反転信号に置換されている。

Description

通信装置及び通信装置を内蔵する電池パック
 本発明は、第1の入出力端子と第2の入出力端子との間で送受される信号を伝送する通信装置及び前記通信装置を内蔵する電池パックに関する。
 従来、信号を送受信する通信装置として、図9、10に開示の双方向通信回路が知られている。信号端子を4端子備えた図9の双方向通信回路では、レベルシフト回路G3を介して、入力端子92hから入力される信号がトランジスタT2を介して出力端子92kから出力され、入力端子92iから入力される信号がトランジスタT1を介して出力端子92jから出力される。一方、信号端子を2端子備えた図10の双方向通信回路では、レベルシフト回路G1、G2を介して、入出力端子91cから入力される信号がトランジスタT2を介して入出力端子91dに出力され、入出力端子91dから入力される信号がトランジスタT1を介して入出力端子91cに出力される。
 図10の双方向通信回路では、図9の双方向通信回路に比べ、信号の入出力経路の削減を図ることができるものの、信号が両方から同時期に入ってくることによる誤作動(例えば、信号がHレベル又はLレベルに固定)を防ぐために、入出力端子間の内部回路に何らかの誤作動防止回路を設けたり、双方から信号を同時期に入力することを禁止するなどの制約を通信プロトコルに設けたりする必要がある。
 この点に関し、特許文献1には、第1の入出力端子と第2の入出力端子との間で信号を送受信する通信装置を構成している送信回路及び受信回路を制御する送受信切換回路が開示されている。この送受信切換回路は、第1の入出力端子と第2の入出力端子の信号を検出し、送信回路による送信動作と受信回路による受信動作とが重複しないように、送信回路と受信回路のいずれか一方を選択的に動作させるものである。
特開2006-100963号公報
  しかしながら、カウンタによる計時によって送信回路と受信回路との切換制御を行う特許文献1の開示技術では、カウンタによって計測された時間が所定時間経過した後でなければ送受信を切り換えることができない。そのため、信号の送信元が送信先に信号を伝達できるタイミングが制約されすぎてしまう。
 本発明は、上記の課題に鑑み、双方向通信において信号が双方から入力されても、誤動作を生じることなく、一方から他方に信号を伝送可能であって、信号の送受の切り替えタイミングを任意に変更可能な通信装置、及び前記通信装置を内蔵する電池パックを提供することを目的とする。
 上記の課題を解決するため、本発明に係る通信装置は、第1の入出力端子と、第2の入出力端子と、第1の入力信号がJ入力に入力され且つ前記第1の入力信号の反転信号がK入力に入力されて第1の出力信号をQ出力又は反転Q出力から出力する第1のJK型フリップフロップと、第2の入力信号がJ入力に入力され且つ前記第2の入力信号の反転信号がK入力に入力されて第2の出力信号をQ出力又は反転Q出力から出力する第2のJK型フリップフロップと、前記第1の入出力端子から入力される信号が前記第1の入力信号として前記第1のJK型フリップフロップのJ入力に入力され且つ前記第2の出力信号が前記第1の入出力端子から外部装置に出力されるように、前記第1の入出力端子における論理レベルを整合する第1の論理変換回路と、前記第2の入出力端子から入力される信号が前記第2の入力信号として前記第2のJK型フリップフロップのJ入力に入力され且つ前記第1の出力信号が前記第2の入出力端子から外部装置に出力されるように、前記第2の入出力端子における論理レベルを整合する第2の論理変換回路とを備える通信装置であって、 前記第2のJK型フリップフロップのQ出力の反転信号がクロック信号として前記第1のJK型フリップフロップのJ入力のNANDゲートに入力され、前記第2の入力信号の反転信号がクロック信号として前記第1のJK型フリップフロップのK入力のNANDゲートに入力され、前記第1のJK型フリップフロップのQ出力の反転信号がクロック信号として前記第2のJK型フリップフロップのJ入力のNANDゲートに入力され、前記第1の入力信号の反転信号がクロック信号として前記第2のJK型フリップフロップのK入力のNANDゲートに入力されることを特徴とする。
 本発明に係る通信装置によれば、双方向通信において信号が双方から入力されても誤作動を生じることなく、一方から他方に信号を伝送できるとともに、信号の送受の切り替えタイミングを任意に変更できる。
本発明の実施形態である電池パックの全体構成を示す図である。 電池保護ICの第1の構成例を示す図である。 デッドロック防止回路の構成を示す図である。 入力信号IN1が優先されている場合のデッドロック防止回路内の各点のタイミングチャートである。 入力信号IN2が優先されている場合のデッドロック防止回路内の各点のタイミングチャートである。 電池保護ICの第2の構成例を示す図である。 第1の論理変換回路であるレベルシフト回路の構成を示す図である。 第2の論理変換回路であるレベルシフト回路の構成を示す図である。 従来の双方向通信回路の構成を示す図である。 従来の双方向通信回路の構成を示す図である。 NANDゲートによって構成された一般的なJK型フリップフロップの回路構成を示す図である。 図11のJK型フリップフロップの真理値表である。 電池保護ICの第1の出力形式例を示す図である。 電池保護ICの第2の出力形式例を示す図である。 電池保護ICの第3の出力形式例を示す図である。 図2又は図6の構成を有する電池保護ICを動作させたときのシミュレーション結果である。
 以下、本発明を実施するための最良の形態について、添付図面を参照しながら説明する。
 図1は、本発明の実施形態である電池パック100の全体構成図である。電池パック100は、リチウムイオン電池、ニッケル水素電池、電気二重層キャパシタなどの二次電池200を電源とする携帯機器300への放電及び二次電池200の充電器(不図示)による充電を行うための入出力端子5、6と二次電池200の両極端子3、4との間の充放電経路9(9a、9b)の導通と遮断を切り替えるスイッチング素子1、2と、スイッチング素子1、2の切り替え動作を制御する電池保護IC90と、二次電池200に関する電池状態等の電池情報を監視する制御部50とを備える電池保護装置を、二次電池200と共に内蔵するモジュール部品である。なお、制御部50は電池保護IC90に内蔵されてもよく、電池保護IC90に内蔵された制御部50がスイッチング素子1、2の切り替え動作を制御してもよい。
 電池パック100は、携帯機器300に、内蔵されたり、外付けされたりする。携帯機器300は、人が携帯可能な電子機器であって、携帯電話などの無線通信機能を備えるものが具体例として挙げられる。その他の具体例として、PDAやモバイルパソコン等の情報端末装置、カメラ、ゲーム機、音楽やビデオ等のプレーヤーなどが挙げられる。
 電池パック100は、入出力端子(正極入出力端子5及び負極入出力端子6)と通信端子7とを介して携帯機器300に着脱可能に接続される。携帯機器300側の正極端子に接続される正極入出力端子5は二次電池200の正極3に充放電経路9aを介して電気的に接続され、携帯機器300側の負極端子に接続される負極入出力端子6は二次電池200の負極4に充放電経路9bを介して電気的に接続される。携帯機器300側の通信端子に接続される通信端子7は、電池保護ICの端子90dに接続される。
 スイッチング素子1、2は、二次電池200の負極4と負極入出力端子6との間の充放電経路9bの導通と遮断の切り替えが可能なように直列に接続される。スイッチング素子1は、充放電経路9を充電方向に流れる二次電池200の充電電流の遮断と導通を切り替え可能な第1の切替手段であり、スイッチング素子2は、充放電経路9を放電方向に流れる二次電池200の放電電流の遮断と導通を切り替え可能な第2の切替手段である。スイッチング素子1がオン状態で二次電池20の充電が許可され、オフ状態で二次電池200の充電が禁止される。また、スイッチング素子2がオン状態で二次電池200の放電が許可され、オフ状態で二次電池200の放電が禁止される。
 スイッチング素子1、2は、例えば、寄生ダイオードを有するMOSFETやIGBTなどの半導体素子である。スイッチング素子1は、その寄生ダイオード1aの順方向が二次電池200の放電方向になる向きで負極4と負極入出力端子6との間に配置され、スイッチング素子2は、その寄生ダイオード2aの順方向が二次電池200の充電方向になる向きで負極4と負極入出力端子6との間に配置される。なお、スイッチング素子1、2は、バイポーラトランジスタであって、そのコレクタエミッタ間に図示の向きにダイオードが構成されたものでもよい。
 制御部50は、電池保護IC90を介して、携帯機器300と通信する。制御部50は、二次電池200に関する電池状態等の電池情報を携帯機器300に送信し、携帯機器300からの指令信号等の信号を受信する。制御部50は、例えば、二次電池200の温度を検出する温度検出部と、二次電池200の電圧を検出する電圧検出部と、二次電池200の充放電電流を検出する電流検出部と、検出結果を示す各検出部から出力されるアナログ電圧値をデジタル値に変換するADコンバータと、二次電池200の残容量などの算出処理や二次電池200の劣化判定などの判定処理を行う演算処理部(例えば、論理回路やマイクロコンピュータ(マイコン)によって構成されるとよい)と、その演算処理に利用される二次電池200や電池パック100の各構成部の特性を特定するための特性データや電池パック100の固有情報を格納するメモリ(例えば、EEPROMやフラッシュメモリ等の記憶装置)とを備える。
 電池保護IC90は、制御部50からの信号を携帯機器300に伝送し、携帯機器300からの信号を制御部50に伝送する、通信インターフェイス回路を備えた通信装置である。
 図2は、電池保護IC90の第1の構成例である。電池保護IC90は、制御部50のマイコンM1と携帯機器300のマイコンM2との間で送受される信号を伝送する。マイコンM1の送信信号は、インバータF1を介してデッドロック防止回路Dに入力信号IN1として入力される。デッドロック防止回路Dは入力信号IN1に基づいて出力信号OUT1を出力し、出力信号OUT1によってトランジスタT2は駆動される。したがって、マイコンM1の送信信号は、端子90cを介して入力信号INとして入力され、入力信号IN1に対応する出力信号OUT1に従って駆動するトランジスタT2のオンオフによりマイコンM2に端子90dを介して伝送される。逆に、マイコンM2の送信信号は、インバータF2を介してデッドロック防止回路Dに入力信号IN2として入力される。デッドロック防止回路Dは入力信号IN2に基づいて出力信号OUT2を出力し、出力信号OUT2によってトランジスタT1は駆動される。したがって、マイコンM2の送信信号は、端子90dを介して入力信号IN2として入力され、入力信号IN2に対応する出力信号OUT2に従って駆動するトランジスタT1のオンオフによりマイコンM1に端子90cを介して伝送される。
 マイコンM1が送受信する信号は、第1の論理変換回路を介して伝送され、単一の端子90cでの信号の論理レベルによって定められる。この第1の論理変換回路は、端子90cから入力される信号を入力信号IN1としてデッドロック防止回路Dに出力するインバータF1と、インバータF1の入力側を電圧E1にプルアップする抵抗R1と、デッドロック防止回路Dから出力される出力信号OUT2が入力されるインバータF3と、インバータF3の出力信号に従ってインバータF1の入力側(端子90c)を端子90bに接続されるグランド(接地端子)に短絡可能なトランジスタT1とから構成されている。同様に、マイコンM2が送受信する信号は、第2の論理変換回路を介して伝送され、単一の端子90dでの信号の論理レベルによって定められる。この第2の論理変換回路は、端子90dから入力される信号を入力信号IN2としてデッドロック防止回路Dに出力するインバータF2と、インバータF2の入力側を電圧E2(電圧E1と同じでもよい)にプルアップする抵抗R2と、デッドロック防止回路Dから出力される出力信号OUT1に従ってインバータF2の入力側(端子90d)を端子90eに接続されるグランド(接地端子)に短絡可能なトランジスタT2とから構成されている。なお、抵抗R1、R2は、保護IC90に内蔵されてもよいし、インバータF1、F2、F3及びトランジスタT1、T2は、保護IC90の外部に構成されてもよい。
 デッドロック防止回路Dは、入力信号IN1とIN2の双方が入力されても、先に入力された方の信号がもう一方の信号を無効化し、当該先に入力された信号だけを優先して次段に出力する回路である。これにより、入力信号IN1とIN2の双方が入力されても、保護IC90内を伝送する信号の論理レベルがH又はLのいずれかの論理レベルに固定して、相手のマイコンに信号が伝達できなくなることを防いでいる。
 双方のマイコンとのインターフェイスが図2で示した論理変換回路で構成されている場合のデッドロック防止回路Dは、入力信号IN1を優先させている状態では、入力信号IN2の論理レベルが変化してもトランジスタT1をオフ状態に維持(すなわち、出力信号OUT2をHレベルに維持)したまま、入力信号IN1に従って出力信号OUT1を出力する回路動作を行い、逆に、入力信号IN2を優先させている状態では、入力信号IN1の論理レベルが変化してもトランジスタT2をオフ状態に維持(すなわち、出力信号OUT1をLレベルに維持)したまま、入力信号IN2に従って出力信号OUT2を出力する回路動作を行う。
 図3は、このような回路動作を実現するデッドロック防止回路Dの回路構成図である。デッドロック防止回路Dは、クロック信号の入力方法を改変した2つのJK型フリップフロップを組み合わせた回路から構成された順序回路である。参考に、NANDゲートによって構成された一般的なJK型フリップフロップの回路構成図を図11に示し、その一般的なJK型フリップフロップの真理値表を図12に示す。なお、JK型フリップフロップはクロック信号CLKがLのときには出力Qは前の状態を保持するため、CLKがHのときの真理値表のみを図12に示し、CLKがLのときの真理値表については省略している。
 図3のデッドロック防止回路Dは、入力信号IN1がJ入力(J1)に入力され、かつ入力信号IN1がインバータ11によって反転された反転信号がK入力(K1)に入力されて出力信号OUT1をQ出力(Q1)から出力する第1の改変JKフリップフロップと、入力信号IN2がJ入力(J2)に入力され、かつ入力信号IN2がインバータ21によって反転された反転信号がK入力(K2)に入力されて出力信号OUT2を反転Q出力(バーQ2)から出力する第2の改変JKフリップフロップとを備える。
 なお、出力信号OUT1は、外部回路との論理の整合が図られていればよいため、外部回路で論理の整合を図った上で反転Q出力(バーQ1)から出力させてもよい。同様に、出力信号OUT2は、Q出力(Q2)から出力させてもよい。例えば、図2に示されるように、第1の論理変換回路のインバータF3を挿入することによって、デッドロック防止回路Dの入出力の論理の整合が図られている。
 図3のデッドロック防止回路Dの第1の改変JKフリップフロップは、NANDゲートにより構成された図11のJK型フリップフロップのクロック信号CLKの入力部を次のように改変している。第1の改変JKフリップフロップのJ入力側のNANDゲート12に、第2の改変JKフリップフロップのQ出力の反転信号をクロック信号として入力するとともに、第1の改変JKフリップフロップのK入力側のNANDゲート13に、入力信号IN2がインバータ21によって反転された反転信号をクロック信号として入力することで、図11のJK型フリップフロップのクロック信号の入力部を改変している。
 同様に、図3のデッドロック防止回路Dの第2の改変JKフリップフロップは、NANDゲートにより構成された図11のJK型フリップフロップのクロック信号CLKの入力部を次のように改変している。第2の改変JKフリップフロップのJ入力側のNANDゲート22に、第1の改変JKフリップフロップのQ出力の反転信号をクロック信号として入力するとともに、第2の改変JKフリップフロップのK入力側のNANDゲート23に、入力信号IN1がインバータ11によって反転された反転信号をクロック信号として入力することで、図11のJK型フリップフロップのクロック信号の入力部を改変している。
 図4は、入力信号IN1が優先されている場合のデッドロック防止回路D内の各部のタイミングチャートである。ここで、入力信号IN2と出力信号OUT1の論理レベルの関係は、図2に示されるインバータF2とトランジスタT2と抵抗R2とによって、整合されている。図4に示されるように、入力信号IN2の論理レベルが変化しても、トランジスタT1をオフ状態に維持するために出力信号OUT2をHレベルに維持したまま、入力信号IN1に同期した出力信号OUT1が出力されている。
 一方、図5は、入力信号IN2が優先されている場合のデッドロック防止回路D内の各部のタイミングチャートである。ここで、入力信号IN1と出力信号OUT2の論理レベルの関係は、図2に示されるインバータF1、F3とトランジスタT1と抵抗R1とによって、整合されている。図5に示されるように、入力信号IN1の論理レベルが変化しても、トランジスタT2をオフ状態に維持するために出力信号OUT1をLレベルに維持したまま、入力信号IN2に同期した出力信号OUT2が出力されている。
 すなわち、図4に示されるように、デッドロック防止回路Dは、入力信号IN1の立下り時に入力信号IN2がHレベルのとき(あるいは、入力信号IN2の立下り時に入力信号IN1がLレベルのとき)、入力信号IN1が入力信号IN2に対して先にデッドロック防止回路Dに入力されることにより入力信号IN1が入力信号IN2に対して優先するとして、入力信号IN1に同期した出力信号OUT1を出力すると同時に、入力信号IN2の入力を無効化して入力信号IN2の論理レベルの切り替わりにかかわらず出力信号OUT2をHレベルに維持する。一方、図5に示されるように、デッドロック防止回路Dは、入力信号IN1の立下り時に入力信号IN2がLレベルのとき(あるいは、入力信号IN2の立下り時に入力信号IN1がHレベルのとき)、入力信号IN2が入力信号IN1に対して先にデッドロック防止回路Dに入力されることにより入力信号IN2が入力信号IN1に対して優先するとして、入力信号IN2に同期した出力信号OUT2を出力すると同時に、入力信号IN1の入力を無効化して入力信号IN1の論理レベルの切り替わりにかかわらず出力信号OUT1をLレベルに維持する。
 したがって、図2、3の構成によれば、入力信号IN1とIN2の双方が入力されても(双方の論理レベルが変化しても)、信号がいずれかの論理レベルに固定されることなく、マイコンM2の送信信号より優先したマイコンM1の送信信号をトランジスタT2のオンオフによりマイコンM2に正しく伝達させ、マイコンM1の送信信号より優先したマイコンM2の送信信号をトランジスタT1のオンオフによりマイコンM1に正しく伝達させることができる。
 続いて、電池保護IC90の他の構成例について説明する。図6は、電池保護IC90の第2の構成例である。この電池保護IC90は、第1の論理変換回路としてレベルシフト回路L1が追加され、第2の論理変換回路としてレベルシフト回路L2が追加されている。デッドロック防止回路Dの構成は、図3と同じである。また、マイコンM1、M2が送受信する信号の伝達経路も上述と同様である。
 図7は、レベルシフト回路L1の構成図である。出力信号OUT2を受ける回路はNANDゲートL11であるため、出力信号OUT2がHレベルで維持されている状態では、入力信号IN1のパルスに同期してトランジスタT1はオンオフする。なお、図6に示されるインバータF1は図7では省略しているが、入力信号IN1の論理レベルはインバータF1の出力信号の論理レベル(言い換えれば、トランジスタT1のゲートの論理レベル)と同じである。
 図8は、レベルシフト回路L2の構成図である。出力信号OUT1を受ける回路はNORゲートL22であるため、出力信号OUT1がLレベルで維持されている状態では、入力信号IN2のパルスに同期してトランジスタT2はオンオフする。なお、図6に示されるインバータF2は図8では省略しているが、入力信号IN2の論理レベルはインバータF2の出力信号の論理レベル(言い換えれば、トランジスタT2のゲートの論理レベル)と同じである。
 すなわち、双方のマイコンとのインターフェイスが図6で示した論理変換回路で構成されている場合のデッドロック防止回路Dは、図2の場合と異なり、入力信号IN1を優先させている状態では、入力信号IN2の論理レベルが変化しても、入力信号IN1を無条件で通過させるための出力信号OUT2をHレベルに維持することによりトランジスタT1をオンオフさせて端子90cでの論理レベルの整合を図りながら、入力信号IN1に従って出力信号OUT1を出力する回路動作を行い、逆に、入力信号IN2を優先させている状態では、入力信号IN1の論理レベルが変化しても、入力信号IN2を無条件で通過させるための出力信号OUT1をLレベルに維持することによりトランジスタT2をオンオフさせて端子90dでの論理レベルの整合を図りながら、入力信号IN2に従って出力信号OUT2を出力する回路動作を行う。
 したがって、図3、6~8の構成であっても、図4、5と同じタイミングチャートになるので、入力信号IN1とIN2の双方が入力されても、信号がいずれかの論理レベルに固定されることなく、マイコンM2の送信信号より優先したマイコンM1の送信信号をトランジスタT2のオンオフによりマイコンM2に正しく伝達させ、マイコンM1の送信信号より優先したマイコンM2の送信信号をトランジスタT1のオンオフによりマイコンM1に正しく伝達させることができる。
 また、図16は、図2又は図6の構成を備えた電池保護IC90を動作させたときのシミュレーション結果である。入出力端子90cと90dの両側から方形波を入力した場合の挙動を示している。入出力端子90cから入力する信号の周波数(あるいは、入出力端子90dから入力する信号の周波数)を可変することによって、一方の入力信号の立下りエッジ時の他方の入力信号の論理レベルを切り換えることができるので、上述のデッドロック防止回路Dの入出力の論理関係の特性から、入力信号IN1を優先させたり(図の左半分)入力信号IN2を優先させたり(図の右半分)することを遅れなく切り換えることができる。これは、マイコンM1又はM2が、自ら、信号の送受の切り替えタイミングを任意に変更できることを意味している。すなわち、マイコンM1又はM2が自ら出力する出力信号の出力タイミングを変えることによって(例えば、出力信号のデューティ比を変えることによって)、送受信を切り換えることができる。
 このように、マイコンM2は、入力信号IN1が優先されている場合(図の左半分)、入力信号IN1に同期した出力信号OUT1がデッドロックすることなく出力されているため、その出力信号OUT1により駆動されるトランジスタT2のオンオフにより生成されたパルスを端子90dを介して検出することによって、マイコンM1の伝達内容を正確に認識することができる。一方、マイコンM1は、入力信号IN2が優先されている場合(図の右半分)、入力信号IN2に同期した出力信号OUT2がデッドロックすることなく出力されているため、その出力信号OUT2により駆動されるトランジスタT1のオンオフにより生成されたパルスを端子90cを介して検出することによって、マイコンM2の伝達内容を正確に認識することができる。
 また、電池パック100内の制御部50と携帯機器300との間の信号を送受するための通信インターフェイス回路を順序回路の組み合わせという簡易な構成で実現できているので、電池パック100の小型化がしやすくなる。
 以上、本発明の好ましい実施例について詳細に説明したが、本発明は上述した実施例に制限されない。本発明の範囲を逸脱することなく、上述した実施例に種々の変形および置換を加えることができる。
 例えば、図13~15のように、通信モジュールの特性に合わせてファンクションを選ぶことができる。デッドロック防止回路Dと双方のマイコンとの間に設けられる論理変換回路の入出力形式は、保護IC90の入出力端子での論理レベルの整合が図られれば、任意の適切なものでもよい。
 また、ド・モルガンの定理等によって上述の構成を等価な論理回路に書き換えても、当該論理回路が上述と同様の効果を有することはもちろんである。
 本国際出願は、2008年11月6日に出願された日本国特許出願2008-285839号に基づく優先権を主張するものであり、日本国特許出願2008-285839号の全内容を本国際出願に援用する。
 50 制御部
 90 電池保護IC
 90c、90d 入出力端子
 100 電池パック
 200 二次電池
 300 携帯機器

Claims (5)

  1.  第1の入出力端子と、
     第2の入出力端子と、
     第1の入力信号がJ入力に入力され且つ前記第1の入力信号の反転信号がK入力に入力されて第1の出力信号をQ出力又は反転Q出力から出力する第1のJK型フリップフロップと、
     第2の入力信号がJ入力に入力され且つ前記第2の入力信号の反転信号がK入力に入力されて第2の出力信号をQ出力又は反転Q出力から出力する第2のJK型フリップフロップと、
     前記第1の入出力端子から入力される信号が前記第1の入力信号として前記第1のJK型フリップフロップのJ入力に入力され且つ前記第2の出力信号が前記第1の入出力端子から外部装置に出力されるように、前記第1の入出力端子における論理レベルを整合する第1の論理変換回路と、
     前記第2の入出力端子から入力される信号が前記第2の入力信号として前記第2のJK型フリップフロップのJ入力に入力され且つ前記第1の出力信号が前記第2の入出力端子から外部装置に出力されるように、前記第2の入出力端子における論理レベルを整合する第2の論理変換回路と、を備える通信装置であって、
     前記第2のJK型フリップフロップのQ出力の反転信号がクロック信号として前記第1のJK型フリップフロップのJ入力のNANDゲートに入力され、
     前記第2の入力信号の反転信号がクロック信号として前記第1のJK型フリップフロップのK入力のNANDゲートに入力され、
     前記第1のJK型フリップフロップのQ出力の反転信号がクロック信号として前記第2のJK型フリップフロップのJ入力のNANDゲートに入力され、
     前記第1の入力信号の反転信号がクロック信号として前記第2のJK型フリップフロップのK入力のNANDゲートに入力されることを特徴とする通信装置。
  2.  前記第1の入出力端子から入出力される信号は二次電池を電源とする電子機器と通信可能な制御部との間で送受され、前記第2の入出力端子から入出力される信号は前記電子機器との間で送受されることを特徴とする請求項1に記載の通信装置。
  3.  請求項2に記載の通信装置と前記二次電池とを内蔵する電池パック。
  4.  前記第1の論理変換回路は、前記第2のJK型フリップフロップから出力される前記第2の出力信号に応じて前記第1の入出力端子を接地端子に短絡するトランジスタを備えることを特徴とする請求項1に記載の通信装置。
  5.  前記第2の論理変換回路は、前記第1のJK型フリップフロップから出力される前記第1の出力信号に応じて前記第2の入出力端子を接地端子に短絡するトランジスタを備えることを特徴とする請求項1に記載の通信装置。
PCT/JP2009/068015 2008-11-06 2009-10-19 通信装置及び通信装置を内蔵する電池パック WO2010053005A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009801443146A CN102204103B (zh) 2008-11-06 2009-10-19 通信装置以及内置通信装置的电池组
US13/125,823 US8232837B2 (en) 2008-11-06 2009-10-19 Communication device and battery pack containing communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-285839 2008-11-06
JP2008285839A JP5217916B2 (ja) 2008-11-06 2008-11-06 通信装置及びそれを内蔵する電池パック

Publications (1)

Publication Number Publication Date
WO2010053005A1 true WO2010053005A1 (ja) 2010-05-14

Family

ID=42152814

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/068015 WO2010053005A1 (ja) 2008-11-06 2009-10-19 通信装置及び通信装置を内蔵する電池パック

Country Status (5)

Country Link
US (1) US8232837B2 (ja)
JP (1) JP5217916B2 (ja)
KR (1) KR101588805B1 (ja)
CN (1) CN102204103B (ja)
WO (1) WO2010053005A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371204B (zh) * 2020-03-25 2021-10-26 维沃移动通信有限公司 充电方法及电能中转装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63209219A (ja) * 1987-02-25 1988-08-30 Nec Corp 双方向性インタ−フエイス回路
JP2006100963A (ja) * 2004-09-28 2006-04-13 Mitsumi Electric Co Ltd 送受信回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002320323A (ja) * 2001-02-15 2002-10-31 Seiko Instruments Inc 電源回路
JP4438367B2 (ja) * 2003-10-01 2010-03-24 日本電気株式会社 ネットワーク、中継伝送装置及びそれらに用いる光信号制御方法
US7558243B2 (en) * 2004-09-15 2009-07-07 Innovative Sonic Limited Enhanced polling method for preventing deadlock in a wireless communications system
JP4932322B2 (ja) * 2006-05-17 2012-05-16 オンセミコンダクター・トレーディング・リミテッド 発振回路
TWI449333B (zh) * 2006-12-22 2014-08-11 Fairchild Semiconductor 雙向訊號介面及相關系統及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63209219A (ja) * 1987-02-25 1988-08-30 Nec Corp 双方向性インタ−フエイス回路
JP2006100963A (ja) * 2004-09-28 2006-04-13 Mitsumi Electric Co Ltd 送受信回路

Also Published As

Publication number Publication date
JP5217916B2 (ja) 2013-06-19
CN102204103A (zh) 2011-09-28
KR20110086547A (ko) 2011-07-28
KR101588805B1 (ko) 2016-01-26
CN102204103B (zh) 2013-11-13
US8232837B2 (en) 2012-07-31
JP2010114687A (ja) 2010-05-20
US20110206949A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
US7332949B2 (en) High speed pulse based flip-flop with a scan function and a data retention function
US7486050B2 (en) Battery-voltage monitoring integrated-circuit and battery-voltage monitoring system
JP5431842B2 (ja) バッテリ状態監視回路及びバッテリ装置
US8427214B2 (en) Clock state independent retention master-slave flip-flop
US7649393B2 (en) Semiconductor integrated circuit having active and sleep modes and non-retention flip-flop that is initialized when switching from sleep mode to active mode
US9419449B2 (en) Battery protection chip and device for controlling balance of battery protection chips
JP2012210139A (ja) 電圧モニタ用半導体装置、バッテリパック及び電子機器
US9124262B2 (en) Reconfigurable flip-flop
JP6113307B2 (ja) バッテリーパック及びその充電制御方法
US9136847B2 (en) Signal transmitting-receiving control circuit and secondary battery protection circuit
JP5217916B2 (ja) 通信装置及びそれを内蔵する電池パック
JP3827136B2 (ja) 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器
CN112230130B (zh) 监测传感器及芯片
US9543950B2 (en) High speed complementary NMOS LUT logic
KR101261309B1 (ko) 카운터회로 및 보호회로
WO2023109089A1 (zh) 实现外部监控和配置的flash型fpga的配置电路
US6970017B2 (en) Logic circuit
JP4049184B2 (ja) 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器
CN109450411A (zh) 锁存器及其驱动方法和芯片
JPH0927742A (ja) 出力回路
RU2230428C2 (ru) Резервированный генератор импульсов
JP2010109605A (ja) モード設定回路及びそれを用いたカウンタ回路
JPH01256805A (ja) 発振方式自動選択回路
JP2006311176A (ja) クロック検出回路ならびにそれを用いた信号処理回路、情報端末装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980144314.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09824705

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117006296

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13125823

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09824705

Country of ref document: EP

Kind code of ref document: A1