WO2010035713A1 - 半導体装置、半導体製造方法、半導体製造装置および表示装置 - Google Patents

半導体装置、半導体製造方法、半導体製造装置および表示装置 Download PDF

Info

Publication number
WO2010035713A1
WO2010035713A1 PCT/JP2009/066386 JP2009066386W WO2010035713A1 WO 2010035713 A1 WO2010035713 A1 WO 2010035713A1 JP 2009066386 W JP2009066386 W JP 2009066386W WO 2010035713 A1 WO2010035713 A1 WO 2010035713A1
Authority
WO
WIPO (PCT)
Prior art keywords
laser
silicon film
annealing
laser beam
annealing process
Prior art date
Application number
PCT/JP2009/066386
Other languages
English (en)
French (fr)
Inventor
白井　克弥
梅津　暢彦
稲垣　敬夫
賢太 丹羽
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Publication of WO2010035713A1 publication Critical patent/WO2010035713A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

　半導体装置を構成する半導体層１４について、非晶質シリコン膜を微結晶シリコン膜または多結晶シリコン膜に改質する結晶化にあたり、当該結晶化を行うためのアニール処理工程として、プレアニール処理およびアニール処理といった、複数回のアニール処理を行う。

Description

半導体装置、半導体製造方法、半導体製造装置および表示装置
　本発明は、アニール処理を経て形成された微結晶シリコン膜または多結晶シリコン膜を備える半導体装置、当該半導体装置を製造する半導体製造方法および半導体製造装置、並びに、当該半導体装置を具備して構成された表示装置に関する。
　一般に、表示装置に用いられる薄膜トランジスタ（Thin Film Transistor、以下「ＴＦＴ」と略す。）は、その製造過程において、非晶質シリコン膜を微結晶シリコン膜または多結晶シリコン膜に改質するためのレーザアニール処理が施される。
　レーザアニール処理のための光源としては、出力の安定性が高い半導体レーザを用いることが提案されている（例えば、特許文献１参照。）。また、半導体レーザを用いる場合については、複数の半導体レーザを互いに近接して配置し、複数のレーザビームを被照射体上の複数個所に並行して照射して、アニール処理の高スループット化を実現することも提案されている（例えば、特許文献２参照。）。
　ところで、複数のレーザビームを並行照射する場合には、各レーザビームの出力が相互に変動すると、各レーザビームの照射位置によって、結晶粒径の大きい領域と小さい領域とが分れて形成されてしまう。そのため、このような結晶粒の細粒と粗粒との混合領域に渡って形成されたＴＦＴは、素子の動作特性が、その形成位置によって変動してしまうおそれがある。
　これを回避するためには、レーザビームの出力を測定するパワーメータを利用することが考えられる。すなわち、パワーメータを用いて各レーザビームの出力強度をモニタし、そのモニタ結果に基づいて、全てのビーム出力が均一となるように、各ビーム出力を較正するのである（例えば、特許文献２，３参照。）。
特開２００３－３３２２３５号公報 特開２００４－１５３１５０号公報 特開２００５－１０１２０２号公報
　しかしながら、上述した従来技術では、被照射体上に照射されるレーザビームのサイズや強度等について、必ずしも容易に均一化が図れるとは限らない。
　例えば、複数のレーザビームを用いる場合であれば、個々のレーザ光源が持つ出射光の発散角の個体差や、その個体差を補正する際の調整誤差等により、被照射体に照射される各レーザビームのサイズや強度等には差異が生じてしまう。つまり、各レーザビームの出力強度のみをモニタしても、各レーザビームのフォーカス位置や光学系収差による被照射体面上でのパワー密度差等をモニタすることは困難であることから、当該被照射体面上に到達するレーザビームについての均一化が図れない。
　このような被照射体面上に到達するレーザビームに生じる差異は、当該被照射体に対するレーザアニール処理の効果の差異を招くことになる。つまり、レーザアニール処理を経て形成されたＴＦＴにおける特性が、レーザビーム毎に異なってしまうことになる。このＴＦＴにおける特性差は、表示装置を構成した場合の表示ムラに繋がるため、その発生を回避すべきである。
　そこで、本発明は、強度測定器具の間の誤差やレーザ光学系の熱的不安定さに起因して生じるレーザ光学系の照射ビーム間の強度の偏差等を吸収して、均一性の極めて高いアニール処理結果を実現することができる、半導体装置、半導体製造方法、半導体製造装置および表示装置を提供することを目的とする。
　本発明は、上記目的を達成するために案出された半導体装置で、非晶質シリコン膜に対する複数回のアニール処理を経て粒径が１０～５０ｎｍに形成された微結晶シリコン膜または多結晶シリコン膜を備える半導体装置である。
　上記構成の半導体装置は、非晶質シリコン膜を微結晶シリコン膜または多結晶シリコン膜に改質する結晶化にあたり、複数回のアニール処理を経ている。そのため、アニール処理を複数回に亘って行うことになるので、結晶化の分布が飽和することが期待でき、当該結晶化後の粒径が１０～５０ｎｍといったものとなる。ここで、結晶化後の「粒径」とは、微結晶シリコン膜または多結晶シリコン膜を構成する結晶粒の径のことをいう。
　また、本発明は、上記目的を達成するために案出された半導体装置で、非晶質シリコン膜に対する複数回のアニール処理を経て電子移動度が２．０～５．０ｃｍ2／Ｖｓに形成された微結晶シリコン膜または多結晶シリコン膜を備える半導体装置である。
　上記構成の半導体装置は、非晶質シリコン膜を微結晶シリコン膜または多結晶シリコン膜に改質する結晶化にあたり、複数回のアニール処理を経ている。そのため、アニール処理を複数回に亘って行うことになるので、結晶化の分布が飽和することが期待でき、当該結晶化後の電子移動度が２．０～５．０ｃｍ2／Ｖｓとなる。ここで、結晶化後の「電子移動度」とは、微結晶シリコン膜または多結晶シリコン膜における電子または正孔の移動のし易さを示す量のことをいう。
　本発明によれば、非晶質シリコン膜に対する複数回のアニール処理を経て微結晶シリコン膜または多結晶シリコン膜が形成されるので、強度測定器具の誤差やレーザ光学系の熱的不安定さに起因して生じるレーザ光学系の照射ビーム強度の偏差等を吸収して、均一性の極めて高いアニール処理結果を実現することができる。したがって、例えば当該アニール処理を経て形成される半導体装置における特性についても、均一性の高いものとすることができる。さらに、その半導体装置を用いて表示装置を構成した場合に、表示ムラ等の発生を未然に回避することができる。
図１は、ＴＦＴを備えた有機ＥＬディスプレイの構成例を示す説明図である。 図２は、有機ＥＬディスプレイの画素回路構成の一例を示す説明図である。 図３は、電子機器の一具体例であるテレビを示す斜視図である。 図４は、電子機器の一具体例であるデジタルカメラを示す斜視図である。 図５は、電子機器の一具体例であるノート型パーソナルコンピュータを示す斜視図である。 図６は、電子機器の一具体例であるビデオカメラを示す斜視図である。 図７は、電子機器の一具体例である携帯端末装置、例えば携帯電話機を示す図である。 図８は、本発明に係るレーザアニール処理工程の概要を模式的に示す説明図（その１）である。 図９は、本発明に係るレーザアニール処理工程の概要を模式的に示す説明図（その２）である。 図１０は、結晶化後における結晶性および電子移動度の一具体例を示す説明図である。 図１１は、ＴＦＴの電気特性（Ｖg－Ｉｄ特性）の一具体例を示す説明図である。 図１２は、レーザアニール装置の要部構成例を示す説明図である。 図１３は、結晶化についての異方性の概要を示す説明図である。 図１４は、レーザビームのプロファイル形状の一具体例を示す説明図である。 図１５は、本発明の第２の実施の形態におけるレーザアニール処理工程の概要の一具体例を示す説明図である。 図１６は、本発明の第２の実施の形態におけるレーザアニール処理工程の概要の他の具体例を示す説明図である。 図１７は、本発明の第２の実施の形態におけるレーザアニール処理工程の概要のさらに他の具体例を示す説明図である。 図１８は、本発明の第３の実施の形態におけるレーザアニール処理工程を経た結晶化後の電子移動度の一具体例を示す説明図である。
　以下、本発明を実施するための形態（以下、「実施形態」という。）について説明する。なお、説明は以下の順序で行う。
　１．第１の実施の形態
　２．第２の実施の形態
　３．第３の実施の形態
　＜１．第１の実施の形態＞
　以下、本発明の第１の実施の形態を説明する。
　先ず、はじめに、半導体装置および表示装置について簡単に説明する。
　ここで説明する半導体装置は、非晶質シリコン膜（アモルファスシリコン、以下「ａ－Ｓｉ」と記述する。）の非結晶状態から微結晶状態または多結晶状態への改質を経て得られるものをいう。すなわち、ａ－Ｓｉから微結晶シリコン膜または多結晶シリコン膜（ポリシリコン、以下「ｐ－Ｓｉ」と記述する。）への改質を経て得られるもので、具体的には薄膜半導体装置であるＴＦＴが例に挙げられる。
　また、ここで説明する表示装置は、ＴＦＴを備えて構成されたものをいう。具体的には、有機電界発光素子（有機エレクトロルミネッセンス素子、以下「有機ＥＬ素子」という。）を発光素子とするディスプレイ装置（以下「有機ＥＬディスプレイ」という。）が例に挙げられる。なお、ここでは有機ＥＬディスプレイを例に挙げているが、表示装置はＴＦＴを備えて構成されたものであればよく、例えば液晶表示ディスプレイであっても構わない。
　図１は、ＴＦＴを備えた有機ＥＬディスプレイの構成例を示す説明図である。図例のような構成の有機ＥＬディスプレイ１は、以下に述べる手順で製造される。
　先ず、ガラス基板からなる基板１１上に、例えばＭｏ膜からなるゲート膜１２をパターン形成した後、これを例えばＳｉＯ／ＳｉＮ膜からなるゲート絶縁膜１３で覆う。そして、ゲート絶縁膜１３上にａ－Ｓｉ膜からなる半導体層１４を成膜する。この半導体層１４に対しては、レーザアニール処理を施して、結晶化によりａ－Ｓｉ膜からｐ－Ｓｉ膜への改質を行う。次いで、ゲート膜１２を覆う島状に半導体層１４をパターニングする。その後、基板１１側からの裏面露光により、半導体層１４のゲート膜１２上に重なる位置に絶縁性パターン（図示省略）を形成し、これをマスクにしたイオン注入と活性化アニール処理により半導体層１４にソース／ドレインを形成する。以上により、基板１１上にゲート膜１２、ゲート絶縁膜１３および半導体層１４が順に積層された、いわゆるボトムゲートタイプのＴＦＴ１０を形成する。ここでは、ボトムゲートタイプを例に挙げているが、トップゲートタイプのＴＦＴを利用しても構わない。
　その後は、ＴＦＴ１０を層間絶縁膜２１で覆い、層間絶縁膜２１に形成した接続孔を介してＴＦＴ１０に接続された配線２２を設けて画素回路を形成する。以上のようにして、いわゆるＴＦＴ基板２０を形成する。
　ＴＦＴ基板２０の形成後は、そのＴＦＴ基板２０上を平坦化絶縁膜３１で覆うとともに、配線２２に達する接続孔３１ａを平坦化絶縁膜３１に形成する。そして、平坦化絶縁膜３１上に接続孔３１ａを介して配線２２に接続された画素電極３２を例えば陽極として形成し、画素電極３２の周縁を覆う形状の絶縁膜パターン３３を形成する。また、画素電極３２の露出面は、これを覆う状態で有機ＥＬ材料層３４を積層成膜する。さらに、画素電極３２に対して絶縁性を保った状態で対向電極３５を形成する。この対向電極３５は、例えば透明導電性材料からなる陰極として形成するとともに、全画素に共通のベタ膜状に形成する。このようにして、陽極としての画素電極３２と陰極としての対向電極３５との間に有機正孔輸送層や有機発光層等の有機ＥＬ材料層３４が配されてなる有機ＥＬ素子が構成されるのである。なお、ここでは、トップエミッション方式のものを例に挙げているが、ボトムエミッション方式であれば、画素電極３２を導電性透明膜で形成し、対向電極３５を高反射金属膜で形成すればよい。また、対向電極３５または画素電極３２にハーフミラーを用いて光を共振させるマイクロキャビティ構造を採用することも考えられる。
　その後、対向電極３５上に光透過性を有する接着剤層３６を介して透明基板３７を貼り合わせ、有機ＥＬディスプレイ１を完成させる。
　図２は、有機ＥＬディスプレイの画素回路構成の一例を示す説明図である。ここでは、発光素子として有機ＥＬ素子を用いたアクティブマトリックス方式の有機ＥＬディスプレイ１を例に挙げている。
　図２（Ａ）に示すように、この有機ＥＬディスプレイ１の基板４０上には、表示領域４０ａとその周辺領域４０ｂとが設定されている。表示領域４０ａは、複数の走査線４１と複数の信号線４２とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。これらの各画素ａには有機ＥＬ素子が設けられている。また周辺領域４０ｂには、走査線４１を走査駆動する走査線駆動回路４３と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４２に供給する信号線駆動回路４４とが配置されている。
　そして、表示領域４０ａには、フルカラー対応の画像表示を行うために、Ｒ，Ｇ，Ｂの各色成分に対応した有機ＥＬ素子が混在しており、これらが所定規則に従いつつマトリクス状にパターン配列されているものとする。各有機ＥＬ素子の設置数および形成面積は、各色成分で同等とすることが考えられるが、例えば各色成分別のエネルギー成分に応じてそれぞれを相違させるようにしても構わない。
　また、図２（Ｂ）に示すように、各画素ａに設けられる画素回路は、例えば有機ＥＬ素子４５、駆動トランジスタＴｒ１、書き込みトランジスタ（サンプリングトランジスタ）Ｔｒ２、および保持容量Ｃｓで構成されている。そして、走査線駆動回路４３による駆動により、書き込みトランジスタＴｒ２を介して信号線４２から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が有機ＥＬ素子４５に供給され、この電流値に応じた輝度で有機ＥＬ素子４５が発光する。
　なお、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成してもよい。また、周辺領域４０ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
　以上に説明した有機ＥＬディスプレイ１に代表される表示装置は、図３～図７に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置として用いられる。以下に、表示装置が用いられる電子機器の具体例を説明する。
　なお、表示装置は、封止された構成のモジュール形状のものも含む。例えば、画素アレイ部に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。また、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
　図３は、電子機器の一具体例であるテレビを示す斜視図である。図例のテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として表示装置を用いることにより作製される。
　図４は、電子機器の一具体例であるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。図例のデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として表示装置を用いることにより作製される。
　図５は、電子機器の一具体例であるノート型パーソナルコンピュータを示す斜視図である。図例のノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として表示装置を用いることにより作製される。
　図６は、電子機器の一具体例であるビデオカメラを示す斜視図である。図例のビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として表示装置を用いることにより作製される。
　図７は、電子機器の一具体例である携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として表示装置を用いることにより作製される。
　次に、本実施形態における表示装置およびこれに用いられる半導体装置についての特徴点を説明する。本実施形態では、ＴＦＴ１０の製造過程にて、当該ＴＦＴ１０の半導体層１４に施すレーザアニール処理に、大きな特徴がある。
　図８および図９は、本発明に係るレーザアニール処理工程の概要を模式的に示す説明図である。
　レーザアニール処理工程では、基板上に、ゲート膜１２、ゲート絶縁膜１３、半導体層１４、バッファ層１５および光吸収層１６を堆積してなる多層構造体を、処理対象とする。そして、当該多層構造体に対して、その一方の面側（例えば、光吸収層１６の形成面側。）からレーザビームを照射することによって、半導体層１４をａ－Ｓｉ膜からｐ－Ｓｉ膜へ改質する。すなわち、レーザビームを照射することにより瞬間的な熱を発生させ、ａ－Ｓｉ膜からなる半導体層１４を結晶化によってｐ－Ｓｉ膜に改質するのである。
　ただし、ここで説明するレーザアニール処理工程では、半導体層１４に対して、複数回のアニール処理を行って、ｐ－Ｓｉ膜への改質を行う。レーザアニール処理工程を、図８（ａ）に示すプレアニール処理と図８（ｂ）に示すアニール処理との２回に分けて行う。すなわち、図８（ａ）に示すプレアニール処理を行った後に、引き続き図８（ｂ）に示すアニール処理を行って、半導体層１４の改質を行うのである。
　プレアニール処理では、図８（ａ）に示すように、半導体層１４を含む多層構造体に対して、光吸収層１６の形成面側からレーザビームを照射して当該面上を走査し、これによりａ－Ｓｉ膜である半導体層１４を活性化する。このときに照射するレーザビームは、例えば、波長λ808ｎｍ、照射パワー3.465ｍＷ、基板走引速度170ｍｍ／ｓとすることが考えられる。
　また、プレアニール処理の後に行うアニール処理では、図８（ｂ）に示すように、半導体層１４を含む多層構造体に対して、光吸収層１６の形成面側からレーザビームを照射して当該面上を走査し、これにより半導体層１４を結晶化によってｐ－Ｓｉ膜に改質する。このときに照射するレーザビームは、例えば、波長λ808ｎｍ、照射パワー3.465ｍＷ、基板走引速度160～190ｍｍ／ｓとすることが考えられる。
　プレアニール処理を行う基板上平面領域は、図９（ａ）に示すような当該基板上全面であっても、あるいは図９（ｂ）に示すような当該基板上の一部領域のみであってもよい。一方、アニール処理を行う基板上平面領域は、図９（ａ）または（ｂ）に示すように、既にプレアニール処理が行われている基板上領域であるものとする。これらプレアニール処理およびアニール処理の両方が施された基板上領域が、ＴＦＴ１０の形成領域となるのである。
　以上に説明したレーザアニール処理工程では、ａ－Ｓｉ膜をｐ－Ｓｉ膜に改質する結晶化にあたり、プレアニール処理およびアニール処理の両方、すなわち２回のアニール処理を経ている。したがって、アニール処理を２回に亘って行うことになるので、パターン上および粒径の結晶化の分布が飽和することが期待できる。
　ここで、２回のアニール処理を経ることの優位性を説明するために、プレアニール処理を行わない場合を比較例として挙げ、本実施形態と比較例との違いについて述べる。
　図１０は、結晶化後における結晶性および電子移動度の一具体例を示す説明図である。
　本実施形態のように２回のアニール処理を経た場合には、結晶化の分布が飽和することが期待できるので、当該結晶化後の粒径が１０～５０ｎｍといった均一性の高いものとなる。すなわち、比較例では、結晶化の分布が飽和せず、当該結晶化後の粒径が１０ｎｍに満たないものも存在するが、本実施形態では、結晶化の分布が飽和により十分に進展し、例えば粒径が２３ｎｍ程度といったように、１０～５０ｎｍの範囲に属する均一性の高いものとなる。このことは、結晶化後における結晶化率の比較からも明らかである。なお、ここで、結晶化後の「粒径」とは、ｐ－Ｓｉ膜に改質された半導体層１４を構成する結晶粒の径のことをいう。半導体層１４における結晶粒径および結晶化率は、透過型電子顕微鏡（ＴＥＭ）による測定やラマン測定等といった公知の手法を用いて特定すればよい。「結晶化率」については、ラマン測定でのａ－Ｓｉ、μ－Ｓｉ、ｐ－Ｓｉの面積に基づき、「結晶化率＝ｐ－Ｓｉの面積／（ａ－Ｓｉの面積＋μ－Ｓｉの面積＋ｐ－Ｓｉの面積）」という演算式を用いて特定すればよい。
　また、本実施形態のように２回のアニール処理を経た場合には、結晶化の分布が飽和することが期待できるので、当該結晶化後の電子移動度が２．０～５．０ｃｍ２／Ｖｓといった良好なものとなる。すなわち、比較例では、結晶化の分布が飽和せず、当該結晶化後の電子移動度が０．５～１．５ｃｍ２／Ｖｓ程度となるが、本実施形態では、結晶化の分布が飽和により十分に進展するので、電子移動度が２．０～５．０ｃｍ２／Ｖｓとなり、半導体層１４における電子または正孔が比較例の場合に比べて移動し易くなる。ここで、結晶化後の「電子移動度」とは、ｐ－Ｓｉ膜に改質された半導体層１４における電子または正孔の移動のし易さを示す量のことをいう。半導体層１４における電子移動度は、作成したＴＦＴ１０の電気特性（Ｖg－Ｉｄ特性）の評価結果に基づいて特定すればよい。すなわち、当該評価結果を用いて所定演算を行うことで、飽和領域と移動度とを求めることが考えられる。
　図１１は、ＴＦＴの電気特性（Ｖg－Ｉｄ特性）の一具体例を示す説明図である。
　形成後におけるＴＦＴの電気特性（Ｖg－Ｉｄ特性）を比較すると、本実施形態のように２回のアニール処理を経た場合には、比較例のようにプレアニール処理を行わない場合に比べて、均一性が高く特性変動の少ないＴＦＴが形成できていることがわかる。
　以上のように、本実施形態のレーザアニール処理工程では、２回のアニール処理を経て半導体層１４に対する結晶化を行うので、１回あたりのレーザビーム出力強度が過大になるのを避けつつ、当該結晶化の分布が飽和することが期待できる。よって、半導体層１４における結晶化の分布が十分に進展し、均一性が高く、電子移動度が良好なものとなるので、均一性が高く特性変動の少ないＴＦＴ１０を形成することが可能になる。
　つまり、２回のアニール処理を経て結晶化の分布を飽和させるので、１回のアニール処理のみを経る場合に比べて、当該結晶化の分布の度合いが均一性の高いものとなる。このことは、レーザビーム出力の強度測定器具の誤差やレーザ光学系の熱的不安定さに起因して生じるレーザ光学系の照射ビーム強度の偏差等があっても、これらを吸収して、均一性の極めて高いアニール処理結果を実現することができることを意味する。
　したがって、本実施形態のように、２回のアニール処理を経て半導体層１４に対する結晶化を行えば、当該アニール処理を経て形成されるＴＦＴ１０における特性についても、均一性の高いものとすることができる。また、そのＴＦＴ１０を用いて有機ＥＬディスプレイ１を構成した場合に、表示ムラ等の発生を未然に回避することができる。
　しかも、２回のアニール処理を経ることで、１回のアニール処理のみを経る場合に比べて、１回あたりのレーザビーム出力強度を抑えられるので、レーザビーム照射の影響が多層構造体の半導体層１４以外の層に及んでしまうのを抑制することができる。
　なお、ここでは、レーザアニール処理工程として、プレアニール処理およびアニール処理の２回を行う場合を例に挙げたが、３回以上のアニール処理を経て半導体層１４に対する結晶化を行っても構わない。ただし、スループットを考慮すると、アニール処理の回数は、２回とすることが望ましい。
　ところで、プレアニール処理およびアニール処理は、これらのいずれについても、半導体レーザによるレーザアニール処理とすることが考えられる。すなわち、プレアニール処理およびアニール処理の光源として、半導体レーザを用いるようにする。
　半導体レーザを用いれば、例えばエキシマレーザが用いる場合に比べて、出力の安定性が高く、出力強度のバラツキを抑えることが可能となる。したがって、特性の均一性の高いＴＦＴ１０を形成する上で好適であり、有機ＥＬディスプレイ１を構成した場合の表示ムラ等の発生も未然に回避し得るようになる。
　ただし、半導体レーザを光源に用いる場合は、一つの光源から得られるビーム出力がエキシマレーザ等に比べると非常に小さい。しかしながら、本実施形態のように、２回のアニール処理を経て半導体層１４に対する結晶化を行えば、１回あたりのレーザビーム出力が小さくても、当該結晶化の分布を飽和させて、当該結晶化の度合いを均一性の高いものとすることができる。つまり、レーザアニール処理工程として２回のアニール処理を経ることは、半導体レーザを光源に用いる場合に適用して非常に有効なものとなる。
　また、半導体レーザを光源に用いる場合には、当該半導体レーザを複数個並べて配置して、レーザアニール処理をこれら複数個の半導体レーザによって並行して行うことも考えられる。
　図１２は、レーザアニール装置の要部構成例を示す説明図である。
　レーザアニール装置は、本発明に係る半導体製造装置の一具体例に相当するもので、上述したレーザアニール処理工程にて用いられるものである。
　図例のレーザアニール装置では、レーザビームを照射する半導体レーザからなるレーザヘッド５１を複数（例えば４つ）並べ、各レーザヘッド５１がＴＦＴ基板２０に対してレーザビームの並行照射を行うように構成されている。このように構成されたレーザアニール装置を用いてレーザアニール処理を行えば、レーザヘッド５１の並設数に対応した複数の基板上領域について、同時にレーザアニール処理を施すことが可能となる。そのため、複数軸の並行照射ではなく一軸のみの照射を行う場合に比べて、レーザアニール処理のスループット向上が図れるようになる。
　ただし、複数軸の並行照射を行う場合には、各レーザヘッド５１からのレーザビームの出力にバラツキが生じることも考えられる。しかしながら、本実施形態のように、２回のアニール処理を経て半導体層１４に対する結晶化を行えば、各レーザヘッド５１がレーザビームの並行照射を行う場合であっても、当該結晶化の度合いを均一性の高いものとすることができる。すなわち、２回のアニール処理を経て結晶化を飽和させるので、当該結晶化の度合いが飽和点近傍に収束することになる。そのため、各レーザヘッド５１やそれぞれに対応する光学系等の個体差に因らずに、結晶化の度合いにバラツキが生じてしまうのを抑制し得るのである。つまり、レーザアニール処理工程として２回のアニール処理を経ることは、複数の半導体レーザを並べてレーザビームの並行照射を行う場合に適用して非常に有効なものとなる。
　なお、レーザビームの光源や光学系等の個体差に起因するバラツキの抑制については、レーザビームを並行照射ではなく一軸のみ照射する場合にも、その効果を期待することができる。例えば、レーザアニール処理を行うレーザアニール装置が複数存在する場合に、どのレーザアニール装置でレーザアニール処理を行っても、特性の均一性の高いＴＦＴ１０を形成することができる、といった具合である。
　また、レーザアニール処理工程として、プレアニール処理およびアニール処理の２回を行う場合において、それぞれにおけるレーザ走査方向は、互いに異なるようにすることが考えられる。具体的には、プレアニール処理では、図８（ａ）に示すように、レーザビームの照射位置を一方向（図中における矢印Ａ参照。）に移動させながら、当該レーザビームの照射を行う。一方、アニール処理では、図８（ｂ）に示すように、プレアニール処理の場合とは逆方向（図中における矢印Ｂ参照。）にレーザビームの照射位置を移動させながら、当該レーザビームの照射を行う。
　このように、プレアニール処理とアニール処理とでレーザ走査方向を相違させれば、レーザビーム照射を一往復によって、当該プレアニール処理および当該アニール処理の両方を行い得るようになる。したがって、それぞれにおけるレーザ走査方向が同一である場合に比べて、レーザアニール処理工程のスループット向上が期待できる。
　さらには、プレアニール処理とアニール処理とでレーザ走査方向を相違させることで、半導体層１４に対する結晶化の異方性を、緩和または解消し得るようになる。
　ここで、アニール処理による結晶化の異方性について簡単に説明する。
　図１３は、結晶化についての異方性の概要を示す説明図である。
　図例のように、レーザビームを照射して半導体層１４に対する結晶化を行う際には、当該レーザビームの照射による熱の伝播の影響が及ぶ。すなわち、形成パターンにおける熱の吸収や逃げ等（図中における矢印Ｃ，Ｄ参照。）の影響が、半導体層１４の結晶化にも及ぶことになる。したがって、レーザビームを走査して行う結晶化は異方性を有することになり、例えば当該レーザビームをソース側から照射した場合とドレイン側から照射した場合とでは結晶化の結果に非対象性が生じてしまうことになる。
　ところが、プレアニール処理とアニール処理とでレーザ走査方向が互いに逆方向となるように相違させれば、それぞれにおける結晶化の結果における非対象性が相殺されることになる。したがって、これら２回のアニール処理によって結晶化の分布が飽和することに加えて、当該結晶化の異方性（非対象性）の影響が緩和または解消されることになり、その結果として均一性の極めて高いアニール処理結果を実現できるようになる。
　＜２．第２の実施の形態＞
　次に、本発明の第２の実施の形態を説明する。ただし、ここでは、主として、上述した第１の実施の形態との相違点を説明する。
　第１の実施の形態で説明したように、レーザアニール処理工程では、プレアニール処理を行った後に、引き続きアニール処理を行って、半導体層１４の改質を行う。そして、プレアニール処理では、半導体層１４を含む多層構造体に対して、光吸収層１６の形成面側からレーザビームを照射し、これによりａ－Ｓｉ膜である半導体層１４を活性化する。また、アニール処理では、半導体層１４を含む多層構造体に対して、光吸収層１６の形成面側からレーザビームを照射し、これにより半導体層１４を結晶化によってｐ－Ｓｉ膜に改質する。つまり、プレアニール処理およびアニール処理は、これらのいずれもがレーザビームの照射を伴うレーザアニール処理であり、これらを経ることで半導体層１４上にレーザビームを重畳照射するようになっている。
　ところで、レーザアニール処理では、照射するレーザビームのプロファイル形状が、以下に述べるものとなることが考えられる。
　図１４は、レーザビームのプロファイル形状の一具体例を示す説明図である。図中において、縦軸方向はレーザビームのエネルギー強度、横軸方向はレーザ走査方向との直交方向における照射位置を示している。
　図例のように、レーザビームのプロファイル形状は、例えば、エネルギー強度の分布に凹凸が生じているもの（図１４（ａ）参照）や、左右でエネルギー強度が異なるアンバランスなもの（図１４（ｂ）参照）となることが考えられる。つまり、レーザビームの有効照射領域におけるエネルギー強度が、必ずしも均一とはならない。
　このようなプロファイル形状の不均一は、レーザビームを照射するレーザヘッドや各レーザヘッドに対応する光学系等の個体差に起因して生じ得る。
　ただし、レーザビームのプロファイル形状が均一でない場合であっても、例えばホモジナイザーを利用すれば、当該プロファイル形状の均一化を図ることが可能である。しかしながら、そのためには、例えばホモジナイザーを介在させるといったように、光学系の構成の複雑化や調整の煩雑化等が必要となってしまう。
　そこで、本実施形態では、複数回のレーザアニール処理によって半導体層１４上にレーザビームを重畳照射するのにあたり、照射するレーザビームとその被照射箇所との対応関係を、各回で相違させるようにする。具体的には、以下の述べるようにして、対応関係を相違させることが考えられる。
　図１５は、本発明の第２の実施の形態におけるレーザアニール処理工程の概要の一具体例を示す説明図である。
　図１５（ａ）に示すように、ここで例に挙げて説明するレーザアニール処理工程では、レーザビームを照射するレーザヘッドを複数並べ、半導体層１４を含む多層構造体に対して、光吸収層１６の形成面側から各レーザヘッドがレーザビームの並行照射を行う。具体的には、例えば波長λ808ｎｍ、照射パワー3.371ｍＷ、基板走引速度145ｍｍ／ｓで８ライン分のレーザビームを並行照射する。このように、複数軸の並行照射を行う場合には、各レーザヘッドからのレーザビームのプロファイル形状にバラツキが生じることも考えられる。
　そこで、プレアニール処理によって各レーザヘッドがレーザビームを並行照射した後は、各レーザヘッド（すなわち、レーザビームの照射元）または半導体層１４を含む多層構造体の少なくとも一方を移動させる。さらに詳しくは、光吸収層１６上でのレーザビームの各照射ラインに対して、各レーザヘッドによるレーザビームの照射位置が、所定ライン数分（例えば、４ライン分）だけずれるように移動を行う。このときの移動は、例えばＸＹテーブルの移動を利用するといったように、公知技術を用いて行えばよい。
　そして、所定ライン数分の移動後に、アニール処理によって各レーザヘッドがレーザビームの並行照射を行う。これにより、半導体層１４を含む多層構造体に対しては、プレアニール処理時とアニール処理時とで、レーザビームが重畳照射されることになる。
　このような重畳照射を行うと、プレアニール処理時とアニール処理時とでは、各レーザヘッドが照射するレーザビームとそのレーザビームによる光吸収層１６上での各照射ライン（被照射箇所）との対応関係が相違することになる。プレアニール処理後からアニール処理開始までの間に、所定ライン数分の移動を経ているからである。つまり、レーザビームの重畳照射にあたり、光吸収層１６上における同一の照射ラインに対して、プレアニール処理時とアニール処理時とで異なるレーザヘッドがレーザビームを照射することになる。
　このように、それぞれの対応関係を相違させれば、プレアニール処理時とアニール処理時とで異なるプロファイル形状によるレーザ照射が行われることになる。したがって、各レーザヘッドからのレーザビームのプロファイル形状にバラツキが生じていても、そのバラツキが相殺されて、当該プロファイル形状の均一化を図ることが可能となる。つまり、光学系の構成の複雑化や調整の煩雑化等を必要とすることなく、各レーザヘッドの個体差等に起因するレーザビームのプロファイル形状の均一化を図れるようになる。そして、その結果として、レーザアニール処理工程を経て形成されるＴＦＴの特性のばらつきを低減させることができる。
　所定ライン数分の移動は、例えば図１５（ｂ）に示すようにプレアニール処理時とアニール処理時とでレーザ走査方向が逆の場合であっても、図１５（ｃ）に示すようにそれぞれのレーザ走査方向が同一の場合であっても、いずれの場合にも適用が可能である。なお、所定ライン数分の移動を行うと、その移動方向の両端近傍領域において、レーザビームの重畳照射が行われないラインが発生し得る。このようなレーザビームが重畳照射されないラインについては、半導体層１４を含む多層構造体における所定有効領域から外れた位置に存在することになるよう、各レーザヘッドと当該多層構造体との位置関係を予め設定しておくことが考えられる。
　ところで、上述した一具体例ではプレアニール処理とアニール処理との間に所定ライン数分の位置移動を行う場合を説明しているが、当該位置移動はこれに限定されるものではない。すなわち、照射するレーザビームとその被照射箇所との対応関係を各回で相違させ得るものであれば、所定ライン数分ではなく、他の態様による位置移動を行うことも可能である。
　図１６は、本発明の第２の実施の形態におけるレーザアニール処理工程の概要の他の具体例を示す説明図である。
　図例では、他の態様として、１ライン分に満たない量の位置移動を行う場合を示している。具体的には、レーザビームの１ライン分の照射幅はレーザヘッドや光学系等の仕様によって特定されるが、その照射幅の一部に相当する量（例えば、照射幅に対する所定割合に相当する量）だけ、当該照射幅に沿った方向への位置移動を行う。つまり、レーザビームとその被照射箇所との位置関係を、当該レーザビームの照射幅に沿った方向へずらすことで、照射するレーザビームとその被照射箇所との対応関係をプレアニール処理時とアニール処理時とで相違させるようにする。
　このような態様の位置移動を行えば、例えばエネルギー強度分布に凹凸が生じているプロファイル形状のレーザビームであっても、当該レーザビームの重畳照射を通じてエネルギー強度分布の凹部と凸部とが重なり合い（図中破線参照）、当該凹凸が相殺されることになる。これにより、レーザビームの重畳照射後においては、エネルギー強度分布の凹凸に起因するプロファイル形状のバラツキを緩和して、当該プロファイル形状の均一化が図れるようになる。具体的には、例えばピーク・トウ・ピークで１５．５％程度の強度バラツキによって構成されていたエネルギー強度分布の凹凸が、ピーク・トウ・ピークで３．７％程度まで改善することが可能になる。したがって、つまり、光学系の構成の複雑化や調整の煩雑化等を必要とすることなく、レーザビームのプロファイル形状の均一化が図れるようになり、その結果として、レーザアニール処理工程を経て形成されるＴＦＴの特性のばらつきを低減させることができる。
　図１７は、本発明の第２の実施の形態におけるレーザアニール処理工程の概要のさらに他の具体例を示す説明図である。
　図例では、さらに他の態様として、１８０°反転を含む位置移動を行う場合を示しており、その点でレーザ走査方向と直交する方向へのシフト移動を行う上述した各具体例の場合とは異なる。
　すなわち、ここで例に挙げて説明するレーザアニール処理工程では、先ず、図１７（ａ）に示すように、プレアニール処理において、あるレーザヘッドが、半導体層１４を含む多層構造体に対して、光吸収層１６の形成面側からレーザビームの照射を行う。
　そして、プレアニール処理後は、図１７（ｂ）に示すように、レーザヘッド（すなわち、レーザビームの照射元）または半導体層１４を含む多層構造体のいずれか一方の位置を、１８０°反転させる。図例では、多層構造体を反転させた場合を示している。この反転は、例えば回転テーブルを利用するといったように、公知技術を用いて行えばよい。
　さらに、１８０°反転後は、図１７（ｃ）に示すように、レーザヘッドまたは多層構造体の少なくとも一方を、レーザ走査方向と直交する方向へシフト移動させる。このシフト移動は、例えばＸＹテーブルを利用するといったように、公知技術を用いて行えばよい。これにより、１８０°反転後においても、光吸収層１６上でのレーザビームの照射ラインが、あるレーザヘッドによるレーザビームの照射位置と合致することになる。
　その後は、アニール処理によってレーザヘッドがレーザビームの照射を行う。これにより、半導体層１４を含む多層構造体に対しては、プレアニール処理時とアニール処理時とで、レーザビームが重畳照射されることになる。
　このような重畳照射を行うと、あるレーザヘッドが同一の照射ライン（被照射箇所）に対して照射する際のレーザ走査方向が、プレアニール処理時とアニール処理時とで相違することになる。プレアニール処理後からアニール処理開始までの間に、多層構造体等の位置を１８０°反転させているからである。
　このような態様の位置移動を行えば、図１７（ｄ）に示すように、例えば左右でエネルギー強度が異なるアンバランスなプロファイル形状のレーザビームであっても、当該レーザビームの重畳照射を通じて、そのアンバランスさを緩和し得るようになる。つまり、レーザ走査方向を互いに相違させて、それぞれにおけるプロファイル形状を反転させることによって、エネルギー強度分布の傾きが相殺されるのである（図中破線参照）。これにより、レーザビームの重畳照射後においては、左右でエネルギー強度が異なるアンバランスな状態に起因するプロファイル形状のバラツキを緩和して、当該プロファイル形状の均一化が図れるようになる。具体的には、例えばピーク・トウ・ピークで１４．８％程度の強度バラツキによって構成されていたエネルギー強度分布の傾きが、ピーク・トウ・ピークで６．０％程度まで改善することが可能になる。したがって、つまり、光学系の構成の複雑化や調整の煩雑化等を必要とすることなく、レーザビームのプロファイル形状の均一化が図れるようになり、その結果として、レーザアニール処理工程を経て形成されるＴＦＴの特性のばらつきを低減させることができる。
　＜３．第３の実施の形態＞
　次に、本発明の第３の実施の形態を説明する。ただし、ここでも、主として、上述した第１の実施の形態との相違点を説明する。
　第１の実施の形態で説明したように、レーザアニール処理工程では、プレアニール処理を行った後に、引き続きアニール処理を行って、半導体層１４の改質を行う。そして、プレアニール処理では、半導体層１４を含む多層構造体に対して、光吸収層１６の形成面側からレーザビームを照射し、これによりａ－Ｓｉ膜である半導体層１４を活性化する。また、アニール処理では、半導体層１４を含む多層構造体に対して、光吸収層１６の形成面側からレーザビームを照射し、これにより半導体層１４を結晶化によってｐ－Ｓｉ膜に改質する。つまり、プレアニール処理およびアニール処理は、これらのいずれもがレーザビームの照射を伴うレーザアニール処理であり、これらを経ることで半導体層１４上にレーザビームを重畳照射するようになっている。
　ところで、半導体層１４上にレーザビームを重畳照射する場合には、先に行うプレアニール処理で半導体層１４を活性化して結晶の核となる部分を作成し、その後に行うアニール処理で作成した核を成長させて当該半導体層１４を結晶化する。そのため、先に行うプレアニール処理時のレーザ強度が強すぎると、核となる部分の生成が促進されないおそれがあり、半導体層１４の結晶化が十分に進展させる上で必ずしも好ましいとはいえない。
　そこで、本実施形態では、複数回のレーザアニール処理によって半導体層１４上にレーザビームを重畳照射するのにあたり、それぞれにおけるレーザ強度について、先に行うレーザ強度よりも後に行うレーザ強度を増大させるようにする。なお、プレアニール処理時とアニール処理時とでのレーザ強度の可変は、例えばレーザへッドの動作をコントロールする制御部を用いて行うといったように、公知技術を利用して行えばよく、ここではその詳細な説明を省略する。
　このように、先に行うレーザ強度よりも後に行うレーザ強度を増大させれば、レーザアニール処理工程における半導体層１４に対する結晶化が十分に進展し、均一性が高く特性変動の少ないＴＦＴ１０を形成する上で非常に有効なものとなる。なぜならば、プレアニール処理時には比較的弱いレーザ強度とすることで、結晶の核となる部分の作成を促進挿せ、その後のアニール処理時には比較的強いレーザ強度とすることで、作成した核の成長が促進されることになるからである。
　図１８は、本発明の第３の実施の形態におけるレーザアニール処理工程を経た結晶化後の電子移動度の一具体例を示す説明図である。
　図例では、２回のレーザアニール処理を経て半導体層１４を結晶化してＴＦＴ１０を形成した場合の当該ＴＦＴ１０における電子移動度の測定結果を示している。
　２回のレーザアニール処理は、いずれも、例えば波長λ808ｎｍ、基板走引速度145ｍｍ／ｓでレーザビームを照射する。ただし、先に行うプレアニール処理時は照射パワー3.336ｍＷとし、後に行うアニール処理時は照射パワー3.371ｍＷとしている。つまり、先に行う第１のレーザ強度よりも後に行う第２のレーザ強度を増大させて、第１＜第２となる関係を有するようにしている。
　なお、図例では、比較のため、先のレーザパワーを3.371ｍＷ、後のレーザパワーを3.336ｍＷとし、第１＞第２となる関係を有する場合の電子移動度の測定結果についても、併せて示している。
　図例によれば、第１＞第２となる関係を有する場合の電子移動度は２．１９ｃｍ2／Ｖｓ程度であるのに対して、第１＜第２となる関係を有する場合には、電子移動度が２．２２ｃｍ2／Ｖｓ程度となっている。つまり、先に行う第１のレーザ強度よりも後に行う第２のレーザ強度を増大させて、第１＜第２となる関係にすることで、第１＞第２となる関係の場合に比べて、電子移動度が約１．１２％向上することが確認できる。
　以上のように、本実施形態のレーザアニール処理工程では、複数回のアニール処理のそれぞれにおけるレーザ強度について、先に行うレーザ強度よりも後に行うレーザ強度を増大させている。これにより、レーザアニール処理工程を経た後は、半導体層１４における結晶化が十分に進展するので、均一性が高く特性変動の少ないＴＦＴ１０を形成する上で非常に有効なものとなる。
　ここでは、複数回のアニール処理がプレアニール処理とアニール処理との２回である場合を例に挙げたが、本実施形態で説明したレーザ強度の可変は、複数回のアニール処理を３回以上に分けて行う場合であっても適用可能である。その場合には、１回目に行うレーザ強度よりも２回目以降に行うレーザ強度を増大させるようにしてもよいし、また各回で徐々にレーザ強度を増大させるようにしても構わない。
　なお、上述した各実施形態では、本発明の好適な実施具体例について説明したが、本発明はその内容に限定されるものではない。
　例えば、各実施形態で例に挙げたレーザビームの波長、照射パワー、基板走引速度等は、本発明を説明するための一具体例に過ぎず、本発明がその内容に限定されるものではない。
　つまり、本発明は、各実施形態で説明した内容に限定されるものではなく、その要旨を逸脱しない範囲で変更しても構わない。

Claims (16)

  1. 　非晶質シリコン膜に対する複数回のアニール処理を経て粒径が１０～５０ｎｍに形成された微結晶シリコン膜または多結晶シリコン膜
    　を備える半導体装置。
  2. 　非晶質シリコン膜に対する複数回のアニール処理を経て電子移動度が２．０～５．０ｃｍ2／Ｖｓに形成された微結晶シリコン膜または多結晶シリコン膜
    　を備える半導体装置。
  3. 　非晶質シリコン膜に対して複数回のアニール処理を行って微結晶シリコン膜または多結晶シリコン膜を形成するアニール処理工程
    　を備える半導体製造方法。
  4. 　前記複数回のアニール処理が、半導体レーザによるレーザアニール処理である請求項３記載の半導体製造方法。
  5. 　前記レーザアニール処理が、複数個の半導体レーザによって並行して行われる請求項４記載の半導体製造方法。
  6. 　前記複数回のアニール処理のそれぞれにおけるレーザ走査方向が互いに異なる請求項４または５記載の半導体製造方法。
  7. 　非晶質シリコン膜に対して複数回のアニール処理を行って微結晶シリコン膜または多結晶シリコン膜を形成するアニール処理部
    　を備える半導体製造装置。
  8. 　非晶質シリコン膜に対する複数回のアニール処理を経て粒径が１０～５０ｎｍに形成された微結晶シリコン膜または多結晶シリコン膜を備える半導体装置
    　を具備して構成された表示装置。
  9. 　非晶質シリコン膜に対する複数回のアニール処理を経て電子移動度が２．０～５．０ｃｍ2／Ｖｓに形成された微結晶シリコン膜または多結晶シリコン膜を備える半導体装置
    　を具備して構成された表示装置。
  10. 　前記複数回のアニール処理によって前記非晶質シリコン膜上にレーザビームを重畳照射するとともに、当該重畳照射にあたり照射するレーザビームとその被照射箇所との対応関係を各回で相違させる請求項３、４または５記載の半導体製造方法。
  11. 　複数個の半導体レーザのそれぞれがレーザビームを照射する場合に、同一の被照射箇所に対して異なる半導体レーザがレーザビームを照射することで、前記対応関係を各回で相違させる請求項１０記載の半導体製造方法。
  12. 　前記レーザビームと前記被照射箇所との位置関係をずらすことで、前記対応関係を各回で相違させる請求項１０記載の半導体製造方法。
  13. 　前記レーザビームを前記被照射箇所に対して照射する際のレーザ走査方向を相違させることで、前記対応関係を各回で相違させる請求項１０記載の半導体製造方法。
  14. 　前記複数回のアニール処理のそれぞれにおけるレーザ強度について、先に行うレーザ強度よりも後に行うレーザ強度を増大させる請求項３、４、５、１０～１３のいずれか１項に記載の半導体製造方法。
  15. 　前記アニール処理部が前記複数回のアニール処理によって前記非晶質シリコン膜上にレーザビームを重畳照射するのにあたり、当該レーザビームの照射元または当該非晶質シリコン膜の少なくとも一方を移動させて、当該照射元が照射するレーザビームと当該非晶質シリコン膜上での被照射箇所との対応関係を各回で相違させる位置移動制御部
    　を備える請求項７記載の半導体製造装置。
  16. 　前記アニール処理部が行う前記複数回のアニール処理のそれぞれにおけるレーザ強度について、先に行うレーザ強度よりも後に行うレーザ強度を増大させるレーザ強度制御部
    　を備える請求項７または１５記載の半導体製造装置。
PCT/JP2009/066386 2008-09-24 2009-09-18 半導体装置、半導体製造方法、半導体製造装置および表示装置 WO2010035713A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008243598 2008-09-24
JP2008-243598 2008-09-24
JP2009189735A JP2010103485A (ja) 2008-09-24 2009-08-19 半導体装置、半導体製造方法、半導体製造装置および表示装置
JP2009-189735 2009-08-19

Publications (1)

Publication Number Publication Date
WO2010035713A1 true WO2010035713A1 (ja) 2010-04-01

Family

ID=42059712

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/066386 WO2010035713A1 (ja) 2008-09-24 2009-09-18 半導体装置、半導体製造方法、半導体製造装置および表示装置

Country Status (2)

Country Link
JP (1) JP2010103485A (ja)
WO (1) WO2010035713A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5899533B2 (ja) * 2011-11-29 2016-04-06 株式会社Ｊｏｌｅｄ 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235490A (ja) * 1994-02-23 1995-09-05 Sony Corp 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JPH08181069A (ja) * 1994-12-27 1996-07-12 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法及び薄膜半導体素子
JPH0950961A (ja) * 1995-05-31 1997-02-18 Semiconductor Energy Lab Co Ltd レーザー処理方法及びレーザー処理装置
JP2003059858A (ja) * 2001-08-09 2003-02-28 Sony Corp レーザアニール装置及び薄膜トランジスタの製造方法
JP2005243747A (ja) * 2004-02-24 2005-09-08 Sharp Corp 半導体薄膜の製造方法、半導体薄膜製造装置、半導体薄膜、半導体装置および液晶表示装置
JP2006332323A (ja) * 2005-05-26 2006-12-07 Hitachi Displays Ltd 画像表示装置とその製造方法
JP2008091509A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990969B2 (ja) * 1992-08-25 1999-12-13 富士ゼロックス株式会社 半導体素子の製造方法
JPH08139331A (ja) * 1994-11-14 1996-05-31 Sony Corp 薄膜トランジスタの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235490A (ja) * 1994-02-23 1995-09-05 Sony Corp 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JPH08181069A (ja) * 1994-12-27 1996-07-12 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法及び薄膜半導体素子
JPH0950961A (ja) * 1995-05-31 1997-02-18 Semiconductor Energy Lab Co Ltd レーザー処理方法及びレーザー処理装置
JP2003059858A (ja) * 2001-08-09 2003-02-28 Sony Corp レーザアニール装置及び薄膜トランジスタの製造方法
JP2005243747A (ja) * 2004-02-24 2005-09-08 Sharp Corp 半導体薄膜の製造方法、半導体薄膜製造装置、半導体薄膜、半導体装置および液晶表示装置
JP2006332323A (ja) * 2005-05-26 2006-12-07 Hitachi Displays Ltd 画像表示装置とその製造方法
JP2008091509A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置

Also Published As

Publication number Publication date
JP2010103485A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
KR102561463B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
US6700096B2 (en) Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
JP4603461B2 (ja) 光学系及びレーザ照射装置
EP1580579B1 (en) Beam homogenizer and laser irradiation apparatus
US8502809B2 (en) Organic light emitting diode display device and method of fabricating the same
US6844523B2 (en) Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
US20070170154A1 (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
US8658939B2 (en) Laser annealing apparatus
JP2003229376A (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
US7820531B2 (en) Method of manufacturing semiconductor device, method of manufacturing display apparatus, apparatus of manufacturing semiconductor device, and display apparatus
JP2008283069A (ja) 照射装置、半導体装置の製造装置、半導体装置の製造方法および表示装置の製造方法
JP4646368B2 (ja) 液晶表示装置の作製方法
US7433568B2 (en) Optical element and light irradiation apparatus
US20080135848A1 (en) Semiconductor Device
JP2004153150A (ja) 表示装置の基板の製造方法及び結晶化装置
WO2010035713A1 (ja) 半導体装置、半導体製造方法、半導体製造装置および表示装置
JP5078288B2 (ja) 発光装置
US10026623B2 (en) Thin film transistor substrate, display panel, and laser annealing method
JP2008300602A (ja) 照射装置、半導体装置の製造装置、半導体装置の製造方法および表示装置の製造方法
JP2011040587A (ja) 半導体製造方法、半導体製造装置、半導体装置および表示装置
JP5078231B2 (ja) レーザ照射装置
JP2008294107A (ja) 照射装置、半導体装置の製造装置および半導体装置の製造方法
JP2008177204A (ja) 半導体装置の製造方法および表示装置の製造方法
JP2008288363A (ja) レーザ光出力調整方法、半導体装置の製造方法、表示装置の製造方法および半導体装置の製造装置
JP2008262994A (ja) 結晶化方法および結晶化装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09816128

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09816128

Country of ref document: EP

Kind code of ref document: A1