WO2010016444A1 - 電力増幅装置ならびにそれを用いた送信装置および通信装置 - Google Patents

電力増幅装置ならびにそれを用いた送信装置および通信装置 Download PDF

Info

Publication number
WO2010016444A1
WO2010016444A1 PCT/JP2009/063703 JP2009063703W WO2010016444A1 WO 2010016444 A1 WO2010016444 A1 WO 2010016444A1 JP 2009063703 W JP2009063703 W JP 2009063703W WO 2010016444 A1 WO2010016444 A1 WO 2010016444A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
constant envelope
circuit
amplitude
input
Prior art date
Application number
PCT/JP2009/063703
Other languages
English (en)
French (fr)
Inventor
昭 長山
泰彦 福岡
丸田　幸一
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to EP09804928A priority Critical patent/EP2320563A4/en
Priority to JP2010523844A priority patent/JP5086436B2/ja
Priority to US13/057,471 priority patent/US8344781B2/en
Priority to CN2009801298797A priority patent/CN102119484B/zh
Publication of WO2010016444A1 publication Critical patent/WO2010016444A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0294—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using vector summing of two or more constant amplitude phase-modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output

Definitions

  • the present invention relates to a power amplifying device and a transmitting device and a communication device using the same, and in particular, an input signal is converted into two constant envelope signals, and the constant envelope signals are amplified and then vector addition is performed.
  • the present invention relates to a power amplifying device, a transmitting device using the same, and a communication device.
  • a LINC (Linear Amplification with Nonlinear Component) method As a power amplification method used for amplification of a transmission signal in a communication device, a LINC (Linear Amplification with Nonlinear Component) method is known.
  • the LINC method an input signal having an envelope variation is converted into two constant envelope signals having a phase difference corresponding to the amplitude of the input signal, and then the constant envelope signals are respectively amplified using a nonlinear amplifier. . Then, an amplified input signal is obtained by vector addition of the amplified constant envelope signal.
  • the nonlinear amplifier since the nonlinear amplifier only has to amplify the constant envelope signal, it is possible to improve the power added efficiency (see, for example, Patent Document 1).
  • the applicant of the present application is examining a circuit configuration for converting an input signal into two constant envelope signals by analog signal processing, and the circuit configuration is shown in FIG.
  • the phase shifter 502 advances the phase of the input signal Sin by 90 ° to obtain an orthogonal signal. Then, a signal (first constant envelope vector generation signal e) obtained by amplifying this signal by the variable gain amplifier 504 is generated, and this first constant envelope vector generation signal e is added to the input signal Sin by the adder circuit 506.
  • a first constant envelope signal S1 is generated by vector addition.
  • phase shifter 510 generates a reverse phase signal (second constant envelope vector generation signal ⁇ e) obtained by delaying the phase of the first constant envelope vector generation signal e by 180 °, and this second constant envelope.
  • the addition vector 508 adds the line vector generation signal -e to the input signal Sin to generate a second constant envelope signal S2.
  • the amplitudes (specifically, the square of the amplitude) of the first constant envelope signal S1 and the second constant envelope signal S2 are detected by mixers (amplitude detection circuits) 516 and 518, and the addition circuit 520 detects them.
  • a signal indicating the total value is generated. Further, a signal indicating a difference between the total value and the predetermined voltage Vref is generated by the adder circuit 514.
  • the output from the adder circuit 514 is input to the low-pass filter 512, and the output from the low-pass filter 512 is input as a gain control signal of the variable gain amplifier 504 via a buffer amplifier (not shown).
  • the gain of the variable gain amplifier 504 is feedback controlled so that the square sum of the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2 becomes a constant value, and the first constant envelope signal The amplitudes of S1 and the second constant envelope signal S2 are converged to intended values.
  • the first constant envelope signal S1 and the second constant envelope signal S2 can be made constant envelope signals, respectively.
  • the first constant envelope signal S1 and the second constant envelope signal S2 are amplified using the amplifiers 531 and 532, respectively, to obtain the first amplified signal Sa1 and the second amplified signal Sa2, and then the vector addition circuit 541. Is used to add the first amplified signal Sa1 and the second amplified signal Sa2 to obtain an output signal Sout having an amplified envelope variation (see FIG. 10).
  • the phase is shifted by 90 °.
  • a phaser 502 is required.
  • a normal phase shifter gives a specific amount of phase shift to a signal of a specific frequency. Therefore, for all signals over a wide frequency range. Therefore, it is difficult to realize a phase shifter that shifts the phase accurately by 90 °. Therefore, it has been difficult to obtain a power amplifying device that can handle a wide frequency range. For this reason, it has been difficult to obtain a transmission device and a communication device that have low power consumption and can be used in a wide frequency range.
  • the present invention has been devised in view of such problems, and a purpose thereof is a power amplifying apparatus capable of amplifying an input signal having an envelope variation with high power added efficiency in a wide frequency range. Another object is to provide a transmission device and a communication device using the same.
  • the power amplifying device includes a first basic signal and a second basic signal that are generated based on an input signal having an envelope variation and have the same amplitude and a phase difference ⁇ (0 ° ⁇ ⁇ 180 °).
  • a first orthogonal signal generation circuit that generates a first orthogonal signal by vector subtraction of the basic signal, and a second orthogonal signal that generates a second orthogonal signal by vector addition of the first basic signal and the second basic signal
  • a quadrature signal generation circuit a variable gain amplification circuit that generates a first constant envelope vector generation signal and a second constant envelope vector generation signal that are opposite in phase by amplifying the first orthogonal signal;
  • a first terminal to which two orthogonal signals are input, and a second terminal to which the first constant envelope vector generation signal is input, and the signals input from the first terminal and the second terminal are vectorized.
  • a first adder circuit that generates a first constant envelope signal by adding the second, a third terminal to which the second orthogonal signal is input, and a fourth terminal to which the second constant envelope vector generation signal is input
  • a second addition circuit for generating a second constant envelope signal by vector addition of signals input from the third terminal and the fourth terminal, and the first constant envelope signal and the first
  • An amplitude control circuit that generates an amplitude control signal for controlling the gain in the variable gain amplifier circuit based on the amplitude of two constant envelope signals, and a first amplified signal by amplifying the first constant envelope signal
  • the second amplification circuit for generating the second amplification signal by amplifying the second constant envelope signal, and the first amplification signal and the second amplification signal.
  • a phase shift circuit that generates the first basic signal and the second basic signal by changing a phase of the input signal may be included.
  • the input signal may be input to the first terminal of the first adder circuit and the third terminal of the second adder circuit.
  • the first orthogonal signal generation circuit may receive the first constant envelope signal and the second constant envelope signal as the first basic signal and the second basic signal.
  • the first orthogonal signal generation circuit may generate the first orthogonal signal by vector subtracting the first constant envelope signal and the second constant envelope signal.
  • the second orthogonal signal generation circuit may receive the first constant envelope signal and the second constant envelope signal as the first basic signal and the second basic signal.
  • the second orthogonal signal generation circuit may generate the second orthogonal signal by vector addition of the first constant envelope signal and the second constant envelope signal.
  • the first orthogonal signal may be input to the variable gain amplifier circuit.
  • the second orthogonal signal may be input together with the input signal to the first terminal of the first adder circuit and the third terminal of the second adder circuit.
  • a first amplitude detection circuit that generates a first amplitude detection signal according to an amplitude of the first constant envelope signal, and an amplitude of the second constant envelope signal
  • a second amplitude detection circuit that generates a corresponding second amplitude detection signal.
  • the amplitude control circuit may generate the amplitude control signal for controlling a gain in the variable gain amplifier circuit based on the first amplitude detection signal and the second amplitude detection signal.
  • the first gain control for controlling the gain of the first adding circuit based on the amplitudes of the first constant envelope signal and the second constant envelope signal.
  • a gain control circuit that generates a signal and a second gain control signal for controlling the gain of the second adder circuit may be included.
  • a first amplitude detection circuit that generates a first amplitude detection signal according to an amplitude of the first constant envelope signal, and an amplitude of the second constant envelope signal
  • a second amplitude detection circuit that generates a corresponding second amplitude detection signal.
  • the voltage of the first amplitude detection signal may be a value corresponding to the amplitude of the first constant envelope signal.
  • the voltage of the second amplitude detection signal may be a value corresponding to the amplitude of the second constant envelope signal.
  • the voltage of the first gain control signal may be a value obtained by subtracting the voltage of the first amplitude detection signal from a predetermined reference voltage.
  • the voltage of the second gain control signal may be a value obtained by subtracting the voltage of the second amplitude detection signal from the predetermined reference voltage.
  • the power amplifying device of the present invention changes the phase of the input signal having the envelope fluctuation, and the first basic signal and the second basic signal having the same amplitude and the phase difference ⁇ (0 ° ⁇ ⁇ 180 °).
  • a phase shift circuit for generating a signal, a first quadrature signal generation circuit for generating a first quadrature signal by vector subtraction of the input first basic signal and the second basic signal, and the input first basic signal A second quadrature signal generating circuit that generates a second quadrature signal by vector addition of the signal and the second basic signal, and a first constant envelope vector that amplifies the input first quadrature signal and has opposite phases to each other
  • a variable gain amplifying circuit for generating a generation signal and a second constant envelope vector generation signal and a vector addition of the input second orthogonal signal and the first constant envelope vector generation signal to obtain a first constant envelope signal Generate first
  • a detection circuit an amplitude control circuit for generating an amplitude control signal for controlling a gain in the variable gain amplifier circuit based on the input first amplitude detection signal and the second amplitude detection signal; and the input first control signal
  • a first amplifier circuit that amplifies one constant envelope signal to generate a first amplified signal
  • a second amplifier circuit that amplifies the input second constant envelope signal to generate a second amplified signal
  • an output adder circuit for generating an output signal having amplified envelope variation.
  • the power amplifying device of the present invention includes a variable gain amplifying circuit that amplifies an input basic signal and generates a first constant envelope vector generation signal and a second constant envelope vector generation signal that are opposite in phase to each other; A first terminal to which an input signal having an envelope variation is input and a second terminal to which the first constant envelope vector generation signal is input; a signal input from the first terminal and the second terminal as a vector; A first adder circuit that adds to generate a first constant envelope signal; a third terminal to which the input signal is input; and a fourth terminal to which the second constant envelope vector generation signal is input.
  • a second addition circuit for generating a second constant envelope signal by vector addition of signals inputted from the third terminal and the fourth terminal, and detecting the amplitude of the inputted first constant envelope signal to Generate amplitude detection signal A first amplitude detection circuit; a second amplitude detection circuit that detects an amplitude of the input second constant envelope signal to generate a second amplitude detection signal; the input first amplitude detection signal and the second amplitude detection signal; Based on an amplitude detection signal, an amplitude control circuit that generates an amplitude control signal for controlling a gain in the variable gain amplifier circuit, and a first amplification signal that amplifies the input first constant envelope signal and generates a first amplified signal.
  • the second quadrature signal input to the variable gain amplifier circuit is input to the first terminal of the first adder circuit and the third terminal of the second adder circuit together with the input signal. Is.
  • the first gain control signal for controlling the gain of the first addition circuit based on the input first amplitude detection signal and the second amplitude detection signal, and A gain control circuit that generates a second gain control signal for controlling the gain of the second adder circuit may be included.
  • the voltage of the first amplitude detection signal may be a value corresponding to the amplitude of the first constant envelope signal.
  • the voltage of the second amplitude detection signal may be a value corresponding to the amplitude of the second constant envelope signal.
  • the voltage of the first gain control signal may be a value obtained by subtracting the voltage of the first amplitude detection signal from a predetermined reference voltage.
  • the voltage of the second gain control signal may be a value obtained by subtracting the voltage of the second amplitude detection signal from the predetermined reference voltage.
  • the transmission device of the present invention is characterized in that the transmission circuit is connected to the antenna via any one of the power amplification devices of the present invention.
  • the communication device of the present invention is characterized in that a transmission circuit and a reception circuit are connected to an antenna, and any one of the power amplification devices of the present invention is inserted between the transmission circuit and the antenna. To do.
  • the power amplifying device of the present invention includes a first orthogonal signal generation circuit that generates a first orthogonal signal from a first basic signal and a second basic signal, which is generated based on an input signal having an envelope variation, and a first basic signal
  • a second orthogonal signal generation circuit for generating a second orthogonal signal from the signal and the second basic signal, and a variable gain amplification for generating a first constant envelope vector generation signal and a second constant envelope vector generation signal from the first orthogonal signal
  • a first adder circuit that generates a first constant envelope signal from the circuit, a second orthogonal signal and a first constant envelope vector generation signal, a second orthogonal signal and a second constant envelope vector generation signal;
  • a second adding circuit for generating a constant envelope signal, an amplitude control circuit for controlling the gain in the variable gain amplifier circuit based on the amplitudes of the first constant envelope signal and the second constant envelope signal, and a first constant envelope
  • the power amplifying device of the present invention by converting an input signal having an envelope variation into two constant envelope signals, amplifying those two constant envelope signals, and then adding the vectors, Since an output signal having an amplified envelope variation can be obtained, a signal having an envelope variation can be amplified with high power added efficiency.
  • the power amplifying device of the present invention generates a first basic signal and a second basic signal that are generated based on an input signal having an envelope variation and have the same amplitude and phase difference ⁇ (0 ° ⁇ ⁇ 180 °).
  • a first orthogonal signal generation circuit that generates a first orthogonal signal by vector subtracting the signal, and a second orthogonal signal generation circuit that generates a second orthogonal signal by vector addition of the first basic signal and the second basic signal
  • a variable gain amplification circuit that generates a first constant envelope vector generation signal and a second constant envelope vector generation signal that are opposite in phase by amplifying the first orthogonal signal, a second orthogonal signal, and a first Vector addition of a first addition circuit that generates a first constant envelope signal by vector addition of the constant envelope vector generation signal, and a second orthogonal signal and a second constant envelope vector generation signal
  • a second adder circuit for generating a second constant envelope signal by Rukoto.
  • the first constant envelope signal and the second constant envelope can be obtained by using the first orthogonal signal and the second orthogonal signal orthogonal to each other without using a 90 ° phase shifter.
  • a line signal can be obtained. As a result, it can be used in a wide frequency range.
  • a first gain control signal for controlling the gain of the first addition circuit based on the amplitudes of the first constant envelope signal and the second constant envelope signal; And a gain control circuit for generating a second gain control signal for controlling the gain of the second adder circuit.
  • the gains of the first addition circuit and the second addition circuit can be controlled based on the amplitude of the first constant envelope signal and the amplitude of the second constant envelope signal.
  • the gain of the first adder circuit and the second adder circuit is adjusted to adjust the first constant envelope signal.
  • the amplitude and the amplitude of the second constant envelope signal can be matched.
  • the voltage of the first amplitude detection signal is a value corresponding to the amplitude of the first constant envelope signal
  • the voltage of the second amplitude detection signal is a value corresponding to the amplitude of the second constant envelope signal
  • the first The voltage of the gain control signal is a value obtained by subtracting the voltage of the first amplitude detection signal from the predetermined reference voltage
  • the voltage of the second gain control signal is subtracted from the voltage of the second amplitude detection signal from the predetermined reference voltage. This is the value obtained.
  • the amplitude of the first constant envelope signal and the amplitude of the second constant envelope signal can be matched using a simple circuit.
  • the voltages of the gain control signal and the second gain control signal will have opposite polarities with respect to deviations from the intended values of the amplitudes of the first constant envelope signal and the second constant envelope signal.
  • the first constant envelope signal is controlled by controlling the gain of the first adder circuit with the first gain control signal having a voltage opposite in polarity to the deviation of the amplitude of the first constant envelope signal from the intended value.
  • the amplitude of the first constant envelope signal can be matched with the intended amplitude.
  • the second constant envelope is controlled by controlling the gain of the second adder circuit with a second gain control signal having a voltage opposite in polarity to the deviation of the amplitude of the second constant envelope signal from the intended value.
  • the amplitude of the second constant envelope signal can be matched with the intended amplitude. In this way, since the amplitudes of the first constant envelope signal and the second constant envelope signal both match the intended amplitude, the amplitude of the first constant envelope signal and the amplitude of the second constant envelope signal are Can be matched.
  • the transmission device of the present invention since the transmission circuit is connected to the antenna via the above-described power amplification device, the power amplification device of the present invention has low power consumption and high power added efficiency. It is possible to amplify a transmission signal having the following envelope variation. As a result, it is possible to obtain a transmission device with low power consumption and a long transmission time.
  • the transmission circuit and the reception circuit are connected to the antenna, and the power amplification device described above is inserted between the transmission circuit and the antenna. It is possible to amplify a transmission signal having an envelope variation from a transmission circuit by using the power amplification device of the present invention having a high value. As a result, a communication device with low power consumption and a long transmission time can be obtained.
  • FIG. 1 is a block diagram schematically showing an example of a power amplifying device according to an embodiment of the present invention.
  • an input signal Sin having an envelope variation is input to the phase shift circuit 150.
  • the phase shift circuit 150 outputs the first basic signal Su1 and the second basic signal Su2 having the same amplitude and a phase difference ⁇ (0 ° ⁇ ⁇ 180 °).
  • the phase shift circuit 150 generates the first basic signal Su1 and the second basic signal Su2 by changing the phase of the input signal Sin.
  • FIG. 2 illustrates an example of the operation of the phase shift circuit 150.
  • the input signal Sin is distributed into two signals having the same phase as the input signal Sin and the same amplitude.
  • the first basic signal Su1 is obtained by delaying the phase of one signal by ⁇ (0 ° ⁇ ⁇ 90 °), and the other signal is advanced by the phase ⁇ (0 ° ⁇ ⁇ 90 °). 2 basic signals Su2 are generated.
  • the first basic signal Su1 and the second basic signal Su2 are input to both the first orthogonal signal generation circuit 130a and the second orthogonal signal generation circuit 130b, respectively.
  • FIG. 3 is a diagram for explaining an example of operations of the first orthogonal signal generation circuit 130a and the second orthogonal signal generation circuit 130b.
  • the first orthogonal signal generation circuit 130a generates and outputs a first orthogonal signal Sd1 by performing vector subtraction on the input first basic signal Su1 and second basic signal Su2.
  • the second orthogonal signal generation circuit 130b generates and outputs a second orthogonal signal Sd2 by vector addition of the input first basic signal Su1 and second basic signal Su2.
  • the phase of the second orthogonal signal Sd2 matches the phase of the input signal Sin. That is, in the present embodiment, the phase of the signal (second orthogonal signal Sd2) obtained by vector addition of the first basic signal Su1 and the second basic signal Su2 is set to be the same as the phase of the input signal Sin. The first basic signal Su1 and the second basic signal Su2 are generated.
  • the phase shift circuit 150 can be easily configured using a distributed constant line or an LC circuit capable of signal branching.
  • the second orthogonal signal Sd2 has a predetermined phase relationship with the input signal Sin, and is a signal whose amplitude increases or decreases in accordance with the increase or decrease of the amplitude of the input signal Sin.
  • the second orthogonal signal Sd2 is input to the first addition circuit 111a and the second addition circuit 111b. That is, the second orthogonal signal Sd2 is input to the first terminal (not shown) of the first adder circuit 111a and the third terminal (not shown) of the second adder circuit 111b.
  • the first orthogonal signal Sd1 is input to the variable gain amplifier circuit 110.
  • FIG. 4 is a diagram for explaining an example of operations of the variable gain amplifier circuit 110 and a first adder circuit 111a and a second adder circuit 111b described later.
  • the variable gain amplifier circuit 110 generates a first constant envelope vector generation signal e and a second constant envelope vector generation signal -e based on the first orthogonal signal Sd1.
  • the first constant envelope vector generation signal e and the second constant envelope vector generation signal -e are signals orthogonal to the second orthogonal signal Sd2.
  • the first constant envelope vector generation signal e and the second constant envelope vector generation signal -e are signals having the same amplitude and opposite phases.
  • the first constant envelope vector is orthogonal to the second quadrature signal Sd2, and has the same amplitude and opposite phase.
  • the generated signal e and the second constant envelope vector generation signal -e are output.
  • the first constant envelope vector generation signal e and the second constant envelope vector generation signal -e are input to the first addition circuit 111a and the second addition circuit 111b, respectively. That is, the first constant envelope vector generation signal e is input to the second terminal (not shown) of the first addition circuit 111a, and the second constant envelope vector generation signal -e is the fourth terminal of the second addition circuit 111b. (Not shown).
  • the variable gain amplifier circuit 110 is preferably configured using a variable gain amplifier capable of differential output, but may be configured by combining a variable gain amplifier and a phase shift circuit in some cases.
  • the first adder circuit 111a performs vector addition on the signal input from the first terminal (not shown) and the signal input from the second terminal (not shown), thereby obtaining the first constant envelope signal.
  • S1 is generated and output. That is, as shown in FIG. 4, the first addition circuit 111a generates and outputs a first constant envelope signal S1 by vector addition of the second orthogonal signal Sd2 and the first constant envelope vector generation signal e. To do.
  • the second addition circuit 111b performs a vector addition of the signal input from the third terminal (not shown) and the signal input from the fourth terminal (not shown), thereby obtaining the second constant envelope.
  • a line signal S2 is generated and output. That is, as shown in FIG. 4, the second addition circuit 111b generates a second constant envelope signal S2 by vector addition of the second orthogonal signal Sd2 and the second constant envelope vector generation signal -e. Output.
  • the first constant envelope signal S1 is input to the first amplitude detection circuit 113a, and the first amplitude detection signal Sb1 corresponding to the amplitude of the first constant envelope signal S1 is generated by the first amplitude detection circuit 113a.
  • the first amplitude detection signal Sb1 having a DC voltage signal indicating the square value of the amplitude of the first constant envelope signal S1 is generated.
  • the second constant envelope signal S2 is input to the second amplitude detection circuit 113b, and a second amplitude detection signal Sb2 corresponding to the amplitude of the second constant envelope signal S2 is generated by the second amplitude detection circuit 113b.
  • the second amplitude detection signal Sb2 having a DC voltage signal indicating the square value of the amplitude of the second constant envelope signal S2 is generated.
  • a Gilbert cell mixer can be adopted as the first amplitude detection circuit 113a and the second amplitude detection circuit 113b.
  • the first amplitude detection signal Sb1 and the second amplitude detection signal Sb2 are input to the amplitude control circuit 120.
  • the amplitude control circuit 120 is a circuit for generating an amplitude control signal Sc for controlling the gain of the variable gain amplifier circuit 110 based on the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2. is there.
  • the first amplitude detection signal Sb1 and the second amplitude detection signal Sb2 are input to the adder 165 and added by the adder 165. Then, a signal obtained by adding the first amplitude detection signal Sb1 and the second amplitude detection signal Sb2 is output from the adder 165 as the amplitude detection signal Sf.
  • the amplitude detection signal Sf is input to the adder 166, and an amplitude control basic signal Sp having a voltage obtained by subtracting the voltage of the amplitude detection signal Sf from the voltage of the reference signal So is generated.
  • the amplitude control basic signal Sp is supplied to the variable gain amplifier circuit 110 as the amplitude control signal Sc after the high frequency component is removed by the low-pass filter 167 and amplified by the buffer amplifier 168.
  • the amplitude control signal Sc serves as a gain control signal for controlling the gain of the variable gain amplifier circuit 110.
  • the adder 165, the adder 166, the low-pass filter 167, and the buffer amplifier 168 constitute an amplitude control circuit 120.
  • the voltage of the amplitude control basic signal Sp and the amplitude control signal Sc based thereon is the first constant envelope signal S1 and the second constant envelope signal. Conversely, it increases or decreases according to the increase or decrease of the amplitude of S2. Therefore, by controlling the gain of the variable gain amplifier circuit 110 using the amplitude control signal Sc, the first constant envelope vector generation signal e and the second constant envelope vector generation signal e that increase or decrease inversely according to the increase or decrease of the amplitude of the input signal Sin. A constant envelope vector generation signal -e can be generated. Thereby, the first constant envelope signal S1 and the second constant envelope signal S2 which are constant envelope signals can be generated.
  • the first constant envelope signal S1 is input to the first amplifier circuit 112a, and the first amplifier circuit 112a amplifies the first constant envelope signal S1 to generate and output the first amplified signal Sa1.
  • the second constant envelope signal S2 is input to the second amplifier circuit 112b, and the second amplifier circuit 112b generates and outputs the second amplified signal Sa2 by amplifying the second constant envelope signal S2.
  • the first amplification signal Sa1 and the second amplification signal Sa2 are input to the output addition circuit 114, and the output addition circuit 114 performs vector addition of the first amplification signal Sa1 and the second amplification signal Sa2, thereby outputting an output signal having an envelope variation. Sout is generated and output.
  • the input signal Sin having the envelope fluctuation is decomposed into the first constant envelope signal S1 and the second constant envelope signal S2 that are constant envelope signals. .
  • the first amplifier circuit 112a and the second amplifier circuit 112b to amplify the first constant envelope signal S1 and the second constant envelope signal S2 with high power added efficiency, A two-amplified signal Sa2 is obtained.
  • the output addition circuit 114 performs vector addition of the first amplified signal Sa1 and the second amplified signal Sa2, thereby generating an output signal Sout having an envelope variation. For this reason, according to the power amplifying apparatus 100 according to the present embodiment, a signal having an envelope variation can be amplified with high power added efficiency.
  • the input signal Sin and the predetermined signal are used by using the first orthogonal signal generation circuit 130a and the second orthogonal signal generation circuit 130b without using a 90 ° phase shifter.
  • the second orthogonal signal Sd2 having the following phase relationship and the first orthogonal signal Sd1 orthogonal to the second orthogonal signal Sd2 can be obtained. If the amplitudes of the first basic signal Su1 and the second basic signal Su2 are equal, the first orthogonal signal Sd1 and the second orthogonal signal Sd2 are orthogonal to each other without being limited to a specific frequency, and thus the power amplification device 100 according to the present embodiment. According to this, it is possible to obtain a power amplification device that can be used in a wide frequency range.
  • the first amplitude detection signal Sb1 output from the first amplitude detection circuit 113a and the second amplitude detection signal Sb2 output from the second amplitude detection circuit 113b are: Input to the gain control circuit 140.
  • the gain control circuit 140 includes a first gain control signal Sg1 for controlling the gain of the first addition circuit 111a based on the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2, and a second addition. This is a circuit for generating a second gain control signal Sg2 for controlling the gain of the circuit 111b.
  • the first gain control signal Sg1 having a voltage obtained by subtracting the voltage of the first amplitude detection signal Sb1 from the reference voltage and the voltage of the second amplitude detection signal Sb2 from the reference voltage are subtracted.
  • a second gain control signal Sg2 having the resulting voltage is generated.
  • the first gain control signal Sg1 is input to the first adder circuit 111a and controls the amplitude of the first constant envelope signal S1 by controlling the gain of the first adder circuit 111a.
  • the second gain control signal Sg2 is input to the second adder circuit 111b and controls the amplitude of the second constant envelope signal S2 by controlling the gain of the second adder circuit 111b.
  • the first adder circuit 111a, the second adder circuit 111b, and the output adder circuit 114 for example, an image suppression type double balance mixer can be used, and as the gain control circuit 140, for example, a comparator is used. Can do. Then, for example, by inputting the first gain control signal Sg1 and the second gain control signal Sg2 to the current source gate terminal of the mixer constituting the first addition circuit 111a and the second addition circuit 111b, By controlling the supply current, the gains of the first addition circuit 111a and the second addition circuit 111b can be controlled.
  • the first amplitude detection signal when the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2 are the desired values are the desired values.
  • the voltages of Sb1 and the second amplitude detection signal Sb2 are set to the reference voltage, the voltages of the first gain control signal Sg1 and the second gain control signal Sg2 are changed to the first constant envelope signal S1 and the second constant envelope signal. It will have the opposite polarity with respect to the deviation from the expected value of the amplitude of S2.
  • the gain of the first adder circuit 111a is controlled by the first gain control signal Sg1 having a voltage opposite in polarity to the deviation of the amplitude of the first constant envelope signal S1 from the intended value.
  • the amplitude of the first constant envelope signal S1 can be matched with the intended amplitude.
  • the second gain control signal Sg2 having a voltage opposite in polarity to the deviation of the amplitude of the second constant envelope signal S2 from the intended value is used to control the gain of the second adder circuit 111b.
  • the amplitude of the second constant envelope signal S2 can be matched with the intended amplitude.
  • the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2 are both equal to the intended amplitude, so that the amplitude of the first constant envelope signal S1 and the second constant envelope signal S2 The amplitude can be matched.
  • the first addition circuit 111a and the second addition circuit 111b are based on the amplitude of the first constant envelope signal S1 and the amplitude of the second constant envelope signal S2.
  • the gain By controlling the gain, the amplitude of the first constant envelope signal S1 and the amplitude of the second constant envelope signal S2 can be matched.
  • the amplitude of the first constant envelope signal S1 and the amplitude of the second constant envelope signal S2 are matched. be able to.
  • FIG. 5 is a block diagram schematically showing an example of the power amplifying device according to the embodiment of the present invention.
  • an input signal Sin having an envelope variation is input to a first terminal (not shown) of the first adder circuit 211a.
  • the input signal Sin and the first constant envelope vector generation signal e input to the second terminal (not shown) of the first adder circuit 211a are vector-added to obtain the first.
  • a constant envelope signal S1 is generated and output from the first addition circuit 211a (see FIG. 10).
  • the input signal Sin is input to a third terminal (not shown) of the second adder circuit 211b.
  • the input signal Sin and the second constant envelope vector generation signal -e input to the fourth terminal (not shown) of the second adder circuit 211b are vector-added to perform the first addition.
  • a second constant envelope signal S2 is generated and output from the second addition circuit 211b (see FIG. 10). It should be noted that the first constant envelope vector generation signal e and the second constant envelope vector generation signal -e have the same amplitude and opposite phases.
  • the first constant envelope signal S1 and the second constant envelope signal S2 have the same amplitude and a phase difference ⁇ (0 ° ⁇ ⁇ 180 °).
  • the phase of the first constant envelope signal S1 is a phase obtained by delaying the phase of the input signal Sin by a certain angle
  • the phase of the second constant envelope signal S2 is advanced by the same angle as the phase of the input signal Sin. It is a phase.
  • the phase of the signal obtained by vector addition of the first constant envelope signal S1 and the second constant envelope signal S2 becomes equal to the phase of the input signal Sin.
  • the first constant envelope signal S1 (first basic signal) and the second constant envelope signal S2 (second basic signal) are input to the second orthogonal signal generation circuit 230b.
  • the second orthogonal signal generation circuit 230b generates and outputs a second orthogonal signal Sd2 by vector addition of the first constant envelope signal S1 and the second constant envelope signal S2 (see FIG. 6).
  • the second orthogonal signal Sd2 has the same phase as the input signal Sin, and together with the input signal Sin, the first terminal (not shown) of the first addition circuit 211a and the third terminal (not shown) of the second addition circuit 211b. )).
  • the first constant envelope signal S1 (first basic signal) and the second constant envelope signal S2 (second basic signal) are input to the first orthogonal signal generation circuit 230a.
  • the first orthogonal signal generation circuit 230a generates and outputs the first orthogonal signal Sd1 by vector subtraction of the first constant envelope signal S1 and the second constant envelope signal S2 (see FIG. 6).
  • the amplitude of the first constant envelope signal S1 is equal to the amplitude of the second constant envelope signal S2
  • the phase of the input signal Sin and the second orthogonal signal Sd2 and the phase of the first orthogonal signal Sd1 are , 90 ° (ie, ⁇ / 2).
  • the input signal Sin, the second orthogonal signal Sd2, and the first orthogonal signal Sd1 are orthogonal.
  • the first quadrature signal Sd1 is input to the variable gain amplifier circuit 210 as a basic signal. After being amplified by the variable gain amplifier circuit 210, the first quadrature signal Sd1 is orthogonal to the input signal Sin and the second quadrature signal Sd2 and is in reverse phase with each other.
  • the first constant envelope vector generation signal e and the second constant envelope vector generation signal -e are output.
  • the first constant envelope vector generation signal e and the second constant envelope vector generation signal -e are supplied to a second terminal (not shown) of the first addition circuit 211a and a fourth terminal (not shown) of the second addition circuit 211b. (Not shown).
  • the variable gain amplifier circuit 210 is preferably configured using a variable gain amplifier capable of differential output, but may be configured by combining a variable gain amplifier and a phase shift circuit in some cases.
  • the first constant envelope signal S1 is input to the first amplitude detection circuit 213a, and the first amplitude detection circuit 213a has a first DC voltage signal indicating a square value of the amplitude of the first constant envelope signal S1.
  • An amplitude detection signal Sb1 is generated.
  • the second constant envelope signal S2 is input to the second amplitude detection circuit 213b, and the second amplitude detection circuit 213b has a DC voltage signal indicating a square value of the amplitude of the second constant envelope signal S2.
  • a two-amplitude detection signal Sb2 is generated.
  • a Gilbert cell mixer can be adopted as the first amplitude detection circuit 213a and the second amplitude detection circuit 213b.
  • the first amplitude detection signal Sb1 and the second amplitude detection signal Sb2 are input to the amplitude control circuit 220.
  • the amplitude control circuit 220 is a circuit for generating an amplitude control signal Sc for controlling the gain of the variable gain amplifier circuit 210 based on the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2. is there.
  • the first amplitude detection signal Sb1 and the second amplitude detection signal Sb2 are input to the adder 265, added by the adder 265, and output as the amplitude detection signal Sf.
  • the amplitude detection signal Sf is input to the adder 266, and an amplitude control basic signal Sp having a voltage obtained by subtracting the voltage of the amplitude detection signal Sf from the voltage of the reference signal So is generated.
  • the amplitude control basic signal Sp is removed from the high frequency component by the low-pass filter 267, amplified by the buffer amplifier 268, and then supplied to the variable gain amplifier circuit 210 as the amplitude control signal Sc via the adder 263.
  • the amplitude control signal Sc serves as a gain control signal for controlling the gain of the variable gain amplifier circuit 210.
  • the adder 265, the adder 266, the low-pass filter 267, the buffer amplifier 268, and the adder 263 constitute an amplitude control circuit 220.
  • the voltage of the amplitude control basic signal Sp and the amplitude control signal Sc based thereon is the first constant envelope signal S1 and the second constant envelope signal. Conversely, it increases or decreases according to the increase or decrease of the amplitude of S2. Therefore, by controlling the gain of the variable gain amplifier circuit 210 using the amplitude control signal Sc, the first constant envelope vector generation signal e and the second constant envelope vector generation signal e that increase or decrease inversely according to the increase or decrease of the amplitude of the input signal Sin. A constant envelope vector generation signal -e can be generated. Thereby, the first constant envelope signal S1 and the second constant envelope signal S2 which are constant envelope signals can be generated.
  • the first constant envelope signal S1 is input to the first amplifier circuit 212a, and the first amplifier circuit 212a amplifies the first constant envelope signal S1 to generate and output the first amplified signal Sa1.
  • the second constant envelope signal S2 is input to the second amplifier circuit 212b, and the second amplifier circuit 212b generates and outputs the second amplified signal Sa2 by amplifying the second constant envelope signal S2.
  • the first amplified signal Sa1 and the second amplified signal Sa2 are input to the output adding circuit 214, and the output adding circuit 214 performs vector addition of the first amplified signal Sa1 and the second amplified signal Sa2, thereby outputting an output signal having an envelope variation. Sout is generated and output.
  • the input signal Sin having the envelope variation is changed into the first constant envelope signal S1 and the second constant envelope signal S2 which are constant envelope signals.
  • the output adding circuit 214 vector-adds the first amplified signal Sa1 and the second amplified signal Sa2, thereby generating an output signal Sout having an envelope variation. That is, according to the power amplifying apparatus 200 according to the present embodiment, a signal having an envelope variation can be amplified with high power added efficiency.
  • the first quadrature signal generation circuit 230a and the second quadrature signal generation circuit 230b are used in phase with the input signal Sin without using a 90 ° phase shifter.
  • the second orthogonal signal Sd2 and the first orthogonal signal Sd1 orthogonal to the input signal Sin and the second orthogonal signal Sd2 can be obtained. Since the first orthogonal signal Sd1 and the second orthogonal signal Sd2 are orthogonal to each other without being limited to a specific frequency, the power amplification device 200 according to the present embodiment can obtain a power amplification device that can be used in a wide frequency range. Can do.
  • the input signal Sin is input to the input amplitude detection circuit 251, and the input amplitude detection circuit 251 has a DC voltage signal indicating the square value of the amplitude of the input signal Sin.
  • An input amplitude detection signal Sq is generated.
  • the input amplitude detection signal Sq is input to the adder 252 and an amplitude control auxiliary signal St having a voltage obtained by subtracting the voltage of the input amplitude detection signal Sq from the voltage of the second reference signal Sr is generated.
  • the amplitude control auxiliary signal St is input to the adder 263 and added to the amplitude control basic signal Sp.
  • the power amplifying apparatus 200 having such a configuration, it is possible to add the amplitude control auxiliary signal St that increases or decreases inversely according to the increase or decrease of the amplitude of the input signal Sin to the amplitude control basic signal Sp. Therefore, it is possible to prevent the voltage of the amplitude control signal Sc from being insufficient even when the amplitude of the input signal Sin is very small.
  • the input amplitude detection circuit 251 for example, a Gilbert cell mixer can be adopted.
  • the first amplitude detection signal Sb1 output from the first amplitude detection circuit 213a and the second amplitude detection signal Sb2 output from the second amplitude detection circuit 213b are: Input to the gain control circuit 240.
  • the gain control circuit 240 includes a first gain control signal Sg1 for controlling the gain of the first addition circuit 211a based on the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2, and a second addition. This is a circuit for generating a second gain control signal Sg2 for controlling the gain of the circuit 211b.
  • the first gain control signal Sg1 having a voltage obtained by subtracting the voltage of the first amplitude detection signal Sb1 from the reference voltage and the voltage of the second amplitude detection signal Sb2 from the reference voltage are subtracted.
  • a second gain control signal Sg2 having the resulting voltage is generated.
  • the first gain control signal Sg1 is input to the first adder circuit 211a and controls the amplitude of the first constant envelope signal S1 by controlling the gain of the first adder circuit 211a.
  • the second gain control signal Sg2 is input to the second adder circuit 211b and controls the amplitude of the second constant envelope signal S2 by controlling the gain of the second adder circuit 211b.
  • the first adder circuit 211a, the second adder circuit 211b, and the output adder circuit 214 for example, an image suppression type double balance mixer can be used, and as the gain control circuit 240, for example, a comparator is used. Can do. Then, for example, by inputting the first gain control signal Sg1 and the second gain control signal Sg2 to the current source gate terminal of the mixer constituting the first addition circuit 211a and the second addition circuit 211b, By controlling the supply current, the gains of the first addition circuit 211a and the second addition circuit 211b can be controlled.
  • the first amplitude detection signal when the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2 are the intended values By setting the voltages of Sb1 and the second amplitude detection signal Sb2 to the reference voltage, the voltages of the first gain control signal Sg1 and the second gain control signal Sg2 are changed to the first constant envelope signal S1 and the second constant envelope signal. It will have the opposite polarity with respect to the deviation from the expected value of the amplitude of S2.
  • the gain of the first addition circuit 211a is controlled by the first gain control signal Sg1 having a voltage having a polarity opposite to the deviation of the amplitude of the first constant envelope signal S1 from the intended value.
  • the second gain control signal Sg2 having a voltage opposite in polarity to the deviation of the amplitude of the second constant envelope signal S2 from the intended value is used to control the gain of the second adder circuit 211b.
  • the amplitude of the second constant envelope signal S2 can be matched with the intended amplitude.
  • the amplitudes of the first constant envelope signal S1 and the second constant envelope signal S2 are both equal to the intended amplitude, so that the amplitude of the first constant envelope signal S1 and the second constant envelope signal S2 The amplitude can be matched.
  • the first addition circuit 211a and the second addition circuit 211b are based on the amplitude of the first constant envelope signal S1 and the amplitude of the second constant envelope signal S2.
  • the amplitude of the first constant envelope signal S1 and the amplitude of the second constant envelope signal S2 can be matched.
  • the amplitude of the first constant envelope signal S1 and the amplitude of the second constant envelope signal S2 are matched. be able to. Thereby, it is possible to ensure the orthogonality of the input signal Sin and the second orthogonal signal Sd2 and the first orthogonal signal Sd1.
  • FIG. 7 is a block diagram illustrating a configuration example of a transmission apparatus according to the embodiment of the present invention, that is, a transmission apparatus using the power amplification apparatus according to the embodiment of the present invention.
  • the transmission circuit 320 is connected to the antenna 330 via the power amplification device 310 according to the embodiment of the present invention.
  • the power amplifying apparatus 310 is, for example, the power amplifying apparatus 100 shown in FIG. 1 or the power amplifying apparatus 200 shown in FIG.
  • the transmission signal output from the transmission circuit 320 and having an envelope variation is applied to the embodiment of the present invention with low power consumption and high power added efficiency. Since it can amplify using the power amplifier 310 which concerns, the transmission device with low power consumption and long transmission time can be obtained.
  • FIG. 8 is a block diagram illustrating a configuration example of a communication device according to the embodiment of the present invention, that is, a communication device using the power amplification device according to the embodiment of the present invention.
  • the communication apparatus 400 includes a transmission circuit 420 and a reception circuit 440 connected to an antenna 430, and the communication apparatus 400 according to the embodiment of the present invention is between the transmission circuit 420 and the antenna 430.
  • a power amplifying device 410 is inserted.
  • the power amplifying apparatus 410 is, for example, the power amplifying apparatus 100 shown in FIG. 1 or the power amplifying apparatus 200 shown in FIG.
  • An antenna sharing circuit 450 is inserted between the antenna 430 and the transmission circuit 420 and the reception circuit 440.
  • the transmission signal output from the transmission circuit 420 and having an envelope fluctuation is applied to the embodiment of the present invention with low power consumption and high power added efficiency. Since amplification can be performed using the power amplifying apparatus 410, a transmission apparatus with low power consumption and long transmission time can be obtained.
  • the first gain control signal Sg1 having a voltage obtained by subtracting the voltage of the first amplitude detection signal Sb1 from the reference voltage
  • the reference voltage An example is shown in which the gain of the first addition circuit 111a and the second addition circuit 111b is controlled using the second gain control signal Sg2 having a voltage obtained by subtracting the voltage of the second amplitude detection signal Sb2 from the second gain detection signal Sb2. .
  • the first gain control signal Sg1 having a voltage obtained by subtracting the voltage of the first amplitude detection signal Sb1 from the reference voltage
  • the reference An example is shown in which the gain of the first addition circuit 211a and the second addition circuit 211b is controlled using the second gain control signal Sg2 having a voltage obtained by subtracting the voltage of the second amplitude detection signal Sb2 from the voltage. It was. However, for example, the first gain control signal Sg1 having a voltage obtained by adding the reference voltage and the voltage of the first amplitude detection signal Sb1, and the reference voltage and the voltage of the second amplitude detection signal Sb2 are obtained.
  • the second gain control signal Sg2 having a voltage to be generated may be used.
  • the second gain control signal Sg2 may be used.
  • the amplitude control auxiliary signal St is generated using the input amplitude detection circuit 251 and the adder 252 is shown. If the Sc voltage can be sufficiently secured, the input amplitude detection circuit 251 and the adder 252 are not necessary. At this time, the adder 263 is not required, and the signal output from the buffer amplifier 268 may be input to the variable gain amplifier circuit 210 as it is as the amplitude control signal Sc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

　広い周波数範囲において包絡線変動を有する入力信号を高い電力付加効率で増幅することが可能な電力増幅装置ならびにそれを用いた送信装置および通信装置を提供する。入力信号（Ｓｉｎ）に基づいて生成される、互いに振幅が等しく、かつ、位相差δθ（０°＜δθ＜１８０°）を有する第１，第２基本信号（Ｓｕ１，Ｓｕ２）をベクトル減算することによって、第１直交信号（Ｓｄ１）が生成され、第１，第２基本信号（Ｓｕ１，Ｓｕ２）をベクトル加算することによって、第２直交信号（Ｓｄ２）が生成される。第２基本信号（Ｓｕ２）と、第１基本信号（Ｓｕ１）に基づいて得られる第１，第２定包絡線ベクトル生成信号（ｅ，－ｅ）と、をベクトル加算することによって、第１，第２定包絡線信号（Ｓ１，Ｓ２）が生成される。入力信号（Ｓｉｎ）を増幅してなる出力信号（Ｓｏｕｔ）が第１，第２定包絡線信号（Ｓ１，Ｓ２）に基づいて出力される。

Description

電力増幅装置ならびにそれを用いた送信装置および通信装置
　本発明は、電力増幅装置ならびにそれを用いた送信装置および通信装置に関するものであり、特に、入力信号を２つの定包絡線信号に変換して、それらの定包絡線信号を増幅した後にベクトル加算する電力増幅装置ならびにそれを用いた送信装置および通信装置に関するものである。
　通信装置における送信信号の増幅等に用いられる電力増幅方式としては、ＬＩＮＣ（Linear Amplification with Nonlinear Component）方式が知られている。ＬＩＮＣ方式では、包絡線変動を有する入力信号を該入力信号の振幅に応じた位相差を有する２つの定包絡線信号に変換した後に、それらの定包絡線信号をそれぞれ非線形増幅器を用いて増幅する。そして、増幅済みの定包絡線信号をベクトル加算することによって、増幅済みの入力信号を得る。この方式によれば、非線形増幅器は定包絡線信号を増幅すればよいので、電力付加効率を向上させることができる（例えば、特許文献１参照。）。
特公平６－２２３０２号公報
　しかしながら、特許文献１に開示された電力増幅回路においては、デジタル信号処理により入力信号を２つの定包絡線信号に変換するため、アナログ－デジタルおよびデジタル－アナログ変換器等が必要となる。その結果、回路規模が増大してしまうという問題があった。
　そこで本願出願人は、アナログ信号処理により入力信号を２つの定包絡線信号に変換する回路構成を検討しており、その回路構成を図９に示す。この新規な電力増幅装置５００では、移相器５０２により入力信号Ｓｉｎの位相を９０°だけ進ませて直交信号を得る。そして、この信号を可変利得増幅器５０４で増幅してなる信号（第１定包絡線ベクトル生成信号ｅ）を生成して、この第１定包絡線ベクトル生成信号ｅを加算回路５０６で入力信号Ｓｉｎにベクトル加算することにより第１定包絡線信号Ｓ１を生成する。また、移相器５１０により第１定包絡線ベクトル生成信号ｅの位相を１８０°だけ遅らせてなる逆相信号（第２定包絡線ベクトル生成信号－ｅ）を生成して、この第２定包絡線ベクトル生成信号－ｅを加算回路５０８で入力信号Ｓｉｎにベクトル加算することにより第２定包絡線信号Ｓ２を生成する。そして、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅（具体的には振幅の２乗）をミキサ（振幅検出回路）５１６，５１８で検出して、加算回路５２０でそれらの合計値を示す信号を生成する。また、その合計値と所定電圧Ｖｒｅｆとの差を示す信号を加算回路５１４で生成する。さらに、加算回路５１４からの出力をローパスフィルタ５１２に入力し、ローパスフィルタ５１２からの出力をバッファーアンプ（図示せず）を介して可変利得増幅器５０４の利得制御信号として入力する。この構成によると、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅の２乗和が一定値となるように可変利得増幅器５０４の利得がフィードバック制御され、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅が所期の値に収束される。これにより第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２をそれぞれ定包絡線信号とすることができる。そして、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２を、それぞれ増幅器５３１，５３２を用いて増幅することによって第１増幅信号Ｓａ１および第２増幅信号Ｓａ２とした後に、ベクトル加算回路５４１を用いて第１増幅信号Ｓａ１および第２増幅信号Ｓａ２を加算することによって、増幅された包絡線変動を有する出力信号Ｓｏｕｔを得ることができる（図１０参照。）。
　しかしながら、このような構成においては、入力信号Ｓｉｎに直交する第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅを生成するために、位相を９０°シフトさせるような移相器５０２が必要になる。ところが、１／４波長線路に代表されるように、通常の移相器は特定の周波数の信号に対して特定の移相量を与えるものであるため、広い周波数範囲に渡る信号の全てに対して位相を正確に９０°シフトさせるような移相器を実現するのは難しい。したがって、広い周波数範囲に対応可能な電力増幅装置を得るのは困難であった。そのため、消費電力が小さく、且つ広い周波数範囲で使用可能な送信装置および通信装置を得ることも困難であった。
　本発明はこのような問題点に鑑みて案出されたものであり、その目的は、広い周波数範囲において、包絡線変動を有する入力信号を高い電力付加効率で増幅することが可能な電力増幅装置ならびにそれを用いた送信装置および通信装置を提供することにある。
　本発明の電力増幅装置は、包絡線変動を有する入力信号に基づいて生成される、互いに振幅が等しく、かつ、位相差δθ（０°＜δθ＜１８０°）を有する第１基本信号および第２基本信号をベクトル減算することによって、第１直交信号を生成する第１直交信号生成回路と、前記第１基本信号および前記第２基本信号をベクトル加算することによって第２直交信号を生成する第２直交信号生成回路と、前記第１直交信号を増幅することによって、互いに逆相である第１定包絡線ベクトル生成信号および第２定包絡線ベクトル生成信号を生成する可変利得増幅回路と、前記第２直交信号が入力される第１端子と、前記第１定包絡線ベクトル生成信号が入力される第２端子と、を含み、前記第１端子および前記第２端子から入力される信号をベクトル加算することによって第１定包絡線信号を生成する第１加算回路と、前記第２直交信号が入力される第３端子と、前記第２定包絡線ベクトル生成信号が入力される第４端子と、を含み、前記第３端子および前記第４端子から入力される信号をベクトル加算することによって第２定包絡線信号を生成する第２加算回路と、前記第１定包絡線信号および前記第２定包絡線信号の振幅に基づいて、前記可変利得増幅回路における利得を制御するための振幅制御信号を生成する振幅制御回路と、前記第１定包絡線信号を増幅することによって第１増幅信号を生成する第１増幅回路と、前記第２定包絡線信号を増幅することによって第２増幅信号を生成する第２増幅回路と、前記第１増幅信号および前記第２増幅信号をベクトル加算することによって、増幅された包絡線変動を有する出力信号を生成する出力加算回路と、を含むことを特徴とする。
　また、本発明の電力増幅装置の一態様では、前記入力信号の位相を変化させることによって、前記第１基本信号および前記第２基本信号を生成する移相回路を含むようにしてもよい。
　また、本発明の電力増幅装置の一態様では、前記第１加算回路の前記第１端子および前記第２加算回路の前記第３端子には、前記入力信号が入力されるようにしてもよい。前記第１直交信号生成回路には、前記第１基本信号および前記第２基本信号として、前記第１定包絡線信号および前記第２定包絡線信号が入力されるようにしてもよい。前記第１直交信号生成回路は、前記第１定包絡線信号および前記第２定包絡線信号をベクトル減算することによって前記第１直交信号を生成するようにしてもよい。前記第２直交信号生成回路には、前記第１基本信号および前記第２基本信号として、前記第１定包絡線信号および前記第２定包絡線信号が入力されるようにしてもよい。前記第２直交信号生成回路は、前記第１定包絡線信号および前記第２定包絡線信号をベクトル加算することによって前記第２直交信号を生成するようにしてもよい。前記第１直交信号は、前記可変利得増幅回路に入力されるようにしてもよい。前記第２直交信号は、前記入力信号とともに、前記第１加算回路の前記第１端子および前記第２加算回路の前記第３端子に入力されるようにしてもよい。
　また、本発明の電力増幅装置の一態様では、前記第１定包絡線信号の振幅に応じた第１振幅検出信号を生成する第１振幅検出回路と、前記第２定包絡線信号の振幅に応じた第２振幅検出信号を生成する第２振幅検出回路と、を含むようにしてもよい。前記振幅制御回路は、前記第１振幅検出信号および前記第２振幅検出信号に基づいて、前記可変利得増幅回路における利得を制御するための前記振幅制御信号を生成するようにしてもよい。
　また、本発明の電力増幅装置の一態様では、前記第１定包絡線信号および前記第２定包絡線信号の振幅に基づいて、前記第１加算回路の利得を制御するための第１利得制御信号と、前記第２加算回路の利得を制御するための第２利得制御信号と、を生成する利得制御回路を含むようにしてもよい。
　また、本発明の電力増幅装置の一態様では、前記第１定包絡線信号の振幅に応じた第１振幅検出信号を生成する第１振幅検出回路と、前記第２定包絡線信号の振幅に応じた第２振幅検出信号を生成する第２振幅検出回路と、を含むようにしてもよい。前記第１振幅検出信号の電圧は前記第１定包絡線信号の振幅に応じた値であってもよい。前記第２振幅検出信号の電圧は前記第２定包絡線信号の振幅に応じた値であってもよい。前記第１利得制御信号の電圧は所定の基準電圧から前記第１振幅検出信号の電圧を減算して得られる値であってもよい。前記第２利得制御信号の電圧は前記所定の基準電圧から前記第２振幅検出信号の電圧を減算して得られる値であってもよい。
　また、本発明の電力増幅装置は、包絡線変動を有する入力信号の位相を変化させて、互いに振幅が等しく位相差δθ（０°＜δθ＜１８０°）を有する第１基本信号および第２基本信号を生成する移相回路と、入力された前記第１基本信号および前記第２基本信号をベクトル減算して第１直交信号を生成する第１直交信号生成回路と、入力された前記第１基本信号および前記第２基本信号をベクトル加算して第２直交信号を生成する第２直交信号生成回路と、入力された前記第１直交信号を増幅して互いに逆相である第１定包絡線ベクトル生成信号および第２定包絡線ベクトル生成信号を生成する可変利得増幅回路と、入力された前記第２直交信号および前記第１定包絡線ベクトル生成信号をベクトル加算して第１定包絡線信号を生成する第１加算回路と、入力された前記第２直交信号および前記第２定包絡線ベクトル生成信号をベクトル加算して第２定包絡線信号を生成する第２加算回路と、入力された前記第１定包絡線信号の振幅を検出して第１振幅検出信号を生成する第１振幅検出回路と、入力された前記第２定包絡線信号の振幅を検出して第２振幅検出信号を生成する第２振幅検出回路と、入力された前記第１振幅検出信号および前記第２振幅検出信号に基づいて、前記可変利得増幅回路における利得を制御する振幅制御信号を生成する振幅制御回路と、入力された前記第１定包絡線信号を増幅して第１増幅信号を生成する第１増幅回路と、入力された前記第２定包絡線信号を増幅して第２増幅信号を生成する第２増幅回路と、入力された前記第１増幅信号および前記第２増幅信号をベクトル加算して、増幅された包絡線変動を有する出力信号を生成する出力加算回路とを備えることを特徴とするものである。
　また、本発明の電力増幅装置は、入力された基本信号を増幅して互いに逆相である第１定包絡線ベクトル生成信号および第２定包絡線ベクトル生成信号を生成する可変利得増幅回路と、包絡線変動を有する入力信号が入力される第１端子および前記第１定包絡線ベクトル生成信号が入力される第２端子を備え、前記第１端子および前記第２端子から入力された信号をベクトル加算して第１定包絡線信号を生成する第１加算回路と、前記入力信号が入力される第３端子および前記第２定包絡線ベクトル生成信号が入力される第４端子を備え、前記第３端子および前記第４端子から入力された信号をベクトル加算して第２定包絡線信号を生成する第２加算回路と、入力された前記第１定包絡線信号の振幅を検出して第１振幅検出信号を生成する第１振幅検出回路と、入力された前記第２定包絡線信号の振幅を検出して第２振幅検出信号を生成する第２振幅検出回路と、入力された前記第１振幅検出信号および前記第２振幅検出信号に基づいて、前記可変利得増幅回路における利得を制御する振幅制御信号を生成する振幅制御回路と、入力された前記第１定包絡線信号を増幅して第１増幅信号を生成する第１増幅回路と、入力された前記第２定包絡線信号を増幅して第２増幅信号を生成する第２増幅回路と、入力された前記第１増幅信号および前記第２増幅信号をベクトル加算して、増幅された包絡線変動を有する出力信号を生成する出力加算回路と、入力された前記第１定包絡線信号および前記第２定包絡線信号をベクトル減算して第１直交信号を生成する第１直交信号生成回路と、入力された前記第１定包絡線信号および前記第２定包絡線信号をベクトル加算して第２直交信号を生成する第２直交信号生成回路とを備え、前記第１直交信号は前記基本信号として前記可変利得増幅回路に入力され、前記第２直交信号は、前記入力信号とともに、前記第１加算回路の前記第１端子および第２加算回路の前記第３端子に入力されることを特徴とするものである。
　また、本発明の電力増幅装置の一態様では、入力された前記第１振幅検出信号および前記第２振幅検出信号に基づいて、前記第１加算回路の利得を制御する第１利得制御信号および前記第２加算回路の利得を制御する第２利得制御信号を生成する利得制御回路を含むようにしてもよい。
　さらに、本発明の電力増幅装置の一態様では、前記第１振幅検出信号の電圧は前記第１定包絡線信号の振幅に応じた値であってもよい。前記第２振幅検出信号の電圧は前記第２定包絡線信号の振幅に応じた値であってもよい。前記第１利得制御信号の電圧は所定の基準電圧から前記第１振幅検出信号の電圧を減算して得られる値であってもよい。前記第２利得制御信号の電圧は前記所定の基準電圧から前記第２振幅検出信号の電圧を減算して得られる値であってもよい。
　本発明の送信装置は、送信回路が上記のいずれかの本発明の電力増幅装置を介してアンテナに接続されていることを特徴とするものである。
　本発明の通信装置は、送信回路および受信回路がアンテナに接続されており、前記送信回路と前記アンテナとの間に上記のいずれかの本発明の電力増幅装置が挿入されていることを特徴とするものである。
　本発明の電力増幅装置は、包絡線変動を有する入力信号に基づいて生成される、第１基本信号および第２基本信号から第１直交信号を生成する第１直交信号生成回路と、第１基本信号および第２基本信号から第２直交信号を生成する第２直交信号生成回路と、第１直交信号から第１定包絡線ベクトル生成信号および第２定包絡線ベクトル生成信号を生成する可変利得増幅回路と、第２直交信号と第１定包絡線ベクトル生成信号とから第１定包絡線信号を生成する第１加算回路と、第２直交信号と第２定包絡線ベクトル生成信号とから第２定包絡線信号を生成する第２加算回路と、第１定包絡線信号および第２定包絡線信号の振幅に基づいて、可変利得増幅回路における利得を制御する振幅制御回路と、第１定包絡線信号を増幅することによって第１増幅信号を生成する第１増幅回路と、第２定包絡線信号を増幅することによって第２増幅信号を生成する第２増幅回路と、第１増幅信号および第２増幅信号をベクトル加算することによって、増幅された包絡線変動を有する出力信号を生成する出力加算回路とを含む。このため、本発明の電力増幅装置によれば、包絡線変動を有する入力信号を２つの定包絡線信号に変換して、それらの２つの定包絡線信号を増幅した後にベクトル加算することによって、増幅済みの包絡線変動を有する出力信号を得ることができるので、包絡線変動を有する信号を高い電力付加効率で増幅することができる。
　また、本発明の電力増幅装置は、包絡線変動を有する入力信号に基づいて生成される、互いに振幅が等しく位相差δθ（０°＜δθ＜１８０°）を有する第１基本信号および第２基本信号をベクトル減算することによって第１直交信号を生成する第１直交信号生成回路と、第１基本信号および第２基本信号をベクトル加算することによって第２直交信号を生成する第２直交信号生成回路と、第１直交信号を増幅することによって、互いに逆相である第１定包絡線ベクトル生成信号および第２定包絡線ベクトル生成信号を生成する可変利得増幅回路と、第２直交信号と第１定包絡線ベクトル生成信号とをベクトル加算することによって第１定包絡線信号を生成する第１加算回路と、第２直交信号と第２定包絡線ベクトル生成信号とをベクトル加算することによって第２定包絡線信号を生成する第２加算回路とを含む。このため、本発明の電力増幅装置によれば、９０°移相器を用いることなく、互いに直交する第１直交信号および第２直交信号を利用して第１定包絡線信号および第２定包絡線信号を得ることができる。その結果、広い周波数範囲において使用することができる。
　さらに、本発明の電力増幅装置の一態様では、第１定包絡線信号および第２定包絡線信号の振幅に基づいて、第１加算回路の利得を制御するための第１利得制御信号と、第２加算回路の利得を制御するための第２利得制御信号と、を生成する利得制御回路が含まれる。このようにすれば、第１定包絡線信号の振幅および第２定包絡線信号の振幅に基づいて第１加算回路および第２加算回路の利得を制御することができる。その結果、第１加算回路の性能と第２加算回路の性能との間に差異がある場合においても、第１加算回路および第２加算回路の利得を調整することによって第１定包絡線信号の振幅と第２定包絡線信号の振幅とを一致させることができる。
　またさらに、本発明の電力増幅装置の一態様では、第１定包絡線信号の振幅に応じた第１振幅検出信号と、第２定包絡線信号の振幅に応じた第２振幅検出信号と、が生成される。また、第１振幅検出信号の電圧は第１定包絡線信号の振幅に応じた値であり、第２振幅検出信号の電圧は第２定包絡線信号の振幅に応じた値であり、第１利得制御信号の電圧は所定の基準電圧から第１振幅検出信号の電圧を減算して得られる値であり、第２利得制御信号の電圧は所定の基準電圧から第２振幅検出信号の電圧を減算して得られる値である。このようにすれば、単純な回路を用いて第１定包絡線信号の振幅と第２定包絡線信号の振幅とを一致させることができる。例えば、第１定包絡線信号および第２定包絡線信号の振幅が所期の値であるときの第１振幅検出信号および第２振幅検出信号の電圧を基準電圧に設定することにより、第１利得制御信号および第２利得制御信号の電圧は、第１定包絡線信号および第２定包絡線信号の振幅の所期の値からの偏差に対して逆の極性を有することになる。すなわち、第１定包絡線信号および第２定包絡線信号の振幅が所期の値よりも大きい場合には極性が－になり、第１定包絡線信号および第２定包絡線信号の振幅が所期の値よりも小さい場合には＋になる。そして、第１定包絡線信号の振幅の所期の値に対する偏差に対して逆の極性の電圧を有する第１利得制御信号で第１加算回路の利得を制御することにより第１定包絡線信号の振幅を変化させることによって、第１定包絡線信号の振幅を所期の振幅に一致させることができる。同様に、第２定包絡線信号の振幅の所期の値に対する偏差に対して逆の極性の電圧を有する第２利得制御信号で第２加算回路の利得を制御することにより第２定包絡線信号の振幅を変化させることによって、第２定包絡線信号の振幅を所期の振幅に一致させることができる。この様に、第１定包絡線信号および第２定包絡線信号の振幅がどちらも所期の振幅に一致するため、第１定包絡線信号の振幅と第２定包絡線信号の振幅とを一致させることができる。
　本発明の送信装置によれば、送信回路が上述の電力増幅装置を介してアンテナに接続されていることから、消費電力が小さく電力付加効率が高い本発明の電力増幅装置を用いて送信回路からの包絡線変動を有する送信信号を増幅することができる。その結果、消費電力が小さく送信時間が長い送信装置を得ることができる。
　本発明の通信装置によれば、送信回路および受信回路がアンテナに接続されており、送信回路とアンテナとの間に上述の電力増幅装置が挿入されていることから、消費電力が小さく電力付加効率が高い本発明の電力増幅装置を用いて送信回路からの包絡線変動を有する送信信号を増幅することができる。その結果、消費電力が小さく送信時間が長い通信装置を得ることができる。
本発明の実施の形態に係る電力増幅装置の一例を模式的に示すブロック図である。 位相回路の動作の一例について説明するための図である。 第１直交信号生成回路および第２直交信号生成回路の動作の一例について説明するための図である。 可変利得増幅回路と第１加算回路と第２加算回路との動作の一例について説明するための図である。 本発明の実施形態に係る電力増幅装置の他の一例を模式的に示すブロック図である。 第１直交信号生成回路および第２直交信号生成回路の動作の一例について説明するための図である。 本発明の実施形態に係る電力増幅装置を用いた送信装置の一例を模式的に示すブロック図である。 本発明の実施形態に係る電力増幅装置を用いた通信装置の一例を模式的に示すブロック図である。 本願出願人が先に提案した電力増幅装置の構成を模式的に示すブロック図である。 本願出願人が先に提案した電力増幅装置における信号変換の基本原理を説明するためのベクトル図である。
　以下、本発明の実施形態に係る電力増幅装置ならびにそれを用いた送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
　（実施の形態の第１の例）
　図１は本発明の実施形態に係る電力増幅装置の一例を模式的に示すブロック図である。
　本実施形態に係る電力増幅装置１００においては、図１に示すように、包絡線変動を有する入力信号Ｓｉｎは移相回路１５０に入力される。そして、移相回路１５０から、互いに振幅が等しく、かつ、位相差δθ（０°＜δθ＜１８０°）を有する第１基本信号Ｓｕ１および第２基本信号Ｓｕ２が出力される。
　移相回路１５０は、入力信号Ｓｉｎの位相を変化させることによって、第１基本信号Ｓｕ１および第２基本信号Ｓｕ２を生成する。図２は移相回路１５０の動作の一例について説明する。例えば、移相回路１５０では、入力信号Ｓｉｎが、入力信号Ｓｉｎと位相が等しく、かつ、互いに振幅が等しい二つの信号に分配される。そして、一方の信号の位相をθ（０°＜θ＜９０°）だけ遅らせてなる第１基本信号Ｓｕ１と、他方の信号を位相をθ（０°＜θ＜９０°）だけ進めてなる第２基本信号Ｓｕ２と、が生成される。
　第１基本信号Ｓｕ１および第２基本信号Ｓｕ２は、それぞれ第１直交信号生成回路１３０ａおよび第２直交信号生成回路１３０ｂの両方に入力される。図３は、第１直交信号生成回路１３０ａおよび第２直交信号生成回路１３０ｂの動作の一例を説明するための図である。図３に示すように、第１直交信号生成回路１３０ａは、入力された第１基本信号Ｓｕ１および第２基本信号Ｓｕ２をベクトル減算することによって、第１直交信号Ｓｄ１を生成して出力する。第２直交信号生成回路１３０ｂは、入力された第１基本信号Ｓｕ１および第２基本信号Ｓｕ２をベクトル加算することによって、第２直交信号Ｓｄ２を生成して出力する。
　なお、本実施形態では、第２直交信号Ｓｄ２の位相が入力信号Ｓｉｎの位相と一致するようになっている。すなわち、本実施形態では、第１基本信号Ｓｕ１および第２基本信号Ｓｕ２をベクトル加算することによって得られる信号（第２直交信号Ｓｄ２）の位相と入力信号Ｓｉｎの位相とが同じになるようにして、第１基本信号Ｓｕ１および第２基本信号Ｓｕ２が生成されるようになっている。
　ここで、第１基本信号Ｓｕ１及び第２基本信号Ｓｕ２は、互いに振幅が等しく、かつ、位相差δθ（０°＜δθ＜１８０°）を有する信号であることから、第１直交信号Ｓｄ１の位相と第２直交信号Ｓｄ２の位相とは９０°だけ異なる。すなわち、第１直交信号Ｓｄ１と第２直交信号Ｓｄ２とは互いに直交する信号となる。なお、第１基本信号Ｓｕ１及び第２基本信号Ｓｕ２は、互いに振幅が等しく、かつ、位相が異なる信号であればよく、第１基本信号Ｓｕ１と第２基本信号Ｓｕ２との位相差δθが変化しても第１直交信号Ｓｄ１と第２直交信号Ｓｄ２との直交性は保たれる。よって、移相回路１５０は、信号の分岐が可能な分布定数線路やＬＣ回路を用いて容易に構成することができる。
　第２直交信号Ｓｄ２は、入力信号Ｓｉｎと所定の位相関係を有し、入力信号Ｓｉｎの振幅の増減に合わせて振幅が増減する信号である。第２直交信号Ｓｄ２は、第１加算回路１１１ａおよび第２加算回路１１１ｂに入力される。すなわち、第２直交信号Ｓｄ２は、第１加算回路１１１ａの第１端子（図示せず）および第２加算回路１１１ｂの第３端子（図示せず）に入力される。
　また、第１直交信号Ｓｄ１は可変利得増幅回路１１０に入力される。図４は、可変利得増幅回路１１０と、後述の第１加算回路１１１ａ及び第２加算回路１１１ｂと、の動作の一例について説明するための図である。可変利得増幅回路１１０は、第１直交信号Ｓｄ１に基づいて、第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅを生成する。図４に示すように、第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅは、第２直交信号Ｓｄ２と直交する信号である。また、第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅは、互いに振幅が等しく、かつ、逆相の信号である。言い換えれば、第１直交信号Ｓｄ１は、可変利得増幅回路１１０において増幅された後に、第２直交信号Ｓｄ２に対してそれぞれ直交し、互いに振幅が等しく、かつ、逆相である第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅとして出力される。そして、第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅは、第１加算回路１１１ａおよび第２加算回路１１１ｂにそれぞれ入力される。すなわち、第１定包絡線ベクトル生成信号ｅは第１加算回路１１１ａの第２端子（図示せず）に入力され、第２定包絡線ベクトル生成信号－ｅは第２加算回路１１１ｂの第４端子（図示せず）に入力される。
　なお、第１直交信号生成回路１３０ａおよび第２直交信号生成回路１３０ｂとしては、例えばイメージ抑圧型ダブルバランスミキサ等を用いることができる。また、可変利得増幅回路１１０は、差動出力が可能な可変利得増幅器を用いて構成するのが好ましいが、場合によっては、可変利得増幅器と移相回路とを組み合わせて構成しても構わない。
　第１加算回路１１１ａは、第１端子（図示せず）から入力された信号と、第２端子（図示せず）から入力された信号と、をベクトル加算することによって、第１定包絡線信号Ｓ１を生成して出力する。すなわち、図４に示すように、第１加算回路１１１ａは、第２直交信号Ｓｄ２および第１定包絡線ベクトル生成信号ｅをベクトル加算することによって、第１定包絡線信号Ｓ１を生成して出力する。また、第２加算回路１１１ｂは、第３端子（図示せず）から入力された信号と、第４端子（図示せず）から入力された信号と、をベクトル加算することによって、第２定包絡線信号Ｓ２を生成して出力する。すなわち、図４に示すように、第２加算回路１１１ｂは、第２直交信号Ｓｄ２および第２定包絡線ベクトル生成信号－ｅをベクトル加算することによって、第２定包絡線信号Ｓ２を生成して出力する。
　第１定包絡線信号Ｓ１は第１振幅検出回路１１３ａに入力され、第１振幅検出回路１１３ａによって、第１定包絡線信号Ｓ１の振幅に応じた第１振幅検出信号Ｓｂ１が生成される。例えば、第１定包絡線信号Ｓ１の振幅の２乗値を示す直流電圧信号を有する第１振幅検出信号Ｓｂ１が生成される。同様に、第２定包絡線信号Ｓ２は第２振幅検出回路１１３ｂに入力され、第２振幅検出回路１１３ｂによって、第２定包絡線信号Ｓ２の振幅に応じた第２振幅検出信号Ｓｂ２が生成される。例えば、第２定包絡線信号Ｓ２の振幅の２乗値を示す直流電圧信号を有する第２振幅検出信号Ｓｂ２が生成される。なお、第１振幅検出回路１１３ａおよび第２振幅検出回路１１３ｂとしては、例えばギルバートセル型ミキサを採用することができる。
　そして、第１振幅検出信号Ｓｂ１および第２振幅検出信号Ｓｂ２は振幅制御回路１２０に入力される。振幅制御回路１２０は、可変利得増幅回路１１０の利得を制御するための振幅制御信号Ｓｃを、第１定包絡線信号Ｓ１及び第２定包絡線信号Ｓ２の振幅に基づいて生成するための回路である。具体的には、第１振幅検出信号Ｓｂ１および第２振幅検出信号Ｓｂ２は加算器１６５に入力され、加算器１６５により加算される。そして、第１振幅検出信号Ｓｂ１および第２振幅検出信号Ｓｂ２を加算することによって得られる信号が振幅検出信号Ｓｆとして加算器１６５から出力される。振幅検出信号Ｓｆは加算器１６６に入力され、参照信号Ｓｏの電圧から振幅検出信号Ｓｆの電圧を減算した電圧を有する振幅制御基礎信号Ｓｐが生成される。振幅制御基礎信号Ｓｐは、ローパスフィルタ１６７で高周波成分が除去され、かつ、バッファアンプ１６８で増幅された後に、振幅制御信号Ｓｃとして可変利得増幅回路１１０に供給される。振幅制御信号Ｓｃは、可変利得増幅回路１１０の利得を制御するための利得制御信号としての役割を果たす。なお、加算器１６５、加算器１６６、ローパスフィルタ１６７、およびバッファーアンプ１６８によって振幅制御回路１２０が構成されている。
　以上のような構成を有する本実施形態に係る電力増幅装置１００によれば、振幅制御基礎信号Ｓｐおよびそれに基づく振幅制御信号Ｓｃの電圧は、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅の増減に応じて逆に増減する。このため、振幅制御信号Ｓｃを利用して可変利得増幅回路１１０の利得を制御することにより、入力信号Ｓｉｎの振幅の増減に応じて逆に増減する第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅを生成することができる。これによって、定包絡線信号である第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２を生成することができる。
　そして、第１定包絡線信号Ｓ１は第１増幅回路１１２ａに入力され、第１増幅回路１１２ａは第１定包絡線信号Ｓ１を増幅することによって、第１増幅信号Ｓａ１を生成して出力する。同様に、第２定包絡線信号Ｓ２は第２増幅回路１１２ｂに入力され、第２増幅回路１１２ｂは第２定包絡線信号Ｓ２を増幅することによって、第２増幅信号Ｓａ２を生成して出力する。第１増幅信号Ｓａ１および第２増幅信号Ｓａ２は出力加算回路１１４に入力され、出力加算回路１１４は第１増幅信号Ｓａ１および第２増幅信号Ｓａ２をベクトル加算することによって、包絡線変動を有する出力信号Ｓｏｕｔを生成して出力する。
　このようにして、本実施形態に係る電力増幅装置１００では、包絡線変動を有する入力信号Ｓｉｎを、定包絡線信号である第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２に分解する。そして、第１増幅回路１１２ａおよび第２増幅回路１１２ｂを用いて、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２を高い電力付加効率で増幅することによって、第１増幅信号Ｓａ１および第２増幅信号Ｓａ２を得る。さらに、その後に、出力加算回路１１４によって第１増幅信号Ｓａ１および第２増幅信号Ｓａ２をベクトル加算することによって、包絡線変動を有する出力信号Ｓｏｕｔを生成することができる。このため、本実施形態に係る電力増幅装置１００によれば、包絡線変動を有する信号を高い電力付加効率で増幅することができる。
　また、本実施形態に係る電力増幅装置１００によれば、９０°移相器を用いることなく、第１直交信号生成回路１３０ａおよび第２直交信号生成回路１３０ｂを利用して、入力信号Ｓｉｎと所定の位相関係を有する第２直交信号Ｓｄ２と、第２直交信号Ｓｄ２に対して直交する第１直交信号Ｓｄ１とを得ることができる。第１基本信号Ｓｕ１および第２基本信号Ｓｕ２の振幅が等しければ、第１直交信号Ｓｄ１と第２直交信号Ｓｄ２とは特定の周波数に限らずに直交するので、本実施形態に係る電力増幅装置１００によれば、広い周波数範囲において使用可能な電力増幅装置を得ることができる。
　また、本実施形態に係る電力増幅装置１００において、第１振幅検出回路１１３ａから出力された第１振幅検出信号Ｓｂ１と、第２振幅検出回路１１３ｂから出力された第２振幅検出信号Ｓｂ２とは、利得制御回路１４０に入力される。利得制御回路１４０は、第１定包絡線信号Ｓ１及び第２定包絡線信号Ｓ２の振幅に基づいて、第１加算回路１１１ａの利得を制御するための第１利得制御信号Ｓｇ１と、第２加算回路１１１ｂの利得を制御するための第２利得制御信号Ｓｇ２と、を生成するための回路である。
　利得制御回路１４０においては、基準電圧から第１振幅検出信号Ｓｂ１の電圧を減算して得られる電圧を有する第１利得制御信号Ｓｇ１と、基準電圧から第２振幅検出信号Ｓｂ２の電圧を減算して得られる電圧を有する第２利得制御信号Ｓｇ２とが生成される。第１利得制御信号Ｓｇ１は、第１加算回路１１１ａに入力されて、第１加算回路１１１ａの利得を制御することによって第１定包絡線信号Ｓ１の振幅を制御する。第２利得制御信号Ｓｇ２は、第２加算回路１１１ｂに入力されて、第２加算回路１１１ｂの利得を制御することによって第２定包絡線信号Ｓ２の振幅を制御する。
　なお、第１加算回路１１１ａ、第２加算回路１１１ｂおよび出力加算回路１１４としては、例えばイメージ抑圧型ダブルバランスミキサ等を用いることができ、利得制御回路１４０としては、例えば、比較器を使用することができる。そして、例えば、第１利得制御信号Ｓｇ１および第２利得制御信号Ｓｇ２を、第１加算回路１１１ａおよび第２加算回路１１１ｂを構成するミキサの電流源ゲート端子に入力することによって、定電流源からの供給電流を制御することにより、第１加算回路１１１ａおよび第２加算回路１１１ｂの利得を制御することができる。
　このような構成を有する本実施形態に係る電力増幅装置１００によれば、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅が所期の値であるときの第１振幅検出信号Ｓｂ１および第２振幅検出信号Ｓｂ２の電圧を基準電圧に設定することにより、第１利得制御信号Ｓｇ１および第２利得制御信号Ｓｇ２の電圧は、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅の所期の値からの偏差に対して逆の極性を有することになる。すなわち、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅が所期の値よりも大きい場合には極性が－となり、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅が所期の値よりも小さい場合には極性が＋となる。
　そして、第１定包絡線信号Ｓ１の振幅の所期の値に対する偏差に対して逆の極性の電圧を有する第１利得制御信号Ｓｇ１で第１加算回路１１１ａの利得を制御することにより第１定包絡線信号Ｓ１の振幅を変化させることによって、第１定包絡線信号Ｓ１の振幅を所期の振幅に一致させることができる。同様に、第２定包絡線信号Ｓ２の振幅の所期の値に対する偏差に対して逆の極性の電圧を有する第２利得制御信号Ｓｇ２で第２加算回路１１１ｂの利得を制御することにより第２定包絡線信号Ｓ２の振幅を変化させることによって、第２定包絡線信号Ｓ２の振幅を所期の振幅に一致させることができる。これによって、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅がどちらも所期の振幅に一致するため、第１定包絡線信号Ｓ１の振幅と第２定包絡線信号Ｓ２の振幅とを一致させることができる。
　このように、本実施形態に係る電力増幅装置１００によれば、第１定包絡線信号Ｓ１の振幅および第２定包絡線信号Ｓ２の振幅に基づいて第１加算回路１１１ａおよび第２加算回路１１１ｂの利得を制御することによって、第１定包絡線信号Ｓ１の振幅と第２定包絡線信号Ｓ２の振幅とを一致させることができる。その結果、第１加算回路１１１ａと第２加算回路１１１ｂとの間に性能の差異がある場合においても、第１定包絡線信号Ｓ１の振幅と第２定包絡線信号Ｓ２の振幅とを一致させることができる。
　（実施の形態の第２の例）
　図５は本発明の実施形態に係る電力増幅装置の一例を模式的に示すブロック図である。
　本実施形態に係る電力増幅装置２００においては、図５に示すように、包絡線変動を有する入力信号Ｓｉｎが第１加算回路２１１ａの第１端子（図示せず）に入力される。第１加算回路２１１ａでは、入力信号Ｓｉｎと、第１加算回路２１１ａの第２端子（図示せず）に入力された第１定包絡線ベクトル生成信号ｅと、がベクトル加算されることによって第１定包絡線信号Ｓ１が生成され、第１加算回路２１１ａから出力される（図１０参照）。また、入力信号Ｓｉｎは第２加算回路２１１ｂの第３端子（図示せず）に入力される。第２加算回路２１１ｂでは、入力信号Ｓｉｎと、第２加算回路２１１ｂの第４端子（図示せず）に入力された第２定包絡線ベクトル生成信号－ｅと、がベクトル加算されることによって第２定包絡線信号Ｓ２が生成され、第２加算回路２１１ｂから出力される（図１０参照）。なお、第１定包絡線ベクトル生成信号ｅと第２定包絡線ベクトル生成信号－ｅとは、互いに振幅が等しく、かつ、位相が逆相になっている。
　ここで、第１定包絡線信号Ｓ１及び第２定包絡線信号Ｓ２は、互いに振幅が等しく、かつ、位相差δθ（０°＜δθ＜１８０°）を有している。第１定包絡線信号Ｓ１の位相は、入力信号Ｓｉｎの位相をある角度だけ遅らせてなる位相であり、第２定包絡線信号Ｓ２の位相は、入力信号Ｓｉｎの位相を同角度だけ進めてなる位相である。第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２をベクトル加算することによって得られる信号の位相は入力信号Ｓｉｎの位相と等しくなる。
　第１定包絡線信号Ｓ１（第１基本信号）および第２定包絡線信号Ｓ２（第２基本信号）は第２直交信号生成回路２３０ｂに入力される。第２直交信号生成回路２３０ｂは、第１定包絡線信号Ｓ１と第２定包絡線信号Ｓ２とをベクトル加算することによって、第２直交信号Ｓｄ２を生成して出力する（図６参照）。第２直交信号Ｓｄ２は入力信号Ｓｉｎと同じ位相を有しており、入力信号Ｓｉｎと共に、第１加算回路２１１ａの第１端子（図示せず）および第２加算回路２１１ｂの第３端子（図示せず）に入力される。
　また、第１定包絡線信号Ｓ１（第１基本信号）および第２定包絡線信号Ｓ２（第２基本信号）は第１直交信号生成回路２３０ａに入力される。第１直交信号生成回路２３０ａは、第１定包絡線信号Ｓ１と第２定包絡線信号Ｓ２とをベクトル減算することによって、第１直交信号Ｓｄ１を生成して出力する（図６参照）。ここで、第１定包絡線信号Ｓ１の振幅と第２定包絡線信号Ｓ２の振幅とが等しいことから、入力信号Ｓｉｎおよび第２直交信号Ｓｄ２の位相と、第１直交信号Ｓｄ１の位相とは、９０°（すなわちπ／２）だけ異なっている。すなわち、入力信号Ｓｉｎおよび第２直交信号Ｓｄ２と、第１直交信号Ｓｄ１と、は直交している。第１直交信号Ｓｄ１は基本信号として可変利得増幅回路２１０に入力され、可変利得増幅回路２１０において増幅された後に、入力信号Ｓｉｎおよび第２直交信号Ｓｄ２に対して直交するとともに互いに逆相である第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅとして出力される。そして、第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅは、第１加算回路２１１ａの第２端子（図示せず）および第２加算回路２１１ｂの第４端子（図示せず）にそれぞれ入力される。
　なお、第１直交信号生成回路２３０ａおよび第２直交信号生成回路２３０ｂとしては、例えばイメージ抑圧型ダブルバランスミキサ等を用いることができる。また、可変利得増幅回路２１０は、差動出力が可能な可変利得増幅器を用いて構成するのが好ましいが、場合によっては、可変利得増幅器と移相回路とを組み合わせて構成しても構わない。
　さらに、第１定包絡線信号Ｓ１は第１振幅検出回路２１３ａに入力され、第１振幅検出回路２１３ａによって、第１定包絡線信号Ｓ１の振幅の２乗値を示す直流電圧信号を有する第１振幅検出信号Ｓｂ１が生成される。同様に、第２定包絡線信号Ｓ２は第２振幅検出回路２１３ｂに入力され、第２振幅検出回路２１３ｂによって、第２定包絡線信号Ｓ２の振幅の２乗値を示す直流電圧信号を有する第２振幅検出信号Ｓｂ２が生成される。なお、第１振幅検出回路２１３ａおよび第２振幅検出回路２１３ｂとしては、例えばギルバートセル型ミキサを採用することができる。
　そして、第１振幅検出信号Ｓｂ１および第２振幅検出信号Ｓｂ２は振幅制御回路２２０に入力される。振幅制御回路２２０は、可変利得増幅回路２１０の利得を制御するための振幅制御信号Ｓｃを、第１定包絡線信号Ｓ１及び第２定包絡線信号Ｓ２の振幅に基づいて生成するための回路である。具体的には、第１振幅検出信号Ｓｂ１および第２振幅検出信号Ｓｂ２は加算器２６５に入力され、加算器２６５により加算されて振幅検出信号Ｓｆとして出力される。振幅検出信号Ｓｆは加算器２６６に入力され、参照信号Ｓｏの電圧から振幅検出信号Ｓｆの電圧を減算した電圧を有する振幅制御基礎信号Ｓｐが生成される。振幅制御基礎信号Ｓｐは、ローパスフィルタ２６７で高周波成分が除去され、バッファアンプ２６８で増幅された後に、加算器２６３を介して振幅制御信号Ｓｃとして可変利得増幅回路２１０に供給される。振幅制御信号Ｓｃは、可変利得増幅回路２１０の利得を制御するための利得制御信号としての役割を果たす。なお、加算器２６５、加算器２６６、ローパスフィルタ２６７、バッファーアンプ２６８、および加算器２６３によって振幅制御回路２２０が構成されている。
　以上のような構成を有する本実施形態に係る電力増幅装置２００によれば、振幅制御基礎信号Ｓｐおよびそれに基づく振幅制御信号Ｓｃの電圧は、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅の増減に応じて逆に増減する。このため、振幅制御信号Ｓｃを利用して可変利得増幅回路２１０の利得を制御することにより、入力信号Ｓｉｎの振幅の増減に応じて逆に増減する第１定包絡線ベクトル生成信号ｅおよび第２定包絡線ベクトル生成信号－ｅを生成することができる。これによって、定包絡線信号である第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２を生成することができる。
　そして、第１定包絡線信号Ｓ１は第１増幅回路２１２ａに入力され、第１増幅回路２１２ａは第１定包絡線信号Ｓ１を増幅することによって、第１増幅信号Ｓａ１を生成して出力する。同様に、第２定包絡線信号Ｓ２は第２増幅回路２１２ｂに入力され、第２増幅回路２１２ｂは第２定包絡線信号Ｓ２を増幅することによって、第２増幅信号Ｓａ２を生成して出力する。第１増幅信号Ｓａ１および第２増幅信号Ｓａ２は出力加算回路２１４に入力され、出力加算回路２１４は第１増幅信号Ｓａ１および第２増幅信号Ｓａ２をベクトル加算することによって、包絡線変動を有する出力信号Ｓｏｕｔを生成して出力する。
　このようにして、本実施形態に係る電力増幅装置２００によれば、包絡線変動を有する入力信号Ｓｉｎを、定包絡線信号である第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２に分解し、第１増幅回路２１２ａおよび第２増幅回路２１２ｂを用いて、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２を高い電力付加効率で増幅することによって、第１増幅信号Ｓａ１および第２増幅信号Ｓａ２を得た後に、出力加算回路２１４によって第１増幅信号Ｓａ１および第２増幅信号Ｓａ２をベクトル加算することによって、包絡線変動を有する出力信号Ｓｏｕｔを生成することができる。すなわち、本実施形態に係る電力増幅装置２００によれば、包絡線変動を有する信号を高い電力付加効率で増幅することができる。
　また、本実施形態に係る電力増幅装置２００によれば、９０°移相器を用いることなく、第１直交信号生成回路２３０ａおよび第２直交信号生成回路２３０ｂを利用して、入力信号Ｓｉｎと同相の第２直交信号Ｓｄ２と、入力信号Ｓｉｎおよび第２直交信号Ｓｄ２に対して直交する第１直交信号Ｓｄ１とを得ることができる。第１直交信号Ｓｄ１と第２直交信号Ｓｄ２とは特定の周波数に限らずに直交するので、本実施形態に係る電力増幅装置２００によれば、広い周波数範囲において使用可能な電力増幅装置を得ることができる。
　なお、本実施形態に係る電力増幅装置２００においては、入力信号Ｓｉｎは入力振幅検出回路２５１に入力され、入力振幅検出回路２５１によって、入力信号Ｓｉｎの振幅の２乗値を示す直流電圧信号を有する入力振幅検出信号Ｓｑが生成される。入力振幅検出信号Ｓｑは加算器２５２に入力され、第２参照信号Ｓｒの電圧から入力振幅検出信号Ｓｑの電圧を減算した電圧を有する振幅制御補助信号Ｓｔが生成される。振幅制御補助信号Ｓｔは加算器２６３に入力されて振幅制御基礎信号Ｓｐに加算される。このような構成を有する本実施形態に係る電力増幅装置２００によれば、入力信号Ｓｉｎの振幅の増減に応じて逆に増減する振幅制御補助信号Ｓｔを振幅制御基礎信号Ｓｐに加算することができるので、入力信号Ｓｉｎの振幅が非常に小さい場合においても振幅制御信号Ｓｃの電圧が不足するのを防止することができる。なお、入力振幅検出回路２５１としては、例えばギルバートセル型ミキサを採用することができる。
　また、本実施形態に係る電力増幅装置２００において、第１振幅検出回路２１３ａから出力された第１振幅検出信号Ｓｂ１と、第２振幅検出回路２１３ｂから出力された第２振幅検出信号Ｓｂ２とは、利得制御回路２４０に入力される。利得制御回路２４０は、第１定包絡線信号Ｓ１及び第２定包絡線信号Ｓ２の振幅に基づいて、第１加算回路２１１ａの利得を制御するための第１利得制御信号Ｓｇ１と、第２加算回路２１１ｂの利得を制御するための第２利得制御信号Ｓｇ２と、を生成するための回路である。
　利得制御回路２４０においては、基準電圧から第１振幅検出信号Ｓｂ１の電圧を減算して得られる電圧を有する第１利得制御信号Ｓｇ１と、基準電圧から第２振幅検出信号Ｓｂ２の電圧を減算して得られる電圧を有する第２利得制御信号Ｓｇ２とが生成される。第１利得制御信号Ｓｇ１は、第１加算回路２１１ａに入力されて、第１加算回路２１１ａの利得を制御することによって第１定包絡線信号Ｓ１の振幅を制御する。第２利得制御信号Ｓｇ２は、第２加算回路２１１ｂに入力されて、第２加算回路２１１ｂの利得を制御することによって第２定包絡線信号Ｓ２の振幅を制御する。
　なお、第１加算回路２１１ａ、第２加算回路２１１ｂおよび出力加算回路２１４としては、例えばイメージ抑圧型ダブルバランスミキサ等を用いることができ、利得制御回路２４０としては、例えば、比較器を使用することができる。そして、例えば、第１利得制御信号Ｓｇ１および第２利得制御信号Ｓｇ２を、第１加算回路２１１ａおよび第２加算回路２１１ｂを構成するミキサの電流源ゲート端子に入力することによって、定電流源からの供給電流を制御することにより、第１加算回路２１１ａおよび第２加算回路２１１ｂの利得を制御することができる。
　このような構成を有する本実施形態に係る電力増幅装置２００によれば、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅が所期の値であるときの第１振幅検出信号Ｓｂ１および第２振幅検出信号Ｓｂ２の電圧を基準電圧に設定することにより、第１利得制御信号Ｓｇ１および第２利得制御信号Ｓｇ２の電圧は、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅の所期の値からの偏差に対して逆の極性を有することになる。すなわち、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅が所期の値よりも大きい場合には極性が－になり、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅が所期の値よりも小さい場合には極性が＋になる。そして、第１定包絡線信号Ｓ１の振幅の所期の値に対する偏差に対して逆の極性の電圧を有する第１利得制御信号Ｓｇ１で第１加算回路２１１ａの利得を制御することにより第１定包絡線信号Ｓ１の振幅を変化させることによって、第１定包絡線信号Ｓ１の振幅を所期の振幅に一致させることができる。同様に、第２定包絡線信号Ｓ２の振幅の所期の値に対する偏差に対して逆の極性の電圧を有する第２利得制御信号Ｓｇ２で第２加算回路２１１ｂの利得を制御することにより第２定包絡線信号Ｓ２の振幅を変化させることによって、第２定包絡線信号Ｓ２の振幅を所期の振幅に一致させることができる。これによって、第１定包絡線信号Ｓ１および第２定包絡線信号Ｓ２の振幅がどちらも所期の振幅に一致するため、第１定包絡線信号Ｓ１の振幅と第２定包絡線信号Ｓ２の振幅とを一致させることができる。
　このように、本実施形態に係る電力増幅装置２００によれば、第１定包絡線信号Ｓ１の振幅および第２定包絡線信号Ｓ２の振幅に基づいて第１加算回路２１１ａおよび第２加算回路２１１ｂの利得を制御することによって、第１定包絡線信号Ｓ１の振幅と第２定包絡線信号Ｓ２の振幅とを一致させることができる。このため、第１加算回路２１１ａと第２加算回路２１１ｂとの間に性能の差異がある場合においても、第１定包絡線信号Ｓ１の振幅と第２定包絡線信号Ｓ２の振幅とを一致させることができる。これにより、入力信号Ｓｉｎおよび第２直交信号Ｓｄ２と第１直交信号Ｓｄ１との直交性を保障することが可能となる。
　（実施の形態の第３の例）
　図７は、本発明の実施形態に係る送信装置、すなわち、本発明の実施形態に係る電力増幅装置を用いた送信装置の構成例を示すブロック図である。
　本発明の実施形態に係る送信装置３００は、図７に示すように、送信回路３２０が本発明の実施形態に係る電力増幅装置３１０を介してアンテナ３３０に接続されている。ここで、電力増幅装置３１０は、例えば図１に示す電力増幅装置１００、又は図２に示す電力増幅装置２００である。このような構成を有する本実施形態に係る送信装置３００によれば、送信回路３２０から出力された、包絡線変動を有する送信信号を、消費電力が小さく電力付加効率が高い本発明の実施形態に係る電力増幅装置３１０を用いて増幅することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
　（実施の形態の第４の例）
　図８は、本発明の実施形態に係る通信装置、すなわち、本発明の実施形態に係る電力増幅装置を用いた通信装置の構成例を示すブロック図である。
　本実施形態に係る通信装置４００は、図８に示すように、送信回路４２０および受信回路４４０がアンテナ４３０に接続されており、送信回路４２０とアンテナ４３０との間に本発明の実施形態に係る電力増幅装置４１０が挿入されている。ここで、電力増幅装置４１０は、例えば図１に示す電力増幅装置１００、又は図２に示す電力増幅装置２００である。また、アンテナ４３０と送信回路４２０および受信回路４４０との間にはアンテナ共用回路４５０が挿入されている。このような構成を有する本実施形態に係る通信装置４００によれば、送信回路４２０から出力された、包絡線変動を有する送信信号を、消費電力が小さく電力付加効率が高い本発明の実施形態に係る電力増幅装置４１０を用いて増幅することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
　（変形例）
　本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良が可能である。
　例えば、前述した実施の形態の第１の例の電力増幅装置１００においては、基準電圧から第１振幅検出信号Ｓｂ１の電圧を減算して得られる電圧を有する第１利得制御信号Ｓｇ１と、基準電圧から第２振幅検出信号Ｓｂ２の電圧を減算して得られる電圧を有する第２利得制御信号Ｓｇ２とを利用して、第１加算回路１１１ａおよび第２加算回路１１１ｂの利得を制御する例を示した。また例えば、前述した実施の形態の第２の例の電力増幅装置２００においては、基準電圧から第１振幅検出信号Ｓｂ１の電圧を減算して得られる電圧を有する第１利得制御信号Ｓｇ１と、基準電圧から第２振幅検出信号Ｓｂ２の電圧を減算して得られる電圧を有する第２利得制御信号Ｓｇ２とを利用して、第１加算回路２１１ａおよび第２加算回路２１１ｂの利得を制御する例を示した。しかしながら、例えば、基準電圧と第１振幅検出信号Ｓｂ１の電圧とを加算して得られる電圧を有する第１利得制御信号Ｓｇ１と、基準電圧と第２振幅検出信号Ｓｂ２の電圧とを加算して得られる電圧を有する第２利得制御信号Ｓｇ２とを利用するようにしてもよい。または、基準電流から第１振幅検出信号Ｓｂ１の電流を減算して得られる電流を有する第１利得制御信号Ｓｇ１と、基準電流から第２振幅検出信号Ｓｂ２の電流を減算して得られる電流を有する第２利得制御信号Ｓｇ２とを利用するようにしても構わない。
　また例えば、前述した実施の形態の第２の例の電力増幅装置２００においては、入力振幅検出回路２５１および加算器２５２を用いて振幅制御補助信号Ｓｔを生成した例を示したが、振幅制御信号Ｓｃの電圧が充分に確保できる場合には、入力振幅検出回路２５１および加算器２５２は必要ではない。また、このときには、加算器２６３も不要となり、バッファーアンプ２６８から出力された信号をそのまま振幅制御信号Ｓｃとして可変利得増幅回路２１０に入力すればよい。

Claims (8)

  1. 　包絡線変動を有する入力信号に基づいて生成される、互いに振幅が等しく、かつ、位相差δθ（０°＜δθ＜１８０°）を有する第１基本信号および第２基本信号をベクトル減算することによって、第１直交信号を生成する第１直交信号生成回路と、
    　前記第１基本信号および前記第２基本信号をベクトル加算することによって第２直交信号を生成する第２直交信号生成回路と、
    　前記第１直交信号を増幅することによって、互いに逆相である第１定包絡線ベクトル生成信号および第２定包絡線ベクトル生成信号を生成する可変利得増幅回路と、
    　前記第２直交信号が入力される第１端子と、前記第１定包絡線ベクトル生成信号が入力される第２端子と、を含み、前記第１端子および前記第２端子から入力される信号をベクトル加算することによって第１定包絡線信号を生成する第１加算回路と、
    　前記第２直交信号が入力される第３端子と、前記第２定包絡線ベクトル生成信号が入力される第４端子と、を含み、前記第３端子および前記第４端子から入力される信号をベクトル加算することによって第２定包絡線信号を生成する第２加算回路と、
    　前記第１定包絡線信号および前記第２定包絡線信号の振幅に基づいて、前記可変利得増幅回路における利得を制御するための振幅制御信号を生成する振幅制御回路と、
    　前記第１定包絡線信号を増幅することによって第１増幅信号を生成する第１増幅回路と、
    　前記第２定包絡線信号を増幅することによって第２増幅信号を生成する第２増幅回路と、
    　前記第１増幅信号および前記第２増幅信号をベクトル加算することによって、増幅された包絡線変動を有する出力信号を生成する出力加算回路と、
    　を含むことを特徴とする電力増幅装置。
  2. 　前記入力信号の位相を変化させることによって、前記第１基本信号および前記第２基本信号を生成する移相回路を含むことを特徴とする請求項１に記載の電力増幅装置。
  3. 　前記第１加算回路の前記第１端子および前記第２加算回路の前記第３端子には、前記入力信号が入力され、
    　前記第１直交信号生成回路には、前記第１基本信号および前記第２基本信号として、前記第１定包絡線信号および前記第２定包絡線信号が入力され、
    　前記第１直交信号生成回路は、前記第１定包絡線信号および前記第２定包絡線信号をベクトル減算することによって前記第１直交信号を生成し、
    　前記第２直交信号生成回路には、前記第１基本信号および前記第２基本信号として、前記第１定包絡線信号および前記第２定包絡線信号が入力され、
    　前記第２直交信号生成回路は、前記第１定包絡線信号および前記第２定包絡線信号をベクトル加算することによって前記第２直交信号を生成し、
    　前記第１直交信号は、前記可変利得増幅回路に入力され、
    　前記第２直交信号は、前記入力信号とともに、前記第１加算回路の前記第１端子および前記第２加算回路の前記第３端子に入力される、
    　ことを特徴とする請求項１に記載の電力増幅装置。
  4. 　前記第１定包絡線信号の振幅に応じた第１振幅検出信号を生成する第１振幅検出回路と、
    　前記第２定包絡線信号の振幅に応じた第２振幅検出信号を生成する第２振幅検出回路と、を含み、
    　前記振幅制御回路は、前記第１振幅検出信号および前記第２振幅検出信号に基づいて、前記可変利得増幅回路における利得を制御するための前記振幅制御信号を生成する、
    　ことを特徴とする請求項１に記載の電力増幅装置。
  5. 　前記第１定包絡線信号および前記第２定包絡線信号の振幅に基づいて、前記第１加算回路の利得を制御するための第１利得制御信号と、前記第２加算回路の利得を制御するための第２利得制御信号と、を生成する利得制御回路を含むことを特徴とする請求項１に記載の電力増幅装置。
  6. 　前記第１定包絡線信号の振幅に応じた第１振幅検出信号を生成する第１振幅検出回路と、
    　前記第２定包絡線信号の振幅に応じた第２振幅検出信号を生成する第２振幅検出回路と、を含み、
    　前記第１振幅検出信号の電圧は前記第１定包絡線信号の振幅に応じた値であり、
    　前記第２振幅検出信号の電圧は前記第２定包絡線信号の振幅に応じた値であり、
    　前記第１利得制御信号の電圧は所定の基準電圧から前記第１振幅検出信号の電圧を減算して得られる値であり、
    　前記第２利得制御信号の電圧は前記所定の基準電圧から前記第２振幅検出信号の電圧を減算して得られる値である、
    　ことを特徴とする請求項５に記載の電力増幅装置。
  7. 　送信回路が請求項１乃至請求項６のいずれかに記載の電力増幅装置を介してアンテナに接続されていることを特徴とする送信装置。
  8. 　送信回路および受信回路がアンテナに接続されており、前記送信回路と前記アンテナとの間に請求項１乃至請求項６のいずれかに記載の電力増幅装置が挿入されていることを特徴とする通信装置。
PCT/JP2009/063703 2008-08-07 2009-07-31 電力増幅装置ならびにそれを用いた送信装置および通信装置 WO2010016444A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP09804928A EP2320563A4 (en) 2008-08-07 2009-07-31 POWER AMPLIFICATION DEVICE AND TRANSMISSION DEVICE AND COMMUNICATION DEVICE USING THE SAME
JP2010523844A JP5086436B2 (ja) 2008-08-07 2009-07-31 電力増幅装置ならびにそれを用いた送信装置および通信装置
US13/057,471 US8344781B2 (en) 2008-08-07 2009-07-31 Power amplification device, and transmission device and communication device using same
CN2009801298797A CN102119484B (zh) 2008-08-07 2009-07-31 功率放大装置及使用了该装置的发送装置和通信装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008203834 2008-08-07
JP2008-203834 2008-08-07
JP2008-278113 2008-10-29
JP2008278113 2008-10-29

Publications (1)

Publication Number Publication Date
WO2010016444A1 true WO2010016444A1 (ja) 2010-02-11

Family

ID=41663664

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/063703 WO2010016444A1 (ja) 2008-08-07 2009-07-31 電力増幅装置ならびにそれを用いた送信装置および通信装置

Country Status (5)

Country Link
US (1) US8344781B2 (ja)
EP (1) EP2320563A4 (ja)
JP (1) JP5086436B2 (ja)
CN (1) CN102119484B (ja)
WO (1) WO2010016444A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012114867A1 (ja) * 2011-02-25 2012-08-30 京セラ株式会社 定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155601B2 (en) * 2009-03-03 2012-04-10 Broadcom Corporation Method and system for power combining in a multi-port distributed antenna
JP2013007944A (ja) * 2011-06-27 2013-01-10 Sony Corp 信号処理装置、信号処理方法、及び、プログラム
US8793755B2 (en) 2011-11-14 2014-07-29 Ppc Broadband, Inc. Broadband reflective phase cancelling network interface device
US9832533B2 (en) 2011-11-14 2017-11-28 Ppc Broadband, Inc. Network interface device having a solid-state safeguard apparatus for preserving the quality of passive operation in the event of disruptive operational conditions
MX351190B (es) 2012-10-17 2017-10-05 Ppc Broadband Inc Dispositivo de interfaz de red y metodo que tiene modo de operacion pasiva y manejo de ruido.
DE102019205114B4 (de) * 2019-04-10 2022-02-10 Siemens Healthcare Gmbh Einstufiger Verstärker mit aktiver Rückwirkungskompensation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254607A (ja) * 1988-08-19 1990-02-23 Nippon Telegr & Teleph Corp <Ntt> 増幅装置
JPH0537263A (ja) * 1991-07-30 1993-02-12 Fujitsu Ltd 定振幅波合成形増幅器
JPH0622302B2 (ja) 1988-05-11 1994-03-23 日本電信電話株式会社 増幅装置
JP2003152464A (ja) * 2001-11-13 2003-05-23 Shimada Phys & Chem Ind Co Ltd 歪補償送信増幅器
JP2004343665A (ja) * 2003-05-19 2004-12-02 Japan Radio Co Ltd 高周波増幅回路
JP2006339888A (ja) * 2005-05-31 2006-12-14 Japan Radio Co Ltd 高周波増幅回路
JP2007104007A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 直交変調器及び直交変調器におけるベクトル補正方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0635933B1 (en) * 1990-02-07 1998-09-30 Fujitsu Limited Constant-amplitude wave combination type amplifier
JPH0622302A (ja) 1992-07-01 1994-01-28 Nri & Ncc Co Ltd 画像情報の伝送再生方式
JP3928421B2 (ja) * 2001-12-13 2007-06-13 三菱電機株式会社 送信出力の制御装置及び制御方法
US7400865B2 (en) * 2005-02-09 2008-07-15 Nokia Corporation Variable bandwidth envelope modulator for use with envelope elimination and restoration transmitter architecture and method
TWI348279B (en) * 2007-09-12 2011-09-01 Univ Nat Taiwan Frequency synthesizer?oupled divide-by-n circuit?urrent-reuse multiply-by-m circuit
US8013652B2 (en) * 2008-01-30 2011-09-06 Kyocera Corporation Power amplification device and communication device
JP5104561B2 (ja) * 2008-06-05 2012-12-19 富士通株式会社 直交信号出力回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622302B2 (ja) 1988-05-11 1994-03-23 日本電信電話株式会社 増幅装置
JPH0254607A (ja) * 1988-08-19 1990-02-23 Nippon Telegr & Teleph Corp <Ntt> 増幅装置
JPH0537263A (ja) * 1991-07-30 1993-02-12 Fujitsu Ltd 定振幅波合成形増幅器
JP2003152464A (ja) * 2001-11-13 2003-05-23 Shimada Phys & Chem Ind Co Ltd 歪補償送信増幅器
JP2004343665A (ja) * 2003-05-19 2004-12-02 Japan Radio Co Ltd 高周波増幅回路
JP2006339888A (ja) * 2005-05-31 2006-12-14 Japan Radio Co Ltd 高周波増幅回路
JP2007104007A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 直交変調器及び直交変調器におけるベクトル補正方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2320563A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012114867A1 (ja) * 2011-02-25 2012-08-30 京セラ株式会社 定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置

Also Published As

Publication number Publication date
CN102119484B (zh) 2013-07-03
JP5086436B2 (ja) 2012-11-28
JPWO2010016444A1 (ja) 2012-01-19
CN102119484A (zh) 2011-07-06
US20110140761A1 (en) 2011-06-16
US8344781B2 (en) 2013-01-01
EP2320563A4 (en) 2012-04-11
EP2320563A1 (en) 2011-05-11

Similar Documents

Publication Publication Date Title
JP5086436B2 (ja) 電力増幅装置ならびにそれを用いた送信装置および通信装置
JP4646987B2 (ja) 送信回路、及びそれを用いた通信機器
US20040266368A1 (en) Power control for a transmitter
JP5106614B2 (ja) 定包絡線信号生成回路、電力増幅装置および通信装置
EP2214307B1 (en) Power amplifying circuit, and transmitter and wireless communication device using the same
WO2010013514A1 (ja) 電力増幅装置ならびにそれを用いた送信装置および通信装置
JP5144672B2 (ja) 電力増幅回路ならびにそれを用いた送信機および無線通信機
JP2006129402A (ja) 増幅回路及び送信機
WO2010074069A1 (ja) 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置
RU2438241C2 (ru) Формирователь радиосигналов с цифровым линеаризатором
JP2009182900A (ja) 電力増幅装置及び通信装置
WO2015188300A1 (zh) 一种基于异相相位调制功放的功率放大方法以及设备
JP2008017219A (ja) 移相器および無線送信装置
WO2012114867A1 (ja) 定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置
JP2003218699A (ja) スイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980129879.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09804928

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010523844

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13057471

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009804928

Country of ref document: EP