WO2012114867A1 - 定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置 - Google Patents

定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置 Download PDF

Info

Publication number
WO2012114867A1
WO2012114867A1 PCT/JP2012/052811 JP2012052811W WO2012114867A1 WO 2012114867 A1 WO2012114867 A1 WO 2012114867A1 JP 2012052811 W JP2012052811 W JP 2012052811W WO 2012114867 A1 WO2012114867 A1 WO 2012114867A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
phase
circuit
vector
inverting
Prior art date
Application number
PCT/JP2012/052811
Other languages
English (en)
French (fr)
Inventor
昭 長山
泰彦 福岡
真史 合川
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Publication of WO2012114867A1 publication Critical patent/WO2012114867A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0294—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using vector summing of two or more constant amplitude phase-modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth

Definitions

  • the present invention relates to a constant envelope signal generation circuit, an amplifier circuit using the same, a transmission device, and a communication device.
  • a LINC (Linear Amplification with Nonlinear Components) type amplifier circuit is known as one of means for realizing high-efficiency linear amplification (see, for example, Patent Document 1).
  • Such an amplifier circuit can realize highly efficient linear amplification by converting an input signal having an envelope variation into two constant envelope signals, nonlinearly amplifying each of the signals, and vector addition.
  • the present invention has been devised in view of such problems in the prior art, and an object of the present invention is to provide a constant envelope signal generation circuit that can be used in a wide frequency range, and an amplifier circuit and a transmission device using the same. And providing a communication device.
  • the constant envelope signal generation circuit of the present invention includes at least a phase shift circuit, a variable gain amplifier, and first and second adder circuits, and the phase shift circuit receives the input first signal. To generate and output a second signal and a third signal whose phase is delayed by ⁇ (0 ⁇ ⁇ 90 °) from the second signal.
  • the circuit generates and outputs a fourth signal by vector addition of the plurality of input signals, and the second addition circuit generates a fifth signal by vector addition of the plurality of input signals.
  • the variable gain amplification unit outputs the fourth signal or a signal obtained by inverting the phase of the fourth signal by 180 ° and a signal obtained by inverting the phase of the fifth signal or the fifth signal by 180 °. And the fifth signal is vectorized from the fourth signal.
  • a signal obtained by subtracting and amplifying the signal or vector subtracting the fourth signal from the fifth signal and inverting and amplifying the phase by 180 ° or by inverting the phase of the fifth signal by 180 ° The signal obtained by inverting the phase of the fourth signal by 180 ° from the vector is subtracted and amplified, or the phase of the fifth signal is inverted by 180 ° from the signal obtained by inverting the phase of the fourth signal by 180 °.
  • the signal obtained by reversing the phase of the fourth signal by 180 ° is vector-subtracted and the phase is inverted and amplified by 180 °, or the signal obtained by reversing the phase of the
  • An amplifier circuit includes the first constant envelope signal generation circuit, a first amplifier that generates and outputs an eighth signal by amplifying the fourth signal, and amplifies the fifth signal. At least a second amplifier that generates and outputs a ninth signal, and a third addition circuit that generates and outputs a tenth signal by vector addition of the eighth signal and the ninth signal It is characterized by this.
  • the transmission device of the present invention includes at least a transmission circuit, the amplification circuit, and an antenna connected to the transmission circuit via the amplification circuit.
  • the communication apparatus of the present invention includes at least a transmission circuit, the amplification circuit, an antenna connected to the transmission circuit via the amplification circuit, and a reception circuit connected to the antenna. It is.
  • a constant envelope signal generation circuit that can be used in a wide frequency range can be obtained.
  • an amplifier circuit that can be used in a wide frequency range can be obtained.
  • a transmission apparatus that can be used in a wide frequency range can be obtained.
  • a communication apparatus that can be used in a wide frequency range can be obtained.
  • FIG. 1 is a block diagram showing a constant envelope signal generation circuit 30 of a first example of an embodiment of the present invention.
  • the constant envelope signal generation circuit 30 of this example includes a phase shift circuit 4, adder circuits 5, 6, 10, a variable gain amplifying unit 7, a mixer 9, and terminals 1 to 3. It has.
  • the first signal S1 having an envelope variation is input to the terminal 1 from an external circuit (not shown).
  • the phase shift circuit 4 is connected to the terminal 1, the adder circuit 5, and the adder circuit 6. Then, by shifting the phase of the first signal S1 having the envelope variation input from the terminal 1, the phase is delayed by ⁇ (0 ⁇ ⁇ 90 °) from the second signal S2 and the second signal S2.
  • the third signal S3 is output. Therefore, the second signal S2 and the third signal S3 are signals having a specific phase relationship with respect to the first signal S1. Note that ⁇ is preferably as small as possible within a range where vector subtraction between the second signal S2 and the third signal S3 can be performed, and is set to about 0.5 ° to 5 °, for example.
  • phase shift circuit 4 can be easily configured using, for example, a distributed constant line or LC circuit capable of branching a signal.
  • the phase shift circuit 4 can be used in a wide frequency range because there is no problem even if the amount of phase shift varies according to the frequency.
  • the adder circuit 5 is connected to the phase shift circuit 4, the variable gain amplifier circuit 18 and the arithmetic circuit 17 of the variable gain amplifier 7, the mixer 9, and the terminal 2.
  • the adder circuit 5 outputs the fourth signal S4 by vector addition of the plurality of input signals. Specifically, the adder circuit 5 generates the fourth signal S4 by vector addition of the second signal S2 input from the phase shift circuit 4 and the sixth signal S6 input from the variable gain amplifier circuit 18. And output.
  • the adder circuit 6 is connected to the phase shift circuit 4, the variable gain amplifier circuit 18 and the arithmetic circuit 17 of the variable gain amplifier 7, the mixer 9, and the terminal 3.
  • the adder circuit 6 outputs the fifth signal S5 by vector addition of the plurality of input signals.
  • the adder circuit 6 generates a fifth signal S5 by vector addition of the third signal S3 input from the phase shift circuit 4 and the seventh signal S7 input from the variable gain amplifier circuit 18.
  • the adder circuit 6 can output a differential signal, and outputs a fifth signal S5 and also outputs a fifteenth signal S15 that is a signal obtained by inverting the phase of the fifth signal S5 by 180 °.
  • an operational amplifier can be used as the adder circuit 5 and the adder circuit 6.
  • the variable gain amplifying unit 7 is connected to the adding circuits 5 and 6 and the adding circuit 10.
  • the variable gain amplifying unit 7 includes a vector operation circuit 17 that performs vector addition or vector subtraction on a plurality of input signals, and a variable gain amplification circuit 18.
  • the arithmetic circuit 17 is connected to the adding circuits 5 and 6 and the variable gain amplifying circuit 18, and the fourth signal S4 is inputted from the adding circuit 5 and is a signal obtained by inverting the phase of the fifth signal S5 by 180 °.
  • a fifteenth signal S15 is input from the adder circuit 6. Then, the arithmetic circuit 17 generates and outputs an eleventh signal S11 by vector addition of the fourth signal S4 and the fifteenth signal S15.
  • an operational amplifier can be used, for example.
  • the variable gain amplifier circuit 18 is connected to the arithmetic circuit 17 and the adder circuits 5, 6, and 10.
  • the variable gain amplifier circuit 18 can output a differential signal, amplifies the input eleventh signal S11, and outputs a sixth signal S6 and a seventh signal S7.
  • the sixth signal S6 is a signal obtained by vector addition and amplification of the fourth signal S4 and the fifteenth signal S15 (a signal obtained by inverting the phase of the fifth signal S5 by 180 °). Entered.
  • the seventh signal S7 is a signal obtained by inverting the phase of the sixth signal S6 by 180 °.
  • the seventh signal S7 is obtained by vector addition of the fourth signal S4 and the fifteenth signal S15 (a signal obtained by inverting the phase of the fifth signal S5 by 180 °), inverting the phase by 180 ° and amplifying it. Signal.
  • the seventh signal S7 is input to the adder circuit 6.
  • the fourth signal S4 and the fifteenth signal S15 are input to the variable gain amplifying unit 7, and the variable gain amplifying unit 7
  • Sixth signal S6 obtained by vector addition and amplification of signal S4 and fifteenth signal S15 (a signal obtained by inverting the phase of fifth signal S5 by 180 °)
  • fourth signal S4 and fifteenth signal S15 first signal
  • seventh signal S7 obtained by amplifying and amplifying the phase by 180 ° and outputting the resultant signal.
  • the mixer 9 is connected to the adder circuits 5, 6, and 10.
  • the fourth signal S 4 is input from the adder circuit 5 and the fifth signal S 5 is input from the adder circuit 6.
  • the mixer 9 detects the fourth signal S4 and the fifth signal S5, and outputs a twelfth signal S12 having a voltage that increases and decreases opposite to the increase and decrease of the amplitudes of the fourth signal S4 and the fifth signal S5.
  • the twelfth signal S12 is input to the adder circuit 10.
  • a Gilbert cell type mixer can be used as the mixer 9.
  • the addition circuit 10 is connected to the mixer 9 and the variable gain amplification circuit 18.
  • the twelfth signal S12 is input from the mixer 9, and the thirteenth signal S13 having a reference voltage is input from an external circuit (not shown).
  • the adder circuit 10 outputs the fourteenth signal S14 by adding the twelfth signal S12 and the thirteenth signal S13.
  • the fourteenth signal S14 has a voltage that increases / decreases contrary to the increase / decrease of the amplitude of the fourth signal S4 and the fifth signal S5. That is, the fourteenth signal S14 has a voltage that increases or decreases in reverse to the increase or decrease of the amplitude of the first signal S1.
  • the fourteenth signal S14 is input to a control terminal (not shown) of the variable gain amplifier circuit 18 to control the gain of the variable gain amplifier circuit 18.
  • an operational amplifier can be used.
  • the gain of the variable gain amplifier circuit 18 is controlled so as to increase or decrease in reverse to the increase or decrease of the amplitude of the first signal S1. That is, the gain of the variable gain amplifying unit 7 is controlled so as to increase / decrease contrary to the increase / decrease of the amplitude of the first signal S1.
  • the constant envelope signal generation circuit 30 of this example is a signal obtained by vector addition of the second signal S2 and the third signal S3 to the second signal S2 and the third signal S3 having a specific phase relationship with respect to the first signal S1.
  • the fourth signal S4 and the fifth signal S5 are generated by vector addition of the sixth signal S6 and the seventh signal S7 orthogonal to each other. And it controls so that the amplitude of 6th signal S6 and 7th signal S7 may be increased / decreased contrary to the amplitude of 1st signal S1.
  • the fourth signal S4 and the fifth signal S5 can be made into two constant envelope signals whose phase difference changes according to the increase or decrease of the amplitude of the first signal S1.
  • a constant envelope signal is obtained by vector addition of two signals that are orthogonal to each other. It has been found that a constant envelope signal can also be generated by vector addition of signals. And the constant envelope signal generation circuit 30 of this invention was implement
  • the constant envelope signal generation circuit 30 of the present example having the above-described configuration, a 90 ° phase shifter is unnecessary, so that a constant envelope signal generation circuit that can be used in a wide frequency range can be obtained. Further, according to the constant envelope signal generation circuit 30 of this example, the constant envelope signal is generated by adding two vectors that are not orthogonal to each other, so that a constant envelope signal generation circuit having a simple configuration is obtained. be able to.
  • the fourth signal S4 and the fifteenth signal S15 which is a signal obtained by inverting the phase of the fifth signal S5 by 180 °, are input to the variable gain amplifier 7. Then, the variable gain amplifying unit 7 generates the sixth signal S6 by vector addition and amplification of the fourth signal S4 and the fifteenth signal S15 (a signal obtained by inverting the phase of the fifth signal S5 by 180 °). Further, the fourth signal S4 and the fifteenth signal S15 (a signal obtained by inverting the phase of the fifth signal S5 by 180 °) are vector-added, and the seventh signal S7 is obtained by inverting and amplifying the phase by 180 °. Although the example which produces
  • the fourth signal S4 and the fifth signal S5 are input to the variable gain amplifying unit 7, and the variable gain amplifying unit 7 subtracts the vector of the fifth signal S5 from the fourth signal S4 and amplifies the sixth signal.
  • S7 may be generated, and the seventh signal S7 may be generated by vector subtraction of the fifth signal S5 from the fourth signal S4 to invert and amplify the phase by 180 °.
  • the fourth signal S4 and the fifth signal S5 are input to the variable gain amplifying unit 7, and the variable gain amplifying unit 7 subtracts the vector of the fourth signal S4 from the fifth signal S5 and amplifies the fourth signal S4.
  • the sixth signal S6 may be generated by generating a 7 signal S7 and vector subtracting the fourth signal S4 from the fifth signal S5 to invert and amplify the phase by 180 °.
  • a signal obtained by inverting the phase of the fourth signal S4 by 180 ° and the fifth signal S5 are input to the variable gain amplifying unit 7, and the variable gain amplifying unit 7 changes the phase of the fourth signal S4 by 180 °.
  • a seventh signal is generated by vector addition and amplification of the inverted signal and the fifth signal S5, and a vector addition of the signal obtained by inverting the phase of the fourth signal S4 by 180 ° and the fifth signal S5
  • the sixth signal S6 may be generated by inverting and amplifying the phase by 180 °.
  • a signal obtained by inverting the phase of the fourth signal S4 by 180 ° and a signal obtained by inverting the phase of the fifth signal S5 by 180 ° are input to the variable gain amplifying unit 7, and the variable gain amplifying unit 7
  • a signal obtained by reversing the phase of the fourth signal S4 by 180 ° from the signal obtained by reversing the phase of the fifth signal S5 by 180 ° is vector-subtracted and amplified to generate a sixth signal S6, and the fifth signal S5
  • the seventh signal S7 may be generated by performing vector subtraction on the signal obtained by inverting the phase of the fourth signal S4 by 180 ° from the signal obtained by inverting the phase of the fourth signal S4 by 180 ° and amplifying and amplifying the phase by 180 °. I do not care.
  • a signal obtained by inverting the phase of the fourth signal S4 by 180 ° and a signal obtained by inverting the phase of the fifth signal S5 by 180 ° are input to the variable gain amplifying unit 7, and the variable gain amplifying unit 7
  • a seventh signal S7 is generated by vector subtraction and amplification of a signal obtained by inverting the phase of the fifth signal S5 by 180 ° from a signal obtained by inverting the phase of the fourth signal S4 by 180 °
  • the sixth signal S6 may be generated by performing vector subtraction on the signal obtained by inverting the phase of the fifth signal S5 by 180 ° from the signal obtained by inverting the phase of 180 ° by inverting the phase by 180 ° and amplifying the phase. I do not care.
  • the gain of the variable gain amplifier circuit 18 is controlled using the fourteenth signal S14 obtained by adding the twelfth signal S12 and the thirteenth signal S13. It is not limited to this.
  • the twelfth signal S12 may be directly input to the variable gain amplifier circuit 18, and the gain of the variable gain amplifier circuit 18 may be controlled by the twelfth signal S12.
  • the twelfth signal S12 having a voltage that increases or decreases opposite to the increase or decrease of the amplitudes of the fourth signal S4 and the fifth signal S5 is output from the mixer 9.
  • the present invention is not limited to this.
  • a signal that increases or decreases similarly to the increase or decrease of the amplitude of the fourth signal S4 and the fifth signal S5 is output from the mixer 9, and the twelfth signal S12 is output by subtracting from the reference signal having a predetermined voltage. It doesn't matter.
  • the present invention is not limited to this.
  • the amplitude of only one of the fourth signal S4 or the fifth signal S5 may be detected.
  • the amplitude of the first signal S1 may be detected.
  • a signal corresponding to the amplitude of the first signal S1 may be input from an external circuit.
  • FIG. 2 is a circuit diagram showing an amplifier circuit according to a second example of the embodiment of the present invention.
  • the amplification circuit 80 of this example includes a constant envelope signal generation circuit 30, amplifiers 31 and 32, and an addition circuit 33.
  • the constant envelope signal generation circuit 30 is the constant envelope signal generation circuit 30 illustrated in FIG. 1 and is connected to the amplifier 31 and the amplifier 32. Then, the first signal S1 having the envelope variation is input, and the fourth signal S4 and the fifth signal S5, which are constant envelope signals, are output.
  • the amplifier 31 is connected to the constant envelope signal generation circuit 30 and the addition circuit 33, and generates and outputs the eighth signal S8 by amplifying the input fourth signal S4.
  • the amplifier 32 is connected to the constant envelope signal generation circuit 30 and the addition circuit 33, and generates and outputs a ninth signal S9 by amplifying the input fifth signal S5.
  • Such amplifiers 31 and 32 are composed of high-efficiency amplifiers such as nonlinear amplifiers, for example, and can amplify the fourth signal S4 and the fifth signal S5 with high efficiency.
  • the addition circuit 33 is connected to the amplifiers 31 and 32, and the eighth signal S8 is input from the amplifier 31 and the ninth signal S9 is input from the amplifier 32.
  • the tenth signal S10 is generated and output by vector addition of the input eighth signal S8 and ninth signal S9.
  • the amplification circuit 80 of this example having such a configuration is amplified by converting an input signal having an envelope variation into two constant envelope signals, nonlinearly amplifying each with high efficiency, and vector addition. An output signal having an envelope variation can be obtained. As a result, an amplifier circuit capable of highly efficient linear amplification can be obtained.
  • the amplification circuit 80 of this example uses the constant envelope signal generation circuit 30 that can be used in a wide frequency range, an amplification circuit that can be used in a wide frequency range can be obtained.
  • FIG. 3 is a block diagram showing a transmission apparatus according to a third example of the embodiment of the present invention.
  • an antenna 82 is connected to a transmission circuit 81 via an amplifier circuit 80 shown in FIG. 2.
  • the transmission signal output from the transmission circuit 81 can be output from the antenna 82 after being amplified using the amplification circuit 80 having high efficiency in a wide frequency range. Therefore, it is possible to obtain a transmission apparatus with low power consumption and long transmission time in a wide frequency range.
  • FIG. 4 is a block diagram showing a communication device according to a fourth example of the embodiment of the present invention.
  • an antenna 82 is connected to a transmission circuit 81 via an amplifier circuit 80 shown in FIG. 2, and a reception circuit 83 is connected to the antenna 82.
  • An antenna sharing circuit 84 is inserted between the antenna 82 and the amplifier circuit 80 and the receiving circuit 83. That is, the amplifier circuit 80 and the receiving circuit 83 are connected to the antenna 82 via the antenna sharing circuit 84.
  • the transmission signal output from the transmission circuit 81 can be output from the antenna 82 after being amplified using the amplification circuit 80 having high efficiency in a wide frequency range. Therefore, it is possible to obtain a communication device with low power consumption and long transmission time in a wide frequency range.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

　【課題】　広い周波数範囲で使用可能な定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置を提供する。　【解決手段】　移相回路４と、可変利得増幅部７と、加算回路５，６とを有し、移相回路４は、第１信号Ｓ１の位相をシフトさせて、第２信号Ｓ２と第３信号Ｓ３とを出力し、加算回路５は、入力信号を加算して第４信号Ｓ４を出力し、加算回路６は、入力信号を加算して第５信号Ｓ５を出力し、可変利得増幅部７は、第４信号Ｓ４から第５信号Ｓ５をベクトル減算して増幅して得られる第６信号Ｓ６と、第５信号Ｓ５から第４信号Ｓ４をベクトル減算して増幅して得られる第７信号Ｓ７とを出力し、第２信号Ｓ２および第６信号Ｓ６が加算回路５に入力され、第３信号Ｓ３および第７信号Ｓ７が加算回路６に入力され、可変利得増幅部７の利得が、第１信号Ｓ１の振幅の増減と逆に増減するように制御される定包絡線信号生成回路とする。

Description

定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置
　本発明は、定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置に関するものである。
　従来、高効率な線形増幅を実現する手段の１つとして、ＬＩＮＣ（Ｌｉｎｅａｒ　Ａｍｐｌｉｆｉｃａｔｉｏｎ　ｗｉｔｈ　Ｎｏｎｌｉｎｅａｒ　Ｃｏｍｐｏｎｅｎｔｓ）方式の増幅回路が知られている（例えば、特許文献１を参照。）。このような増幅回路は、包絡線変動を有する入力信号を２つの定包絡線信号に変換し、それぞれを非線形増幅した後にベクトル加算することによって、高効率な線形増幅を実現することができる。
特開２００４－３４３６６５号公報
　上述した従来の増幅回路においては、定包絡線信号を生成するために９０°移相器を必要とするが、広帯域の９０°移相器を実現するのは困難であった。そのため、広い周波数範囲で使用可能な増幅回路が得られないという問題があった。
　本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、広い周波数範囲で使用可能な定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置を提供することにある。
　本発明の定包絡線信号生成回路は、移相回路と、可変利得増幅部と、第１および第２の加算回路とを少なくとも有しており、前記移相回路は、入力された第１信号の位相をシフトさせることによって、第２信号と、該第２信号よりも位相がδφ（０＜δφ＜９０°）だけ遅れている第３信号とを生成して出力し、前記第１の加算回路は、入力された複数の信号をベクトル加算することによって第４信号を生成して出力し、前記第２の加算回路は、入力された複数の信号をベクトル加算することによって第５信号を生成して出力し、前記可変利得増幅部は、前記第４信号または該第４信号の位相を１８０°反転させた信号と、前記第５信号または該第５信号の位相を１８０°反転させた信号とが入力されて、前記第４信号から前記第５信号をベクトル減算するとともに増幅するか、または、前記第５信号から前記第４信号をベクトル減算し、位相を１８０°反転するとともに増幅するか、または、前記第５信号の位相を１８０°反転させた信号から前記第４信号の位相を１８０°反転させた信号をベクトル減算するとともに増幅するか、または、前記第４信号の位相を１８０°反転させた信号から前記第５信号の位相を１８０°反転させた信号をベクトル減算し、位相を１８０°反転するとともに増幅するか、または、前記第５信号の位相を１８０°反転させた信号と前記第４信号とをベクトル加算するとともに増幅するか、または、前記第４信号の位相を１８０°反転させた信号と前記第５信号とをベクトル加算し、位相を１８０°反転するとともに増幅することによって得られる第６信号と、前記第５信号から前記第４信号をベクトル減算するとともに増幅するか、または、前記第４信号から前記第５信号をベクトル減算し、位相を１８０°反転するとともに増幅するか、または、前記第４信号の位相を１８０°反転させた信号から前記第５信号の位相を１８０°反転させた信号をベクトル減算するとともに増幅するか、または、前記第５信号の位相を１８０°反転させた信号から前記第４信号の位相を１８０°反転させた信号をベクトル減算し、位相を１８０°反転するとともに増幅するか、または、前記第４信号の位相を１８０°反転させた信号と前記第５信号とをベクトル加算するとともに増幅するか、または、前記第５信号の位相を１８０°反転させた信号と前記第４信号とをベクトル加算し、位相を１８０°反転するとともに増幅することによって得られる第７信号とを出力し、前記第２信号および前記第６信号が前記第１の加算回路に入力され、前記第３信号および前記第７信号が前記第２の加算回路に入力され、前記可変利得増幅部の利得が、前記第１信号の振幅の増減と逆に増減するように制御されることを特徴とするものである。
　本発明の増幅回路は、前記第１の定包絡線信号生成回路と、前記第４信号を増幅することによって第８信号を生成して出力する第１の増幅器と、前記第５信号を増幅することによって第９信号を生成して出力する第２の増幅器と、前記第８信号および前記第９信号をベクトル加算することによって第１０信号を生成して出力する第３の加算回路とを少なくとも有することを特徴とするものである。
　本発明の送信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有することを特徴とするものである。
　本発明の通信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有することを特徴とするものである。
　本発明の定包絡線信号生成回路によれば、広い周波数範囲で使用可能な定包絡線信号生成回路を得ることができる。本発明の増幅回路によれば、広い周波数範囲で使用可能な増幅回路を得ることができる。本発明の送信装置によれば、広い周波数範囲で使用可能な送信装置を得ることができる。本発明の通信装置によれば、広い周波数範囲で使用可能な通信装置を得ることができる。
本発明の実施の形態の第１の例の定包絡線信号生成回路を示す回路図である。 本発明の実施の形態の第２の例の増幅回路を示す回路図である。 本発明の実施の形態の第３の例の送信装置を示すブロック図である。 本発明の実施の形態の第４の例の通信装置を示すブロック図である。
　以下、本発明の定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
　（実施の形態の第１の例）
  図１は本発明の実施の形態の第１の例の定包絡線信号生成回路３０を示すブロック図である。本例の定包絡線信号生成回路３０は、図１に示すように、移相回路４と、加算回路５，６，１０と、可変利得増幅部７と、ミキサ９と、端子１～３とを備えている。
　端子１には、図示せぬ外部回路から、包絡線変動を有する第１信号Ｓ１が入力される。
  移相回路４は、端子１と、加算回路５と、加算回路６とに接続されている。そして、端子１から入力された包絡線変動を有する第１信号Ｓ１の位相をシフトさせることによって、第２信号Ｓ２と、第２信号Ｓ２よりも位相がδφ（０＜δφ＜９０°）だけ遅れている第３信号Ｓ３とを出力する。よって、第２信号Ｓ２および第３信号Ｓ３は、第１信号Ｓ１に対して特定の位相関係を有する信号である。なお、δφとしては、第２信号Ｓ２と第３信号Ｓ３とのベクトル減算ができる範囲内で極力小さい方が良く、例えば、０．５°～５°程度に設定される。また、このような移相回路４としては、例えば、信号の分岐が可能な分布定数線路やＬＣ回路を用いて容易に構成することができる。この移相回路４は、移相量が周波数に応じて変動しても問題ないため、広い周波数範囲で使用することができる。
　加算回路５は、移相回路４と、可変利得増幅部７の可変利得増幅回路１８および演算回路１７と、ミキサ９と、端子２とに接続されている。そして、加算回路５は、入力された複数の信号をベクトル加算することによって第４信号Ｓ４を出力する。具体的には、加算回路５は、移相回路４から入力された第２信号Ｓ２と、可変利得増幅回路１８から入力された第６信号Ｓ６とをベクトル加算することによって第４信号Ｓ４を生成して出力する。
　加算回路６は、移相回路４と、可変利得増幅部７の可変利得増幅回路１８および演算回路１７と、ミキサ９と、端子３とに接続されている。そして、加算回路６は、入力された複数の信号をベクトル加算することによって、第５信号Ｓ５を出力する。具体的には、加算回路６は、移相回路４から入力された第３信号Ｓ３と、可変利得増幅回路１８から入力された第７信号Ｓ７とをベクトル加算することによって第５信号Ｓ５を生成して出力する。なお、加算回路６は、差動信号を出力することが可能であり、第５信号Ｓ５を出力するともに、第５信号Ｓ５の位相を１８０°反転させた信号である第１５信号Ｓ１５を出力する。なお、このような加算回路５および加算回路６としては、例えば、オペアンプを用いることができる。
　可変利得増幅部７は、加算回路５，６および加算回路１０に接続されている。また、可変利得増幅部７は、入力された複数の信号をベクトル加算またはベクトル減算するベクトル演算回路１７と、可変利得増幅回路１８とを備えている。
　演算回路１７は、加算回路５，６および可変利得増幅回路１８に接続されており、第４信号Ｓ４が加算回路５から入力されるとともに、第５信号Ｓ５の位相を１８０°反転させた信号である第１５信号Ｓ１５が加算回路６から入力される。そして、演算回路１７は、第４信号Ｓ４と第１５信号Ｓ１５とをベクトル加算することによって第１１信号Ｓ１１を生成して出力する。なお、このような演算回路１７としては、例えば、オペアンプを用いることができる。
　可変利得増幅回路１８は、演算回路１７と、加算回路５，６，１０とに接続されている。また、可変利得増幅回路１８は、差動信号の出力が可能であり、入力された第１１信号Ｓ１１を増幅して、第６信号Ｓ６および第７信号Ｓ７を出力する。第６信号Ｓ６は、第４信号Ｓ４と、第１５信号Ｓ１５（第５信号Ｓ５の位相を１８０°反転させた信号）とをベクトル加算するとともに増幅して得られる信号であり、加算回路５へ入力される。第７信号Ｓ７は、第６信号Ｓ６の位相が１８０°反転した信号である。すなわち、第７信号Ｓ７は、第４信号Ｓ４と第１５信号Ｓ１５（第５信号Ｓ５の位相を１８０°反転させた信号）とをベクトル加算し、位相を１８０°反転するとともに増幅して得られる信号である。第７信号Ｓ７は、加算回路６へ入力される。
　このように、第４信号Ｓ４と、第１５信号Ｓ１５（第５信号Ｓ５の位相を１８０°反転させた信号）とが可変利得増幅部７に入力されて、可変利得増幅部７は、第４信号Ｓ４と第１５信号Ｓ１５（第５信号Ｓ５の位相を１８０°反転させた信号）とをベクトル加算するとともに増幅して得られる第６信号Ｓ６と、第４信号Ｓ４と第１５信号Ｓ１５（第５信号Ｓ５の位相を１８０°反転させた信号）とをベクトル加算し、位相を１８０°反転するとともに増幅して得られる第７信号Ｓ７とを出力する。
　ミキサ９は、加算回路５，６，１０に接続されており、加算回路５から第４信号Ｓ４が入力されるとともに、加算回路６から第５信号Ｓ５が入力される。そして、ミキサ９は、第４信号Ｓ４および第５信号Ｓ５を検波して、第４信号Ｓ４および第５信号Ｓ５の振幅の増減と逆に増減する電圧を有する第１２信号Ｓ１２を出力する。第１２信号Ｓ１２は、加算回路１０に入力される。なお、ミキサ９としては、例えばギルバートセル型ミキサを用いることができる。
　加算回路１０は、ミキサ９および可変利得増幅回路１８に接続されている。そして、ミキサ９から第１２信号Ｓ１２が入力されるとともに、図示せぬ外部回路から、基準電圧を有する第１３信号Ｓ１３が入力される。加算回路１０は、第１２信号Ｓ１２と第１３信号Ｓ１３とを加算することによって第１４信号Ｓ１４を出力する。第１４信号Ｓ１４は、第１２信号Ｓ１２と同様に、第４信号Ｓ４および第５信号Ｓ５の振幅の増減と逆に増減する電圧を有している。すなわち、第１４信号Ｓ１４は、第１信号Ｓ１の振幅の増減と逆に増減する電圧を有している。第１４信号Ｓ１４は、可変利得増幅回路１８の図示せぬ制御端子に入力されて、可変利得増幅回路１８の利得を制御する。なお、このような加算回路１０としては、例えば、オペアンプを用いることができる。
　このようにして、可変利得増幅回路１８の利得は、第１信号Ｓ１の振幅の増減と逆に増減するように制御される。すなわち、可変利得増幅部７の利得は、第１信号Ｓ１の振幅の増減と逆に増減するように制御される。
　本例の定包絡線信号生成回路３０は、第１信号Ｓ１に対して特定の位相関係を有する第２信号Ｓ２，第３信号Ｓ３に、第２信号Ｓ２および第３信号Ｓ３をベクトル加算した信号に対して直交する第６信号Ｓ６，第７信号Ｓ７をそれぞれベクトル加算することによって、第４信号Ｓ４および第５信号Ｓ５を生成する。そして、第６信号Ｓ６および第７信号Ｓ７の振幅を第１信号Ｓ１の振幅と逆に増減するように制御する。これによって、第４信号Ｓ４および第５信号Ｓ５を、第１信号Ｓ１の振幅の増減に応じて互いの位相差が変化する２つの定包絡線信号とすることができる。
　従来の定包絡線信号生成回路においては、互いに直交する２つの信号をベクトル加算することによって、定包絡線信号を得ていたが、本発明者らは、種々の検討によって、互いに直交しない２つの信号をベクトル加算することによっても定包絡線信号を生成できることを見出した。そして、それを用いることにより、本発明の定包絡線信号生成回路３０を実現した。
　上述した構成を備える本例の定包絡線信号生成回路３０によれば、９０°移相器が不要であるため、広い周波数範囲で使用可能な定包絡線信号生成回路を得ることができる。また、本例の定包絡線信号生成回路３０によれば、互いに直交しない２つのベクトルを加算することによって定包絡線信号を生成することから、単純な構成を備える定包絡線信号生成回路を得ることができる。
　なお、本例の定包絡線信号生成回路３０においては、第４信号Ｓ４と、第５信号Ｓ５の位相を１８０°反転させた信号である第１５信号Ｓ１５とが、可変利得増幅部７に入力されて、可変利得増幅部７は、第４信号Ｓ４と第１５信号Ｓ１５（第５信号Ｓ５の位相を１８０°反転させた信号）とをベクトル加算するとともに増幅することによって第６信号Ｓ６を生成し、また、第４信号Ｓ４と第１５信号Ｓ１５（第５信号Ｓ５の位相を１８０°反転させた信号）とをベクトル加算し、位相を１８０°反転するとともに増幅することによって第７信号Ｓ７を生成する例を示したが、これに限定されるものではない。
　例えば、第４信号Ｓ４および第５信号Ｓ５が可変利得増幅部７に入力されて、可変利得増幅部７は、第４信号Ｓ４から第５信号Ｓ５をベクトル減算するとともに増幅することによって第６信号Ｓ６を生成し、また、第４信号Ｓ４から第５信号Ｓ５をベクトル減算し、位相を１８０°反転するとともに増幅することによって第７信号Ｓ７を生成するようにしても構わない。
　また、例えば、第４信号Ｓ４および第５信号Ｓ５が可変利得増幅部７に入力されて、可変利得増幅部７は、第５信号Ｓ５から第４信号Ｓ４をベクトル減算するとともに増幅することによって第７信号Ｓ７を生成し、また、第５信号Ｓ５から第４信号Ｓ４をベクトル減算し、位相を１８０°反転するとともに増幅することによって第６信号Ｓ６を生成するようにしても構わない。
　また、例えば、第４信号Ｓ４の位相を１８０°反転させた信号と第５信号Ｓ５とが可変利得増幅部７に入力されて、可変利得増幅部７は、第４信号Ｓ４の位相を１８０°反転させた信号と第５信号Ｓ５とをベクトル加算するとともに増幅することによって第７信号を生成し、また、第４信号Ｓ４の位相を１８０°反転させた信号と第５信号Ｓ５とをベクトル加算し、位相を１８０°反転するとともに増幅することによって第６信号Ｓ６を生成るようにしても構わない。
　また、例えば、第４信号Ｓ４の位相を１８０°反転させた信号と第５信号Ｓ５の位相を１８０°反転させた信号とが可変利得増幅部７に入力されて、可変利得増幅部７は、第５信号Ｓ５の位相を１８０°反転させた信号から第４信号Ｓ４の位相を１８０°反転させた信号をベクトル減算するとともに増幅することによって第６信号Ｓ６を生成し、また、第５信号Ｓ５の位相を１８０°反転させた信号から第４信号Ｓ４の位相を１８０°反転させた信号をベクトル減算し、位相を１８０°反転するとともに増幅することによって第７信号Ｓ７を生成するようにしても構わない。
　また、例えば、第４信号Ｓ４の位相を１８０°反転させた信号と第５信号Ｓ５の位相を１８０°反転させた信号とが可変利得増幅部７に入力されて、可変利得増幅部７は、第４信号Ｓ４の位相を１８０°反転させた信号から第５信号Ｓ５の位相を１８０°反転させた信号をベクトル減算するとともに増幅することによって第７信号Ｓ７を生成し、また、第４信号Ｓ４の位相を１８０°反転させた信号から第５信号Ｓ５の位相を１８０°反転させた信号をベクトル減算し、位相を１８０°反転するとともに増幅することによって第６信号Ｓ６を生成するようにしても構わない。
　また、本例の定包絡線信号生成回路３０においては、第１２信号Ｓ１２と第１３信号Ｓ１３とを加算した第１４信号Ｓ１４を用いて可変利得増幅回路１８の利得を制御するようにしたが、これに限定されるものではない。例えば、第１２信号Ｓ１２を可変利得増幅回路１８に直接入力して、第１２信号Ｓ１２によって可変利得増幅回路１８の利得を制御するようにしても構わない。
　さらに、本例の定包絡線信号生成回路３０においては、第４信号Ｓ４および第５信号Ｓ５の振幅の増減と逆に増減する電圧を有する第１２信号Ｓ１２を、ミキサ９から出力するようにしたが、これに限定されるものではない。例えば、第４信号Ｓ４および第５信号Ｓ５の振幅の増減と同様に増減する信号をミキサ９から出力し、所定の電圧を有する基準信号から減算することによって第１２信号Ｓ１２を出力するようにしても構わない。
　またさらに、本例の定包絡線信号生成回路３０においては、第４信号Ｓ４および第５信号Ｓ５の振幅をミキサ９で検波する例を示したが、これに限定されるものではない。例えば、第４信号Ｓ４または第５信号Ｓ５の一方のみの振幅を検波するようにしても良く、場合によっては、第１信号Ｓ１の振幅を検波するようにしても構わない。また、第１信号Ｓ１の振幅に対応する信号を外部回路から入力するようにしても構わない。
　（実施の形態の第２の例）
  図２は、本発明の実施の形態の第２の例の増幅回路を示す回路図である。本例の増幅回路８０は、図２に示すように、定包絡線信号生成回路３０と、増幅器３１，３２と、加算回路３３とを備えている。定包絡線信号生成回路３０は、図１に示した定包絡線信号生成回路３０であり、増幅器３１および増幅器３２に接続されている。そして、包絡線変動を有する第１信号Ｓ１が入力されて、定包絡線信号である第４信号Ｓ４および第５信号Ｓ５を出力する。
　増幅器３１は、定包絡線信号生成回路３０および加算回路３３に接続されており、入力された第４信号Ｓ４を増幅することによって第８信号Ｓ８を生成して出力する。増幅器３２は、定包絡線信号生成回路３０および加算回路３３に接続されており、入力された第５信号Ｓ５を増幅することによって第９信号Ｓ９を生成して出力する。このような増幅器３１，３２は、例えば非線形増幅器のような高効率の増幅器で構成されており、第４信号Ｓ４および第５信号Ｓ５を高効率で増幅することができる。
　加算回路３３は、増幅器３１，３２に接続されており、増幅器３１から第８信号Ｓ８が入力されるとともに、増幅器３２から第９信号Ｓ９が入力される。そして、入力された第８信号Ｓ８および第９信号Ｓ９をベクトル加算することによって第１０信号Ｓ１０を生成して出力する。
　このような構成を備える本例の増幅回路８０は、包絡線変動を有する入力信号を２つの定包絡線信号に変換し、それぞれを高効率で非線形増幅した後にベクトル加算することによって、増幅された包絡線変動を有する出力信号を得ることができる。これにより、高効率で線形増幅が可能な増幅回路を得ることができる。
　また、本例の増幅回路８０は、広い周波数範囲で使用可能な定包絡線信号生成回路３０を用いていることから、広い周波数範囲で使用可能な増幅回路を得ることができる。
　（実施の形態の第３の例）
  図３は、本発明の実施の形態の第３の例の送信装置を示すブロック図である。本例の送信装置は、図３に示すように、送信回路８１に、図２に示す増幅回路８０を介してアンテナ８２が接続されている。このような構成を有する本例の送信装置によれば、送信回路８１から出力された送信信号を、広い周波数範囲で効率が高い増幅回路８０を用いて増幅した後に、アンテナ８２から出力することができるので、広い周波数範囲で消費電力が小さく送信時間が長い送信装置を得ることができる。
　（実施の形態の第４の例）
  図４は、本発明の実施の形態の第４の例の通信装置を示すブロック図である。本例の通信装置は、図４に示すように、送信回路８１に、図２に示す増幅回路８０を介してアンテナ８２が接続されており、アンテナ８２に受信回路８３が接続されている。また、アンテナ８２と、増幅回路８０および受信回路８３との間にはアンテナ共用回路８４が挿入されている。すなわち、増幅回路８０および受信回路８３は、アンテナ共用回路８４を介してアンテナ８２に接続されている。このような構成を有する本例の通信装置によれば、送信回路８１から出力された送信信号を、広い周波数範囲で効率が高い増幅回路８０を用いて増幅した後に、アンテナ８２から出力することができるので、広い周波数範囲で消費電力が小さく送信時間が長い通信装置を得ることができる。
　４：移相回路
　５，６，１０，３３：加算回路
　７：可変利得増幅部
　１７：演算回路
　１８：可変利得増幅回路
　３０：定包絡線信号生成回路
　３１，３２：増幅器
　８０：増幅回路
　８１：送信回路
　８２：アンテナ
　８３：受信回路

Claims (5)

  1. 　移相回路と、可変利得増幅部と、第１および第２の加算回路とを少なくとも有しており、
    前記移相回路は、入力された第１信号の位相をシフトさせることによって、第２信号と、該第２信号よりも位相がδφ（０＜δφ＜９０°）だけ遅れている第３信号とを生成して出力し、
    前記第１の加算回路は、入力された複数の信号をベクトル加算することによって第４信号を生成して出力し、
    前記第２の加算回路は、入力された複数の信号をベクトル加算することによって第５信号を生成して出力し、
    前記可変利得増幅部は、前記第４信号または該第４信号の位相を１８０°反転させた信号と、前記第５信号または該第５信号の位相を１８０°反転させた信号とが入力されて、
    前記第４信号から前記第５信号をベクトル減算するとともに増幅するか、
    または、前記第５信号から前記第４信号をベクトル減算し、位相を１８０°反転するとともに増幅するか、
    または、前記第５信号の位相を１８０°反転させた信号から前記第４信号の位相を１８０°反転させた信号をベクトル減算するとともに増幅するか、
    または、前記第４信号の位相を１８０°反転させた信号から前記第５信号の位相を１８０°反転させた信号をベクトル減算し、位相を１８０°反転するとともに増幅するか、
    または、前記第５信号の位相を１８０°反転させた信号と前記第４信号とをベクトル加算するとともに増幅するか、
    または、前記第４信号の位相を１８０°反転させた信号と前記第５信号とをベクトル加算し、位相を１８０°反転するとともに増幅することによって得られる第６信号と、
    前記第５信号から前記第４信号をベクトル減算するとともに増幅するか、
    または、前記第４信号から前記第５信号をベクトル減算し、位相を１８０°反転するとともに増幅するか、
    または、前記第４信号の位相を１８０°反転させた信号から前記第５信号の位相を１８０°反転させた信号をベクトル減算するとともに増幅するか、
    または、前記第５信号の位相を１８０°反転させた信号から前記第４信号の位相を１８０°反転させた信号をベクトル減算し、位相を１８０°反転するとともに増幅するか、
    または、前記第４信号の位相を１８０°反転させた信号と前記第５信号とをベクトル加算するとともに増幅するか、
    または、前記第５信号の位相を１８０°反転させた信号と前記第４信号とをベクトル加算し、位相を１８０°反転するとともに増幅することによって得られる第７信号とを出力し、
    前記第２信号および前記第６信号が前記第１の加算回路に入力され、
    前記第３信号および前記第７信号が前記第２の加算回路に入力され、
    前記可変利得増幅部の利得が、前記第１信号の振幅の増減と逆に増減するように制御されることを特徴とする定包絡線信号生成回路。
  2. 　前記可変利得増幅部は、入力された複数の信号をベクトル加算またはベクトル減算するベクトル演算回路と、可変利得増幅回路とを少なくとも有することを特徴とする請求項１に記載の定包絡線信号生成回路。
  3. 　請求項１に記載の定包絡線信号生成回路と、
    前記第４信号を増幅することによって第８信号を生成して出力する第１の増幅器と、
    前記第５信号を増幅することによって第９信号を生成して出力する第２の増幅器と、
    前記第８信号および前記第９信号をベクトル加算することによって第１０信号を生成して出力する第３の加算回路とを少なくとも有することを特徴とする増幅回路。
  4. 　送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有することを特徴とする送信装置。
  5. 　送信回路と、請求項３に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有することを特徴とする通信装置。
PCT/JP2012/052811 2011-02-25 2012-02-08 定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置 WO2012114867A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011040082 2011-02-25
JP2011-040082 2011-02-25

Publications (1)

Publication Number Publication Date
WO2012114867A1 true WO2012114867A1 (ja) 2012-08-30

Family

ID=46720652

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/052811 WO2012114867A1 (ja) 2011-02-25 2012-02-08 定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置

Country Status (1)

Country Link
WO (1) WO2012114867A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03232305A (ja) * 1990-02-07 1991-10-16 Fujitsu Ltd 定振幅波合成形増幅器
WO2010016444A1 (ja) * 2008-08-07 2010-02-11 京セラ株式会社 電力増幅装置ならびにそれを用いた送信装置および通信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03232305A (ja) * 1990-02-07 1991-10-16 Fujitsu Ltd 定振幅波合成形増幅器
WO2010016444A1 (ja) * 2008-08-07 2010-02-11 京セラ株式会社 電力増幅装置ならびにそれを用いた送信装置および通信装置

Similar Documents

Publication Publication Date Title
JPH0495409A (ja) 増幅器
US8588337B2 (en) Vector modulator
US20140191789A1 (en) Vector Generator Using Octant Symmetry
US8344781B2 (en) Power amplification device, and transmission device and communication device using same
CN101485097B (zh) 发送电路及通信设备
WO2010013514A1 (ja) 電力増幅装置ならびにそれを用いた送信装置および通信装置
MD3461F1 (en) Admittance converter
TW200939616A (en) Power amplifier and communication apparatus
US20160357088A1 (en) System and method for optical signal quadrature separation
TW201001900A (en) Quadrature mixer circuit
JP2006339888A (ja) 高周波増幅回路
US9178541B2 (en) Cartesian digital power amplifier using coordinate rotation
JP2014096725A (ja) ベクトル合成形移相器
JP4310476B2 (ja) 変調増幅回路
WO2012114867A1 (ja) 定包絡線信号生成回路ならびにそれを用いた増幅回路，送信装置および通信装置
JP5258540B2 (ja) 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置
US9166577B2 (en) Modulation through differentially delayed clocks
JP2009182900A (ja) 電力増幅装置及び通信装置
KR20110081496A (ko) 시간지연기와 위상변위기를 이용한 벡터 모듈레이터
JP2012195914A (ja) 時間遅延器及び移相器を用いたベクトルモジュレータ
JP2006203271A (ja) 歪み発生回路および高周波回路
JP2013115498A (ja) 増幅回路ならびにそれを用いた受信回路，受信装置および通信装置
JP2013012838A (ja) 信号変換回路，増幅回路，送信装置および通信装置
TW201421898A (zh) 具有ｉｑ增益相位校正電路的混頻器
KR20110081491A (ko) 인버터 및 위상변위기를 이용한 벡터 모듈레이터

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12750248

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12750248

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP