JP5258540B2 - 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置 - Google Patents

加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置 Download PDF

Info

Publication number
JP5258540B2
JP5258540B2 JP2008326979A JP2008326979A JP5258540B2 JP 5258540 B2 JP5258540 B2 JP 5258540B2 JP 2008326979 A JP2008326979 A JP 2008326979A JP 2008326979 A JP2008326979 A JP 2008326979A JP 5258540 B2 JP5258540 B2 JP 5258540B2
Authority
JP
Japan
Prior art keywords
signal
output signal
input
frequency
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008326979A
Other languages
English (en)
Other versions
JP2010153967A (ja
Inventor
泰彦 福岡
昭 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008326979A priority Critical patent/JP5258540B2/ja
Priority to US13/141,956 priority patent/US8351881B2/en
Priority to PCT/JP2009/071304 priority patent/WO2010074069A1/ja
Publication of JP2010153967A publication Critical patent/JP2010153967A/ja
Application granted granted Critical
Publication of JP5258540B2 publication Critical patent/JP5258540B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0294Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using vector summing of two or more constant amplitude phase-modulated signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、加算回路およびそれを用いた電力増幅器ならびにそれを用いた送信装置および通信装置に関するものであり、特に、2つの高周波信号を加算することが可能な加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置に関するものである。
複数の信号の加算信号を得るための加算回路として、オペアンプを用いた加算回路が広く用いられている(例えば、特許文献1参照。)。
特開平6−51002
しかしながら、オペアンプを用いた加算回路は、オペアンプ内にあるトランジスタの持つ寄生容量と帰還抵抗の積によって決まる最大動作周波数までしか使用できないため、高周波領域では使用することができないという問題があった。
本発明はこのような問題点に鑑みて案出されたものであり、その目的は、高周波領域において、2つのベクトル信号を加算することが可能な加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置を提供することにある。
本発明の加算回路は、入力された第1高周波入力信号および該第1高周波入力信号に周波数が等しい第1基準信号を乗算して第1直流出力信号を出力する第1乗算器と、入力された前記第1高周波入力信号と前記第1基準信号に対して位相が90°だけ進んだ第2基準信号とを乗算して第2直流出力信号を出力する第2乗算器と、入力された前記第1高周波入力信号に周波数が等しい第2高周波入力信号および前記第1基準信号を乗算して第3直流出力信号を出力する第3乗算器と、入力された前記第2高周波入力信号および前記第2基準信号を乗算して第4直流出力信号を出力する第4乗算器と、入力された前記第1直流出力信号および前記第3直流出力信号を加算して第5直流出力信号を出力する第1加算器と、入力された前記第2直流出力信号および前記第4直流出力信号を加算して第6直流出力信号を出力する第2加算器と、入力された前記第5直流出力信号および前記第1基準信号を乗算して第1高周波出力信号を出力する第5乗算器と、入力された前記第6直流出力信号および前記第2基準信号を乗算して第2高周波出力信号を出力する第6乗算器と、前記第5乗算器および前記第6乗算器に接続されて前記第1高周波出力信号および前記第2高周波出力信号が加算された第3高周波出力信号を出力する出力端子とを備えており、前記第1乃至第4の乗算器に高調波抑圧回路が設けられていることを特徴とするものである。
また、本発明の加算回路は、上記構成において、前記第1加算器は、前記第1直流出力信号および前記第3直流出力信号とともに、入力された第1直流補助信号を加算して前記第5直流出力信号を出力し、前記第2加算器は、前記第2直流出力信号および前記第4直流出力信号とともに、入力された第2直流補助信号を加算して前記第6直流出力信号を出力することを特徴とするものである。
本発明の電力増幅回路は、包絡線変動を有する入力信号を2つの定包絡線信号に変換して出力する定包絡線信号生成回路と、入力された前記2つの定包絡線信号をそれぞれ増幅して出力する2つの増幅器と、増幅後の前記2つの定包絡線信号が前記第1高周波入力信号および前記第2高周波入力信号として入力される上記各構成のいずれかの本発明の加算回路とを備えることを特徴とするものである。
本発明の送信装置は、送信回路が上記構成の本発明の電力増幅回路を介してアンテナに接続されていることを特徴とするものである。
本発明の通信装置は、送信回路および受信回路がアンテナに接続されており、前記送信回路と前記アンテナとの間に上記構成の本発明の電力増幅回路が挿入されていることを特徴とするものである。
本発明の加算回路は、第1高周波入力信号および第1高周波入力信号に周波数が等しい第1基準信号を乗算して第1直流出力信号を出力する第1乗算器と、第1高周波入力信号と第1基準信号に対して位相が90°だけ進んだ第2基準信号とを乗算して第2直流出力信号を出力する第2乗算器と、第1高周波入力信号に周波数が等しい第2高周波入力信号および第1基準信号を乗算して第3直流出力信号を出力する第3乗算器と、第2高周波入力信号および第2基準信号を乗算して第4直流出力信号を出力する第4乗算器と、第1直流出力信号および第3直流出力信号を加算して第5直流出力信号を出力する第1加算器と、第2直流出力信号および第4直流出力信号を加算して第6直流出力信号を出力する第2加算器と、第5直流出力信号および第1基準信号を乗算して第1高周波出力信号を出力する第5乗算器と、第6直流出力信号および第2基準信号を乗算して第2高周波出力信号を出力する第6乗算器と、第5乗算器および第6乗算器に接続されて第1高周波出力信号および第2高周波出力信号が加算された第3高周波出力信号を出力する出力端子とを備える。このような構成を備える本発明の加算回路によれば、入力された第1高周波入力信号および第2高周波入力信号のそれぞれを互いに直交する信号の直流成分である2つの直流信号に変換した後に、互いに同相の信号の直流成分である直流信号同士を第1加算器および第2加算器で加算して2つの直流信号を得るとともに、その2つの直流信号を互いに直交する2つの高周波信号に変換した後で合成することにより、第1高周波入力信号および第2高周波入力信号が加算された信号である第3高周波出力信号を得ることができる。よって、第1加算器および第2加算器で加算するのは直流信号であるため、高周波領域でも良好に使用可能な加算回路を得ることができる。
また、本発明の加算回路によれば、第1加算器が、第1直流出力信号および第3直流出力信号とともに、入力された第1直流補助信号を加算して第5直流出力信号を出力し、第2加算器が、第2直流出力信号および第4直流出力信号とともに、入力された第2直流補助信号を加算して第6直流出力信号を出力するときには、第1直流補助信号および第2直流補助信号の電圧を変化させることにより、第3高周波出力信号の振幅および位相を変化させることができるので、第3高周波出力信号の振幅および位相を制御可能な加算回路を得ることができる。
本発明の電力増幅回路によれば、包絡線変動を有する入力信号を2つの定包絡線信号に変換して出力する定包絡線信号生成回路と、入力された2つの定包絡線信号をそれぞれ増幅して出力する2つの増幅器と、増幅後の2つの定包絡線信号が第1高周波入力信号および第2高周波入力信号として入力される前述した本発明の加算回路とを備えることから、増幅器として電力付加効率の高い非線形増幅器を用いることができるので、包絡線変動を有する入力信号を高い電力付加効率で増幅することができるとともに、高周波領域でも使用可能な電力増幅回路を得ることができる。
本発明の送信装置によれば、送信回路が前述した本発明の電力増幅回路を介してアンテナに接続されていることから、高周波領域でも使用可能で電力付加効率が高い本発明の電力増幅回路を用いて送信回路からの包絡線変動を有する送信信号を増幅することができるので、高周波領域でも使用可能で消費電力が小さい送信装置を得ることができる。
本発明の通信装置によれば、送信回路および受信回路がアンテナに接続されており、送信回路とアンテナとの間に前述した本発明の電力増幅回路が挿入されていることから、高周波領域でも使用可能で電力付加効率が高い本発明の電力増幅回路を用いて送信回路からの包絡線変動を有する送信信号を増幅することができるので、高周波領域でも使用可能で消費電力が小さい送信装置を得ることができる。
以下、本発明の加算回路ならびにそれを用いた送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
(実施の形態の第1の例)
図1は本発明の加算回路の実施の形態の一例を模式的に示すブロック図である。
本例の加算回路は、図1に示すように、第1入力端子41,第2入力端子42,第3入力端子43,出力端子44,第1制御端子45,第2制御端子46,第1乗算器11,第2乗算器12,第3乗算器13,第4乗算器14,第5乗算器15,第6乗算器16,第1加算器21,第2加算器22,移相器31および移相器32を備えている。
また、第1入力端子41は第1乗算器11および第2乗算器12に接続されており、第2入力端子42は第3乗算器13および第4乗算器14に接続されており、第3入力端子43は第1乗算器11,第3乗算器13,第5乗算器15および移相器31,32に接続されている。移相器31は第2乗算器12および第6乗算器16に接続されており、移相器32は第4乗算器14に接続されている。第1乗算器11,第3乗算器13および第1制御端子45は第1加算器21に接続されており、第1加算器21は第5乗算器15に接続されている。また、第2乗算器12,第4乗算器14および第2制御端子46は第2加算器22に接続されており、第2加算器22は第6乗算器16に接続されている。そして、第5乗算器15および第6乗算器は出力端子44に接続されている。
次に、本例の加算回路の動作について説明する。本例の加算回路においては、加算すべき第1高周波入力信号Si1および第2高周波入力信号Si2が第1入力端子41および第2入力端子42にそれぞれ入力され、第1基準信号Ref1が第3入力端子43に入力される。第1高周波入力信号Si1は、第1入力端子41を介して第1乗算器11および第2乗算器12に入力され、第2高周波入力信号Si2は、第2入力端子42を介して第3乗算器13および第4乗算器14に入力される。第1基準信号Ref1は、第3入力端子43を介して第1乗算器11および第3乗算器13に入力される。また、第1基準信号Ref1は、移相器31および移相器32に入力され、移相器31および移相器32で移相されて、第1基準信号Ref1よりも移相が90°進んだ第2基準信号Ref2として出力される。第2基準信号Ref2は第2乗算器12および第4乗算器14に入力される。
ここで、第1高周波入力信号Si1,第2高周波入力信号Si2,第1基準信号Ref1および第2基準信号Ref2は互いに周波数が等しい信号であり、例えば、第1高周波入力信号Si1=A(t)cos(ωt+θ(t)),第2高周波入力信号Si2=B(t)cos(ωt+θ(t)),第1基準信号Ref1=cosωt,第2基準信号Ref2=sinωtと記述することができる。なお、A(t)は第1高周波入力信号Si1の振幅の時間関数,θ(t)は入第1高周波入力信号Si1の位相の時間関数,B(t)は第2高周波入力信号Si2の振幅の時間関数,θ(t)は第2高周波入力信号Si2の位相の時間関数である。
第1乗算器11は、入力された第1高周波入力信号Si1および第1基準信号Ref1を乗算して、(1/2)A(t)(cos(2ωt+θ(t))+cos(θ(t)))を得るが、第1乗算器11内のキャパシタを用いた高調波抑圧回路によって高調波成分が除去されて、第1乗算器11から第1直流出力信号Sd1=(1/2)A(t)cos(θ(t))が出力される。また、第2乗算器12は、入力された第1高周波入力信号Si1および第2基準信号Ref2を乗算して、(1/2)A(t)(sin(2ωt+θ(t))−sin(θ(t)))を得るが、第2乗算器12内のキャパシタを用いた高調波抑圧回路によって高調波成分が除去されて、第2乗算器12から第2直流出力信号Sd2=(−1/2)A(t)sin(θ(t))が出力される。このようにして、第1高周波入力信号Si1は第1基準信号Ref1を基準として2つの直流信号に分解される。
同様に、第3乗算器13は、入力された第2高周波入力信号Si2および第1基準信号Ref1を乗算して、(1/2)B(t)(cos(2ωt+θ(t))+cos(θ(t)))を得るが、第3乗算器13内のキャパシタを用いた高調波抑圧回路によって高調波成分が除去されて、第3乗算器13から第3直流出力信号Sd3=(1/2)B(t)cos(θ(t))が出力される。また、第4乗算器14器は、入力された第2高周波入力信号Si2および第2基準信号Ref2を乗算して、(1/2)B(t)(sin(2ωt+θ(t))−sin(θ(t)))を得るが、第4乗算器14内のキャパシタを用いた高調波抑圧回路によって高調波成分が除去されて、第4乗算器14から第4直流出力信号Sd4=(−1/2)B(t)sin(θ(t))が出力される。このようにして、第2高周波入力信号Si2は第1基準信号Ref1を基準として2つの直流信号に分解される。
そして、第1直流出力信号Sd1および第3直流出力信号Sd3は第1加算器21に入力され、第2直流出力信号Sd2および第4直流出力信号Sd4は第2加算器22に入力される。第1加算器21は入力された第1直流出力信号Sd1および第3直流出力信号Sd3を加算して第5直流出力信号Sd5を出力し、第2加算器22は入力された第2直流出力信号Sd2および第4直流出力信号Sd4を加算して第6直流出力信号Sd6を出力する。ここで、第1加算器21および第2加算器22は、それぞれ直流電圧を加算するだけなので、例えば、通常のオペアンプを用いた利得一定の加算器を用いることができる。
次に、第5直流出力信号Sd5は第1基準信号Ref1とともに第5乗算器15に入力され、第6直流出力信号Sd6は第2基準信号Ref2とともに第6乗算器16に入力される。第5乗算器15は、入力された第5直流出力信号Sd5および第1基準信号Ref1を乗算して第1高周波出力信号So1を出力し、第6乗算器16は、入力された第6直流出力信号Sd6および第2基準信号Ref2を乗算して第2高周波出力信号So2を出力する。ここで、第1高周波出力信号So1は、第1高周波入力信号Si1および第2高周波入力信号Si2がベクトル加算された信号における第1基準信号Ref1と同相の信号になっており、第2高周波出力信号So2は、第1高周波入力信号Si1および第2高周波入力信号Si2がベクトル加算された信号における第1基準信号Ref1に直交する信号になっている。すなわち、第1高周波出力信号So1および第2高周波出力信号So2は互いに直交する信号になっている。
そして、第1高周波出力信号So1および第2高周波出力信号So2は合成されて出力端子44から第3高周波出力信号So3として出力される。このようにして、第1高周波入力信号Si1および第2高周波入力信号Si2がベクトル加算された信号である第3高周波出力信号So3を得ることができる。なお、本例の加算回路において、第1〜第6乗算器11〜16としては、例えばギルバートセル型ミキサ等のミキサ用いることができる。
このような構成を備える本発明の加算回路によれば、入力された第1高周波入力信号Si1および第2高周波入力信号Si2のそれぞれを、互いに直交する信号の直流成分である2つの直流信号に変換した後に、互いに同相の信号の直流成分である直流信号同士を第1加算器21および第2加算器22で加算して2つの直流信号を得るとともに、その2つの直流信号を互いに直交する2つの高周波信号に変換した後で合成することにより、第1高周波入力信号Si1および第2高周波入力信号Si2がベクトル加算された信号である第3高周波出力信号So3を得ることができる。よって、第1加算器21および第2加算器22で加算するのは直流信号であるため、高周波領域でも良好に使用可能な加算回路を得ることができる。また、出力端子44と第1入力端子41および第2入力端子42との間にそれぞれ2つの乗算器が配置されていることから、出力端子44から第1入力端子41および第2入力端子42をみたインピーダンスが十分に高くなるので、第1入力端子41および第2入力端子42に接続される外部回路のインピーダンスに左右されることなく、良好に第1高周波入力信号Si1および第2高周波入力信号Si2をベクトル加算することができる。
また、本例の加算回路においては、第1制御端子45が第1加算器21に接続されており、第1制御端子45を介して第1直流補助信号Sa1が第1加算器21に入力される。また、第2制御端子46が第2加算器22に接続されており、第2制御端子46を介して第2直流補助信号Sa2が第2加算器22に入力される。そして、第1加算器21は、第1直流出力信号Sd1,第3直流出力信号Sd3および第1直流補助信号Sa1を加算して第5直流出力信号Sd5を出力し、第2加算器22は、第2直流出力信号Sd2,第4直流出力信号Sd4および第2直流補助信号Sa2a1を加算して第6直流出力信号Sd6を出力する。
このような構成を備える本例の加算回路によれば、第1直流補助信号Sa1および第2直流補助信号Sa2の電圧を変化させることにより、第1直流出力信号Sd1および第2直流出力信号Sd2の電圧を変化させることができ、これによって、第1高周波出力信号So1および第2高周波出力信号So2の振幅を変化させることができる。すなわち、第1直流補助信号Sa1および第2直流補助信号Sa2によって、第3高周波出力信号So3を構成する2つの直交成分である第1高周波出力信号So1および第2高周波出力信号So2の振幅を個別に制御することができるので、第3高周波出力信号So3の振幅および位相を任意に制御することが可能になる。これにより、例えば第3高周波出力信号So3の誤差補正を容易に行なうことができる。
(実施の形態の第2の例)
図2は本発明の電力増幅回路の実施の形態の一例を模式的に示すブロック図である。
本例の電力増幅回路は、図2に示すように、包絡線変動を有する入力信号Siを第1定包絡線信号Sc1および第2定包絡線信号Sc2に変換して出力する定包絡線信号生成回路71と、入力された2つの定包絡線信号をそれぞれ増幅して出力する2つの増幅器72,73と、増幅後の2つの定包絡線信号が第1高周波入力信号Si1および第2高周波入力信号Si2として入力されて第3高周波出力信号So3を出力信号として出力する本発明の加算回路74とを備えている。
本例の電力増幅回路はLINC(Linear Amplification with Nonlinear Component)方式の電力増幅回路であり、定包絡線信号生成回路71としては、LINC方式の電力増幅回路において包絡線変動を有する入力信号を2つの定包絡線信号に変換するのに用いられる種々の定包絡線信号生成回路を用いることができる。増幅器72,73としては、一般的な非線形増幅器を用いることができる。
本例の電力増幅回路によれば、増幅器72,73として電力付加効率の高い非線形増幅器を用いることができるので、包絡線変動を有する入力信号を高い電力付加効率で増幅することができる。また、高周波領域でも良好に使用可能であるとともに出力信号の誤差補正が容易な本発明の加算回路74を用いていることから、高周波領域でも良好に使用可能であるとともに、出力信号の誤差補正が容易な電力増幅回路を得ることができる。
(実施の形態の第3の例)
図3は本発明の加算回路を用いた送信装置の構成例を示すブロック図である。
本例の送信装置は、図3に示すように、送信回路81が本発明の電力増幅回路70を介してアンテナ82に接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、高周波領域で良好に使用できるとともに電力付加効率が高い本発明の電力増幅回路70を用いて増幅することができるので、高周波領域で良好に使用できるとともに消費電力が小さい送信装置を得ることができる。
(実施の形態の第4の例)
図4は本発明の加算回路を用いた通信装置の構成例を示すブロック図である。
本例の通信装置は、図4に示すように、送信回路81および受信回路83がアンテナ82に接続されており、送信回路81とアンテナ82との間に本発明の電力増幅回路70が挿入されている。また、アンテナ82と電力増幅回路70および受信回路83との間にはアンテナ共用回路84が挿入されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された包絡線変動を有する送信信号を、高周波領域で良好に使用できるとともに電力付加効率が高い本発明の電力増幅回路70を用いて増幅することができるので、高周波領域で良好に使用できるとともに消費電力が小さい通信装置を得ることができる。
(変形例)
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良が可能である。
例えば、前述した実施の形態の第1の例の加算回路においては、第1基準信号Ref1を第1移相器31および第2移相器32を用いて第2基準信号Ref2に変換する例を示したが、第1基準信号Ref1および第2基準信号Ref2が別々に入力されるようにしてもよく、この場合には、第1移相器31および第2移相器32は不要である。また、第3高周波出力信号So3の誤差補正等が不要な場合には、第1制御端子45および第2制御端子46は不要である。
また、前述した実施の形態の第1の例の加算回路においては、第1〜第6乗算器11〜16内にキャパシタで構成した図示せぬ高調波抑圧回路を設けた例を示したが、例えば第1〜第6乗算器11〜16と第1,第2加算器21,22との間等の加算回路内の他の場所に高調波抑圧回路を設けてもよい
次に、本発明の加算回路の具体例について説明する。
図1に示した実施の形態の第1の例の加算回路から第1制御端子45,第2制御端子46およびこれらと第1加算器21,第2加算器22とを接続する配線を取り除いた回路の動作をシミュレーションによって確認した。第1高周波入力信号Si1,第2高周波入力信号Si2および第1基準信号Ref1の周波数は1GHzとした。
図5はそのシミュレーション結果を示す図であり、m1が第1高周波入力信号Si1,m3が第2高周波入力信号Si2,m2が第3高周波出力信号So3を示しており、それぞれ振幅および位相をベクトル表示している。図5に示す図において、第1高周波入力信号Si1は振幅が210.8mVで位相が120°,第2高周波入力信号Si2は振幅が210.8mVで位相が0°,第3高周波出力信号So3は振幅が199.5mVで位相が60°であり、第1高周波入力信号Si1および第2高周波入力信号Si2が精度良くベクトル加算されて第3高周波出力信号So3が得られていることがわかる。これにより本発明の有効性が確認できた。
本発明の加算回路の実施の形態の一例を模式的に示すブロック図である。 本発明の加算回路を用いた電力増幅回路の実施の形態の一例を模式的に示すブロック図である。 本発明の電力増幅回路を用いた送信装置の実施の形態の一例を模式的に示すブロック図である。 本発明の電力増幅回路を用いた通信装置の実施の形態の一例を模式的に示すブロック図である。 本発明の加算回路のシミュレーション結果を示す図である。
符号の説明
11:第1乗算器
12:第2乗算器
13:第3乗算器
14:第4乗算器
15:第5乗算器
16:第6乗算器
21:第1加算器
22:第2加算器
44:出力端子44

Claims (5)

  1. 入力された第1高周波入力信号および該第1高周波入力信号に周波数が等しい第1基準信号を乗算して第1直流出力信号を出力する第1乗算器と、
    入力された前記第1高周波入力信号と前記第1基準信号に対して位相が90°だけ進んだ第2基準信号とを乗算して第2直流出力信号を出力する第2乗算器と、
    入力された前記第1高周波入力信号に周波数が等しい第2高周波入力信号および前記第1基準信号を乗算して第3直流出力信号を出力する第3乗算器と、
    入力された前記第2高周波入力信号および前記第2基準信号を乗算して第4直流出力信号を出力する第4乗算器と、
    入力された前記第1直流出力信号および前記第3直流出力信号を加算して第5直流出力信号を出力する第1加算器と、
    入力された前記第2直流出力信号および前記第4直流出力信号を加算して第6直流出力信号を出力する第2加算器と、
    入力された前記第5直流出力信号および前記第1基準信号を乗算して第1高周波出力信号を出力する第5乗算器と、
    入力された前記第6直流出力信号および前記第2基準信号を乗算して第2高周波出力信号を出力する第6乗算器と、
    前記第5乗算器および前記第6乗算器に接続されて前記第1高周波出力信号および前記第2高周波出力信号が加算された第3高周波出力信号を出力する出力端子とを備えており、前記第1乃至第4の乗算器に高調波抑圧回路が設けられていることを特徴とする加算回路。
  2. 前記第1加算器は、前記第1直流出力信号および前記第3直流出力信号とともに、入力された第1直流補助信号を加算して前記第5直流出力信号を出力し、
    前記第2加算器は、前記第2直流出力信号および前記第4直流出力信号とともに、入力された第2直流補助信号を加算して前記第6直流出力信号を出力することを特徴とする請求項1に記載の加算回路。
  3. 包絡線変動を有する入力信号を2つの定包絡線信号に変換して出力する定包絡線信号生成回路と、入力された前記2つの定包絡線信号をそれぞれ増幅して出力する2つの増幅器と、増幅後の前記2つの定包絡線信号が前記第1高周波入力信号および前記第2高周波入力信号として入力される請求項1または請求項2に記載の加算回路とを備えることを特徴とする電力増幅回路。
  4. 送信回路が請求項3に記載の電力増幅回路を介してアンテナに接続されていることを特徴とする送信装置。
  5. 送信回路および受信回路がアンテナに接続されており、前記送信回路と前記アンテナとの間に請求項3に記載の電力増幅回路が挿入されていることを特徴とする通信装置。
JP2008326979A 2008-12-24 2008-12-24 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置 Expired - Fee Related JP5258540B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008326979A JP5258540B2 (ja) 2008-12-24 2008-12-24 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置
US13/141,956 US8351881B2 (en) 2008-12-24 2009-12-22 Addition circuit, power amplifier circuit using same, and transmission device and communication device using the power amplifier circuit
PCT/JP2009/071304 WO2010074069A1 (ja) 2008-12-24 2009-12-22 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008326979A JP5258540B2 (ja) 2008-12-24 2008-12-24 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置

Publications (2)

Publication Number Publication Date
JP2010153967A JP2010153967A (ja) 2010-07-08
JP5258540B2 true JP5258540B2 (ja) 2013-08-07

Family

ID=42287678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008326979A Expired - Fee Related JP5258540B2 (ja) 2008-12-24 2008-12-24 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置

Country Status (3)

Country Link
US (1) US8351881B2 (ja)
JP (1) JP5258540B2 (ja)
WO (1) WO2010074069A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680454B2 (en) * 2014-10-28 2017-06-13 Mediatek Inc. Frequency tripler and local oscillator generator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199284B2 (ja) * 1992-07-29 2001-08-13 日置電機株式会社 電力測定値の加算回路
US5535247A (en) * 1993-09-24 1996-07-09 Motorola, Inc. Frequency modifier for a transmitter
US5574747A (en) * 1995-01-04 1996-11-12 Interdigital Technology Corporation Spread spectrum adaptive power control system and method
DE10012539C2 (de) * 2000-03-15 2003-04-10 Fraunhofer Ges Forschung I/Q-Modulator mit Trägervorverzerrung
KR100421139B1 (ko) * 2000-10-05 2004-03-04 삼성전자주식회사 시분할 듀플렉싱 부호분할다중접속 이동통신시스템을 위한타임 스위치드 전송 다이버시티 장치 및 방법
US7460614B2 (en) * 2003-06-25 2008-12-02 Interdigital Technology Corporation Method and system for adjusting the amplitude and phase characteristics of real and imaginary signal components of complex signals processed by an analog radio transmitter
JP2005151543A (ja) 2003-10-20 2005-06-09 Matsushita Electric Ind Co Ltd 増幅回路
JP4298468B2 (ja) * 2003-10-31 2009-07-22 シャープ株式会社 周波数変換回路、無線周波受信機、および無線周波トランシーバ
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
JP2007150905A (ja) * 2005-11-29 2007-06-14 Japan Radio Co Ltd Linc増幅器
WO2008093404A1 (ja) * 2007-01-30 2008-08-07 Panasonic Corporation 送信回路、無線基地局装置、及び無線端末装置

Also Published As

Publication number Publication date
JP2010153967A (ja) 2010-07-08
US20110256839A1 (en) 2011-10-20
WO2010074069A1 (ja) 2010-07-01
US8351881B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
JP4646987B2 (ja) 送信回路、及びそれを用いた通信機器
US8180304B2 (en) Efficient power amplifier
JP4786644B2 (ja) 歪補償装置
JP4802190B2 (ja) ポーラ変調送信回路及び通信機器
JP2007300400A (ja) 送信回路、送信方法、及びそれを用いた通信機器
KR101613012B1 (ko) 증폭 장치
KR20060021290A (ko) 송신기용 전력 제어
EP2056479A1 (en) Transmission circuit and communication apparatus
JP5086436B2 (ja) 電力増幅装置ならびにそれを用いた送信装置および通信装置
JP4704936B2 (ja) プリディストータ
JP6557874B2 (ja) 無線通信装置および無線通信方法
JP5258540B2 (ja) 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置
JP2014003490A (ja) 増幅装置および増幅方法
JP4638268B2 (ja) 歪み補償装置及び無線通信装置
JP2006279130A (ja) 変調増幅回路
JP2006129402A (ja) 増幅回路及び送信機
EP2719072A1 (en) High output power digital tx
JP2009284174A (ja) 送信回路、電力制御方法およびコンピュータプログラム
US20130162350A1 (en) Power amplifier
JP6155636B2 (ja) 無線通信装置、信号調整回路、及び信号調整方法
KR100939882B1 (ko) 왜곡 보상 장치
JP2010273117A (ja) 増幅器
US20110223871A1 (en) Adder, and power combiner, quadrature modulator, quadrature demodulator, power amplifier, transmitter and wireless communicator using same
US20240297622A1 (en) Local oscillator clock shaping for pre-distortion
WO2012114867A1 (ja) 定包絡線信号生成回路ならびにそれを用いた増幅回路,送信装置および通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees