WO2009139205A1 - 表示装置、及びテレビ受信装置 - Google Patents

表示装置、及びテレビ受信装置 Download PDF

Info

Publication number
WO2009139205A1
WO2009139205A1 PCT/JP2009/052643 JP2009052643W WO2009139205A1 WO 2009139205 A1 WO2009139205 A1 WO 2009139205A1 JP 2009052643 W JP2009052643 W JP 2009052643W WO 2009139205 A1 WO2009139205 A1 WO 2009139205A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate signal
signal line
electrode
pixel electrodes
display device
Prior art date
Application number
PCT/JP2009/052643
Other languages
English (en)
French (fr)
Inventor
直 山田
俊英 津幡
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2010511907A priority Critical patent/JP5089773B2/ja
Priority to US12/990,872 priority patent/US20110058110A1/en
Priority to CN2009801169207A priority patent/CN102027407B/zh
Priority to BRPI0912562A priority patent/BRPI0912562A2/pt
Priority to RU2010145913/28A priority patent/RU2471217C2/ru
Publication of WO2009139205A1 publication Critical patent/WO2009139205A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

本発明の表示装置10は、複数のゲート信号線45と、前記ゲート信号線45と交わる方向に延設される複数のデータ信号線43と、これらに囲まれてなる画素電極41と、前記画素電極41と保持容量を形成する保持容量配線46と、前記画素電極41と対向する形で設けられる共通電極36と、を備え、前記ゲート信号線45又は前記保持容量配線46上には、隣り合う前記画素電極41,41間に間在する形で導電部48が設けられ、前記導電部48は、前記画素電極41とは電気的に絶縁されている一方、前記ゲート配線45、前記保持容量配線46、及び前記共通電極36のうち少なくともいずれか1つと電気的に接続されていることを特徴とする。

Description

表示装置、及びテレビ受信装置
 本発明は、表示装置、及びテレビ受信装置に関する。
 従来、格子状に複数のゲート信号線と複数のデータ信号線とが延設され、両信号線に囲まれる形でスイッチング素子を介してデータ信号線からデータ信号が供給される画素電極が設けられてなる、いわゆるアクティブマトリクス型の液晶表示装置が知られている。かかる液晶表示装置においては、直流電圧を印加すると電気化学反応によって液晶素子が劣化するため、長寿命で駆動を行うためにはデータ信号の印加電圧の極性を周期的に反転させる交流駆動(以下、反転駆動ともいう)を行うことが好ましい。
 しかしながら、アクティブマトリクス型の液晶表示装置において、1フレーム毎に反転駆動を行うと、液晶誘電率の異方性、ゲート信号線とデータ信号線との間に形成された寄生容量に起因する画素電位の変動等により、輝度変動が生じ、表示ムラやチラツキとして視認されるという課題があった。かかる課題を解決するために、複数のゲート信号線を第1グループと第2グループとに分け、第1グループに属する全てのゲート信号線を選択した後に、第2グループに属する全てのゲート信号線を選択し、第1グループの選択期間に第1極性の信号電圧をデータ信号線に供給し、第2グループの選択期間に第1極性とは異なる第2極性の信号電圧をデータ信号線に供給する駆動方法等、種々の反転駆動方式が検討されている(例えば特許文献1参照)。
特開平11-352938号公報
(発明が解決しようとする課題)
 しかしながら、上記特許文献1に開示の駆動方法においても、表示ムラを完全に抑止することは困難であり、その一因として、隣り合う画素電極間に形成される寄生容量の影響が考えられる。寄生容量が形成された画素電極間においては、当該寄生容量を通じてそれぞれの画素電極が互いに電気的に影響を及ぼし合い、意図しない電圧変化を生じ得る。例えば、特許文献1に開示のように、ゲート信号線のグループ毎にデータ信号の極性を反転させて液晶表示装置の駆動を行う場合に、画素電極間に寄生容量が形成されていると、この極性の反転に伴い、両グループの境界に位置する各画素のうち、一方の画素を構成する画素電極の電圧が増大又は減少する場合がある。このような電圧の変化は、表示画像の明度に影響を与えるため、表示ムラが生じるおそれがある。
 本発明は、上記のような事情に基づいてなされたものであって、駆動信号の電圧極性を周期的に反転させて駆動する場合においても、表示ムラが生じ難く高い表示品質を確保した表示装置を提供することを目的としている。また、そのような表示装置を備えたテレビ受信装置を提供することを目的とする。
(課題を解決するための手段)
 上記課題を解決するために、本発明の表示装置は、ゲート信号が供給される複数のゲート信号線と、前記ゲート信号線と交わる方向に延設され、データ信号が供給される複数のデータ信号線と、前記ゲート信号線と前記データ信号線との交差部近傍に配されるスイッチング素子と、前記スイッチング素子と接続される画素電極と、前記画素電極と保持容量を形成する保持容量配線と、前記画素電極と対向する形で設けられ、当該画素電極との間に電圧を印加可能な共通電極と、を備え、隣り合う前記画素電極間には導電部が設けられており、前記導電部は、前記画素電極とは電気的に絶縁されている一方、前記ゲート配線、前記保持容量配線、及び前記共通電極のうち少なくともいずれか1つと電気的に接続されていることを特徴とする。
 このような構成によれば、ゲート信号線又は保持容量配線上において、隣り合う画素電極間に間在する形で設けられた導電部が、これら画素電極間に寄生容量が形成されることを抑制可能なシールド電極として機能するため、画素電極において意図しない電圧の変化を抑制することが可能となる。
 当該表示装置においては、ゲート信号及びデータ信号により印加された所定の電圧が、スイッチング素子を介して画素電極に供給される。電圧が印加された画素電極では、隣り合う画素電極間に寄生容量が形成される場合がある。寄生容量が形成された画素電極間においては、当該寄生容量を通じてそれぞれの画素電極が互いに電気的に影響を及ぼし合い、意図しない電圧変化を生じ得る。例えば、データ信号の基準電圧に対する電圧極性を、隣り合う配線毎や隣り合う画素毎に反転させて当該表示装置の駆動を行う場合に、画素電極間に寄生容量が形成されていると、この電圧極性の反転に伴い一方の画素電極の電圧が増大又は減少する場合がある。このような電圧の変化は、表示画像の明度に影響を与えるため、表示ムラが生じるおそれがある。
 かかる電圧変化を抑制するために、本発明の構成においては、隣り合う画素電極間に導電部を設けるものとすることで、画素電極間に寄生容量を形成し難いものとしている。具体的には、導電部は、画素電極とは電気的に絶縁される一方、ゲート配線、保持容量配線、及び共通電極のうち少なくともいずれか1つと電気的に接続されているため、画素電極間に生じ得る容量をゲート配線、保持容量配線、及び共通電極のいずれかに逃がすことが可能とされる。これにより、隣り合う画素電極間に寄生容量が形成され難く、画素電極において意図しない電圧の変化を抑制することができるため、表示ムラを抑制し高い表示品質を確保することが可能となる。
 また、本発明の表示装置において、複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、前記ブロックの各々における前記データ信号の基準電圧に対する電圧極性が、隣り合う前記ブロック間で異なるものとすることができる。
 つまり、複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、前記ブロックの各々における前記ゲート信号線に接続された前記スイッチング素子を駆動する期間内において供給される前記データ信号の基準電圧に対する電圧極性が、隣り合う前記ブロック間で異なるものとすることができる。
 この場合、第1のブロックに供給される最後のデータ信号から、これと隣り合う第2のブロックに供給される最初のデータ信号にかけて、その電圧極性が変化(反転)することが生じ得る。ここで、第1のブロックにおける画素の書き込みが終了した後、電圧極性が反転されたデータ信号が第2のブロックに供給された時に、仮に画素電極間に寄生容量が形成されていると、第1のブロックのうち第2のブロックと隣り合う画素電極に供給された電圧が、当該第2のブロックの異なる極性の電圧に引きずられる形で変化する場合がある。これにより、当該電圧が変化した画素と、その周囲の画素との間で電圧差が生じるため、表示ムラ、特にブロック間の筋状のムラが生じるおそれがある。
 このような駆動構成の場合において、本発明の構成によれば、隣り合う画素電極間に間在する導電部により、これら画素電極間における寄生容量の形成を抑制することが可能となる。その結果、ブロック間でデータ信号の電圧極性を変化させた場合にも、各画素において意図しない電圧変化が生じ難く、ムラの発生を抑制する効果を発揮することが可能となる。
 また、本発明の表示装置において、複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、前記ブロックの各々において、偶数番目の前記ゲート信号線を先に走査し奇数番目の前記ゲート信号線を後に走査するか、又は、奇数番目の前記ゲート信号線を先に走査し偶数番目の前記ゲート信号線を後に走査するか、のどちらかとされ、前記偶数番目の前記ゲート信号線に対応する前記データ信号の基準電圧に対する電圧極性と、前記奇数番目の前記ゲート信号線に対応する前記データ信号の基準電圧に対する電圧極性とが異なるものとすることができる。
 つまり、複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、前記ブロックの各々において、偶数番目の前記ゲート信号線を先に走査し奇数番目の前記ゲート信号線を後に走査するか、又は、奇数番目の前記ゲート信号線を先に走査し偶数番目の前記ゲート信号線を後に走査するか、のどちらかの制御がなされ、前記偶数番目の前記ゲート信号線に接続された前記スイッチング素子を駆動する期間内において供給される前記データ信号の基準電圧に対する電圧極性と、前記奇数番目の前記ゲート信号線に接続された前記スイッチング素子を駆動する期間内において供給される前記データ信号の基準電圧に対する電圧極性とが異なるものとすることができる。
 この場合、偶数番目のゲート信号線に対応するデータ信号と、奇数番目のゲート信号線に対応するデータ信号との切り替わりの際に、これらデータ信号の電圧極性が変化(反転)することが生じ得る。ここで、例えば先に走査された偶数番目のゲート信号線群に対応する画素の書込みが終了した後、電圧極性が反転されたデータ信号が奇数番目のゲート信号線群に対応する画素に供給されたときに、仮に画素電極間に寄生容量が形成されていると、偶数番目のゲート信号線に対応する画素電極の電圧が、奇数番目のゲート信号線に対応する画素電極の異なる電圧極性に引きずられる形で変化する場合がある。さらに、複数のゲート信号線群からなるブロック間でも、先に書込みが終了したブロックの画素電極において、同様の電圧変化が生じる場合がある。その結果、当該電圧が変化した画素と、その周囲の画素との間で電圧差が生じるため、表示ムラ、特にブロック間の筋状のムラが生じるおそれがある。
 このような駆動構成の場合において、本発明の構成によれば、隣り合う画素電極間に間在する導電部により、これら画素電極間における寄生容量の形成を抑制することが可能となる。その結果、配列順の奇数番目と偶数番目との間やブロック間でデータ信号の電圧極性を変化させた場合にも、各画素において意図しない電圧変化が生じ難く、ムラの発生を抑制する効果を発揮することが可能となる。
 また、前記ゲート信号線及び前記データ信号線と、前記画素電極との間には、これらを電気的に絶縁するための層間絶縁膜が形成されており、前記層間絶縁膜は、前記ゲート信号線及びデータ信号線側から、第1層間絶縁膜と、当該第1層間絶縁膜より膜厚が大きい第2層間絶縁膜とが積層されてなるものとすることができる。
 このような構成によれば、第1層間絶縁膜及び第2層間絶縁膜との二重の絶縁膜により、ゲート信号線及びデータ信号線と、画素電極と間に寄生容量が形成されることを抑制することができ、画素電極の電圧によりゲート信号線又はデータ信号線の信号波形が鈍るといった影響を抑制することが可能となる。その一方で、膜厚が大きい二重の絶縁膜を形成することで、ゲート信号線及びデータ信号線と、画素電極との間に寄生容量が形成され難くなることにより、任意の画素電極との間で電場を形成し得る部材が減じることとなり、隣り合う画素電極間に寄生容量が形成され易くなる。さらに、層間絶縁膜を厚膜化して、ゲート信号線及びデータ信号線と画素電極との間の寄生容量を形成され難いものとすることで、画素電極をゲート信号線及びデータ信号線に重畳させて画素電極の大面積化(開口率の増大化)を図る場合にも、隣り合う画素電極同士がより近づくため画素電極間において寄生容量が形成さ形成され易くなる。
 このようなゲート信号線と画素電極との電気的絶縁構成を採用した場合において、本発明の構成によれば、隣り合う画素電極間における寄生容量の形成を抑制することができるため、例えばデータ信号の電圧極性を周期的に変化させた場合にも、各画素において意図しない電圧変化が生じ難く、ムラの発生を抑制する効果を発揮することが可能となる。
 特に、前記第1層間絶縁膜は無機材料により形成される一方、前記第2層間絶縁膜は有機材料により形成されているものとすることができる。
 このように、第1層間絶縁膜に比して膜厚が大きい第2層間絶縁膜を有機材料により形成することで、膜厚制御等を含めた膜設計が容易となり、さらに膜形成の作業を容易に行うことが可能となる。
 また、前記導電部は、前記画素電極間において、前記ゲート信号線又は前記保持容量配線と電気的に接続されているものとすることができる。
 このような構成によれば、導電部と、ゲート信号線又は保持容量配線との電気的接続を形成するために、例えば画素電極が配置されるアクティブ領域の周囲の周辺領域に、改めてこれらの接続部を配置するための領域を設ける必要がなく、狭額縁化に寄与することが可能となる。かかる構成は、隣り合う導電部同士が電気的に絶縁されている場合に特に有効である。
 また、前記導電部は、前記ゲート信号線又は前記保持容量配線と重なる形で、前記画素電極間毎にそれぞれ配設され、前記導電部の各々は、前記ゲート信号線又は前記保持容量配線の延設方向に沿って隣り合うもの同士が電気的に接続されているものとすることができる。
 このような構成によれば、例えばゲート信号線又は保持容量配線が断線した場合においても、導電部が当該ゲート信号線又は保持容量配線の延設方向に沿って電気的に接続されつつ延びるものとされているため、ゲート信号線又は保持容量配線の代替部材として機能し得る断線冗長構造となすことが可能となる。
 また、複数の前記画素電極が配置されたアクティブ領域と、当該アクティブ領域の外側に形成された周辺領域とを有し、前記導電部は、前記周辺領域において、前記ゲート信号線、前記保持容量配線、及び前記共通電極のうち少なくともいずれか1つと電気的に接続されているものとすることができる。
 このような構成は、複数の画素電極が配置されたアクティブ領域において、導電部と、ゲート信号線又は保持容量配線とを電気的に接続するための手段(例えばコンタクトホール)を設けることが可能な領域が存在しない場合に有効である。また、導電部と共通電極とを電気的に接続する場合には、接続構造の単純化のため、上記構成のように、周辺領域において接続することが好適である。
 また、前記導電部は、前記画素電極間毎にそれぞれ配設され、前記導電部の各々は、隣り合う当該導電部同士が電気的に絶縁されているものとすることができる。
 このような構成によれば、各画素電極間のみに互いに電気的に独立した導電部を設けることとなり、各導電部を電気的に接続する部材を必要としないため、コスト削減に寄与することが可能となる。
 また、前記導電部は、前記データ信号線と平面視重畳する部位を有しないものとすることができる。
 このような構成によれば、導電部と、データ信号線との間に電場が形成され難いため、当該データ信号線の電気的負荷を軽減することが可能となる。
 当該表示装置は、一対の基板間に液晶が封入されてなる液晶パネルを備えるものとすることができる。このような表示装置は、液晶表示装置として、種々の用途、例えばテレビやパソコンのデスクトップ画面等に適用でき、特に大型画面用として好適である。
 また、本発明のテレビ受信装置は、上記表示装置を備えることを特徴とする。
 このようなテレビ受信装置によると、表示ムラが抑制された表示装置を用いてなるため、当該テレビ受信装置においてもテレビ画像にムラがない高い表示品質を確保することが可能となる。
(発明の効果)
 本発明の表示装置によれば、駆動信号の電圧極性を周期的に反転させて駆動する場合においても、表示ムラが生じ難く高い表示品質を確保することが可能となる。また、本発明のテレビ受信装置によれば、表示ムラが抑制された表示装置を用いてなるため、テレビ画像にムラがない高い表示品質を確保することが可能となる。
本発明の実施形態1に係るテレビ受信装置の概略構成を示す分解斜視図。 図1のテレビ受信装置に備わる液晶表示装置の概略構成を示す分解斜視図。 図2の液晶表示装置の長辺方向に沿った断面構成を示す断面図。 図2の液晶表示装置に備わる液晶パネルの画面中央側部分の拡大断面図。 図4の液晶パネルに備わるアレイ基板上の配線構成を模式的に示す平面図。 図5の要部拡大平面図。 データ信号の供給態様を説明する図。 液晶パネルにおける隣り合う画素の等価回路を模式的に示す図。 アレイ基板上の配線構成の一変形例を模式的に示す平面図。 アレイ基板上の配線構成の異なる一変形例を模式的に示す平面図。 図10の要部拡大平面図。 液晶パネルの構成の一変形例を示す画素間部分の拡大断面図。 データ信号の供給態様の一変形例を説明する図。 本発明の実施形態2に係る液晶表示装置に備わるアレイ基板上の配線構成を模式的に示す平面図。 図14の要部拡大平面図。 液晶パネルの画面中央側部分の拡大断面図。 液晶パネルにおける隣り合う画素の等価回路を模式的に示す図。 アレイ基板上の配線構成の一変形例を模式的に示す平面図。 アレイ基板上の配線構成の異なる一変形例を模式的に示す平面図。 図19の要部拡大平面図。 液晶パネルの構成の一変形例を示す画面中央側部分の拡大断面図。 アレイ基板上の配線構成の異なる一変形例を模式的に示す平面図。 本発明の実施形態3に係る液晶表示装置に備わるアレイ基板上の配線構成を模式的に示す平面図。 図23の液晶表示装置に備わる液晶パネルの画面中央側部分の拡大断面図。 図24の液晶パネルの画面端部側の拡大断面図。 液晶パネルにおける隣り合う画素の等価回路を模式的に示す図。 アレイ基板上の配線構成の異なる一変形例を模式的に示す平面図。 本発明の実施形態4に係る液晶表示装置に備わるアレイ基板上の配線構成を模式的に示す平面図。 図29の要部拡大平面図。
符号の説明
10…液晶表示装置(表示装置)、11…液晶パネル、36…共通電極、41…画素電極、43…データ信号線、45…ゲート信号線、46…保持容量配線、47…TFT(スイッチング素子)、48…シールド電極(導電部)、50…層間絶縁膜、51…第1層間絶縁膜、52…第2層間絶縁膜、AA…アクティブ領域、NA…周辺領域、TV…テレビ受信装置
 <実施形態1>
 本発明の実施形態1を図1ないし図9によって説明する。本実施形態では、液晶表示装置10を備えるテレビ受信装置TVについて例示する。
 図1は本実施形態に係るテレビ受信装置の概略構成を示す分解斜視図、図2は液晶表示装置の概略構成を示す分解斜視図、図3は図2の液晶表示装置の長辺方向に沿った断面構成を示す断面図である。
 本実施形態に係るテレビ受信装置TVは、図1に示すように、液晶表示装置10と、当該液晶表示装置10を挟むようにして収容する表裏両キャビネットCa,Cbと、電源Pと、テレビ放送などを受信するためのチューナーTと、スタンドSとを備えて構成される。液晶表示装置(表示装置)10は、全体として横長の方形をなし、縦置き状態で収容されている。この液晶表示装置10は、図2に示すように、表示パネルである液晶パネル11と、外部光源であるバックライト装置12とを備え、これらがベゼル13などにより一体的に保持されるようになっている。
 次に、液晶表示装置10を構成する液晶パネル11及びバックライト装置12について説明する(図2及び図3参照)。
 バックライト装置12は、所謂直下型のバックライト装置であって、液晶パネル11のパネル面(すなわち表示面)の背面直下に、当該パネル面に沿って光源(ここでは高圧放電管として冷陰極管17を用いている)を複数具備した構成となっている。
 さらに、バックライト装置12は、上面側に開口部14bを有した略箱型をなすシャーシ14と、シャーシ14の開口部14bを覆うようにして取り付けられる光学部材15(図示下側から順に、拡散板、拡散シート、レンズシート、反射型偏光板)と、光学部材15をシャーシ14に保持するためのフレーム16とを備える。さらに、シャーシ14内には、冷陰極管17と、冷陰極管17をシャーシ14に取り付けるためのランプクリップ18と、冷陰極管17の端部を支持するランプホルダ19と、冷陰極管17群の端部及びランプホルダ19を一括して覆うホルダ20とを備える。なお、当該バックライト装置12においては、冷陰極管17よりも光学部材15側が光出射側となっている。
 シャーシ14は、金属製とされ、矩形状の底板とその各辺から立ち上がる側面とからなる浅い略箱型に形成されている。このシャーシ14には、冷陰極管17の光出射側とは反対側(シャーシ14の底板の内面側)に光反射性に優れた白色の反射シート21が配設され、これにより光反射面が形成されている。
 冷陰極管17は、細長い管状をなしており、その長さ方向(軸方向)をシャーシ14の長辺方向と一致させた状態で、かつ多数本が互いに平行に並んだ状態でシャーシ14内に収容されている(図2参照)。冷陰極管17は、白色を呈する合成樹脂製のランプクリップ18に把持されることで、シャーシ14(反射シート21)との間に僅かな間隙が設けられた状態とされている。冷陰極管17の各端部はランプホルダ19に嵌め込まれ、これらランプホルダ19を被覆するようにホルダ20が取り付けられている。
 続いて、液晶パネル11について説明する。図4は液晶パネルの画面中央側部分の拡大断面図、図5は図4の液晶パネルに備わるアレイ基板上の配線構成を模式的に示す平面図、図6は図5の要部拡大平面図である。
 液晶パネル11は、図4に示すように、一対の横長な矩形状をなす基板31,32と、両基板31,32間に間在し、電圧印加に伴って光学特性が変化する液晶層33とを備えている。また、両基板31,32の外面側(液晶層33とは反対側)には、それぞれ表裏一対の偏光板11a,11bが配されている。
 両基板31,32は、表側(正面側、表示側)がCF基板31とされ、裏側(背面側、バックライト装置12側)がアレイ基板32とされる。アレイ基板32には、透明な(透光性を有する)ガラス基板32aの内面側(液晶層33側、CF基板31との対向面側)に、図5及び図6に示すように、格子状に信号線が延設され、当該信号線に囲まれる形で、矩形をなす画素電極41がマトリクス状に複数配列されている。信号線として、アレイ基板32の列方向(図5及び図6中、縦方向)には、データドライバ42と接続されたデータ信号線43が延設されている。一方、行方向(図5及び図6中、横方向)には、ゲートドライバ44と接続されたゲート信号線45と、画素電極41との間に保持容量を形成する保持容量配線46とが交互に延設されている。本実施形態では、当該ゲート信号線45と保持容量配線46とが、隣り合う画素電極41,41間に配置されている。さらに、各画素電極41にはスイッチング素子であるTFT(Thin Film Transistor)47が接続されている。これらのうち、画素電極41はTFT47のドレイン電極に、データ信号線43はTFT47のソース電極に、ゲート信号線45はTFT47のゲート電極にそれぞれ接続されている。なお、図6において、列方向に隣り合う2つの画素電極41が、当該液晶表示装置10の表示の一画素単位をなしており、これら2つの画素電極41に接続されたTFT47,47は、1本のゲート信号線45と重畳した形で配置されている。また、図5において、複数の画素電極41がマトリクス状に配置された領域は、画像表示が可能なアクティブ領域AA(図中、二点鎖線で囲まれた内側)とされる一方、当該アクティブ領域AAの外側周辺の額縁状の領域は画像表示が不可能な周辺領域NA(図中、二点鎖線で囲まれた外側)とされる。
 一方、CF基板31には、透明な(透光性を有する)ガラス基板31aの内面側(液晶層33側、アレイ基板32との対向面側)のうち、アレイ基板32に形成された各画素電極41と対向する位置に、多数個の着色層34aと遮光層34bとから構成されるカラーフィルタ35が形成されている。着色層34aは、R(赤色),G(緑色),B(青色)の3色が所定位置に配置されており、各着色層34a,34a同士の間に、混色を防ぐための遮光層34bが設けられている。着色層34a及び遮光層34bの表面には、アレイ基板32側の画素電極41と対向し、当該画素電極41との間に電圧を印加可能な共通電極36が設けられている。また、共通電極36の表面には、液晶層33の液晶分子を配向するための配向膜37aが形成されている。
 ところで、アレイ基板32において、各保持容量配線46と重畳する位置には、隣り合う画素電極41,41間に間在する形で、シールド電極(導電部)48が延設されている。シールド電極48は、保持容量配線46に沿って、アクティブ領域AAの両端部に亘るよう延設されている。言い換えれば、隣り合う画素電極41,41間に間在する個々のシールド電極48が、保持容量配線46に沿って電気的に接続された状態とされている。なお、この場合の「隣り合う画素電極」とは、同一のゲート信号線45に接続されたゲート電極によりスイッチングされる画素電極41,41同士ではなく、異なるゲート信号線45,45に接続されたゲート電極によりスイッチングされる画素電極41,41同士のことをいう。つまり、ゲート信号線45を挟んで隣り合う画素電極41,41同士ではなく、保持容量配線46を挟んで隣り合う画素電極41,41同士のことをいう。
 上記した、画素電極41、保持容量配線46、及びシールド電極48の積層構造について、図4を参照しながら詳しく説明する。
 保持容量配線46は、ゲート信号線45(図示せず)と同様に、アレイ基板32のガラス基板32a上に形成され、当該保持容量配線46とガラス基板32aの表面を覆うようにして、ゲート信号線45を周囲部材から電気的に絶縁するためのゲート絶縁膜49が形成されている。当該ゲート絶縁膜49上のうち保持容量配線46の両端部と重畳する位置には、保持容量配線46に対して保持容量素子の他方の電極を担う保持容量上電極46aが構成されている。これら保持容量上電極46a及びゲート絶縁膜49を覆う形で2層構造の層間絶縁膜50が形成され、当該層間絶縁膜50上に画素電極41及びシールド電極48が設けられている。シールド電極48は、画素電極41と同じ材料(たとえばITO、IZO等の透明導電性材料)から構成されていても良い。さらに、画素電極41及びシールド電極48の表面には、液晶層33を構成する液晶分子を配向するための配向膜37bが形成されている。
 2層構造をなす層間絶縁膜50のうち、下層側(ガラス基板32a側、保持容量配線46及びゲート信号線45側)に配された第1層間絶縁膜51は、SiNx等の無機材料からなる無機層間絶縁膜とされる。一方、上層側(液晶層33側、画素電極41及びシールド電極48側)に配された第2層間絶縁膜52は、前述した第1層間絶縁膜より膜厚が大きいものとされ、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、シロキサン樹脂等の中から好適に選択された有機材料からなる有機層間絶縁膜とされる。
 ここで、画素電極41のうち、保持容量上電極46aと重畳する部位(ここでは一方の端部)には、当該画素電極41が第2層間絶縁膜52及び第1層間絶縁膜51を貫いて保持容量上電極46aと接触する(つまり電気的に接続される)形をなす画素電極-保持容量上電極コンタクト部53が形成されている。この画素電極-保持容量上電極コンタクト部53により、画素電極41と、保持容量上電極46a及びゲート絶縁膜49を介した保持容量配線46との間に保持容量が形成される。
 また、シールド電極48には、当該シールド電極48が第2層間絶縁膜52、第1層間絶縁膜51、及びゲート絶縁膜49を貫いて保持容量配線46と接触する(つまり電気的に接続可能な)形をなすシールド電極-保持容量配線コンタクト部54が形成されている。このシールド電極-保持容量配線コンタクト部54により、シールド電極48と保持容量配線46とが電気的に接続される。
 続いて、本実施形態における液晶パネル11の駆動方法について図7を用いて説明する。図7はデータ信号の供給態様を示す説明図である。
 図7において、左端の欄は信号が供給される書込み行を示し、ここでは配列順において1番目から40番目のゲート信号線45に対応する行を例示している。その右側の欄は、データ信号の書込み順を示し、図7の中央部の欄は、データ信号の書込みの様子を示している。一方、上覧にはデータ信号の電圧極性、及びそのデータナンバー(No.)と、LS信号の発信タイミングが示されている。
 本実施形態では、図7の左端の欄に基づく配列順において1~20番目の20本のゲート信号線45を第1ブロックB1、21~40番目の20本のゲート信号線45を第2ブロックB2とに分け、これ以外のゲート信号線45についても同様に20本のゲート信号線45を含む群毎にブロック分けしている。
 まず、第1ブロックB1において、1番目から19番目に向けて順に奇数番目のゲート信号線45のみを先に走査する。この際、奇数番目のゲート信号線45に接続されたTFT47を駆動する期間にデータ信号線43に供給するデータ信号、すなわち奇数番目のゲート信号線45に対応するデータ信号は、基準電圧に対して正の電圧極性を有するものとする。次に、第1ブロックB1において、2番目から20番目に向けて順に偶数番目のゲート信号線45を走査する。この偶数番目のゲート信号線45に対応するデータ信号は、その電圧極性を負に変化(反転)させて、すなわち奇数番目のゲート信号線45に対応するデータ信号とは異なる電圧極性に変化させて、データ信号線43に供給する。ここで、データ信号の電圧極性を負に変化させるにあたり、その最初の信号発信のタイミングにはダミー期間(余剰期間)を設けるものとすることで、データ信号の電圧極性を正から負に変化(反転)させた際に、印加電圧に対する実際の電圧の到達率(充電率)を増大させることが可能となる。
 上記第1ブロックB1における信号の供給が終了すると、次に第2ブロックB2の信号線43,45への信号の供給を行う。第2ブロックB2においては、まず22番目から40番目に向けて順に偶数番目のゲート信号線45のみを先に走査する。この際、偶数番目のゲート信号線45に対応するデータ信号は、先の第1ブロックB1から引き続き、負の電圧極性を有するものとする。次に、第2ブロックB2において、21番目から39番目に向けて順に奇数番目のゲート信号線45を走査する。この奇数番目のゲート信号線45に対応するデータ信号は、その電圧極性を正に変化(反転)させて、データ信号線43に供給する。ここで、データ信号の電圧極性を正に変化させるにあたり、その最初の信号発信のタイミングにはダミー期間を設けるものとすることで、データ信号の電圧極性を負から正に変化させた際に、印加電圧に対する実際の電圧の到達率(充電率)を増大させることが可能となる。
 以後、図7には示されていないが、41番目以降のゲート信号線45に対応するデータ信号も、各ブロック内において、偶数番目のゲート信号線45を先に走査し奇数番目のゲート信号線45を後に走査するか、奇数番目のゲート信号線45を先に走査し偶数番目のゲート信号線45を後に走査するか、のどちらかが行われる。この際、偶数番目のゲート信号線45に接続されたTFT47を駆動する期間に供給されるデータ信号の基準電圧に対する電圧極性と、奇数番目のゲート信号線45に接続されたTFT47を駆動する期間に供給されるデータ信号の基準電圧に対する電圧極性とが異なるものとして供給される。なお、上記した第1ブロックB1-第2ブロックB2間のように、隣り合う2つのブロック間では、データ信号の電圧極性を変化(反転)させない構成とすることが、表示ムラ抑制や消費電力の低減の観点から好ましい。
 次に、本実施形態に係る液晶パネル11の構成において、上記した駆動方法を採用した場合の作用を図8に示す等価回路を用いて説明する。
 図8において、画素電極41aは、奇数番目のゲート信号線45に対応する、正の電圧極性を有するデータ信号が供給されるものとされる一方、画素電極41bは、偶数番目のゲート信号線45に対応する、負の電圧極性を有するデータ信号が供給されるものとする。画素電極41aと、これと液晶層33を挟んで対向する共通電極36との間に液晶容量Clc1が形成され、画素電極41aに隣り合う画素電極41bと共通電極36との間に液晶容量Clc2が形成されている。また、画素電極41a,41bと保持容量配線46との間には、それぞれ保持容量Ccs1,Ccs2が形成されている。さらに、保持容量配線46と接続されたシールド電極48が、隣り合う画素電極41a,41bの間に設けられることで、画素電極41a,41bとシールド電極48との間にそれぞれシールド容量Csld1,Csld2が形成されることとなる。
 上記駆動方法によれば、画素電極41aに正の電圧極性を有するデータ信号が供給され、当該画素電極41aと接続されたTFT47が閉じられた後、画素電極41bに負の電圧極性を有するデータ信号が供給される。ここで、仮に画素電極41a,41b間にシールド電極48が設けられていない場合には、当該画素電極41a,41b間に寄生容量が形成され、当該寄生容量を通じて画素電極41a,41b同士が互いに電気的に影響を及ぼし合うことが生じ得る。具体的には、先にTFT47を閉じた画素電極41aの正の電圧が、寄生容量を通じて、画素電極41bに供給された負の電圧に引きずられる形で、電圧減少を生じ得る。
 しかしながら、本実施形態の構成のように、画素電極41a,41b間にシールド電極48が間在することにより、画素電極41a,41bとシールド電極48との間にそれぞれシールド容量Csld1,Csld2が形成される。さらに、当該シールド電極48は、保持容量配線46と電気的に接続されてなるため、シールド容量Csld1,Csld2の平衡を保持することが可能とされる。したがって、安定したシールド容量Csld1,Csld2が形成されることで、画素電極41a,41b間に寄生容量が形成され難くなる。
 以上説明したように、本実施形態に係る液晶表示装置10によれば、データ信号線43の延設方向に沿って隣り合う画素電極41,41間に、ゲート信号線45及び保持容量配線46が配置され、当該保持容量配線46上には、隣り合う画素電極41(41a,41b)間に間在する形でシールド電極48が設けられている。さらに、当該シールド電極48は、画素電極41とは電気的に絶縁されてなる一方、保持容量配線46と電気的に接続されている。
 このような構成によれば、保持容量配線46上において、隣り合う画素電極41,41間に間在する形で設けられたシールド電極48が、これら画素電極41,41とシールド容量Csld1,Csld2を形成することで、当該画素電極41,41間に寄生容量が形成されることを抑制することができるため、画素電極41において意図しない電圧の変化を抑制することが可能となる。その結果、電圧変化による表示ムラを抑制し、高い表示品質を確保することが可能となる。
 特に、上記のようなシールド電極48を用いて画素電極41の電圧変化を抑制する構成は、本実施形態のようなブロック毎に極性を反転する駆動させる方法を選択する場合に有効である。すなわち、本実施形態では、2以上のゲート信号線45を含む群を1ブロックとして複数のブロックB1,B2・・・に分けられ、当該ブロックB1,B2・・・の各々において、偶数番目のゲート信号線45を先に走査し奇数番目のゲート信号線45を後に走査するか、奇数番目のゲート信号線45を先に走査し偶数番目のゲート信号線45を後に走査するか、のどちらかが行われる。この際、偶数番目のゲート信号線45に接続されたTFT47を駆動する期間に供給されるデータ信号の電圧極性と、奇数番目のゲート信号線45に接続されたTFT47を駆動する期間に供給されるデータ信号の電圧極性とが異なるものとして供給される駆動方法である。
 かかる駆動方法を選択することで、液晶素子に直流電圧を印加した場合に生じる劣化を抑止することができ、さらに行毎に電圧極性が変化するため大きなサイズでのチラツキの発生を抑止することが可能となる。その一方で、例えば、偶数番目のゲート信号線45に対応する画素電極41に先に供給された電圧が、奇数番目のゲート信号線45に対応する画素電極41の異なる電圧極性に引きずられる形で電圧変化を生じる場合がある。かかる画素電極41の電圧変化は、両画素電極41,41間に形成される寄生容量を通じて発生するため、寄生容量の形成を抑制する本実施形態のシールド電極48を設ける構成は、電圧変化の抑制に効果的である。つまり、図8に示したように、隣り合う画素電極41(41a,41b)間に間在するシールド電極48が、各画素電極41a,41bとそれぞれシールド容量Csld1,Csld2を形成することにより、画素電極41a,41b間の寄生容量の形成を抑制することができ、電圧変化による表示ムラを抑制し、高い表示品質を確保することが可能となる。
 なお、本実施形態では、データ信号の電圧極性を変化させるにあたり、その変化させた最初の信号発信のタイミングにはダミー期間を設けるものとしている。これにより、データ信号の極性を変化(反転)させた際に、印加電圧に対する実際の電圧の到達率(充電率)を増大させることができるため、信号波形の鈍りを抑止し、より一層ムラを生じ難くすることが可能となる。なお、本実施形態では、LS信号を停止することでダミー期間を設けるものとしているが、例えば電圧極性を変化させた最初のデータ信号を2回繰り返して供給するものとしても良い。
 また、本実施形態では、ゲート信号線45及びデータ信号線43と、画素電極41との間に層間絶縁膜50が形成され、当該層間絶縁膜50は、ゲート信号線45及びデータ信号線43側から、無機材料からなる第1層間絶縁膜51と、これより膜厚が大きい有機材料からなる第2層間絶縁膜52が積層したものとされている。
 このように、第1層間絶縁膜51及び第2層間絶縁膜52との二重の絶縁膜により、ゲート信号線45及びデータ信号線43と、画素電極41との間に寄生容量が形成されることを抑制することができ、画素電極41の電圧がゲート信号線45又はデータ信号線43の影響により変化することを抑制することが可能となる。
 その一方で、膜厚が大きい二重の絶縁膜により、ゲート信号線45及びデータ信号線43と、画素電極41との間に寄生容量が形成され難いことにより、任意の画素電極41との間で電場を形成し得る部材が減じることとなり、隣り合う画素電極41,41間に寄生容量が形成され易くなる。
 このようなゲート信号線45と画素電極41との電気的絶縁構成を採用した場合において、本実施形態のシールド電極48を設ける構成によれば、隣り合う画素電極41,41間における寄生容量の形成を抑制することができるため、例えばデータ信号の電圧極性を周期的に変化させた場合にも、各画素において意図しない電圧変化が生じ難く、ムラの発生を抑制する効果を発揮することが可能となる。なお、第2層間絶縁膜52は、有機材料により形成されてなるものとしているため、第1層間絶縁膜51より膜厚を大きく形成する場合において、膜厚制御等を含めた膜設計が容易となり、さらに膜形成の作業を容易に行うことが可能とされている。
 また、本実施形態では、保持容量配線46上に形成されたシールド電極48は、隣り合う画素電極41,41間において形成されたシールド電極-保持容量配線コンタクト部54によって、当該保持容量配線46と電気的に接続されている。
 このような構成によれば、シールド電極48と、保持容量配線46との電気的接続を形成するために、例えば画素電極41が配置されるアクティブ領域AAの周囲の周辺領域NAに、改めてこれらの接続部を配置するための領域を設ける必要がなく、狭額縁化に寄与することが可能となる。
 また、本実施形態では、シールド電極48は、当該シールド電極48が設けられた保持容量配線46の延設方向に沿って、アクティブ領域AAの両端部に亘るよう延設されている。言い換えれば、隣り合う画素電極41,41に間在する個々のシールド電極48が、保持容量配線46に沿って電気的に接続された状態とされている。
 このような構成によれば、保持容量配線46が断線した場合においても、シールド電極48が当該保持容量配線46の代替部材として機能し得る断線冗長構造となすことが可能となる。
 以上、実施形態1を示したが、本発明は上記実施の形態に限られるものではなく、例えば以下のような変形例を含むこともできる。なお、以下の各変形例において、上記実施形態と同様の部材には、上記実施形態と同符号を付して図示及び説明を省略するものもある。
[第1変形例]
 シールド電極48と保持容量配線46との電気的接続構成の一変形例として、図9に示すような構成を採用することができる。図9は第1変形例に係るアレイ基板上の配線構成を模式的に示す平面図である。
 アレイ基板32Aは、図9に示すように、複数の画素電極41がマトリクス状に配置された領域が、画像表示が可能なアクティブ領域AA(図中、二点鎖線で囲まれた内側)とされる一方、当該アクティブ領域AAの外側周辺の額縁状の領域は画像表示が不可能な周辺領域NA(図中、二点鎖線で囲まれた外側)とされる。
 当該アレイ基板32Aには、シールド電極48Aが、隣り合う画素電極41,41間に間在する形で、各保持容量配線46A上に延設されている。それぞれのシールド電極48Aは、保持容量配線46Aに沿って、一方の周辺領域NAから他方の周辺領域NAに亘るよう延設されている。言い換えれば、隣り合う画素電極41,41に間在する個々のシールド電極48Aが、保持容量配線46Aに沿って電気的に接続された状態とされている。
 シールド電極48Aの両端部は、保持容量配線46Aの延設方向における周辺領域NAにそれぞれ位置する。当該両端部には、保持容量配線46Aと接触する(つまり電気的に接続可能な)形をなすシールド電極-保持容量配線コンタクト部54Aが設けられている。このシールド電極-保持容量配線コンタクト部54Aにより、シールド電極48と保持容量配線46Aとが電気的に接続されている。
 このように、本例のシールド電極48Aと保持容量配線46Aとは、周辺領域NAにおいて設けられたシールド電極-保持容量配線コンタクト部54Aにより電気的に接続されている。これにより、シールド電極48Aと画素電極41との間に形成されるシールド容量Csld1,Csld2の平衡を保持することが可能とされ、画素電極41,41間に寄生容量を形成することを抑制することが可能となる。このような構成は、アクティブ領域AAにおいて、シールド電極48Aと、保持容量配線46Aとを電気的に接続するための手段(例えばコンタクトホール)を設けることが困難な場合、例えばコンタクトホールを設ける領域が存在しない場合等に特に有効である。
[第2変形例]
 シールド電極48の構成の一変形例として、図10及び図11に示すような構成を採用することができる。図10は第2変形例に係るアレイ基板上の配線構成を模式的に示す平面図、図11は図10の要部拡大平面図である。
 アレイ基板32Bには、図10に示すように、シールド電極48Bが、隣り合う画素電極41,41間に間在し、かつ保持容量配線46に沿って隣り合う当該シールド電極48B、48Bが離間された形で、各保持容量配線46上に配設されている。より詳細には、シールド電極48Bは、図11に示すように、隣り合う画素電極41,41間に、当該画素電極41の短辺とほぼ同一の長さで設けられており、保持容量配線46と略直交するデータ信号線43と平面視重畳する部位を有しない構成とされている。すなわち、シールド電極48Bは、隣り合う画素電極41毎に互いに独立して設けられており、隣り合うシールド電極48B,48B同士が電気的に絶縁された状態とされている。
 さらに、各シールド電極48Bには、保持容量配線46と接触する(つまり電気的に接続可能な)形をなすシールド電極-保持容量配線コンタクト部54Bが設けられている。このシールド電極-保持容量配線コンタクト部54Bにより、シールド電極48Bと保持容量配線46とが電気的に接続されている。
 このように、本例のシールド電極48Bにおいても、シールド電極48Bと画素電極41との間に形成されるシールド容量Csld1,Csld2の平衡を保持することが可能とされ、隣り合う画素電極41,41間に寄生容量を形成することを抑制することが可能となる。
 さらに、隣り合うシールド電極48B,48B同士が電気的に絶縁されている、すなわち各画素電極41間のみに互いに電気的に独立したシールド電極48Bを設ける構成とされている。
 また、シールド電極48Bは、データ信号線43と平面視重畳する部位を有しないものとされているため、データ信号線43との間に電場が形成され難く、当該データ信号線43の電気的負荷を軽減することが可能となる。これによりデータ信号線43に供給されるデータ信号の電圧の変化(信号波形の鈍り)を抑制することが可能となる。
[第3変形例]
 層間絶縁膜50の構成の一変形例として、図12に示すような構成を採用することができる。図12は第3変形例に係る液晶パネルの画素間部分の拡大断面図である。
 本例に係る液晶パネル11Cにおいて、保持容量配線46は、ゲート信号線45(図示せず)と同様に、アレイ基板32のガラス基板32a上に形成され、当該保持容量配線46とガラス基板32aの表面を覆うようにして、ゲート信号線45を周囲部材から電気的に絶縁するためのゲート絶縁膜49が形成されている。さらに、ゲート絶縁膜49を覆う形で層間絶縁膜50Cが形成され、当該層間絶縁膜50C上に画素電極41及びシールド電極48が設けられている。なお、層間絶縁膜50Cは、SiNx等の無機材料からなる無機層間絶縁膜とされる。
 ここで、本例の層間絶縁膜50Cは、上記した実施形態1の層間絶縁膜50に比して膜厚が小さいものとされており、画素電極41と保持容量配線46との間には、層間絶縁膜50C及びゲート絶縁膜49を介して、保持容量が形成されている。
 一方、シールド電極48には、当該シールド電極48が層間絶縁膜50C及びゲート絶縁膜49を貫いて保持容量配線46と接触する(つまり電気的に接続可能な)形をなすシールド電極-保持容量配線コンタクト部54Cが設けられている。このシールド電極-保持容量配線コンタクト部54Cにより、シールド電極48と保持容量配線46とが電気的に接続される。
 このような本例の液晶パネル11Cにおいては、画素電極41と保持容量配線46との間に、一層の比較的膜厚が小さい層間絶縁膜50Cが形成されており、当該層間絶縁膜50Cを貫く形でシールド電極48と保持容量配線46とがシールド電極-保持容量配線コンタクト部54により電気的に接続されている。このような構成においても、シールド電極48は、隣り合う画素電極41(41a,41b)との間にシールド容量Csld1,Csld2を形成し、保持容量配線46との電気的接続によりシールド容量Csld1,Csld2の平衡を保持することが可能とされる。したがって、隣り合う画素電極41,41間に寄生容量が形成され難く、画素電極41の電圧変化を抑制することが可能となる。
[第4変形例]
 当該液晶表示装置の駆動方法の一変形例として、図13に示すものを採用することができる。図13は第4変形例に係る液晶表示装置におけるデータ信号の供給態様を説明する信号供給図である。
 図13において、左端の欄は信号が供給される書込み行を示し、ここでは配列順において1番目から40番目のゲート信号線45に対応する行を例示している。一方、上覧にはデータ信号の電圧極性、及びそのデータナンバー(No.)と、LS信号の発信タイミングが示されている。
 本例では、図13の左端の欄に基づく配列順において1~10番目の10本のゲート信号線45を第1ブロックK1、11~20番目の10本のゲート信号線45を第2ブロックK2とし、その後同様に21番目~30番目を第3ブロックK3、31番目~40番目を第4ブロックK4というように10本のゲート信号線45を含む群毎に順にブロック分けしている。
 本例の駆動方法では、まず第1ブロックK1のゲート信号線45を1番目から配列順に走査する。この際、当該第1ブロックK1のゲート信号線45に接続されたTFT47を駆動する期間にデータ信号線43に供給するデータ信号、すなわち第1ブロックK1のゲート信号線45に対応するデータ信号は、基準電圧に対して正の電圧極性を有するものとする。次に、第2ブロックK2のゲート信号線45を11番目から配列順に走査する。この第2ブロックK2のゲート信号線45に対応するデータ信号は、その電圧極性を負に変化(反転)させて、すなわち隣り合う第1ブロックK1のデータ信号とは異なる電圧極性に変化させて、データ信号線43に供給する。ここで、データ信号の電圧極性を負に変化させるにあたり、その最初の信号発信のタイミングにはダミー期間を設けるものとすることで、データ信号の電圧極性を正から負に変化させた際に、印加電圧に対する実際の電圧の到達率(充電率)を増大させることが可能となる。
 続いて、第3ブロックK3のゲート信号線45を21番目から配列順に走査する。この第3ブロックK3のゲート信号線45に対応するデータ信号は、その電圧極性を再び正に変化(反転)させて、すなわち隣り合う第2ブロックK2のデータ信号とは異なる電圧極性に変化させて、データ信号線43に供給する。ここで、上記と同様に、データ信号の電圧極性を正に変化させるにあたり、その最初の信号発信のタイミングにはダミー期間を設けるものとすることで、データ信号の電圧極性を負から正に変化させた際に、印加電圧に対する実際の電圧の到達率(充電率)を増大させることが可能となる。その後、上記した信号供給態様と同様に、ブロック毎に電圧極性を変化させてデータ信号を供給する。さらに、データ信号の電圧極性を変化させた後の最初の信号発信のタイミング、すなわち各ブロックの最初の走査タイミングには、ダミー期間を設けるものとしている。
 このような本例の液晶表示装置の駆動方法を採用することで、液晶素子に直流電圧を印加した場合に生じる劣化を抑止することができ、またブロック内では同一極性とされているため、当該ブロック内でのムラを抑制することが可能となる。その一方で、各ブロックにおけるデータ信号の電圧極性が、隣り合うブロック間で異なるものとなるため、先にデータ信号が供給されたブロックの画素電極41の電圧が、隣り合うブロックの画素電極41の異なる電圧極性に引きずられる形で電圧変化を生じる場合がある。かかる画素電極41の電圧変化は、両画素電極41,41間に形成される寄生容量を通じて発生するため、画素電極41,41間にシールド電極48を形成する構成を採用することにより、寄生容量の形成が抑制され、ひいては画素電極41の電圧変化の抑制に効果を発揮することとなる。その結果、当該液晶表示装置10において、電圧変化による表示ムラを抑制し、高い表示品質を確保することが可能となる。
 <実施形態2>
 次に、本発明の実施形態2を図14ないし図17によって説明する。前記実施形態1との相違は、シールド電極をゲート信号線上に設けたところにあり、その他は前記実施形態と同様である。前記実施形態と同一部分には、同一符号を付して重複する説明を省略する。
 図14は本実施形態に係る液晶表示装置に備わるアレイ基板上の配線構成を模式的に示す平面図、図15は図14のアレイ基板の要部拡大平面図である。
 アレイ基板60は、図14及び図15に示すように、格子状に信号線が延設され、当該信号線に囲まれる形で、矩形をなす画素電極61がマトリクス状に複数配列されている。信号線として、アレイ基板60の列方向(図14及び図15中、縦方向)には、データドライバ42と接続されたデータ信号線43が延設されている。一方、行方向(図14及び図15中、横方向)には、ゲートドライバ62と接続されたゲート信号線63と、画素電極61との間に保持容量を形成する保持容量配線64とが交互に延設されている。本実施形態では、ゲート信号線63が隣り合う画素電極61,61間に配置される一方、保持容量配線64は画素電極61の長辺方向の中央部分と重畳する形で配置されている。さらに、各画素電極61にはTFT47が接続されており、当該TFT47はゲート信号線63と重畳した形で配置されている。なお、図15において、1つの画素電極61が、当該液晶表示装置10の表示の一画素単位とされる。また、図14において、複数の画素電極61がマトリクス状に配置された領域は、画像表示が可能なアクティブ領域AA(図中、二点鎖線で囲まれた内側)とされる一方、当該アクティブ領域AAの外側周辺の額縁状の領域は画像表示が不可能な周辺領域NA(図中、二点鎖線で囲まれた外側)とされる。
 さらに、各ゲート信号線63と重畳する位置には、隣り合う画素電極61,61間に間在する形で、シールド電極65が延設されている。シールド電極65は、ゲート信号線63に沿って、一方の周辺領域NAから他方の周辺領域NAに亘るよう延設されている。言い換えれば、隣り合う画素電極61,61間に間在する個々のシールド電極65が、ゲート信号線63に沿って電気的に接続された状態とされている。
 上記した、画素電極61、ゲート信号線63、及びシールド電極65の積層構造について、図16を参照しながら詳しく説明する。図16は液晶パネルの画面中央側部分の拡大断面図である。
 ゲート信号線63は、アレイ基板60のガラス基板32a上に形成され、当該ゲート信号線63とガラス基板32aの表面を覆うようにして、ゲート信号線63を周囲部材から電気的に絶縁するためのゲート絶縁膜49が形成されている。さらに、ゲート絶縁膜49を覆う形で2層構造の層間絶縁膜50が形成され、当該層間絶縁膜50上に画素電極61及びシールド電極65が設けられている。
 シールド電極65には、当該シールド電極65が第2層間絶縁膜52、第1層間絶縁膜51、及びゲート絶縁膜49を貫いてゲート信号線63と接触する(つまり電気的に接続可能な)形をなすシールド電極-ゲート信号線コンタクト部66が形成されている。このシールド電極-ゲート信号線コンタクト部66により、シールド電極65とゲート信号線63とが電気的に接続される。
 本実施形態における液晶パネル11の駆動方法は、上記した実施形態1と同様の駆動方法を採用している。かかる駆動方法を採用した場合の、本実施形態の液晶表示装置10の作用を図17に示す等価回路を用いて説明する。
 図17において、画素電極61aは、奇数番目のゲート信号線63に対応する、正の電圧極性を有するデータ信号が供給されるものとされる一方、画素電極61bは、偶数番目のゲート信号線63に対応する、負の電圧極性を有するデータ信号が供給されるものとする。画素電極61aと、これと液晶層33を挟んで対向する共通電極36との間に液晶容量Clc1が形成され、画素電極61aと隣り合う画素電極61bと共通電極36との間に液晶容量Clc2が形成されている。また、画素電極61a,61bとゲート信号線63との間には、それぞれ僅かながらゲート信号線寄生容量Cgd1,Cgd2が形成されている。さらに、ゲート信号線63と接続されたシールド電極65が、隣り合う画素電極61a,61bの間に設けられることで、画素電極61a,61bとシールド電極65との間にそれぞれシールド容量Csld1,Csld2が形成されることとなる。
 上記駆動方法によれば、画素電極61aに正の電圧極性を有するデータ信号が供給され、当該画素電極61aと接続されたTFT47が閉じられた後、画素電極61bに負の電圧極性を有するデータ信号が供給される。ここで、仮に画素電極61a,61b間にシールド電極65が設けられていない場合には、当該画素電極61a,61b間に寄生容量が形成され、当該寄生容量を通じて画素電極61a,61b同士が互いに電気的に影響を及ぼし合うことが生じ得る。具体的には、先にTFT47を閉じた画素電極61aの正の電圧が、寄生容量を通じて、画素電極61bに供給された負の電圧に引きずられる形で、電圧減少を生じ得る。
 しかしながら、本実施形態の構成のように、画素電極61a,61b間にシールド電極65が間在することにより、画素電極61a,61bとシールド電極65との間にそれぞれシールド容量Csld1,Csld2が形成される。さらに、当該シールド電極65は、ゲート信号線63と電気的に接続されてなるため、シールド容量Csld1,Csld2の平衡を保持することが可能とされる。したがって、安定したシールド容量Csld1,Csld2を形成することができ、画素電極61a,61b間に寄生容量が形成され難いものとなる。
 以上説明したように、本実施形態に係る液晶表示装置10によれば、データ信号線43の延設方向に沿って隣り合う画素電極61,61間に、ゲート信号線63が延設され、当該ゲート信号線63上には、隣り合う画素電極61,61間に間在する形でシールド電極65が設けられている。さらに、当該シールド電極65は、画素電極61とは電気的に絶縁されてなる一方、ゲート信号線63と電気的に接続されている。
 このような構成によれば、ゲート信号線63上において、隣り合う画素電極61,61間に間在する形で設けられたシールド電極65が、これら画素電極61とシールド容量Csld1,Csld2を形成することで、当該画素電極61,61間に寄生容量が形成されることを抑制することができるため、画素電極61において意図しない電圧の変化を抑制することが可能となる。その結果、電圧変化による表示ムラを抑制し、高い表示品質を確保することが可能となる。
 また、本実施形態では、ゲート信号線63上に形成されたシールド電極65は、隣り合う画素電極61,61間に形成されたシールド電極-ゲート信号線コンタクト部66によって、当該ゲート信号線63と電気的に接続されている。
 このような構成によれば、シールド電極65と、ゲート信号線63との電気的接続を形成するために、例えば画素電極61が配置されるアクティブ領域AAの周囲の周辺領域NAに、改めてこれらの接続部を配置するための領域を設ける必要がなく、狭額縁化に寄与することが可能となる。
 また、本実施形態では、シールド電極65は、当該シールド電極65が設けられたゲート信号線63の延設方向に沿って、一方の周辺領域NAから他方の周辺領域NAに亘るよう延設されている。言い換えれば、隣り合う画素電極61,61に間在する個々のシールド電極65が、ゲート信号線63に沿って電気的に接続された状態とされている。
 このような構成によれば、仮にゲート信号線63が断線した場合においても、シールド電極65が当該ゲート信号線63の代替部材として機能し得る断線冗長構造となすことが可能となる。
 以上、実施形態2を示したが、本発明は上記実施の形態に限られるものではなく、例えば以下のような変形例を含むこともできる。なお、以下の各変形例において、上記実施形態と同様の部材には、上記実施形態と同符号を付して図示及び説明を省略するものもある。
[第5変形例]
 シールド電極65とゲート信号線63との電気的接続構成の一変形例として、図18に示すような構成を採用することができる。図18は第5変形例に係るアレイ基板上の配線構成を模式的に示す平面図である。
 アレイ基板60Aは、図18に示すように、複数の画素電極61がマトリクス状に配置された領域が、画像表示が可能なアクティブ領域AA(図中、二点鎖線で囲まれた内側)とされる一方、当該アクティブ領域AAの外側周辺の額縁状の領域は画像表示が不可能な周辺領域NA(図中、二点鎖線で囲まれた外側)とされる。
 当該アレイ基板60Aには、シールド電極65Aが、隣り合う画素電極61,61間に間在する形で、各ゲート信号線63上に延設されている。シールド電極65Aは、ゲート信号線63に沿って、一方の周辺領域NAから他方の周辺領域NAに亘るよう延設されている。言い換えれば、隣り合う画素電極61,61間に間在する個々のシールド電極65Aが、ゲート信号線63に沿って電気的に接続された状態とされている。
 シールド電極65Aの両端部は、ゲート信号線63の延設方向における周辺領域NAにそれぞれ位置する。当該両端部には、ゲート信号線63と接触する(つまり電気的に接続可能な)形をなすシールド電極-ゲート信号線コンタクト部66Aが設けられている。このシールド電極-ゲート信号線コンタクト部66Aにより、シールド電極65とゲート信号線63とが電気的に接続されている。
 このように、本例のシールド電極65Aとゲート信号線63とは、周辺領域NAにおいて設けられたシールド電極-ゲート信号線コンタクト部66Aにより電気的に接続されている。これにより、シールド電極65Aと画素電極61との間に形成されるシールド容量Csld1,Csld2の平衡を保持することが可能とされ、画素電極61,61間に寄生容量を形成することを抑制することが可能となる。
[第6変形例]
 シールド電極65の構成の一変形例として、図19及び図20に示すような構成を採用することができる。図19は第6変形例に係るアレイ基板上の配線構成を模式的に示す平面図、図20は図19の要部拡大平面図である。
 アレイ基板60Bには、図19に示すように、シールド電極65Bが、隣り合う画素電極61,61間に間在し、かつ隣り合う当該シールド電極65B,65B同士が離間された形で、各ゲート信号線63上に配設されている。より詳細には、シールド電極65Bは、図20に示すように、隣り合う画素電極61,61間に、当該画素電極61の短辺とほぼ同一の長さで設けられており、ゲート信号線63と略直交するデータ信号線43と平面視重畳する部位を有しない構成とされている。すなわち、シールド電極65Bは、隣り合う画素電極61毎に互いに独立して設けられており、隣り合うシールド電極65B,65B同士が電気的に絶縁された状態とされている。
 さらに、各シールド電極65Bには、ゲート信号線63と接触する(つまり電気的に接続可能な)形をなすシールド電極-ゲート信号線コンタクト部66Bが設けられている。このシールド電極-ゲート信号線コンタクト部66Bにより、シールド電極65Bとゲート信号線63とが電気的に接続されている。
 このような本例のシールド電極65Bにおいても、シールド電極65Bと画素電極61との間に形成されるシールド容量Csld1,Csld2の平衡を保持することが可能とされ、隣り合う画素電極61,61間に寄生容量を形成することを抑制することが可能となる。
 さらに、隣り合うシールド電極65B,65B同士が電気的に絶縁されている、すなわち各画素電極61間のみに互いに電気的に独立したシールド電極65Bを設ける構成とされており、各シールド電極65Bを電気的に接続する部材を必要としないため、コスト削減に寄与することが可能となる。
[第7変形例]
 シールド電極65Cとゲート信号線63とを電気的に接続する場合においても、図21に示すように、これらの間に介在する層間絶縁膜50Cを1層としても良い。この場合、シールド電極65Cには、当該シールド電極65Cが層間絶縁膜50C及びゲート絶縁膜49を貫いてゲート信号線63と接触する(つまり電気的に接続可能な)形をなすシールド電極-ゲート信号線コンタクト部66Cが設けられることが好ましい。このシールド電極-ゲート信号線コンタクト部66Cにより、シールド電極65Cとゲート信号線63とが電気的に接続される。なお、本例では、層間絶縁膜50Cは、SiNx等の無機材料からなる無機層間絶縁膜とされる。
[第8変形例]
 シールド電極65Dとゲート信号線63Dとを電気的に接続する場合には、図22に示すように、保持容量配線64を設けないアレイ基板60Dを用いても良い。この場合、ゲート信号線63Dは、画素電極61との間に保持容量を形成する保持容量配線64の機能も担うものとすることができる。
 <実施形態3>
 次に、本発明の実施形態3を図23ないし図26によって説明する。前記実施形態1,2との相違は、シールド電極を共通電極と電気的に接続したところにあり、その他は前記実施形態と同様である。前記実施形態と同一部分には、同一符号を付して重複する説明を省略する。
 図23は本実施形態に係る液晶表示装置に備わるアレイ基板上の配線構成を模式的に示す平面図、図24は液晶パネルの画面中央側部分の拡大断面図、図25は液晶パネルの画面端部側の拡大断面図である。
 アレイ基板70は、図23に示すように、矩形をなす画素電極41がマトリクス状に複数配列され、隣り合う画素電極41,41間には、格子状に配線された信号線が間在している。具体的には、アレイ基板70の列方向(図中、縦方向)には、データドライバ42と接続されたデータ信号線43が間在する形で延設されている。一方、行方向(図中、横方向)には、ゲートドライバ44と接続されたゲート信号線45と、画素電極41との間に保持容量を形成する保持容量配線46とが、データ信号線43の延設方向に沿って隣り合う画素電極41間に交互に間在する形で延設されている。さらに、ゲート信号線45と重畳する位置には、画素電極41と接続されたスイッチング素子であるTFT47が設けられ、列方向(図中、縦方向)に隣り合うTFT47同士が対向する形で配置されている。なお、図22において、複数の画素電極41がマトリクス状に配置された領域は、画像表示が可能なアクティブ領域AA(図中、二点鎖線で囲まれた内側)とされる一方、当該アクティブ領域AAの外側周辺の額縁状の領域は画像表示が不可能な周辺領域NA(図中、二点鎖線で囲まれた外側)とされる。
 さらに、各保持容量配線46と重畳する位置には、隣り合う画素電極41,41間に間在する形で、シールド電極71が延設されている。シールド電極71は、保持容量配線46に沿って、一方の周辺領域NAから他方の周辺領域NAに亘るよう延設されている。言い換えれば、隣り合う画素電極41,41間に間在する個々のシールド電極71が、保持容量配線46に沿って電気的に接続された状態とされている。
 シールド電極71は、図24に示すように、アレイ基板70においては、ゲート絶縁膜49、第1層間絶縁膜51、及び第2層間絶縁膜52を介することで、保持容量配線46及びゲート信号線45と電気的に絶縁された状態とされている。
 一方、周辺領域NAにおいて、シールド電極71の端部には、導電ペーストからなるシールド電極-共通電極コンタクト部72が接続されており、当該シールド電極-共通電極コンタクト部72は、アレイ基板70と対向するCF基板31に設けられた共通電極73とも接続されている。すなわち、シールド電極71と共通電極73とは当該コンタクト部72を通じて、電気的に接続された状態とされている。なお、本実施形態ではシールド電極-共通電極コンタクト部72を用いてシールド電極71と共通電極73との電気的接続を形成するものとしたが、従来使用される共通電極73と画素電極41との共通電位をとるための導電部材と、シールド電極71とを接続する構成としても良い。
 本実施形態における液晶パネル11の駆動方法は、上記した実施形態1と同様の駆動方法を採用している。かかる駆動方法を採用した場合の、本実施形態の液晶表示装置10の作用を図26に示す等価回路を用いて説明する。
 図26において、画素電極41aは、奇数番目のゲート信号線45に対応する、正の電圧極性を有するデータ信号が供給されるものとされる一方、画素電極41bは、偶数番目のゲート信号線45に対応する、負の電圧極性を有するデータ信号が供給されるものとする。画素電極41aと、これと液晶層33を挟んで対向する共通電極73との間に液晶容量Clc1が形成され、画素電極41aと隣り合う画素電極41bと共通電極73との間に液晶容量Clc2が形成されている。また、画素電極41a,41bと保持容量配線46との間には、それぞれ保持容量Ccs1,Ccs2が形成されている。さらに、共通電極73と接続されたシールド電極71が、隣り合う画素電極41a,41bの間に設けられることで、画素電極41a,41bとシールド電極65との間にそれぞれシールド容量Csld1,Csld2が形成されることとなる。
 上記駆動方法によれば、画素電極41aに正の電圧極性を有するデータ信号が供給され、当該画素電極41aと接続されたTFT47が閉じられた後、画素電極41bに負の電圧極性を有するデータ信号が供給される。ここで、仮に画素電極41a,41b間にシールド電極71が設けられていない場合には、当該画素電極41a,41b間に寄生容量が形成され、当該寄生容量を通じて画素電極41a,41b同士が互いに電気的に影響を及ぼし合うことが生じうる。具体的には、先にTFT47を閉じた画素電極41aの正の電圧が、寄生容量を通じて、画素電極41bに供給された負の電圧に引きずられる形で、電圧減少を生じ得る。
 しかしながら、本実施形態の構成のように、画素電極41a,41b間にシールド電極71が間在することにより、画素電極41a,41bとシールド電極71との間にそれぞれシールド容量Csld1,Csld2が形成される。さらに、当該シールド電極65は、共通電極73と電気的に接続されてなるため、シールド容量Csld1,Csld2の平衡を保持することが可能とされる。したがって、安定してシールド容量Csld1,Csld2を形成することができるため、画素電極41a,41b間に寄生容量が形成され難いものとなる。
 以上説明したように、本実施形態に係る液晶表示装置10によれば、データ信号線43の延設方向に沿って隣り合う画素電極41,41間に、ゲート信号線45及び保持容量配線46が延設され、当該保持容量配線46上には、隣り合う画素電極41(41a,41b)間に間在する形でシールド電極71が設けられている。さらに、当該シールド電極71は、画素電極41とは電気的に絶縁されてなる一方、画素電極41と対向する共通電極73と電気的に接続されている。
 このような構成によれば、隣り合う画素電極41,41間に間在する形で設けられたシールド電極71が、これら画素電極41とシールド容量Csld1,Csld2を形成することで、当該画素電極41,41間に寄生容量が形成されることを抑制することができるため、画素電極41において意図しない電圧の変化を抑制することが可能となる。その結果、電圧変化による表示ムラを抑制し、高い表示品質を確保することが可能となる。
 特に、シールド電極71及び共通電極73は、液晶層33を挟持して対向した異なる基板70,31上にそれぞれ設けられているため、アクティブ領域AAの外側に設けられた周辺領域NAにおいて両者の電気的接続を形成する構成が好適である。
 なお、本実施形態では、共通電極73と電気的に接続されるシールド電極71を、保持容量配線46上に設けるものとしたが、図27に示すように、画素電極41の配置構成に応じて、シールド電極71Aをゲート信号線45上に設けたアレイ基板70Aを選択しても良い。
 <実施形態4>
 次に、本発明の実施形態4を図28及び図29によって説明する。前記実施形態1,2,3との相違は、シールド電極をゲート信号線上に設けるとともに、保持容量配線と電気的に接続したところにあり、その他は前記実施形態と同様である。前記実施形態と同一部分には、同一符号を付して重複する説明を省略する。
 図28は本実施形態に係る液晶表示装置に備わるアレイ基板上の配線構成を模式的に示す平面図、図29は図28のアレイ基板の要部拡大平面図である。
 アレイ基板80は、図28及び図29に示すように、格子状に信号線が延設され、当該信号線に囲まれる形で、矩形をなす画素電極61がマトリクス状に複数配列されている。信号線として、アレイ基板80の列方向(図28及び図29中、縦方向)には、データドライバ42と接続されたデータ信号線43が延設されている。一方、行方向(図28及び図29中、横方向)には、ゲートドライバ62と接続されたゲート信号線63と、画素電極61との間に保持容量を形成する保持容量配線64とが交互に延設されている。本実施形態では、ゲート信号線63が隣り合う画素電極61,61間に配置される一方、保持容量配線64は画素電極61の長辺方向の中央部分と重畳する形で配置されている。さらに、各画素電極61にはTFT47が接続されており、当該TFT47はゲート信号線63と重畳した形で配置されている。なお、図29において、1つの画素電極61が、当該液晶表示装置10の表示の一画素単位とされる。また、図28において、複数の画素電極61がマトリクス状に配置された領域は、画像表示が可能なアクティブ領域AA(図中、二点鎖線で囲まれた内側)とされる一方、当該アクティブ領域AAの外側周辺の額縁状の領域は画像表示が不可能な周辺領域NA(図中、二点鎖線で囲まれた外側)とされる。
 さらに、各ゲート信号線63と重畳する位置には、隣り合う画素電極61,61間に間在する形で、シールド電極81が延設されている。シールド電極81は、ゲート信号線63に沿って、一方の周辺領域NAから他方の周辺領域NAに亘るよう延設されている。言い換えれば、隣り合う画素電極61,61間に間在する個々のシールド電極81が、ゲート信号線63に沿って電気的に接続された状態とされている。
 さらに、シールド電極81の端部は、図28に示すように、周辺領域NAにおいて、当該シールド電極81の延設方向と略直角をなす方向に延び、当該シールド電極81と重畳するゲート信号線63に隣り合う保持容量配線64の端部とコンタクト部82により電気的に接続されている。言い換えれば、周辺領域NAにおいて、保持容量配線64、及びシールド電極81が電気的に接続された状態とされている。なお、本実施形態では、シールド電極81が延設方向と略直角をなす方向に延びるものとしたが、例えばシールド電極81の端部と保持容量配線64の端部とを、導電材料により電気的に接続する構成としても良い。
 このような構成によれば、隣り合う画素電極61,61間に間在する形で設けられたシールド電極81が、これら画素電極61とシールド容量Csld1,Csld2を形成することで、当該画素電極61,61間に寄生容量が形成されることを抑制することができるため、画素電極61において意図しない電圧の変化を抑制することが可能となる。
 さらに、シールド電極81が、ゲート信号線64と重畳した形で配置されているので、ゲート信号線64と画素電極61との間に規制容量が形成されることを抑制することができるため、当該画素電極61において意図しない電圧変化を抑制することが可能となる。その結果、電圧変化による表示ムラを抑制し、高い表示品質を確保することが可能となる。また、シールド電極81が、ゲート信号線64の電界による液晶の配向の乱れを抑制することができるので、ゲート信号線64の電界の影響による表示の残像やコントラストや透過率の低下を抑制し、高い表示品質を確保することが可能となる。
 <他の実施形態>
 以上、本発明の実施形態について示したが、本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記した実施形態では、第2層間絶縁膜52を有機材料からなるものとしたが、例えばシリカ等のSOG(Spin On Glass)材料を用いる絶縁膜としても良い。
(2)上記した実施形態では、表示パネルとして液晶パネル11を用いた場合を示したが、他の種類の表示パネル(例えばELパネル等)を用いた表示装置にも本発明は適用可能である。

Claims (12)

  1.  ゲート信号が供給される複数のゲート信号線と、
     前記ゲート信号線と交わる方向に延設され、データ信号が供給される複数のデータ信号線と、
     前記ゲート信号線と前記データ信号線との交差部近傍に配されるスイッチング素子と、
     前記スイッチング素子と接続される画素電極と、
     前記画素電極と保持容量を形成する保持容量配線と、
     前記画素電極と対向する形で設けられ、当該画素電極との間に電圧を印加可能な共通電極と、を備え、
     隣り合う前記画素電極間には導電部が設けられており、
     前記導電部は、前記画素電極とは電気的に絶縁されている一方、前記ゲート配線、前記保持容量配線、及び前記共通電極のうち少なくともいずれか1つと電気的に接続されていることを特徴とする表示装置。
  2.  複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、
     前記ブロックの各々における前記データ信号の基準電圧に対する電圧極性が、隣り合う前記ブロック間で異なることを特徴とする請求の範囲第1項に記載の表示装置。
  3.  複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、
     前記ブロックの各々において、偶数番目の前記ゲート信号線を先に走査し奇数番目の前記ゲート信号線を後に走査するか、又は、奇数番目の前記ゲート信号線を先に走査し偶数番目の前記ゲート信号線を後に走査するか、のどちらかとされ、
     前記偶数番目の前記ゲート信号線に対応する前記データ信号の基準電圧に対する電圧極性と、前記奇数番目の前記ゲート信号線に対応する前記データ信号の基準電圧に対する電圧極性とが異なることを特徴とする請求の範囲第1項に記載の表示装置。
  4.  前記ゲート信号線及び前記データ信号線と、前記画素電極との間には、これらを電気的に絶縁するための層間絶縁膜が形成されており、
     前記層間絶縁膜は、前記ゲート信号線及びデータ信号線側から、第1層間絶縁膜と、当該第1層間絶縁膜より膜厚が大きい第2層間絶縁膜とが積層されてなることを特徴とする請求の範囲第1項から請求の範囲第3項のいずれか1項に記載の表示装置。
  5.  前記第1層間絶縁膜は無機材料により形成される一方、前記第2層間絶縁膜は有機材料により形成されていることを特徴とする請求の範囲第4項に記載の表示装置。
  6.  前記導電部は、前記画素電極間において、前記ゲート信号線又は前記保持容量配線と電気的に接続されていることを特徴とする請求の範囲第1項から請求の範囲第5項のいずれか1項に記載の表示装置。
  7.  前記導電部は、前記ゲート信号線又は前記保持容量配線と重なる形で、前記画素電極間毎にそれぞれ配設され、
     前記導電部の各々は、前記ゲート信号線又は前記保持容量配線の延設方向に沿って隣り合うもの同士が電気的に接続されていることを特徴とする請求の範囲第1項から請求の範囲第5項のいずれか1項に記載の表示装置。
  8.  複数の前記画素電極が配置されたアクティブ領域と、当該アクティブ領域の外側に形成された周辺領域とを有し、
     前記導電部は、前記周辺領域において、前記ゲート信号線、前記保持容量配線、及び前記共通電極のうち少なくともいずれか1つと電気的に接続されていることを特徴とする請求の範囲第1項から請求の範囲第7項のいずれか1項に記載の表示装置。
  9.  前記導電部は、前記画素電極間毎にそれぞれ配設され、
     前記導電部の各々は、隣り合う当該導電部同士が電気的に絶縁されていることを特徴とする請求の範囲第1項から請求の範囲第6項のいずれか1項に記載の表示装置。
  10.  前記導電部は、前記データ信号線と平面視重畳する部位を有しないことを特徴とする請求の範囲第9項に記載の表示装置。
  11.  一対の基板間に液晶が封入されてなる液晶パネルを備えることを特徴とする請求の範囲第1項から請求の範囲第10項のいずれか1項に記載の表示装置。
  12.  請求の範囲第1項から請求の範囲第11項のいずれか1項に記載の表示装置を備えることを特徴とするテレビ受信装置。
PCT/JP2009/052643 2008-05-13 2009-02-17 表示装置、及びテレビ受信装置 WO2009139205A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010511907A JP5089773B2 (ja) 2008-05-13 2009-02-17 表示装置、及びテレビ受信装置
US12/990,872 US20110058110A1 (en) 2008-05-13 2009-02-17 Display device and television receiver
CN2009801169207A CN102027407B (zh) 2008-05-13 2009-02-17 显示装置和电视接收装置
BRPI0912562A BRPI0912562A2 (pt) 2008-05-13 2009-02-17 dispositivo de exibição e receptor de televisão.
RU2010145913/28A RU2471217C2 (ru) 2008-05-13 2009-02-17 Дисплейное устройство и телевизионный приемник

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008126230 2008-05-13
JP2008-126230 2008-05-13

Publications (1)

Publication Number Publication Date
WO2009139205A1 true WO2009139205A1 (ja) 2009-11-19

Family

ID=41318578

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/052643 WO2009139205A1 (ja) 2008-05-13 2009-02-17 表示装置、及びテレビ受信装置

Country Status (6)

Country Link
US (1) US20110058110A1 (ja)
JP (1) JP5089773B2 (ja)
CN (1) CN102027407B (ja)
BR (1) BRPI0912562A2 (ja)
RU (1) RU2471217C2 (ja)
WO (1) WO2009139205A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137230A1 (ja) * 2009-05-25 2010-12-02 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013044891A (ja) * 2011-08-23 2013-03-04 Sony Corp 表示装置及び電子機器
JP6365368B2 (ja) * 2015-03-19 2018-08-01 株式会社Jvcケンウッド 液晶表示装置
JP2017162032A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 表示装置
CN106200179A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种平面液晶显示器
JP2021165810A (ja) * 2020-04-08 2021-10-14 シャープ株式会社 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325314A (ja) * 1994-05-31 1995-12-12 Sanyo Electric Co Ltd 液晶表示装置
JPH10213812A (ja) * 1997-01-31 1998-08-11 Sharp Corp アクティブマトリクス型液晶表示装置
JPH11352938A (ja) * 1998-06-09 1999-12-24 Sharp Corp 液晶表示装置及びその駆動方法並びに走査線駆動回路
JP2001133750A (ja) * 1999-08-20 2001-05-18 Seiko Epson Corp 電気光学装置
JP2001166321A (ja) * 1999-12-10 2001-06-22 Hitachi Ltd 液晶表示装置
JP2004325766A (ja) * 2003-04-24 2004-11-18 Alps Electric Co Ltd アクティブマトリクス型表示装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
JP3636641B2 (ja) * 1999-08-20 2005-04-06 セイコーエプソン株式会社 電気光学装置
WO2006098449A1 (ja) * 2005-03-18 2006-09-21 Sharp Kabushiki Kaisha 液晶表示装置
US8300167B2 (en) * 2007-06-14 2012-10-30 Sharp Kabushiki Kaisha Display panel, display device, and method for manufacturing display panel
JP2007316672A (ja) * 2007-08-27 2007-12-06 Sony Corp 液晶表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325314A (ja) * 1994-05-31 1995-12-12 Sanyo Electric Co Ltd 液晶表示装置
JPH10213812A (ja) * 1997-01-31 1998-08-11 Sharp Corp アクティブマトリクス型液晶表示装置
JPH11352938A (ja) * 1998-06-09 1999-12-24 Sharp Corp 液晶表示装置及びその駆動方法並びに走査線駆動回路
JP2001133750A (ja) * 1999-08-20 2001-05-18 Seiko Epson Corp 電気光学装置
JP2001166321A (ja) * 1999-12-10 2001-06-22 Hitachi Ltd 液晶表示装置
JP2004325766A (ja) * 2003-04-24 2004-11-18 Alps Electric Co Ltd アクティブマトリクス型表示装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137230A1 (ja) * 2009-05-25 2010-12-02 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
US8665202B2 (en) 2009-05-25 2014-03-04 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver

Also Published As

Publication number Publication date
CN102027407A (zh) 2011-04-20
RU2471217C2 (ru) 2012-12-27
US20110058110A1 (en) 2011-03-10
CN102027407B (zh) 2013-10-30
RU2010145913A (ru) 2012-06-20
BRPI0912562A2 (pt) 2015-10-13
JP5089773B2 (ja) 2012-12-05
JPWO2009139205A1 (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
US7701520B2 (en) Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction
JP5351498B2 (ja) 液晶表示装置、及びその駆動方法
TWI432853B (zh) 液晶顯示器
US8941572B2 (en) Liquid crystal panel and liquid crystal display device having the same
JP4938032B2 (ja) 液晶パネル、液晶表示装置、およびテレビジョン装置
US7057698B2 (en) Liquid crystal display panel of horizontal electric field applying type including plurality of pixels divided into at least four sub-pixels
US20080316413A1 (en) Display panel
TWI284240B (en) Liquid crystal display device
WO2007034599A1 (ja) 表示装置
JP2005234544A (ja) 液晶表示装置およびその駆動方法
US20090058785A1 (en) Liquid crystal display and driving method thereof
JP5089773B2 (ja) 表示装置、及びテレビ受信装置
KR20160061536A (ko) 액정 표시 장치
KR20090092415A (ko) 표시 기판 및 이를 갖는 표시 장치
WO2012144174A1 (ja) 液晶表示装置
JP4978786B2 (ja) 液晶表示装置
JP2022552766A (ja) 画素構造、アレイ基板および表示パネル
JP4407732B2 (ja) 液晶表示装置
JP2003280036A (ja) 液晶表示装置
US20040080679A1 (en) Liquid crystal display and fabricating method thereof
US9482895B2 (en) Liquid crystal display device with different polarity signals provided to pixel electrodes facing a transparent filter and a green filter
JP2013205628A (ja) 液晶表示装置
JP2008309884A (ja) 液晶表示装置
JP4501979B2 (ja) 液晶表示装置
JP2009186533A (ja) 液晶表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980116920.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09746412

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010511907

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12990872

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 7191/CHENP/2010

Country of ref document: IN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010145913

Country of ref document: RU

122 Ep: pct application non-entry in european phase

Ref document number: 09746412

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: PI0912562

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20101111