WO2009139205A1 - 表示装置、及びテレビ受信装置 - Google Patents
表示装置、及びテレビ受信装置 Download PDFInfo
- Publication number
- WO2009139205A1 WO2009139205A1 PCT/JP2009/052643 JP2009052643W WO2009139205A1 WO 2009139205 A1 WO2009139205 A1 WO 2009139205A1 JP 2009052643 W JP2009052643 W JP 2009052643W WO 2009139205 A1 WO2009139205 A1 WO 2009139205A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- gate signal
- signal line
- electrode
- pixel electrodes
- display device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Abstract
Description
しかしながら、上記特許文献1に開示の駆動方法においても、表示ムラを完全に抑止することは困難であり、その一因として、隣り合う画素電極間に形成される寄生容量の影響が考えられる。寄生容量が形成された画素電極間においては、当該寄生容量を通じてそれぞれの画素電極が互いに電気的に影響を及ぼし合い、意図しない電圧変化を生じ得る。例えば、特許文献1に開示のように、ゲート信号線のグループ毎にデータ信号の極性を反転させて液晶表示装置の駆動を行う場合に、画素電極間に寄生容量が形成されていると、この極性の反転に伴い、両グループの境界に位置する各画素のうち、一方の画素を構成する画素電極の電圧が増大又は減少する場合がある。このような電圧の変化は、表示画像の明度に影響を与えるため、表示ムラが生じるおそれがある。
上記課題を解決するために、本発明の表示装置は、ゲート信号が供給される複数のゲート信号線と、前記ゲート信号線と交わる方向に延設され、データ信号が供給される複数のデータ信号線と、前記ゲート信号線と前記データ信号線との交差部近傍に配されるスイッチング素子と、前記スイッチング素子と接続される画素電極と、前記画素電極と保持容量を形成する保持容量配線と、前記画素電極と対向する形で設けられ、当該画素電極との間に電圧を印加可能な共通電極と、を備え、隣り合う前記画素電極間には導電部が設けられており、前記導電部は、前記画素電極とは電気的に絶縁されている一方、前記ゲート配線、前記保持容量配線、及び前記共通電極のうち少なくともいずれか1つと電気的に接続されていることを特徴とする。
当該表示装置においては、ゲート信号及びデータ信号により印加された所定の電圧が、スイッチング素子を介して画素電極に供給される。電圧が印加された画素電極では、隣り合う画素電極間に寄生容量が形成される場合がある。寄生容量が形成された画素電極間においては、当該寄生容量を通じてそれぞれの画素電極が互いに電気的に影響を及ぼし合い、意図しない電圧変化を生じ得る。例えば、データ信号の基準電圧に対する電圧極性を、隣り合う配線毎や隣り合う画素毎に反転させて当該表示装置の駆動を行う場合に、画素電極間に寄生容量が形成されていると、この電圧極性の反転に伴い一方の画素電極の電圧が増大又は減少する場合がある。このような電圧の変化は、表示画像の明度に影響を与えるため、表示ムラが生じるおそれがある。
つまり、複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、前記ブロックの各々における前記ゲート信号線に接続された前記スイッチング素子を駆動する期間内において供給される前記データ信号の基準電圧に対する電圧極性が、隣り合う前記ブロック間で異なるものとすることができる。
このような駆動構成の場合において、本発明の構成によれば、隣り合う画素電極間に間在する導電部により、これら画素電極間における寄生容量の形成を抑制することが可能となる。その結果、ブロック間でデータ信号の電圧極性を変化させた場合にも、各画素において意図しない電圧変化が生じ難く、ムラの発生を抑制する効果を発揮することが可能となる。
つまり、複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、前記ブロックの各々において、偶数番目の前記ゲート信号線を先に走査し奇数番目の前記ゲート信号線を後に走査するか、又は、奇数番目の前記ゲート信号線を先に走査し偶数番目の前記ゲート信号線を後に走査するか、のどちらかの制御がなされ、前記偶数番目の前記ゲート信号線に接続された前記スイッチング素子を駆動する期間内において供給される前記データ信号の基準電圧に対する電圧極性と、前記奇数番目の前記ゲート信号線に接続された前記スイッチング素子を駆動する期間内において供給される前記データ信号の基準電圧に対する電圧極性とが異なるものとすることができる。
このような駆動構成の場合において、本発明の構成によれば、隣り合う画素電極間に間在する導電部により、これら画素電極間における寄生容量の形成を抑制することが可能となる。その結果、配列順の奇数番目と偶数番目との間やブロック間でデータ信号の電圧極性を変化させた場合にも、各画素において意図しない電圧変化が生じ難く、ムラの発生を抑制する効果を発揮することが可能となる。
このようなゲート信号線と画素電極との電気的絶縁構成を採用した場合において、本発明の構成によれば、隣り合う画素電極間における寄生容量の形成を抑制することができるため、例えばデータ信号の電圧極性を周期的に変化させた場合にも、各画素において意図しない電圧変化が生じ難く、ムラの発生を抑制する効果を発揮することが可能となる。
このように、第1層間絶縁膜に比して膜厚が大きい第2層間絶縁膜を有機材料により形成することで、膜厚制御等を含めた膜設計が容易となり、さらに膜形成の作業を容易に行うことが可能となる。
このような構成によれば、導電部と、ゲート信号線又は保持容量配線との電気的接続を形成するために、例えば画素電極が配置されるアクティブ領域の周囲の周辺領域に、改めてこれらの接続部を配置するための領域を設ける必要がなく、狭額縁化に寄与することが可能となる。かかる構成は、隣り合う導電部同士が電気的に絶縁されている場合に特に有効である。
このような構成によれば、例えばゲート信号線又は保持容量配線が断線した場合においても、導電部が当該ゲート信号線又は保持容量配線の延設方向に沿って電気的に接続されつつ延びるものとされているため、ゲート信号線又は保持容量配線の代替部材として機能し得る断線冗長構造となすことが可能となる。
このような構成によれば、各画素電極間のみに互いに電気的に独立した導電部を設けることとなり、各導電部を電気的に接続する部材を必要としないため、コスト削減に寄与することが可能となる。
このような構成によれば、導電部と、データ信号線との間に電場が形成され難いため、当該データ信号線の電気的負荷を軽減することが可能となる。
このようなテレビ受信装置によると、表示ムラが抑制された表示装置を用いてなるため、当該テレビ受信装置においてもテレビ画像にムラがない高い表示品質を確保することが可能となる。
本発明の表示装置によれば、駆動信号の電圧極性を周期的に反転させて駆動する場合においても、表示ムラが生じ難く高い表示品質を確保することが可能となる。また、本発明のテレビ受信装置によれば、表示ムラが抑制された表示装置を用いてなるため、テレビ画像にムラがない高い表示品質を確保することが可能となる。
本発明の実施形態1を図1ないし図9によって説明する。本実施形態では、液晶表示装置10を備えるテレビ受信装置TVについて例示する。
図1は本実施形態に係るテレビ受信装置の概略構成を示す分解斜視図、図2は液晶表示装置の概略構成を示す分解斜視図、図3は図2の液晶表示装置の長辺方向に沿った断面構成を示す断面図である。
バックライト装置12は、所謂直下型のバックライト装置であって、液晶パネル11のパネル面(すなわち表示面)の背面直下に、当該パネル面に沿って光源(ここでは高圧放電管として冷陰極管17を用いている)を複数具備した構成となっている。
液晶パネル11は、図4に示すように、一対の横長な矩形状をなす基板31,32と、両基板31,32間に間在し、電圧印加に伴って光学特性が変化する液晶層33とを備えている。また、両基板31,32の外面側(液晶層33とは反対側)には、それぞれ表裏一対の偏光板11a,11bが配されている。
保持容量配線46は、ゲート信号線45(図示せず)と同様に、アレイ基板32のガラス基板32a上に形成され、当該保持容量配線46とガラス基板32aの表面を覆うようにして、ゲート信号線45を周囲部材から電気的に絶縁するためのゲート絶縁膜49が形成されている。当該ゲート絶縁膜49上のうち保持容量配線46の両端部と重畳する位置には、保持容量配線46に対して保持容量素子の他方の電極を担う保持容量上電極46aが構成されている。これら保持容量上電極46a及びゲート絶縁膜49を覆う形で2層構造の層間絶縁膜50が形成され、当該層間絶縁膜50上に画素電極41及びシールド電極48が設けられている。シールド電極48は、画素電極41と同じ材料(たとえばITO、IZO等の透明導電性材料)から構成されていても良い。さらに、画素電極41及びシールド電極48の表面には、液晶層33を構成する液晶分子を配向するための配向膜37bが形成されている。
図7において、左端の欄は信号が供給される書込み行を示し、ここでは配列順において1番目から40番目のゲート信号線45に対応する行を例示している。その右側の欄は、データ信号の書込み順を示し、図7の中央部の欄は、データ信号の書込みの様子を示している。一方、上覧にはデータ信号の電圧極性、及びそのデータナンバー(No.)と、LS信号の発信タイミングが示されている。
図8において、画素電極41aは、奇数番目のゲート信号線45に対応する、正の電圧極性を有するデータ信号が供給されるものとされる一方、画素電極41bは、偶数番目のゲート信号線45に対応する、負の電圧極性を有するデータ信号が供給されるものとする。画素電極41aと、これと液晶層33を挟んで対向する共通電極36との間に液晶容量Clc1が形成され、画素電極41aに隣り合う画素電極41bと共通電極36との間に液晶容量Clc2が形成されている。また、画素電極41a,41bと保持容量配線46との間には、それぞれ保持容量Ccs1,Ccs2が形成されている。さらに、保持容量配線46と接続されたシールド電極48が、隣り合う画素電極41a,41bの間に設けられることで、画素電極41a,41bとシールド電極48との間にそれぞれシールド容量Csld1,Csld2が形成されることとなる。
このような構成によれば、保持容量配線46上において、隣り合う画素電極41,41間に間在する形で設けられたシールド電極48が、これら画素電極41,41とシールド容量Csld1,Csld2を形成することで、当該画素電極41,41間に寄生容量が形成されることを抑制することができるため、画素電極41において意図しない電圧の変化を抑制することが可能となる。その結果、電圧変化による表示ムラを抑制し、高い表示品質を確保することが可能となる。
このように、第1層間絶縁膜51及び第2層間絶縁膜52との二重の絶縁膜により、ゲート信号線45及びデータ信号線43と、画素電極41との間に寄生容量が形成されることを抑制することができ、画素電極41の電圧がゲート信号線45又はデータ信号線43の影響により変化することを抑制することが可能となる。
このようなゲート信号線45と画素電極41との電気的絶縁構成を採用した場合において、本実施形態のシールド電極48を設ける構成によれば、隣り合う画素電極41,41間における寄生容量の形成を抑制することができるため、例えばデータ信号の電圧極性を周期的に変化させた場合にも、各画素において意図しない電圧変化が生じ難く、ムラの発生を抑制する効果を発揮することが可能となる。なお、第2層間絶縁膜52は、有機材料により形成されてなるものとしているため、第1層間絶縁膜51より膜厚を大きく形成する場合において、膜厚制御等を含めた膜設計が容易となり、さらに膜形成の作業を容易に行うことが可能とされている。
このような構成によれば、シールド電極48と、保持容量配線46との電気的接続を形成するために、例えば画素電極41が配置されるアクティブ領域AAの周囲の周辺領域NAに、改めてこれらの接続部を配置するための領域を設ける必要がなく、狭額縁化に寄与することが可能となる。
このような構成によれば、保持容量配線46が断線した場合においても、シールド電極48が当該保持容量配線46の代替部材として機能し得る断線冗長構造となすことが可能となる。
シールド電極48と保持容量配線46との電気的接続構成の一変形例として、図9に示すような構成を採用することができる。図9は第1変形例に係るアレイ基板上の配線構成を模式的に示す平面図である。
アレイ基板32Aは、図9に示すように、複数の画素電極41がマトリクス状に配置された領域が、画像表示が可能なアクティブ領域AA(図中、二点鎖線で囲まれた内側)とされる一方、当該アクティブ領域AAの外側周辺の額縁状の領域は画像表示が不可能な周辺領域NA(図中、二点鎖線で囲まれた外側)とされる。
シールド電極48の構成の一変形例として、図10及び図11に示すような構成を採用することができる。図10は第2変形例に係るアレイ基板上の配線構成を模式的に示す平面図、図11は図10の要部拡大平面図である。
アレイ基板32Bには、図10に示すように、シールド電極48Bが、隣り合う画素電極41,41間に間在し、かつ保持容量配線46に沿って隣り合う当該シールド電極48B、48Bが離間された形で、各保持容量配線46上に配設されている。より詳細には、シールド電極48Bは、図11に示すように、隣り合う画素電極41,41間に、当該画素電極41の短辺とほぼ同一の長さで設けられており、保持容量配線46と略直交するデータ信号線43と平面視重畳する部位を有しない構成とされている。すなわち、シールド電極48Bは、隣り合う画素電極41毎に互いに独立して設けられており、隣り合うシールド電極48B,48B同士が電気的に絶縁された状態とされている。
さらに、隣り合うシールド電極48B,48B同士が電気的に絶縁されている、すなわち各画素電極41間のみに互いに電気的に独立したシールド電極48Bを設ける構成とされている。
層間絶縁膜50の構成の一変形例として、図12に示すような構成を採用することができる。図12は第3変形例に係る液晶パネルの画素間部分の拡大断面図である。
本例に係る液晶パネル11Cにおいて、保持容量配線46は、ゲート信号線45(図示せず)と同様に、アレイ基板32のガラス基板32a上に形成され、当該保持容量配線46とガラス基板32aの表面を覆うようにして、ゲート信号線45を周囲部材から電気的に絶縁するためのゲート絶縁膜49が形成されている。さらに、ゲート絶縁膜49を覆う形で層間絶縁膜50Cが形成され、当該層間絶縁膜50C上に画素電極41及びシールド電極48が設けられている。なお、層間絶縁膜50Cは、SiNx等の無機材料からなる無機層間絶縁膜とされる。
一方、シールド電極48には、当該シールド電極48が層間絶縁膜50C及びゲート絶縁膜49を貫いて保持容量配線46と接触する(つまり電気的に接続可能な)形をなすシールド電極-保持容量配線コンタクト部54Cが設けられている。このシールド電極-保持容量配線コンタクト部54Cにより、シールド電極48と保持容量配線46とが電気的に接続される。
当該液晶表示装置の駆動方法の一変形例として、図13に示すものを採用することができる。図13は第4変形例に係る液晶表示装置におけるデータ信号の供給態様を説明する信号供給図である。
図13において、左端の欄は信号が供給される書込み行を示し、ここでは配列順において1番目から40番目のゲート信号線45に対応する行を例示している。一方、上覧にはデータ信号の電圧極性、及びそのデータナンバー(No.)と、LS信号の発信タイミングが示されている。
次に、本発明の実施形態2を図14ないし図17によって説明する。前記実施形態1との相違は、シールド電極をゲート信号線上に設けたところにあり、その他は前記実施形態と同様である。前記実施形態と同一部分には、同一符号を付して重複する説明を省略する。
図14は本実施形態に係る液晶表示装置に備わるアレイ基板上の配線構成を模式的に示す平面図、図15は図14のアレイ基板の要部拡大平面図である。
ゲート信号線63は、アレイ基板60のガラス基板32a上に形成され、当該ゲート信号線63とガラス基板32aの表面を覆うようにして、ゲート信号線63を周囲部材から電気的に絶縁するためのゲート絶縁膜49が形成されている。さらに、ゲート絶縁膜49を覆う形で2層構造の層間絶縁膜50が形成され、当該層間絶縁膜50上に画素電極61及びシールド電極65が設けられている。
図17において、画素電極61aは、奇数番目のゲート信号線63に対応する、正の電圧極性を有するデータ信号が供給されるものとされる一方、画素電極61bは、偶数番目のゲート信号線63に対応する、負の電圧極性を有するデータ信号が供給されるものとする。画素電極61aと、これと液晶層33を挟んで対向する共通電極36との間に液晶容量Clc1が形成され、画素電極61aと隣り合う画素電極61bと共通電極36との間に液晶容量Clc2が形成されている。また、画素電極61a,61bとゲート信号線63との間には、それぞれ僅かながらゲート信号線寄生容量Cgd1,Cgd2が形成されている。さらに、ゲート信号線63と接続されたシールド電極65が、隣り合う画素電極61a,61bの間に設けられることで、画素電極61a,61bとシールド電極65との間にそれぞれシールド容量Csld1,Csld2が形成されることとなる。
このような構成によれば、ゲート信号線63上において、隣り合う画素電極61,61間に間在する形で設けられたシールド電極65が、これら画素電極61とシールド容量Csld1,Csld2を形成することで、当該画素電極61,61間に寄生容量が形成されることを抑制することができるため、画素電極61において意図しない電圧の変化を抑制することが可能となる。その結果、電圧変化による表示ムラを抑制し、高い表示品質を確保することが可能となる。
このような構成によれば、シールド電極65と、ゲート信号線63との電気的接続を形成するために、例えば画素電極61が配置されるアクティブ領域AAの周囲の周辺領域NAに、改めてこれらの接続部を配置するための領域を設ける必要がなく、狭額縁化に寄与することが可能となる。
このような構成によれば、仮にゲート信号線63が断線した場合においても、シールド電極65が当該ゲート信号線63の代替部材として機能し得る断線冗長構造となすことが可能となる。
シールド電極65とゲート信号線63との電気的接続構成の一変形例として、図18に示すような構成を採用することができる。図18は第5変形例に係るアレイ基板上の配線構成を模式的に示す平面図である。
アレイ基板60Aは、図18に示すように、複数の画素電極61がマトリクス状に配置された領域が、画像表示が可能なアクティブ領域AA(図中、二点鎖線で囲まれた内側)とされる一方、当該アクティブ領域AAの外側周辺の額縁状の領域は画像表示が不可能な周辺領域NA(図中、二点鎖線で囲まれた外側)とされる。
シールド電極65の構成の一変形例として、図19及び図20に示すような構成を採用することができる。図19は第6変形例に係るアレイ基板上の配線構成を模式的に示す平面図、図20は図19の要部拡大平面図である。
アレイ基板60Bには、図19に示すように、シールド電極65Bが、隣り合う画素電極61,61間に間在し、かつ隣り合う当該シールド電極65B,65B同士が離間された形で、各ゲート信号線63上に配設されている。より詳細には、シールド電極65Bは、図20に示すように、隣り合う画素電極61,61間に、当該画素電極61の短辺とほぼ同一の長さで設けられており、ゲート信号線63と略直交するデータ信号線43と平面視重畳する部位を有しない構成とされている。すなわち、シールド電極65Bは、隣り合う画素電極61毎に互いに独立して設けられており、隣り合うシールド電極65B,65B同士が電気的に絶縁された状態とされている。
さらに、隣り合うシールド電極65B,65B同士が電気的に絶縁されている、すなわち各画素電極61間のみに互いに電気的に独立したシールド電極65Bを設ける構成とされており、各シールド電極65Bを電気的に接続する部材を必要としないため、コスト削減に寄与することが可能となる。
シールド電極65Cとゲート信号線63とを電気的に接続する場合においても、図21に示すように、これらの間に介在する層間絶縁膜50Cを1層としても良い。この場合、シールド電極65Cには、当該シールド電極65Cが層間絶縁膜50C及びゲート絶縁膜49を貫いてゲート信号線63と接触する(つまり電気的に接続可能な)形をなすシールド電極-ゲート信号線コンタクト部66Cが設けられることが好ましい。このシールド電極-ゲート信号線コンタクト部66Cにより、シールド電極65Cとゲート信号線63とが電気的に接続される。なお、本例では、層間絶縁膜50Cは、SiNx等の無機材料からなる無機層間絶縁膜とされる。
シールド電極65Dとゲート信号線63Dとを電気的に接続する場合には、図22に示すように、保持容量配線64を設けないアレイ基板60Dを用いても良い。この場合、ゲート信号線63Dは、画素電極61との間に保持容量を形成する保持容量配線64の機能も担うものとすることができる。
次に、本発明の実施形態3を図23ないし図26によって説明する。前記実施形態1,2との相違は、シールド電極を共通電極と電気的に接続したところにあり、その他は前記実施形態と同様である。前記実施形態と同一部分には、同一符号を付して重複する説明を省略する。
図23は本実施形態に係る液晶表示装置に備わるアレイ基板上の配線構成を模式的に示す平面図、図24は液晶パネルの画面中央側部分の拡大断面図、図25は液晶パネルの画面端部側の拡大断面図である。
図26において、画素電極41aは、奇数番目のゲート信号線45に対応する、正の電圧極性を有するデータ信号が供給されるものとされる一方、画素電極41bは、偶数番目のゲート信号線45に対応する、負の電圧極性を有するデータ信号が供給されるものとする。画素電極41aと、これと液晶層33を挟んで対向する共通電極73との間に液晶容量Clc1が形成され、画素電極41aと隣り合う画素電極41bと共通電極73との間に液晶容量Clc2が形成されている。また、画素電極41a,41bと保持容量配線46との間には、それぞれ保持容量Ccs1,Ccs2が形成されている。さらに、共通電極73と接続されたシールド電極71が、隣り合う画素電極41a,41bの間に設けられることで、画素電極41a,41bとシールド電極65との間にそれぞれシールド容量Csld1,Csld2が形成されることとなる。
このような構成によれば、隣り合う画素電極41,41間に間在する形で設けられたシールド電極71が、これら画素電極41とシールド容量Csld1,Csld2を形成することで、当該画素電極41,41間に寄生容量が形成されることを抑制することができるため、画素電極41において意図しない電圧の変化を抑制することが可能となる。その結果、電圧変化による表示ムラを抑制し、高い表示品質を確保することが可能となる。
次に、本発明の実施形態4を図28及び図29によって説明する。前記実施形態1,2,3との相違は、シールド電極をゲート信号線上に設けるとともに、保持容量配線と電気的に接続したところにあり、その他は前記実施形態と同様である。前記実施形態と同一部分には、同一符号を付して重複する説明を省略する。
図28は本実施形態に係る液晶表示装置に備わるアレイ基板上の配線構成を模式的に示す平面図、図29は図28のアレイ基板の要部拡大平面図である。
このような構成によれば、隣り合う画素電極61,61間に間在する形で設けられたシールド電極81が、これら画素電極61とシールド容量Csld1,Csld2を形成することで、当該画素電極61,61間に寄生容量が形成されることを抑制することができるため、画素電極61において意図しない電圧の変化を抑制することが可能となる。
以上、本発明の実施形態について示したが、本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
Claims (12)
- ゲート信号が供給される複数のゲート信号線と、
前記ゲート信号線と交わる方向に延設され、データ信号が供給される複数のデータ信号線と、
前記ゲート信号線と前記データ信号線との交差部近傍に配されるスイッチング素子と、
前記スイッチング素子と接続される画素電極と、
前記画素電極と保持容量を形成する保持容量配線と、
前記画素電極と対向する形で設けられ、当該画素電極との間に電圧を印加可能な共通電極と、を備え、
隣り合う前記画素電極間には導電部が設けられており、
前記導電部は、前記画素電極とは電気的に絶縁されている一方、前記ゲート配線、前記保持容量配線、及び前記共通電極のうち少なくともいずれか1つと電気的に接続されていることを特徴とする表示装置。 - 複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、
前記ブロックの各々における前記データ信号の基準電圧に対する電圧極性が、隣り合う前記ブロック間で異なることを特徴とする請求の範囲第1項に記載の表示装置。 - 複数の前記ゲート信号線は、2以上の当該ゲート信号線を含む群を1ブロックとして複数のブロックに分けられ、
前記ブロックの各々において、偶数番目の前記ゲート信号線を先に走査し奇数番目の前記ゲート信号線を後に走査するか、又は、奇数番目の前記ゲート信号線を先に走査し偶数番目の前記ゲート信号線を後に走査するか、のどちらかとされ、
前記偶数番目の前記ゲート信号線に対応する前記データ信号の基準電圧に対する電圧極性と、前記奇数番目の前記ゲート信号線に対応する前記データ信号の基準電圧に対する電圧極性とが異なることを特徴とする請求の範囲第1項に記載の表示装置。 - 前記ゲート信号線及び前記データ信号線と、前記画素電極との間には、これらを電気的に絶縁するための層間絶縁膜が形成されており、
前記層間絶縁膜は、前記ゲート信号線及びデータ信号線側から、第1層間絶縁膜と、当該第1層間絶縁膜より膜厚が大きい第2層間絶縁膜とが積層されてなることを特徴とする請求の範囲第1項から請求の範囲第3項のいずれか1項に記載の表示装置。 - 前記第1層間絶縁膜は無機材料により形成される一方、前記第2層間絶縁膜は有機材料により形成されていることを特徴とする請求の範囲第4項に記載の表示装置。
- 前記導電部は、前記画素電極間において、前記ゲート信号線又は前記保持容量配線と電気的に接続されていることを特徴とする請求の範囲第1項から請求の範囲第5項のいずれか1項に記載の表示装置。
- 前記導電部は、前記ゲート信号線又は前記保持容量配線と重なる形で、前記画素電極間毎にそれぞれ配設され、
前記導電部の各々は、前記ゲート信号線又は前記保持容量配線の延設方向に沿って隣り合うもの同士が電気的に接続されていることを特徴とする請求の範囲第1項から請求の範囲第5項のいずれか1項に記載の表示装置。 - 複数の前記画素電極が配置されたアクティブ領域と、当該アクティブ領域の外側に形成された周辺領域とを有し、
前記導電部は、前記周辺領域において、前記ゲート信号線、前記保持容量配線、及び前記共通電極のうち少なくともいずれか1つと電気的に接続されていることを特徴とする請求の範囲第1項から請求の範囲第7項のいずれか1項に記載の表示装置。 - 前記導電部は、前記画素電極間毎にそれぞれ配設され、
前記導電部の各々は、隣り合う当該導電部同士が電気的に絶縁されていることを特徴とする請求の範囲第1項から請求の範囲第6項のいずれか1項に記載の表示装置。 - 前記導電部は、前記データ信号線と平面視重畳する部位を有しないことを特徴とする請求の範囲第9項に記載の表示装置。
- 一対の基板間に液晶が封入されてなる液晶パネルを備えることを特徴とする請求の範囲第1項から請求の範囲第10項のいずれか1項に記載の表示装置。
- 請求の範囲第1項から請求の範囲第11項のいずれか1項に記載の表示装置を備えることを特徴とするテレビ受信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010511907A JP5089773B2 (ja) | 2008-05-13 | 2009-02-17 | 表示装置、及びテレビ受信装置 |
US12/990,872 US20110058110A1 (en) | 2008-05-13 | 2009-02-17 | Display device and television receiver |
CN2009801169207A CN102027407B (zh) | 2008-05-13 | 2009-02-17 | 显示装置和电视接收装置 |
BRPI0912562A BRPI0912562A2 (pt) | 2008-05-13 | 2009-02-17 | dispositivo de exibição e receptor de televisão. |
RU2010145913/28A RU2471217C2 (ru) | 2008-05-13 | 2009-02-17 | Дисплейное устройство и телевизионный приемник |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008126230 | 2008-05-13 | ||
JP2008-126230 | 2008-05-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2009139205A1 true WO2009139205A1 (ja) | 2009-11-19 |
Family
ID=41318578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2009/052643 WO2009139205A1 (ja) | 2008-05-13 | 2009-02-17 | 表示装置、及びテレビ受信装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20110058110A1 (ja) |
JP (1) | JP5089773B2 (ja) |
CN (1) | CN102027407B (ja) |
BR (1) | BRPI0912562A2 (ja) |
RU (1) | RU2471217C2 (ja) |
WO (1) | WO2009139205A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010137230A1 (ja) * | 2009-05-25 | 2010-12-02 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013044891A (ja) * | 2011-08-23 | 2013-03-04 | Sony Corp | 表示装置及び電子機器 |
JP6365368B2 (ja) * | 2015-03-19 | 2018-08-01 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP2017162032A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社ジャパンディスプレイ | 表示装置 |
CN106200179A (zh) * | 2016-08-31 | 2016-12-07 | 深圳市华星光电技术有限公司 | 一种平面液晶显示器 |
JP2021165810A (ja) * | 2020-04-08 | 2021-10-14 | シャープ株式会社 | 表示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325314A (ja) * | 1994-05-31 | 1995-12-12 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH10213812A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JPH11352938A (ja) * | 1998-06-09 | 1999-12-24 | Sharp Corp | 液晶表示装置及びその駆動方法並びに走査線駆動回路 |
JP2001133750A (ja) * | 1999-08-20 | 2001-05-18 | Seiko Epson Corp | 電気光学装置 |
JP2001166321A (ja) * | 1999-12-10 | 2001-06-22 | Hitachi Ltd | 液晶表示装置 |
JP2004325766A (ja) * | 2003-04-24 | 2004-11-18 | Alps Electric Co Ltd | アクティブマトリクス型表示装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5510807A (en) * | 1993-01-05 | 1996-04-23 | Yuen Foong Yu H.K. Co., Ltd. | Data driver circuit and associated method for use with scanned LCD video display |
JP3636641B2 (ja) * | 1999-08-20 | 2005-04-06 | セイコーエプソン株式会社 | 電気光学装置 |
WO2006098449A1 (ja) * | 2005-03-18 | 2006-09-21 | Sharp Kabushiki Kaisha | 液晶表示装置 |
US8300167B2 (en) * | 2007-06-14 | 2012-10-30 | Sharp Kabushiki Kaisha | Display panel, display device, and method for manufacturing display panel |
JP2007316672A (ja) * | 2007-08-27 | 2007-12-06 | Sony Corp | 液晶表示装置 |
-
2009
- 2009-02-17 RU RU2010145913/28A patent/RU2471217C2/ru not_active IP Right Cessation
- 2009-02-17 JP JP2010511907A patent/JP5089773B2/ja active Active
- 2009-02-17 CN CN2009801169207A patent/CN102027407B/zh not_active Expired - Fee Related
- 2009-02-17 WO PCT/JP2009/052643 patent/WO2009139205A1/ja active Application Filing
- 2009-02-17 US US12/990,872 patent/US20110058110A1/en not_active Abandoned
- 2009-02-17 BR BRPI0912562A patent/BRPI0912562A2/pt not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325314A (ja) * | 1994-05-31 | 1995-12-12 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH10213812A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JPH11352938A (ja) * | 1998-06-09 | 1999-12-24 | Sharp Corp | 液晶表示装置及びその駆動方法並びに走査線駆動回路 |
JP2001133750A (ja) * | 1999-08-20 | 2001-05-18 | Seiko Epson Corp | 電気光学装置 |
JP2001166321A (ja) * | 1999-12-10 | 2001-06-22 | Hitachi Ltd | 液晶表示装置 |
JP2004325766A (ja) * | 2003-04-24 | 2004-11-18 | Alps Electric Co Ltd | アクティブマトリクス型表示装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010137230A1 (ja) * | 2009-05-25 | 2010-12-02 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
US8665202B2 (en) | 2009-05-25 | 2014-03-04 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver |
Also Published As
Publication number | Publication date |
---|---|
CN102027407A (zh) | 2011-04-20 |
RU2471217C2 (ru) | 2012-12-27 |
US20110058110A1 (en) | 2011-03-10 |
CN102027407B (zh) | 2013-10-30 |
RU2010145913A (ru) | 2012-06-20 |
BRPI0912562A2 (pt) | 2015-10-13 |
JP5089773B2 (ja) | 2012-12-05 |
JPWO2009139205A1 (ja) | 2011-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7701520B2 (en) | Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction | |
JP5351498B2 (ja) | 液晶表示装置、及びその駆動方法 | |
TWI432853B (zh) | 液晶顯示器 | |
US8941572B2 (en) | Liquid crystal panel and liquid crystal display device having the same | |
JP4938032B2 (ja) | 液晶パネル、液晶表示装置、およびテレビジョン装置 | |
US7057698B2 (en) | Liquid crystal display panel of horizontal electric field applying type including plurality of pixels divided into at least four sub-pixels | |
US20080316413A1 (en) | Display panel | |
TWI284240B (en) | Liquid crystal display device | |
WO2007034599A1 (ja) | 表示装置 | |
JP2005234544A (ja) | 液晶表示装置およびその駆動方法 | |
US20090058785A1 (en) | Liquid crystal display and driving method thereof | |
JP5089773B2 (ja) | 表示装置、及びテレビ受信装置 | |
KR20160061536A (ko) | 액정 표시 장치 | |
KR20090092415A (ko) | 표시 기판 및 이를 갖는 표시 장치 | |
WO2012144174A1 (ja) | 液晶表示装置 | |
JP4978786B2 (ja) | 液晶表示装置 | |
JP2022552766A (ja) | 画素構造、アレイ基板および表示パネル | |
JP4407732B2 (ja) | 液晶表示装置 | |
JP2003280036A (ja) | 液晶表示装置 | |
US20040080679A1 (en) | Liquid crystal display and fabricating method thereof | |
US9482895B2 (en) | Liquid crystal display device with different polarity signals provided to pixel electrodes facing a transparent filter and a green filter | |
JP2013205628A (ja) | 液晶表示装置 | |
JP2008309884A (ja) | 液晶表示装置 | |
JP4501979B2 (ja) | 液晶表示装置 | |
JP2009186533A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 200980116920.7 Country of ref document: CN |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09746412 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2010511907 Country of ref document: JP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 12990872 Country of ref document: US |
|
WWE | Wipo information: entry into national phase |
Ref document number: 7191/CHENP/2010 Country of ref document: IN |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2010145913 Country of ref document: RU |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 09746412 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: PI0912562 Country of ref document: BR Kind code of ref document: A2 Effective date: 20101111 |