WO2009125541A1 - 不揮発性記憶モジュール、アクセスモジュール、楽音データファイル生成モジュール及び楽音生成システム - Google Patents

不揮発性記憶モジュール、アクセスモジュール、楽音データファイル生成モジュール及び楽音生成システム Download PDF

Info

Publication number
WO2009125541A1
WO2009125541A1 PCT/JP2009/001156 JP2009001156W WO2009125541A1 WO 2009125541 A1 WO2009125541 A1 WO 2009125541A1 JP 2009001156 W JP2009001156 W JP 2009001156W WO 2009125541 A1 WO2009125541 A1 WO 2009125541A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
read
unit
nonvolatile memory
module
Prior art date
Application number
PCT/JP2009/001156
Other languages
English (en)
French (fr)
Inventor
中西雅浩
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010507132A priority Critical patent/JPWO2009125541A1/ja
Priority to US12/936,239 priority patent/US8450589B2/en
Publication of WO2009125541A1 publication Critical patent/WO2009125541A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
    • G10H7/02—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00—Details of electrophonic musical instruments
    • G10H1/0033—Recording/reproducing or transmission of music for electrophonic musical instruments
    • G10H1/0041—Recording/reproducing or transmission of music for electrophonic musical instruments in coded form
    • G10H1/0058—Transmission between separate instruments or between individual components of a musical system
    • G10H1/0066—Transmission between separate instruments or between individual components of a musical system using a MIDI interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H2240/00—Data organisation or data communication aspects, specifically adapted for electrophonic musical tools or instruments
    • G10H2240/121—Musical libraries, i.e. musical databases indexed by musical parameters, wavetables, indexing schemes using musical parameters, musical rule bases or knowledge bases, e.g. for automatic composing methods
    • G10H2240/145—Sound library, i.e. involving the specific use of a musical database as a sound bank or wavetable; indexing, interfacing, protocols or processing therefor

Definitions

  • the present invention relates to a non-volatile storage module that stores musical tone data such as instrument sounds in a semiconductor memory card, etc., and an access module that reads musical tone data from the non-volatile storage module and generates musical sounds by performing signal processing on the musical tone data Further, the present invention relates to a tone generation system in which an access module is added as a constituent element to the nonvolatile storage module, and a tone data file generation module that generates a sound material file group as a tone data file.
  • non-volatile memory modules including rewritable non-volatile memories
  • semiconductor memory cards are very expensive compared to optical disks and tape media, they are portable devices such as digital still cameras and mobile phones due to their small size, light weight, earthquake resistance, and ease of handling. As a recording medium, the demand is growing.
  • This semiconductor memory card includes a flash memory as a nonvolatile main storage memory, and has a data reading unit for controlling the flash memory.
  • the data reading unit performs read / write control on the flash memory in response to a read / write instruction from an access module such as a digital still camera.
  • an access module such as a digital still camera.
  • the flash memory includes a memory cell array and an I / O register (RAM) for temporarily holding data read from the memory cell array or temporarily holding data written from the outside. Since the flash memory requires a relatively long time for writing to and erasing the memory cells constituting the memory cell array, the flash memory has a structure in which a plurality of memory cells can be erased and written collectively. Specifically, the flash memory is composed of a plurality of physical blocks, and each physical block includes a plurality of pages. Data is erased in physical block units and written in page units.
  • the musical tone generation system is a system for generating musical instrument sounds (hereinafter referred to as musical sounds) in response to keystroke operations on a keyboard or the like.
  • the tone generation system usually has 32 or more tone generation channels. For example, tone generation channels are assigned in the order in which keys are pressed to generate tone.
  • a mask ROM having a high random reading speed is used as a ROM for musical sound data.
  • Patent Document 1 it is predicted that the bit unit price of the flash memory will be lower than the bit unit price of the mask ROM as the technology of the flash memory advances.
  • a technique for rationalizing the system cost by using a flash memory having a slower random reading speed than a mask ROM as a ROM for musical tone data is disclosed.
  • flash memory has responded to demands for large capacity and low cost, and multi-level NAND flash memory has become mainstream due to multi-level and process shrink.
  • bit price of flash memory is much cheaper than that of mask ROM, and the capacity per unit area is much larger than that of mask ROM, which may reduce the system price and size.
  • the binary NAND flash memory (product number: TC58V64FT) used in the embodiment of Patent Document 1 has a capacity of 64 Mbit, and a read time for accessing the I / O register from the memory cell array (hereinafter referred to as TR).
  • TR a read time for accessing the I / O register from the memory cell array
  • a high sound quality musical sound generation system in which musical sound data obtained by digitally recording musical sounds of a piano or the like is stored in a mask ROM or NAND flash memory without compression is examined.
  • the sampling frequency is 44.1 kHz
  • the sound generation time per keyboard is 40 seconds
  • the word length per sample of the musical sound data is 2 bytes
  • the total number of piano keys is 88 keys.
  • a capacity of about 621 MBytes is required as shown in Equation (1). 44.1 ⁇ 40 ⁇ 2 ⁇ 2 ⁇ 88 ⁇ 621 MByte (1)
  • the multi-level NAND flash memory has a lead time TR that is an order of magnitude longer than 50 ⁇ s due to the expansion of the page size in order to increase the reading / writing speed of large-capacity data at once and the multi-level conversion. .
  • the sound generation delay time is at least 1.6 ms as shown in the equation (3).
  • the sound generation delay time is a time from the key pressing operation to the start of sound generation, and its allowable range is generally within 1 msec. If this exceeds 1 msec, the performance will be uncomfortable and it will not be realized as a musical sound generation system.
  • the present invention is a non-volatile device capable of realizing a high-quality and small-sized musical sound generation system even when a memory such as a large-capacity multi-level NAND flash memory which is currently mainstream is used as a musical sound data memory.
  • An object is to provide a storage module, an access module, and a musical sound generation system. In addition, it is possible to easily update the tone, or to apply it to a high-quality and small electronic musical instrument with automatic accompaniment or karaoke equipment, and tones based on the sound material file group recorded in the data storage module.
  • An object is to provide a musical sound data file generation module for generating a data file.
  • the nonvolatile memory module of the present invention is a nonvolatile memory module that reads data in response to an external read instruction, and is a plurality of nonvolatile memories each recording the same musical tone data. Data is read from one of the nonvolatile memory banks in response to one read instruction from the memory bank and the outside, and when another read instruction is issued before the read is completed, A data reading unit that reads data from a non-volatile memory bank different from the non-volatile memory bank in parallel.
  • the nonvolatile memory module of the present invention is a nonvolatile memory module that reads and writes data according to an external access instruction, and each of the plurality of data records the same musical tone data.
  • Data is read from the non-volatile memory bank and one of the non-volatile memory banks in response to one read instruction from the outside, and the read is performed when another read instruction is issued before the read is completed.
  • Data that is read from a non-volatile memory bank different from the non-volatile memory bank in the memory reads memory configuration information indicating the configuration of the non-volatile memory bank, and multiplexes and writes musical sound data to the non-volatile memory bank And a reading / writing unit.
  • the non-volatile memory bank includes at least one of audio data, performance data, image data, and text data, and memory configuration information indicating a configuration of the non-volatile memory bank, in addition to the multiplexed musical sound data.
  • the data read / write unit may multiplex and write the musical sound data, and may write at least one of audio data, performance data, image data, and text data.
  • the non-volatile memory bank may hold memory configuration information indicating the configuration of the non-volatile memory bank and read performance information.
  • the non-volatile memory bank may hold memory configuration information indicating the configuration of the non-volatile memory bank and read performance information.
  • an access module is an access module that issues a read instruction to a nonvolatile memory module, and the nonvolatile memory module includes a plurality of nonvolatile memories each recording the same musical tone data. Data is read from one of the non-volatile memory banks in response to one read instruction from the bank and the outside, and when there is another read instruction before the read is completed, A data reading unit that reads data from a non-volatile memory bank different from the non-volatile memory bank, and the access module performs time-division multiplexing processing based on the musical sound data read from the non-volatile memory module. Performs tone generation processing for multiple channels per sampling period. It is intended to include a signal processing unit.
  • an access module is an access module that performs a write instruction and a read instruction to a non-volatile storage module, and the non-volatile storage module includes a plurality of pieces of recording of the same musical tone data.
  • a nonvolatile memory bank a memory holding memory configuration information indicating the configuration of the nonvolatile memory bank, and reading data from one of the nonvolatile memory banks in response to one read instruction from the outside, Memory configuration information indicating the configuration of the non-volatile memory bank by performing reading from a non-volatile memory bank different from the non-volatile memory bank being read when there is another read instruction before completing the reading And the musical sound data is multiplexed and written in the non-volatile memory bank.
  • a data read / write unit, and the access module manages a musical sound data stored in the non-volatile memory as a file based on the musical sound data read from the non-volatile storage module.
  • a signal processing unit that performs a tone generation process for a plurality of channels for each sampling period by time-division multiplexing processing.
  • an access module is an access module that instructs a nonvolatile storage module to read data
  • the nonvolatile storage module is a plurality of nonvolatile memories each recording the same musical tone data.
  • Data is read from one of the non-volatile memory banks in response to one read instruction from the bank and the outside, and when there is another read instruction before the read is completed,
  • a data read / write unit that performs reading from a non-volatile memory bank different from the non-volatile memory bank in parallel, reads memory configuration information indicating a configuration of the non-volatile memory bank, and multiplexes and writes musical sound data to the non-volatile memory bank;
  • the access module is the non-volatile Based on the read performance information and recorded data characteristic information acquired from the storage module, it has a sound channel number determination unit for determining the sound channel number so that the sound delay time is less than a predetermined time, and is within the determined sound channel number range. Then, a read instruction is given
  • a musical sound data file generation module is a musical sound data file generation module that generates a musical sound data file in a non-volatile storage module including a plurality of non-volatile memory banks.
  • a file editing unit for editing a recorded sound material file group into a musical sound data file; a multiplexing unit for multiplexing the musical sound data based on the memory configuration information notified from the nonvolatile storage module; and the nonvolatile memory
  • at least two or more nonvolatile memory banks are provided with a file system unit that writes the musical sound data multiplexed by the multiplexing unit into the nonvolatile storage module as a musical sound data file.
  • a tone generation system is a tone generation system including an access module and a non-volatile storage module that reads and writes data according to read / write instructions from the access module.
  • the non-volatile memory module reads a plurality of non-volatile memory banks each recording the same musical tone data and one of the non-volatile memory banks in response to one read instruction from the outside.
  • a memory showing a configuration of the non-volatile memory bank by performing a read from a non-volatile memory bank different from the non-volatile memory bank being read when another read instruction is issued before the read is completed.
  • the same musical sound data file is written into at least two or more non-volatile memory banks of the non-volatile storage module, and the music data file read from the non-volatile storage module is read based on the file system unit that reads out the musical sound data file, And a signal processing unit that performs a tone generation process for a plurality of channels for each sampling period by time division multiplexing.
  • the access module may further include a file editing unit for editing the sound material file group stored in the data storage module into one musical sound data file.
  • the musical sound data is multiplexed and recorded in the nonvolatile memory bank without being compressed, and the data reading unit reads the musical sound in parallel from the plurality of nonvolatile memory banks in accordance with the reading instruction from the access module.
  • Data can be read.
  • the sound generation delay time can be made shorter than the allowable time. Therefore, even when a large-capacity multi-level NAND flash memory that is currently mainstream is used as a memory for musical tone data, it is possible to realize a low-priced and small musical tone generation system.
  • the musical sound data is multiplexed and recorded in the nonvolatile memory bank without being compressed, and the data read / write unit is connected in parallel from the plurality of nonvolatile memory banks in accordance with a read instruction from the access module.
  • Music sound data can be read out, and the same effect can be obtained.
  • the musical sound data can be managed as a file by providing the file system unit in the access module, the timbre can be easily updated by writing the musical sound data downloaded from the Internet or the like to the nonvolatile memory module.
  • the musical tone data is multiplexed and written as a file by the writing module
  • the musical tone data downloaded from the Internet or the like can be easily updated by writing the musical tone data in the nonvolatile memory module.
  • the file system unit multiplexes and manages musical sound data in a logical address space, and if audio data, image data, and text data are held, an electronic musical instrument that uses audio data as an accompaniment sound, a karaoke device, etc.
  • the present invention can also be applied to a system that can generate accompaniment music using musical tone data while displaying background images and lyrics.
  • the tone data can be managed as a file by providing the file system unit in the access module, the sound material file group recorded by the user is edited into one tone data, and the multiplexing unit multiplexes the tone data, If the file system unit writes the multiplexed music data as a music data file in the non-volatile storage module, the music data file is based on the sound material file group recorded in the data storage module such as a linear PCM recorder. Can be generated. Moreover, the tone color can be easily updated by writing the sound material data recorded by the user into the nonvolatile memory module.
  • the sound generation channel number determination unit of the access module based on the read performance information and the recording data characteristic information acquired from the nonvolatile storage module determines the number of sound generation channels so that the sound generation delay time is a predetermined time or less. Regardless of the reading performance of the nonvolatile memory module, it is possible to realize a high-quality and compact musical sound generation system.
  • FIG. 1A is a block diagram showing a non-volatile storage module of a musical sound generation system according to a first embodiment of the present invention.
  • FIG. 1B is a block diagram showing an access module of the tone generation system according to the first embodiment of the present invention.
  • FIG. 2 is an explanatory diagram for explaining the relationship between the structure in the nonvolatile memory banks 110 to 113 and the LSN.
  • FIG. 3 is a diagram for explaining the recording format in a page by taking P0 of PB0 as an example.
  • FIG. 4 is a bit format showing the correspondence between the LSN and the physical address.
  • FIG. 5 is a memory map showing the register 121a in the host interface of the present embodiment.
  • FIG. 6 is a block diagram showing the configuration of the buffer unit 122.
  • FIG. 1A is a block diagram showing a non-volatile storage module of a musical sound generation system according to a first embodiment of the present invention.
  • FIG. 1B is a block diagram showing an access module of
  • FIG. 7 is a block diagram showing the musical sound data buffer 231 of the present embodiment.
  • FIG. 8A is an explanatory diagram showing the channel assignment table 232.
  • FIG. 8B is an explanatory diagram showing the channel assignment table 232.
  • FIG. 8C is an explanatory diagram showing the channel assignment table 232.
  • FIG. 9 is an explanatory diagram showing the NN table 233A.
  • FIG. 10 shows a bit format indicating one sample of musical sound data.
  • FIG. 11 is an explanatory diagram showing characteristic information of piano musical tone data stored in the nonvolatile storage module 100.
  • FIG. 12 is an explanatory diagram showing memory configuration information of the nonvolatile memory module 100.
  • FIG. 13A is a flowchart showing normal processing of the CPU unit 124.
  • FIG. 13A is a flowchart showing normal processing of the CPU unit 124.
  • FIG. 13B is a flowchart showing interrupt processing of the CPU unit 124.
  • FIG. 14A is a flowchart showing normal processing of the CPU unit 230.
  • FIG. 14B is a flowchart showing interrupt processing of the CPU unit 230.
  • FIG. 15 shows a bit format indicating read instruction information from the access module 200 to the nonvolatile memory module 100.
  • FIG. 16 shows a bit format indicating performance data transferred from the master keyboard.
  • FIG. 17 is a bit format showing musical tone data when read from the nonvolatile memory module 100 onto the external bus.
  • FIG. 18 is a flowchart showing processing of the signal processing unit 220.
  • FIG. 19 is a graph showing the time change of LD after key pressing when PD is 0.
  • FIG. 19 is a graph showing the time change of LD after key pressing when PD is 0.
  • FIG. 20 is a graph showing the time change of LD after key pressing when PD is 1.
  • FIG. 21 is a time slot diagram showing signal processing per sampling period.
  • FIG. 22A is a flowchart showing processing of the host interface 121.
  • FIG. 22B is a flowchart showing interrupt processing of the host interface 121.
  • FIG. 23 is a time chart of a read command issued by the data reading unit 120 to the nonvolatile memory bank.
  • FIG. 24A is a time chart of the musical sound generation system according to the first embodiment of the present invention.
  • FIG. 24B is a time chart of the musical sound generation system according to the first embodiment of the present invention.
  • FIG. 24C is a time chart of the tone generation system according to the first embodiment of the present invention.
  • FIG. 25 is a block diagram showing a non-volatile storage module of the tone generation system according to the second embodiment of the present invention. It is a block diagram which shows the non-volatile memory module of the musical tone generation system by the 3rd Embodiment of this invention. It is a block diagram which shows the access module of the musical tone generation system by the 3rd Embodiment of this invention. It is explanatory drawing explaining the relationship between a logical address and LSN.
  • FIG. 3 is an explanatory diagram for explaining a relationship between a structure in a nonvolatile memory bank 110 to 113 and an LSN. It is the figure explaining taking the recording format in a page as P0 of PB0 as an example.
  • FIG. 3 is a block diagram showing a configuration of a buffer unit 152.
  • FIG. It is explanatory drawing which shows NN table 233C. It is a bit format indicating read instruction information from the access module 200C to the nonvolatile storage module 100C. It is a bit format which shows the read instruction information of memory configuration information. It is a flowchart which shows the musical sound data writing process of the access module 200C. It is explanatory drawing which shows the file allocation of the musical sound data acquired from the internet 310.
  • FIG. 11 is an explanatory diagram showing a storage state of the nonvolatile memory banks 110 to 113 before writing musical sound data.
  • FIG. 10 is an explanatory diagram showing a storage state of the nonvolatile memory banks 110 to 113 after writing musical sound data. It is a bit map which shows the musical data write instruction information.
  • It is a block diagram which shows the writing module of the data writing system in the 4th Embodiment of this invention. It is a block diagram which shows the non-volatile memory module of the musical tone generation system by the 5th Embodiment of this invention.
  • It is a block diagram which shows the access module of the musical tone generation system by the 5th Embodiment of this invention.
  • 5 is a flowchart showing normal processing of a CPU unit 154.
  • 5 is a flowchart showing interrupt processing of a CPU unit 154.
  • 5 is a flowchart showing interrupt processing of a CPU unit 154. It is a flowchart which shows the normal process of CPU section 230E. It is a flowchart which shows the interruption process of CPU part 230E.
  • This is a bit format indicating read instruction information from the access module 200A to the nonvolatile storage module 100E. Bit format indicating reading instruction information for musical sound data It is a bit format indicating read instruction information such as audio data.
  • It is a flowchart which shows the process of the host interface 151E. It is a flowchart which shows the interruption process of the host interface 151E. It is a flowchart which shows the musical sound data writing process of the access module 200E.
  • FIG. 11 is an explanatory diagram showing a storage state of the nonvolatile memory banks 110 to 113 before writing musical sound data.
  • FIG. 10 is an explanatory diagram showing a storage state of the nonvolatile memory banks 110 to 113 after writing musical sound data. It is a bit map which shows the musical data write instruction information.
  • It is a block diagram which shows the access module 200F of the tone generation system in the 6th Embodiment of this invention. It is a flowchart which shows the write-in processing of the musical sound data and karaoke data set of the access module 200F. It is a flowchart which shows the main routine of CPU part 230F.
  • FIG. 11 is an explanatory diagram showing a storage state of the nonvolatile memory banks 110 to 113 before writing musical sound data.
  • FIG. 10 is an explanatory diagram showing a storage state of the nonvolatile memory banks 110 to 113 after writing musical sound data. It is a block diagram which shows the writing module of the musical sound data file generation system in the 9th Embodiment of this invention. It is a flowchart which shows the process of CPU part 420 in the 9th Embodiment of this invention. It is a block diagram which shows the non-volatile memory module of the musical tone generation system by the 10th Embodiment of this invention. It is a block diagram which shows the non-volatile memory module of the musical sound production
  • the musical tone generation system includes a nonvolatile memory module 100A shown in FIG. 1A and an access module 200A shown in FIG. 1B.
  • the nonvolatile memory module 100A includes four nonvolatile memory banks 110 to 113 and a data reading unit 120 provided in parallel.
  • the data reading unit 120 includes a host interface 121, a buffer unit 122, a memory interface 123, and a CPU unit 124.
  • the access module 200A includes an input / output unit 210A, a signal processing unit 220, a CPU unit 230A, and a driver unit 250, and can output musical sounds for 32 channels simultaneously.
  • the channel numbers are CH0 to CH31.
  • the CPU unit 230A includes a musical sound data buffer 231, a channel assignment table 232, an NN table 233A, a performance data buffer 234, and a transfer monitoring unit 235.
  • the nonvolatile memory banks 110 to 113 are flash memories, and include I / O registers 110a to 113a and memory cell arrays 110b to 113b, respectively.
  • the I / O registers 110a to 113a are RAMs each having a capacity of 4096 bytes + 128 bytes.
  • Each of the memory cell arrays 110b to 113b has 1024 physical blocks.
  • a physical block is an erase unit of flash memory.
  • the physical block is PB
  • the logical sector is LS
  • the physical block number is PBN
  • the logical sector number is LSN
  • the physical block number PBN is 0, for example
  • the physical block is PB0
  • the logical sector number LSN is, for example, 0, the logical sector. Let it be LS0.
  • FIG. 2 is an explanatory diagram for explaining the relationship between the structure in the memory cell arrays 110b to 113b and the logical sector number LSN.
  • the memory cell arrays 110b to 113b have physical blocks PB0 to PB1023, respectively. Each physical block is composed of 256 pages (P0 to P255).
  • FIG. 3 is a diagram illustrating the recording format in each page, taking the page P0 of the physical block PB0 as an example.
  • Each page of all physical blocks consists of a data area of 4096 bytes and a redundant area of 128 bytes. In the present embodiment, the data area is divided into 8 sectors. Each sector has a capacity of 512 bytes. Redundant areas are not used. Details of the recorded data will be described later.
  • FIG. 4 is a bit format showing the correspondence between the logical sector number LSN and the physical address.
  • bits b0 to b2 are intra-page selector selection bits
  • b3 and b4 are bank select
  • b5 to b12 are page numbers
  • b13 to b22 are physical block numbers.
  • the nonvolatile memory bank 110 is selected.
  • the bank select is the value 1
  • the nonvolatile memory bank 111 is selected.
  • the bank select is the value 2
  • the nonvolatile memory bank 112 is selected.
  • the value is 3, the nonvolatile memory bank 113 is selected.
  • the bit format shown in FIG. 4 is an example in which the parallel number of the nonvolatile memory banks is 4, and the number of bits allocated to the bank select may be changed depending on the parallel number.
  • the parallel number is 2
  • the number of bits assigned to the bank select is 1 (b3)
  • the page number is assigned to b11 to b4
  • the PBN is assigned to b21 to b12.
  • the intra-page sector selection bit is a bit corresponding to a quotient obtained by dividing a page by a sector size.
  • the page size is 4096 + 128 bytes and the sector size is 512 bytes, that is, a page is divided into 8 sectors as shown in FIG. Select by 3 bits.
  • the page size and sector size need not be limited to the above-described values, and the in-page sector selection bit may be variable according to the values.
  • the host interface 121 is connected to the access module 200A via an external bus.
  • the host interface 121 is a block that receives musical tone data read instruction information from the access module 200A and transfers musical tone data read from the nonvolatile memory banks 110 to 113 via the buffer unit 122 to the access module 200A.
  • the host interface 121 includes a register 121a inside.
  • FIG. 5 is a memory map showing the register 121a.
  • the register 121a has an LSN, a read instruction reception flag RR, a read command issue flag RC, and a data transfer completion flag TE for 32 channels.
  • the read instruction reception flag RR (hereinafter referred to as RR) is a flag having a value of 0 while the read instruction information is not transferred from the access module 200A, and is 1 when the instruction information is transferred.
  • the read command issue flag RC (hereinafter referred to as RC) is a flag that is set when the memory interface 123 is instructed to output a read command to the nonvolatile memory bank.
  • the data transfer completion flag TE (hereinafter referred to as TE) is a flag that is set when data transfer from the IO register of each nonvolatile memory to the buffer unit 122 is completed, and indicates whether further data can be written to the buffer unit 122. Used to discriminate.
  • the buffer unit 122 is a block that temporarily stores musical tone data read from the nonvolatile memory banks 110 to 113.
  • the buffer unit 122 includes 4 kByte single port RAMs 122a and 122b and a RAM switching circuit 122c.
  • the RAM switching circuit 122c connects the input terminal from the memory interface (IF) 123 to the input / output port of the single port RAM 122a and connects the output terminal to the host interface (IF) 121. Connected to the input / output port of the single port RAM 122b.
  • the RAM switching terminal 122d is 1, the input terminal from the memory interface 123 is connected to the input / output port of the single port RAM 122b, and the output terminal to the host interface 121 is connected to the input / output port of the single port RAM 122a.
  • the RAM switching terminal 122d is toggle-controlled by the CPU unit 124.
  • the size used as a buffer for musical sound data is 512 bytes. However, considering the versatility, the size is set to 4 kBytes which is the same as the size of the data area of the page.
  • the memory interface 123 is connected to the non-volatile memory banks 110 to 113 via the memory bus, and reads out musical sound data stored in the non-volatile memory banks 110 to 113 to the buffer unit 122 according to an instruction from the CPU unit 124. .
  • the memory interface 123 decodes the 2-bit bank select corresponding to CHN, generates four CE signals (chip enable signals) for selecting the non-volatile memory banks 110 to 113, and passes through the memory bus.
  • CE signals are given independently to each of the nonvolatile memory banks 110 to 113.
  • the memory interface 123 manages the data ready flag DRF and the access flag AF for each of the nonvolatile memory banks 110 to 113.
  • the data ready flag DRF is a flag that is set to a value of 1 when the busy signal changes from a value of 1 to a value of 0, and that has a value of 0 when the music data 512 bytes have been transferred from the I / O register to the buffer unit 122.
  • the access flag AF is a flag indicating whether or not each memory bank 110 to 113 is being accessed.
  • the CPU unit 124 is connected to the host interface 121, the buffer unit 122, and the memory interface 123, and is a block that controls the entire data reading unit 120.
  • the performance data is generated in response to an operation such as keystroke on the external master keyboard 300, and is taken into the CPU unit 230A via the input / output unit 210A.
  • the input / output unit 210A is a terminal for inputting performance data from the master keyboard 300, a DA converter for digital-to-analog conversion of the musical sound generated by the signal processing unit 220, an amplifier unit for amplifying the converted musical sound, and its Includes a line-out terminal for outputting the output to the outside.
  • the signal processing unit 220 is a block that generates musical sounds.
  • the signal processing unit 220 performs interpolation processing and level control of musical sound data for up to 32 channels supplied from the CPU unit 230A, and then performs effect processing such as sound channel mixing and reverb.
  • the signal processing unit 220 includes a digital signal processor (hereinafter referred to as DSP), a ROM storing the DSP program, a delay element necessary for effector processing, or a RAM necessary for temporarily storing parameters. Is done.
  • DSP digital signal processor
  • the CPU unit 230A performs channel assignment processing on the performance data received by the input / output unit 210A, transfers read instruction information to the nonvolatile storage module 100A via the driver unit 250, and also reads the musical sound read from the nonvolatile storage module 100A. This block supplies data and part of performance data to the signal processing unit 220.
  • FIG. 7 is a block diagram showing the musical sound data buffer 231 included in the CPU unit 230A.
  • the musical sound data buffer 231 includes 16 kByte dual port RAMs 231a and 231b, a multiplexer 231c, and a demultiplexer 231d.
  • the channel assignment table 232 holds the following information indicating the statuses of the sound generation states of all channels, that is, CH0 to CH31. Such information will be described below.
  • the sounding flag SON is a flag indicating whether or not the corresponding channel is sounding. A value of 0 indicates a sounding channel, and a value of 1 indicates an empty channel.
  • the KON flag is a flag that has a value of 1 after the key is pressed and released.
  • the note number NN is a hexadecimal number corresponding to the piano keyboard position.
  • the touch parameter TP is strength information corresponding to the strength of keystroke.
  • the level data LD corresponds to the volume of a musical sound determined according to the strength of keystroke.
  • the forced mute flag F is a flag for forcibly muting the musical sound.
  • the sector count SC is a counter that counts up every time the musical sound data is read out for one sector, that is, 128 samples.
  • the wave end flag WE is a flag indicating that the final sample of the musical tone data, that is, s1763999 has been processed for musical tone generation.
  • the envelope end flag EE is a flag that is set to a value of 1 when the volume change of the musical sound (hereinafter referred to as the envelope ENV) that changes according to the keystroke state or the sustain pedal state becomes a volume level that cannot be heard. .
  • the musical sound data read request flag DQ is a flag that is set when the number of musical data samples used by the signal processing unit 220 for generating musical sounds reaches a predetermined threshold (for example, 96 samples).
  • the selection flag M is a flag for selecting which of the dual port RAMs 231a and 231b in the musical sound data buffer 231 is to be written with musical sound data.
  • the selection flag D is a flag for selecting whether the musical sound data stored in the dual port RAM 231a or 231b is transferred to the signal processing unit 220.
  • the flags D and M select the dual port RAM 231a when the value is 0, and select the dual port RAM 231b when the value is 1.
  • FIG. 9 is an explanatory diagram showing the NN table 233A held in the CPU unit 230A.
  • the NN table is a table showing the relationship between the note number NN and the physical block number storing the musical tone data corresponding to the NN.
  • the performance data buffer 234 is a FIFO that holds a plurality of performance data input from the master keyboard 300.
  • the transfer monitoring unit 235 in the CPU unit 230A monitors data transfer, and when temporarily stored in the area corresponding to either channel of the dual port RAM 231a or 231b, the transfer monitoring unit 235 sets the transfer completion flag TRNF to the signal processing unit 220. To be transferred.
  • the musical sound data of the piano digitally recorded in advance is transferred to the physical blocks PB0 to PB703 of the nonvolatile memory bank 110 from the lowest sound of the piano to the highest sound as shown in FIG. All 88 keys of musical tone data are written in ascending order. The same data is similarly written in the nonvolatile memory banks 111 to 113, respectively. As a result, the same data is multiplexed and recorded in four parallel non-volatile memory banks.
  • PB0 to PB7 of each memory bank records the lowest piano data, and 1764000 samples of music from the first sample (s0) immediately after the keystroke to the last sample (s1763999) in ascending order from P0 of PB0. Data is stored.
  • two types of musical sound data, the weakest touch and the strongest touch are written as a set in units of 512 bytes.
  • P0 of PB0 of the non-volatile memory bank 110 corresponds to LS0-7
  • P0 of PB0 of the non-volatile memory bank 111 corresponds to LS8-15
  • P0 of PB0 in the nonvolatile memory bank 112 corresponds to LS16 to 23
  • P0 of PB0 in the nonvolatile memory bank 113 corresponds to LS24 to 31.
  • This relationship follows the LSN bit format shown in FIG.
  • FIG. 10 is a bit format showing one sample of musical sound data.
  • sign bits indicating positive and negative are written in b15, and 15 bits from b15 to b1 are used as one sample of musical sound data.
  • a wave end flag WE is recorded in b0.
  • the flag WE is a flag indicating whether or not the corresponding sample is the final sample. When the value is 1, the final sample is assumed.
  • the page P0 of the final physical block PB1023 of the non-volatile memory bank 113 contains the characteristic information (hereinafter referred to as recording data characteristic information, RDI) of piano musical tone data recorded in the non-volatile storage module 100A.
  • recording data characteristic information RDI
  • MSI memory configuration information
  • FIG. 11 is an explanatory diagram showing an example of recording data characteristic information.
  • This characteristic information includes at least information on the sampling frequency (44.1 kHz in this case) of the musical sound data. Reverb and chorus are used for effect processing.
  • the remarks column is not actually recorded but is reference information.
  • FIG. 12 is an explanatory diagram showing an example of the memory configuration information of the nonvolatile storage module 100.
  • the sector size in FIG. 12 indicates the size of data read for each read instruction.
  • the read time TR indicates the read time from the memory cell array to the IO register.
  • the transfer time TT indicates the data transfer time from the IO register to the memory interface 123.
  • the remarks column is not actually recorded but is reference information.
  • FIG. 13A is a flowchart showing normal processing of the CPU unit 124
  • FIG. 13B is a flowchart showing the interrupt processing.
  • the CPU unit 124 of the nonvolatile storage module 100A performs an initialization process in S100.
  • the initialization process the single port RAMs 122a and 122b in the buffer unit 122 and the register 121a of the host interface 121 are cleared. Thereafter, the host interface 121 notifies the completion of initialization.
  • the CPU unit 230A of the access module 200A performs an initialization process in S200.
  • the signal processing unit 220 is reset and the dual port RAMs 231a and 231b in the musical sound data buffer 231 are cleared.
  • the signal processor 220 starts counting up the program counter of the internal DSP.
  • initial setting of the channel assignment table 232 shown in FIGS. 8A to 8C that is, the following processing is performed.
  • (1) SON is set to value 0, that is, CH0 to 31 are set as empty channels
  • KON, PD, NN, TP, LD, F, SC, WE, DQ, M, and D are set to value 0
  • FIG. 15 shows a bit format indicating read instruction information from the access module 200A to the nonvolatile storage module 100A.
  • b29 and b28 are provided so that they can be extended to instructions other than reading, in this embodiment, instructions other than reading are not performed, so they are fixed to a value of 11.
  • the characteristic information is written within 512 bytes from the address 0 of P0 of the PB1023 of the nonvolatile memory bank 113. According to the bit format of FIG. 4, the read instruction information shown in FIG.
  • the access module 200A can read the recording data characteristic information and the memory configuration information by transferring the read instruction information to the nonvolatile storage module 100A.
  • the CPU unit 230A When acquiring the recording data characteristic information shown in FIG. 11, the CPU unit 230A sets the sampling period (22.7 ⁇ s) in the timer in the signal processing unit 220, and determines one period of the signal processing time slot for one sampling time. To do. This timer functions as a timer for controlling one period of the DSP in the signal processing unit 220.
  • the CPU section 230A writes one sample capacity (2 bytes) and flag assignment bit (b0) in the recording data characteristic information as parameters of the RAM in the signal processing section 220, and the musical sound data is in any bit position of the bit format shown in FIG. It is used as a parameter for determining whether it corresponds.
  • the CPU unit 230A determines the channel frame of the channel assignment table 232 and the number of channels of the time slot of the signal processing unit 220 based on the maximum number of sound generation channels (32CH) in the recording data characteristic information.
  • the signal processing unit 220 determines effect processing by reverb and chorus. In the illustrated case, it is determined that only reverb is performed as effect processing.
  • the CPU unit 230A obtains the parallel number by executing Expression (5) based on the number of buses (1) and the number of memory banks per bus (4). .
  • Number of parallels number of buses x number of memory banks per bus (5)
  • the bit number of the LSN is determined by the parallel number thus obtained.
  • the number of parallels is 4, the number of bits of the bank select is 2, and the bit format of the LSN is as shown in FIG.
  • the parallel number is 2
  • the number of bits assigned to the bank select is 1 (b3), and accordingly, the page number is assigned to b11 to b4 and the PBN is assigned to b21 to b12.
  • CHN and bank select CHN% Number of parallels (6)
  • the relationship between CHN and bank select is four ways as shown in (a) to (b) below.
  • (A) CH0, 4, 8, 12, 16, 20, 24, 28 ... Bank select 0 (nonvolatile memory bank 110)
  • Bank select 1 (nonvolatile memory bank 111)
  • Bank select 2 (nonvolatile memory bank 112)
  • D) CH3, 7, 11, 15, 19, 23, 27, 31 ... Bank select 3 (nonvolatile memory bank 113)
  • the CPU unit 230A refers to the sector size (512 bytes) in the memory configuration information shown in FIG. 12, and manages the size of the data read unit from the nonvolatile storage module 100A as 512 bytes. Further, the total number of samples for each sector (hereinafter referred to as usn) is determined by executing equation (7).
  • the CPU 230A is based on the occupied capacity per note in the recording data characteristic information shown in FIG. 11, the page size in the memory configuration information, and the number of pages TPN per physical block (in this case, 256).
  • the number of physical blocks required per note is calculated.
  • the PBN corresponding to each note from the lowest sound A -1 to the highest sound C 7 is determined, and the NN table 233A shown in FIG. 9 is generated.
  • the recording data characteristic information and the memory configuration information are read, and the CPU 230A completes the initialization process (S200) by the setting process of various parameters. Then, the process proceeds to the normal operation process S201, where the interrupt is enabled and performance data from the external master keyboard 300 is received.
  • the flowchart is composed of two routines, a main routine shown in FIG. 14A and an interrupt routine shown in FIG. 14B.
  • the interrupt routine is a routine started when performance data is transferred to the access module 200 ⁇ / b> A by a performance operation of the master keyboard 300. If a performance operation of the master keyboard 300 is performed during the processing of the main routine, the routine immediately shifts to the interrupt routine. It is assumed that the interrupt routine can receive multiple interrupts, that is, accept the next interrupt even during the interrupt routine.
  • FIG. 16 shows a bit format indicating performance data transferred from the master keyboard.
  • performance data There are two types of performance data: keystroke data generated in response to keystrokes and pedal data generated in response to a sustain pedal ON / OFF operation. Those data are identified by the value of b15.
  • the KON flag, note number NN, and touch parameter TP are as described above.
  • the pedal data PD is a flag that becomes 1 when the sustain pedal is turned on.
  • the sustain pedal is a pedal for maintaining the sound even when the key is released, and is a pedal provided in a real piano.
  • performance data transferred from the master keyboard 300 via the input / output unit 210A is acquired in the performance data buffer 234 (S220). As shown in FIG.
  • the format of the performance data is either keystroke data or pedal data. If there is no unprocessed performance data already acquired in the performance data buffer 234 (S221), the performance data acquired this time is checked (S222). Specifically, by checking b15 of the performance data shown in FIG. 16, it is identified whether it is keystroke data or pedal data. When the performance data is pedal data (S223), b14 in the pedal data shown in FIG. 16, that is, the PD flag is directly copied to the PD in the channel assignment table 232 (S224), and the process proceeds to S232. On the other hand, if the performance data is keying data (S223), the KON flag is extracted from b14 of the keying data shown in FIG. 16 (S225), and the value of KON is checked in S226. When KON is 0, that is, when the key is released, the process proceeds to S232.
  • KON is a value 1
  • each information of the assignment destination channel is set as follows. (1) Set SON to value 1 (2) Copy NN and TP from keystroke data (3) Set SC, WE, EE, DQ, M, D to value 0
  • the musical sound data read instruction information shown in FIG. 15 is transferred to the nonvolatile memory module 100A.
  • the read instruction information is obtained by the following procedure.
  • the head PBN is obtained by referring to the NN table 233A based on the NN of the keystroke data.
  • a temporary LSN is obtained based on the top PBN, SC, and equation (9).
  • Provisional LSN (lead PBN ⁇ 13) + [ ⁇ (SC & 0xFFE8) ⁇ 2 ⁇
  • the temporary LSN is an LSN when the bank select is not confirmed. In this case, the value of (b4, b3) is set to 0.
  • & is an operator that takes a logical product
  • is an operator that takes a logical sum
  • ⁇ is an operator that performs a bit shift to the left.
  • “0x” is a symbol representing a hexadecimal number.
  • the first PBN of the NN table is shifted by 13 bits to obtain physical block numbers PBN from b13 to b22 shown in FIG. Further, the page number can be obtained by masking b0 to b2 of the sector count SC and shifting by 2 bits. Further, a temporary LSN is obtained by adding the lower 3 bits of the sector count.
  • C A bank select is obtained from the assigned CHN and the above-described equation (6).
  • the LSN of the read destination is determined, the read instruction information is transferred to the nonvolatile storage module 200 in the format shown in FIG. 15, and the desired musical tone data is read (S230).
  • the musical sound data read from the nonvolatile storage module 100A is transferred to the access module 200A.
  • FIG. 17 is a bit format showing the musical tone data when read from the nonvolatile storage module 100A onto the external bus. As shown in FIG. 17, the channel data of the weakest touch, the strongest touch, and the musical sound data are included.
  • the storage destination channel is determined by the external format CHN of the musical sound data shown in FIG.
  • the 512 bytes from s0 to s127 are temporarily stored in the area corresponding to CH0 of the dual port RAM 231a for all samples in the head sector, that is, the weakest touch and the strongest touch respectively. Thereafter, the transfer monitoring unit 235 in the CPU unit 230A transfers the transfer completion flag TRNF to the signal processing unit 220. It should be noted that the processing after S230 of the CPU and the musical tone data transfer (including transfer monitoring) to the musical tone data buffer 231 are executed in parallel.
  • the level data LD is calculated by the calculation of TP / 0x7F, and is set in the LD of the channel assignment table 232, and the KON extracted in S225 is set in the KON of the channel assignment table 232.
  • 0x7F represents the maximum value of TP. That is, the level data LD takes a value between 0 and 1 in accordance with the touch parameter TP. The operation of the signal processing unit 220 will be described later.
  • the initial flag INI is set to a value 1 according to the equation (11).
  • INI KON & EE (11)
  • both INI and TRNF are set to 1 (S301), and various parameters are initially set in S302.
  • sn held in the counter in the signal processing unit 220 is set to 0, and the transfer completion flag TRNF held in the RAM in the signal processing unit 220 is set to 0.
  • Interpolation processing is processing for changing the tone color of a musical tone according to the strength of the keystroke, that is, the value of the touch parameter TP.
  • a tone color with a strong keystroke is richer in high frequency components than a tone color with a weak keystroke. Therefore, in the present embodiment, linear interpolation is performed between the strongest touch musical tone data that is representative of the timbre of the strong keystroke and the weakest touch musical tone data that is the representative of the timbre of the weak keystroke.
  • the timbre can be changed according to TP by performing linear interpolation between two points based on the touch parameter TP.
  • ENV LD ⁇ REL (13)
  • REL_old is held in the RAM in the signal processing unit 220 and is updated to REL every time the expression (13) is executed. The REL gradually approaches 0 exponentially.
  • FIG. 19 and 20 show the time variation of ENV.
  • FIG. 19 shows the case where PD is 0, that is, the sustain pedal is OFF. In this case, while KON is 1, the ENV does not change as in the above (c), and when the value becomes 0, that is, after the key is released, the ENV attenuates exponentially.
  • FIG. 20 shows the case where PD is 1, that is, the sustain pedal is ON. In this case, even if KON becomes a value of 1, the state of (c) described above continues, and the ENV value at the time of keystroke remains as it is.
  • ENV linearly attenuates to a value of 0 at 8 sampling periods indicated by broken lines.
  • one sampling period follows Formula (14). 1 / sampling frequency (44.1 kHz) ⁇ about 22.7 ⁇ sec (14) Accordingly, the 8 sampling period is about 182 ⁇ sec.
  • ENVth is a value at a level that cannot be heard sufficiently for hearing.
  • ENVth is a value at a level that cannot be heard sufficiently for hearing.
  • the digital data W after the envelope processing is obtained based on the equation (15) (S307).
  • W w ⁇ ENV
  • the musical tone data is data obtained by digitally recording piano sounds for each keyboard. Therefore, even if the ENV level does not change with time, the peak value of W attenuates with time, so that it is audible. Sounds attenuated.
  • sn i.e., the last sample (s127) in one sector of the musical sound data. If it has been reached, toggle of the selection flag D, i.e., the reverse of the current value. Change to logic. In this operation, the D of the corresponding channel in the channel assignment table 232 is toggled (for example, changed from 0 to 1), and the input of the demultiplexer 231d of the musical sound data buffer 231 is switched to thereby change the musical sound data reading source. For example, the dual port RAM 231a is switched to the dual port RAM 231b.
  • Wn from CH0 to CH31 is mixed based on Expression (16).
  • Wx (W0 + W1 +... + W31) / 32 (16)
  • Wn (n is an integer of 0 to 31 corresponding to CHN) is W of an arbitrary channel
  • Wx is a mixing result.
  • FIG. 21 is a time slot diagram showing signal processing per sampling period.
  • the left side is the earliest time, and after interpolating from CH0 to 31 and level control, mixing processing (MIX) of musical sounds from CH0 to 31 and effect processing such as reverb and chorus (EFFECT) Is made.
  • MIX mixing processing
  • ETFECT reverb and chorus
  • the signal processing described above is repeatedly executed every sampling period (22.7 ⁇ sec), and the musical tone data after processing is digital-analog changed by the DA converter of the input / output unit 210A every 22.7 ⁇ sec.
  • the result is output to the outside through a line-out terminal as a desired musical tone.
  • the musical sound can be obtained as a piano performance through an external amplifier and speaker.
  • the CPU unit 230A checks F of all channels in the channel assignment table 232 in S202. If there is a channel with an EE value of 1 among the channels with an F value of 1, the F of the channel is cleared to a value of 0 (S203), and channel assignment processing is performed on the channel (S204). Note that the signal processing unit 220 clears the EE in S302 as described above.
  • S205 a musical sound data read instruction
  • S206 sound generation control
  • a channel with a DQ value of 1 is searched. If there is, a read instruction for musical tone data of that channel is given.
  • the search of the channel assignment table 232 in S207 and S202 is performed in ascending order from CH0.
  • the CPU unit 124 executes two routines, a main routine shown in FIG. 13A and an interrupt routine shown in FIG. 13B.
  • the interrupt routine does not allow multiple interrupts. That is, even if there is an interrupt during interrupt routine processing, it is masked.
  • the process proceeds to a normal process (S101). While the read instruction information is not transferred from the access module 200A, the read instruction reception flag RR and the read command issue flag RC of the register 121a of the host interface 121 shown in FIG. Continue to execute.
  • the host interface 121 proceeds from S400 of the main routine of FIG. 22A to S401, and holds the CHN and LSN of the read instruction information in the register 121a (S401). Thereafter, in the register 121a, the RR corresponding to the CHN assigned to the read instruction information shown in FIG. 15 is set to a value 1 (S402). Thereafter, the process returns to S400, and loops through S400 and S402 until there is a data transfer instruction from the CPU unit 124, that is, a data transfer instruction from the buffer unit 122 to the access module 200A. Note that the example shown in FIG.
  • CH0 to CH3 are instructed to be read and each flag is changed by the processing described below. Specifically, the CH0 to 3 read instruction and the issue of the read command to the nonvolatile memory banks 110 to 113 are completed, and the transfer of the musical sound data from the nonvolatile memory banks 110 and 111 to the buffer unit 122 is completed. Further, only CH0 represents the time until the completion of the transfer of the musical sound data from the buffer unit 122 to the access module 200A. By this operation, the value of each flag in the register 121a changes.
  • the CPU unit 124 instructs the memory interface 123 to output a read command corresponding to CH0 to the nonvolatile memory bank 110. Further, the CPU unit 124 sets the RC of the corresponding channel of the register 121a to a value 1 (S105). The above processing is executed for the channel whose RR is 1 in the register 121a, that is, CH0 to CH3.
  • FIG. 23 is a time chart of a read command issued by the data reading unit 120 to the nonvolatile memory bank.
  • Command 1 is a command for notifying the start of transfer of the physical address next, and command 2 instructs reading out the musical tone data stored in the physical address in the I / O registers 110a to 113a from the memory cell arrays 110b to 113b. It is a command.
  • the read command outputs the physical address immediately after outputting the command 1 at time t1, and then outputs the command 2. Since this addressing time TA is about several hundreds of seconds, it can be ignored in terms of time.
  • the musical sound data is read to the I / O register of one of the nonvolatile memory banks while the lead time TR (for example, 50 ⁇ sec in this embodiment) elapses from t2 when the command 2 is completed to the data read completion time t3. .
  • the physical address PBA is a physical address designated in units of 512 bytes by the PBN, the page number, and the sector selection bit in the page of FIG. This physical address designates the start address (in bytes) where the tone data to be read is stored, and the tone data from the start address to the last address of the corresponding page corresponds to the I corresponding to TR.
  • the bank select is information corresponding to CHN as described above, encoded within the memory interface 123, and functions as four CE signals (chip enable signals) for selecting the nonvolatile memory banks 110 to 113. .
  • the memory interface 123 provides CE signals to the nonvolatile memory banks 110 to 113 independently via the memory bus. Further, as shown in FIG. 23, the access flag AF has a value of 1 from t1 when the command 1 is given to time t4 when the musical sound data transfer period (TT) ends.
  • S106 it is checked whether or not the corresponding nonvolatile memory bank is data ready for all the channels having the data transfer completion flag TE of 0, that is, CH0 to 3 (S107).
  • Data ready indicates data ready when the data ready flag DRF managed by the memory interface 123 is 1, that is, reading of desired musical tone data from the memory cell array to the I / O register has been completed.
  • the data ready flag DRF is set to the value 1 at the time t3 when the busy signal changes from the value 1 to the value 0, and the value at the time t4 when the musical sound data 512 bytes are transferred from the I / O register to the buffer unit 122. 0.
  • the CE signal and the read clock described above are independently input from the memory interface 123 to the nonvolatile memory banks 110 to 113 via the memory bus, and the busy signal is independently input to each of the nonvolatile memory banks 110 to 113.
  • the data is input to the memory interface 123 via the memory bus.
  • S107 if it is data ready, the process proceeds to S108, and if it is not data ready, the process returns to S102.
  • S108 if the memory interface 123 is not transferring data, the process proceeds to S109. If the data is being transferred, the process returns to S102.
  • the CPU unit 124 issues a transfer instruction to the memory interface 123 so as to transfer the musical sound data from the non-volatile memory bank having the DRF value of 1 to the buffer unit 122. Thereafter, the read command issue flag RC of the corresponding channel is reset to 0 (S110), and the process returns to S102.
  • the CPU unit 124 proceeds to the interrupt routine with the completion of the data transfer as a trigger.
  • the TE of the corresponding channel of the register 121a is set to 1 (S121).
  • the input value to the RAM switching terminal 122d of the RAM switching circuit 122c is toggled and switched (S122). For example, by changing the value from 0 to 1, the transfer destination from the memory interface 123 is switched to the single port RAM 122b, and the transfer source to the host interface 121 is switched to the single port RAM 122a.
  • the CPU unit 104 notifies the host interface 121 of the CHN of the channel for which the data transfer to the buffer unit 122 has been completed, and instructs to transfer the musical sound data temporarily stored in the buffer unit 122 to the access module 200A ( S123).
  • the host interface 121 proceeds to S420 in FIG. 22B by an interrupt corresponding to the data transfer instruction of the CPU unit 124 in S123.
  • the host interface 121 transfers the musical tone data from the buffer unit 122 to the access module 200A.
  • the CHN notified by the CPU unit 124 in S123 is added to the musical sound data and transferred to the access module 200A (FIG. 17).
  • the RR and TE of the corresponding channel are reset to the value 0 in the register 121a (S421).
  • the area in which the RR of the register 121a has a value of 0 is an area that is released as an area for the next new read instruction information.
  • RC when RR has a value of 0, RC also has a value of 0 by S109, and TE has a value of 0 by S421.
  • the temporary storage of the read instruction information in the register 121a is used in order from the uppermost area, and is used so as to return to the uppermost again when reaching the lowermost stage, that is, cyclically.
  • the access module 200A When receiving the musical tone data from the host interface 121, the access module 200A temporarily stores the musical tone data in the area of the musical tone data buffer 231 corresponding to the CHN added to the musical tone data.
  • the subsequent processing of the access module 200A is as described above.
  • FIG. 24A is a time chart for explaining the operation when discrete keystroke is performed, and FIG. 8A represents a change in parameters in the channel assignment table 232 corresponding to the keystroke.
  • NN is 0x25 at intervals of several tens of microseconds. The case where a keyboard with NN 0x29 and finally two keys with NN 0x2C and 0x2F will be described.
  • Each keystroke is assigned to CH0-7 by the channel assignment process of the CPU section 230A described above, and the instruction to read CH0-7 is nonvolatile from the access module 200A at the timing when the processing delay of the CPU section 230A is added to the keystroke timing.
  • the data is transferred to the storage module 100A.
  • the next read command cannot be issued while the corresponding nonvolatile memory bank is being accessed, that is, while the access flag is 1.
  • the read command issuance timing to the nonvolatile memory banks 110 to 113 is the timing shown in FIG. 24A, and the CH0 to 7 read instructions are transferred from the access module 200A to the nonvolatile storage module 100A.
  • the data is read from the memory cells to the I / O register from the respective memory banks 110 to 113 during the access time TR.
  • the musical sound data read out to the I / O registers 110a to 113a of the non-volatile memory banks 110 to 113 is in accordance with S108 described above and after time t2 so that the transfer times of channels 0 to 3 do not overlap each other as shown in the figure.
  • the data is sequentially transferred to the buffer unit 122.
  • the host interface 121 transfers the musical tone data temporarily stored in the buffer unit 122 to the access module 200A.
  • the CPU unit 230A stores the transferred tone data in the tone data buffer 231.
  • the output from the buffer unit 122 is normally in the order in which read commands are issued, that is, in ascending order from CH0.
  • the tone data of CH1 is more preferable than the tone data of CH0. It may be transferred to the buffer unit 122 first.
  • the musical sound data when read from the nonvolatile storage module 100A onto the external bus has a format with CHN added as shown in FIG. Thereby, the CPU section 230A can store the music data buffer 231 in the area corresponding to CHN based on the CHN.
  • the signal processing unit 220 uses the musical tone data stored in the musical tone data buffer 231 to perform musical tone generation processing as described above.
  • the signal processing unit 220 performs processing from CH0 to CH31 in a time division manner for each sampling period. That is, the musical tone data of each channel is used in order from s0 every 22.7 ⁇ sec.
  • s0 is used in the first time slot starting from time t3 in FIG. 24A.
  • both s0 of CH2 and CH3 are used from the third time slot starting from time t5.
  • each channel all the 512-byte musical sound data is used up in the 127th time slot counting from the time slot using s0. Therefore, as described above, at time t7 when sn becomes 96, it is necessary to obtain musical sound data for the next 512 bytes in advance.
  • the number is not limited to 96, and other values may be used as long as the musical sound data for 512 bytes can be acquired in time for processing the musical data for the next 512 bytes.
  • the read instruction of CH0 to 7 is transferred from the access module 200A to the nonvolatile memory module 100A.
  • the interval between reading instructions is basically a time slot interval, that is, every 22.7 ⁇ sec.
  • a channel having the same read instruction time appears (for example, CH2 And 3).
  • the sound generation delay time is the time from when the key is pressed until the musical sound corresponding to s0 is generated.
  • the sound generation delay time t1 to t6 of CH3 is the maximum and the sound generation delay time is 150 ⁇ sec or less. Since this is a value sufficiently shorter than 1 ms which is the allowable range of the sound generation delay time, in the case of FIG. 24A, the tone generation system of the present embodiment can be applied as a tone generation system such as an electronic musical instrument.
  • FIG. 24B is a time chart for explaining the operation when 32 keys are simultaneously pressed by the master keyboard 300 at time t1
  • FIG. 8B shows changes in parameters in the channel assignment table 232 corresponding to the keys. . It should be noted that such a keying method is a method that is not often performed in normal performance.
  • the access module 200A transfers the read instruction information of CH0 to 31 to the non-volatile storage module 100A at a timing obtained by adding the processing delay of the CPU unit 230A to the keying timing. Thereafter, the access module 200A intermittently transfers the musical tone data corresponding to CH0 to 31 to the musical tone data buffer 231 from time t2 to time t3 in the same manner as (1-1) described above to generate musical tone. To do.
  • CH31 has the longest pronunciation delay time.
  • the period from time t2 to time t3 is 490.8 microseconds
  • the sound generation delay time is from t1 to time t3, that is, 600 microseconds or less in the drawing of FIG. 24B. Since this is a value shorter than 1 msec which is the allowable range of the sounding delay time, even in the case of FIG. 24B, the tone generation system of the present embodiment can be applied as a tone generation system such as an electronic musical instrument.
  • the period during which such rapid mute is performed is a period of 182 ⁇ s corresponding to 8 sampling periods immediately after key pressing in FIG. 24C.
  • all the channels are channels on which a new key has been pressed in a state where the already-keyed keyboard (FIG. 24B) is not released and is sounded. Therefore, both KON and SON start from the value 1.
  • the EE becomes a value 1 and the SON becomes a value 0 by the quick mute processing of the signal processing unit 220.
  • the read instruction information of CH0 to 31 is transferred to the nonvolatile storage module 100A by the channel assignment processing of the CPU unit 230A. It becomes.
  • the subsequent time chart is the same as the time chart shown in FIG. 24B.
  • the longest sound delay time is CH31, and it can be said that the sound sound delay time is from time t1 to time t4, that is, 800 ⁇ sec or less in the drawing of FIG. 24C. Since this is a value shorter than 1 msec which is the allowable range of the sounding delay time, the tone generation system of the present embodiment can be applied as a tone generation system for electronic musical instruments.
  • the tone data is multiplexed by recording in each of the nonvolatile memory banks 110 to 113, and the data reading unit 120 instructs the reading from the access module 200A. Accordingly, the musical sound data is read out in parallel from the plurality of nonvolatile memory banks. Therefore, even in a system in which it is impossible to predict which musical tone data is to be read, such as a musical tone generation system, it is possible to read in parallel from a plurality of nonvolatile memory banks when reading a plurality of data. . Therefore, the sound generation delay time can be made shorter than the allowable range of 1 ms. That is, even when a large-capacity multi-value NAND flash memory, which is currently mainstream, is used as a ROM for musical tone data, it is possible to realize a low-priced and small musical tone signal generator.
  • the nonvolatile storage module 100A may be a removable storage device such as a memory card, or a memory unit incorporated in a device such as an electronic musical instrument.
  • the access module 150 may be a device such as an electronic musical instrument, or may be an access circuit unit incorporated in a device such as an electronic musical instrument.
  • FIG. 25 is a block diagram showing a musical sound generation system according to the second embodiment of the present invention.
  • each of the nonvolatile memory banks 110 to 113 is one flash memory (chip), but in this embodiment, the nonvolatile memory banks 110 to 113 are nonvolatile.
  • Memory banks 110 and 111 are built in one flash memory 131, and nonvolatile memory banks 112 and 113 are built in one flash memory 132.
  • the data reading unit 140 includes a memory interface 141 in addition to the host interface 121, the buffer unit 122, and the CPU unit 124 described above.
  • the tone generation system according to the second embodiment corresponds to the latter.
  • the non-volatile memory banks 110 and 111 included in the flash memory 131 and the non-volatile memory banks 112 and 113 included in the flash memory 132 can independently read the musical sound data as in the first embodiment.
  • the difference from the first embodiment is that there are two flash memory chips, so the number of CE signals, read clocks, and busy signals connected to the memory interface 123 via the memory bus is two. It becomes one by one.
  • b3 in the bit format shown in FIG. 4, that is, the LSB of the bank select is added to the upper part of b22 of PBN (b22 to b13) and used as a physical block address of the flash memory 131 or the flash memory 132.
  • B4 in the bit format, that is, the MSB of the bank select is encoded inside the memory interface 141 and used as two CE signals.
  • the busy signal of the flash memory 131 is shared by the nonvolatile memory banks 110 and 111.
  • the data ready flags of the nonvolatile memory banks 110 and 111 may be generated by the busy signal.
  • the busy signal of the flash memory 132 is shared by the nonvolatile memory banks 112 and 113.
  • the data ready flag for each of the nonvolatile memory banks 112 and 113 may be generated by the busy signal.
  • the access flag may be controlled so as to have a value of 1 during the period from the command 1 to the end of the musical sound data transfer period (TT), as in the first embodiment.
  • the musical tone generation system according to the second embodiment operates in the same manner as the musical tone generation system according to the first embodiment, so that the sound generation delay time is shorter than the permissible range of 1 msec. Things will be possible. That is, even when a large-capacity multi-value NAND flash memory, which is currently mainstream, is used as a ROM for musical tone data, it is possible to realize a low-priced and small musical tone signal generator.
  • FIG. 26A and FIG. 26B are block diagrams showing a tone generation system according to the third embodiment of the present invention.
  • the musical tone generation system includes a nonvolatile storage module 100C shown in FIG. 26A and an access module 200C shown in FIG. 26B.
  • the nonvolatile storage module 100C includes four nonvolatile memory banks 110 to 113 provided in parallel and a data read / write unit 150C.
  • the data read / write unit 150C includes a host interface 151, a buffer unit 152, a memory interface 153, a CPU unit 154, and an address management unit 155.
  • the access module 200C includes an input / output unit 210C, a signal processing unit 220, a CPU unit 230C, and a driver unit 250, and can output musical sounds for 32 channels simultaneously.
  • the channel numbers are CH0 to CH31.
  • the CPU unit 230C includes a file system unit 236 and a multiplexing unit 237 in addition to the musical sound data buffer 231, the channel assignment table 232, the NN table 233C, the performance data buffer 234, and the transfer monitoring unit 235.
  • the nonvolatile memory banks 110 to 113 of the nonvolatile memory module 100C are the same as those in the first embodiment described above.
  • the physical block is PB
  • the logical sector is LS
  • the cluster is CL
  • the physical block number is PBN
  • the logical sector number is LSN
  • the cluster number is CLN.
  • a physical block with a physical block number PBN of 0 is PB0
  • a logical sector with a logical sector number LSN of 0 is LS0
  • a cluster with a cluster number CLN of 0 is CL0.
  • FIG. 27A is an explanatory diagram illustrating the relationship between the logical address space, the cluster number CLN, and the logical sector number LSN
  • FIG. 27B is a physical diagram illustrating the relationship between the logical sector number LSN and the structure in the memory cell arrays 110b to 113b.
  • the logical address space is composed of CL0 to CL130943.
  • One cluster has a capacity of 32 kBytes.
  • the memory cell arrays 110b to 113b have physical blocks PB0 to PB1023, respectively. Each physical block is composed of 256 pages (P0 to P255).
  • musical tone data is held in PB1 to PB704 of each nonvolatile memory bank 110 to 113.
  • PB1023 is an area (hereinafter referred to as a system area) that cannot be read or written by specifying a logical address. This is to prevent the user from accidentally erasing, and the manufacturer can directly write by physical addressing.
  • FIG. 28 is a diagram illustrating an example of the page P0 of the physical block PB1 with respect to the recording format in each page where the musical sound data is recorded.
  • Each page of all physical blocks consists of a data area of 4096 bytes and a redundant area of 128 bytes. In the present embodiment, the data area is divided into 8 sectors. Each sector has a capacity of 512 bytes. Redundant areas are not used. Details of the recorded data will be described later.
  • FIG. 29 is a bit format showing the correspondence between the logical sector number LSN and the physical sector number PSN.
  • bits b0 to b2 of LSN are intra-page selector selection bits
  • b3 and b4 are bank select
  • b5 to b12 are page numbers
  • b13 to b22 are logical block numbers LBN.
  • the cluster number CLN corresponds to b22 to b5.
  • the bank select b3, b4 is 0, the nonvolatile memory bank 110 is selected.
  • the bank select is the value 1
  • the nonvolatile memory bank 111 is selected.
  • the bank select is the value 2
  • the nonvolatile memory bank 112 is selected.
  • the value is 3, the nonvolatile memory bank 113 is selected.
  • the PBN is determined by logical-physical conversion of LSNs b22 to b13.
  • LSN b12 to b5 and b2 to b0 correspond to PSN b10 to b3 and b2 to
  • the LSN bit format shown in FIG. 29 is an example in which the parallel number of the nonvolatile memory banks is 4, and the number of bits allocated to the bank select may be changed depending on the parallel number.
  • the parallel number is 2
  • the number of bits assigned to the bank select is 1 (b3)
  • the page number is assigned to b11 to b4
  • the LBN is assigned to b21 to b12.
  • the intra-page sector selection bit is a bit corresponding to a quotient obtained by dividing a page by a sector size.
  • the page size is set to 4096 + 128 bytes and the sector size is set to 512 bytes, that is, a page is divided into 8 sectors as shown in FIG. Select by 3 bits.
  • the page size and sector size need not be limited to the above-described values, and the in-page sector selection bit may be variable according to the values.
  • the host interface 151 is connected to the access module 200C via an external bus.
  • the host interface 151 is a block that receives the musical sound data read instruction information from the access module 200C and transfers the musical sound data read from the nonvolatile memory banks 110 to 113 to the buffer unit 152 to the access module 200C.
  • This read function is the same as that in the first embodiment.
  • the read / write unit 150C has a write function for writing the musical sound data input by the user as a file to the nonvolatile storage module 100C.
  • the host interface 151 includes a register 151a inside.
  • FIG. 30 is a memory map showing the register 151a.
  • the register 151a has an LSN, a read instruction reception flag RR, a read command issue flag RC, and a data transfer completion flag TE for 32 channels.
  • the register 151a holds read instruction information next to the read instruction information in the register before reading the musical sound data corresponding to the read instruction information.
  • the read instruction reception flag RR (hereinafter referred to as RR) is a flag having a value of 0 while the read instruction information is not transferred from the access module 200C, and is 1 when the instruction information is transferred.
  • the read command issue flag RC (hereinafter referred to as RC) is a flag that is set when the memory interface 153 is instructed to output a read command to the nonvolatile memory bank.
  • a data transfer completion flag TE (hereinafter referred to as TE) is a flag that is set when data transfer from the IO register of each nonvolatile memory to the buffer unit 152 is completed, and indicates whether or not further data can be written to the buffer unit 152. Used to discriminate.
  • the buffer unit 152 is a block that temporarily stores musical tone data read from the nonvolatile memory banks 110 to 113 and musical tone data to be written to the nonvolatile memory banks 110 to 113.
  • the buffer unit 152 includes 4 kByte single port RAMs 152a and 152b, and a RAM switching circuit 152c. When the RAM switching terminal 152d is 0, the RAM switching circuit 152c connects the input from the memory interface (IF) 153 to the input / output port of the single port RAM 152a and outputs to the host interface (IF) 151 as a single port. Connected to the input / output port of the RAM 152b.
  • the RAM switching terminal 152d is 1, the input / output end of the memory interface 153 is connected to the input / output port of the single port RAM 152b, and the input / output end of the host interface 151 is connected to the input / output port of the single port RAM 152a.
  • the RAM switching terminal 152d is toggle-controlled by the CPU unit 154.
  • the size used for buffering the musical sound data is 512 bytes. However, considering the versatility, the size is set to 4 kBytes which is the same as the size of the data area of the page.
  • the memory interface 153 is connected to the non-volatile memory banks 110 to 113 via a memory bus, and reads out the musical sound data stored in the non-volatile memory banks 110 to 113 to the buffer unit 152 according to an instruction from the CPU unit 154.
  • the data of the unit 152 is written into the nonvolatile memory banks 110 to 113.
  • the memory interface 153 decodes the 2-bit bank select corresponding to the channel number CHN, generates four CE signals (chip enable signals) for selecting the non-volatile memory banks 110 to 113, and passes through the memory bus.
  • the CE signals are applied independently to each of the nonvolatile memory banks 110 to 113.
  • the memory interface 153 manages the data ready flag DRF and the access flag AF for each of the nonvolatile memory banks 110 to 113.
  • the data ready flag DRF is a flag that is set to a value 1 when the busy signal changes from a value 1 to a value 0, and that has a value 0 when the music data 512 bytes have been transferred from the I / O register to the buffer unit 152.
  • the access flag AF is a flag indicating whether or not each memory bank 110 to 113 is being accessed.
  • the CPU unit 154 is connected to the host interface 151, the buffer unit 152, the memory interface 153, and the address management unit 155, and is a block that controls the entire data read / write unit 150C.
  • the address management unit 155 has a function of converting a logical address and a physical address, and changes a physical block or executes wear leveling when a physical block becomes a bad block during writing of musical tone data or the like.
  • the address management unit 155 has a RAM therein, and holds a logical physical conversion table in the RAM.
  • the performance data is generated in response to an operation such as keystroke on the external master keyboard 300, and taken into the CPU unit 230C via the input / output unit 210C.
  • the access module 200C is connected to the Internet 310, and can download necessary data in accordance with a download instruction from the user.
  • the input / output unit 210C is a terminal for inputting performance data from the master keyboard 300, a DA converter for digital-to-analog conversion of the musical sound generated by the signal processing unit 220, an amplifier unit for amplifying the converted musical sound, and its Includes a line-out terminal for outputting the output to the outside.
  • the signal processing unit 220 interpolates and performs level control of musical sound data for a maximum of 32 channels supplied from the CPU unit 230C, and then generates musical sounds by performing effect processing such as sound channel mixing and reverb. It is a block to do.
  • the signal processing unit 220 includes a digital signal processor (hereinafter referred to as DSP), a ROM storing the DSP program, a delay element necessary for effector processing, or a RAM necessary for temporarily storing parameters. Is done.
  • DSP digital signal processor
  • the CPU unit 230C performs channel assignment processing on the performance data received by the input / output unit 210C, transfers read instruction information to the nonvolatile storage module 100C via the driver unit 250, and also reads the musical sound read from the nonvolatile storage module 100C. This block supplies data and part of performance data to the signal processing unit 220.
  • the musical tone data buffer 231, the channel assignment table 232, the performance data buffer 234, and the transfer monitoring unit 235 included in the CPU unit 230C are the same as those in the first embodiment, and the details are omitted.
  • FIG. 32 is an explanatory diagram showing the NN table 233C held in the CPU unit 230C.
  • the NN table is a table showing the relationship between the note number NN and the cluster number storing the musical tone data corresponding to the NN.
  • the file system unit 236 in the CPU unit 230C is for managing musical tone data as files. Details of the file system unit 236 will be described later.
  • the multiplexing unit 237 in the CPU unit 230C multiplexes the musical sound data when writing the musical sound data as a file. Details of the multiplexing unit 237 will be described later.
  • a manufacturer's writing device such as a personal computer conforming to the FAT file system, physically formats the nonvolatile storage module 100C. Thereafter, as shown in FIG. 27A, management information such as a FAT table and a root directory entry is allocated to the management information area (CL0, CL1) in the logical address space by the writing device, and musical tone data is stored in the normal area after the cluster CL2. To allocate.
  • P0 of PB0 of the non-volatile memory bank 110 corresponds to LS0-7
  • P0 of PB0 of the non-volatile memory bank 111 corresponds to LS8-15
  • P0 of PB0 in the nonvolatile memory bank 112 corresponds to LS16 to 23
  • P0 of PB0 in the nonvolatile memory bank 113 corresponds to LS24 to 31. This relationship follows the bit format of LSN and PSN shown in FIG.
  • the musical sound data is allocated in order from the lowest note name (A ⁇ 1 ) from the cluster (CL128) obtained by adding 4 Mbyte offset from the head logical address.
  • management information is written in the areas P0 to P3 of PB0 of the nonvolatile memory banks 110 to 113, and musical tone data is written after PB1.
  • the CL 128 that is the head address of the musical sound data, the file name, the time information at which the musical sound data is stored, and the like are held in the file entry (FE).
  • This file entry (FE) is allocated to the first 512 bytes of CL2 as shown in FIG. 27A, and written in P4 of PB0 of the non-volatile memory bank 110 in the physical space as shown in FIG. 27B.
  • the logical address of the file entry can be traced from the root directory entry in the management information.
  • the logical-physical conversion process is not performed to simplify the description. That is, LSN b22 to b13 and PSN b20 to b11 in FIG. 29 have a one-to-one correspondence. Since the FAT file system is a general technique, detailed description thereof is omitted.
  • the musical sound data of the piano is digitally recorded at a sampling frequency of 44.1 kHz
  • the musical sound data for about 40 seconds is recorded in the nonvolatile module 110 without being compressed for each pitch. This data is the same as in the first embodiment.
  • the musical sound data of the piano digitally recorded in advance is transferred to the physical blocks PB1 to PB704 of the non-volatile memory bank 110 from the lowest sound of the piano to the highest sound as shown in FIG. 27B. All 88 keys of musical tone data are written in ascending order. The same data is similarly written in the nonvolatile memory banks 111 to 113, respectively. As a result, the same data is multiplexed and recorded in four parallel non-volatile memory banks. For example, in FIG.
  • PB1 to PB8 of each memory bank records the lowest piano sound data, and 1764000 samples of musical tones from P0 of PB1 in ascending order to the last sample (s1763999) in order from the first sample (s0) immediately after the key is pressed. Data is stored.
  • two types of musical sound data of the weakest touch and the strongest touch are written as a set in units of 512 bytes.
  • the bit format indicating one sample of musical sound data is the same as that shown in FIG. 10 described in the first embodiment.
  • Logical and physical addresses are logically and logically converted as shown in FIG. For simplicity, it is assumed that all physical blocks are normal blocks. However, if there is an initial defective block, the initial defective block may not be used by a logical-physical conversion technique.
  • a logical-physical conversion table (referred to as CT in the figure) managed by the address management unit 155 is held in the PB 1023 of the nonvolatile memory bank 110. Since the logical-physical conversion is a general technique, a detailed description is omitted.
  • the last page of the physical block PB1022 of the non-volatile memory bank 113 has characteristic information (hereinafter referred to as recording) of piano musical tone data recorded in the non-volatile storage module 100C.
  • Data characteristic information referred to as RDI in the figure
  • memory configuration information information related to the memory configuration of the nonvolatile storage module 100C (hereinafter referred to as MSI in the figure) in the final page of the physical block PB1023 ).
  • the memory configuration information is the same as that in the first embodiment.
  • the CPU unit 154 of the non-volatile storage module 100C performs an initialization process in S100 as shown in the flowchart of FIG. 13A.
  • the initialization process the single port RAMs 152a and 152b in the buffer unit 152 and the register 151a of the host interface 151 are cleared.
  • the address management unit 155 reads the logical-physical conversion table stored in the PB 1023 of the nonvolatile memory bank 110 into the internal RAM.
  • the nonvolatile memory module 100C notifies the access permission to the access module 200C. Thereafter, the host interface 151 notifies the completion of initialization.
  • the CPU unit 230C of the access module 200C performs an initialization process in S200.
  • the CPU unit 230C reads the FAT table and the file entry stored in PB0 of the nonvolatile memory banks 110 to 113 to the file system unit 236, and the file system unit 236 has already stored in the nonvolatile storage module 100C.
  • the start cluster number (CL128) of the musical tone data being recorded is recognized.
  • the access module 200C transfers the read instruction information of the recording data characteristic information and the memory configuration information to the nonvolatile storage module 100C.
  • the CPU unit 230C reads the recording data characteristic information stored in the PB1022 of the nonvolatile memory bank 113 and the memory configuration information stored in the PB1023.
  • FIG. 33A shows read instruction information for reading memory configuration information.
  • b27 to b23 indicate memory configuration information identification codes. * Is a symbol indicating that any value is acceptable.
  • the CPU 230C resets the signal processor 220 and clears the dual port RAMs 231a and 231b in the musical sound data buffer 231. When the signal processor 220 is reset, the signal processor 220 starts counting up the program counter of the internal DSP.
  • the CPU unit 230C performs the initial setting of the channel assignment table 232 as in the first embodiment.
  • the CPU unit 230C Upon obtaining the recording data characteristic information shown in FIG. 11, the CPU unit 230C sets the sampling period (22.7 ⁇ s) in the timer in the signal processing unit 220, and determines one period of the signal processing time slot for one sampling time. To do. This timer functions as a timer for controlling one period of the DSP in the signal processing unit 220.
  • the CPU unit 230C writes one sample capacity (2 bytes) and flag assignment bit (b0) in the recording data characteristic information as parameters of the RAM in the signal processing unit 220, and in which bit position of the musical sound data the bit format shown in FIG. It is used as a parameter for determining whether it corresponds.
  • the CPU unit 230C determines the channel frame of the channel assignment table 232 and the number of channels of the time slot of the signal processing unit 220 based on the maximum number of sound generation channels (32CH) in the recording data characteristic information.
  • the signal processing unit 220 determines effect processing by reverb and chorus. In the illustrated case, it is determined that only reverb is performed as effect processing.
  • the CPU unit 230C obtains the formula (5) based on the number of buses (1) and the number of memory banks per bus (4) as in the first embodiment. To obtain the parallel number.
  • the bit number of the LSN is determined by the parallel number thus obtained.
  • the parallel count is 4, the number of bits of the bank select is 2, and the bit format of the LSN is as shown in FIG.
  • the parallel number is 2
  • the number of bits assigned to the bank select is 1 (b3), and accordingly, the page number is assigned to b11 to b4 and the PBN is assigned to b21 to b12.
  • the CPU unit 230C is based on the occupied capacity per note in the recording data characteristic information shown in FIG. 11, the page size in the memory configuration information, and the number of pages TPN per physical block (in this case, 256). By executing Equation (8), the number of physical blocks required per note is calculated. Then, based on the starting cluster of the music data file system unit 236 is extracted from the file entry (CL128), determining the PBN corresponding to each of the notes from the lowest sound A -1 up sound C 7, NN shown in FIG. 32 A table 233C is generated.
  • the recording data characteristic information and the memory configuration information are read, and the CPU section 230C finishes the initialization process (S200) by the setting process of various parameters. Then, the process proceeds to the normal operation process S201, where the interrupt is enabled and performance data from the external master keyboard 300 is received.
  • the performance data transferred from the master keyboard has the same bit format as that of the first embodiment shown in FIG.
  • KON is a value 1, that is, a key is pressed, it is checked whether there is an empty channel in the channel assignment table 232 (S227). Specifically, it is checked whether there is a sounding flag SON having a value 0 in ascending order from CH0, and if there is, the performance data is assigned to the first found channel (S229).
  • the musical sound data read instruction information shown in FIG. 33 is transferred to the nonvolatile memory module 100C.
  • the read instruction information is obtained by the following procedure.
  • the head CLN is obtained by referring to the NN table 233C based on the NN of the keystroke data.
  • a temporary LSN is obtained from the head CLN and SC based on the equation (18).
  • Provisional LSN (first CLN ⁇ 6) + [ ⁇ (SC & 0xFFE8) ⁇ 2 ⁇
  • the temporary LSN is an LSN when the bank select is not confirmed. In this case, the value of (b4, b3) is set to 0.
  • & is an operator that takes a logical product
  • is an operator that takes a logical sum
  • ⁇ is an operator that performs a bit shift to the left.
  • “0x” is a symbol representing a hexadecimal number.
  • the first CLN of the NN table is shifted by 6 bits to obtain the logical block numbers LSN from b5 to 22 shown in FIG. Further, the page number can be obtained by masking b0 to b2 of the sector count SC and shifting by 2 bits. Further, a temporary LSN is obtained by adding the lower 3 bits of the sector count.
  • C A bank select is obtained from the assigned CHN and the above-described equation (6).
  • D) The LSN is obtained from the provisional LSN and the bank select described above using the equation (10).
  • the LSN of the read destination is determined, the read instruction information is transferred to the nonvolatile storage module 200 in the format shown in FIG. 33B, and the desired musical sound data is read (S230).
  • the musical sound data read from the nonvolatile storage module 100C is transferred to the access module 200C.
  • the following processing is the same as that of the first embodiment.
  • the tone generation system of the present embodiment can be applied as a tone generation system for electronic musical instruments.
  • FIG. 34 is a flowchart showing the musical sound data writing process of the access module 200C.
  • FIG. 35 is an explanatory diagram showing file allocation of musical sound data acquired from the Internet 310.
  • the file system unit 236 With the physical format, the file system unit 236 logically erases the logical address space once, and transfers an erase instruction to the nonvolatile storage module 100C via the driver unit 250. A detailed description of the specification of the erasure instruction is omitted.
  • L22 b22 to b13 and PSN b20 to b11 in FIG. 29 correspond one to one.
  • PB0 to PB1022 of the non-volatile memory banks 110 to 113 are physically erased by the erase instruction described above.
  • PB1023 is not physically erased because it is outside the logical address range.
  • a FAT table indicating that the physical blocks PB0 to P1022 have been erased is recorded in PB0 (S501).
  • FIG. 36A is an explanatory diagram showing the storage state of the nonvolatile memory banks 110 to 113 before the musical sound data is written.
  • PB0 of the non-volatile memory banks 110 to 113 stores a FAT table for managing that all normal areas have been logically erased by writing after the physical format (S500) described above. ing. Accordingly, PB1 to PB1022 of the nonvolatile memory banks 110 to 113 are all erased.
  • the memory configuration information (MSI) stored in the PB 1023 of the nonvolatile memory bank 113 is read (S502).
  • the multiplexing unit 237 sets the page size (4 kBytes) in the memory configuration information as the multiplexing unit size (S503).
  • the CPU unit 230C starts downloading musical tone data from the Internet 310 in response to a user download instruction input via the input / output unit 210C (S504).
  • the information downloaded from the Internet has a format consisting of a header and musical sound data as shown in FIG.
  • the header includes a tone data length, recording data characteristic information RDI, and the like.
  • the recording data characteristic information is allocated to the last LSN of CL130943 (S505), and the recording data characteristic information is written by the write instruction information via the driver unit 250 (S506).
  • the nonvolatile storage module 100C writes the transferred recording data characteristic information to the last PSN of P255 of PB1022 of the nonvolatile memory bank 113 by the data read / write unit 150C.
  • the address management unit 155 searches for another free physical block, rewrites the free block, and discusses the free block. It will be registered in the object conversion table. Such replacement of the physical block is performed for each of the nonvolatile memory banks 110 to 113. In other words, it is assumed that physical block substitution is not performed between different nonvolatile memory banks.
  • the multiplexing unit 237 of the CPU unit 230C multiplexes and allocates the musical sound data in the logical address space by the parallel number (4 parallels) for each multiplexing unit size (4 kBytes) (S507). ). Then, the multiplexing unit 237 passes the multiplexed tone data to the file system unit 236. The file system unit 236 allocates the multiplexed musical tone data to the logical address space.
  • the first allocation destination of the musical sound data is CL128. However, as long as it is an empty cluster, any destination cluster may be used.
  • FIG. 37 is a bitmap showing musical tone data write instruction information.
  • FIG. 36B is an explanatory diagram showing the storage states of the nonvolatile memory banks 110 to 113 after the musical sound data is written.
  • the musical sound data is stored in PB1 to PB704 of the nonvolatile memory banks 110 to 113, and the recording data characteristic information is stored in the PB1022 of the nonvolatile memory bank 113.
  • management information such as the FAT table and file entry is updated from the information stored in PB0 of the nonvolatile memory banks 110 to 113, it is stored in the PB 705 of the nonvolatile memory banks 110 to 113 among other free physical blocks.
  • PB705 of the nonvolatile memory banks 110 to 113 among other free physical blocks.
  • it is an empty physical block, it is not limited to PB705.
  • the musical tone data acquired from the Internet or the like by the access module 200C is multiplexed and allocated on the logical address space based on the memory configuration information, and the musical tone data is written to the nonvolatile storage module in accordance with the allocation. I did it.
  • a nonvolatile storage module that holds the musical tone data thus obtained is connected to the access module 200C.
  • the timbre can be easily updated by generating a sound according to the keystrokes of the master keyboard 300.
  • the musical sound data stored in the non-volatile storage module is managed as a musical sound data file by the file system unit 236. Therefore, the musical sound data must be managed and edited by a device such as a personal computer based on the same file system (FAT file system). Can do. Also, copying to other recording devices or recording media can be easily performed.
  • FAT file system file system
  • the musical sound data that the access module 200C writes to the nonvolatile storage module 100C is acquired from the Internet 310, but may be acquired from another device such as a personal computer.
  • the tone generation of the tone generation system according to the third embodiment has the same effect as the tone generation system according to the first embodiment. Since this musical tone generation system is a system based on a general-purpose FAT file system, musical tone data can be written by the access module. Therefore, it can be said that the system is highly versatile because the user can use musical tone data rewritten according to his / her preference.
  • the data writing system of the present embodiment includes a data writing module 400A and a nonvolatile memory module 100C.
  • the nonvolatile memory module 100C is the same as the nonvolatile memory module 100C in the third embodiment described above.
  • the data writing module 400A is obtained by extracting the data writing function of the access module 200C of the third embodiment, and includes an input / output unit 410, a CPU unit 420, and a driver unit 430 as shown in FIG.
  • the CPU unit 420 includes a file system unit 236 and a multiplexing unit 237 according to the third embodiment.
  • the Internet 310 is connected to the data writing module 400A, and necessary data can be downloaded according to a download instruction from the user. Since the data writing module 400A executes the data writing process of the access module 200C of the third embodiment, detailed description thereof is omitted.
  • the data writing module 400A may be a personal computer or a module incorporated in a personal computer or the like.
  • FIG. 39A and FIG. 39B are block diagrams showing a tone generation system according to the fifth embodiment of the present invention.
  • the musical tone generation system includes a nonvolatile memory module 100E shown in FIG. 39A and an access module 200E shown in FIG. 39B.
  • the nonvolatile memory module 100E includes four nonvolatile memory banks 110 to 113 provided in parallel and a data read / write unit 150E.
  • the data read / write unit 150E includes a host interface 151E, a buffer unit 152, a memory interface 153, a CPU unit 154, an address management unit 155, and a buffer unit 156.
  • the access module 200E includes an input / output unit 210E, signal processing units 220 and 222, a CPU unit 230E, and a driver unit 250, and can output musical sounds for 32 channels simultaneously.
  • the channel numbers are CH0 to CH31.
  • the musical sound data buffer 231, the channel assignment table 232, the NN table 233C, the performance data buffer 234, the transfer monitoring unit 235, the file system unit 236, the multiplexing unit 237, the CPU unit 230E includes a content identification unit 238 and an audio buffer 239. Including.
  • the non-volatile memory banks 110 to 113 of the non-volatile memory module 100E are the same as in the third embodiment described above, and the relationship between the logical address space, the cluster number CLN and the logical sector number LSN, the logical sector number LSN. And the structure in the memory cell arrays 110b to 113b are the same as in the third embodiment.
  • musical tone data is held in PB1 to PB704 of each nonvolatile memory bank 110 to 113.
  • the CL90240 and later on the logical space and the PB705 and later on the physical space are areas where audio data and the like are written without being multiplexed by the user.
  • the logical address space corresponds to PB0 to PB1022. That is, PB1023 is an area (hereinafter referred to as a system area) that cannot be read or written by specifying a logical address. This is to prevent the user from accidentally erasing, and the manufacturer can directly write by physical addressing.
  • the recording format in each page in which the musical sound data is recorded is the same as in FIG. 28, and the correspondence relationship between the logical sector number LSN and the physical sector number PSN is also the same as in FIG.
  • the host interface 151E is connected to the access module 200E via an external bus.
  • the host interface 151E is a block that receives the tone data read instruction information from the access module 200E and transfers the tone data read from the nonvolatile memory banks 110 to 113 via the buffer unit 152 to the access module 200E.
  • the read / write unit 150E has a writing function for writing the musical sound data input by the user to the nonvolatile storage module 100E as a file.
  • the host interface 151E includes registers 151a and 151b.
  • the register 151a is the same as that in FIG.
  • the register 151b is a register for audio data and receives read instruction information.
  • the buffer unit 152 and the memory interface 153 are the same as in the third embodiment.
  • the CPU unit 154 is connected to the host interface 151E, the buffer unit 152, the memory interface 153, the address management unit 155, and the buffer unit 156, and is a block that controls the entire data read / write unit 150E.
  • the address management unit 155 has a function of converting a logical address and a physical address, and changes a physical block or executes wear leveling when a physical block becomes a bad block during writing of musical tone data or the like.
  • the address management unit 155 has a RAM therein, and holds a logical physical conversion table in the RAM.
  • the buffer unit 156 is a buffer that temporarily holds audio data when the audio data is written or read.
  • the performance data is generated in response to an operation such as keystroke on the external master keyboard 300, and is taken into the CPU unit 230E via the input / output unit 210E.
  • the access module 200E is connected to the Internet 310, and can download necessary data in accordance with a download instruction from the user.
  • the input / output unit 210E is a terminal for inputting performance data from the master keyboard 300, a musical sound generated by the signal processing unit 220, and a DA converter for digital-analog conversion of the audio data generated by the signal processing unit 222, An amplifier unit for amplifying the converted musical sound and a line-out terminal for outputting the output to the outside are included.
  • the input / output unit 210E is a block that obtains musical sound data and audio data from the Internet 310 and outputs musical sounds and accompaniment sounds (audio data).
  • the signal processing unit 220 is the same as that of the third embodiment.
  • the signal processing unit 222 is a block that performs an expansion process when reproducing audio data.
  • the decompression process may be anything as long as it is a process according to the audio data compression method. If the audio data is uncompressed, no particular decompression process is performed.
  • the CPU unit 230E performs channel assignment processing on the performance data received by the input / output unit 210E, transfers read instruction information to the nonvolatile storage module 100E via the driver unit 250, and also reads the musical sound read from the nonvolatile storage module 100E. This block supplies data and part of performance data to the signal processing unit 220.
  • the musical tone data buffer 231, the channel assignment table 232, the NN table 233C, the performance data buffer 234, the transfer monitoring unit 235, the file system unit 236, and the multiplexing unit 237 included in the CPU unit 230E are the same as in the third embodiment. It is.
  • the content identification unit 238 included in the CPU unit 230E is a block for identifying whether externally applied data is musical tone data or audio data.
  • the audio buffer 239 in the CPU unit 230E is a block for temporarily holding audio data.
  • FIG. 40A is a flowchart showing normal processing of the CPU unit 154
  • FIGS. 40B and 40C are flowcharts showing the interrupt processing.
  • the CPU unit 154 of the nonvolatile memory module 100E performs an initialization process in S100.
  • the initialization process the single port RAMs 152a and 152b in the buffer unit 152 and the registers 151a and 151b of the host interface 151E are cleared.
  • the address management unit 155 reads the logical-physical conversion table stored in the PB 1023 of the nonvolatile memory bank 110 into the internal RAM.
  • the nonvolatile memory module 100E notifies the access permission to the access module 200E. Thereafter, the host interface 151E notifies the completion of initialization.
  • the CPU unit 230E of the access module 200E performs an initialization process in S200.
  • the CPU unit 230E reads the FAT table and file entry stored in PB0 of the nonvolatile memory banks 110 to 113 to the file system unit 236, and the file system unit 236 has already been stored in the nonvolatile storage module 100E.
  • the start cluster number (CL128) of the musical tone data being recorded is recognized.
  • the access module 200E transfers the read instruction information of the recording data characteristic information and the memory configuration information to the nonvolatile storage module 100E.
  • the CPU unit 230E reads the recording data characteristic information stored in the PB1022 of the nonvolatile memory bank 113 and the memory configuration information stored in the PB1023.
  • FIG. 42A shows read instruction information for reading the memory configuration information.
  • b27 to b23 indicate memory configuration information identification codes. * Is a symbol indicating that any value is acceptable.
  • the CPU unit 230E resets the signal processing unit 220 and clears the dual port RAMs 231a and 231b in the musical sound data buffer 231.
  • the signal processor 220 When the signal processor 220 is reset, the signal processor 220 starts counting up the program counter of the internal DSP. In the initialization process, the CPU unit 230E performs initial setting of the channel assignment table 232.
  • SON is set to value 0, that is, CH0 to 31 are set as empty channels
  • KON, PD, NN, TP, LD, F, SC, WE, DQ, M, and D are set to value 0
  • the CPU unit 230E Upon obtaining the recording data characteristic information shown in FIG. 11, the CPU unit 230E sets the sampling period (22.7 ⁇ s) in the timer in the signal processing unit 220 and determines one period of the signal processing time slot for one sampling time. To do. This timer functions as a timer for controlling one period of the DSP in the signal processing unit 220.
  • the CPU unit 230E writes one sample capacity (2 bytes) and flag assignment bit (b0) in the recording data characteristic information as parameters of the RAM in the signal processing unit 220, and in which bit position of the musical sound data the bit format shown in FIG. It is used as a parameter for determining whether it corresponds.
  • the CPU unit 230E determines the channel frame of the channel assignment table 232 and the number of channels of the time slot of the signal processing unit 220 based on the maximum number of sound generation channels (32CH) in the recording data characteristic information.
  • the signal processing unit 220 determines effect processing by reverb and chorus. In the illustrated case, it is determined that only reverb is performed as effect processing.
  • the CPU 230E obtains the number of parallels by executing Expression (5) based on the number of buses (1) and the number of memory banks per bus (4). .
  • the bit format of the LSN is determined by the obtained parallel number.
  • the parallel count is 4, the number of bits of the bank select is 2, and the bit format of the LSN is as shown in FIG.
  • the parallel number is 2
  • the number of bits assigned to the bank select is 1 (b3), and accordingly, the page number is assigned to b11 to b4 and the PBN is assigned to b21 to b12.
  • the CPU unit 230E is based on the occupied capacity per note in the recording data characteristic information shown in FIG. 11, the page size in the memory configuration information, and the number of pages TPN per physical block (in this case, 256). By executing Equation (8), the number of physical blocks required per note is calculated. Then, based on the starting cluster of the music data file system unit 236 is extracted from the file entry (CL128), determining the PBN corresponding to each of the notes from the lowest sound A -1 up sound C 7, NN shown in FIG. 32 A table 233C is generated.
  • the recording data characteristic information and the memory configuration information are read, and the CPU 230E finishes the initialization process (S200) by the setting process of various parameters. Then, the process proceeds to the normal operation process S201, where the interrupt is enabled and performance data from the external master keyboard 300 is received.
  • the flowchart of the CPU unit 230 includes two routines, a main routine shown in FIG. 41A and an interrupt routine shown in FIG. 41B.
  • the interrupt routine is a routine started when performance data is transferred to the access module 200E by a performance operation of the master keyboard 300. If a performance operation of the master keyboard 300 is performed during the processing of the main routine, the routine immediately shifts to the interrupt routine. It is assumed that the interrupt routine can receive multiple interrupts, that is, accept the next interrupt even during the interrupt routine.
  • FIG. 42B transfers the read instruction information to the nonvolatile storage module 200E in the format, and reads the desired musical sound data (S230).
  • 0000 in the content identification codes of b33 to b30 indicates musical tone data.
  • the operation of the signal processing unit 220 is also the same as that of the first embodiment shown in FIG.
  • the signal processing unit 220 repeatedly executes signal processing every sampling period (22.7 ⁇ sec).
  • the DA converter of the input / output unit 210E performs digital-analog conversion on the processed musical tone data every 22.7 ⁇ s, and outputs the result as a desired musical tone to the outside through the line-out terminal.
  • the musical sound can be obtained as a piano performance through an external amplifier and speaker.
  • the CPU unit 230E checks the F of all channels in the channel assignment table 232. If there is a channel with an EE value of 1 among the channels with an F value of 1, the F of the channel is cleared to a value of 0 (S203), and channel assignment processing is performed on the channel (S204).
  • S205 a musical sound data read instruction
  • S206 sound generation control
  • a channel with a DQ value of 1 is searched. If there is, a read instruction for musical tone data of that channel is given.
  • the search of the channel assignment table 232 in S207 and S202 is performed in ascending order from CH0.
  • the CPU unit 154 executes three routines: a main routine shown in FIG. 40A and an interrupt routine shown in FIGS. 40B and 40C.
  • the interrupt routine does not allow multiple interrupts. That is, even if there is an interrupt during interrupt routine processing, it is masked.
  • the process proceeds to a normal process (S101). While the read instruction information is not transferred from the access module 200E, there is no reception by the register unit 151b, and the read instruction reception flag RR and the read command issue flag RC of the register 151a of the host interface 151E shown in FIG. Therefore, the decision branch processing of S102, S105, and S109 is continued to be executed.
  • the process proceeds to step S103 to instruct the buffer unit 156 to read data. Then, it is determined whether or not the read request cluster held in the buffer unit 156 has been reached, and reading is repeated until this cluster is reached. Next, when the read request cluster is reached, the host interface 151E shifts from S430 to S431 in the main routine of FIG. 43A.
  • the read instruction information includes content identification codes b33 to b30, b29 and b28 read codes, b27 to b23 CHN, and b22 to b0 LSN.
  • the content identification code is a 4-bit code that can identify 16 types of content.
  • the process proceeds to step S432, and reception to the register 151a is performed.
  • the register 151a holds CHN and LSN of read instruction information.
  • the RR corresponding to the CHN assigned to the read instruction information shown in FIG. 42B is set to a value 1 (S433).
  • the process returns to S430, and S430 is looped until a data transfer instruction from the CPU unit 154, that is, a data transfer instruction from the buffer unit 152 to the access module 200E is issued.
  • step S433 the CPU 154 is notified of data reception.
  • the example shown in FIG. 30 is an example in which a read instruction for CH0 to CH3 is given and each flag is changed by the processing described below. Specifically, the CH0 to 3 read instruction and the issue of the read command to the nonvolatile memory banks 110 to 113 are completed, and the transfer of the musical sound data from the nonvolatile memory banks 110 and 111 to the buffer unit 152 is completed. Furthermore, only CH0 represents the time until the transfer of the musical sound data from the buffer unit 152 to the access module 200E is completed. By this operation, the value of each flag in the register 151a changes.
  • the process proceeds from S102 to S103. Since the non-volatile memory banks corresponding to CH0 to CH3, that is, the non-volatile memory banks 110 to 113 are not reading the musical sound data at this time, the access flag (value 0) is notified from the memory interface 153 to the CPU unit 154. Is done. The CPU unit 154 recognizes that the corresponding nonvolatile memory bank is not being accessed by the access flag (value 0), and proceeds to S104.
  • the CPU unit 154 instructs the memory interface 153 to output a read command corresponding to CH0 to the nonvolatile memory bank 110. Further, the RC of the corresponding channel of the register 151a is set to 1 (S105). The above processing is executed for the channel whose RR is 1 in the register 151a, that is, CH0 to CH3.
  • the time chart of the read command issued by the data read / write unit 150E to the nonvolatile memory bank is the same as that shown in FIG.
  • Command 1 is a command for notifying the start of transfer of the physical address next
  • command 2 instructs reading out the musical tone data stored in the physical address in the I / O registers 110a to 113a from the memory cell arrays 110b to 113b. It is a command.
  • This physical address specifies the start address (in bytes) where the tone data to be read is stored, and the tone data from the start address to the last address of the corresponding page corresponds to the I / O corresponding to the TR.
  • the bank select is information corresponding to CHN as described above, encoded within the memory interface 153, and functions as four CE signals (chip enable signals) for selecting the non-volatile memory banks 110 to 113. .
  • the memory interface 153 gives CE signals to the nonvolatile memory banks 110 to 113 independently via the memory bus.
  • the access flag AF has a value of 1 from time t1 when the command 1 is given to time t4 when the musical sound data transfer period (TT) ends.
  • S106 it is checked whether or not the corresponding nonvolatile memory bank is data ready for all the channels having the data transfer completion flag TE of 0, that is, CH0 to 3 (S107).
  • Data ready indicates data ready when the data ready flag DRF managed by the memory interface 153 is 1, that is, reading of desired musical tone data from the memory cell array to the I / O register has been completed.
  • the data ready flag DRF is set to the value 1 at the time t3 when the busy signal changes from the value 1 to the value 0, and the value at the time t4 when the musical sound data 512 bytes are transferred from the I / O register to the buffer unit 152. 0.
  • the CE signal and read clock described above are independently input from the memory interface 153 to the nonvolatile memory banks 110 to 113 via the memory bus, and the busy signal is independently input to each of the nonvolatile memory banks 110 to 113.
  • the data is input to the memory interface 153 via the memory bus.
  • the CPU unit 154 shifts to an interrupt routine with the completion of the data transfer as a trigger.
  • the TE of the corresponding channel of the register 151a is set to a value 1 (S121).
  • the input value to the RAM switching terminal 152d of the RAM switching circuit 152c is toggled and switched (S122). For example, by changing the value from 0 to 1, the transfer destination from the memory interface 153 is switched to the single port RAM 152b, and the transfer source to the host interface 151E is switched to the single port RAM 152a.
  • the CPU unit 104 notifies the host interface 151E of the CHN of the channel for which the data transfer to the buffer unit 152 has been completed, and instructs to transfer the musical tone data temporarily stored in the buffer unit 152 to the access module 200E ( S123).
  • the host interface 151E shifts to S440 in FIG. 43B by an interrupt corresponding to the data transfer instruction of the CPU unit 154 in S123, and transfers the musical sound data from the buffer unit 152 to the access module 200E.
  • the CHN notified by the CPU unit 154 in S123 is added to the musical sound data and transferred to the access module 200E (FIG. 17).
  • the RR and TE of the corresponding channel are reset to 0 in the register 151a (S441).
  • the area in which the RR of the register 151a has a value of 0 is an area released as an area for the next new read instruction information.
  • RC when RR has a value of 0, RC also has a value of 0 by S109, and TE has a value of 0 by S441.
  • the temporary storage of the read instruction information in the register 151a is used in order from the uppermost area, and is used so as to return to the uppermost again when reaching the lowermost stage, that is, cyclically.
  • the access module 200E When receiving the musical tone data from the host interface 151E, the access module 200E temporarily stores the musical tone data in the area of the musical tone data buffer 231 corresponding to the CHN added to the musical tone data.
  • the subsequent processing of the access module 200E is as described above.
  • the transfer time of the musical sound data to / from the buffer unit 152 is about 12.8 ⁇ s according to the equation (17).
  • the reading instruction is audio data reading (step S211 in FIG. 41A)
  • the content identification code is 0001
  • the process proceeds to an interrupt routine.
  • the input value to the RAM switching terminal 152d of the RAM switching circuit 152c is toggled and switched (S131). For example, by changing the value from 0 to 1, the transfer destination from the memory interface 153 is switched to the single port RAM 152b, and the transfer source to the host interface 151E is switched to the single port RAM 152a. Thereafter, the CPU unit 154 instructs the host interface 151E to transfer the audio data temporarily stored in the buffer unit 156 to the access module 200E (S132).
  • the audio data read from the nonvolatile storage module 100E by the read instruction is buffered by the audio buffer 239.
  • the signal processing unit 222 decodes the audio data and outputs it as an accompaniment sound via the input / output unit 210E.
  • the buffering control in the audio buffer 239 and the decoding process in the signal processing unit 222 can be realized by a general technique, and thus detailed description is omitted.
  • the tone generation system of the present embodiment can be applied as a tone generation system for electronic musical instruments.
  • FIG. 44 is a flowchart showing the musical sound data and audio data writing process of the access module 200E.
  • FIG. 45 is an explanatory diagram showing file allocation of musical tone data acquired from the Internet 310.
  • the access module 200E performs a physical format to erase the data stored in the nonvolatile storage module 100E (S530).
  • the file system unit 236 With the physical format, the file system unit 236 logically erases the logical address space once, and transfers an erase instruction to the nonvolatile storage module 100E via the driver unit 250. A detailed description of the specification of the erasure instruction is omitted.
  • L22 b22 to b13 and PSN b20 to b11 in FIG. 29 correspond one to one.
  • PB0 to PB1022 of the non-volatile memory banks 110 to 113 are physically erased by the erase instruction described above.
  • PB1023 is not physically erased because it is outside the logical address range.
  • a FAT table indicating that the physical blocks PB0 to P1022 have been erased is recorded in PB0 (S531).
  • FIG. 46A is an explanatory diagram showing the storage state of the nonvolatile memory banks 110 to 113 before the musical sound data is written.
  • PB0 of the non-volatile memory banks 110 to 113 stores a FAT table for managing that all normal areas have been logically erased by writing after the physical format (S530) described above. ing. Accordingly, PB1 to PB1022 of the nonvolatile memory banks 110 to 113 are all erased.
  • the content identification unit 238 of the CPU unit 230E identifies whether the user's download instruction acquired via the input / output unit 210E is a musical sound data download instruction or an audio data download instruction (S532).
  • the process proceeds to S533, and the memory configuration information (MSI) stored in the PB1023 of the nonvolatile memory bank 113 is read.
  • the multiplexing unit 237 calculates the page size (4 kByte) in the memory configuration information as the multiplexing unit size (S534).
  • the CPU unit 230E starts downloading musical sound data from the Internet 310 in response to a user download instruction input via the input / output unit 210E (S535).
  • the information downloaded from the Internet is in the form of a header and musical sound data as shown in FIG.
  • the header includes a tone data length, recording data characteristic information RDI, and the like. Therefore, the recording data characteristic information (RDI) is allocated to the last LSN of CL130943 (S536), and the recording data characteristic information is written by the write instruction information via the driver unit 250 (S537).
  • RDI recording data characteristic information
  • the nonvolatile memory module 100E writes the transferred recording data characteristic information to the last PSN of P255 of PB1022 of the nonvolatile memory bank 113 by the data read / write unit 150E.
  • the address management unit 155 searches for another free physical block, rewrites the free block, and discusses the free block. It will be registered in the object conversion table. Such replacement of the physical block is performed for each of the nonvolatile memory banks 110 to 113. In other words, it is assumed that physical block substitution is not performed between different nonvolatile memory banks.
  • the multiplexing unit 237 of the CPU unit 230E multiplexes and allocates the musical sound data to the logical address space by the number of parallel units (4 parallels) for each multiplexing unit size (4 kBytes) (S538). ). Then, the multiplexing unit 237 passes the multiplexed tone data to the file system unit 236. The file system unit 236 allocates the multiplexed musical tone data to the logical address space.
  • the first allocation destination of the musical sound data is CL128. However, as long as it is an empty cluster, any destination cluster may be used.
  • FIG. 47 is a bit map showing musical tone data write instruction information.
  • the FAT table is written (S540) and the file entry is written (S541) in order to register the musical tone data and the recording data characteristic information corresponding to the musical tone data as one musical tone data file as a set.
  • FIG. 46B is an explanatory diagram showing the storage states of the nonvolatile memory banks 110 to 113 after the musical sound data is written.
  • the musical sound data is stored in PB1 to PB704 of the nonvolatile memory banks 110 to 113, and the recording data characteristic information is stored in the PB1022 of the nonvolatile memory bank 113.
  • management information such as the FAT table and file entry is updated from the information stored in PB0 of the nonvolatile memory banks 110 to 113, it is stored in the PB 705 of the nonvolatile memory banks 110 to 113 among other free physical blocks.
  • PB705 of the nonvolatile memory banks 110 to 113 among other free physical blocks.
  • it is an empty physical block, it is not limited to PB705.
  • the downloaded audio data is passed to the file system unit 236 without being multiplexed.
  • the file system unit 236 allocates the audio data to the logical address space as shown in FIG. 45 (S551).
  • the allocation destination at the beginning of the audio data is CL90240 next to the musical sound data.
  • any location may be used as the leading cluster.
  • the CPU unit 230E writes audio data through the driver unit 250 according to the write instruction information (FIG. 47) (S552).
  • the host interface 151E receives write instruction information in the audio data register 151b.
  • the data read / write unit 150E writes and reads audio data via a buffer unit 156 provided exclusively for audio data.
  • the read / write unit 150E writes the FAT table (S553) and the file entry (S554) in order to register the written audio data as an audio data file.
  • the read / write unit 150E writes the FAT table (S553) and the file entry (S554) in order to register the written audio data as an audio data file.
  • the musical tone data acquired from the Internet or the like by the access module 200E is multiplexed and allocated on the logical address space based on the memory configuration information, and the musical tone data is written to the nonvolatile storage module along with the allocation. I did it. Audio data is also acquired from the outside and written to the nonvolatile module.
  • the content identification unit 238 identifies whether the data acquired from the Internet or the like is musical tone data or audio data, and the file system unit 236 multiplexes and manages the musical tone data on the logical address space accordingly, and manages the audio data. Management was done without multiplexing on the logical address space. That is, since the storage format for determining whether or not to multiplex is varied depending on the content type, the storage capacity of the nonvolatile storage module 100E can be used reasonably. A non-volatile storage module holding the musical tone data and audio data obtained in this way is connected to the access module 200E. Then, by generating sound according to the keystrokes of the master keyboard 300, the tone color can be easily updated and the audio data can be reproduced. That is, the musical sound generation system of the present embodiment can be applied to an electronic musical instrument that uses audio data as an accompaniment sound.
  • the musical sound data stored in the non-volatile storage module is managed as a musical sound data file by the file system unit 236. Therefore, the musical sound data must be managed and edited by a device such as a personal computer based on the same file system (FAT file system). Can do. Also, copying to other recording devices or recording media can be easily performed.
  • FAT file system file system
  • the musical sound data that the access module 200E writes to the nonvolatile storage module 100E is acquired from the Internet 310, but may be acquired from another device such as a personal computer.
  • the musical sound generation system shown in the present embodiment has the same effect as the first embodiment with respect to the reproduction of musical sound data.
  • the tone generation system in the fifth embodiment is a system based on the FAT file system.
  • the FAT file system is a general-purpose file system, and musical sound data and audio data can be written by an access module. Therefore, it can be said that the system is highly versatile because the musical sound data and audio data rewritten according to the user's preference can be used.
  • the nonvolatile storage module 100E may be a removable storage device such as a memory card, or a memory unit incorporated in a device such as an electronic musical instrument.
  • the access module 200E may be a device such as an electronic musical instrument, or may be an access circuit unit incorporated in a device such as an electronic musical instrument.
  • the musical sound generation system is a system assuming that audio data is used as an accompaniment sound of a performance sound (musical sound) by the master keyboard 300, but the audio data is a minus one source, that is, one musical instrument.
  • the audio source does not contain only sound (eg piano).
  • audio data is acquired from the Internet 310, but the audio data may be acquired from a commercially available medium such as a CD or a hard disk.
  • the audio data is not multiplexed, but may be multiplexed as long as the storage capacity of the nonvolatile storage module 100E is not wasted.
  • nonvolatile storage module 100E may be a removable storage device such as a memory card, or may be a memory unit incorporated in a device such as an electronic musical instrument.
  • the access module 200E may be a device such as an electronic musical instrument, or may be an access circuit unit incorporated in a device such as an electronic musical instrument.
  • FIG. 48 is a block diagram showing an access module of the tone generation system according to the sixth embodiment of the present invention.
  • the musical tone generation system of the sixth embodiment is a karaoke data set acquired from the Internet 310, that is, performance data, background image data, and text data for lyrics. And the point that music data can be used as a karaoke source is different.
  • the performance data corresponds to the performance data acquired from the master keyboard 300 in the musical tone generation system according to the fifth embodiment.
  • This musical tone generation system includes a nonvolatile memory module 100E and an access module 200F shown in FIG.
  • the nonvolatile memory module 100E is the same as that of the fifth embodiment.
  • the register 151b holds karaoke data read instruction information
  • the buffer unit 156 is used as a karaoke data buffer.
  • the access module 200F includes an input / output unit 210F, a signal processing unit 224, a CPU unit 230F, and a driver unit 250.
  • the input / output unit 210F is a block that obtains the karaoke data set described above from the Internet 310 and outputs musical sounds, background images, lyrics, and the like.
  • the signal processing unit 224 is a block that performs decompression processing and conversion processing when image data and text data are compressed.
  • the decoding process may be anything as long as it is a process according to the image data compression method. If the image data is uncompressed, no decompression process is performed.
  • the blocks 231 to 238 of the CPU unit 230F are the same as those in the fifth embodiment, and further include a karaoke buffer 240.
  • the karaoke buffer 240 temporarily holds data excluding musical tone data in the karaoke data set.
  • the musical tone generation system according to the sixth embodiment of the present invention configured as described above will be described.
  • the basic operation is the same as that of the fifth embodiment.
  • the musical sound data is multiplexed and stored, and the audio data is stored without being multiplexed.
  • musical sound data is multiplexed and stored, and performance data, image data, and text data are stored without being multiplexed.
  • FIG. 49 is a flowchart showing the writing process of the karaoke data set of the access module 200F.
  • S530 to S541 are the same as those in FIG.
  • the content identifying unit 238 identifies the musical sound data and other data based on the content identification code shown in FIG. 42C.
  • the musical sound data is multiplexed and allocated in the same manner as in the fifth embodiment, and the karaoke data is allocated and written without being multiplexed to the logical address in steps S560 to S564, and managed by the FAT file system.
  • Other processes are the same as those in the fifth embodiment.
  • FIG. 50 is a flowchart showing a main routine of the CPU unit 230F.
  • the interrupt routine of the CPU unit 230F is the same as the interrupt routine of FIG. 41B.
  • S200 to S208 are the same as those in FIG. 41A.
  • S215 when there is a reproduction instruction from the user (S214), an instruction to read out a karaoke data set other than the musical sound data is given (S215).
  • a karaoke data set acquired from the Internet 310 that is, performance data, background image data, lyrics text data, and musical tone data can be used as a karaoke source.
  • each of the nonvolatile memory banks 110 to 113 is one flash memory (chip).
  • the nonvolatile memory banks 110 to 113 are nonvolatile.
  • Memory banks 110 and 111 are built in one flash memory 131, and nonvolatile memory banks 112 and 113 are built in one flash memory 132.
  • the data read / write unit 160A includes a memory interface 161 in addition to the host interface 151E, the buffer units 152 and 156, the CPU unit 154, and the address management unit 155 described above.
  • the musical tone generation system according to the seventh embodiment corresponds to the latter.
  • the non-volatile memory banks 110 and 111 included in the flash memory 131 and the non-volatile memory banks 112 and 113 included in the flash memory 132 can independently read the musical sound data as in the first embodiment.
  • the difference from the fifth embodiment is that the number of flash memory chips is two, so the number of CE signals, read clocks, and busy signals connected to the memory interface 161 via the memory bus is two. It becomes one by one.
  • b3 in the LSN bit format shown in FIG. 29, that is, the LSB of the bank select, is added to the higher order of b22 of the LSN (b22 to b13) and used as the physical block address of the flash memory 131 or the flash memory 132.
  • B4 in the bit format, that is, the MSB of the bank select is encoded inside the memory interface 161 and used as two CE signals.
  • the busy signal of the flash memory 131 is shared by the nonvolatile memory banks 110 and 111.
  • the data ready flags of the nonvolatile memory banks 110 and 111 may be generated by the busy signal.
  • the busy signal of the flash memory 132 is shared by the nonvolatile memory banks 112 and 113.
  • the data ready flag for each of the nonvolatile memory banks 112 and 113 may be generated by the busy signal.
  • the access flag may be controlled so as to have a value of 1 during the period from the command 1 to the end of the musical sound data transfer period (TT), as in the first embodiment.
  • the musical tone generation system according to the seventh embodiment operates in the same manner as the musical tone generation system according to the fifth embodiment, so that the sound generation delay time is shorter than the allowable range of 1 ms. Things will be possible. That is, even when a large-capacity multi-level NAND flash memory which is currently mainstream is used as a memory for musical tone data and karaoke data, a low-priced and small musical tone signal generator can be realized.
  • the content identification unit 238 identifies whether or not the karaoke data set acquired from the Internet or the like is music data, and the file system unit 236 multiplexes and manages the music data on the logical address space accordingly. Data other than data is managed without being multiplexed in the logical address space. That is, since the storage format for determining whether or not to multiplex is varied according to the content type, the storage capacities of the nonvolatile storage modules 100E, 100F, and 100G can be rationally used. That is, the musical tone generation system of the present embodiment can be applied to a karaoke apparatus.
  • the karaoke data set is acquired collectively from the Internet 310, some data such as musical tone data is stored in advance in the nonvolatile storage modules 100E, 100F, 100G and the like on the manufacturer side, and the remaining data is stored from the Internet 310. You may make it acquire.
  • the karaoke data set is acquired from the Internet 310.
  • the karaoke data set may be acquired from a commercial medium such as a CD or a hard disk.
  • MIDI data may be used as performance data.
  • karaoke data sets other than musical sound data are not multiplexed, they may be multiplexed as long as the storage capacity of the nonvolatile memory module is not wasted.
  • nonvolatile storage module 100E may be a removable storage device such as a memory card, or may be a memory unit incorporated in a device such as a karaoke device.
  • the access module 200F may be a karaoke device or an access circuit unit incorporated in the karaoke device.
  • the musical sound generation system includes a nonvolatile memory module 100H shown in FIG. 52A and an access module 200H shown in FIG. 52B.
  • the nonvolatile memory module 100H includes four nonvolatile memory banks 110 to 113 provided in parallel and a data read / write unit 150H.
  • the data read / write unit 150H includes a host interface 151, a buffer unit 152, a memory interface 153, a CPU unit 154, and an address management unit 155.
  • the access module 200H includes an input / output unit 210H, a signal processing unit 220, a CPU unit 230H, and a driver unit 250, and can output musical sounds for 32 channels simultaneously.
  • the channel numbers are CH0 to CH31.
  • the CPU unit 230H includes a musical sound data buffer 231, a channel assignment table 232, an NN table 233C, a performance data buffer 234, a transfer monitoring unit 235, a file system unit 236, a multiplexing unit 237, a file editing unit 242, and a sampling unit 243.
  • nonvolatile memory banks 110 to 113 of the nonvolatile memory module 100H are the same as those in the third embodiment described above.
  • the relationship between the logical address space, the cluster number CLN, and the logical sector number LSN, and the structure of the logical sector number LSN and the memory cell arrays 110b to 113b are the same as in the third embodiment.
  • the LSN bit format shown in FIG. 29 is an example in which the parallel number of the nonvolatile memory banks is 4, and the number of bits allocated to the bank select may be changed depending on the parallel number.
  • the parallel number is 2
  • the number of bits assigned to the bank select is 1 (b3)
  • the page number is assigned to b11 to b4
  • the LBN is assigned to b21 to b12.
  • the intra-page sector selection bit is a bit corresponding to a quotient obtained by dividing a page by a sector size.
  • the page size is set to 4096 + 128 bytes and the sector size is set to 512 bytes, that is, a page is divided into 8 sectors as shown in FIG. Select by 3 bits.
  • the page size and sector size need not be limited to the above-described values, and the in-page sector selection bit may be variable according to the values.
  • the host interface 151, buffer unit 152, memory interface 153, CPU unit 154, and address management unit 155 in the data read / write unit 150H are the same as those in the third embodiment shown in FIGS. 26A and 26B.
  • the performance data is generated in response to an operation such as keystroke on the external master keyboard 300, and is taken into the CPU unit 230H via the input / output unit 210H.
  • the access module 200H is connected to a microphone 320 for recording sound, a data storage module 330, and a hard disk 340, and can record necessary data according to a sound recording instruction from the user.
  • the input / output unit 210H is a terminal for inputting performance data from the master keyboard 300, a DA converter for digital-to-analog conversion of the musical sound generated by the signal processing unit 220, an amplifier unit for amplifying the converted musical sound, and its output A line-out terminal for outputting to the outside, a microphone input terminal, and a hard disk interface.
  • the signal processing unit 220 is the same as that of the third embodiment.
  • the signal processing unit 220 includes a digital signal processor (hereinafter referred to as DSP), a ROM storing the DSP program, a delay element necessary for effector processing, or a RAM necessary for temporarily storing parameters. Is done.
  • DSP digital signal processor
  • the CPU section 230H performs channel assignment processing on the performance data received by the input / output section 210H, transfers read instruction information to the nonvolatile storage module 100H via the driver section 250, and also reads the musical sound read from the nonvolatile storage module 100H. This block supplies data and part of performance data to the signal processing unit 220.
  • the file system unit 236 in the CPU unit 230H is for managing musical tone data as files. Details of the file system unit 236 will be described later.
  • the multiplexing unit 237 in the CPU unit 230H multiplexes the musical sound data when writing the musical sound data as a file. Details of the multiplexing unit 237 will be described later.
  • the file editing unit 242 in the CPU unit 230H is for editing and managing the musical sound data as a file. Details of the file editing unit 242 will be described later.
  • the sampling unit 243 in the CPU unit 230H samples the data recorded from the microphone and records it in the data storage module 330.
  • a manufacturer's writing device for example, a device such as a personal computer conforming to the FAT file system, physically formats the nonvolatile storage module 100H. Thereafter, as shown in FIG. 27A, management information such as FAT and root directory entry is allocated to the management information area (CL0, CL1) in the logical address space by the writing device, and musical tone data is stored in the normal area after the cluster CL2. Allocate.
  • management information such as FAT and root directory entry is allocated to the management information area (CL0, CL1) in the logical address space by the writing device, and musical tone data is stored in the normal area after the cluster CL2. Allocate.
  • the following writing process is the same as that of the third embodiment.
  • the characteristic information of the piano musical tone data recorded in the nonvolatile storage module 100H is recorded data characteristics.
  • the information is written as information (RDI), and the memory configuration information (MSI) of the nonvolatile memory module 100H is written in the last page of the physical block PB1023.
  • the recording data characteristic information and the memory configuration information are the same as in the third embodiment.
  • the tone generation system of the present embodiment can be applied as a tone generation system for electronic musical instruments.
  • FIG. 53 is a flowchart showing the musical sound data writing process of the access module 200H.
  • FIG. 54 is an explanatory diagram showing file allocation of a sound material file group.
  • the logical address space is logically erased once by the physical format, and the file system unit 236 transfers an erase instruction to the nonvolatile storage module 100H via the driver unit 250.
  • a detailed description of the specification of the erasure instruction is omitted.
  • L22 b22 to b13 and PSN b20 to b11 in FIG. 29 correspond one to one.
  • PB0 to PB1022 of the non-volatile memory banks 110 to 113 are physically erased by the erase instruction described above.
  • PB1023 is not physically erased because it is outside the logical address range.
  • FAT or the like indicating that the physical blocks PB0 to P1022 have been erased is recorded in PB0 (S601).
  • FIG. 55A is an explanatory diagram showing the storage state of the nonvolatile memory banks 110 to 113 before the musical sound data is written.
  • PB0 of the non-volatile memory banks 110 to 113 stores FAT or the like for managing that all normal areas have been logically erased by writing after the physical format (S600) described above. Yes. Accordingly, PB1 to PB1022 of the nonvolatile memory banks 110 to 113 are all erased.
  • the multiplexing unit 237 sets the page size (4 kBytes) in the memory configuration information as the multiplexing unit size (S603).
  • the user plays a piano or the like one by one and records sound material data using the microphone 320.
  • the sampling unit 243 of the CPU unit 230H samples the piano sound via the input / output unit 210H.
  • the file editing unit 242 once holds the sampled data in the data storage module 330 as a sound material file group, and further transfers and stores the data in the hard disk 340 (S604).
  • the sound material file is composed of sound data and metadata, and the metadata indicates sound attribute information.
  • the sound material files are recorded for each of the 88 keys ranging from the lowest to the highest sound of the piano. To do.
  • This file is preferably in the WAVE file format so that it can be easily edited on a PC or the like.
  • a pitch name code (lowest sound A ⁇ 1 to highest sound C 7 ) is assigned to each metadata of the sound material file group (S605). Further, the recording data characteristic information shown in FIG. 56 is set (S606). More specifically, in the remarks column of FIG. 56, the parameter of the part clearly specified as “user set” or “CPU unit 230H automatically set” is set. The other parameters are set in the sound material file metadata at the time of recording and are determined based on the memory configuration information. Next, the CPU unit 230H allocates the recording data characteristic information to the last LSN of the CL 130943 (S607), and writes the recording data characteristic information by the writing instruction information via the driver unit 250 (S608).
  • the nonvolatile storage module 100H writes the transferred recording data characteristic information to the last PSN of P255 of PB1022 of the nonvolatile memory bank 113 by the data read / write unit 150H.
  • the address management unit 155 searches for another free physical block, rewrites the free block, and discusses the free block. It will be registered in the object conversion table. Such replacement of the physical block is performed for each of the nonvolatile memory banks 110 to 113. In other words, it is assumed that physical block substitution is not performed between different nonvolatile memory banks.
  • the multiplexing unit 237 of the CPU unit 230H reads the sound material file group from the hard disk 340 in order from the lowest sound (S609). Then, as shown in FIG. 54, the multiplexing unit 237 stores the musical sound data corresponding to the parallel number (4 parallels) for each multiplexing unit size (4 kBytes) except for the metadata of each sound material file, that is, only data corresponding to the sound. Are allocated in the logical address space (S610). Then, the multiplexing unit 237 passes the multiplexed tone data to the file system unit 236. The file system unit 236 allocates the multiplexed musical sound data to the logical address space. In FIG. 54, for the sake of simplicity, the first allocation destination of the musical sound data is CL128.
  • the CPU 230H writes the musical sound data using the write instruction information via the driver 250 (S611).
  • FIG. 55B is an explanatory diagram showing the storage states of the nonvolatile memory banks 110 to 113 after the musical sound data is written.
  • the musical sound data is stored in PB1 to PB704 of the nonvolatile memory banks 110 to 113, and the recording data characteristic information is stored in the PB1022 of the nonvolatile memory bank 113.
  • management information such as FAT and file entry is updated from the information stored in PB0 of the non-volatile memory banks 110 to 113, it is stored in the PB 705 of the non-volatile memory banks 110 to 113 among other free physical blocks. Is done. In addition, if it is an empty physical block, it is not limited to PB705.
  • sound material is recorded from a sound source such as a piano or guitar prepared by the user, multiplexed as musical sound data on the logical address space based on the memory configuration information through the access module 200H, and further allocated.
  • the musical sound data was written in the non-volatile memory module with the allocation. In this way, a musical sound data file can be generated from the sound material file group.
  • the nonvolatile memory module that holds the musical tone data thus obtained is connected to the access module 200H. Then, by generating sound according to the keystrokes of the master keyboard 300, it is possible to generate a desired musical sound based on the generated musical sound data file. Furthermore, since the access module 200H has a sampling function, it is possible to sample sound from the outside.
  • the musical sound data stored in the non-volatile storage module is managed as a musical sound data file by the file system unit 236. Therefore, the musical sound data must be managed and edited by a device such as a personal computer based on the same file system (FAT file system). Can do. Also, copying to other recording devices or recording media can be easily performed.
  • FAT file system file system
  • the recording capacity of the non-volatile storage module 100H is sufficiently large, a plurality of musical sound data files can be held, and a musical sound can be generated by reading data from one of the files according to the performance of the master keyboard. it can.
  • the sound generation delay time can be made shorter than the allowable range of 1 ms, Even when a large-capacity multi-level NAND flash memory is used as a memory for musical tone data, a low-priced and small musical tone signal generator can be realized.
  • the musical tone generation system has the following effects in addition to the effects of the first and third embodiments. Since this embodiment is a system based on a general-purpose FAT file system, musical tone data can be written by the access module. Therefore, it can be said that the system is highly versatile because the user can use musical tone data rewritten according to his / her preference.
  • the non-volatile storage module 100H may be a removable storage device such as a memory card, or a memory unit incorporated in a device such as an electronic musical instrument.
  • the access module 200H may be a device such as an electronic musical instrument, or may be an access circuit unit incorporated in a device such as an electronic musical instrument.
  • the sound from the microphone 320 is sampled and recorded once in the data storage module 330 and transferred to the hard disk 340 to form a sound material file group.
  • the hard disk itself may be used as the data storage module.
  • sampling data may be temporarily stored by using an empty area of the nonvolatile storage module 100H as a data storage module.
  • the musical sound data file generation system includes a musical sound data file generation module 400B shown in FIG. 57 and the non-volatile storage module 100H according to the eighth embodiment described above.
  • the musical sound data file generation module 400B extracts the function for writing data from the access module 200H of the eighth embodiment, and executes only the data writing process of the access module 200H.
  • the musical sound data file generation module 400B includes an input / output unit 410, a CPU unit 420, and a driver unit 430 as shown in FIG.
  • the CPU unit 420 includes a file system unit 236, a multiplexing unit 237, and a file editing unit 242 according to the eighth embodiment.
  • the musical sound data file generation module 400B is connected to a data storage module 500 in addition to the hard disk 340, and can record necessary data according to a sound source recording instruction from the user.
  • the data storage module 500 is, for example, a linear PCM recorder, and is a system that samples and records sounds such as instrument sounds in advance and stores them as sound material files.
  • the data storage module 500 includes a nonvolatile memory such as a flash memory.
  • a removable recording medium such as a semiconductor memory card may be mounted.
  • a data storage module 500 and a hard disk 340 are connected to the musical sound data file generation system, and a sound material file recorded in the data storage module 500 is copied to the hard disk 340 via the input / output unit 410. Yes.
  • the sound material file group sampled by the data storage module 500 is copied from the data storage module 500 to the hard disk 340 (S624).
  • the sound material file group is recorded for two types of keys, that is, a strong key and a weak key for 88 keyboards ranging from the lowest sound to the highest sound of the piano.
  • This file is preferably in the WAVE file format so that it can be easily edited on a PC or the like.
  • the data storage module 500 may be a simple storage device that does not have a sampling function, and sound materials sampled by a linear PCM recorder or the like may be stored in advance in the storage device.
  • the storage device of the data storage module 500 may use a partial area of the nonvolatile storage module as it is. Thereby, the temporary storage and editing of the sound material file group in the hard disk 340 can be performed by the nonvolatile storage module 100H. However, in this case, since it is necessary to store the sound material file group and the musical sound data file at the same time, it is necessary to secure a sufficient capacity in advance in the nonvolatile storage module 100H.
  • nonvolatile storage module 100H may be a removable storage device such as a memory card, or a memory unit incorporated in a data editing device such as a personal computer (PC).
  • the musical sound data file generation module 400B may be a data editing device such as a PC, or may be a data editing circuit unit incorporated in the data editing device.
  • FIG. 59 is a block diagram showing a non-volatile storage module 100J of the tone generation system according to the tenth embodiment of the present invention.
  • the access module is the same as that of the above-described eighth embodiment, and only the nonvolatile memory module is different.
  • each of the nonvolatile memory banks 110 to 113 is one flash memory (chip), but in the nonvolatile memory module 100J of the present embodiment,
  • the non-volatile memory banks 110 and 111 are built in one flash memory 131, and the non-volatile memory banks 112 and 113 are built in one flash memory 132.
  • the data read / write unit 160B has a memory interface 162 in addition to the host interface 151, the buffer units 152 and 126, the CPU unit 154, and the address management unit 155 described above.
  • the tone generation system according to the tenth embodiment corresponds to the latter.
  • the non-volatile memory banks 110 and 111 included in the flash memory 131 and the non-volatile memory banks 112 and 113 included in the flash memory 132 can independently read the musical sound data as in the first embodiment.
  • the difference from the first embodiment is that there are two flash memory chips, so the number of CE signals, read clocks and busy signals connected to the memory interface 162 via the memory bus is two. It becomes one by one.
  • b3 in the LSN bit format shown in FIG. 29, that is, the LSB of the bank select, is added to the higher order of b22 of the LSN (b22 to b13) and used as the physical block address of the flash memory 131 or the flash memory 132.
  • B4 in the bit format, that is, the MSB of the bank select is encoded inside the memory interface 162 and used as two CE signals.
  • the busy signal of the flash memory 131 is shared by the nonvolatile memory banks 110 and 111.
  • the data ready flags of the nonvolatile memory banks 110 and 111 may be generated by the busy signal.
  • the busy signal of the flash memory 132 is shared by the nonvolatile memory banks 112 and 113.
  • the data ready flag for each of the nonvolatile memory banks 112 and 113 may be generated by the busy signal.
  • the access flag may be controlled so as to have a value of 1 during the period from the command 1 to the end of the musical sound data transfer period (TT), as in the first embodiment.
  • the tone generation system according to the tenth embodiment operates in the same manner as the tone generation system according to the eighth embodiment, so that the sound generation delay time is shorter than the permissible range of 1 msec. Things will be possible. That is, even when a large-capacity multi-level NAND flash memory which is currently mainstream is used as musical tone data, it is possible to realize a low-priced and small musical tone signal generator.
  • the musical tone generation system includes a nonvolatile memory module 100K shown in FIG. 60A and an access module 200K shown in FIG. 60B.
  • the nonvolatile memory module 100K includes four nonvolatile memory banks 110 to 113 provided in parallel and a data read / write unit 150K.
  • the data read / write unit 150K includes a read performance notification unit 157 in addition to the host interface 151, the buffer unit 152, the memory interface 153, the CPU unit 154, and the address management unit 155.
  • the access module 200K includes an input / output unit 210, a signal processing unit 220, a CPU unit 230K, and a driver unit 250, and can output musical sounds for 32 channels simultaneously.
  • the CPU unit 230K includes a tone generation data buffer 231, a channel assignment table 232, an NN table 233 C, a performance data buffer 234, a transfer monitoring unit 235, a file system unit 236, a multiplexing unit 237, and a tone generation channel number determination unit 245. is doing.
  • the read performance notification unit 157 holds the performance when reading data from the nonvolatile storage module 100K in the internal ROM.
  • the read performance is, for example, a value of “random read rate in 512-byte units (hereinafter referred to as RR512)”, and this information is notified to the access module 200K.
  • the sound generation channel number determination unit 245 in the CPU unit 230K determines the number of sound generation channels so that the sound generation delay time is a predetermined time or less, here 1 msec or less, according to the reading performance of the nonvolatile storage module 100K. .
  • the determined number of channels is the number of usable frames in the channel assignment table 232.
  • the read performance notification unit 157 holds a value of “random read rate in units of 512 bytes (hereinafter referred to as RR512)” in the internal ROM in advance.
  • RR512 is a value that can be calculated using parameters of the memory configuration information shown in FIG.
  • the parallel number is obtained by the following equation (19).
  • Number of parallels number of buses ⁇ number of memory banks per bus (19)
  • RR512 is obtained by the following equation (20).
  • RR512 ⁇ sector size / (TR + TT) ⁇ ⁇ parallel number (20)
  • the parallel number is, for example, a value of 4, the value of RR512 is about 32 MByte / second. This value is stored in the ROM in the read performance notification unit 157.
  • the CPU unit 154 of the nonvolatile memory module 100K performs an initialization process in S100.
  • the initialization process the single port RAMs 152a and 152b in the buffer unit 152 and the register 151a of the host interface 151 are cleared.
  • the address management unit 155 reads the logical-physical conversion table stored in the PB 1023 of the nonvolatile memory bank 110 into the internal RAM.
  • the nonvolatile memory module 100K notifies the access permission to the access module 200K. Thereafter, the host interface 151 notifies the completion of initialization.
  • the CPU unit 230K of the access module 200K performs an initialization process in S200.
  • the CPU unit 230K reads the FAT table and the file entry stored in PB0 of the nonvolatile memory banks 110 to 113 to the file system unit 236, and the file system unit 236 has already been stored in the nonvolatile storage module 100K.
  • the start cluster number (CL128) of the musical tone data being recorded is recognized.
  • the access module 200K transfers a read instruction for recording data characteristic information, memory configuration information, and read performance information to the nonvolatile storage module 100K.
  • the CPU unit 230K reads the recording data characteristic information stored in the PB1022 of the nonvolatile memory bank 113 and the memory configuration information stored in the PB1023.
  • FIG. 15A shows a read instruction for reading the memory configuration information.
  • b27 to b23 indicate memory configuration information identification codes. * Is a symbol indicating that any value is acceptable.
  • the read performance notification unit 157 notifies the access module 200K of the read performance information RR512 stored in the internal ROM, here 32 MByte / second.
  • the CPU unit 230K resets the signal processing unit 220 and clears the dual port RAMs 231a and 231b in the musical sound data buffer 231.
  • the signal processor 220 starts counting up the program counter of the internal DSP.
  • the CPU unit 230K performs initial setting of the channel assignment table 232.
  • the CPU unit 230K When acquiring the recording data characteristic information shown in FIG. 11, the CPU unit 230K sets the sampling period (22.7 ⁇ s) in the timer in the signal processing unit 220, and determines one period of the signal processing time slot of one sampling time. To do. This timer functions as a timer for controlling one period of the DSP in the signal processing unit 220.
  • the CPU unit 230K writes one sample capacity (2 bytes) and flag assignment bit (b0) in the recording data characteristic information as parameters of the RAM in the signal processing unit 220, and in which bit position in the bit format shown in FIG. It is used as a parameter for determining whether it corresponds.
  • the sound generation channel number determination unit 245 executes Expression (21) based on the read performance information RR512 acquired from the nonvolatile storage module 100K and the sampling period and one sample capacity in the already acquired recording data characteristic information RDI. Determine the maximum number of sound channels.
  • Maximum number of sound generation channels RR512 / (1 sample capacity / sampling period) (21)
  • “1 sample capacity / sampling period” is a rate necessary for sound generation processing per sound generation channel.
  • FIG. 61 is an explanatory diagram showing the relationship between the read performance information, the maximum number of sounding channels, and the number of sounding channels.
  • the sound channel number determination unit 245 determines the following equation (22) based on TR and TT in the memory configuration information, the maximum sound channel number obtained by Equation (21), and the parallel number obtained by Equation (19). ) To obtain the sound generation delay time per parallel.
  • Delay time per parallel [ ⁇ (TR + TT) ⁇ maximum number of sound channels ⁇ / number of parallel] ⁇ (1 + 0.2) (22)
  • the sound generation delay time is about 678 ⁇ sec, which is smaller than the allowable value of 1 msec. Therefore, the maximum number of sound channels cannot be used as the number of sound channels.
  • Equation (22) 0.2 is the margin rate of the sound generation delay time per parallel.
  • Expression (22) corresponds to a value obtained by adding the overhead (margin) before and after the time required for reading out the musical sound data for 8 channels up to CH0, 4, 8,... 28 in the nonvolatile memory bank 110, for example. To do.
  • a margin is further anticipated, and the number of tone generation channels is defined as a number that is smaller than the maximum number of tone generation channels and is a power of 2. In this embodiment, according to the definition, the number of sound generation channels is determined to 32 as shown in FIG.
  • the CPU unit 230K determines the channel frame of the channel assignment table 232 and the number of channels of the time slot of the signal processing unit 220 based on the number of sound generation channels (32CH) thus determined.
  • the signal processing unit 220 determines effect processing by reverb and chorus. In the illustrated case, it is determined that only reverb is performed as effect processing.
  • the CPU unit 230K executes the above-described equation (19) based on the number of buses (1) and the number of memory banks per bus (4), thereby increasing the parallel number.
  • the LSN bit format is determined by the obtained parallel number.
  • the parallel count is 4, the number of bits of the bank select is 2, and the bit format of the LSN is as shown in FIG.
  • the parallel number is 2
  • the number of bits assigned to the bank select is 1 (b3), and accordingly, the page number is assigned to b11 to b4 and the PBN is assigned to b21 to b12.
  • CHN and bank select are the same as in the third embodiment. Since the bit format of LSN is as shown in FIG. 29, the relationship between LSN and CLN in LS8192 to LS8255 shown in FIG. 27A and other initialization processes are the same as in the third embodiment.
  • the recording data characteristic information, the memory configuration information, and the read performance information are read, and the CPU unit 230K finishes the initialization process (S200) by the setting process of various parameters. Then, the process proceeds to S201 of the normal operation process, where the interrupt is enabled and performance data from the external master keyboard 300 is received.
  • the musical sound data writing process of the access module is the same as that of the third embodiment, and detailed description thereof is omitted.
  • the sound channel number determination unit 245 determines the sound channel number so that the sound delay time is 1 msec or less. As a result, even if the reading performance of the nonvolatile memory module 100K is low, it is possible to realize a musical sound generation system in which the number of sound generation channels is reduced so that the sound generation delay time does not exceed a predetermined value.
  • the random read rate in units of 512 bytes is stored in the ROM in the sound generation channel number determination unit 245, but may be stored in any one of the nonvolatile memory banks 110 to 113.
  • a display unit may be provided in the access module 200K, and the number of sound generation channels determined by the sound channel number determination unit 245 may be displayed on the display unit.
  • the number of sound generation channels is less than 1, in other words, even when the number of sound generation channels is 1, even if the sound generation delay time exceeds 1 msec, a warning message “Music tone cannot be generated” is displayed on the display unit. Also good.
  • the nonvolatile storage module 100K transfers the read performance information in response to an instruction from the access module 200K. However, the nonvolatile storage module 100K may actively notify the access module 200K.
  • the non-volatile memory module of the present invention is a non-volatile memory module that reads data in response to a read instruction from the outside, and includes a plurality of non-volatile memory banks in which musical sound data is multiplexed and recorded, and an external 1
  • the data is read from one of the nonvolatile memory banks in response to one read instruction, and when there is another read instruction before the read is completed, the nonvolatile memory bank is different from the nonvolatile memory bank being read
  • a data reading unit that reads data from the memory bank in parallel.
  • the nonvolatile memory bank may be a multi-level NAND flash memory.
  • the access module issues a read instruction to the non-volatile storage module, and the access module includes a signal processing unit that performs a tone generation process for a plurality of channels every sampling period by time division multiplexing. it can.
  • the non-volatile storage module may include a non-volatile memory that holds recording data characteristic information including at least information related to the sampling frequency of the musical sound data.
  • the access module can be a module that issues a read instruction to the nonvolatile memory module and performs a tone generation process based on the recording data characteristic information acquired from the nonvolatile memory module.
  • a musical tone generation system including these access modules and a non-volatile storage module that reads data in response to a read instruction from the access module can be provided.
  • the non-volatile storage module of the present invention is a non-volatile storage module that reads and writes data in response to an external access instruction, and includes a plurality of non-volatile memory banks in which musical sound data is multiplexed and recorded, and an external The data is read from one of the non-volatile memory banks in response to one read instruction, and different from the non-volatile memory bank being read when there is another read instruction before completing the read.
  • a data read / write unit that reads data from the nonvolatile memory bank in parallel and reads memory configuration information indicating the configuration of the nonvolatile memory bank.
  • the read / write control unit has a register for holding a plurality of read instruction information transferred from the outside, and reads the next read instruction information after the read instruction information before reading the musical sound data corresponding to the read instruction information. It may be held in the register.
  • the read / write control unit may include an address management unit that performs conversion between a logical address and a physical address of the nonvolatile memory bank.
  • An access module is an access module for writing to and reading from a non-volatile module, and the access module performs signal generation processing for generating a plurality of channels for each sampling period by time division multiplexing processing. A part.
  • the musical tone generation system of the present invention can be configured to include an access module and a nonvolatile memory module that performs data writing and reading in response to writing and reading instructions from the access module.
  • the data writing module is a data writing module for writing the musical sound data to the nonvolatile storage module, and multiplexes the musical sound data acquired from the outside based on the memory configuration information notified from the nonvolatile storage module.
  • a multiplexing unit and a file system unit that writes the musical sound data multiplexed by the multiplexing unit to the nonvolatile storage module may be provided.
  • the non-volatile storage module of the present invention is a non-volatile storage module that reads and writes data in response to an external access instruction, multiplexes and records musical sound data, and stores audio data, performance data, and image data.
  • a plurality of non-volatile memory banks that record at least one of text data, and music data are multiplexed and written, and at least one of audio data, performance data, image data, and text data is written and external
  • the data is read from one of the non-volatile memory banks in response to one read instruction from the non-volatile memory bank that is being read when there is another read instruction before the read is completed. Reading from different non-volatile memory banks in parallel
  • the read / write control unit has a register for holding a plurality of read instruction information transferred from the outside, and reads the next read instruction information after the read instruction information before reading the musical sound data corresponding to the read instruction information. It may be held in the register.
  • the read / write control unit may include an address management unit that performs conversion between a logical address and a physical address of the nonvolatile memory bank.
  • the musical tone generation system of the present invention can be configured to include an access module and a nonvolatile memory module that performs data writing and reading in response to writing and reading instructions from the access module.
  • the musical tone generation system of the present invention is a musical tone generation system comprising an access module and a nonvolatile storage module that reads and writes data in response to a read / write instruction from the access module.
  • the module reads data from a plurality of non-volatile memory banks in which musical sound data is multiplexed and recorded, and one of the non-volatile memory banks in response to an external read instruction, and completes the reading.
  • Data read / write to read memory configuration information indicating the configuration of the non-volatile memory bank by reading in parallel from a non-volatile memory bank different from the non-volatile memory bank being read when there is another read instruction before
  • the access module includes a data storage module.
  • a file editing unit that edits a sound material file group stored in a musical sound file into one musical sound data file, a multiplexing unit that multiplexes the musical sound data, and a musical sound data file that is multiplexed by the multiplexing unit,
  • a file system unit that multiplexes and writes to at least two or more non-volatile memory banks of the non-volatile memory module and reads the musical sound data file.
  • An access module of the present invention is an access module that is connected to a non-volatile storage module and reads and writes data, and a file editing unit that edits a sound material file group stored in the data storage module into one musical sound data
  • a multiplexing unit that multiplexes the musical tone data, and a musical tone data file that is multiplexed by the multiplexing unit is multiplexed and written to at least two or more nonvolatile memory banks of the nonvolatile storage module, And a file system unit for reading out a musical sound data file.
  • the access module may further include a sampling unit that samples a sound input from the outside.
  • the access module may further include a signal processing unit that performs a tone generation process for a plurality of channels for each sampling period by a time division multiplexing process.
  • the musical sound data file generation module of the present invention is a musical sound data file generation module for generating a musical sound data file in a nonvolatile storage module including a plurality of nonvolatile memory banks, and a sound material file group recorded in the data storage module is recorded.
  • the nonvolatile memory bank includes a file system unit that writes the musical tone data multiplexed by the multiplexing unit to the nonvolatile storage module as a musical tone data file.
  • the data storage module and the nonvolatile storage module may be the same storage module.
  • the multiplexing unit may determine the number of multiplexing in the multiplexing based on the memory configuration information acquired from the nonvolatile storage module.
  • the non-volatile memory module of the present invention is a non-volatile memory module that reads data in response to an access instruction from the outside, and includes a plurality of non-volatile memory banks in which musical sound data is multiplexed and recorded, and an external 1
  • the data is read from one of the nonvolatile memory banks in response to one read instruction, and when there is another read instruction before the read is completed, the nonvolatile memory bank is different from the nonvolatile memory bank being read
  • a data reading unit that reads data from the memory bank in parallel and reads the memory configuration information indicating the configuration of the nonvolatile memory bank and the read performance information is provided.
  • non-volatile memory for holding recording data characteristic information including information relating to at least the sampling period of the musical sound data and one sample capacity, and reading performance information relating to the reading rate.
  • An access module is an access module for instructing reading to the above-described nonvolatile storage module, and based on the read performance information and the recorded data characteristic information acquired from the nonvolatile storage module, the sound generation delay time is a predetermined time or less
  • the sound generation channel number determination unit for determining the number of sound generation channels is provided so as to give a read instruction to the nonvolatile storage module within the determined number of sound generation channels.
  • a display unit for displaying the number of channels determined by the channel number determination unit may be further included.
  • a signal processing unit that performs musical tone generation processing for a plurality of channels within the range of the number of sound generation channels determined for each sampling period by time division multiplexing processing may be further provided.
  • the musical tone generation system of the present invention is a musical tone generation system including an access module and a non-volatile storage module that reads data in response to a read instruction from the access module, wherein the non-volatile storage module includes musical tone data.
  • a data reading unit that reads data from a non-volatile memory bank that is different from the non-volatile memory bank that is being read when instructed, and reads memory configuration information and read performance information indicating the configuration of the non-volatile memory bank;
  • the access module includes the access module Based on the read performance information and the recorded data characteristic information acquired from the volatile storage module, a sound channel number determination unit is provided for determining the sound channel number so that the sound delay time is a predetermined time or less. Within the range, a read instruction is given to the nonvolatile memory module.
  • data obtained by digitally recording a piano sound is recorded as musical sound data in the non-volatile memory banks 110 to 113.
  • instrument sounds other than the piano, voices, or other data are stored. It doesn't matter.
  • the musical sound data may be artificially created data instead of digitally recorded data. Further, it may be data compressed by a compression technique such as MP3. However, in that case, it is necessary to cause the signal processing unit 220 to execute a process of expanding the compressed data, that is, a decoding process.
  • two types of musical sound data are stored in advance corresponding to the keystroke strength, but may be one type or three or more types. However, in the case of one type, the interpolation processing by the signal processing unit 220 is not necessary. If there are three or more types, the interpolation processing method may be expanded to linear interpolation between three points.
  • the musical tone data corresponding to one keyboard is about 40 seconds.
  • the present invention is not limited to this, and the time length of the musical tone data can be changed according to NN. Good. In general, in the case of a piano, the lower the tone, the longer the sounding time. Therefore, it is preferable to make the time length of the low tone music data relatively long and the time length of the high tone music data relatively short to rationalize the storage capacity. .
  • the number of nonvolatile memory banks is four, but other numbers may be used. As the number of nonvolatile memory banks increases, the sound generation delay time can be further shortened. Further, although the sector size, that is, the read size of the musical sound data per time is 512 bytes, other sizes may be used. The smaller the size is, the more rational the RAM capacity of the musical sound data buffer is. Further, the number of memory buses may be expanded to a plurality. For example, when the number of memory buses is two and four nonvolatile memory banks are connected per memory bus, it is possible to perform reading to the nonvolatile memory banks in eight parallel manners. In this case, there is no need to avoid bus contention as in the first embodiment. That is, since it is not necessary to shift the data transfer time from the I / O registers 110a to 113a, the sound generation delay time can be further shortened.
  • the bank select is determined by the CHN. However, the bank select is performed in the order in which the read instruction information is issued, that is, in the order in which the access module transfers the read instruction information to the nonvolatile storage module. May be cyclically incremented such that 0 ⁇ 1 ⁇ 2 ⁇ 3 ⁇ 0 ⁇ 1.
  • the musical sound data is continuously arranged in the page of the nonvolatile memory bank, it may be discontinuous as long as the regularity of the arrangement is recognized by the nonvolatile memory module or the access module.
  • PB0 or PB1 is continuously arranged in order from the lowest tone of the musical sound data with the first block as the first block. It may also be discontinuous.
  • nonvolatile memory bank is a flash memory
  • present invention can be applied when other nonvolatile memories are used.
  • the musical tone data characteristic information and the memory configuration information are held in the nonvolatile memory bank, but another nonvolatile memory that holds these information may be provided.
  • the data reading part and the data read / write part are provided in the nonvolatile memory module, they may be in the access module.
  • performance information is input from the master keyboard.
  • other types of input controllers such as a guitar-type controller that outputs performance data by playing a string or a performance by hitting an object.
  • a stick-type controller that outputs data may be used.
  • performance data such as a standard MIDI file may be input to the access module from a device such as a personal computer or via a network.
  • the musical sound generation system proposes a method of using a non-volatile memory as a memory for musical sound data, and is an electronic musical instrument, a karaoke apparatus, or a personal computer having a musical sound generation function (for example, a sound card) or a portable computer. This is useful for telephones, game machines, and devices that use recorded sound material as musical sound data.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

　不揮発性メモリバンクに楽音データ群を圧縮せずに多重化して記録しておく。データ読み出し部は、アクセスモジュールからの読み出し指示に従って前記複数の不揮発性メモリバンクから並列的に楽音データを読み出す。どの音高の楽音データの読み出し指示がなされるか予想のつかない楽音生成システムにおいて、複数のデータの読み出しの際に複数の不揮発性メモリバンクから並列的に読み出すことができるため、発音遅延時間を許容時間内にすることができる。そのため、現在主流である大容量の多値ＮＡＮＤフラッシュメモリを楽音データ用のメモリとして使用して高音質かつ小型の楽音生成システムを実現することができる。

Description

不揮発性記憶モジュール、アクセスモジュール、楽音データファイル生成モジュール及び楽音生成システム
　本発明は、半導体メモリカードなどに楽器音などの楽音データを記憶する不揮発性記憶モジュール、前記不揮発性記憶モジュールから楽音データを読み出し、該楽音データに信号処理を施すことにより楽音を生成するアクセスモジュール、及び前記不揮発性記憶モジュールにアクセスモジュールを構成要件として加えた楽音生成システム、及び音素材ファイル群を楽音データファイルとして生成する楽音データファイル生成モジュールに関する。
　書き換え可能な不揮発性メモリを備える不揮発性記憶モジュールは、着脱型の記憶装置として半導体メモリカードを中心にその需要が広まっている。半導体メモリカードは、光ディスクやテープメディアなどと比較して非常に高価格なものではあるが、小型・軽量・耐震性・取り扱いの簡便さなどのメリットにより、デジタルスチルカメラや携帯電話などのポータブル機器の記録媒体としてその需要が広まっている。
　この半導体メモリカードは、不揮発性の主記憶メモリとしてフラッシュメモリを備え、それを制御するデータ読み出し部を有している。データ読み出し部は、デジタルスチルカメラなどのアクセスモジュールからの読み書き指示に応じて、フラッシュメモリに対する読み書き制御を行う。また非着脱型の不揮発性記憶モジュールとして、デジタルスチルカメラやポータブルオーディオ機器本体内に組み込まれたもの、あるいはハードディスクの代替として、パーソナルコンピュータに組み込まれたものもある。
　フラッシュメモリは、メモリセルアレイと、メモリセルアレイから読み出したデータを一時的に保持するため、あるいは外部から書き込まれたデータを一時的に保持するためのＩ／Ｏレジスタ（ＲＡＭ）などから構成される。フラッシュメモリはメモリセルアレイを構成するメモリセルへの書き込みや消去に比較的長い時間を必要とするため、複数のメモリセルを一括して消去したり書き込んだりできる構造となっている。具体的には、フラッシュメモリは複数の物理ブロックから構成され、各物理ブロックは複数のページを含む。データの消去は物理ブロック単位で、書き込みはページ単位で行われる。
　さて、電子楽器などの楽音データをＲＯＭに保持した楽音生成システムがある。楽音生成システムは、鍵盤などの打鍵操作に応じて楽器の音（以下、楽音という）を生成するシステムである。楽音生成システムは通常３２チャンネル以上の発音チャンネルを有しており、例えば打鍵された順に発音チャンネルを割り当てて楽音を生成する。このシステムではランダムな打鍵操作に対応して楽音を生成しなければならないので、ランダム読み出し速度の速いマスクＲＯＭが楽音データ用のＲＯＭとして使われている。
　特許文献１によれば、フラッシュメモリの技術進歩に伴い、マスクＲＯＭのビット単価よりもフラッシュメモリのビット単価が下がることが予測されている。マスクＲＯＭよりもランダム読み出し速度の遅いフラッシュメモリを楽音データ用のＲＯＭとして利用することによりシステムコストを合理化する技術が開示されている。
　その予測通り、フラッシュメモリは大容量化と低コスト化への要望に対応し、多値化とプロセスシュリンクによりギガビットクラスの多値ＮＡＮＤフラッシュメモリが主流となってきた。それによりフラッシュメモリはビット単価がマスクＲＯＭよりも遙かに安価になるとともに、単位面積当たりの容量もマスクＲＯＭよりも遙かに大容量となり、システムの低価格化と小型化の可能性がますます高まっている。
　尚、特許文献１の実施例で用いられた２値ＮＡＮＤフラッシュメモリ（品番：ＴＣ５８Ｖ６４ＦＴ）は、容量が６４Ｍｂｉｔ、メモリセルアレイからＩ／Ｏレジスタへアクセスしてデータを読み出すリードタイム（以下、ＴＲという）は７μ秒と、２値ＮＡＮＤフラッシュメモリの中でも小容量かつ高速である旧式タイプのフラッシュメモリである。
特開２０００－２８４７８３号公報
　ここで高音質を維持するため、ピアノ等の楽器音をデジタル録音した楽音データを非圧縮でマスクＲＯＭやＮＡＮＤフラッシュメモリに記憶した高音質の楽音生成システムについて検討する。この場合には、例えばサンプリング周波数を４４．１ｋＨｚ、１つの鍵盤あたりの発音時間を４０秒、楽音データ１サンプルあたりの語長を２Ｂｙｔｅ、ピアノの総鍵盤数を８８鍵盤とし、最も強く打鍵したときと最も弱く打鍵したときの２タッチを記録する場合には、式（１）に示すように約６２１ＭＢｙｔｅの容量が必要となる。
　４４．１×４０×２×２×８８≒６２１ＭＢｙｔｅ　・・・（１）
　従って前述した容量６４Ｍｂｉｔの２値ＮＡＮＤフラッシュメモリを使用した場合、式（２）に示すように約７８個のＮＡＮＤフラッシュメモリを実装する必要がある。
　６２１ＭＢｙｔｅ÷６４Ｍｂｉｔ≒７８個　・・・（２）
従って楽音生成システムを小型化することが困難となる。
　一方、現在主流であるギガビットクラスの多値ＮＡＮＤフラッシュメモリを使用した場合は、多値ＮＡＮＤフラッシュメモリを１個～数個程度実装するたけで、６２１ＭＢｙｔｅ分の楽音データを圧縮することなく記憶することができる。
　しかしながら、多値ＮＡＮＤフラッシュメモリは、大容量データを一度に読み書きする速度を高めるためにページサイズを拡張したこと、及び多値化したことにより、リードタイムＴＲが５０μ秒と桁違いに長くなった。楽音生成システムでは、通常３２チャンネルを同時に発音することが要求される。しかし３２チャンネル目の楽音を生成しようとすると、式（３）に示すように発音遅延時間は少なくとも１．６ｍ秒となる。
　発音遅延時間＝５０μ秒×３２＝１．６ｍ秒　・・・（３）
尚、発音遅延時間とは、打鍵操作～発音開始までの時間であり、その許容範囲は一般的に１ｍ秒以内とされている。これが１ｍ秒を超えてしまうと演奏上違和感をきたし、楽音生成システムとして成り立たない。
　そこで、本発明は、現在主流である大容量の多値ＮＡＮＤフラッシュメモリなどのメモリを楽音データ用のメモリとして使用した場合においても、高音質かつ小型の楽音生成システムを実現することができる不揮発性記憶モジュール、アクセスモジュール、楽音生成システムを提供することを目的とする。また、簡単に音色の更新ができるようにしたり、あるいは高音質かつ小型の自動伴奏付き電子楽器やカラオケ装置に応用できるようにすること、及びデータ記憶モジュールに録音された音素材ファイル群に基づき楽音データファイルを生成する楽音データファイル生成モジュールを提供することを目的とする。
　この課題を解決するために、本発明の不揮発性記憶モジュールは、外部からの読み出し指示に応じてデータの読み出しを行う不揮発性記憶モジュールであって、夫々同一の楽音データを記録した複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行うデータ読み出し部と、を具備するものである。
　この課題を解決するために、本発明の不揮発性記憶モジュールは、外部からのアクセス指示に応じてデータの読み出しや書き込みを行う不揮発性記憶モジュールであって、夫々同一の楽音データを記録する複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すと共に、前記不揮発性メモリバンクに楽音データを多重化して書き込むデータ読み書き部と、を具備するものである。
　ここで前記不揮発性メモリバンクは、多重化した楽音データに加えて、オーディオデータ、演奏データ、画像データ、及びテキストデータのうち少なくとも１つと、前記不揮発性メモリバンクの構成を示すメモリ構成情報とを記録するものであり、前記データ読み書き部は、楽音データを多重化して書き込むと共に、オーディオデータ、演奏データ、画像データ、及びテキストデータのうち少なくとも１つを書き込むものとしてもよい。
　ここで前記不揮発性メモリバンクは、前記不揮発性メモリバンクの構成を示すメモリ構成情報及び読み出し性能情報を保持するようにしてもよい。
　ここで前記不揮発性メモリバンクは、前記不揮発性メモリバンクの構成を示すメモリ構成情報及び読み出し性能情報を保持するようにしてもよい。
　この課題を解決するために、本発明のアクセスモジュールは、不揮発性記憶モジュールに読み出し指示を行うアクセスモジュールであって、前記不揮発性記憶モジュールは、夫々同一の楽音データを記録した複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行うデータ読み出し部と、を具備するものであり、前記アクセスモジュールは、前記不揮発性記憶モジュールから読み出した楽音データに基づき、時分割多重処理により１サンプリング周期毎に複数チャンネル分の楽音生成処理を行う信号処理部を具備するものである。
　この課題を解決するために、本発明のアクセスモジュールは、不揮発性記憶モジュールに書き込み、及び読み出し指示を行うアクセスモジュールであって、前記不揮発性記憶モジュールは、夫々同一の楽音データを記録した複数の不揮発性メモリバンクと、前記不揮発性メモリバンクの構成を示すメモリ構成情報を保持するメモリと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すと共に、前記不揮発性メモリバンクに楽音データを多重化して書き込むデータ読み書き部と、を具備するものであり、前記アクセスモジュールは、前記不揮発性メモリに保持される楽音データをファイルとして管理するファイルシステム部と、前記不揮発性記憶モジュールから読み出した楽音データに基づき、時分割多重処理により１サンプリング周期毎に複数チャンネル分の楽音生成処理を行う信号処理部と、を具備するものである
　この課題を解決するために、本発明のアクセスモジュールは、不揮発性記憶モジュールに読み出し指示を行うアクセスモジュールであって、前記不揮発性記憶モジュールは、夫々同一の楽音データを記録する複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すと共に、前記不揮発性メモリバンクに楽音データを多重化して書き込むデータ読み書き部と、を具備するものであり、前記アクセスモジュールは、前記不揮発性記憶モジュールから取得した読み出し性能情報及び記録データ特性情報に基づき、発音遅延時間が所定時間以下となるように発音チャンネル数を決定する発音チャンネル数決定部を具備し、決定した発音チャンネル数の範囲内で前記不揮発性記憶モジュールに読み出し指示を行うものである。
　この課題を解決するために、本発明の楽音データファイル生成モジュールは、複数の不揮発性メモリバンクを含む不揮発性記憶モジュールに楽音データファイルを生成する楽音データファイル生成モジュールであって、データ記憶モジュールに録音された音素材ファイル群を楽音データファイルに編集するファイル編集部と、前記楽音データを前記不揮発性記憶モジュールから通知された前記メモリ構成情報に基づいて多重化する多重化部と、前記不揮発性記憶モジュールにおいて少なくとも２以上の前記不揮発性メモリバンクに、前記多重化部によって多重化された楽音データを楽音データファイルとして前記不揮発性記憶モジュールに書き込むファイルシステム部と、を具備するものである。
　この課題を解決するために、本発明の楽音生成システムは、アクセスモジュールと、前記アクセスモジュールからの読み書き指示に応じてデータの読み出しや書き込みを行う不揮発性記憶モジュールと、を具備する楽音生成システムであって、前記不揮発性記憶モジュールは、夫々同一の楽音データを記録した複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すと共に、前記不揮発性メモリバンクに楽音データを多重化して書き込むデータ読み書き部と、を備え、前記アクセスモジュールは、楽音データを前記不揮発性記憶モジュールから読み出した前記メモリ構成情報に基づいて多重化する多重化部と、前記多重化部によって多重化された同一の楽音データファイルを、前記不揮発性記憶モジュールの少なくとも２以上の前記不揮発性メモリバンクに書き込み、前記楽音データファイルを読み出すファイルシステム部と、前記不揮発性記憶モジュールから読み出した楽音データに基づき、時分割多重処理により１サンプリング周期毎に複数チャンネル分の楽音生成処理を行う信号処理部と、を具備するものである。
　ここで前記アクセスモジュールは、データ記憶モジュールに記憶された音素材ファイル群を１つの楽音データファイルに編集するファイル編集部を更に有するようにしてもよい。
　本発明によれば、不揮発性メモリバンクに楽音データを圧縮することなく多重化して記録しておき、データ読み出し部が、アクセスモジュールからの読み出し指示に従って前記複数の不揮発性メモリバンクから並列的に楽音データを読み出せるようにしている。このため楽音生成システムのような、どの音高の楽音データの読み出し指示がなされるか予想のつかないシステムにおいて、複数のデータの読み出しの際に複数の不揮発性メモリバンクから並列的に読み出すことができ、発音遅延時間をその許容時間よりも短くすることが可能となる。従って、現在主流である大容量の多値ＮＡＮＤフラッシュメモリを楽音データ用のメモリとして使用した場合においても、低価格かつ小型の楽音生成システムを実現することが可能となる。
　また本発明によれば、不揮発性メモリバンクに楽音データを圧縮することなく多重化して記録しておき、データ読み書き部が、アクセスモジュールからの読み出し指示に従って前記複数の不揮発性メモリバンクから並列的に楽音データを読み出せるようにしており、同様の効果が得られる。
　また、アクセスモジュールにファイルシステム部を備えることにより楽音データをファイルとして管理できるので、インターネットなどからダウンロードした楽音データを不揮発性記憶モジュールに書き込むことにより簡単に音色の更新ができる。
　更に書き込みモジュールによって楽音データをファイルとして多重化して書き込むようにすれば、インターネットなどからダウンロードした楽音データを不揮発性記憶モジュールに書き込むことにより簡単に音色の更新ができる。
　また、ファイルシステム部が、楽音データを論理アドレス空間上で多重化して管理し、オーディオデータ、画像データ、及びテキストデータを保持すればオーディオデータを伴奏音とした電子楽器や、カラオケ装置のような背景画像や歌詞を表示しながら楽音データによる伴奏用音楽を生成することのできるシステムにも応用することが可能となる。
　また、アクセスモジュールにファイルシステム部を備えることにより楽音データをファイルとして管理できるので、ユーザが録音した音素材ファイル群を１つの楽音データに編集し、更に多重化部が該楽音データを多重化し、ファイルシステム部が前記多重化された楽音データを楽音データファイルとして前記不揮発性記憶モジュールに書き込むようにすれば、リニアＰＣＭレコーダのようなデータ記憶モジュールに録音された音素材ファイル群に基づき楽音データファイルを生成することができる。またユーザが録音した音素材データを不揮発性記憶モジュールに書き込むことにより簡単に音色の更新ができる。
　また、不揮発性記憶モジュールから取得した読み出し性能情報及び記録データ特性情報に基づいてアクセスモジュールの発音チャンネル数決定部が、発音遅延時間が所定時間以下になるように発音チャンネル数を決定することにより、不揮発性記憶モジュールの読み出し性能に関わらず高音質かつ小型の楽音生成システムを実現することが可能となる。
図１Ａは本発明の第１の実施の形態による楽音生成システムの不揮発性記憶モジュールを示すブロック図である。 図１Ｂは本発明の第１の実施の形態による楽音生成システムのアクセスモジュールを示すブロック図である。 図２は不揮発性メモリバンク１１０～１１３内の構造とＬＳＮとの関係を説明した説明図である。 図３はページ内の記録フォーマットをＰＢ０のＰ０を例に説明した図である。 図４はＬＳＮと物理アドレスの対応関係を示すビットフォーマットである。 図５は本実施の形態のホストインターフェイス内のレジスタ１２１ａを示すメモリマップである。 図６はバッファ部１２２の構成を示すブロック図である。 図７は本実施の形態の楽音データバッファ２３１を示すブロック図である。 図８Ａはチャンネルアサインテーブル２３２を示す説明図である。 図８Ｂはチャンネルアサインテーブル２３２を示す説明図である。 図８Ｃはチャンネルアサインテーブル２３２を示す説明図である。 図９はＮＮテーブル２３３Ａを示す説明図である。 図１０は楽音データ１サンプルを示すビットフォーマットである。 図１１は不揮発性記憶モジュール１００に記憶されているピアノの楽音データの特性情報を示す説明図である。 図１２は不揮発性記憶モジュール１００のメモリ構成情報を示す説明図である。 図１３ＡはＣＰＵ部１２４の通常処理を示すフローチャートである。 図１３ＢはＣＰＵ部１２４の割り込み処理を示すフローチャートである。 図１４ＡはＣＰＵ部２３０の通常処理を示すフローチャートである。 図１４ＢはＣＰＵ部２３０の割り込み処理を示すフローチャートである。 図１５はアクセスモジュール２００から不揮発性記憶モジュール１００に対する読み出し指示情報を示すビットフォーマットである。 図１６はマスターキーボードから転送される演奏データを示すビットフォーマットである。 図１７は不揮発性記憶モジュール１００から外部バス上に読み出された際の楽音データを示すビットフォーマットである。 図１８は信号処理部２２０の処理を示すフローチャートである。 図１９はＰＤが値０の時の打鍵後のＬＤの時間変化を示すグラフである。 図２０はＰＤが値１の時の打鍵後のＬＤの時間変化を示すグラフである。 図２１は１サンプリング周期あたりの信号処理を示すタイムスロット図である。 図２２Ａはホストインターフェイス１２１の処理を示すフローチャートである。 図２２Ｂはホストインターフェイス１２１の割り込み処理を示すフローチャートである。 図２３はデータ読み出し部１２０が不揮発性メモリバンクに発行するリードコマンドのタイムチャートである。 図２４Ａは本発明の第1の実施の形態における楽音生成システムのタイムチャートである。 図２４Ｂは本発明の第1の実施の形態における楽音生成システムのタイムチャートである。 図２４Ｃは本発明の第1の実施の形態における楽音生成システムのタイムチャートである。 図２５は本発明の第２の実施の形態における楽音生成システムの不揮発性記憶モジュールを示すブロック図である。 本発明の第３の実施の形態による楽音生成システムの不揮発性記憶モジュールを示すブロック図である。 本発明の第３の実施の形態による楽音生成システムのアクセスモジュールを示すブロック図である。 論理アドレスとＬＳＮとの関係を説明した説明図である。 不揮発性メモリバンク１１０～１１３内の構造とＬＳＮとの関係を説明した説明図である。 ページ内の記録フォーマットをＰＢ０のＰ０を例に説明した図である。 ＬＳＮとＰＳＮ（物理セクタ番号）の対応関係を示すビットフォーマットである。 本実施の形態のホストインターフェイス内のレジスタ１５１ａを示すメモリマップである。 バッファ部１５２の構成を示すブロック図である。 ＮＮテーブル２３３Ｃを示す説明図である。 アクセスモジュール２００Ｃから不揮発性記憶モジュール１００Ｃに対する読み出し指示情報を示すビットフォーマットである。 メモリ構成情報の読み出し指示情報を示すビットフォーマットである。 アクセスモジュール２００Ｃの楽音データ書き込み処理を示すフローチャートである。 インターネット３１０から取得した楽音データのファイルアロケーションを示す説明図である。 楽音データの書き込み前における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。 楽音データの書き込み後における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。 楽音データの書き込み指示情報を示すビットマップである。 本発明の第４の実施の形態におけるデータ書き込みシステムの書き込みモジュールを示すブロック図である。 本発明の第５の実施の形態による楽音生成システムの不揮発性記憶モジュールを示すブロック図である。 本発明の第５の実施の形態による楽音生成システムのアクセスモジュールを示すブロック図である。 ＣＰＵ部１５４の通常処理を示すフローチャートである。 ＣＰＵ部１５４の割り込み処理を示すフローチャートである。 ＣＰＵ部１５４の割り込み処理を示すフローチャートである。 ＣＰＵ部２３０Ｅの通常処理を示すフローチャートである。 ＣＰＵ部２３０Ｅの割り込み処理を示すフローチャートである。 アクセスモジュール２００Ａから不揮発性記憶モジュール１００Ｅに対する読み出し指示情報を示すビットフォーマットである。 楽音データの読み出し指示情報を示すビットフォーマット オーディオデータ等の読み出し指示情報を示すビットフォーマットである。 ホストインターフェイス１５１Ｅの処理を示すフローチャートである。 ホストインターフェイス１５１Ｅの割り込み処理を示すフローチャートである。 アクセスモジュール２００Ｅの楽音データ書き込み処理を示すフローチャートである。 インターネット３１０から取得した楽音データのファイルアロケーションを示す説明図である。 楽音データの書き込み前における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。 楽音データの書き込み後における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。 楽音データの書き込み指示情報を示すビットマップである。 本発明の第６の実施の形態における楽音生成システムのアクセスモジュール２００Ｆを示すブロック図である。 アクセスモジュール２００Ｆの楽音データやカラオケデータセットの書き込み処理を示すフローチャートである。 ＣＰＵ部２３０Ｆのメインルーチンを示すフローチャートである。 本発明の第７の実施の形態による楽音生成システムの不揮発性記憶モジュールを示すブロック図である。 本発明の第８の実施の形態による楽音生成システムの不揮発性記憶モジュール１００Ｈを示すブロック図である。 本発明の第８の実施の形態による楽音生成システムのアクセスモジュール２００Ｈを示すブロック図である。 アクセスモジュール２００Ｈの楽音データ書き込み処理を示すフローチャートである。 収録した楽音データのファイルアロケーションを示す説明図である。 収録したピアノの音素材の特性情報を示す説明図である。 楽音データの書き込み前における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。 楽音データの書き込み後における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。 本発明の第９の実施の形態における楽音データファイル生成システムの書き込みモジュールを示すブロック図である。 本発明の第９の実施の形態におけるＣＰＵ部４２０の処理を示すフローチャートである。 本発明の第１０の実施の形態による楽音生成システムの不揮発性記憶モジュールを示すブロック図である。 本発明の第１１の実施の形態による楽音生成システムの不揮発性記憶モジュールを示すブロック図である。 本発明の第１１の実施の形態による楽音生成システムのアクセスモジュールを示すブロック図である。 読み出し性能情報と最大発音チャンネル数の関係を示す説明図である。
符号の説明
　１００Ａ～１００Ｋ　不揮発性記憶モジュール
　１１０～１１３　不揮発性メモリバンク
　１１０ａ～１１３ａ　Ｉ／Ｏレジスタ
　１１０ｂ～１１３ｂ　メモリセルアレイ
　１２０，１４０　データ読み出し部
　１２１　ホストインターフェイス
　１２１ａ　レジスタ
　１２２　バッファ部
　１２２ａ，１２２ｂ　シングルポートＲＡＭ
　１２２ｃ　ＲＡＭ切り替え回路
　１２３，１４１，１５３，１６１，１６２　メモリインターフェイス
　１２４，１５４，２３０Ｃ，２３０Ｅ，４２０　ＣＰＵ部
　１３１，１３２　フラッシュメモリ
　１５０Ｃ，１５０Ｅ，１５０Ｈ，１６０Ａ，１６０Ｂ　データ読み書き部
　１５１　ホストインターフェイス
　１５１ａ，１５１ｂ　レジスタ
　１５２，１５６　バッファ部
　１５２ａ，１５２ｂ　シングルポートＲＡＭ
　１５２ｃ　ＲＡＭ切り替え回路
　１５５　アドレス管理部
　１５７　読み出し性能通知部
　２００Ａ～２００Ｋ　アクセスモジュール
　２１０Ａ，２１０Ｃ，２１０Ｅ，２１０Ｈ，４１０　入出力部
　２２０，２２２，２２４　信号処理部
　２３１　楽音データバッファ
　２３１ａ，２３１ｂ　デュアルポートＲＡＭ
　２３１ｃ　マルチプレクサ
　２３１ｄ　デマルチプレクサ
　２３２　チャンネルアサインテーブル
　２３３Ａ，２３３Ｃ　ＮＮテーブル
　２３４　演奏データバッファ
　２３５　転送監視部
　２３６　ファイルシステム部
　２３７　多重化部
　２３８　コンテンツ識別部
　２３９　オーディオバッファ
　２４０　カラオケバッファ
　２４２　ファイル編集部
　２４３　サンプリング部
　２４５　発音チャンネル数決定部
　２５０，４３０　ドライバ部
　３００　マスターキーボード
　３１０　インターネット
　３２０　マイクロフォン
　３３０，５００　データ記憶モジュール
　３４０　ハードディスク
　４００Ａ　データ書き込みモジュール
　４００Ｂ　楽音データファイル生成モジュール
　（第１の実施の形態）
　図１Ａ，図１Ｂは、本発明の第１の実施の形態における楽音生成システムを示すブロック図である。楽音生成システムは、図１Ａに示す不揮発性記憶モジュール１００Ａと図１Ｂに示すアクセスモジュール２００Ａとを含んで構成される。不揮発性記憶モジュール１００Ａは、並列に設けられた４つの不揮発性メモリバンク１１０～１１３と、データ読み出し部１２０を含む。データ読み出し部１２０はホストインターフェイス１２１、バッファ部１２２、メモリインターフェイス１２３、ＣＰＵ部１２４を含む。
　アクセスモジュール２００Ａは、入出力部２１０Ａ、信号処理部２２０、ＣＰＵ部２３０Ａ、ドライバ部２５０を含み、３２チャンネル分の楽音を同時に出力できるようにしたものである。以下、チャンネル番号をＣＨ０～ＣＨ３１とする。ＣＰＵ部２３０Ａは楽音データバッファ２３１とチャンネルアサインテーブル２３２とＮＮテーブル２３３Ａと演奏データバッファ２３４、及び転送監視部２３５を含む。
　次に不揮発性記憶モジュール１００Ａの各部について詳細に説明する。不揮発性メモリバンク１１０～１１３はフラッシュメモリであり、それぞれＩ／Ｏレジスタ１１０ａ～１１３ａとメモリセルアレイ１１０ｂ～１１３ｂを含む。Ｉ／Ｏレジスタ１１０ａ～１１３ａは、それぞれ４０９６Ｂｙｔｅ＋１２８Ｂｙｔｅの容量を有するＲＡＭである。メモリセルアレイ１１０ｂ～１１３ｂは、それぞれ１０２４個の物理ブロックを有する。物理ブロックはフラッシュメモリの消去単位である。尚、以降、物理ブロックをＰＢ、論理セクタをＬＳ、物理ブロック番号をＰＢＮ、論理セクタ番号をＬＳＮ、物理ブロック番号ＰＢＮが例えば０の物理ブロックをＰＢ０、論理セクタ番号ＬＳＮが例えば０の論理セクタをＬＳ０とする。
　図２は、メモリセルアレイ１１０ｂ～１１３ｂ内の構造と論理セクタ番号ＬＳＮとの関係を説明した説明図である。メモリセルアレイ１１０ｂ～１１３ｂは夫々物理ブロックＰＢ０～ＰＢ１０２３を有している。また各物理ブロックは夫々２５６ページ（Ｐ０～Ｐ２５５）から構成される。
　図３は、各ページ内の記録フォーマットについて、物理ブロックＰＢ０のページＰ０を例に説明した図である。全物理ブロックの各ページは、４０９６Ｂｙｔｅのデータ領域と１２８Ｂｙｔｅの冗長領域とから成る。本実施の形態において、データ領域は８セクタに分割される。各セクタは５１２Ｂｙｔｅの容量を持つ。また冗長領域は使用しない。尚記録されているデータの詳細については後述する。
　図４は、論理セクタ番号ＬＳＮと物理アドレスとの対応関係を示すビットフォーマットである。図４において、ビットｂ０～ｂ２はページ内セレクタ選択ビットであり、ｂ３，ｂ４はバンクセレクト、ｂ５～ｂ１２はページ番号、ｂ１３～ｂ２２は物理ブロック番号を示している。バンクセレクトｂ３，ｂ４の値が０のときに不揮発性メモリバンク１１０を、バンクセレクトが値１の時に不揮発性メモリバンク１１１を、バンクセレクトが値２のときに不揮発性メモリバンク１１２を、バンクセレクトが値３のときに不揮発性メモリバンク１１３を、夫々選択する。
　但し、図４に示すビットフォーマットは不揮発性メモリバンクの並列数が４の場合の例であり、並列数によってバンクセレクトに割り当てられるビット数を変化させても構わない。例えば並列数が２の場合は、バンクセレクトに割り当てられるビット数は１（ｂ３）となり、それに伴いページ番号はｂ１１～ｂ４にＰＢＮはｂ２１～ｂ１２に割り当てられることとなる。また、ページ内セクタ選択ビットは、ページをセクタサイズで割り算した商に相当するビットである。本実施の形態においては、ページサイズを４０９６＋１２８Ｂｙｔｅ、セクタサイズを５１２Ｂｙｔｅとした場合、即ち図３に示すように１ページが８個のセクタに分割される場合であり、これらを前述した物理アドレスの下位３ｂｉｔによって選択する。尚ページサイズやセクタサイズは前述した値に限定される必要はなく、その値に応じてページ内セクタ選択ビットを可変としても構わない。
　次にデータ読み出し部１２０について説明する。ホストインターフェイス１２１は外部バスを介してアクセスモジュール２００Ａに接続されている。ホストインターフェイス１２１はアクセスモジュール２００Ａから楽音データの読み出し指示情報を受信するとともに、不揮発性メモリバンク１１０～１１３からバッファ部１２２を介して読み出された楽音データをアクセスモジュール２００Ａに転送するブロックである。
　ホストインターフェイス１２１は内部にレジスタ１２１ａを含む。図５はレジスタ１２１ａを示すメモリマップである。レジスタ１２１ａは３２チャンネル分について、ＬＳＮと読み出し指示受信フラグＲＲ、リードコマンド発行フラグＲＣ、及びデータ転送完了フラグＴＥを有している。読み出し指示受信フラグＲＲ（以下、ＲＲという）は、アクセスモジュール２００Ａから読み出し指示情報が転送されない間は値０であり、指示情報が転送されれば１となるフラグである。リードコマンド発行フラグＲＣ（以下、ＲＣという）は、リードコマンドを不揮発性メモリバンクに出力するようにメモリインターフェイス１２３に指示したときに立てられるフラグである。データ転送完了フラグＴＥ（以下、ＴＥという）は、各不揮発性メモリのＩＯレジスタからバッファ部１２２へデータの転送が完了したときに立てられるフラグであり、バッファ部１２２に更にデータを書き込めるかどうかを判別するために用いられる。
　次にバッファ部１２２の構成を図６に示す。バッファ部１２２は不揮発性メモリバンク１１０～１１３から読み出された楽音データを一時的に保持するブロックである。バッファ部１２２は４ｋＢｙｔｅのシングルポートＲＡＭ１２２ａ，１２２ｂと、ＲＡＭ切り替え回路１２２ｃを含んでいる。ＲＡＭ切り替え回路１２２ｃは、ＲＡＭ切り替え端子１２２ｄが値０のときに、メモリインターフェイス（ＩＦ）１２３からの入力端をシングルポートＲＡＭ１２２ａの入出力ポートに接続し、ホストインターフェイス（ＩＦ）１２１への出力端をシングルポートＲＡＭ１２２ｂの入出力ポートに接続する。一方、ＲＡＭ切り替え端子１２２ｄが値１のときに、メモリインターフェイス１２３からの入力端をシングルポートＲＡＭ１２２ｂの入出力ポートに接続し、ホストインターフェイス１２１への出力端をシングルポートＲＡＭ１２２ａの入出力ポートに接続する。ＲＡＭ切り替え端子１２２ｄはＣＰＵ部１２４によってトグル制御される。
　尚、それぞれのシングルポートＲＡＭ１２２ａ，１２２ｂにおいて、楽音データのバッファとして使用されるサイズは５１２Ｂｙｔｅである。但し汎用性を考慮してページのデータ領域のサイズと同じ４ｋＢｙｔｅとしている。
　メモリインターフェイス１２３は、メモリバスを介して不揮発性メモリバンク１１０～１１３に接続され、ＣＰＵ部１２４の指示により、不揮発性メモリバンク１１０～１１３に記憶された楽音データをバッファ部１２２に読み出すものである。メモリインターフェイス１２３は前述した通りＣＨＮに対応する２ビットのバンクセレクトをデコードし、不揮発性メモリバンク１１０～１１３を選択するための４本のＣＥ信号（チップイネーブル信号）を生成し、メモリバスを介して不揮発性メモリバンク１１０～１１３それぞれ独立にＣＥ信号を与える。
　またメモリインターフェイス１２３は不揮発性メモリバンク１１０～１１３の各々について、データレディフラグＤＲＦとアクセスフラグＡＦを管理している。データレディフラグＤＲＦはビジー信号が値１から値０に変化した時に値１にセットされ、Ｉ／Ｏレジスタからバッファ部１２２に楽音データ５１２Ｂｙｔｅ分を転送し終えた時点で値０になるフラグである。アクセスフラグＡＦは各メモリバンク１１０～１１３毎にアクセスされているかどうかを示すフラグである。
　ＣＰＵ部１２４はホストインターフェイス１２１、バッファ部１２２、メモリインターフェイス１２３に接続されており、データ読み出し部１２０全体を制御するブロックである。
　次にアクセスモジュール２００Ａの各ブロックについて、図１Ｂを用いて詳細に説明する。演奏データは、外部のマスターキーボード３００の打鍵などの操作に応じて生成され、入出力部２１０Ａを介してＣＰＵ部２３０Ａに取り込まれる。入出力部２１０Ａはマスターキーボード３００から演奏データを入力するための端子と、信号処理部２２０が生成した楽音をデジタル－アナログ変換するＤＡコンバータと、該変換後の楽音を増幅するアンプ部、及びその出力を外部に出力するためのラインアウト端子を含む。
　信号処理部２２０は、楽音を生成するブロックである。信号処理部２２０はＣＰＵ部２３０Ａから供給された最大で３２チャンネル分の楽音データの補間演算やレベル制御を行った後に、発音チャンネルのミキシングや、リバーブなどのエフェクト処理を行う。信号処理部２２０はデジタルシグナルプロセッサ（以下、ＤＳＰという）、該ＤＳＰのプログラムを格納したＲＯＭ、及びエフェクタ処理に必要な遅延素子のために、あるいはパラメータを一時記憶するために必要なＲＡＭなどによって構成される。
　ＣＰＵ部２３０Ａは、入出力部２１０Ａが受信した演奏データについてチャンネルアサイン処理を行い、ドライバ部２５０を介して読み出し指示情報を不揮発性記憶モジュール１００Ａに転送するとともに、不揮発性記憶モジュール１００Ａから読み出した楽音データと、演奏データの一部を信号処理部２２０に供給するブロックである。
　図７は、ＣＰＵ部２３０Ａに含まれる楽音データバッファ２３１を示すブロック図である。楽音データバッファ２３１は１６ｋＢｙｔｅのデュアルポートＲＡＭ２３１ａ，２３１ｂ及びマルチプレクサ２３１ｃ、デマルチプレクサ２３１ｄを有している。
　図８Ａ～図８Ｃは、ＣＰＵ部２３０Ａに含まれるチャンネルアサインテーブル２３２を示す説明図である。チャンネルアサインテーブル２３２は、全チャンネル、即ちＣＨ０～ＣＨ３１の発音状態などのステータスを表す以下の情報が保持されている。以下これらの情報について説明する。
　発音中フラグＳＯＮは対応するチャンネルが発音中か否かを示すフラグであり、値０の時は発音中チャンネル、値１の時は空きチャンネルであることを示す。
　ＫＯＮフラグは打鍵してから離鍵されるまでの間に値１になるフラグである。
　ノートナンバーＮＮはピアノの鍵盤位置に対応する１６進数の番号である。
　タッチパラメータＴＰは打鍵の強さに対応する強弱情報である。
　レベルデータＬＤは打鍵の強さに応じて決まる楽音の音量に対応するものである。
　強制消音フラグＦは楽音を強制的に消音するためのフラグである。
　セクタカウントＳＣは楽音データが１セクタ分即ち１２８サンプル分読み出される毎にカウントアップするカウンタである。
　ウェーブエンドフラグＷＥは楽音データの最終サンプル即ちｓ１７６３９９９が楽音生成のために処理されたことを示すフラグである。
　エンベロープエンドフラグＥＥは打鍵の状態やサスティンペダルの状態に応じて変化する楽音の音量変化（以下、エンベロープＥＮＶという）が、聴感上聞こえない音量レベルになった時に値１にセットされるフラグである。
　楽音データ読み出し要求フラグＤＱは信号処理部２２０が楽音の生成として使用した楽音データのサンプル数が所定の閾値（例えば９６サンプル）に到達した時点でセットされるフラグである。
　選択フラグＭは楽音データバッファ２３１内のデュアルポートＲＡＭ２３１ａと２３１ｂのどちらに楽音データを書き込むかを選択するフラグである。
　選択フラグＤはデュアルポートＲＡＭ２３１ａと２３１ｂのどちらに記憶されている楽音データを信号処理部２２０に転送するかを選択するフラグである。
　尚、フラグＤとＭは、値０の時にデュアルポートＲＡＭ２３１ａを選択し、値１の時にデュアルポートＲＡＭ２３１ｂを選択する。
　図９は、ＣＰＵ部２３０Ａに保持されているＮＮテーブル２３３Ａを示す説明図である。ＮＮテーブルとは、ノートナンバーＮＮと、該ＮＮに対応する楽音データを記憶した物理ブロック番号との関係を示すテーブルである。
　また演奏データバッファ２３４はマスターキーボード３００から入力された複数の演奏データを保持するＦＩＦＯである。
　ＣＰＵ部２３０Ａ内の転送監視部２３５は、データ転送を監視し、デュアルポートＲＡＭ２３１ａ又は２３１ｂのいずれかのチャンネルに対応するエリアに一時記憶され終わると、信号処理部２２０に対して転送完了フラグＴＲＮＦを転送するものである。
　［初期状態］
　まず、不揮発性記憶モジュール１００Ａの出荷前において、メーカ側で処理する初期化の内容について説明する。本実施の形態では、ピアノの楽音データを４４．１ｋＨｚのサンプリング周波数でデジタル録音した場合において、各音高毎に約４０秒分の楽音データを圧縮せずに不揮発性記憶モジュール１００Ａに記録する。尚ピアノの鍵盤を打鍵してから音が十分減衰するまでの時間を４０秒とする。この場合には式（４）に示すとおり、１７６４０００サンプルとなる。
　４４．１ｋＨｚ×４０秒＝１７６４０００サンプル　・・・（４）
　ここでは最強タッチと最弱タッチの２種類について、あらかじめデジタル録音したピアノの楽音データを、図２に示すように不揮発性メモリバンク１１０の物理ブロックＰＢ０～ＰＢ７０３に、ピアノの最低音から最高音に至る８８鍵分の楽音データを昇順に書き込む。不揮発性メモリバンク１１１～１１３にも夫々同一のデータを同様に書き込む。これによって同一のデータを４つの並列化された不揮発性メモリバンクに多重化して記録する。各メモリバンクのＰＢ０～ＰＢ７には、ピアノの最低音のデータが記録され、ＰＢ０のＰ０から昇順に打鍵直後の先頭サンプル（ｓ０）から順番に最後尾サンプル（ｓ１７６３９９９）までの１７６４０００サンプル分の楽音データが記憶されている。但し図３に示すように、５１２Ｂｙｔｅ単位で、最弱タッチと最強タッチの２種類の楽音データが組となって書き込まれる。
　ここで図２、図３に示すように、不揮発性メモリバンク１１０のＰＢ０のＰ０はＬＳ０～７に対応し、不揮発性メモリバンク１１１のＰＢ０のＰ０はＬＳ８～１５に対応する。同様に、不揮発性メモリバンク１１２のＰＢ０のＰ０はＬＳ１６～２３に対応し、不揮発性メモリバンク１１３のＰＢ０のＰ０はＬＳ２４～３１に対応する。前述したようにこれらは同一のデータである。この関係は、図４に示すＬＳＮのビットフォーマットに従う。
　図１０は、楽音データの１サンプルを示すビットフォーマットである。図１０においてｂ１５には正負を表すサインビットが書き込まれ、ｂ１５～ｂ１までの１５ビットが楽音データの１サンプルとして使用される。ｂ０にはウェーブエンドフラグＷＥが記録される。フラグＷＥは対応するサンプルが最終サンプルかどうかを示すフラグであり、値１の場合に最終サンプルであるとする。
　尚、簡単のため、全ての物理ブロックは正常なブロックであるとする。論理アドレスと物理アドレスとは図４に示す通り、論物変換を行わないものとする。但し、初期不良ブロックがある場合は、論物変換の手法により該初期不良ブロックを使用しないようにすればよい。論物変換は一般的な技術であり、また本願の本質ではないので説明を省略する。
　更に初期化の際には、不揮発性メモリバンク１１３の最終物理ブロックＰＢ１０２３のページＰ０には、不揮発性記憶モジュール１００Ａに記録されているピアノの楽音データの特性情報（以下、記録データ特性情報、ＲＤＩという）と不揮発性記憶モジュール１００Ａのメモリ構成に係る情報（以下、メモリ構成情報、ＭＳＩという）を書き込んでおく。
　図１１は、記録データ特性情報の一例を示す説明図である。この特性情報には少なくとも楽音データのサンプリング周波数（この場合は４４．１ｋＨｚ）の情報が含まれている。またリバーブ及びコーラスはエフェクト処理をする際に用いられる。尚図１１のテーブルにおいて、備考欄は実際に記録されているものではなく、参考情報である。
　図１２は、不揮発性記憶モジュール１００のメモリ構成情報の一例を示す説明図である。ここで図１２のセクタサイズは１回の読み出し指示毎に読み出すデータのサイズを示している。リードタイムＴＲはメモリセルアレイからＩＯレジスタへの読み出し時間を示す。転送時間ＴＴはＩＯレジスタからメモリインターフェイス１２３へのデータの転送時間を示す。また図１２のテーブルにおいて、備考欄は実際に記録されているものではなく、参考情報である。
　以上のように構成された、本発明の第１の実施の形態における楽音生成システムの動作について説明する。
　［電源立ち上げ時の初期化処理］
アクセスモジュール２００Ａ及び不揮発性記憶モジュール１００Ａの電源立ち上げ後、夫々初期化処理を開始する。図１３Ａは、ＣＰＵ部１２４の通常処理、図１３Ｂはその割り込み処理を示すフローチャートである。
　不揮発性記憶モジュール１００ＡのＣＰＵ部１２４は、図１３Ａのフローチャートに示すように、Ｓ１００において初期化処理を行う。初期化処理では、バッファ部１２２内のシングルポートＲＡＭ１２２ａと１２２ｂ及びホストインターフェイス１２１のレジスタ１２１ａをクリアする。その後、ホストインターフェイス１２１を介して、初期化が完了したことを通知する。
　一方、アクセスモジュール２００ＡのＣＰＵ部２３０Ａは図１４Ａのフローチャートに示すように、Ｓ２００において初期化処理を行う。初期化処理では、信号処理部２２０のリセットや、楽音データバッファ２３１内のデュアルポートＲＡＭ２３１ａ，２３１ｂのクリアを行う。信号処理部２２０のリセットにより、信号処理部２２０は内部のＤＳＰのプログラムカウンタのカウントアップを開始する。また図８Ａ～図８Ｃに示すチャンネルアサインテーブル２３２の初期設定、即ち以下の処理を行う。
（１）ＳＯＮを値０、即ちＣＨ０～３１を空きチャンネルに設定
（２）ＫＯＮ、ＰＤ、ＮＮ、ＴＰ、ＬＤ、Ｆ、ＳＣ、ＷＥ、ＤＱ、Ｍ、Ｄを値０に設定
（３）ＥＥを値１に設定
　その後、アクセスモジュール２００Ａは不揮発性記憶モジュール１００Ａに対して、記録データ特性情報とメモリ構成情報の読み出し指示情報を転送する。図１５は、アクセスモジュール２００Ａから不揮発性記憶モジュール１００Ａに対する読み出し指示情報を示すビットフォーマットである。尚、ｂ２９とｂ２８は読み出し以外の指示にも拡張できるように設けたが、本実施の形態においては、読み出し以外の指示は行わないので値１１に固定する。尚これらの特性情報は、不揮発性メモリバンク１１３のＰＢ１０２３のＰ０の０番地から５１２Ｂｙｔｅ分以内に書き込まれている。図４のビットフォーマットに従うと、図１５に示す読み出し指示情報はｂ２４、ｂ２３、ｂ２２～ｂ１３、及びｂ４、ｂ３は値１、それ以外のビットは値０となる。アクセスモジュール２００Ａは、この読み出し指示情報を不揮発性記憶モジュール１００Ａに転送することによって、記録データ特性情報とメモリ構成情報を読み出すことができる。
　ＣＰＵ部２３０Ａは、図１１に示す記録データ特性情報を取得すると、サンプリング周期（２２．７μｓ）を信号処理部２２０内のタイマーにセットし、１サンプリング時間の信号処理のタイムスロットの１周期を決定する。このタイマーは信号処理部２２０内のＤＳＰの１周期を制御するためのタイマーとして機能する。ＣＰＵ部２３０Ａは記録データ特性情報内の１サンプル容量（２Ｂｙｔｅ）とフラグ割り当てビット（ｂ０）を信号処理部２２０内のＲＡＭのパラメータとして書き込み、楽音データが図１０に示すビットフォーマットのどのビット位置に相当するかを決定するためのパラメータとして使用する。
　また、ＣＰＵ部２３０Ａは記録データ特性情報内の最大発音チャンネル数（３２ＣＨ）によって、チャンネルアサインテーブル２３２のチャンネル枠を決定するとともに、信号処理部２２０のタイムスロットのチャンネル数を決定する。また、信号処理部２２０はリバーブとコーラスによりエフェクト処理を決定する。図示の場合にはエフェクト処理としてリバーブのみを行うことを決定する。
　さらに、ＣＰＵ部２３０Ａは、図１２に示すメモリ構成情報を取得すると、バス数（１）と１バスあたりのメモリバンク数（４）に基づき、式（５）を実行することにより並列数を求める。
　並列数＝バス数×１バスあたりのメモリバンク数　・・・（５）
こうして求めた並列数によりＬＳＮのビットフォーマットが決まる。本実施の形態においては、並列数が値４であるので、バンクセレクトのビット数は２となり、ＬＳＮのビットフォーマットは図４に示すとおりとなる。また例えば並列数が値２の場合には、バンクセレクトに割り当てられるビット数は１（ｂ３）となり、それに伴いページ番号はｂ１１～ｂ４にＰＢＮはｂ２１～ｂ１２に割り当てられることとなる。
　ＣＨＮとバンクセレクトとの関係は、式（６）によって与えられる。尚、％はモジュロを表す演算子である。
　バンクセレクト＝ＣＨＮ ％ 並列数　・・・（６）
本実施の形態においては、並列数が値４であるので、ＣＨＮとバンクセレクトとの関係は下記（ａ）～（ｂ）に示す４通りとなる。
（ａ）ＣＨ０、４、８、１２、１６、２０、２４、２８
・・・バンクセレクト＝０（不揮発性メモリバンク１１０）
（ｂ）ＣＨ１、５、９、１３、１７、２１、２５、２９
・・・バンクセレクト＝１（不揮発性メモリバンク１１１）
（ｃ）ＣＨ２、６、１０、１４、１８、２２、２６、３０
・・・バンクセレクト＝２（不揮発性メモリバンク１１２）
（ｄ）ＣＨ３、７、１１、１５、１９、２３、２７、３１
・・・バンクセレクト＝３（不揮発性メモリバンク１１３）
　ＣＰＵ部２３０Ａは、図１２に示すメモリ構成情報の中のセクタサイズ（５１２Ｂｙｔｅ）を参照し、不揮発性記憶モジュール１００Ａからのデータの読み出し単位のサイズを５１２Ｂｙｔｅとして管理する。また式（７）を実行することにより、セクタ毎の総サンプル数（以下、ｕｓｎという）を決定する。
　ｕｓｎ＝セクタサイズ／１サンプルサイズ／タッチ数　・・・（７）
本実施の形態においては、セクタサイズが５１２Ｂｙｔｅ、１サンプルサイズが２Ｂｙｔｅ、タッチ数が２であるので、ｕｓｎ＝１２８サンプルとなる。
　さらにＣＰＵ部２３０Ａは、図１１に示す記録データ特性情報の中の１ノートあたりの占有容量と、メモリ構成情報の中のページサイズと１物理ブロックあたりのページ数ＴＰＮ（この場合は２５６）に基づき、式（８）を実行することにより、１ノートあたり必要な物理ブロック数を算出する。
　１ノートあたり必要な物理ブロック数
＝１ノートあたりの占有容量／（ページサイズ×ＴＰＮ）＝８個　・・・（８）
そして、最低音Ａ-1から最高音Ｃ7まで夫々のノートに対応するＰＢＮを決定し、図９に示すＮＮテーブル２３３Ａを生成する。
　以上メインルーチンにおいて、記録データ特性情報とメモリ構成情報を読み出し、各種パラメータの設定処理によってＣＰＵ部２３０Ａは初期化処理（Ｓ２００）を終える。そして通常動作処理Ｓ２０１に移行し、割り込みをイネーブルにして外部のマスターキーボード３００からの演奏データを受付ける。
　［通常動作時の処理］
（１）全体的な動作説明
　演奏データの入力から楽音の生成に至る全体的な動作説明を、ＣＰＵ部２３０Ａのフローチャートを中心に説明する。該フローチャートは図１４Ａに示すメインルーチンと、図１４Ｂに示す割り込みルーチンの２つのルーチンからなる。割り込みルーチンは、マスターキーボード３００の演奏操作によって演奏データがアクセスモジュール２００Ａに転送された際に起動されるルーチンである。メインルーチンの処理中にマスターキーボード３００の演奏操作がなされると、即座に割り込みルーチンに移行する。尚、割り込みルーチンは多重割り込みが可能、即ち割り込みルーチン中であっても、次の割り込みを受け付けるものとする。
　まず、通常動作処理Ｓ２０１への移行後、マスターキーボード３００の演奏操作がなされないとすると、全チャンネルの強制消音フラグＦは値０であり、また読み出し要求フラグＤＱは値０である。従ってＳ２０２とＳ２０７の分岐はＮｏとなり、Ｓ２０２とＳ２０７の分岐処理を永続的に実行することとなる。
　マスターキーボード３００の演奏操作がなされると、図１４Ｂに示す割り込みルーチンが起動される。この割り込み処理について説明する。
　図１６は、マスターキーボードから転送される演奏データを示すビットフォーマットである。演奏データには、打鍵に応じて生成される打鍵データと、サスティンペダルのＯＮ／ＯＦＦ操作に応じて生成されるペダルデータの２種類がある。それらのデータはｂ１５の値によって識別される。打鍵データにおいて、ＫＯＮフラグ、ノートナンバーＮＮ、及びタッチパラメータＴＰは前述のものである。ペダルデータにおいて、ＰＤはサスティンペダルがＯＮされた時に値１になるフラグである。尚、サスティンペダルとは、離鍵時にも音を持続させるためのペダルであり、本物のピアノにも備えられたペダルである。割り込みルーチンにおいて、まずマスターキーボード３００から入出力部２１０Ａを介して転送された演奏データを、演奏データバッファ２３４に取得する（Ｓ２２０）。この演奏データのフォーマットは図１６に示すように、打鍵データまたはペダルデータのいずれかである。演奏データバッファ２３４に、既に取得した未処理の演奏データがなければ（Ｓ２２１）、今回取得した演奏データをチェックする（Ｓ２２２）。具体的には図１６に示す演奏データのｂ１５を調べることにより、打鍵データであるかペダルデータであるかを識別する。演奏データがペダルデータである場合は（Ｓ２２３）、図１６に示すペダルデータ内のｂ１４即ちＰＤフラグをそのままチャンネルアサインテーブル２３２内のＰＤにコピーし（Ｓ２２４）、Ｓ２３２に移行する。一方演奏データが打鍵データの場合は（Ｓ２２３）、図１６に示す打鍵データのｂ１４からＫＯＮフラグを抽出し（Ｓ２２５）、Ｓ２２６においてＫＯＮの値をチェックする。ＫＯＮが値０の場合、即ち離鍵の場合は、Ｓ２３２に移行する。
　ＫＯＮが値１の場合即ち打鍵の場合は、チャンネルアサインテーブル２３２内において空きチャンネルがあるかどうかを調べる（Ｓ２２７）。具体的には、ＣＨ０から昇順に値０の発音中フラグＳＯＮがあるかどうかを調べ、あれば最初に見つかったチャンネルに該演奏データをアサインする（Ｓ２２９）。チャンネルアサイン処理においては、下記の通りアサイン先のチャンネルの各情報の設定を行う。
（１）ＳＯＮを値１にセット
（２）ＮＮとＴＰを打鍵データからコピー
（３）ＳＣ、ＷＥ、ＥＥ、ＤＱ、Ｍ、Ｄを値０に設定
　さて、チャンネルアサイン処理の後、不揮発性記憶モジュール１００Ａに対して図１５に示す楽音データの読み出し指示情報を転送する。読み出し指示情報は以下の手順で求められる。
（ａ）打鍵データのＮＮに基づきＮＮテーブル２３３Ａを参照し、先頭ＰＢＮを求める。
（ｂ）先頭ＰＢＮとＳＣと式（９）に基づき、仮ＬＳＮを求める。
仮ＬＳＮ＝（先頭ＰＢＮ＜＜１３）＋［｛（ＳＣ＆０ｘＦＦＥ８）＜＜２｝｜
　（ＳＣ＆０ｘ０００７）］　・・・（９）
但し仮ＬＳＮはバンクセレクトが未確定の場合のＬＳＮであり、この場合には（ｂ４、ｂ３）の値を０とする。また、＆は論理積をとる演算子、｜は論理和をとる演算子、＜＜は左にビットシフトする演算子である。尚、“０ｘ”は１６進数を表す記号である。式（９）においてＮＮテーブルの先頭のＰＢＮを１３ビットシフトすることによって図４に示すｂ１３～２２までの物理ブロック番号ＰＢＮとすることができる。またセクタカウントＳＣのｂ０～ｂ２をマスクして２ビットシフトさせることによってページ番号とすることができる。更にセクタカウントの下位３ビットを加えることによって仮ＬＳＮが得られる。
（ｃ）アサイン先のＣＨＮと前述した式（６）によりバンクセレクトを求める。
（ｄ）前述した仮ＬＳＮとバンクセレクトから次式（１０）によりＬＳＮを求める。
　ＬＳＮ＝仮ＬＳＮ｜（バンクセレクト＜＜３）　・・・（１０）
（ｅ）ＣＨＮをｂ２７～２３に割り付ける。
　このようにして、読み出し先のＬＳＮを決定し、図１５に示すフォーマットにて不揮発性記憶モジュール２００に読み出し指示情報を転送し、所望の楽音データを読み出す（Ｓ２３０）。
　Ｓ２３０の読み出し指示に従って、不揮発性記憶モジュール１００Ａから読み出された楽音データは、アクセスモジュール２００Ａに転送される。図１７は、不揮発性記憶モジュール１００Ａから外部バス上に読み出された際の楽音データを示すビットフォーマットである。図１７に示すように最弱タッチと最強タッチ及びその楽音データのチャンネルのデータが含まれている。アクセスモジュール２００Ａでは楽音データをＣＰＵ部２３０Ａ内の楽音データバッファ２３１に転送し、図７のマルチプレクサ２３１ｃ（Ｍ＝０）を介してデュアルポートＲＡＭ２３１ａのＣＨ０に対応するエリアに一時記憶する。尚、デュアルポートＲＡＭ２３１ａへの楽音データの一時記憶に際して、図１７に示す楽音データの外部フォーマットのＣＨＮにより記憶先のチャンネルを決定する。
　先頭セクタの全サンプル、即ち最弱タッチ及び最強タッチそれぞれについてｓ０～ｓ１２７までの５１２ＢｙｔｅがデュアルポートＲＡＭ２３１ａのＣＨ０に対応するエリアに一時記憶する。この後、ＣＰＵ部２３０Ａ内の転送監視部２３５が信号処理部２２０に対して転送完了フラグＴＲＮＦを転送する。尚、ＣＰＵ部のＳ２３０以降の処理と、楽音データバッファ２３１への楽音データ転送（転送監視を含む）は並行して実行される。
　Ｓ２３０の後に、信号処理部２２０による発音（Ｓ２３１）を行う。発音の制御では、ＴＰ／０ｘ７Ｆの演算によりレベルデータＬＤを算出してそれをチャンネルアサインテーブル２３２のＬＤに設定し、Ｓ２２５で抽出したＫＯＮをチャンネルアサインテーブル２３２のＫＯＮに設定する。０ｘ７ＦはＴＰの最大値を表す。即ちレベルデータＬＤは、タッチパラメータＴＰに応じて値０以上１以下の値をとることとなる。信号処理部２２０の動作については後述する。
　さて、Ｓ２２７において、空きチャンネルがなかった場合、即ちチャンネルアサインテーブル２３２内のＳＯＮが全て値１であった場合は、チャンネルアサインテーブル２３２の強制消音フラグＦを値１にセットし（Ｓ２２８）、Ｓ２３２に移行する。
　その後、次に処理すべき楽音データの有無をチェックし（Ｓ２３２）、有ればＳ２２１に戻る。Ｓ２２１では既に前回の演奏データは処理を完了しているので、無条件でＳ２２２以降の処理に移行する。一方、Ｓ２３２において、次に処理すべき楽音データが無ければ、割り込みルーチンを終了する。この場合にはメインルーチンに戻って、該割り込みルーチンに移行した時に実行していた処理を続行する。
　次に、信号処理部２２０の動作について、図１８のフローチャートを中心に説明する。まず、式（１１）に従ってイニシャルフラグＩＮＩを値１にセットする。
　ＩＮＩ＝ＫＯＮ＆ＥＥ　・・・（１１）
　ここで式（１１）においてＥＥをＩＮＩの算出要素にした理由について説明する。後述するように全チャンネルが発音中（ＥＥの値が０）の状態において、新たな打鍵を行った場合、ノイズが生じないようにする必要がある。このため、新たな打鍵に対応するチャンネルの急速消音を行ってから、即ちＥＥが値１及びＳＯＮが値０になるのを待ってから、新たな打鍵に対応した発音を開始する。
　但し、新たな打鍵があってから発音開始されるまでの遅延時間を短くするため、急速消音を指示すると同時に、新たな打鍵に対応するチャンネルアサイン処理（Ｓ２２９）と楽音データの読み出し指示（Ｓ２３０）を行う必要がある。しかし、新たな打鍵がなされる直前に新たな打鍵がアサインされるチャンネルのＫＯＮが値１であったとする。この場合、新たな打鍵に対応するチャンネルは、ＫＯＮが値０を経ることなく、即ち値１のままで、急速消音に続いて新たな発音制御を行うこととなる。この場合に、発音開始時刻を決定する要素としてＫＯＮが使えないので、式（１１）においてＥＥをＩＮＩの算出要素にした。尚、式（１１）は、上述の動作に限らず、如何なるケースにおいても適用できる。
　このときＣＰＵ部２３０Ａから信号処理部２２０内のＲＡＭに転送完了フラグＴＲＮＦが転送されると、ＩＮＩとＴＲＮＦが共に１となるので（Ｓ３０１）、Ｓ３０２において各種パラメータの初期設定を行う。パラメータの初期設定では、信号処理部２２０内のカウンタに保持したｓｎを値０に設定し、信号処理部２２０内のＲＡＭに保持した転送完了フラグＴＲＮＦを値０に設定する。
　さて、Ｓ３０１あるいはＳ３０２の後、補間処理を行う（Ｓ３０３）。補間処理とは打鍵の強さ、即ちタッチパラメータＴＰの値に応じて楽音の音色を変更する処理である。一般的には、強打鍵時の音色の方が弱打鍵時の音色よりも高域成分に富んだ音色であることが知られている。そこで本実施の形態においては、強打鍵時の音色の代表である最強タッチの楽音データと、弱打鍵時の音色の代表である最弱タッチの楽音データとを直線補間する。ここでは、タッチパラメータＴＰに基づいて２点間直線補間することによって、ＴＰに応じて音色を変更できるようにした。具体的には式（１２）に従った補間処理を行う。尚、ｗは補間後の楽音データの１サンプルの値、ｗａは最弱タッチに対応する楽音データの１サンプルの値、ｗｂは最強タッチに対応する楽音データの１サンプルの値、αは値０～１の補間係数である。
　ｗ＝ｗｂ×α＋ｗａ（１－α）　・・・（１２）
　　　　但し、α＝ＴＰ／０ｘ７Ｆ
　補間処理の後に、式（１３）に従ったエンベロープ（以下、ＥＮＶという）の算出を行う（Ｓ３０４）。
　ＥＮＶ＝ＬＤ×ＲＥＬ　・・・（１３）
　　　　但し、ＲＥＬは次のように決定される。
（ａ）Ｆ＝１の場合は、
　　　ＲＥＬ＝ｇ
（ｂ）Ｆ＝０かつＫＯＮ＝０かつＰＤ＝０の場合は
　　　ＲＥＬ＝ＲＥＬ＿ｏｌｄ×０．５
（ｃ）上記以外の場合は、
　　　ＲＥＬ＝１
　尚、ＲＥＬは減衰パラメータ、ＲＥＬ＿ｏｌｄは前サンプリング期間のＲＥＬ、ｇは減衰変数である。
　ｇはＦ＝１がＣＰＵ部２３０Ａから転送されたサンプリング周期において０．８７５となり、次のサンプリング期間において０．７５０となる。これ以降、ｇは０．１２５ずつ小さくなり、値０になった時点以降は値０を維持する。このように決めておけばＦ＝１が転送されてから８サンプリング周期でＥＮＶは値０に到達する。またＲＥＬ＿ｏｌｄは信号処理部２２０内のＲＡＭに保持され、式（１３）の実行毎にＲＥＬに更新されるものであり、ＲＥＬは指数関数的に０に漸近することとなる。
　図１９と図２０はＥＮＶの時間変化を示している。図１９はＰＤが値０の場合、即ちサスティンペダルがＯＦＦの場合である。この場合にはＫＯＮが値１の間は前述の（ｃ）のようにＥＮＶは変化せず、値０になった時、即ち離鍵した時以降にＥＮＶは指数関数的に減衰することとなる。図２０はＰＤが値１の場合、即ちサスティンペダルがＯＮの場合である。この場合はＫＯＮが値１になっても前述した（ｃ）の状態が続き、打鍵時のＥＮＶの値のままとなる。図１９及び図２０のいずれの場合においても、強制消音の指示があった時、即ちＦ＝１となった時点で、前述した（ａ）の場合となり、ＲＥＬは時変パラメータｇとなる。従って破線で示す８サンプリング周期でＥＮＶは値０に直線的に減衰することとなる。尚、１サンプリング周期は式（１４）に従う。
　１／サンプリング周波数（４４．１ｋＨｚ）≒約２２．７μ秒　・・・（１４）
従って８サンプリング周期は約１８２μ秒となる。
　ＥＮＶの算出の後、ＥＮＶと閾値ＥＮＶｔｈとの比較を行う（Ｓ３０５）。ＥＮＶｔｈは、聴感上十分聞こえないレベルの値である。Ｓ３０５でＥＮＶがＥＮＶｔｈ未満になった場合に、ＣＰＵ部２３０Ａ内のチャンネルアサインテーブル２３２内の対応するチャンネルのＥＥを値１に、ＳＯＮを値０に更新する（Ｓ３０６）。尚、ＳＯＮが値０に更新したチャンネルは、以降空きチャンネルとして管理される。
　次に、式（１５）に基づきエンベロープ処理後のデジタルデータＷを求める（Ｓ３０７）。
　Ｗ＝ｗ×ＥＮＶ　・・・（１５）
尚、前述した通り楽音データはピアノの音を鍵盤毎にデジタル録音したデータであるので、ＥＮＶのレベルが時間的に変化しなくても、Ｗの波高値は時間的に減衰するので聴感上は減衰して聞こえる。
　次に、ＷＥが値１、即ち任意の打鍵に対応する楽音データが最終サンプル（ｓ１７６３９９９サンプル）まで到達するか、あるいはＥＥが値１、即ちＥＮＶが聴感上聞こえないレベルに到達すると（Ｓ３０８）、もはや信号処理を続けて出力する必要がない。従ってセクタ番号ｓｎのインクリメントや選択フラグＤのトグル動作が不要となるので、Ｓ３１４にジャンプする。それ以外の場合にはＳ３０９に移行し、ｓｎのインクリメントを行う。尚ウェーブエンドフラグＷＥは図１０に示すように楽音データバッファ２３４から取得した楽音データのｂ０に記録されているフラグであり、ｓ１７６３９９９サンプルのみＷＥが値１である。ｂ０が値０の楽音データをＳ３０３において読み出すまでは、対応するチャンネルのＷＥは値１のままである。
　Ｓ３１０においてセクタ番号ｓｎのインクリメントの結果ｓｎが値９６になった場合はＳ３１１に進む。そして次の楽音データ１セクタ分を読み出すために、チャンネルアサインテーブル２３２内の対応するチャンネルのＳＣをインクリメントするとともに楽音データ読出要求フラグＤＱを値１に設定する。ｓｎが９６以外ならこの処理を行うことなくＳ３１２に進む。
　次にＳ３１２においてｓｎが１２７、即ち楽音データ１セクタ分の中の最後のサンプル（ｓ１２７）に到達したか否かを判断し、到達した場合は選択フラグＤのトグル、即ち現在の値と逆の論理に変更する。この操作においては、チャンネルアサインテーブル２３２内の対応するチャンネルのＤをトグル（例えば０から１に変更）するとともに、楽音データバッファ２３１のデマルチプレクサ２３１ｄの入力を切り換えることにより、楽音データの読み出し元を、例えばデュアルポートＲＡＭ２３１ａからデュアルポートＲＡＭ２３１ｂに切り替える。
　次にＳ３１４において信号処理部２２０が内部保持しているＣＨＮをインクリメントし、ＣＨＮが０でなければ次のチャンネルの処理に移行すべくＳ３０１に戻る。但しＣＨＮは５ビットのカウンタに保持されＣＨ０～ＣＨ３１を巡回的に更新する。Ｓ３１５でＣＨＮが値０になった時、即ちＣＨ３１までの処理が終了した時、ミキシング処理（Ｓ３１６）に移行する。
　ミキシング処理では、ＣＨ０～３１までのＷｎを式（１６）に基づいてミキシング処理する。
　Ｗｘ＝（Ｗ０＋Ｗ１＋・・・・＋Ｗ３１）／３２　・・・（１６）
　ここでＷｎ（ｎはＣＨＮに対応する０～３１の整数）は任意のチャンネルのＷとし、Ｗｘはミキシング結果である。ミキシングの後Ｓ３１７において更にエフェクト処理を行う。
　図２１は、１サンプリング周期あたりの信号処理を示すタイムスロット図である。図２１において、左側が時刻の早い方であり、ＣＨ０～３１までの補間処理やレベル制御の後、ＣＨ０～３１までの楽音のミキシング処理（ＭＩＸ）、及びリバーブやコーラスなどのエフェクト処理（ＥＦＦＥＣＴ）がなされる。これらの一連の処理はサンプリング周期である２２．７μ秒毎に巡回して実行されることとなる。
　以上説明した信号処理は、１サンプリング周期（２２．７μ秒）毎に繰り返して実行され、２２．７μ秒毎に処理後の楽音データが入出力部２１０ＡのＤＡコンバータにてデジタル－アナログ変更がなされ、その結果が所望の楽音としてラインアウト端子を介して外部に出力される。該楽音は外部のアンプとスピーカを介してピアノの演奏音が得られる。
　さて、図１４ＡのＣＰＵ部２３０Ａのメインルーチンの説明に戻り、Ｓ２０２以降の処理について説明する。ＣＰＵ部２３０ＡはＳ２０２においてチャンネルアサインテーブル２３２において全てのチャンネルのＦを調べる。Ｆが値１のチャンネルの中でＥＥが値１のチャンネルがあれば、該チャンネルのＦを値０にクリアし（Ｓ２０３）、該チャンネルにチャンネルアサイン処理を行う（Ｓ２０４）。尚ＥＥのクリアは、前述したとおり信号処理部２２０がＳ３０２にて行う。
　次に楽音データの読み出し指示（Ｓ２０５）と信号処理部２２０の発音制御（Ｓ２０６）を行う。Ｓ２０５とＳ２０６は前述したＳ２３０とＳ２３１と同じ処理である。
　次にＳ２０７において、ＤＱが値１のチャンネルをサーチし、あれば該チャンネルの楽音データの読み出し指示を行う。尚Ｓ２０７やＳ２０２におけるチャンネルアサインテーブル２３２のサーチはＣＨ０から昇順に行う。
　次に不揮発性記憶モジュール１００Ａの楽音データの読み出しについて図１３Ａ，図１３Ｂ及び図２２Ａ，図２２Ｂのフローチャートを中心に説明する。ＣＰＵ部１２４は図１３Ａに示すメインルーチンと図１３Ｂに示す割り込みルーチンの２つのルーチンを実行する。尚該割り込みルーチンは多重割り込みを許可しない。即ち割り込みルーチン処理中に割り込みがあってもマスクされるものとする。
　まず、メインルーチンにおいて、前述した初期化処理（Ｓ１００）の後に、通常処理（Ｓ１０１）に移行する。アクセスモジュール２００Ａから読み出し指示情報が転送されない間は、図５に示すホストインターフェイス１２１のレジスタ１２１ａの読み出し指示受信フラグＲＲやリードコマンド発行フラグＲＣは全て値０であるので、Ｓ１０２とＳ１０６の判断分岐処理を実行しつづける。
　アクセスモジュール２００Ａから読み出し指示情報を受信すると、ホストインターフェイス１２１は、図２２ＡのメインルーチンのＳ４００からＳ４０１に移行し、レジスタ１２１ａに読み出し指示情報のＣＨＮとＬＳＮを保持する（Ｓ４０１）。その後、レジスタ１２１ａにおいて、図１５に示す読み出し指示情報に付与されているＣＨＮに対応するＲＲを値１にセットする（Ｓ４０２）。その後、Ｓ４００に戻り、ＣＰＵ部１２４のデータ転送指示、即ちバッファ部１２２からアクセスモジュール２００Ａへのデータ転送指示があるまでＳ４００，Ｓ４０２をループする。尚、図５に示す例は、ＣＨ０～３の読み出し指示がなされ、以降に説明する処理によって各フラグが変化する様子を示した例である。具体的には、ＣＨ０～３の読み出し指示と不揮発性メモリバンク１１０～１１３へのリードコマンドの発行を完了し、不揮発性メモリバンク１１０、１１１からバッファ部１２２への楽音データの転送を完了し、さらにＣＨ０のみ、バッファ部１２２からアクセスモジュール２００Ａへの楽音データの転送を完了した時点までを表している。この動作によって、レジスタ１２１ａ内の各フラグの値が変化することとなる。
　ＣＰＵ部１２４の処理においては、ＣＨ０～３のＲＲが値１となったので、Ｓ１０２からＳ１０３に移行する。Ｓ１０３では、ＣＨ０～３に対応する不揮発性メモリバンクがアクセス中かどうか判断する。このバッファは不揮発性メモリバンク１１０～１１３は、この時点で楽音データの読み出しを行っていないので、アクセスフラグ（値０）がメモリインターフェイス１２３からＣＰＵ部１２４に通知される。ＣＰＵ部１２４は該アクセスフラグ（値０）により対応する不揮発性メモリバンクがアクセス中でないと認識し、Ｓ１０４に移行する。
　Ｓ１０４において、ＣＰＵ部１２４はＣＨ０に対応するリードコマンドを不揮発性メモリバンク１１０に出力するようにメモリインターフェイス１２３に指示する。さらに、ＣＰＵ部１２４はレジスタ１２１ａの対応するチャンネルのＲＣを値１にセットする（Ｓ１０５）。以上の処理をレジスタ１２１ａにおいてＲＲが値１となっているチャンネル、即ちＣＨ０～３迄を実行することとなる。
　図２３は、データ読み出し部１２０が不揮発性メモリバンクに発行するリードコマンドのタイムチャートである。コマンド１は、次に物理アドレスの転送開始を通知するコマンドであり、コマンド２はメモリセルアレイ１１０ｂ～１１３ｂからＩ／Ｏレジスタ１１０ａ～１１３ａに物理アドレスに記憶されている楽音データを読み出すことを指示するコマンドである。
　ここで、リードコマンドは図２３に示す通り、時刻t1にコマンド１を出力した直後に物理アドレスを出力し、その後、コマンド２を出力する。このアドレッシングタイムＴＡは数百ｎ秒程度であるので時間的に無視できる。コマンド２が終了したt2からデータ読み出し完了時刻t3までのリードタイムＴＲ（例えばこの実施の形態では５０μ秒）経過する間に、楽音データがいずれかの不揮発性メモリバンクのＩ／Ｏレジスタに読み出される。
　尚、物理アドレスＰＢＡとは、図４のＰＢＮとページ番号とページ内セクタ選択ビットによって５１２Ｂｙｔｅ単位で指定される物理アドレスである。また、この物理アドレスは、読み出したい楽音データが記憶されているスタート番地（バイト単位）を指定するものであり、該スタート番地から対応するページの最終番地までの楽音データがＴＲ中に対応するＩ／Ｏレジスタに読み出される。その後、楽音データ転送時間ＴＴの間に５１２個のリードクロックを与えることによって、所望の５１２Ｂｙｔｅ分の楽音データがＩ／Ｏレジスタからバッファ部１２２に読み出されることとなる。
　また、バンクセレクトは前述した通りＣＨＮに対応する情報であり、メモリインターフェイス１２３の内部でエンコードされ、不揮発性メモリバンク１１０～１１３を選択するための４本のＣＥ信号（チップイネーブル信号）として機能する。メモリインターフェイス１２３はメモリバスを介して不揮発性メモリバンク１１０～１１３それぞれ独立にＣＥ信号を与える。また、アクセスフラグＡＦは図２３に示すとおり、コマンド１が与えられるt1から楽音データの転送期間（ＴＴ）が終了する時刻t4まで値１となる。
　ＣＨ０～３に対応するリードコマンドがそれぞれ不揮発性メモリバンク１１０～１１３に発行され終わると、ＣＨ０～３のＲＣが全て値０となるので、Ｓ１０２からＳ１０６に移行する。そして、リードコマンド（図２３）によって読み出される楽音データをバッファ部１２２に転送するための処理が行われる。
　Ｓ１０６においてデータ転送完了フラグＴＥが値０のチャンネル、即ちＣＨ０～３の全てについて、対応する不揮発性メモリバンクがデータレディか否かをチェックする（Ｓ１０７）。データレディとはメモリインターフェイス１２３が管理するデータレディフラグＤＲＦが値１の時にデータレディ、即ちメモリセルアレイからＩ／Ｏレジスタに所望の楽音データを読み出し終えたことを表す。ここで、データレディフラグＤＲＦはビジー信号が値１から値０に変化した時刻t3に値１にセットされ、Ｉ／Ｏレジスタからバッファ部１２２に楽音データ５１２Ｂｙｔｅ分を転送し終えた時刻t4で値０になる。
　尚、前述したＣＥ信号とリードクロックは、メモリインターフェイス１２３からメモリバスを介して不揮発性メモリバンク１１０～１１３に各々独立に入力され、ビジー信号は、不揮発性メモリバンク１１０～１１３の各々から独立にメモリバスを介してメモリインターフェイス１２３に入力される。
　Ｓ１０７において、データレディであればＳ１０８に移行し、データレディでなければＳ１０２に戻る。Ｓ１０８において、メモリインターフェイス１２３がデータ転送中でなければＳ１０９に移行し、データ転送中であればＳ１０２に戻る。Ｓ１０９において、ＣＰＵ部１２４は、ＤＲＦが値１となった不揮発性メモリバンクからバッファ部１２２に対して、楽音データを転送するようにメモリインターフェイス１２３に転送指示を出す。その後、対応するチャンネルのリードコマンド発行フラグＲＣを値０にリセットし（Ｓ１１０）、Ｓ１０２に戻る。
　尚、Ｓ１１０の後にＳ１０６に戻らないのは、アクセス中でない不揮発性メモリバンクがあれば、先にリードコマンドを発行しておくためである。また、Ｓ１０８でメモリインターフェイス１２３のデータ転送有無をチェックするのは、不揮発性メモリバンク１１０～１１３がメモリバスを共有しているため、同時刻に楽音データを異なる不揮発性メモリバンクから読み出すことができないためである。
　Ｓ１０９のデータ転送指示の後に、メモリインターフェイス１２３が不揮発性メモリバンクのいずれかからバッファ部１２２へのデータ転送が完了すると、当該データ転送の完了をトリガーとして、ＣＰＵ部１２４は割り込みルーチンに移行する。
　図１３Ｂに示す割り込みルーチンにおいて、レジスタ１２１ａの対応するチャンネルのＴＥを値１にセットする（Ｓ１２１）。次いでＲＡＭ切り替え回路１２２ｃのＲＡＭ切り替え端子１２２ｄへの入力値をトグルさせ切り替える（Ｓ１２２）。例えば、値０から値１に変更することにより、メモリインターフェイス１２３からの転送先をシングルポートＲＡＭ１２２ｂに、ホストインターフェイス１２１への転送元をシングルポートＲＡＭ１２２ａに切り替える。
　その後、ＣＰＵ部１０４はホストインターフェイス１２１にバッファ部１２２へのデータ転送が完了したチャンネルのＣＨＮを通知するとともに、バッファ部１２２に一時記憶された楽音データをアクセスモジュール２００Ａに転送することを指示する（Ｓ１２３）。
　次に、ホストインターフェイス１２１は、Ｓ１２３におけるＣＰＵ部１２４のデータ転送指示に対応した割り込みにより、図２２ＢのＳ４２０に移行する。Ｓ４２０ではホストインターフェイス１２１は、バッファ部１２２からアクセスモジュール２００Ａに楽音データを転送する。このとき、Ｓ１２３においてＣＰＵ部１２４が通知したＣＨＮを楽音データに付加してアクセスモジュール２００Ａに転送する（図１７）。その後、レジスタ１２１ａにおいて対応するチャンネルのＲＲとＴＥを値０にリセットする（Ｓ４２１）。レジスタ１２１ａのＲＲが値０になっているエリアは、次の新たな読み出し指示情報のエリアとして解放されたエリアとなる。因みに、ＲＲが値０になっている場合は、Ｓ１０９によりＲＣも値０になっているし、Ｓ４２１によりＴＥも値０になっている。尚、レジスタ１２１ａへの読み出し指示情報の一時記憶は、最上段のエリアから順に使用され、最下段に到達した時点で再び最上に戻るように、即ち巡回的に使用される。
　アクセスモジュール２００Ａは、ホストインターフェイス１２１から楽音データを受信すると、該楽音データに付加されたＣＨＮに対応する楽音データバッファ２３１のエリアに、該楽音データを一時記憶する。以降のアクセスモジュール２００Ａの処理は前述した通りである。因みに、バッファ部１２２への、あるいはバッファ部１２２からの楽音データの転送時間は式（１７）により、約１２．８μ秒となる。即ち、メモリバス及び外部バスのバス幅を１Ｂｙｔｅとすると、４０ＭＨｚの周波数で転送されることとなる。
　５１２Ｂｙｔｅ×（２５ｎ秒／Ｂｙｔｅ）＝１２．８μ秒　・・・（１７）
　（２）発音遅延時間に関する説明
　以上の処理を踏まえ、さまざまな打鍵方法別に、図２４Ａ～図２４Ｃに示すタイムチャートと、図８Ａ～図８Ｃに示すチャンネルアサインテーブル２３２を用いて、打鍵から楽音が発音されるまでの動作、及び発音遅延時間について説明する。
　（２－１）離散的な打鍵の場合
　図２４Ａは離散的な打鍵を行った場合の動作を説明したタイムチャート、図８Ａは該打鍵に対応するチャンネルアサインテーブル２３２内のパラメータの変化を表したものである。まず無音状態からマスターキーボード３００によってＮＮが０ｘ１９、０ｘ１Ｃ、０ｘ１Ｅ、０ｘ２０に対応する４つの鍵盤が時刻t1に同時に打鍵され、その後、数十μ秒ずつの時間間隔をおいて、ＮＮが０ｘ２５の鍵盤、ＮＮが０ｘ２９の鍵盤、最後にＮＮが０ｘ２Ｃと０ｘ２Ｆの２つの鍵盤が打鍵された場合について説明する。各打鍵は、前述したＣＰＵ部２３０Ａのチャンネルアサイン処理により夫々ＣＨ０～７に割り当てられ、打鍵タイミングにＣＰＵ部２３０Ａの処理遅延を付加したタイミングで、ＣＨ０～７の読み出し指示がアクセスモジュール２００Ａから不揮発性記憶モジュール１００Ａに転送される。
　前述したＳ１０３の動作に従い、対応する不揮発性メモリバンクがアクセス中、即ちアクセスフラグが値１の間は、次のリードコマンドが発行できない。このため、不揮発性メモリバンク１１０～１１３へのリードコマンドの発行タイミングは、図２４Ａに示すタイミングで、ＣＨ０～７の読み出し指示がアクセスモジュール２００Ａから不揮発性記憶モジュール１００Ａに転送される。この発行タイミングに応じて、夫々のメモリバンク１１０～１１３よりアクセス時間ＴＲの間にメモリセルよりＩ／Ｏレジスタに読み出される。
　不揮発性メモリバンク１１０～１１３のＩ／Ｏレジスタ１１０ａ～１１３ａに読み出された楽音データは、前述したＳ１０８に従い、図示のようにチャンネル０～３の転送時間が互いにオーバーラップしないように時刻t2以降順次バッファ部１２２に転送される。
　ここで、不揮発性メモリバンク１１０～１１３は同じメモリバスを共有しているので、図２３に示すＴＡ期間についてもお互いにオーバーラップさせないようにする必要がある。但し、ＴＡは前述した通り無視できる時間（数百ｎ秒）なので、図２４Ａ～２４Ｃでは、ＴＲの開示時刻はほぼ同時刻として表記した。
　ホストインターフェイス１２１はバッファ部１２２に一時記憶した楽音データをアクセスモジュール２００Ａに転送する。ＣＰＵ部２３０Ａは転送された楽音データを楽音データバッファ２３１に記憶する。尚、バッファ部１２２からの出力は、通常はリードコマンドが発行された順、即ちＣＨ０から昇順になるが、不揮発性メモリバンクの特性のばらつきにより、例えばＣＨ０の楽音データよりＣＨ１の楽音データ方が先にバッファ部１２２に転送される場合もありえる。このような追い越しを考慮して、不揮発性記憶モジュール１００Ａから外部バス上に読み出された際の楽音データは、図１７に示すようにＣＨＮが付加されたフォーマットとなっている。これにより、ＣＰＵ部２３０Ａは前記ＣＨＮに基づき楽音データバッファ２３１の、ＣＨＮに対応するエリアに記憶することが可能となる。
　信号処理部２２０は楽音データバッファ２３１に記憶された楽音データを用いて前述した通り楽音の生成処理がなされる。信号処理部２２０は１サンプリング周期毎にＣＨ０～３１までの処理を時分割にて行う。即ち２２．７μ秒毎に各チャンネルの楽音データがｓ０から順番に使用されることとなる。
　ＣＨ０においては、図２４Ａの時刻t3から始まる最初のタイムスロットにおいて、ｓ０が使用されることとなる。前記タイムスロット以降のタイムスロットから順に、ＣＨ１、ＣＨ２・・・のｓ０が使用され始めるが、楽音データバッファ２３１への楽音データの転送時間（１２．８μ秒）とタイムスロットの周期（２２．７μ秒）が異なるため、例えばＣＨ２とＣＨ３のｓ０は共に時刻t5から始まる３番目のタイムスロットから使用されることとなる。
　各チャンネルにおいて、ｓ０を使用したタイムスロットから数えて１２７番目のタイムスロットで５１２Ｂｙｔｅ分の楽音データを全て使いきる。このため前述した通り、ｓｎが９６になった時刻t7で、あらかじめ次の５１２Ｂｙｔｅ分の楽音データを取得しておく必要がある。尚９６に限る必要はなく、次の５１２Ｂｙｔｅ分の楽音データの処理に間に合うように、該５１２Ｂｙｔｅ分の楽音データを取得できれば、別の値であってもよい。
　これに対応して図２４Ａの破線で示したタイミングで、ＣＨ０～７の読み出し指示がアクセスモジュール２００Ａから不揮発性記憶モジュール１００Ａに転送される。読み出し指示の間隔は、基本的にタイムスロットの間隔即ち２２．７μ秒毎になる。前述した通り、楽音データバッファ２３１への楽音データの転送時間（１２．８μ秒）とタイムスロットの周期（２２．７μ秒）が異なるため、読み出し指示時刻が一致するチャンネルが出てくる（例えばＣＨ２と３）。
　次に、発音遅延時間について説明する。発音遅延時間とは、打鍵時刻からｓ０に対応する楽音を生成するまでの時間をいう。図２４Ａの場合は、図面によればＣＨ３の発音遅延時刻t1～t6で最大であり、該発音遅延時間は１５０μ秒以下であると言える。これは発音遅延時間の許容範囲である１ｍ秒より十分短い値であるので、図２４Ａの場合においては、本実施の形態の楽音生成システムは、電子楽器などの楽音生成システムとして適用できる。
　（２－２）集中的な打鍵の場合
　次に、３２チャンネル全てを使用して一度に発音する場合について説明する。図２４Ｂはマスターキーボード３００により３２個の鍵盤を時刻t1に同時に打鍵した場合の動作を説明したタイムチャート、図８Ｂはこの打鍵に対応するチャンネルアサインテーブル２３２内のパラメータの変化を表したものである。尚、このような打鍵方法は通常の演奏ではあまりなされない方法である。
　このような場合においては、例えば図８Ｂに示すように、ＮＮが０ｘ２８～０ｘ４７に対応する３２個の鍵盤が同時に打鍵される。この打鍵は、前述したＣＰＵ部２３０Ａのチャンネルアサイン処理によりＣＨ０～３１に割り当てられる。そしてアクセスモジュール２００Ａは、打鍵タイミングにＣＰＵ部２３０Ａの処理遅延を付加したタイミングで、ＣＨ０～３１の読み出し指示情報を不揮発性記憶モジュール１００Ａに転送する。以降は、アクセスモジュール２００Ａは前述した（１－１）と同様に時刻t2から順次時刻t3までの間で断続的にＣＨ０～３１に対応する楽音データが楽音データバッファ２３１に転送し、楽音を生成する。
　この場合、最も発音遅延時間が長くなるのはＣＨ３１である。この場合時刻t2から時刻t3の間は４９０．８μ秒であり、発音遅延時間はt1から時刻t3まで、即ち図２４Ｂの図面上６００μ秒以下であると言える。これは発音遅延時間の許容範囲である１ｍ秒より短い値であるので、図２４Ｂの場合においても、本実施の形態の楽音生成システムは、電子楽器などの楽音生成システムとして適用できる。
　（２－３）急速消音の後に集中的な打鍵を行う場合
　最後に、急速消音の後に３２チャンネル全てを使用して一度に発音する場合について、図２４Ｃと図８Ｃを用いて説明する。この場合は、例えば（２－２）に示した打鍵、即ち図８Ｂに示したようにＮＮが０ｘ２８～０ｘ４７に対応する３２個の鍵盤が打鍵された状態のままで、新たに時刻t1にＮＮが０ｘ４８～０ｘ６７に対応する３２個の鍵盤が打鍵された場合、即ち最大発音チャンネル数（３２チャンネル）を超えた発音となる。
　このように最大発音チャンネル数を超えた発音制御をする場合は、既に発音されている３２チャンネル分全てを前もって急速消音し、該３２チャンネル分のＥＥを値１にする。そして聴感上聞こえないレベルまで消音した後に、該３２チャンネルに新たな打鍵を割り当てる必要がある。このような場合が最も発音遅延時間が長くなる場合である。
　このような急速消音を行う期間は、図２４Ｃにおいて、打鍵直後の８サンプリング周期に相当する１８２μ秒の期間である。図８Ｃにおいて全チャンネルは、既に打鍵されていた鍵盤（図２４Ｂ）が離鍵されることなくかつ発音された状態において、新たな打鍵が行われたチャンネルとなる。従ってＫＯＮ、ＳＯＮ共に値１から始まることとなる。そして信号処理部２２０の急速消音処理によりＥＥが値１にＳＯＮが値０となり、その結果、ＣＰＵ部２３０Ａのチャンネルアサイン処理によりＣＨ０～３１の読み出し指示情報が不揮発性記憶モジュール１００Ａに転送されることとなる。それ以降のタイムチャートは図２４Ｂに示すタイムチャートと同様である。
　この場合、最も発音遅延時間が長くなるのはＣＨ３１であり、該発音遅延時間は時刻t1～時刻t4まで、即ち図２４Ｃの図面上８００μ秒以下であると言える。これは発音遅延時間の許容範囲である１ｍ秒より短い値であるので、本実施の形態の楽音生成システムは、電子楽器などの楽音生成システムとして適用できる。
　以上のように、本実施の形態に示す楽音生成システムでは、不揮発性メモリバンク１１０～１１３毎に楽音データを記録することにより多重化しておき、データ読み出し部１２０が、アクセスモジュール２００Ａからの読み出し指示に従って前記複数の不揮発性メモリバンクから並列的に楽音データを読み出すようにした。このため楽音生成システムのような、どの音高の楽音データの読み出し指示がなされるか予想のつかないシステムにおいても、複数のデータの読み出し時に複数の不揮発性メモリバンクから並列的に読み出すことができる。従って発音遅延時間をその許容範囲である１ｍ秒よりも短くすることができる。即ち、現在主流である大容量の多値ＮＡＮＤフラッシュメモリを楽音データ用のＲＯＭとして使用した場合においても、低価格かつ小型の楽音信号発生装置を実現することが可能となる。
　不揮発性記憶モジュール１００Ａはメモリカードのようなリムーバブル記憶装置であってもよいし、電子楽器などの装置に組み込まれたメモリ部であってもよい。また、アクセスモジュール１５０は電子楽器などの装置であってもよいし、電子楽器などの装置に組み込まれたアクセス回路部であってもよい。
　（第２の実施の形態）
　図２５は、本発明の第２の実施の形態における楽音生成システムを示すブロック図である。図１に示した第１の実施の形態における楽音生成システムにおいては、不揮発性メモリバンク１１０～１１３は各々が１個のフラッシュメモリ（チップ）であったが、本実施の形態においては、不揮発性メモリバンク１１０と１１１が１個のフラッシュメモリ１３１に内蔵され、不揮発性メモリバンク１１２と１１３が１個のフラッシュメモリ１３２に内蔵される。またデータ読み出し部１４０は前述したホストインターフェイス１２１、バッファ部１２２、ＣＰＵ部１２４に加えて、メモリインターフェイス１４１を有している。
　一般的にフラッシュメモリの種類として、フラッシュメモリチップ内に１つのメモリバンクしかないタイプと、フラッシュメモリチップ内に２以上のメモリバンクを有するタイプがある。第２の実施の形態の楽音生成システムは後者に該当する。フラッシュメモリ１３１が含む不揮発性メモリバンク１１０と１１１、及びフラッシュメモリ１３２が含む不揮発性メモリバンク１１２と１１３は、第１の実施の形態と同様に、独立して楽音データを読み出すことができる。但し、第1の実施の形態との相違点は、フラッシュメモリチップが２個になったので、メモリインターフェイス１２３とメモリバスを介して接続されるＣＥ信号とリードクロックとビジー信号の本数が２本ずつとなる。
　また、図４に示したビットフォーマットにおけるｂ３、即ちバンクセレクトのＬＳＢはＰＢＮ（ｂ２２～ｂ１３）のｂ２２の上位に付加され、フラッシュメモリ１３１あるいはフラッシュメモリ１３２の物理ブロックアドレスとして使用される。該ビットフォーマットにおけるｂ４、即ちバンクセレクトのＭＳＢはメモリインターフェイス１４１の内部でエンコードされ、２本のＣＥ信号として使用される。
　また、フラッシュメモリ１３１のビジー信号は不揮発性メモリバンク１１０と１１１で共用される。不揮発性メモリバンク１１０と１１１それぞれのデータレディフラグは、該ビジー信号によって生成すればよい。同様にして、フラッシュメモリ１３２のビジー信号は不揮発性メモリバンク１１２と１１３で共用される。不揮発性メモリバンク１１２と１１３それぞれのデータレディフラグは、該ビジー信号によって生成すればよい。アクセスフラグは、図２３に示すように第1の実施の形態と同様に、コマンド１～楽音データの転送期間（ＴＴ）が終了するまでの間に値１となるように制御すればよい。
　以上のように、第２の実施の形態における楽音生成システムは、第１の実施の形態における楽音生成システムと同様の動作をするので、発音遅延時間をその許容範囲である１ｍ秒よりも短くする事が可能となる。即ち、現在主流である大容量の多値ＮＡＮＤフラッシュメモリを楽音データ用のＲＯＭとして使用した場合においても、低価格かつ小型の楽音信号発生装置を実現することが可能となる。
　（第３の実施の形態）
　図２６Ａ，図２６Ｂは、本発明の第３の実施の形態における楽音生成システムを示すブロック図である。楽音生成システムは、図２６Ａに示す不揮発性記憶モジュール１００Ｃと、図２６Ｂに示すアクセスモジュール２００Ｃとを含んで構成される。不揮発性記憶モジュール１００Ｃは、並列に設けられた４つの不揮発性メモリバンク１１０～１１３と、データ読み書き部１５０Ｃを含む。データ読み書き部１５０Ｃはホストインターフェイス１５１、バッファ部１５２、メモリインターフェイス１５３、ＣＰＵ部１５４及びアドレス管理部１５５を含む。
　アクセスモジュール２００Ｃは、入出力部２１０Ｃ、信号処理部２２０、ＣＰＵ部２３０Ｃ、ドライバ部２５０を含み、３２チャンネル分の楽音を同時に出力できるようにしたものである。以下、チャンネル番号をＣＨ０～ＣＨ３１とする。ＣＰＵ部２３０Ｃは楽音データバッファ２３１とチャンネルアサインテーブル２３２とＮＮテーブル２３３Ｃと演奏データバッファ２３４、転送監視部２３５に加えて、ファイルシステム部２３６及び多重化部２３７を含む。
　不揮発性記憶モジュール１００Ｃの不揮発性メモリバンク１１０～１１３は、前述した第１の実施の形態と同様である。以降、物理ブロックをＰＢ、論理セクタをＬＳ、クラスタをＣＬ、物理ブロック番号をＰＢＮ、論理セクタ番号をＬＳＮ、クラスタ番号をＣＬＮとする。物理ブロック番号ＰＢＮが例えば０の物理ブロックをＰＢ０、論理セクタ番号ＬＳＮが例えば０の論理セクタをＬＳ０、クラスタ番号ＣＬＮが０のクラスタをＣＬ０とする。
　図２７Ａは、論理アドレス空間とクラスタ番号ＣＬＮ及び論理セクタ番号ＬＳＮとの関係を説明した説明図であり、図２７Ｂは論理セクタ番号ＬＳＮとメモリセルアレイ１１０ｂ～１１３ｂ内の構造との関係を説明した物理アドレス空間の説明図である。ここで論理アドレス空間はＣＬ０～ＣＬ１３０９４３から成る。１クラスタは３２ｋＢｙｔｅの容量とする。一方メモリセルアレイ１１０ｂ～１１３ｂは夫々物理ブロックＰＢ０～ＰＢ１０２３を有している。また各物理ブロックは夫々２５６ページ（Ｐ０～Ｐ２５５）から構成される。ここでは各不揮発性メモリバンク１１０～１１３のＰＢ１～ＰＢ７０４に楽音データが保持されている。ここで、論理アドレス空間は、ＰＢ０～ＰＢ１０２２までに対応するものとする。すなわちＰＢ１０２３は論理アドレス指定によって読み書きできない領域（以下、システム領域という）である。これはユーザが誤って消去しないようにするためであり、メーカー側が直接物理アドレス指定によって書き込むことが可能である。
　図２８は、楽音データを記録した各ページ内の記録フォーマットについて、物理ブロックＰＢ１のページＰ０を例に説明した図である。全物理ブロックの各ページは、４０９６Ｂｙｔｅのデータ領域と１２８Ｂｙｔｅの冗長領域とから成る。本実施の形態において、データ領域は８セクタに分割される。各セクタは５１２Ｂｙｔｅの容量を持つ。また冗長領域は使用しない。尚記録されているデータの詳細については後述する。
　図２９は、論理セクタ番号ＬＳＮと物理セクタ番号ＰＳＮとの対応関係を示すビットフォーマットである。図２９において、ＬＳＮのビットｂ０～ｂ２はページ内セレクタ選択ビットであり、ｂ３，ｂ４はバンクセレクト、ｂ５～ｂ１２はページ番号、ｂ１３～ｂ２２は論理ブロック番号ＬＢＮを示している。クラスタ番号ＣＬＮはｂ２２～ｂ５に相当する。バンクセレクトｂ３，ｂ４の値が０のときに不揮発性メモリバンク１１０を、バンクセレクトが値１の時に不揮発性メモリバンク１１１を、バンクセレクトが値２のときに不揮発性メモリバンク１１２を、バンクセレクトが値３のときに不揮発性メモリバンク１１３を、夫々選択する。またＬＳＮのｂ２２～ｂ１３を論理物理変換することによってＰＢＮが決まる。ＬＳＮのｂ１２～ｂ５及びｂ２～ｂ０は夫々ＰＳＮのｂ１０～ｂ３、ｂ２～ｂ０にそのまま対応する。
　但し、図２９に示すＬＳＮのビットフォーマットは不揮発性メモリバンクの並列数が４の場合の例であり、並列数によってバンクセレクトに割り当てられるビット数を変化させても構わない。例えば並列数が２の場合は、バンクセレクトに割り当てられるビット数は１（ｂ３）となり、それに伴いページ番号はｂ１１～ｂ４にＬＢＮはｂ２１～ｂ１２に割り当てられることとなる。また、ページ内セクタ選択ビットは、ページをセクタサイズで割り算した商に相当するビットである。本実施の形態においては、ページサイズを４０９６＋１２８Ｂｙｔｅ、セクタサイズを５１２Ｂｙｔｅとした場合、即ち図２８に示すように１ページが８個のセクタに分割される場合であり、これらを前述した物理アドレスの下位３ｂｉｔによって選択する。尚ページサイズやセクタサイズは前述した値に限定される必要はなく、その値に応じてページ内セクタ選択ビットを可変としても構わない。
　次にデータ読み書き部１５０Ｃについて説明する。ホストインターフェイス１５１は外部バスを介してアクセスモジュール２００Ｃに接続されている。ホストインターフェイス１５１はアクセスモジュール２００Ｃから楽音データの読み出し指示情報を受信するとともに、不揮発性メモリバンク１１０～１１３からバッファ部１５２に読み出された楽音データをアクセスモジュール２００Ｃに転送するブロックである。この読み出し機能については第１の実施の形態と同様である。また読み書き部１５０Ｃは不揮発性記憶モジュール１００Ｃにユーザが入力した楽音データをファイルとして書き込むための書き込み機能を有している。
　ホストインターフェイス１５１は内部にレジスタ１５１ａを含む。図３０はレジスタ１５１ａを示すメモリマップである。レジスタ１５１ａは３２チャンネル分について、ＬＳＮと読み出し指示受信フラグＲＲ、リードコマンド発行フラグＲＣ、及びデータ転送完了フラグＴＥを有している。レジスタ１５１ａはある読み出し指示情報に対応した楽音データの読み出し前に、該読み出し指示情報の次の読み出し指示情報をレジスタに保持するものである。読み出し指示受信フラグＲＲ（以下、ＲＲという）は、アクセスモジュール２００Ｃから読み出し指示情報が転送されない間は値０であり、指示情報が転送されれば１となるフラグである。リードコマンド発行フラグＲＣ（以下、ＲＣという）は、リードコマンドを不揮発性メモリバンクに出力するようにメモリインターフェイス１５３に指示したときに立てられるフラグである。データ転送完了フラグＴＥ（以下、ＴＥという）は、各不揮発性メモリのＩＯレジスタからバッファ部１５２へデータの転送が完了したときに立てられるフラグであり、バッファ部１５２に更にデータを書き込めるかどうかを判別するために用いられる。
　次にバッファ部１５２の構成を図３１に示す。バッファ部１５２は不揮発性メモリバンク１１０～１１３から読み出された楽音データや不揮発性メモリバンク１１０～１１３に書き込むべき楽音データを一時的に保持するブロックである。バッファ部１５２は４ｋＢｙｔｅのシングルポートＲＡＭ１５２ａ，１５２ｂと、ＲＡＭ切り替え回路１５２ｃを含んでいる。ＲＡＭ切り替え回路１５２ｃは、ＲＡＭ切り替え端子１５２ｄが値０のときに、メモリインターフェイス（ＩＦ）１５３からの入力をシングルポートＲＡＭ１５２ａの入出力ポートに接続し、ホストインターフェイス（ＩＦ）１５１への出力をシングルポートＲＡＭ１５２ｂの入出力ポートに接続する。一方、ＲＡＭ切り替え端子１５２ｄが値１のときに、メモリインターフェイス１５３の入出力端をシングルポートＲＡＭ１５２ｂの入出力ポートに接続し、ホストインターフェイス１５１の入出力端をシングルポートＲＡＭ１５２ａの入出力ポートに接続する。ＲＡＭ切り替え端子１５２ｄはＣＰＵ部１５４によってトグル制御される。
　尚、それぞれのシングルポートＲＡＭ１５２ａ，１５２ｂにおいて、楽音データのバッファリングとして使用されるサイズは５１２Ｂｙｔｅである。但し汎用性を考慮してページのデータ領域のサイズと同じ４ｋＢｙｔｅとしている。
　メモリインターフェイス１５３は、メモリバスを介して不揮発性メモリバンク１１０～１１３に接続され、ＣＰＵ部１５４の指示により、不揮発性メモリバンク１１０～１１３に記憶された楽音データをバッファ部１５２に読み出したり、バッファ部１５２のデータを不揮発性メモリバンク１１０～１１３に書き込むものである。メモリインターフェイス１５３はチャンネル番号ＣＨＮに対応する２ビットのバンクセレクトをデコードし、不揮発性メモリバンク１１０～１１３を選択するための４本のＣＥ信号（チップイネーブル信号）を生成し、メモリバスを介して不揮発性メモリバンク１１０～１１３それぞれ独立にＣＥ信号を与える。
　またメモリインターフェイス１５３は不揮発性メモリバンク１１０～１１３の各々について、データレディフラグＤＲＦとアクセスフラグＡＦを管理している。データレディフラグＤＲＦはビジー信号が値１から値０に変化した時に値１にセットされ、Ｉ／Ｏレジスタからバッファ部１５２に楽音データ５１２Ｂｙｔｅ分を転送し終えた時点で値０になるフラグである。アクセスフラグＡＦは各メモリバンク１１０～１１３毎にアクセスされているかどうかを示すフラグである。
　ＣＰＵ部１５４はホストインターフェイス１５１、バッファ部１５２、メモリインターフェイス１５３、アドレス管理部１５５に接続されており、データ読み書き部１５０Ｃ全体を制御するブロックである。
　アドレス管理部１５５は論理アドレスと物理アドレスを変換する機能を有し、楽音データなどの書き込み中に物理ブロックが不良ブロックになる場合に物理ブロックを変更したりウェアレベリングを実行するものである。アドレス管理部１５５は内部にＲＡＭを持ち、ＲＡＭに論理物理変換テーブルを保持している。
　次にアクセスモジュール２００Ｃの各ブロックについて、図２６Ｂを用いて詳細に説明する。演奏データは、外部のマスターキーボード３００の打鍵などの操作に応じて生成され、入出力部２１０Ｃを介してＣＰＵ部２３０Ｃに取り込まれる。またアクセスモジュール２００Ｃには、インターネット３１０が接続されており、ユーザによるダウンロードの指示に応じて必要なデータをダウンロードできるものとする。入出力部２１０Ｃはマスターキーボード３００から演奏データを入力するための端子と、信号処理部２２０が生成した楽音をデジタル－アナログ変換するＤＡコンバータと、該変換後の楽音を増幅するアンプ部、及びその出力を外部に出力するためのラインアウト端子を含む。
　信号処理部２２０は、ＣＰＵ部２３０Ｃから供給された最大で３２チャンネル分の楽音データの補間演算やレベル制御を行った後に、発音チャンネルのミキシングや、リバーブなどのエフェクト処理を行うことにより楽音を生成するブロックである。信号処理部２２０はデジタルシグナルプロセッサ（以下、ＤＳＰという）、該ＤＳＰのプログラムを格納したＲＯＭ、及びエフェクタ処理に必要な遅延素子のために、あるいはパラメータを一時記憶するために必要なＲＡＭなどによって構成される。
　ＣＰＵ部２３０Ｃは、入出力部２１０Ｃが受信した演奏データについてチャンネルアサイン処理を行い、ドライバ部２５０を介して読み出し指示情報を不揮発性記憶モジュール１００Ｃに転送するとともに、不揮発性記憶モジュール１００Ｃから読み出した楽音データと、演奏データの一部を信号処理部２２０に供給するブロックである。
　ＣＰＵ部２３０Ｃに含まれる楽音データバッファ２３１、チャンネルアサインテーブル２３２、演奏データバッファ２３４、転送監視部２３５については第１の実施の形態と同様であり、詳細を省略する。
　図３２は、ＣＰＵ部２３０Ｃに保持されているＮＮテーブル２３３Ｃを示す説明図である。ＮＮテーブルとは、ノートナンバーＮＮと、該ＮＮに対応する楽音データを記憶したクラスタ番号との関係を示すテーブルである。
　ＣＰＵ部２３０Ｃ内のファイルシステム部２３６は、楽音データをファイルとして管理するためのものである。尚、ファイルシステム部２３６の詳細については後述する。
　ＣＰＵ部２３０Ｃ内の多重化部２３７は、楽音データをファイルとして書き込む際に楽音データを多重化するものである。尚、多重化部２３７の詳細については後述する。
　［初期状態］
　まず、不揮発性記憶モジュール１００Ｃの出荷前において、メーカー側で処理する初期化の内容について説明する。
　メーカー側の書き込み装置、例えばＦＡＴファイルシステムに準拠するパソコンなどの装置が、不揮発性記憶モジュール１００Ｃを物理フォーマットする。その後書き込み装置により、図２７Ａに示すように論理アドレス空間における管理情報領域（ＣＬ０，ＣＬ１）には、ＦＡＴテーブルやルートディレクトエントリなどの管理情報をアロケートし、クラスタＣＬ２以降の通常領域には楽音データをアロケートする。
　ここで図２７Ａ、図２７Ｂに示すように、不揮発性メモリバンク１１０のＰＢ０のＰ０はＬＳ０～７に対応し、不揮発性メモリバンク１１１のＰＢ０のＰ０はＬＳ８～１５に対応する。同様に、不揮発性メモリバンク１１２のＰＢ０のＰ０はＬＳ１６～２３に対応し、不揮発性メモリバンク１１３のＰＢ０のＰ０はＬＳ２４～３１に対応する。この関係は、図２９に示すＬＳＮ，ＰＳＮのビットフォーマットに従う。
　次に楽音データは先頭論理アドレスから４ＭＢｙｔｅオフセットを加えたクラスタ（ＣＬ１２８）から最低音の音名（Ａ-1）から順番にアロケートするものとする。
　このアロケートにより、不揮発性メモリバンク１１０～１１３のＰＢ０のＰ０～Ｐ３のエリアに管理情報が書き込まれ、ＰＢ１以降に楽音データが書き込まれる。該楽音データの先頭アドレスであるＣＬ１２８やファイル名、あるいは該楽音データが記憶された時刻情報などはファイルエントリ（ＦＥ）に保持される。このファイルエントリ（ＦＥ）は図２７Ａに示すようにＣＬ２の先頭の５１２Ｂｙｔｅにアロケートされ、物理空間上では図２７Ｂに示すように不揮発性メモリバンク１１０のＰＢ０のＰ４に書き込まれる。
　ファイルエントリの論理アドレスは、管理情報内のルートディレクトリエントリから辿れるようになっている。なお以下では説明を簡単にするため、論物変換処理は行わない。すなわち図２９におけるＬＳＮのｂ２２～ｂ１３とＰＳＮのｂ２０～ｂ１１は一対一に対応しているものとする。なおＦＡＴファイルシステムは一般的な技術であるので詳細説明は省略する。
　本実施の形態では、ピアノの楽音データを４４．１ｋＨｚのサンプリング周波数でデジタル録音した場合において、各音高毎に約４０秒分の楽音データを圧縮せずに不揮発性モジュール１１０に記録する。このデータについては第１の実施の形態と同様である。
　ここでは最強タッチと最弱タッチの２種類について、あらかじめデジタル録音したピアノの楽音データを、図２７Ｂに示すように不揮発性メモリバンク１１０の物理ブロックＰＢ１～ＰＢ７０４に、ピアノの最低音から最高音に至る８８鍵分の楽音データを昇順に書き込む。不揮発性メモリバンク１１１～１１３にも夫々同一のデータを同様に書き込む。これによって同一のデータを４つの並列化された不揮発性メモリバンクに多重化して記録する。例えば、図２７Ｂにおいて、各不揮発性メモリバンクのＰＢ１のＰ０に書き込まれるデータＬＳ８１９２～ＬＳ８１９９と、ＬＳ８２００～ＬＳ８２０７と、ＬＳ８２０８～ＬＳ８２１５と、ＬＳ８２１６～ＬＳ８２２３とは同じものである。
　各メモリバンクのＰＢ１～ＰＢ８には、ピアノの最低音のデータが記録され、ＰＢ１のＰ０から昇順に打鍵直後の先頭サンプル（ｓ０）から順番に最後尾サンプル（ｓ１７６３９９９）までの１７６４０００サンプル分の楽音データが記憶されている。但し図２８に示すように、５１２Ｂｙｔｅ単位で、最弱タッチと最強タッチの２種類の楽音データが組となって書き込まれる。楽音データの１サンプルを示すビットフォーマットは第１の実施の形態で説明した図１０と同様である。
　論理アドレスと物理アドレスは図２９に示す通り、論物変換が行われる。尚、簡単のため、全ての物理ブロックは正常なブロックであるとする。但し、初期不良ブロックがある場合は、論物変換の手法により該初期不良ブロックを使用しないようにすればよい。アドレス管理部１５５によって管理される論物変換テーブル（図中でＣＴとする）は不揮発性メモリバンク１１０のＰＢ１０２３に保持される。論物変換は一般的な技術であるので詳細な説明を省略する。
　更に初期化の際には、図２７Ｂに示すように不揮発性メモリバンク１１３の物理ブロックＰＢ１０２２の最終ページには、不揮発性記憶モジュール１００Ｃに記録されているピアノの楽音データの特性情報（以下、記録データ特性情報といい、図中でＲＤＩとする）を書き込み、物理ブロックＰＢ１０２３の最終ページには不揮発性記憶モジュール１００Ｃのメモリ構成に係る情報（以下、メモリ構成情報といい、図中でＭＳＩとする）を書き込んでおく。記録データ特性情報、
メモリ構成情報についても第１の実施の形態と同様である。
　以上のように構成された、本発明の第３の実施の形態における楽音生成システムの動作について説明する。
　［電源立ち上げ時の初期化処理］
アクセスモジュール２００Ｃ及び不揮発性記憶モジュール１００Ｃの電源立ち上げ後、夫々初期化処理を開始する。ＣＰＵ部１５４の通常処理、及びその割り込み処理については第１の実施の形態とほぼ同様であるので、図１３Ａ，図１３Ｂのフローチャートを用いて説明する。
　不揮発性記憶モジュール１００ＣのＣＰＵ部１５４は、図１３Ａのフローチャートに示すように、Ｓ１００において初期化処理を行う。初期化処理では、バッファ部１５２内のシングルポートＲＡＭ１５２ａと１５２ｂ及びホストインターフェイス１５１のレジスタ１５１ａをクリアする。またアドレス管理部１５５が不揮発性メモリバンク１１０のＰＢ１０２３に記憶された論物変換テーブルを内部のＲＡＭに読み出す。論物変換テーブルの読み出しが完了した時点で、不揮発性記憶モジュール１００Ｃはアクセスモジュール２００Ｃに対してアクセス許可を通知する。その後、ホストインターフェイス１５１を介して、初期化が完了したことを通知する。
　一方、アクセスモジュール２００ＣのＣＰＵ部２３０Ｃは図１４Ａのフローチャートに示すように、Ｓ２００において初期化処理を行う。初期化処理では、ＣＰＵ部２３０Ｃは、不揮発性メモリバンク１１０～１１３のＰＢ０に記憶されたＦＡＴテーブルやファイルエントリをファイルシステム部２３６に読み出し、ファイルシステム部２３６は、既に不揮発性記憶モジュール１００Ｃに記憶されている楽音データの開始クラスタ番号（ＣＬ１２８）を認識する。
　さらに、その後、アクセスモジュール２００Ｃは不揮発性記憶モジュール１００Ｃに対して、記録データ特性情報とメモリ構成情報の読み出し指示情報を転送する。これによりＣＰＵ部２３０Ｃは不揮発性メモリバンク１１３のＰＢ１０２２に記憶された記録データ特性情報、及びＰＢ１０２３に記憶されたメモリ構成情報を読み出す。図３３Ａはメモリ構成情報を読み出すための読み出し指示情報を示す。尚、図３３Ａにおいて、ｂ２７～ｂ２３はメモリ構成情報識別コードを示す。＊はどのような値であっても構わないことを表す記号である。また初期化処理では、ＣＰＵ部２３０Ｃは信号処理部２２０のリセットや、楽音データバッファ２３１内のデュアルポートＲＡＭ２３１ａ，２３１ｂのクリアを行う。信号処理部２２０のリセットにより、信号処理部２２０は内部のＤＳＰのプログラムカウンタのカウントアップを開始する。また初期化処理では、ＣＰＵ部２３０Ｃは第１の実施の形態と同様にチャンネルアサインテーブル２３２の初期設定を行う。
　ＣＰＵ部２３０Ｃは、図１１に示す記録データ特性情報を取得すると、サンプリング周期（２２．７μｓ）を信号処理部２２０内のタイマーにセットし、１サンプリング時間の信号処理のタイムスロットの１周期を決定する。このタイマーは信号処理部２２０内のＤＳＰの１周期を制御するためのタイマーとして機能する。ＣＰＵ部２３０Ｃは記録データ特性情報内の１サンプル容量（２Ｂｙｔｅ）とフラグ割り当てビット（ｂ０）を信号処理部２２０内のＲＡＭのパラメータとして書き込み、楽音データが図１０に示すビットフォーマットのどのビット位置に相当するかを決定するためのパラメータとして使用する。
　また、ＣＰＵ部２３０Ｃは記録データ特性情報内の最大発音チャンネル数（３２ＣＨ）によって、チャンネルアサインテーブル２３２のチャンネル枠を決定するとともに、信号処理部２２０のタイムスロットのチャンネル数を決定する。また、信号処理部２２０はリバーブとコーラスによりエフェクト処理を決定する。図示の場合にはエフェクト処理としてリバーブのみを行うことを決定する。
　さらに、ＣＰＵ部２３０Ｃは、図１２に示すメモリ構成情報を取得すると、第１の実施の形態と同様にバス数（１）と１バスあたりのメモリバンク数（４）に基づき、式（５）を実行することにより並列数を求める。こうして求めた並列数によりＬＳＮのビットフォーマットが決まる。本実施の形態においては、並列数が値４であるので、バンクセレクトのビット数は２となり、ＬＳＮのビットフォーマットは図２９に示すとおりとなる。また例えば並列数が値２の場合には、バンクセレクトに割り当てられるビット数は１（ｂ３）となり、それに伴いページ番号はｂ１１～ｂ４にＰＢＮはｂ２１～ｂ１２に割り当てられることとなる。
　ＣＨＮとバンクセレクトとの関係は、式（６）によって与えられる。
本実施の形態においては、並列数が値４であるので、ＣＨＮとバンクセレクトとの関係は下記（ａ）～（ｂ）に示す４通りとなる。
（ａ）ＣＨ０、４、８、１２、１６、２０、２４、２８
・・・バンクセレクト＝０（不揮発性メモリバンク１１０）
（ｂ）ＣＨ１、５、９、１３、１７、２１、２５、２９
・・・バンクセレクト＝１（不揮発性メモリバンク１１１）
（ｃ）ＣＨ２、６、１０、１４、１８、２２、２６、３０
・・・バンクセレクト＝２（不揮発性メモリバンク１１２）
（ｄ）ＣＨ３、７、１１、１５、１９、２３、２７、３１
・・・バンクセレクト＝３（不揮発性メモリバンク１１３）
　ＬＳＮのビットフォーマットは図２９に示すとおりであるので、図２７Ａに示すＬＳ８１９２～ＬＳ８２２３におけるＬＳＮとＣＨＮとの関係は、下記（ｅ）～（ｈ）に示すものとなる。
（ｅ）ＣＨ０、４、８、１２、１６、２０、２４、２８
・・・ＬＳ８１９２～ＬＳ８１９９
（ｆ）ＣＨ１、５、９、１３、１７、２１、２５、２９
・・・ＬＳ８２００～ＬＳ８２０７
（ｇ）ＣＨ２、６、１０、１４、１８、２２、２６、３０
・・・ＬＳ８２０８～ＬＳ８２１５
（ｈ）ＣＨ３、７、１１、１５、１９、２３、２７、３１
・・・ＬＳ８２１６～ＬＳ８２２３
　ＣＰＵ部２３０Ｃは、図１２に示すメモリ構成情報の中のセクタサイズ（５１２Ｂｙｔｅ）を参照し、不揮発性記憶モジュール１００Ｃからのデータの読み出し単位のサイズを５１２Ｂｙｔｅとして管理する。また式（７）を実行することにより、セクタ毎の総サンプル数（以下、ｕｓｎという）を決定する。本実施の形態においては、セクタサイズが５１２Ｂｙｔｅ、１サンプルサイズが２Ｂｙｔｅ、タッチ数が２であるので、ｕｓｎ＝１２８サンプルとなる。
　さらにＣＰＵ部２３０Ｃは、図１１に示す記録データ特性情報の中の１ノートあたりの占有容量と、メモリ構成情報の中のページサイズと１物理ブロックあたりのページ数ＴＰＮ（この場合は２５６）に基づき、式（８）を実行することにより、１ノートあたり必要な物理ブロック数を算出する。そして、ファイルシステム部２３６がファイルエントリから抽出した楽音データの開始クラスタ（ＣＬ１２８）に基づき、最低音Ａ-1から最高音Ｃ7まで夫々のノートに対応するＰＢＮを決定し、図３２に示すＮＮテーブル２３３Ｃを生成する。
　以上メインルーチンにおいて、記録データ特性情報とメモリ構成情報を読み出し、各種パラメータの設定処理によってＣＰＵ部２３０Ｃは初期化処理（Ｓ２００）を終える。そして通常動作処理Ｓ２０１に移行し、割り込みをイネーブルにして外部のマスターキーボード３００からの演奏データを受付ける。
　［通常動作時の処理］
（１）全体的な動作説明
演奏データの入力から楽音の生成に至る全体的な動作については第１の実施の形態と同様であり、説明を省略する。マスターキーボード３００の演奏操作がなされると、図１４Ｂに示す割り込みルーチンが起動される。この割り込み処理の相違点について説明する。
　マスターキーボードから転送される演奏データは、図１６に示す第１の実施の形態と同様のビットフォーマットである。演奏データには、打鍵に応じて生成される打鍵データと、ペダルデータの２種類がある。それらのデータはｂ１５の値によって識別される。
　ＫＯＮが値１の場合即ち打鍵の場合は、チャンネルアサインテーブル２３２内において空きチャンネルがあるかどうかを調べる（Ｓ２２７）。具体的には、ＣＨ０から昇順に値０の発音中フラグＳＯＮがあるかどうかを調べ、あれば最初に見つかったチャンネルに該演奏データをアサインする（Ｓ２２９）。
　さて、チャンネルアサイン処理の後、不揮発性記憶モジュール１００Ｃに対して図３３に示す楽音データの読み出し指示情報を転送する。読み出し指示情報は以下の手順で求められる。
（ａ）打鍵データのＮＮに基づきＮＮテーブル２３３Ｃを参照し、先頭ＣＬＮを求める。
（ｂ）先頭ＣＬＮとＳＣより式（１８）に基づき、仮ＬＳＮを求める。
仮ＬＳＮ＝（先頭ＣＬＮ＜＜６）＋［｛（ＳＣ＆０ｘＦＦＥ８）＜＜２｝｜
　（ＳＣ＆０ｘ０００７）］　・・・（１８）
但し仮ＬＳＮはバンクセレクトが未確定の場合のＬＳＮであり、この場合には（ｂ４、ｂ３）の値を０とする。また、＆は論理積をとる演算子、｜は論理和をとる演算子、＜＜は左にビットシフトする演算子である。尚、“０ｘ”は１６進数を表す記号である。尚式（１８）においてＮＮテーブルの先頭のＣＬＮを６ビットシフトすることによって図２９に示すｂ５～２２までの論理ブロック番号ＬＳＮとすることができる。またセクタカウントＳＣのｂ０～ｂ２をマスクして２ビットシフトさせることによってページ番号とすることができる。更にセクタカウントの下位３ビットを加えることによって仮ＬＳＮが得られる。
（ｃ）アサイン先のＣＨＮと前述した式（６）によりバンクセレクトを求める。
（ｄ）前述した仮ＬＳＮとバンクセレクトから式（１０）によりＬＳＮを求める。
（ｅ）ＣＨＮをｂ２７～２３に割り付ける。
　このようにして、読み出し先のＬＳＮを決定し、図３３Ｂに示すフォーマットにて不揮発性記憶モジュール２００に読み出し指示情報を転送し、所望の楽音データを読み出す（Ｓ２３０）。
　Ｓ２３０の読み出し指示に従って、不揮発性記憶モジュール１００Ｃから読み出された楽音データは、アクセスモジュール２００Ｃに転送される。以下の処理は第１の実施の形態と同様である。
　次に、信号処理部２２０の動作、図１４ＡのＣＰＵ部２３０Ｃのメインルーチンについても第１の実施の形態と同様であるので、説明を省略する。
　更に発音遅延時間についても、離散的な打鍵の場合、集中的な打鍵の場合、急速消音の後に集中的な打鍵を行う場合のいずれの場合も図２４Ａ～図２４Ｃのタイムチャートに示すように、発音遅延時間の許容範囲である１ｍ秒より短い値である。従って本実施の形態の楽音生成システムは、電子楽器などの楽音生成システムとして適用できる。
　次にアクセスモジュールの楽音データ書き込み処理について図３４を中心に説明する。図３４は、アクセスモジュール２００Ｃの楽音データ書き込み処理を示すフローチャートである。
　まず、楽音データの書き込みに先立って、アクセスモジュール２００Ｃが不揮発性記憶モジュール１００Ｃに記憶されているデータを消去すべく、物理フォーマットを行う（Ｓ５００）。図３５はインターネット３１０から取得した楽音データのファイルアロケーションを示す説明図である。物理フォーマットにより、ファイルシステム部２３６は論理アドレス空間が一旦論理消去され、ドライバ部２５０を介して不揮発性記憶モジュール１００Ｃに消去指示を転送する。なお消去指示の仕様に係る詳細説明は省略する。
　ここで、簡単のため図２９におけるＬＳＮのｂ２２～ｂ１３とＰＳＮのｂ２０～ｂ１１は一対一に対応しているものとする。そうすると、前述した消去指示により不揮発性メモリバンク１１０～１１３のＰＢ０～ＰＢ１０２２は物理消去されることとなる。なお、ＰＢ１０２３は前述した通り、論理アドレスの範囲外であるので物理消去されない。更にＰＢ０～１０２２の物理ブロックが消去されたことを示すＦＡＴテーブル等をＰＢ０に記録する（Ｓ５０１）。
　図３６Ａは、楽音データの書き込み前における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。図３６Ａにおいて、不揮発性メモリバンク１１０～１１３のＰＢ０には、前述した物理フォーマット（Ｓ５００）の後の書き込みにより、通常領域が全て論理消去されていたことを管理するためのＦＡＴテーブルなどが記憶されている。それに伴い不揮発性メモリバンク１１０～１１３のＰＢ１～ＰＢ１０２２は全て消去された状態となっている。
　次に不揮発性メモリバンク１１３のＰＢ１０２３に記憶されたメモリ構成情報（ＭＳＩ）を読み出す（Ｓ５０２）。多重化部２３７はメモリ構成情報内のページサイズ（４ｋＢｙｔｅ）を多重化単位サイズとする（Ｓ５０３）。
　次にＣＰＵ部２３０Ｃは、入出力部２１０Ｃを介して入力されたユーザのダウンロード指示に応じて、インターネット３１０から楽音データのダウンロードを開始する（Ｓ５０４）。
　インターネットからダウンロードされる情報は、図３５に示すようにヘッダーと楽音データとからなる形式である。ヘッダーには楽音データ長や記録データ特性情報ＲＤＩなどが含まれる。記録データ特性情報をＣＬ１３０９４３の最後尾のＬＳＮにアロケートするとともに（Ｓ５０５）、ドライバ部２５０を介して書き込み指示情報により記録データ特性情報を書き込む（Ｓ５０６）。
　不揮発性記憶モジュール１００Ｃは、転送された記録データ特性情報をデータ読み書き部１５０Ｃによって、不揮発性メモリバンク１１３のＰＢ１０２２のＰ２５５の最後尾のＰＳＮに書き込む。
　なおデータ読み書き部１５０Ｃによる書き込みにおいて、書き込み先の物理ブロックが不良ブロックになった場合は、アドレス管理部１５５が他の空き物理ブロックをサーチし、該空きブロックに書き込み直すとともに、該空きブロックを論物変換テーブルに登録することとなる。このような物理ブロックの代替は不揮発性メモリバンク１１０～１１３毎に行われるものである。すなわち異なる不揮発性メモリバンク間で物理ブロックの代替は行われないものとする。
　次にＣＰＵ部２３０Ｃの多重化部２３７は、図３５に示すように、多重化単位サイズ（４ｋＢｙｔｅ）毎に並列数（４並列）分、楽音データを論理アドレス空間に多重化してアロケートする（Ｓ５０７）。そして多重化部２３７は多重化した楽音データをファイルシステム部２３６に渡す。ファイルシステム部２３６はこの多重化された楽音データを論理アドレス空間にアロケートする。なお図３５においては、簡単のために楽音データの先頭のアロケート先をＣＬ１２８としたが、空きクラスタであればどこを先頭クラスタとしてもよい。
　前述したアロケートに伴い、ＣＰＵ部２３０Ｃはドライバ部２５０を介して書き込み指示情報により楽音データの書き込みを行う（Ｓ５０８）。図３７は、楽音データの書き込み指示情報を示すビットマップである。
　その後、楽音データと、該楽音データに対応する記録データ特性情報をセットとして１つの楽音データファイルとして登録すべく、ＦＡＴテーブルの書き込みと（Ｓ５０９）、ファイルエントリの書き込みを行う（Ｓ５１０）。
　こうして最低音から最高音までの楽音データを不揮発性メモリバンク１１０～１１３に多重化して書き込むことにより、その記憶状態は図３６Ａに示す状態から図３６Ｂに示す状態に変化する。図３６Ｂは、楽音データの書き込み後における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。図３６Ｂにおいて、楽音データは不揮発性メモリバンク１１０～１１３のＰＢ１～ＰＢ７０４に記憶され、記録データ特性情報は不揮発性メモリバンク１１３のＰＢ１０２２に記憶される。またＦＡＴテーブルやファイルエントリなどの管理情報は、不揮発性メモリバンク１１０～１１３のＰＢ０に記憶されたものから更新されるため、その他の空き物理ブロックの中で不揮発性メモリバンク１１０～１１３のＰＢ７０５に記憶される。なお空き物理ブロックであれば、ＰＢ７０５に限定されることはない。
　以上のように、アクセスモジュール２００Ｃが、インターネットなどから取得した楽音データを、メモリ構成情報に基づいて論理アドレス空間上に多重化してアロケートし、さらに該アロケートに伴い不揮発性記憶モジュールに楽音データを書き込むようにした。こうして得られた楽音データを保持する不揮発性記憶モジュールをアクセスモジュール２００Ｃに接続する。そしてマスターキーボード３００の打鍵に応じて発音させることにより、簡単に音色の更新ができる。
　また不揮発性記憶モジュールに記憶された楽音データはファイルシステム部２３６によって楽音データファイルとして管理されるので、同じファイルシステム（ＦＡＴファイルシステム）に基づくパーソナルコンピュータなどの装置で管理したり編集したりすることができる。また他の記録装置や記録媒体などへのコピーも容易に行うことができる。
　なお、楽音データを不揮発性メモリバンク１１０～１１３に書き込む際に、不良ブロックが発生した場合は、適宜アドレス管理部１５５によって論物変換を行い、空きの良ブロックに書き込み直せばよい。
　なお、アクセスモジュール２００Ｃが不揮発性記憶モジュール１００Ｃに書き込む楽音データをインターネット３１０から取得したが、パーソナルコンピュータなど他の装置から取得するようにしても構わない。
　さらに、第３の実施の形態における楽音生成システムの楽音生成については第１の実施の形態による楽音生成システムと同様の効果がある。またこの楽音生成システムは汎用的なＦＡＴファイルシステムに基づいたシステムであるので、アクセスモジュールによって楽音データを書き込むことができる。従ってユーザが好みに応じて書き換えた楽音データを用いることができるので、汎用性の高いシステムであると言える。
　（第４の実施の形態）
　次に本発明の第４の実施の形態におけるデータ書き込みシステムについて、図３８を用いて説明する。本実施の形態のデータ書き込みシステムは、データ書き込みモジュール４００Ａと不揮発性記憶モジュール１００Ｃとから構成される。不揮発性記憶モジュール１００Ｃは、前述した第３の実施の形態における不揮発性記憶モジュール１００Ｃと同じものである。データ書き込みモジュール４００Ａは第３の実施の形態のアクセスモジュール２００Ｃのデータ書き込みのための機能を抽出したもので、図３８に示すように、入出力部４１０、ＣＰＵ部４２０、ドライバ部４３０を含む。ＣＰＵ部４２０は第３の実施の形態のファイルシステム部２３６、及び多重化部２３７を含む。なおデータ書き込みモジュール４００Ａにはインターネット３１０が接続されており、ユーザによるダウンロードの指示に応じて必要なデータをダウンロードできるものとする。データ書き込みモジュール４００Ａは第３の実施の形態のアクセスモジュール２００Ｃのデータ書き込み処理を実行するので、詳細な説明を省略する。
　またデータ書き込みモジュール４００Ａはパーソナルコンピュータであってもよく、パーソナルコンピュータなどに組み込まれたモジュールであってもよい。
　（第５の実施の形態）
　図３９Ａ，図３９Ｂは、本発明の第５の実施の形態における楽音生成システムを示すブロック図である。楽音生成システムは、図３９Ａに示す不揮発性記憶モジュール１００Ｅと図３９Ｂに示すアクセスモジュール２００Ｅとを含んで構成される。不揮発性記憶モジュール１００Ｅは、並列に設けられた４つの不揮発性メモリバンク１１０～１１３と、データ読み書き部１５０Ｅを含む。データ読み書き部１５０Ｅはホストインターフェイス１５１Ｅ、バッファ部１５２、メモリインターフェイス１５３、ＣＰＵ部１５４、アドレス管理部１５５及びバッファ部１５６を含む。
　アクセスモジュール２００Ｅは、入出力部２１０Ｅ、信号処理部２２０，２２２、ＣＰＵ部２３０Ｅ、ドライバ部２５０を含み、３２チャンネル分の楽音を同時に出力できるようにしたものである。以下、チャンネル番号をＣＨ０～ＣＨ３１とする。ＣＰＵ部２３０Ｅは楽音データバッファ２３１とチャンネルアサインテーブル２３２とＮＮテーブル２３３Ｃと演奏データバッファ２３４、転送監視部２３５、ファイルシステム部２３６、多重化部２３７に加えて、コンテンツ識別部２３８及びオーディオバッファ２３９を含む。
　次に不揮発性記憶モジュール１００Ｅの不揮発性メモリバンク１１０～１１３については前述した第３の実施の形態と同様であり、論理アドレス空間とクラスタ番号ＣＬＮ及び論理セクタ番号ＬＳＮとの関係、論理セクタ番号ＬＳＮとメモリセルアレイ１１０ｂ～１１３ｂ内の構造との関係についても第３の実施の形態と同様である。本実施の形態においても、各不揮発性メモリバンク１１０～１１３のＰＢ１～ＰＢ７０４に楽音データが保持されている。論理空間上でＣＬ９０２４０以降、物理空間上ではＰＢ７０５以降はオーディオデータなどをユーザが多重化せずに書き込むエリアとする。ここで、論理アドレス空間は、ＰＢ０～ＰＢ１０２２までに対応するものとする。すなわちＰＢ１０２３は論理アドレス指定によって読み書きできない領域（以下、システム領域という）である。これはユーザが誤って消去しないようにするためであり、メーカー側が直接物理アドレス指定によって書き込むことが可能である。
　楽音データを記録した各ページ内の記録フォーマットは図２８と同様であり、論理セクタ番号ＬＳＮと物理セクタ番号ＰＳＮとの対応関係についても図２９と同様である。
　次にデータ読み書き部１５０Ｅについて説明する。ホストインターフェイス１５１Ｅは外部バスを介してアクセスモジュール２００Ｅに接続されている。ホストインターフェイス１５１Ｅはアクセスモジュール２００Ｅから楽音データの読み出し指示情報を受信するとともに、不揮発性メモリバンク１１０～１１３からバッファ部１５２を介して読み出された楽音データをアクセスモジュール２００Ｅに転送するブロックである。また読み書き部１５０Ｅは不揮発性記憶モジュール１００Ｅにユーザが入力した楽音データをファイルとして書き込むための書き込み機能を有している。
　ホストインターフェイス１５１Ｅは内部にレジスタ１５１ａ，１５１ｂを含む。レジスタ１５１ａについては図３９と同様である。またレジスタ１５１ｂはオーディオデータ用のレジスタであって、読み出し指示情報を受け付けるものである。
　バッファ部１５２、メモリインターフェイス１５３についても第３の実施の形態と同様である。
　ＣＰＵ部１５４はホストインターフェイス１５１Ｅ、バッファ部１５２、メモリインターフェイス１５３、アドレス管理部１５５、バッファ部１５６に接続されており、データ読み書き部１５０Ｅ全体を制御するブロックである。
　アドレス管理部１５５は論理アドレスと物理アドレスを変換する機能を有し、楽音データなどの書き込み中に物理ブロックが不良ブロックになる場合に物理ブロックを変更したりウェアレベリングを実行するものである。アドレス管理部１５５は内部にＲＡＭを持ち、ＲＡＭに論理物理変換テーブルを保持している。
　またバッファ部１５６はオーディオデータを書き込み又は読み出すときに、オーディオデータを一時的に保持するバッファである。
　次にアクセスモジュール２００Ｅの各ブロックについて、図３９Ｂを用いて詳細に説明する。演奏データは、外部のマスターキーボード３００の打鍵などの操作に応じて生成され、入出力部２１０Ｅを介してＣＰＵ部２３０Ｅに取り込まれる。またアクセスモジュール２００Ｅには、インターネット３１０が接続されており、ユーザによるダウンロードの指示に応じて必要なデータをダウンロードできるものとする。入出力部２１０Ｅはマスターキーボード３００から演奏データを入力するための端子と、信号処理部２２０が生成した楽音、及び信号処理部２２２が生成したオーディオデータを夫々デジタル－アナログ変換するＤＡコンバータと、該変換後の楽音を増幅するアンプ部、及びその出力を外部に出力するためのラインアウト端子を含む。また入出力部２１０Ｅはインターネット３１０から楽音データとオーディオデータを取得するとともに楽音と伴奏音（オーディオデータ）を出力するブロックである。
　信号処理部２２０については第３の実施の形態と同様である。また信号処理部２２２は、オーディオデータの再生の際に伸長処理を行うブロックである。なお、伸長処理はオーディオデータの圧縮方式に応じた処理であれば何でも良い。またオーディオデータが非圧縮であれば、特に伸長処理は行わないものとする。
　ＣＰＵ部２３０Ｅは、入出力部２１０Ｅが受信した演奏データについてチャンネルアサイン処理を行い、ドライバ部２５０を介して読み出し指示情報を不揮発性記憶モジュール１００Ｅに転送するとともに、不揮発性記憶モジュール１００Ｅから読み出した楽音データと、演奏データの一部を信号処理部２２０に供給するブロックである。
　ＣＰＵ部２３０Ｅに含まれる楽音データバッファ２３１、チャンネルアサインテーブル２３２、ＮＮテーブル２３３Ｃ、演奏データバッファ２３４、転送監視部２３５、ファイルシステム部２３６、多重化部２３７については、第３の実施の形態と同様である。
　ＣＰＵ部２３０Ｅに含まれるコンテンツ識別部２３８は、外部から与えられるデータが楽音データかオーディオデータかを識別するためのブロックである。
　またＣＰＵ部２３０Ｅ内のオーディオバッファ２３９は、オーディオデータを一時的に保持するためのブロックである。
　以上のように構成された、本発明の第５の実施の形態における楽音生成システムの動作について説明する。
　［初期状態］
　まず、不揮発性記憶モジュール１００Ｅの出荷前において、メーカー側で処理する初期化については第３の実施の形態と同様である。
　［電源立ち上げ時の初期化処理］
アクセスモジュール２００Ｅ及び不揮発性記憶モジュール１００Ｅの電源立ち上げ後、夫々初期化処理を開始する。図４０ＡはＣＰＵ部１５４の通常処理、図４０Ｂ，図４０Ｃはその割り込み処理を示すフローチャートである。
　不揮発性記憶モジュール１００ＥのＣＰＵ部１５４は、図４０Ａのフローチャートに示すように、Ｓ１００において初期化処理を行う。初期化処理では、バッファ部１５２内のシングルポートＲＡＭ１５２ａと１５２ｂ及びホストインターフェイス１５１Ｅのレジスタ１５１ａ，１５１ｂをクリアする。またアドレス管理部１５５が不揮発性メモリバンク１１０のＰＢ１０２３に記憶された論物変換テーブルを内部のＲＡＭに読み出す。論物変換テーブルの読み出しが完了した時点で、不揮発性記憶モジュール１００Ｅはアクセスモジュール２００Ｅに対してアクセス許可を通知する。その後、ホストインターフェイス１５１Ｅを介して、初期化が完了したことを通知する。
　一方、アクセスモジュール２００ＥのＣＰＵ部２３０Ｅは図４１Ａのフローチャートに示すように、Ｓ２００において初期化処理を行う。初期化処理では、ＣＰＵ部２３０Ｅは、不揮発性メモリバンク１１０～１１３のＰＢ０に記憶されたＦＡＴテーブルやファイルエントリをファイルシステム部２３６に読み出し、ファイルシステム部２３６は、既に不揮発性記憶モジュール１００Ｅに記憶されている楽音データの開始クラスタ番号（ＣＬ１２８）を認識する。
　さらに、その後、アクセスモジュール２００Ｅは不揮発性記憶モジュール１００Ｅに対して、記録データ特性情報とメモリ構成情報の読み出し指示情報を転送する。これによりＣＰＵ部２３０Ｅは不揮発性メモリバンク１１３のＰＢ１０２２に記憶された記録データ特性情報、及びＰＢ１０２３に記憶されたメモリ構成情報を読み出す。図４２Ａはメモリ構成情報を読み出すための読み出し指示情報を示す。尚、図４２Ａにおいて、ｂ２７～ｂ２３はメモリ構成情報識別コードを示す。＊はどのような値であっても構わないことを表す記号である。また初期化処理では、ＣＰＵ部２３０Ｅは信号処理部２２０のリセットや、楽音データバッファ２３１内のデュアルポートＲＡＭ２３１ａ，２３１ｂのクリアを行う。信号処理部２２０のリセットにより、信号処理部２２０は内部のＤＳＰのプログラムカウンタのカウントアップを開始する。また初期化処理では、ＣＰＵ部２３０Ｅはチャンネルアサインテーブル２３２の初期設定を行う。
（１）ＳＯＮを値０、即ちＣＨ０～３１を空きチャンネルに設定
（２）ＫＯＮ、ＰＤ、ＮＮ、ＴＰ、ＬＤ、Ｆ、ＳＣ、ＷＥ、ＤＱ、Ｍ、Ｄを値０に設定
（３）ＥＥを値１に設定
　ＣＰＵ部２３０Ｅは、図１１に示す記録データ特性情報を取得すると、サンプリング周期（２２．７μｓ）を信号処理部２２０内のタイマーにセットし、１サンプリング時間の信号処理のタイムスロットの１周期を決定する。このタイマーは信号処理部２２０内のＤＳＰの１周期を制御するためのタイマーとして機能する。ＣＰＵ部２３０Ｅは記録データ特性情報内の１サンプル容量（２Ｂｙｔｅ）とフラグ割り当てビット（ｂ０）を信号処理部２２０内のＲＡＭのパラメータとして書き込み、楽音データが図１０に示すビットフォーマットのどのビット位置に相当するかを決定するためのパラメータとして使用する。
　また、ＣＰＵ部２３０Ｅは記録データ特性情報内の最大発音チャンネル数（３２ＣＨ）によって、チャンネルアサインテーブル２３２のチャンネル枠を決定するとともに、信号処理部２２０のタイムスロットのチャンネル数を決定する。また、信号処理部２２０はリバーブとコーラスによりエフェクト処理を決定する。図示の場合にはエフェクト処理としてリバーブのみを行うことを決定する。
　さらに、ＣＰＵ部２３０Ｅは、図１２に示すメモリ構成情報を取得すると、バス数（１）と１バスあたりのメモリバンク数（４）に基づき、式（５）を実行することにより並列数を求める。求めた並列数によりＬＳＮのビットフォーマットが決まる。本実施の形態においては、並列数が値４であるので、バンクセレクトのビット数は２となり、ＬＳＮのビットフォーマットは図２９に示すとおりとなる。また例えば並列数が値２の場合には、バンクセレクトに割り当てられるビット数は１（ｂ３）となり、それに伴いページ番号はｂ１１～ｂ４にＰＢＮはｂ２１～ｂ１２に割り当てられることとなる。
　ＣＨＮとバンクセレクトとの関係は、式（６）によって与えられる。本実施の形態においては、並列数が値４であるので、ＣＨＮとバンクセレクトとの関係は下記（ａ）～（ｂ）に示す４通りとなる。
（ａ）ＣＨ０、４、８、１２、１６、２０、２４、２８
・・・バンクセレクト＝０（不揮発性メモリバンク１１０）
（ｂ）ＣＨ１、５、９、１３、１７、２１、２５、２９
・・・バンクセレクト＝１（不揮発性メモリバンク１１１）
（ｃ）ＣＨ２、６、１０、１４、１８、２２、２６、３０
・・・バンクセレクト＝２（不揮発性メモリバンク１１２）
（ｄ）ＣＨ３、７、１１、１５、１９、２３、２７、３１
・・・バンクセレクト＝３（不揮発性メモリバンク１１３）
　ＬＳＮのビットフォーマットは図２９に示すとおりであるので、図２７Ａに示すＬＳ８１９２～ＬＳ８２２３におけるＬＳＮとＣＨＮとの関係は、下記（ｅ）～（ｈ）に示すものとなる。
（ｅ）ＣＨ０、４、８、１２、１６、２０、２４、２８
・・・ＬＳ８１９２～ＬＳ８１９９
（ｆ）ＣＨ１、５、９、１３、１７、２１、２５、２９
・・・ＬＳ８２００～ＬＳ８２０７
（ｇ）ＣＨ２、６、１０、１４、１８、２２、２６、３０
・・・ＬＳ８２０８～ＬＳ８２１５
（ｈ）ＣＨ３、７、１１、１５、１９、２３、２７、３１
・・・ＬＳ８２１６～ＬＳ８２２３
　ＣＰＵ部２３０Ｅは、図１２に示すメモリ構成情報の中のセクタサイズ（５１２Ｂｙｔｅ）を参照し、不揮発性記憶モジュール１００Ｅからのデータの読み出し単位のサイズを５１２Ｂｙｔｅとして管理する。また式（７）を実行することにより、セクタ毎の総サンプル数（以下、ｕｓｎという）を決定する。本実施の形態においては、セクタサイズが５１２Ｂｙｔｅ、１サンプルサイズが２Ｂｙｔｅ、タッチ数が２であるので、ｕｓｎ＝１２８サンプルとなる。
　さらにＣＰＵ部２３０Ｅは、図１１に示す記録データ特性情報の中の１ノートあたりの占有容量と、メモリ構成情報の中のページサイズと１物理ブロックあたりのページ数ＴＰＮ（この場合は２５６）に基づき、式（８）を実行することにより、１ノートあたり必要な物理ブロック数を算出する。そして、ファイルシステム部２３６がファイルエントリから抽出した楽音データの開始クラスタ（ＣＬ１２８）に基づき、最低音Ａ-1から最高音Ｃ7まで夫々のノートに対応するＰＢＮを決定し、図３２に示すＮＮテーブル２３３Ｃを生成する。
　以上メインルーチンにおいて、記録データ特性情報とメモリ構成情報を読み出し、各種パラメータの設定処理によってＣＰＵ部２３０Ｅは初期化処理（Ｓ２００）を終える。そして通常動作処理Ｓ２０１に移行し、割り込みをイネーブルにして外部のマスターキーボード３００からの演奏データを受付ける。
　［通常動作時の処理］
（１）全体的な動作説明
　演奏データの入力から楽音の生成、及びオーディオデータの読み出しから生成に至る全体的な動作説明を、ＣＰＵ部２３０Ｅのフローチャートを中心に説明する。尚ＣＬＮ９０２４０以降には、既に何らかのオーディオデータが書き込まれているものとして説明する。ＣＰＵ部２３０のフローチャートは、図４１Ａに示すメインルーチンと、図４１Ｂに示す割り込みルーチンの２つのルーチンからなる。割り込みルーチンは、マスターキーボード３００の演奏操作によって演奏データがアクセスモジュール２００Ｅに転送された際に起動されるルーチンである。メインルーチンの処理中にマスターキーボード３００の演奏操作がなされると、即座に割り込みルーチンに移行する。尚、割り込みルーチンは多重割り込みが可能、即ち割り込みルーチン中であっても、次の割り込みを受け付けるものとする。
　まず、通常動作処理Ｓ２０１への移行後、マスターキーボード３００の演奏操作がなされず再生の指示がないとすると、全チャンネルの強制消音フラグＦは値０であり、また読み出し要求フラグＤＱは値０であるので、Ｓ２０２とＳ２０７，Ｓ２１０の分岐はＮｏとなり、Ｓ２０２，Ｓ２０７，Ｓ２１０の分岐処理を永続的に実行することとなる。
　マスターキーボード３００の演奏操作がなされると、図４１Ｂに示す割り込みルーチンが起動される。この割り込み処理については第３の実施の形態と同様であり、詳細な説明を省略する。
　尚アクセスモジュール２００Ｅは読み出し先のＬＳＮを決定すると、図４２Ｂはフォーマットにて不揮発性記憶モジュール２００Ｅに読み出し指示情報を転送し、所望の楽音データを読み出す（Ｓ２３０）。ここでｂ３３～ｂ３０のコンテンツ識別コードにおける００００は楽音データであることを示す。
　また信号処理部２２０の動作についても図１８に示す第１の実施の形態と同様であり、説明を省略する。信号処理部２２０は信号処理を、１サンプリング周期（２２．７μ秒）毎に繰り返して実行する。入出力部２１０ＥのＤＡコンバータは２２．７μ秒毎に処理後の楽音データをデジタル－アナログ変換し、その結果が所望の楽音としてラインアウト端子を介して外部に出力する。該楽音は外部のアンプとスピーカを介してピアノの演奏音が得られる。
　さて、図４１ＡのＣＰＵ部２３０Ｅのメインルーチンの説明に戻り、Ｓ２０２以降の処理について説明する。ＣＰＵ部２３０ＥはＳ２０２においてチャンネルアサインテーブル２３２において全てのチャンネルのＦを調べる。Ｆが値１のチャンネルの中でＥＥが値１のチャンネルがあれば、該チャンネルのＦを値０にクリアし（Ｓ２０３）、該チャンネルにチャンネルアサイン処理を行う（Ｓ２０４）。
　次に楽音データの読み出し指示（Ｓ２０５）と信号処理部２２０の発音制御（Ｓ２０６）を行う。Ｓ２０５とＳ２０６は前述したＳ２３０とＳ２３１と同じ処理である。
　次にＳ２０７において、ＤＱが値１のチャンネルをサーチし、あれば該チャンネルの楽音データの読み出し指示を行う。尚Ｓ２０７やＳ２０２におけるチャンネルアサインテーブル２３２のサーチはＣＨ０から昇順に行う。
　さて図４１Ａに示すメインルーチンにおいて、ＤＱ＝１のチャンネルがなければ再生指示があるかどうかを判別する。マスターキーボード３００の演奏操作の如何に関わらず、ユーザが入出力部２１０Ｅを介して再生指示を行うと（Ｓ２１０）、Ｓ２１１に移行し不揮発性記憶モジュール１００Ｅに対してオーディオデータの読み出し指示情報を転送する。
　次に不揮発性記憶モジュール１００Ｅの楽音データの読み出しについて図４０Ａ，図４０Ｂ及び図４３Ａ，図４３Ｂのフローチャートを中心に説明する。ＣＰＵ部１５４は図４０Ａに示すメインルーチンと図４０Ｂ，図４０Ｃに示す割り込みルーチンの３つのルーチンを実行する。尚該割り込みルーチンは多重割り込みを許可しない。即ち割り込みルーチン処理中に割り込みがあってもマスクされるものとする。
　まず、メインルーチンにおいて、前述した初期化処理（Ｓ１００）の後に、通常処理（Ｓ１０１）に移行する。アクセスモジュール２００Ｅから読み出し指示情報が転送されない間は、レジスタ部１５１ｂでの受信はなく、図３０に示すホストインターフェイス１５１Ｅのレジスタ１５１ａの読み出し指示受信フラグＲＲやリードコマンド発行フラグＲＣは全て値０であるので、Ｓ１０２とＳ１０５，Ｓ１０９の判断分岐処理を実行しつづけることとなる。
　アクセスモジュールからデータの読み出しの指示があればステップＳ１０３に進んでバッファ部１５６にデータの読み出しを指示する。そしてバッファ部１５６に保持されている読み出し要求クラスタに達したかどうかを判別し、このクラスタに達するまで読み出しを繰り返す。次に読み出し要求のクラスタに達すると、ホストインターフェイス１５１Ｅは、図４３ＡのメインルーチンのＳ４３０からＳ４３１に移行する。読み出し指示情報は図４２Ｃに示す通り、コンテンツ識別コードｂ３３～ｂ３０、ｂ２９，ｂ２８の読み出しコード、ｂ２７～ｂ２３のＣＨＮ、及びｂ２２～ｂ０のＬＳＮが含まれている。コンテンツ識別コードは１６種類のコンテンツを識別できる４ビットのコードである。コンテンツ識別コードは値００００（２進数）の時に楽音データの読み出しを表し、値０００１（２進数）の時にオーディオデータの読み出しを表す。音楽データの読み出しの場合にはステップＳ４３２に進んでレジスタ１５１ａへの受信を行う。レジスタ１５１ａに読み出し指示情報のＣＨＮとＬＳＮを保持する。その後、レジスタ１５１ａにおいて、図４２Ｂに示す読み出し指示情報に付与されているＣＨＮに対応するＲＲを値１にセットする（Ｓ４３３）。その後、Ｓ４３０に戻り、ＣＰＵ部１５４のデータ転送指示、即ちバッファ部１５２からアクセスモジュール２００Ｅへのデータ転送指示があるまでＳ４３０をループする。オーディオデータの読み出しの場合にはＳ４３４に進んでレジスタ１５１ｂへの受信を行う。そしてステップＳ４３３に進んでＣＰＵ部１５４にデータの受信を通知する。尚、図３０に示す例は、ＣＨ０～３の読み出し指示がなされ、以降に説明する処理によって各フラグが変化する様子を示した例である。具体的には、ＣＨ０～３の読み出し指示と不揮発性メモリバンク１１０～１１３へのリードコマンドの発行を完了し、不揮発性メモリバンク１１０、１１１からバッファ部１５２への楽音データの転送を完了し、さらにＣＨ０のみ、バッファ部１５２からアクセスモジュール２００Ｅへの楽音データの転送を完了した時点までを表している。この動作によって、レジスタ１５１ａ内の各フラグの値が変化することとなる。
　ＣＰＵ部１５４の処理においては、ＣＨ０～３のＲＲが値１となったので、Ｓ１０２からＳ１０３に移行する。ＣＨ０～３に対応する不揮発性メモリバンク、即ち不揮発性メモリバンク１１０～１１３は、この時点で楽音データの読み出しを行っていないので、アクセスフラグ（値０）がメモリインターフェイス１５３からＣＰＵ部１５４に通知される。ＣＰＵ部１５４は該アクセスフラグ（値０）により対応する不揮発性メモリバンクがアクセス中でないと認識しＳ１０４に移行する。
　Ｓ１０４において、ＣＰＵ部１５４はＣＨ０に対応するリードコマンドを不揮発性メモリバンク１１０に出力するようにメモリインターフェイス１５３に指示する。さらに、レジスタ１５１ａの対応するチャンネルのＲＣを値１にセットする（Ｓ１０５）。以上の処理をレジスタ１５１ａにおいてＲＲが値１となっているチャンネル、即ちＣＨ０～３迄を実行することとなる。
　データ読み書き部１５０Ｅが不揮発性メモリバンクに発行するリードコマンドのタイムチャートは図２３と同様である。コマンド１は、次に物理アドレスの転送開始を通知するコマンドであり、コマンド２はメモリセルアレイ１１０ｂ～１１３ｂからＩ／Ｏレジスタ１１０ａ～１１３ａに物理アドレスに記憶されている楽音データを読み出すことを指示するコマンドである。この物理アドレスは、読み出したい楽音データが記憶されているスタート番地（バイト単位）を指定するものであり、該スタート番地から対応するページの最終番地までの楽音データがＴＲ中に対応するＩ／Ｏレジスタに読み出される。その後、楽音データ転送時間ＴＴの間に５１２個のリードクロックを与えることによって、所望の５１２Ｂｙｔｅ分の楽音データがＩ／Ｏレジスタからバッファ部１５２に読み出されることとなる。
　また、バンクセレクトは前述した通りＣＨＮに対応する情報であり、メモリインターフェイス１５３の内部でエンコードされ、不揮発性メモリバンク１１０～１１３を選択するための４本のＣＥ信号（チップイネーブル信号）として機能する。メモリインターフェイス１５３はメモリバスを介して不揮発性メモリバンク１１０～１１３それぞれ独立にＣＥ信号を与える。また、アクセスフラグＡＦは図２３に示すとおり、コマンド１が与えられる時刻t1から楽音データの転送期間（ＴＴ）が終了する時刻t4まで値１となる。
　ＣＨ０～３に対応するリードコマンドがそれぞれ不揮発性メモリバンク１１０～１１３に発行され終わると、ＣＨ０～３のＲＣが全て値０となるので、Ｓ１０２からＳ１０６に移行する。そして、リードコマンド（図２３）によって読み出される楽音データをバッファ部１５２に転送するための処理が行われる。
　Ｓ１０６においてデータ転送完了フラグＴＥが値０のチャンネル、即ちＣＨ０～３の全てについて、対応する不揮発性メモリバンクがデータレディか否かをチェックする（Ｓ１０７）。データレディとはメモリインターフェイス１５３が管理するデータレディフラグＤＲＦが値１の時にデータレディ、即ちメモリセルアレイからＩ／Ｏレジスタに所望の楽音データを読み出し終えたことを表す。ここで、データレディフラグＤＲＦはビジー信号が値１から値０に変化した時刻t3に値１にセットされ、Ｉ／Ｏレジスタからバッファ部１５２に楽音データ５１２Ｂｙｔｅ分を転送し終えた時刻t4で値０になる。
　尚、前述したＣＥ信号とリードクロックは、メモリインターフェイス１５３からメモリバスを介して不揮発性メモリバンク１１０～１１３に各々独立に入力され、ビジー信号は、不揮発性メモリバンク１１０～１１３の各々から独立にメモリバスを介してメモリインターフェイス１５３に入力される。
　Ｓ１０７において、データレディであればＳ１０８に移行し、データレディでなければＳ１０２に戻る。Ｓ１０８において、メモリインターフェイス１５３がデータ転送中でなければＳ１０９に移行し、データ転送中であればＳ１０２に戻る。Ｓ１０９において、ＣＰＵ部１５４は、ＤＲＦが値１となった不揮発性メモリバンクからバッファ部１５２に対して、楽音データを転送するようにメモリインターフェイス１５３に転送指示を出す。その後、対応するチャンネルのリードコマンド発行フラグＲＣを値０にリセットし（Ｓ１１０）、Ｓ１０２に戻る。
　尚、Ｓ１１０の後にＳ１０６に戻らないのは、アクセス中でない不揮発性メモリバンクがあれば、先にリードコマンドを発行しておくためである。また、Ｓ１０８でメモリインターフェイス１５３のデータ転送有無をチェックするのは、不揮発性メモリバンク１１０～１１３がメモリバスを共有しているため、同時刻に楽音データを異なる不揮発性メモリバンクから読み出すことができないためである。
　Ｓ１０９のデータ転送指示の後に、メモリインターフェイス１５３が不揮発性メモリバンクのいずれかからバッファ部１５２へのデータ転送が完了すると、当該データ転送の完了をトリガーとして、ＣＰＵ部１５４は割り込みルーチンに移行する。
　図４０Ｂに示す割り込みルーチンにおいて、レジスタ１５１ａの対応するチャンネルのＴＥを値１にセットする（Ｓ１２１）。次いでＲＡＭ切り替え回路１５２ｃのＲＡＭ切り替え端子１５２ｄへの入力値をトグルさせ切り替える（Ｓ１２２）。例えば、値０から値１に変更することにより、メモリインターフェイス１５３からの転送先をシングルポートＲＡＭ１５２ｂに、ホストインターフェイス１５１Ｅへの転送元をシングルポートＲＡＭ１５２ａに切り替える。
　その後、ＣＰＵ部１０４はホストインターフェイス１５１Ｅにバッファ部１５２へのデータ転送が完了したチャンネルのＣＨＮを通知するとともに、バッファ部１５２に一時記憶された楽音データをアクセスモジュール２００Ｅに転送することを指示する（Ｓ１２３）。
　次に、ホストインターフェイス１５１Ｅは、Ｓ１２３におけるＣＰＵ部１５４のデータ転送指示に対応した割り込みにより、図４３ＢのＳ４４０に移行し、バッファ部１５２からアクセスモジュール２００Ｅに対して楽音データの転送を行う。このとき、Ｓ１２３においてＣＰＵ部１５４が通知したＣＨＮを楽音データに付加してアクセスモジュール２００Ｅに転送することとなる（図１７）。その後、レジスタ１５１ａにおいて対応するチャンネルのＲＲとＴＥを値０にリセットする（Ｓ４４１）。レジスタ１５１ａのＲＲが値０になっているエリアは、次の新たな読み出し指示情報のエリアとして解放されたエリアとなる。因みに、ＲＲが値０になっている場合は、Ｓ１０９によりＲＣも値０になっているし、Ｓ４４１によりＴＥも値０になっている。尚、レジスタ１５１ａへの読み出し指示情報の一時記憶は、最上段のエリアから順に使用され、最下段に到達した時点で再び最上に戻るように、即ち巡回的に使用される。
　アクセスモジュール２００Ｅは、ホストインターフェイス１５１Ｅから楽音データを受信すると、該楽音データに付加されたＣＨＮに対応する楽音データバッファ２３１のエリアに、該楽音データを一時記憶する。以降のアクセスモジュール２００Ｅの処理は前述した通りである。因みに、バッファ部１５２への、あるいはバッファ部１５２からの楽音データの転送時間は式（１７）により、約１２．８μ秒となる。
　次に読み出し指示がオーディオデータの読み出しである場合（図４１ＡのステップＳ２１１）について説明する。コンテンツ識別コードが０００１の場合はオーディオデータを示す。オーディオデータの読み出しであれば、割り込みルーチンに進む。図４０Ｃに示す割り込みルーチンにおいて、ＲＡＭ切り替え回路１５２ｃのＲＡＭ切り替え端子１５２ｄへの入力値をトグルさせ切り替える（Ｓ１３１）。例えば、値０から値１に変更することにより、メモリインターフェイス１５３からの転送先をシングルポートＲＡＭ１５２ｂに、ホストインターフェイス１５１Ｅへの転送元をシングルポートＲＡＭ１５２ａに切り替える。その後、ＣＰＵ部１５４はホストインターフェイス１５１Ｅにバッファ部１５６に一時記憶されたオーディオデータをアクセスモジュール２００Ｅに転送することを指示する（Ｓ１３２）。
　読み出し指示によって不揮発性記憶モジュール１００Ｅから読み出されたオーディオデータはオーディオバッファ２３９でバッファリングされる。信号処理部２２２はオーディオデータをデコードし、入出力部２１０Ｅを介して伴奏音として出力する。なおオーディオバッファ２３９でのバッファリング制御や信号処理部２２２でのデコード処理は一般的な技術によって実現できるので、詳細説明は省略する。
　更に発音遅延時間についても、離散的な打鍵の場合、集中的な打鍵の場合、急速消音の後に集中的な打鍵を行う場合のいずれの場合も図２４Ａ～図２４Ｃのタイムチャートに示すように、発音遅延時間の許容範囲である１ｍ秒より短い値である。従って本実施の形態の楽音生成システムは、電子楽器などの楽音生成システムとして適用できる。
　次にアクセスモジュールの楽音データ及びオーディオデータの書き込み処理について、図４４を用いて説明する。図４４は、アクセスモジュール２００Ｅの楽音データ及びオーディオデータ書き込み処理を示すフローチャートである。また図４５はインターネット３１０から取得した楽音データのファイルアロケーションを示す説明図である。
　まず、楽音データの書き込みに先立って、アクセスモジュール２００Ｅが不揮発性記憶モジュール１００Ｅに記憶されているデータを消去すべく、物理フォーマットを行う（Ｓ５３０）。物理フォーマットにより、ファイルシステム部２３６は論理アドレス空間が一旦論理消去され、ドライバ部２５０を介して不揮発性記憶モジュール１００Ｅに消去指示を転送する。なお消去指示の仕様に係る詳細説明は省略する。
　ここで、簡単のため図２９におけるＬＳＮのｂ２２～ｂ１３とＰＳＮのｂ２０～ｂ１１は一対一に対応しているものとする。そうすると、前述した消去指示により不揮発性メモリバンク１１０～１１３のＰＢ０～ＰＢ１０２２は物理消去されることとなる。なお、ＰＢ１０２３は前述した通り、論理アドレスの範囲外であるので物理消去されない。更にＰＢ０～１０２２の物理ブロックが消去されたことを示すＦＡＴテーブル等をＰＢ０に記録する（Ｓ５３１）。
　図４６Ａは、楽音データの書き込み前における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。図４６Ａにおいて、不揮発性メモリバンク１１０～１１３のＰＢ０には、前述した物理フォーマット（Ｓ５３０）の後の書き込みにより、通常領域が全て論理消去されていたことを管理するためのＦＡＴテーブルなどが記憶されている。それに伴い不揮発性メモリバンク１１０～１１３のＰＢ１～ＰＢ１０２２は全て消去された状態となっている。
　次にＣＰＵ部２３０Ｅのコンテンツ識別部２３８は、入出力部２１０Ｅを介して取得したユーザのダウンロード指示が楽音データのダウンロード指示なのかオーディオデータのダウンロード指示なのかを識別する（Ｓ５３２）。
　楽音データのダウンロードである場合には、Ｓ５３３に進んで不揮発性メモリバンク１１３のＰＢ１０２３に記憶されたメモリ構成情報（ＭＳＩ）を読み出す。多重化部２３７はメモリ構成情報内のページサイズ（４ｋＢｙｔｅ）を多重化単位サイズとして算出する（Ｓ５３４）。
　次にＣＰＵ部２３０Ｅは、入出力部２１０Ｅを介して入力されたユーザのダウンロード指示に応じて、インターネット３１０から楽音データのダウンロードを開始する（Ｓ５３５）。
　インターネットからダウンロードされる情報は、図４５に示すようにヘッダーと楽音データとからなる形式である。ヘッダーには楽音データ長や記録データ特性情報ＲＤＩなどが含まれる。そこで記録データ特性情報（ＲＤＩ）をＣＬ１３０９４３の最後尾のＬＳＮにアロケートするとともに（Ｓ５３６）、ドライバ部２５０を介して書き込み指示情報により記録データ特性情報を書き込む（Ｓ５３７）。
　不揮発性記憶モジュール１００Ｅは、転送された記録データ特性情報をデータ読み書き部１５０Ｅによって、不揮発性メモリバンク１１３のＰＢ１０２２のＰ２５５の最後尾のＰＳＮに書き込む。
　なおデータ読み書き部１５０Ｅによる書き込みにおいて、書き込み先の物理ブロックが不良ブロックになった場合は、アドレス管理部１５５が他の空き物理ブロックをサーチし、該空きブロックに書き込み直すとともに、該空きブロックを論物変換テーブルに登録することとなる。このような物理ブロックの代替は不揮発性メモリバンク１１０～１１３毎に行われるものである。すなわち異なる不揮発性メモリバンク間で物理ブロックの代替は行われないものとする。
　次にＣＰＵ部２３０Ｅの多重化部２３７は、図４５に示すように、多重化単位サイズ（４ｋＢｙｔｅ）毎に並列数（４並列）分、楽音データを論理アドレス空間に多重化してアロケートする（Ｓ５３８）。そして多重化部２３７は多重化した楽音データをファイルシステム部２３６に渡す。ファイルシステム部２３６はこの多重化された楽音データを論理アドレス空間にアロケートする。なお図４５においては、簡単のために楽音データの先頭のアロケート先をＣＬ１２８としたが、空きクラスタであればどこを先頭クラスタとしてもよい。
　前述したアロケートに伴い、ＣＰＵ部２３０Ｅはドライバ部２５０を介して書き込み指示情報により楽音データの書き込みを行う（Ｓ５３９）。図４７は、楽音データの書き込み指示情報を示すビットマップである。
　その後、楽音データと、該楽音データに対応する記録データ特性情報をセットとして１つの楽音データファイルとして登録すべく、ＦＡＴテーブルの書き込みと（Ｓ５４０）、ファイルエントリの書き込みを行う（Ｓ５４１）。
　こうして最低音から最高音までの楽音データを不揮発性メモリバンク１１０～１１３に多重化して書き込むことにより、その記憶状態は図４６Ａに示す状態から図４６Ｂに示す状態に変化する。図４６Ｂは、楽音データの書き込み後における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。図４６Ｂにおいて、楽音データは不揮発性メモリバンク１１０～１１３のＰＢ１～ＰＢ７０４に記憶され、記録データ特性情報は不揮発性メモリバンク１１３のＰＢ１０２２に記憶される。またＦＡＴテーブルやファイルエントリなどの管理情報は、不揮発性メモリバンク１１０～１１３のＰＢ０に記憶されたものから更新されるため、その他の空き物理ブロックの中で不揮発性メモリバンク１１０～１１３のＰＢ７０５に記憶される。なお空き物理ブロックであれば、ＰＢ７０５に限定されることはない。
　一方Ｓ５３２において、オーディオデータのダウンロード指示であることを識別すると、Ｓ５５０に移行し、オーディオデータのダウンロードを開始する。
　ダウンロードされたオーディオデータは多重化されることなくファイルシステム部２３６に渡される。ファイルシステム部２３６は、図４５に示すようにオーディオデータを論理アドレス空間にアロケートする（Ｓ５５１）。なお図４５においては、簡単のためにオーディオデータの先頭のアロケート先を楽音データの次のＣＬ９０２４０としたが、空きクラスタであればどこを先頭クラスタとしてもよい。
　前述したアロケートに伴い、ＣＰＵ部２３０Ｅはドライバ部２５０を介して書き込み指示情報（図４７）によりオーディオデータの書き込みを行う（Ｓ５５２）。オーディオデータの書き込みにおいて、ホストインターフェイス１５１Ｅはオーディデータ用のレジスタ１５１ｂに書き込み指示情報を受け付ける。データ読み書き部１５０Ｅはオーディデータ専用に設けられたバッファ部１５６を介してオーディオデータの書き込みや読み出しを行うものとする。なおオーディオデータの読み出しの際には楽音データの読み出しのように読み出し指示情報を複数保持する必要はない、すなわち従来のメモリカードで実現している方法で簡単に実現できるので詳細説明は省略する。
　その後、読み書き部１５０Ｅは書き込まれたオーディオデータをオーディオデータファイルとして登録すべく、ＦＡＴテーブルの書き込みと（Ｓ５５３）、ファイルエントリの書き込みを行う（Ｓ５５４）。以上の書き込み処理によって、不揮発性記憶モジュール１００Ｅには多重化された楽音データと、多重化されていないオーディオデータとが記憶されることとなる。
　以上のように、アクセスモジュール２００Ｅが、インターネットなどから取得した楽音データを、メモリ構成情報に基づいて論理アドレス空間上に多重化してアロケートし、さらに該アロケートに伴い不揮発性記憶モジュールに楽音データを書き込むようにした。またオーディオデータも外部から取得して不揮発性モジュールに書き込むようにした。
　またインターネットなどから取得したデータが楽音データなのかオーディオデータなのかをコンテンツ識別部２３８が識別し、それに応じてファイルシステム部２３６が楽音データを論理アドレス空間上で多重化して管理し、オーディオデータを論理アドレス空間上で多重化せずに管理するようにした。即ちコンテンツ種に応じて多重化するか否かの記憶形式を異ならせるようにしたので、不揮発性記憶モジュール１００Ｅの記憶容量を合理的に使用することができる。こうして得られた楽音データ、オーディオデータを保持する不揮発性記憶モジュールをアクセスモジュール２００Ｅに接続する。そしてマスターキーボード３００の打鍵に応じて発音させることにより、簡単に音色の更新、オーディオデータの再生ができる。すなわち本実施の形態の楽音生成システムは、オーディオデータを伴奏音とした電子楽器にも応用することが可能となる。
　また不揮発性記憶モジュールに記憶された楽音データはファイルシステム部２３６によって楽音データファイルとして管理されるので、同じファイルシステム（ＦＡＴファイルシステム）に基づくパーソナルコンピュータなどの装置で管理したり編集したりすることができる。また他の記録装置や記録媒体などへのコピーも容易に行うことができる。
　なお、楽音データを不揮発性メモリバンク１１０～１１３に書き込む際に、不良ブロックが発生した場合は、適宜アドレス管理部１５５によって論物変換を行い、空きの良ブロックに書き込み直せばよい。
　なお、アクセスモジュール２００Ｅが不揮発性記憶モジュール１００Ｅに書き込む楽音データをインターネット３１０から取得したが、パーソナルコンピュータなど他の装置から取得するようにしても構わない。
　以上のように、本実施の形態に示す楽音生成システムでは、楽音データの再生について第１の実施の形態と同様の効果を有する。さらに、第５の実施の形態における楽音生成システムはＦＡＴファイルシステムに基づいたシステムである。ＦＡＴファイルシステムは汎用的なファイルシステムであり、アクセスモジュールによって楽音データ、オーディオデータを書き込むことができる。従ってユーザが好みに応じて書き換えた楽音データ、オーディオデータを用いることができるので、汎用性の高いシステムであると言える。
　不揮発性記憶モジュール１００Ｅはメモリカードのようなリムーバブル記憶装置であってもよいし、電子楽器などの装置に組み込まれたメモリ部であってもよい。また、アクセスモジュール２００Ｅは電子楽器などの装置であってもよいし、電子楽器などの装置に組み込まれたアクセス回路部であってもよい。
　なお、本実施の形態における楽音生成システムは、マスターキーボード３００による演奏音（楽音）の伴奏音としてオーディオデータを使用することを想定したシステムであるが、オーディオデータはマイナスワンソース、すなわち1つの楽器音（例えばピアノ）だけが収録されていないオーディオソースであることが好ましい。
　なお本実施の形態においてはインターネット３１０からオーディオデータを取得したが、ＣＤなどの市販メディアやハードディスクなどから該オーディオデータを取得するようにしても構わない。
　なお、オーディオデータは多重化しないものとしたが、不揮発性記憶モジュール１００Ｅの記憶容量の無駄を問わなければ多重化しても構わない。
　なお、不揮発性記憶モジュール１００Ｅはメモリカードのようなリムーバブル記憶装置であってもよいし、電子楽器などの装置に組み込まれたメモリ部であってもよい。また、アクセスモジュール２００Ｅは電子楽器などの装置であってもよいし、電子楽器などの装置に組み込まれたアクセス回路部であってもよい。
　（第６の実施の形態）
　図４８は、本発明の第６の実施の形態における楽音生成システムのアクセスモジュールを示すブロック図である。第６の実施の形態の楽音生成システムは、第５の実施の形態の楽音生成システムと比較すると、インターネット３１０から取得したカラオケデータセット、すなわち演奏データや背景用の画像データや歌詞用のテキストデータや楽音データをカラオケソースとして使用できる機能が加わった点が異なる。なお、演奏データは、第５の実施の形態における楽音生成システムではマスターキーボード３００から取得した演奏データに対応するものである。
　この楽音生成システムは、不揮発性記憶モジュール１００Ｅと図４８に示すアクセスモジュール２００Ｆとから構成される。不揮発性記憶モジュール１００Ｅは第５の実施の形態のものと同様である。但しこの実施の形態では、レジスタ１５１ｂはカラオケデータの読み出し指示情報を保持するものであり、バッファ部１５６はカラオケデータのバッファとして用いる。またアクセスモジュール２００Ｆは、入出力部２１０Ｆ、信号処理部２２４、ＣＰＵ部２３０Ｆ及びドライバ部２５０を含む。入出力部２１０Ｆはインターネット３１０から前述したカラオケデータセットを取得すると共に、楽音と背景画像と歌詞などを出力するブロックである。
　信号処理部２２４は、画像データやテキストデータが圧縮されている場合に伸長処理や変換処理を行うブロックである。なお、デコード処理は画像データの圧縮方式に応じた処理であれば何でも良い。また画像データが非圧縮であれば特に伸長処理は行わないものとする。
　ＣＰＵ部２３０Ｆのブロック２３１～２３８は第５の実施の形態と同様であり、更にカラオケバッファ２４０を含む。カラオケバッファ２４０はカラオケデータセットのうち楽音データを除くデータを一時保持するものである。
　以上のように構成された、本発明の第６の実施の形態における楽音生成システムの動作について説明する。なお基本的な動作は第５の実施の形態と同じである。第５の実施の形態では、不揮発性記憶モジュール１００Ｅにおいて、楽音データは多重化して記憶し、オーディオデータは多重化せずに記憶している。一方、第６の実施の形態では、楽音データを多重化して記憶し、演奏データと画像データとテキストデータを多重化せずに記憶する。
　図４９は、アクセスモジュール２００Ｆのカラオケデータセットの書き込み処理を示すフローチャートである。書き込み処理においては、Ｓ５３０～Ｓ５４１は図４４の場合と同様である。楽音データ以外を書き込む場合、図４９に示すようにコンテンツ識別部２３８は図４２Ｃに示すコンテンツ識別コードに基づき、楽音データとそれ以外のデータを識別する。そして楽音データについては第５の実施の形態と同様に多重化してアロケートし、カラオケデータはステップＳ５６０～Ｓ５６４において論理アドレスに多重化せずにアロケートして書き込み、ＦＡＴファイルシステムで管理する。その他の処理は第５の実施の形態と同様である。
　また読み出し処理においては、カラオケバッファ２４０に一時記憶されたデータのうち、演奏データのみは第５の実施の形態と同様に楽音生成処理に使用される。画像データとテキストデータは信号処理部２２４におけるデコードや変換処理によって背景画像や歌詞として外部に出力される。その他の処理は第５の実施の形態と同様である。
　図５０は、ＣＰＵ部２３０Ｆのメインルーチンを示すフローチャートである。なおＣＰＵ部２３０Ｆの割り込みルーチンは図４１Ｂの割り込みルーチンと同様である。ＣＰＵ部２３０ＦのメインルーチンのうちＳ２００～Ｓ２０８は図４１Ａの場合と同様である。図５０において、ユーザの再生指示があった場合に（Ｓ２１４）、楽音データ以外のカラオケデータセットの読み出し指示を行う（Ｓ２１５）。これによりインターネット３１０から取得したカラオケデータセット、すなわち演奏データや背景用の画像データや歌詞用のテキストデータや楽音データをカラオケソースとして使用することができる。
　（第７の実施の形態）
　次に本発明の第７の実施の形態における楽音生成システムについて説明する。この楽音生成システムは図５１に示す不揮発性記憶モジュール１００Ｇとアクセスモジュール２００Ｅ又は２００Ｆを用いて構成される。図３９に示した第５の実施の形態における楽音生成システムにおいては、不揮発性メモリバンク１１０～１１３は各々が１個のフラッシュメモリ（チップ）であったが、本実施の形態においては、不揮発性メモリバンク１１０と１１１が１個のフラッシュメモリ１３１に内蔵され、不揮発性メモリバンク１１２と１１３が１個のフラッシュメモリ１３２に内蔵される。またデータ読み書き部１６０Ａは前述したホストインターフェイス１５１Ｅ、バッファ部１５２，１５６、ＣＰＵ部１５４、アドレス管理部１５５に加えて、メモリインターフェイス１６１を有している。
　一般的にフラッシュメモリの種類として、フラッシュメモリチップ内に１つのメモリバンクしかないタイプと、フラッシュメモリチップ内に２以上のメモリバンクを有するタイプがある。第７の実施の形態の楽音生成システムは後者に該当する。フラッシュメモリ１３１が含む不揮発性メモリバンク１１０と１１１、及びフラッシュメモリ１３２が含む不揮発性メモリバンク１１２と１１３は、第１の実施の形態と同様に、独立して楽音データを読み出すことができる。但し、第５の実施の形態との相違点は、フラッシュメモリチップが２個になったので、メモリインターフェイス１６１とメモリバスを介して接続されるＣＥ信号とリードクロックとビジー信号の本数が２本ずつとなる。
　また、図２９に示したＬＳＮのビットフォーマットにおけるｂ３、即ちバンクセレクトのＬＳＢはＬＳＮ（ｂ２２～ｂ１３）のｂ２２の上位に付加され、フラッシュメモリ１３１あるいはフラッシュメモリ１３２の物理ブロックアドレスとして使用される。該ビットフォーマットにおけるｂ４、即ちバンクセレクトのＭＳＢはメモリインターフェイス１６１の内部でエンコードされ、２本のＣＥ信号として使用される。
　また、フラッシュメモリ１３１のビジー信号は不揮発性メモリバンク１１０と１１１で共用される。不揮発性メモリバンク１１０と１１１それぞれのデータレディフラグは、該ビジー信号によって生成すればよい。同様にして、フラッシュメモリ１３２のビジー信号は不揮発性メモリバンク１１２と１１３で共用される。不揮発性メモリバンク１１２と１１３それぞれのデータレディフラグは、該ビジー信号によって生成すればよい。アクセスフラグは、図２３に示すように第１の実施の形態と同様に、コマンド１～楽音データの転送期間（ＴＴ）が終了するまでの間に値１となるように制御すればよい。
　以上のように、第７の実施の形態における楽音生成システムは、第５の実施の形態における楽音生成システムと同様の動作をするので、発音遅延時間をその許容範囲である１ｍ秒よりも短くする事が可能となる。即ち、現在主流である大容量の多値ＮＡＮＤフラッシュメモリを楽音データやカラオケデータ用のメモリとして使用した場合においても、低価格かつ小型の楽音信号発生装置を実現することが可能となる。
　以上のように、インターネットなどから取得したカラオケデータセットが楽音データかどうかをコンテンツ識別部２３８が識別し、それに応じてファイルシステム部２３６が楽音データを論理アドレス空間上で多重化して管理し、楽音データ以外のデータを論理アドレス空間上で多重化せずに管理するようにした。即ちコンテンツ種に応じて多重化するか否かの記憶形式を異ならせるようにしたので、不揮発性記憶モジュール１００Ｅ，１００Ｆ，１００Ｇの記憶容量を合理的に使用することが可能となる。すなわち本実施の形態の楽音生成システムは、カラオケ装置にも応用することが可能となる。
　なお、インターネット３１０からカラオケデータセットをまとめて取得したが、楽音データなど一部のデータをメーカ側で予め不揮発性記憶モジュール１００Ｅ，１００Ｆ，１００Ｇなどに記憶させておき、残りのデータをインターネット３１０から取得するようにしても構わない。
　なお本実施の形態においてはインターネット３１０からカラオケデータセットを取得したが、ＣＤなどの市販メディアやハードディスクなどから該カラオケデータセットを取得するようにしても構わない。また演奏データとしてはＭＩＤＩデータを用いてもよい。
　なお、楽音データ以外のカラオケデータセットは多重化しないものとしたが、不揮発性記憶モジュールの記憶容量の無駄を問わなければ多重化しても構わない。
　なお、不揮発性記憶モジュール１００Ｅはメモリカードのようなリムーバブル記憶装置であってもよいし、カラオケ装置などの装置に組み込まれたメモリ部であってもよい。また、アクセスモジュール２００Ｆはカラオケ装置であってもよいし、カラオケ装置に組み込まれたアクセス回路部であってもよい。
　（第８の実施の形態）
　図５２Ａ，図５２Ｂは、本発明の第８の実施の形態における楽音生成システムを示すブロック図である。本楽音生成システムは、図５２Ａに示す不揮発性記憶モジュール１００Ｈと図５２Ｂに示すアクセスモジュール２００Ｈとを含んで構成される。不揮発性記憶モジュール１００Ｈは、並列に設けられた４つの不揮発性メモリバンク１１０～１１３と、データ読み書き部１５０Ｈを含む。データ読み書き部１５０Ｈはホストインターフェイス１５１、バッファ部１５２、メモリインターフェイス１５３、ＣＰＵ部１５４及びアドレス管理部１５５を含む。
　アクセスモジュール２００Ｈは、入出力部２１０Ｈ、信号処理部２２０、ＣＰＵ部２３０Ｈ、ドライバ部２５０を含み、３２チャンネル分の楽音を同時に出力できるようにしたものである。以下、チャンネル番号をＣＨ０～ＣＨ３１とする。ＣＰＵ部２３０Ｈは楽音データバッファ２３１とチャンネルアサインテーブル２３２とＮＮテーブル２３３Ｃと演奏データバッファ２３４、転送監視部２３５、ファイルシステム部２３６、多重化部２３７、ファイル編集部２４２及びサンプリング部２４３を含む。
　次に不揮発性記憶モジュール１００Ｈの不揮発性メモリバンク１１０～１１３については前述した第３の実施の形態と同様である。
　論理アドレス空間とクラスタ番号ＣＬＮ及び論理セクタ番号ＬＳＮとの関係、論理セクタ番号ＬＳＮとメモリセルアレイ１１０ｂ～１１３ｂ内の構造についても第３の実施の形態と同様である。
　楽音データを記録した各ページ内の記録フォーマット、論理セクタ番号ＬＳＮと物理セクタ番号ＰＳＮとの対応関係については夫々図２８，図２９に示す第３の実施の形態と同様であり、説明を省略する。
　但し、図２９に示すＬＳＮのビットフォーマットは不揮発性メモリバンクの並列数が４の場合の例であり、並列数によってバンクセレクトに割り当てられるビット数を変化させても構わない。例えば並列数が２の場合は、バンクセレクトに割り当てられるビット数は１（ｂ３）となり、それに伴いページ番号はｂ１１～ｂ４にＬＢＮはｂ２１～ｂ１２に割り当てられることとなる。また、ページ内セクタ選択ビットは、ページをセクタサイズで割り算した商に相当するビットである。本実施の形態においては、ページサイズを４０９６＋１２８Ｂｙｔｅ、セクタサイズを５１２Ｂｙｔｅとした場合、即ち図２８に示すように１ページが８個のセクタに分割される場合であり、これらを前述した物理アドレスの下位３ｂｉｔによって選択する。尚ページサイズやセクタサイズは前述した値に限定される必要はなく、その値に応じてページ内セクタ選択ビットを可変としても構わない。
　次にデータ読み書き部１５０Ｈ内のホストインターフェイス１５１、バッファ部１５２、メモリインターフェイス１５３、ＣＰＵ部１５４、アドレス管理部１５５についても図２６Ａ，図２６Ｂに示す第３の実施の形態と同様である。
　次にアクセスモジュール２００Ｈの各ブロックについて、図５２Ｂを用いて詳細に説明する。演奏データは、外部のマスターキーボード３００の打鍵などの操作に応じて生成され、入出力部２１０Ｈを介してＣＰＵ部２３０Ｈに取り込まれる。またアクセスモジュール２００Ｈには、音を収録するためのマイクロフォン３２０、データ記憶モジュール３３０、ハードディスク３４０が接続されており、ユーザによる音の収録の指示に応じて必要なデータを記録できるものとする。入出力部２１０Ｈはマスターキーボード３００から演奏データを入力するための端子と、信号処理部２２０が生成した楽音をデジタル－アナログ変換するＤＡコンバータと、該変換後の楽音を増幅するアンプ部、その出力を外部に出力するためのラインアウト端子、及びマイク入力端子、ハードディスクのインターフェイスを含む。
　信号処理部２２０は、第３の実施の形態と同様である。信号処理部２２０はデジタルシグナルプロセッサ（以下、ＤＳＰという）、該ＤＳＰのプログラムを格納したＲＯＭ、及びエフェクタ処理に必要な遅延素子のために、あるいはパラメータを一時記憶するために必要なＲＡＭなどによって構成される。
　ＣＰＵ部２３０Ｈは、入出力部２１０Ｈが受信した演奏データについてチャンネルアサイン処理を行い、ドライバ部２５０を介して読み出し指示情報を不揮発性記憶モジュール１００Ｈに転送するとともに、不揮発性記憶モジュール１００Ｈから読み出した楽音データと、演奏データの一部を信号処理部２２０に供給するブロックである。
　図７は、ＣＰＵ部２３０Ｈに含まれる楽音データバッファ２３１、チャンネルアサインテーブル２３２、ＮＮテーブル２３３Ｃ、演奏データバッファ２３４、転送監視部２３５についても第３の実施の形態と同様である。
　ＣＰＵ部２３０Ｈ内のファイルシステム部２３６は、楽音データをファイルとして管理するためのものである。尚、ファイルシステム部２３６の詳細については後述する。
　ＣＰＵ部２３０Ｈ内の多重化部２３７は、楽音データをファイルとして書き込む際に楽音データを多重化するものである。尚、多重化部２３７の詳細については後述する。
　ＣＰＵ部２３０Ｈ内のファイル編集部２４２は、楽音データをファイルとして編集したり管理するためのものである。尚、ファイル編集部２４２の詳細については後述する。
　ＣＰＵ部２３０Ｈ内のサンプリング部２４３は、マイクからの収録したデータをサンプリングしてデータ記憶モジュール３３０に記録するものである。
　［初期状態］
　まず、不揮発性記憶モジュール１００Ｈの出荷前において、メーカー側で処理する初期化の内容について説明する。尚本実施の形態では、あらかじめメーカーが楽音データを記録して出荷するものとして説明するが、何も記録せずに出荷し、後述するようにユーザが楽音データファイルを記録する場合もある。
　メーカー側の書き込み装置、例えばＦＡＴファイルシステムに準拠するパソコンなどの装置が、不揮発性記憶モジュール１００Ｈを物理フォーマットする。その後書き込み装置により、図２７Ａに示すように論理アドレス空間における管理情報領域（ＣＬ０，ＣＬ１）には、ＦＡＴやルートディレクトエントリなどの管理情報をアロケートし、クラスタＣＬ２以降の通常領域には楽音データをアロケートする。以下の書き込み処理については第３の実施の形態と同様である。
　更に初期化の際には、図２７Ｂに示すように不揮発性メモリバンク１１３の物理ブロックＰＢ１０２２の最終ページには、不揮発性記憶モジュール１００Ｈに記録されているピアノの楽音データの特性情報を記録データ特性情報（ＲＤＩ）として書き込み、物理ブロックＰＢ１０２３の最終ページには不揮発性記憶モジュール１００Ｈのメモリ構成情報（ＭＳＩ）を書き込んでおく。記録データ特性情報、メモリ構成情報についても第３の実施の形態と同様である。
　以上のように構成された、本発明の第８の実施の形態における楽音生成システムの動作について説明する。
　［電源立ち上げ時の初期化処理］
アクセスモジュール２００Ｈ及び不揮発性記憶モジュール１００Ｈの電源立ち上げ後、夫々初期化処理を開始する。ＣＰＵ部１５４の通常処理、及び割り込み処理については第３の実施の形態と同様であり、説明を省略する。
　［通常動作時の処理］
　演奏データの入力から楽音の生成に至る動作についても第３の実施の形態と同様である。
　更に発音遅延時間についても、離散的な打鍵の場合、集中的な打鍵の場合、急速消音の後に集中的な打鍵を行う場合のいずれの場合も図２４Ａ～図２４Ｃのタイムチャートに示すように、発音遅延時間の許容範囲である１ｍ秒より短い値である。従って本実施の形態の楽音生成システムは、電子楽器などの楽音生成システムとして適用できる。
　次にアクセスモジュールの楽音データ書き込み処理について図５３を中心に説明する。図５３は、アクセスモジュール２００Ｈの楽音データ書き込み処理を示すフローチャートである。
　まず、楽音データの書き込みに先立って、アクセスモジュール２００Ｈが不揮発性記憶モジュール１００Ｈに記憶されているデータを消去すべく、物理フォーマットを行う（Ｓ６００）。図５４は音素材ファイル群のファイルアロケーションを示す説明図である。物理フォーマットにより、論理アドレス空間が一旦論理消去され、ファイルシステム部２３６はドライバ部２５０を介して不揮発性記憶モジュール１００Ｈに消去指示を転送する。なお消去指示の仕様に係る詳細説明は省略する。
　ここで、簡単のため図２９におけるＬＳＮのｂ２２～ｂ１３とＰＳＮのｂ２０～ｂ１１は一対一に対応しているものとする。そうすると、前述した消去指示により不揮発性メモリバンク１１０～１１３のＰＢ０～ＰＢ１０２２は物理消去されることとなる。なお、ＰＢ１０２３は前述した通り、論理アドレスの範囲外であるので物理消去されない。更にＰＢ０～１０２２の物理ブロックが消去されたことを示すＦＡＴ等をＰＢ０に記録する（Ｓ６０１）。
　図５５Ａは、楽音データの書き込み前における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。図５５Ａにおいて、不揮発性メモリバンク１１０～１１３のＰＢ０には、前述した物理フォーマット（Ｓ６００）の後の書き込みにより、通常領域が全て論理消去されていたことを管理するためのＦＡＴなどが記憶されている。それに伴い不揮発性メモリバンク１１０～１１３のＰＢ１～ＰＢ１０２２は全て消去された状態となっている。
　次に不揮発性メモリバンク１１３のＰＢ１０２３に記憶されたメモリ構成情報（ＭＳＩ）を読み出す（Ｓ６０２）。多重化部２３７はメモリ構成情報内のページサイズ（４ｋＢｙｔｅ）を多重化単位サイズとする（Ｓ６０３）。
　次にユーザはピアノなどを１音ずつ演奏し、音素材のデータをマイクロフォン３２０を用いて収録する。このときＣＰＵ部２３０Ｈのサンプリング部２４３は、ピアノの音を入出力部２１０Ｈを介してサンプリングする。ファイル編集部２４２はサンプリングされたデータを一旦データ記憶モジュール３３０に音素材ファイル群として保持し、更にハードディスク３４０に転送して記憶する（Ｓ６０４）。ここで音素材ファイルは、音のデータとメタデータとで構成され、メタデータとは音の属性情報を示す。音素材ファイル群は、前述した出荷時の楽音データファイルと同様に、ピアノの最低音～最高音に亘る８８鍵盤分について、それぞれ強打鍵と弱打鍵の２種類ずつ録音し、全１７６ファイルを生成する。なおこのファイルはＰＣなどで編集しやすいようにＷＡＶＥファイル形式であることが好ましい。
　次に、ユーザの編集操作に対応して、音素材ファイル群の各々のメタデータに音名コード（最低音Ａ-1～最高音Ｃ7）を付与する（Ｓ６０５）。更に図５６に示す記録データ特性情報の設定を行う（Ｓ６０６）。具体的には図５６の備考欄において、「ユーザが設定」あるいは「ＣＰＵ部２３０Ｈが自動設定」と明記した部分のパラメータを設定する。その他のパラメータは、録音時に音素材ファイルのメタデータに設定されるものや、メモリ構成情報に基づいて決まるものである。次いでＣＰＵ部２３０Ｈは記録データ特性情報をＣＬ１３０９４３の最後尾のＬＳＮにアロケートするとともに（Ｓ６０７）、ドライバ部２５０を介して書き込み指示情報により記録データ特性情報を書き込む（Ｓ６０８）。
　不揮発性記憶モジュール１００Ｈは、転送された記録データ特性情報をデータ読み書き部１５０Ｈによって、不揮発性メモリバンク１１３のＰＢ１０２２のＰ２５５の最後尾のＰＳＮに書き込む。
　なおデータ読み書き部１５０Ｈによる書き込みにおいて、書き込み先の物理ブロックが不良ブロックになった場合は、アドレス管理部１５５が他の空き物理ブロックをサーチし、該空きブロックに書き込み直すとともに、該空きブロックを論物変換テーブルに登録することとなる。このような物理ブロックの代替は不揮発性メモリバンク１１０～１１３毎に行われるものである。すなわち異なる不揮発性メモリバンク間で物理ブロックの代替は行われないものとする。
　次にＣＰＵ部２３０Ｈの多重化部２３７は、ハードディスク３４０から音素材ファイル群を最低音から順番に読み出す（Ｓ６０９）。そして多重化部２３７は、各音素材ファイルのメタデータ以外、すなわち音に相当するデータのみを図５４に示すように、多重化単位サイズ（４ｋＢｙｔｅ）毎に並列数（４並列）分、楽音データを論理アドレス空間に多重化してアロケートする（Ｓ６１０）。そして多重化部２３７は多重化した楽音データをファイルシステム部２３６に渡す。ファイルシステム部２３６は多重化された楽音データを論理アドレス空間にアロケートする。なお図５４においては、簡単のために楽音データの先頭のアロケート先をＣＬ１２８としたが、空きクラスタであればどこを先頭クラスタとしてもよい。
　前述したアロケートに伴い、ＣＰＵ部２３０Ｈはドライバ部２５０を介して書き込み指示情報により楽音データの書き込みを行う（Ｓ６１１）。
　その後、楽音データと、該楽音データに対応する記録データ特性情報をセットとして１つの楽音データファイルとして登録すべく、ＦＡＴの書き込みと（Ｓ６１２）、ファイルエントリの書き込みを行う（Ｓ６１３）。こうすればサンプリングされた音素材ファイル群に基づき楽音データファイルを生成することができる。
　尚、不揮発性記憶モジュール１００Ｈに既に１つ以上の楽音データファイルがあり、更に他の楽音データファイルを追加して書き込む場合は、Ｓ６００，Ｓ６０１の処理は不要となる。
　こうして最低音から最高音までの楽音データを不揮発性メモリバンク１１０～１１３に多重化して書き込むことにより、その記憶状態は図５５Ａに示す状態から図５５Ｂに示す状態に変化する。図５５Ｂは、楽音データの書き込み後における不揮発性メモリバンク１１０～１１３の記憶状態を表す説明図である。図５５Ｂにおいて、楽音データは不揮発性メモリバンク１１０～１１３のＰＢ１～ＰＢ７０４に記憶され、記録データ特性情報は不揮発性メモリバンク１１３のＰＢ１０２２に記憶される。またＦＡＴやファイルエントリなどの管理情報は、不揮発性メモリバンク１１０～１１３のＰＢ０に記憶されたものから更新されるため、その他の空き物理ブロックの中で不揮発性メモリバンク１１０～１１３のＰＢ７０５に記憶される。なお空き物理ブロックであれば、ＰＢ７０５に限定されることはない。
　以上のように、ユーザが自分で準備したピアノ、ギター等の音源より音素材を収録し、楽音データとしてアクセスモジュール２００Ｈを通じてメモリ構成情報に基づいて論理アドレス空間上に多重化してアロケートし、更に該アロケートに伴い不揮発性記憶モジュールに楽音データを書き込むようにした。こうすれば音素材ファイル群から楽音データファイルを生成することができる。
　こうして得られた楽音データを保持する不揮発性記憶モジュールをアクセスモジュール２００Ｈに接続する。そしてマスターキーボード３００の打鍵に応じて発音させることにより、生成した楽音データファイルに基づき、所望の楽音を生成することが可能となる。更に、アクセスモジュール２００Ｈにサンプリング機能を持たせたので、外部から音をサンプリングすることも可能となる。
　また不揮発性記憶モジュールに記憶された楽音データはファイルシステム部２３６によって楽音データファイルとして管理されるので、同じファイルシステム（ＦＡＴファイルシステム）に基づくパーソナルコンピュータなどの装置で管理したり編集したりすることができる。また他の記録装置や記録媒体などへのコピーも容易に行うことができる。
　なお、楽音データを不揮発性メモリバンク１１０～１１３に書き込む際に、不良ブロックが発生した場合は、適宜アドレス管理部１５５によって論物変換を行い、空きの良ブロックに書き込み直せばよい。
　なお、不揮発性記憶モジュール１００Ｈの記録容量が十分大きければ複数の楽音データファイルを保持しておくことができ、マスターキーボードの演奏に応じていずれかのファイルからデータを読み出して楽音を生成することができる。
　以上のように、第８の実施の形態に示す楽音生成システムでは、第１，第３の実施の形態と同様に、発音遅延時間をその許容範囲である１ｍ秒よりも短くすることができ、大容量の多値ＮＡＮＤフラッシュメモリを楽音データ用のメモリとして使用した場合においても、低価格かつ小型の楽音信号発生装置を実現することが可能となる。
　更に、第８の実施の形態における楽音生成システムは第１，第３の実施の形態の効果に加えて以下の効果がある。本実施の形態は汎用的なＦＡＴファイルシステムに基づいたシステムであるので、アクセスモジュールによって楽音データを書き込むことができる。従ってユーザが好みに応じて書き換えた楽音データを用いることができるので、汎用性の高いシステムであると言える。
　不揮発性記憶モジュール１００Ｈはメモリカードのようなリムーバブル記憶装置であってもよいし、電子楽器などの装置に組み込まれたメモリ部であってもよい。また、アクセスモジュール２００Ｈは電子楽器などの装置であってもよいし、電子楽器などの装置に組み込まれたアクセス回路部であってもよい。
　更に本実施の形態では、マイクロフォン３２０からの音をサンプリングして一旦データ記憶モジュール３３０に記録し、ハードディスク３４０に転送して音素材ファイル群としているが、ハードディスク自体をデータ記憶モジュールとして用いてもよい。又不揮発性記憶モジュール１００Ｈの空き領域をデータ記憶モジュールとして用いてサンプリングデータを一時的に記憶させるようにしてもよい。
　（第９の実施の形態）
　次に本発明の第９の実施の形態における楽音データファイル生成システムについて説明する。本実施の形態の楽音データファイル生成システムは、図５７に示す楽音データファイル生成モジュール４００Ｂと、前述した第８の実施の形態における不揮発性記憶モジュール１００Ｈとから構成される。楽音データファイル生成モジュール４００Ｂは、第８の実施の形態のアクセスモジュール２００Ｈからのデータ書き込みのための機能を抽出したもので、アクセスモジュール２００Ｈのデータ書き込み処理のみを実行する。楽音データファイル生成モジュール４００Ｂは図５７に示すように、入出力部４１０、ＣＰＵ部４２０、ドライバ部４３０を含む。ＣＰＵ部４２０は第８の実施の形態のファイルシステム部２３６、多重化部２３７、及びファイル編集部２４２を含む。なお楽音データファイル生成モジュール４００Ｂには、ハードディスク３４０に加えてデータ記憶モジュール５００が接続されており、ユーザによる音源の収録の指示に応じて必要なデータを収録できるものとする。
　データ記憶モジュール５００は、例えばリニアＰＣＭレコーダであり、楽器音などの音をあらかじめサンプリングして録音し、音素材ファイルとして記憶するシステムである。データ記憶モジュール５００にはフラッシュメモリなどの不揮発性メモリが内蔵されている。なお、半導体メモリカードのような着脱可能な記録媒体を装着するようにしてもかまわない。
　楽音データファイル生成システムには、データ記憶モジュール５００とハードディスク３４０が接続されており、データ記憶モジュール５００に録音された音素材ファイルは入出力部４１０を介してハードディスク３４０にコピーされるようになっている。
　以上のように構成された、本発明の第９の実施の形態における楽音データファイル生成システムの動作について図５８を中心に説明する。
　まずＳ６２０～Ｓ６２３において、物理フォーマット処理、メモリ構成情報の読み出しと多重化単位サイズの算出を行う。この処理は、前述した第８の実施の形態におけるＳ６００～Ｓ６０３と同じ処理である。
　次にデータ記憶モジュール５００がサンプリングした音素材ファイル群をデータ記憶モジュール５００からハードディスク３４０にコピーする（Ｓ６２４）。ここでは、該音素材ファイル群は、ピアノの最低音～最高音に亘る８８鍵盤分について、それぞれ強打鍵と弱打鍵の２種類ずつ録音されたもので、全１７６ファイルあるものとする。なおこのファイルはＰＣなどで編集しやすいようにＷＡＶＥファイル形式であることが好ましい。
　なお、データ記憶モジュール５００は、サンプリング機能を有さない単なる記憶装置とし、リニアＰＣＭレコーダ等でサンプリングした音素材を予め該記憶装置に記憶させておくようにしても構わない。またデータ記憶モジュール５００の記憶装置は、不揮発性記憶モジュールの一部の領域をそのまま用いても構わない。これにより、ハードディスク３４０における音素材ファイル群の一時保持や編集を不揮発性記憶モジュール１００Ｈで行うことができる。但しその場合は、音素材ファイル群や楽音データファイルを同時に記憶する必要があるので、不揮発性記憶モジュール１００Ｈに予め十分な容量を確保しておく必要がある。
　なお、不揮発性記憶モジュール１００Ｈはメモリカードのようなリムーバブル記憶装置であってもよいし、例えばパーソナルコンピュータ（ＰＣ）のようなデータ編集装置に組み込まれたメモリ部であってもよい。また、楽音データファイル生成モジュール４００ＢはＰＣのようなデータ編集装置であってもよいし、データ編集装置に組み込まれたデータ編集回路部であってもよい。
　（第１０の実施の形態）
　図５９は、本発明の第１０の実施の形態における楽音生成システムの不揮発性記憶モジュール１００Ｊを示すブロック図である。第１０の実施の形態における楽音生成システムでは、アクセスモジュールは前述した第８の実施の形態と同様であり、不揮発性記憶モジュールのみが異なる。第８の実施の形態の不揮発性記憶モジュール１００Ｊにおいては、不揮発性メモリバンク１１０～１１３は各々が１個のフラッシュメモリ（チップ）であったが、本実施の形態の不揮発性記憶モジュール１００Ｊにおいては、不揮発性メモリバンク１１０と１１１が１個のフラッシュメモリ１３１に内蔵され、不揮発性メモリバンク１１２と１１３が１個のフラッシュメモリ１３２に内蔵される。またデータ読み書き部１６０Ｂは前述したホストインターフェイス１５１、バッファ部１５２，１２６、ＣＰＵ部１５４、アドレス管理部１５５に加えて、メモリインターフェイス１６２を有している。
　一般的にフラッシュメモリの種類として、フラッシュメモリチップ内に１つのメモリバンクしかないタイプと、フラッシュメモリチップ内に２以上のメモリバンクを有するタイプがある。第１０の実施の形態の楽音生成システムは後者に該当する。フラッシュメモリ１３１が含む不揮発性メモリバンク１１０と１１１、及びフラッシュメモリ１３２が含む不揮発性メモリバンク１１２と１１３は、第１の実施の形態と同様に、独立して楽音データを読み出すことができる。但し、第1の実施の形態との相違点は、フラッシュメモリチップが２個になったので、メモリインターフェイス１６２とメモリバスを介して接続されるＣＥ信号とリードクロックとビジー信号の本数が２本ずつとなる。
　また、図２９に示したＬＳＮのビットフォーマットにおけるｂ３、即ちバンクセレクトのＬＳＢはＬＳＮ（ｂ２２～ｂ１３）のｂ２２の上位に付加され、フラッシュメモリ１３１あるいはフラッシュメモリ１３２の物理ブロックアドレスとして使用される。該ビットフォーマットにおけるｂ４、即ちバンクセレクトのＭＳＢはメモリインターフェイス１６２の内部でエンコードされ、２本のＣＥ信号として使用される。
　また、フラッシュメモリ１３１のビジー信号は不揮発性メモリバンク１１０と１１１で共用される。不揮発性メモリバンク１１０と１１１それぞれのデータレディフラグは、該ビジー信号によって生成すればよい。同様にして、フラッシュメモリ１３２のビジー信号は不揮発性メモリバンク１１２と１１３で共用される。不揮発性メモリバンク１１２と１１３それぞれのデータレディフラグは、該ビジー信号によって生成すればよい。アクセスフラグは、図２３に示すように第１の実施の形態と同様に、コマンド１～楽音データの転送期間（ＴＴ）が終了するまでの間に値１となるように制御すればよい。
　以上のように、第１０の実施の形態における楽音生成システムは、第８の実施の形態における楽音生成システムと同様の動作をするので、発音遅延時間をその許容範囲である１ｍ秒よりも短くする事が可能となる。即ち、現在主流である大容量の多値ＮＡＮＤフラッシュメモリを楽音データとして使用した場合においても、低価格かつ小型の楽音信号発生装置を実現することが可能となる。
　（第１１の実施の形態）
　図６０Ａ，図６０Ｂは、本発明の第１１の実施の形態における楽音生成システムを示すブロック図である。楽音生成システムは、図６０Ａに示す不揮発性記憶モジュール１００Ｋと図６０Ｂに示すアクセスモジュール２００Ｋとを含んで構成される。不揮発性記憶モジュール１００Ｋは、並列に設けられた４つの不揮発性メモリバンク１１０～１１３と、データ読み書き部１５０Ｋを含む。データ読み書き部１５０Ｋはホストインターフェイス１５１、バッファ部１５２、メモリインターフェイス１５３、ＣＰＵ部１５４、アドレス管理部１５５に加えて、読み出し性能通知部１５７を含む。
　アクセスモジュール２００Ｋは、入出力部２１０、信号処理部２２０、ＣＰＵ部２３０Ｋ、ドライバ部２５０を含み、３２チャンネル分の楽音を同時に出力できるようにしたものである。ＣＰＵ部２３０Ｋは、楽音データバッファ２３１、チャンネルアサインテーブル２３２、ＮＮテーブル２３３Ｃ、演奏データバッファ２３４、転送監視部２３５、ファイルシステム部２３６、多重化部２３７に加えて、発音チャンネル数決定部２４５を有している。
　次に不揮発性記憶モジュール１００Ｋの各ブロックのうち、第３の実施の形態の不揮発性記憶モジュール１００Ｃと同一部分については同一符号を付して詳細な説明を省略する。
　読み出し性能通知部１５７は不揮発性記憶モジュール１００Ｋからデータを読み出す際の性能を内部のＲＯＭに保持している。読み出し性能は、例えば「５１２Ｂｙｔｅ単位でのランダム読み出しレート（以下、ＲＲ５１２という）」の値であり、この情報をアクセスモジュール２００Ｋに通知するものである。
　次にアクセスモジュール２００Ｋの各ブロックについては、第３の実施の形態のアクセスモジュール２００Ｃと同一部分は同一符号を付して詳細な説明を省略する。
　ＣＰＵ部２３０Ｋ内の発音チャンネル数決定部２４５は、不揮発性記憶モジュール１００Ｋの読み出し性能に応じて発音遅延時間が所定時間以下、ここでは１ｍ秒以下となるように発音チャンネル数を決定するものである。そして決定されたチャンネル数がチャンネルアサインテーブル２３２の使用枠の数となる。
　［初期状態］
　まず、不揮発性記憶モジュール１００Ｋの出荷前にメーカー側で処理する初期化の内容のうち、第３の実施の形態との相違点について説明する。
　不揮発性記憶モジュール１００Ｋをメーカーから出荷する前に、読み出し性能通知部１５７は、内部のＲＯＭに「５１２Ｂｙｔｅ単位でのランダム読み出しレート（以下、ＲＲ５１２という）」の値を予め保持している。ここでＲＲ５１２は、図１１に示すメモリ構成情報のパラメータなどを用いて計算できる値である。ＲＲ５１２を求めるには、まず以下の式（１９）によって並列数を求める。
　並列数＝バス数×１バスあたりのメモリバンク数　・・・（１９）
次いで以下の式（２０）によってＲＲ５１２を求める。
　ＲＲ５１２＝｛セクタサイズ／（ＴＲ＋ＴＴ）｝×並列数　・・・（２０）
　並列数が例えば値４であれば、ＲＲ５１２の値は約３２ＭＢｙｔｅ／秒となる。この値を読み出し性能通知部１５７内のＲＯＭに記憶しておく。
　以上のように構成された、本発明の第１１の実施の形態における楽音生成システムの動作について説明する。
　［電源立ち上げ時の初期化処理］
　アクセスモジュール２００Ｋ及び不揮発性記憶モジュール１００Ｋの電源立ち上げ後、夫々初期化処理を開始する。ＣＰＵ部１５４の通常処理、その割り込み処理については夫々図１３Ａ，図１３Ｂに示すフローチャートと同様である。
　不揮発性記憶モジュール１００ＫのＣＰＵ部１５４は、図１３Ａのフローチャートに示すように、Ｓ１００において初期化処理を行う。初期化処理では、バッファ部１５２内のシングルポートＲＡＭ１５２ａと１５２ｂ及びホストインターフェイス１５１のレジスタ１５１ａをクリアする。またアドレス管理部１５５が不揮発性メモリバンク１１０のＰＢ１０２３に記憶された論物変換テーブルを内部のＲＡＭに読み出す。論物変換テーブルの読み出しが完了した時点で、不揮発性記憶モジュール１００Ｋはアクセスモジュール２００Ｋに対してアクセス許可を通知する。その後、ホストインターフェイス１５１を介して、初期化が完了したことを通知する。
　一方、アクセスモジュール２００ＫのＣＰＵ部２３０Ｋは図１４Ａのフローチャートに示すように、Ｓ２００において初期化処理を行う。初期化処理では、ＣＰＵ部２３０Ｋは、不揮発性メモリバンク１１０～１１３のＰＢ０に記憶されたＦＡＴテーブルやファイルエントリをファイルシステム部２３６に読み出し、ファイルシステム部２３６は、既に不揮発性記憶モジュール１００Ｋに記憶されている楽音データの開始クラスタ番号（ＣＬ１２８）を認識する。
　更に、その後、アクセスモジュール２００Ｋは不揮発性記憶モジュール１００Ｋに対して、記録データ特性情報、メモリ構成情報、及び読み出し性能情報の読み出し指示を転送する。これによりＣＰＵ部２３０Ｋは不揮発性メモリバンク１１３のＰＢ１０２２に記憶された記録データ特性情報、及びＰＢ１０２３に記憶されたメモリ構成情報を読み出す。図１５Ａはメモリ構成情報を読み出すための読み出し指示を示す。尚、図１５Ａにおいて、ｂ２７～ｂ２３はメモリ構成情報識別コードを示す。＊はどのような値であっても構わないことを表す記号である。またホストインターフェイス１５１が読み出し性能情報の取得指示を受信すると、読み出し性能通知部１５７は、内部のＲＯＭに記憶された読み出し性能情報ＲＲ５１２、ここでは３２ＭＢｙｔｅ／秒をアクセスモジュール２００Ｋに通知する。
　また初期化処理では、ＣＰＵ部２３０Ｋは信号処理部２２０のリセットや、楽音データバッファ２３１内のデュアルポートＲＡＭ２３１ａ，２３１ｂのクリアを行う。信号処理部２２０のリセットにより、信号処理部２２０は内部のＤＳＰのプログラムカウンタのカウントアップを開始する。また初期化処理では、ＣＰＵ部２３０Ｋはチャンネルアサインテーブル２３２の初期設定を行う。
　ＣＰＵ部２３０Ｋは、図１１に示す記録データ特性情報を取得すると、サンプリング周期（２２．７μｓ）を信号処理部２２０内のタイマーにセットし、１サンプリング時間の信号処理のタイムスロットの１周期を決定する。このタイマーは信号処理部２２０内のＤＳＰの１周期を制御するためのタイマーとして機能する。ＣＰＵ部２３０Ｋは記録データ特性情報内の１サンプル容量（２Ｂｙｔｅ）とフラグ割り当てビット（ｂ０）を信号処理部２２０内のＲＡＭのパラメータとして書き込み、楽音データが図１０に示すビットフォーマットのどのビット位置に相当するかを決定するためのパラメータとして使用する。
　発音チャンネル数決定部２４５は、不揮発性記憶モジュール１００Ｋから取得した読み出し性能情報ＲＲ５１２と、既に取得した記録データ特性情報ＲＤＩ中のサンプリング周期及び１サンプル容量に基づき、式（２１）を実行することにより最大発音チャンネル数を決定する。
　最大発音チャンネル数＝ＲＲ５１２／（１サンプル容量／サンプリング周期）　・・・（２１）
ここで式（２１）において、「１サンプル容量／サンプリング周期」は１発音チャンネルあたりの発音処理に必要なレートとなる。
　図６１は、読み出し性能情報と最大発音チャンネル数及び発音チャンネル数との関係を示す説明図である。
　次に、発音チャンネル数決定部２４５は、メモリ構成情報内のＴＲとＴＴ、式（２１）によって求められた最大発音チャンネル数、及び式（１９）によって求められた並列数に基づき次式（２２）を実行することにより、１並列あたりの発音遅延時間を求める。
　１並列あたりの遅延時間＝［｛（ＴＲ＋ＴＴ）×最大発音チャンネル数｝／並列数］
　　　　　　　　　　　　×（１＋０．２）　・・・（２２）
本実施の形態においては、発音遅延時間は約６７８μ秒となり、その許容値である１ｍ秒より小さいので問題ない。従って最大発音チャンネル数を発音チャンネル数としてさしつかえない。
　ここで、式（２２）において、０．２は１並列あたりの発音遅延時間のマージン率である。式（２２）は、例えば不揮発性メモリバンク１１０において、ＣＨ０、４、８・・・２８までの８チャンネル分の楽音データ読み出しに要する時間に、その前後のオーバーヘッド（マージン）を加算した値に相当する。本実施の形態においては、更にマージンを見込み、発音チャンネル数は、最大発音チャンネル数より小さく、且つ２のべき乗となる数として定義する。本実施の形態ではその定義に従い、図６１に示すように発音チャンネル数を３２に決定する。
　なお、図６１において、並列数が値１の場合は、最大発音チャンネル数が９、発音チャンネル数が８となるが、通常の演奏では発音チャンネル数が不足するため、ユーザはそれを意識した演奏、例えばソロ演奏などに本楽音生成システムを使用すればよい。
　また、ＣＰＵ部２３０Ｋはこうして決定した発音チャンネル数（３２ＣＨ）によって、チャンネルアサインテーブル２３２のチャンネル枠を決定するとともに、信号処理部２２０のタイムスロットのチャンネル数を決定する。また、信号処理部２２０はリバーブとコーラスによりエフェクト処理を決定する。図示の場合にはエフェクト処理としてリバーブのみを行うことを決定する。
　更に、ＣＰＵ部２３０Ｋは、図１２に示すメモリ構成情報を取得すると、バス数（１）と１バスあたりのメモリバンク数（４）に基づき、前述の式（１９）を実行することにより並列数を求める。そして求めた並列数によりＬＳＮのビットフォーマットが決まる。本実施の形態においては、並列数が値４であるので、バンクセレクトのビット数は２となり、ＬＳＮのビットフォーマットは図２９に示すとおりとなる。また例えば並列数が値２の場合には、バンクセレクトに割り当てられるビット数は１（ｂ３）となり、それに伴いページ番号はｂ１１～ｂ４にＰＢＮはｂ２１～ｂ１２に割り当てられることとなる。
　ＣＨＮとバンクセレクトとの関係は、第３の実施の形態と同様である。またＬＳＮのビットフォーマットは図２９に示すとおりであるので、図２７Ａに示すＬＳ８１９２～ＬＳ８２５５におけるＬＳＮとＣＬＮとの関係、その他の初期化処理についても第３の実施の形態と同様である。
　以上メインルーチンにおいて、記録データ特性情報、メモリ構成情報及び読み出し性能情報を読み出し、各種パラメータの設定処理によってＣＰＵ部２３０Ｋは初期化処理（Ｓ２００）を終える。そして通常動作処理のＳ２０１に移行し、割り込みをイネーブルにして外部のマスターキーボード３００からの演奏データを受付ける。
　［通常動作時の処理］
（１）全体的な動作説明
演奏データの入力から楽音の生成に至る全体的な動作はほぼ第１の実施の形態と同様であり、相違点は第３の実施の形態と同様であり、説明を省略する。
　またアクセスモジュールの楽音データ書き込み処理については第３の実施の形態と同様であり、詳細な説明を省略する。
　以上のように、不揮発性記憶モジュール１００Ｋから取得した読み出し性能情報に基づいて、発音チャンネル数決定部２４５は発音遅延時間が１ｍ秒以下になるように発音チャンネル数を決定するようにした。これにより不揮発性記憶モジュール１００Ｋの読み出し性能が低くても、発音チャンネル数を減少させて発音遅延時間が所定値を超えないようにした楽音生成システムを実現することが可能となる。
　なお、５１２Ｂｙｔｅ単位でのランダム読み出しレートを、発音チャンネル数決定部２４５内のＲＯＭに記憶させたが、不揮発性メモリバンク１１０～１１３のいずれかに記憶させても構わない。
　なお、アクセスモジュール２００Ｋに表示部を設け、発音チャンネル数決定部２４５が決定した発音チャンネル数を、該表示部に表示させるようにしても構わない。また、発音チャンネル数が１に満たない場合、言い換えれば発音チャンネル数が１でも発音遅延時間が１ｍ秒を超えてしまう場合は、表示部に「楽音生成が不能である旨」を警告表示してもよい。
　なお、不揮発性記憶モジュール１００Ｋはアクセスモジュール２００Ｋからの指示に応じて読み出し性能情報を転送しているが、不揮発性記憶モジュール１００Ｋから能動的にアクセスモジュール２００Ｋに通知するようにしても構わない。
　本発明の不揮発性記憶モジュールは、外部からの読み出し指示に応じてデータの読み出しを行う不揮発性記憶モジュールであって、楽音データを多重化して記録した複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行うデータ読み出し部と、を具備するものである。
　ここで前記不揮発性メモリバンクは、多値ＮＡＮＤフラッシュメモリとしてもよい。
　ここでアクセスモジュールは、不揮発性記憶モジュールに読み出し指示を行い、前記アクセスモジュールは、時分割多重処理により１サンプリング周期毎に複数チャンネル分の楽音生成処理を行う信号処理部を備えるものとすることができる。
　ここで不揮発性記憶モジュールは、少なくとも前記楽音データのサンプリング周波数に係る情報を含む記録データ特性情報を保持する不揮発性メモリを有するようにしてもよい。
　またアクセスモジュールは、この不揮発性記憶モジュールに読み出し指示を行い、前記不揮発性記憶モジュールから取得した記録データ特性情報に基づき楽音生成処理を行うモジュールとすることができる。
　またこれらのアクセスモジュールと、前記アクセスモジュールからの読み出し指示に応じてデータの読み出しを行う不揮発性記憶モジュールを含む楽音生成システムとすることができる。
　本発明の不揮発性記憶モジュールは、外部からのアクセス指示に応じてデータの読み出しや書き込みを行う不揮発性記憶モジュールであって、楽音データを多重化して記録した複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すデータ読み書き部と、を具備するものである。
　ここで前記読み書き制御部は、外部から転送された読み出し指示情報を複数保持するレジスタを有し、ある読み出し指示情報に対応した楽音データの読み出し前に、該読み出し指示情報の次の読み出し指示情報を前記レジスタに保持するようにしてもよい。
　ここで前記読み書き制御部は、論理アドレスと前記不揮発性メモリバンクの物理アドレスとの変換を行うアドレス管理部を有するようにしてもよい。
　本発明のアクセスモジュールは、不揮発性モジュールに書き込み、及び読み出し指示を行うアクセスモジュールであって、前記アクセスモジュールは、時分割多重処理により１サンプリング周期毎に複数チャンネル分の楽音生成処理を行う信号処理部を備える。
　本発明の楽音生成システムは、アクセスモジュールと、前記アクセスモジュールからの書き込み、及び読み出し指示に応じてデータの書き込み及び読み出しを行う不揮発性記憶モジュールを含んで構成することができる。
　ここでデータ書き込みモジュールは、不揮発性記憶モジュールに前記楽音データを書き込むデータ書き込みモジュールであって、外部から取得した楽音データを前記不揮発性記憶モジュールから通知された前記メモリ構成情報に基づいて多重化する多重化部と、前記多重化部によって多重化された前記楽音データを前記不揮発性記憶モジュールに書き込むファイルシステム部と、を備えるようにしてもよい。
　また本発明の不揮発性記憶モジュールは、外部からのアクセス指示に応じてデータの読み出しや書き込みを行う不揮発性記憶モジュールであって、楽音データを多重化して記録し、オーディオデータ、演奏データ、画像データ、及びテキストデータのうち少なくとも１つを記録した複数の不揮発性メモリバンクと、楽音データを多重化して書き込み、オーディオデータ、演奏データ、画像データ、及びテキストデータのうち少なくとも１つを書き込むと共に、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すデータ読み書き部と、を具備するものである。
　ここで前記読み書き制御部は、外部から転送された読み出し指示情報を複数保持するレジスタを有し、ある読み出し指示情報に対応した楽音データの読み出し前に、該読み出し指示情報の次の読み出し指示情報を前記レジスタに保持するようにしてもよい。
　ここで前記読み書き制御部は、論理アドレスと前記不揮発性メモリバンクの物理アドレスとの変換を行うアドレス管理部を有するようにしてもよい。
　本発明の楽音生成システムは、アクセスモジュールと、前記アクセスモジュールからの書き込み、及び読み出し指示に応じてデータの書き込み及び読み出しを行う不揮発性記憶モジュールを含んで構成することができる。
　また本発明の楽音生成システムは、アクセスモジュールと、前記アクセスモジュールからの読み書き指示に応じてデータの読み出しや書き込みを行う不揮発性記憶モジュールと、を具備する楽音生成システムであって、前記不揮発性記憶モジュールは、楽音データが多重化して記録される複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すデータ読み書き部と、を備え、前記アクセスモジュールは、データ記憶モジュールに記憶された音素材ファイル群を１つの楽音データファイルに編集するファイル編集部と、前記楽音データを多重化する多重化部と、前記多重化部によって多重化された楽音データファイルを、前記不揮発性記憶モジュールの少なくとも２以上の前記不揮発性メモリバンクに多重化して書き込み、前記楽音データファイルを読み出すファイルシステム部と、を備えたものである。
　本発明のアクセスモジュールは、不揮発性記憶モジュールに接続されてデータの読み出しや書き込みを行うアクセスモジュールであって、データ記憶モジュールに記憶された音素材ファイル群を１つの楽音データに編集するファイル編集部と、前記楽音データを多重化する多重化部と、前記多重化部によって多重化された楽音データファイルを、前記不揮発性記憶モジュールの少なくとも２以上の前記不揮発性メモリバンクに多重化して書き込み、前記楽音データファイルを読み出すファイルシステム部と、を具備するものである。
　ここで前記アクセスモジュールは、外部から入力された音をサンプリングするサンプリング部を更に備えるようにしてもよい。
　ここで前記アクセスモジュールは、時分割多重処理により１サンプリング周期毎に複数チャンネル分の楽音生成処理を行う信号処理部を更に備えるようにしてもよい。
　本発明の楽音データファイル生成モジュールは、複数の不揮発性メモリバンクを含む不揮発性記憶モジュールに楽音データファイルを生成する楽音データファイル生成モジュールであって、データ記憶モジュールに録音された音素材ファイル群を楽音データファイルに編集するファイル編集部と、前記楽音データを前記不揮発性記憶モジュールから通知された前記メモリ構成情報に基づいて多重化する多重化部と、前記不揮発性記憶モジュールにおいて少なくとも２以上の前記不揮発性メモリバンクに、前記多重化部によって多重化された楽音データを楽音データファイルとして前記不揮発性記憶モジュールに書き込むファイルシステム部と、を具備するものである。
　ここで前記データ記憶モジュールと前記不揮発性記憶モジュールとは、同一の記憶モジュールとしてもよい。
　ここで前記多重化部は、前記不揮発性記憶モジュールから取得したメモリ構成情報に基づいて多重化における多重数を決定するようにしてもよい。
　本発明の不揮発性記憶モジュールは、外部からのアクセス指示に応じてデータの読み出しを行う不揮発性記憶モジュールであって、楽音データを多重化して記録した複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行うと共に、前記不揮発性メモリバンクの構成を示すメモリ構成情報及び読み出し性能情報を読み出すデータ読み出し部と、を具備するものである。
　ここで少なくとも前記楽音データのサンプリング周期と１サンプル容量に係る情報を含む記録データ特性情報と、読み出しレートに関する読み出し性能情報を保持する不揮発性メモリを有するようにしてもよい。
　本発明のアクセスモジュールは、前述の不揮発性記憶モジュールに読み出し指示を行うアクセスモジュールであって、前記不揮発性記憶モジュールから取得した読み出し性能情報及び記録データ特性情報に基づき、発音遅延時間が所定時間以下となるように発音チャンネル数を決定する発音チャンネル数決定部を具備し、決定した発音チャンネル数の範囲内で前記不揮発性記憶モジュールに読み出し指示を行うものである。
　ここで前記チャンネル数決定部で決定されたチャンネル数を表示する表示部を更に有するようにしてもよい。
　ここで時分割多重処理により１サンプリング周期毎に決定した発音チャンネル数の範囲内で複数チャンネル分の楽音生成処理を行う信号処理部を更に備えるようにしてもよい。
　本発明の楽音生成システムは、アクセスモジュールと、前記アクセスモジュールからの読み出し指示に応じてデータの読み出しを行う不揮発性記憶モジュールとを含む楽音生成システムであって、前記不揮発性記憶モジュールは、楽音データを多重化して記録した複数の不揮発性メモリバンクと、外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報及び読み出し性能情報を読み出すデータ読み出し部と、を具備するものであり、前記アクセスモジュールは、前記不揮発性記憶モジュールから取得した読み出し性能情報及び記録データ特性情報に基づき、発音遅延時間が所定時間以下となるように発音チャンネル数を決定する発音チャンネル数決定部を具備し、決定した発音チャンネル数の範囲内で前記不揮発性記憶モジュールに読み出し指示を行うものである。
　尚、前述した各実施の形態においては、ピアノの音をデジタル録音したデータを楽音データとして不揮発性メモリバンク１１０～１１３に記録したが、ピアノ以外の楽器音や音声、あるいはその他のデータを記憶しても構わない。また楽音データは、デジタル録音したデータではなく人工的に作られたデータであってもよい。またＭＰ３などの圧縮技術によって圧縮されたデータであっても構わない。但しその場合は信号処理部２２０に該圧縮データを伸張する処理、即ちデコード処理を実行させる必要がある。また打鍵強度に対応して２種類の楽音データを予め記憶したが、１種類あるいは３種類以上であっても構わない。但し１種類の場合は、信号処理部２２０による補間処理は不要である。３種類以上の場合は該補間処理の方法を３点間直線補間などに拡張すればよい。
　尚、前述した各実施の形態においては、１つの鍵盤に対応する楽音データを約４０秒分としたが、それに限定されることはなく、またＮＮに応じて楽音データの時間長を変えてもよい。通常ピアノの場合は低音ほど発音時間が長いので、低音側の楽音データの時間長を比較的長めにして、高音側の楽音データの時間長を比較的短めにした方が記憶容量を合理化でき好ましい。
　尚、前述した各実施の形態においては、不揮発性メモリバンクの数を４個としたが、それ以外の数であっても構わない。不揮発性メモリバンクの数が多いほど、より発音遅延時間を短くすることができる。また、セクタサイズ即ち１回あたりの楽音データの読み出しサイズを５１２Ｂｙｔｅとしたが、その他のサイズであってもよい。該サイズが小さいほど楽音データバッファのＲＡＭ容量を合理化できるが、必要以上に小さくすると楽音生成処理が破綻する。また、メモリバスの数を複数に拡張しても構わない。例えば、メモリバス数を２つとし、１つのメモリバスあたりに４つの不揮発性メモリバンクを接続した場合、不揮発性メモリバンクへの読み出しを８並列で行うことが可能となる。この場合、第１の実施の形態などのようにバスの競合を回避させる必要がない。即ちＩ／Ｏレジスタ１１０ａ～１１３ａからのデータ転送時間をずらす必要がないので、さらに発音遅延時間を短くすることが可能となる。
　尚、式（５）に示す通り、バンクセレクトはＣＨＮによって決まるものとしたが、バンクセレクトは読み出し指示情報の発行順番、即ちアクセスモジュールが不揮発性記憶モジュールに読み出し指示情報を転送する順に、バンクセレクトが０→１→２→３→０→１・・・というように巡回的にインクリメントするようにしても構わない。
　尚、楽音データを不揮発性メモリバンクのページ内に連続的に配置したが、配置の規則性を不揮発性記憶モジュールやアクセスモジュールが認識していれば、不連続であっても構わない。また、ＰＢ０又はＰＢ１を先頭ブロックとして楽音データの最低音から順に連続的に配置したが、配置の規則性を不揮発性記憶モジュールやアクセスモジュールが認識していれば、ＰＢ０又はＰＢ１が先頭ブロックでなくてもよく、また不連続であっても構わない。
　尚、不揮発性メモリバンクをフラッシュメモリとしたが、本発明はその他の不揮発性メモリを用いた場合に適用できる。
　更に前述した各実施の形態では不揮発性メモリバンクに楽音データ特性情報とメモリ構成情報とを保持するようにしているが、これらの情報を保持する別の不揮発性メモリを設けておいてもよい。
　尚、データ読み出し部やデータ読み書き部は不揮発性記憶モジュールに設けているが、アクセスモジュール内にあっても構わない。
　尚前述した各実施の形態では、マスターキーボードから演奏情報を入力したが、それ以外の形態の入力コントローラ、例えば弦を弾くことによって演奏データを出力するギター型のコントローラや、物を叩くことによって演奏データを出力するスティック型のコントローラを用いてもよい。また、パーソナルコンピュータなどの装置から、あるいはネットワークを介してスタンダードＭＩＤＩファイルのような演奏データをアクセスモジュールに入力するようにしても構わない。
　本発明にかかる楽音生成システムは、不揮発性メモリを楽音データ用のメモリとして使用する方法を提案したものであり、電子楽器やカラオケ装置、あるいは楽音生成機能（例えばサウンドカード）を有するパーソナルコンピュータや携帯電話、ゲーム機器、録音した音素材を楽音データとして利用する装置、などにおいて有益である。

Claims (11)

  1. 　外部からの読み出し指示に応じてデータの読み出しを行う不揮発性記憶モジュールであって、
    　夫々同一の楽音データを記録した複数の不揮発性メモリバンクと、
    　外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行うデータ読み出し部と、を具備する不揮発性記憶モジュール。
  2. 　外部からのアクセス指示に応じてデータの読み出しや書き込みを行う不揮発性記憶モジュールであって、
    　夫々同一の楽音データを記録する複数の不揮発性メモリバンクと、
    　外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すと共に、前記不揮発性メモリバンクに楽音データを多重化して書き込むデータ読み書き部と、を具備する不揮発性記憶モジュール。
  3. 　前記不揮発性メモリバンクは、
    　多重化した楽音データに加えて、オーディオデータ、演奏データ、画像データ、及びテキストデータのうち少なくとも１つと、前記不揮発性メモリバンクの構成を示すメモリ構成情報とを記録するものであり、
    　前記データ読み書き部は、
    　楽音データを多重化して書き込むと共に、オーディオデータ、演奏データ、画像データ、及びテキストデータのうち少なくとも１つを書き込むものである請求項２記載の不揮発性記憶モジュール。
  4. 　前記不揮発性メモリバンクは、
    　前記不揮発性メモリバンクの構成を示すメモリ構成情報及び読み出し性能情報を保持する請求項１記載の不揮発性記憶モジュール。
  5. 　前記不揮発性メモリバンクは、
    　前記不揮発性メモリバンクの構成を示すメモリ構成情報及び読み出し性能情報を保持する請求項２記載の不揮発性記憶モジュール。
  6. 　不揮発性記憶モジュールに読み出し指示を行うアクセスモジュールであって、
    　前記不揮発性記憶モジュールは、
    　夫々同一の楽音データを記録した複数の不揮発性メモリバンクと、
    　外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行うデータ読み出し部と、を具備するものであり、
    　前記アクセスモジュールは、
    　前記不揮発性記憶モジュールから読み出した楽音データに基づき、時分割多重処理により１サンプリング周期毎に複数チャンネル分の楽音生成処理を行う信号処理部を具備するアクセスモジュール。
  7. 　不揮発性記憶モジュールに書き込み、及び読み出し指示を行うアクセスモジュールであって、
    　前記不揮発性記憶モジュールは、
    　夫々同一の楽音データを記録した複数の不揮発性メモリバンクと、
    　前記不揮発性メモリバンクの構成を示すメモリ構成情報を保持するメモリと、
    　外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すと共に、前記不揮発性メモリバンクに楽音データを多重化して書き込むデータ読み書き部と、を具備するものであり、
    　前記アクセスモジュールは、
    　前記不揮発性メモリに保持される楽音データをファイルとして管理するファイルシステム部と、
    　前記不揮発性記憶モジュールから読み出した楽音データに基づき、時分割多重処理により１サンプリング周期毎に複数チャンネル分の楽音生成処理を行う信号処理部と、を具備するアクセスモジュール。
  8. 　不揮発性記憶モジュールに読み出し指示を行うアクセスモジュールであって、
    　前記不揮発性記憶モジュールは、
    　夫々同一の楽音データを記録する複数の不揮発性メモリバンクと、
    　外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すと共に、前記不揮発性メモリバンクに楽音データを多重化して書き込むデータ読み書き部と、を具備するものであり、
    　前記アクセスモジュールは、
    　前記不揮発性記憶モジュールから取得した読み出し性能情報及び記録データ特性情報に基づき、発音遅延時間が所定時間以下となるように発音チャンネル数を決定する発音チャンネル数決定部を具備し、
    　決定した発音チャンネル数の範囲内で前記不揮発性記憶モジュールに読み出し指示を行うアクセスモジュール。
  9. 　複数の不揮発性メモリバンクを含む不揮発性記憶モジュールに楽音データファイルを生成する楽音データファイル生成モジュールであって、
    　データ記憶モジュールに録音された音素材ファイル群を楽音データファイルに編集するファイル編集部と、
    　前記楽音データを前記不揮発性記憶モジュールから通知された前記メモリ構成情報に基づいて多重化する多重化部と、
    　前記不揮発性記憶モジュールにおいて少なくとも２以上の前記不揮発性メモリバンクに、前記多重化部によって多重化された楽音データを楽音データファイルとして前記不揮発性記憶モジュールに書き込むファイルシステム部と、を具備する楽音データファイル生成モジュール。
  10. 　アクセスモジュールと、前記アクセスモジュールからの読み書き指示に応じてデータの読み出しや書き込みを行う不揮発性記憶モジュールと、を具備する楽音生成システムであって、
    　前記不揮発性記憶モジュールは、
    　夫々同一の楽音データを記録した複数の不揮発性メモリバンクと、
    　外部からの１つの読み出し指示に応じて前記いずれかの不揮発性メモリバンクからデータの読み出しを行い、当該読み出しを完了する前に、他の読み出し指示があったときに該読み出し中の不揮発性メモリバンクと異なる不揮発性メモリバンクから読み出しを並行して行い、前記不揮発性メモリバンクの構成を示すメモリ構成情報を読み出すと共に、前記不揮発性メモリバンクに楽音データを多重化して書き込むデータ読み書き部と、を備え、
    　前記アクセスモジュールは、
    　楽音データを前記不揮発性記憶モジュールから読み出した前記メモリ構成情報に基づいて多重化する多重化部と、
    　前記多重化部によって多重化された同一の楽音データファイルを、前記不揮発性記憶モジュールの少なくとも２以上の前記不揮発性メモリバンクに書き込み、前記楽音データファイルを読み出すファイルシステム部と、
    　前記不揮発性記憶モジュールから読み出した楽音データに基づき、時分割多重処理により１サンプリング周期毎に複数チャンネル分の楽音生成処理を行う信号処理部と、を具備する楽音生成システム。
  11. 　前記アクセスモジュールは、
    　データ記憶モジュールに記憶された音素材ファイル群を１つの楽音データファイルに編集するファイル編集部を更に有する請求項１０記載の楽音生成システム。
PCT/JP2009/001156 2008-04-10 2009-03-16 不揮発性記憶モジュール、アクセスモジュール、楽音データファイル生成モジュール及び楽音生成システム WO2009125541A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010507132A JPWO2009125541A1 (ja) 2008-04-10 2009-03-16 不揮発性記憶モジュール、アクセスモジュール、楽音データファイル生成モジュール及び楽音生成システム
US12/936,239 US8450589B2 (en) 2008-04-10 2009-03-16 Nonvolatile storage module, access module, musical sound data file generation module and musical sound generation system

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2008102390 2008-04-10
JP2008-102390 2008-04-10
JP2008-118649 2008-04-30
JP2008118649 2008-04-30
JP2008-131078 2008-05-19
JP2008131078 2008-05-19
JP2008144455 2008-06-02
JP2008-144455 2008-06-02
JP2008158034 2008-06-17
JP2008-158034 2008-06-17

Publications (1)

Publication Number Publication Date
WO2009125541A1 true WO2009125541A1 (ja) 2009-10-15

Family

ID=41161679

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001156 WO2009125541A1 (ja) 2008-04-10 2009-03-16 不揮発性記憶モジュール、アクセスモジュール、楽音データファイル生成モジュール及び楽音生成システム

Country Status (3)

Country Link
US (1) US8450589B2 (ja)
JP (1) JPWO2009125541A1 (ja)
WO (1) WO2009125541A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450589B2 (en) * 2008-04-10 2013-05-28 Panasonic Corporation Nonvolatile storage module, access module, musical sound data file generation module and musical sound generation system
JPWO2010010646A1 (ja) * 2008-07-24 2012-01-05 パナソニック株式会社 アクセスモジュール、記憶モジュール、楽音生成システム、及びデータ書き込みモジュール
JP2014092722A (ja) * 2012-11-05 2014-05-19 Yamaha Corp 音発生装置
KR101377246B1 (ko) * 2012-11-15 2014-03-25 이승재 기타 이펙터 모듈을 이용한 멀티형 기타 이펙터, 스위치 모듈 및 컴팩터형 기타 이펙터
US9336129B2 (en) 2013-10-02 2016-05-10 Sandisk Technologies Inc. System and method for bank logical data remapping
WO2016081192A1 (en) 2014-11-20 2016-05-26 Rambus Inc. Memory systems and methods for improved power management
DE102015118583B4 (de) * 2015-10-30 2019-05-09 Ampete Engineering GbR (vertretungsberechtigter Gesellschafter: Peter Arends, 50733 Köln) Elektronisches Musikinstrumentensystem und Effektmodul für ein derartiges Musikinstrumentensystem
CN112908307A (zh) * 2021-01-29 2021-06-04 云从科技集团股份有限公司 一种音频特征提取方法、系统、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174592A (ja) * 1989-12-04 1991-07-29 Kawai Musical Instr Mfg Co Ltd 電子楽器の音源回路
JP2003108122A (ja) * 2001-09-28 2003-04-11 Yamaha Corp 音波形データ用ディジタル信号処理装置
JP2006259903A (ja) * 2005-03-15 2006-09-28 Toshiba Corp 情報処理装置および起動方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5842479B2 (ja) * 1976-10-18 1983-09-20 ヤマハ株式会社 電子楽器のウエ−ブゼネレ−タ
JP2560372B2 (ja) * 1988-01-06 1996-12-04 ヤマハ株式会社 自動演奏装置
US5081897A (en) * 1989-02-20 1992-01-21 Kabushiki Kaisha Kawai Gakki Seisakusho Electronic musical instrument having waveform memory
US5416264A (en) * 1992-07-27 1995-05-16 Yamaha Corporation Waveform-forming device having memory storing non-compressed/compressed waveform samples
JP4070347B2 (ja) 1999-03-29 2008-04-02 株式会社河合楽器製作所 楽音信号発生装置
JP3878485B2 (ja) * 2002-01-11 2007-02-07 ローランド株式会社 波形再生装置
JP3928468B2 (ja) * 2002-04-22 2007-06-13 ヤマハ株式会社 多チャンネル録音再生方法、録音装置、及び再生装置
JP3915585B2 (ja) * 2002-04-23 2007-05-16 ヤマハ株式会社 データ生成方法、プログラム、記録媒体およびデータ生成装置
KR100659767B1 (ko) * 2004-08-17 2006-12-20 (주)케이피비오상사 어쿠스틱/일렉트릭 기타의 자동연주 및 녹음 장치
JP2006235117A (ja) * 2005-02-23 2006-09-07 Toshiba Corp 音楽再生装置
KR20080058042A (ko) * 2006-12-21 2008-06-25 엘지전자 주식회사 음악 재생 장치 및 그 재생방법
US7751221B2 (en) * 2007-12-21 2010-07-06 Unity Semiconductor Corporation Media player with non-volatile memory
US8450589B2 (en) * 2008-04-10 2013-05-28 Panasonic Corporation Nonvolatile storage module, access module, musical sound data file generation module and musical sound generation system
KR101466585B1 (ko) * 2008-07-10 2014-11-28 삼성전자주식회사 메모리 장치 및 메모리 장치의 관리 방법
JPWO2010010646A1 (ja) * 2008-07-24 2012-01-05 パナソニック株式会社 アクセスモジュール、記憶モジュール、楽音生成システム、及びデータ書き込みモジュール
US8263849B2 (en) * 2008-12-12 2012-09-11 Young Chang Research And Development Institute Flash memory based stored sample electronic music synthesizer
JP2010217475A (ja) * 2009-03-17 2010-09-30 Yamaha Corp 楽音信号発生装置
JP5534388B2 (ja) * 2009-03-23 2014-06-25 ヤマハ株式会社 楽音生成装置
US20110246188A1 (en) * 2009-05-27 2011-10-06 Masahiro Nakanishi Nonvolatile storage system and music sound generation system
US8183452B2 (en) * 2010-03-23 2012-05-22 Yamaha Corporation Tone generation apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174592A (ja) * 1989-12-04 1991-07-29 Kawai Musical Instr Mfg Co Ltd 電子楽器の音源回路
JP2003108122A (ja) * 2001-09-28 2003-04-11 Yamaha Corp 音波形データ用ディジタル信号処理装置
JP2006259903A (ja) * 2005-03-15 2006-09-28 Toshiba Corp 情報処理装置および起動方法

Also Published As

Publication number Publication date
US8450589B2 (en) 2013-05-28
JPWO2009125541A1 (ja) 2011-07-28
US20110029583A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
WO2009125541A1 (ja) 不揮発性記憶モジュール、アクセスモジュール、楽音データファイル生成モジュール及び楽音生成システム
US5521322A (en) Tone information processing device for an electronic musical instrument for generating sounds
US10373595B2 (en) Musical sound generation device
WO2010137312A1 (ja) 不揮発性記憶システムおよび楽音生成システム
US6525256B2 (en) Method of compressing a midi file
CN108630178B (zh) 乐音生成装置、乐音生成方法、记录介质及电子乐器
US6570082B2 (en) Tone color selection apparatus and method
US7279628B2 (en) Editing apparatus of setting information for electronic music apparatuses
CN110299128B (zh) 电子乐器、方法、存储介质
JP5152373B2 (ja) 楽音生成装置及びプログラム
US6956160B2 (en) Tone generator apparatus sharing parameters among channels
JP3372124B2 (ja) 電子楽器
JP4012682B2 (ja) 音源システム
WO2010010646A1 (ja) アクセスモジュール、記憶モジュール、楽音生成システム、及びデータ書き込みモジュール
US7470848B2 (en) Structure and method for playing MIDI messages and multi-media apparatus using the same
JP6851578B2 (ja) 楽音生成装置、楽音生成方法、楽音生成プログラム及び電子楽器
US10593312B1 (en) Digital musical synthesizer with voice note identifications
JP5070842B2 (ja) 楽音生成装置及びプログラム
JPH10187155A (ja) カラオケ装置
JP2008170560A (ja) 楽音生成装置及びプログラム
JPH09230865A (ja) 電子楽器
JPH0667664A (ja) 単音楽器
JP2000338974A (ja) 電子楽器におけるアサイン装置
JPS6339077B2 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09729902

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010507132

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12936239

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09729902

Country of ref document: EP

Kind code of ref document: A1