WO2009118926A1 - 不揮発性記憶装置及びその製造方法 - Google Patents

不揮発性記憶装置及びその製造方法 Download PDF

Info

Publication number
WO2009118926A1
WO2009118926A1 PCT/JP2008/065589 JP2008065589W WO2009118926A1 WO 2009118926 A1 WO2009118926 A1 WO 2009118926A1 JP 2008065589 W JP2008065589 W JP 2008065589W WO 2009118926 A1 WO2009118926 A1 WO 2009118926A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
forming
composition ratio
storage unit
oxygen composition
Prior art date
Application number
PCT/JP2008/065589
Other languages
English (en)
French (fr)
Inventor
裕之 福水
徳子 坊田
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Publication of WO2009118926A1 publication Critical patent/WO2009118926A1/ja
Priority to US12/885,599 priority Critical patent/US8471325B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

　基板と、第１の方向に延在し、前記基板の上に設けられた第１の電極と、前記第１の方向と交差する第２の方向に延在し、前記第１の電極の上に設けられた第２の電極と、前記第２の方向と交差する第３の方向に延在し、前記第２の電極の上に設けられた第３の電極と、前記第１の電極と前記第２の電極との間に設けられ、第１の酸素組成比及び第１の層厚を有する第１の記憶部と、前記第２の電極と前記第３の電極との間に設けられ、前記第１の酸素組成比と異なる第２の酸素組成比及び前記第１の層厚と異なる第２の層厚の少なくともいずれかを有する第２の記憶部と、を備えたことを特徴とする不揮発性記憶装置が提供される。

Description

不揮発性記憶装置及びその製造方法
　本発明は、不揮発性記憶装置及びその製造方法に関する。
　不揮発性記憶装置として多用されているフラッシュメモリは、集積度の向上に対して限界があるとされている。フラッシュメモリより高集積度が可能な不揮発性記憶装置として、例えば電気抵抗が可変の記憶部を２枚の電極に挟んだ構成の、クロスポイント型不揮発性記憶装置が注目されている（特許文献１）。そして、このクロスポイント型不揮発性記憶装置を積層した３次元構造の不揮発性記憶装置もある。　
　この場合、１層目の記憶部と、その上に積層された２層目以降の記憶部とでは、製造工程中の処理等に伴う履歴（例：熱履歴）が異なるため、電気特性が異なってしまい、記憶保持と読み出しの安定した動作がし難いという問題があった。
特開２００７－１８４４１９号公報
　本発明の目的は、製造工程中の処理等に伴う履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置とその製造方法を提供することにある。
　本発明の一態様によれば、基板と、第１の方向に延在し、前記基板の上に設けられた第１の電極と、前記第１の方向と交差する第２の方向に延在し、前記第１の電極の上に設けられた第２の電極と、前記第２の方向と交差する第３の方向に延在し、前記第２の電極の上に設けられた第３の電極と、前記第１の電極と前記第２の電極との間に設けられ、第１の酸素組成比及び第１の層厚を有する第１の記憶部と、前記第２の電極と前記第３の電極との間に設けられ、前記第１の酸素組成比と異なる第２の酸素組成比及び前記第１の層厚と異なる第２の層厚の少なくともいずれかを有する第２の記憶部と、を備えたことを特徴とする不揮発性記憶装置が提供される。
　また、本発明の他の一態様によれば、基板と、第１の方向に延在し、前記基板の上に設けられた第１の電極と、前記第１の方向と交差する第２の方向に延在し、前記第１の電極の上に設けられた第２の電極と、第３の方向に延在し、前記第２の電極の上に設けられた第３の電極と、前記第３の方向と交差する第４の方向に延在し、前記第３の電極の上に設けられた第４の電極と、前記第１の電極と前記第２の電極との間に設けられ、第１の酸素組成比及び第１の層厚を有する第１の記憶部と、前記第３の電極と前記第４の電極との間に設けられ、前記第１の酸素組成比と異なる第２の酸素組成比及び前記第１の層厚と異なる第２の層厚の少なくともいずれかを有する第２の記憶部と、を備えたことを特徴とする不揮発性記憶装置が提供される。
　また、本発明の他の一態様によれば、基板上に、第１の方向に延在する第１の電極を形成する工程と、前記第１の電極の上に第１の酸素組成比及び第１の層厚を有する第１の記憶部を形成する工程と、前記第１の記憶部の上に設けられ前記第１の方向と交差する第２の方向に延在する第２の電極を形成する工程と、前記第２の電極の上に前記第１の酸素組成比と異なる第２の酸素組成比及び前記第１の層厚と異なる第２の層厚の少なくともいずれかを有する第２の記憶部を形成する工程と、前記第２の記憶部の上に設けられ、前記第２の方向と交差する方向に延在する第３の電極を形成する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。
　また、本発明の他の一態様によれば、基板上に、第１の方向に延在する第１の電極を形成する工程と、前記第１の電極の上に第１の酸素組成比及び第１の層厚を有する第１の記憶部を形成する工程と、前記第１の記憶部の上に設けられ、前記第１の方向と交差する第２の方向に延在する第２の電極を形成する工程と、前記第２の電極の上に設けられ、前記第２の電極と交差する方向に延在する第３の電極を形成する工程と、前記第３の電極の上に前記第１の酸素組成比と異なる第２の酸素組成比及び前記第１の層厚と異なる第２の層厚の少なくともいずれかを有する第２の記憶部を形成する工程と、前記第２の記憶部の上に設けられ、前記第３の電極と交差する方向に延在する第４の電極を形成する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。
本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 本発明の第１の実施形態に係る不揮発性記憶装置の記憶部に用いられる材料の特性を例示するグラフ図である。 本発明の第１の実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である。 本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式図である。 本発明の第２の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 本発明の第２の実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である。 本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。 本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。 本発明の第４の実施形態に係る不揮発性記憶装置の製造方法の別の具体例を例示するフローチャート図である。
符号の説明
　１０、１１、２０、３０　不揮発性記憶装置
　１０１　第１の積層段
　１０５　基板
　１０６　主面
　１１０　第１の下側電極（第１の電極）
　１２０　第１のスイッチング素子部
　１３０　第１の記憶部
　１３５　第１の記憶セル部
　１４０　第１の上側電極（第２の電極）
　１８０　第１の素子間絶縁領域
　２０１　第２の積層段
　２０５　絶縁層
　２１０　第２の下側電極（第３の電極）
　２２０　第２のスイッチング素子部
　２３０　第２の記憶部
　２３５　第２の記憶セル部
　２４０　第２の上側電極（第４の電極）（第３の電極）
　２８０　第２の素子間絶縁領域
　３０１　第３の積層段
　３１０　第３の下側電極
　３２０　第３のスイッチング素子部
　３３０　第３の記憶部
　３３５　第３の記憶セル部
　３４０　第３の上側電極
　３８０　第３の素子間絶縁領域
　４０１　第４の積層段
　４１０　第４の下側電極
　４２０　第４のスイッチング素子部
　４３０　第４の記憶部
　４３５　第４の記憶セル部
　４４０　第４の上側電極
　４８０　第４の素子間絶縁領域
　以下、本発明の実施の形態について図面を参照して詳細に説明する。　
　（第１の実施の形態）
　図１は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。　
　図２は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。　
　なお、本願明細書と図２以降の各図については、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
　図１（ａ）、（ｂ）は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する、それぞれ、模式的斜視図及び模式的透過平面図であり、図２（ａ）は、図１のＡ－Ａ’線断面図、図２（ｂ）は、図１のＢ－Ｂ’線断面図である。　
　図１、図２に表したように、本発明の第１の実施形態に係る不揮発性記憶装置１０は、基板１０５の主面１０６の上に設けられた第１の下側電極１１０と、第１の下側電極１１０と対向して設けられた第１の上側電極１４０と、第１の下側電極１１０と第１の上側電極１４０との間に設けられた第１の記憶部１３０と、を備える。そして、第１の記憶部１３０の上に設けられた第２の下側電極２１０と、第２の下側電極２１０と対向して設けられた第２の上側電極２４０と、第２の下側電極２１０と第２の上側電極２４０との間に設けられた第２の記憶部２３０と、をさらに備える。
　そして、第１の記憶部１３０は、第１の酸素組成比を有する第１の金属酸化物を含み、第１の層厚ｔ１を有する。そして、第２の記憶部２３０は、第２の酸素組成比を有する第２の金属酸化物を含み、第２の層厚ｔ２を有する。　
　図１、図２に例示した不揮発性記憶装置１０では、第１の上側電極１４０と第２の下側電極２１０とが互いに兼用されている構造であり、すなわち、第１上側電極１４０と第２の下側電極２１０とは同じである。すなわち、不揮発性記憶装置１０は、基板１０５と、第１の方向に延在し、基板１０５の上に設けられた複数の第１の電極（第１の下側電極）１１０と、第１の方向と交差する第２の方向に延在し、第１の電極１１０の上に設けられた複数の第２の電極（第１の上側電極）１４０と、第２の方向と交差する第３の方向に延在し、第２の電極１４０の上に設けられた複数の第３の電極（第２の上側電極）２４０と、第１の電極１１０と第２の電極１４０との間に設けられ、第１の酸素組成比及び第１の層厚ｔ１を有する第１の記憶部１３０と、第２の電極１４０と第３の電極２４０との間に設けられ、第１の酸素組成比と異なる第２の酸素組成比及び第１の層厚と異なる第２の層厚ｔ２の少なくともいずれかを有する第２の記憶部２３０と、を備える。ただし、後述するように、本発明はこれには限定されず、第１の上側電極１４０と第２の下側電極２１０とは別に設けても良い。
　ここで、第１の下側電極１１０と第１の記憶部１３０と第１の上側電極１４０とを第１の積層段１０１とする。また、第２の下側電極２１０と第２の記憶部２３０と第２の上側電極２４０とを第２の積層段２０１とする。すなわち、本実施形態の不揮発性記憶装置１０は、第１の積層段１０１と第２の積層段２０１が積層された３次元構造の不揮発性記憶装置である。
　なお、第１の下側電極１１０の延在方向をＸ軸方向とし、第１の上側電極１４０の延在方向をＹ軸とする。Ｘ軸方向とＹ軸方向とは、互いに実質的に直交する。そして、Ｘ軸とＹ軸とに直交する方向をＺ軸とする。そして、第２の下側電極２１０（第１の上側電極１４０）の延在方向はＹ軸方向であり、第２の上側電極２４０の延在方向はＸ軸方向である。すなわち、第１の積層段１０１においては、第１の下側電極１１０と第１の上側電極１４０とは互いに三次元的に交差しており（ここでは、両者は実質的に直交している）、また第２の積層段２０１においては、第２の下側電極２１０と第２の上側電極２４０とは互いに三次元的に交差している（ここでは、両者は実質的に直交している。）。
　ここで、図１、図２に示した不揮発性記憶装置１０は、第１の積層段１０１と第２の積層段２０１とを有する２段の構造を有しているが、本発明はこれに限らず、積層段の段数は３段以上であっても良い。　
　また、図１及び図２においては、第１の下側電極１１０と第１の上側電極１４０（第２の下側電極２１０）と第２の上側電極２４０とが互いに直交した具体例を表したが、本発明はこれには限定されない。すなわち、これら電極は必ずしも互いに直交している必要はなく、隣接する電極どうしが三次元的に交差する（非平行の）関係であればよい。
　基板１０５には、例えばシリコン基板を用いることができ、このシリコン基板の上には、不揮発性記憶装置を駆動する駆動回路を設けることもできる。　
　また、第１の記憶部１３０及び第２の記憶部２３０としては、例えば、印加する電圧によって電気抵抗値が変化する、酸化ニッケル（ＮｉＯｘ）、酸化チタン（ＴｉＯｘ）、酸化マンガン（ＭｎＯｘ）、ＺｎＦｅ２Ｏ４、ＺｎＭｎ２Ｏ４、ＰｒｘＣａ１－ｘＭｎＯ３等の他、各種の遷移金属酸化物等を用いることができる。また、相転移型材料を用いることができる。
　また、第１の下側電極１１０、第１の上側電極１４０（第２の下側電極２１０）、及び第２の上側電極２４０には、例えば、タングステン、タングステンシリサイド、アルミニウム、銅等を用いることができる。　
　なお、下側電極１１０をビット線（ＢＬ）、上側電極１４０をワード線（ＷＬ）と言う。ただし、下側電極１１０をワード線（ＷＬ）、上側電極１４０をビット線（ＢＬ）としても良い。
　不揮発性記憶装置１０において、第１の下側電極１１０に与える電位と第１の上側電極１４０に与える電位の組み合わせによって、第１の記憶部１３０に印加される電圧が変化し、その時の第１の記憶部１３０の特性によって、情報を記憶することができる。この時、第１の記憶部１３０に印加される電圧の極性に方向性を持たせるために、例えば整流特性を有する第１のスイッチング素子部１２０を設けることができる。第１のスイッチング素子部１２０には、例えば、ＰＩＮダイオードやＭＩＭ（Metal-Insulator-Metal)やショットキーダイオード素子などを用いることができる。　
　なお、図１、図２では、第１のスイッチング素子部１２０が、第１の下側電極１１０と第１の記憶部１３０との間に設けられている例を示しているが、第１のスイッチング素子部１２０は、第１の上側電極１４０と第１の記憶部１３０との間に設けても良い。また、第１のスイッチング素子部１２０は、第１の下側電極１１０と第１の上側電極１４０とが対向する領域以外の領域に設けても良い。
　同様に、第２の記憶部２３０に印加される電圧の極性に方向性を持たせるために、第２のスイッチング素子部２２０を設けることができる。図１、図２では、第２のスイッチング素子部２２０は、第２の下側電極２１０と第２の記憶部２３０との間に設けられている例を示しているが、第２のスイッチング素子部２２０は、第２の上側電極２４０と第２の記憶部２３０との間に設けても良く、また、第２のスイッチング素子部２２０は、第２の下側電極２１０と第２の上側電極２４０とが対向する領域以外の領域に設けても良い。
　また、不揮発性記憶装置１０において、第１の下側電極１１０と第１のスイッチング素子部１２０との間、第１のスイッチング素子部１２０と第１の記憶部１３０との間、第１の記憶部１３０と第１の上側電極１４０との間のそれぞれに、図示しないバリアメタル層を設けることもできる。　
　また、同様に、第２の下側電極２１０と第２のスイッチング素子部２２０との間、第２のスイッチング素子部２２０と第２の記憶部２３０との間、第２の記憶部２３０と第２の上側電極２４０との間のそれぞれに、図示しないバリアメタル層を設けることもできる。　これらのバリアメタル層としては、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）等を用いることができる。
　また、第１の積層段１０１において、第１の下側電極１１０と第１の上側電極１４０とが対向してできる第１の記憶セル部１３５同士の間の部分には、第１の素子間絶縁領域１８０を設けることができる。また、第２の積層段２０１において、第２の下側電極２１０と第２の上側電極２４０とが対向してできる第２の記憶セル部２３５同士の間の部分には、第２の素子間絶縁領域２８０を設けることができる。これら、第１の素子間絶縁領域１８０及び第２の素子間絶縁領域２８０には、例えば、酸化シリコン膜、窒化シリコン膜、窒化アルミニウム膜等を用いることができる。　
　そして、不揮発性記憶装置１０においては、第２の酸素組成比及び第２の層厚ｔ２の少なくともいずれかは、第１の酸素組成比及び第１の層厚ｔ１と異なっている。不揮発性記憶装置１０の場合、具体的には、第２の層厚ｔ２は、第１の層厚ｔ１と実質的に同じであるが、第２の酸素組成比が第１の酸素組成比と異なっている。
　これにより、第１の記憶部１３０と第２の記憶部２３０との間の、製造工程中の処理等に伴う履歴（以下、一例として熱履歴とする）の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置とその製造方法が得られる。
　図３は、本発明の第１の実施形態に係る不揮発性記憶装置の記憶部に用いられる材料の特性を例示するグラフ図である。　
　図３（ａ）～（ｃ）は、不揮発性記憶装置の記憶部に用いられるＮｉＯｘのアニール条件を変えた時の電流－電圧特性を例示している。横軸は、ＮｉＯｘ層に印加する印加電圧、縦軸は、ＮｉＯｘ層に流れる電流である。そして、図３（ａ）、（ｂ）、（ｃ）は、それぞれ、アニール処理無し、３００℃１０分間のアニール処理、４００℃１０分間のアニール処理の結果を例示している。
　図３（ａ）に表したように、アニール無しの場合、フォーミング電圧は２．３Ｖであった。これに対し、図３（ｂ）に表したように、アニール温度が３００℃の場合、フォーミング電圧は５．４Ｖであった。そして、図３（ｃ）に表したように、アニール温度が４００℃の場合、フォーミング電圧は９．６Ｖであった。このように、アニール温度が高くなるにつれて、フォーミング電圧は上昇した。
　また、フォーミング後の高抵抗状態のオフ電流Ｉｏｆｆを１Ｖで読み込んだ場合、オフ電流Ｉｏｆｆは、アニール無し、３００℃のアニール処理、４００℃のアニール処理のそれぞれで、５．３×１０－４Ａ、２．３×１０－５Ａ、３．８×１０－６Ａとなった。　
　すなわち、抵抗変化膜（記憶部）として、ＮｉＯｘを用いた場合、ＮｉＯｘはアニール温度を高温にすると、オフ電流が低下する傾向がある。また、同様に、アニール時間が長くなると、オフ電流が低下する。また、ソフトブレイクダウンさせるためのフォーミング電圧もアニール条件により変化する。
　この時、従来の積層型の不揮発性記憶装置においては、第１の記憶部１３０及び第２の記憶部２３０に用いる膜は、同じ組成、同じ層厚で成膜を行っていた。このため、第１の積層段１０１の第１の下側電極１１０、第１のスイッチング素子部１２０、第１の記憶部１３０、第１の上側電極１４０、第１の素子間絶縁領域１８０及び各種のバリア層は、第２の積層段２０１の各層の形成の際の成膜時の加熱及びアニールにより、加熱される。そして、既に形成済みの第１の記憶部１３０にもこの熱工程が付加される。従って、第１の記憶部１３０と第２の記憶部２３０の熱履歴は異なっており、これが、第１の記憶部１３０の電気特性と第２の記憶部２３０の電気特性とが異なる要因となる。
　このように、ＮｉＯｘ等の不揮発性記憶装置１０の記憶部に用いられる金属酸化物は、アニール条件、すなわち、熱履歴により、電気特性が変化し、読み出し時に、オン・オフを判断する電流値が変化し、また、オフ電流やフォーミング電圧も変化する。　
　この時、本実施形態の不揮発性記憶装置１０においては、ＮｉＯｘ膜を成膜する際に、第１の記憶部１３０と第２の記憶部２３０とで、ＮｉＯｘ中の酸素組成比を変えていることで、このような熱履歴に起因した記憶部の電気特性の違いを補償でき、リセット電流やフォーミング電圧を、第１の記憶部１３０と第２の記憶部２３０とで実質的に等しくすることができる。
　例えば、第１、第２の記憶部１３０、２３０となる膜を成膜する際の成膜条件を変えることにより、第１、第２の酸素組成比を変えることができる。例えば、記憶部としてＮｉＯｘを用いる場合、Ｎｉのターゲットを用いて、ＡｒにＯ２を添加したガスを用いたＤＣスパッタにより成膜する。この時、例えば、Ａｒガスの流量とＯ２ガスの流量を変えることで、第１、第２の酸素組成比を変化させることができる。
　例えば、第１の記憶部１３０に対して第２の記憶部２３０の方が、ＮｉＯｘ中の酸素組成比が低くなるように成膜条件を調整する。これにより、第１、第２の記憶部１３０、２３０の各層における、オフ電流やフォーミング電圧等の特性の差異を縮減することができる。
　図４は、本発明の第１の実施形態の係る不揮発性記憶装置の特性を例示するグラフ図である。　
　すなわち、図４は、記憶部に用いられる材料として、ＮｉＯｘ膜を、ＡｒとＯ２の流量を変えて成膜した時のフォーミング電圧を例示しており、横軸は、Ｏ２ガスの（Ｏ２＋Ａｒ）ガスに対する流量比Ｒを表し、縦軸はフォーミング電圧Ｖｆを表す。　
　図４に表したように、Ｏ２ガスの流量比Ｒが高くなると、フォーミング電圧Ｖｆが低下している。このように、Ｏ２ガスの流量比Ｒ、すなわち、ガスの組成を変えることによって、記憶部の酸素組成比を変え、フォーミング電圧Ｖｆを制御することができる。この特性を利用して、第１の記憶部１３０と第２の記憶部２３０の製造工程中の熱履歴による特性の差異を補償するように、第１の記憶部１３０と第２の記憶部２３０の成膜条件を変え、酸素組成比を変えることで、第１の記憶部１３０と第２の記憶部２３０の特性を実質的に同等にできる。
　これにより、不揮発性記憶装置１０によって、第１の記憶部１３０と第２の記憶部２３０との間の、製造工程中の熱履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置とその製造方法が提供される。
　なお、この際、第１の記憶部１３０を形成する工程と、第２の記憶部２３０を形成する工程と、で、使用するターゲットは同じものを用いることができる。すなわち、第１の記憶部１３０を形成する工程と、第２の記憶部２３０を形成する工程と、で、同じターゲットを用いても使用するガスの流量比、すなわち、組成比を変えることにより、第１の記憶部１３０と第２の記憶部２３０とで、酸素組成比を変えることができる。これにより、ターゲットの交換をしないで、製造工程中の処理等に伴う履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置を得ることができる。
　図５は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式図である。　
　図５に表したように、本発明の第１の実施形態に係る別の不揮発性記憶装置１１では、第１の上側電極１４０と第２の下側電極２１０とが別に設けられている。すなわち、第１の上側電極１４０の上に絶縁層２０５が設けられ、その上に、第２の下側電極２１０が設けられている。これ以外の構成は、不揮発性記憶装置１０と同様とすることができる。すなわち、不揮発性記憶装置１１は、基板１０５と、第１の方向に延在し、基板１０５の上に設けられた複数の第１の電極（第１の下側電極）１１０と、第１の方向と交差する第２の方向に延在し、第１の電極１１０の上に設けられた複数の第２の電極（第１の上側電極）１４０と、第３の方向に延在し、第２の電極１４０の上に設けられた複数の第３の電極（第２の下側電極）２１０と、第３の方向と交差する第４の方向に延在し、第３の電極２１０の上に設けられた複数の第４の電極（第２の上側電極）２４０と、第１の電極１１０と第２の電極１４０との間に設けられ、第１の酸素組成比及び第１の層厚ｔ１を有する第１の記憶部１３０と、第３の電極２１０と第４の電極２４０との間に設けられ、第１の酸素組成比と異なる第２の酸素組成比及び第１の層厚ｔ１と異なる第２の層厚ｔ２の少なくともいずれかを有する第２の記憶部２３０と、を備える。
　このように、第１の上側電極１４０と第２の下側電極２１０とが別に設けられた不揮発性記憶装置１１の場合も、第２の記憶部２３０の第２の酸素組成比を、第１の記憶部１３０の第１の酸素組成比と変えることにより、第１の記憶部１３０と第２の記憶部２３０との間の、製造工程中の熱履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置が提供される。
　なお、図５に例示した不揮発性記憶装置１１においては、第２の下側電極２１０は、第１の下側電極１１０と同じように、Ｘ軸方向に延在しているが、Ｙ軸方向に延在するようにしても良い。この場合は、第２の上側電極２４０の延在方向は、Ｘ軸方向とされる。
　さらに、第１の下側電極１１０と第１の上側電極１４０、あるいは、第２の下側電極２１０と第２の上側電極２４０は、互いに直交している必要はなく、互いに三次元的に交差する（非平行の）関係であればよい。また、例えば、第１の上側電極１４０と第２の下側電極２１０についても、互いに直交または平行である必要はなく、互いに三次元的に交差する（非平行）の関係であってもよい。
　なお、上記において、第１の記憶部１３０と第２の記憶部２３０とで酸素組成比を変えるための一例として、成膜時に用いるガスの組成を変える（具体的にはＯ２ガスの流量比Ｒを変える）例について説明したが、本発明はこれに限らない。
　例えば、第１の記憶部１３０と第２の記憶部２３０とで用いるターゲットを変えても良い。さらに、第１の記憶部１３０となる膜、及び、第２の記憶部２３０となる膜のそれぞれを形成した後の、アニール処理などにおける雰囲気ガスの組成を変えても良い。すなわち、第１の記憶部１３０となる膜、及び、第２の記憶部２３０となる膜のそれぞれの形成した後に、例えば酸素濃度が異なる雰囲気中での処理を行うことによって、第１の記憶部１３０と第２の記憶部２３０とで酸素組成比を変えることができる。
　さらに、上記の第１のスイッチング素子部１２０及び第２のスイッチング素子部２２０が設けられる場合において、これらに用いられる膜の組成を変えることにより、これらに隣接する第１の記憶部１３０及び第２の記憶部２３０の酸素組成比を変えることができる。例えば、第１のスイッチング素子部１２０となる膜を成膜する際に用いるターゲットや用いるガスの酸素含有比を、第２のスイッチング素子部２２０となる膜を成膜する際に用いるターゲットや用いるガスの酸素含有比と変えることで、第１のスイッチング素子部１２０における酸素含有比と、第２のスイッチング素子部２２０における酸素含有比と、を異ならせることができる。これにより、第１のスイッチング素子部１２０からそれに隣接する第１の記憶部１３０に拡散する酸素の量と、第２のスイッチング素子部２２０からそれに隣接する第２の記憶部２３０に拡散する酸素の量と、を異ならせることができる。その結果、第１の記憶部１３０と第２の記憶部２３０とで酸素組成比を異ならせることができる。
　これらの手法によっても、製造工程中の処理等に伴う履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置が得られる。
　（第２の実施の形態）
　図６は、本発明の第２の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。　
　図６に表したように、本発明の第２の実施形態に係る不揮発性記憶装置２０では、第２の記憶部２３０の層厚ｔ２は、第１の記憶部１３０の層厚ｔ１と異なっている。具体的には、第２の記憶部２３０の層厚ｔ２は、第１の記憶部１３０の層厚ｔ１より厚く設定されている。
　すなわち、既に説明したように、第１の記憶部１３０には、その後の第２の積層段２０１の製造工程中における熱履歴により熱負荷がかかる。このため、例えば、第２の記憶部２３０のオフ電流は、第１の記憶部１３０のオフ電流より大きくなる。このオフ電流の差異を補償するように、第２の記憶部２３０の層厚ｔ２を第１の記憶部１３０の層厚ｔ１より大きくする。これにより、第１の記憶部１３０と第２の記憶部２３０との間の、製造工程中の熱履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置が提供される。
　図７は、本発明の第２の実施形態に係る不揮発性記憶装置の特性を例示するグラフ図である。　すなわち、図７（ａ）、（ｂ）は、記憶部にＮｉＯｘを用いた場合の記憶部の層厚とフォーミング電圧Ｖｆとの関係と、層厚とオフ抵抗Ｒｏｆｆとの関係を、それぞれ例示している。横軸は層厚を表し、図７（ａ）の縦軸はフォーミング電圧Ｖｆを表し、図７（ｂ）の縦軸はオフ抵抗Ｒｏｆｆを表す。なお、オフ抵抗Ｒｏｆｆは、印加電圧が０．１Ｖの時の電流値から求めた。　
　図７（ａ）に表したように、記憶部の層厚が厚くなるにつれてフォーミング電圧Ｖｆが上昇している。また、図７（ｂ）に表したように、記憶部の層厚が厚くなるにつれてオフ抵抗Ｒｏｆｆが上昇している。すなわち、オフ電流Ｉｏｆｆが低下する。既に説明したように、これらフォーミング電圧Ｖｆや、オフ抵抗Ｒｏｆｆ（すなわちオフ電流Ｉｏｆｆ）は、記憶部の製造工程中の熱履歴等によって変化するので、これを補償するように、第１の記憶部１３０の層厚ｔ１と第２の記憶部２３０の層厚ｔ２とを変えることで、第１の記憶部１３０と第２の記憶部２３０の製造工程中の熱履歴による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置とその製造方法が提供される。
　なお、図５に例示したように、第１上側電極１４０と第２の下側電極２１０とが別に設けられた場合も、第２の記憶部２３０の層厚ｔ２を、第１の記憶部１３０の層厚ｔ１と異ならせることにより、第１の記憶部１３０と第２の記憶部２３０との間の、製造工程中の熱履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置が提供される。
　さらに、上に説明した、第２の記憶部２３０の第２の酸素組成比を、第１の記憶部１３０の第１の酸素組成比と変えること、及び、第２の記憶部２３０の層厚ｔ２を、第１の記憶部１３０の層厚ｔ１と変えること、を同時に行っても良い。これによっても、製造工程中の熱履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置が提供される。
　（第３の実施の形態）
　図８は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。　
　図９は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。　
　図８（ａ）、（ｂ）は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する、それぞれ、模式的斜視図及び模式的透過平面図であり、図９（ａ）は、図８のＡ－Ａ’線断面図、図９（ｂ）は、図８のＢ－Ｂ’線断面図である。　
　図８、図９に表したように、本発明の第３の実施形態に係る不揮発性記憶装置３０は、図１、図２に例示した、第１の積層段１０１と第２の積層段２０１を有する不揮発性記憶装置１０に対し、さらに、第３の積層段３０１及び第４の積層段４０１を備える。　
　すなわち、第２の記憶部２３０の上に設けられた第３の下側電極３１０と、第３の下側電極３１０と対向して設けられた第３の上側電極３４０と、第３の下側電極３１０と第３の上側電極３４０との間に設けられた第３の記憶部３３０と、をさらに備える。そして、第３の記憶部３３０の上に設けられた第４の下側電極４１０と、第４の下側電極４１０と対向して設けられた第４の上側電極４４０と、第４の下側電極４１０と第４の上側電極４４０との間に設けられた第４の記憶部４３０と、をさらに備える。なお、不揮発性記憶装置３０では、第１の上側電極１４０と第２の下側電極２１０とが同一であり、第２の上側電極２４０と第３の下側電極３１０とが同一であり、第３の上側電極３４０と第４の下側電極４１０とが同一であるが、これらの電極はそれぞれ別に設けても良い。
　また、第３の下側電極３１０と第３の上側電極３４０とが対向してできる第３の記憶セル部３３５同士の間の部分には、第３の素子間絶縁領域３８０を設けることができる。また、第４の下側電極４１０と第４の上側電極４４０とが対向してできる第４の記憶セル部４３５同士の間の部分には、第４の素子間絶縁領域４８０を設けることができる。これら、第３の素子間絶縁領域３８０及び第４の素子間絶縁領域４８０にも、例えば、酸化シリコン膜、窒化シリコン膜、窒化アルミニウム膜等を用いることができる。　
　そして、第３の記憶部３３０は、第３の酸素組成比を有する第３の金属酸化物を含み、第３の層厚ｔ３を有する。そして、第４の記憶部４３０は、第４の酸素組成比を有する第４の金属酸化物を含み、第４の層厚ｔ４を有する。
　そして、本実施形態の不揮発性記憶装置３０では、第１の酸素組成比、第２の酸素組成比、第３の酸素組成比及び第４の酸素組成比、並びに、第１の層厚ｔ１、第２の層厚ｔ２、第３の層厚ｔ３及び第４の層厚ｔ４の少なくともいずれかは互いに異なっている。
　図６、図７に例示した本実施形態に係る不揮発性記憶装置３０では、第１の層厚ｔ１、第２の層厚ｔ２、第３の層厚ｔ３及び第４の層厚ｔ４が同じで、第１の酸素組成比、第２の酸素組成比、第３の酸素組成比及び第４の酸素組成比が異なっている例である。
　これにより、第１～第４の記憶部１３０、２３０、３３０、４３０の間の、製造工程中の熱履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置が提供される。
　例えば、第１～第４の記憶部１３０、２３０、３３０、４３０となる膜を成膜する際の成膜条件を変えることにより、第１～第４の酸素組成比を変えることができる。例えば、記憶部としてＮｉＯｘを用いる場合、Ｎｉのターゲットを用いて、ＡｒにＯ２を添加したＤＣスパッタにより成膜する。この時、例えば、Ａｒガスの流量とＯ２ガスの流量を変えることで、第１～第４の酸素組成比を変化させることができる。　
　この場合、例えば、第１の記憶部１３０から第４の記憶部４３０に行くに従ってＮｉＯｘ中の酸素組成比が低くなるように成膜条件を調整することができる。これにより、第１～第４の記憶部１３０、２３０、３３０、３４０の各層における、高抵抗状態のオフ電流の差異を縮減することができる。
　（第４の実施の形態）
　図１０は、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。本具体例は、図１及び図２に関して前述したように、第１の記憶部１３０と第２の記憶部２３０との間で電極１４０を共有する構造の不揮発性記憶装置の製造方法の一部を表す。　
　図１０に例示したように、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法では、まず、基板１０５の主面１０６に第１の下側電極１１０を形成するための導電層を形成する（ステップＳ１１０）。
　そして、第１の下側電極１１０の上に、第１の酸素組成比及び第１の層厚ｔ１を有する第１の記憶部１３０を形成するための層を形成する（ステップＳ１２０）。例えば、第１の記憶部１３０を形成するための層として、金属酸化物としてＮｉＯｘを、ＤＣスパッタ等によって形成する。
　そして、第１の記憶部１３０の上に、第１の上側電極１４０を形成するための導電層を形成する（ステップＳ１３０）。なお、例えば、この時、第１の記憶部１３０のパターンの形成と第１の上側電極１４０のパターンの形成の一部を同時に行うこともできる。そして、第１の下側電極１１０と第１の記憶部１３０との間、または、第１の記憶部１３０と第１の上側電極１４０との間に、第１のスイッチング素子部１２０を形成することができる。また、これらの層の間にバッファ層を形成することもできる。
　そして、第１の上側電極１４０の上に、第１の酸素組成比と異なる第２の酸素組成比及び第１の層厚ｔ１と異なる第２の層厚ｔ２の少なくともいずれかを有する第２の記憶部２３０を形成するための層を形成する（ステップＳ１４０）。例えば、既に説明したように、記憶部となる膜を成膜する際の酸素ガスの流量を変えることによって第１酸素組成比と第２の酸素組成比を変えることができる。また、記憶部となる膜を成膜する際の、原料ガスの流量、印加する電力、成膜時間等を変えることによって、記憶部となる膜の厚さを変えることができる。なお、この際、第２の酸素組成比は、第１の酸素組成比より低く設定することができる。また、第２の層ｔ２は、前記第１の層厚ｔ１より厚く設定することができる。
　そして、第２の記憶部２３０の上に第２の上側電極２４０を形成するための導電層を形成する（ステップＳ１５０）。なお、例えば、この時、第２の記憶部２３０のパターンの形成と第２の上側電極２４０のパターンの形成の一部を同時に行うこともできる。そして、第２の下側電極２１０（第１の上側電極１４０）と第２の記憶部２３０との間、または、第２の記憶部２３０と第２の上側電極２４０との間に、第２のスイッチング素子部２２０を形成することができる。また、これらの層の間にバッファ層を形成することもできる。
　このようにして、第１、第２の記憶部１３０、２３０の間の、製造工程中の熱履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置が提供される。
　上記のように、第２の記憶部２２０を形成する工程は、第１の記憶部１３０を形成する工程で用いるガスとは異なる組成のガスを用いて気相成膜する工程を含むことができる。　この時、第２の記憶部２３０を形成する工程は、第１の記憶部１３０を形成する工程で用いるターゲットと同じターゲットを用いることができる。
　また、第１の記憶部１３０を形成する工程における第１の記憶部１３０となる膜を形成した後の処理における雰囲気ガスの組成と、第２の記憶部２３０を形成する工程における第２の記憶部２３０となる膜を形成した後の処理における雰囲気ガスの組成と、を異ならせることができる。これにより、第１の記憶部１３０と第２の記憶部２３０とで、酸素組成比を異ならせることができる。
　さらに、本実施形態に係る不揮発性記憶装置の製造方法は、第１の電極１１０と第１の記憶部１３０との間、及び、第２の電極１４０と第１の記憶部１３０との間、の少なくともいずれかに、第１のスイッチング素子部１２０を形成する工程と、第２の電極１４０と第２の記憶部２３０との間、及び、第３の電極（例えば第２の上側電極２４０）と第２の記憶部２３０との間、の少なくともいずれかに、第１のスイッチング素子部１２０の酸素組成比とは異なる第２のスイッチング素子部２２０を形成する工程と、をさらに備えることができる。これにより、第１のスイッチング素子部１２０から第１の記憶部１３０に拡散する酸素の量と、第２のスイッチング素子部２２０から第２の記憶部２３０に拡散する酸素の量と、を異ならせることができ、第１の記憶部１３０と第２の記憶部２３０とで酸素組成比を異ならせることができる。
　なお、上記において、図１、図２に例示した第１の積層段１０１及び第２の積層段２０１を有する不揮発性記憶装置１０の構造の製造方法について説明したが、図８、図９に例示した第１～第４の積層段１０１、２０１、３０１、４０１を有する不揮発性記憶装置３０も同様の方法によって製造できる。
　図１１は、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法の別の具体例を表すフローチャート図である。すなわち、本具体例は、図５に関して前述した構造の不揮発性記憶装置を製造する工程の一部を表す。以下、図５も参照しつつ、本具体例の製造方法について説明する。
　まず、基板１０５の主面１０６に第１の下側電極１１０を形成するための導電層を形成する（ステップＳ２１０）。
　そして、第１の下側電極１１０の上に、第１の酸素組成比及び第１の層厚ｔ１を有する第１の記憶部１３０を形成するための層を形成する（ステップＳ２２０）。例えば、第１の記憶部１３０を形成するための層として、金属酸化物としてＮｉＯｘを、ＤＣスパッタ等によって形成する。
　そして、第１の記憶部１３０の上に、第１の上側電極１４０を形成するための導電層を形成する（ステップＳ２３０）。なお、例えば、この時、第１の記憶部１３０のパターンの形成と第１の上側電極１４０のパターンの形成の一部を同時に行うこともできる。そして、第１の下側電極１１０と第１の記憶部１３０との間、または、第１の記憶部１３０と第１の上側電極１４０との間に、第１のスイッチング素子部１２０を形成することができる。また、これらの層の間にバッファ層を形成することもできる。
　そして、第１の上側電極１４０の上に、第２の下側電極２１０を形成するための導電層を形成する（ステップＳ２４０）。
　そして、第２の下側電極２１０の上に、第１の酸素組成比と異なる第２の酸素組成比及び第１の層厚ｔ１と異なる第２の層厚ｔ２の少なくともいずれかを有する第２の記憶部２３０を形成するための層を形成する（ステップＳ２５０）。例えば、既に説明したように、記憶部となる膜を成膜する際の酸素ガスの流量を変えることによって第１酸素組成比と第２の酸素組成比を変えることができる。また、記憶部となる膜を成膜する際の、原料ガスの流量、印加する電力、成膜時間等を変えることによって、記憶部となる膜の厚さを変えることができる。なお、この際、第２の酸素組成比は、第１の酸素組成比より低く設定することができる。また、第２の層厚ｔ２は、前記第１の層厚ｔ１より厚く設定することができる。
　そして、第２の記憶部２３０の上に、第２の上側電極２４０を形成するための導電層を形成する（ステップＳ２６０）。なお、例えば、この時、第２の記憶部２３０のパターンの形成と第２の上側電極２４０のパターンの形成の一部を同時に行うこともできる。そして、第２の下側電極２１０と第２の記憶部２３０との間、または、第２の記憶部２３０と第２の上側電極２４０との間に、第２のスイッチング素子部２２０を形成することができる。また、これらの層の間にバッファ層を形成することもできる。
　このようにして、第１、第２の記憶部１３０、２３０の間の、製造工程中の熱履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置が提供される。
　以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置とその製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。　
　また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。　
　その他、本発明の実施の形態として上述した不揮発性記憶装置とその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置とその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。　
　その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
　本発明によれば、製造工程中の処理等に伴う履歴の影響による特性の差異を縮小し、安定した動作を実現した、記憶部が積層された不揮発性記憶装置とその製造方法が提供される。

Claims (20)

  1. 　基板と、
    　第１の方向に延在し、前記基板の上に設けられた第１の電極と、
    　前記第１の方向と交差する第２の方向に延在し、前記第１の電極の上に設けられた第２の電極と、
    　前記第２の方向と交差する第３の方向に延在し、前記第２の電極の上に設けられた第３の電極と、
    　前記第１の電極と前記第２の電極との間に設けられ、第１の酸素組成比及び第１の層厚を有する第１の記憶部と、
    　前記第２の電極と前記第３の電極との間に設けられ、前記第１の酸素組成比と異なる第２の酸素組成比及び前記第１の層厚と異なる第２の層厚の少なくともいずれかを有する第２の記憶部と、
    　を備えたことを特徴とする不揮発性記憶装置。
  2. 　前記第２の酸素組成比は、前記第１の酸素組成比よりも低いことを特徴とする請求項１記載の不揮発性記憶装置。
  3. 　第２の層厚は、前記第１の層厚より厚いことを特徴とする請求項１記載の不揮発性記憶装置。
  4. 　前記第１の電極と前記第１の記憶部との間、及び、前記第２の電極と前記第１の記憶部との間、の少なくともいずれかに設けられた第１のスイッチング素子部と、
    　前記第２の電極と前記第２の記憶部との間、及び、前記第３の電極と前記第２の記憶部との間、の少なくともいずれかに設けられた第２のスイッチング素子部と、
    　をさらに備えたことを特徴とする請求項１記載の不揮発性記憶装置。
  5. 　前記第２のスイッチング素子部の酸素組成比は、前記第１のスイッチング素子部の酸素組成比とは異なることを特徴とする請求項１記載の不揮発性記憶装置。
  6. 　基板と、
    　第１の方向に延在し、前記基板の上に設けられた第１の電極と、
    　前記第１の方向と交差する第２の方向に延在し、前記第１の電極の上に設けられた第２の電極と、
    　第３の方向に延在し、前記第２の電極の上に設けられた第３の電極と、
    　前記第３の方向と交差する第４の方向に延在し、前記第３の電極の上に設けられた第４の電極と、
    　前記第１の電極と前記第２の電極との間に設けられ、第１の酸素組成比及び第１の層厚を有する第１の記憶部と、
    　前記第３の電極と前記第４の電極との間に設けられ、前記第１の酸素組成比と異なる第２の酸素組成比及び前記第１の層厚と異なる第２の層厚の少なくともいずれかを有する第２の記憶部と、
    　を備えたことを特徴とする不揮発性記憶装置。
  7. 　前記第２の酸素組成比は、前記第１の酸素組成比よりも低いことを特徴とする請求項６記載の不揮発性記憶装置。
  8. 　第２の層厚は、前記第１の層厚より厚いことを特徴とする請求項６記載の不揮発性記憶装置。
  9. 　前記第１の電極と前記第１の記憶部との間、及び、前記第２の電極と前記第１の記憶部との間、の少なくともいずれかに設けられた第１のスイッチング素子部と、
    　前記第３の電極と前記第２の記憶部との間、及び、前記第４の電極と前記第２の記憶部との間、の少なくともいずれかに設けられた第２のスイッチング素子部と、
    　をさらに備えたことを特徴とする請求項６記載の不揮発性記憶装置。
  10. 　前記第２のスイッチング素子部の酸素組成比は、前記第１のスイッチング素子部の酸素組成比とは異なることを特徴とする請求項６記載の不揮発性記憶装置。
  11. 　基板上に、第１の方向に延在する第１の電極を形成する工程と、
    　前記第１の電極の上に第１の酸素組成比及び第１の層厚を有する第１の記憶部を形成する工程と、
    　前記第１の記憶部の上に設けられ、前記第１の方向と交差する第２の方向に延在する第２の電極を形成する工程と、
    　前記第２の電極の上に前記第１の酸素組成比と異なる第２の酸素組成比及び前記第１の層厚と異なる第２の層厚の少なくともいずれかを有する第２の記憶部を形成する工程と、
    　前記第２の記憶部の上に設けられ、前記第２の方向と交差する方向に延在する第３の電極を形成する工程と、
    　を備えたことを特徴とする不揮発性記憶装置の製造方法。
  12. 　前記第２の記憶部を形成する工程は、前記第１の記憶部を形成する工程で用いるガスとは異なる組成のガスを用いて気相成膜する工程を含むことを特徴とする請求項１１記載の不揮発性記憶装置の製造方法。
  13. 　前記第２の記憶部を形成する工程は、前記第１の記憶部を形成する工程で用いるターゲットと同じターゲットを用いることを特徴とする請求項１１記載の不揮発性記憶装置の製造方法。
  14. 　前記第１の記憶部を形成する工程における前記第１の記憶部となる膜を形成した後の処理における雰囲気ガスの組成と、
    　前記第２の記憶部を形成する工程における前記第２の記憶部となる膜を形成した後の処理における雰囲気ガスの組成と、
    　が異なることを特徴とする請求項１１記載の不揮発性記憶装置の製造方法。
  15. 　前記第１の電極と前記第１の記憶部との間、及び、前記第２の電極と前記第１の記憶部との間、の少なくともいずれかに、第１のスイッチング素子部を形成する工程と、
    　前記第２の電極と前記第２の記憶部との間、及び、前記第３の電極と前記第２の記憶部との間、の少なくともいずれかに、前記第１のスイッチング素子部の酸素組成比とは異なる第２のスイッチング素子部を形成する工程と、
    　をさらに備えたことを特徴とする請求項１１記載の不揮発性記憶装置の製造方法。
  16. 　基板上に、第１の方向に延在する第１の電極を形成する工程と、
    　前記第１の電極の上に第１の酸素組成比及び第１の層厚を有する第１の記憶部を形成する工程と、
    　前記第１の記憶部の上に設けられ、前記第１の方向と交差する第２の方向に延在する第２の電極を形成する工程と、
    　前記第２の電極の上に設けられ、前記第２の電極と交差する方向に延在する第３の電極を形成する工程と、
    　前記第３の電極の上に前記第１の酸素組成比と異なる第２の酸素組成比及び前記第１の層厚と異なる第２の層厚の少なくともいずれかを有する第２の記憶部を形成する工程と、
    　前記第２の記憶部の上に設けられ、前記第３の電極と交差する方向に延在する第４の電極を形成する工程と、
    　を備えたことを特徴とする不揮発性記憶装置の製造方法。
  17. 　前記第２の記憶部を形成する工程は、前記第１の記憶部を形成する工程で用いるガスとは異なる組成のガスを用いて気相成膜する工程を含むことを特徴とする請求項１６記載の不揮発性記憶装置の製造方法。
  18. 　前記第２の記憶部を形成する工程は、前記第１の記憶部を形成する工程で用いるターゲットと同じターゲットを用いることを特徴とする請求項１６記載の不揮発性記憶装置の製造方法。
  19. 　前記第１の記憶部を形成する工程における前記第１の記憶部となる膜を形成した後の処理における雰囲気ガスの組成と、
    　前記第２の記憶部を形成する工程における前記第２の記憶部となる膜を形成した後の処理における雰囲気ガスの組成と、
    　が異なることを特徴とする請求項１６記載の不揮発性記憶装置の製造方法。
  20. 　前記第１の電極と前記第１の記憶部との間、及び、前記第２の電極と前記第１の記憶部との間、の少なくともいずれかに、第１のスイッチング素子部を形成する工程と、
    　前記第３の電極と前記第２の記憶部との間、及び、前記第４の電極と前記第２の記憶部との間、の少なくともいずれかに、前記第１のスイッチング素子部の酸素組成比とは異なる第２のスイッチング素子部を形成する工程と、
    　をさらに備えたことを特徴とする請求項１６記載の不揮発性記憶装置の製造方法。
PCT/JP2008/065589 2008-03-28 2008-08-29 不揮発性記憶装置及びその製造方法 WO2009118926A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/885,599 US8471325B2 (en) 2008-03-28 2010-09-20 Nonvolatile memory device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008085563A JP5113584B2 (ja) 2008-03-28 2008-03-28 不揮発性記憶装置及びその製造方法
JP2008-085563 2008-03-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/885,599 Continuation US8471325B2 (en) 2008-03-28 2010-09-20 Nonvolatile memory device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2009118926A1 true WO2009118926A1 (ja) 2009-10-01

Family

ID=41113151

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/065589 WO2009118926A1 (ja) 2008-03-28 2008-08-29 不揮発性記憶装置及びその製造方法

Country Status (3)

Country Link
US (1) US8471325B2 (ja)
JP (1) JP5113584B2 (ja)
WO (1) WO2009118926A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378290A (zh) * 2012-04-26 2013-10-30 爱思开海力士有限公司 可变电阻存储器件及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5364739B2 (ja) * 2011-02-18 2013-12-11 株式会社東芝 不揮発性抵抗変化素子
JP5426596B2 (ja) * 2011-03-24 2014-02-26 株式会社東芝 不揮発性半導体記憶装置
JP5340508B1 (ja) 2011-11-17 2013-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
WO2013137913A1 (en) * 2012-03-16 2013-09-19 Hewlett-Packard Development Company, L.P. Varied multilayer memristive device
KR101934013B1 (ko) * 2012-03-27 2018-12-31 에스케이하이닉스 주식회사 가변 저항 메모리 장치
US9691475B2 (en) * 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
WO2020166073A1 (ja) * 2019-02-15 2020-08-20 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法
JP7433973B2 (ja) 2020-02-20 2024-02-20 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347468A (ja) * 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
JP2007149170A (ja) * 2005-11-24 2007-06-14 Matsushita Electric Ind Co Ltd 不揮発性メモリ回路及びその駆動方法
JP2007165873A (ja) * 2005-12-12 2007-06-28 Hitachi Global Storage Technologies Netherlands Bv 単極抵抗ランダムアクセスメモリ（ｒｒａｍ）デバイス、および垂直スタックアーキテクチャ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032728A (ja) 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリ
US7208372B2 (en) 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP2007184419A (ja) 2006-01-06 2007-07-19 Sharp Corp 不揮発性メモリ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347468A (ja) * 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
JP2007149170A (ja) * 2005-11-24 2007-06-14 Matsushita Electric Ind Co Ltd 不揮発性メモリ回路及びその駆動方法
JP2007165873A (ja) * 2005-12-12 2007-06-28 Hitachi Global Storage Technologies Netherlands Bv 単極抵抗ランダムアクセスメモリ（ｒｒａｍ）デバイス、および垂直スタックアーキテクチャ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378290A (zh) * 2012-04-26 2013-10-30 爱思开海力士有限公司 可变电阻存储器件及其制造方法

Also Published As

Publication number Publication date
US8471325B2 (en) 2013-06-25
JP5113584B2 (ja) 2013-01-09
US20110031468A1 (en) 2011-02-10
JP2009239148A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
WO2009118926A1 (ja) 不揮発性記憶装置及びその製造方法
US9472756B2 (en) Nonvolatile memory device
US9680093B2 (en) Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
KR20140146005A (ko) 자기 정류 ｒｒａｍ 소자
US20120292587A1 (en) Nonvolatile memory device
US8884264B2 (en) Variable resistance memory device
US20130248795A1 (en) Nonvolatile memory device and method for manufacturing the same
US9111858B2 (en) Non-volatile semiconductor memory device and method for manufacturing the same
JP2017514291A (ja) 切り替えコンポーネントおよびメモリユニット
TW201438197A (zh) 電阻式隨機存取記憶裝置
US8907314B2 (en) MoOx-based resistance switching materials
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
JP2017055082A (ja) 不揮発性記憶装置の製造方法
US20210013408A1 (en) Resistive random access memories and method for fabricating the same
JP2013125903A (ja) 抵抗変化素子
US8921214B2 (en) Variable resistance memory device and method for fabricating the same
US10535818B2 (en) Resistance change memory device
US20150255513A1 (en) Semiconductor memory device
US9559300B2 (en) Resistive random access memory device and manufacturing method thereof
JP6433860B2 (ja) 記憶装置
US10497864B2 (en) Resistance change memory devices
US9318532B2 (en) Semiconductor memory device
US9391270B1 (en) Memory cells with vertically integrated tunnel access device and programmable impedance element
US10062842B2 (en) Composite selector electrodes
US9053783B2 (en) Nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08873664

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08873664

Country of ref document: EP

Kind code of ref document: A1