JP2017514291A - 切り替えコンポーネントおよびメモリユニット - Google Patents
切り替えコンポーネントおよびメモリユニット Download PDFInfo
- Publication number
- JP2017514291A JP2017514291A JP2016552508A JP2016552508A JP2017514291A JP 2017514291 A JP2017514291 A JP 2017514291A JP 2016552508 A JP2016552508 A JP 2016552508A JP 2016552508 A JP2016552508 A JP 2016552508A JP 2017514291 A JP2017514291 A JP 2017514291A
- Authority
- JP
- Japan
- Prior art keywords
- switching component
- electrodes
- component according
- selector region
- atomic percent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
- H10N70/8845—Carbon or carbides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Abstract
幾つかの実施形態は、一対の電極間にセレクタ領域を含む切り替えコンポーネントを含む。セレクタ領域は、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされたシリコンを含む。幾つかの実施形態は、メモリセルと、メモリセルに電気的に結合された選択デバイスとを含むメモリユニットを含む。選択デバイスは、一対の電極間にセレクタ領域を有する。セレクタ領域は、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされた半導体を含む。選択デバイスは、スナップバック電圧挙動を含む電流対電圧特性を有する。【選択図】図３
Description
切り替えコンポーネントおよびメモリユニット。
メモリは、集積回路の一種であって、データを格納するためにシステムで用いられる。メモリは、個々のメモリセルの一つ以上のアレイで通常製造される。メモリセルは、少なくとも二つの異なる選択可能な状態で情報を保持または格納するように構成される。二進法においては、状態は、“０”か“１”かのいずれかと考えられる。他の進法においては、少なくとも幾つかの個々のメモリセルは、二つ以上のレベルまたは状態の情報を格納するように構成されてもよい。
集積回路製造は、より小さく、より高密度の集積回路を作成することを目指し続けている。したがって、一対の電極間にプログラマブル材料を有する構造において使用することができるメモリセルに、かなりの関心が寄せられてきた。プログラマブル材料は、情報を格納することを可能にするために、二つ以上の選択可能な抵抗状態を有する。このようなメモリセルの例は、抵抗性ＲＡＭ（ＲＲＡＭ）セル、相変化ＲＡＭ（ＰＣＲＡＭ）セルおよびプログラマブルメタライゼーションセル（ＰＭＣ）であり、これらは、代替的に、導電性ブリッジＲＡＭ（ＣＢＲＡＭ）セル、ナノブリッジメモリセルまたは電解質メモリセルと称されてもよい。それらのメモリセルの種類は、相互排他的ではない。例えば、ＲＲＡＭは、ＰＣＲＡＭおよびＰＭＣを包含すると考えられてもよい。さらなる例示的メモリは、強誘電性メモリ、磁気ＲＡＭ（ＭＲＡＭ）およびスピントルクＲＡＭを含む。
上述された種類のプログラマブルメモリセルは、非常にスケーラブルであり、したがって、次世代のメモリで使用するために適切な場合がある。しかしながら、このようなメモリセルを使用しようとすると、問題点に遭遇する。例えば、メモリセルは“リークがある”ことがあり得る。したがって、メモリセルへの、そしてメモリセルからの電流の流れをより良く制御するために、メモリセルを選択デバイスと組み合わせてもよい。
例示的な従来技術のメモリアレイ１が図１に図示される。メモリアレイ１は、複数のメモリユニット２を含み、各メモリユニット２は、メモリセル３と選択デバイス４とを含む。メモリセル２は、行６（ワード線またはアクセス線とも呼ばれる）と列５（ビット線またはセンス線とも呼ばれる）との間の交差する場所に配置される。各メモリユニット２においては、メモリセル３は、ワード線６に接続された第一の端子と、選択デバイス４に接続された第二の端子とを有する。選択デバイス４は、ビット線５に接続された第二の端子を有する。
選択デバイスは、それらが“オープン”構成から“クローズ”構成に回路を切り替えることができるという点で、切り替え可能なコンポーネント（または、切り替えコンポーネント）と考えられてもよい。個々のメモリセルは、ワード線とビット線との間に電圧差を生成する間、隣接する切り替えコンポーネントを閉じることによって選択されてもよい。
改良された切り替えコンポーネントを開発することが望まれ、幾つかの態様においては、選択デバイスとして使用するために適切な改良された切り替えコンポーネントを開発することが望まれる。
幾つかの実施形態は、一対の電極の間に半導体材料を含む切り替えコンポーネントを含む。半導体材料は、例えばシリコンであってもよく、幾つかの実施形態においては、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされてもよい。本明細書で記述された切り替えコンポーネントの利点は、これらがスナップバック電圧挙動を含む電流対電圧特性を有し得るということである。
図２は、スナップバック電圧挙動を示す例示的一実施形態のデバイスの電流（Ｉ）対電圧（Ｖ）を、グラフを用いて図示する。具体的には、デバイスを通る正の電流は、十分な電圧が達成されてデバイスの状態を第二の経路１２へと大きく変化させるまで、第一の経路１０に沿って正の電圧の増加と共に増加する。図示されたデバイスは対称的であるため、経路１０および１２は、負の電圧および負の電流を利用して互いに交差もする。スナップバック電圧形態は、両方向の矢印１４によって概略的に図示される。
図２のデバイスが経路１２から経路１０に戻る電圧は、図２Ａに図示されるように、経路１０から経路１２にデバイスが遷移する電圧とは異なっていてもよい。具体的には、図２Ａは、例示的デバイスの電流対電圧挙動を概略的に図示するために破線の軌跡１５を用いる。この軌跡は、第一の経路１０に沿った領域１６を含み、その後、閾値電圧１７において第二の経路１２へと大きく移動する。その後、軌跡は、保持電圧１８に達するまで電圧が低下する間、下方に向かって第二の経路１２に沿って進み、それから、軌跡は第一の経路へと大きく移動して戻る。スナップバック電圧は、保持電圧１８と閾値電圧１７との間の電圧差として定義されてもよい。
図２および図２Ａのスナップバック挙動を示す切り替えコンポーネントは、メモリユニット内で選択デバイスとして使用するために有利であり得る。具体的には、切り替えコンポーネントは、選択されたメモリセルが、隣接する非選択メモリセルよりもかなり高い電流を有するような挙動を示してもよく、従来のシステムと比較して、アクセス時間の改善、および／または信頼性の改善が行われ得る。
幾つかの例示的実施形態の切り替えコンポーネントは、図３−図１１を参照して記述される。
図３を参照すると、メモリアレイ２０の領域は、ビット線５およびメモリセル３に電気的に結合された切り替えコンポーネント２２を含むように示される。切り替えコンポーネントは、このように、図１を参照して上述された種類の選択デバイス４として使用するように構成される。
切り替えコンポーネント２２は、一対の電極３０および３２と、電極間のセレクタ領域３４とを含む。
電極３０および３２は、其々第一の電極および第二の電極と称されてもよい。電極３０および３２は、其々電極組成３１および３３を含む。このような電極組成は、互いに同一であってもよいし、または互いに異なっていてもよい。
幾つかの実施形態においては、電極のうちの一方またはその双方は、単独もしくは窒素との組み合わせのいずれかで、炭素を含むか、実質的に炭素を含むか、または炭素で構成されてもよい。窒素が存在する場合には、窒素は、約７５原子百分率以下で存在し得る。
幾つかの実施形態においては、電極のうちの一方またはその双方は、Ｔａ、ＴｉおよびＷのうちの一つ以上を、窒素と組み合わせて含んでもよい。窒素は、約７５原子百分率以下で存在し得る。幾つかの実施形態においては、電極のうちの一方またはその双方は、Ｏ、ＣおよびＡｌのうちの一つ以上と組み合わせて、ＴａＮ、ＴｉＮおよびＷＮのうちの一つ以上を含むか、実質的にそれらを含むか、またはそれらで構成されてもよい。ＴａＮ、ＴｉＮおよびＷＮの化学式は、如何なる特定の化学量論を示すのではなく、元素成分を示すために用いられる。
セレクタ領域３４は、セレクタ材料３５を含む。このような材料は半導体を含み、幾つかの実施形態においては、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされたシリコンを含むか、実質的にそれらを含むか、またはそれらで構成されてもよい。セレクタ材料が窒素および／または酸素をドープされたシリコンを含む実施形態においては、ドーパントの総濃度は、０原子百分率より大きく約１０原子百分率までの範囲内にあってもよい。セレクタ材料が炭素およびゲルマニウムのうちの一方またはその双方をドープされたシリコンを含む実施形態においては、ドーパントは、０原子百分率より大きく、約５０原子百分率までの範囲内の総濃度で存在してもよい（幾つかの実施形態においては、約１原子百分率より大きく、約５０原子百分率までの範囲内で存在してもよい）。
セレクタ材料３５は、厚さ“Ｔ”を含み、幾つかの実施形態においては、“Ｔ”は、約２０Åから約３５０Åの範囲内であってもよい。材料３５は、所望の切り替え特性のために、その材料が十分に存在する場合に、比較的薄く維持されることが望ましいことがある。切り替えコンポーネント２２は、デバイスが小型に維持される場合には、より高い集積レベルに対してより良好なスケーラビリティを有し得、さらに、切り替えコンポーネントは、それが小型に維持されると、より良好な耐久性（例えば、チッピングに対して影響を受けにくい）を有し得る。幾つかの実施形態においては、比較的薄い、ドープされたシリコンの層（例えば、窒素、ならびに／または酸素、炭素およびゲルマニウムのうちの一つ以上をドープされたシリコン）は、本明細書で記述された切り替えデバイスにおいて、より厚い、ドープされていないシリコンの層の性能特性に適合することができる、ということが分かる。
図示された実施形態においては、セレクタ領域３４は、電極３０および３２の各々と直接接触する単一で均質なセレクタ材料３５を含む。他の実施形態（例えば、図４および図５を参照して以下に記述される実施形態）においては、セレクタ領域は二つ以上の異なる材料を含んでもよい。
単一で均質なセレクタ材料３４のみを有する幾つかの例示的切り替えコンポーネント２２は、図６Ａ、図７Ａ、図８Ａ、図９Ａおよび図１０Ａに図示される。このような実施形態に図示される電極３０および３２は、上述された電極組成のいずれかを含んでもよい。例えば、幾つかの例示的実施形態においては、電極は炭素を含むか、実質的に炭素を含むか、または炭素で構成されてもよい。
図４を参照すると、メモリアレイ２０ａの領域は、ビット線５およびメモリセル３に電気的に結合された切り替えコンポーネント２２ａを含むように図示される。切り替えコンポーネントは、このように、図１を参照して上述された種類の選択デバイス４として用いるように構成される。
切り替えコンポーネント２２ａは、電極３０および３２を含み、電極間のセレクタ領域３４ａを含む。
電極３０および３２は、図３を参照して上述されたものと同一の電極組成を含んでもよい。
セレクタ領域３４ａは、交互する材料４０および４２を含む。幾つかの実施形態においては、材料４０および４２は、其々、第一および第二の材料と称されてもよい。材料のうちの少なくとも一つは半導体を含み、これらの材料は、図３の材料３５に関して上述された組成のうちの任意の組成を含んでもよい。
交互する第一および第二の材料４０および４２を有するセレクタ領域３４ａを有する切り替えコンポーネント２２ａの幾つかの例示的実施形態は、図６Ｂ、図６Ｃ、図７Ｂ、図７Ｃ、図８Ｂ、図８Ｃ、図９Ｂ、図９Ｃ、図１０Ｂおよび図１０Ｃに図示される。
図６Ｂおよび図６Ｃの実施形態は、幾つかの実施形態において、材料４０および４２のうちの一方はシリコンで構成されるか、シリコンを実質的に含み、他方は窒素をドープされたシリコンを含む、ということを図示する。シリコンは、幾つかの実施形態においては電極に直接接触してもよく、窒素をドープされたシリコンは、他の実施形態においては、電極に直接接触してもよい。幾つかの実施形態においては、窒素をドープされたシリコンは、０原子百分率より大きく、約１０原子百分率以下の範囲内の濃度で窒素を含んでもよい。
図７Ｂおよび図７Ｃの実施形態は、幾つかの実施形態において、材料４０および４２のうちの一方はシリコンで構成されるか、シリコンを実質的に含み、他方は、酸素をドープされたシリコンを含む、ということを図示する。シリコンは、幾つかの実施形態においては、電極に直接接触してもよく、酸素をドープされたシリコンは、他の実施形態において、電極に直接接触してもよい。幾つかの実施形態においては、酸素をドープされたシリコンは、０原子百分率より大きく、約１０原子百分率以下の範囲内の濃度で酸素を含んでもよい。
図８Ｂおよび図８Ｃの実施形態は、幾つかの実施形態においては、材料４０および４２のうちの一方はシリコンで構成されるか、シリコンを実質的に含み、他方は、ゲルマニウムをドープされたシリコンを含む、ということを図示する。シリコンは、幾つかの実施形態においては、電極に直接接触してもよく、ゲルマニウムをドープされたシリコンは、他の実施形態において、電極に直接接触してもよい。幾つかの実施形態においては、ゲルマニウムをドープされたシリコンは、１原子百分率より大きく、約５０原子百分率以下の範囲内の濃度でゲルマニウムを含んでもよい。
図９Ｂおよび図９Ｃの実施形態は、幾つかの実施形態においては、材料４０および４２のうちの一方はシリコンで構成されるか、シリコンを実質的に含み、他方は、炭素をドープされたシリコンを含む、ということを図示する。シリコンは、幾つかの実施形態においては、電極に直接接触してもよく、炭素をドープされたシリコンは、他の実施形態において、電極に直接接触してもよい。幾つかの実施形態においては、炭素をドープされたシリコンは、１原子百分率より大きく、約５０原子百分率以下の範囲内の濃度で炭素を含んでもよい。
図１０Ｂおよび図１０Ｃの実施形態は、幾つかの実施形態においては、材料４０および４２のうちの一方はシリコン（窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされていてもよいし、ドープされていなくてもよい）を含む場合があり、他方は、酸化物を含む（酸化ハフニウム、酸化ジルコニウム、酸化ストロンチウム、酸化チタンおよび酸化ランタンで構成される群から選択された一つ以上の酸化物を含んでもよい）、ということを図示する。シリコンは、幾つかの実施形態においては、電極に直接接触してもよく、酸化物は、他の実施形態において、電極に直接接触してもよい。
図４のセレクタ材料４０および４２は、厚さＴ１およびＴ２を含むように図示され、厚さＴ１およびＴ２は、幾つかの実施形態においては、約３Åから約３５０Åの範囲内であってもよい。幾つかの実施形態においては、図１０Ｂおよび図１０Ｃの酸化物に対応する材料は、約３Åから約２０Åの厚さを有してもよく、図６−図９の他の材料は、約２０Åから約３５０Åの厚さを有してもよい。材料４０の双方の部分は、互いに同一の厚さを有するように図示されるが、他の実施形態においては、それらの部分のうちの一方は、他方とは異なる厚さを有してもよい。さらに、材料４２は、材料４０とは異なる厚さを有するものとして図示されるが、他の実施形態においては、材料４２は、材料４０とほぼ同一の厚さを有してもよい。
図４の実施形態は、セレクタ領域が、第一の材料／第二の材料／第一の材料の構成で配置された第一および第二の材料の積層を含む構造の一例と考えられてもよい。対照的に、図５は、第一の材料／第二の材料／第一の材料／第二の材料／第一の材料を含むより大きい積層を有するセレクタ領域３４ｂを有する切り替えコンポーネント２０ｂを図示する。他の実施形態においては、図４および図５に図示された以外の他の積層が用いられてもよい。
図５の材料４０および４２は、図４を参照して上述された材料と同一であってもよい。図６Ｄ、図６Ｅ、図７Ｄ、図７Ｅ、図８Ｄ、図８Ｅ、図９Ｄ、図９Ｅ、図１０Ｄおよび図１０Ｅは、図５のセレクタ領域３４ｂに対する幾つかの例示的構成を図示する。
幾つかの実施形態においては、切り替えコンポーネントは、図３−図１０で上述された種類の複数の構造を含んで形成されてもよく、構造は、互いの上に積層される。例えば、図１１Ａおよび図１１Ｂは、電極５０−５２および６０−６３を有する例示的な切り替えコンポーネント２２ｃおよび２２ｄを図示し、電極間に半導体材料３４を含む。図示された構成においては、半導体材料は、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされたシリコンを含む。同一の半導体材料３４は、構造全体を通して使用されるものとして図示されるが、他の実施形態においては、異なる半導体材料が用いられてもよい。電極５０−５２および６０−６３は、図３の電極３０および３２に対して上述された組成のいずれかを含んでもよい。
上述された電子デバイスは、電子システムに組み込まれてもよい。このような電子システムは、例えば、メモリモジュール、デバイスドライバ、電力モジュール、通信モデム、プロセッサモジュールおよび特定用途モジュールで使用されてもよく、マルチレイヤ、マルチチップモジュールを含んでもよい。電子システムは、例えば、時計、テレビ、携帯電話、パーソナルコンピュータ、乗用車、産業制御システム、航空機などの広範囲のシステムのいずれかであってもよい。
他に特に示されない限りは、本明細書に記述された種々の材料、物質、組成などは、例えば、原子層堆積（ＡＬＤ）、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）などを含む、現在既知か、または未開発のいずれかの、任意の適切な方法で形成されてもよい。
図面における種々の実施形態の特定の方向は、例示する目的のためだけのものであって、実施形態は、幾つかの用途においては、図示された方向に対して回転されてもよい。本明細書に提供された記述およびそれに続く請求項は、構造が図面の特定の方向にあるか否か、またはこの方向に対して回転されているか否かに関わらず、種々のフィーチャ間の記述された関係を有する任意の構造に関連する。
添付の図面の断面図は、断面平面内のフィーチャのみを図示し、図面を簡略化するために、断面平面より後ろの材料は図示していない。
或る構造が、別の構造の“上に（ｏｎ）”ある、または別の構造に“接触して（ａｇａｉｎｓｔ）”いる、と上記で言及されるときには、当該別の構造の上に直接存在してもよいし、または、中間構造が存在してもよい。対照的に、或る構造が別の構造の“直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）”ある、または、別の構造に“直接接触して（ｄｉｒｅｃｔｌｙ ａｇａｉｎｓｔ）”いる、と言及される場合には、中間構造は存在しない。或る構造が別の構造に対して“接続される（ｃｏｎｎｅｃｔｅｄ）”か“結合される（ｃｏｕｐｌｅｄ）”と言及されるとき、当該別の構造に対して直接接続、もしくは結合されてもよいし、または中間構造が存在してもよい。対照的に、或る構造が別の構造に対して“直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）”か、または“直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）”と言及されるときには、中間構造は存在しない。
幾つかの実施形態は、一対の電極間にセレクタ領域を含む切り替えコンポーネントを含む。セレクタ領域は、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされたシリコンを含む。
幾つかの実施形態は、第一の電極と、第一の電極の上のセレクタ領域と、セレクタ領域の上の第二の電極とを含む切り替えコンポーネントを含む。セレクタ領域は、交互する第一および第二の材料の積層を含み、第一および第二の材料のうちの少なくとも一つは、半導体を含む。
幾つかの実施形態は、メモリセルと、メモリセルに電気的に結合された選択デバイスとを含むメモリユニットを含む。選択デバイスは、一対の電極間にセレクタ領域を含む。セレクタ領域は、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされた半導体を含む。選択デバイスは、スナップバック電圧挙動を含む電流対電圧特性を有する。
法律に従い、本明細書に開示された本発明の主題は、構造的および方法的特徴に関して多かれ少なかれ特定の表現で記述されてきた。しかしながら、請求項は、図示され、記述された特定の特徴に限定されることはないことを理解されたい。なぜなら、本明細書に開示された手段は例示的実施形態を含むからである。したがって、請求項は、文言上表現された全範囲を与えられるべきであって、均等論に従って適切に解釈されるべきである。
単一で均質なセレクタ材料３５のみを有する幾つかの例示的切り替えコンポーネント２２は、図６Ａ、図７Ａ、図８Ａ、図９Ａおよび図１０Ａに図示される。このような実施形態に図示される電極３０および３２は、上述された電極組成のいずれかを含んでもよい。例えば、幾つかの例示的実施形態においては、電極は炭素を含むか、実質的に炭素を含むか、または炭素で構成されてもよい。
Claims (35)
- 一対の電極間にセレクタ領域を含み、
前記セレクタ領域は、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされたシリコンを含む、
切り替えコンポーネント。 - 前記ドーパントは、０原子百分率より大きく、約１０原子百分率までの範囲内の総濃度で窒素を含む、
請求項１に記載の切り替えコンポーネント。 - 前記ドーパントは、０原子百分率より大きく、約５０原子百分率までの範囲内の総濃度で炭素を含む、
請求項１に記載の切り替えコンポーネント。 - 前記電極は、互いに同一の組成である、
請求項１に記載の切り替えコンポーネント。 - 前記電極は、互いに対して異なる組成である、
請求項１に記載の切り替えコンポーネント。 - 前記電極のうちの少なくとも一つは、窒素と組み合わせて、Ｔａ、ＴｉおよびＷのうちの一つ以上を含む、
請求項１に記載の切り替えコンポーネント。 - 前記電極のうちの前記少なくとも一つは、Ｏ、ＣおよびＡｌのうちの一つ以上をさらに含む、
請求項１に記載の切り替えコンポーネント。 - 前記電極の双方は炭素を含む、
請求項１に記載の切り替えコンポーネント。 - 前記電極のうちの少なくとも一つは、炭素および窒素で構成される、
請求項１に記載の切り替えコンポーネント。 - 前記セレクタ領域は、前記一対の電極の各電極に直接接触する単一の均質な材料である、
請求項１に記載の切り替えコンポーネント。 - 前記単一の均質な材料は、０原子百分率より大きく、約１０原子百分率までの範囲内の濃度で窒素をドープされたシリコンを含む、
請求項１０に記載の切り替えコンポーネント。 - 前記一対の電極の双方の電極は炭素で構成される、
請求項１１に記載の切り替えコンポーネント。 - 前記セレクタ領域は、二つ以上の異なる材料を含む、
請求項１に記載の切り替えコンポーネント。 - 第一の電極と、
前記第一の電極の上のセレクタ領域と、
前記セレクタ領域の上の第二の電極と、
を含み、
前記セレクタ領域は、交互する第一および第二の材料の積層を含み、前記第一および第二の材料のうちの少なくとも一つは、半導体を含む、
切り替えコンポーネント。 - 前記第一および第二の材料のうちの一方はシリコンを含み、前記第一および第二の材料のうちの他方は酸化物であって、酸化ハフニウム、酸化ジルコニウム、酸化ストロンチウム、酸化チタンおよび酸化ランタンのうちの一つ以上を含む、
請求項１４に記載の切り替えコンポーネント。 - 前記酸化物は、約３Åから約２０Åの範囲内の厚さを有する、
請求項１５に記載の切り替えコンポーネント。 - 前記セレクタ領域は、前記電極の各々に直接接触する前記シリコンを含む、
請求項１５に記載の切り替えコンポーネント。 - 前記セレクタ領域は、前記電極の各々に直接接触する前記酸化物を含む、
請求項１５に記載の切り替えコンポーネント。 - 前記第一および第二の材料のうちの一方は、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされたシリコンを含む、
請求項１４に記載の切り替えコンポーネント。 - 前記第一および第二の材料の各々は、約２０Åから約３５０Åの範囲内の厚さを有する、
請求項１４に記載の切り替えコンポーネント。 - 前記第一および第二の材料のうちの一方は、０原子百分率より大きく、約１０原子百分率までの範囲内の濃度で窒素または酸素をドープされたシリコンを含み、前記第一および第二の材料のうちの他方は、シリコンで構成される、
請求項１４に記載の切り替えコンポーネント。 - 前記セレクタ領域は、前記電極の各々に直接接触する、窒素または酸素をドープされたシリコンを含む前記材料を含む、
請求項２１に記載の切り替えコンポーネント。 - 前記セレクタ領域は、前記電極のうちの各々に直接接触するシリコンで構成される前記材料を含む、
請求項２１に記載の切り替えコンポーネント。 - 前記第一および第二の材料のうちの一方は、０原子百分率より大きく、約５０原子百分率までの範囲内の濃度で、炭素またはゲルマニウムをドープされたシリコンを含み、前記第一および第二の材料のうちの他方は、シリコンで構成される、
請求項１４に記載の切り替えコンポーネント。 - 前記セレクタ領域は、前記電極の各々に直接接触する、炭素またはゲルマニウムをドープされたシリコンを含む前記材料を含む、
請求項２４に記載の切り替えコンポーネント。 - 前記セレクタ領域は、前記電極の各々に直接接触するシリコンで構成される前記材料を含む、
請求項２４に記載の切り替えコンポーネント。 - 前記積層は、第一の材料／第二の材料／第一の材料を含む、
請求項１４に記載の切り替えコンポーネント。 - 前記積層は、第一の材料／第二の材料／第一の材料／第二の材料／第一の材料を含む、
請求項１４に記載の切り替えコンポーネント。 - メモリセルと、
前記メモリセルに電気的に結合された選択デバイスであって、一対の電極間にセレクタ領域を含む選択デバイスと、
を含み、
前記セレクタ領域は、窒素、酸素、ゲルマニウムおよび炭素のうちの一つ以上をドープされた半導体を含み、前記選択デバイスは、スナップバック電圧挙動を含む電流対電圧特性を有する、
メモリユニット。 - 前記半導体はシリコンを含む、
請求項２９に記載のメモリユニット。 - 前記セレクタ領域は、前記一対の電極の各電極に直接接触する単一で均質な材料である、
請求項２９に記載のメモリユニット。 - 前記単一で均質な材料は、０原子百分率より大きく、約１０原子百分率の範囲内の濃度で窒素をドープされたシリコンを含む、
請求項３１に記載のメモリユニット。 - 前記一対の電極の双方の電極は、炭素で構成される、
請求項３２に記載のメモリユニット。 - 前記セレクタ領域は、二つ以上の異なる材料を含む、
請求項２９に記載のメモリユニット。 - 前記セレクタ領域は、第二の材料と交互する第一の材料を有する積層を含む、
請求項２９に記載のメモリユニット。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/184,400 US9263675B2 (en) | 2014-02-19 | 2014-02-19 | Switching components and memory units |
| US14/184,400 | 2014-02-19 | ||
| PCT/US2014/066177 WO2015126485A1 (en) | 2014-02-19 | 2014-11-18 | Switching components and memory units |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017514291A true JP2017514291A (ja) | 2017-06-01 |
| JP6577954B2 JP6577954B2 (ja) | 2019-09-18 |
Family
ID=53798888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016552508A Active JP6577954B2 (ja) | 2014-02-19 | 2014-11-18 | 切り替えコンポーネントおよびメモリユニット |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US9263675B2 (ja) |
| EP (1) | EP3108478B1 (ja) |
| JP (1) | JP6577954B2 (ja) |
| KR (1) | KR101943721B1 (ja) |
| CN (1) | CN106062879B (ja) |
| TW (1) | TWI578587B (ja) |
| WO (1) | WO2015126485A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9263675B2 (en) | 2014-02-19 | 2016-02-16 | Micron Technology, Inc. | Switching components and memory units |
| US20170084832A1 (en) * | 2014-05-21 | 2017-03-23 | The Trustees Of The University Of Pennsylvania | Non-volatile resistance switching devices |
| US20160149129A1 (en) * | 2014-11-25 | 2016-05-26 | Intermolecular, Inc. | Using Metal Silicides as Electrodes for MSM Stack in Selector for Non-Volatile Memory Application |
| US20160148976A1 (en) * | 2014-11-26 | 2016-05-26 | Intermolecular, Inc. | Simultaneous Carbon and Nitrogen Doping of Si in MSM Stack as a Selector Device for Non-Volatile Memory Application |
| US20170062522A1 (en) * | 2015-08-27 | 2017-03-02 | Intermolecular, Inc. | Combining Materials in Different Components of Selector Elements of Integrated Circuits |
| US10008665B1 (en) * | 2016-12-27 | 2018-06-26 | Intel Corporation | Doping of selector and storage materials of a memory cell |
| US10396082B2 (en) | 2017-07-05 | 2019-08-27 | Micron Technology, Inc. | Memory cells having a controlled-conductivity region |
| WO2019055008A1 (en) * | 2017-09-14 | 2019-03-21 | Intel Corporation | SELECTOR DEVICES |
| US11430948B2 (en) | 2017-09-28 | 2022-08-30 | Intel Corporation | Resistive random access memory device with switching multi-layer stack and methods of fabrication |
| WO2019132995A1 (en) * | 2017-12-29 | 2019-07-04 | Intel Corporation | Selectors for memory devices |
| JP2020155630A (ja) | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 不揮発性記憶装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100091561A1 (en) * | 2004-11-08 | 2010-04-15 | Tyler Lowrey | Programmable Matrix Array with Chalcogenide Material |
| JP2011171683A (ja) * | 2010-02-22 | 2011-09-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
| WO2011114666A1 (ja) * | 2010-03-18 | 2011-09-22 | パナソニック株式会社 | 電流制御素子、記憶素子、記憶装置および電流制御素子の製造方法 |
| JP2011249542A (ja) * | 2010-05-26 | 2011-12-08 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589343B2 (en) * | 2002-12-13 | 2009-09-15 | Intel Corporation | Memory and access device and method therefor |
| US7307268B2 (en) * | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
| FR2887684A1 (fr) * | 2005-06-28 | 2006-12-29 | Thomson Licensing Sa | Diode electroluminescente dont l'une des electrodes est multicouche en carbone amorphe |
| US20080042119A1 (en) * | 2005-08-09 | 2008-02-21 | Ovonyx, Inc. | Multi-layered chalcogenide and related devices having enhanced operational characteristics |
| US8753740B2 (en) * | 2009-12-07 | 2014-06-17 | Nanotek Instruments, Inc. | Submicron-scale graphitic fibrils, methods for producing same and compositions containing same |
| US8385100B2 (en) * | 2009-12-08 | 2013-02-26 | Intel Corporation | Energy-efficient set write of phase change memory with switch |
| JP5491941B2 (ja) * | 2010-04-21 | 2014-05-14 | 株式会社東芝 | 不揮発性記憶装置 |
| US8467239B2 (en) * | 2010-12-02 | 2013-06-18 | Intel Corporation | Reversible low-energy data storage in phase change memory |
| US9196753B2 (en) * | 2011-04-19 | 2015-11-24 | Micron Technology, Inc. | Select devices including a semiconductive stack having a semiconductive material |
| US9543507B2 (en) * | 2012-04-12 | 2017-01-10 | Intel Corporation | Selector for low voltage embedded memory |
| JP5783961B2 (ja) * | 2012-07-09 | 2015-09-24 | 株式会社東芝 | 不揮発性記憶装置 |
| US9246100B2 (en) * | 2013-07-24 | 2016-01-26 | Micron Technology, Inc. | Memory cell array structures and methods of forming the same |
| US20150070965A1 (en) * | 2013-09-12 | 2015-03-12 | Sandisk 3D Llc | FET LOW CURRENT 3D ReRAM NON-VOLATILE STORAGE |
| US8981327B1 (en) * | 2013-12-23 | 2015-03-17 | Intermolecular, Inc. | Carbon-doped silicon based selector element |
| US8975610B1 (en) * | 2013-12-23 | 2015-03-10 | Intermolecular, Inc. | Silicon based selector element |
| US9263675B2 (en) | 2014-02-19 | 2016-02-16 | Micron Technology, Inc. | Switching components and memory units |
-
2014
- 2014-02-19 US US14/184,400 patent/US9263675B2/en active Active
- 2014-11-18 CN CN201480075821.XA patent/CN106062879B/zh active Active
- 2014-11-18 EP EP14882974.0A patent/EP3108478B1/en active Active
- 2014-11-18 KR KR1020167025098A patent/KR101943721B1/ko active IP Right Grant
- 2014-11-18 WO PCT/US2014/066177 patent/WO2015126485A1/en active Application Filing
- 2014-11-18 JP JP2016552508A patent/JP6577954B2/ja active Active
- 2014-12-05 TW TW103142484A patent/TWI578587B/zh active
-
2016
- 2016-01-06 US US14/989,625 patent/US9431459B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100091561A1 (en) * | 2004-11-08 | 2010-04-15 | Tyler Lowrey | Programmable Matrix Array with Chalcogenide Material |
| JP2011171683A (ja) * | 2010-02-22 | 2011-09-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
| WO2011114666A1 (ja) * | 2010-03-18 | 2011-09-22 | パナソニック株式会社 | 電流制御素子、記憶素子、記憶装置および電流制御素子の製造方法 |
| JP2011249542A (ja) * | 2010-05-26 | 2011-12-08 | Toshiba Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106062879A (zh) | 2016-10-26 |
| EP3108478A1 (en) | 2016-12-28 |
| US20160118441A1 (en) | 2016-04-28 |
| KR101943721B1 (ko) | 2019-01-29 |
| CN106062879B (zh) | 2019-03-15 |
| US9431459B2 (en) | 2016-08-30 |
| US20150236259A1 (en) | 2015-08-20 |
| TWI578587B (zh) | 2017-04-11 |
| JP6577954B2 (ja) | 2019-09-18 |
| TW201535815A (zh) | 2015-09-16 |
| EP3108478A4 (en) | 2017-10-18 |
| WO2015126485A1 (en) | 2015-08-27 |
| KR20160122787A (ko) | 2016-10-24 |
| EP3108478B1 (en) | 2019-06-26 |
| US9263675B2 (en) | 2016-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6577954B2 (ja) | 切り替えコンポーネントおよびメモリユニット | |
| US10658588B2 (en) | Memory cell switch device | |
| US8471325B2 (en) | Nonvolatile memory device and method for manufacturing the same | |
| US8884264B2 (en) | Variable resistance memory device | |
| US20180309054A1 (en) | High retention resistive random access memory | |
| US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
| CN107124905B (zh) | 含金属硫属化合物的装置 | |
| TWI759457B (zh) | 記憶裝置 | |
| US20130248806A1 (en) | Variable resistance memory device and method for fabricating the same | |
| US20120002461A1 (en) | Non-volatile memory with ovonic threshold switch and resistive memory element | |
| US20150179936A1 (en) | Memory Cells and Methods of Forming Memory Cells | |
| US8867257B2 (en) | Variable resistance memory device | |
| WO2017039611A1 (en) | Material stacks for low current unipolar memristors | |
| US9444042B2 (en) | Memory cells and methods of forming memory cells | |
| US20200066794A1 (en) | Memory cell switch device | |
| KR20140013364A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161011 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180831 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180907 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20180921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190530 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190617 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6577954 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |