WO2008093880A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2008093880A1
WO2008093880A1 PCT/JP2008/051898 JP2008051898W WO2008093880A1 WO 2008093880 A1 WO2008093880 A1 WO 2008093880A1 JP 2008051898 W JP2008051898 W JP 2008051898W WO 2008093880 A1 WO2008093880 A1 WO 2008093880A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
light emitting
emitting element
semiconductor device
type region
Prior art date
Application number
PCT/JP2008/051898
Other languages
English (en)
French (fr)
Inventor
Takashi Noma
Original Assignee
Sanyo Electric Co., Ltd.
Sanyo Semiconductor Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd., Sanyo Semiconductor Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to US12/524,521 priority Critical patent/US8188497B2/en
Priority to JP2008556216A priority patent/JP5295783B2/ja
Publication of WO2008093880A1 publication Critical patent/WO2008093880A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a semiconductor device including a light emitting element and a manufacturing method thereof.
  • LEDs Light emitting diodes
  • a conventional semiconductor device including a light emitting element will be described with reference to FIGS. 25 and 26.
  • FIG. 25 and 26 A conventional semiconductor device including a light emitting element will be described with reference to FIGS. 25 and 26.
  • the conventional semiconductor device 100 has a first lead 10 0 1 (force sword) and a front electrode and a back electrode disposed on the first lead 1 0 1. And a second lead 10 4 (anode) electrically connected to the surface electrode of the LED chip 10 2 through a bonding wire 10 3. .
  • the portion of the first lead 10 1 where the LED chip 10 2 is disposed is processed into a concave shape. For example, silver plating is applied to the concave surface portion 10 5. Therefore, the concave surface portion 105 functions as a light reflecting surface, and the luminance of light emitted from the LED chip 100 2 is improved.
  • each configuration described above is sealed with a transparent resin 106.
  • Such control of the light emission and extinction of the semiconductor device 100 is performed by applying a predetermined amount to the first lead 1001 and the second lead 1004 from a driving device (not shown) different from the semiconductor device 100. This is done by supplying voltage.
  • a conventional photo coupler will be described as a semiconductor device including a light emitting element.
  • a photo power bra is a semiconductor device consisting of a light-emitting element and a light-receiving element, which converts the input electrical signal into light by the light-emitting element and realizes signal transmission by conducting the light-receiving element with the light. Device.
  • the conventional photocabra 110 has an LED chip 11 1 as a light emitting element and a PD (Photo Diode) chip 11 2 as a light receiving element.
  • the LED chip 1 1 1 and the PD chip 1 1 2 are arranged opposite to each other, and are electrically connected to the leads 1 1 4 via the bonding wires 1 1 3.
  • the 0 chip 1 1 2 is sealed with a transparent resin 1 1 5 and further sealed with a mold resin 1 1 6 that blocks light.
  • the LED chip 1 1 1 and the PD chip 1 1 2 are not electrically connected. In such a photocoupler 1 1 0, the input electrical signal is converted into an optical signal by the LED chip 1 1 1, and the signal is transmitted by conducting the PD chip 1 1 2 with the light. .
  • the conventional semiconductor device including the light emitting element cannot be reduced in size and thickness as a whole, and the manufacturing cost increases.
  • an object of the present invention is to provide a semiconductor device that is low in manufacturing cost, high in reliability, and more compact, and a manufacturing method thereof.
  • the semiconductor device of the present invention includes a first substrate having a front surface and a back surface, a first conductivity type region and a second conductivity type region, and the first conductivity type region on the surface of the first substrate.
  • a light emitting element formed so as to face each other, an insulating layer covering a side surface of the light emitting element,
  • a first electrode formed on the surface of the first substrate and electrically connected to the first conductivity type region, and from the surface of the first substrate along the insulating layer, the light emitting element
  • a second electrode extending to the second conductivity type region, and a wiring layer electrically connected to the first or second electrode and formed along the side surface of the first substrate. It is characterized by that.
  • the semiconductor device of the present invention includes a first substrate having a front surface and a back surface, a first conductivity type region and a second conductivity type region, and the first conductivity type on the surface of the first substrate.
  • a light emitting element having regions opposed to each other; an insulating layer covering a side surface of the light emitting element; and a first conductive type region formed on a surface of the first substrate and electrically connected to the first conductivity type region.
  • 1 electrode, a second electrode extending from the surface of the first substrate along the insulating layer to the second conductivity type region of the light emitting element, and the first or second electrode and the electric And a conductive terminal protruding in the thickness direction of the first substrate.
  • the main features of the semiconductor device manufacturing method of the present invention are as follows. That is, a step of forming a conductive layer to be the first electrode on the surface of the first substrate having the front surface and the back surface, and the first conductivity type region and the surface on the surface of the first support. A step of forming a plurality of light emitting elements having a second conductivity type region, and the first substrate and the first support are bonded together so that the first conductivity type region and the conductive layer are connected to each other. And then removing the first support, transferring the light emitting element to the first substrate, forming an insulating layer covering a side surface of the light emitting element, and a surface of the first substrate.
  • the method for manufacturing a semiconductor device of the present invention provides a first substrate having a front surface and a back surface. Forming a conductive layer to be a first electrode on the surface; forming a plurality of light emitting elements having a first conductivity type region and a second conductivity type region on the surface of the first support; and Picking up the light emitting element from the first support, and disposing the light emitting element on the surface of the first substrate so that the first conductive type region and the conductive layer are connected; Forming an insulating layer covering a side surface of the light emitting element; and a second electrode extending from the surface of the first substrate to the second conductivity type region of the light emitting element along the insulating layer. And a step of cutting the first substrate along a predetermined line and dividing it into individual chips.
  • the structure is integrated as a chip from the wafer state. Further, since the constituent elements of the semiconductor device are formed by a wafer process, each element can be formed finely. Therefore, a thinner and smaller semiconductor device can be realized.
  • FIG. 1 is a sectional view for explaining a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 2 shows a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view illustrating the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention, and
  • FIG. 4 is the semiconductor according to the first embodiment of the present invention.
  • Dress FIG. 5 is a cross-sectional view illustrating the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view illustrating the semiconductor device and the manufacturing method thereof.
  • FIG. 7 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the first embodiment, and FIG.
  • FIG. 7 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 8 is a cross-sectional view illustrating the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 9 illustrates the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 10 is a cross-sectional view for explaining a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 11 is a cross-sectional view of the first embodiment of the present invention.
  • FIG. 12 is a cross-sectional view for explaining a semiconductor device and a method for manufacturing the semiconductor device.
  • FIG. 13 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the first embodiment
  • FIG. 13 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention
  • FIG. 14 is a sectional view for explaining the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention
  • FIG. 15 is the semiconductor device and the manufacturing method thereof according to the second embodiment of the present invention.
  • FIG. 16 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention
  • FIG. 17 is a second embodiment of the present invention.
  • FIG. 18 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to a second embodiment of the present invention.
  • FIG. 9 illustrates a semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention.
  • FIG. 20 is a sectional view for explaining a semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention, and
  • FIG. 21 is a semiconductor according to the second embodiment of the present study.
  • FIG. 22 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to a third embodiment of the present invention, and
  • FIG. 23 is a cross-sectional view illustrating the device and a manufacturing method thereof. Sectional drawing explaining the semiconductor device which concerns on the example of a change of invention FIG.
  • FIG. 24 is a cross-sectional view illustrating a semiconductor device according to a modification of the present invention
  • FIG. 25 is a cross-sectional view illustrating a conventional semiconductor device
  • FIG. 26 is a conventional semiconductor device. It is sectional drawing explaining an apparatus. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIGS. 1 to 14 are cross-sectional views shown in the order of manufacturing steps.
  • a conductive layer 2 made of aluminum (A 1), copper (Cu), or the like is formed on the surface of the first substrate 1 by a film formation method such as sputtering, for example, 1 m. The film thickness is formed.
  • the conductive layer 2 is a layer that is patterned to become the force sword electrode 10 as will be described later.
  • the first substrate 1 may be a semiconductor substrate made of silicon (S i) or the like, or may be an insulating substrate made of glass or the like.
  • an N-type second substrate 3 made of, for example, gallium arsenide (G a As) or gallium nitride (G a N) is prepared.
  • the thickness of the second substrate 3 is 3 0 0 n! It is about 7000 ⁇ m.
  • the material of the second substrate 3 can be changed as appropriate according to the intended color of light emission.
  • an N-type semiconductor layer 4 and a P-type semiconductor layer 5 are sequentially formed on the surface of the second substrate 3 by a known epitaxial crystal growth method. The PN junction region by these becomes the light emitting region.
  • the N-type impurity added to the second substrate 3 and the N-type semiconductor layer 4 is, for example, sulfur (S), selenium (S e), tellurium (T e), or the like.
  • the P-type impurity added to the P-type semiconductor layer 5 is, for example, zinc (Zn).
  • a part of the surface of the second substrate 3 is removed, and a groove 6 reaching the middle of the thickness of the second substrate 3 is provided.
  • the depth of the groove 6 is, for example, 50 m.
  • the formation of 6 is called a so-called half-etch. Specifically, for example, it can be formed by dry etching using a resist layer (not shown) as a mask. Alternatively, the groove 6 may be formed by mechanically removing a part of the second substrate 3 using a dicing plate or a laser.
  • a UV tape 7 is bonded as a first support on the surface of the second substrate 3.
  • the UV tape here is a tape that has a strong adhesive force and a property that the adhesive force becomes weaker when irradiated with ultraviolet rays.
  • a substrate-like material made of glass or the like can be used as the support.
  • the back surface of the second substrate 3 is ground until it reaches at least the groove 6 using a back surface grinding device (grinder).
  • a back surface grinding device grinder
  • the wafer-like second substrate 3 is separated into individual chips (LED chips 8).
  • the LED chip 8 is a light emitting element constituting the present invention.
  • the method of forming the groove 6 and separating the chips into individual chips by back surface grinding is called a dicing before grinding (DBG) method, and is preferable for reducing the thickness of the chip.
  • DBG dicing before grinding
  • the LED chip 8 may be formed by a normal dicing process without using the prior dicing method. Since the LED chip 8 is bonded with the UV tape 7, it does not fall apart at this point.
  • a conductive paste 9 is applied to the back surface of the LED chip 8.
  • the conductive paste 9 is a mixture of a conductive material such as silver (A g) and an adhesive material such as an epoxy resin, and the back surface (N-type region) of the LED chip 8 and the conductive layer 2 are mixed.
  • the LED chip 8 and the first substrate 1 are bonded together with the electrical connection of It has a role as an adhesive material.
  • the conductive paste 9 may be formed not on the back surface of the LED chip 8 but on the surface of the first substrate 1.
  • each LED chip 8 is bonded so that it is connected to the conductive layer 2 via the conductive paste 9, and then UV rays are irradiated to irradiate UV tape 7 L Remove from ED chip 8. In this way, each LED chip 8 is transferred onto the surface of the first substrate 1 at a time.
  • the conductive paste 9 is not shown for convenience.
  • the UV chip 7 to which the LED chip 8 is fixed is bonded to the first substrate 1 and the LED chip 8 is transferred to the first substrate.
  • the following process should be adopted. You can also. That is, the LED chip 8 may be picked up from the UV tape 7 to which the LED chip 8 is fixed, and the LED chips 8 may be individually mounted (transferred) on the surface of the first substrate 1.
  • the cathode layer 10 is formed by patterning the conductive layer 2 after the LED chip 8 is transferred onto the first substrate 1. Layer 2 may be patterned.
  • an opening is formed on a part of the P-type region (P-type semiconductor layer 5) of the LED chip 8, and covers the side surface of the LED chip 8 and a part of the cathode electrode 10.
  • Insulating layer 1 1 is formed.
  • the insulating layer 11 is formed as follows, for example. First, an organic material such as polyimide resin or solder resist is applied to the entire surface by a coating-coating method, and heat treatment (pre-beta) is applied. Next, the applied organic material is exposed and developed. An opening that exposes the P-type semiconductor layer 5 is formed, and then heat treatment (post-bake) is performed thereon.
  • a conductive layer such as aluminum or copper is formed on the entire surface with a film thickness of, for example, 1 / zm by a film formation method such as sputtering, and then the conductive layer is selectively etched.
  • the anode electrode 12 extending from the surface of the first substrate 1 to the surface of the P-type semiconductor layer 5 along the outer periphery of the insulating layer 11 is formed.
  • the surface side of the first substrate 1 and the supporting body through an adhesive layer 15 made of epoxy resin, polyimide (for example, photosensitive polyimide), resist, acrylic, etc. 1 6 (second support) are bonded together.
  • the thickness of the adhesive layer 15 is about several ⁇ m to several tens of ⁇ m.
  • the adhesive layer 15 is transparent and has a property capable of transmitting light.
  • the support 16 is made of a transparent or translucent material (for example, glass or quartz) and has a property of transmitting light.
  • the support 16 supports the first substrate 1 and has a function of protecting the surface of the LED chip 8.
  • the back surface of the first substrate 1 is ground on the back surface of the first substrate 1 by using a back surface grinding device, and the first substrate 1 is thinned to a predetermined thickness.
  • the grinding process may be an etching process or a combination of a grinder and an etching process. Depending on the application and specifications of the final product and the initial thickness of the first substrate 1 prepared, the grinding process may not be necessary. Further, since the ground surface may be roughened when the grinding process is performed, wet etching may be performed as a process for obtaining a flat surface after the grinding process.
  • predetermined regions corresponding to the anode electrode 12 and the force sword electrode 10 are selectively etched from the back surface side of the first substrate 1, and the anode electrode 1 2 and force sword electrode 10 are partially exposed.
  • this exposed portion is referred to as an opening 17.
  • the side wall of the first substrate 1 is etched obliquely, but it can also be etched so as to be perpendicular to the main surface of the support 16. Further, if a part of the anode electrode 12 and the cathode electrode 10 is exposed, the portion to be etched can be changed as appropriate.
  • a conductive layer such as aluminum or copper is formed with a thickness of, for example, 1 ni on the opening 17 and on the back surface of the first substrate 1 by a film forming method such as sputtering. Thereafter, the conductive layer is selectively etched using a resist layer (not shown) as a mask. By this etching, the conductive layer becomes a wiring layer 18 formed along the side surface of the first substrate 1 as shown in FIG. As shown in FIG. 11, the wiring layer 18 is connected to a part of the anode electrode 12 and the cathode electrode 10 and extends on a part of the back surface of the first substrate 1.
  • the notch 19 is formed by removing a part of the adhesive layer 15 and the support 16 from the first substrate 1 side by dicing or etching. It is preferable.
  • the cross-sectional shape of the notch 19 is not limited to the V shape as long as the notch 19 reaches the support 16, and may be an oval shape, a substantially rectangular shape, or the like.
  • an electrode connection layer 20 that covers the wiring layer 18 is formed.
  • the electrode connection layer 20 is formed because the wiring layer 18 made of aluminum or the like and the conductive terminal 2 2 made of solder or the like, which will be described later, are difficult to join, or the material of the conductive terminal 22 is made of the wiring layer 1 The reason is to prevent it from flowing into the 8th side.
  • the electrode connection layer 20 may be formed by a rib-off method or a plating method in which a metal layer such as a nickel (N i) layer and a gold (A u) layer is sequentially sputtered using a resist layer as a mask and then the resist layer is removed. Forming Can do.
  • a protective layer 21 having an opening in a formation region of a conductive terminal 22 described later is formed with a thickness of, for example, 10 ⁇ m.
  • the protective layer 21 is formed as follows. First, an organic material such as polyimide resin or solder resist is applied to the entire surface by a coating method, followed by heat treatment (prebake). Next, the coated organic material is exposed and developed to form an opening exposing a predetermined area, and then subjected to heat treatment (post beta). Thereby, the protective layer 21 having an opening in the formation region of the conductive terminal 22 is obtained. In the present embodiment, since the cutout portion 19 is formed, a part of the side surface of the support 16 is covered with the protective layer 21.
  • the side surface of the adhesive layer 15 is completely covered with the protective layer 21. Therefore, it is possible to prevent the adhesive layer 15 from coming into contact with outside air and to prevent the entry of corrosive substances (for example, moisture) into the LED chip 8 and the adhesive layer 15.
  • a conductive material for example, solder
  • the conductive terminal 22 electrically connected to the anode electrode 12 and the force sword electrode 10 through the wiring layer 18 is formed on the back surface of the first substrate 1.
  • the method for forming the conductive terminal 22 is not limited to the above, and it may be formed by an electrolytic plating method or a so-called dispense method (coating method) in which solder or the like is applied to a predetermined region using a dispenser. You can also.
  • the conductive terminal 22 may be made of gold, copper, or nickel, and the material is not particularly limited.
  • the electrode connection layer 20 may be formed after the protective layer 21 is formed.
  • dicing line DL As a method of dividing into individual chips, there are a dicing method, an etching method, a laser force method, and the like.
  • the semiconductor device 25 is mounted on a printed circuit board or the like via the conductive terminal 22.
  • each component (LED chip, lead, bonding wire) is not separated as in the conventional structure (see Fig. 25), but before being divided into individual semiconductor devices, that is, in a wafer state. From time to time, it is integrated as a chip. Further, since the constituent elements of the semiconductor device are formed by a wafer process, each element can be formed finely. Therefore, a thinner and smaller semiconductor device can be realized.
  • the wafer process is a process in which various elements are formed on a wafer-shaped substrate before being divided into individual semiconductor devices.
  • a plurality of parts manufactured separately and completed through subsequent assembly operations are completed as one chip when divided into individual semiconductor devices according to the present embodiment. Therefore, it is possible to omit the assembly work (the process of placing the LED chip on the lead, the process of connecting the LED chip and the lead with a bonding wire, the process of sealing the whole with a transparent resin, etc.) In addition, the workability and productivity of a semiconductor device having a light emitting element can be improved.
  • FIGS. 15 to 21 are cross-sectional views shown in the order of the manufacturing steps. The description of the same configuration and manufacturing process as in the first embodiment will be omitted or simplified.
  • a semiconductor substrate 31 made of, for example, silicon (S i) or the like on which a device element 30 is formed is prepared.
  • the device element 30 is not limited to the type and function of the element, and preferably includes a drive element for controlling light emission and extinction of the LED chip 8, for example.
  • the thickness of the semiconductor substrate 31 is, for example, 3 0 ⁇ ⁇ ⁇ ! It is about ⁇ 700 / Xm.
  • a first insulating film 3 2 (for example, a silicon oxide film formed by a thermal oxidation method, a CVD method, or the like) is formed on the surface of the semiconductor substrate 31 to a thickness of 2 ⁇ m, for example.
  • the conductive layer 2 is formed to a thickness of 1 ⁇ m, for example, by a film forming method such as sputtering.
  • a plurality of LED chips 8 are transferred onto the surface of the semiconductor substrate 31.
  • unnecessary portions of the conductive layer 2 are selectively etched using a resist layer (not shown) as a mask.
  • the conductive layer 2 becomes the pad electrode 33 and the force sword electrode 10 of the LED chip 8 as shown in FIG.
  • the pad electrode 33 is an electrode electrically connected to the device element 30 and its peripheral elements via a wiring (not shown).
  • the conductive layer 2 is patterned to form the pad electrode 33 and the cathode electrode 10.
  • the conductive layer 2 may be patterned before the transfer.
  • a non-illustrated passivation film for example, a silicon nitride film formed by a CVD method
  • a non-illustrated passivation film that covers part or all of the pad electrode 33 is formed on the surface of the semiconductor substrate 31 as necessary. May be.
  • an anode electrode 12 extending from the surface of the first substrate 1 to the surface of the P-type semiconductor layer 5 along the outer periphery of the insulating layer 11 is formed.
  • the semiconductor substrate 31 and the support 16 are bonded together with an adhesive layer 15.
  • the back surface of the semiconductor substrate 31 is ground to a predetermined thickness.
  • a predetermined region corresponding to the anode electrode 12, the force sword electrode 10, and the pad electrode 33 is selectively etched from the back surface side of the semiconductor substrate 31, and the anode electrode 12 and the cathode are selectively etched.
  • the electrode 10 and the pad electrode 33 are partially exposed. Hereinafter, this exposed portion is referred to as an opening 17. It is assumed that the anode electrode 12 is exposed in the same manner as described in FIG.
  • a second insulating film 34 is formed in the opening 17 and on the back surface of the semiconductor substrate 31.
  • the second insulating film 34 is an insulating film such as a silicon oxide film or a silicon nitride film formed by, for example, a plasma C VD method.
  • the first and second insulating films 3 2 and 3 4 are selectively etched as shown in FIG. By this etching, the first and second insulating films 3 formed from the anode electrode 1 2, the force sword electrode 10, and the pad electrode 3 3 to the region from the boundary of each chip (so-called dicing line DL). 2 and 3 4 are removed, and the anode electrode 12, cathode electrode 10, and pad electrode 33 are exposed at the bottom of the opening 17.
  • a wiring layer 35 connected to a part of the anode electrode 12, the cathode electrode 10, and the pad electrode 33 is formed by a film forming method such as sputtering. To do.
  • an electrode connection layer 20 that covers the notch 19 and the wiring layer 35 is formed.
  • a protective layer 21 having an opening in the formation region of the conductive terminal 22 is formed.
  • the conductive layer 22 is formed on the electrode connection layer 20 exposed from the opening of the protective layer 21.
  • cut along the predetermined dicing line DL is cut along the predetermined dicing line DL.
  • a chip size package type semiconductor device 40 having both the light emitting element (LED chip 8) and the device element 30 on the bonding surface of the semiconductor substrate 31 and the support 16 is completed. To do.
  • the semiconductor device 40 according to the second embodiment is characterized in that a device element 30 is formed on a substrate (semiconductor substrate 3 1) separately from the light emitting element (LED chip 8). Therefore, in addition to the effects obtained in the first embodiment, a large number of elements can be efficiently mounted in one chip, and a multifunctional semiconductor device including a light emitting element can be obtained. For example, by including a drive element for controlling light emission and extinction of the LED chip 8 in the device 30, both the light emission function and its control function can be realized by a single chip. Therefore, there is no need to install a driving device separately from the semiconductor device as in the prior art (Fig. 25). In this case, the device 30 and the LED chip 8 are electrically connected by the wiring layer 35 or the wiring on the mounting board side.
  • FIG. 22 is a cross-sectional view of the semiconductor device 50 according to the third embodiment.
  • the description of the same configuration and manufacturing process as those in the first and second embodiments will be omitted or simplified.
  • a light receiving element 51 is formed on a semiconductor substrate 3 1.
  • the light receiving element 51 includes a known photodiode, a phototransistor, and the like, and has a function of converting light into an electric signal.
  • a metal layer 52 that reflects the light emitted from the LED chip 8 toward the light receiving element 51 is formed between the support 16 and the adhesive layer 15.
  • the metal layer 52 is preferably made of a material having good light reflectivity such as aluminum (A 1), Before the support 16 is bonded, it can be formed on the bonded surface by, for example, sputtering.
  • the semiconductor device 50 includes a light receiving element 51 formed separately from a light emitting element (LED chip 8) on a substrate (semiconductor substrate 3 1), and a metal layer 52.
  • the feature is that it is formed. For this reason, the semiconductor device 50 can be used as a photocoupler while having the effects obtained in the second embodiment.
  • the present invention is not limited to the above-described embodiments, and modifications can be made without departing from the scope of the invention.
  • the support 16 may be peeled off from the first substrate 1 or the semiconductor substrate 31 before and after the dicing process.
  • a semiconductor device can also be configured as shown in FIG.
  • the same components as those already described are denoted by the same reference numerals, and the description thereof is omitted.
  • the semiconductor device 60 shown in FIG. 24 includes a force sword electrode 10, an anode electrode 12, and A protective layer 61 is formed which is open at a position corresponding to the pad electrode 33 and covers the side and back surfaces of the semiconductor substrate 31.
  • An electrode connection layer 62 is formed on the force sword electrode 10, the anode electrode 12, and the pad electrode 33 at the opening position of the protective layer 61.
  • the electrode connection layer 62 is a layer similar to the electrode connection layer 20, and is a layer in which, for example, a nickel (N i) layer and a gold (A u) layer are sequentially stacked.
  • a conductive terminal 63 made of solder or the like is formed on the force sword electrode 10, the anode electrode 12, and the pad electrode 33 via an electrode connection layer 62.
  • the anode electrode 12 is assumed to be electrically connected to the conductive terminal 63 in another cross section.
  • the second insulating film 34 and the wiring layer 35 shown in the second embodiment are not formed on the side surface and the back surface of the semiconductor substrate 31 and adjacent to the side wall of the semiconductor substrate 31.
  • the conductive terminal 63 can also be formed.
  • the process of forming the second insulating film 34 and the wiring layer 35 can be omitted, so that the manufacturing process is simplified and the manufacturing cost can be kept low.
  • the conductive terminal 63 is not formed on the back surface of the semiconductor substrate 31 but is formed adjacent to the side wall of the semiconductor substrate 31, the semiconductor device can be thinned.
  • the opening 17 is formed, the portion of the semiconductor substrate 31 to be etched can be changed as appropriate. Therefore, it is possible not to expose the conductive terminal 63 from the side surface side of the semiconductor device.
  • FIG. 24 the modified example of the second embodiment has been described. However, similar conductive terminals may be formed in the first and third embodiments.
  • conductive terminals and wiring layers are formed on one substrate (the substrate on which the light emitting element is formed), and conductive terminals and wiring layers are formed on the other substrate (support 16). It has not been. However, the present invention is not limited to this. Therefore, if necessary, a predetermined opening is formed in the substrate on which the light emitting element is not formed, and is further disposed in the opening. A wire layer or a conductive terminal may be formed. As described above, the way of supplying the voltage to the light emitting element and the device element can be appropriately changed.
  • a BGA type semiconductor device having ball-like conductive terminals (22, 63) has been described.
  • the present invention is applicable to an LGA (Land Grid Array) type semiconductor device. It doesn't matter.
  • the present invention can be widely applied as a technique for sealing a semiconductor device having a light emitting element in a small size.

Abstract

本発明は、製造コストが安価で、信頼性が高く、より小型の半導体装置及びその製造方法を提供することを目的とする。第1の基板1上に、発光素子(LEDチップ8)が形成されている。第1の基板1とLEDチップ8の間には、LEDチップ8のN型領域と接続されたカソード電極10が形成されている。LEDチップ8の側面は絶縁層11で被覆されている。第1の基板1の表面上から、絶縁層11の外周に沿ってLEDチップ8のP型領域に延在するアノード電極12が形成されている。第1の基板1の側面には、カソード電極10及びアノード電極12と電気的に接続された配線層18が、第1の基板1の側面に沿って形成されている。配線層18は第1の基板1の裏面上に延在している。第1の基板1の裏面上には、電極接続層20を介して配線層18と電気的に接続された導電端子22が形成されている。

Description

明 細 書 半導体装置及ぴその製造方法 技術分野
本発明は、発光素子を備えた半導体装置及びその製造方法に関するものである。 背景技術
発光ダイオード （L E D ： Light Emitting Diode) は、 比較的小さな電力で長 時間安定して光を発生できるため、 発光素子として広く利用されている。 発光素子を 備える従来の半導体装置について、 第 2 5図， 第 2 6図を参照して説明する。
従来の半導体装置 1 0 0は、 第 2 5図に示すように、 第 1のリード 1 0 1 (力 ソード） と、 第 1のリード 1 0 1上に配置された表面電極及ぴ裏面電極を有する発光 素子 （L E Dチップ 1 0 2 ) と、 ボンディングワイヤ 1 0 3を介して L E Dチップ 1 0 2の表面電極と電気的に接続される第 2のリード 1 0 4 (アノード） とを備えてい る。 第 1のリード 1 0 1の L E Dチップ 1 0 2が配置される部分は、 凹面形状に加工 されている。 この凹面部 1 0 5には、 例えば銀メツキが施されている。 そのため、 凹 面部 1 0 5は光の反射面として機能し、 L E Dチップ 1 0 2から放射される光の輝度 の向上が図られている。 また、 上述した各構成は透明樹脂 1 0 6で封止されている。
このような半導体装置 1 0 0の発光及び消灯の制御は、 半導体装置 1 0 0とは 別の駆動装置 （不図示） から第 1のリード 1 0 1及び第 2のリード 1 0 4に所定の電 圧が供給されることで行われる。 また、発光素子を備える半導体装置として、従来のフォトカブラ (Photo coupler) を説明する。 フォト力ブラとは、 発光素子と受光素子から成る半導体装置であって、 入力された電気信号を発光素子で光に変換し、 その光で受光素子を導通させることに より信号の伝達を実現する装置である。
従来のフォトカブラ 1 1 0は、 第 2 6図に示すように、 発光素子として LED チップ 1 1 1を有し、 受光素子として PD(Photo Diode)チップ 1 1 2を備えている。 LEDチップ 1 1 1及び PDチップ 1 1 2は互いに対向して配置され、 ボンディング ワイヤ 1 1 3を介してリード 1 1 4と電気的に接続される。 また、 LEDチップ 1 1 1と？0チップ1 1 2とは透明樹脂 1 1 5で封止され、 光を遮断するモールド樹脂 1 1 6で更に封止されている。 なお、 LEDチップ 1 1 1と PDチップ 1 1 2とは電気 的に接続されていない。 このようなフォトカプラ 1 1 0では、 入力された電気信号が LEDチップ 1 1 1で光信号に変換され、 その光で PDチップ 1 1 2を導通させるこ とによつて信号の伝達がなされる。
本発明に関連した技術は、 例えば日本特許公開公報 2 00 3— 3 1 8 44 7号、 200 3— 34 7 5 8 3号に記載されている。 発明の開示
上述した従来の半導体装置 1 00 (第 2 5図） では、 凹面部 1 0 5を有する第 1のリード 1 0 1やボンディングワイヤ 1 0 3や第 2のリード 1 04等の部品を微細 にすることが困難であり、 なお且つそれら全体を透明樹脂 1 0 6で封止する必要があ る。 そのため、 全体のサイズを小型にすることが困難であるという問題があった。 ま た、 それぞれの部品を別々に完成した後に、 組立作業 （例えば L EDチップ 1 0 2を 第 1のリード 1 0 1上に配置する工程や、 ボンディングワイヤ 1 0 3で LEDチップ 1 0 2と第 2のリード 1 04とを接続する工程や、 透明樹脂 1 0 6で全体を封止する 工程等） が必要であるため、 製造工程が複雑でコス トが大きくなるという問題があつ た。
一方、 上述したフォト力ブラ 1 1 0 (第 2 6図） においても、 LEDチップ 1
1 1と PDチップ 1 1 2とをリード 1 1 4上に対向して配置することや、 L E Dチッ プ 1 1 1と PDチップ 1 1 2の接続されたボンディングワイヤ 1 1 3をそれぞれ形成 する必要があり、 なお且つそれら全体を透明樹脂 1 1 5やモールド樹脂 1 1 6で封止 する必要があるため、 全体のサイズを小型にすることが困難であった。 また、 半導体 装置 1 0 0と同様に組立作業 （L EDチップ 1 1 1と PDチップ 1 1 2をリード 1 1 4上に対向させて配置する工程や、 ボンディングワイヤ 1 1 3で各チップとリード 1 1 4とを接続する工程や、 L EDチップ 1 1 1と PDチップ 1 1 2との間に透明樹脂 1 1 5を充填する工程等） が必要なため、 製造工程が複雑でコス トが大きくなるとい う問題があった。
このように従来の発光素子を備えた半導体装置は、 全体の小型化 ·薄型化が図 れないとともに、 製造コストが増大するという問題があった。
そこで本発明は、 製造コス トが安価で、 信頼性が高く、 より小型の半導体装置 及びその製造方法を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、 その主な特徴は以下のとおり である。 すなわち、 本発明の半導体装置は、 表面及び裏面を有する第 1の基板と、 第 1導電型領域及び第 2導電型領域を有し、 前記第 1の基板の表面上に前記第 1導電型 領域が対向して形成された発光素子と、 前記発光素子の側面を被覆する絶縁層と、 前 記第 1の基板の表面上に形成され、 前記第 1導電型領域と電気的に接続された第 1の 電極と、 前記第 1の基板の表面上から、 前記絶縁層に沿って前記発光素子の第 2導電 型領域に延在する第 2の電極と、 前記第 1または第 2の電極と電気的に接続され、 前 記第 1の基板の側面に沿って形成された配線層とを備えることを特徴とする。
また、 本発明の半導体装置は、 表面及ぴ裏面を有する第 1の基板と、 第 1導電 型領域及び第 2導電型領域を有し、 前記第 1の基板の表面上に前記第 1導電型領域が 対向して形成された発光素子と、 前記発光素子の側面を被覆する絶縁層と、 前記第 1 の基板の表面上に形成され、 前記第 1導電型領域と電気的に接続された第 1の電極と、 前記第 1の基板の表面上から、 前記絶縁層に沿って前記発光素子の第 2導電型領域に 延在する第 2の電極と、 前記第 1または第 2の電極と電気的に接続され、 前記第 1の 基板の厚み方向に突出した導電端子とを備えることを特徴とする。
また、 本発明の半導体装置の製造方法の主な特徴は以下のとおりである。 すな わち、 表面及び裏面を有する第 1の基板の表面上に、 第 1の電極となる導電層を形成 する工程と、 第 1の支持体の表面上に、 第 1導電型領域及ぴ第 2導電型領域を有する 複数の発光素子を形成する工程と、 前記第 1の基板と前記第 1の支持体とを、 前記第 1導電型領域と前記導電層が接続されるように貼り合わせ、 その後第 1の支持体を除 去し、 前記発光素子を前記第 1の基板に転写する工程と、 前記発光素子の側面を被覆 する絶縁層を形成する工程と、 前記第 1の基板の表面上から、 前記絶縁層に沿って前 記発光素子の第 2導電型領域に延在する第 2の電極を形成する工程と、 前記第 1の基 板の表面上に第 2の支持体を貼り合わせる工程と、 所定のラインに沿って前記第 1の 基板を切削し、 個々のチップに分割する工程を有することを特徴とする。
また、 本発明の半導体装置の製造方法は、 表面及び裏面を有する第 1の基板の 表面上に、 第 1の電極となる導電層を形成する工程と、 第 1の支持体の表面上に、 第 1導電型領域及び第 2導電型領域を有する複数の発光素子を形成する工程と、 前記第 1の支持体から前記発光素子をピックアップし、 前記第 1導電型領域と前記導電層が 接続されるように前記発光素子を前記第 1の基板の表面上に配置する工程と、 前記発 光素子の側面を被覆する絶縁層を形成する工程と、 前記第 1の基板の表面上から、 前 記絶縁層に沿って前記発光素子の第 2導電型領域に延在する第 2の電極を形成するェ 程と、 所定のラインに沿って前記第 1の基板を切削し、 個々のチップに分割する工程 を有することを特徴とする。
本発明では、 従来構造と異なり、 ウェハー状態のときからチップとして一体化 した構成になっている。 また、 当該半導体装置の構成要素はウェハープロセスで形成 されているため、 各要素を微細に形成することができる。 そのため、 より薄く、 小型 の半導体装置を実現することができる。
また、 複数の部品を別々に製造し、 その後の組立作業を経て半導体装置として 完成していたものが、 本発明によれば個々の半導体装置に分割した時点でチップとし て完成している。 そのため、 後の組み立て作業等の工程を省いて製造コス トを抑える とともに、発光素子を備える半導体装置の作業性や生産性を向上させることができる。 図面の簡単な説明
第 1図は本発明の第 1の実施形態に係る半導体装置及びその製造方法を説明する断 面図であり、 第 2図は本発明の第 1の実施形態に係る半導体装置及びその製造方法を 説明する断面図であり、 第 3図は本発明の第 1の実施形態に係る半導体装置及びその 製造方法を説明する断面図であり、 第 4図は本発明の第 1の実施形態に係る半導体装 置及びその製造方法を説明する断面図であり、 第 5図は本発明の第 1の実施形態に係 る半導体装置及びその製造方法を説明する断面図であり、 第 6図は本発明の第 1の実 施形態に係る半導体装置及びその製造方法を説明する断面図であり、 第 7図は本発明 の第 1の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、 第 8 図は本発明の第 1の実施形態に係る半導体装置及ぴその製造方法を説明する断面図で あり、 第 9図は本発明の第 1の実施形態に係る半導体装置及びその製造方法を説明す る断面図であり、 第 1 0図は本発明の第 1の実施形態に係る半導体装置及びその製造 方法を説明する断面図であり、 第 1 1図は本発明の第 1の実施形態に係る半導体装置 及びその製造方法を説明する断面図であり、 第 1 2図は本発明の第 1の実施形態に係 る半導体装置及びその製造方法を説明する断面図であり、 第 1 3図は本発明の第 1の 実施形態に係る半導体装置及びその製造方法を説明する断面図であり、 第 1 4図は本 発明の第 1の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、 第 1 5図は本発明の第 2の実施形態に係る半導体装置及びその製造方法を説明する断 面図であり、 第 1 6図は本発明の第 2の実施形態に係る半導体装置及びその製造方法 を説明する断面図であり、 第 1 7図は本発明の第 2の実施形態に係る半導体装置及ぴ その製造方法を説明する断面図であり、 第 1 8図は本発明の第 2の実施形態に係る半 導体装置及ぴその製造方法を説明する断面図であり、 第 1 9図は本発明の第 2の実施 形態に係る半導体装置及びその製造方法を説明する断面図であり、 第 2 0図は本発明 の第 2の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、 第 2 1図は本究明の第 2の実施形態に係る半導体装置及ぴその製造方法を説明する断面図 であり、 第 2 2図は本発明の第 3の実施形態に係る半導体装置及びその製造方法を説 明する断面図であり、 第 2 3図は本発明の変更例に係る半導体装置を説明する断面図 であり、 第 2 4図は本発明の変更例に係る半導体装置を説明する断面図であり、 第 2 5図は従来の半導体装置を説明する断面図であり、 第 2 6図は従来の半導体装置を説 明する断面図である。 発明を実施するための最良の形態
本発明の第 1の実施形態について図面を参照しながら説明する。 第 1図乃至第 1 4図は、 それぞれ製造工程順に示した断面図である。
まず、 第 1図に示すように第 1の基板 1の表面上に、 スパッタ リ ング法等の成 膜方法によりアルミニウム （A 1 ) や銅 （C u) 等から成る導電層 2を例えば 1 m の膜厚で形成する。 導電層 2は、 後述するようにパターユングされて力ソード電極 1 0となる層である。 なお、 第 1の基板 1は、 シリ コン （S i ) 等から成る半導体基板 であってもよいし、 ガラス等から成る絶縁性の基板であってもよい。
次に、 第 2図に示すように、 例えばガリウムヒ素 （G a A s ) ゃ窒化ガリウム (G a N) 等から成る N型の第 2の基板 3を準備する。 第 2の基板 3の厚さは、 例え ば 3 0 0 n！〜 7 0 0 μ m程度である。 なお、 第 2の基板 3の材質は、 目的とする発 光の色に応じて適宜変更できる。 次に、 第 2の基板 3の表面上に公知のェピタキシャ ル結晶成長法にて N型半導体層 4と、 P型半導体層 5を順に形成する。 これらによる PN接合領域が発光領域となる。 なお、 第 2の基板 3及び N型半導体層 4に添加され る N型不純物は例えば硫黄 （S) やセレン （S e) やテルル （T e) 等である。 また、 P型半導体層 5に添加される P型不純物は例えば亜鉛 （Z n) である。
次に、 第 3図に示すように第 2の基板 3の表面の一部を除去し、 第 2の基板 3 の厚みの途中に達する溝部 6を設ける。 溝部 6の深さは例えば 5 0 mである。 溝部 6の形成は、 いわゆるハーフエッチと呼ばれるものである。 具体的には例えば、 不図 示のレジスト層をマスクとしてドライエッチングすることによって形成することがで きる。 あるいは、 ダイシングプレードやレーザーを用いて機械的に第 2の基板 3の一 部を除去することで溝部 6を形成してもよい。
次に、 第 4図に示すように、 第 2の基板 3の表面上に第 1の支持体として例え ば U Vテープ 7を貼り合わせる。 ここでいう U Vテープとは、 強い粘着力を有し、 か つ紫外線 （Ultraviolet rays) を照射すると粘着力が弱くなる性質を持ったテープであ る。 なお、 U Vテープ 7のようなテープ状のものに換えて、 ガラス等から成る基板状 のものを支持体として用いることもできる。
次に、 裏面研削装置 (グラインダー) を用い、 少なくとも溝部 6に到達するま で第 2の基板 3の裏面を研削する。 これにより、 ウェハー状の第 2の基板 3が個々の チップ （L E Dチップ 8 ) に分離される。 本実施形態において、 L E Dチップ 8が本 発明を構成する発光素子である。
このように、溝部 6を形成し裏面研削によって個々のチップに分離する方法は、 先ダイシング法 （D B G： Dicing Before Grinding) と呼ばれ、 チップの薄型化を図る 上で好ましい。 なお、 先ダイシング法を用いずに、 通常のダイシング工程で L E Dチ ップ 8を形成してもよい。 なお、 L E Dチップ 8は U Vテープ 7で貼り合わされてい るため、 この時点でばらばらになることはない。
次に、 第 5図に示すように、 L E Dチップ 8の裏面に導電性ペースト 9を塗布 する。 導電性ペース ト 9は、 例えば銀 （A g ) 等の導電性物質とエポキシ樹脂等の接 着性の材料とが混合されており、 L E Dチップ 8の裏面 （N型領域） と導電層 2との 電気的な接続を介在するとともに、 L E Dチップ 8と第 1の基板 1とを貼り合わせる ための接着材としての役割を有する。 なお、 当該導電性ペース ト 9は、 LEDチップ 8の裏面ではなく、 第 1の基板 1の表面上に形成してもよい。
次に、 第 6図に示すように各 L EDチップ 8の N型領域が導電性ペースト 9を 介して導電層 2と接続されるように貼り合わせ、 その後紫外線を照射して UVテープ 7を L EDチップ 8から剥がす。 こう して、 各 L EDチップ 8が第 1の基板 1の表面 上に一度に転写される。 なお、 第 6図以後において導電性ペース ト 9の図示を便宜上 省略している。
なお、 上記説明では LEDチップ 8が固定された UVテープ 7を第 1の基板 1 と貼り合わせる工程を経て、 LEDチップ 8を第 1の基板に転写していたが、 以下の プロセスを採用することも出来る。 すなわち、 LEDチップ 8が固定された UVテー プ 7から当該 LEDチップ 8をピックアップし、 第 1の基板 1の表面上に L E Dチッ プ 8を個々にマウント （転写） してもよい。
次に、 第 7図に示すように、 不図示のレジスト層をマスクとして導電層 2の不 要な部分を選択的にエッチングして除去する。 こうして、 導電層 2は LEDチップ 8 の力ソード電極 1 0となる。 なお、 本実施形態では、 L EDチップ 8を第 1の基板 1 上に転写した後に導電層 2のパターユングを行ってカソード電極 1 0を形成している 力 L EDチップ 8の転写前に導電層 2のパターニングを行ってもよい。
次に、 第 8図に示すように LEDチップ 8の P型領域 （P型半導体層 5) の一 部上に開口を有し、 LEDチップ 8の側面及びカソード電極 1 0の一部を被覆する絶 縁層 1 1を形成する。 絶縁層 1 1の形成は例えば以下のように行う。 まず、 塗布 - コ 一ティング法によりポリイミ ド系樹脂、 ソルダーレジスト等の有機系材料を全面に塗 布し、 熱処理 （プリベータ） を施す。 次に、 塗布された有機系材料を露光 ·現像して P型半導体層 5を露出させる開口を形成し、 その後これに熱処理 （ポストべーク） を 施す。
次に、 スパッタリング法等の成膜方法によりアルミニウムや銅等の導電層を例 えば 1 /z mの膜厚で全面に形成し、 その後当該導電層を選択的にエッチングする。 こ う して、 第 1の基板 1の表面上から、 絶縁層 1 1の外周に沿って P型半導体層 5の表 面に延在するアノード電極 1 2が形成される。
次に、 第 9図に示すようにエポキシ樹脂， ポリイミ ド （例えば感光性ポリイミ ド）， レジス ト， アクリル等から成る接着層 1 5を介して、 第 1の基板 1の表面側と支 持体 1 6 (第 2の支持体） とを貼り合わせる。 接着層 1 5の厚みは数 μ m〜数十 μ m 程度である。 接着層 1 5は、 透明であって光が透過できる性状を有するものとする。 支持体 1 6は、 透明もしくは半透明の材料 （例えばガラスや石英など） から成り、 光 を透過させる性状を有するものである。 支持体 1 6は、 第 1の基板 1を支持するとと もに、 L E Dチップ 8の表面を保護する機能を有するものである。
次に、 第 1の基板 1の裏面に対して裏面研削装置を用いて第 1の基板 1の裏面 を研削し、 第 1の基板 1を所定の厚さに薄くする。 当該研削工程はエッチング処理で もよいし、 グラインダーとエッチング処理の併用でもよい。 なお、 最終製品の用途や 仕様， 準備した第 1の基板 1の当初の厚みによっては、 当該研削工程を行う必要がな い場合もある。 また、 当該研削工程を行うと研削面が荒れる場合があるため、 研削ェ 程後に平らな面を得るための工程として例えばゥエツトエッチング処理を行ってもよ い。
次に、 第 1 0図に示すように、 アノード電極 1 2及び力ソード電極 1 0に対応 する所定の領域を、 第 1の基板 1の裏面側から選択的にエッチングし、 アノード電極 1 2及び力ソード電極 1 0を一部露出させる。 以下、 この露出部分を開口部 1 7とす る。 なお、 本実施形態では第 1の基板 1の側壁が斜めにエッチングされているが、 支 持体 1 6の主面に対して垂直となるようにエッチングすることもできる。 また、 ァノ 一ド電極 1 2及ぴカソ一ド電極 1 0の一部を露出させるのであれば、 エッチングする 部分は適宜変更できる。
次に、 スパッタリング法等の成膜方法により、 アルミニウムや銅等の導電層を 例えば 1 niの膜厚で、開口部 1 7内及ぴ第 1の基板 1の裏面上に形成する。その後、 不図示のレジスト層をマスクとして当該導電層を選択的にエッチングする。 このエツ チングによって導電層は、 第 1 1図に示すように第 1の基板 1の側面に沿って形成さ れた配線層 1 8となる。 配線層 1 8は、 第 1 1図に示すようにアノード電極 1 2及び カソード電極 1 0の一部と接続されて、 第 1の基板 1の裏面の一部上に延在している。
次に、 第 1 2図に示すように、 ダイシングプレードやエッチングによって、 第 1の基板 1側から接着層 1 5及び支持体 1 6の一部を除去することで切り欠き部 1 9 を形成することが好ましい。 なお、 切り欠き部 1 9の断面形状は、 支持体 1 6に切り 欠き部 1 9が到達するのであれば V字形状に限定されず、 楕円形状や略長方形等でも 構わない。
次に、 配線層 1 8を被覆する電極接続層 2 0を形成する。 電極接続層 2 0を形 成するのは、 アルミニウム等から成る配線層 1 8と、 後述するハンダ等から成る導電 端子 2 2は接合しにくいという理由や、 導電端子 2 2の材料が配線層 1 8側に流入し てくることを防止するという理由による。 電極接続層 2 0は、 例えばレジスト層をマ スクとしてニッケル （N i ) 層と金 （A u ) 層等の金属層を順次スパッタリングし、 その後レジスト層を除去するというリブトオフ法や、 メツキ法によって形成すること ができる。
次に、 第 1 3図に示すように、 後述する導電端子 2 2の形成領域に開口を有す る保護層 2 1を、 例えば 1 0 ^ mの厚みで形成する。 保護層 2 1の形成は例えば以下 のように行う。 まず、 塗布 ' コーティング法によりポリイミ ド系榭脂、 ソルダーレジ スト等の有機系材料を全面に塗布し、 熱処理 （プリべーク） を施す。 次に、 塗布され た有機系材料を露光 ·現像して所定領域を露出させる開口を形成し、 その後これに熱 処理 （ポストベータ） を施す。 これにより、 導電端子 2 2の形成領域に開口を有する 保護層 2 1を得る。 本実施形態では切り欠き部 1 9を形成しているため、 支持体 1 6 の側面の一部が保護層 2 1で被覆される。 つまり、 接着層 1 5の側面が保護層 2 1で 完全に被覆される。 そのため、 接着層 1 5が外気に触れることを抑えるとともに、 L E Dチップ 8や接着層 1 5への腐食物質 （例えば水分） の浸入を防止することができ る。
次に、 保護層 2 1の開口から露出した電極接続層 2 0上に導電材料 （例えばハ ンダ） をスク リーン印刷し、 この導電材料を熱処理でリフローさせる。 こう して第 1 3図に示すように、 配線層 1 8を介してアノード電極 1 2及び力ソード電極 1 0と電 気的に接続された導電端子 2 2が第 1の基板 1の裏面上に形成される。 なお、 導電端 子 2 2の形成方法は上記に限定されることはなく、 電解メツキ法や、 デイスペンサを 用いてハンダ等を所定領域に塗布するいわゆるデイスペンス法 （塗布法） 等で形成す ることもできる。 また、 導電端子 2 2は、 金や銅， ニッケルを材料としたものでもよ く、 その材料は特に限定されない。 また、 電極接続層 2 0の形成は、 保護層 2 1の形 成後に行ってもよい。
次に、所定のダイシングライン D Lに沿って切断し、個々のチップに分割する。 個々のチップに分割する方法としては、 ダイシング法， エッチング法， レーザー力ッ ト法等がある。
以上の工程により、 第 1 4図に示すように第 1の基板 1と支持体 1 6との貼り 合わせ面に、 発光素子 （L E Dチップ 8 ) を備えるチップサイズパッケージ型の半導 体装置 2 5が完成する。 半導体装置 2 5は、 導電端子 2 2を介してプリント基板等に 実装される。
本実施形態では、 従来構造 （第 2 5図参照） のように各部品 （L E Dチップ、 リード、 ボンディングワイヤ） に分離しておらず、 個々の半導体装置に分割される以 前、つまりウェハー状態のときからチップとして一体化した構成になっている。また、 当該半導体装置の構成要素はウェハープロセス（Wafer Process)で形成されているため、 各要素を微細に形成することができる。 そのため、 より薄く、 小型の半導体装置を実 現することができる。 なお、 ウェハープロセスとは、 個々の半導体装置に分割される 以前のゥ: ハ状の基板に様々な素子を作り込むプロセスである。
また、 複数の部品を別々に製造し、 その後の組立作業を経て完成していたもの 、 本実施形態によれば個々の半導体装置に分割した時点で一つのチップとして完成 している。 そのため、 組み立て作業 （従来あった L E Dチップをリード上に配置する 工程や、 ボンディングワイヤで L E Dチップとリードとを接続する工程や、 透明樹脂 で全体を封止する工程等） の工程を省くことができるとともに、 発光素子を有する半 導体装置の作業性や生産性を向上させることができる。
次に、 本発明の第 2の実施形態について図面を参照しながら説明する。 第 1 5 図乃至第 2 1図は、 それぞれ製造工程順に示した断面図である。 なお、 第 1の実施形 態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。 まず、 第 1 5図に示すように、 表面上にデバイス素子 3 0が形成された例えば シリコン （S i ) 等から成る半導体基板 3 1を準備する。 デバイス素子 3 0は、 素子 の種類や機能に限定がなく、 例えば LEDチップ 8の発光及び消灯を制御する駆動素 子を含むことが好ましい。 半導体基板 3 1の厚さは、 例えば 3 0 Ο μ π！〜 7 0 0 /X m 程度である。
次に、 半導体基板 3 1の表面に第 1の絶縁膜 3 2 (例えば、 熱酸化法や CVD 法等によって形成されたシリコン酸化膜） を例えば 2 μ mの膜厚に形成する。 次に、 スパッタリング法等の成膜方法により導電層 2を例えば 1 μ mの膜厚で形成する。
次に、 第 6図を用いて説明したように、 複数の L EDチップ 8を半導体基板 3 1の表面上に転写する。 次に、 不図示のレジスト層をマスクとして導電層 2の不要な 部分を選択的にエッチングする。 こう して、 導電層 2は第 1 6図に示すようにパッド 電極 3 3と L EDチップ 8の力ソード電極 1 0となる。 パッド電極 3 3は、 デバイス 素子 3 0やその周辺素子と不図示の配線を介して電気的に接続された電極である。
なお、 第 2の実施形態では、 LEDチップ 8を半導体基板 3 1上に転写した後 に導電層 2をパターユングしてパッド電極 3 3及びカソード電極 1 0を形成している が、 LEDチップ 8の転写前に導電層 2をパターユングしてもよい。 また、 必要に応 じて半導体基板 3 1の表面上にパッド電極 3 3の一部上あるいは全部を被覆する不図 示のパッシベーシヨン膜 （例えば、 CVD法により形成されたシリコン窒化膜） を形 成してもよい。
次に、 LEDチップ 8の側面及び力ソード電極 1 0の一部を被覆する絶縁層 1
1を形成する。 次に、 第 1の基板 1の表面上から絶縁層 1 1の外周に沿って P型半導 体層 5の表面に延在するアノード電極 1 2を形成する。 次に、 第 1 7図に示すように、 半導体基板 3 1と支持体 1 6とを接着層 1 5を 介して貼り合わせる。 次に、 半導体基板 3 1の裏面を研削して所定の厚さにする。 次 に、 アノード電極 1 2、 力ソード電極 1 0、 及びパッド電極 3 3に対応する所定の領 域を、 半導体基板 3 1の裏面側から選択的にエッチングし、 アノード電極 1 2、 カソ ード電極 1 0、 及びパッド電極 3 3を一部露出させる。 以下、 この露出部分を開口部 1 7とする。 なお、 アノード電極 1 2は、 別の断面において第 1 0図で説明したのと 同様に露出されているとする。
次に、 開口部 1 7内及び半導体基板 3 1の裏面上に第 2の絶縁膜 3 4を形成す る。 この第 2の絶縁膜 3 4は、 例えばプラズマ C V D法によって形成されたシリコン 酸化膜やシリ コン窒化膜等の絶縁膜である。 次に、 不図示のレジスト層をマスクとし て、 第 1 8図に示すように第 1及び第 2の絶縁膜 3 2 , 3 4を選択的にエッチングす る。 このエッチングにより、 アノード電極 1 2、 力ソード電極 1 0、 及ぴパッド電極 3 3から個々のチップの境界 （いわゆるダイシングライン D L ) に至る領域にかけて 形成された第 1及ぴ第 2の絶縁膜 3 2 , 3 4が除去され、 開口部 1 7の底部において アノード電極 1 2、 カソード電極 1 0、 及びパッド電極 3 3が露出される。
次に、 第 1 9図に示すように、 スパッタリング法等の成膜方法により、 ァノー ド電極 1 2、 カソード電極 1 0、 及びパッド電極 3 3の一部と接続された配線層 3 5 を形成する。
次に、 第 2 0図に示すように、 切り欠き部 1 9、 及び配線層 3 5を被覆する電 極接続層 2 0を形成する。 次に、 第 2 1図に示すように、 導電端子 2 2の形成領域に 開口を有する保護層 2 1を形成する。 次に、 保護層 2 1の開口から露出した電極接続 層 2 0上に導電 2 2を形成する。 次に、 所定のダイシングライン D Lに沿って切断す る。
以上の工程により、 半導体基板 3 1と支持体 1 6 との貼り合わせ面に、 発光素 子 （L E Dチップ 8 ) 及ぴデバイス素子 3 0の両者を備えるチップサイズパッケージ 型の半導体装置 4 0が完成する。
第 2の実施形態に係る半導体装置 4 0は、 基板 （半導体基板 3 1 ) 上に発光素 子 （L E Dチップ 8 ) とは別にデバイス素子 3 0が形成されている点が特徴である。 そのため、 第 1の実施形態で得られる効果を有するとともに、 一つのチップ内に多数 の素子を効率よく混載することができ、 発光素子を備える多機能な半導体装置を得る ことができる。 例えば、 デパイス素子 3 0に L E Dチップ 8の発光及び消灯を制御す る駆動素子を含めることで、 発光機能とその制御機能の両者を一つのチップで実現す ることができる。 従って、 従来 （第 2 5図） のように半導体装置と別に駆動装置を設 ける必要がない。 なお、 この場合、 配線層 3 5あるいは実装基板側の配線で、 デパイ ス素子 3 0と L E Dチップと 8とを電気的に接続させる。
次に、 本発明の第 3の実施形態について説明する。 第 2 2図は、 第 3の実施形 態に係る半導体装置 5 0の断面図である。 なお、 上記第 1及び第 2の実施形態と同様 の構成及び製造プロセスについてはその説明を省略するか簡略する。
第 3の実施形態の半導体装置 5 0は、 第 2 2図に示すように、 半導体基板 3 1 上に受光素子 5 1が形成されている。受光素子 5 1は、公知のフォトダイオード (Photo Diode)ゃフォトトランジスタ（Photo Transistor)等を含み、 光を電気信号に変換できる 機能を有する素子である。 また、 支持体 1 6と接着層 1 5の間には、 L E Dチップ 8 から放射される光を受光素子 5 1側に反射させる金属層 5 2が形成されている。 金属 層 5 2は、アルミニウム （A 1 )等の光の反射率の良い材料を用いることが好ましく、 支持体 1 6を貼り合わせる前に、 その貼り合わせ面上に例えばスパッタリング法で形 成することができる。
第 3の実施形態に係る半導体装置 5 0は、 基板 （半導体基板 3 1 ) 上に発光素 子 （L E Dチップ 8 ) とは別に受光素子 5 1が形成されている点、 及び金属層 5 2が 形成されている点が特徴である。 そのため、 第 2の実施形態で得られる効果を有する とともに、 当該半導体装置 5 0をフォトカブラとして用いることができる。
従来のフォ トカプラ （第 2 6図参照） は、 2つのチップ （L E Dチップと P D チップ） が別々に完成し、 その後の組み立て作業を経た上で一体化されていたが、 本 実施形態によれば、 ウェハー状態のときからチップとして一体化した構成になってい る。 また、 フォト力ブラの各要素がウェハープロセスで形成されている。 そのため、 より薄く、 小型のフォト力ブラを実現することができる。 また、 従来あった組み立て 作業 （発光素子と受光素子をリード上に対向させて配置する工程や、 ボンディングヮ ィャで各チップとリ一ドを接続する工程や、 各チップの間に透明樹脂を充填する工程 等） の工程を省くことができるため、 フォト力ブラの作業性や生産性を向上させるこ とができる。
なお、 本発明は上述した実施形態に限定されることはなく、 その要旨を逸脱し ない範囲で変更が可能なことは言うまでも無い。 例えば、 第 2 3図に示すように、 支 持体 1 6はダイシング工程の前後で第 1の基板 1あるいは半導体基板 3 1から剥離し てもよい。
また、 第 2 4図に示すように半導体装置を構成することもできる。 既に説明し たものと同様の構成については同一符号を示し、 その説明を省略する。
第 2 4図に示す半導体装置 6 0は、 力ソード電極 1 0、 アノード電極 1 2、 及 ぴパッド電極 3 3に対応する位置が開口し、 かつ半導体基板 3 1の側面及び裏面を被 覆する保護層 6 1が形成されている。 そして、 保護層 6 1の開口位置の力ソード電極 1 0、アノード電極 1 2、及ぴパッド電極 3 3上に電極接続層 6 2が形成されている。 電極接続層 6 2は、 電極接続層 2 0と同様の層であって、 例えばニッケル （N i ) 層 と金 （A u ) 層を順に積層した層である。 そして、 力ソード電極 1 0、 アノード電極 1 2、 及びパッド電極 3 3上には、 電極接続層 6 2を介してハンダ等から成る導電端 子 6 3が形成されている。 なお、 アノード電極 1 2については、 別の断面において導 電端子 6 3と電気的に接続されているとする。 このように、 半導体基板 3 1の側面及 ぴ裏面に、 第 2の実施形態で示した第 2の絶縁膜 3 4や配線層 3 5を形成することな く、 半導体基板 3 1の側壁に隣接するように導電端子 6 3を形成することもできる。
かかる構成によれば、 第 2の絶縁膜 3 4や配線層 3 5を形成する工程を省くこ とができるため、 製造工程が簡素化され、 製造コス トを低く抑えることができる。 ま た、 導電端子 6 3が半導体基板 3 1の裏面上に形成されず、 半導体基板 3 1の側壁に 隣接するように形成されているため、 半導体装置を薄くすることができる。 また、 開 口部 1 7の形成の際に半導体基板 3 1のエッチングする部分は適宜変更できる。 従つ て、導電端子 6 3を半導体装置の側面側からは露出させないことも可能である。なお、 第 2 4図では、 第 2の実施形態の変更例について説明したが、 第 1及び第 3の実施形 態について、 同様の導電端子を形成してもよい。
また、 上述した実施形態では、 一方の基板 （発光素子が形成された側の基板） に導電端子や配線層が形成され、 他方の基板 （支持体 1 6 ) には導電端子や配線層が 形成されていない。 し力 し、 本発明はこれに限定されない。 従って、 必要に応じて発 光素子が形成されていない側の基板に所定の開口部を形成し、 更に当該開口部内に配 線層や導電端子を形成してもよい。 このように、 発光素子やデバイス素子への電圧の 供給の仕方は適宜変更できる。
また、 以上の実施形態では、 ボール状の導電端子 （22， 6 3) を有する BG A型の半導体装置について説明したが、 本発明は L GA(LandGridArray)型の半導体 装置に適用するものであっても構わない。 本発明は、 発光素子を有する半導体装置を 小型に封止する技術として広く適用できるものである。

Claims

請 求 の 範 囲
表面及び裏面を有する第 1の基板と、
第 1導電型領域及び第 2導電型領域を有し、前記第 1の基板の表面上に前記第 1 導電型領域が対向して形成された発光素子と、
前記発光素子の側面を被覆する絶縁層と、
前記第 1の基板の表面上に形成され、前記第 1導電型領域と電気的に接続された 第 1の電極と、
前記第 1の基板の表面上から、前記絶縁層に沿って前記発光素子の第 2導電型領 域に延在する第 2の電極と、
前記第 1または第 2の電極と電気的に接続され、前記第 1の基板の側面に沿って 形成された配線層とを備えることを特徴とする半導体装置。
表面及び裏面を有する第 1の基板と、
第 1導電型領域及び第 2導電型領域を有し、前記第 1の基板の表面上に前記第 1 導電型領域が対向して形成された発光素子と、
前記発光素子の側面を被覆する絶縁層と、
前記第 1の基板の表面上に形成され、前記第 1導電型領域と電気的に接続された 第 1の電極と、
前記第 1の基板の表面上から、前記絶縁層に沿って前記発光素子の第 2導電型領 域に延在する第 2の電極と、
前記第 1または第 2の電極と電気的に接続され、前記第 1の基板の厚み方向に突 出した導電端子とを備えることを特徴とする半導体装置。
前記第 1の基板の表面上に前記発光素子とは別のデバイス素子が形成されてい ることを特徴とする請求の範囲第 1項または請求の範囲第 2項に記載の半導体 装置。
前記デバイス素子は光を電気信号に変換できる素子を含み、
前記発光素子の上方に、前記発光素子から放射された光を前記デバイス素子側に 反射させる金属層を備えることを特徴とする請求の範囲第 3項に記載の半導体 装置。
前記発光素子を被覆する接着層を介して前記第 1の基板と貼り合わされた支持 体を備えることを特徴とする請求の範囲第 1項乃至請求の範囲第 4項のいずれ かに記載の半導体装置。
表面及び裏面を有する第 1の基板の表面上に、第 1の電極となる導電層を形成す る工程と、
第 1の支持体の表面上に、第 1導電型領域及び第 2導電型領域を有する複数の発 光素子を形成する工程と、
前記第 1の基板と前記第 1の支持体とを、前記第 1導電型領域と前記導電層が接 続されるように貼り合わせ、その後第 1の支持体を除去し、前記発光素子を前記 第 1の基板に転写する工程と、
前記発光素子の側面を被覆する絶縁層を形成する工程と、
前記第 1の基板の表面上から、前記絶縁層に沿って前記発光素子の第 2導電型領 域に延在する第 2の電極を形成する工程と、
所定のラインに沿って前記第 1の基板を切削し、個々のチップに分割する工程を 有することを特徴とする半導体装置の製造方法。
表面及ぴ裏面を有する第 1の基板の表面上に、第 1の電極となる導電層を形成す る工程と、
第 1の支持体の表面上に、第 1導電型領域及び第 2導電型領域を有する複数の発 光素子を形成する工程と、
前記第 1の支持体から前記発光素子をピックアップし、前記第 1導電型領域と前 記導電層が接続されるように前記発光素子を前記第 1の基板の表面上に配置す る工程と、
前記発光素子の側面を被覆する絶縁層を形成する工程と、
前記第 1の基板の表面上から、前記絶縁層に沿って前記発光素子の第 2導電型領 域に延在する第 2の電極を形成する工程と、
所定のラインに沿って前記第 1の基板を切削し、個々のチップに分割する工程を 有することを特徴とする半導体装置の製造方法。
前記複数の発光素子を形成する工程は、
第 1導電型の半導体基板上に第 2導電型の半導体層を形成する工程と、 前記半導体層側から前記半導体基板の厚みの途中に達する溝部を形成する工程 と、
前記溝部が形成された前記半導体基板の表面上に前記第 1の支持体を貼り合わ せる工程と、
前記溝部に達するまで前記半導体基板の裏面を研削する工程とを有することを 特徴とする請求の範囲第 6項または請求の範囲第 7項に記載の半導体装置の製 造方法。
前記第 1の基板の表面上に、前記発光素子とは別のデバイス素子を形成する工程 を有することを特徴とする請求の範囲第 6項乃至請求の範囲第 8項のいずれか に記載の半導体装置の製造方法。
前記デパイス素子は光を電気信号に変換できる素子を含み、
前記発光素子の上方に、前記発光素子から放射された光を前記デバイス素子側に 反射させる金属層を形成する工程を有することを特徴とする請求の範囲第 9項 に記載の半導体装置の製造方法。
前記第 1の基板の裏面側から前記第 1の基板の一部を除去して、 前記第 1及ぴ 第 2の電極の少なく とも一部を露出させる工程を有することを特徴とする請求 の範囲第 6項乃至請求の範囲第 1 0項のいずれかに記載の半導体装置の製造方 法。
前記第 1の基板の表面上に第 2の支持体を貼り合わせる工程を有することを 特徴とする請求の範囲第 6項乃至請求の範囲第 1 1項のいずれかに記載の半導 体装置の製造方法。
PCT/JP2008/051898 2007-02-02 2008-01-30 半導体装置及びその製造方法 WO2008093880A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/524,521 US8188497B2 (en) 2007-02-02 2008-01-30 Semiconductor device and method of manufacturing the same
JP2008556216A JP5295783B2 (ja) 2007-02-02 2008-01-30 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-023878 2007-02-02
JP2007023878 2007-02-02

Publications (1)

Publication Number Publication Date
WO2008093880A1 true WO2008093880A1 (ja) 2008-08-07

Family

ID=39674179

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/051898 WO2008093880A1 (ja) 2007-02-02 2008-01-30 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8188497B2 (ja)
JP (1) JP5295783B2 (ja)
WO (1) WO2008093880A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009079978A1 (de) * 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
JP2011223000A (ja) * 2010-04-12 2011-11-04 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
JP2015500562A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US9831383B2 (en) 2011-11-18 2017-11-28 Apple Inc. LED array
WO2017208326A1 (ja) * 2016-05-31 2017-12-07 サンケン電気株式会社 発光装置
WO2017208321A1 (ja) * 2016-05-31 2017-12-07 サンケン電気株式会社 発光装置
US10121864B2 (en) 2011-11-18 2018-11-06 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
JP2018181887A (ja) * 2017-04-03 2018-11-15 住友電気工業株式会社 半導体光素子を作製する方法、面発光レーザ
JP2020502796A (ja) * 2016-12-16 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US8076746B2 (en) * 2009-06-26 2011-12-13 Omnivision Technologies, Inc. Back-illuminated image sensors having both frontside and backside photodetectors
US20100327389A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensors having both frontside and backside photodetectors
US8471282B2 (en) 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
KR101194844B1 (ko) * 2010-11-15 2012-10-25 삼성전자주식회사 발광소자 및 그 제조방법
US9882094B2 (en) * 2011-03-14 2018-01-30 Intellectual Discovery Co., Ltd. Light source with inner and outer bodies comprising three different encapsulants
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
KR20200059756A (ko) * 2018-11-21 2020-05-29 서울바이오시스 주식회사 발광 소자 및 이를 포함하는 발광 모듈

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5257789A (en) * 1975-11-07 1977-05-12 Hitachi Ltd Photo coupled semiconductor device
JPS5328387A (en) * 1976-08-30 1978-03-16 Hitachi Ltd Photo coupled integrated circuit element
JPS63102379A (ja) * 1986-09-30 1988-05-07 シーメンス、アクチエンゲゼルシヤフト 反射光障壁およびその製造方法
JPS6423584A (en) * 1987-07-17 1989-01-26 Sharp Kk Light-coupled semiconductor device
JPH03191572A (ja) * 1989-12-21 1991-08-21 Nippon Soken Inc 光半導体装置
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Ｌｅｄ素子とその製造方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法
JP2000315062A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 平面表示装置
JP2001077406A (ja) * 1999-09-03 2001-03-23 Rohm Co Ltd 赤外線データ通信モジュールの製造方法
JP2006173197A (ja) * 2004-12-13 2006-06-29 Citizen Electronics Co Ltd 光半導体素子及び光半導体装置並びに光半導体素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252852A (en) * 1989-03-14 1993-10-12 Fujitsu Limited Semiconductor device having flip chip bonding pads matched with pin photodiodes in a symmetrical layout configuration
JPH05110048A (ja) 1991-10-14 1993-04-30 Mitsubishi Electric Corp 光−電子集積回路
JP3656316B2 (ja) 1996-04-09 2005-06-08 日亜化学工業株式会社 チップタイプｌｅｄ及びその製造方法
JP2001326390A (ja) * 2000-05-18 2001-11-22 Rohm Co Ltd 裏面発光チップ型発光素子およびそれに用いる絶縁性基板
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003318447A (ja) 2002-04-24 2003-11-07 Toshiba Lighting & Technology Corp 発光ダイオードおよびｌｅｄ照明装置
JP2003347583A (ja) 2002-05-23 2003-12-05 Sanyo Electric Co Ltd 光半導体発光装置
US6885107B2 (en) 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
EP1649514B1 (en) * 2003-07-30 2014-01-01 Panasonic Corporation Semiconductor light emitting device, light emitting module, and lighting apparatus
TW200641969A (en) 2005-05-27 2006-12-01 Siliconware Precision Industries Co Ltd Sensor type semiconductor device and method for fabricating thereof
US20060289982A1 (en) * 2005-06-22 2006-12-28 Fuji Photo Film Co., Ltd. Semiconductor device and method for producing same
JP5427337B2 (ja) 2005-12-21 2014-02-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法、カメラモジュール
JP2007299929A (ja) 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
US7855425B2 (en) 2007-03-09 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5257789A (en) * 1975-11-07 1977-05-12 Hitachi Ltd Photo coupled semiconductor device
JPS5328387A (en) * 1976-08-30 1978-03-16 Hitachi Ltd Photo coupled integrated circuit element
JPS63102379A (ja) * 1986-09-30 1988-05-07 シーメンス、アクチエンゲゼルシヤフト 反射光障壁およびその製造方法
JPS6423584A (en) * 1987-07-17 1989-01-26 Sharp Kk Light-coupled semiconductor device
JPH03191572A (ja) * 1989-12-21 1991-08-21 Nippon Soken Inc 光半導体装置
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Ｌｅｄ素子とその製造方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法
JP2000315062A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 平面表示装置
JP2001077406A (ja) * 1999-09-03 2001-03-23 Rohm Co Ltd 赤外線データ通信モジュールの製造方法
JP2006173197A (ja) * 2004-12-13 2006-06-29 Citizen Electronics Co Ltd 光半導体素子及び光半導体装置並びに光半導体素子の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476667B2 (en) 2007-12-20 2013-07-02 Osram Opto Semiconductors Gmbh Optoelectronic component
WO2009079978A1 (de) * 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement
JP2011223000A (ja) * 2010-04-12 2011-11-04 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
US10297712B2 (en) 2011-11-18 2019-05-21 Apple Inc. Micro LED display
JP2015500562A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US9831383B2 (en) 2011-11-18 2017-11-28 Apple Inc. LED array
US11552046B2 (en) 2011-11-18 2023-01-10 Apple Inc. Micro device transfer head assembly
US10607961B2 (en) 2011-11-18 2020-03-31 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
US10121864B2 (en) 2011-11-18 2018-11-06 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
JP6265306B1 (ja) * 2016-05-31 2018-01-24 サンケン電気株式会社 発光装置
WO2017208321A1 (ja) * 2016-05-31 2017-12-07 サンケン電気株式会社 発光装置
WO2017208326A1 (ja) * 2016-05-31 2017-12-07 サンケン電気株式会社 発光装置
JP2020502796A (ja) * 2016-12-16 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体構成素子を製造する方法
US11081620B2 (en) 2016-12-16 2021-08-03 Osram Oled Gmbh Method of producing a semiconductor component
JP2018181887A (ja) * 2017-04-03 2018-11-15 住友電気工業株式会社 半導体光素子を作製する方法、面発光レーザ
JP7059518B2 (ja) 2017-04-03 2022-04-26 住友電気工業株式会社 半導体光素子を作製する方法

Also Published As

Publication number Publication date
US20100038668A1 (en) 2010-02-18
JP5295783B2 (ja) 2013-09-18
JPWO2008093880A1 (ja) 2010-05-20
US8188497B2 (en) 2012-05-29

Similar Documents

Publication Publication Date Title
JP5295783B2 (ja) 半導体装置
US7855425B2 (en) Semiconductor device and method of manufacturing the same
US8241932B1 (en) Methods of fabricating light emitting diode packages
CN107134438B (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
US8461601B2 (en) Method for producing a plurality of optoelectronic devices, and optoelectronic device
US9130137B2 (en) Light emitting element and light emitting module thereof
US7179670B2 (en) Flip-chip light emitting diode device without sub-mount
TWI317180B (en) Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
CN106537616B (zh) 发光装置
US20100001305A1 (en) Semiconductor devices and fabrication methods thereof
TWI593140B (zh) 用於承載發光裝置之結構及方法
CN101276807B (zh) 半导体装置及其制造方法
US8975102B2 (en) Method for producing an optoelectronic device with wireless contacting
JP4958273B2 (ja) 発光装置及びその製造方法
US9502612B2 (en) Light emitting diode package with enhanced heat conduction
JPH09321341A (ja) 光半導体装置及びその製造方法
JP2004207323A (ja) 半導体複合装置
KR20220004002A (ko) 발광 소자
KR101427874B1 (ko) 발광 다이오드 패키지 및 그 제조방법
TWI362122B (en) Light-emitting diode package structure and method for manufacturing the same
JP2009290232A (ja) 半導体複合装置の製造方法
KR20140127694A (ko) 발광 소자 패키지 및 그 제조방법
TW201236224A (en) Light-emitting diode device and method for manufacturing the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08710830

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008556216

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12524521

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08710830

Country of ref document: EP

Kind code of ref document: A1