JPWO2008093880A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2008093880A1 JPWO2008093880A1 JP2008556216A JP2008556216A JPWO2008093880A1 JP WO2008093880 A1 JPWO2008093880 A1 JP WO2008093880A1 JP 2008556216 A JP2008556216 A JP 2008556216A JP 2008556216 A JP2008556216 A JP 2008556216A JP WO2008093880 A1 JPWO2008093880 A1 JP WO2008093880A1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- emitting element
- conductivity type
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 239000010410 layer Substances 0.000 claims description 106
- 238000000034 method Methods 0.000 claims description 43
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 238000000227 grinding Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 description 11
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000008033 biological extinction Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 241000255777 Lepidoptera Species 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本発明は、製造コストが安価で、信頼性が高く、より小型の半導体装置及びその製造方法を提供することを目的とする。第１の基板１上に、発光素子（ＬＥＤチップ８）が形成されている。第１の基板１とＬＥＤチップ８の間には、ＬＥＤチップ８のＮ型領域と接続されたカソード電極１０が形成されている。ＬＥＤチップ８の側面は絶縁層１１で被覆されている。第１の基板１の表面上から、絶縁層１１の外周に沿ってＬＥＤチップ８のＰ型領域に延在するアノード電極１２が形成されている。第１の基板１の側面には、カソード電極１０及びアノード電極１２と電気的に接続された配線層１８が、第１の基板１の側面に沿って形成されている。配線層１８は第１の基板１の裏面上に延在している。第１の基板１の裏面上には、電極接続層２０を介して配線層１８と電気的に接続された導電端子２２が形成されている。
Description
本発明は、発光素子を備えた半導体装置及びその製造方法に関するものである。
発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、比較的小さな電力で長時間安定して光を発生できるため、発光素子として広く利用されている。発光素子を備える従来の半導体装置について、第２５図，第２６図を参照して説明する。
従来の半導体装置１００は、第２５図に示すように、第１のリード１０１（カソード）と、第１のリード１０１上に配置された表面電極及び裏面電極を有する発光素子（ＬＥＤチップ１０２）と、ボンディングワイヤ１０３を介してＬＥＤチップ１０２の表面電極と電気的に接続される第２のリード１０４（アノード）とを備えている。第１のリード１０１のＬＥＤチップ１０２が配置される部分は、凹面形状に加工されている。この凹面部１０５には、例えば銀メッキが施されている。そのため、凹面部１０５は光の反射面として機能し、ＬＥＤチップ１０２から放射される光の輝度の向上が図られている。また、上述した各構成は透明樹脂１０６で封止されている。
このような半導体装置１００の発光及び消灯の制御は、半導体装置１００とは別の駆動装置（不図示）から第１のリード１０１及び第２のリード１０４に所定の電圧が供給されることで行われる。
また、発光素子を備える半導体装置として、従来のフォトカプラ（Ｐｈｏｔｏ ｃｏｕｐｌｅｒ）を説明する。フォトカプラとは、発光素子と受光素子から成る半導体装置であって、入力された電気信号を発光素子で光に変換し、その光で受光素子を導通させることにより信号の伝達を実現する装置である。
従来のフォトカプラ１１０は、第２６図に示すように、発光素子としてＬＥＤチップ１１１を有し、受光素子としてＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）チップ１１２を備えている。ＬＥＤチップ１１１及びＰＤチップ１１２は互いに対向して配置され、ボンディングワイヤ１１３を介してリード１１４と電気的に接続される。また、ＬＥＤチップ１１１とＰＤチップ１１２とは透明樹脂１１５で封止され、光を遮断するモールド樹脂１１６で更に封止されている。なお、ＬＥＤチップ１１１とＰＤチップ１１２とは電気的に接続されていない。このようなフォトカプラ１１０では、入力された電気信号がＬＥＤチップ１１１で光信号に変換され、その光でＰＤチップ１１２を導通させることによって信号の伝達がなされる。
本発明に関連した技術は、例えば日本特許公開公報２００３−３１８４４７号、２００３−３４７５８３号に記載されている。
従来の半導体装置１００は、第２５図に示すように、第１のリード１０１（カソード）と、第１のリード１０１上に配置された表面電極及び裏面電極を有する発光素子（ＬＥＤチップ１０２）と、ボンディングワイヤ１０３を介してＬＥＤチップ１０２の表面電極と電気的に接続される第２のリード１０４（アノード）とを備えている。第１のリード１０１のＬＥＤチップ１０２が配置される部分は、凹面形状に加工されている。この凹面部１０５には、例えば銀メッキが施されている。そのため、凹面部１０５は光の反射面として機能し、ＬＥＤチップ１０２から放射される光の輝度の向上が図られている。また、上述した各構成は透明樹脂１０６で封止されている。
このような半導体装置１００の発光及び消灯の制御は、半導体装置１００とは別の駆動装置（不図示）から第１のリード１０１及び第２のリード１０４に所定の電圧が供給されることで行われる。
また、発光素子を備える半導体装置として、従来のフォトカプラ（Ｐｈｏｔｏ ｃｏｕｐｌｅｒ）を説明する。フォトカプラとは、発光素子と受光素子から成る半導体装置であって、入力された電気信号を発光素子で光に変換し、その光で受光素子を導通させることにより信号の伝達を実現する装置である。
従来のフォトカプラ１１０は、第２６図に示すように、発光素子としてＬＥＤチップ１１１を有し、受光素子としてＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）チップ１１２を備えている。ＬＥＤチップ１１１及びＰＤチップ１１２は互いに対向して配置され、ボンディングワイヤ１１３を介してリード１１４と電気的に接続される。また、ＬＥＤチップ１１１とＰＤチップ１１２とは透明樹脂１１５で封止され、光を遮断するモールド樹脂１１６で更に封止されている。なお、ＬＥＤチップ１１１とＰＤチップ１１２とは電気的に接続されていない。このようなフォトカプラ１１０では、入力された電気信号がＬＥＤチップ１１１で光信号に変換され、その光でＰＤチップ１１２を導通させることによって信号の伝達がなされる。
本発明に関連した技術は、例えば日本特許公開公報２００３−３１８４４７号、２００３−３４７５８３号に記載されている。
上述した従来の半導体装置１００（第２５図）では、凹面部１０５を有する第１のリード１０１やボンディングワイヤ１０３や第２のリード１０４等の部品を微細にすることが困難であり、なお且つそれら全体を透明樹脂１０６で封止する必要がある。そのため、全体のサイズを小型にすることが困難であるという問題があった。また、それぞれの部品を別々に完成した後に、組立作業（例えばＬＥＤチップ１０２を第１のリード１０１上に配置する工程や、ボンディングワイヤ１０３でＬＥＤチップ１０２と第２のリード１０４とを接続する工程や、透明樹脂１０６で全体を封止する工程等）が必要であるため、製造工程が複雑でコストが大きくなるという問題があった。
一方、上述したフォトカプラ１１０（第２６図）においても、ＬＥＤチップ１１１とＰＤチップ１１２とをリード１１４上に対向して配置することや、ＬＥＤチップ１１１とＰＤチップ１１２の接続されたボンディングワイヤ１１３をそれぞれ形成する必要があり、なお且つそれら全体を透明樹脂１１５やモールド樹脂１１６で封止する必要があるため、全体のサイズを小型にすることが困難であった。また、半導体装置１００と同様に組立作業（ＬＥＤチップ１１１とＰＤチップ１１２をリード１１４上に対向させて配置する工程や、ボンディングワイヤ１１３で各チップとリード１１４とを接続する工程や、ＬＥＤチップ１１１とＰＤチップ１１２との間に透明樹脂１１５を充填する工程等）が必要なため、製造工程が複雑でコストが大きくなるという問題があった。
このように従来の発光素子を備えた半導体装置は、全体の小型化・薄型化が図れないとともに、製造コストが増大するという問題があった。
そこで本発明は、製造コストが安価で、信頼性が高く、より小型の半導体装置及びその製造方法を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、表面及び裏面を有する第１の基板と、第１導電型領域及び第２導電型領域を有し、前記第１の基板の表面上に前記第１導電型領域が対向して形成された発光素子と、前記発光素子の側面を被覆する絶縁層と、前記第１の基板の表面上に形成され、前記第１導電型領域と電気的に接続された第１の電極と、前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極と、前記第１または第２の電極と電気的に接続され、前記第１の基板の側面に沿って形成された配線層とを備えることを特徴とする。
また、本発明の半導体装置は、表面及び裏面を有する第１の基板と、第１導電型領域及び第２導電型領域を有し、前記第１の基板の表面上に前記第１導電型領域が対向して形成された発光素子と、前記発光素子の側面を被覆する絶縁層と、前記第１の基板の表面上に形成され、前記第１導電型領域と電気的に接続された第１の電極と、前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極と、前記第１または第２の電極と電気的に接続され、前記第１の基板の厚み方向に突出した導電端子とを備えることを特徴とする。
また、本発明の半導体装置の製造方法の主な特徴は以下のとおりである。すなわち、表面及び裏面を有する第１の基板の表面上に、第１の電極となる導電層を形成する工程と、第１の支持体の表面上に、第１導電型領域及び第２導電型領域を有する複数の発光素子を形成する工程と、前記第１の基板と前記第１の支持体とを、前記第１導電型領域と前記導電層が接続されるように貼り合わせ、その後第１の支持体を除去し、前記発光素子を前記第１の基板に転写する工程と、前記発光素子の側面を被覆する絶縁層を形成する工程と、前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極を形成する工程と、前記第１の基板の表面上に第２の支持体を貼り合わせる工程と、所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする。
また、本発明の半導体装置の製造方法は、表面及び裏面を有する第１の基板の表面上に、第１の電極となる導電層を形成する工程と、第１の支持体の表面上に、第１導電型領域及び第２導電型領域を有する複数の発光素子を形成する工程と、前記第１の支持体から前記発光素子をピックアップし、前記第１導電型領域と前記導電層が接続されるように前記発光素子を前記第１の基板の表面上に配置する工程と、前記発光素子の側面を被覆する絶縁層を形成する工程と、前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極を形成する工程と、所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする。
本発明では、従来構造と異なり、ウェハー状態のときからチップとして一体化した構成になっている。また、当該半導体装置の構成要素はウェハープロセスで形成されているため、各要素を微細に形成することができる。そのため、より薄く、小型の半導体装置を実現することができる。
また、複数の部品を別々に製造し、その後の組立作業を経て半導体装置として完成していたものが、本発明によれば個々の半導体装置に分割した時点でチップとして完成している。そのため、後の組み立て作業等の工程を省いて製造コストを抑えるとともに、発光素子を備える半導体装置の作業性や生産性を向上させることができる。
一方、上述したフォトカプラ１１０（第２６図）においても、ＬＥＤチップ１１１とＰＤチップ１１２とをリード１１４上に対向して配置することや、ＬＥＤチップ１１１とＰＤチップ１１２の接続されたボンディングワイヤ１１３をそれぞれ形成する必要があり、なお且つそれら全体を透明樹脂１１５やモールド樹脂１１６で封止する必要があるため、全体のサイズを小型にすることが困難であった。また、半導体装置１００と同様に組立作業（ＬＥＤチップ１１１とＰＤチップ１１２をリード１１４上に対向させて配置する工程や、ボンディングワイヤ１１３で各チップとリード１１４とを接続する工程や、ＬＥＤチップ１１１とＰＤチップ１１２との間に透明樹脂１１５を充填する工程等）が必要なため、製造工程が複雑でコストが大きくなるという問題があった。
このように従来の発光素子を備えた半導体装置は、全体の小型化・薄型化が図れないとともに、製造コストが増大するという問題があった。
そこで本発明は、製造コストが安価で、信頼性が高く、より小型の半導体装置及びその製造方法を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、表面及び裏面を有する第１の基板と、第１導電型領域及び第２導電型領域を有し、前記第１の基板の表面上に前記第１導電型領域が対向して形成された発光素子と、前記発光素子の側面を被覆する絶縁層と、前記第１の基板の表面上に形成され、前記第１導電型領域と電気的に接続された第１の電極と、前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極と、前記第１または第２の電極と電気的に接続され、前記第１の基板の側面に沿って形成された配線層とを備えることを特徴とする。
また、本発明の半導体装置は、表面及び裏面を有する第１の基板と、第１導電型領域及び第２導電型領域を有し、前記第１の基板の表面上に前記第１導電型領域が対向して形成された発光素子と、前記発光素子の側面を被覆する絶縁層と、前記第１の基板の表面上に形成され、前記第１導電型領域と電気的に接続された第１の電極と、前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極と、前記第１または第２の電極と電気的に接続され、前記第１の基板の厚み方向に突出した導電端子とを備えることを特徴とする。
また、本発明の半導体装置の製造方法の主な特徴は以下のとおりである。すなわち、表面及び裏面を有する第１の基板の表面上に、第１の電極となる導電層を形成する工程と、第１の支持体の表面上に、第１導電型領域及び第２導電型領域を有する複数の発光素子を形成する工程と、前記第１の基板と前記第１の支持体とを、前記第１導電型領域と前記導電層が接続されるように貼り合わせ、その後第１の支持体を除去し、前記発光素子を前記第１の基板に転写する工程と、前記発光素子の側面を被覆する絶縁層を形成する工程と、前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極を形成する工程と、前記第１の基板の表面上に第２の支持体を貼り合わせる工程と、所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする。
また、本発明の半導体装置の製造方法は、表面及び裏面を有する第１の基板の表面上に、第１の電極となる導電層を形成する工程と、第１の支持体の表面上に、第１導電型領域及び第２導電型領域を有する複数の発光素子を形成する工程と、前記第１の支持体から前記発光素子をピックアップし、前記第１導電型領域と前記導電層が接続されるように前記発光素子を前記第１の基板の表面上に配置する工程と、前記発光素子の側面を被覆する絶縁層を形成する工程と、前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極を形成する工程と、所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする。
本発明では、従来構造と異なり、ウェハー状態のときからチップとして一体化した構成になっている。また、当該半導体装置の構成要素はウェハープロセスで形成されているため、各要素を微細に形成することができる。そのため、より薄く、小型の半導体装置を実現することができる。
また、複数の部品を別々に製造し、その後の組立作業を経て半導体装置として完成していたものが、本発明によれば個々の半導体装置に分割した時点でチップとして完成している。そのため、後の組み立て作業等の工程を省いて製造コストを抑えるとともに、発光素子を備える半導体装置の作業性や生産性を向上させることができる。
第１図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第３図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第４図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第５図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第６図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第７図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第８図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第９図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１０図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１１図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１２図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１３図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１４図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１５図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１６図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１７図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１８図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１９図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２０図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２１図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２２図は本発明の第３の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２３図は本発明の変更例に係る半導体装置を説明する断面図であり、第２４図は本発明の変更例に係る半導体装置を説明する断面図であり、第２５図は従来の半導体装置を説明する断面図であり、第２６図は従来の半導体装置を説明する断面図である。
本発明の第１の実施形態について図面を参照しながら説明する。第１図乃至第１４図は、それぞれ製造工程順に示した断面図である。
まず、第１図に示すように第１の基板１の表面上に、スパッタリング法等の成膜方法によりアルミニウム（Ａｌ）や銅（Ｃｕ）等から成る導電層２を例えば１μｍの膜厚で形成する。導電層２は、後述するようにパターニングされてカソード電極１０となる層である。なお、第１の基板１は、シリコン（Ｓｉ）等から成る半導体基板であってもよいし、ガラス等から成る絶縁性の基板であってもよい。
次に、第２図に示すように、例えばガリウムヒ素（ＧａＡｓ）や窒化ガリウム（ＧａＮ）等から成るＮ型の第２の基板３を準備する。第２の基板３の厚さは、例えば３００μｍ〜７００μｍ程度である。なお、第２の基板３の材質は、目的とする発光の色に応じて適宜変更できる。次に、第２の基板３の表面上に公知のエピタキシャル結晶成長法にてＮ型半導体層４と、Ｐ型半導体層５を順に形成する。これらによるＰＮ接合領域が発光領域となる。なお、第２の基板３及びＮ型半導体層４に添加されるＮ型不純物は例えば硫黄（Ｓ）やセレン（Ｓｅ）やテルル（Ｔｅ）等である。また、Ｐ型半導体層５に添加されるＰ型不純物は例えば亜鉛（Ｚｎ）である。
次に、第３図に示すように第２の基板３の表面の一部を除去し、第２の基板３の厚みの途中に達する溝部６を設ける。溝部６の深さは例えば５０μｍである。溝部６の形成は、いわゆるハーフエッチと呼ばれるものである。具体的には例えば、不図示のレジスト層をマスクとしてドライエッチングすることによって形成することができる。あるいは、ダイシングブレードやレーザーを用いて機械的に第２の基板３の一部を除去することで溝部６を形成してもよい。
次に、第４図に示すように、第２の基板３の表面上に第１の支持体として例えばＵＶテープ７を貼り合わせる。ここでいうＵＶテープとは、強い粘着力を有し、かつ紫外線（Ｕｌｔｒａｖｉｏｌｅｔ ｒａｙｓ）を照射すると粘着力が弱くなる性質を持ったテープである。なお、ＵＶテープ７のようなテープ状のものに換えて、ガラス等から成る基板状のものを支持体として用いることもできる。
次に、裏面研削装置（グラインダー）を用い、少なくとも溝部６に到達するまで第２の基板３の裏面を研削する。これにより、ウェハー状の第２の基板３が個々のチップ（ＬＥＤチップ８）に分離される。本実施形態において、ＬＥＤチップ８が本発明を構成する発光素子である。
このように、溝部６を形成し裏面研削によって個々のチップに分離する方法は、先ダイシング法（ＤＢＧ：Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）と呼ばれ、チップの薄型化を図る上で好ましい。なお、先ダイシング法を用いずに、通常のダイシング工程でＬＥＤチップ８を形成してもよい。なお、ＬＥＤチップ８はＵＶテープ７で貼り合わされているため、この時点でばらばらになることはない。
次に、第５図に示すように、ＬＥＤチップ８の裏面に導電性ペースト９を塗布する。導電性ペースト９は、例えば銀（Ａｇ）等の導電性物質とエポキシ樹脂等の接着性の材料とが混合されており、ＬＥＤチップ８の裏面（Ｎ型領域）と導電層２との電気的な接続を介在するとともに、ＬＥＤチップ８と第１の基板１とを貼り合わせるための接着材としての役割を有する。なお、当該導電性ペースト９は、ＬＥＤチップ８の裏面ではなく、第１の基板１の表面上に形成してもよい。
次に、第６図に示すように各ＬＥＤチップ８のＮ型領域が導電性ペースト９を介して導電層２と接続されるように貼り合わせ、その後紫外線を照射してＵＶテープ７をＬＥＤチップ８から剥がす。こうして、各ＬＥＤチップ８が第１の基板１の表面上に一度に転写される。なお、第６図以後において導電性ペースト９の図示を便宜上省略している。
なお、上記説明ではＬＥＤチップ８が固定されたＵＶテープ７を第１の基板１と貼り合わせる工程を経て、ＬＥＤチップ８を第１の基板に転写していたが、以下のプロセスを採用することも出来る。すなわち、ＬＥＤチップ８が固定されたＵＶテープ７から当該ＬＥＤチップ８をピックアップし、第１の基板１の表面上にＬＥＤチップ８を個々にマウント（転写）してもよい。
次に、第７図に示すように、不図示のレジスト層をマスクとして導電層２の不要な部分を選択的にエッチングして除去する。こうして、導電層２はＬＥＤチップ８のカソード電極１０となる。なお、本実施形態では、ＬＥＤチップ８を第１の基板１上に転写した後に導電層２のパターニングを行ってカソード電極１０を形成しているが、ＬＥＤチップ８の転写前に導電層２のパターニングを行ってもよい。
次に、第８図に示すようにＬＥＤチップ８のＰ型領域（Ｐ型半導体層５）の一部上に開口を有し、ＬＥＤチップ８の側面及びカソード電極１０の一部を被覆する絶縁層１１を形成する。絶縁層１１の形成は例えば以下のように行う。まず、塗布・コーティング法によりポリイミド系樹脂、ソルダーレジスト等の有機系材料を全面に塗布し、熱処理（プリベーク）を施す。次に、塗布された有機系材料を露光・現像してＰ型半導体層５を露出させる開口を形成し、その後これに熱処理（ポストベーク）を施す。
次に、スパッタリング法等の成膜方法によりアルミニウムや銅等の導電層を例えば１μｍの膜厚で全面に形成し、その後当該導電層を選択的にエッチングする。こうして、第１の基板１の表面上から、絶縁層１１の外周に沿ってＰ型半導体層５の表面に延在するアノード電極１２が形成される。
次に、第９図に示すようにエポキシ樹脂，ポリイミド（例えば感光性ポリイミド），レジスト，アクリル等から成る接着層１５を介して、第１の基板１の表面側と支持体１６（第２の支持体）とを貼り合わせる。接着層１５の厚みは数μｍ〜数十μｍ程度である。接着層１５は、透明であって光が透過できる性状を有するものとする。支持体１６は、透明もしくは半透明の材料（例えばガラスや石英など）から成り、光を透過させる性状を有するものである。支持体１６は、第１の基板１を支持するとともに、ＬＥＤチップ８の表面を保護する機能を有するものである。
次に、第１の基板１の裏面に対して裏面研削装置を用いて第１の基板１の裏面を研削し、第１の基板１を所定の厚さに薄くする。当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した第１の基板１の当初の厚みによっては、当該研削工程を行う必要がない場合もある。また、当該研削工程を行うと研削面が荒れる場合があるため、研削工程後に平らな面を得るための工程として例えばウェットエッチング処理を行ってもよい。
次に、第１０図に示すように、アノード電極１２及びカソード電極１０に対応する所定の領域を、第１の基板１の裏面側から選択的にエッチングし、アノード電極１２及びカソード電極１０を一部露出させる。以下、この露出部分を開口部１７とする。なお、本実施形態では第１の基板１の側壁が斜めにエッチングされているが、支持体１６の主面に対して垂直となるようにエッチングすることもできる。また、アノード電極１２及びカソード電極１０の一部を露出させるのであれば、エッチングする部分は適宜変更できる。
次に、スパッタリング法等の成膜方法により、アルミニウムや銅等の導電層を例えば１μｍの膜厚で、開口部１７内及び第１の基板１の裏面上に形成する。その後、不図示のレジスト層をマスクとして当該導電層を選択的にエッチングする。このエッチングによって導電層は、第１１図に示すように第１の基板１の側面に沿って形成された配線層１８となる。配線層１８は、第１１図に示すようにアノード電極１２及びカソード電極１０の一部と接続されて、第１の基板１の裏面の一部上に延在している。
次に、第１２図に示すように、ダイシングブレードやエッチングによって、第１の基板１側から接着層１５及び支持体１６の一部を除去することで切り欠き部１９を形成することが好ましい。なお、切り欠き部１９の断面形状は、支持体１６に切り欠き部１９が到達するのであればＶ字形状に限定されず、楕円形状や略長方形等でも構わない。
次に、配線層１８を被覆する電極接続層２０を形成する。電極接続層２０を形成するのは、アルミニウム等から成る配線層１８と、後述するハンダ等から成る導電端子２２は接合しにくいという理由や、導電端子２２の材料が配線層１８側に流入してくることを防止するという理由による。電極接続層２０は、例えばレジスト層をマスクとしてニッケル（Ｎｉ）層と金（Ａｕ）層等の金属層を順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。
次に、第１３図に示すように、後述する導電端子２２の形成領域に開口を有する保護層２１を、例えば１０μｍの厚みで形成する。保護層２１の形成は例えば以下のように行う。まず、塗布・コーティング法によりポリイミド系樹脂、ソルダーレジスト等の有機系材料を全面に塗布し、熱処理（プリベーク）を施す。次に、塗布された有機系材料を露光・現像して所定領域を露出させる開口を形成し、その後これに熱処理（ポストベーク）を施す。これにより、導電端子２２の形成領域に開口を有する保護層２１を得る。本実施形態では切り欠き部１９を形成しているため、支持体１６の側面の一部が保護層２１で被覆される。つまり、接着層１５の側面が保護層２１で完全に被覆される。そのため、接着層１５が外気に触れることを抑えるとともに、ＬＥＤチップ８や接着層１５への腐食物質（例えば水分）の浸入を防止することができる。
次に、保護層２１の開口から露出した電極接続層２０上に導電材料（例えばハンダ）をスクリーン印刷し、この導電材料を熱処理でリフローさせる。こうして第１３図に示すように、配線層１８を介してアノード電極１２及びカソード電極１０と電気的に接続された導電端子２２が第１の基板１の裏面上に形成される。なお、導電端子２２の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法（塗布法）等で形成することもできる。また、導電端子２２は、金や銅，ニッケルを材料としたものでもよく、その材料は特に限定されない。また、電極接続層２０の形成は、保護層２１の形成後に行ってもよい。
次に、所定のダイシングラインＤＬに沿って切断し、個々のチップに分割する。個々のチップに分割する方法としては、ダイシング法，エッチング法，レーザーカット法等がある。
以上の工程により、第１４図に示すように第１の基板１と支持体１６との貼り合わせ面に、発光素子（ＬＥＤチップ８）を備えるチップサイズパッケージ型の半導体装置２５が完成する。半導体装置２５は、導電端子２２を介してプリント基板等に実装される。
本実施形態では、従来構造（第２５図参照）のように各部品（ＬＥＤチップ、リード、ボンディングワイヤ）に分離しておらず、個々の半導体装置に分割される以前、つまりウェハー状態のときからチップとして一体化した構成になっている。また、当該半導体装置の構成要素はウェハープロセス（Ｗａｆｅｒ Ｐｒｏｃｅｓｓ）で形成されているため、各要素を微細に形成することができる。そのため、より薄く、小型の半導体装置を実現することができる。なお、ウェハープロセスとは、個々の半導体装置に分割される以前のウェハ状の基板に様々な素子を作り込むプロセスである。
また、複数の部品を別々に製造し、その後の組立作業を経て完成していたものが、本実施形態によれば個々の半導体装置に分割した時点で一つのチップとして完成している。そのため、組み立て作業（従来あったＬＥＤチップをリード上に配置する工程や、ボンディングワイヤでＬＥＤチップとリードとを接続する工程や、透明樹脂で全体を封止する工程等）の工程を省くことができるとともに、発光素子を有する半導体装置の作業性や生産性を向上させることができる。
次に、本発明の第２の実施形態について図面を参照しながら説明する。第１５図乃至第２１図は、それぞれ製造工程順に示した断面図である。なお、第１の実施形態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。
まず、第１５図に示すように、表面上にデバイス素子３０が形成された例えばシリコン（Ｓｉ）等から成る半導体基板３１を準備する。デバイス素子３０は、素子の種類や機能に限定がなく、例えばＬＥＤチップ８の発光及び消灯を制御する駆動素子を含むことが好ましい。半導体基板３１の厚さは、例えば３００μｍ〜７００μｍ程度である。
次に、半導体基板３１の表面に第１の絶縁膜３２（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。次に、スパッタリング法等の成膜方法により導電層２を例えば１μｍの膜厚で形成する。
次に、第６図を用いて説明したように、複数のＬＥＤチップ８を半導体基板３１の表面上に転写する。次に、不図示のレジスト層をマスクとして導電層２の不要な部分を選択的にエッチングする。こうして、導電層２は第１６図に示すようにパッド電極３３とＬＥＤチップ８のカソード電極１０となる。パッド電極３３は、デバイス素子３０やその周辺素子と不図示の配線を介して電気的に接続された電極である。
なお、第２の実施形態では、ＬＥＤチップ８を半導体基板３１上に転写した後に導電層２をパターニングしてパッド電極３３及びカソード電極１０を形成しているが、ＬＥＤチップ８の転写前に導電層２をパターニングしてもよい。また、必要に応じて半導体基板３１の表面上にパッド電極３３の一部上あるいは全部を被覆する不図示のパッシベーション膜（例えば、ＣＶＤ法により形成されたシリコン窒化膜）を形成してもよい。
次に、ＬＥＤチップ８の側面及びカソード電極１０の一部を被覆する絶縁層１１を形成する。次に、第１の基板１の表面上から絶縁層１１の外周に沿ってＰ型半導体層５の表面に延在するアノード電極１２を形成する。
次に、第１７図に示すように、半導体基板３１と支持体１６とを接着層１５を介して貼り合わせる。次に、半導体基板３１の裏面を研削して所定の厚さにする。次に、アノード電極１２、カソード電極１０、及びパッド電極３３に対応する所定の領域を、半導体基板３１の裏面側から選択的にエッチングし、アノード電極１２、カソード電極１０、及びパッド電極３３を一部露出させる。以下、この露出部分を開口部１７とする。なお、アノード電極１２は、別の断面において第１０図で説明したのと同様に露出されているとする。
次に、開口部１７内及び半導体基板３１の裏面上に第２の絶縁膜３４を形成する。この第２の絶縁膜３４は、例えばプラズマＣＶＤ法によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜である。次に、不図示のレジスト層をマスクとして、第１８図に示すように第１及び第２の絶縁膜３２，３４を選択的にエッチングする。このエッチングにより、アノード電極１２、カソード電極１０、及びパッド電極３３から個々のチップの境界（いわゆるダイシングラインＤＬ）に至る領域にかけて形成された第１及び第２の絶縁膜３２，３４が除去され、開口部１７の底部においてアノード電極１２、カソード電極１０、及びパッド電極３３が露出される。
次に、第１９図に示すように、スパッタリング法等の成膜方法により、アノード電極１２、カソード電極１０、及びパッド電極３３の一部と接続された配線層３５を形成する。
次に、第２０図に示すように、切り欠き部１９、及び配線層３５を被覆する電極接続層２０を形成する。次に、第２１図に示すように、導電端子２２の形成領域に開口を有する保護層２１を形成する。次に、保護層２１の開口から露出した電極接続層２０上に導電２２を形成する。次に、所定のダイシングラインＤＬに沿って切断する。
以上の工程により、半導体基板３１と支持体１６との貼り合わせ面に、発光素子（ＬＥＤチップ８）及びデバイス素子３０の両者を備えるチップサイズパッケージ型の半導体装置４０が完成する。
第２の実施形態に係る半導体装置４０は、基板（半導体基板３１）上に発光素子（ＬＥＤチップ８）とは別にデバイス素子３０が形成されている点が特徴である。そのため、第１の実施形態で得られる効果を有するとともに、一つのチップ内に多数の素子を効率よく混載することができ、発光素子を備える多機能な半導体装置を得ることができる。例えば、デバイス素子３０にＬＥＤチップ８の発光及び消灯を制御する駆動素子を含めることで、発光機能とその制御機能の両者を一つのチップで実現することができる。従って、従来（第２５図）のように半導体装置と別に駆動装置を設ける必要がない。なお、この場合、配線層３５あるいは実装基板側の配線で、デバイス素子３０とＬＥＤチップと８とを電気的に接続させる。
次に、本発明の第３の実施形態について説明する。第２２図は、第３の実施形態に係る半導体装置５０の断面図である。なお、上記第１及び第２の実施形態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。
第３の実施形態の半導体装置５０は、第２２図に示すように、半導体基板３１上に受光素子５１が形成されている。受光素子５１は、公知のフォトダイオード（Ｐｈｏｔｏ Ｄｉｏｄｅ）やフォトトランジスタ（Ｐｈｏｔｏ Ｔｒａｎｓｉｓｔｏｒ）等を含み、光を電気信号に変換できる機能を有する素子である。また、支持体１６と接着層１５の間には、ＬＥＤチップ８から放射される光を受光素子５１側に反射させる金属層５２が形成されている。金属層５２は、アルミニウム（Ａｌ）等の光の反射率の良い材料を用いることが好ましく、支持体１６を貼り合わせる前に、その貼り合わせ面上に例えばスパッタリング法で形成することができる。
第３の実施形態に係る半導体装置５０は、基板（半導体基板３１）上に発光素子（ＬＥＤチップ８）とは別に受光素子５１が形成されている点、及び金属層５２が形成されている点が特徴である。そのため、第２の実施形態で得られる効果を有するとともに、当該半導体装置５０をフォトカプラとして用いることができる。
従来のフォトカプラ（第２６図参照）は、２つのチップ（ＬＥＤチップとＰＤチップ）が別々に完成し、その後の組み立て作業を経た上で一体化されていたが、本実施形態によれば、ウェハー状態のときからチップとして一体化した構成になっている。また、フォトカプラの各要素がウェハープロセスで形成されている。そのため、より薄く、小型のフォトカプラを実現することができる。また、従来あった組み立て作業（発光素子と受光素子をリード上に対向させて配置する工程や、ボンディングワイヤで各チップとリードを接続する工程や、各チップの間に透明樹脂を充填する工程等）の工程を省くことができるため、フォトカプラの作業性や生産性を向上させることができる。
なお、本発明は上述した実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでも無い。例えば、第２３図に示すように、支持体１６はダイシング工程の前後で第１の基板１あるいは半導体基板３１から剥離してもよい。
また、第２４図に示すように半導体装置を構成することもできる。既に説明したものと同様の構成については同一符号を示し、その説明を省略する。
第２４図に示す半導体装置６０は、カソード電極１０、アノード電極１２、及びパッド電極３３に対応する位置が開口し、かつ半導体基板３１の側面及び裏面を被覆する保護層６１が形成されている。そして、保護層６１の開口位置のカソード電極１０、アノード電極１２、及びパッド電極３３上に電極接続層６２が形成されている。電極接続層６２は、電極接続層２０と同様の層であって、例えばニッケル（Ｎｉ）層と金（Ａｕ）層を順に積層した層である。そして、カソード電極１０、アノード電極１２、及びパッド電極３３上には、電極接続層６２を介してハンダ等から成る導電端子６３が形成されている。なお、アノード電極１２については、別の断面において導電端子６３と電気的に接続されているとする。このように、半導体基板３１の側面及び裏面に、第２の実施形態で示した第２の絶縁膜３４や配線層３５を形成することなく、半導体基板３１の側壁に隣接するように導電端子６３を形成することもできる。
かかる構成によれば、第２の絶縁膜３４や配線層３５を形成する工程を省くことができるため、製造工程が簡素化され、製造コストを低く抑えることができる。また、導電端子６３が半導体基板３１の裏面上に形成されず、半導体基板３１の側壁に隣接するように形成されているため、半導体装置を薄くすることができる。また、開口部１７の形成の際に半導体基板３１のエッチングする部分は適宜変更できる。従って、導電端子６３を半導体装置の側面側からは露出させないことも可能である。なお、第２４図では、第２の実施形態の変更例について説明したが、第１及び第３の実施形態について、同様の導電端子を形成してもよい。
また、上述した実施形態では、一方の基板（発光素子が形成された側の基板）に導電端子や配線層が形成され、他方の基板（支持体１６）には導電端子や配線層が形成されていない。しかし、本発明はこれに限定されない。従って、必要に応じて発光素子が形成されていない側の基板に所定の開口部を形成し、更に当該開口部内に配線層や導電端子を形成してもよい。このように、発光素子やデバイス素子への電圧の供給の仕方は適宜変更できる。
また、以上の実施形態では、ボール状の導電端子（２２，６３）を有するＢＧＡ型の半導体装置について説明したが、本発明はＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置に適用するものであっても構わない。本発明は、発光素子を有する半導体装置を小型に封止する技術として広く適用できるものである。
まず、第１図に示すように第１の基板１の表面上に、スパッタリング法等の成膜方法によりアルミニウム（Ａｌ）や銅（Ｃｕ）等から成る導電層２を例えば１μｍの膜厚で形成する。導電層２は、後述するようにパターニングされてカソード電極１０となる層である。なお、第１の基板１は、シリコン（Ｓｉ）等から成る半導体基板であってもよいし、ガラス等から成る絶縁性の基板であってもよい。
次に、第２図に示すように、例えばガリウムヒ素（ＧａＡｓ）や窒化ガリウム（ＧａＮ）等から成るＮ型の第２の基板３を準備する。第２の基板３の厚さは、例えば３００μｍ〜７００μｍ程度である。なお、第２の基板３の材質は、目的とする発光の色に応じて適宜変更できる。次に、第２の基板３の表面上に公知のエピタキシャル結晶成長法にてＮ型半導体層４と、Ｐ型半導体層５を順に形成する。これらによるＰＮ接合領域が発光領域となる。なお、第２の基板３及びＮ型半導体層４に添加されるＮ型不純物は例えば硫黄（Ｓ）やセレン（Ｓｅ）やテルル（Ｔｅ）等である。また、Ｐ型半導体層５に添加されるＰ型不純物は例えば亜鉛（Ｚｎ）である。
次に、第３図に示すように第２の基板３の表面の一部を除去し、第２の基板３の厚みの途中に達する溝部６を設ける。溝部６の深さは例えば５０μｍである。溝部６の形成は、いわゆるハーフエッチと呼ばれるものである。具体的には例えば、不図示のレジスト層をマスクとしてドライエッチングすることによって形成することができる。あるいは、ダイシングブレードやレーザーを用いて機械的に第２の基板３の一部を除去することで溝部６を形成してもよい。
次に、第４図に示すように、第２の基板３の表面上に第１の支持体として例えばＵＶテープ７を貼り合わせる。ここでいうＵＶテープとは、強い粘着力を有し、かつ紫外線（Ｕｌｔｒａｖｉｏｌｅｔ ｒａｙｓ）を照射すると粘着力が弱くなる性質を持ったテープである。なお、ＵＶテープ７のようなテープ状のものに換えて、ガラス等から成る基板状のものを支持体として用いることもできる。
次に、裏面研削装置（グラインダー）を用い、少なくとも溝部６に到達するまで第２の基板３の裏面を研削する。これにより、ウェハー状の第２の基板３が個々のチップ（ＬＥＤチップ８）に分離される。本実施形態において、ＬＥＤチップ８が本発明を構成する発光素子である。
このように、溝部６を形成し裏面研削によって個々のチップに分離する方法は、先ダイシング法（ＤＢＧ：Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）と呼ばれ、チップの薄型化を図る上で好ましい。なお、先ダイシング法を用いずに、通常のダイシング工程でＬＥＤチップ８を形成してもよい。なお、ＬＥＤチップ８はＵＶテープ７で貼り合わされているため、この時点でばらばらになることはない。
次に、第５図に示すように、ＬＥＤチップ８の裏面に導電性ペースト９を塗布する。導電性ペースト９は、例えば銀（Ａｇ）等の導電性物質とエポキシ樹脂等の接着性の材料とが混合されており、ＬＥＤチップ８の裏面（Ｎ型領域）と導電層２との電気的な接続を介在するとともに、ＬＥＤチップ８と第１の基板１とを貼り合わせるための接着材としての役割を有する。なお、当該導電性ペースト９は、ＬＥＤチップ８の裏面ではなく、第１の基板１の表面上に形成してもよい。
次に、第６図に示すように各ＬＥＤチップ８のＮ型領域が導電性ペースト９を介して導電層２と接続されるように貼り合わせ、その後紫外線を照射してＵＶテープ７をＬＥＤチップ８から剥がす。こうして、各ＬＥＤチップ８が第１の基板１の表面上に一度に転写される。なお、第６図以後において導電性ペースト９の図示を便宜上省略している。
なお、上記説明ではＬＥＤチップ８が固定されたＵＶテープ７を第１の基板１と貼り合わせる工程を経て、ＬＥＤチップ８を第１の基板に転写していたが、以下のプロセスを採用することも出来る。すなわち、ＬＥＤチップ８が固定されたＵＶテープ７から当該ＬＥＤチップ８をピックアップし、第１の基板１の表面上にＬＥＤチップ８を個々にマウント（転写）してもよい。
次に、第７図に示すように、不図示のレジスト層をマスクとして導電層２の不要な部分を選択的にエッチングして除去する。こうして、導電層２はＬＥＤチップ８のカソード電極１０となる。なお、本実施形態では、ＬＥＤチップ８を第１の基板１上に転写した後に導電層２のパターニングを行ってカソード電極１０を形成しているが、ＬＥＤチップ８の転写前に導電層２のパターニングを行ってもよい。
次に、第８図に示すようにＬＥＤチップ８のＰ型領域（Ｐ型半導体層５）の一部上に開口を有し、ＬＥＤチップ８の側面及びカソード電極１０の一部を被覆する絶縁層１１を形成する。絶縁層１１の形成は例えば以下のように行う。まず、塗布・コーティング法によりポリイミド系樹脂、ソルダーレジスト等の有機系材料を全面に塗布し、熱処理（プリベーク）を施す。次に、塗布された有機系材料を露光・現像してＰ型半導体層５を露出させる開口を形成し、その後これに熱処理（ポストベーク）を施す。
次に、スパッタリング法等の成膜方法によりアルミニウムや銅等の導電層を例えば１μｍの膜厚で全面に形成し、その後当該導電層を選択的にエッチングする。こうして、第１の基板１の表面上から、絶縁層１１の外周に沿ってＰ型半導体層５の表面に延在するアノード電極１２が形成される。
次に、第９図に示すようにエポキシ樹脂，ポリイミド（例えば感光性ポリイミド），レジスト，アクリル等から成る接着層１５を介して、第１の基板１の表面側と支持体１６（第２の支持体）とを貼り合わせる。接着層１５の厚みは数μｍ〜数十μｍ程度である。接着層１５は、透明であって光が透過できる性状を有するものとする。支持体１６は、透明もしくは半透明の材料（例えばガラスや石英など）から成り、光を透過させる性状を有するものである。支持体１６は、第１の基板１を支持するとともに、ＬＥＤチップ８の表面を保護する機能を有するものである。
次に、第１の基板１の裏面に対して裏面研削装置を用いて第１の基板１の裏面を研削し、第１の基板１を所定の厚さに薄くする。当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した第１の基板１の当初の厚みによっては、当該研削工程を行う必要がない場合もある。また、当該研削工程を行うと研削面が荒れる場合があるため、研削工程後に平らな面を得るための工程として例えばウェットエッチング処理を行ってもよい。
次に、第１０図に示すように、アノード電極１２及びカソード電極１０に対応する所定の領域を、第１の基板１の裏面側から選択的にエッチングし、アノード電極１２及びカソード電極１０を一部露出させる。以下、この露出部分を開口部１７とする。なお、本実施形態では第１の基板１の側壁が斜めにエッチングされているが、支持体１６の主面に対して垂直となるようにエッチングすることもできる。また、アノード電極１２及びカソード電極１０の一部を露出させるのであれば、エッチングする部分は適宜変更できる。
次に、スパッタリング法等の成膜方法により、アルミニウムや銅等の導電層を例えば１μｍの膜厚で、開口部１７内及び第１の基板１の裏面上に形成する。その後、不図示のレジスト層をマスクとして当該導電層を選択的にエッチングする。このエッチングによって導電層は、第１１図に示すように第１の基板１の側面に沿って形成された配線層１８となる。配線層１８は、第１１図に示すようにアノード電極１２及びカソード電極１０の一部と接続されて、第１の基板１の裏面の一部上に延在している。
次に、第１２図に示すように、ダイシングブレードやエッチングによって、第１の基板１側から接着層１５及び支持体１６の一部を除去することで切り欠き部１９を形成することが好ましい。なお、切り欠き部１９の断面形状は、支持体１６に切り欠き部１９が到達するのであればＶ字形状に限定されず、楕円形状や略長方形等でも構わない。
次に、配線層１８を被覆する電極接続層２０を形成する。電極接続層２０を形成するのは、アルミニウム等から成る配線層１８と、後述するハンダ等から成る導電端子２２は接合しにくいという理由や、導電端子２２の材料が配線層１８側に流入してくることを防止するという理由による。電極接続層２０は、例えばレジスト層をマスクとしてニッケル（Ｎｉ）層と金（Ａｕ）層等の金属層を順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。
次に、第１３図に示すように、後述する導電端子２２の形成領域に開口を有する保護層２１を、例えば１０μｍの厚みで形成する。保護層２１の形成は例えば以下のように行う。まず、塗布・コーティング法によりポリイミド系樹脂、ソルダーレジスト等の有機系材料を全面に塗布し、熱処理（プリベーク）を施す。次に、塗布された有機系材料を露光・現像して所定領域を露出させる開口を形成し、その後これに熱処理（ポストベーク）を施す。これにより、導電端子２２の形成領域に開口を有する保護層２１を得る。本実施形態では切り欠き部１９を形成しているため、支持体１６の側面の一部が保護層２１で被覆される。つまり、接着層１５の側面が保護層２１で完全に被覆される。そのため、接着層１５が外気に触れることを抑えるとともに、ＬＥＤチップ８や接着層１５への腐食物質（例えば水分）の浸入を防止することができる。
次に、保護層２１の開口から露出した電極接続層２０上に導電材料（例えばハンダ）をスクリーン印刷し、この導電材料を熱処理でリフローさせる。こうして第１３図に示すように、配線層１８を介してアノード電極１２及びカソード電極１０と電気的に接続された導電端子２２が第１の基板１の裏面上に形成される。なお、導電端子２２の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法（塗布法）等で形成することもできる。また、導電端子２２は、金や銅，ニッケルを材料としたものでもよく、その材料は特に限定されない。また、電極接続層２０の形成は、保護層２１の形成後に行ってもよい。
次に、所定のダイシングラインＤＬに沿って切断し、個々のチップに分割する。個々のチップに分割する方法としては、ダイシング法，エッチング法，レーザーカット法等がある。
以上の工程により、第１４図に示すように第１の基板１と支持体１６との貼り合わせ面に、発光素子（ＬＥＤチップ８）を備えるチップサイズパッケージ型の半導体装置２５が完成する。半導体装置２５は、導電端子２２を介してプリント基板等に実装される。
本実施形態では、従来構造（第２５図参照）のように各部品（ＬＥＤチップ、リード、ボンディングワイヤ）に分離しておらず、個々の半導体装置に分割される以前、つまりウェハー状態のときからチップとして一体化した構成になっている。また、当該半導体装置の構成要素はウェハープロセス（Ｗａｆｅｒ Ｐｒｏｃｅｓｓ）で形成されているため、各要素を微細に形成することができる。そのため、より薄く、小型の半導体装置を実現することができる。なお、ウェハープロセスとは、個々の半導体装置に分割される以前のウェハ状の基板に様々な素子を作り込むプロセスである。
また、複数の部品を別々に製造し、その後の組立作業を経て完成していたものが、本実施形態によれば個々の半導体装置に分割した時点で一つのチップとして完成している。そのため、組み立て作業（従来あったＬＥＤチップをリード上に配置する工程や、ボンディングワイヤでＬＥＤチップとリードとを接続する工程や、透明樹脂で全体を封止する工程等）の工程を省くことができるとともに、発光素子を有する半導体装置の作業性や生産性を向上させることができる。
次に、本発明の第２の実施形態について図面を参照しながら説明する。第１５図乃至第２１図は、それぞれ製造工程順に示した断面図である。なお、第１の実施形態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。
まず、第１５図に示すように、表面上にデバイス素子３０が形成された例えばシリコン（Ｓｉ）等から成る半導体基板３１を準備する。デバイス素子３０は、素子の種類や機能に限定がなく、例えばＬＥＤチップ８の発光及び消灯を制御する駆動素子を含むことが好ましい。半導体基板３１の厚さは、例えば３００μｍ〜７００μｍ程度である。
次に、半導体基板３１の表面に第１の絶縁膜３２（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。次に、スパッタリング法等の成膜方法により導電層２を例えば１μｍの膜厚で形成する。
次に、第６図を用いて説明したように、複数のＬＥＤチップ８を半導体基板３１の表面上に転写する。次に、不図示のレジスト層をマスクとして導電層２の不要な部分を選択的にエッチングする。こうして、導電層２は第１６図に示すようにパッド電極３３とＬＥＤチップ８のカソード電極１０となる。パッド電極３３は、デバイス素子３０やその周辺素子と不図示の配線を介して電気的に接続された電極である。
なお、第２の実施形態では、ＬＥＤチップ８を半導体基板３１上に転写した後に導電層２をパターニングしてパッド電極３３及びカソード電極１０を形成しているが、ＬＥＤチップ８の転写前に導電層２をパターニングしてもよい。また、必要に応じて半導体基板３１の表面上にパッド電極３３の一部上あるいは全部を被覆する不図示のパッシベーション膜（例えば、ＣＶＤ法により形成されたシリコン窒化膜）を形成してもよい。
次に、ＬＥＤチップ８の側面及びカソード電極１０の一部を被覆する絶縁層１１を形成する。次に、第１の基板１の表面上から絶縁層１１の外周に沿ってＰ型半導体層５の表面に延在するアノード電極１２を形成する。
次に、第１７図に示すように、半導体基板３１と支持体１６とを接着層１５を介して貼り合わせる。次に、半導体基板３１の裏面を研削して所定の厚さにする。次に、アノード電極１２、カソード電極１０、及びパッド電極３３に対応する所定の領域を、半導体基板３１の裏面側から選択的にエッチングし、アノード電極１２、カソード電極１０、及びパッド電極３３を一部露出させる。以下、この露出部分を開口部１７とする。なお、アノード電極１２は、別の断面において第１０図で説明したのと同様に露出されているとする。
次に、開口部１７内及び半導体基板３１の裏面上に第２の絶縁膜３４を形成する。この第２の絶縁膜３４は、例えばプラズマＣＶＤ法によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜である。次に、不図示のレジスト層をマスクとして、第１８図に示すように第１及び第２の絶縁膜３２，３４を選択的にエッチングする。このエッチングにより、アノード電極１２、カソード電極１０、及びパッド電極３３から個々のチップの境界（いわゆるダイシングラインＤＬ）に至る領域にかけて形成された第１及び第２の絶縁膜３２，３４が除去され、開口部１７の底部においてアノード電極１２、カソード電極１０、及びパッド電極３３が露出される。
次に、第１９図に示すように、スパッタリング法等の成膜方法により、アノード電極１２、カソード電極１０、及びパッド電極３３の一部と接続された配線層３５を形成する。
次に、第２０図に示すように、切り欠き部１９、及び配線層３５を被覆する電極接続層２０を形成する。次に、第２１図に示すように、導電端子２２の形成領域に開口を有する保護層２１を形成する。次に、保護層２１の開口から露出した電極接続層２０上に導電２２を形成する。次に、所定のダイシングラインＤＬに沿って切断する。
以上の工程により、半導体基板３１と支持体１６との貼り合わせ面に、発光素子（ＬＥＤチップ８）及びデバイス素子３０の両者を備えるチップサイズパッケージ型の半導体装置４０が完成する。
第２の実施形態に係る半導体装置４０は、基板（半導体基板３１）上に発光素子（ＬＥＤチップ８）とは別にデバイス素子３０が形成されている点が特徴である。そのため、第１の実施形態で得られる効果を有するとともに、一つのチップ内に多数の素子を効率よく混載することができ、発光素子を備える多機能な半導体装置を得ることができる。例えば、デバイス素子３０にＬＥＤチップ８の発光及び消灯を制御する駆動素子を含めることで、発光機能とその制御機能の両者を一つのチップで実現することができる。従って、従来（第２５図）のように半導体装置と別に駆動装置を設ける必要がない。なお、この場合、配線層３５あるいは実装基板側の配線で、デバイス素子３０とＬＥＤチップと８とを電気的に接続させる。
次に、本発明の第３の実施形態について説明する。第２２図は、第３の実施形態に係る半導体装置５０の断面図である。なお、上記第１及び第２の実施形態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。
第３の実施形態の半導体装置５０は、第２２図に示すように、半導体基板３１上に受光素子５１が形成されている。受光素子５１は、公知のフォトダイオード（Ｐｈｏｔｏ Ｄｉｏｄｅ）やフォトトランジスタ（Ｐｈｏｔｏ Ｔｒａｎｓｉｓｔｏｒ）等を含み、光を電気信号に変換できる機能を有する素子である。また、支持体１６と接着層１５の間には、ＬＥＤチップ８から放射される光を受光素子５１側に反射させる金属層５２が形成されている。金属層５２は、アルミニウム（Ａｌ）等の光の反射率の良い材料を用いることが好ましく、支持体１６を貼り合わせる前に、その貼り合わせ面上に例えばスパッタリング法で形成することができる。
第３の実施形態に係る半導体装置５０は、基板（半導体基板３１）上に発光素子（ＬＥＤチップ８）とは別に受光素子５１が形成されている点、及び金属層５２が形成されている点が特徴である。そのため、第２の実施形態で得られる効果を有するとともに、当該半導体装置５０をフォトカプラとして用いることができる。
従来のフォトカプラ（第２６図参照）は、２つのチップ（ＬＥＤチップとＰＤチップ）が別々に完成し、その後の組み立て作業を経た上で一体化されていたが、本実施形態によれば、ウェハー状態のときからチップとして一体化した構成になっている。また、フォトカプラの各要素がウェハープロセスで形成されている。そのため、より薄く、小型のフォトカプラを実現することができる。また、従来あった組み立て作業（発光素子と受光素子をリード上に対向させて配置する工程や、ボンディングワイヤで各チップとリードを接続する工程や、各チップの間に透明樹脂を充填する工程等）の工程を省くことができるため、フォトカプラの作業性や生産性を向上させることができる。
なお、本発明は上述した実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでも無い。例えば、第２３図に示すように、支持体１６はダイシング工程の前後で第１の基板１あるいは半導体基板３１から剥離してもよい。
また、第２４図に示すように半導体装置を構成することもできる。既に説明したものと同様の構成については同一符号を示し、その説明を省略する。
第２４図に示す半導体装置６０は、カソード電極１０、アノード電極１２、及びパッド電極３３に対応する位置が開口し、かつ半導体基板３１の側面及び裏面を被覆する保護層６１が形成されている。そして、保護層６１の開口位置のカソード電極１０、アノード電極１２、及びパッド電極３３上に電極接続層６２が形成されている。電極接続層６２は、電極接続層２０と同様の層であって、例えばニッケル（Ｎｉ）層と金（Ａｕ）層を順に積層した層である。そして、カソード電極１０、アノード電極１２、及びパッド電極３３上には、電極接続層６２を介してハンダ等から成る導電端子６３が形成されている。なお、アノード電極１２については、別の断面において導電端子６３と電気的に接続されているとする。このように、半導体基板３１の側面及び裏面に、第２の実施形態で示した第２の絶縁膜３４や配線層３５を形成することなく、半導体基板３１の側壁に隣接するように導電端子６３を形成することもできる。
かかる構成によれば、第２の絶縁膜３４や配線層３５を形成する工程を省くことができるため、製造工程が簡素化され、製造コストを低く抑えることができる。また、導電端子６３が半導体基板３１の裏面上に形成されず、半導体基板３１の側壁に隣接するように形成されているため、半導体装置を薄くすることができる。また、開口部１７の形成の際に半導体基板３１のエッチングする部分は適宜変更できる。従って、導電端子６３を半導体装置の側面側からは露出させないことも可能である。なお、第２４図では、第２の実施形態の変更例について説明したが、第１及び第３の実施形態について、同様の導電端子を形成してもよい。
また、上述した実施形態では、一方の基板（発光素子が形成された側の基板）に導電端子や配線層が形成され、他方の基板（支持体１６）には導電端子や配線層が形成されていない。しかし、本発明はこれに限定されない。従って、必要に応じて発光素子が形成されていない側の基板に所定の開口部を形成し、更に当該開口部内に配線層や導電端子を形成してもよい。このように、発光素子やデバイス素子への電圧の供給の仕方は適宜変更できる。
また、以上の実施形態では、ボール状の導電端子（２２，６３）を有するＢＧＡ型の半導体装置について説明したが、本発明はＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置に適用するものであっても構わない。本発明は、発光素子を有する半導体装置を小型に封止する技術として広く適用できるものである。
Claims (12)
- 表面及び裏面を有する第１の基板と、
第１導電型領域及び第２導電型領域を有し、前記第１の基板の表面上に前記第１導電型領域が対向して形成された発光素子と、
前記発光素子の側面を被覆する絶縁層と、
前記第１の基板の表面上に形成され、前記第１導電型領域と電気的に接続された第１の電極と、
前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極と、
前記第１または第２の電極と電気的に接続され、前記第１の基板の側面に沿って形成された配線層とを備えることを特徴とする半導体装置。 - 表面及び裏面を有する第１の基板と、
第１導電型領域及び第２導電型領域を有し、前記第１の基板の表面上に前記第１導電型領域が対向して形成された発光素子と、
前記発光素子の側面を被覆する絶縁層と、
前記第１の基板の表面上に形成され、前記第１導電型領域と電気的に接続された第１の電極と、
前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極と、
前記第１または第２の電極と電気的に接続され、前記第１の基板の厚み方向に突出した導電端子とを備えることを特徴とする半導体装置。 - 前記第１の基板の表面上に前記発光素子とは別のデバイス素子が形成されていることを特徴とする請求の範囲第１項または請求の範囲第２項に記載の半導体装置。
- 前記デバイス素子は光を電気信号に変換できる素子を含み、
前記発光素子の上方に、前記発光素子から放射された光を前記デバイス素子側に反射させる金属層を備えることを特徴とする請求の範囲第３項に記載の半導体装置。 - 前記発光素子を被覆する接着層を介して前記第１の基板と貼り合わされた支持体を備えることを特徴とする請求の範囲第１項乃至請求の範囲第４項のいずれかに記載の半導体装置。
- 表面及び裏面を有する第１の基板の表面上に、第１の電極となる導電層を形成する工程と、
第１の支持体の表面上に、第１導電型領域及び第２導電型領域を有する複数の発光素子を形成する工程と、
前記第１の基板と前記第１の支持体とを、前記第１導電型領域と前記導電層が接続されるように貼り合わせ、その後第１の支持体を除去し、前記発光素子を前記第１の基板に転写する工程と、
前記発光素子の側面を被覆する絶縁層を形成する工程と、
前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極を形成する工程と、
所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする半導体装置の製造方法。 - 表面及び裏面を有する第１の基板の表面上に、第１の電極となる導電層を形成する工程と、
第１の支持体の表面上に、第１導電型領域及び第２導電型領域を有する複数の発光素子を形成する工程と、
前記第１の支持体から前記発光素子をピックアップし、前記第１導電型領域と前記導電層が接続されるように前記発光素子を前記第１の基板の表面上に配置する工程と、
前記発光素子の側面を被覆する絶縁層を形成する工程と、
前記第１の基板の表面上から、前記絶縁層に沿って前記発光素子の第２導電型領域に延在する第２の電極を形成する工程と、
所定のラインに沿って前記第１の基板を切削し、個々のチップに分割する工程を有することを特徴とする半導体装置の製造方法。 - 前記複数の発光素子を形成する工程は、
第１導電型の半導体基板上に第２導電型の半導体層を形成する工程と、
前記半導体層側から前記半導体基板の厚みの途中に達する溝部を形成する工程と、
前記溝部が形成された前記半導体基板の表面上に前記第１の支持体を貼り合わせる工程と、
前記溝部に達するまで前記半導体基板の裏面を研削する工程とを有することを特徴とする請求の範囲第６項または請求の範囲第７項に記載の半導体装置の製造方法。 - 前記第１の基板の表面上に、前記発光素子とは別のデバイス素子を形成する工程を有することを特徴とする請求の範囲第６項乃至請求の範囲第８項のいずれかに記載の半導体装置の製造方法。
- 前記デバイス素子は光を電気信号に変換できる素子を含み、
前記発光素子の上方に、前記発光素子から放射された光を前記デバイス素子側に反射させる金属層を形成する工程を有することを特徴とする請求の範囲第９項に記載の半導体装置の製造方法。 - 前記第１の基板の裏面側から前記第１の基板の一部を除去して、前記第１及び第２の電極の少なくとも一部を露出させる工程を有することを特徴とする請求の範囲第６項乃至請求の範囲第１０項のいずれかに記載の半導体装置の製造方法。
- 前記第１の基板の表面上に第２の支持体を貼り合わせる工程を有することを特徴とする請求の範囲第６項乃至請求の範囲第１１項のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008556216A JP5295783B2 (ja) | 2007-02-02 | 2008-01-30 | 半導体装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007023878 | 2007-02-02 | ||
| JP2007023878 | 2007-02-02 | ||
| JP2008556216A JP5295783B2 (ja) | 2007-02-02 | 2008-01-30 | 半導体装置 |
| PCT/JP2008/051898 WO2008093880A1 (ja) | 2007-02-02 | 2008-01-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008093880A1 true JPWO2008093880A1 (ja) | 2010-05-20 |
| JP5295783B2 JP5295783B2 (ja) | 2013-09-18 |
Family
ID=39674179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008556216A Active JP5295783B2 (ja) | 2007-02-02 | 2008-01-30 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8188497B2 (ja) |
| JP (1) | JP5295783B2 (ja) |
| WO (1) | WO2008093880A1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5010244B2 (ja) * | 2005-12-15 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP5301108B2 (ja) * | 2007-04-20 | 2013-09-25 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
| JP2009032929A (ja) * | 2007-07-27 | 2009-02-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| DE102008011809A1 (de) * | 2007-12-20 | 2009-06-25 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| JP2010103300A (ja) * | 2008-10-23 | 2010-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8298917B2 (en) * | 2009-04-14 | 2012-10-30 | International Business Machines Corporation | Process for wet singulation using a dicing singulation structure |
| US20100327389A1 (en) * | 2009-06-26 | 2010-12-30 | Mccarten John P | Back-illuminated image sensors having both frontside and backside photodetectors |
| US8076746B2 (en) * | 2009-06-26 | 2011-12-13 | Omnivision Technologies, Inc. | Back-illuminated image sensors having both frontside and backside photodetectors |
| KR101039879B1 (ko) | 2010-04-12 | 2011-06-09 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| US8471282B2 (en) | 2010-06-07 | 2013-06-25 | Koninklijke Philips Electronics N.V. | Passivation for a semiconductor light emitting device |
| KR101194844B1 (ko) * | 2010-11-15 | 2012-10-25 | 삼성전자주식회사 | 발광소자 및 그 제조방법 |
| US9882094B2 (en) * | 2011-03-14 | 2018-01-30 | Intellectual Discovery Co., Ltd. | Light source with inner and outer bodies comprising three different encapsulants |
| US8426227B1 (en) * | 2011-11-18 | 2013-04-23 | LuxVue Technology Corporation | Method of forming a micro light emitting diode array |
| US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
| US8349116B1 (en) | 2011-11-18 | 2013-01-08 | LuxVue Technology Corporation | Micro device transfer head heater assembly and method of transferring a micro device |
| US8573469B2 (en) | 2011-11-18 | 2013-11-05 | LuxVue Technology Corporation | Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer |
| CN108604625A (zh) * | 2016-05-31 | 2018-09-28 | 三垦电气株式会社 | 发光装置 |
| JP6269901B1 (ja) * | 2016-05-31 | 2018-01-31 | サンケン電気株式会社 | 発光装置 |
| DE102016124646A1 (de) | 2016-12-16 | 2018-06-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
| JP7059518B2 (ja) * | 2017-04-03 | 2022-04-26 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
| CN107170773B (zh) * | 2017-05-23 | 2019-09-17 | 深圳市华星光电技术有限公司 | 微发光二极管显示面板及其制作方法 |
| US11282984B2 (en) * | 2018-10-05 | 2022-03-22 | Seoul Viosys Co., Ltd. | Light emitting device |
| KR20200059756A (ko) * | 2018-11-21 | 2020-05-29 | 서울바이오시스 주식회사 | 발광 소자 및 이를 포함하는 발광 모듈 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5257789A (en) | 1975-11-07 | 1977-05-12 | Hitachi Ltd | Photo coupled semiconductor device |
| JPS5328387A (en) * | 1976-08-30 | 1978-03-16 | Hitachi Ltd | Photo coupled integrated circuit element |
| DE3633181C2 (de) * | 1986-09-30 | 1998-12-10 | Siemens Ag | Reflexlichtschranke |
| JPS6423584A (en) * | 1987-07-17 | 1989-01-26 | Sharp Kk | Light-coupled semiconductor device |
| US5252852A (en) | 1989-03-14 | 1993-10-12 | Fujitsu Limited | Semiconductor device having flip chip bonding pads matched with pin photodiodes in a symmetrical layout configuration |
| JPH03191572A (ja) * | 1989-12-21 | 1991-08-21 | Nippon Soken Inc | 光半導体装置 |
| JPH05110048A (ja) | 1991-10-14 | 1993-04-30 | Mitsubishi Electric Corp | 光−電子集積回路 |
| JP3267045B2 (ja) | 1994-03-24 | 2002-03-18 | 日亜化学工業株式会社 | Ｌｅｄ素子 |
| JP3656316B2 (ja) | 1996-04-09 | 2005-06-08 | 日亜化学工業株式会社 | チップタイプｌｅｄ及びその製造方法 |
| JP3510479B2 (ja) * | 1998-04-27 | 2004-03-29 | シャープ株式会社 | 光入出力素子アレイ装置の製造法 |
| JP2000315062A (ja) | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 平面表示装置 |
| JP2001077406A (ja) * | 1999-09-03 | 2001-03-23 | Rohm Co Ltd | 赤外線データ通信モジュールの製造方法 |
| JP2001326390A (ja) * | 2000-05-18 | 2001-11-22 | Rohm Co Ltd | 裏面発光チップ型発光素子およびそれに用いる絶縁性基板 |
| US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
| JP2003077940A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| JP2003318447A (ja) | 2002-04-24 | 2003-11-07 | Toshiba Lighting & Technology Corp | 発光ダイオードおよびｌｅｄ照明装置 |
| JP2003347583A (ja) | 2002-05-23 | 2003-12-05 | Sanyo Electric Co Ltd | 光半導体発光装置 |
| US6885107B2 (en) | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabrication |
| EP1649514B1 (en) * | 2003-07-30 | 2014-01-01 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, and lighting apparatus |
| JP4443397B2 (ja) * | 2004-12-13 | 2010-03-31 | シチズン電子株式会社 | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 |
| TW200641969A (en) | 2005-05-27 | 2006-12-01 | Siliconware Precision Industries Co Ltd | Sensor type semiconductor device and method for fabricating thereof |
| US20060289982A1 (en) * | 2005-06-22 | 2006-12-28 | Fuji Photo Film Co., Ltd. | Semiconductor device and method for producing same |
| JP5427337B2 (ja) | 2005-12-21 | 2014-02-26 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法、カメラモジュール |
| JP2007299929A (ja) | 2006-04-28 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 光学デバイス装置とそれを用いた光学デバイスモジュール |
| WO2008123020A1 (ja) | 2007-03-09 | 2008-10-16 | Sanyo Electric Co., Ltd. | 半導体装置及びその製造方法 |
-
2008
- 2008-01-30 WO PCT/JP2008/051898 patent/WO2008093880A1/ja active Application Filing
- 2008-01-30 JP JP2008556216A patent/JP5295783B2/ja active Active
- 2008-01-30 US US12/524,521 patent/US8188497B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8188497B2 (en) | 2012-05-29 |
| US20100038668A1 (en) | 2010-02-18 |
| WO2008093880A1 (ja) | 2008-08-07 |
| JP5295783B2 (ja) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5295783B2 (ja) | 半導体装置 | |
| US7855425B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8026527B2 (en) | LED structure | |
| TWI422044B (zh) | 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置 | |
| US8461601B2 (en) | Method for producing a plurality of optoelectronic devices, and optoelectronic device | |
| JP5030372B2 (ja) | 半導体発光デバイス用の実装 | |
| JP5378130B2 (ja) | 半導体発光装置 | |
| US8350276B2 (en) | Alternating current light emitting device | |
| CN101276807B (zh) | 半导体装置及其制造方法 | |
| JP4958273B2 (ja) | 発光装置及びその製造方法 | |
| KR102461968B1 (ko) | 발광 소자 | |
| US20140227811A1 (en) | Method for producing an optoelectronic device with wireless contacting | |
| JP2007242813A (ja) | 半導体装置及びその製造方法 | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| KR20150052513A (ko) | 발광 소자 및 그 제조 방법 | |
| KR101502835B1 (ko) | Led용 서브마운트, led칩 및 led칩 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101228 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121119 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130612 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5295783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |