WO2008123020A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2008123020A1
WO2008123020A1 PCT/JP2008/051884 JP2008051884W WO2008123020A1 WO 2008123020 A1 WO2008123020 A1 WO 2008123020A1 JP 2008051884 W JP2008051884 W JP 2008051884W WO 2008123020 A1 WO2008123020 A1 WO 2008123020A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
light emitting
semiconductor device
emitting element
conductivity type
Prior art date
Application number
PCT/JP2008/051884
Other languages
English (en)
French (fr)
Inventor
Takashi Noma
Original Assignee
Sanyo Electric Co., Ltd.
Sanyo Semiconductor Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd., Sanyo Semiconductor Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to JP2009508943A priority Critical patent/JPWO2008123020A1/ja
Priority to US12/527,990 priority patent/US7855425B2/en
Publication of WO2008123020A1 publication Critical patent/WO2008123020A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H01L31/147—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/153—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a semiconductor device including a light emitting element and a manufacturing method thereof.
  • LEDs Light emitting diodes
  • a conventional semiconductor device including a light emitting element will be described with reference to FIGS. 26 and 27.
  • FIG. 26 and 27 A conventional semiconductor device including a light emitting element will be described with reference to FIGS. 26 and 27.
  • the conventional semiconductor device 100 includes a first lead 10 0 1 (force sword) and a light emitting element (LED chip 1 0) arranged on the first lead 1 0 1. 2) and a second lead 10 04 (anode) electrically connected to the surface electrode of the LED chip 10 2 through the bonding wire 103.
  • the portion of the first lead 10 1 where the LED chip 10 2 is disposed is processed into a concave shape.
  • This concave surface portion 10 5 is subjected to, for example, silver plating treatment. Therefore, the concave surface portion 105 functions as a light reflecting surface, and the brightness of the light emitted from the LED chip 10 2 is improved.
  • each configuration described above is sealed with a transparent resin 106.
  • Such control of light emission and extinction of the semiconductor device 100 is performed by a predetermined drive from the driving device (not shown) different from the semiconductor device 100 to the first lead 1001 and the second lead 104. This is done by supplying voltage.
  • a conventional photo coupler will be described as a semiconductor device including a light emitting element.
  • a photo power bra is a semiconductor device consisting of a light-emitting element and a light-receiving element, which converts the input electrical signal into light by the light-emitting element and realizes signal transmission by conducting the light-receiving element with the light. Device.
  • the conventional photocoupler 110 has an LED chip 1 1 1 as a light emitting element and a PD (Photo Diode) chip 1 1 2 as a light receiving element.
  • the LED chip 1 1 1 and the PD chip 1 1 2 are arranged to face each other and are electrically connected to the leads 1 1 4 through the bonding wires 1 1 3.
  • the 0 chip 1 1 2 is sealed with a transparent resin 1 1 5 and further sealed with a mold resin 1 1 6 that blocks light.
  • the LED chip 1 1 1 and the PD chip 1 1 2 are not electrically connected. In such a photocoupler 1 1 0, the input electrical signal is converted into an optical signal by the LED chip 1 1 1, and the signal is transmitted by conducting the PD chip 1 1 2 with the light. .
  • the LED chip 1 1 1 and the PD chip 1 1 2 are arranged opposite to each other on the lead 1 1 4 or the LED chip 1 1 1 and PD chip 1 1 2 need to connect bonding wires 1 1 3 to each other, which makes it difficult to reduce the overall size and the manufacturing process is complicated There was a problem.
  • the conventional semiconductor device including the light emitting element cannot be reduced in size and thickness as a whole, and the manufacturing cost increases.
  • an object of the present invention is to provide a smaller semiconductor device with a low manufacturing cost, high reliability, and a manufacturing method thereof.
  • a semiconductor device of the present invention includes a first substrate, first and second pad electrodes formed on the surface of the first substrate, a first conductivity type region and a second surface on a first surface.
  • a light-emitting element having a conductive region, wherein the first surface is formed to face the surface of the first substrate, and an adhesive layer formed between the light-emitting element and the first substrate;
  • a first conductive material formed between the light-emitting element and the first substrate and having an electrical connection between the first conductivity type region and the first pad electrode; the light-emitting element and the first substrate;
  • a second conductive material interposed between the second conductivity type region and the second pad electrode. The second conductive material is interposed between the second conductive type region and the second pad electrode.
  • the semiconductor device of the present invention includes a first substrate, first and second pad electrodes formed on the surface of the first substrate, and a first conductivity type region on the first surface.
  • the second surface has a second conductivity type region, and the first surface is formed to face the surface of the first substrate.
  • a wafer-shaped first substrate on which a first pad electrode and a second pad electrode are formed is prepared, and a first conductive material and a second conductive material are provided on the surface of the first substrate.
  • the method for manufacturing a semiconductor device of the present invention also provides a wafer-like first substrate having a first pad electrode and a second pad electrode formed on the surface, and a first conductivity type on the first surface.
  • a light-emitting element having a region and a second conductivity type region on a second surface, wherein the first surface faces the surface of the first substrate so that the first surface faces the surface of the first substrate.
  • Forming the first pad electrode and the first conductivity type region electrically through a first conductive material, and forming the second pad electrode and the first conductive region through an adhesive layer. Electrically connecting the second conductivity type region to the second conductive material via the second conductive material; cutting the first substrate along a predetermined line; and It has the process of dividing
  • the chip is integrated from the time of the woofer state.
  • each element can be formed finely. Therefore, a thinner and smaller semiconductor device can be realized.
  • FIG. 1 is a sectional view for explaining a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention
  • FIG. 2 is a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention
  • FIG. 3 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention
  • FIG. 4 is a first embodiment of the present invention
  • FIG. 5 is a plan view for explaining the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention
  • FIG. 6 is a sectional view for explaining the semiconductor device and the manufacturing method thereof according to FIG.
  • FIG. 7 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention
  • FIG. 1 is a sectional view for explaining a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention
  • FIG. 2 is a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention
  • FIG. 3 is
  • FIG. 7 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 8 illustrates the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 9 is a plan view illustrating the semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention.
  • FIG. 10 is a plan view illustrating the semiconductor device according to the first embodiment of the present invention.
  • Semiconductor device and its FIG. 11 is a plan view illustrating a manufacturing method
  • FIG. 11 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to a first embodiment of the present invention
  • FIG. 12 is a second view of the present invention.
  • FIG. 13 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the embodiment, and FIG. 13 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention.
  • FIG. 15 is a cross-sectional view illustrating a semiconductor device according to a second embodiment of the present invention and a method for manufacturing the semiconductor device.
  • FIG. 15 illustrates a semiconductor device according to a second embodiment of the present invention and a method for manufacturing the same.
  • FIG. 16 is a plan view for explaining the semiconductor device and the manufacturing method thereof according to the second embodiment of the present invention, and FIG. 17 is the second embodiment of the present invention.
  • FIG. 18 is a cross-sectional view illustrating the semiconductor device according to FIG. FIG.
  • FIG. 19 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the embodiment, and FIG. 19 is a cross-sectional view illustrating a semiconductor device and a manufacturing method thereof according to the third embodiment of the present invention.
  • FIG. 0 is a plan view illustrating a semiconductor device and a manufacturing method thereof according to the third embodiment of the present invention
  • FIG. 21 illustrates a semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention.
  • FIG. 22 is a sectional view for explaining a semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention.
  • FIG. 23 is a sectional view of the third embodiment of the present invention.
  • FIG. 24 is a cross-sectional view illustrating a semiconductor device according to a modified example of the present invention
  • FIG. 25 is a semiconductor according to a modified example of the present invention
  • FIG. 26 is a sectional view for explaining a conventional semiconductor device.
  • a drawing, a second FIG. 7 is a cross-sectional view illustrating a conventional semiconductor device.
  • FIG. 9 is a cross-sectional view showing the respective manufacturing steps.
  • an N-type semiconductor substrate 1 made of gallium arsenide (G a As), gallium nitride (G a N), or the like is prepared.
  • the material of the semiconductor substrate 1 can be appropriately changed according to the intended color of light emission.
  • the N-type semiconductor layer 2 and the P-type semiconductor layer 3 are sequentially formed on the surface of the semiconductor substrate 1 by an epitaxial crystal growth method.
  • the N-type impurities added to the semiconductor substrate 1 and the N-type semiconductor layer 2 are, for example, sulfur (S), selenium (S e), tellurium (T e), and the like.
  • the P-type impurity added to the P-type semiconductor layer 3 is, for example, zinc (Zn).
  • LED chip 4 has both exposed P-type region (P-type semiconductor layer 3) and N-type region (N-type semiconductor layer 2) on one side, so power can be supplied to each layer from the same plane side. It is. Note that the above description is an example of a method for manufacturing a light-emitting element, and the manufacturing process varies depending on required characteristics (for example, color of light emission).
  • electrodes are formed on the N-type semiconductor layer 2 and the P-type semiconductor layer 3 before dividing the semiconductor substrate 1 into the LED chips 4.
  • a metal layer such as aluminum (A 1) or copper (Cu) is formed by a thin film formation technique such as sputtering, and then the metal layer is selectively etched using a resist layer (not shown) as a mask.
  • a resist layer not shown
  • a wafer-like semiconductor substrate 6 made of, for example, silicon (S i) having device elements 5 formed on the surface is prepared.
  • Device element 5 is There is no limitation on the type and function of the child, and it is preferable to include, for example, a drive element that controls light emission and extinction of the LED chip 4. Further, the device element 5 may be a light receiving element having a function of converting light into an electric signal such as a photo diode or a photo transistor, and according to such a configuration, the device element 5 is small as described later. Can be realized.
  • the thickness of the semiconductor substrate 6 is, for example, about 3 00 / m to 70 0 ⁇ m.
  • a first insulating film 7 (for example, a silicon oxide film formed by a thermal oxidation method, a CVD method, or the like) is formed on the surface of the semiconductor substrate 6 to a thickness of 2 m, for example.
  • a metal layer such as aluminum (A 1), aluminum alloy, or copper (Cu) is formed by sputtering or other deposition methods, and then the metal layer is selectively etched.
  • a plurality of pad electrodes 8 a, 8 b, 8 c are formed on the first insulating film 7 with a film thickness of 1 ⁇ m, for example.
  • the pad electrodes 8a and 8b are external connection electrodes that are electrically connected to the LED chip 4 as described later.
  • the pad electrode 8c is shown in FIG.
  • pad electrodes 8 a, 8 b, 8 c are arranged on both sides of the device element 5, but their positions are not limited, and they can be arranged on the device element 5.
  • an insulating adhesive layer 9 made of, for example, epoxy resin, polyimide (for example, photosensitive polyimide), resist, acrylic, or the like is formed on the surface of the semiconductor substrate 6. Then, a conductive paste 10 0 a, 10 0 b formed by mixing a conductive substance such as silver (A g) and an adhesive material such as epoxy resin is selectively applied on the semiconductor substrate 6. Cloth.
  • the adhesive layer 9 mainly serves to bond the LED chip 4 and the semiconductor substrate 6 together. Have. Further, when manufacturing the photobra, the adhesive layer 9 is a path for the light emitted from the LED chip 4, and therefore it is preferable that the adhesive layer 9 is made of a material that is transparent and can transmit light.
  • the conductive pastes 10 a and 10 b are mainly formed between the P-type region (P-type semiconductor layer 3) and the N-type region (N-type semiconductor layer 2) of the LED chip 4 and the pad electrodes 8 a and 8. It has a role of interposing electrical connection. As shown in FIG. 5, the conductive pastes 10 a and 10 b are applied so as to cover at least a part of the pad electrodes 8 a and 8 b, and the adhesive layer 9 is applied to other regions.
  • 5 is a schematic plan view for explaining the formation region of the adhesive layer 9 and the conductive pastes 10a, 10b, and FIG. 4 is taken along the line XX in FIG. It corresponds to a sectional view.
  • the P-type semiconductor layer 3 and the conductive paste 10 a are connected, and the N-type semiconductor layer 2 and the conductive paste 10 b are connected. Bond the ED chip 4 onto the semiconductor substrate 6.
  • the LED chip 4 is fixed on the semiconductor substrate 6 by the adhesiveness of the adhesive layer 9 and the conductive pastes 10 a and 10 b.
  • a protective layer 12 having an opening 11 is formed at a position corresponding to each pad electrode 8 a, 8 b, 8 c (not shown).
  • the protective layer 12 is made of an organic material such as polyimide resin or solder resist, and is transparent and has a property of transmitting light.
  • the protective layer 12 is formed as follows. First, an organic material with good light transmittance is applied to the entire surface (for example, spin coating) by a coating / coating method, followed by heat treatment (pre-bake). Next, the applied organic material is exposed to light and developed to form the conductive paste 10a, 10b and the opening 11 that exposes the adhesive layer 9, and then heat treated (post-beta). Apply. Subsequently, the conductive paste 10 a, 10 b and the adhesive layer 9 exposed at the bottom of the opening 11 are etched to form pad electrodes 8 a, 8 b, 8 Expose c.
  • the electrode connection layer 13 is formed on the pad electrodes 8 a, 8 b, 8 c in the opening 11.
  • the electrode connection layer 13 is formed because the pad electrodes 8a, 8b and 8c made of aluminum or the like and the conductive terminal 14 made of solder or the like which will be described later are difficult to join. This is because it prevents the material from flowing into the pad electrodes 8a, 8b, 8c.
  • the electrode connection layer 13 is formed by, for example, a rib-off method or a plating method in which a resist layer is used as a mask and a metal layer such as a nickel (N i) layer and a gold (A u) layer is sequentially sputtered and then the resist layer is removed. Can be formed.
  • a conductive material for example, solder
  • the LED chip 4 is electrically connected through the electrode connection layer 13 and the conductive pastes 10 a and 10 b, and the device element is connected through the electrode connection layer 13 and the pad electrode 8 c.
  • a conductive terminal 14 electrically connected to 5 is formed.
  • FIG. 8 only shows that the LED chip 4 and the conductive terminal 14 are electrically connected, the device element 5 is connected to the conductive terminal 14 in another region.
  • the conductive terminal 14 is formed to be slightly higher than the height of the protective layer 12, and is an electrode protruding in the thickness direction from the surface of the protective layer 12.
  • the method for forming the conductive terminals 14 is not limited to the above, but may be formed by an electrolytic plating method or a so-called dispensing method (coating method) in which solder is applied to a predetermined region using a dispenser. You can also.
  • the conductive terminal 14 may be made of gold, copper, or nickel, and the material is not particularly limited.
  • the protective layer 12 and the semiconductor substrate 6 are cut along a predetermined dicing line DL, and the wafer-like semiconductor substrate 6 is divided into individual chips. As a method of dividing into individual chips, there are a dicing method, an etching method, a laser cutting method and the like.
  • FIG. 9 is a schematic plan view of the semiconductor device 20 as viewed from the LED chip 4 side, and FIG. 8 corresponds to a cross-sectional view taken along line Y—Y in FIG.
  • the semiconductor device 20 according to the present embodiment is not separated into each component (LED chip, lead, bonding wire) as in the conventional structure (see FIG. 26), and the semiconductor substrate 6 is in the woofer state. Since it is integrated as a chip. In addition, since the constituent elements of the semiconductor device are formed by a wafer process, each element can be formed finer than the conventional structure. In addition, the LED chip 4 is configured so that power can be supplied from the surface facing the semiconductor substrate 6, and a thin conductive material (conductive paste 100a, It is connected to external connection electrodes (pad electrodes 8a and 8b, conductive terminals 14) through 10b). Therefore, a thinner and smaller semiconductor device can be realized.
  • a plurality of parts are manufactured separately and completed through subsequent assembly work.
  • Power According to the present embodiment, a single chip is completed when it is divided into individual semiconductor devices. Therefore, it is possible to omit the assembly work (the process of placing the LED chip on the lead, the process of connecting the LED chip and the lead with a bonding wire, the process of sealing the whole with a transparent resin, etc.) A half with a light emitting element The workability and productivity of the conductor device can be improved.
  • the device element 5 is formed separately from the light emitting element (LED chip 4) on the semiconductor substrate 6, a large number of elements can be efficiently mixed in one chip. Can be obtained.
  • the device element 5 includes a drive element that controls the light emission and extinction of the LED chip 4, both the light emission function and the control function can be realized by a single chip. Therefore, it is not necessary to provide a driving device separately from the semiconductor device as in the prior art (Fig. 26).
  • the LED chip 4 and the device element 5 are connected by forming a wiring layer when forming the pad electrodes 8 a, 8 b, 8 c or by providing wiring on the mounting substrate side. Can be connected electrically.
  • the semiconductor device 20 can be used as a photocoupler.
  • the conventional photocoupler see Fig. 27
  • two chips LED chip and PD chip
  • the structure is integrated as a chip from the wafer state.
  • Each element of the photobra is formed by a wafer process.
  • the space between the LED chip 4 and the device element 5 is very thin compared to the conventional structure. Therefore, a thinner and smaller photocabra can be realized.
  • the conventional assembly work (such as the process of placing the light-emitting element and the light-receiving element facing each other on the lead and the process of filling the transparent resin between the chips) can be omitted.
  • the workability and productivity of the photopower bra can be improved. In this case, it is not necessary to electrically connect the light receiving element and the LED chip 4.
  • the wafer-like semiconductor substrate 1 is divided into individual LED chips 4 and then the LED chips 4 are arranged on the semiconductor substrate 6.
  • the following manufacturing process may be adopted. it can. First, as shown in FIG. 2, a wafer-like semiconductor substrate 1 is prepared in which the P-type semiconductor layer 3 is selectively removed and a part of the N-type semiconductor layer 2 is exposed. Next, as shown in FIG.
  • the semiconductor substrate 1 and the semiconductor substrate 6 are bonded together through the conductive bases 10 a and 10 b and the adhesive layer 9 in the same manner as described above.
  • the semiconductor substrate 1 is selectively etched from the back side, and the wafer-like semiconductor substrate 1 is divided into individual LED chips 4.
  • the semiconductor substrate 6 serves as a support, and the process of grinding the entire back surface of the semiconductor substrate 1 (back grinding process) can be easily performed. Therefore, there is an advantage that the LED chip 4 can be made thinner.
  • FIGS. 11 to 16 are cross-sectional views shown in the order of manufacturing steps. The description of the same configuration and manufacturing process as in the first embodiment will be omitted or simplified.
  • the semiconductor substrate 1 and the semiconductor substrate 6 are bonded together with an adhesive layer 9 so that the P-type semiconductor layer 3 faces the surface of the semiconductor substrate 6.
  • the entire back surface of the semiconductor substrate 1 is ground using a back surface grinding device (grinder), and the semiconductor substrate 1 is thinned to a predetermined thickness.
  • the grinding process may be an etching process or a combination of a grinder and an etching process.
  • the end product application and specifications, prepared semiconductor may not be required.
  • a wet etching process may be performed as a step for obtaining a flat surface after the grinding step.
  • predetermined regions of the semiconductor substrate 1 and the N-type semiconductor layer 2 are selectively etched from the back side of the semiconductor substrate 1, and a P-type semiconductor as shown in FIG. An opening 21 that exposes a part of the layer 3 is formed.
  • the semiconductor substrate 1, the N-type semiconductor layer 2, the P-type semiconductor layer 3, and the adhesive layer 9 are selectively etched, and the pad electrode 8 as shown in FIG. a, 8 b and 8 c are exposed.
  • the P-type semiconductor layer 3 exposed by forming the opening 21 is not etched.
  • the wafer-like semiconductor substrate 1 is divided into individual chips (hereinafter referred to as LED chips 22).
  • the LED chip 22 has both the exposed P-type region (P-type semiconductor layer 3) and N-type region (semiconductor substrate 1) on the side not facing the semiconductor substrate 6.
  • the LED chip 22 is different from the configuration of the LED chip 4 in the first embodiment in this respect.
  • the N-type region (semiconductor substrate 1) and the pad electrode 8 a of the LED chip 22, and the P-type region (P-type semiconductor layer 3) of the LED chip 22 And the node electrode 8b are electrically connected by bonding wires 23 made of gold or the like.
  • a protective layer 12 is formed to cover a part of the top electrodes 8 a and 8 b.
  • the protective layer 12 has openings 11 at positions corresponding to the pad electrodes 8a, 8b, 8c (not shown) as in the first embodiment. This is the same as the embodiment.
  • an electrode connection layer 13 is formed on the substrate.
  • the conductive terminal 14 is formed on the electrode connection layer 13 by using, for example, a screen printing method.
  • the conductive terminal 14 is electrically connected to the LED chip 22 through the electrode connection layer 13 and the bonding wire 23, and is electrically connected to the device element 5 through the electrode connection layer 13 and the pad electrode 8c.
  • the protective layer 12, the semiconductor substrate 6 and the like are cut along a predetermined dicing line DL and divided into individual chips.
  • FIGS. 15 and 16 are schematic plan views of the semiconductor device 25 as viewed from the LED chip 22 side.
  • FIG. 15 corresponds to a cross-sectional view taken along the line ZZ of FIG.
  • a thinner and smaller semiconductor device can be realized as in the first embodiment, and workability and productivity of a semiconductor device having a light emitting element can be improved.
  • power is supplied to the LED chip 22 through the bonding wire 23 from the surface not facing the semiconductor substrate 6, compared to a structure in which power is supplied using a conductive paste.
  • a very small device compared to the conventional structure (Fig. 26, Fig. 27).
  • the wafer-like semiconductor substrate 1 is bonded to the semiconductor substrate 6, and then the LED chip 22 is formed through a selective etching process.
  • the following manufacturing process can also be adopted. First, a chip-like LED chip 22 is manufactured in a separate process. Next, the LED chip 22 is connected to the As shown in FIG. 4, the semiconductor substrate 6 is mounted via the adhesive layer 26. The subsequent steps are the same as described above, and will be omitted.
  • FIGS. 18 to 23 are cross-sectional views shown in the order of the manufacturing steps. The description of the same configuration and manufacturing process as those in the first and second embodiments will be omitted or simplified.
  • a wafer-like semiconductor substrate 31 made of silicon (S i) or the like having a light receiving element 30 formed on its surface is prepared.
  • the light receiving element 30 is an element having a function of converting light into an electric signal, including a known photo diode or a photo transistor.
  • the semiconductor substrate 31 is selectively etched using a resist layer (not shown) as a mask to form a recess 32 having a step difference on the surface of the semiconductor substrate 31.
  • the recess 32 is large enough to accommodate a later-described LED chip 41 and has a depth of, for example, about 50 ⁇ m.
  • a first insulating film 33 (for example, a silicon oxide film formed by a thermal oxidation method, a CVD method, or the like) is formed on the surface of the semiconductor substrate 31.
  • a metal layer such as aluminum (A 1), aluminum alloy, or copper (C u) is formed by sputtering method or other deposition method, and then the metal layer is selectively etched.
  • FIGS. 19 and 20 on the first insulating film 33 a plurality of pad electrodes 3 4, 3 5 a, 3 5, wiring layers 3 6, 3 7, reflective layer 3 8 The wiring layer 39 is formed.
  • FIG. 20 is a schematic plan view showing the surface of the semiconductor substrate 31.
  • FIG. 19 corresponds to a cross-sectional view taken along the line AA in FIG.
  • the pad electrode 3 4 is electrically connected to the light receiving element 30 through the wiring layer 39.
  • the pad electrodes 3 5 a and 3 5 b are electrically connected to the LED chip 4 1, which will be described later, via wiring layers 3 6 and 3 7 formed along the inner wall of the recess 3 2 from the surface of the semiconductor substrate 3 1. It is an electrode for external connection connected to.
  • the wiring layer 37 is formed at the bottom of the recess 3 2 as shown in FIG. 20, and includes an extended region 40 that allows the LED chip 41 to be described later to be disposed.
  • the reflection layer 38 is formed along the inner wall of the recess 32 as shown in FIGS. 19 and 20 and functions as a light reflection surface.
  • the material of the semiconductor substrate 31 is, for example, silicon
  • the semiconductor substrate 31 has a function of reflecting light. Therefore, it is not always necessary to form the reflective layer 38.
  • a chip-like light emitting element (LED chip 4 1) having a P-type region (not shown) on one side and an N-type region (not shown) on the other side is prepared.
  • the LED chip 41 is mounted in the recess 32 so that the N-type region and the extended region 40 of the wiring layer 37 are connected.
  • a conductive paste for example, silver paste
  • the patterning may be performed after the LED chip 41 is mounted.
  • one surface (P-type region) of the LED chip 41 and the wiring layer 36 are electrically connected by a bonding wire 42 made of gold or the like.
  • the surface of the semiconductor substrate 3 1 including the LED chip 4 1 and the bonding wire 4 2 is covered to correspond to the pad electrodes 3 4, 3 5 a, 3 5 b
  • a protective layer 44 having an opening 43 is formed at a position where The protective layer 44 is made of a solder resist or the like, and is transparent and has a property of transmitting light.
  • an electrode connection layer 45 made of a laminate of a nickel layer and a gold layer is formed on the pad electrodes 34, 35a, 35b in the opening 43.
  • a metal layer such as aluminum (AI), an aluminum alloy, or copper (Cu) is formed by a film forming method such as sputtering, and then the metal layer is selectively etched to protect it.
  • a reflective layer 46 as shown in FIG. 23 is formed on the layer 44.
  • the reflection layer 46 is a layer for reflecting the light emitted from the LED chip 41 toward the light receiving element 30 as indicated by an arrow.
  • a conductive terminal 47 made of solder or the like is formed on the electrode connection layer 45 in the opening 43.
  • the light receiving element 30 is electrically connected to the conductive terminal 47 via the pad electrode 34
  • the LED chip 41 is electrically connected to the conductive terminal 47 via the pad electrodes 35a and 35b.
  • the protective layer 44, the semiconductor substrate 31 and the like are cut along a predetermined dicing line D L and divided into individual chips.
  • the light receiving element is formed on the surface of the semiconductor substrate 31 as shown in FIG.
  • a chip size package type semiconductor device 50 including 30 and a light emitting element (LED chip 41) is completed.
  • a light receiving element 30 and a reflective layer 46 are formed separately from the LED chip 41. Therefore, the semiconductor device 50 can be used as a photopower bra.
  • a semiconductor device 50 according to the third embodiment includes a recess 3 on a substrate (semiconductor substrate 3 1).
  • a light emitting element (LED chip 4 1) is formed in the recess 3 2.
  • a layer that reflects light such as the wiring layers 3 6 and 3 7 and the reflective layer 3 8, is formed on the inner periphery of the recess 3 2.
  • the inner peripheral portion of the recess 3 2 functions as a reflecting surface, and the directivity and brightness of the light emitted from the LED chip 4 1 can be improved.
  • the manufacturing process includes a step of mounting a chip-like light emitting element (LED chip 4, 2 2) on the semiconductor substrate 6, a similar recess is formed, A light emitting element can also be formed inside.
  • a light emitting element (LED chip 4 1) and a light receiving element (3 0) are formed at positions spaced apart from each other in plan view, and the light emitted from the light emitting element is reflected to the light receiving element side.
  • layers 4-6 According to such a configuration, it is possible to form the photo force plastic in a planar manner, and it is possible to realize a thinner and smaller photo force bra.
  • a semiconductor device can be configured as shown in FIG.
  • the same components as those already described are indicated by the same reference numerals, and the description thereof is omitted.
  • the semiconductor substrate 6 at positions corresponding to the pad electrodes 8a, 8b, 8c (not shown) is cut from the back side by, for example, a dry etching method or the like.
  • a second insulating film 61 made of a silicon oxide film, a silicon nitride film, or the like is formed on the side surface and the back surface of the semiconductor substrate 6.
  • a wiring layer 62 made of aluminum or the like electrically connected to the pad electrodes 8a, 8b, 8c is formed along the side surface and the back surface of the semiconductor substrate 6.
  • an electrode connection layer 63 that covers the wiring layer 62 is formed.
  • the electrode connection layer 63 is a layer in which, for example, a nickel (N i) layer and a gold (A u) layer are sequentially laminated, as with the electrode connection layer 13 described above. In addition, the electrode connection layer 63, the back surface of the semiconductor substrate 6, etc. are covered to protect it from solder resist, etc. Layer 64 is formed. An opening is formed in a predetermined region of the protective layer 64 on the electrode connection layer 63, and a conductive terminal 65 is formed in the opening.
  • power is supplied from the surface side of the semiconductor substrate 6 to the elements (LED chips 4, 22, device element 5, light receiving element 30, etc.) via the conductive terminals (14, 47).
  • the conductive terminals 14, 47.
  • the light emitted from the LED chip 4 is not blocked by the conductive terminals, so that the light can be effectively irradiated to the outside.
  • a semiconductor device can be configured as shown in FIG.
  • the semiconductor device 70 shown in FIG. 25 is formed with a protective layer 71 that opens at positions corresponding to the pads 8 a, 8 b, and 8 c (not shown) and covers the side and back surfaces of the semiconductor substrate 6.
  • An electrode connection layer 63 is formed on the pad electrodes 8 a, 8 b, 8 c at the opening positions of the protective layer 71.
  • a conductive terminal 72 made of solder or the like is formed.
  • the conductive terminal 72 can be formed so as to be adjacent to the electrode. According to such a configuration, a process for forming the second insulating film 61 and the wiring layer 62 is not required as compared with the semiconductor device 60, and thus the manufacturing cost can be kept low. Further, since the conductive terminal 72 is formed adjacent to the side wall of the semiconductor substrate 6, the semiconductor device can be made thin. Since the etched portion of the semiconductor substrate 6 can be changed as appropriate, the conductive terminal 72 is formed so as to be embedded in the side wall of the semiconductor substrate 6, and the conductive terminal 72 is exposed from the side surface of the semiconductor device 70. It is also possible not to let it. In this way, the method of feeding power to the element can be changed as appropriate. In FIGS.
  • the modified example of the first embodiment has been described.
  • similar modifications may be made to the second and third embodiments.
  • a BGA type semiconductor device having ball-like conductive terminals has been described.
  • the present invention may be applied to an LGA (Land Grid Array) type semiconductor device.
  • the present invention can be widely applied as a technique for sealing a semiconductor device having a light emitting element in a small size.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本発明は、製造コストが安価で、より小型の発光素子を備える半導体装置及びその製造方法を提供することを目的とする。半導体基板6の表面上に、接着層9と導電性ペースト10a，10bを選択的に塗布する。次に、半導体基板6上に発光素子(LEDチップ4)を形成する。P型半導体層3は導電性ペースト10aと接続され、N型半導体層2は導電性ペースト10bが接続される。こうして、LEDチップ4は導電性ペースト10a，10bを介してパッド電極8a，8bと電気的に接続される。次に、半導体基板6上に、各パッド電極8a，8bに対応する位置に開口部を有する保護層12を形成する。次に、当該開口内のパッド電極8a，8b，8c上に電極接続層13及び導電端子14を形成する。次に、所定のダイシングラインDLに沿って保護層12や半導体基板6等を切断し、個々のチップに分割する。

Description

明 細 書 半導体装置及びその製造方法 技術分野
本発明は、発光素子を備えた半導体装置及びその製造方法に関するものである。 背景技術
発光ダイオード （LED ： Light Emitting Diode) は、 比較的小さな電力で長 時間安定して光を発生できるため、 発光素子として広く利用されている。 発光素子を 備える従来の半導体装置について、 第 2 6図， 第 2 7図を参照して説明する。
従来の半導体装置 1 00は、 第 2 6図に示すように、 第 1のリード 1 0 1 (力 ソード） と、 第 1のリード 1 0 1上に配置された発光素子 （L EDチップ 1 0 2) と、 ボンディングワイヤ 1 0 3を介して L E Dチップ 1 0 2の表面電極と電気的に接続さ れる第 2のリード 1 04 (アノード） とを備えている。 第 1のリード 1 0 1の LED チップ 1 0 2が配置される部分は、 凹面形状に加工されている。 この凹面部 1 0 5に は、 例えば銀メツキ処理が施されている。 そのため、 凹面部 1 0 5は光の反射面とし て機能し、 LEDチップ 1 0 2から放射される光の輝度の向上が図られている。また、 上述した各構成は透明樹脂 1 06で封止されている。
このような半導体装置 1 0 0の発光及び消灯の制御は、 半導体装置 1 0 0とは 別の駆動装置 （不図示） から第 1のリード 1 0 1及ぴ第 2のリード 1 04に所定の電 圧が供給されることで行われる。 また、発光素子を備える半導体装置として、従来のフォトカブラ（Photo coupler) を説明する。 フォト力ブラとは、 発光素子と受光素子から成る半導体装置であって、 入力された電気信号を発光素子で光に変換し、 その光で受光素子を導通させることに より信号の伝達を実現する装置である。
従来のフォトカプラ 1 1 0は、 第 2 7図に示すように、 発光素子として LED チップ 1 1 1を有し、 受光素子として PD(Photo Diode)チップ 1 1 2を備えている。 LEDチップ 1 1 1及ぴ PDチップ 1 1 2は互いに対向して配置され、 ボンディング ワイヤ 1 1 3を介してリード 1 1 4と電気的に接続される。 また、 L EDチップ 1 1 1と？0チップ1 1 2とは透明樹脂 1 1 5で封止され、 光を遮断するモールド樹脂 1 1 6で更に封止されている。 なお、 LEDチップ 1 1 1と PDチップ 1 1 2とは電気 的に接続されていない。 このようなフォトカプラ 1 1 0では、 入力された電気信号が LEDチップ 1 1 1で光信号に変換され、 その光で PDチップ 1 1 2を導通させるこ とによつて信号の伝達がなされる。
本発明に関連した技術は、 例えば日本特許公開公報 2 00 3— 3 1 844 7号、 200 3— 3 4 7 5 8 3号に記載されている。 発明の開示
上述した従来の半導体装置 1 0 0 (第 2 6図） では、 凹面部 1 0 5を有する第 1のリード 1 0 1や第 2のリード 1 04等の部品を微細にすることが困難であり、 な お且つそれら全体を透明榭脂 1 0 6で封止する必要がある。 そのため、 全体のサイズ を小型にすることが困難であるという問題があった。 また、 それぞれの部品を別々に 完成した後に組立作業が必要であるため、 製造工程が複雑でコストが大きくなるとい う問題があった。
一方、 上述したフォト力ブラ 1 1 0 (第 2 7図） においても、 L E Dチップ 1 1 1と P Dチップ 1 1 2とをリード 1 1 4上に対向して配置することや、 L E Dチッ プ 1 1 1と P Dチップ 1 1 2のそれぞれに対してボンディングワイヤ 1 1 3を接続す る必要があること等から、 全体のサイズを小型にすることが困難であるという問題や 製造工程が複雑になるという問題があった。
このように従来の発光素子を備えた半導体装置は、 全体の小型化 ·薄型化が図 れないとともに、 製造コストが増大するという問題があった。
そこで本発明は、 製造コストが安価で、 信頼性が高く、 より小型の半導体装置 及びその製造方法を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、 その主な特徴は以下のとおり である。 すなわち、 本発明の半導体装置は、 第 1の基板と、 前記第 1の基板の表面上 に形成された第 1及び第 2のパッド電極と、 第 1の面に第 1導電型領域及び第 2導電 型領域を有し、 前記第 1の面が前記第 1の基板の表面と対向して形成された発光素子 と、 前記発光素子と前記第 1の基板の間に形成された接着層と、 前記発光素子と前記 第 1の基板の間に形成され、 前記第 1導電型領域と前記第 1のパッド電極との電気的 接続を介在する第 1の導電材と、 前記発光素子と前記第 1の基板の間に形成され、 前 記第 2導電型領域と前記第 2のパッド電極との電気的接続を介在する第 2の導電材と を備えることを特徴とする。
また、 本発明の半導体装置は、 第 1の基板と、 前記第 1の基板の表面上に形成 された第 1及び第 2のパッ ド電極と、 第 1の面に第 1導電型領域を有し、 第 2の面に 第 2導電型領域を有し、 前記第 1の面が前記第 1の基板の表面と対向して形成された 発光素子と、 前記発光素子と前記第 1の基板の間に形成された接着層と、 前記第 1の 基板の表面上に形成され、 前記第 1導電型領域と前記第 1のパッド電極との電気的接 続を介在する第 1の導電材と、 前記第 1の基板の表面上に形成され、 前記第 2導電型 領域と前記第 2のパッド電極との電気的接続を介在する第 2の導電材とを備えること を特徴とする。
また、 本発明の半導体装置の製造方法の主な特徴は以下のとおりである。 第 1 のパッド電極及び第 2のパッド電極が表面上に形成されたウェハ状の第 1の基板を準 備し、 前記第 1の基板の表面上に第 1の導電材及ぴ第 2の導電材を選択的に形成する 工程と、 第 1の面に第 1導電型領域及び第 2導電型領域を有する発光素子を、 前記第 1の面が前記第 1の基板の表面と対向するようにして前記第 1の基板の表面上に接着 層を介して形成する工程と、 前記発光素子と前記第 1の基板の間で、 前記第 1のパッ ド電極と前記第 1導電型領域とを前記第 1の導電材を介して電気的に接続し、 かつ前 記発光素子と前記第 1の基板の間で、 前記第 2のパッド電極と前記第 2導電型領域と を前記第 2の導電材を介して電気的に接続する工程と、 所定のラインに沿って前記第 1の基板を切削し、 個々のチップに分割する工程を有することを特徴とする。
また、 本発明の半導体装置の製造方法は、 第 1のパッド電極及び第 2のパッド 電極が表面上に形成されたウェハ状の第 1の基板を準備し、 第 1の面に第 1導電型領 域を有し、 第 2の面に第 2導電型鎮域を有する発光素子を、 前記第 1の面が前記第 1 の基板の表面と対向するようにして前記第 1の基板の表面上に接着層を介して形成す る工程と、 前記第 1のパッド電極と前記第 1導電型領域とを第 1の導電材を介して電 気的に接続し、 前記第 2のパッド電極と前記第 2導電型領域とを第 2の導電材を介し て電気的に接続する工程と、 所定のラインに沿って前記第 1の基板を切削し、 個々の チップに分割する工程を有することを特徴とする。
本発明では、 従来構造と異なり、 ゥヱハー状態のときからチップとして一体化 した構成になっている。 また、 当該半導体装置の構成要素はウェハープロセスで形成 できるため、 各要素を微細に形成することができる。 そのため、 より薄く、 小型の半 導体装置を実現することができる。
また、 複数の部品を別々に製造し、 その後の組立作業を経て半導体装置として 完成していたものが、 本発明によれば個々の半導体装置に分割した時点でチップとし て完成している。 そのため、 後の組み立て作業等の工程を省いて製造コストを抑える とともに、発光素子を備える半導体装置の作業性や生産性を向上させることができる。 図面の簡単な説明
第 1図は本発明の第 1の実施形態に係る半導体装置及びその製造方法を説明す る断面図であり、 第 2図は本発明の第 1の実施形態に係る半導体装置及ぴその製造方 法を説明する断面図であり、 第 3図は本発明の第 1の実施形態に係る半導体装置及ぴ その製造方法を説明する断面図であり、 第 4図は本発明の第 1の実施形態に係る半導 体装置及びその製造方法を説明する断面図であり、 第 5図は本発明の第 1の実施形態 に係る半導体装置及びその製造方法を説明する平面図であり、 第 6図は本発明の第 1 の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、 第 7図は本 発明の第 1の実施形態に係る半導体装置及ぴその製造方法を説明する断面図であり、 第 8図は本発明の第 1の実施形態に係る半導体装置及ぴその製造方法を説明する断面 図であり、 第 9図は本発明の第 1の実施形態に係る半導体装置及びその製造方法を説 明する平面図であり、 第 1 0図は本発明の第 1の実施形態に係る半導体装置及ぴその 製造方法を説明する平面図であり、 第 1 1図は本発明の第 1の実施形態に係る半導体 装置及びその製造方法を説明する断面図であり、 第 1 2図は本発明の第 2の実施形態 に係る半導体装置及びその製造方法を説明する断面図であり、 第 1 3図は本発明の第 2の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、 第 1 4図 は本発明の第 2の実施形態に係る半導体装置及びその製造方法を説明する断面図であ り、 第 1 5図は本発明の第 2の実施形態に係る半導体装置及びその製造方法を説明す る断面図であり、 第 1 6図は本発明の第 2の実施形態に係る半導体装置及ぴその製造 方法を説明する平面図であり、 第 1 7図は本発明の第 2の実施形態に係る半導体装置 及びその製造方法を説明する断面図であり、 第 1 8図は本発明の第 3の実施形態に係 る半導体装置及びその製造方法を説明する断面図であり、 第 1 9図は本発明の第 3の 実施形態に係る半導体装置及びその製造方法を説明する断面図であり、 第 2 0図は本 発明の第 3の実施形態に係る半導体装置及びその製造方法を説明する平面図であり、 第 2 1図は本発明の第 2の実施形態に係る半導体装置及びその製造方法を説明する断 面図であり、 第 2 2図は本発明の第 2の実施形態に係る半導体装置及びその製造方法 を説明する断面図であり、 第 2 3図は本発明の第 3の実施形態に係る半導体装置及び その製造方法を説明する断面図であり、 第 2 4図は本発明の変更例に係る半導体装置 を説明する断面図であり、 第 2 5図は本発明の変更例に係る半導体装置を説明する断 面図であり、 第 2 6図は従来の半導体装置を説明する断面図であり、 第 2 7図は従来 の半導体装置を説明する断面図である。 発明を実施するための最良の形態
本発明の第 1の実施形態について図面を参照しながら説明する。 第 1図乃至第 9図は、 それぞれ製造工程順に示した断面図である。
まず、 第 1図に示すように、 例えばガリウムヒ素 （G a A s ) ゃ窒化ガリウム (G a N) 等から成る N型の半導体基板 1を準備する。 半導体基板 1の材質は、 目的 とする発光の色に応じて適宜変更できる。 次に、 半導体基板 1の表面上にェピタキシ ャル結晶成長法にて N型半導体層 2と P型半導体層 3を順に形成する。 これらによる PN接合領域が発光領域となる。 なお、 半導体基板 1及び N型半導体層 2に添加され る N型不純物は例えば硫黄 （S) やセレン （S e) やテルル （T e) 等である。 また、 P型半導体層 3に添加される P型不純物は例えば亜鉛 （Z n) である。
次に、 P型半導体層 3の一部を例えばドライエッチング法で選択的に除去し、 第 2図に示すように N型半導体層 2の一部を露出させる。 次に、 所定のダイシングラ イン D Lに沿ってウェハ状の半導体基板 1を個々のチップ （以下、 LEDチップ 4と する） に分割する。 LEDチップ 4は、 露出した P型領域 （P型半導体層 3) 及ぴ N 型領域 （N型半導体層 2) の两者を一方の面に有するため、 同一平面側から各層に給 電が可能である。 なお、 以上の説明は発光素子の製造方法の一例であって、 求められ る特性 （例えば発光の色等） に応じて製造プロセスは異なる。
なお、 半導体基板 1を LEDチップ 4に分割する前に、 N型半導体層 2と P型 半導体層 3上のそれぞれに電極を形成する場合もある。 この場合、 例えばスパッタリ ング法等の薄膜形成技術によりアルミニウム （A 1 ) や銅 （C u) 等の金属層を形成 し、 その後レジスト層 （不図示） をマスクとして当該金属層を選択的にエッチングす ることによって N型半導体層 2と P型半導体層 3上のそれぞれに電極が形成される。
次に、 第 3図に示すように、 表面上にデバイス素子 5が形成された例えばシリ コン （S i ) 等から成るウェハ状の半導体基板 6を準備する。 デバイス素子 5は、 素 子の種類や機能に限定がなく、 例えば L EDチップ 4の発光及ぴ消灯を制御する駆動 素子を含むことが好ましい。また、デバイス素子 5は、フォトダイォード (Photo Diode) ゃフォトトランジスタ（Photo Transistor)等の光を電気信号に変換できる機能を有す る受光素子でもよく、 かかる構成によれば後述するように小型のフォトカブラを実現 することができる。 半導体基板 6の厚さは、 例えば 3 0 0 / m〜 70 0 ^ m程度であ る。
次に、 半導体基板 6の表面に第 1の絶縁膜 7 (例えば、 熱酸化法や CVD法等 によって形成されたシリ コン酸化膜） を例えば 2 mの膜厚に形成する。 次に、 スパ ッタリング法ゃメツキ法、 その他の成膜方法によりアルミニウム （A 1 ) やアルミ二 ゥム合金や銅 （C u) 等の金属層を形成し、 その後当該金属層を選択的にエッチング し、 第 1の絶縁膜 7上に複数のパッド電極 8 a , 8 b , 8 cを例えば 1 μ mの膜厚で 形成する。 パッド電極 8 a， 8 bは、 後述するように L EDチップ 4と電気的に接続 される外部接続用の電極である。 パッド電極 8 cは第 5図で図示されており、 デパイ ス素子 5やその周辺素子と不図示の配線を介して電気的に接続されている電極である。 なお、 第 3図及び第 5図ではデバイス素子 5の両側にパッド電極 8 a , 8 b , 8 cが 配置されているが、 その位置に限定はなく、 デパイス素子 5上に配置することもでき る。
次に、 第 4図及ぴ第 5図に示すように、 半導体基板 6の表面上に例えばェポキ シ樹脂、 ポリイミ ド （例えば感光性ポリイミ ド）， レジスト， アクリル等から成る絶縁 性の接着層 9と、 例えば銀 （A g) 等の導電性物質とエポキシ榭脂等の接着性の材料 とが混合されて成る導電性ペースト 1 0 a , 1 0 bとを半導体基板 6上に選択的に塗 布する。 接着層 9は主として L EDチップ 4と半導体基板 6とを貼り合わせる役割を 有する。 また、 フォ ト力ブラを製造する場合、 接着層 9は LEDチップ 4から放射さ れる光の通り道になるため、 透明であって光を透過できる性状の良好な材料から成る ことが好ましい。 導電性ペース ト 1 0 a , 1 0 bは主として L EDチップ 4の P型領 域 （P型半導体層 3) 及ぴ N型領域 （N型半導体層 2) とパッド電極 8 a, 8 との 電気的な接続を介在する役割を有する。 導電性ペースト 1 0 a， 1 0 bは、 第 5図に 示すようにパッド電極 8 a , 8 bの少なくとも一部を被覆するように塗布し、 接着層 9はその他の領域に塗布する。 なお、 第 5図は接着層 9及び導電性ペース ト 1 0 a , 1 0 bの形成領域を説明する平面図の概略であり、 第 4図は第 5図の X— X線に沿つ た断面図に相当する。
次に、 第 6図に示すように、 P型半導体層 3 と導電性ペース ト 1 0 aとが接続 され、 N型半導体層 2と導電性ペースト 1 0 bが接続されるようにして、 L EDチッ プ 4を半導体基板 6上に貼り合わせる。 LEDチップ 4は、 接着層 9及び導電性ぺー ス ト 1 0 a , 1 0 bの接着性によって半導体基板 6上に固定される。
次に、 第 7図に示すように、 各パッド電極 8 a , 8 b， 8 c (不図示） に対応 する位置に開口部 1 1を有する保護層 1 2を形成する。 保護層 1 2は、 例えばポリイ ミ ド系榭脂、 ソルダーレジス ト等の有機系材料から成り、 透明であって光が透過でき る性状を有するものとする。 保護層 1 2の形成は例えば以下のように行う。 まず、 塗 布 · コーティング法により光透過率の良好な有機系材料を全面に塗布 （例えばスピン 塗布） し、 熱処理 （プリべーク） を施す。 次に、 塗布された有機系材料を露光，現像 して導電性ペース ト 1 0 a , 1 0 b及ぴ接着層 9を露出させる開口部 1 1を形成し、 その後これに熱処理 （ポストベータ） を施す。 続いて、 開口部 1 1の底部で露出した 導電性ペースト 1 0 a， 1 0 b及ぴ接着層 9をエッチングしてパッド電極 8 a , 8 b， 8 cを露出させる。
次に、 第 8図に示すように、 開口部 1 1内のパッド電極 8 a , 8 b , 8 c上に 電極接続層 1 3を形成する。 電極接続層 1 3を形成するのは、 アルミニウム等から成 るパッド電極 8 a， 8 b , 8 cと、 後述するハンダ等から成る導電端子 1 4は接合し にくいという理由や、 導電端子 1 4の材料がパッ ド電極 8 a , 8 b , 8 c側に流入し てくることを防止するという理由による。 電極接続層 1 3は、 例えばレジスト層をマ スクとしてニッケル （N i ) 層と金 （A u ) 層等の金属層を順次スパッタリングし、 その後レジスト層を除去するというリブトオフ法や、 メツキ法によって形成すること ができる。
次に、 開口部 1 1内の電極接続層 1 3上に導電材料 (例えばハンダ) をスク リ ーン印刷し、 この導電材料を熱処理でリフローさせる。 これにより、 電極接続層 1 3 及び導電性ペース ト 1 0 a， 1 0 bを介して L E Dチップ 4と電気的に接続され、 ま た電極接続層 1 3及びパッド電極 8 cを介してデバイス素子 5と電気的に接続された 導電端子 1 4が形成される。 なお、 第 8図では L E Dチップ 4と導電端子 1 4とが電 気的に接続されていることのみが描かれているが、 デバイス素子 5は別領域において 導電端子 1 4と接続されている。 導電端子 1 4は保護層 1 2の高さよりも若干高く形 成されており、 保護層 1 2の表面からその厚み方向に突出した電極である。 このよう に導電端子 1 4を突出させておくことで、 プリント基板等への実装が容易になる。 な お、 導電端子 1 4の形成方法は上記に限定されることはなく、 電解メツキ法や、 ディ スペンサを用いてハンダ等を所定領域に塗布するいわゆるデイスペンス法 （塗布法） 等で形成することもできる。 また、 導電端子 1 4は、 金や銅， ニッケルを材料とした ものでもよく、 その材料は特に限定されない。 次に、 所定のダイシングライン D Lに沿って保護層 1 2や半導体基板 6等を切 断し、 ウェハ状の半導体基板 6を個々のチップに分割する。 個々のチップに分割する 方法としては、 ダイシング法， エッチング法， レーザーカット法等がある。
以上の工程により、 第 8図及び第 9図に示すように半導体基板 6上に発光素子 ( L E Dチップ 4 ) を備えるチップサイズパッケージ型の半導体装置 2 0が完成する。 半導体装置 2 0は、 導電端子 1 4を介してプリント基板等に実装される。 なお、 第 9 図は半導体装置 2 0を L E Dチップ 4側から見た平面図の概略であり、 第 8図は第 9 図の Y— Y線に沿った断面図に相当する。
本実施形態の半導体装置 2 0は、従来構造 （第 2 6図参照） のように各部品 （L E Dチップ、 リード、 ボンディングワイヤ） に分離しておらず、 半導体基板 6がゥヱ ハー状態のときからチップとして一体化した構成になっている。 また、 当該半導体装 置の構成要素はウェハープロセスで形成されているため、 従来構造に比べて各要素を 微細に形成することができる。 また、 L E Dチップ 4は半導体基板 6と対向する面か ら給電できる構成であり、 ボンディングワイヤのようにある程度の厚みが生じてしま う線材を用いず、 薄い導電材 （導電性ペースト 1 0 a、 1 0 b ) を介して外部接続用 の電極 （パッド電極 8 a , 8 b、 導電端子 1 4 ) と接続される。 そのため、 より薄く、 小型の半導体装置を実現することができる。
また、 複数の部品を別々に製造し、 その後の組立作業を経て完成していたもの 力 本実施形態によれば個々の半導体装置に分割した時点で一つのチップとして完成 している。 そのため、 組み立て作業 （従来あった L E Dチップをリード上に配置する 工程や、 ボンディングワイヤで L E Dチップとリードとを接続する工程や、 透明樹脂 で全体を封止する工程等） の工程を省くことができるとともに、 発光素子を有する半 導体装置の作業性や生産性を向上させることができる。
また、 半導体基板 6上に発光素子 （L E Dチップ 4 ) とは別にデバイス素子 5 が形成されているため、 一つのチップ内に多数の素子を効率よく混載することができ、 発光素子を備える多機能な半導体装置を得ることができる。 例えば、 デバイス素子 5 に L E Dチップ 4の発光及び消灯を制御する駆動素子を含めることで、 発光機能とそ の制御機能の両者を一つのチップで実現することができる。 従って、 従来 （第 2 6図） のように半導体装置と別に駆動装置を設ける必要がない。 なお、 この場合、 パッド電 極 8 a , 8 b , 8 cの形成の際などで配線層を形成することや、 あるいは実装基板側 に配線を設けることで、 L E Dチップ 4とデバイス素子 5とを電気的に接続できる。
また、 デバイス素子 5に、 フォトダイオード (Photo Diode)やフォ トトランジス タ（Photo Transistor)等の受光素子を含めることで、 当該半導体装置 2 0をフォトカプ ラとして用いることができる。 従来のフォトカプラ （第 2 7図参照） は、 2つのチッ プ （L E Dチップと P Dチップ） が別々に完成し、 その後の組み立て作業を経た上で 一体化されていたが、 本実施形態によれば、 ウェハー状態のときからチップとして一 体化した構成になっている。 また、 フォ ト力ブラの各要素がウェハープロセスで形成 されている。 また、 ボンディングワイヤを用いていないため、 L E Dチップ 4とデバ イス素子 5との間は従来構造に比して非常に薄い。 そのため、 より薄く、 小型のフォ トカブラを実現することができる。 また、 従来あった組み立て作業 （発光素子と受光 素子をリ一ド上に対向させて配置する工程や、 各チップの間に透明樹脂を充填するェ 程等） の工程を省くことができるため、 フォ ト力ブラの作業性や生産性を向上させる ことができる。 なお、 この場合、 受光素子と L E Dチップ 4とを電気的に接続する必 要はない。 また、 第 1の実施形態ではウェハ状の半導体基板 1を個々の L E Dチップ 4に 分割した後に、 L E Dチップ 4を半導体基板 6上に配置していたが、 以下の製造プロ セスを採用することもできる。 まず、 第 2図に示すように P型半導体層 3が選択的に 除去されて N型半導体層 2の一部が露出したウェハ状の半導体基板 1を準備する。 次 に、 第 1 0図に示すように半導体基板 1と半導体基板 6とを上記と同様に導電性べ一 スト 1 0 a , 1 0 b及び接着層 9を介して貼り合せる。 次に、 半導体基板 1の裏面側 から選択的にエッチングし、 ゥェハ状の半導体基板 1は個々の L E Dチップ 4に分割 される。 かかる製造プロセスでは、 半導体基板 6が支持体となり、 半導体基板 1の裏 面全体を研削する工程 （バックグラインド工程） を容易に行えるため、 L E Dチップ 4をより薄く出来るメリットがある。
次に、 本発明の第 2の実施形態について図面を参照しながら説明する。 第 1 1 図乃至第 1 6図は、 それぞれ製造工程順に示した断面図である。 なお、 第 1の実施形 態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。
まず、 第 1図及び第 3図で示したように、 N型半導体層 2及び P型半導体層 3 が表面上に形成されたウェハ状の半導体基板 1と、デバイス素子 5 ,第 1の絶縁膜 7 , パッド電極 8 a , 8 b , 8 c (不図示） が表面上に形成されたウェハ状の半導体基板 6とを準備する。
次に、 第 1 1図に示すように、 P型半導体層 3が半導体基板 6の表面と対向す るようにして半導体基板 1と半導体基板 6とを接着層 9を介して貼り合わせる。 次に、 裏面研削装置 （グラインダー） を用いて半導体基板 1の裏面全体を研削し、 半導体基 板 1を所定の厚さに薄くする。 当該研削工程はエッチング処理でもよいし、 グライン ダ一とエッチング処理の併用でもよい。 なお、 最終製品の用途や仕様， 準備した半導 体基板 1の当初の厚みによっては、当該研削工程を行う必要がない場合もある。また、 当該研削工程を行うと研削面が荒れる場合があるため、 研削工程後に平らな面を得る ための工程として例えばゥエツトエッチング処理を行ってもよい。
次に、 不図示のレジス ト層をマスクとして半導体基板 1及び N型半導体層 2の 所定の領域を半導体基板 1の裏面側から選択的にエッチングし、 第 1 2図に示すよう な P型半導体層 3の一部を露出させる開口部 2 1を形成する。
次に、 別のレジスト層をマスクとして、 半導体基板 1 , N型半導体層 2, P型 半導体層 3、 及び接着層 9を選択的にエッチングし、 第 1 3図に示すようにパッド電 極 8 a , 8 b , 8 cを露出させる。 なお、 開口部 2 1の形成によって露出した P型半 導体層 3はエッチングしないようにする。 当該エッチングによって、 ウェハ状の半導 体基板 1は個々のチップ （以下、 LEDチップ 2 2とする） に分割される。 L EDチ ップ 2 2は、 露出した P型領域 （P型半導体層 3) 及び N型領域 （半導体基板 1) の 両者を半導体基板 6と対向しない側の面に有している。 L EDチップ 2 2は、 この点 で第 1の実施形態における LEDチップ 4の構成と異なる。
次に、 第 1 4図に示すように、 L EDチップ 2 2の N型領域 （半導体基板 1 ) とパッド電極 8 a、 及ぴ L EDチップ 2 2の P型領域 （ P型半導体層 3 ) とノ ッド電 極 8 bのそれぞれを、 金等から成るボンディングワイヤ 2 3で電気的に接続する。 次 に、 LEDチップ 2 2、 ボンディングワイヤ 2 3、 ノヽ。ッド電極 8 a , 8 bの一部上等 を被覆する保護層 1 2を形成する。 保護層 1 2は、 第 1の実施形態と同様に各パッ ド 電極 8 a， 8 b, 8 c (不図示） に対応する位置に開口部 1 1を有し、 その形成方法 は第 1の実施形態と同様である。
次に、 第 1 5図に示すように、 開口部 1 1内のパッド電極 8 a， 8 b , 8 c上 に電極接続層 1 3を形成する。 次に、 電極接続層 1 3上に例えばスク リーン印刷法を 用いて導電端子 1 4を形成する。 導電端子 1 4は、 電極接続層 1 3及びボンディング ワイヤ 2 3を介して LEDチップ 2 2と電気的に接続され、 また電極接続層 1 3及び パッド電極 8 cを介してデバイス素子 5と電気的に接続される。 次に、 所定のダイシ ングライン D Lに沿って保護層 1 2や半導体基板 6等を切断し、 個々のチップに分割 する。
以上の工程により、 第 1 5図及ぴ第 1 6図に示すように半導体基板 6上に、 発 光素子 （LEDチップ 2 2) を備えるチップサイズパッケージ型の半導体装置 2 5が 完成する。 半導体装置 2 5では、 発光素子の構成が第 1の実施形態 （LEDチップ 4) と異なり、 半導体基板 6と対向しない側の面から LEDチップ 2 2への給電が行われ る構成になっている。 なお、 第 1 6図は半導体装置 2 5を LEDチップ 2 2側から見 た平面図の概略であり、 第 1 5図は第 1 6図の Z— Z線に沿った断面図に相当する。
第 2の実施形態によれば、 第 1の実施形態と同様により薄く、 小型の半導体装 置を実現するとともに、 発光素子を有する半導体装置の作業性や生産性を向上させる ことができる。 なお、 本実施形態は、 半導体基板 6と対向しない側の面からボンディ ングワイヤ 2 3を介して L EDチップ 2 2に給電する構成であるため、 導電性ペース トを用いて給電する構成に比して厚みが生じるが、 それでも従来構造 （第 2 6図、 第 2 7図） に比べれば非常に小型の装置を実現することができる。
また、 第 2の実施形態では、 第 1 1図で示したようにウェハ状の半導体基板 1 を半導体基板 6に貼り合わせ、 その後選択的なエッチング工程を経て LEDチップ 2 2が形成されていたが、 以下の製造プロセスを採用することもできる。 まず、 チップ 状の LEDチップ 2 2を別工程で製造する。 次に、 当該 LEDチップ 2 2を第 1 7図 に示すように接着層 2 6を介して半導体基板 6上にマウントする。 以後の工程は上記 と同様であるため省略する。
次に、 本発明の第 3の実施形態について図面を参照しながら説明する。 第 1 8 図乃至第 2 3図は、 それぞれ製造工程順に示した断面図である。 なお、 第 1及ぴ第 2 の実施形態と同様の構成及び製造プロセスについてはその説明を省略するか簡略する。
まず、 第 1 8図で示すように、 その表面上に受光素子 3 0が形成されたシリコ ン （S i ) 等から成るウェハ状の半導体基板 3 1を準備する。 受光素子 3 0は、 公知 のフォ トダイオード（Photo Diode)ゃフォ ト トランジスタ（Photo Transistor)等を含み、 光を電気信号に変換できる機能を有する素子である。
次に、 不図示のレジスト層をマスクと して半導体基板 3 1を選択的にエツチン グし、 半導体基板 3 1の表面に段差で低くなつた凹部 3 2を形成する。 凹部 3 2は、 後述する L E Dチップ 4 1が収納される程度の大きさであり、 その深さは例えば 5 0 μ m程度である。
次に、 第 1 9図に示すように半導体基板 3 1の表面に第 1の絶縁膜 3 3 (例え ば、 熱酸化法や C V D法等によって形成されたシリコン酸化膜） を形成する。 次に、 スパッタリング法ゃメツキ法、 その他の成膜方法によりアルミニウム （A 1 ) やアル ミニゥム合金や銅 （C u ) 等の金属層を形成し、 その後当該金属層を選択的にエッチ ングし、 第 1の絶縁膜 3 3上に第 1 9図及び第 2 0図に示すように、 複数のパッド電 極 3 4 , 3 5 a , 3 5 , 配線層 3 6、 3 7、 反射層 3 8、 配線層 3 9を形成する。 第 2 0図は半導体基板 3 1の表面上を示す平面図の概略であり、 第 1 9図は第 2 0図 の A— A線に沿った断面図に相当する。
パッド電極 3 4は、 配線層 3 9を介して受光素子 3 0と電気的に接続されてい る。 パッド電極 3 5 a、 3 5 bは、 半導体基板 3 1の表面から凹部 3 2の内壁に沿つ て形成された配線層 3 6、 3 7を介して後述する L EDチップ 4 1と電気的に接続さ れる外部接続用の電極である。 また、 配線層 3 7は、 第 20図に示すように凹部 3 2 の底部に形成され、 かつ後述する LEDチップ 4 1が配置できる程度の拡張領域 4 0 を含んでいる。
反射層 3 8は、 第 1 9図及び第 2 0図に示すように凹部 3 2の内壁に沿って形 成され、 光の反射面として機能する。 なお、 半導体基板 3 1の材質が例えばシリ コン であった場合、 半導体基板 3 1は光を反射させる機能を有する。 そのため、 反射層 3 8を形成することは必ずしも要しない。
次に、 一方の面に P型領域 （不図示） を有し、 他方の面に N型領域 （不図示） を有するチップ状の発光素子 （LEDチップ 4 1 ) を準備する。 次に、 第 2 1図に示 すように LEDチップ 4 1を、 N型領域と配線層 3 7の拡張領域 40とが接続される ようにして凹部 3 2内にマウントする。 なお、 当該 LEDチップ 4 1のマウントの際 に、 導電性ペース ト （例えば、 銀ペース ト） を L EDチップ 4 1の貼り合わせ面に塗 布してもよい。 また、 本実施形態では、 L EDチップ 4 1を半導体基板 3 1上にマウ ントする前にパッド電極 3 4， 3 5 a , 3 5 b , 配線層 3 6、 3 7、 反射層 3 8、 配 線層 3 9等の形成のための金属層のパターユングを行っているが、 L EDチップ 4 1 をマウントした後に当該パターニングを行ってもよい。
次に、 第 2 1図に示すように、 LEDチップ 4 1の一方の面 （P型領域） と配 線層 3 6とを金等から成るボンディングワイヤ 4 2で電気的に接続する。
次に、 第 2 2図に示すように、 L EDチップ 4 1、 ボンディングワイヤ 4 2を 含めて半導体基板 3 1の表面上を被覆し、 パッド電極 3 4, 3 5 a, 3 5 bに対応す る位置に開口部 4 3を有する保護層 44を形成する。 保護層 44は、 ソルダーレジス ト等から成り、 透明であって光を透過できる性状を有する。 次に、 開口部 4 3内のパ ッド電極 3 4, 3 5 a , 3 5 b上にニッケル層及ぴ金層の積層等から成る電極接続層 4 5を形成する。
次に、 スパッタリ ング法等の成膜方法によりアルミニウム （A I ) やアルミ二 ゥム合金や銅 （C u) 等の金属層を形成し、 その後当該金属層を選択的にエッチング することで、 保護層 44上に第 2 3図に示すような反射層 46を形成する。 反射層 4 6は、 LEDチップ 4 1から放射される光を矢印で示すように受光素子 3 0側に反射 させるための層である。
次に、 開口部 4 3内の電極接続層 4 5上にハンダ等から成る導電端子 4 7を形 成する。 これにより、 受光素子 3 0はパッド電極 3 4を介して導電端子 4 7と電気的 に接続され、 LEDチップ 4 1は、 パッド電極 3 5 a , 3 5 bを介して導電端子 4 7 と電気的に接続される。 次に、 所定のダイシングライン D Lに沿って保護層 44や半 導体基板 3 1等を切断し、 個々のチップに分割する。
以上の工程により、 第 2 3図に示すように半導体基板 3 1の表面上に受光素子
3 0と発光素子 （L EDチップ 4 1) とを備えるチップサイズパッケージ型の半導体 装置 5 0が完成する。 半導体装置 5 0は、 L EDチップ 4 1とは別に受光素子 3 0及 び反射層 4 6が形成されている。 そのため、 当該半導体装置 5 0をフォト力ブラとし て用いることができる。
第 3の実施形態に係る半導体装置 5 0は、 基板 （半導体基板 3 1 ) 上に凹部 3
2を有し、 当該凹部 3 2内に発光素子 （LEDチップ 4 1 ) が形成されている。 また、 当該凹部 3 2の内周部には配線層 3 6、 3 7、 反射層 3 8等の光を反射する層が形成 されている。 そのため、 凹部 3 2の内周部が反射面として機能し、 L E Dチップ 4 1 から放射される光の指向性や輝度を向上させることができる。 なお、 第 1及び第 2の 実施形態において、 チップ状の発光素子 （L E Dチップ 4， 2 2 ) を半導体基板 6上 にマウントする工程を有する製造プロセスであれば、 同様の凹部を形成し、 凹部内に 発光素子を形成することもできる。
また、 第 3の実施形態では平面的に離間した位置に発光素子 （L E Dチップ 4 1 ) と受光素子 （3 0 ) が形成され、 かつ発光素子から放射される光を受光素子側に 反射させる反射層 4 6を有する。 かかる構成によれば、 フォト力プラを平面的に形成 することが可能となり、 より薄い、 小型のフォト力ブラを実現することができる。
なお、 本発明は上述した実施形態に限定されることはなく、 その要旨を逸脱し ない範囲で変更が可能なことは言うまでも無い。 例えば、 第 2 4図に示すように半導 体装置を構成することも出来る。 なお、 既に説明したものと同様の構成については同 一符号を示し、 その説明を省略する。
第 2 4図に示す半導体装置 6 0は、 パッド電極 8 a， 8 b , 8 c (不図示） に 対応する位置の半導体基板 6が裏面側から例えばドライエッチング法等によって切削 されている。 そして、 半導体基板 6の側面及び裏面には、 シリコン酸化膜やシリコン 窒化膜等から成る第 2の絶縁膜 6 1が形成されている。 第 2の絶縁膜 6 1上には、 パ ッド電極 8 a , 8 b , 8 cと電気的に接続されたアルミニウム等から成る配線層 6 2 が半導体基板 6の側面及び裏面に沿って形成されている。 また、 配線層 6 2を被覆す る電極接続層 6 3が形成されている。 電極接続層 6 3は、 上述した電極接続層 1 3 と 同様、 例えばニッケル （N i ) 層と金 （A u ) 層を順に積層した層である。 また、 電 極接続層 6 3や半導体基板 6の裏面等を被覆して、 ソルダーレジスト等から成る保護 層 6 4が形成されている。 電極接続層 6 3上の保護層 6 4の所定領域には開口部が形 成され、 当該開口部に導電端子 6 5が形成されている。
第 1乃至第 3の実施形態では、 半導体基板 6の表面側から導電端子 （1 4、 4 7 ) を介して素子 （L E Dチップ 4、 2 2、 デバイス素子 5、 受光素子 3 0等） に給 電する構成になっていたが、 このように半導体基板 6の裏面側から素子へ給電する構 成にしてもよい。 また、 第 2 4図で示した構成によれば、 L E Dチップ 4から放射さ れる光が導電端子で遮られることがなくなるため、 光を有効に外部に照射させること が可能である。
さらにまた、 第 2 5図に示すように半導体装置を構成することもできる。 第 2 5図に示す半導体装置 7 0は、 パッド 8 a , 8 b， 8 c (不図示） に対応する位置が 開口し、 かつ半導体基板 6の側面及び裏面を被覆する保護層 7 1が形成されている。 保護層 7 1の開口位置のパッド電極 8 a , 8 b , 8 c上に電極接続層 6 3が形成され ている。 そして、 電極接続層 6 3上にはハンダ等から成る導電端子 7 2が形成されて いる。 このように、 半導体基板 6の側面及び裏面に絶縁膜 （第 2 4図で示した第 2の 絶縁膜 6 1 ) や配線層 （配線層 6 2 ) を形成することなく、 半導体基板 6の側壁に隣 接するように導電端子 7 2を形成することもできる。 かかる構成によれば、 半導体装 置 6 0に比べて第 2の絶縁膜 6 1や配線層 6 2を形成する工程が不要であるため、 製 造コストを低く抑えることができる。 また、 導電端子 7 2が半導体基板 6の側壁に隣 接するように形成されているため、 半導体装置を薄くすることができる。 なお、 半導 体基板 6のエッチングする部分は適宜変更できるため、 半導体基板 6の側壁内に埋設 されるように導電端子 7 2を形成し、 半導体装置 7 0の側面から導電端子 7 2を露出 させないことも可能である。 このように、 素子への給電の仕方は適宜変更できる。 なお、 第 2 4図及ぴ第 2 5図では、 第 1の実施形態の変更例について説明したが、 第 2及ぴ第 3の実施形態に ついて、 同様の変更をしてもよい。 また、 以上の実施形態では、 ボール状の導電端子 を有する B G A型の半導体装置について説明したが、 本発明は L G A (Land Grid Array)型の半導体装置に適用するものであっても構わない。 本発明は、 発光素子を有 する半導体装置を小型に封止する技術として広く適用できるものである。

Claims

請 求 の 範 囲
第 1の基板と、
前記第 1の基板の表面上に形成された第 1及ぴ第 2のパッド電極と、
第 1の面に第 1導電型領域及び第 2導電型領域を有し、前記第 1の面が前記第 1 の基板の表面と対向して形成された発光素子と、
前記発光素子と前記第 1の基板の間に形成された接着層と、
前記発光素子と前記第 1の基板の間に形成され、前記第 1導電型領域と前記第 1 のパッド電極との電気的接続を介在する第 1の導電材と、
前記発光素子と前記第 1の基板の間に形成され、前記第 2導電型領域と前記第 2 のパッド電極との電気的接続を介在する第 2の導電材とを備えることを特徴と する半導体装置。
第 1の基板と、
前記第 1の基板の表面上に形成された第 1及び第 2のパッド電極と、
第 1の面に第 1導電型領域を有し、第 2の面に第 2導電型領域を有し、前記第 1 の面が前記第 1の基板の表面と対向して形成された発光素子と、
前記発光素子と前記第 1の基板の間に形成された接着層と、
前記第 1の基板の表面上に形成され、前記第 1導電型領域と前記第 1のパッド電 極との電気的接続を介在する第 1の導電材と、
前記第 1の基板の表面上に形成され、前記第 2導電型領域と前記第 2のパッド電 極との電気的接続を介在する第 2の導電材とを備えることを特徴とする半導体 装置。
前記第 1の導電材または前記第 2の導電材はボンディングワイヤであることを 特徴とする請求の範囲第 2項に記載の半導体装置。
前記第 1の導電材または前記第 2の導電材は導電性ペーストであることを特徴 とする請求の範囲第 1項または請求の範囲第 2項に記載の半導体装置。
前記第 1の基板の表面上に前記発光素子を被覆し、かつ前記第 1または第 2のパ ッド電極の形成領域に開口部を有する保護層と、
前記保護層内に前記第 1及び第 2のパッド電極と電気的に接続された導電端子 とを備えることを特徴とする請求の範囲第 1項乃至請求の範囲第 4項のいずれ かに記載の半導体装置。
前記第 1の基板の表面上に前記発光素子とは別のデバイス素子が形成されてい ることを特徴とする請求の範囲第 1項乃至請求の範囲第 5項のいずれかに記載 の半導体装置。
前記第 1の基板は、 その表面上に段差で低くなつた凹部を有し、
前記発光素子は前記凹部内に形成されていることを特徴とする請求の範囲第 1 項乃至請求の範囲第 6項のいずれかに記載の半導体装置。
前記デバイス素子は、前記発光素子から放射される光を電気信号に変換できる受 光素子を含み、
前記受光素子及び前記発光素子を被覆する保護層と、
前記保護層の上に、前記発光素子から放射される光を前記受光素子側に反射させ る反射層を備えることを特徴とする請求の範囲第 6項に記載の半導体装置。 第 1のパッド電極及び第 2のパッド電極が表面上に形成されたウェハ状の第 1 の基板を準備し、
前記第 1の基板の表面上に第 1の導電材及び第 2の導電材を選択的に形成する 工程と、
第 1の面に第 1導電型領域及び第 2導電型領域を有する発光素子を、前記第 1の 面が前記第 1の基板の表面と対向するようにして前記第 1の基板の表面上に接 着層を介して形成する工程と、
前記発光素子と前記第 1の基板の間で、前記第 1のパッド電極と前記第 1導電型 領域とを前記第 1の導電材を介して電気的に接続し、かつ前記発光素子と前記第 1の基板の間で、前記第 2のパッド電極と前記第 2導電型領域とを前記第 2の導 電材を介して電気的に接続する工程と、
所定のラインに沿って前記第 1の基板を切削し、個々のチップに分割する工程を 有することを特徴とする半導体装置の製造方法。
第 1のパッド電極及び第 2のパッド電極が表面上に形成されたウェハ状の第 1の基板を準備し、
第 1の面に第 1導電型領域を有し、第 2の面に第 2導電型領域を有する発光素子 を、前記第 1の面が前記第 1の基板の表面と対向するようにして前記第 1の基板 の表面上に接着層を介して形成する工程と、
前記第 1のパッド電極と前記第 1導電型領域とを第 1の導電材を介して電気的 に接続し、前記第 2のパッド電極と前記第 2導電型領域とを第 2の導電材を介し て電気的に接続する工程と、
所定のラインに沿って前記第 1の基板を切削し、個々のチップに分割する工程を 有することを特徴とする半導体装置の製造方法。
前記第 1の基板の表面上に前記発光素子を形成する工程は、
個片化された発光素子を前記第 1の基板の表面上に配置する工程を含むことを 特徴とする請求の範囲第 9項または請求の範囲第 1 0項に記載の半導体装置の 製造方法。
前記発光素子を形成する工程は、
ウェハ状の第 2導電型の第 2の基板の表面上に前記第 1導電型領域及び前記第 2導電型領域となる半導体層を形成する工程と、
前記第 1導電型領域が前記第 1の基板の表面と対向するように、前記第 1の基板 と前記第 2の基板とを貼り合わせる工程と、
前記第 2の基板の裏面側から、前記第 2の基板を選択的に除去し、前記ウェハ状 の第 2の基板を個々の発光素子に分割する工程を有することを特徴とする請求 の範囲第 9項または請求の範囲第 1 0項に記載の半導体装置の製造方法。
前記第 2の基板の裏面全体を研削する工程を有することを特徴とする請求の 範囲第 1 2項に記載の半導体装置の製造方法。
前記第 1の導電材または前記第 2の導電材は導電性ペーストであることを特 徴とする請求の範囲第 9項乃至請求の範囲第 1 3項のいずれかに記載の半導体 装置の製造方法。
前記第 1の基板の表面上に前記発光素子を被覆し、 かつ前記第 1または第 2の パッド電極の形成領域に開口部を有する保護層を形成する工程と、
前記保護層の開口部内に、前記第 1または第 2のパッド電極と電気的に接続され た導電端子を形成する工程とを有することを特徴とする請求の範囲第 9項乃至 請求の範囲第 1 4項のいずれかに記載の半導体装置の製造方法。
前記第 1の基板の表面上に前記発光素子とは別のデバイス素子を形成するェ 程を有することを特徴とする請求の範囲第 9項乃至請求の範囲第 1 5項のいず れかに記載の半導体装置の製造方法。
前記第 1の基板の表面上を選択的に除去し、 段差で低くなつた凹部を形成する 工程を有し、
前記発光素子は前記凹部内に形成することを特徴とする請求の範囲第 9項乃至 請求の範囲第 1 6項のいずれかに記載の半導体装置の製造方法。
前記デバイス素子は、 前記発光素子から放射される光を電気信号に変換できる 受光素子を含み、
前記受光素子及び前記発光素子を被覆する保護層を形成する工程と、
前記保護層の上に、前記発光素子から放射される光を前記受光素子側に反射させ る反射層を形成する工程を有することを特徴とする請求の範囲第 1 6項に記載 の半導体装置の製造方法。
前記デバイス素子は、 前記発光素子から放射される光を電気信号に変換できる 受光素子を含み、
第 1の基板の表面上を選択的に除去し、段差で低くなった凹部を形成する工程と、 前記受光素子及び前記発光素子を被覆する保護層を形成する工程と、
前記保護層の上に、前記発光素子から放射される光を前記受光素子側に反射させ る反射層を形成する工程とを有し、
前記発光素子は前記凹部内に形成することを特徴とする請求の範囲第 1 6項に 記載の半導体装置の製造方法。
PCT/JP2008/051884 2007-03-09 2008-01-30 半導体装置及びその製造方法 WO2008123020A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009508943A JPWO2008123020A1 (ja) 2007-03-09 2008-01-30 半導体装置及びその製造方法
US12/527,990 US7855425B2 (en) 2007-03-09 2008-01-30 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007060206 2007-03-09
JP2007-060206 2007-03-09

Publications (1)

Publication Number Publication Date
WO2008123020A1 true WO2008123020A1 (ja) 2008-10-16

Family

ID=39830523

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/051884 WO2008123020A1 (ja) 2007-03-09 2008-01-30 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7855425B2 (ja)
JP (1) JPWO2008123020A1 (ja)
WO (1) WO2008123020A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060133A (ja) * 2010-09-10 2012-03-22 Samsung Led Co Ltd 発光デバイス、照明装置およびバックライト
KR101448588B1 (ko) 2012-12-14 2014-10-08 주식회사 네패스 발광 다이오드 패키지 및 그 제조 방법
WO2017208321A1 (ja) * 2016-05-31 2017-12-07 サンケン電気株式会社 発光装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188497B2 (en) 2007-02-02 2012-05-29 Sanyo Semiconductor Co., Ltd. Semiconductor device and method of manufacturing the same
FR2977715A1 (fr) * 2011-07-08 2013-01-11 St Microelectronics Grenoble 2 Boitier electronique optique
TWI469231B (zh) * 2011-09-09 2015-01-11 Dawning Leading Technology Inc 晶片封裝結構之製造方法
FR2988519A1 (fr) 2012-03-22 2013-09-27 St Microelectronics Grenoble 2 Boitier electronique optique
DE102012212968A1 (de) * 2012-07-24 2014-01-30 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
TW201511347A (zh) * 2013-09-10 2015-03-16 Lingsen Precision Ind Ltd 發光二極體封裝結構及其製造方法
JP2017175004A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
US10651103B2 (en) 2016-10-28 2020-05-12 Qorvo Us, Inc. Environmental protection for wafer level and package level applications
US20220037300A1 (en) * 2018-12-11 2022-02-03 Sony Semiconductor Solutions Corporation Semiconductor device and electronic equipment
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US11877505B2 (en) 2020-10-15 2024-01-16 Qorvo Us, Inc. Fluorinated polymers with low dielectric loss for environmental protection in semiconductor devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5257789A (en) * 1975-11-07 1977-05-12 Hitachi Ltd Photo coupled semiconductor device
JPS5328387A (en) * 1976-08-30 1978-03-16 Hitachi Ltd Photo coupled integrated circuit element
JPS63102379A (ja) * 1986-09-30 1988-05-07 シーメンス、アクチエンゲゼルシヤフト 反射光障壁およびその製造方法
JPS6423584A (en) * 1987-07-17 1989-01-26 Sharp Kk Light-coupled semiconductor device
JPH03191572A (ja) * 1989-12-21 1991-08-21 Nippon Soken Inc 光半導体装置
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Ｌｅｄ素子とその製造方法
JPH09283803A (ja) * 1996-04-09 1997-10-31 Nichia Chem Ind Ltd チップタイプｌｅｄ及びその製造方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0526221Y2 (ja) 1987-08-04 1993-07-01
US5252852A (en) * 1989-03-14 1993-10-12 Fujitsu Limited Semiconductor device having flip chip bonding pads matched with pin photodiodes in a symmetrical layout configuration
JPH05110048A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 光−電子集積回路
JP2000315062A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 平面表示装置
JP2001077406A (ja) 1999-09-03 2001-03-23 Rohm Co Ltd 赤外線データ通信モジュールの製造方法
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP2003318447A (ja) 2002-04-24 2003-11-07 Toshiba Lighting & Technology Corp 発光ダイオードおよびｌｅｄ照明装置
JP2003347583A (ja) 2002-05-23 2003-12-05 Sanyo Electric Co Ltd 光半導体発光装置
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
JP4443397B2 (ja) 2004-12-13 2010-03-31 シチズン電子株式会社 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
TW200641969A (en) * 2005-05-27 2006-12-01 Siliconware Precision Industries Co Ltd Sensor type semiconductor device and method for fabricating thereof
JP5427337B2 (ja) * 2005-12-21 2014-02-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法、カメラモジュール
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5257789A (en) * 1975-11-07 1977-05-12 Hitachi Ltd Photo coupled semiconductor device
JPS5328387A (en) * 1976-08-30 1978-03-16 Hitachi Ltd Photo coupled integrated circuit element
JPS63102379A (ja) * 1986-09-30 1988-05-07 シーメンス、アクチエンゲゼルシヤフト 反射光障壁およびその製造方法
JPS6423584A (en) * 1987-07-17 1989-01-26 Sharp Kk Light-coupled semiconductor device
JPH03191572A (ja) * 1989-12-21 1991-08-21 Nippon Soken Inc 光半導体装置
JPH07263754A (ja) * 1994-03-24 1995-10-13 Nichia Chem Ind Ltd Ｌｅｄ素子とその製造方法
JPH09283803A (ja) * 1996-04-09 1997-10-31 Nichia Chem Ind Ltd チップタイプｌｅｄ及びその製造方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060133A (ja) * 2010-09-10 2012-03-22 Samsung Led Co Ltd 発光デバイス、照明装置およびバックライト
KR101448588B1 (ko) 2012-12-14 2014-10-08 주식회사 네패스 발광 다이오드 패키지 및 그 제조 방법
WO2017208321A1 (ja) * 2016-05-31 2017-12-07 サンケン電気株式会社 発光装置

Also Published As

Publication number Publication date
US20100096659A1 (en) 2010-04-22
US7855425B2 (en) 2010-12-21
JPWO2008123020A1 (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
WO2008123020A1 (ja) 半導体装置及びその製造方法
JP5295783B2 (ja) 半導体装置
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
JP4996463B2 (ja) 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
US8598617B2 (en) Methods of fabricating light emitting diode packages
US9130137B2 (en) Light emitting element and light emitting module thereof
US5886401A (en) Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
JP5208414B2 (ja) Ｌｅｄパワー・パッケージ
TWI377706B (en) Mount for semiconductor light emitting device
US20100001305A1 (en) Semiconductor devices and fabrication methods thereof
US8535961B1 (en) Light emitting diode (LED) package and method
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
JP2014195064A (ja) 発光装置およびその製造方法
US7847299B2 (en) Semiconductor device and method of manufacturing the same
JP4958273B2 (ja) 発光装置及びその製造方法
KR102550004B1 (ko) 발광 소자
JP5010203B2 (ja) 発光装置
TWI681529B (zh) 樹脂密封型半導體裝置及其製造方法
US10699991B2 (en) Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same
US11133443B2 (en) Light emitting device package and method of manufacturing light emitting device package
TWI482321B (zh) 具有傾斜結構之發光二極體封裝之方法
JP5351620B2 (ja) 発光装置
CN117832209A (zh) 发光模组及显示装置
TWI542031B (zh) 光學封裝及其製造方法
JP2016143783A (ja) 電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08710816

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009508943

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12527990

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08710816

Country of ref document: EP

Kind code of ref document: A1