WO2008075660A1 - 画像信号処理装置 - Google Patents

画像信号処理装置 Download PDF

Info

Publication number
WO2008075660A1
WO2008075660A1 PCT/JP2007/074262 JP2007074262W WO2008075660A1 WO 2008075660 A1 WO2008075660 A1 WO 2008075660A1 JP 2007074262 W JP2007074262 W JP 2007074262W WO 2008075660 A1 WO2008075660 A1 WO 2008075660A1
Authority
WO
WIPO (PCT)
Prior art keywords
image signal
color
dither
image
circuit
Prior art date
Application number
PCT/JP2007/074262
Other languages
English (en)
French (fr)
Inventor
Tetsujiro Kondo
Tomohiro Yasuoka
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007043160A external-priority patent/JP2008209427A/ja
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to BRPI0720838-3A priority Critical patent/BRPI0720838A2/pt
Priority to US12/517,203 priority patent/US8451288B2/en
Priority to EP07850750A priority patent/EP2099013A4/en
Priority to AU2007335489A priority patent/AU2007335489B2/en
Priority to CN2007800468236A priority patent/CN101563717B/zh
Publication of WO2008075660A1 publication Critical patent/WO2008075660A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/002—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4314—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for fitting data in a restricted space on the screen, e.g. EPG data in a rectangular grid
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440281—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/08—Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G09G3/2062—Display of intermediate tones using error diffusion using error diffusion in time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0145—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes the interpolation being class adaptive, i.e. it uses the information of class which is determined for a pixel based upon certain characteristics of the neighbouring pixels

Definitions

  • the present invention relates to an image signal processing device, and in particular, for example, a CRT (Cathode Ray Tube),
  • the present invention relates to an image signal processing apparatus capable of reproducing the appearance of (PDP (Plasma Display Panel)) by signal processing.
  • PDP Physical Display Panel
  • a stripe rib structure or the like is employed (e.g., see Non-Patent Document 1), each pixel portion which emits R (Red), G (Gr ee n), B (Blue) Are arranged in stripes.
  • Non-Patent Literature 1 Masayuki Kawamura, “Well-powered Plasma TV”, Denpa Shimbun
  • the image quality displayed on P did not necessarily match the image quality.
  • the present invention has been made in view of such a situation, and it is possible to reproduce the appearance of the PDP by signal processing on a display other than the PDP, for example, an LCD or the like. It is to make.
  • One aspect of the present invention is that when an image signal is displayed on a display device other than a PDP (Plasma Display Panel), the image signal is processed so that the image is displayed on the PDP display device.
  • an image signal processing apparatus for, RGB (Red, Gr ee n , Bule) lit in the order of? /, Color deviation adding means for reproducing the color deviation caused by the moving image, spatial dither adding means for reproducing the dither pattern applied in the spatial direction, and time dither adding means for reproducing the dither pattern applied in the temporal direction.
  • An image signal processing apparatus comprising at least one of an inter-pixel pitch reproduction unit that reproduces a blank space between pixel pitches and a stripe arrangement reproduction unit that reproduces a stripe arrangement.
  • the lighting is performed in the order of RGB! /, And reproduction of the color shift caused by the moving image caused by the movement is applied to the spatial direction. At least one of reproducing a dither pattern, reproducing a dither pattern applied in the time direction, reproducing a blank between pixel pitches, or reproducing a stripe arrangement is performed.
  • FIG. 1 is a block diagram showing a configuration example of an embodiment of an image signal processing apparatus to which the present invention is applied.
  • FIG. 2 is a diagram illustrating a stripe arrangement reproduction process.
  • FIG. 3 is a block diagram illustrating a configuration example of an image processing unit 1 that performs a stripe arrangement reproduction process.
  • FIG. 4 is a flowchart for explaining stripe arrangement reproduction processing.
  • FIG. 5 is a diagram for explaining a color shift that occurs in an image displayed on a PDP.
  • FIG. 6 is a diagram illustrating coefficients that are multiplied with an image signal in color shift addition processing.
  • FIG. 7 is a block diagram illustrating a configuration example of an image processing unit 1 that performs color misregistration addition processing.
  • FIG. 8 is a flowchart illustrating color misregistration addition processing.
  • FIG. 9 is a diagram illustrating inter-pixel pitch reproduction processing.
  • FIG. 10 is a diagram illustrating a configuration example of an image processing unit 1 that performs inter-pixel pitch reproduction processing.
  • FIG. 11 is a flowchart illustrating inter-pixel pitch reproduction processing.
  • FIG. 12 is a diagram for explaining spatial dither addition processing.
  • FIG. 13 is a block diagram illustrating a configuration example of an image processing unit 1 that performs spatial dither addition processing.
  • FIG. 14 is a diagram showing a look-up table stored in a spatial dither pattern ROM 43.
  • FIG. 15 is a flowchart illustrating spatial dither addition processing.
  • FIG. 16 is a block diagram illustrating a configuration example of an image processing unit 1 that performs time dither addition processing.
  • FIG. 17 is a flowchart illustrating time dither addition processing.
  • FIG. 18 is a block diagram illustrating a configuration example of the image processing unit 1 that performs all of color misregistration addition processing, spatial dither addition processing, time dither addition processing, inter-pixel pitch reproduction processing, and stripe arrangement reproduction processing.
  • FIG. 19 is a flowchart for explaining processing of the image processing unit 1.
  • FIG. 20 is a block diagram illustrating a configuration example of an embodiment of a computer to which the present invention has been applied.
  • FIG. 1 shows a configuration example of an embodiment of an image signal processing device to which the present invention is applied.
  • the image signal processing apparatus includes an image processing unit 1 and a monitor 2, and displays an image signal on a monitor 2, which is a display device of a display method other than PDP.
  • the image signal supplied to the image processing unit 1 is processed and displayed on the monitor 2 so that the image displayed on the display device can be seen.
  • the image processing unit 1 subjects the image signal supplied thereto, RGB (Red, Gr ee n , Bule) color to reproduce the color shift by moving caused to lit in the order of Displacement addition processing, spatial dither addition processing that reproduces the dither pattern applied in the spatial direction, temporal dither addition processing that reproduces the dither pattern applied in the temporal direction, inter-pixel pitch reproduction processing that reproduces the space between pixel pitches, or Then, apply at least one of the stripe arrangement reproduction processing to reproduce the stripe arrangement and supply it to the monitor 2.
  • RGB Red, Gr ee n , Bule
  • the monitor 2 is a display device other than the PDP, that is, a display device such as an LCD or a CRT, and displays an image in accordance with an image signal supplied from the image processing unit 1.
  • the monitor 2 displays an image in accordance with the image signal from the image processing unit 1, so that the monitor 2 displays an image that would be displayed if it was displayed on the PDP display device.
  • the image processing unit 1 at least one of color shift addition processing, spatial dither addition processing, time dither addition processing, inter-pixel pitch reproduction processing, or stripe arrangement reproduction processing is performed. .
  • FIG. 2 is a diagram for explaining the stripe arrangement reproduction process.
  • the pixel is not the same size as 3 such as 2 pixels, the same reproduction can be achieved by displaying an apparently mixed color. [0023] Thereby, the appearance of stripes peculiar to the PDP can be realized even with a liquid crystal monitor or the like.
  • the RGB widths may not be evenly spaced, and the reproducibility can be further improved by changing the RGB widths accordingly.
  • FIG. 3 shows a configuration example of the image processing unit 1 that performs the stripe arrangement reproduction process.
  • the enlargement striping circuit 11 multiplies the image signal supplied to the image processing unit 1 by N, that is, for example, triples and decomposes the image signal into a stripe arrangement, Output.
  • the resize resample circuit 12 resamples and outputs the image signal output from the enlarged stripe forming circuit 11 in accordance with the output image size (the size of the image displayed on the monitor 2).
  • the image signal output from the resizing / resample circuit 12 is supplied to the monitor 2 and displayed.
  • FIG. 4 is a flow chart for explaining the stripe arrangement reproduction process performed in the image processing unit 1 of FIG.
  • step S11 the enlargement striping circuit 11 enlarges one pixel of the image signal to 3 times, transforms it into a shape in which RGB are arranged side by side, and supplies it to the resizing / re-sampling circuit 12. Proceed to step S12.
  • step S12 the resizing / re-sampling circuit 12 performs a process of resizing and resampling the image signal from the enlarged stripe forming circuit 11 in accordance with the output image size, and the process proceeds to step S13.
  • step S 13 the resizing / resample circuit 12 outputs the image signal obtained by the processing in step S 12 to the monitor 2.
  • color misregistration addition processing color misregistration addition processing, spatial dither addition processing, temporal dither addition processing, inter-pixel pitch reproduction processing, or stripe arrangement reproduction processing performed in the image processing unit 1 ( A process for reproducing color misregistration using a moving image will be described.
  • FIG. 5 is a diagram for explaining a color shift that occurs in an image displayed on the PDP.
  • the object boundary is detected from the image by edge detection or the like. Especially for white objects.
  • the amount of color misregistration is determined by the light emission characteristics of the PDP to be matched with the amount of movement.
  • the horizontal pixel value can be generated by reducing the subtraction of the blue component so as to cause a color shift corresponding to the movement amount width.
  • FIG. 6 is a graph showing an example of a PDP whose characteristic is that blue is extinguished earlier than green by l / 3fr in order to add a color shift that occurs in the case of an object moving force 3 ⁇ 4 pixel in the image. This represents the coefficient by which the pixel value is multiplied.
  • FIG. 7 shows a configuration example of the image processing unit 1 that performs color misregistration addition processing.
  • the current frame memory 21 stores the image signal supplied to the image processing unit 1, and supplies the image signal to the previous frame memory 22, the edge cutout circuit 23, and the motion detection circuit 24 as the image signal of the current frame. .
  • the previous frame memory 22 stores the image signal of the current frame supplied from the current frame memory 21, delays it by a time corresponding to one frame, and supplies it to the motion detection circuit 24. Therefore, when an image signal of the current frame is supplied from the current frame memory 21 to the motion detection circuit 24, one frame of the current frame is supplied from the previous frame memory 22 to the motion detection circuit 24. The image signal of the previous previous frame is supplied.
  • the edge cutout circuit 23 detects the edge portion of the image signal of the current frame from the current frame memory 21, and determines the edge position of the edge portion by using the motion detection circuit 24 and the color coefficient multiplication circuit 25. To supply. Further, the edge cutout circuit 23 also supplies the current frame image signal from the current frame memory 21 to the color coefficient multiplication circuit 25.
  • the motion detection circuit 24 calculates the amount of motion between frames at the designated position from the edge part cut-out circuit 23 and outputs it to the color coefficient multiplication circuit 25.
  • the motion detection circuit 24 calculates the motion amount of the edge portion at the edge position from the edge portion cutout circuit 23 based on the current frame image signal from the current frame memory 21 and the image signal from the previous frame memory 22. And is supplied to the color coefficient multiplication circuit 25.
  • the color coefficient multiplication circuit 25 generates a coefficient for adding a color shift corresponding to the amount of movement at the designated position in accordance with the designated (PDP) emission characteristic, and multiplies the image to output it.
  • the color coefficient multiplication circuit 25 is supplied with a light emission characteristic parameter representing the light emission characteristic (display characteristic) of the PDP.
  • the color coefficient multiplication circuit 25 includes the light emission characteristic represented by the light emission characteristic parameter, the position (pixel position) from the edge position from the edge cutout circuit 23, and the movement of the edge part from the motion detection circuit 24. A coefficient that causes color misregistration is obtained according to the amount, and an image signal of a color obtained by multiplying the coefficient (the pixel value thereof) from the edge cutout circuit 23 by the coefficient is output. Then, the image signal output from the color coefficient multiplication circuit 25 is supplied to the monitor 2 and displayed.
  • FIG. 8 is a flowchart for explaining the color misregistration adding process performed by the image processing unit 1 in FIG.
  • step S21 the edge cutout circuit 23 detects an edge portion where color misregistration occurs from the image signal of the current frame from the current frame memory 21, and uses the edge position of the edge portion as a motion detection circuit. 24 and the color coefficient multiplication circuit 25 are supplied, and the image signal of the current frame is supplied to the color coefficient multiplication circuit 25, and the process proceeds to step S22.
  • step S 22 the motion detection circuit 24 calculates the motion amount of the edge part at the edge position from the edge part cut-out circuit 23, the current frame image signal from the current frame memory 21, and the previous frame.
  • the image signal of the image memory 22 is detected and supplied to the color coefficient multiplication circuit 25, and the process proceeds to step S23.
  • step S23 the color coefficient multiplication circuit 25 determines the light emission characteristics represented by the light emission characteristic parameters, the amount of movement of the edge portion from the motion detection circuit 24, and the edge portion at the edge position from the edge cutout circuit 23.
  • the coefficient causing the color misregistration is determined according to the position of the image signal, and the image signal of the resulting color is applied to the color (pixel value) of each pixel of the image signal of the current frame from the edge cutout circuit 23. , Output to monitor 2.
  • DRC is described as class classification adaptation processing in, for example, JP-A-2005-236634 and JP-A-2002-223167.
  • FIG. 10 shows a configuration example of the image processing unit 1 that performs inter-pixel pitch reproduction processing.
  • the enlargement processing circuit 31 enlarges the image signal supplied to the image processing unit 1 to the output image size, that is, performs a process of expanding a part of the image according to the enlargement ratio supplied thereto. Then, the enlarged image obtained as a result is output to the inter-pixel luminance reduction circuit 32.
  • the inter-pixel luminance reduction circuit 32 performs a process of reducing the luminance value with respect to the position where the groove between the pixels exists according to the enlargement ratio supplied thereto, that is, there is a blank between pixels.
  • the image signal from the enlargement processing circuit 31 is processed so as to reduce the luminance of the portion to be processed, and the image signal obtained as a result of the processing is output to the monitor 2.
  • FIG. 11 is a flowchart for explaining the inter-pixel pitch reproduction process performed by the image processing unit 1 in FIG. It is a chart.
  • step S31 the enlargement processing circuit 31 enlarges the image to the output image size, supplies the image to the inter-pixel luminance reduction circuit 32, and the processing proceeds to step S32.
  • step S32 the inter-pixel luminance reduction circuit 32 performs a process of reducing the luminance of a certain portion between the assumed pixels on the image from the enlargement processing circuit 31. Then, the process proceeds from step S32 to step S33, and the inter-pixel luminance reduction circuit 32 outputs the image obtained in step S32 to the monitor 2.
  • dither arranged colors in a stitch pattern to increase the gradation in a pseudo manner
  • dither is often used to increase the color gradation.
  • FIG. 13 shows a configuration example of the image processing unit 1 that performs the spatial dither addition processing.
  • the flat portion extraction circuit 41 extracts a flat portion (flat portion) of the image signal supplied to the image processing unit 1 and supplies it to the color comparison circuit 42 together with the image signal.
  • the color comparison circuit 42 determines whether the color of the flat portion from the flat portion extraction circuit 41 is a color where dither can be seen.
  • the color comparison circuit 42 is registered in the lookup table stored in the spatial dither pattern ROM and the color of the flat part extracted by the flat part extraction circuit 41 (RGB values). If the color of the flat part is a color other than the color associated with the spatial dither pattern “none” described later, among the colors registered in the lookup table. The color of the flat portion is determined to be a color where dither can be seen.
  • the color comparison circuit 42 supplies the image signal from the flat portion extraction circuit 41 together with the determination result to the dither addition circuit 44.
  • Spatial dither pattern ROM 43 stores a look-up table!
  • FIG. 14 shows a lookup table stored in the spatial dither pattern ROM 43.
  • the RGB value of each color is associated with a spatial dither pattern, which is a spatial dither pattern that is easy to see when displayed in the color power SPDP represented by that RGB value. ing.
  • the color comparison circuit 42 determines that the color power dither represented by the RGB value associated with the spatial dither pattern “none” is not a visible color, and other colors are not displayed. It is determined that the dither is visible.
  • the spatial dither pattern ROM 43 is an RGB that represents the color of the flat portion from the flat portion extraction circuit 41 that is determined by the color comparison circuit 42 in the stored lookup tape memory.
  • the dither addition circuit 44 adds the spatial dither represented by the spatial dither pattern designated from the spatial dither pattern ROM 43 to the image signal from the color comparison circuit 42.
  • the dither addition circuit 44 receives the determination result that the color of the flat portion is a color from which the dither can be seen from the color comparison circuit 42.
  • a dither represented by the spatial dither pattern supplied from the spatial dither pattern ROM 43 is added to the image signal of the flat portion and output to the monitor 2.
  • FIG. 15 is a flowchart explaining the spatial dither addition processing performed by the image processing unit 1 of FIG.
  • step S41 the flat portion extraction circuit 41 extracts a flat portion that is a portion with little color change in the spatial direction from the image signal, and supplies the flat portion together with the image signal to the color comparison circuit 42. Proceed to step S42.
  • step S42 the color comparison circuit 42 refers to the lookup table stored in the spatial dither pattern ROM 43, and the color of the flat portion from the flat portion extraction circuit 41 is dithered by PDP. Determine if the color is visible.
  • step S42 When it is determined in step S42 that the color of the flat portion from the flat portion extraction circuit 41 is a color that can be seen by the dithering in the PDP, the color comparison circuit 42 determines the result of the determination and the flat portion extraction. In addition to supplying the image signal from the output circuit 41 to the dither addition circuit 44, it corresponds to the RGB value of the color of the flat part that is judged by the color comparison circuit 42 in the spatial dither pattern ROM43 force S and the lookup table. The spatial dither pattern attached! / Is supplied to the dither addition circuit 44, and the process proceeds to step S43.
  • step S43 the dither addition circuit 44 adds a designated pattern, that is, a spatial dither represented by the spatial dither pattern from the spatial dither pattern ROM 43, to the flat portion of the image signal from the color comparison circuit 42. Then, the process proceeds to step S44.
  • step S44 the dither addition circuit 44 outputs the image signal with the dither added to the monitor 2.
  • step S42 determines whether the color of the flat portion from the flat portion extraction circuit 41 is a color in which a dither can be seen by the PDP. If it is determined in step S42 that the color of the flat portion from the flat portion extraction circuit 41 is not a color in which a dither can be seen by the PDP, the color comparison circuit 42 The image signal from the part extraction circuit 41 is supplied to the dither addition circuit 44, and the process proceeds to Step S45.
  • step S45 the dither addition circuit 44 outputs the image signal from the color comparison circuit 42 to the monitor 2 as it is without adding dither.
  • time dither addition among color shift addition processing, spatial dither addition processing, time dither addition processing, inter-pixel pitch reproduction processing, or stripe arrangement reproduction processing performed in the image processing unit 1 is performed. Processing (time direction dither reproduction processing) will be described.
  • dithering is also used in the time direction in order to obtain color gradation. This also increases reproducibility by performing the same process.
  • One frame of the input image is divided into a number that can be output at the response speed of the monitor to be used according to the color and displayed.
  • the dither pattern obtained by integrating the time direction of the PDP to be approximated is output.
  • FIG. 16 shows a configuration example of the image processing unit 1 that performs time dither addition processing.
  • the color comparison circuit 51 calculates the color of each pixel of one frame of the image signal supplied to the image processing unit 1. By comparing with the color (representing RGB value) registered in the lookup table stored in the time dither pattern ROM52, the color of the pixel of the image signal is the color that can see the dither. judge.
  • the color comparison circuit 51 determines that the color is a color where dither can be seen. Then, the color comparison circuit 51 supplies the image signal of one frame to the dither addition circuit 44 together with the determination result.
  • the time dither pattern ROM 52 stores a lookup table.
  • the lookup table stored in the time dither pattern ROM52 shows the color that the dither can be seen when displayed in PDP (an RGB value that represents the dither), and each sub when displaying that color in multiple subframes.
  • a temporal dither pattern which is a pattern of pixel values in a frame, is registered in association with it.
  • the subframe corresponds to a subfield used in PDP display.
  • the above-mentioned plurality of subframes are three subframes, and monitor 2 can display at least three subframes in one frame. It shall have.
  • the time dither pattern ROM 52 stores the time dither pattern stored in the look-up table! /, The time dither pattern associated with the color that is determined to be visible by the color comparison circuit 51, That is, information representing a set of pixel values for each of the three subframes is supplied to the dither addition circuit 53.
  • the dither addition circuit 53 is supplied with one frame of image signal from the color comparison circuit 51 from the time dither pattern ROM 52 for the color determined to be able to see the dither from the color comparison circuit 51.
  • the time dither pattern is added to the image signal of one frame from the color comparison circuit 51 by dividing it into three sub-frames of the pixel values represented by the time dither pattern.
  • adding a time dither pattern to one frame of image signal means that one frame of image signal is divided into a plurality of subframes (in this case, three subframes) of pixel values represented by the time dither pattern for each pixel. Frame).
  • One of the three subframe image signals obtained by adding the time dither pattern in the dither addition circuit 53 is output to the output memory 54, and the other image signal is The remaining one image signal is supplied to the output memory 55 to the output memory 56, respectively.
  • the output memories 54 to 56 each store the image signal of the subframe supplied from the dither addition circuit 53, and supply it to the monitor 2 at the timing to display the subframe.
  • the subframes are displayed in a cycle in which three subframes can be displayed in one frame, such as a cycle of 1/3 of the frame cycle.
  • the memory for storing the image signal of the sub-frame is provided with three output memories 54 to 56 as the memory for storing the image signal of the sub-frame.
  • the same number of subframes obtained by adding the time dither pattern is required.
  • the number of subframes obtained by adding the time dither pattern in the dither addition circuit 53 is the maximum number of frames that can be displayed in one frame on the monitor 2 (monitor 2 response If it is equal to (speed), a number of memories equal to that number is required as a memory for storing subframe image signals.
  • FIG. 17 is a flowchart explaining the time dither addition processing performed by the image processing unit 1 in FIG.
  • the color comparison circuit 51 refers to the look-up table stored in the time dither pattern ROM 52, and determines whether the color power of each pixel of the image signal of one frame supplied to the image processing unit 1 is a color at which the dither can be seen.
  • the image signal of one frame is supplied to the dither addition circuit 53 together with the determination result for each pixel.
  • time dither pattern ROM 52 the time dither pattern associated with the color determined to be visible by the color comparison circuit 51 in the lookup table is sent to the dither addition circuit 53 for each pixel. Supply.
  • the dither addition circuit 53 outputs the one-frame image signal from the color comparison circuit 51 to the image signal for which the dither from the color comparison circuit 51 is determined to be visible in step S51. The process proceeds to step S52 with the addition of the inter dither pattern.
  • the dither addition circuit 53 divides the pixel value of each pixel of the image signal of one frame from the color comparison circuit 51 into three pixel values represented by the time dither pattern supplied from the time dither pattern ROM 52.
  • the three pixel values are used as the pixel values of the corresponding pixels in the three subframes, thereby dividing one frame of the image signal into three subframes of the image signal.
  • the dither addition circuit 53 outputs one image signal of the image signals of the three subframes to the output memory 54, the other one image signal to the output memory 55, and the remaining one signal.
  • the image signals are supplied and stored in the output memory 56, respectively. For pixels with colors that do not show dither, for example, 1/3 of the pixels can be used as the pixel value of the subframe.
  • step S52 the output memories 54 to 56 output the image signal of the subframe stored in step S51 to the monitor 2 at the timing at which the subframe is to be displayed.
  • FIG. 18 shows a configuration example of the image processing unit 1 that performs all of color misregistration addition processing, spatial dither addition processing, time dither addition processing, inter-pixel pitch reproduction processing, and stripe arrangement reproduction processing. ing.
  • the image processing unit 1 includes image processing units 60, 70, and 80.
  • the image processing unit 60 includes a current frame memory 61, a previous frame memory 62, an edge cutout circuit 63, a motion detection circuit 64, and a color coefficient multiplication circuit 65.
  • the current frame memory 61 through the color coefficient multiplication circuit 65 are configured in the same manner as the current frame memory 21 through the color coefficient multiplication circuit 25 of FIG. 7, and therefore the image processing unit 60 supplies the image processing unit 1 to the image processing unit 1.
  • the image signal to be processed is subjected to the color shift addition process similar to that in the case of FIG.
  • the image processing unit 70 includes a color comparison circuit 71, a time / space dither pattern ROM 72, a dither addition circuit 73, and output memories 74 to 76.
  • the color comparison circuit 71 performs the same processing as the color comparison circuit 42 in FIG. 13 and the color comparison circuit 51 in FIG. 16 for the image signal supplied from the image processing unit 60.
  • the time / space dither pattern ROM 72 is stored in the space dither pattern ROM 43 in FIG.
  • the same lookup table as the lookup table stored in the time dither pattern ROM52 in FIG. 16 is stored, and the spatial dither pattern in FIG. 13 is based on the lookup table.
  • the same processing as that of the ROM 43 and the time dither pattern ROM 52 of FIG. 16 is performed.
  • the dither addition circuit 73 adds a spatial dither represented by the spatial dither pattern to the image signal, and also adds a time dither pattern to the image signal.
  • the image signal is divided into three subframes, which are supplied to output memories 74 to 76, respectively.
  • the output memories 74 to 76 store the subframe image signals from the dither addition circuit 73 in the same manner as the output memories 54 to 56 of FIG.
  • the subframe image signals stored in the output memories 74 to 76 are supplied to the image processing unit 80.
  • the image processing unit 80 includes an enlargement processing circuit 81, a striping circuit 82, and an inter-pixel luminance reduction circuit 83.
  • the enlargement processing circuit 81 performs the same processing as the enlargement processing circuit 31 of FIG. 10 on the image signal from the image processing unit 70 and supplies it to the striping circuit 82.
  • the striping circuit 82 only processes the image signal from the enlargement processing circuit 81 and decomposes it into a stripe arrangement among the processes performed by the enlargement striping circuit 11 in FIG. Supply to circuit 83.
  • the inter-pixel luminance reduction circuit 83 performs the same processing as the inter-pixel luminance reduction circuit 32 in FIG. 10 on the image signal from the striping circuit 82, and obtains the resulting image signal as Output to monitor 2.
  • the image processing unit 80 the same stripe arrangement reproduction process as in FIG. 10 and the inter-pixel pitch reproduction process as in FIG. 13 are performed. [0131] Note that in the image processing unit 80, the stripe arrangement reproduction processing and the inter-pixel pitch reproduction processing are performed for each of the three sub-frame image signals supplied from the image processing unit 70.
  • FIG. 19 is a flowchart for explaining the processing of the image processing unit 1 in FIG.
  • step S61 a process with a time direction is performed. That is, in step S61, a color shift addition process is performed in the image processing unit 60, and the image processing unit 70
  • step S62 the image processing unit 80 performs inter-pixel pitch reproduction processing and stripe arrangement reproduction processing.
  • the image processing unit 1 performs at least one of color shift addition processing, spatial dither addition processing, time dither addition processing, inter-pixel pitch reproduction processing, or stripe arrangement reproduction processing.
  • the appearance of the PDP can be reproduced by signal processing on a display other than the PDP, such as an LCD.
  • the above-described series of processing can be performed by dedicated hardware or can be performed by software.
  • a series of processing is performed by software, it is installed in a general-purpose computer or the like that has the program power that constitutes the software.
  • FIG. 20 shows a configuration example of an embodiment of a computer in which a program for executing the series of processes described above is installed.
  • the program can be recorded in advance on a hard disk 105 or ROM 103 as a recording medium built in the computer.
  • the program may be a flexible disk, CD-ROM (Compact Disc Read
  • a removable recording medium 111 such as a Only Memory), MO (Magneto Optical) disk, DVD (Digital Versatile Disc), magnetic disk, or semiconductor memory.
  • a removable recording medium 111 can be provided as so-called knocking software.
  • the program is installed on the computer from the removable recording medium 111 as described above, and can be transferred wirelessly from the download site to the computer via an artificial satellite for digital satellite broadcasting, or LAN ( (Local Area Network), which is transferred to the computer via a network such as the Internet, and the computer receives the program transferred in this way by the communication unit 108 and installs it in the built-in hard disk 105 Can do.
  • LAN Local Area Network
  • the computer has a CPU (Central Processing Unit) 102 built therein.
  • An input / output interface 110 is connected to the CPU 102 via the bus 101, and the CPU 102 has an input unit 107 configured by a user such as a keyboard, a mouse, and a microphone via the input / output interface 110.
  • a program stored in a ROM (Read Only Memory) 103 is executed accordingly.
  • the CPU 102 is a program stored in the hard disk 105, a program transferred from a satellite or a network, received by the communication unit 108, installed in the hard disk 105, or a removable recording medium installed in the drive 109.
  • a program read from 111 and installed in the hard disk 105 is loaded into a RAM (Random Access Memory) 104 and executed.
  • the CPU 102 performs processing according to the above-described flow chart or processing performed by the configuration of the above-described block diagram.
  • the CPU 102 outputs the processing result as necessary, for example, via the input / output interface 110, from the output unit 106 composed of an LCD (Liquid Crystal Display), a speaker, or the like, or the communication unit
  • the data is transmitted from 108 and further recorded on the hard disk 105.
  • processing steps for describing a program for causing a computer to perform various types of processing need not be performed in time series in the order described in the flowchart. It includes processes that are executed individually (for example, parallel processing or object processing).
  • the program may be processed by one computer or may be distributedly processed by a plurality of computers. Furthermore, the program may be transferred to a remote computer and executed.
  • the embodiments of the present invention are not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

Abstract

　本発明は、PDPに表示される画像の見た目を再現することができる画像信号処理装置に関する。 画像処理部１では、ＰＤＰ以外の表示方式の表示装置で画像信号を表示したときに、ＰＤＰ表示装置で表示された画像に見えるようにする、画像信号の処理として、ＲＧＢの順で点灯しているために生ずる動画による色ズレを再現すること、空間方向に適用するディザパターンを再現すること、時間方向に適用するディザパターンを再現すること、画素ピッチ間の空白を再現すること、又は、ストライプ配列を再現することのうちの少なくともひとつが行われる。本発明は、例えば、PDPで表示された画像に見える画像を、LCDに表示する場合に適用できる。

Description

明 細 書
画像信号処理装置
技術分野
[0001] 本発明は、画像信号処理装置に関し、特に、例えば、 CRT(Cathode Ray Tube)や
(PDP(Plasma Display Panel))の見た目を再現する事を信号処理により可能とする画像 信号処理装置に関する。
背景技術
[0002] PDPでは、例えば、ストライプリブ構造等が採用され (例えば、非特許文献 1を参照） 、各画素は、 R(Red)，G(Green)，B(Blue)を発光する部分がストライプに配列されて構成 される。
[0003] 非特許文献 1：河村正行著、「よくわ力、るプラズマテレビ」、電波新聞社
発明の開示
発明が解決しょうとする課題
[0004] ところで、 PDPに画像がどのように表示される力、を評価する場合に、 CRTや LCDな どのモニタを評価用モニタとして使用すると、 PDPと LCD等とでは、表示特性が異なる ため、 LCDに表示された画像によっては、 PDPに表示される（であろう）画像の見た目 や画質を評価することが困難であった。
[0005] すなわち、評価時に LCDに表示される画像の画質と、実際の PDPでの観賞時に PD
Pに表示される画像の画質とが必ずしも一致してはいな力 た。
[0006] 本発明は、このような状況に鑑みてなされたものであり、 PDP以外の、例えば、 LCD 等のディスプレイで、 PDPの見た目を再現する事を信号処理により可能とすることが できるようにするものである。
課題を解決するための手段
[0007] 本発明の一側面は、 PDP(Plasma Display Panel)以外の表示方式の表示装置で画 像信号を表示したときに、 PDP表示装置で表示された画像に見えるように上記画像 信号を処理する画像信号処理装置であり、 RGB(Red，Green，Bule)の順で点灯して!/、 るために生ずる動画による色ズレを再現する色ズレ付加手段と、空間方向に適用す るディザパターンを再現する空間ディザ付加手段と、時間方向に適用するディザバタ ーンを再現する時間ディザ付加手段と、画素ピッチ間の空白を再現する画素間ピッ チ再現手段と、ストライプ配列を再現するストライプ配列再現手段とのうちの少なくとも ひとつを備える画像信号処理装置である。
[0008] 以上のような一側面の画像信号処理装置にぉレ、ては、 RGBの順で点灯して!/、るた めに生ずる動画による色ズレを再現すること、空間方向に適用するディザパターンを 再現すること、時間方向に適用するディザパターンを再現すること、画素ピッチ間の 空白を再現すること、又は、ストライプ配列を再現することのうちの少なくともひとつが 行われる。
発明の効果
[0009] 本発明の一側面によれば、 PDPに表示される画像の見た目を再現することが可能と なる。
図面の簡単な説明
[0010] [図 1]本発明を適用した画像信号処理装置の一実施の形態の構成例を示すブロック 図である。
[図 2]ストライプ配列再現処理を説明する図である。
[図 3]ストライプ配列再現処理を行う画像処理部 1の構成例を示すブロック図である。
[図 4]ストライプ配列再現処理を説明するフローチャートである。
[図 5]PDPに表示される画像に生じる色ズレを説明する図である。
[図 6]色ズレ付加処理で画像信号と乗算される係数を示す図である。
[図 7]色ズレ付加処理を行う画像処理部 1の構成例を示すブロック図である。
[図 8]色ズレ付加処理を説明するフローチャートである。
[図 9]画素間ピッチ再現処理を説明する図である。
[図 10]画素間ピッチ再現処理を行う画像処理部 1の構成例を示す図である。
[図 11]画素間ピッチ再現処理を説明するフローチャートである。
[図 12]空間ディザ付加処理を説明する図である。
[図 13]空間ディザ付加処理を行う画像処理部 1の構成例を示すブロック図である。 [図 14]空間ディザパターン ROM43が記憶しているルックアップテーブルを示す図で ある。
[図 15]空間ディザ付加処理を説明するフローチャートである。
[図 16]時間ディザ付加処理を行う画像処理部 1の構成例を示すブロック図である。
[図 17]時間ディザ付加処理を説明するフローチャートである。
[図 18]色ズレ付加処理、空間ディザ付加処理、時間ディザ付加処理、画素間ピッチ 再現処理、及びストライプ配列再現処理のすべてを行う画像処理部 1の構成例を示 すブロック図である。
[図 19]画像処理部 1の処理を説明するフローチャートである。
[図 20]本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図で ある。
符号の説明
[0011] 1 画像処理部， 2 モニタ， 1 1 拡大ストライプ化回路， 12 リサイズリサンプ ノレ回路， 21 現フレームメモリ， 22 前フレームメモリ， 23 エッジ部切り出し回 路， 24 動き検出回路， 25 色係数乗算回路， 31 拡大処理回路， 32 画素 間輝度減回路， 41 平坦部抽出回路， 42 色比較回路， 43 空間ディザバタ ーン ROM, 44 ディザ付加回路， 51 色比較回路， 52 時間ディザパターン R OM, 53 ディザ付加回路， 54ないし 56 出力メモリ， 60 画像処理部， 61 現フレームメモリ， 62 前フレームメモリ， 63 エッジ部切り出し回路， 64 動き 検出回路， 65 色係数乗算回路， 70 画像処理部， 71 色比較回路， 72 時 間/空間ディザパターン ROM, 73 ディザ付加回路， 74ないし 76 出力メモリ， 80 画像処理部， 81 拡大処理回路， 82 ストライプ化回路， 83 画素間輝度 減回路， 101 ノ ス， 102 CPU, 103 ROM, 104 RAM, 105 ハードディ スク， 106 出力部， 107 入力部， 108 通信部， 109 ドライブ， 1 10 入 出力インタフェース， 1 1 1 リムーバブル記録媒体
発明を実施するための最良の形態
[0012] 以下、図面を参照して、本発明の実施の形態について説明する。
[0013] 図 1は、本発明を適用した画像信号処理装置の一実施の形態の構成例を示してい [0014] 図 1において、画像信号処理装置は、画像処理部 1と、モニタ 2とから構成され、 PD P以外の表示方式の表示装置であるモニタ 2で画像信号を表示したときに、 PDP表 示装置で表示された画像に見えるように、画像処理部 1に供給される画像信号を処 理して、モニタ 2に表示させる。
[0015] すなわち、画像処理部 1は、そこに供給される画像信号に対して、 RGB(Red，Green ，Bule)の順で点灯しているために生ずる動画による色ズレを再現する色ズレ付加処 理、空間方向に適用するディザパターンを再現する空間ディザ付加処理、時間方向 に適用するディザパターンを再現する時間ディザ付加処理、画素ピッチ間の空白を 再現する画素間ピッチ再現処理、又は、ストライプ配列を再現するストライプ配列再 現処理のうちの少なくともひとつを施し、モニタ 2に供給する。
[0016] モニタ 2は、 PDP以外の表示方式の表示装置、すなわち、例えば、 LCDや CRTの 表示装置であり、画像処理部 1から供給される画像信号に応じて、画像を表示する。 モニタ 2が、画像処理部 1からの画像信号に応じて、画像を表示することにより、モニ タ 2では、 PDP表示装置で表示されたならば表示されるであろう画像が表示される。
[0017] 上述したように、画像処理部 1では、色ズレ付加処理、空間ディザ付加処理、時間 ディザ付加処理、画素間ピッチ再現処理、又はストライプ配列再現処理のうちの少な くともひとつが行われる。
[0018] まず、画像処理部 1で行われる、色ズレ付加処理、空間ディザ付加処理、時間ディ ザ付加処理、画素間ピッチ再現処理、又はストライプ配列再現処理のうちの、ストライ プ配列再現処理につ V、て説明する。
[0019] 図 2は、ストライプ配列再現処理を説明する図である。
[0020] ストライプ配列再現処理では、 PDP特有のストライプ配列を再現する。 PDPの 1画素 の表示に出力モニタでは 2画素以上を使用する。
[0021] ストライプ配列再現処理では、画素値を RGBに分解し、それぞれ縦に並べて表示を する。
[0022] 2画素など 3の等倍でない場合、見かけ上混ざった色を表示する事で同様の再現が 可能となる。 [0023] これにより、 PDP特有のストライプの見た目が液晶モニタなどでも可能となる。
[0024] また対象となるパネルによっては RGBの幅が等間隔でないものもあり、それに合わ せて RGBの幅を変えることで、より再現度が高まる。
[0025] 図 3は、ストライプ配列再現処理を行う画像処理部 1の構成例を示している。
[0026] 拡大ストライプ化回路 11は、画像処理部 1に供給される画像信号を N倍化し、すな わち、例えば、 3倍化し、ストライプ配列に分解して、ストライプ化された画像信号を出 力する。
[0027] リサイズリサンプル回路 12は、拡大ストライプ化回路 11が出力する画像信号を、出 力画像サイズ (モニタ 2が表示する画像のサイズ）に合わせて、リサンプルを行い出力 する。
[0028] なお、リサイズリサンプル回路 12が出力する画像信号が、モニタ 2に供給されて表 示される。
[0029] 図 4は、図 3の画像処理部 1で行われるストライプ配列再現処理を説明するフローチ ヤートでめる。
[0030] ステップ S11において、拡大ストライプ化回路 11は、画像信号の 1画素を 3倍に拡 大し、横に RGBを並べた形状に変形し、リサイズリサンプル回路 12に供給して、処理 は、ステップ S 12に進む。
[0031] ステップ S12では、リサイズリサンプル回路 12が、拡大ストライプ化回路 11からの画 像信号を、出力画像サイズに合わせてリサイズし、再サンプリングする処理を行って、 処理は、ステップ S13に進む。ステップ S 13では、リサイズリサンプル回路 12が、ステ ップ S 12の処理で得られた画像信号を、モニタ 2に出力する。
[0032] 次に、画像処理部 1で行われる、色ズレ付加処理、空間ディザ付加処理、時間ディ ザ付加処理、画素間ピッチ再現処理、又はストライプ配列再現処理のうちの、色ズレ 付加処理 (動画による色ズレ再現を行う処理）について説明する。
[0033] 図 5は、 PDPに表示される画像に生じる色ズレを説明する図である。
[0034] PDPにおいて、 RGBの点灯時間の違いによって、白色物体が横に移動する場合に 特に顕著であるが、その物体を人間が目で追って見ると仮定すると、色がずれて見え るという特性がある。 [0035] 色ズレ付加処理では、これを液晶パネルなどのモニタ 2でも再現する。以下の手順 により再現をする。
[0036] 1.物体境界検出
[0037] 画像より、エッジ検出などにより物体境界を検出する。特に白色物体などを対象と する。
[0038] 2.動き量抽出
[0039] 上記 1での手順で求めた物体において、次フレームとの動き量を求める。手法はブ [0040] 3.色ズレの付加
[0041] 再現対象とする PDPの RGB発光特性と、物体の動き量に応じて最適な色ズレを付 加してゆく。
[0042] 色ズレの付加量は、移動量と合わせようとする PDPの発光特性によって決定される
[0043] 例えば青 (B)の点灯が緑 (G)よりも l/3frの時間だけ早く消灯する特性の場合 (frはフ レーム周期）、エッジ際の画素値は、青色成分を 2/3とする。
[0044] 同様にその横の画素値は、移動量幅分の色ズレを起こすように青成分の減算を減 らすことで生成が可能となる。
[0045] 図 6は、青が緑よりも l/3frの時間だけ早く消灯する特性の PDPにおいて、画像に映 つている物体の移動量力 ¾画素の場合に生じる色ズレを付加するために、元の画素 値に掛ける係数を表す。
[0046] 図 7は、色ズレ付加処理を行う画像処理部 1の構成例を示している。
[0047] 現フレームメモリ 21は、画像処理部 1に供給される画像信号を記憶し、現フレーム の画像信号として、前フレームメモリ 22、エッジ部切り出し回路 23、及び動き検出回 路 24に供給する。
[0048] 前フレームメモリ 22は、現フレームメモリ 21から供給される現フレームの画像信号を 記憶し、 1フレーム分の時間だけ遅延して、動き検出回路 24に供給する。したがって 、現フレームメモリ 21から動き検出回路 24に対して、現フレームの画像信号が供給さ れるとき、前フレームメモリ 22から動き検出回路 24に対して、現フレームの 1フレーム 前の前フレームの画像信号が供給される。
[0049] エッジ部切り出し回路 23は、現フレームメモリ 21からの現フレームの画像信号のェ ッジ部分を検出し、そのエッジ部のエッジ位置を、動き検出回路 24、及び色係数乗 算回路 25に供給する。さらに、エッジ部切り出し回路 23は、現フレームメモリ 21から の現フレームの画像信号も、色係数乗算回路 25に供給する。
[0050] 動き検出回路 24は、エッジ部切り出し回路 23からの指定位置のフレーム間の動き 量を算出し、色係数乗算回路 25に出力する。
[0051] すなわち、動き検出回路 24は、エッジ部切り出し回路 23からのエッジ位置のエッジ 部の動き量を、現フレームメモリ 21からの現フレームの画像信号と、前フレームメモリ 22からの画像信号とを用いて検出し、色係数乗算回路 25に供給する。
[0052] 色係数乗算回路 25は、指定された (PDPの）発光特性にあわせ、指定位置の動き 量に応じた色ズレを付加する係数を生成し、画像に乗算して出力する。
[0053] すなわち、色係数乗算回路 25には、 PDPの発光特性 (表示特性）を表す発光特性 ノ ラメータが供給されるようになっている。
[0054] 色係数乗算回路 25は、発光特性パラメータが表す発光特性、エッジ部切り出し回 路 23からのエッジ位置からの位置（画素の位置）、及び、動き検出回路 24からのエツ ジ部の動き量に応じて、色ズレを生じさせる係数を求め、その係数を、エッジ部切り出 し回路 23からの画像信号（の画素値）に乗算して得られる色の画像信号を出力する 。そして、色係数乗算回路 25が出力する画像信号が、モニタ 2に供給されて表示さ れる。
[0055] 図 8は、図 7の画像処理部 1で行われる色ズレ付加処理を説明するフローチャート である。
[0056] ステップ S21において、エッジ部切り出し回路 23は、現フレームメモリ 21からの現フ レームの画像信号から、色ズレの起こるエッジ部を検出し、そのエッジ部のエッジ位 置を、動き検出回路 24と色係数乗算回路 25に供給するとともに、現フレームの画像 信号を、色係数乗算回路 25に供給して、処理は、ステップ S22に進む。
[0057] ステップ S22では、動き検出回路 24が、エッジ部切り出し回路 23からのエッジ位置 のエッジ部の動き量を、現フレームメモリ 21からの現フレームの画像信号と、前フレ ームメモリ 22の画像信号とを用いて検出し、色係数乗算回路 25に供給して、処理は 、ステップ S23に進む。
[0058] ステップ S23では、色係数乗算回路 25が、発光特性パラメータが表す発光特性、 動き検出回路 24からのエッジ部の動き量、及び、エッジ部切り出し回路 23からのエツ ジ位置のエッジ部からの位置に応じて、色ズレを生じさせる係数を求め、エッジ部切 り出し回路 23からの現フレームの画像信号の各画素の色（画素値）にかけて、その結 果得られる色の画像信号を、モニタ 2に出力する。
[0059] 次に、画像処理部 1で行われる、色ズレ付加処理、空間ディザ付加処理、時間ディ ザ付加処理、画素間ピッチ再現処理、又はストライプ配列再現処理のうちの、画素間 ピッチ再現処理（同一サイズ再現時の画素ピッチ再現の処理）について説明する。
[0060] 対象となる PDPのサイズも再現することを狙う場合、 DRC(Digital Reality Creation)等 の電子ズーム機能でサイズは同等のものを得ることが出来る力 画素ピッチ間の空白 も再現することでより見た目を合わせることが可能となる。
[0061] ここで、 DRCについては、例えば、特開 2005-236634号公報ゃ特開 2002-223167号 公報等に、クラス分類適応処理として記載されている。
[0062] 例えば、合わせようとする PDPのサイズが 2倍であるとする。この場合、 2倍電子ズー ムを用いる事で同サイズに見せることが出来る力 S、大画面 PDP特有の画素間の溝の 視覚的効果も付加する事でより再現性が高まる。
[0063] 2倍の場合、図 9に示すような効果を付加すればよい。
[0064] 図 10は、画素間ピッチ再現処理を行う画像処理部 1の構成例を示している。
[0065] 拡大処理回路 31は、画像処理部 1に供給される画像信号を出力画像サイズに拡 大し、すなわち、画像の一部を、そこに供給される拡大率に応じて拡大する処理をし て、その結果得られる拡大画像を、画素間輝度減回路 32に出力する。
[0066] 画素間輝度減回路 32は、そこに供給される拡大率に応じて、画素間の溝の存在す る位置に対して輝度値を下げる処理をし、すなわち、画素間の空白が存在する部分 の輝度を下げるように、拡大処理回路 31からの画像信号を処理し、その処理の結果 得られる画像信号を、モニタ 2に出力する。
[0067] 図 11は、図 10の画像処理部 1で行われる画素間ピッチ再現処理を説明するフロー チャートである。
[0068] ステップ S31において、拡大処理回路 31は、出力画像サイズに画像を拡大し、画 素間輝度減回路 32に供給して、処理は、ステップ S32に進む。ステップ S32では、 画素間輝度減回路 32は、拡大処理回路 31からの画像に対して、想定画素間のある 部分の輝度を下げる処理をする。そして、処理は、ステップ S32からステップ S33に 進み、画素間輝度減回路 32は、ステップ S32で得られた画像を、モニタ 2に出力す
[0069] 次に、画像処理部 1で行われる、色ズレ付加処理、空間ディザ付加処理、時間ディ ザ付加処理、画素間ピッチ再現処理、又はストライプ配列再現処理のうちの、空間デ ィザ付加処理 (空間ディザパターン再現の処理）について説明する。
[0070] PDPパネルにおいては、色階調を稼ぐためにディザ (編み目状に色を配置し擬似 的に階調を増やす)を用いることが多レ、。
[0071] このディザパターンを再現する事でより見た目を合わせることが可能となる。
[0072] 対象となる PDPパネルによって、ディザが見える色というものが存在する。画面内の 色変化の少ない部分において、もしそのディザの見える色にマッチするものであれば 、図 12に示すように、ディザを付加する処理を行うことで再現することが可能となる。
[0073] 図 13は、空間ディザ付加処理を行う画像処理部 1の構成例を示している。
[0074] 平坦部抽出回路 41は、画像処理部 1に供給される画像信号の平坦な部分（平坦 部）を抽出し、画像信号とともに、色比較回路 42に供給する。
[0075] 色比較回路 42は、平坦部抽出回路 41からの平坦部の色は、ディザが見える色か どうかを判定する。
[0076] すなわち、色比較回路 42は、平坦部抽出回路 41で抽出された平坦部の色と、空 間ディザパターン ROMに記憶されたルックアップテーブルに登録されて!/、る（RGBの 値が表す）色と比較し、平坦部の色が、ルックアップテーブルに登録されている色のう ちの、後述する空間ディザパターン「なし」に対応付けられている色以外の色である 場合には、平坦部の色は、ディザが見える色であると判定する。そして、色比較回路 42は、その判定結果とともに、平坦部抽出回路 41からの画像信号を、ディザ付加回 路 44に供給する。 [0077] 空間ディザパターン ROM43はルックアップテーブルを記憶して!/、る。
[0078] ここで、図 14は、空間ディザパターン ROM43が記憶しているルックアップテーブル を示している。
[0079] ルックアップテーブルでは、各色の RGBの値と、その RGBの値で表される色力 SPDP に表示されたときに見えやすい空間的なディザのパターンである空間ディザパターン とが対応付けられている。
[0080] なお、ルックアップテーブルにおいて、ディザが見えない色の RGBの値については
、空間ディザパターンとして、「なし」（ディザが見えない旨）が登録されている。
[0081] また、色比較回路 42 (図 13)では、空間ディザパターン「なし」と対応付けられてい る RGBの値で表される色力 ディザが見える色でないと判定され、それ以外の色が、 ディザが見える色であると判定される。
[0082] 図 13に戻り、空間ディザパターン ROM43は、その記憶しているルックアップテープ ノレにおいて、色比較回路 42が判定の対象とした、平坦部抽出回路 41からの平坦部 の色を表す RGBの値に対応付けられている空間ディザパターンを、ディザ付加回路
44に供給する。
[0083] ディザ付加回路 44は、空間ディザパターン ROM43から指定された空間ディザバタ ーンが表す空間的なディザを、色比較回路 42からの画像信号に付加する。
[0084] すなわち、ディザ付加回路 44は、色比較回路 42から、平坦部の色はディザが見え る色である旨の判定結果が供給された場合に、色比較回路 42からの画像信号の、 その平坦部の画像信号に、空間ディザパターン ROM43から供給される空間ディザパ ターンが表すディザを付加して、モニタ 2に出力する。
[0085] 図 15は、図 13の画像処理部 1が行う空間ディザ付加処理を説明するフローチヤ一 トでめる。
[0086] ステップ S41において、平坦部抽出回路 41は、画像信号から、空間方向で色変化 の少ない部分である平坦部を抽出し、画像信号とともに、色比較回路 42に供給して 、処理は、ステップ S42に進む。
[0087] ステップ S42では、色比較回路 42が、空間ディザパターン ROM43に記憶されたル ックアップテーブルを参照し、平坦部抽出回路 41からの平坦部の色が PDPでディザ の見える色かどうかを判定する。
[0088] ステップ S42において、平坦部抽出回路 41からの平坦部の色が PDPでディザの見 える色であると判定された場合、色比較回路 42は、その旨の判定結果と、平坦部抽 出回路 41からの画像信号を、ディザ付加回路 44に供給するとともに、空間ディザパ ターン ROM43力 S、ルックアップテーブルにおいて、色比較回路 42の判定の対象に なった平坦部の色の RGB値と対応付けられて!/、る空間ディザパターンを、ディザ付加 回路 44に供給して、処理は、ステップ S43に進む。
[0089] ステップ S43では、ディザ付加回路 44は、色比較回路 42からの画像信号の平坦部 に対して、指定パターン、すなわち、空間ディザパターン ROM43からの空間ディザパ ターンが表す空間的なディザを付加して、処理は、ステップ S44に進む。ステップ S4 4では、ディザ付加回路 44は、ディザが付加された画像信号を、モニタ 2に出力する
[0090] 一方、ステップ S42において、平坦部抽出回路 41からの平坦部の色が PDPでディ ザの見える色でないと判定された場合、色比較回路 42は、その旨の判定結果と、平 坦部抽出回路 41からの画像信号を、ディザ付加回路 44に供給して、処理は、ステツ プ S45に進む。
[0091] ステップ S45では、ディザ付加回路 44は、色比較回路 42からの画像信号を、ディ ザを付加せずに、そのまま、モニタ 2に出力する。
[0092] 次に、画像処理部 1で行われる、色ズレ付加処理、空間ディザ付加処理、時間ディ ザ付加処理、画素間ピッチ再現処理、又はストライプ配列再現処理のうちの、時間デ ィザ付加処理（時間方向ディザ再現の処理）について説明する。
[0093] PDPパネルにおいては、色階調を稼ぐために時間方向にもディザを用いている。こ れも同様の処理をすることで再現性が高まる。
[0094] 入力画像 1フレームを、色に応じて使用するモニタの応答速度で出力可能な枚数 に分割し表示する。分割の仕方は近づけようとする PDPの時間方向を積分して得ら れるディザパターンを出力する。
[0095] 図 16は、時間ディザ付加処理を行う画像処理部 1の構成例を示している。
[0096] 色比較回路 51は、画像処理部 1に供給される 1フレームの画像信号の各画素の色 と、時間ディザパターン ROM52に記憶されたルックアップテーブルに登録されて!/、る 色（を表す RGBの値）と比較することにより、画像信号の画素の色は、ディザが見える 色かどうかを判定する。
[0097] そして、色比較回路 51は、画像信号の色が、ルックアップテーブルに登録されてい る色である場合には、その色は、ディザが見える色であると判定する。そして、色比較 回路 51は、その判定結果とともに、 1フレームの画像信号を、ディザ付加回路 44に 供給する。
[0098] 時間ディザパターン ROM52は、ルックアップテーブルを記憶している。時間ディザ パターン ROM52が記憶しているルックアップテーブルには、 PDPで表示されたときに ディザが見える色（を表す RGBの値）と、その色を、複数のサブフレームで表示すると きの各サブフレームの画素値のパターンである時間ディザパターンとが対応付けられ て登録されている。
[0099] ここで、サブフレームとは、 PDPの表示で使用されるサブフィールドに相当する。
[0100] また、ここでは、上述の複数のサブフレームとは、例えば、 3枚のサブフレームとし、 モニタ 2は、少なくとも、 1フレームの間に、 3枚のサブフレームを表示することができる 性能を有することとする。
[0101] 時間ディザパターン ROM52は、その記憶して!/、るルックアップテーブルにお!/、て、 色比較回路 51でディザが見えると判定された色に対応付けられている時間ディザパ ターン、すなわち、 3枚のサブフレームそれぞれの画素値のセットを表す情報を、ディ ザ付加回路 53に供給する。
[0102] ディザ付加回路 53は、色比較回路 51からのディザが見える旨の判定がされた色に ついて、色比較回路 51からの 1フレームの画像信号を、時間ディザパターン ROM52 力、ら供給される時間ディザパターンが表す画素値の 3枚のサブフレームに分割（時分 割）することにより、色比較回路 51からの 1フレームの画像信号に時間ディザパター ンを付加する。
[0103] すなわち、 1フレームの画像信号に時間ディザパターンを付加するとは、 1フレーム の画像信号を、画素ごとに、時間ディザパターンが表す画素値の複数のサブフレー ム（ここでは、 3枚のサブフレーム）に分割することを意味する。 [0104] ディザ付加回路 53で時間ディザパターンの付加が行われることにより得られる 3枚 のサブフレームの画像信号のうちの 1つの画像信号は、出力メモリ 54に、他の 1つの 画像信号は、出力メモリ 55に、残りの 1つの画像信号は、出力メモリ 56に、それぞれ 供給される。
[0105] 出力メモリ 54ないし 56は、それぞれ、ディザ付加回路 53から供給されるサブフレー ムの画像信号を記憶し、そのサブフレームを表示すべきタイミングで、モニタ 2に供給 する。
[0106] なお、モニタ 2では、サブフレームが、フレーム周期の 1/3の周期等の、 1フレームの 間に 3枚のサブフレームを表示することができる周期で表示される。
[0107] ここで、図 16では、サブフレームの画像信号を記憶するメモリとして、 3つの出カメ モリ 54ないし 56が設けられている力 サブフレームの画像信号を記憶するメモリは、 ディザ付加回路 53で時間ディザパターンの付加が行われることにより得られるサブフ レームの枚数と同一の個数だけ必要となる。
[0108] 例えば、ディザ付加回路 53で時間ディザパターンの付加が行われることにより得ら れるサブフレームの枚数が、モニタ 2で 1フレームの間に表示することができる最大の 枚数 (モニタ 2の応答速度）に等しい場合、その枚数に等しい個数のメモリが、サブフ レームの画像信号を記憶するメモリとして必要となる。
[0109] 図 17は、図 16の画像処理部 1が行う時間ディザ付加処理を説明するフローチヤ一 トでめる。
[0110] 色比較回路 51は、時間ディザパターン ROM52に記憶されたルックアップテーブル を参照し、画像処理部 1に供給される 1フレームの画像信号の各画素の色力、ディザ が見える色かどうかを判定し、その画素ごとの判定結果とともに、その 1フレームの画 像信号を、ディザ付加回路 53に供給する。
[0111] 一方、時間ディザパターン ROM52では、ルックアップテーブルにおいて、色比較回 路 51でディザが見えると判定された色に対応付けられている時間ディザパターンを、 画素ごとに、ディザ付加回路 53に供給する。
[0112] ディザ付加回路 53は、ステップ S51において、色比較回路 51からのディザが見え る旨の判定がされた色について、色比較回路 51からの 1フレームの画像信号に、時 間ディザパターンを付加して、処理は、ステップ S52に進む。
[0113] すなわち、ディザ付加回路 53は、色比較回路 51からの 1フレームの画像信号の各 画素の画素値を、時間ディザパターン ROM52から供給される時間ディザパターンが 表す 3つの画素値に分割し、その 3つの画素値を、 3枚のサブフレームの対応する画 素それぞれの画素値とすることにより、 1フレームの画像信号を 3つのサブフレームの 画像信号に分割する。そして、ディザ付加回路 53は、その 3枚のサブフレームの画 像信号のうちの 1つの画像信号を、出力メモリ 54に、他の 1つの画像信号を、出カメ モリ 55に、残りの 1つの画像信号を、出力メモリ 56に、それぞれ供給して記憶させる。 なお、ディザが見えない色の画素については、例えば、その画素 の 1/3を、サブフ レームの画素値とすることができる。
[0114] ステップ S52では、出力メモリ 54ないし 56は、ステップ S51で記憶したサブフレーム の画像信号を、そのサブフレームを表示すべきタイミングで、モニタ 2に出力する。
[0115] 次に、図 18は、色ズレ付加処理、空間ディザ付加処理、時間ディザ付加処理、画 素間ピッチ再現処理、及びストライプ配列再現処理のすべてを行う画像処理部 1の 構成例を示している。
[0116] 図 18において、画像処理部 1は、画像処理部 60, 70、及び 80から構成されている
[0117] 画像処理部 60は、現フレームメモリ 61、前フレームメモリ 62、エッジ部切り出し回路 63、動き検出回路 64、及び色係数乗算回路 65から構成される。
[0118] 現フレームメモリ 61ないし色係数乗算回路 65は、図 7の現フレームメモリ 21ないし 色係数乗算回路 25とそれぞれ同様に構成され、したがって、画像処理部 60は、画 像処理部 1に供給される画像信号に対して、図 7の場合と同様の色ズレ付加処理を 施し、画像処理部 70に供給する。
[0119] 画像処理部 70は、色比較回路 71、時間/空間ディザパターン ROM72、ディザ付 加回路 73、及び出力メモリ 74ないし 76から構成される。
[0120] 色比較回路 71は、画像処理部 60から供給される画像信号を対象として、図 13の 色比較回路 42と、図 16の色比較回路 51それぞれと同様の処理を行う。
[0121] 時間/空間ディザパターン ROM72は、図 13の空間ディザパターン ROM43が記憶 しているルックアップテーブルと、図 16の時間ディザパターン ROM52が記憶している ルックアップテーブルとそれぞれ同様のルックアップテーブルを記憶しており、そのル ックアップテーブルに基づき、図 13の空間ディザパターン ROM43と、図 16の時間デ ィザパターン ROM52それぞれと同様の処理を行う。
[0122] ディザ付加回路 73は、図 13のディザ付加回路 44と同様に、画像信号に、空間ディ ザパターンが表す空間的なディザを付加し、また、画像信号に時間ディザパターンを 付加することにより、その画像信号を、 3枚のサブフレームに分割し、それぞれを、出 カメモリ 74ないし 76に供給する。
[0123] 出力メモリ 74ないし 76は、図 16の出力メモリ 54ないし 56と同様に、ディザ付加回 路 73からのサブフレームの画像信号を記憶する。出力メモリ 74ないし 76に記憶され たサブフレームの画像信号は、画像処理部 80に供給される。
[0124] 以上のように構成される画像処理部 70では、画像処理部 60が出力する画像信号 を対象として、図 13の場合と同様の空間ディザ付加処理と、図 16の場合と同様の時 間ディザ付加処理が行われる。
[0125] 画像処理部 80は、拡大処理回路 81、ストライプ化回路 82、及び画素間輝度減回 路 83から構成される。
[0126] 拡大処理回路 81は、画像処理部 70からの画像信号を対象として、図 10の拡大処 理回路 31と同様の処理を行い、ストライプ化回路 82に供給する。
[0127] ストライプ化回路 82は、拡大処理回路 81からの画像信号を対象として、図 3の拡大 ストライプ化回路 11が行う処理のうちの、ストライプ配列に分解する処理だけを行い、 画素間輝度減回路 83に供給する。
[0128] したがって、拡大処理回路 81及びストライプ化回路 82の両方で、図 3の拡大ストラ ィプ化回路 11が行うのと同様の処理が行われる。
[0129] 画素間輝度減回路 83は、ストライプ化回路 82からの画像信号を対象として、図 10 の画素間輝度減回路 32が行うのと同様の処理を行い、その結果得られる画像信号 を、モニタ 2に出力する。
[0130] したがって、画像処理部 80では、図 10の場合と同様のストライプ配列再現処理と、 図 13の場合と同様の画素間ピッチ再現処理とが行われる。 [0131] なお、画像処理部 80において、ストライプ配列再現処理、及び画素間ピッチ再現 処理は、画像処理部 70から供給される 3つのサブフレームの画像信号それぞれを対 象として行われる。
[0132] 図 19は、図 18の画像処理部 1の処理を説明するフローチャートである。
[0133] ステップ S61において、時間方向を伴う処理が行われる。すなわち、ステップ S61 では、画像処理部 60において、色ズレ付加処理が行われ、画像処理部 70において
、空間ディザ付加処理、及び時間ディザ付加処理が行われる。
[0134] そして、処理は、ステップ S61からステップ S62に進み、サイズ拡大を伴う処理が行 われる。すなわち、ステップ S62では、画像処理部 80において、画素間ピッチ再現 処理、及びストライプ配列再現処理が行われる。
[0135] 以上のように、画像処理部 1では、色ズレ付加処理、空間ディザ付加処理、時間デ ィザ付加処理、画素間ピッチ再現処理、又はストライプ配列再現処理のうちの少なく とも 1つを行うので、 PDP以外の、例えば、 LCD等のディスプレイで、 PDPの見た目を 再現する事が信号処理により可能となる。
[0136] また、信号処理で行う事で、同一モニタの同一画面上でプラズマディスプレイの画 質評価などを同時に行う事を可能とする。
[0137] 次に、上述した一連の処理は、専用のハードウェアにより行うこともできるし、ソフトゥ エアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフ トウエアを構成するプログラム力 汎用のコンピュータ等にインストールされる。
[0138] そこで、図 20は、上述した一連の処理を実行するプログラムがインストールされるコ ンピュータの一実施の形態の構成例を示してレ、る。
[0139] プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク 105 や ROM103に予め記録しておくことができる。
[0140] あるいはまた、プログラムは、フレキシブルディスク、 CD-ROM(Compact Disc Read
Only Memory), MO(Magneto Optical)ディスク， DVD(Digital Versatile Disc),磁気デ イスク、半導体メモリなどのリムーバブル記録媒体 111に、一時的あるいは永続的に 格納（記録）しておくことができる。このようなリムーバブル記録媒体 111は、いわゆる ノ クケージソフトウェアとして提供することカできる。 [0141] なお、プログラムは、上述したようなリムーバブル記録媒体 1 11からコンピュータにィ ンストールする他、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介し て、コンピュータに無線で転送したり、 LAN(Local Area Network),インターネットとい つたネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのよう にして転送されてくるプログラムを、通信部 108で受信し、内蔵するハードディスク 10 5にインストールすることができる。
[0142] コンピュータは、 CPU(Central Processing Unit)102を内蔵している。 CPU102には 、バス 101を介して、入出力インタフェース 110が接続されており、 CPU102は、入出 力インタフェース 110を介して、ユーザによって、キーボードや、マウス、マイク等で構 成される入力部 107が操作等されることにより指令が入力されると、それにしたがって 、 ROM(Read Only Memory)103に格納されているプログラムを実行する。あるいは、 また、 CPU102は、ハードディスク 105に格納されているプログラム、衛星若しくはネッ トワークから転送され、通信部 108で受信されてハードディスク 105にインストールさ れたプログラム、またはドライブ 109に装着されたリムーバブル記録媒体 111から読 み出されてハードディスク 105にインストールされたプログラムを、 RAM(Random Acce ss Memory)104にロードして実行する。これにより、 CPU102は、上述したフローチヤ ートにしたがった処理、あるいは上述したブロック図の構成により行われる処理を行う 。そして、 CPU102は、その処理結果を、必要に応じて、例えば、入出力インタフエ一 ス 110を介して、 LCD(Liquid Crystal Display)やスピーカ等で構成される出力部 106 から出力、あるいは、通信部 108から送信、さらには、ハードディスク 105に記録等さ せる。
[0143] ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラム を記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時 系列に処理する必要はなぐ並列的あるいは個別に実行される処理 (例えば、並列 処理あるいはオブジェクトによる処理)も含むものである。
[0144] また、プログラムは、 1のコンピュータにより処理されるものであっても良いし、複数の コンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方 のコンピュータに転送されて実行されるものであっても良い。 なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなぐ本 発明の要旨を逸脱しなレ、範囲におレ、て種々の変更が可能である。

Claims

請求の範囲
[1] PDP(Plasma Display Panel)以外の表示方式の表示装置で画像信号を表示したと きに、 PDP表示装置で表示された画像に見えるように上記画像信号を処理する画像 信号処理装置において、
RGB(Red，Green，Bule)の順で点灯しているために生ずる動画による色ズレを再現 する色ズレ付加手段と、
空間方向に適用するディザパターンを再現する空間ディザ付加手段と、 時間方向に適用するディザパターンを再現する時間ディザ付加手段と、 画素ピッチ間の空白を再現する画素間ピッチ再現手段と、
ストライプ配列を再現するストライプ配列再現手段と
のうちの少なくともひとつを備える
ことを特徴とする画像信号処理装置。
[2] 上記色ズレ付加手段は、
上記画像信号のエッジ部を検出するエッジ部検出手段と、
上記エッジ部の動き量を検出する動き検出手段と、
上記エッジ部からの位置と上記動き量に応じた係数をかけた色を出力する色係数 乗算手段と
を備える
ことを特徴とする請求項 1に記載の画像信号処理装置。
[3] 上記空間ディザ付加手段は、
上記画像信号の平坦部を抽出する平坦部抽出手段と、
上記平坦部の色は、ディザが見える色力、どうかを判定する手段と、
上記平坦部の色はディザが見える色の場合に、上記画像信号に空間ディザパター ンを付加する手段と
を備える
ことを特徴とする請求項 1に記載の画像信号処理装置。
[4] 上記時間ディザ付加手段は、
上記画像信号の画素の色は、ディザが見える色かどうかを判定する手段と、 ディザが見える色に応じて、上記画像信号を、複数の画像信号に時分割することに より、上記画像信号に時間ディザパターンを付加する手段と
を備える
ことを特徴とする請求項 1に記載の画像信号処理装置。
[5] 上記画素間ピッチ再現手段は、
上記画像信号を出力画像サイズに拡大する画像信号拡大手段と、
画素間の空白が存在する部分の輝度を下げる画素間輝度減手段と
を備える
ことを特徴とする請求項 1に記載の画像信号処理装置。
[6] 上記ストライプ配列再現手段は、
上記画像信号を N倍化し、ストライプ配列に分解して、ストライプ化された画像信号 を出力するストライプ化手段と、
上記ストライプ化された画像信号を、出力画像サイズに合わせてリサンプルして出 力するリサイズリサンプル手段と
を備える
ことを特徴とする請求項 1に記載の画像信号処理装置。
PCT/JP2007/074262 2006-12-18 2007-12-18 画像信号処理装置 WO2008075660A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
BRPI0720838-3A BRPI0720838A2 (pt) 2006-12-18 2007-12-18 Aparelho de processamento de sinal de imagem
US12/517,203 US8451288B2 (en) 2006-12-18 2007-12-18 Image signal processing apparatus
EP07850750A EP2099013A4 (en) 2006-12-18 2007-12-18 DYNAMIC IMAGE SIGNAL PROCESSING DEVICE
AU2007335489A AU2007335489B2 (en) 2006-12-18 2007-12-18 Image signal processing apparatus
CN2007800468236A CN101563717B (zh) 2006-12-18 2007-12-18 图像信号处理设备

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-340080 2006-12-18
JP2006340080 2006-12-18
JP2007-043160 2007-02-23
JP2007043160A JP2008209427A (ja) 2007-02-23 2007-02-23 画像信号処理装置

Publications (1)

Publication Number Publication Date
WO2008075660A1 true WO2008075660A1 (ja) 2008-06-26

Family

ID=39536290

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/074262 WO2008075660A1 (ja) 2006-12-18 2007-12-18 画像信号処理装置

Country Status (9)

Country Link
US (1) US8451288B2 (ja)
EP (1) EP2099013A4 (ja)
KR (1) KR20090089873A (ja)
CN (1) CN101563717B (ja)
AU (1) AU2007335489B2 (ja)
BR (1) BRPI0720838A2 (ja)
RU (1) RU2426176C2 (ja)
TW (1) TW200834537A (ja)
WO (1) WO2008075660A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823725B1 (en) * 2008-12-17 2014-09-02 Nvidia Corporation System, method, and computer program product for determining a duty cycle for a pixel
CN102394040B (zh) * 2011-12-07 2014-01-22 深圳市华星光电技术有限公司 色彩调整装置、色彩调整方法以及显示器
US20140192079A1 (en) * 2013-01-04 2014-07-10 Qualcomm Mems Technologies, Inc. Adaptive temporal dither scheme for display devices
KR20150019686A (ko) * 2013-08-14 2015-02-25 삼성디스플레이 주식회사 룩업 테이블에 기반한 부분적 의사 윤관 검출 방법 및 그 장치, 그리고 이를 이용한 영상 데이터 보정 방법
US9837030B2 (en) 2014-05-22 2017-12-05 Nvidia Corporation Refresh rate dependent adaptive dithering for a variable refresh rate display
KR102269137B1 (ko) 2015-01-13 2021-06-25 삼성디스플레이 주식회사 표시 제어 방법 및 장치
KR20180006713A (ko) 2016-07-11 2018-01-19 삼성전자주식회사 영상 처리 장치 및 영상 처리 방법
CN108461060A (zh) 2018-04-08 2018-08-28 北京小米移动软件有限公司 显示面板、光电检测方法、装置及计算机可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138944A (ja) * 1997-07-24 1999-02-12 Hitachi Ltd 階調可変回路および階調可変回路を用いた画像処理装置
JPH11231827A (ja) * 1997-07-24 1999-08-27 Matsushita Electric Ind Co Ltd 画像表示装置及び画像評価装置
JP2002223167A (ja) 2001-01-25 2002-08-09 Sony Corp データ処理装置およびデータ処理方法、並びにプログラムおよび記録媒体
WO2003001493A1 (en) * 2001-06-23 2003-01-03 Thomson Licensing S.A. Colour defects in a display panel due to different time response of phosphors
JP2005236634A (ja) 2004-02-19 2005-09-02 Sony Corp 画像処理装置および画像処理方法、プログラム、並びに記録媒体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876741A (ja) 1994-09-02 1996-03-22 Konica Corp 画像表示装置
US6310588B1 (en) 1997-07-24 2001-10-30 Matsushita Electric Industrial Co., Ltd. Image display apparatus and image evaluation apparatus
JP3414265B2 (ja) 1997-11-18 2003-06-09 松下電器産業株式会社 多階調画像表示装置
JP3660515B2 (ja) 1999-02-26 2005-06-15 株式会社日立製作所 画像表示装置
JP2000310987A (ja) 1999-04-28 2000-11-07 Mitsubishi Electric Corp 画像表示装置
JP2001083926A (ja) 1999-09-09 2001-03-30 Sharp Corp 動画偽輪郭補償方法およびその方法を用いた画像表示装置
JP3657497B2 (ja) 2000-04-13 2005-06-08 シャープ株式会社 画像表示方法
JP2001306018A (ja) 2000-04-26 2001-11-02 Victor Co Of Japan Ltd マトリクス型表示装置
JP2002199248A (ja) 2000-12-27 2002-07-12 Sony Corp 画像エンハンス方法及び装置
JP3872652B2 (ja) * 2001-02-05 2007-01-24 シャープ株式会社 画像処理装置及びその方法
JP3950842B2 (ja) * 2003-11-18 2007-08-01 キヤノン株式会社 画像処理方法及び装置
US7590299B2 (en) * 2004-06-10 2009-09-15 Samsung Electronics Co., Ltd. Increasing gamma accuracy in quantized systems
JP4667197B2 (ja) 2005-10-12 2011-04-06 シャープ株式会社 画像表示装置及び画像表示方法
WO2007095917A2 (de) * 2006-02-21 2007-08-30 Rainer Burgkart Justier- und führungssystem für werkzeuge

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138944A (ja) * 1997-07-24 1999-02-12 Hitachi Ltd 階調可変回路および階調可変回路を用いた画像処理装置
JPH11231827A (ja) * 1997-07-24 1999-08-27 Matsushita Electric Ind Co Ltd 画像表示装置及び画像評価装置
JP2002223167A (ja) 2001-01-25 2002-08-09 Sony Corp データ処理装置およびデータ処理方法、並びにプログラムおよび記録媒体
WO2003001493A1 (en) * 2001-06-23 2003-01-03 Thomson Licensing S.A. Colour defects in a display panel due to different time response of phosphors
JP2005236634A (ja) 2004-02-19 2005-09-02 Sony Corp 画像処理装置および画像処理方法、プログラム、並びに記録媒体

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KONDO T. ET AL.: "Simulation ni yoru Field Iro Junji-gata Display no Dogashitsu Hyoka", PROCEEDINGS OF THE 2000 IEICE GENERAL CONFERENCE PROCEEDINGS OF THE 2000 IEICE GENERAL CONFERENCE, 7 March 2000 (2000-03-07), pages 57 *
See also references of EP2099013A4 *
TODA K. ET AL.: "PDP Doga Hyoji ni Okeru Iro no Midare to Girinkaku", THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS KENKYU HOKOKU, 21 February 1996 (1996-02-21), pages 67 - 72, XP001539170 *

Also Published As

Publication number Publication date
EP2099013A1 (en) 2009-09-09
CN101563717B (zh) 2012-06-06
AU2007335489B2 (en) 2012-09-06
EP2099013A4 (en) 2010-09-22
AU2007335489A1 (en) 2008-06-26
KR20090089873A (ko) 2009-08-24
RU2009123508A (ru) 2010-12-27
US8451288B2 (en) 2013-05-28
RU2426176C2 (ru) 2011-08-10
US20100066757A1 (en) 2010-03-18
TW200834537A (en) 2008-08-16
CN101563717A (zh) 2009-10-21
BRPI0720838A2 (pt) 2014-03-04

Similar Documents

Publication Publication Date Title
US20200394974A1 (en) Rapid Estimation of Effective Illuminance Patterns for Projected Light Fields
WO2008075660A1 (ja) 画像信号処理装置
AU2007335486B2 (en) Display control apparatus, display control method, and program
EP0958572B1 (en) Plasma display panel drive pulse controller
JP4108723B2 (ja) 表示装置の駆動方法、表示装置の駆動装置、そのプログラムおよび記録媒体、並びに、表示装置
US20070263121A1 (en) Image display apparatus, signal processing apparatus, image processing method, and computer program product
US7483084B2 (en) Image display apparatus and image display method
JP2003114637A (ja) 表示装置への表示のためにビデオ画像データを処理するための方法及び装置
US8970636B2 (en) System and method for color correction between displays with and without average picture dependency
JP2001083926A (ja) 動画偽輪郭補償方法およびその方法を用いた画像表示装置
JP2002333858A (ja) 画像表示装置および画像再生方法
JP2008139709A (ja) 色処理装置およびその方法
KR20060065277A (ko) 디스플레이장치 및 그 제어방법
JP2004342030A (ja) 階調補正装置および階調補正方法
JP2008209427A (ja) 画像信号処理装置
JP2012095035A (ja) 画像処理装置及びその制御方法
JP4165590B2 (ja) 画像データ処理装置、画像表示装置、駆動画像データ生成方法、およびコンピュータプログラム
JP4530002B2 (ja) ホールド型画像表示装置
JP3593799B2 (ja) 複数画面表示装置の誤差拡散回路
JP4284543B2 (ja) パネル表示型テレビジョンおよび画像表示装置
KR20100089249A (ko) 플라즈마 디스플레이 패널의 잔상 제거 장치 및 방법
JP2016206288A (ja) 表示装置、表示装置の制御方法、プログラム、および記憶媒体
JP2006033226A (ja) 階調補正装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780046823.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07850750

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2007335489

Country of ref document: AU

WWE Wipo information: entry into national phase

Ref document number: 3302/DELNP/2009

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 12517203

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2007335489

Country of ref document: AU

Date of ref document: 20071218

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020097012551

Country of ref document: KR

Ref document number: 2007850750

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2009123508

Country of ref document: RU

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: PI0720838

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20090618