JPH1138944A - 階調可変回路および階調可変回路を用いた画像処理装置 - Google Patents

階調可変回路および階調可変回路を用いた画像処理装置

Info

Publication number
JPH1138944A
JPH1138944A JP19831097A JP19831097A JPH1138944A JP H1138944 A JPH1138944 A JP H1138944A JP 19831097 A JP19831097 A JP 19831097A JP 19831097 A JP19831097 A JP 19831097A JP H1138944 A JPH1138944 A JP H1138944A
Authority
JP
Japan
Prior art keywords
dither pattern
video signal
gradation
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19831097A
Other languages
English (en)
Other versions
JP3383190B2 (ja
Inventor
Tatsuo Nagata
辰雄 永田
Takaaki Matono
孝明 的野
Takeshi Sakai
武 坂井
Koichi Sudo
幸一 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Ltd
Priority to JP19831097A priority Critical patent/JP3383190B2/ja
Publication of JPH1138944A publication Critical patent/JPH1138944A/ja
Application granted granted Critical
Publication of JP3383190B2 publication Critical patent/JP3383190B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 画像処理装置において、静止画と動画の各々
に最適な多階調表示を行う。 【解決手段】 階調可変回路10は、映像信号入力端子
20と、静止画/動画識別信号入力端子30と、水平,
垂直,フレームの各タイミング信号を生成するタイミン
グ生成回路11と、該映像信号の表示階調を可変するた
めのディザパターンを発生するディザパターン発生回路
12と、表示映像信号出力端子40を有し、端子20か
ら入力する映像信号は、生成回路11と発生回路12へ
供給され、端子30から入力する識別信号は発生回路1
2へ供給され、発生回路12は、識別信号が静止画モー
ドを指定する際には任意フレーム毎にローテーションを
施すディザパターンを発生し、動画モードを指定する際
にはディザパターンの発生時に上記のローテーションを
停止するように制御が切り替わる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ(以下、略してパソコンと記す)映像、テレビジ
ョン映像などを液晶ディスプレイなどの表示手段に出力
する際に用いる階調可変回路および階調可変回路を用い
た画像処理装置に関する。
【0002】
【従来の技術】1画素が表示できる階調の幅がCRTな
どに比較して狭い液晶ディスプレイなどで、その画面に
多階調表示を行う際に用いられる手法としては、大きく
分けてFrame Rate Control(以下、FRCという)とデ
ィザの2通りの手法がある。上記FRCは、フレーム毎
に各画素の表示階調を切り替えて2レベルの中間調を表
示する手法である。一方、ディザは複数の画素を1単位
とし、各画素の表示階調を操作して1単位として表示す
る階調数を増やす手法である。これらFRCとディザを
組合せて時間的、空間的に階調可変を施した公知例を記
載したものとして、例えば、特開平3ー20780号公
報がある。
【0003】従来の画像表示装置に用いられる画像処理
装置の階調可変回路の構成を図4を用いて説明する。図
4において、階調可変回路10は、映像信号入力端子2
0と、タイミング生成回路11と、ディザパターン発生
回路12と、映像信号出力端子40を有して構成され
る。
【0004】映像信号入力端子20から入力した映像信
号は、階調可変回路10によって表示階調を増やし、映
像信号出力端子40へ出力される。
【0005】ここで階調可変回路10の動作を簡単に説
明する。階調可変回路10のタイミング生成回路11
は、入力する映像信号に対して水平方向、垂直方向、フ
レーム周期の各々のタイミング信号(H,V,F)を生
成してディザパターン発生回路12に供給する。ディザ
パターン発生回路12は、上記の各タイミング信号を用
いて入力映像信号に対して、例えば、(水平方向2ドッ
ト×垂直方向2ライン)の画素データを1グループとし
て、平均階調を計測する。さらに、上記グループ化した
画素データを対象としたディザパターンを発生する。
【0006】ここで、ディザパターン発生回路12が作
成するディザパターンの例を図5を用いて説明する。図
5において、(水平方向2ドット×垂直方向2ライン)
の4画素データの内、白ぬきのマスは輝度出力が”0”
の画素を表し、黒ぬりのマスは輝度出力が”1”の画素
を表している。説明を簡単にするために、入力する映像
信号を輝度出力が”0”または”4”の2階調とする。
そのとき、上記の画素グループの平均階調は{0、1、
2、3、4}の5階調のいずれかとなる。ディザパター
ン発生回路12は、(水平方向2ドット×垂直方向2ラ
イン)の4画素データを1グループとしてディザパター
ンを発生する。つまり、4画素全部の輝度出力が”0”
のときは平均階調”0”であり、1画素だけの輝度出力
が”1”のときは平均階調”1”であり、2画素の輝度
出力が1のときは平均階調”2”であり、3画素の輝度
出力が”1”のときは平均階調”3”であり、4画素全
部が輝度出力”1”を出力するときには平均階調”4”
であることで上記の5階調に相当する階調表現が行われ
る。
【0007】さらに、上記4画素の内、輝度出力が”
0”の画素と輝度出力が”1”の画素の配置をフレーム
周期で規則的にローテーションさせることで、画素グル
ープとして均一な階調表現を実現できる。すなわち、平
均階調”1”のときは、フレーム0では左上の画素が”
1”の輝度を出力し他の画素は輝度出力”0”であり、
フレーム1では右上の画素が”1”の輝度を出力し他の
画素は輝度出力”0”であり、フレーム2では左下の画
素が”1”の輝度を出力し他の画素は輝度出力”0”で
あり、フレーム3では右下の画素が”1”の輝度を出力
し他の画素が輝度出力”0”とすることによって、均一
な階調を表現できる。
【0008】このようにして、入力された映像信号を、
入力時点で表現できる階調よりも多い階調表示が可能な
映像信号に変換して出力することができる。
【0009】
【発明が解決しようとする課題】上述した従来例の画像
表示装置は、図形的な静止画を多用するパソコン映像な
どを表示する際には有効であるが、テレビジョン映像の
ように動画主体の映像を表示する際には不都合があっ
た。つまり、上記のように1画素を複数のフレームで構
成するとともに、画素の出力をON/OFFしてすなわ
ち輝度出力を”1”または”0”として、その輝度出力
をフレーム毎に周期的に変化させるように制御して階調
表現を行う手法は、動画に対しては輪郭部分がズレて見
える等の弊害を生じる。
【0010】上記問題に鑑み、本発明は、デジタルサン
プリングされた外部から入力された映像信号に対してデ
ィザパターンを発生して画素データとして出力する画像
処理装置において、入力映像信号の静止画/動画に応じ
てディザパターンの発生態様を変えることができるよう
にし、動画の輪郭部分がズレて見える弊害をなくすこと
を目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、デジタルサンプリングされた外部から入
力される映像信号に対して、複数の画素を組み合わせて
1単位とし、該1単位内の各画素の出力レベルを可変と
したディザパターンを発生して、画素データとして出力
する階調可変回路において、階調可変回路にデジタルサ
ンプリングされた映像信号と、前記映像信号が静止画/
動画のいずれか識別するための識別信号を入力して、前
記識別信号に応じて、ディザパターンを任意フレーム毎
に変化して発生するようにした。
【0012】また、上記課題を解決するために、本発明
は、静止画である映像信号と動画である映像信号とが複
数入力される画像処理装置において、入力される複数の
映像信号のいずれかを選択する選択手段と、該選択手段
で選ばれた映像信号の画素を複数個任意に組み合わせて
1単位とし、表示映像信号の画素データとして該1単位
内の各画素の出力レベルを可変したディザパターンを発
生して出力する階調可変手段と、制御信号を発生して前
記選択手段と前記階調可変手段に供給する制御手段を設
け、前記階調可変手段は、前記制御信号によって前記選
択手段が静止画である映像信号を選ばせた際にはフレー
ム毎に変化したディザパターン出力し、前記制御手段が
動画である映像信号を前記選択手段に選ばせた際にはフ
レーム毎の変化を停止したディザパターンを出力するよ
うにした。
【0013】さらに、上記課題を解決するために、本発
明は、複数の映像信号が入力される画像処理装置におい
て、入力された複数の映像信号のいずれかを選択する選
択手段と、該選択手段が選択した映像信号が静止画であ
るか動画であるかを識別する識別手段と、前記選択手段
で選ばれた映像信号の画素を任意に組み合わせて1単位
とし、表示映像信号の画素データとして該1単位内の各
画素の出力レベルを可変したディザパターンを発生して
出力する階調可変手段と、前記選択手段への選択制御を
行う制御手段を設け、前記階調可変手段は、前記識別手
段での識別結果である識別信号が入力され、該識別信号
が静止画を示す際にはフレーム毎に変化したディザパタ
ーンを出力し、該識別信号が動画を示す際にはフレーム
毎の変化を停止したディザパターンを出力するようにし
た。
【0014】本発明に係る画像処理装置によれば、階調
可変に用いるディザパターンを任意のフレーム毎に可変
して作成することができる。そのため、液晶ディスプレ
イなどの多階調表示を必要とする表示手段に静止画と動
画の各々を最適な映像として表示することが可能とな
る。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて説明する。図1は、本発明の第一の実施形
態にかかる階調可変回路の構成を示すブロック図であ
る。第1の実施の形態にかかる階調可変回路10は、映
像信号入力端子20と、静止画/動画識別信号入力端子
30と、タイミング生成回路11と、ディザパターン発
生回路12と、表示映像信号出力端子40とを有して構
成される。
【0016】映像信号入力端子20には、デジタルサン
プリングされた映像信号が入力される。静止画/動画識
別信号入力端子30には、静止画/動画識別信号(M)
が入力される。静止画/動画識別信号(M)には、例え
ば、使用ユーザ自らが操作するリモコン装置などから発
せられる静止画モード/動画モード切替信号などが相当
する。
【0017】タイミング生成回路11は、映像信号に基
づいてFRCとディザを行うためのタイミングを生成す
る回路であり、入力する映像信号に対して水平方向、垂
直方向、フレーム周期の各々のタイミング信号(H,
V,F)を生成してディザパターン発生回路12に供給
する。
【0018】ディザパターン発生回路12は、上記タイ
ミング信号(H,V,F)と識別信号(M)を用いて、
映像信号に処理を施しディザパターンを発生し、表示映
像信号出力端子40へ出力する。
【0019】映像信号入力端子20から導かれるデジタ
ルサンプリングされた映像信号は、FRCとディザを行
うためのタイミング生成回路11と、ディザパターン発
生回路12に入力される。静止画/動画識別信号入力端
子30から導かれる識別信号(M)は、ディザパターン
発生回路12に入力される。
【0020】以下、ディザパターンの発生動作を映像信
号が静止画であるか動画であるかに分けて述べる。識別
信号(M)が静止画モードを指定した際には、ディザパ
ターン発生回路12は、発生するディザパターンをフレ
ーム周期でローテーションさせる。例えば、図5に示す
ようなディザパターンのローテーション動作を行う具体
的な方法としては、前記タイミング信号(H,V,F)
を利用して、(水平2ドット×垂直2ライン)の各画素
データに対して4フレーム周期で一巡するパルス信号を
発生し、このパルス信号の”Hi”レベルを画素の輝度
データ”1”に対応させることで容易に実現できる。あ
るいは、あらかじめ4フレーム周期で1巡するデータを
記憶させたROMを設けておき、前記タイミング信号
(H,V,F)をROMの読み出しアドレスとして用い
ることで各画素の輝度データの組合せを制御してディザ
パターンのローテーション動作を行うことができる。
【0021】一方、識別信号(M)が動画モードを指定
した際には、ディザパターン発生回路12は、発生する
ディザパターンのローテーションを停止する。このロー
テーション停止の具体的な方法としては、例えば、前記
フレーム周期のタイミング信号(F)をディザパターン
発生回路12内で強制的に”Low”固定あるいは”H
i”固定とするだけで良い。あるいは、同一データを4
フレーム記憶させたROMを設けておき、読み出しアド
レスとして前記識別信号(M)を用いて上記の固定パタ
ーンが読み出されるようにして、ディザパターンのロー
テーションを停止させても良い。
【0022】このように、映像信号が静止画であるか動
画であるかを識別する識別信号と映像信号を合わせて入
力することにより、パソコン映像のような静止画が主体
となる映像信号に対しては、多階調表示させる際のディ
ザパターン発生を均一にすることができ、テレビジョン
映像信号のような動画が主体となる映像信号に対して
は、フレーム周期でディザパターンをローテーションさ
せる弊害となっていた輪郭部分がズレて見える等の問題
を防止することができる。
【0023】階調可変回路を用いた画像処理装置の構成
を示すブロック図である図2を用いて、本発明の第2の
実施の態様にかかる階調可変回路を用いた画像処理装置
の構成を説明する。この画像処理装置は、パソコン映像
信号入力端子50と、テレビジョン映像信号入力端子6
0と、セレクタ70と、マイコン80と、図1に示した
と同様なタイミング生成回路11とディザパターン発生
回路12と映像信号入力端子20と静止画/動画識別信
号入力端子30と表示映像信号出力端子40とを有する
階調可変回路10とを有して構成される。セレクタ70
は、マイコン80が出力する制御信号(S)によって、
パソコン映像信号入力端子50、あるいは、テレビジョ
ン映像信号入力端子60から導かれる映像信号の一方を
選択して階調可変回路10へ出力する。
【0024】階調可変回路10には、導かれた映像信号
にFRCとディザを行うためのタイミング生成回路11
とディザパターン発生回路12を設ける。タイミング生
成回路11の動作については第1の実施の形態で説明し
たものと同様であり、ディザパターン発生回路12は、
上記タイミング信号(H,V,F)とマイコン80が出
力する制御信号(S)を用いて、ディザパターンを発生
する。
【0025】このディザパターン発生に対する動作を以
下に述べる。マイコン80がセレクタ70に対してパソ
コン映像信号を選択するように制御信号(S)を出力し
た際には、ディザパターン発生回路12は発生するディ
ザパターンをフレーム周期でローテーションさせる。例
えば、図5に示すようなディザパターンのローテーショ
ン動作を行う具体的な方法としては、前記タイミング信
号(H,V,F)を利用して、(水平2ドット×垂直2
ライン)の各画素データに対して4フレーム周期で一巡
するパルス信号を発生し、このパルス信号の”Hi”レ
ベルを画素の輝度データ”1”に対応させることで容易
に実現できる。あるいは、あらかじめ4フレーム周期で
1巡するデータを記憶させたROMを設けておき、前記
タイミング信号(H,V,F)をROMの読み出しアド
レスとして用いることで各画素の輝度データの組合せを
制御することができる。
【0026】一方、マイコン80がセレクタ70に対し
てテレビジョン映像信号を選択するように制御した際に
は、ディザパターン発生回路12は発生するディザパタ
ーンのローテーションを停止する。このローテーション
停止の具体的な方法としては、例えば、前記フレーム周
期のタイミング信号(F)をディザパターン発生回路1
2内で強制的に”Low”固定あるいは”Hi”固定と
するだけで良い。あるいは、同一データを4フレーム記
憶させたROMを設けておき、読み出しアドレスとして
前記制御信号(S)を用いて上記の固定パターンが読み
出されるようにしても良い。
【0027】これにより静止画が主体となるパソコン映
像信号に対しては、多階調表示させる際のディザパター
ン発生を均一にすることができ、テレビジョン映像信号
のような動画が主体となる映像信号に対しては、フレー
ム周期でディザパターンをローテーションさせる弊害と
なっていた輪郭部分がズレて見える等の問題を防止する
ことができる。
【0028】本発明にかかる画像処理装置の構成を示す
ブロック図である図3を用いて、第3の実施の形態にか
かる画像処理装置の構成を説明する。この画像処理装置
は、パソコン映像信号入力端子50と、テレビジョン映
像信号入力端子60と、セレクタ70と、マイコン80
と、静止画/動画識別回路90と、図1に示したと同様
なタイミング生成回路11とディザパターン発生回路1
2と映像信号入力端子20と静止画/動画識別信号入力
端子30と表示映像信号出力端子40とを有する階調可
変回路10とを有して構成される。
【0029】図3に示した第3の実施の形態の画像処理
装置が図2に示した実施の形態の画像処理装置と異なる
点は、セレクタ70より導かれた映像信号が静止画であ
るか動画であるかを識別する静止画/動画識別回路90
を設けたことである。
【0030】静止画/動画識別回路90が入力映像信号
に対して行う静止画/動画識別の具体的な方法として、
例えば、1フレーム遅延させた映像信号との差分を求め
て、画面の全画素数あたりの差分量の合計によって識別
する方法がある。あるいは1フレーム遅延させた映像信
号との差分が所定値を越える画素数を数えて、全画素数
に対する割合によって識別する方法もある。
【0031】タイミング生成回路11と、ディザパター
ン発生回路12の動作については第1の実施の形態で説
明したものと同様である。簡単に説明するとディザパタ
ーン発生回路12は、静止画/動画識別回路90が出力
する識別信号(M)が静止画モードである際には、ディ
ザパターン発生回路12の発生するディザパターンはフ
レーム周期でローテーションさせる。一方、識別信号
(M)が動画モードである際には、ディザパターン発生
回路12の発生するディザパターンのローテーションは
停止する。
【0032】上述した第3の実施の形態によれば、図形
的な静止画のみでなくテレビジョン信号をパソコン映像
信号に変換して動画シーンを表示する際、あるいは静止
画と動画の混在したテレビジョン映像信号を表示する際
のどの状況に対しても、最適な多階調表示が可能とな
る。
【0033】
【発明の効果】本発明の実施によれば、入力する複数の
映像信号に対して、静止画と動画を区別し、多階調表示
に有効なディザパターンを任意のフレーム毎に変化して
作成することが可能となり、そのため、液晶ディスプレ
イなどの多階調表示を必要とする表示手段での最適な映
像表示が可能となる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態にかかる階調可変回
路の構成を示すブロック図。
【図2】本発明の第2の実施の形態にかかる画像処理装
置の構成を示すブロック図。
【図3】本発明の第3の実施の形態にかかる画像処理装
置の構成を示すブロック図。
【図4】従来の階調可変回路の構成を示すブロック図。
【図5】従来の階調可変回路が生成するディザパターン
の例を示す図。
【符号の説明】
10 階調可変回路 11 タイミング生成回路 12 ディザパターン発生回路 20 映像信号入力端子 30 静止画/動画識別信号入力端子 40 表示映像信号出力端子 50 パソコン映像信号入力端子 60 テレビジョン映像信号入力端子 70 セレクタ 80 マイコン 90 静止画/動画識別回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 的野 孝明 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内 (72)発明者 坂井 武 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内 (72)発明者 須藤 幸一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 デジタルサンプリングされた映像信号の
    画素を任意に組み合わせて1単位とし、表示映像信号の
    画素データとして該1単位内の各画素の出力レベルを可
    変したディザパターンを発生して出力する階調可変回路
    において、該階調可変回路には、該映像信号が静止画か
    動画かを識別するための識別信号が入力され、該識別信
    号が静止画を示す際にはフレーム毎に変化するディザパ
    ターンを出力し、該識別信号が動画を示す際にはフレー
    ム毎の変化を停止したディザパターンを出力することを
    特徴とする階調可変回路。
  2. 【請求項2】 静止画である映像信号と動画である映像
    信号とが複数入力される画像処理装置において、入力さ
    れる複数の映像信号のいずれかを選択する選択手段と、
    該選択手段で選ばれた映像信号の画素を複数個任意に組
    み合わせて1単位とし、表示映像信号の画素データとし
    て該1単位内の各画素の出力レベルを可変したディザパ
    ターンを発生して出力する階調可変手段と、制御信号を
    発生して前記選択手段と前記階調可変手段に供給する制
    御手段を設け、 前記階調可変手段は、前記制御信号によって前記選択手
    段が静止画である映像信号を選ばせた際にはフレーム毎
    に変化したディザパターン出力し、前記制御手段が動画
    である映像信号を前記選択手段に選ばせた際にはフレー
    ム毎の変化を停止したディザパターンを出力することを
    特徴とする画像処理装置。
  3. 【請求項3】 複数の映像信号が入力される画像処理装
    置において、入力された複数の映像信号のいずれかを選
    択する選択手段と、該選択手段が選択した映像信号が静
    止画であるか動画であるかを識別する識別手段と、前記
    選択手段で選ばれた映像信号の画素を任意に組み合わせ
    て1単位とし、表示映像信号の画素データとして該1単
    位内の各画素の出力レベルを可変したディザパターンを
    発生して出力する階調可変手段と、前記選択手段への選
    択制御を行う制御手段を設け、前記階調可変手段は、前
    記識別手段での識別結果である識別信号が入力され、該
    識別信号が静止画を示す際にはフレーム毎に変化したデ
    ィザパターンを出力し、該識別信号が動画を示す際には
    フレーム毎の変化を停止したディザパターンを出力する
    ことを特徴とする画像処理装置。
JP19831097A 1997-07-24 1997-07-24 階調可変回路および階調可変回路を用いた画像処理装置 Expired - Fee Related JP3383190B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19831097A JP3383190B2 (ja) 1997-07-24 1997-07-24 階調可変回路および階調可変回路を用いた画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19831097A JP3383190B2 (ja) 1997-07-24 1997-07-24 階調可変回路および階調可変回路を用いた画像処理装置

Publications (2)

Publication Number Publication Date
JPH1138944A true JPH1138944A (ja) 1999-02-12
JP3383190B2 JP3383190B2 (ja) 2003-03-04

Family

ID=16389012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19831097A Expired - Fee Related JP3383190B2 (ja) 1997-07-24 1997-07-24 階調可変回路および階調可変回路を用いた画像処理装置

Country Status (1)

Country Link
JP (1) JP3383190B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305512A (ja) * 2000-04-26 2001-10-31 Mitsubishi Electric Corp 液晶表示駆動装置及び携帯電話機
JP2004004575A (ja) * 2002-05-30 2004-01-08 Samsung Electronics Co Ltd 液晶表示装置及びその駆動装置
KR20040085432A (ko) * 2003-03-31 2004-10-08 주식회사 대우일렉트로닉스 디더링을 위한 랜덤 디더 패턴 발생 장치 및 그 방법
KR100594649B1 (ko) * 2004-03-18 2006-06-30 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상처리 방법
JP2008129420A (ja) * 2006-11-22 2008-06-05 Nec Electronics Corp 表示装置およびコントローラドライバ
WO2008075660A1 (ja) * 2006-12-18 2008-06-26 Sony Corporation 画像信号処理装置
JP2008209427A (ja) * 2007-02-23 2008-09-11 Sony Corp 画像信号処理装置
JP2009093045A (ja) * 2007-10-11 2009-04-30 Sanyo Electric Co Ltd 映像信号をディザリング処理する映像信号処理装置
US8363071B2 (en) 2006-12-18 2013-01-29 Sony Corporation Image processing device, image processing method, and program

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305512A (ja) * 2000-04-26 2001-10-31 Mitsubishi Electric Corp 液晶表示駆動装置及び携帯電話機
US7612751B2 (en) 2002-05-30 2009-11-03 Samsung Electronics Co., Ltd. Liquid crystal display and driving apparatus thereof
JP2004004575A (ja) * 2002-05-30 2004-01-08 Samsung Electronics Co Ltd 液晶表示装置及びその駆動装置
KR20040085432A (ko) * 2003-03-31 2004-10-08 주식회사 대우일렉트로닉스 디더링을 위한 랜덤 디더 패턴 발생 장치 및 그 방법
KR100594649B1 (ko) * 2004-03-18 2006-06-30 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상처리 방법
US8228319B2 (en) 2006-11-22 2012-07-24 Renesas Electronics Corporation Display device and controller driver for improved FRC technique
JP2008129420A (ja) * 2006-11-22 2008-06-05 Nec Electronics Corp 表示装置およびコントローラドライバ
WO2008075660A1 (ja) * 2006-12-18 2008-06-26 Sony Corporation 画像信号処理装置
AU2007335489B2 (en) * 2006-12-18 2012-09-06 Sony Corporation Image signal processing apparatus
US8363071B2 (en) 2006-12-18 2013-01-29 Sony Corporation Image processing device, image processing method, and program
US8451288B2 (en) 2006-12-18 2013-05-28 Sony Corporation Image signal processing apparatus
JP2008209427A (ja) * 2007-02-23 2008-09-11 Sony Corp 画像信号処理装置
JP2009093045A (ja) * 2007-10-11 2009-04-30 Sanyo Electric Co Ltd 映像信号をディザリング処理する映像信号処理装置

Also Published As

Publication number Publication date
JP3383190B2 (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
KR100616383B1 (ko) 고 비트 심도 해상도의 디스플레이를 위한 공간-시간적 다중화
KR20020082790A (ko) 투과형 액정 표시 장치의 화상 표시 방법 및 투과형 액정 표시 장치
KR20030039282A (ko) 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치
KR19990037178A (ko) 불량 동화상 윤곽을 보정하면서 동화상을 디스플레이하는 방법 및 장치
JP2003255908A (ja) 液晶表示装置の駆動方法
KR100816273B1 (ko) 서브 필드들에 영상을 디스플레이하는 방법 및 장치
JP3383190B2 (ja) 階調可変回路および階調可変回路を用いた画像処理装置
KR100887678B1 (ko) 비디오 화상을 처리하기 위한 방법 및 비디오 화상을처리하기 위한 장치
JP2900966B2 (ja) 画像表示方法およびその装置
KR20020025881A (ko) 서브-필드들 내의 영상을 디스플레이하기 위한 방법 및 유닛
JP2000305532A (ja) 画像処理装置
JP2001282174A (ja) 画像表示装置
JP2003513317A (ja) グレースケール制御を行うディスプレイ回路
KR19980075493A (ko) 피디피에서의 적응적인 화면 밝기 보정 장치 및 그 보정 방법
JP3094014B2 (ja) 画像表示方法および画像表示装置
US20050105114A1 (en) Image processing method and apparatus
JPH10116055A (ja) 表示装置
JPH09185340A (ja) ディスプレイ装置
JPH06222740A (ja) 液晶表示装置
JP3647775B2 (ja) 画像処理装置およびそれを備えた画像表示装置
JP3240148B2 (ja) 液晶表示装置
KR100946737B1 (ko) 비디오 화상을 처리하기 위한 방법 및 그 방법을 구현하기 위한 시스템
JPH10153983A (ja) 画像表示装置
JP2002116737A (ja) 液晶表示装置
JPH0876718A (ja) 表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131220

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees