WO2008017482A1 - Integrierbare schaltungsanordnung zum einstellen einer vorgebbaren phasendifferenz - Google Patents

Integrierbare schaltungsanordnung zum einstellen einer vorgebbaren phasendifferenz Download PDF

Info

Publication number
WO2008017482A1
WO2008017482A1 PCT/EP2007/007051 EP2007007051W WO2008017482A1 WO 2008017482 A1 WO2008017482 A1 WO 2008017482A1 EP 2007007051 W EP2007007051 W EP 2007007051W WO 2008017482 A1 WO2008017482 A1 WO 2008017482A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
circuit arrangement
phase difference
phase
circuit
Prior art date
Application number
PCT/EP2007/007051
Other languages
English (en)
French (fr)
Inventor
Samir El Rai
Ralf Tempel
Original Assignee
Atmel Duisburg Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Duisburg Gmbh filed Critical Atmel Duisburg Gmbh
Priority to DE112007001553T priority Critical patent/DE112007001553A5/de
Publication of WO2008017482A1 publication Critical patent/WO2008017482A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/185—Networks for phase shifting comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/30—Time-delay networks
    • H03H7/34—Time-delay networks with lumped and distributed reactance
    • H03H7/345—Adjustable networks

Definitions

  • the present invention relates to an integrable circuit arrangement for setting a predefinable phase difference between a first and a second high-frequency signal.
  • the invention further relates to an integrated circuit with such a circuit arrangement.
  • the invention is in the field of integrated circuits (integrated circuits, IC), in which high-frequency signals are transmitted with a fixed phase relationship. More particularly, the invention is in the field of high frequency integrated front-end circuits, with the aid of which in transmission / reception devices of communication systems a high-frequency (HF) reception signal, such as e.g. a gigahertz radio signal received via an antenna is converted into a quadrature signal having a lower, fixed frequency (intermediate frequency, IF) before the signal is demodulated and the data values contained therein and originating from another transmission receiving device are detected.
  • HF high-frequency
  • Known integrated RF front-end circuits have a low-noise amplifier (LNA) and a quadrature mixer for spectral down-mixing of the amplified signal.
  • LNA low-noise amplifier
  • quadrature mixer for deriving the quadrature signal contains the quadrature mixer, which is also referred to as an image reject mixer, two mixers, which are controlled by two mutually 90 degrees out of phase signals of a local oscillator, these are usually in these local oscillator signals (and in other signals of the RF front-end circuit) to differential signals whose components have a phase difference of 180 degrees in order to reduce effects of the mixer on the local oscillator, the mixer and the local oscillator are usually arranged at a relatively large distance in the integrated circuit ,
  • phase deviations from the ideal phase offset of 90 or 180 degrees can occur, which can significantly affect the performance of the RF front-end circuit.
  • phase deviations in the Intermediate frequency or baseband range By, for example, a digitalized quadrature signal is multiplied by a complex-valued factor in such a way that the desired phase offset of 90 or 180 degrees is restored.
  • the calibration circuits e.g. based on switchable resistance networks require chip area.
  • the calibration range i. the maximum deviation from the ideal phase offset, which can be corrected in this way, relatively small and the accuracy (resolution) of the phase correction relatively low.
  • the required phase relationship can be set relatively narrowband in this way.
  • the invention has for its object to provide a simple and inexpensive to implement integrable circuit arrangement that allows for the smallest possible space requirement phase adjustment.
  • the integrable circuit arrangement comprises a chain circuit of a plurality of elementary circuits, each elementary circuit a first transmission line for transmitting the first signal, a second transmission line for transmitting the second signal and a controllable Phasenbeeinflus- means connected to the first transmission line for controllably influencing the phase of the first signal. Furthermore, the circuit arrangement has a phase difference detector which is connected to the output-side elementary circuit and which is designed to detect a current phase difference between the first and the second signal.
  • the circuit arrangement has a control unit connected to the phase difference detector and to each controllable phase influencing means, which is designed to generate first digital control voltages dependent on the current phase difference as control signals for each phase influencing means, wherein the digital control voltage can only assume two different voltage values.
  • Each controllable phase influencing means has at least one first tunable capacitive unit connected to the first transmission line and the control unit, which is configured to delay the first signal in response to a digital control voltage of the first control signals.
  • the control unit is configured to tune the first capacitive units in such a way that the first signal, when transmitted via the first transmission lines, experiences a first total delay, so that the predefinable phase difference between the first and the second signal is established.
  • the integrated circuit has an oscillator, a quadrature mixer and a circuit arrangement according to the invention connected to the oscillator and the quadrature mixer.
  • a plurality of elementary circuits is provided, each having a first transmission line for transmitting the first signal and at least one connected to this transmission line first tunable capacitive unit, wherein the control unit depending on the current phase difference, the first capacitive units so that adjusts the output side sets the desired phase difference.
  • the circuit arrangement according to the invention has a reduced space requirement. Due to the large number of tunable capacitive units, the circuit arrangement according to the invention also has a wide control range and a high resolution of the phase adjustment.
  • the circuit arrangement can advantageously be used flexibly at different frequencies or in different frequency bands.
  • control unit has a conversion unit, in particular an analog-to-digital converter.
  • control unit is additionally configured to generate analogous control voltages that depend on the current phase difference as value-continuous control signals for at least one of the phase influencing means.
  • one of the phase influencing means can be set in a middle range of the capacitance-voltage characteristic, wherein the middle range has a significantly higher voltage dependency than ranges of the digital voltages.
  • the elementary circuits are designed essentially identical.
  • the integrated circuit arrangement is particularly easy to develop and realize.
  • the number of elementary circuits is selected such that the electrical length of a single elementary circuit is less than one tenth of the effective wavelength of the first signal. As a result, the homogeneous properties of the transmission lines are retained.
  • each first transmission line has a first trace for transmitting a non-inverted first component of the first signal and a second trace for transmitting an inverted second component of the first signal
  • each elementary circuit comprises controllable phase influencing means connected to the first and second traces for controllably influencing the phases of the first and second components
  • each controllable phase influencing means having at least one first series circuit of two first tunable capacitive units connected between the first and the second conductor track and connected to the control unit, which is configured to comprise the first and the second component Delay the dependence on one of the first control signals, and wherein the control unit is configured to tune the first capacitive units such that the first and the second components, if they are transmitted via the first and second interconnects, learn a matching first total delay, so that adjusts the predetermined phase difference between the first and the second signal.
  • the phase difference can advantageously also be set to a desired value in the case of a differential first signal.
  • the conductor tracks are configured meandering.
  • advantageously high electrical lengths or phase shifts are achieved with small geometric dimensions.
  • the first capacitive units are arranged between the first and the second conductor tracks. As a result, the need for chip area can be further reduced.
  • the phase difference detector is designed to detect a further actual phase difference between the first and the second component and the control unit is designed to generate at least two third control signals and at least two fourth control signals which depend on the further current phase difference , wherein each controllable phase influencing means at least one with the first And the control unit has a third tunable capacitive unit configured to delay the first component in response to one of the third control signals, each controllable phase influencing means having at least one fourth tunable capacitive unit connected to the second track and the control unit, which is configured to delay the second component in response to one of the fourth control signals, and wherein the control unit is configured to tune the third and fourth capacitive units so that the first and second components transmit as they pass over their respective tracks are, a third and fourth total delay experience, so that sets a further predetermined phase difference between the first and the second component.
  • each elementary circuit has a controllable phase influencing means connected to the second transmission line for controllably influencing the phase of the second signal, and the control unit is designed to generate at least two second control signals dependent on the actual phase difference, each controllable phase influencing means being at least a second tunable capacitive unit connected to the second transmission line and the control unit configured to delay the second signal in response to one of the second control signals.
  • the control unit is configured to tune the second capacitive units in such a way that the second signal, when transmitted via the second transmission lines, experiences a second total delay, so that the predefinable phase difference between the first and the second signal adjusts itself.
  • a symmetrical control range is advantageously made possible, so that phase deviations can be corrected equally up and down.
  • all first and / or second capacitive units are configured identically. As a result, the integrated circuit arrangement is particularly easy to develop and realize.
  • Fig. 1 shows a first embodiment of a circuit arrangement according to the invention
  • Fig. 2 shows a second embodiment of a circuit arrangement according to the invention
  • FIG. 3 shows a third embodiment of a circuit arrangement according to the invention
  • 4 shows a block diagram of a WiMax transceiver with a circuit arrangement according to the invention
  • Fig. 5 shows a fourth, preferred embodiment of a circuit arrangement according to the invention (plan view) for a WiMax transceiver.
  • FIG. 1 shows a circuit diagram of a first exemplary embodiment of a circuit arrangement according to the invention.
  • the high-frequency signals xi and x2 are applied to the integrated circuit arrangement 1, where xi is the in-phase component (i) and x2 is the quadrature-phase component (Q) of a local oscillator signal in the gigahertz range is.
  • the circuit arrangement 1 ensures that at its output the signals xi and x2 have as accurately as possible a predetermined phase difference (phase offset, offset) phi soll, which in this case d / Q offset) is 90 degrees.
  • the circuit arrangement 1 has a chain circuit (series connection) of a plurality N of elementary circuits 10, wherein at least two elementary circuits are provided.
  • N 50 elementary circuits are provided.
  • Each elementary circuit 10 includes a transmission line 11 for transmitting the signal (the electromagnetic wave) xi, a transmission line 12 for transmitting the signal x2 and a controllable phase influencing means 13 connected to the transmission lines 11, 12 for controllably influencing the phases of the two signals xi, x2.
  • the transmission lines 11, 12 are preferably designed as conductor tracks, which are arranged in one or more metallization levels of an integrated semiconductor circuit (integrated circuit, IC) into which the phase influencing means 13 are also integrated. Furthermore, the circuit arrangement 1 has a phase difference detector
  • phase difference detector 14 On the input side, the phase difference detector 14 is possibly via buffer or amplifier with the Transmission lines 11, 12 of the output side, shown in Fig. 1 right elementary connected.
  • the control unit 15 is connected on the output side to each phase influencing means 13.
  • the phase difference detector 14 detects the current (is) phase difference phi between the two signals xi and x2 and provides a voltage having a value associated with the detected phase difference phi ist.
  • a voltage value of OV corresponds to a phase difference phi of 80 degrees
  • the control unit 15 generates N first control signals vti, vt2, vt3,... And N second control signals vtr, vt2 ', vt3',... For controlling the phase influencing means 13.
  • 2N control signals depend on the actual (actual) phase difference phi is and possibly from earlier (ist-) phase differences. They can each be designed as a digital control voltage, which can assume only two different voltage values (for example OV, 3V).
  • the control by a digital signal allows for a large number of phase influencing means 13 a correspondingly high resolution, further causes the control means of the first digital control signals the surprising effect that for each of the two digital voltage values, a capacitance value can be set as the operating point in which the Capacity at modulation by this operating point changes only very slightly.
  • the phase influencing means is to be controlled analogously by a continuous voltage, it must be operated in a range with high voltage dependence at the set operating point, which adversely affects the accuracy and distortion of the signal to be delayed and possibly interference signals on the control signals to the signal to be delayed couples.
  • Analog control voltage with continuous values may e.g. between OV and 3V.
  • the control unit 15 is preferably designed as a conversion unit, the each voltage value of the phase difference detector 14 or a time average of voltage values or a filtered voltage value in a converts the set of values of the first and second control signals associated with this voltage value (mean value, filtered value).
  • the control unit comprises an analog-to-digital converter.
  • Each controllable phase influencing means 13 has (at least) a first tunable capacitive unit 16 connected to the transmission line 11, a reference potential (AC ground) and the control unit 15, with the aid of which the capacitance of the transmission line 11 and thus the propagation velocity of the shaft or Running time of the signal xi in dependence on one of the first control signals vt1, vt2, ... can be changed.
  • each phase influencing means has (at least) a second tunable capacitive unit 16 ', which is connected to the transmission line 12, a reference potential (AC ground) and the control unit 15 and which receives the signal x2 as a function of one of the second control signals vtr, vt2 ',. "Delayed.
  • the tunable capacitive units 16, 16 ' may have a discretely adjustable and / or a continuously adjustable capacitance value.
  • the control unit 15 tunes the capacitive units 16 and 16 'in such a way that the signals xi and x2, when transmitted via the respective transmission lines, experience a total delay T1 or T2, so that due to possibly resulting time offset T1-T2 at the output of the circuit 1, the predetermined (target) phase difference phi set between the signals xi and x2.
  • the control unit can adjust the phase difference quasi time-continuous on the basis of the instantaneous actual phase difference phi detected at each time, or adjust on the basis of averaged or filtered values of the actual phase difference phi, in further embodiments the control unit regulates the phase difference only in certain embodiments , eg regularly recurring intervals or only in the presence of certain conditions, such as a temperature increase, which is above a certain threshold. Also a one-time trimming after completion of the manufacturing process of the integrated circuit arrangement is made possible.
  • all capacitive units 16, 16 ' are configured identically so that they have the same capacitance value C given a matching value of their respective control signal.
  • Such integrated circuit arrangements can advantageously be developed and implemented very simply and inexpensively.
  • phase influencing means 13 controlled by two-valued control signals, which, for example, can only accept the voltage values 3V or 0V.
  • Such an integrated circuit arrangement with digitally or binary-controlled phase influencing means is particularly easy to implement.
  • phase influencing means it is particularly advantageous, in addition to a plurality (for example 48) of digitally controlled phase influencing means, to control a few (for example 2) phase influencing means 13 by means of analogue (wide-continuous) control signals.
  • the capacitive units 16, 16 ' are preferably formed as varactors, MOS capacitors or as MOS transistors, in the case of a MOS transistor, the gate terminal is connected to the respective transmission line, while the drain and source terminals with each other and with a reference potential (AC ground) are connected.
  • the phase influencing means delay only the signal xi, but not the signal x2.
  • FIG. 2 shows a circuit diagram of a second exemplary embodiment of a circuit arrangement according to the invention for two differential signals xi and x2, which each have a non-inverted (positive) component xip or x2p and an inverted (negative) component xm or x2n.
  • the signal components xip, xm, x2p, x2n can be, for example, the non-inverted dp) and the inverted (in) in-phase component (D or the noninverted (Qp) and the inverted (Qn) quadrature phase component (Q) of a
  • the circuit arrangement 2 ensures that at its output the components x1p and x2p (and thus the signals xi and x2) have as accurately as possible a predetermined phase difference phi soll, in this case d / Q offset) 90 degrees is.
  • each of the N> 2 elementary circuits 20 has a conductor 11p for transmitting the component xip, a conductor nn for transmitting xm, and a conductor 12p for transmitting the component x2p and a conductor I2n for transmitting x2n.
  • each elementary circuit has a controllable phase influencing means 23 connected to its tracks 11p, Hn, 12p, 12n for controllably influencing the phases of all four components xip, xm, x2p, x2n.
  • the circuit arrangement 2 has a phase difference detector 14 and a downstream control unit 15, which are configured analogously to the corresponding units of the embodiment described above with reference to FIG.
  • Each controllable phase influencing means 23 has (at least) an upper series circuit 17 connected between the upper conductor tracks 11p, Hn and connected to the control unit 15 and comprising two tunable capacitive units 16p, 16n, which connect the two components xip, xm as a function of one of the first Control signals vti, vt2, ... uniformly delay (the same first control signal is supplied to both capacitive units of the same series connection).
  • each phase influencing means 23 comprises (at least) a lower series circuit 17 'connected between the lower conductor tracks 12p, 12n and likewise connected to the control unit 15, comprising two tunable capacitive units 16p 1 , 16n', which connect the two components x2p, x2n in FIG Depending on one of the second control signals vtT, vt2 ', ... uniformly delay.
  • the tunable capacitive units 16p, 16n, 16p 1 , 16n ' may have a discretely adjustable and / or a continuously adjustable capacitance value.
  • the control unit 15 adjusts the capacitive units 16p, 16n and 16p 1 , 16n "by means of the N first control signals (vti, vt2, ...) and the N second control signals (vtT, vt2 ', ...) such that the components xip, xm experience a uniform (coinciding) total delay T1 and the components x2p, x2n receive a uniform total delay T2 during transmission via their interconnects, so that the predetermined phase difference occurs as a result of the possibly resulting time offset T1-T2 phi is to be set between the components xip and x2p and thus also between the signals xi and x2
  • all the capacitive units 16p, 16n, 16p ', 16n' are made identical, so that they have the same value for a corresponding value of their respective control signal Capacity value C sen.
  • phase influencing means 23 are controlled by divalent control signals, which can assume, for example, only the voltage values 3V or 0V.
  • Each capacitive unit 16p, 16n, 16p 1 , 16n accepts either a first (eg minimum) capacitance value Cmin or a second (eg maximum) capacitance value Cmax, depending on the respectively applied value of its control signal, so that the capacitive units between these Kapa - Values are formed switchable.
  • Such an integrated circuit arrangement with digitally or binary-controlled phase influencing means is particularly easy to implement.
  • the control unit 15 generates the bivalent first and second control signals so that index-like control signals are "inverse."
  • control of the phase offset in both directions is advantageously possible, it is now necessary for the compensation of a phase shift (phi is equal to phi soli), the components xip and xm more and the components x2p and x2n to delay less so, so the control unit 15 controls the phase influencing means 23 so that in more than half (N / 2) of the phase influencing means above the capacitance value cmax and below the value cmin is assumed, so that T1> T2.
  • all upper units 16p, 16n take the value Cmax and all lower units 16p ', 16n' the value Cmin.
  • control unit 15 controls the phase influencing means 23 so that not all phase influencing means, e.g. above have the capacitance value Cmax lie in adjacent elementary circuits, but that phase influencing means, which have the value Cmax above, from elementary circuit to elementary circuit (in Fig. 2, for example, from left to right) as possible alternate with phase influencing means, which have the value Cmin above, at rest, this leads eg above to an alternating sequence of values of Cmax (1st elementary circuit from the left), Cmin (2nd elementary circuit), Cmax (3rd), Cmin (4th), ..., while in the case of a phase offset to be compensated from left to right the more frequent values (eg Cmax) are interrupted again and again by the rarer values (eg cmin).
  • reflections causing changes in the characteristic impedance along the transmission lines are advantageously minimized.
  • the capacitive units 16p, 16n, 16p ', 16n' are preferably designed as varactors, M0S capacitors or as MOS transistors, in the case of a MOS transistor, the gate terminal is connected to the respective transmission line, while the drain and source Terminals are connected to each other and to the drain and source terminals of the other MOS transistor of the same series circuit.
  • the capacitive units 16p, 16n and / or 16p 1 , 16 ' are arranged between the interconnects 11p, Hn or between the interconnects 12p, 12n.
  • Such a circuit advantageously requires only a very small chip area.
  • only the phases of the components xip, xm, but not those of the components x2p, x2n are affected. influ-.
  • the series circuits 17 'or the capacitive units 16p', 16n 'as well as the second control signals vtr, vt2', etc. are omitted.
  • FIG. 3 shows a circuit diagram of a third exemplary embodiment of differential signals xi and x2 in which, in comparison with the second exemplary embodiment described above, it is additionally ensured that the phase difference between the two components xip and xm and also between the components x2p and x2n is as accurate as possible 180 degrees.
  • each of the N> 2 elementary circuits 30 has four interconnects 11p, Hn, 12p, I2n and a controllable phase influencing means 33 connected to these interconnects for controllably influencing the phases of all four components xip, xm, x2p, x2n.
  • the phase difference detector 34 of the circuit arrangement 3 detects, in addition to the phase difference phi, between the noninverted components xip and x2p and also the actual phase difference diff. between the two components xip and xm and / or between the components x2p and x2n. Often it can be assumed that the deviations from the expected 180 Crad phase offset in the differential signal xi (l-component) are strongly correlated with those in the differential signal x2 (Q-component), which is why the detection of the actual phase difference between the components only a signal, eg xi is sufficient.
  • control unit 35 For controlling the phase influencing means 33, the control unit 35 generates, in addition to the first and second control signals (vti, vt2,..., Vtr, vt2 ',...), N third control signals vtap, vtbp,... And N fourth control signals vtan. vtbn, ..., which depends on the actual (is) phase difference diff.
  • These control signals can each be in the form of a digital control voltage which, for example, can only assume two different voltage values (eg OV, 3V) or be expressed as an analog control voltage with continuous values, for example between OV and 3V.
  • each phase influencing means 33 has the effect of influencing the phase of xip (at least) one with the conductor track 11 p, a reference potential (AC ground) and the control unit 35 connected tunable capacitive unit 18p and for influencing the phase of x2p (at least) connected to the conductor 12p, a reference potential (AC ground) and the control unit 35 tunable capacitive Unit 18p 'on.
  • Both pacitive units 18p, 18p 'of the same phase influencing means 33 are in this case driven by one and the same third control signal vtap, vtbp,.
  • each phase influencing means 33 has (at least) two further, correspondingly interconnected, tunable capacitive units I8n, I8n ', which are each driven by one of the fourth control signals vtan, vtbn,.
  • the tunable capacitive units 18p, 18n, 18p 1 , 18n ' may have a discretely adjustable and / or a continuously adjustable capacitance value.
  • the control unit 35 tunes the capacitive units 18p, 18n, 18p ', 18n' by means of the third and fourth control signals in such a way that the components xip and x2p transmit a total delay T3 via their tracks and the components xm and x2n transmit
  • the predetermined phase difference diff soll of 180 degrees is set between the components xip and xm and between x2p and x2n, and thus exactly differential signals xi and x2 are present.
  • the control unit 35 after having exactly differential signals xi, x2, the control unit 35, as described above with reference to Fig.
  • the capacitive units 16p, 16n, 16p 1 , 16n 'so that the predetermined I / Q phase difference of phi_soll 90 degrees between the components xip and x2p, and thus sets between the signals xi and x2, in alternative embodiments may also be an in nere control of the differential phase offset are combined with an external control of the I / Q phase offset, so that the differential phase offset is adjusted in time overlapping with the I / Q phase offset to the particular desired value.
  • phase influencing means 33 are controlled by two-valued third and fourth control signals, which can assume, for example, only the voltage values 3V or 0V.
  • Each capacitive unit 18p, 18n, 18p ', 18n' adopts either a first or a capacitance value depending on the respective value of its control signal.
  • Such an integrated circuit arrangement with digitally or binary-controlled phase influencing means is particularly easy to implement. It is particularly advantageous to control a few phase influencing means 33 by means of analog (value-continuous) third and fourth control signals. In this way, the total delays T3 and T4 can be tuned very finely, so that at the output of such a circuit arrangement, the predetermined phase difference diff is maintained with a higher precision.
  • the capacitive units 18p, 18n, 18p ', 18n' are preferably designed as varactors, MOS capacitors or as MOS transistors.
  • either only the phases of the non-inverted components xip, x2p or only the phases of the inverted components xm, x2n, but not the respective other components xm, x2n or xip, x2p for setting the 180 Crad Offsets affected, compared to Fig. 3 then accounts for the capacitive units I8n, I8n 'and the fourth control signals vtan, vtbn, ... or the units 18p, 18p 1 and the third control signals vtap, vtbp, ....
  • FIG. 1 a shows a simplified block diagram of a transmit-receive device for a data transmission system according to IEEE 802.16 ("WiMax", worldwide interoperability for microwave access).
  • WiMax worldwide interoperability for microwave access
  • the transmitting receiving device 50 has an antenna 51 and a transmitting / receiving unit (transceiver) 52 connected to the antenna.
  • the transmitting / receiving unit 52 includes an RF front-end circuit 53 connected to the antenna and a downstream IF / BB signal processing unit 54.
  • the RF front end circuit 53 amplifies a radio frequency signal xRF spectrally received in the microwave range between 3.4 and 3.6 CHz received from the antenna 14 and converts (transforms) it into a quadrature signal y in an intermediate frequency range (intermediate frequency,
  • the quadrature signal y is a complex-valued signal with an in-phase component yi and a quadrature-phase component y2
  • the IF / BB signal processing unit 54 filters the quadrature signal y and shifts it possibly spectrally to the baseband, demodulates the baseband signal and detects the data contained therein and originally transmitted by another transmitting / receiving device d.
  • the RF front-end circuit 53 has a low-noise amplifier (LNA) 54 connected to the antenna 51 for amplifying the high-frequency radio signal xRF and a downstream quadrature mixer 55 for transferring of the amplified signal into the quadrature signal y. Furthermore, the RF front-end circuit 53 has a series connection of a local oscillator 56, a Q / C generator 57 and a circuit arrangement 58 according to the invention, which is connected on the output side to the quadrature mixer 55.
  • the local oscillator 56 is preferably a voltage controlled oscillator (VCO) whose frequency is set, for example, by means of a phase locked loop (PLL).
  • VCO voltage controlled oscillator
  • the L / Q-Cenerator 57 derives from the local oscillator signal LO of the oscillator 56 a differential in-phase signal xi and a quadrature phase quadrature signal x2 phase-shifted by approximately 90 degrees, e.g. at a frequency between 3.4 and 3.6 CHz.
  • the signals xi and x2 may have a phase offset different from 90 degrees.
  • the I / Q generator 57 also includes a frequency divider and gain elements.
  • the circuit 58 ensures that at its output the phase offset of the signals xi and x2 is as accurate as 90 degrees. This is very important to the performance of the RF front-end circuit 53.
  • the circuit arrangement 58 is realized, for example, according to one of the embodiments described above with reference to FIGS. 2 and 3. A preferred embodiment is described below with reference to FIG. 5.
  • the RF front-end circuit 53 and thus the circuit arrangement 58 according to the invention and possibly also parts of the IF / BB signal processing unit 54 are preferably part of an integrated circuit (IC), which is e.g. as a monolithic integrated circuit in a standard technology, as a hybrid circuit (thin or thick film technology) or as a multilayer ceramic circuit is formed.
  • IC integrated circuit
  • FIG. 5 schematically shows a layout of a fourth, preferred exemplary embodiment of a circuit arrangement according to the invention for an HF front-end circuit of a wiMax transceiver according to FIG. 4.
  • the following information relates, by way of example, to one of the applicant In a 0.35 ⁇ m BiCMOS transistor. Technology realized integrated circuitry.
  • the differential signals xi and x2 (see FIG. 4) or their components xip, xm, x2p, x2n (FIG. 5) have a frequency around 3.5 GHz and an effective wavelength ⁇ of about 7 cm.
  • Each elementary circuit 40 has four meandering, pairwise symmetrical conductor tracks 11p, Hn, 12p, I2n for transmitting the signal components xip, xm, x2p, x2n, four rectilinear ground conductor tracks for shielding and one connected to the meandering conductor tracks controllable phase influencing means 43 for controllable influencing the phases of the components xip, xin, x2p (x2n on.
  • Due to the meandering configuration of the conductor tracks advantageously high electrical lengths or phase shifts are achieved with relatively small geometrical dimensions. by vertically extending at a relatively short distance parallel conductor portions, a co- current flow reinforce The magnetic fields in the outer areas surrounding these conductor track sections substantially, which leads to an increase of the magnetic coupling and thus the quality of the respective transmission line.
  • each elementary circuit occupies a chip area of 20 ⁇ m x 20 ⁇ m (the illustration in FIG. 5 is compressed horizontally), so that all 50 elementary circuits together occupy a total area of 20 ⁇ m x imm of the integrated circuit.
  • the circuit arrangement 4 according to the invention advantageously occupies no additional chip area, especially since the quadrature mixer 55 and the local oscillator 56 (see FIG. 4) in the integrated circuit are anyway to be arranged at a distance of about i-2 mm in order to react the mixer on the oscillator to reduce.
  • the circuit arrangement 4 has a phase difference detector (PDD) (not illustrated) and also a control unit (CTRL), likewise not shown, which are preferably connected and configured in accordance with the corresponding units of the exemplary embodiment described above with reference to FIG.
  • Each controllable phase influencing means 43 has two upper series circuits 47 connected between the upper conductor tracks 11p, 11n, each comprising two tunable capacitive units 46p, 46n, which connect the two components xip, xm as a function of one of the first control signals vt1, vt2, .. uniformly delay (the same first control signal is supplied to all four capacitive units 46p, 46n).
  • each phase influencing means 43 has two lower series circuits 47 ", which are connected between the lower conductor tracks 12p, 12n, and each of which has two tunable capacitive units 46p 1 , 46n '. on, uniformly delay the two components x2p, x2n in response to one of the second control signals vtr, vt2 ', ....
  • the control unit drives all 50 (or at least most, see below) phase influencing means 43 with bivalent control signals, with index-like control signals (eg, vti, vtr) inverse
  • the control signals are generated so that in the idle state of the circuit arrangement.
  • N 50 different numbers of elementary circuits may be provided.
  • Each circuit arrangement according to the invention can in principle also be used at other frequencies or in other frequency bands.
  • the embodiment described above with reference to FIG. 5 can be used unchanged at an operating frequency of 7 CHz instead of 3.5 CHz.
  • the width of the control range doubles in this case from 20 to 40 degrees.
  • phase difference diff is actual phase difference diff should be specified phase difference l transmission line for in-phase signal xi
  • N number of elementary circuits phi is actual phase difference phi soll specifiable phase difference

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)

Abstract

Integrierbare Schaltungsanordnung (1; 2; 3; 4) zum Einstellen einer vorgebbaren Phasendifferenz (phi_soll) zwischen einem ersten hochfrequenten Signal (x1; x1p, x1n) und einem zweiten hochfrequenten Signal (x2; x2p, x2n), beinhaltend: e) eine Kettenschaltung einer Vielzahl (N) von Elementarschaltungen (10; 20; 30; 40), wobei jede Elementarschaltung eine erste Transmissionsleitung (11; 11p, 11n) zum Übertragen des ersten Signals (x1; x1p, x1n), eine zweite Transmissionsleitung (12; 12p, 12n) zum Übertragen des zweiten Signals (x2; x2p, x2n) und ein mit der ersten Transmissionsleitung verbundenes steuerbares Phasenbeeinflussungsmittel (13; 23; 33; 43) zum steuerbaren Beeinflussen der Phase des ersten Signals aufweist, f) einen mit der ausgangsseitigen Elementarschaltung verbundenen Phasendifferenzdetektor (14; 34), der ausgebildet ist, eine aktuelle Phasendifferenz (phi_ist) zwischen dem ersten und dem zweiten Signal zu detektieren, g) eine mit dem Phasendifferenzdetektor und jedem steuerbaren Phasenbeeinflussungsmittel (13; 23; 33; 43) verbundene Steuereinheit (15; 35), die ausgebildet ist, von der aktuellen Phasendifferenz (phi_ist) abhängige erste digitale Steuerspannungen als Steuersignale (vt1, vt2,...) für jedes Phasenbeeinflussungsmittel (13; 23; 33; 43) zu generieren, wobei die digitale Steuerspannung nur zwei unterschiedliche Spannungswerte annehmen kann, und h) wobei jedes steuerbare Phasenbeeinflussungsmittel (13; 23; 33; 43) mindestens eine mit der ersten Transmissionsleitung und der Steuereinheit verbundene erste abstimmbare kapazitive Einheit (16; 16p, 16n; 46p, 46n) aufweist, die ausgestaltet ist, das erste Signal in Abhängigkeit von einer digitalen Steuerspannung der ersten Steuersignale zu verzögern.

Description

integrierbare schaltungsanordnunq zum Einstellen einer vorgebbaren Phasendifferenz
Die vorliegende Erfindung betrifft eine integrierbare Schaltungsanordnung zum Einstellen einer vorgebbaren Phasendifferenz zwischen einem ersten und einem zweiten hochfrequenten Signal. Die Erfindung betrifft weiterhin eine integrier- te Schaltung mit einer solchen Schaltungsanordnung.
Die Erfindung liegt auf dem Gebiet von integrierten Halbleiter-Schaltungen (in- tegrated circuit, IC), in denen hochfrequente Signale mit einer festen Phasenbeziehung übertragen werden. Die Erfindung liegt insbesondere auf dem Gebiet von integrierten Hochfrequenz-Frontend-Schaltungen, mit deren Hilfe in Sende-/ Empfangsvorrichtungen von Kommunikationssystemen ein hochfrequentes (HF) Empfangssignal, wie z.B. ein über eine Antenne empfangenes Funksignal im Gigahertzbereich, in ein Quadratursignal mit einer niedrigeren, festen Frequenz (intermediate frequency, IF) überführt wird, bevor das Signal demoduliert und die darin enthaltenen, von einer anderen SendeVEmpfangsvorrichtung stam- menden Datenwerte detektiert werden.
Bekannte integrierte HF-Frontend-Schaltungen weisen einen rauscharmen Verstärker (low noise amplifier, LNA) sowie einen Quadraturmischer zum spektralen Herabmischen des verstärkten Signals auf. zum Ableiten des Quadratursignals enthält der Quadraturmischer, der auch als Spiegelfrequenzunterdrückungs- mischer (image reject mixer) bezeichnet wird, zwei Mischer, die von zwei zueinander um 90 Grad phasenverschobenen Signalen eines Lokaloszillators angesteuert werden, in der Regel handelt es sich bei diesen Lokaloszillatorsignalen (sowie bei weiteren Signalen der HF-Frontend-Schaltung) um differentielle Signale, deren Komponenten einen Phasenunterschied von 180 Grad aufweisen, um Rückwirkungen der Mischer auf den Lokaloszillator zu reduzieren, werden die Mischer und der Lokaloszillator üblicherweise in einem relativ großen Abstand in der integrierten Schaltung angeordnet.
Aufgrund von Technologie- bzw. Prozeßschwankungen und/oder aufgrund von Design-unsymmetrien kann es zu Abweichungen vom idealen Phasenversatz von 90 bzw. 180 Grad kommen, die die Leistungsfähigkeit der HF-Frontend-Schaltung erheblich beeinträchtigen können, in bekannten Empfängern werden solche Phasenabweichungen im Zwischenfrequenz- oder Basisbandbereich kompen- siert, indem z.B. ein digitalisiertes Quadratursignal derart mit einem komplex- wertigen Faktor multipliziert wird, daß der gewünschte Phasenversatz von 90 bzw. 180 Grad wiederhergestellt wird.
Die Kalibrierungsschaltungen z.B. auf der Basis schaltbarer Widerstandsnetze be- anspruchen Chipfläche. Außerdem ist der Kalibrierungsbereich, d.h. die maximale Abweichung vom idealen Phasenversatz, die auf diese weise korrigiert werden kann, relativ klein und die Genauigkeit (Auflösung) der Phasenkorrektur relativ niedrig. Die erforderliche Phasenbeziehung kann auf diese weise relativ schmalbandig eingestellt werden. Der Erfindung liegt die Aufgabe zugrunde, eine einfach und kostengünstig zu implementierende integrierbare Schaltungsanordnung anzugeben, die bei einem möglichst geringen Flächenbedarf eine Phaseneinstellung ermöglicht.
Erfindungsgemäß wird diese Aufgabe gelöst durch eine integrierbare Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1. Die erfindungsgemäße integrierbare Schaltungsanordnung weist eine Kettenschaltung einer Vielzahl von Elementarschaltungen auf, wobei jede Elementarschaltung eine erste Transmissionsleitung zum Übertragen des ersten Signals, eine zweite Transmissionsleitung zum Übertragen des zweiten Signals und ein mit der ersten Transmissionsleitung verbundenes steuerbares Phasenbeeinflus- sungsmittel zum steuerbaren Beeinflussen der Phase des ersten Signals aufweist. Weiterhin weist die Schaltungsanordnung einen mit der ausgangsseitigen Elementarschaltung verbundenen Phasendifferenzdetektor auf, der ausgebildet ist, eine aktuelle Phasendifferenz zwischen dem ersten und dem zweiten Signal zu detektieren. Weiterhin weist die Schaltungsanordnung eine mit dem Phasendifferenzdetektor und jedem steuerbaren Phasenbeeinflussungsmittel verbundene Steuereinheit auf, die ausgebildet ist, von der aktuellen Phasendifferenz abhängige erste digitale Steuerspannungen als Steuersignale für jedes Phasenbeeinflussungsmittel zu generieren, wobei die digitale Steuerspannung nur zwei unterschiedliche Spannungswerte annehmen kann.
Jedes steuerbare Phasenbeeinflussungsmittel weist mindestens eine mit der ersten Transmissionsleitung und der Steuereinheit verbundene erste abstimmbare kapazitive Einheit auf, die ausgestaltet ist, das erste Signal in Abhängigkeit von einer digitalen Steuerspannung der ersten Steuersignale zu verzögern. vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den abhängigen Ansprüchen sowie der Beschreibung insbesondere unter Bezugnahme auf die Zeichnung zu entnehmen. vorzugsweise ist die Steuereinheit ausgestaltet, die ersten kapazitiven Einheiten derart abzustimmen, dass das erste Signal, wenn es über die ersten Transmissionsleitungen übertragen wird, eine erste Gesamtverzögerung erfährt, so dass sich die vorgebbare Phasendifferenz zwischen dem ersten und dem zweiten Signal einstellt.
In einer vorteilhaften Ausgestaltung weist die integrierte Schaltung einen oszil- lator, einen Quadraturmischer und eine mit dem Oszillator und dem Quadraturmischer verbundene erfindungsgemäße Schaltungsanordnung auf. vorzugsweise ist eine Vielzahl von Elementarschaltungen vorgesehen, die jeweils eine erste Transmissionsleitung zum übertragen des ersten Signals und mindestens eine mit dieser Transmissionsleitung verbundene erste abstimmbare kapa- zitive Einheit aufweisen, wobei die Steuereinheit je nach der aktuellen Phasendifferenz die ersten kapazitiven Einheiten so einstellt, daß sich ausgangsseitig die gewünschte Phasendifferenz einstellt. Auf diese weise wird die von den Transmissionsleitungen ohnehin benötigte Chipfläche zusätzlich zum Einstellen der gewünschten Phasendifferenz verwendet, weshalb die erfindungsgemäße Schaltungsanordnung einen reduzierten Flächenbedarf aufweist. Durch die Vielzahl der abstimmbaren kapazitiven Einheiten weist die erfindungsgemäße Schaltungsanordnung außerdem einen breiten Regelbereich und eine hohe Auflösung der Phaseneinstellung auf. Außerdem kann die Schaltungsanordnung vorteilhaft bei unterschiedlichen Frequenzen bzw. in unterschiedlichen Frequenz- bändern flexibel eingesetzt werden.
Gemäß einer bevorzugten Weiterbildung weist die Steuereinheit eine Umsetzeinheit, insbesondere einen Analog-Digital-Umsetzer weist.
in einer vorteilhaften Weiterbildung ist die Steuereinheit zusätzlich ausgestaltet von der aktuellen Phasendifferenz abhängige analoge Steuerspannungen als wertkontinuierliche Steuersignale für zumindest eines der Phasenbeeinflussungsmittel zu generieren. Beispielsweise kann für einen Feinabgleich eines der Phasenbeeinflussungsmittel in einem mittleren Bereich der Kapazitäts- Spannungs-Kennlinie eingestellt werden, wobei der mittlere Bereich eine signifi- kant höhere Spannungsabhängigkeit aufweist als Bereiche der digitalen Spannungen. - A -
In einer vorteilhaften Ausführungsform sind die Elementarschaltungen im wesentlichen identisch ausgestaltet. Hierdurch ist die integrierte Schaltungsanordnung besonders einfach zu entwickeln und zu realisieren. vorzugsweise ist die Anzahl der Elementarschaltungen so gewählt ist, daß die e- lektrische Länge einer einzelnen Elementarschaltung kleiner ist als ein zehntel der effektiven Wellenlänge des ersten Signals. Hierdurch bleiben die homogenen Eigenschaften der Transmissionsleitungen erhalten. in einer bevorzugten Ausführungsform weist jede erste Transmissionsleitung eine erste Leiterbahn zum übertragen einer nichtinvertierten ersten Komponente des ersten Signals und eine zweite Leiterbahn zum übertragen einer invertierten zweiten Komponente des ersten Signals und jede Elementarschaltung ein mit der ersten und der zweiten Leiterbahn verbundenes steuerbares Phasenbeeinflussungsmittel zum steuerbaren Beeinflussen der Phasen der ersten und der zweiten Komponente auf, wobei jedes steuerbare Phasenbeeinflussungsmittel mindestens eine zwischen die erste und die zweite Leiterbahn geschaltete und mit der Steuereinheit verbundene erste Reihenschaltung aus zwei ersten abstimmbaren kapazitiven Einheiten aufweist, die ausgestaltet ist, die erste und die zweite Komponente in Abhängigkeit von einem der ersten Steuersignale zu verzögern, und wobei die Steuereinheit ausgestaltet ist, die ersten kapazitiven Einheiten derart abzustimmen, daß die erste und die zweite Komponente, wenn sie über die ersten bzw. zweiten Leiterbahnen übertragen werden, eine übereinstimmende erste Gesamtverzögerung erfahren, so daß sich die vorgebbare Phasendifferenz zwischen dem ersten und dem zweiten Signal einstellt. Hierdurch kann die Phasendifferenz vorteilhaft auch bei einem differentiellen ers- ten Signal auf einen gewünschten wert eingestellt werden. vorzugsweise sind die Leiterbahnen mäanderförmig ausgestaltet. Hierdurch werden vorteilhaft hohe elektrische Längen bzw. Phasenverschiebungen bei geringen geometrischen Abmessungen erreicht. in einer vorteilhaften Ausführungsform sind die ersten kapazitiven Einheiten zwischen den ersten und den zweiten Leiterbahnen angeordnet. Hierdurch kann der Bedarf an Chipfläche weiter reduziert werden. in einer weiteren vorteilhaften Ausführungsform ist der Phasendifferenzdetek- tor ausgebildet, eine weitere aktuelle Phasendifferenz zwischen der ersten und der zweiten Komponente zu detektieren und ist die Steuereinheit ausgebildet, mindestens zwei dritte Steuersignale und mindestens zwei vierte Steuersignale zu generieren, die von der weiteren aktuellen Phasendifferenz abhängen, wobei jedes steuerbare Phasenbeeinflussungsmittel mindestens eine mit der ersten Leiterbahn und der Steuereinheit verbundene dritte abstimmbare kapazitive Einheit aufweist, die ausgestaltet ist, die erste Komponente in Abhängigkeit von einem der dritten Steuersignale zu verzögern, wobei jedes steuerbare Phasenbeeinflussungsmittel mindestens eine mit der zweiten Leiterbahn und der steu- ereinheit verbundene vierte abstimmbare kapazitive Einheit aufweist, die ausgestaltet ist, die zweite Komponente in Abhängigkeit von einem der vierten Steuersignale zu verzögern, und wobei die Steuereinheit ausgestaltet ist, die dritten und vierten kapazitiven Einheiten derart abzustimmen, daß die erste und die zweite Komponente, wenn sie über ihre jeweiligen Leiterbahnen über- tragen werden, eine dritte bzw. vierte Gesamtverzögerung erfahren, so daß sich eine weitere vorgebbare Phasendifferenz zwischen der ersten und der zweiten Komponente einstellt. Hierdurch können vorteilhaft auch Abweichungen vom 180-Crad-Phasenversatz zwischen der ersten und der zweiten Komponente des ersten Signals korrigiert werden. in einer bevorzugten Ausführungsform weist jede Elementarschaltung ein mit der zweiten Transmissionsleitung verbundenes steuerbares Phasenbeeinflussungsmittel zum steuerbaren Beeinflussen der Phase des zweiten Signals auf und ist die Steuereinheit ausgebildet, mindestens zwei von der aktuellen Phasendifferenz abhängige zweite Steuersignale zu generieren, jedes steuerbare Phasen- beeinflussungsmittel weist hierbei mindestens eine mit der zweiten Transmissionsleitung und der Steuereinheit verbundene zweite abstimmbare kapazitive Einheit auf, die ausgestaltet ist, das zweite Signal in Abhängigkeit von einem der zweiten Steuersignale zu verzögern. Die Steuereinheit ist ausgestaltet, die zweiten kapazitiven Einheiten derart abzustimmen, daß das zweite Signal, wenn es über die zweiten Transmissionsleitungen übertragen wird, eine zweite Gesamtverzögerung erfährt, so daß sich die vorgebbare Phasendifferenz zwischen dem ersten und dem zweiten Signal einstellt. Hierdurch wird vorteilhaft ein symmetrischer Regelbereich ermöglicht, so daß Phasenabweichungen nach oben und unten gleichermaßen korrigiert werden können. in weiteren vorteilhaften Ausführungsformen sind sämtliche erste und/oder zweite kapazitive Einheiten identisch ausgestaltet. Hierdurch ist die integrierte Schaltungsanordnung besonders einfach zu entwickeln und zu realisieren.
Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Hierbei zeigen
Fig. 1 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung; Fig. 2 ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung;
Fig. 3 ein drittes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung; Fig. 4 ein Blockschaltbild eines WiMax-Transceivers mit einer erfindungsgemäßen Schaltungsanordnung; und
Fig. 5 ein viertes, bevorzugtes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung (Draufsicht) für einen WiMax-Transceiver. in den Figuren sind gleiche und funktionsgleiche Elemente und Signale - sofern nicht anders angegeben - mit denselben Bezugszeichen versehen.
Figur 1 zeigt ein Schaltbild eines erstes Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung.
An der integrierten Schaltungsanordnung 1 liegen eingangsseitig (in der Figur links) die hochfrequenten Signale xi und x2 an, wobei es sich beispielsweise bei xi um die inphase-Komponente (I) und bei x2 um die Quadraturphase- Komponente (Q) eines Lokaloszillatorsignals im Gigahertzbereich handelt. Die Schaltungsanordnung 1 stellt sicher, daß an ihrem Ausgang die Signale xi und x2 möglichst genau eine vorgegebene Phasendifferenz (Phasenversatz, -offset) phi soll aufweisen, die in diesem Falle d/Q-versatz) 90 Grad beträgt.
Die Schaltungsanordnung 1 weist eine Kettenschaltung (Reihenschaltung) einer Vielzahl N von Elementarschaltungen 10 auf, wobei mindestens zwei Elementarschaltungen vorgesehen sind. Beispielsweise sind N = 50 Elementarschaltungen vorgesehen. Jede Elementarschaltung 10 beinhaltet eine Transmissionsleitung 11 zum übertragen des Signals (der elektromagnetischen Welle) xi, eine Transmissionsleitung 12 zum übertragen des Signals x2 und ein mit den Transmissionsleitungen 11, 12 verbundenes steuerbares Phasenbeeinflussungsmittel 13 zum steuerbaren Beeinflussen der Phasen der beiden Signale xi, x2.
Die Transmissionsleitungen 11, 12 sind vorzugsweise als Leiterbahnen ausgebil- det, die in einer oder mehreren Metallisierungsebenen einer integrierten Halbleiter-Schaltung (integrated circuit, IC) angeordnet sind, in die auch die Phasenbeeinflussungsmittel 13 integriert sind. weiterhin weist die Schaltungsanordnung 1 einen Phasendifferenzdetektor
(PDD) 14 sowie eine nachgeschaltete Steuereinheit (CTRL) 15 auf. Eingangsseitig ist der Phasendifferenzdetektor 14 ggf. über Buffer oder Verstärker mit den Transmissionsleitungen 11, 12 der ausgangsseitigen, in Fig. 1 rechts dargestellten Elementarschaltung verbunden. Die Steuereinheit 15 ist ausgangsseitig mit jedem Phasenbeeinflussungsmittel 13 verbunden.
Der Phasendifferenzdetektor 14 detektiert die aktuelle (ist-)Phasendifferenz phi ist zwischen den beiden Signalen xi und x2 und stellt eine Spannung mit einem wert bereit, der der detektierten Phasendifferenz phi ist zugeordnet ist. Beispielsweise entspricht ein spannungswert von OV einer Phasendifferenz phi ist von 80 Grad, ein wert von 0,5V einem Phasenoffset phi ist von 90 Grad ( = phi_soll) und ein wert von 1V einem Versatz phi ist von 100 Grad. Die Steuereinheit 15 generiert N erste Steuersignale vti, vt2, vt3, ... sowie N zweite Steuersignale vtr, vt2', vt3', ... zur Steuerung der Phasenbeeinflussungsmittel 13. Diese 2N Steuersignale hängen von der aktuellen (ist-)Phasendifferenz phi ist und evtl. von früheren (ist-)Phasendifferenzen ab. Sie können jeweils als digitale Steuerspannung, die nur zwei unterschiedliche spannungswerte (z.B. OV, 3V) an- nehmen kann ausgeprägt sein. Die Steuerung durch ein digitales Signal ermöglicht bei einer großen Vielzahl von Phasenbeeinflussungsmitteln 13 eine entsprechend hohe Auflösung, weiterhin bewirkt die Steuerung mittels der ersten digitalen Steuersignale den überraschenden Effekt, dass für jeden der zwei digitalen Spannungswerte ein Kapazitätswert als Arbeitspunkt einstellbar ist, in dem sich die Kapazität bei Aussteuerung um diesen Arbeitspunkt nur sehr geringfügig ändert. Soll hingegen das Phasenbeeinflussungsmittel durch eine kontinuierliche Spannung analog gesteuert werden, muss dieses in einem Bereich mit großer Spannungsabhängigkeit in dem eingestellten Arbeitspunkt betrieben werden, was die Genauigkeit und Verzerrung des zu verzögernden Signals negativ beeinflusst und evtl. Störsignale auf den Steuersignalen auf das zu verzögernde Signal einkoppelt.
Reicht die Auflösung durch die digitalen Steuersignal nicht aus, können zusätzlich zwischenwerte durch ein analoges Steuersignal gewonnen werden, wobei aufgrund der Vielzahl digital gesteuerter Phasenbeeinflussungsmittel im ver- hältnis zu dem einen analogen Phasenbeeinflussungsmittel der negative Einfluss der Spannungsabhängigkeit des einen analog gesteuerten Phasenbeeinflussungsmittels vernachlässigbar ist. Analoge Steuerspannung mit kontinuierlichen Werten können z.B. zwischen OV und 3V ausgeprägt sein.
Die Steuereinheit 15 ist vorzugsweise als Umsetzeinheit ausgebildet, die jeden Spannungswert des Phasendifferenzdetektors 14 oder aber einen zeitlichen Mittelwert von Spannungswerten bzw. einen gefilterten Spannungswert in einen diesem spannungswert (Mittelwert, gefiltertem wert) zugeordneten Satz von werten der ersten und zweiten Steuersignale umsetzt. In einer Ausführungsform weist die Steuereinheit einen Analog/Digital-Wandler auf.
Jedes steuerbare Phasenbeeinflussungsmittel 13 weist (mindestens) eine mit der Transmissionsleitung 11, einem Bezugspotential (AC-Masse) und der Steuereinheit 15 verbundene erste abstimmbare kapazitive Einheit 16 auf, mit deren Hilfe der Kapazitätsbelag der Transmissionsleitung 11 und damit die Ausbreitungsgeschwindigkeit der welle bzw. die Laufzeit des Signals xi in Abhängigkeit von jeweils einem der ersten Steuersignale vt1, vt2, ... verändert werden kann. Außer- dem weist jedes Phasenbeeinflussungsmittel (mindestens) eine mit der Transmissionsleitung 12, einem Bezugspotential (AC-Masse) und der Steuereinheit 15 verbundene zweite abstimmbare kapazitive Einheit 16' auf, die das Signal x2 in Abhängigkeit von jeweils einem der zweiten Steuersignale vtr, vt2',.„ verzögert. Die abstimmbaren kapazitiven Einheiten 16, 16' können einen diskret einstellba- ren und/oder einen kontinuierlich einstellbaren Kapazitätswert aufweisen.
Mittels der ersten und der zweiten Steuersignale stimmt die Steuereinheit 15 die kapazitiven Einheiten 16 und 16' derart ab, daß die Signale xi und x2, wenn sie über die jeweiligen Transmissionsleitungen übertragen werden, eine Gesamtverzögerung T1 bzw. T2 erfahren, so daß sich infolge des evtl. resultierenden Zeitversatzes T1-T2 am Ausgang der Schaltungsanordnung 1 die vorgegebene (Soll-)Phasendifferenz phi soll zwischen den Signalen xi und x2 einstellt.
Die Steuereinheit kann die Phasendifferenz quasi zeitkontinuierlich auf der Basis der zu jedem Zeitpunkt detektierten momentanen Ist-Phasendifferenz phi ist oder aber auf der Basis von gemittelten oder gefilterten Werten der ist- Phasendifferenz phi ist justieren, in weiteren Ausführungsformen regelt die Steuereinheit die Phasendifferenz nur in bestimmten, z.B. regelmäßig wiederkehrenden Intervallen oder aber nur bei vorliegen bestimmter Bedingungen, wie z.B. eines Temperaturanstiegs, der oberhalb einer bestimmten schwelle liegt. Auch ein einmaliges Trimmen nach Abschluß des Herstellungsprozesses der integrierten Schaltungsanordnung wird so ermöglicht. in einer bevorzugten Ausführungsform sind sämtliche kapazitiven Einheiten 16, 16' identisch ausgestaltet, so daß sie bei einem übereinstimmenden wert ihres jeweiligen Steuersignals denselben Kapazitätswert C aufweisen. Derartige integrierte Schaltungsanordnungen können vorteilhaft sehr einfach und kostengüns- tig entwickelt und realisiert werden. in einer weiteren vorteilhaften Ausführungsform werden sämtliche (oder zumindest die meisten, siehe nächster Absatz) Phasenbeeinflussungsmittel 13 durch zweiwertige Steuersignale gesteuert, die z.B. nur die spannungwerte 3V oder OV annehmen können. Jede kapazitive Einheit 16, 16' nimmt in Abhängigkeit vom jeweils anliegenden wert ihres Steuersignals entweder einen ersten (z.B. minimalen) Kapazitätswert Cmin oder aber einen zweiten (z.B. maximalen) Kapazitätswert Cmax an, so daß die kapazitiven Einheiten zwischen diesen Kapazitätswerten schaltbar ausgebildet sind. Eine solche integrierte Schaltungsanordnung mit digital bzw. binär gesteuerten Phasenbeeinflussungsmitteln ist besonders einfach zu realisieren.
Besonders vorteilhaft ist es, neben einer Vielzahl (z.B. 48) von digital gesteuerten Phasenbeeinflussungsmitteln wenige (z.B. 2) Phasenbeeinflussungsmittel 13 durch analoge (weitkontinuierliche) Steuersignale anzusteuern. Auf diese weise kann am Ausgang einer solchen Schaltungsanordnung die vorgegebene Phasendifferenz phi soll genauer eingehalten werden, so daß hierdurch vorteilhaft eine höhere Präzision der Phaseneinstellung erreicht wird. Die kapazitiven Einheiten 16, 16' sind vorzugsweise als Varaktoren, MOS- Kapazitäten oder als MOS-Transistoren ausgebildet, im Falle eines MOS-Transistors ist der Gate-Anschluß mit der jeweiligen Transmissionsleitung verbunden, während die Drain- und Source-Anschlüsse miteinander sowie mit einem Bezugspotential (AC-Masse) verbunden sind. in einer nicht dargestellten Ausführungsform verzögern die Phasenbeeinflussungsmittel ausschließlich das Signal xi, nicht jedoch das Signal x2. im vergleich zu Fig. 1 entfallen bei diesem Ausführungsbeispiel die zweiten abstimmbaren kapazitiven Einheiten 16' sowie die zweiten Steuersignale vtr, vt2', ... .
Figur 2 zeigt ein Schaltbild eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung für zwei differentielle Signale xi und x2, die jeweils eine nichtinvertierte (positive) Komponente xip bzw. x2p und eine invertierte (negative) Komponente xm bzw. x2n aufweisen.
Bei den Signalkomponenten xip, xm, x2p, x2n kann es sich beispielsweise um die nichtinvertierte dp) und die invertierte (in) inphase-Komponente (D bzw. die nichtinvertierte (Qp) und die invertierte (Qn) Quadraturphase-Komponente (Q) eines Lokaloszillatorsignals im Gigahertzbereich handeln. Die Schaltungsanordnung 2 stellt sicher, daß an ihrem Ausgang die Komponenten x1p und x2p (und damit die Signale xi und x2) möglichst genau eine vorgegebene Phasendifferenz phi soll aufweisen, die in diesem Falle d/Q-versatz) 90 Grad beträgt. In der Schaltungsanordnung 2 weist jede der N > 2 Elementarschaltungen 20 eine Leiterbahn 11p zum übertragen der Komponente xip, eine Leiterbahn nn zum übertragen von xm sowie eine Leiterbahn 12p zum übertragen der Komponente x2p und eine Leiterbahn I2n zum Übertragen von x2n auf. Außerdem weist jede Elementarschaltung ein mit ihren Leiterbahnen 11p, Hn, 12p, 12n verbundenes steuerbares Phasenbeeinflussungsmittel 23 zum steuerbaren Beeinflussen der Phasen aller vier Komponenten xip, xm, x2p, x2n auf. weiterhin weist die Schaltungsanordnung 2 einen Phasendifferenzdetektor 14 sowie eine nachgeschaltete Steuereinheit 15 auf, die analog zu den entspre- chenden Einheiten des vorstehend mit Bezug auf Fig. 1 beschriebenen Ausführungsbeispiels ausgestaltet sind.
Jedes steuerbare Phasenbeeinflussungsmittel 23 weist (mindestens) eine zwischen die oberen Leiterbahnen 11p, Hn geschaltete und mit der Steuereinheit 15 verbundene obere Reihenschaltung 17 aus zwei abstimmbaren kapazitiven Einheiten 16p, I6n auf, die die beiden Komponenten xip, xm in Abhängigkeit von jeweils einem der ersten Steuersignale vti, vt2, ... einheitlich verzögern (beiden kapazitiven Einheiten derselben Reihenschaltung wird dasselbe erste Steuersignal zugeführt). Außerdem weist jedes Phasenbeeinflussungsmittel 23 (mindestens) eine zwischen die unteren Leiterbahnen 12p, I2n geschaltete und e- benfalls mit der Steuereinheit 15 verbundene untere Reihenschaltung 17' aus zwei abstimmbaren kapazitiven Einheiten 16p1, 16n' auf, die die beiden Komponenten x2p, x2n in Abhängigkeit von jeweils einem der zweiten Steuersignale vtT, vt2', ... einheitlich verzögern. Die abstimmbaren kapazitiven Einheiten 16p, I6n, 16p1, 16n' können einen diskret einstellbaren und/oder einen kontinuierlich einstellbaren Kapazitätswert aufweisen.
Die Steuereinheit 15 stimmt die kapazitiven Einheiten 16p, I6n und 16p1, I6n" mittels der N ersten Steuersignale (vti, vt2, ...) bzw. der N zweiten Steuersignale (vtT, vt2', ...) derart ab, daß die Komponenten xip, xm bei der Übertragung ü- ber ihre Leiterbahnen eine einheitliche (übereinstimmende) Gesamtverzögerung T1 und die Komponenten x2p, x2n bei der Übertragung eine einheitliche Gesamtverzögerung T2 erfahren, so daß sich infolge des evtl. resultierendes Zeitversatzes T1-T2 die vorgegebene Phasendifferenz phi soll zwischen den Komponenten xip und x2p und damit auch zwischen den Signalen xi und x2 einstellt. in einer bevorzugten Ausführungsform sind sämtliche kapazitiven Einheiten 16p, I6n, 16p', I6n' identisch ausgestaltet, so daß sie bei einem übereinstimmenden wert ihres jeweiligen Steuersignals denselben Kapazitätswert C aufwei- sen. Derartige integrierte Schaltungsanordnungen können vorteilhaft sehr einfach und kostengünstig entwickelt und realisiert werden. in einer weiteren vorteilhaften Ausführungsform werden sämtliche (oder zumindest die meisten, siehe weiter unten) Phasenbeeinflussungsmittel 23 durch zweiwertige Steuersignale gesteuert, die z.B. nur die Spannungwerte 3V oder OV annehmen können. Jede kapazitive Einheit 16p, I6n, 16p1, 16n' nimmt in Abhängigkeit vom jeweils anliegenden wert ihres Steuersignals entweder einen ersten (z.B. minimalen) Kapazitätswert Cmin oder aber einen zweiten (z.B. maximalen) Kapazitätswert cmax an, so daß die kapazitiven Einheiten zwischen diesen Kapa- zitätswerten schaltbar ausgebildet sind. Eine solche integrierte Schaltungsanordnung mit digital bzw. binär gesteuerten Phasenbeeinflussungsmitteln ist besonders einfach zu realisieren.
Vorzugsweise erzeugt die Steuereinheit 15 die zweiwertigen ersten und zweiten Steuersignale so, daß indexgleiche Steuersignale „invers" zueinander sind. Für die Steuersignale mit Index 1 bedeutet dies beispielsweise, daß das zweite Steuersignal vtr den spannungswert OV annimmt, falls das erste Steuersignal vti den wert 3V aufweist und vtr = 3V, falls vti =0V. in jedem Phasenbeeinflussungsmittel 23 nehmen daher die kapazitiven Einheiten 16p, 16n der oberen Reihenschaltungen) 17 den Kapazitätswert Cmin an, wenn die kapazitiven Einheiten 16p1, I6n' der unteren Reihenschaltung(en) 17' den Kapazitätswert Cmax annehmen - und umgekehrt. vorteilhaft steuert die Steuereinheit 15 die Phasenbeeinflussungsmittel 23 so, daß im Ruhezustand der Schaltungsanordnung (phi ist = phi soll) in ungefähr der Hälfte der Phasenbeeinflussungsmittel 23 die oberen kapazitiven Einheiten 16p, I6n den Kapazitätswert Cmax und die unteren Einheiten 16p1, 16n" den wert cmin annehmen, während dies in der andere Hälfte der Phasenbeeinflussungsmittel 23 umgekehrt ist (d.h. 16p, I6n: cmin, 16p1, 16n': Cmax), so daß T1 =T2 gilt. Auf diese weise ist vorteilhaft eine Regelung des Phasenversatzes in beide Richtungen möglich, ist es nun zur Ausregelung eines Phasenversatzes (phi ist un- gleich phi soli) erforderlich, die Komponenten xip und xm mehr und die Komponenten x2p und x2n weniger stark zu verzögern, so steuert die Steuereinheit 15 die Phasenbeeinflussungsmittel 23 so, daß in mehr als der Hälfte (N/2) der Phasenbeeinflussungsmittel oben der Kapazitätswert cmax und unten der wert cmin angenommen wird, so daß T1 >T2. im Extremfall einer maximalen Phasen- differenz nehmen sämtliche oberen Einheiten 16p, I6n den wert Cmax und sämtliche unteren Einheiten 16p', I6n' den wert Cmin an. ist es umgekehrt erforderlich, zur Ausregelung eines Phasenversatzes die Komponenten xip, xm weniger stark und die Komponenten x2p, x2n mehr zu verzögern, so steuert die Steuereinheit 15 die Phasenbeeinflussungsmittel 23 so, daß in weniger der Hälfte der Phasenbeeinflussungsmittel oben der Kapazitätswert Cmax und unten der Wert Cmin angenommen wird, so daß T1 <T2. im Extremfall einer maximalen Phasendifferenz nehmen in diesem Fall sämtliche oberen Einheiten 16p, I6n den Wert Cmin und sämtliche unteren Einheiten 16p1, 16n' den wert Cmax an.
Vorteilhaft steuert die Steuereinheit 15 die Phasenbeeinflussungsmittel 23 hierbei so, daß nicht alle Phasenbeeinflussungsmittel, die z.B. oben den Kapazitätswert Cmax aufweisen, in benachbarten Elementarschaltungen liegen, sondern daß sich Phasenbeeinflussungsmittel, die oben den Wert Cmax aufweisen, von Elementarschaltung zu Elementarschaltung (in Fig. 2 z.B. von links nach rechts) möglichst abwechseln mit Phasenbeeinflussungsmitteln, die oben den Wert Cmin aufweisen, im Ruhezustand führt dies z.B. oben zu einer alternierenden Werteabfolge von cmax (1. Elementarschaltung von links), Cmin (2. Elementarschaltung), cmax (3.), Cmin (4.), ..., während im Falle eines auszuregelnden Pha- senversatzes von links nach rechts die häufigeren werte (z.B. Cmax) immer wieder unterbrochen werden von den selteneren werten (z.B. cmin). Hierdurch werden vorteilhaft Reflexionen verursachende Änderungen des Wellenwiderstandes längs der Transmissionsleitungen minimiert.
Besonders vorteilhaft ist es, neben einer Vielzahl von digital gesteuerten Pha- senbeeinflussungsmitteln wenige Phasenbeeinflussungsmittel 23 durch analoge (wertkontinuierliche) Steuersignale anzusteuern. Auf diese weise können die Gesamtverzögerungen T1 und T2 sehr fein abgestimmt werden, so daß am Ausgang einer solchen Schaltungsanordnung die vorgegebene Phasendifferenz phi soll mit einer höheren Präzision eingehalten wird. Die kapazitiven Einheiten 16p, I6n, 16p', I6n' sind vorzugsweise als Varaktoren, M0S-κapazitäten oder als MOS-Transistoren ausgebildet, im Falle eines MOS- Transistors ist der Gate-Anschluß mit der jeweiligen Transmissionsleitung verbunden, während die Drain- und Source-Anschlüsse miteinander sowie mit den Drain- und Source-Anschlüssen des jeweils anderen MOS-Transistors derselben Reihenschaltung verbunden sind.
Vorzugsweise sind die kapazitiven Einheiten 16p, I6n und/oder 16p1, I6n' zwischen den Leiterbahnen 11p, Hn bzw. zwischen den Leiterbahnen 12p, I2n angeordnet. Eine solche Schaltungsanordnung beansprucht vorteilhaft nur eine sehr geringe Chipfläche. In einer nicht dargestellten Ausführungsform werden nur die Phasen der Komponenten xip, xm, nicht jedoch diejenigen der Komponenten x2p, x2n beein- flußt. im vergleich zur Fig. 2 entfallen dann die Reihenschaltungen 17' bzw. die kapazitiven Einheiten 16p', I6n' sowie die zweiten Steuersignale vtr, vt2' etc..
Figur 3 zeigt ein Schaltbild eines dritten Ausführungsbeispiels für differentielle Signale xi und x2, bei dem im vergleich zum vorstehend beschriebenen zweiten Ausführungsbeispiel zusätzlich sichergestellt wird, daß die Phasendifferenz zwischen den beiden Komponenten xip und xm und auch zwischen den Kompo* nenten x2p und x2n möglichst genau 180 Grad beträgt. in der Schaltungsanordnung 3 weist jede der N > 2 Elementarschaltungen 30 vier Leiterbahnen 11p, Hn, 12p, I2n sowie ein mit diesen Leiterbahnen verbundenes steuerbares Phasenbeeinflussungsmittel 33 zum steuerbaren Beeinflussen der Phasen aller vier Komponenten xip, xm, x2p, x2n auf. im vergleich zu den vorstehend mit Bezug auf die Figuren 1 und 2 beschriebenen Ausführungsbeispielen detektiert der Phasendifferenzdetektor 34 der schal- tungsanordnung 3 neben der Phasendifferenz phi ist zwischen den nichtinvertierten Komponenten xip und x2p auch die aktuelle Phasendifferenz diff ist z.B. zwischen den beiden Komponenten xip und xm und/oder zwischen den Komponenten x2p und x2n. Häufig kann davon ausgegangen werden, daß die Abweichungen vom erwarteten 180-Crad-Phasenoffset im differentiellen Signal xi (l-κomponente) stark korreliert sind mit denjenigen im differentiellen Signal x2 (Q-Komponente), weshalb die Detektion der aktuellen Phasendifferenz zwischen den Komponenten nur eines Signals, z.B. xi ausreichend ist.
Zur Steuerung der Phasenbeeinflussungsmittel 33 erzeugt die Steuereinheit 35 zusätzlich zu den ersten und zweiten Steuersignalen (vti, vt2, ..., vtr, vt2', ...) N dritte Steuersignale vtap, vtbp, ... und N vierte Steuersignale vtan, vtbn, ..., die von der aktuellen (ist-)Phasendifferenz diff ist abhängen. Auch diese Steuersignale können jeweils als digitale Steuerspannung, die z.B. nur zwei unterschiedliche Spannungswerte (z.B. OV, 3V) annehmen kann oder als analoge Steuerspannung mit kontinuierlichen werten z.B. zwischen OV und 3V ausgeprägt sein. Neben den in Fig. 2 dargestellten und in Übereinstimmung mit dem zweiten Ausführungsbeispiel verschalteten und angesteuerten kapazitiven Einheiten 16p, I6n, 16p1, I6n' weist jedes Phasenbeeinflussungsmittel 33 gemäß Fig. 3 zur Beeinflussung der Phase von xip (mindestens) eine mit der Leiterbahn 11 p, einem Bezugspotential (AC-Masse) und der Steuereinheit 35 verbundene abstimm- bare kapazitive Einheit 18p sowie zur Beeinflussung der Phase von x2p (mindestens) eine mit der Leiterbahn 12p, einem Bezugspotential (AC-Masse) und der Steuereinheit 35 verbundene abstimmbare kapazitive Einheit 18p' auf. Beide ka- pazitive Einheiten 18p, 18p' desselben Phasenbeeinflussungsmittels 33 werden hierbei von ein und demselben dritten Steuersignal vtap, vtbp, ... angesteuert. Außerdem weist jedes Phasenbeeinflussungsmittel 33 zur Beeinflussung der Phasen von xm und x2n (mindestens) zwei weitere, entsprechend verschaltete ab- stimmbare kapazitive Einheiten I8n, I8n' auf, die von jeweils einem der vierten Steuersignale vtan, vtbn, ... angesteuert werden. Die abstimmbaren kapazitiven Einheiten 18p, I8n, 18p1, 18n' können einen diskret einstellbaren und/oder einen kontinuierlich einstellbaren Kapazitätswert aufweisen.
Die Steuereinheit 35 stimmt die kapazitiven Einheiten 18p, I8n, 18p', I8n' mittels der dritten und vierten Steuersignale derart ab, daß die Komponenten xip und x2p bei der Übertragung über ihre Leiterbahnen eine Gesamtverzögerung T3 und die Komponenten xm und x2n bei der Übertragung eine Gesamtverzögerung T4 erfahren, so daß sich infolge des evtl. resultierenden Zeitversatzes T3-T4 die vorgegebene Phasendifferenz diff soll von 180 Grad zwischen den Kompo- nenten xip und xm sowie zwischen x2p und x2n einstellt und damit exakt diffe- rentielle Signals xi und x2 vorliegen, vorzugsweise nachdem exakt differentielle Signale xi, x2 vorliegen, stimmt die Steuereinheit 35, wie vorstehend mit Bezug auf Fig. 2 beschrieben, auch die kapazitiven Einheiten 16p, I6n, 16p1, 16n' ab, so daß sich die vorgegebene l/Q-Phasendifferenz von phi_soll=90 Grad zwischen den Komponenten xip und x2p und damit zwischen den Signalen xi und x2 einstellt, in alternativen Ausführungsformen kann auch eine innere Regelung des differentiellen Phasenversatzes mit einer äußeren Regelung des l/Q- Phasenoffsets kombiniert werden, so daß der differentielle Phasenoffset zeitlich überlappend mit dem l/Q-Phasenversatz auf den jeweils gewünschten wert ein- gestellt wird. in einer bevorzugten Ausführungsform sind sämtliche kapazitiven Einheiten 18p, I8n, 18p1, I8n' identisch ausgestaltet, so daß sie bei einem übereinstimmenden wert ihres jeweiligen Steuersignals denselben Kapazitätswert C aufweisen. Derartige integrierte Schaltungsanordnungen können vorteilhaft sehr ein- fach und kostengünstig entwickelt und realisiert werden. in einer weiteren vorteilhaften Ausführungsform werden sämtliche Phasenbeeinflussungsmittel 33 durch zweiwertige dritte und vierte Steuersignale gesteuert, die z.B. nur die Spannungwerte 3V oder OV annehmen können. Jede kapazitive Einheit 18p, I8n, 18p', I8n' nimmt in Abhängigkeit vom jeweils anliegenden wert ihres Steuersignals entweder einen ersten oder aber einen Kapazitätswert an. Eine solche integrierte Schaltungsanordnung mit digital bzw. binär gesteuerten Phasenbeeinflussungsmitteln ist besonders einfach zu realisieren. Besonders vorteilhaft ist es, wenige Phasenbeeinflussungsmittel 33 durch analoge (wertkontinuierliche) dritte und vierte Steuersignale anzusteuern. Auf diese weise können die Gesamtverzögerungen T3 und T4 sehr fein abgestimmt werden, so daß am Ausgang einer solchen Schaltungsanordnung die vorgegebene Phasendifferenz diff soll mit einer höheren Präzision eingehalten wird.
Die kapazitiven Einheiten 18p, I8n, 18p', I8n' sind vorzugsweise als Varaktoren, MOS-Kapazitäten oder als MOS-Transistoren ausgebildet. in einer nicht dargestellten Ausführungsform werden entweder nur die Phasen der nichtinvertierten Komponenten xip, x2p oder nur die Phasen der invertier- ten Komponenten xm, x2n, nicht jedoch die jeweils anderen Komponenten xm, x2n bzw. xip, x2p zum Einstellen des 180-Crad-Offsets beeinflußt, im vergleich zur Fig. 3 entfallen dann die kapazitiven Einheiten I8n, I8n' sowie die vierten Steuersignale vtan, vtbn, ... oder aber die Einheiten 18p, 18p1 und die dritten Steuersignale vtap, vtbp, ... .
Figur α zeigt ein vereinfachtes Blockschaltbild einer sendeVEmpfangsvorrich- tung für ein Datenübertragungssystem gemäß IEEE 802.16 („WiMax", worldwide interoperability for microwave access).
Die SendeVEmpfangsvorrichtung 50 weist eine Antenne 51 sowie eine mit der Antenne verbundene Sende-/Empfangseinheit (Transceiver) 52 auf. Die Sende-/ Empfangseinheit 52 beinhaltet eine mit der Antenne verbundene HF-Frontend- Schaltung 53 sowie eine nachgeschaltete IF/BB-Signalverarbeitungseinheit 54.
Die HF-Frontend-schaltung 53 verstärkt ein von der Antenne 14 empfangenes hochfrequentes Funksignals xRF, das spektral im Mikrowellenbereich zwischen 3,4 und 3,6 CHz liegt, und überführt (transformiert) es in ein Quadratursignal y in einem Zwischenfrequenzbereich (intermediate frequency, IF) oder im Basisbandbereich („zero IF"). Beim Quadratursignal y handelt es sich um ein komplex- wertiges Signal mit einer inphase-Komponente yi und einer Quadraturphasen- Komponente y2. Die IF/BB-Signalverarbeitungseinheit 54 filtert das Quadratursignal y und verschiebt es evtl. spektral ins Basisband, demoduliert das Basisbandsignal und de- tektiert die darin enthaltenen und ursprünglich von einer anderen sende- /Empfangsvorrichtung gesendeten Daten d.
Die HF-Frontend-Schaltung 53 weist einen mit der Antenne 51 verbundenen Ver- stärker (low noise amplifier, LNA) 54 zum verstärken des hochfrequenten Funksignals xRF und einen nachgeschalteten Quadraturmischer 55 zum überführen des verstärkten Signals in das Quadratursignal y auf. weiterhin weist die HF- Frontend-Schaltung 53 eine Reihenschaltung aus einem Lokaloszillator 56, einem ι/Q-Cenerator 57 und einer erfindungsgemäßen Schaltungsanordnung 58 auf, die ausgangsseitig mit dem Quadraturmischer 55 verbunden ist. Beim Lokaloszillator 56 handelt es sich vorzugsweise um einen spannungsgesteuerten Oszillator (voltage controlled oscillator, VCO), dessen Frequenz beispielsweise mit Hilfe einer Phasenregelschleife (PLL) eingestellt wird.
Der l/Q-Cenerator 57 leitet aus dem Lokaloszillatorsignal LO des Oszillators 56 ein differentielles Inphase-Signal xi und ein um ca. 90 Grad phasenverschobenes dif- ferentielles Quadraturphase-Signal x2 ab, die z.B. bei einer Frequenz zwischen 3,4 und 3,6 CHz liegen. Beispielsweise infolge von Technologie- bzw. Prozeßschwankungen können die Signale xi und x2 einen von 90 Grad abweichenden Phasenversatz aufweisen. Ggf. beinhaltet der ι/Q-Generator 57 außerdem einen Frequenzteiler sowie Verstärkungselemente. Die Schaltungsanordnung 58 stellt sicher, daß an ihrem Ausgang der Phasenversatz der Signale xi und x2 möglichst genau 90 Grad beträgt. Dies ist für die Leistungsfähigkeit der HF-Frontend-Schaltung 53 sehr wichtig. Die Schaltungsanordnung 58 ist beispielsweise nach einem der vorstehend mit Bezug auf die Figuren 2 und 3 beschriebenen Ausführungsbeispiele realisiert. Ein bevorzugtes Ausfüh- rungsbeispiel ist nachstehend mit Bezug auf Fig. 5 beschrieben.
Die HF-Frontend-Schaltung 53 und damit die erfindungsgemäße Schaltungsanordnung 58 sowie evtl. Teile der IF/BB-Signalverarbeitungseinheit 54 sind vorzugsweise Bestandteil einer integrierten Schaltung (integrated circuit, IC), die z.B. als monolithisch integrierte Schaltung in einer Standard-Technologie, als Hybridschaltung (Dünn- bzw. Dickschichttechnologie) oder als Multilayer- Keramik-schaltung ausgebildet ist.
Figur 5 zeigt schematisch ein Layout eines vierten, bevorzugten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung für eine HF-Frontend- Schaltung eines wiMax-Transceivers gemäß Fig. 4. Die nachfolgenden Angaben beziehen sich exemplarisch auf eine von der Anmelderin In einer 0,35μm BiC- MOS-Technologie realisierte integrierte Schaltungsanordnung.
Die differentiellen Signale xi und x2 (siehe Fig. 4) bzw. ihre Komponenten xip, xm, x2p, x2n (Fig. 5) weisen eine Frequenz um 3,5 GHz und eine effektive wellen- länge lambda von ca. 7cm auf. Die Schaltungsanordnung 4 weist insgesamt N = 50 Elementarschaltungen 40 auf, die mit Ausnahme des Eingangsbereichs der ersten Elementarschaltung und des Ausgangsbereichs der 50. Elementarschaltung identisch ausgestaltet sind.
Jede Elementarschaltung 40 weist vier mäanderförmige, paarweise symmetri- sehe Leiterbahnen 11p, Hn, 12p, I2n zum übertragen der Signalkomponenten xip, xm, x2p, x2n, vier geradlinige Masse-Leiterbahnen zur Abschirmung sowie ein mit den mäanderförmigen Leiterbahnen verbundenes steuerbares Phasenbeeinflussungsmittel 43 zum steuerbaren Beeinflussen der Phasen der Komponenten xip, xin, x2p( x2n auf. Durch die mäanderförmige Ausgestaltung der Leiterbahnen werden vorteilhaft hohe elektrische Längen bzw. Phasenverschiebungen bei vergleichsweise geringen geometrischen Abmessungen erreicht. Durch die in relativ geringem Abstand vertikal verlaufenden parallelen Leiterbahnabschnitte mit gleichsinnigem Stromfluß verstärken sich die Magnetfelder im diese Leiterbahnabschnitte um- gebenden Außenraum wesentlich. Dies führt zu einer Erhöhung der magnetischen Kopplung und damit der Güte der jeweiligen Transmissionsleitung.
Jede Elementarschaltung beansprucht eine Chipfläche von 20μm x 20μm (die Darstellung in Fig. 5 ist horizontal gestaucht), so daß alle 50 Elementarschaltungen zusammen eine Gesamtfläche von 20μm x imm der integrierten Schaltung in Anspruch nehmen. Damit belegt die erfindungsgemäße Schaltungsanordnung 4 vorteilhaft keine zusätzliche Chipfläche, zumal der Quadraturmischer 55 und der Lokaloszillator 56 (siehe Fig. 4) in der integrierten Schaltung sowieso in einem Abstand von ca. i-2mm anzuordnen sind, um Rückwirkungen des Mischers auf den Oszillator zu reduzieren. weiterhin weist die Schaltungsanordnung 4 einen nicht dargestellten Phasendif- ferenzdetektor (PDD) sowie eine ebenfalls nicht dargestellte Steuereinheit (CTRL) auf, die vorzugsweise in Übereinstimmung mit den entsprechenden Einheiten des vorstehend mit Bezug auf Fig. 2 beschriebenen Ausführungsbeispiels verschaltet und ausgestaltet sind. Jedes steuerbare Phasenbeeinflussungsmittel 43 weist zwei zwischen die oberen Leiterbahnen 11p, 11 n geschaltete obere Reihenschaltungen 47 aus jeweils zwei abstimmbaren kapazitiven Einheiten 46p, 46n auf, die die beiden Komponenten xip, xm in Abhängigkeit von jeweils einem der ersten Steuersignale vt1, vt2, ... einheitlich verzögern (allen vier kapazitiven Einheiten 46p, 46n wird dasselbe ers- te Steuersignal zugeführt). Außerdem weist jedes Phasenbeeinflussungsmittel 43 zwei zwischen die unteren Leiterbahnen 12p, I2n geschaltete untere Reihenschaltungen 47" aus jeweils zwei abstimmbaren kapazitiven Einheiten 46p1, 46n' auf, die die beiden Komponenten x2p, x2n in Abhängigkeit von jeweils einem der zweiten Steuersignale vtr, vt2', ... einheitlich verzögern.
Sämtliche kapazitiven Einheiten 46p, 46n, 46p1, 46n' sind hierbei identisch ausgebildet und als MOS-Transistoren (MOSFEO realisiert, wobei das jeweilige Steuer- Signal an den miteinander verbundenen Drain- und Source-Anschlüssen Tds an* liegt (der Verbindungspunkt bildet eine AC-Masse) und der Gate-Anschluß TIg mit der jeweiligen mäanderförmigen Leiterbahn verbunden ist. Bei einem Spannungswert des jeweils anliegenden Steuersignals von beispielsweise OV weist jeder MOS-Transistor einen Kapazitätswert Cmin = 3fF und bei einem spannungs- wert von 3V einen Kapazitätswert cmax=5fF auf. wie vorstehend mit bezug auf das zweite Ausführungsbeispiel (Fig. 2) erläutert, steuert die Steuereinheit sämtliche 50 (oder zumindest die meisten, siehe weiter unten) Phasenbeeinflussungsmittel 43 mit zweiwertigen Steuersignalen an, wobei indexgleiche Steuersignale (z.B. vti, vtr) invers zueinander sind. Außerdem werden die Steuersignale so generiert, daß im Ruhezustand der Schaltungsanordnung 4 (phi ist = phi soll) in ca. 25 Phasenbeeinflussungsmitteln 43 die oberen (unteren) kapazitiven Einheiten 46p, 46n (46p1, 46n') den Kapazitätswert emax (Cmin) annehmen, während dies in den anderen ca. 25 Phasenbeeinflussungsmitteln 43 umgekehrt ist. unter diesen Voraussetzungen ist es mit der schal- tungsanordnung 4 möglich, Phasendifferenzen von phi_ist = 80 Grad bis phi_ist = 100 Grad auf phi_soll =90 Grad zu regeln, so daß der gesamte Regelbereich eine Breite von 100 - 80 = 20 Grad aufweist und die Genauigkeit (Auflösung) 20/50 Grad = 0,4 Grad beträgt. Die erfindungsgemäße Schaltungsanordnung weist daher vorteilhaft einen breiten Regelbereich und eine hohe Auflösung auf. Zur weiteren Erhöhung der Auflösung kann es vorteilhaft sein, neben einer Vielzahl von digital gesteuerten Phasenbeeinflussungsmitteln (z.B. 48 oder 49) wenige (z.B. zwei oder ein einziges) Phasenbeeinflussungsmittel 43 durch analoge (wertkontinuierliche) Steuersignale anzusteuern. Auf diese weise kann am Ausgang einer solchen Schaltungsanordnung die vorgegebene Phasendifferenz phi soll mit einer noch höheren Präzision eingehalten werden. in weiteren Ausführungsbeispielen können selbstverständlich von N = 50 abweichende Anzahlen von Elementarschaltungen vorgesehen sein. Die Anzahl N ist allerdings vorzugsweise so zu wählen, daß die elektrische Länge einer einzelnen Elementarschaltung, die im obigen Beispiel ca. 0,35mm beträgt, kleiner ist als ein zehntel der effektiven Wellenlänge (im obigen Beispiel ist lambda/iθ=7mm).
Jede erfindungsgemäße Schaltungsanordnung kann prinzipiell auch bei anderen Frequenzen bzw. in anderen Frequenzbändern eingesetzt werden. So kann bei- spielsweise das vorstehend mit Bezug auf Fig. 5 beschriebene Ausführungsbeispiel unverändert bei einer Betriebsfrequenz von 7 CHz statt 3,5 CHz verwendet werden. Die Breite des Regelbereichs verdoppelt sich in diesem Fall von 20 auf 40 Grad.
Bezugszeichenliste
1, 2, 3, 4 Schaltungsanordnung
10 Elementarschaltung
11, 12 Transmissionsleitung
11p, 11Π Leiterbahn
12p, 12n Leiterbahn
13 Phasenbeeinflussungsmittel
14 Phasendifferenzdetektor
15 Steuereinheit
16, 16p, 16n kapazitive Einheit
16', 16p',16rϊ kapazitive Einheit
17, 17' Reihenschaltung
18p, 18n kapazitive Einheit
18p', 18n' kapazitive Einheit
20 Elementarschaltung
23 Phasenbeeinflussungsmittel
30 Elementarschaltung
33 Phasenbeeinflussungsmittel
34 Phasendifferenzdetektor
35 Steuereinheit
40 Elementarschaltung
43 Phasenbeeinflussungsmittel
46p, 46n MOSFET-Transistor
46p1, 46n' MOSFET-Transistor
47, 47' Reihenschaltung
50 SendeVEmpfangsvorrichtung
51 Antenne
52 SendeVEmpfangseinheit
53 HF-Frontend-Schaltung
54 IF/BB-Signalverarbeitungseinheit
55 Quadraturmischer
56 Lokaloszillator
57 l/Q-cenerator
58 Schaltungsanordnung
AC alternating current
BB Basisband BiCMOS bipolar complementary metal oxide semiconductor
CTRL Steuereinheit
HF Hochfrequenz
IC integrated circuit
IF intermediate frequency
LNA low noise amplifier
MOSFET metal-oxide-semiconductor field effect transistor
PDD Phasendifferenzdetektor
RF radio frequency vco voltage controlled oscillator
WiMax worldwide interoperability for microwave access
diff ist aktuelle Phasendifferenz diff soll vorgebbare Phasendifferenz l Transmissionsleitung für Inphase-Signal xi
Ip1 in Leiterbahn für Signalkomponente xi p bzw. xi n
N Anzahl der Elementarschaltungen phi ist aktuelle Phasendifferenz phi soll vorgebbare Phasendifferenz
Q Transmissionsleitung für Quadraturphase-Signal x2
Qp, Qn Leiterbahn für Signalkomponente x2p bzw. x2n
Tds DrainVSource-Anschluß
Tg Gate-Anschluß vti, vt2, ... Steuersignal vti '; vt2'; ... Steuersignal vtan, vtbn, ... Steuersignal vtap, vtbp, ... Steuersignal xi, x2 hochfrequentes Signal xi p, xi n nichtinvertierte bzw. invertierte Komponente von xi x2p, x2n nichtinvertierte bzw. invertierte Komponente von x2

Claims

Patentansprüche
1. integrierbare Schaltungsanordnung (1; 2; 3; 4) zum Einstellen einer vorgebbaren Phasendifferenz (phi soll) zwischen einem ersten hochfrequenten Signal (xi; xip, xin) und einem zweiten hochfrequenten Signal (x2; x2p, x2n), beinhaltend: a) eine Kettenschaltung einer Vielzahl (N) von Elementarschaltungen (10; 20; 30; 40), wobei jede Elementarschaltung eine erste Transmissionsleitung (11; 11 p,
Hn) zum übertragen des ersten Signals (xi; xip, xin), eine zweite Transmissionsleitung (12; 12p, I2n) zum übertragen des zweiten Signals (x2; x2p, x2n) und ein mit der ersten Transmissionsleitung verbundenes steuerbares Phasenbeeinflussungsmittel (13; 23; 33; 43) zum steuerbaren Beeinflussen der Phase des ersten Signals aufweist, b) einen mit der ausgangsseitigen Elementarschaltung verbundenen Phasendif- ferenzdetektor (14; 34), der ausgebildet ist, eine aktuelle Phasendifferenz (phi ist) zwischen dem ersten und dem zweiten Signal zu detektieren, c) eine mit dem Phasendifferenzdetektor und jedem steuerbaren Phasenbe- einflussungsmittel (13; 23; 33; 43) verbundene Steuereinheit (15; 35), die ausgebildet ist, von der aktuellen Phasendifferenz (phi ist) abhängige erste digitale Steuerspannungen als Steuersignale (vti, vt2, ...) für jedes Phasenbeeinflussungsmittel (13; 23; 33; 43) zu generieren, wobei die digitale Steuerspannung nur zwei unterschiedliche Spannungswerte annehmen kann, und d) wobei jedes steuerbare Phasenbeeinflussungsmittel (13; 23; 33; 43) mindestens eine mit der ersten Transmissionsleitung und der Steuereinheit verbundene erste abstimmbare kapazitive Einheit (16; 16p, I6n; 46p, 46n) aufweist, die ausgestaltet ist, das erste Signal in Abhängigkeit von einer digitalen Steuerspannung der ersten Steuersignale zu verzögern.
2. Schaltungsanordnung nach Anspruch 1, bei der die Steuereinheit (15; 35) ausgestaltet ist, die ersten kapazitiven Einheiten derart abzustimmen, daß das erste Signal, wenn es über die ersten Transmissionsleitungen übertragen wird, eine erste Gesamtverzögerung (TD erfährt, so daß sich die vorgebbare Phasendifferenz (phi soll) zwischen dem ersten und dem zweiten Signal einstellt.
3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, bei der die Steuereinheit eine Umsetzeinheit, insbesondere einen Analog-Digital-Umsetzer aufweist.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der die Steuereinheit zusätzlich ausgestaltet ist von der aktuellen Phasendifferenz (phi ist) abhängige analoge Steuerspannungen als wertkontinuierliche Steuersignale (vti, vt2, ...) für zumindest eines der Phasenbeeinflussungsmittel (13; 23; 33; 43) zu generieren.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der die Elementarschaltungen im wesentlichen identisch ausgestaltet sind.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der die Transmissionsleitungen als Leiterbahnen ausgestaltet sind.
7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der das erste und das zweite Signal im Mikrowellen-Frequenzbereich liegen.
8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der die Vielzahl (N) der Elementarschaltungen so gewählt ist, dass die elektrische Länge einer einzelnen Elementarschaltung kleiner ist als ein zehntel der effektiven Wellenlänge des ersten Signals (xD.
9. Schaltungsanordnung (2; 3; 4) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß a) jede erste Transmissionsleitung eine erste Leiterbahn (11 p) zum übertragen einer nichtinvertierten ersten Komponente (xip) des ersten Signals und eine zweite Leiterbahn (Hn) zum übertragen einer invertierten zweiten Kompo- nente (xin) des ersten Signals aufweist, b) jede Elementarschaltung (20; 30; 40) ein mit der ersten und der zweiten Leiterbahn (11p, 11 n) verbundenes steuerbares Phasenbeeinflussungsmittel (23; 33; 43) zum steuerbaren Beeinflussen der Phasen der ersten und der zweiten Komponente (xip, xin) aufweist, c) wobei jedes steuerbare Phasenbeeinflussungsmittel (23; 33; 43) mindestens eine zwischen die erste und die zweite Leiterbahn (H p, Hn) geschaltete und mit der Steuereinheit (15; 35) verbundene erste Reihenschaltung (17; 47) aus zwei ersten abstimmbaren kapazitiven Einheiten d6p,i6n; 46p,46n) aufweist, die ausgestaltet ist, die erste und die zweite Komponente (xip, xin) in Ab- hängigkeit von einem der ersten Steuersignale (vti, vt2, ...) zu verzögern, und d) wobei die Steuereinheit (15; 35) ausgestaltet ist, die ersten kapazitiven Einheiten derart abzustimmen, daß die erste und die zweite Komponente (xip, xin), wenn sie über die ersten bzw. zweiten Leiterbahnen (11p, Hn) übertragen werden, eine übereinstimmende erste Gesamtverzögerung (TD erfahren, so daß sich die vorgebbare Phasendifferenz (phi soll) zwischen dem ersten und dem zweiten Signal einstellt.
10. Schaltungsanordnung nach Anspruch 9, bei der die ersten Leiterbahnen (11p) symmetrisch zu den zweiten Leiterbahnen (Hn) angeordnet sind.
11. Schaltungsanordnung nach einem der Ansprüche 9 oder 10, bei der die ersten kapazitiven Einheiten (16p, I6n; 46p, 46n) zwischen den ersten und den zweiten Leiterbahnen (11p, im) angeordnet sind.
12. Schaltungsanordnung (3) nach einem der vorhergehenden Ansprüche, bei der a) der Phasendifferenzdetektor (34) ausgebildet ist, eine weitere aktuelle Pha- sendifferenz (diff ist) zwischen der ersten und der zweiten Komponente
(xip, xin) zu detektieren, b) die Steuereinheit (35) ausgebildet ist, mindestens zwei dritte Steuersignale (vtap, vtbp, ...) und mindestens zwei vierte Steuersignale (vtan, vtbn, ...) zu generieren, die von der weiteren aktuellen Phasendifferenz (diff ist) abhän- gen, c) wobei jedes steuerbare Phasenbeeinflussungsmittel (33) mindestens eine mit der ersten Leiterbahn (11p) und der Steuereinheit verbundene dritte abstimmbare kapazitive Einheit (18p) aufweist, die ausgestaltet ist, die erste Komponente (xi p) in Abhängigkeit von einem der dritten Steuersignale (vtap, vtbp, ...) zu verzögern, d) wobei jedes steuerbare Phasenbeeinflussungsmittel (33) mindestens eine mit der zweiten Leiterbahn (Hn) und der Steuereinheit verbundene vierte abstimmbare kapazitive Einheit d8n) aufweist, die ausgestaltet ist, die zweite Komponente (xin) in Abhängigkeit von einem der vierten Steuersignale (vtan, vtbn, ...) zu verzögern, und e) wobei die Steuereinheit (35) ausgestaltet ist, die dritten und vierten kapazitiven Einheiten (18p, I8n) derart abzustimmen, daß die erste und die zweite Komponente (xip, xin), wenn sie über ihre jeweiligen Leiterbahnen (11p, Hn) übertragen werden, eine dritte bzw. vierte Gesamtverzögerung (T3, T4) erfahren, so daß sich eine weitere vorgebbare Phasendifferenz (diff soll) zwischen der ersten und der zweiten Komponente einstellt.
13. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der sämtliche erste kapazitive Einheiten (16; I6p,i6n; 46p,46n) identisch ausgestaltet sind.
14. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der mindestens eine erste kapazitive Einheit (16; I6p,i6n; 46p,46n) derart schalt- bar ausgebildet ist, daß sie in Abhängigkeit vom wert des anliegenden ersten
Steuersignals (vti, vt2, ...) einen jeweiligen von insgesamt zwei unterschiedlichen Kapazitätswerten (Cmin, Cmax) aufweist.
15. Schaltungsanordnung (1; 2; 3; 4) nach einem der vorhergehenden Ansprüche, bei der a) jede Elementarschaltung ein mit der zweiten Transmissionsleitung verbundenes steuerbares Phasenbeeinflussungsmittel (13; 23; 33; 43) zum steuerbaren Beeinflussen der Phase des zweiten Signals aufweist, b) die Steuereinheit (15; 35) ausgebildet ist, mindestens zwei von der aktuellen Phasendifferenz (phi ist) abhängige zweite Steuersignale (vtr, vt2', ...) zu generieren, c) jedes steuerbare Phasenbeeinflussungsmittel (13; 23; 33; 43) mindestens eine mit der zweiten Transmissionsleitung und der Steuereinheit verbundene zweite abstimmbare kapazitive Einheit (16'; I6p',i6n'; 46p',46n') aufweist, die ausgestaltet ist, das zweite Signal in Abhängigkeit von einem der zweiten
Steuersignale (vtr, vt2', ...) zu verzögern, und d) wobei die Steuereinheit (15; 35) ausgestaltet ist, die zweiten kapazitiven Einheiten derart abzustimmen, daß das zweite Signal, wenn es über die zweiten Transmissionsleitungen übertragen wird, eine zweite Gesamtverzögerung (T2) erfährt, so daß sich die vorgebbare Phasendifferenz (phi soll) zwischen dem ersten und dem zweiten Signal einstellt.
16. Schaltungsanordnung (2; 3; 4) nach Anspruch 15, bei der a) jede zweite Transmissionsleitung eine dritte Leiterbahn (12p) zum Übertra- gen einer nichtinvertierten dritten Komponente (x2p) des zweiten Signals und eine vierte Leiterbahn d2n) zum übertragen einer invertierten vierten Komponente (x2n) des zweiten Signals aufweist, b) jede Elementarschaltung (20; 30; 40) ein mit der dritten und der vierten Leiterbahn (12p, I2n) verbundenes steuerbares Phasenbeeinflussungsmittel (23; 33; 43) zum steuerbaren Beeinflussen der Phasen der dritten und der vierten Komponente (x2p, x2n) aufweist, c) wobei jedes steuerbare Phasenbeeinflussungsmittel (23; 33; 43) mindestens eine zwischen die dritte und die vierte Leiterbahn (12p, I2n) geschaltete und mit der Steuereinheit (15; 35) verbundene zweite Reihenschaltung (17'; 47') aus zwei zweiten abstimmbaren kapazitiven Einheiten d6p',i6n'; 46p',46n') aufweist, die ausgestaltet ist, die dritte und die vierte Komponente (x2p, x2n) in Abhängigkeit von einem der zweiten Steuersignale (vtr, vt2', ...) zu verzögern, und d) wobei die Steuereinheit (15; 35) ausgestaltet ist, die zweiten kapazitiven Einheiten derart abzustimmen, daß die dritte und die vierte Komponente (x2p, x2n), wenn sie über die dritten bzw. vierten Leiterbahnen (12p, I2n) übertragen werden, eine übereinstimmende zweite Gesamtverzögerung (T2) erfahren, so daß sich die vorgebbare Phasendifferenz (phi soll) zwischen dem ers- ten und dem zweiten Signal einstellt.
17. Schaltungsanordnung nach Anspruch 15 oder 16, bei der sämtliche erste und zweite kapazitive Einheiten (16, 16'; 16p, I6n, 16p1, I6n'; 46p, 46n, 46p1, 46n") identisch ausgestaltet sind.
18. Schaltungsanordnung nach einem der Ansprüche 15 bis 17, bei der mindestens eine zweite kapazitive Einheit (16'; I6p',i6n'; 46p',46n') derart schaltbar ausgebildet ist, daß sie in Abhängigkeit vom wert des anliegenden zweiten Steuersignals (vtr, vt2', ...) einen jeweiligen von insgesamt zwei unterschied- liehen Kapazitätswerten (Cmin, Cmax) aufweist.
19. Schaltungsanordnung nach einem der Ansprüche 15 bis 18, bei der mindestens ein erstes und mindestens ein zweites Steuersignal (vti, vtr) ausgebildet ist, genau zwei unterschiedliche werte anzunehmen, wobei das zweite Steuersignal (vtr) einen ersten wert (OV) annimmt, wenn das erste Steuersignal (vtD einen zweiten wert (3V) annimmt und das zweite Steuersignal (vtr) den zweiten wert (3V) annimmt, wenn das erste Steuersignal (vtD den ersten wert (OV) annimmt.
20. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, bei der mindestens eine der kapazitiven Einheiten als Varaktor, MOS-Kapazität oder MOS-Transistor ausgebildet ist.
21. integrierte Schaltung (IC), insbesondere für eine SendeVEmpfangsvorrich- tung (50) eines Datenübertragungssystems nach IEEE 802.16, mit einem Oszillator (56), einem Quadraturmischer (55) und einer mit dem Oszillator und dem Quadraturmischer verbundenen Schaltungsanordnung nach einem der Ansprüche 1 bis 18.
22. Schaltung nach Anspruch 21, bei der die Schaltung als monolithisch integrierte Schaltung, als Hybridschaltung oder als Multilayer-Keramik-schaltung ausgebildet ist.
PCT/EP2007/007051 2006-08-09 2007-08-09 Integrierbare schaltungsanordnung zum einstellen einer vorgebbaren phasendifferenz WO2008017482A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112007001553T DE112007001553A5 (de) 2006-08-09 2007-08-09 Integrierbare Schaltungsanordnung zum Einstellen einer vorgebbaren Phasendifferenz

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006037193.3 2006-08-09
DE102006037193A DE102006037193A1 (de) 2006-08-09 2006-08-09 Integrierbare Schaltungsanordnung zum Einstellen einer vorgebbaren Phasendifferenz

Publications (1)

Publication Number Publication Date
WO2008017482A1 true WO2008017482A1 (de) 2008-02-14

Family

ID=38691824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/007051 WO2008017482A1 (de) 2006-08-09 2007-08-09 Integrierbare schaltungsanordnung zum einstellen einer vorgebbaren phasendifferenz

Country Status (3)

Country Link
US (1) US7795991B2 (de)
DE (2) DE102006037193A1 (de)
WO (1) WO2008017482A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149165B2 (en) * 2009-07-30 2012-04-03 Qualcomm, Incorporated Configurable antenna interface
US8558599B1 (en) * 2009-10-16 2013-10-15 Altera Corporation Method and apparatus for reducing power spikes caused by clock networks
US20130016796A1 (en) * 2011-07-14 2013-01-17 Chih-Hao Sun Signal modulator and signal modulating method
US9400861B2 (en) * 2014-02-07 2016-07-26 Freescale Semiconductor, Inc. Method of optimizing the design of an electronic device with respect to electromagnetic emissions based on frequency spreading introduced by software, computer program product for carrying out the method and associated article of manufacture
US9323879B2 (en) * 2014-02-07 2016-04-26 Freescale Semiconductor, Inc. Method of optimizing the design of an electronic device with respect to electromagnetic emissions based on frequency spreading introduced by hardware, computer program product for carrying out the method and associated article of manufacture
US9323878B2 (en) 2014-02-07 2016-04-26 Freescale Semiconductor, Inc. Method of optimizing the design of an electronic device with respect to electromagnetic emissions based on frequency spreading introduced by data post-processing, computer program product for carrying out the method and associated article of manufacture
US12062859B2 (en) * 2021-09-24 2024-08-13 Qualcomm Incorporated True time phase shifter for MM-wave radio

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0138369A2 (de) * 1983-09-29 1985-04-24 Hazeltine Corporation Veränderbare Verzögerungsleitung
US6369671B1 (en) * 1999-03-30 2002-04-09 International Business Machines Corporation Voltage controlled transmission line with real-time adaptive control
US20030198309A1 (en) * 2000-10-31 2003-10-23 Abrosimov Igor Anatolievich Channel time calibration means

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0212796A1 (de) * 1985-06-18 1987-03-04 Era Patents Limited Phasenschieber für zwei Signalwege
US5352994A (en) * 1987-10-06 1994-10-04 The Board Of Trustees Of The Leland Stanford Junior University Gallium arsenide monolithically integrated nonlinear transmission line impedance transformer
US5083100A (en) * 1990-01-16 1992-01-21 Digital Equipment Corporation Electronically variable delay line
US5306971A (en) * 1992-07-23 1994-04-26 Proxim, Inc. Binary controlled digital tapped delay line
JP4319408B2 (ja) * 2001-02-12 2009-08-26 エヌエックスピー ビー ヴィ Ｌｃ制御可能な発振器、直交発振器、および通信装置
US7068089B2 (en) * 2004-05-28 2006-06-27 Wionics Research Digitally programmable I/Q phase offset compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0138369A2 (de) * 1983-09-29 1985-04-24 Hazeltine Corporation Veränderbare Verzögerungsleitung
US6369671B1 (en) * 1999-03-30 2002-04-09 International Business Machines Corporation Voltage controlled transmission line with real-time adaptive control
US20030198309A1 (en) * 2000-10-31 2003-10-23 Abrosimov Igor Anatolievich Channel time calibration means

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AMIT S NAGRA ET AL: "Distributed Analog Phase Shifters with Low Insertion Loss", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 47, no. 9, September 1999 (1999-09-01), XP011037727, ISSN: 0018-9480 *

Also Published As

Publication number Publication date
DE102006037193A1 (de) 2008-02-14
DE112007001553A5 (de) 2009-05-07
US7795991B2 (en) 2010-09-14
US20080157900A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
DE102005048409B4 (de) Verstärkeranordnung für Ultra-Breitband-Anwendungen und Verfahren
DE60128311T2 (de) Adaptive Abstimmungsvorrichtung und Verfahren für ein drahtloses Kommunikationsgerät
WO2008017482A1 (de) Integrierbare schaltungsanordnung zum einstellen einer vorgebbaren phasendifferenz
DE2334570B1 (de) Abstimmbare Hochfrequenz-Eingangsschaltungsanordnung fuer einen Fernsehempfaenger
DE102007023795A1 (de) Oszillator zum Erzeugen von unterschiedlichen Schwingungen
DE102008012984A1 (de) Mischerschaltung und Radar-Transceiver
DE4203932A1 (de) Sende-/empfangsmodul
WO2012041739A1 (de) Schaltungsanordnung
EP2118812A1 (de) Vorrichtung und Verfahren zur Unterdrückung eines Sendesignals in einem Empfänger eines RFID Seh reib-/ Lesegeräts
DE112009004740T5 (de) SAW-loser, LNA-loser, rauscharmer Empfänger
DE102007022999A1 (de) Oszillator
DE102008062628A1 (de) Empfänger, Tuner und Verfahren zum Verarbeiten eines Fernsehsignals
DE102009027495B4 (de) Heterodyn-Sende-/Empfangssysteme und Verfahren
DE102004057241A1 (de) Doppelwandlungstuner
DE102005037877A1 (de) Diodenmischer
DE2657170A1 (de) Schaltungsanordnung zum empfang eines der seitenbaender aus einem zweiseitenbandsignal
EP2003659A1 (de) Monolithisch integrierte Induktivität
DE102010002575A1 (de) Rauscharmer Mischer
WO2007057129A2 (de) Eingangsfilter zur spiegelfrequenzunterdrückung
DE19901751B4 (de) Mehrfachüberlagerungsstufe für einen Empfänger oder Spektrumanalysator
DE102023200890A1 (de) Hochfrequenzsignalverarbeitungsschaltung und drahtlose kommunikartionsvorrichtung
EP3483983A1 (de) Empfangsantenne für die satellitennavigation auf einem fahrzeug
DE602004011769T2 (de) Vco-einrichtung
DE112015000867T5 (de) Hochfrequenz-Front-End-Schaltung
DE3004019C2 (de) Einrichtung zur Frequenzumwandlung für einen Mikrowellen-Empfänger oder -Sender

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07786639

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1120070015535

Country of ref document: DE

NENP Non-entry into the national phase

Ref country code: RU

REF Corresponds to

Ref document number: 112007001553

Country of ref document: DE

Date of ref document: 20090507

Kind code of ref document: P

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: FESTSTELLUNG EINES RECHTSVERLUST NACH REGEL 112(1) EPUE , FORM 1205A (12.05.09)

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

122 Ep: pct application non-entry in european phase

Ref document number: 07786639

Country of ref document: EP

Kind code of ref document: A1