WO2007114433A1 - 半導体ウエハのチップ加工方法 - Google Patents

半導体ウエハのチップ加工方法 Download PDF

Info

Publication number
WO2007114433A1
WO2007114433A1 PCT/JP2007/057444 JP2007057444W WO2007114433A1 WO 2007114433 A1 WO2007114433 A1 WO 2007114433A1 JP 2007057444 W JP2007057444 W JP 2007057444W WO 2007114433 A1 WO2007114433 A1 WO 2007114433A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
tray
forming
processing tray
semiconductor chip
Prior art date
Application number
PCT/JP2007/057444
Other languages
English (en)
French (fr)
Inventor
Yukihiro Hyobu
Original Assignee
Miraial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miraial Co., Ltd. filed Critical Miraial Co., Ltd.
Publication of WO2007114433A1 publication Critical patent/WO2007114433A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Definitions

  • the present invention relates to a method for chip processing of a semiconductor wafer after back grinding.
  • the present invention relates to an ultra-thin wafer chip cleaning method.
  • the back surface of the wafer is ground to process the wafer thickness to a desired thickness. It is generally done. After this processing, it is diced into a desired shape (size) and processed into a semiconductor chip. This chip is mounted on a semiconductor package or a circuit board. There has been a demand for extremely thin semiconductor packages and circuit boards. In that case, it is necessary to make the final wafer thickness extremely thin.
  • the initial wafer thickness at the time of semiconductor device formation is 300 to 1000 / ⁇ ⁇ .
  • the final wafer thickness (chip thickness) may be 10 to 200 m.
  • a single wafer without any support may be severely curved (so-called warpage increases) due to the stress difference between the front and back surfaces of the wafer, and the strength of the wafer decreases, resulting in The possibility of inducing scratches and defects increases.
  • the final wafer thickness is not as thin as above (for example, 200 to 400 ⁇ m)
  • the diameter of the wafer is increased (for example, 200 mm or more)
  • the wafer is severely curved, The possibility of causing scratches and defects on the wafer is increased.
  • the wafer surface protection film used in the wafer back surface grinding process is adhered, and after the wafer back surface grinding process, a dicing tape is bonded to the wafer back surface, and then the wafer surface protection film is attached. Peeling and dicing have been proposed (for example, JP 2002-246345 A and JP 2004-186296 A).
  • an ultra-thin wafer, or a wafer having a large diameter Z or large diameter is damaged due to the risk of wafer damage due to insufficient strength or difficulty in inter-process transfer due to wafer deformation. Therefore, the final electrical property inspection cannot be performed, so the final electrical property inspection is performed before grinding the back surface of the wafer, and chips are selected as good products based on the data. Also Since this is an inspection before wafer back-grinding, defective chips on the wafer cannot be marked with a bad mark that can be recognized by visual inspection such as ink scratches. And then use the method to determine the position in the wafer when picking up the chip!
  • the wafer after grinding the wafer back surface cannot be maintained flat even if the wafer surface protection film or the dicing tape adheres and supports the wafer.
  • In-process transfer cannot be performed automatically, and most of them are performed manually. For example, the appearance inspection before and after the wafer cutting is also manually conveyed one by one.
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-246345
  • Patent Document 2 JP 2004-186296 A
  • the adhesive layer of the dicing tape remains on the back surface of the chip (so-called adhesive residue), it may cause a decrease in yield. Furthermore, in order to prevent the adhesive residue on the back of the chip and make it easier to pick up the chip, UV irradiation may be performed after dicing, and an expensive device called a UV irradiation machine is used. Seth has become.
  • the wafer back surface which is the wafer grinding surface
  • the processing tray has a vacuum suction section so that the back surface of the wafer can be vacuum-sucked.
  • the wafer is conveyed while being adsorbed on the processing tray, a wafer cutting process is performed, the chip is picked up, and the chip is mounted on a predetermined place such as a lead frame or a circuit board.
  • the wafer surface protection film side is adsorbed to the etching tray with the wafer surface protection film attached.
  • the wafer is transferred to the etching tray processing tray with the wafer surface protection film attached, and the wafer backside, which is the wafer and grinding surface, is placed on the processing tray. Adsorb.
  • the subsequent steps are the same as in the first invention.
  • the wafer surface protective film is adhered and mounted on the processing tray, even if the wafer is extremely thin (for example, a wafer thickness of 10 to 200 / ⁇ ⁇ ) or a large diameter (u) Even if the wafer thickness is 200 to 400 m and the wafer diameter force is more than 00 mm, the wafer will not be warped or damaged. Even if the wafer surface protective film is peeled off after being attracted to the processing tray, the wafer is not warped or damaged because the processing tray already supports the wafer securely. Also, the processing tray has strength to protect the wafer V, so the wafer will never warp or break!
  • the electrical characteristic inspection can be performed after the wafer back surface grinding step or the back surface processing strain removing step. Therefore, it is possible to easily detect a change in electrical characteristics generated in the previous process or a chip that has become defective due to scratches. Furthermore, if the present invention is used, it is possible to inspect in the wafer state even after dicing, and it is also possible to inspect electrical characteristics after dicing, which has been impossible until now.
  • the electrical property inspection of the wafer is most preferably performed immediately before the chip is mounted on the product, but this is possible by using the present invention.
  • the wafer electrical property inspection is performed after wafer back surface grinding, etc. Therefore, a bad mark or the like can be attached to the wafer. Therefore, appearance inspection (automatic or manual) can be performed at the time of chip pick-up, and there is no error in discriminating between good and defective products. In addition, it is possible to discriminate between non-defective products and defective products with the naked eye or a microscope, etc., so that defect analysis can be performed quickly, the results can be fed back to the process, and a large number of defective products can be prevented.
  • the wafer can be maintained in a flat state, so that the transfer within the process or between the processes can be automated. As a result, the risk of damaging the wafer can be reduced, and a process with a high yield can be constructed.
  • the force that could not be inspected by manual transfer in the past and the force that could not be inspected In the present invention, since the processing tray is used, automatic transfer becomes possible and visual inspection can be easily performed. It becomes. This visual inspection is most preferably performed immediately before the chip is mounted on the product (defects in the previous wafer or chip can be detected), but the present invention can be used to facilitate this. Become.
  • the etching tray supports and protects the wafer, the wafer is not warped or damaged as in the case of the processing tray. Therefore, the removal process of the wafer back surface processing distortion generated by the wafer back surface grinding process can be performed without worrying about the warpage or breakage of the wafer, and the automatic processing of the wafer back surface processing distortion removal process can be performed without any problem. Can do.
  • the present invention has the following effects.
  • the tray on which the wafer is adsorbed stays in the process, it can be stocked cleanly and safely between processes, so that the processing efficiency can be improved and the process design becomes easy. That is, the wafer surface can be stored in a wafer (tray) case so that the surface of the wafer does not come into contact with other objects, and the confidentiality of the case can be ensured.
  • trays can be stacked and stored by using a tray that does not overlap the wafers. As a result, wafers (tray) and wafer (tray) cases can be stocked between processes, so that device efficiency and processing efficiency can be increased, and process design can be made flexibly.
  • Information display means such as a barcode or a wireless tag such as an RF tag can be easily attached to a processing tray, etc., wafer wafer management can be performed, and accurate and accurate processing is performed on the wafer. Can do. In addition, the traceability of the wafer can be improved.
  • the treatment tray can be used repeatedly by washing, and there is an advantage that the number of consumables can be reduced as much as possible, and the environment-friendly and inexpensive production can be realized.
  • FIG. 1 is a process flowchart showing a preferred embodiment (first invention) of the present invention.
  • FIG. 2 (a) is a diagram showing an embodiment of a processing tray of the present invention.
  • FIG. 2 (b) is a diagram showing an embodiment of a processing tray of the present invention.
  • FIG. 2 (c) is a diagram showing an embodiment of a processing tray of the present invention.
  • FIG. 2 (d) is a diagram showing an embodiment of a processing tray of the present invention.
  • FIG. 3 (a) is a view showing another embodiment of the processing tray of the present invention.
  • FIG. 3 (b) is a view showing another embodiment of the processing tray of the present invention.
  • FIG. 4 is a view showing an embodiment in which a thin sheet is used for the processing tray of the present invention.
  • FIG. 5 (a) is a view showing an embodiment in which a wafer with dicing tape is used for the processing tray of the present invention.
  • FIG. 5 (b) is a view showing an embodiment in which a wafer with dicing tape is used for the processing tray of the present invention.
  • FIG. 6 is a process flow chart showing a preferred embodiment (second invention) of the present invention.
  • FIG. 7 is a view showing an embodiment using an etching tray of the present invention.
  • FIG. 8 is a view showing another embodiment of the processing tray of the present invention.
  • the wafer mainly refers to a semiconductor wafer.
  • semiconductor wafer materials include single-element semiconductor materials such as silicon (Si) and germanium (Ge), and silicon gel.
  • Manim (SiGe) is a compound semiconductor material such as gallium arsenide (GaAs) and indium phosphide (InP), and a ternary or higher semiconductor material such as GaAlAs.
  • a semiconductor device formed on an insulator is also included.
  • thin film devices are made on glass, quartz, plastic, etc., and semiconductor materials are laminated on glass, quartz, plastic, etc.
  • it also includes a metal / insulator / semiconductor material.
  • polymer materials such as plastics are also included.
  • the present invention mainly relates to a chip cleaning process from the formation of a semiconductor device on a wafer until the chip is mounted on various devices.
  • Active elements such as transistors, passive elements such as resistance 'capacitors' inductance, wiring / insulation layers, etc. are formed on the surface of the wafer to produce semiconductor devices.
  • semiconductor devices applied to the present invention there are a memory, a CPU, a system, an analog, a digital IC, and the like, but in a broad sense, a single active element and a passive element are also included. That is, it contains at least one active element or passive element.
  • a large number of these semiconductor devices are formed on a semiconductor wafer, and after being cut into individual pieces (so-called chips), they are mounted on various products depending on applications.
  • chips For example, in the case of a semiconductor package, it is mounted on a lead frame. They are also mounted on circuit boards and may be used in various devices such as mobile phones, IC cards, and PCs.
  • display elements such as liquid crystal and organic EL (electral mouth luminescence) are also included.
  • the first invention includes a wafer back surface grinding step 101, a wafer back surface processing distortion removal step 102 generated by back surface grinding, a wafer processing tray adsorption step 103, and a wafer cutting step. 104 and a chip transfer process 105.
  • the back surface grinding step 101 is a step for grinding the wafer back surface opposite to the wafer surface on which the semiconductor device is formed to make the wafer thin, so that the wafer has a desired thickness.
  • a protective film is bonded to the wafer surface in order to protect the semiconductor devices formed on the wafer surface.
  • this protective film for example, there are E-series manufactured by LINTEC and ICROSS tape manufactured by Mitsui Engineering. Place the wafer with the protective film on the backside polishing device (so-called knock grinding device), and add water containing gunshot particles while grinding. Grind the backside of the wafer with stone. When the desired wafer thickness is obtained, the back surface grinding is finished.
  • Back surface grinding generally consists of rough grinding and finish grinding.
  • Coarse grinding is a method of quickly grinding the backside of a wafer using coarse abrasive grains. Therefore, large strain and stress remain on the backside of the wafer after rough polishing. Finish grinding is performed after rough grinding, and the above-mentioned distortion and stress are relieved by using finer barrels. However, since the strain and stress cannot be completely removed, there are cases where the next backside processing strain removal is performed.
  • the back surface processing strain is removed. Since the strain and stress described above not only adversely affect the electrical characteristics and reliability of the device, but also have a mechanical adverse effect on the wafer, such as warping or damaging the wafer, this backside processing strain removal process 10 2 The purpose is to minimize those adverse effects.
  • this back surface processing strain removing step 102 the process is performed with the wafer surface protective film attached. When the wafer thickness is reduced to 200 ⁇ m or less, or when the ridge and the wafer have a large diameter of 200 mm or more, if the wafer surface protection film is peeled off, the wafer warpage will increase by itself.
  • the wafer is likely to be damaged due to insufficient strength of the wafer, making it difficult to perform the back surface processing strain removing step 102.
  • a wafer surface protection film is necessary to reduce the influence on the wafer by the backside processing distortion removal process as much as possible.
  • the wet system is a system in which the back surface of the wafer is exposed to an etching solution, the back surface of the wafer is slightly etched away, and a processing strain layer is formed on the back surface of the wafer.
  • etching solutions include, for example, a hydrofluoric acid-based etching solution and an alkaline aqueous solution such as KOH. Even when the wafer is completely immersed in the etching solution, the wafer surface is not etched because the wafer surface protective film used for back surface grinding exists on the wafer surface.
  • the wafer surface protection film and the wafer surface is deteriorated in the back grinding process, or if the wafer surface protection film may be altered by the etching solution, the wafer is completely immersed in the etching solution. If this happens, the etchant may etch the wafer surface.
  • the etching solution is immersed only in the exposed back surface of the wafer without being completely immersed in the etching solution.
  • wafer by spray method There are also a method of spraying the back surface and a method of applying an etching solution vapor only to the back surface of the wafer.
  • the dry method is a method that does not use the etching solution as described above. For example, there is a method of performing plasma etching or photo etching on the back surface of the wafer. In this case as well, when the entire wafer is exposed to a dry etching atmosphere, the wafer surface is not etched because the wafer surface protective film used in the back surface grinding exists on the wafer surface. However, if the adhesion between the wafer surface protective film and the wafer surface is deteriorated in the back surface polishing process, or if the wafer surface protective film may be altered by the etching solution, the entire wafer is dry-etched. Exposure to may cause the wafer surface to be etched.
  • a processing tray adsorption step 103 is performed. Place the wafer surface protective film on the processing tray with the film still attached.
  • the processing tray has a vacuum suction section, and the wafer is placed on the vacuum suction section and sucked in vacuum. The back surface of the wafer becomes a vacuum suction surface.
  • the force that the wafer is supported by the wafer surface protection film until it is placed on the processing tray The wafer surface protection film is soft, so the wafer is very thin (for example, a 10-200 m thick wafer), or When Z and the wafer have a large diameter (for example, a wafer thickness of 200 / zm to 400 ⁇ m and a wafer diameter of 200 mm or more), the wafer with the wafer surface protective film attached is not flexible.
  • the processing tray 21 includes a decompression chamber 22, a suction hole 23, a suction surface 24, an intake hole 25, and a suction port 26.
  • Processing tray for decompression chamber 22, suction hole 23, suction surface 24, suction hole 25 and suction port 26 It can be considered as 21 vacuum suction parts.
  • Figure 2 (a) shows the processing tray before the wafer is sucked.
  • FIGS. 2 (a) to (d) A method of placing the wafer with the wafer for surface grinding on the processing tray on the processing tray will be described with reference to FIGS. 2 (a) to (d).
  • FIG. 2 (b) the back surface of the wafer 27 is placed on the suction surface 24 with the wafer surface protection film 28 still attached.
  • the suction port 26 is connected to an external vacuuming device, and when the wafer 27 is placed, the decompression chamber 22 is evacuated through the suction holes 25, and the wafer 27 is sucked through the suction holes 23 to be attracted to the suction surface 24. Back surface 29 is adsorbed.
  • FIG. 2D the suction surface 24 of the processing tray 21 has a large number of suction holes 23 so that the wafer 27 can be suctioned reliably.
  • suction holes in FIG. 2 (d) are shown as small circles, other shapes such as quadrangles, ellipses, triangles, and similar shapes may be used. Or a combination of these may be used. Alternatively, other shapes that can attract the wafer 27 may be used.
  • the number, shape, and size of the suction holes can be selected to such an extent that the wafer 27 can be maintained flat and can be reliably fixed.
  • the suction hole must be within the range of the wafer mounting position. This is because even if the wafer is vacuum-sucked, there are suction holes that do not suck the wafer, and the degree of vacuum is not stable. Note that vacuuming may be performed before the wafer 27 is placed. After adsorbing the wafer 27 to the processing tray, the wafer surface protective film is peeled off as shown in FIG. 2 (c).
  • UV (ultraviolet) irradiation is performed to reduce the adhesion between the film and the wafer surface and to prevent the adhesive (so-called adhesive residue) from the protective film from remaining on the wafer surface. Also good.
  • the film can be peeled off using a protective tape peeling machine or manually (hand). Even if the protective film is peeled off, the wafer is firmly adsorbed and fixed to the processing tray, so even if the wafer becomes extremely thin or the Z and wafer become large in diameter, The wafer can be kept flat without warping. Therefore, by using the processing tray of the present invention, it is possible to automate even a protective tape peeling machine!
  • the suction port 26 is closed to ensure the airtightness (vacuum degree) of the vacuum adsorbing portion.
  • a method for ensuring this airtightness there are a method in which the suction port 26 is sealed with a cap and a method in which a switching valve or a check valve is provided in the suction port 26 and the valve is closed by that valve. By doing so, the processing tray is separated from the vacuuming device and the subsequent process is performed. be able to.
  • the original vacuuming device can be continuously connected to the processing tray in the subsequent process, it is obvious that the vacuum degree of the vacuum suction part can be secured without using the above-mentioned method for ensuring airtightness. is there.
  • the subsequent process can be performed without removing the wafer surface protective film, it is not necessary to remove the protective film.
  • the protective film is not peeled off, the wafer is cut with the protective film still attached in the subsequent wafer cutting step.
  • the protective film is a material transparent to the cutting apparatus that can recognize the pattern of the wafer, particularly the scribe line that is a cutting part.
  • the wafer cutting apparatus can preliminarily store the pattern state of the wafer surface and perform wafer cutting according to the information, the wafer cutting can be performed with the protective film attached.
  • FIG. 3 is another embodiment of a processing tray.
  • 3 (a) is a cross-sectional view in the lateral direction
  • FIG. 3 (b) is a plan view.
  • the place (wafer mounting part or wafer attracting surface 34) where the wafer is placed is dented compared to the periphery.
  • the wafer mounting portion 34 has a large number of suction holes 33 so that the wafer 37 can be reliably sucked.
  • the suction holes in Fig. 3 (b) may have a force shown by a small circle or other shapes such as a square, an ellipse, a triangle, or similar shapes.
  • the number, shape, and size of the suction holes can be selected to such an extent that the wafer 37 can be held flat and fixed securely. Note that the suction hole must be within the range of the wafer mounting position, similar to the processing tray shown in FIG.
  • the inclination of the processing tray shown in FIG. 3 toward the peripheral portion force placement portion is tapered as indicated by a tapered portion 38 in FIG.
  • the wafer with the protective film is placed on the mounting portion of the processing tray, even if the position is slightly shifted and the end of the wafer hits the tapered portion 38, the wafer is set on the mounting portion by sliding the taper portion force.
  • the peripheral edge 39 of the processing tray 31 is flat to some extent. Height force of peripheral edge 39 Wafer was sucked to mounting part 34 Even if the processing trays are stacked one on top of the other, the height of the wafer surface can be increased.
  • the whole or a part of the processing tray can be made of metal, iron, titanium, aluminum, copper, nickel, conoret, chrome, zinc, molybdenum, tungsten or other metal elements. Alternatively, an alloy mainly composed of these elements may be used.
  • the weight of the processing tray S If it is necessary to some extent, it is desirable that the metal or alloy contains heavy metal elements. For example, stainless steel, nickel steel, chrome steel, and the like.
  • a light metal such as aluminum or titanium, or a metal or alloy containing a metal element.
  • Metals and alloys generally have higher temperature resistance and strength than the following organic materials, so it is desirable to use them when it is necessary to process them at high temperatures.
  • the whole or a part of the processing tray may be a fluorine resin such as PTFE (polytetrafluoroethylene) or PFA (perfluoroethylene propene copolymer) or other organic materials. good.
  • PTFE polytetrafluoroethylene
  • PFA perfluoroethylene propene copolymer
  • a thin sheet 48 may be sandwiched between the processing tray and the wafer.
  • the sheet 48 can have a role of not damaging the processing tray when cutting a wafer such as dicing. (Details will be described later) If this sheet can be achieved without damaging the processing tray, it is desirable that the sheet be thin in terms of thinning the tray and material cost. Further, a small hole may be formed in the sheet so that the wafer is adsorbed by the vacuum adsorption portion of the processing tray. Alternatively, if the sheet itself is porous (having many gaps), the wafer can be vacuum-sucked without particularly making a small hole in the sheet. Alternatively, a mesh sheet can be used. In this mesh-like sheet, the mesh portion serves as a vacuum seal, so that the vacuum tightness can be maintained.
  • One processing tray corresponds to each wafer. If care is taken not to touch the wafer, processing trays can be transferred and processed one by one. Design automation like that Therefore, automatic keying is also possible. Alternatively, this processing tray can be moved and transported by placing it in a multiple processing tray case. This is also easy to automate because automation can be designed that way.
  • the straight may enter the straight from the side of the force drawn so that the intake hole enters from the lower side of the decompression chamber.
  • the processing tray may have a structure that can adsorb wafers, and does not have to have the shape shown in FIGS.
  • the processing tray may have a rectangular plan view and a rectangular parallelepiped shape, or a square plan view and a rectangular parallelepiped shape. The latter shape can be easily stacked and stored in the processing tray case. Any structure that has some strength and can be used repeatedly is acceptable.
  • the wafer cutting step 104 is performed after the processing tray adsorption step 103 (see FIG. 1).
  • a wafer cutting method there is a method using a dicing apparatus (so-called dicer) using a dicing blade. This is a method of cutting a wafer placed on a processing tray into a desired size with a dicing blade. Generally cut along a scribe line patterned on the wafer.
  • Wafer cutting (dicing) is performed by changing the dicing conditions according to the thickness of the wafer, the material of the wafer, the thin film formed on the wafer, and the like. Depending on the amount of wafer to be diced, there are methods such as full cut, semi-full cut, and half force.
  • Full cut is a method of completely cutting a wafer. Therefore, the cut enters the processing tray side.
  • Semi-full cutting is a method of cutting about the thickness of the wafer, and is a method of cutting the wafer to the processing tray as much as possible. In these full cuts and semi-full cuts, dicing cuts are made on the processing tray side and scratches are made, so it is often difficult to use the processing tray repeatedly. Since the processing tray is also relatively expensive, it is desirable that the processing tray be used repeatedly so that the processing tray is not damaged during dicing.
  • the cutting thickness control for dicing can be as small as about 10 m, when setting the full-cut cutting amount to wafer thickness + 50 m, if the thin sheet thickness is set to about 100 ⁇ m, dicing The incision stays in the thin sheet and does not enter the processing tray. If you want to reduce the thickness of a thin sheet, you can use a dicing machine with excellent thickness control, or make the full cut amount smaller.
  • a method using a dicing tape is a method in which a dicing tape is attached to the back surface of a wafer to which a wafer surface protective film is attached before the treatment tray is adsorbed, and then placed on the treatment tray and adsorbed. This is shown in Fig. 5 (a).
  • the dicing tape 58 is adsorbed on the adsorption surface 54 of the processing tray 51.
  • the wafer surface protective film may be left as described above if it is a product that does not cause any problem even if this film is left.
  • the wafer surface protective film can be peeled off after adsorbing to the processing tray.
  • the wafer surface protective film may be peeled off after the dicing tape 58 is attached and before entering the processing tray adsorption step.
  • UV irradiation may be performed before the protective film is peeled off.
  • the wafer is warped even if the wafer is extremely thin or the Z and the wafer are large in diameter, because the processing tray supports the wafer.
  • the wafer can be processed in a flat state.
  • FIG. 5 (b) is a schematic diagram showing a state where the wafer with the dicing tape in FIG. 5 (a) is diced.
  • the dicing blade 50 cuts a desired position of the wafer to form a cut part 59. In the case of full cut, the cutting part 59 completely separates the wafer, and the force is also dicing test. The notch 60 also enters the loop 58. However, since the processing tray 51 is not cut and the processing tray is not damaged, the processing tray 51 can be used repeatedly.
  • Half-cut is a cutting method that keeps the cut in the wafer without cutting completely. In this case, no cut is made on the processing tray side, so that the processing tray can be used repeatedly without damaging the processing tray. Thin sheets do not require dicing tape. However, since the wafer is not completely cut, it is necessary to cut the wafer by applying a slight pressure on the wafer after dicing. For example, it can be cut by lightly tracing the wafer with a roll or the like. When the wafer is a silicon wafer, it is well known that the (111) plane is cracked. Even in the case of half cut, a thin sheet may be sandwiched as a shock absorbing material. Also, dicing tape can be attached to the backside of the wafer and adsorbed to the processing tray.
  • the treated tray sheet gets wet with water, but the water can be removed by dehydration and drying after dicing. Since the material of the processing tray is as described above, moisture is not adsorbed inside. Even for the sheet, moisture is not adsorbed inside by using a material that does not adsorb moisture or absorb moisture. Even if the sheet adsorbs a little moisture, the moisture can be removed by warming slightly when drying. Alternatively, even if moisture cannot be completely removed, there may be no particular problem if moisture is removed at the time of chip transfer or after chip transfer.
  • Another method related to wafer cutting is a laser cutting method (laser dicing).
  • laser dicing laser dicing
  • the above-mentioned full cut, semi-full cut and half cut can be used, and the same problem as in the dicing method can be said at the time of cutting.
  • selectivity by material can be used. For example, it is possible to set the laser light conditions that do not damage the force-treated tray sheet that can completely cut the wafer.
  • the chips are picked up and transferred to a predetermined location.
  • the predetermined location differs depending on the subsequent usage of the chip. For example, in the case of an IC package, it is mounted on a lead frame or COB substrate. Sometimes transferred to chip tray. In some cases, it may be transferred onto a circuit board.
  • the chip is picked up by, for example, vacuuming a collet against the chip.
  • the wafer surface force is also vacuum-adsorbed during pick-up, but if the pick-up side vacuum strength is stronger than the vacuum level of the processing tray, the chip can be picked up.
  • the degree of vacuum on the pickup side is too strong, a force due to the pressure difference between the atmospheric pressure and the degree of vacuum is applied to the chip after picking up, so that the chip may be damaged. If there is such a risk (such as when the chip thickness is thin or the chip size is large), it is preferable to break the vacuum or slightly reduce the vacuum before picking up the chip! /.
  • the chip transfer process can be automatically performed, and the wafer cutting process can be automated and the chip can be cut.
  • the connection between the transfer process and the process can be automated (for example, automatic transfer).
  • UV irradiation may be performed before the chip is transferred. UV irradiation is effective as a measure against adhesive residue on dicing tape.
  • the wafer with the protective film is processed alone in the wafer back surface processing strain removing step 102 after the back surface grinding.
  • the wafer is already thin, and even if the wafer surface protection film adheres! There are ⁇ and ⁇ ⁇ problems. Moreover, it may be difficult to maintain a flat state. Therefore, the object of the second invention is to solve the problems of the first invention.
  • the second invention is characterized in that the etching tray adsorption step 112 is performed after the wafer backside grinding step 111 and before the wafer backside force strain removing step 113. Thereafter, a processing tray adsorption step 114 is performed following the wafer back surface processing distortion removing step 113.
  • the processing tray adsorption step 114 and subsequent steps are the same as in the first invention. The differences from the first invention will be described in detail.
  • the etching tray adsorption step 112 in the second invention will be described in detail.
  • the wafer 77 is placed on the etching tray 71 with the wafer surface protection film 78 attached.
  • the basic structure of the etching tray is the same as that of the processing tray in the first invention, and there is a vacuum suction portion.
  • the vacuum suction part includes a pressure reducing chamber 72, a suction hole 73, a suction surface 74, a suction hole 75, and a suction port 76.
  • Wafer surface protection Wafer 77 with film 78 is placed on suction surface 74 of etching tray 71. At this time, as shown in FIG.
  • the wafer surface protective film 78 side contacts the suction surface 74.
  • the back surface 79 of the wafer 77 is exposed on the top surface of the etching tray 71.
  • Suction port 76 is connected to an external vacuuming device, where wafer 77 is placed. Then, the decompression chamber 72 is evacuated through the suction hole 75, and the wafer 77 is sucked through the suction hole 73 and the wafer surface protection film 78 is sucked onto the suction surface 74.
  • the wafer Before being attracted, in the case of ultra-thin wafers, or Z and large-diameter wafers, it is in a relatively flexible state (flexible), but after being attracted, the wafer is firmly fixed and remains flat. it can.
  • etching tray As the shape of the etching tray, a tray having a tapered portion at the periphery can be used as in the first invention (see FIG. 3). Etching trays with a square or rectangular shape can also be used.
  • the back surface calorie distortion removal step 113 is performed using the etching tray that has adsorbed the wafer.
  • the back surface calorie distortion removal step 113 is performed using the etching tray that has adsorbed the wafer.
  • Examples of dry etching methods include plasma etching and photoetching.
  • a metal tray such as stainless steel as the etching tray.
  • an etching gas such as CF, F, SF, CCI, or CHF is used.
  • the etching tray may react and be damaged, and it may be difficult to use the etching tray many times. Therefore, in the case of dry etching, the material of the etching tray is preferably a metal material that does not react with the dry etching gas or is difficult to react. Particularly in the case of stainless steel, nickel steel, and chrome steel, the resistance to dry etching gas is high, so that it is possible to repeatedly use the etching tray as desired.
  • the processing tray is fluorinated resin material such as PTFE (polytetrafluoroethylene) or PFA (perfluoroethylene propene copolymer) or other organic materials. Desirable to be a tray, etc.
  • PTFE polytetrafluoroethylene
  • PFA perfluoroethylene propene copolymer
  • the processing tray is fluorinated resin material such as PTFE (polytetrafluoroethylene) or PFA (perfluoroethylene propene copolymer) or other organic materials.
  • etching solution for a wafer in the wet etching process there is an alkaline aqueous solution or a hydrofluoric acid aqueous solution. These aqueous solutions can slightly attack metallic materials and can make it difficult to use treatment trays many times. Therefore, in the case of wet etching
  • the above-mentioned fluorine-based resin material which is a material that does not react or hardly react with the wet etching solution
  • the transfer of the wafer can be easily automated by dry etching or wet etching, and automation between processes and within the process becomes possible. As a result, the cost can be significantly reduced.
  • a processing tray adsorption step 114 is performed.
  • the processing tray adsorption step 114 is the same as in the first invention. It is necessary to transfer the wafer with the wafer surface protective film, from which the back surface processing distortion has been removed, to the etching tray processing tray. In FIG. 7, since the wafer is vacuum-sucked on the suction surface 74 of the etching tray 71, the suction rocker also enters air or the like to break the vacuum of the vacuum suction part. Thereafter, the wafer 77 is transferred to the processing tray adsorption step 114. Wafer transfer can be done manually or automatically.
  • the back surface force distortion removing step 113 can be eliminated. Grinding with less damage to the back surface may be performed during back surface grinding. For example, the final backgrinding is done with a polished finish and a smaller size, or the final backgrinding is performed only with a wet etchant, or a dry etching mechanism is attached to the backside grinder, This is a case where surface grinding is performed by dry etching. Alternatively, some devices do not have a problem in device performance and reliability without removing back surface processing strain. In such a device, the back surface force strain removing step 113 is not necessary. .
  • the wafer surface protection film adheres to the wafer in the wafer state, and is adsorbed to the processing tray. Is not a problem.
  • the chip is smaller than the wafer at the time of chip pick-up, the effect of warping on the chip by not removing the back surface force strain is particularly a problem compared to the case of removing the back surface force strain. Not so much.
  • Backside processing distortion removal step 102 first invention, see FIG. 1 or 113 (second invention, see FIG. 6)
  • the processing tray adsorption step 103 is entered from the back surface grinding step 101 in the first invention.
  • the etching tray adsorbing step 112 is not necessary, so that it becomes the same as the first invention.
  • the final electrical property inspection of the device formed on the wafer surface is preferably performed before the wafer is cut. More preferably, it is more desirable to carry out after wafer cutting and before chip transfer. This is because the electrical characteristics of the wafer are affected by the previous process. However, after wafer back grinding, if the wafer thickness is 200 m or less, or even if the wafer thickness is 200 ⁇ m to 400 ⁇ m, the wafer diameter is 200 mm or more (for example, 200 to 1000 mm) and the diameter is large. In such a case, it is difficult to inspect the electrical characteristics of the wafer after grinding the backside of the wafer because the warpage of the wafer may increase or the wafer may be damaged due to insufficient strength.
  • the electrical property inspection can be performed in a state where the wafer is attracted to the processing tray. It can handle both shika and automatic keys. For example, if multiple processing trays are set in the processing tray case, or if processing trays that can be stacked are used, multiple processing trays can be stacked and set in the tester. It can be processed automatically by a device (such as a tester).
  • an electrical property inspection can be performed even after the wafer is cut.
  • it can be adsorbed on the processing tray as a chip, so that an electrical property inspection can be performed.
  • the suction holes may be arranged according to the chip arrangement of the wafer. It is only necessary to prepare a processing tray for each device according to the chip arrangement of the wafer. Alternatively, it is possible to prepare a suction plate that matches the chip arrangement of the wafer and change the suction plate for each device. As a result, even if the wafer is completely cut along the cutting location (so-called scribe line), the chip is adsorbed by the suction holes arranged for each chip. There is no change.
  • the dicing tape is adsorbed to the processing tray even if the wafer is cut. Since the vacuum is not broken, the chip after cutting is fixed and the electrical characteristics of the chip can be inspected. Half cut If the equation is used, the vacuum of the processing tray is not broken even after the wafer is cut, so that it is possible to inspect the electrical characteristics of the wafer (chip). Even if there is a dicing tape or half-cut type, if there are suction holes that match the chip arrangement of the wafer, there are cases where the position of the chip is small even after cutting the wafer, and safety is high. And can say
  • FIG. 8 shows another embodiment of the processing tray.
  • the treatment tray 81 is configured such that an adsorption plate 89 having an adsorption surface 84 can be removed.
  • a large number of suction holes 83 exist on the suction surface 84. Since the suction holes 83 are arranged so as to correspond to the individual chips on the wafer, as described above, even if the wafer is completely cut for each chip, the chips are individually adsorbed to the suction surface.
  • the suction plate 89 is connected to the processing tray 81 by a holding portion 88. If the device changes and the chip position in the wafer is different, the suction plate can be changed to match the chip position.
  • Information display means such as a barcode or a radio tag such as an RF tag can be attached to the etching tray processing tray. For example, it can be attached to the side or bottom of these trays (hereinafter simply referred to as trays).
  • a tray with a high peripheral portion as shown in FIG. 3 can be attached to a flat place where the peripheral wafer is not placed, and can also be attached to a tapered portion.
  • a tray with a flat top surface as shown in Fig. 2 can be mounted on the periphery of the wafer or on a place where no wafer is placed, such as the outer part of the facet of the wafer.
  • Recent information display means are very small and can be installed if there is little space.
  • various process information can be written and read. It is also possible to change the process conditions according to the information. Since information display means can be attached to each tray, wafer single wafer management is also possible. Therefore, various devices can be mixed and flowed. For example, even in the dicing process according to the present invention, the dicing conditions can be changed for each sheet. Also for electrical property inspection However, different devices can be inspected one by one. In addition, inspection conditions can be changed for each chip in a single wafer. Even if wafers stay between processes due to different processing capabilities, the information can be grasped without error for each sheet. In addition, since information can be stored easily, traceability of wafers that have undergone tray processing is increased, and highly reliable products can be created.
  • the tray can be stored in a tray case or stored in a clean box or the like.
  • simple stacking is also possible, so that space can be minimized. Therefore, it can be stocked cleanly and safely within and between processes, or in large quantities of Z and large quantities, facilitating process design.
  • interlaminar paper which is a consumable item, is inserted between the wafers when the wafers are stacked.
  • interlaminar paper since the tray is used, such an interlayer paper becomes unnecessary, which also has an advantage of reducing the cost.
  • the processing tray can be automatically transferred after the wafer is sucked to the processing tray, the processing tray suction process is followed by the wafer cutting process. Further, the inter-process conveyance can be automatically performed to the chip transfer process. Therefore, these consistent lines can be constructed. Furthermore, even if a wafer electrical property inspection process and a wafer appearance inspection process are included between these processes, a consistent automated line can be constructed in the same way, and a production line with a very low cost can be created. In addition, since the information display means can be easily attached to the processing tray, the wafers can be managed and a production line with a high degree of freedom can be created.
  • the present invention can be used in a chip case process after a wafer back grinding step in a semiconductor process.
  • it can be used in the semiconductor industry using ultra-thin wafers and ultra-thin chips.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

 半導体ウエハを裏面研削した後の、強度が弱く変形しやすい極薄ウエハ(10~200μmウエハ厚み)のその後のプロセスの自動化を図る。裏面研削後に、ウエハ表面保護フィルムを付着させたまま処理トレイに真空吸着させウエハを固定する。処理トレイは真空吸着部を持ち、ウエハ搭載面に真空吸着孔がある。保護フィルムを剥離後、ウエハ切断、チップ移載を行う。ウエハは処理トレイで固定されていて、平坦な状態を維持できるので、処理トレイ吸着後の工程を自動化できる。ウエハの破損もなくなり各種検査もできるので、コストの低いプロセスを構築できる。また、裏面加工歪除去をエッチングトレイを用いて処理可能である。トレイは繰り返し使用できるため、環境負荷も少ない。トレイには情報表示手段を載せ枚葉管理もでき、トレーサビリティ等の製品信頼性も向上する。

Description

明 細 書
半導体ウェハのチップ加工方法
技術分野
[0001] この発明は、半導体用ウェハを裏面研削後にチップ加工する方法に関する。特に 極薄化したウェハのチップカ卩ェ方法に関する。
背景技術
[0002] 半導体用ウェハの一方の面(以下、表面)に、トランジスタ、不純物拡散層および導 電体層等の素子を形成した後で、ウェハの裏面を研削しウェハ厚みを所望の厚みに 加工することが一般に行われている。この加工の後で、所望の形状 (大きさ)にダイシ ングされ、半導体チップ加工される。このチップが半導体パッケージや、回路基板等 に搭載される。この半導体パッケージや回路基板等が、極めて薄いものが要求され てきていて、その場合には最終のウェハ厚みを極薄化する必要がある。半導体素子 形成時における初期のウェハの厚みは、 300〜1000 /ζ πιである力 最終のウェハ厚 み(チップ厚み)は 10〜200 mになる場合もある。このような薄いウェハになると、何 ら支持のない単独のウェハでは、ウェハの表面と裏面の応力差により激しく湾曲した り(いわゆる、反りが大きくなり)、またウェハの強度が小さくなり、ウェハに傷や欠陥を 誘発する可能性が高くなる。あるいは、最終のウェハ厚みが上記ほど薄くない場合で あっても(たとえば、 200〜400 μ m)、ウェハが大口径化した場合(たとえば、 200mm以 上)にも、ウェハが激しく湾曲したり、ウェハに傷や欠陥を誘発する可能性が高くなる 。これを防止するために、ウェハ裏面研削工程で用いたウェハ表面保護フィルムを 付着させた状態で、ウェハ裏面研削工程の後に、ウェハ裏面にダイシングテープを 貼合し、その後で前記ウェハ表面保護フィルムを剥離し、ダイシングすることが提案さ れている(たとえば、特開 2002-246345号公報、特開 2004-186296号公報)。
[0003] さらに、極薄ウェハ、または Z及び大口径ィ匕したウェハは、その強度不足によるゥ ェハの損傷の恐れやウェハの変形による工程間内搬送等の困難さなどのために、ゥ ェハの最終電気特性検査ができな 、ために、ウェハの裏面研削前に最終電気特性 検査を行い、そのデータをもとにして良品(Good Die)としてチップ選別している。また 、ウェハの裏面研削前の検査であるため、ウェハの不良品チップにインクゃスクラッ チ等の外観検査で認識可能な印(バッドマーク)をつけることができず、ウェハ内の良 品チップをコンピュータに記憶させ、チップのピックアップの際にウェハ内の位置を割 り出すと!、う方法を用いて 、る。
[0004] また、ウェハ裏面研削後のウェハは、たとえウェハ表面保護フィルムやダイシングテ ープが付着しウェハを支持して 、ても、そのままでは平坦な状態を維持できな 、ため 、工程間搬送や工程内搬送を自動で行うことができず、大半はマ-ユアルで行って いる。たとえば、ウェハ切断前後の外観検査も一枚一枚手動で搬送している。
特許文献 1:特開 2002-246345号公報
特許文献 2:特開 2004-186296号公報
発明の開示
発明が解決しょうとする課題
[0005] ウェハ裏面研削後にウェハ厚みが極薄になった場合、または Z及びウェハが大口 径の場合には、ウェハ裏面研削後にウェハ表面保護フィルムを剥離すると、ウェハが 反ったり、破損しやすくなるという問題がある。また、このウェハの反りや破損を防止 するために、ウェハ表面保護フィルムをウェハに付着させた状態で、ダイシングテー プに付着させる方法では、ダイシングテープと 、う高価なフィルムを用いなければな らない。また、このダイシングテープは消耗品であるため、リサイクルゃリユースが困 難となり、大きな環境負荷となる。さらに、ダイシングテープの粘着層がチップの裏面 に残る(いわゆる、糊残り)ために、歩留まりを低下させる原因ともなる。さらに、このチ ップ裏面の糊残りを防止し、チップのピックアップをしやすくするために、ダイシング後 に UV照射を行う場合があり、 UV照射機という高価な装置を使用し、コストの高いプロ セスとなっている。
[0006] また、ウェハ裏面研削後にウェハ厚みが極薄になった場合、または Z及びウェハ が大口径の場合には、たとえウェハ表面保護フィルムが付着していても、ダイシング テープが付着していても、ウェハはフレキシビリティ (柔軟性)があり、ウェハ単独で平 坦な状態を維持することは困難である。このため、ウェハ裏面研削後の工程を自動で 搬送または処理することができず、人手が介在したり、ウェハに損傷を与える危険性 が高!、と!/、う問題がある。このため極めて高価なプロセスとなって!/、る。
[0007] さらに、良品判定の電気特性検査は、ウェハの裏面研削前に行うため、ウェハ裏面 研削後に変動した電気特性の変化を検出できな力つたり、不良化したチップを良品 として製品に搭載してしまうという問題がある。これを防止する一つの方法として、ゥェ ハ裏面研削前の検査では、ある程度厳しい検査をして、ウェハ裏面研削後に変動し た電気特性の変化に対応しているが、歩留まりを落とす原因となり、コストアップの要 因となっている。ウェハ裏面研削後に破壊したり損傷を受けたウェハは、電気特性検 查を全くする必要がないにも関わらず、ウェハ裏面検査前に電気特性検査をしなけ ればならず、高価な半導体検査装置 (テスター)を使うため、これもコストアップの要因 となっている。
課題を解決するための手段
[0008] 第 1の発明では、ウェハ裏面研削後に、ウェハ表面保護フィルムを付着した状態で 、ウェハ研削面であるウェハ裏面を処理トレイに吸着する。処理トレィは真空吸着部 を有していて、ウェハ裏面を真空吸着できるようになつている。その後で、処理トレィ に吸着した状態で、搬送し、ウェハ切断工程を行い、チップをピックアップし、チップ をリードフレームや回路基板等の所定の場所に搭載する。
[0009] 第 2の発明では、ウェハ裏面研削後に、ウェハ表面保護フィルムを付着した状態で 、ウェハ表面保護フィルム側をエッチングトレイに吸着する。エッチングトレイに吸着し たウェハ裏面の加工歪を除去した後に、ウェハ表面保護フィルムを付着した状態で、 ウェハをエッチングトレイカ 処理トレイに移載し、ウエノ、研削面であるウェハ裏面を 処理トレイに吸着する。その後の工程は第 1の発明と同様である。
発明の効果
[0010] ウェハ表面保護フィルムを付着した状態で処理トレイに吸着し搭載するので、たと え、ウェハが極薄(たとえば、ウェハ厚み 10〜200 /ζ πι)であっても、または大口径(ゥ ェハ厚みが 200〜400 mで、ウェハ直径力^ 00mm以上)であっても、ウェハが反った り破損したりすることはなくなる。処理トレイに吸着後に、ウェハ表面保護フィルムを剥 離した場合でも、既に処理トレイが確実にウェハを支持しているので、ウェハが反つ たり破損したりすることはない。また、処理トレイが強度を有していてウェハを保護して V、るので、やはりウェハが反ったり破損したりすることはな!/、。
[0011] ダイシングテープという高価な消耗品を使用しないので、安価でかつ環境負荷が小 さい。さらに、糊残りという問題が発生しないので、糊残りによる歩留まり低下や信頼 性低下という問題がなくなる。また、ダイシングテープ貼り装置や UV (紫外線)照射装 置という高価な装置を用いる必要がなくなり、またそのプロセスもなくなるので、安価 なプロセスを構築できる。処理トレィは何回でも繰り返し使用できるので、処理トレイに よる環境負荷はなく、コスト増も非常に小さ 、と 、う利点もある。
[0012] ウェハを処理トレイに吸着した後は、ウェハが平坦な状態を維持できるので、ウェハ 裏面研削工程後や裏面加工歪除去工程後に、電気特性検査を行うことができる。従 つて、前工程において生じた電気特性の変化や、傷などで不良化したチップの検出 も容易にできる。さらに言えば、本発明を用いれば、ダイシング後にもウェハ状態で の検査も可能となり、これまで不可能であるとされたダイシング後の電気特性検査も 可能となる。ウェハの電気特性検査は、チップが製品に搭載される直前に行うことが 最も望ましいが、本発明を用いることにより、それが可能となる。このことにより、不良 チップを製品に搭載することがなくなり、極めて歩留まりの高いプロセスを構築でき、 製品のコストダウンが可能となる。また、種々の電気特性検査が、ウェハ裏面研削ェ 程後や裏面加工歪除去工程後に、あるいはダイシング工程後に可能となるので、極 めて信頼性の高 、チップを得ることができると 、う利点もある。
[0013] 従来のウェハ電気特性試験では、ウェハ裏面研削前に行うため、バッドマターク等 をウェハに付けることができな力つた力 本発明ではウェハ裏面研削後等にウェハ電 気特性検査を行うことができるため、バッドマーク等をウェハに付けることが可能とな る。従って、チップピックアップ時に外観検査(自動または手動)を行うことができ、良 品と不良品の判別の誤りがなくなる。また、肉眼または顕微鏡等で良品と不良品を判 別できるので、不良解析を早くでき、その結果を工程にフィードバックでき、不良品の 大量発生を防止できるという利点もある。
[0014] さらに、ウェハを処理トレイに吸着した後は、ウェハが平坦な状態を維持できるので 、工程内や工程間の搬送が自動化できる。この結果、ウェハを損傷したりするという 危険性を減らすことができ、歩留まりの高いプロセスを構築できる。 [0015] ウェハのダイシング工程前後には、従来はマニュアル搬送でし力、検査できな力つた 力 本発明においては処理トレィを用いるので、 自動搬送が可能となり、外観検査を 容易に行うことが可能となる。この外観検査もチップが製品に搭載される直前に行うこ とが最も望ましい(直前のウェハやチップの欠陥を検出可能である)が、本発明を用 いることにより、それが容易にできるようになる。
[0016] 第 2の発明にお 、ては、エッチングトレイがウェハを支持し、保護して 、るので、処 理トレイの場合と同様に、ウェハが反ったり破損したりすることはなくなる。従って、ゥ ェハ裏面研削工程によって発生したウェハ裏面加工歪の除去工程も、ウェハの反り や破損を心配することなくプロセスが可能となり、ウェハ裏面加工歪除去工程の自動 ィ匕も問題なく行うことができる。
[0017] 以上の他にも、本発明は以下のような効果もある。
[0018] ウェハを吸着したトレイが工程中で滞留しても、工程間で清浄かつ安全にストックで きるために、加工効率を向上させることができ、工程設計が容易になる。すなわち、ゥ ェハの表面が他のものに接触しないように、ウェハ(トレイ)ケースに収納できるととも に、そのケースの機密性を確実にすることもできる。あるいは、ウェハが重ならないよ うなトレィを用いることにより、トレイの上積み保管も可能となる。このことにより、工程 間にウェハ(トレイ)やウェハ(トレイ)ケースをストックできるため、装置効率や処理効 率を高めることができ、フレキシブル (柔軟)に工程設計が可能となる。
[0019] 処理トレィ等に、バーコードや、 RFタグのような無線タグなどの情報表示手段を取り 付けることが容易となり、ウェハの枚葉管理ができ、的確かつ正確な処理をウェハに 施すことができる。また、ウェハのトレーサビリティを向上させることが可能となる。
[0020] また、繰り返しになる力 工程間および工程内搬送や処理が自動化できるため、ゥ ェハ(トレイ)検査や処理にぉ 、て、ウェハを破損することなく安全に行うことができ、 加工歩留まりを向上させることができる。
[0021] 処理トレィは洗浄することで繰り返し使用することが可能であり、消耗品を極力少な くし、環境にやさしぐ安価な製造が可能となるという利点もある。
図面の簡単な説明
[0022] [図 1]本発明の好適な実施形態 (第 1の発明)を示す工程流れ図である。 [図 2(a)]本発明の処理トレイの実施形態を示す図である。
[図 2(b)]本発明の処理トレイの実施形態を示す図である。
[図 2(c)]本発明の処理トレイの実施形態を示す図である。
[図 2(d)]本発明の処理トレイの実施形態を示す図である。
[図 3(a)]本発明の処理トレイの別の実施形態を示す図である。
[図 3(b)]本発明の処理トレイの別の実施形態を示す図である。
[図 4]薄いシートを本発明の処理トレイに用いた実施形態を示す図である。
[図 5(a)]ダイシングテープ付ウェハを本発明の処理トレイに用いた実施形態を示す図 である。
[図 5(b)]ダイシングテープ付ウェハを本発明の処理トレイに用いた実施形態を示す図 である。
[図 6]本発明の好適な実施形態 (第 2の発明)を示す工程流れ図である。
[図 7]本発明のエッチングトレィを用いた実施形態を示す図である。
[図 8]本発明の処理トレイの別の実施形態を示す図である。
符号の説明
[0023] 21:処理トレイ、 22:減圧室、 23:吸着孔、 24:吸着面、 25:吸気孔、 26:吸引口、 27 :ウェハ、 28:表面保護フィルム、 29:ウェハ裏面、 31:処理トレイ、 32:減圧室、 33: 吸着孔、 34:吸着面、 35:吸気孔、 36:吸引口、 37:ウェハ、 38:テーパー部、 39: 周縁部、 41:処理トレイ、 42:減圧室、 43:吸着孔、 44:吸着面、 45:吸気孔、 46:吸 引口、 47:ウェハ、 48:薄いシート、 50:ダイシングブレード、 51:処理トレイ、 52:減 圧室、 53:吸着孔、 54:吸着面、 55:吸気孔、 56:吸引口、 57:ウェハ、 58:ダイシン グテープ、 59:切断部、 60: (ダイシングテープへの)切込み部、 71:処理トレイ、 72: 減圧室、 73:吸着孔、 74:吸着面、 75:吸気孔、 76:吸引口、 77:ウェハ、 78:ウェハ 表面保護フィルム、 79:ウェハ裏面、 81:処理トレイ、 82:減圧室、 83:吸着孔、 84: 吸着面、 85:吸気孔、 86:吸引口、 88:保持部、 89:吸着板。
発明を実施するための最良の形態
[0024] 本発明において、ウェハとは主には半導体ウェハを指す。たとえば、半導体ウェハ の材料は、シリコン (Si)やゲルマニウム (Ge)などの単元素半導体材料や、シリコンゲル マニム (SiGe)ゃ砒化ガリウム (GaAs)やインジウムリン (InP)等の化合物半導体材料や、 GaAlAs等の 3元系以上の半導体材料である。しかし、これらにかかわらず、絶縁物の 上に半導体デバイスを形成したものも含まれる。たとえば、ガラスや石英やプラスチッ クなどの上に薄膜デバイスを作成したもの、ガラスや石英やプラスチックなどの上に 半導体材料を貼りあわせたものである。さらに、金属の上に絶縁物 ·半導体材料を貼 りあわせたものも含まれる。さらには、プラスチック等の高分子材料も含まれる。
[0025] 本発明は、半導体デバイスをウェハ上に形成した後、チップにして種々の機器にチ ップを搭載するまでの、主にチップカ卩ェ工程に関する。ウェハの表面にトランジスタ 等の能動素子、抵抗'コンデンサ 'インダクタンス等の受動素子や配線 ·絶縁層等を 形成し、半導体デバイスが作製される。本発明に適用される半導体デバイスとして、メ モリ、 CPU,システム 、アナログに、デジタル ICなどがあるが、広義には単体の能動 素子や受動素子も含まれる。すなわち、能動素子や受動素子を少なくとも 1個以上含 むものを表す。一般に半導体ウェハ上には、これらの半導体デバイスが多数形成さ れ、個片(いわゆる、チップ)に切断された後に、用途に応じて種々の製品に搭載さ れる。たとえば、半導体パッケージの場合には、リードフレームに搭載される。また回 路基板に搭載され、携帯電話や ICカードや PCなど種々の機器に用いられる場合もあ る。さらに、液晶や有機 EL (エレクト口ルミネッセンス)等の表示素子も含まれる。
[0026] 本発明の一つ(第一の発明)の実施形態であるチップ加工工程を図 1に基づいて 詳細に説明する。すなわち、図 1に示すように、第一の発明は、ウェハ裏面研削工程 101と、裏面研削加工によって発生したウェハ裏面加工歪除去工程 102と、ウェハ の処理トレィ吸着工程 103と、ウェハの切断工程 104と、チップ移載工程 105とから なる。
[0027] 裏面研削工程 101とは所望の厚みのウェハにするために、半導体デバイスが形成 されているウェハ表面と反対側のウェハ裏面を研削し、ウェハを薄くする工程である 。この工程では、ウェハ表面に形成されている半導体デバイスを保護するために、ゥ ェハ表面に保護フィルムを貼合する。この保護フィルムとして、たとえばリンテック製 E -seriesや三井ィ匕学製イクロステープがある。保護フィルムを貼合したウェハを裏面研 削装置 (いわゆる、ノ ックグラインド装置)に配置し、砲粒を含んだ水を加えながら砥 石でウェハ裏面を研削する。所望のウェハ厚みを得た時点で裏面研削を終了する。 裏面研削は、一般に粗研削と仕上げ研削とからなる。粗研削は、粗い砥粒を用いて 早くウェハ裏面を削る方法である。従って、ウェハ裏面には粗い研磨後に大きな歪や 応力が残る。仕上げ研削は粗研削の後で行い、より細かい砲粒を用いて、前記の歪 や応力を緩和する。しかし、歪や応力は完全には除去できないので、次の裏面加工 歪除去を行う場合もある。
[0028] 裏面研削工程 101後に、裏面加工歪の除去を行う。前記の歪や応力は、ウェハを 反らせたり、損傷しやすくするというウェハに機械的な悪影響を及ぼすだけでなぐデ バイスの電気特性や信頼性に悪影響を与えるため、この裏面加工歪除去工程 102 は、それらの悪影響を極力小さくすることを目的とする。この裏面加工歪除去工程 10 2では、ウェハ表面保護フィルムを付着したままでプロセスを行う。ウェハの厚みが 20 0 μ m以下に薄くなつた場合または Ζ及びウェハが 200mm以上の大口径になった場 合には、ウェハ表面保護フィルムを剥離すると、ウェハ単独ではウェハの反りが大き くなつたり、ウェハの強度不足によるウェハの損傷が発生しやすくなり、裏面加工歪 除去工程 102を行うことが困難となる。また、裏面加工歪除去プロセスによるウェハへ の影響を極力減らすためにも、ウェハ表面保護フィルムは必要である。
[0029] 裏面加工歪除去を行う方法としてドライ方式とウエット方式とがある。
[0030] ウエット方式とは、ウェハの裏面をエッチング溶液にさらし、ウェハ裏面を少しエッチ ング除去し、ウェハ裏面の加工歪層を取る方式である。ウェハがシリコン (Si)の場合や 砒ィ匕ガリウム (GaAs)のような化合物半導体などの場合には、これらのエッチング液とし て、たとえば、フッ硝酸系エッチング溶液や KOHなどのアルカリ水溶液がある。ウェハ をエッチング液に完全に浸した場合でも、ウェハ表面には裏面研削で用いたウェハ 表面保護フィルムが存在するので、ウェハ表面はエッチングされない。しかし、裏面 研削工程においてウェハ表面保護フィルムとウェハ表面との密着性が悪くなつた場 合や、ウェハ表面保護フィルムがエッチング液により変質したりする恐れがある場合、 ウェハをエッチング液に完全に浸した場合には、エッチング液がウェハ表面をエッチ ングする可能性がある。これらの場合にはエッチング液に完全に浸さずに、露出した ウェハ裏面だけにエッチング液を浸す方法もある。たとえば、スプレー方式でウェハ 裏面に吹き付ける方法やエッチング液の蒸気をウェハ裏面だけに当てる方法もある。
[0031] ドライ方式とは、上記のようなエッチング液を用いない方式である。たとえば、ウェハ 裏面をプラズマエッチングしたり、光エッチングする方法がある。この場合もウェハ全 体をドライエッチング雰囲気にさらすと、ウェハ表面には裏面研削で用いたウェハ表 面保護フィルムが存在するので、ウェハ表面はエッチングされない。しかし、裏面研 削工程においてウェハ表面保護フィルムとウェハ表面との密着性が悪くなつた場合 や、ウェハ表面保護フィルムがエッチング液により変質したりする恐れがある場合、ゥ ェハ全体をドライエッチング雰囲気にさらすと、ウェハ表面をエッチングする可能性が ある。これらの場合には、ウェハ全体をドライエッチング雰囲気にさらさずに、露出し たウェハ裏面だけをドライエッチング雰囲気にさらす方法もある。たとえば、プラズマ エッチングの場合にぉ 、て、一方の電極の上にウェハ表面保護フィルムの付着した ウェハ表面を搭載することにより、プラズマ雰囲気中にはウェハの裏面だけをさらすと いう方法がある。また、光エッチングの場合には、ウェハ裏面だけに光を照射すると いう方法もある。
[0032] 次に、処理トレィ吸着工程 103を行う。ウェハ表面保護フィルムを付着したままの状 態で、処理トレイに載置する。処理トレイには真空吸着部があり、ウェハはその真空 吸着部に載り、真空で吸着される。ウェハ裏面が真空吸着面となる。処理トレイに載 置するまではウェハにはウェハ表面保護フィルムで支持されている力 ウェハ表面保 護フィルムは柔らかいので、ウェハが極薄の場合(たとえば、 10〜200 mの厚みの ウェハ)、または Z及びウェハが大口径ィ匕の場合 (たとえば、ウェハ厚みが 200 /z m 〜400 μ mで、ウェハ直径が 200mm以上)には、ウェハ表面保護フィルムを付着した ままのウェハでは、柔軟な状態となっていて平坦な状態を保つことはできない。従つ て、処理トレイにウェハを載せるまでは、自動搬送が困難であり、マ-ユアル搬送が 望ましい。もちろん、手動搬送と同程度の配慮のされた自動搬送なら自動でも良い。 処理トレイに載置した後は、処理トレイに吸着されているので、ウェハが反ることはな ぐ平坦な状態を維持できる。処理トレイの一例を図 2に示す。図 2で示されるように、 処理トレィ 21は、減圧室 22、吸着孔 23、吸着面 24、吸気孔 25及び吸引口 26を含 んでいる。減圧室 22、吸着孔 23、吸着面 24、吸気孔 25及び吸引口 26を処理トレィ 21の真空吸着部と考えることができる。図 2(a)は、ウェハを吸着前の処理トレィを示 す図である。裏面研削用ウェハ表面保護用フィルムのついたウェハを処理トレイに載 置する方法について図 2(a)〜(d)を用いて説明する。図 2(b)に示すように、ウェハ表 面保護用フィルム 28が付いたままの状態でウェハ 27の裏面が吸着面 24の上に置か れる。吸引口 26は外部の真空引き装置に接続していて、ウェハ 27が置かれると、吸 気孔 25を通して減圧室 22が真空引きされ、さらに吸着孔 23を通してウェハ 27が吸 引され吸着面 24にウェハ裏面 29が吸着される。処理トレィ 21の吸着面 24には、図 2 (d)に示すように、吸着孔 23が多数存在し、ウェハ 27を確実に吸着できるようになつ ている。図 2(d)の吸着孔は小さな円形で示しているが、他の形状、たとえば四角形や 楕円形や三角形やそれらに類似した形状でも良い。あるいは、それらの組合わせで も良い。あるいは、ウェハ 27を吸着できるその他の形状でも良い。
[0033] ウェハ 27を平坦状に維持でき、かつ確実に固定できる程度に吸着孔の数と形状と 大きさを選択することができる。吸着孔はウェハ搭載位置の範囲内にあることが必要 である。何故なら、ウェハが真空吸着されてもウェハを吸着していない吸着孔が存在 し、真空度が安定しないからである。尚、真空引きに関しては、ウェハ 27を置く前から 吸引しても良い。ウェハ 27を処理トレイに吸着した後に、図 2(c)に示すように、ウェハ 表面保護フィルムを剥離する。剥離する前に、フィルムとウェハ表面との密着性を減 じたり、ウェハ表面に保護フィルムからの接着剤(いわゆる、糊残り)が残らないように するために、 UV (紫外線)照射を行っても良い。フィルムの剥離は、保護テープ剥離 マシーンを用いても良いし、マ-ユアル (手)で剥離することもできる。保護フィルムを 剥離しても、ウェハは処理トレイにしつ力りと吸着され固定されているので、たとえ、ゥ ェハが極薄になっても、または Z及びウェハが大口径になっても、ウェハが反ること はなぐ平坦な状態を維持できる。従って、本発明の処理トレィを用いれば、保護テ ープ剥離マシーンにお!/、ても自動化可能である。
[0034] ウェハ 27をしつ力りと吸着した後に、吸引口 26を閉じ、真空吸着部の気密性 (真空 度)を確保する。この気密性を確保する方法として、吸引口 26に蓋ゃ栓をしシールす る方法や吸引口 26に切替弁や逆止弁を設けてその弁で閉じる方法などがある。この ようにすることにより、処理トレィを真空引き装置と切り離して、その後のプロセスを行う ことができる。もちろん、その後のプロセスにおいても当初の真空引き装置を連続して 処理トレイに接続できる場合は、上記の気密性を確保する方法を用いなくても、真空 吸着部の真空度を確保できることは自明である。
[0035] 尚、ウェハ表面保護フィルムを剥離しないで、その後のプロセスを行うことができる 場合は、保護フィルムを剥離する必要はない。たとえば、ウェハレベルパッケージや ウェハレベル CSPの場合には、すでに最終製品まで完成しているので、保護フィルム を剥離しなくてもその後のプロセスを行うことができる場合がある。保護フィルムを剥 離しない場合には、この後の工程であるウェハ切断工程においても、保護フィルムを 付着させたままウェハ切断を行う。所望の形状に切断するために、保護フィルムは、 ウェハのパターン、特に切断部分であるスクライブラインを認識できるような、切断装 置にとって透明な材料であることが望ましい。あるいは、ウェハ表面のパターン状態を あら力じめ記憶させ、その情報によってウェハ切断を行うことができるウェハ切断装置 であれば、保護フィルムを付着させたままでウェハ切断を行うことができる。
[0036] 図 3は、処理トレイの別の実施形態である。図 3(a)は横方向断面図、図 3(b)は平面 図である。図 2に示す場合と異なるのは、ウェハを載置する場所 (ウェハ載置部また はウェハ吸着面 34)が周辺に比較しへこんでいることである。ウェハの載置部 34に は、図 3(b)に示すように、吸着孔 33が多数存在し、ウェハ 37を確実に吸着できるよう になっている。図 3(b)の吸着孔は小さな円形で示している力 他の形状、たとえば四 角形や楕円形や三角形やそれらに類似した形状でも良い。ウェハ 37を平坦状に維 持でき、かつ確実に固定できる程度に吸着孔の数と形状と大きさを選択することがで きる。尚、吸着孔はウェハ搭載位置の範囲内にあることが必要であることは、図 2に示 す処理トレイと同様である。
[0037] 図 3に示す処理トレイの周縁部力 載置部への傾斜は、図 3のテーパー部 38で示 されるように、テーパー状になっている。保護フィルム付ウェハが処理トレイの載置部 に置かれる時に、多少位置ずれしてウェハの端がテーパー部 38にかかっても、ゥェ ハはテーパー部力も滑って載置部にセットされる。すなわち、図 2の場合の処理トレィ に比較し、ウェハの載置場所が安定ィ匕するという利点がある。処理トレィ 31の周縁部 39はある程度平坦となっている。周縁部 39の高さ力 ウェハを載置部 34に吸着した 場合のウェハ表面の高さよりも高くしておくことにより、処理トレィを重ねて積層しても
、ウェハへの接触がないという利点もある。周縁部 39の平坦部の面積は、積み重ね ても安定する程度の面積を確保する必要がある。従って、この場合は、特別のウェハ (処理トレイ)ケースを使う必要がない。その他は、図 2に示す処理トレイと同様である
[0038] 処理トレィ全体または一部の材質は、鉄、チタン、アルミ、銅、ニッケル、コノ レト、ク ロム、亜鉛、モリブテン、タングステンまたは他の元素を含む金属カゝら構成することが できる。あるいは、これらの元素を主体にした合金であっても良い。処理トレイの重量 力 Sある程度必要な場合は、重 、金属元素を含む金属や合金であることが望ま 、。 たとえば、ステンレス鋼やニッケル鋼やクロム鋼などである。処理トレィを軽くする必要 がある場合には、アルミやチタンなどの軽 、金属元素を含む金属や合金であることが 望ましい。金属や合金は、一般に下記の有機系の材料よりも高温耐性や強度がある ので、高温で処理する必要がある時などに、使用することが望ましい。
[0039] あるいは、処理トレィ全体または一部の材質は、 PTFE (ポリテトラフルォロエチレン) や PFA (パーフルォロエチレンプロペンコポリマ)等のフッ素榭脂またはその他の有機 系材料であっても良い。上記の金属系の処理トレイに比較して、軽ぐウエットエッチ ング液耐性があると 、う利点がある。
[0040] 図 4に示すように、処理トレイとウェハとの間に薄いシート 48を挟む場合もある。この シート 48は特に、ダイシング等のウェハ切断の時に、処理トレイに損傷を与えないと いう役割を持たせることができる。 (詳細は、後述)このシートは、処理トレイに損傷を 与えないことが達成できれば、トレイの薄型化や材料コストの面で、薄い方が望ましい 。また、ウェハが処理トレイの真空吸着部に吸着されるために、シートに小孔をあけて おいても良い。あるいは、シート自体がポーラスな(間隙の多い)ものであれば、特に シートに小孔をあけなくてもウェハを真空吸着できる。あるいは、網目状のシートも使 用できる。この網目状のシートは、網目部の部分が真空シールの役割を果たすので 、真空の気密性を保つことができる。
[0041] 処理トレィはウェハ 1枚ごとに 1枚対応する。ウェハに接触しないように注意すれば 処理トレィ 1枚ごとに搬送や処理が可能である。 自動化をそのように設計すれば良い ので、自動ィ匕も可能である。あるいは、この処理トレィを複数枚処理トレィケース等に 入れ移動や運搬も可能である。これも自動化をそのように設計すれば良いので、自 動化も容易である。
[0042] 図 2や図 3では、吸気孔が減圧室の下側から入るように描かれている力 横側からス トレートに入っても良い。この場合には、減圧室の下側に位置する処理トレイの肉厚 を薄くできるので、処理トレィ全体を薄くすることが可能となる。また、処理トレィは、ゥ ェハが吸着できるような構造であれば良い、図 2や図 3で示す形状でなくても良い。 たとえば、処理トレィは、平面図が長方形、全体形状が直方体であっても良いし、平 面図が正方形、全体形状が直方体であっても良い。後者の形状の場合は積み重ね が容易であり、処理トレィケースへの保管も簡単である。また、ある程度強度があり、 繰り返し使用できる構造であれば良い。
[0043] 本発明では、処理トレィ吸着工程 103の後にウェハ切断工程 104を行う(図 1参照) 。ウェハ切断方法として、ダイシングブレードを用いたダイシング装置 (いわゆる、ダイ サー)を用いる方法がある。これは、処理トレィ上に載置されたウェハを所望の大きさ にダイシングブレードで切断する方法である。一般にウェハ上にパターン形成された スクライブラインに沿って切断する。ウェハの厚みや、ウェハの材質、ウェハ上に形成 された薄膜等に応じてダイシングの条件を変化させてウェハ切断 (ダイシング)を行う 。また、ダイシングをするウェハの量によって、フルカット、セミフルカット及びハーフ力 ット等の方法がある。
[0044] フルカットとは、ウェハを完全に切断する方法である。従って、切込みが処理トレィ 側に入る。また、セミフルカットとはウェハ厚み量程度を切断する方法であり、ウェハ はほぼ完全に切断される力 できるだけ切込みを処理トレィ側に入れないようにする 方法である。これらのフルカット及びセミフルカットでは、処理トレィ側にダイシングの 切込みが入り、傷がつくので、処理トレィを繰り返し使うことが困難である場合が多い 。処理トレィも比較的高価であるため、ダイシング時に処理トレイに傷が入らないよう にし、処理トレィを繰り返し使用することが望ましい。この方法の一つとして、上述した ように、薄いシートを処理トレイとウェハとの間に挟む方法がある。薄いシートには切 込みは入る力 処理トレイまでは切込みが入らな 、ような条件でダイシングを行えば、 薄いシートは何回も使用できないが、比較的高価な処理トレィは何回でも繰り返し使 用できる。たとえば、ダイシングの切断厚み制御は最小 10 m程度は可能なので、フ ルカットの切断量をウェハ厚み + 50 mに設定する場合には、薄いシートの厚みを 1 00 μ m程度にすれば、ダイシング時の切込みは、薄いシート内で留まり、処理トレィ に入ることはない。薄いシートの厚みをさらに薄くしたい時には、厚み制御が優れた ダイシング装置を使用したり、フルカット量の切断量をさらに小さくするなどして対応 できる。フルカットの場合には、後述のロールなどを用いたウェハの完全切断法を用 いる必要がないが、セミフルカットの場合は、完全に切断されていないチップも存在 する可能性があるので、後述のロールなどを用いたウェハの完全切断法を用いる必 要がある場合がある。いずれにしても、薄いシートを挟むことにより、ウェハは完全に 切断され、しかも処理トレイには切込み等のダメッジが入らないので、処理トレィを繰 り返し使用できる。
フルカットを用いて完全にウェハを切断しながら、処理トレイに損傷を与えない別の 方法として、ダイシングテープを用いる方法がある。これは、処理トレィ吸着前に、ゥ ェハ表面保護フィルムが付着したウェハの裏面にダイシングテープを付着させ、その 後で処理トレイに載置し吸着する方法である。これを図 5(a)に示す。ダイシングテー プ 58が処理トレィ 51の吸着面 54に吸着されている。図 5ではウェハ表面保護フィル ムは示されていないが、このフィルムを残しても問題ない製品であれば、前述したよう に、ウェハ表面保護フィルムを残しておいても良い。一般には、ウェハ表面保護フィ ルムは処理トレイに吸着した後で剥離することができる。あるいは、ダイシングテープ 58を付着させた後に、処理トレィ吸着工程に入る前に、ウェハ表面保護フィルムを剥 離しても良い。図 2において説明したように、保護フィルムの剥離の前に UV照射を行 つても良い。ウェハ表面保護フィルムを剥離した場合でも、処理トレィゃダイシングテ ープがウェハを支持しているので、たとえウェハが極薄でも、または Z及びウェハが 大口径であっても、ウェハが反ることはなくウェハを平坦な状態でプロセスできる。図 5(b)は、図 5(a)のダイシングテープ付のウェハをダイシングする場合の様子を示す模 式図である。ダイシングブレード 50がウェハの所望の位置を切断し、切断部 59を形 成する。フルカットの場合、切断部 59はウェハを完全に分離し、し力もダイシングテ ープ 58にも切込み部 60が入る。し力し、処理トレィ 51には切込みは入らず、処理トレ ィは損傷しないので、処理トレィ 51を繰返し使用できる。
[0046] 次にハーフカットについて説明する。ハーフカットとは、完全に切断しないで、切込 みをウェハ内で留める切断方法である。この場合には、処理トレィ側には切込みは入 らないので、処理トレイに損傷はなぐ処理トレィを繰り返し使用できる。また薄いシー トゃダイシングテープも必要がない。ただし、ウェハが完全に切断されていないので、 ダイシング後にウェハ上力も少し圧力をかけて、ウェハを切断する必要がある。たとえ ば、ウェハ上をロール等で軽くなぞることにより、切断できる。ウェハがシリコンウェハ の場合には、(111)面でへき壊することは周知である。尚、ハーフカットの場合でも緩 衝材として、薄いシートを挟んでも良い。また、ダイシングテープをウェハ裏面に貼合 して処理トレイに吸着することもできる。
[0047] 上記のブレード型ダイシング装置では、水を使用するため、処理トレィゃシートは水 に濡れるが、ダイシング後に脱水 ·乾燥することにより、水分を除去可能である。処理 トレイの材料は、上記した様な材料であるから、水分を内部に吸着することもない。シ ートについても、水分吸着や水分吸収のしない材料を用いることにより、水分を内部 に吸着することもない。また、シートが水分を少し吸着したとしても、乾燥時多少暖め ることにより、水分を除去できる。或いは、完全に水分を除去できなくとも、チップ移載 時またはチップ移載後に水分を除去すれば特に問題が発生しない場合もある。
[0048] ウェハ切断に関する他の方法として、レーザーによる切断方法 (レーザーダイシン グ)がある。この場合も上述のフルカット、セミフルカットやハーフカットを用いることが でき、切断時の問題点として、ダイシングによる方法と同じことが言える。ただし、レー ザ一による切断の場合には、材料による選択性を利用することができる。たとえば、ゥ ェハを完全に切断できる力 処理トレィゃシートに損傷を与えないレーザー光の条件 を設定可能である。また、水などを用いないでドライ状態で切断することができるので 、水分残りなど水に関する問題も発生しない。
[0049] ウェハ切断に関する他の方法として、高圧水による切断方法がある。この場合も上 述のフルカット、セミフルカットやハーフカットを用いることができ、切断時の問題点と して、ダイシングによる方法と同じことが言える。ただし、高圧水による切断の場合にも 、材料による選択性を利用することができる。たとえば、ウェハを切断できるが、処理ト レイやシートに損傷を与えない高圧水の条件を設定可能である。ウェハ切断工程 10 4の後にチップ移載工程 105に入る。(図 1参照)
ウェハを所望のサイズのチップに切断した後で、チップをピックアップして所定の場 所に移載する。所定の場所とは、チップのその後の使用方法によって異なる。たとえ ば、 ICパッケージの場合には、リードフレームや COB基板上に搭載する。チップトレ ィに移載する場合もある。回路基板上に移載する場合もある。
[0050] チップのピックアップはたとえばコレットをチップにあて真空吸引して行う。
[0051] チップをピックアップする前に、処理トレィ側の真空を破る力、真空度を少し弱める かすることが好ましい場合がある。一般には、ピックアップ時にウェハ表面力も真空吸 着するが、このピックアップ側の真空度力 処理トレイの真空度より強ければ、チップ はピックアップできる。しかし、ピックアップ側の真空度が強すぎると、ピックアップ後に 、チップに大気圧と真空度との圧力差による力がチップに加わるので、チップにダメッ ジが入る場合もある。そのような恐れのある場合 (チップ厚みが薄い場合や、チップサ ィズが大きい場合など)には、チップをピックアップする前に、真空を破るか、真空度 を少し弱めるかすることが好まし!/、。
[0052] また、チップの下に吸着孔がある場合などには、チップをピックアップ後などに、真 空が破れる可能性があるので、ピックアップ時に処理トレイの真空部分を真空に引く 必要がある場合もある。このように処理トレイの真空部分を真空に引くことにより、一部 のチップをピックアップ後もチップは処理トレィ側に引かれるので、真空が破れたりす ることによるチップの位置ずれ等の問題も発生しな ヽ。ピックアップ装置側や移載側 等に位置ずれ補正が装備されている場合には、真空が破れることによる問題の発生 は少ない。また、前述のダイシングテープを用いてウェハを吸着する場合も、たとえ、 フルカット法を用いても、ダイシングテープは深さ方向には完全に切断されて ヽな ヽ ので、チップのピックアップによる処理トレイの真空が破れるという問題は発生しない
[0053] 以上説明したように、チップ移載においても処理トレィを用いているので、チップ移 載工程の自動ィヒもできるし、ウェハ切断工程の自動化およびウェハ切断からチップ 移載工程との工程間の連結も自動 (たとえば、自動移送)化が可能となる。
[0054] ダイシングテープとチップの密着性を減少させるために、チップを移載する前に、 U V照射を行っても良 、。 UV照射はダイシングテープの糊残り対策として有効である。
[0055] 以上のように、ダイシングテープを本発明で用いると有効な場合がある力 この時は 本発明の効果で説明したダイシングテープの消耗品をなくしたり、ダイシングテープ 貼り工程をなくしたり、ダイシングテープを使用しないことによるメリットはなくなる。しか し、それに勝るメリットも出てくるので、全体のメリットを総合的に考慮して工程設計す る必要がある。
[0056] 第 1の発明は、裏面研削後に保護フィルム付ウェハを単独でウェハ裏面加工歪除 去工程 102において処理する。しかし、ウェハは既に薄くなつていて、たとえウェハ 表面保護フィルムが付着して!/ヽたとしても、強度が弱く衝撃に弱!ヽと ヽぅ問題がある。 また、平坦状態を維持することが困難である場合もある。そこで、第 1の発明の問題点 を解決することが、第 2の発明の目的である。
[0057] 第 2の発明の実施形態を図 6に基づいて説明する。第 2の発明は、ウェハ裏面研削 工程 11 1後に、ウェハ裏面力卩ェ歪除去工程 113の前に、エッチングトレイ吸着工程 1 12を行うことを特徴とする。その後で、ウェハ裏面加工歪除去工程 113に続き、処理 トレイ吸着工程 114を行う。処理トレィ吸着工程 114以降は第 1の発明と同様である。 第 1の発明と異なる所を詳細に説明する。
[0058] 第 2の発明におけるエッチングトレイ吸着工程 112について、詳細に説明する。ゥェ ハ裏面研削工程 111後に、図 7に示すように、ウェハ表面保護フィルム 78を付着した 状態でウェハ 77をエッチングトレイ 71に載置する。エッチングトレイの基本構造は、 第 1の発明における処理トレイと同様であり、真空吸着部がある。真空吸着部とは、減 圧室 72、吸着孔 73、吸着面 74、吸気孔 75及び吸引口 76を含む。ウェハ表面保護 フィルム 78付ウェハ 77をエッチングトレイ 71の吸着面 74に載置する。この時、図 7に 示すように吸着面 74に接するのは、ウェハ表面保護フィルム 78側である。ウェハ 77 の裏面 79はエッチングトレイ 71の最上面にむき出しとなっている。ウェハ裏面研削ェ 程 11 1からエッチングトレイ 71に移載する方法として、自動で行う方法とマニュアルで 行う方法がある。吸引口 76は外部の真空引き装置に接続していて、ウェハ 77が置か れると、吸気孔 75を通して減圧室 72が真空引きされ、さらに吸着孔 73を通してゥェ ハ 77が吸引され吸着面 74にウェハ表面保護フィルム 78が吸着される。吸着される 前は、極薄ウェハ、または Z及び大口径ウェハの場合には、比較的柔軟な (フレキシ ブルな)状態にあるが、吸着後はウェハがしっかりと固定され、平坦な状態を維持で きる。
[0059] エッチングトレイの形状として、第 1の発明と同様に、周辺がテーパー部を有するト レイを使用することもできる(図 3参照)。また、周辺が正方形や長方形などの形状の エッチングトレィも使用できる。
[0060] エッチングトレイ吸着工程後に、ウェハを吸着したエッチングトレィを用いて裏面カロ ェ歪除去工程 113を行う。裏面加工歪除去方法として、第 1の発明においても説明し たように、ドライエッチングによる方法とウエットエッチングによる方法とがある。
[0061] ドライエッチング方法としては、プラズマエッチングや光エッチングがある。ウェハの 裏面力卩ェ歪除去をドライエッチングで行う場合には、エッチングトレィをステンレス鋼 等の金属系のトレイにすることが望ましい。ドライエッチングに用いるエッチング用ガス としては、ウェハ材料がシリコン (Si)や砒ィ匕ガリウム等の化合物半導体などの場合に は、 CFやじ Fや SFや CCIや CHF等のエッチングガスが用いられる力 テフロン(登
4 2 6 6 3 3
録商標)系の材料を主体とするエッチングトレイでは、エッチングトレィも反応したりし て損傷を受ける可能性があり、エッチングトレィを何回も使用することが困難となる場 合がある。従って、ドライエッチングの場合には、エッチングトレイの材料はドライエツ チング用ガスと反応しないか、反応しにくい材料である金属系の材料が望ましい。特 にステンレス鋼やニッケル鋼やクロム鋼の場合には、ドライエッチングガス耐性が大き いので、さらに望ましぐエッチングトレイの繰返し使用が可能となる。
[0062] 裏面力卩ェ歪除去をウエットエッチングで行う場合には、処理トレィを PTFE (ポリテトラ フルォロエチレン)や PFA (パーフルォロエチレンプロペンコポリマ)等のフッ素系榭 脂材料やその他の有機系材料などのトレイにすることが望まし 、。ウエットエッチング プロセスのウェハのエッチング液としては、アルカリ系水溶液ゃフッ硝酸系水溶液が ある。これらの水溶液は金属系の材料をわずかでも侵す可能性があり、処理トレィを 何回も使用することが困難となる場合がある。従って、ウエットエッチングの場合には 、ウエットエッチング液と反応しないか、反応しにくい材料である上記のフッ素系榭脂 材料が望ましい。
[0063] 従来、ウェハが極薄のウェハ厚の場合、または Z及び大口径のウェハの場合は、 ウェハの平坦状態の維持が困難などのために、ウェハ裏面加工歪除去工程におけ るウェハ搬送はマ-ユアルが多力つた力 本発明のエッチングトレィを用いれば、ドラ ィエッチングでもウエットエッチングでもウェハの搬送を容易に自動化でき、工程間お よび工程内自動化が可能となる。これによつて、大幅なコストダウンが可能となる。
[0064] ウェハ裏面力卩ェ歪除去工程 113に続いて、処理トレィ吸着工程 114を行う。処理ト レイ吸着工程 114は第 1の発明と同様である力 裏面加工歪除去を行ったウェハ表 面保護フィルムの付着したウェハを、エッチングトレイカ 処理トレイへ移載する必要 がある。図 7において、エッチングトレイ 71の吸着面 74にウェハが真空吸着している ので、吸引ロカもエアー等を入れ真空吸着部の真空を破る。その後で、ウェハ 77を 処理トレィ吸着工程 114に移載する。ウェハの移載は、マニュアルまたは自動で行う ことができる。
[0065] この後の処理トレィ吸着工程以降は、第 1の発明と同様である。
[0066] 裏面力卩ェ歪除去工程 113をなくすことができる場合もある。裏面研削時に裏面への ダメッジの小さい研削を行えば良い。たとえば、最終裏面研削時の塗粒を仕上げ研 肖はりさらに小さいサイズのものを用いたり、最終裏面研削をウエットエッチング液だ けで行ったり、あるいは裏面研削装置にドライエッチング機構も取り付けて、最終裏 面研削をドライエッチングで行ったりした場合である。あるいは、デバイスによっては、 裏面加工歪を除去しなくとも、デバイスの性能や信頼性に問題がないものもあるので 、このようなデバイスの場合には裏面力卩ェ歪除去工程 113は必要がない。ウェハ裏 面力卩ェ歪除去工程 113がなくとも、本発明においては、ウェハ状態の時にはウェハ 表面保護フィルムが付着している力、処理トレイに吸着されているので、ウェハの反り やウェハの損傷は特に問題とならない。また、チップピックアップ時にはウェハに比 較しチップは小さいので、裏面力卩ェ歪除去をしないことによるチップへの反りの影響 は、裏面力卩ェ歪除去をしたことによる場合に比較して特に問題になるほどではない。 裏面加工歪除去工程 102 (第 1の発明、図 1参照)または 113 (第 2の発明、図 6参照 )を用いる必要がない場合は、第 1の発明においては、裏面研削工程 101から処理ト レイ吸着工程 103に入る。第 2の発明においては、エッチングトレイ吸着工程 112も 必要なくなるので、結局第 1の発明と同じものとなる。
[0067] ウェハ表面に形成されたデバイスの最終電気特性検査は、ウェハ切断前に行うこと が望ましい。さら〖こ望ましくは、ウェハ切断後、チップ移載前に行うことがさらに望まし い。何故ならウェハの電気特性は前の工程の影響を受けるからである。しかし、ゥェ ハ裏面研削後において、ウェハが 200 m以下の厚みになった場合、またはウェハ 厚みが 200 μ m〜400 μ mでもウェハ径が 200mm以上(たとえば、 200〜1000mm) と大口径になった場合には、ウェハの反りが大きくなつたり、強度不足によるウェハ損 傷の恐れがあるために、従来は、ウェハ裏面研削後はウェハの電気特性検査を行う ことが困難であった。しかし、本発明を用いることにより、ウェハ切断前に電気特性検 查を行うことが可能となる。すなわち、処理トレイにウェハを吸着した状態で、電気特 性検査を行うことができる。しカゝも自動ィ匕にも対応できる。たとえば、処理トレィを処理 トレイケースに複数枚セットしておけば、あるいは、積み重ねの可能な処理トレィを使 えば、複数枚の処理トレィを重ねてテスターにセットしておけば、やはり電気特性検 查装置 (テスターなど)で自動的に処理可能である。
[0068] さらに、本発明を用いれば、ウェハ切断後にも電気特性検査を行うことができる。す なわち、ウェハ切断後にもチップとして処理トレイに吸着させることも可能であるから、 電気特性検査が可能となる。たとえば、ウェハのチップ配列に合わせて、吸着孔を配 置しておけばよい。ウェハのチップ配列に合わせた処理トレィをデバイス毎に用意し ておけば良い。あるいはウェハのチップ配列に合わせた吸着板を用意して、デバイス 毎に吸着板を変更するということもできる。このことにより、ウェハが切断場所 (いわゆ る、スクライブライン)に沿って完全に切断されたとしても、チップはチップ毎に配列し た吸着孔によって吸着されているので、切断後もチップ位置が変化することはない。 また、ダイシングテープに付着したウェハを処理トレイに吸着させ、かつダイシングテ ープの内部で切込み部を留めておけば、ウェハを切断してもダイシングテープは処 理トレイに吸着されており、処理トレイの真空は破られないから切断後のチップは固 定されていて、チップの電気特性検査を行うことが可能となる。また、ハーフカット方 式を用いれば、ウェハ切断後も処理トレイの真空は破られないので、ウェハ(チップ) の電気特性検査を行うことが可能となる。尚、ダイシングテープがあった場合でも、ハ ーフカット方式の場合でも、ウェハのチップ配列に合わせた吸着孔があれば、ウェハ 切断後にもチップの位置ずれが少な 、場合もあり、安全性が高 、と 、うことが言える
[0069] 図 8に処理トレイの別の実施形態を示す。この処理トレィ 81は吸着面 84を有する吸 着板 89が取外しできるようになつている。吸着面 84上に多数の吸着孔 83が存在す る。この吸着孔 83はウェハ上の個々のチップに対応するように配置されているので、 上述したように、ウェハがチップ毎に完全に切断されてもチップが個々に吸着面に吸 着される。吸着板 89は、処理トレィ 81に保持部 88で連結されるようになっている。デ バイスが変わり、ウェハ内のチップ位置が異なる場合は、そのチップ位置に合わせた 吸着板に変更することができる。吸着板 89や処理トレィ 81に情報表示手段を取り付 ければデバイスや吸着板や処理トレイの管理も容易になる。このような処理トレィを使 用することにより、種々のデバイスについて、ウェハ切断後に電気特性検査や外観検 查などを行うことが可能となる。
[0070] エッチングトレィゃ処理トレイには、バーコードや RFタグのような無線タグなどの情 報表示手段を取り付けることができる。たとえば、これらのトレイ(以下、単にトレイと言 う)の側面や底面などに取り付けることができる。また、図 3で示すような周辺部が高く なっているトレイでは、周辺部のウェハが載置されない平坦な場所にも取り付けること 力 Sできるし、テーパー部にも取り付けることが可能である。さらに、図 2に示すような上 面が平坦なトレイでも、ウェハの周辺または、ウェハのファセットの外側部分などゥェ ハが載置されない場所にも取り付けることができる。最近の情報表示手段は非常に 小さくなつているので、少しのスペースがあれば取付けが可能である。これらの表示 手段を取り付けることにより、種々のプロセス情報を書き込んだり、読み込んだりでき る。その情報に従って、プロセスの条件を変更することも可能となる。トレイ毎に情報 表示手段を取り付けることができるので、ウェハの枚葉管理もできる。従って、種々の デバイスを混在して流動が可能となる。たとえば、本発明におけるダイシング工程に おいても、 1枚ごとに、ダイシングの条件を変更可能である。また、電気特性検査にお いても、 1枚ごとに異なったデバイスの検査が可能となる。さらに、 1枚のウェハ内のチ ップ毎に検査条件の変更も可能である。加ェ処理能力の異なる場合などによりゥェ ハが工程間で滞留しても、 1枚ごとに誤りなく情報を把握できる。また、情報を保管す ることも容易となるので、トレイ処理を行ったウェハについては、トレーサビリティも高く なり、信頼性の高い製品を作成できる。
[0071] また、トレィはトレイケースに収納もできるし、クリーンボックスなどにも保管できる。ま た、積み重ねが可能なトレイの場合には、単純積み重ねも可能なので、スペースを最 小化もできる。従って、工程内および工程間に清浄かつ安全に、または Z及び大量 にストックでき、工程設計が容易になる。
[0072] さらに、極薄ウェハまたは及び大口径ウェハでは工程間搬送時に破損しやすいと いう問題を防止するために、ウェハを積層する時に各ウェハの間に消耗品である層 間紙を挿入していたが、本発明ではトレイを使用するためこのような層間紙は不要と なり、これもコストダウンにつながるという利点もある。
[0073] これまでも各工程の所でも説明したように、処理トレイにウェハを吸着後は、処理ト レイの自動搬送が可能となるので、処理トレィ吸着工程に続けて、ウェハ切断工程に 、さらにチップ移載工程へと工程間搬送が自動で可能となる。従って、これらの一貫 ラインを構築できる。さら〖こ、これらの工程の間にウェハ電気特性検査工程やウェハ 外観検査工程が入っても、同様に一貫した自動化ラインを構築でき、非常にコストの 安い製造ラインを作ることが可能となる。また、処理トレイに情報表示手段を容易に付 置できるので、ウェハの枚葉管理ができ自由度の高い製造ラインを作ることが可能と なる。
産業上の利用可能性
[0074] 本発明は、半導体プロセスにおけるウェハ裏面研削工程以降のチップカ卩ェプロセ スにおいて、利用することができる。特に、極薄ウェハや極薄チップゃ大口径ウェハ を用いる半導体産業において、利用することができる。

Claims

請求の範囲
[1] 半導体素子形成用ウェハの素子を形成しているウェハ表面に表面保護用フィルム を貼合する工程と、
前記ウェハ表面に対向したウェハ裏面を加工して所定のウェハ厚みとする工程と、 前記ウェハ裏面を吸着し、ウェハを処理トレイに搭載する工程と、
処理トレイに搭載された前記ウェハを所望のチップ形状にダイシングする工程と、 前記チップを所定の場所に移載する工程と
を含むことを特徴とする半導体チップの形成方法。
[2] ウェハ裏面を処理トレイに吸着し搭載する工程の前に、ウェハ裏面の加工歪層を 除去する工程を含むことを特徴とする、請求項 1記載の半導体チップの形成方法。
[3] 半導体素子形成用ウェハの素子を形成しているウェハ表面に表面保護用フィルム を貼合する工程と、
前記ウェハ表面のウェハ裏面を研削加工して所定のウェハ厚みとする工程と、 所定のウェハ厚みを得た前記ウェハの付着した表面保護用フィルム側を吸着し、ゥ ェハをエッチングトレイに搭載する工程と、
前記ウェハの裏面の加工歪層を除去する工程と、
前記ウェハ裏面を吸着し、ウェハを処理トレイに搭載する工程と、
処理トレイに搭載された前記ウェハを所望のチップ形状にダイシングする工程と、 前記チップを所定の場所に搭載する工程と
を含むことを特徴とする半導体チップの形成方法。
[4] ウェハを処理トレイに搭載する工程の後に、ウェハ表面に付着している表面保護用 フィルムを剥離する工程を含むことを特徴とする、請求項 1記載の半導体チップの形 成方法。
[5] ウェハ裏面を研削して所定のウェハ厚みとする工程の後に、ウェハ裏面にダイシン グテープを貼合する工程を含むことを特徴とする、請求項 3記載の半導体チップの形 成方法。
[6] ウェハを所望のチップ形状にダイシングする工程の前に、ウェハ表面を検査する検 查工程を含むことを特徴とする、請求項 1記載の半導体チップの形成方法。
[7] ウェハを所望のチップ形状にダイシングする工程の後に、ウェハ表面を検査する検 查工程を含むことを特徴とする、請求項 1記載の半導体チップの形成方法。
[8] ウェハを処理トレイに搭載する工程の後に、ウェハ表面に形成されたデバイスのゥ ェハ電気特性検査工程を含むことを特徴とする、請求項 1〜7の!、ずれかの項記載 の半導体チップの形成方法。
[9] ウェハを所望のチップ形状にダイシングする工程の後に、ウェハ表面に形成された デバイスのウェハ電気特性検査工程を含むことを特徴とする、請求項 1〜8のいずれ かの項記載の半導体チップの形成方法。
[10] ウェハ裏面の加工歪層除去する方法は、ドライエッチングまたはウエットエッチング により行うことを特徴とする、請求項 2記載の半導体チップの形成方法。
[11] ウェハ裏面の加工歪を除去する工程にぉ 、て、前記加工歪除去方法がドライエツ チングである場合は、エッチングトレイの一部または全部がステンレス鋼で形成されて V、ることを特徴とする、請求項 10記載の半導体チップの形成方法。
[12] ウェハ裏面の加工歪を除去する工程において、前記加工歪除去方法がウエットェ ツチングである場合は、エッチングトレイの一部または全部がポリテトラフノレォロェチレ ンまたはパーフルォロエチレンプロペンコポリマー等のフッソ系榭脂で形成されてい ることを特徴とする、請求項 10記載の半導体チップの形成方法。
[13] 処理トレィは真空吸着部を装備していて、ウェハを真空吸着することを特徴とする、 請求項 1記載の半導体チップの形成方法。
[14] 処理トレイの吸着面の吸着孔はウェハのチップ位置ごとに存在していて、ウェハの スクライブライン上には存在して 、な 、ことを特徴とする、請求項 1記載の半導体チッ プの形成方法。
[15] 処理トレィは、ウェハ吸着部が窪んだ平坦部であり、ウェハ吸着部の周辺はテーパ 一状に傾斜し、処理トレイの周辺部分がウェハ吸着部に比較し高い平坦部を有して いることを特徴とする、請求項 1記載の半導体チップの形成方法。
[16] 処理トレィは、ウェハ吸着面およびその周辺が平坦であることを特徴とする、請求項 1記載の半導体チップの形成方法。
[17] エッチングトレィは、ウェハ吸着部が窪んだ平坦部であり、ウェハ吸着部の周辺は テーパー状に傾斜し、処理トレイの周辺部がウェハ吸着部に比較し高い平坦部を有 して ヽることを特徴とする、請求項 3記載の半導体チップの形成方法。
[18] エッチングトレィは、ウェハ吸着面およびその周辺が平坦であることを特徴とする、請 求項 3記載の半導体チップの形成方法。
[19] 処理トレイに情報表示手段を付置していることを特徴とする、請求項 1記載の半導 体チップの形成方法。
[20] エッチングトレイに情報表示手段を付置していることを特徴とする、請求項 3記載の 半導体チップの形成方法。
[21] 処理トレイおよびエッチングトレイの形状は、正方形、長方形、円形またはこれらに 類似する形状であることを特徴とする、請求項 3記載の半導体チップの形成方法。
[22] 処理トレイにウェハを吸着した後の工程以降は、全自動のプロセスであることを特 徴とする、請求項 1記載の半導体チップの形成方法。
[23] エッチングトレイにウェハを吸着した後の工程以降は、全自動のプロセスであること を特徴とする、請求項 3記載の半導体チップの形成方法。
PCT/JP2007/057444 2006-04-04 2007-04-03 半導体ウエハのチップ加工方法 WO2007114433A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006102757A JP2007281051A (ja) 2006-04-04 2006-04-04 半導体ウエハのチップ加工方法
JP2006-102757 2006-04-04

Publications (1)

Publication Number Publication Date
WO2007114433A1 true WO2007114433A1 (ja) 2007-10-11

Family

ID=38563697

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/057444 WO2007114433A1 (ja) 2006-04-04 2007-04-03 半導体ウエハのチップ加工方法

Country Status (3)

Country Link
JP (1) JP2007281051A (ja)
TW (1) TW200805439A (ja)
WO (1) WO2007114433A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856187A (zh) * 2012-08-16 2013-01-02 常州天合光能有限公司 一种太阳能电池片手动裂片装置
CN112864058A (zh) * 2021-03-04 2021-05-28 山东才聚电子科技有限公司 一种晶圆玻璃粉擦粉装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123907A (ja) * 2007-11-14 2009-06-04 Furukawa Electric Co Ltd:The 回路素子形成方法
JP5839538B2 (ja) * 2011-03-17 2016-01-06 リンテック株式会社 薄型半導体装置の製造方法
JP6358879B2 (ja) * 2014-07-16 2018-07-18 株式会社ディスコ 被加工物保持ユニット
JP2016127232A (ja) * 2015-01-08 2016-07-11 株式会社ディスコ ウェーハの加工方法
JP6745136B2 (ja) * 2016-05-16 2020-08-26 株式会社アルバック 電子部品の製造方法および処理システム
CN110416351A (zh) * 2018-04-27 2019-11-05 北京创昱科技有限公司 晶片加工系统
JP7083692B2 (ja) * 2018-05-01 2022-06-13 株式会社ディスコ 切削装置
JP7173787B2 (ja) * 2018-08-14 2022-11-16 株式会社ディスコ ウエーハの加工方法
WO2021185002A1 (zh) * 2020-03-19 2021-09-23 深圳纽迪瑞科技开发有限公司 一种应变感应膜的制备方法、应变感应膜以及压力传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151585A (ja) * 1992-11-04 1994-05-31 Murata Mfg Co Ltd ダイシング装置
JPH08181197A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd 半導体装置の製造方法およびそれに用いるウエハマウンタ
JPH11251290A (ja) * 1998-02-27 1999-09-17 Shin Etsu Handotai Co Ltd 枚葉式ウエーハエッチング装置及びウエーハエッチング方法
JPH11260767A (ja) * 1998-03-16 1999-09-24 Tokyo Seimitsu Co Ltd ダイシング装置のカッティングテーブル
JP2001196360A (ja) * 2000-01-17 2001-07-19 Matsushita Electric Ind Co Ltd ワークのプラズマ処理方法
JP2005093672A (ja) * 2003-09-17 2005-04-07 Tdk Corp プラズマ処理装置及び情報記録媒体の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151585A (ja) * 1992-11-04 1994-05-31 Murata Mfg Co Ltd ダイシング装置
JPH08181197A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd 半導体装置の製造方法およびそれに用いるウエハマウンタ
JPH11251290A (ja) * 1998-02-27 1999-09-17 Shin Etsu Handotai Co Ltd 枚葉式ウエーハエッチング装置及びウエーハエッチング方法
JPH11260767A (ja) * 1998-03-16 1999-09-24 Tokyo Seimitsu Co Ltd ダイシング装置のカッティングテーブル
JP2001196360A (ja) * 2000-01-17 2001-07-19 Matsushita Electric Ind Co Ltd ワークのプラズマ処理方法
JP2005093672A (ja) * 2003-09-17 2005-04-07 Tdk Corp プラズマ処理装置及び情報記録媒体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856187A (zh) * 2012-08-16 2013-01-02 常州天合光能有限公司 一种太阳能电池片手动裂片装置
CN112864058A (zh) * 2021-03-04 2021-05-28 山东才聚电子科技有限公司 一种晶圆玻璃粉擦粉装置
CN112864058B (zh) * 2021-03-04 2022-09-23 山东才聚电子科技有限公司 一种晶圆玻璃粉擦粉装置

Also Published As

Publication number Publication date
TW200805439A (en) 2008-01-16
JP2007281051A (ja) 2007-10-25

Similar Documents

Publication Publication Date Title
WO2007114433A1 (ja) 半導体ウエハのチップ加工方法
US20230115122A1 (en) Method of bonding thin substrates
JP2007281050A (ja) 半導体ウエハのウエハトレイ
TW569355B (en) Ablation means for adhesive tape, ablation device for adhesive tape, ablation method for adhesive tape, pick-up device for semiconductor chip, pick-up method for semiconductor chips, manufacturing method and device for semiconductor device
TW415036B (en) Wafer separation device and wafer separation method using the same
JP2005332982A (ja) 半導体装置の製造方法
WO2007114331A1 (ja) 薄板収納容器
US8361604B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
TW200426954A (en) Manufacturing method of semiconductor device
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2007281053A (ja) 薄板収納容器
JP2008290170A (ja) 半導体装置の製造方法
WO2018003602A1 (ja) 整列治具、整列方法及び転着方法
US20050176169A1 (en) Thin semiconductor chip manufacturing method
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
TW201432833A (zh) 半導體製造裝置
EP1022778A1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
JP5616047B2 (ja) 製造装置、試験装置、製造方法および集積回路パッケージ
US9038264B2 (en) Non-uniform vacuum profile die attach tip
TW201921463A (zh) 基板處理系統及基板處理方法
JP6301565B1 (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
KR20190012763A (ko) 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
US20080092360A1 (en) Thin semiconductor chip pickup apparatus and method
JP5431533B2 (ja) 半導体装置の製造方法
JP2013219245A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07740880

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07740880

Country of ref document: EP

Kind code of ref document: A1