WO2006125571A1 - Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung - Google Patents

Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung Download PDF

Info

Publication number
WO2006125571A1
WO2006125571A1 PCT/EP2006/004783 EP2006004783W WO2006125571A1 WO 2006125571 A1 WO2006125571 A1 WO 2006125571A1 EP 2006004783 W EP2006004783 W EP 2006004783W WO 2006125571 A1 WO2006125571 A1 WO 2006125571A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
layer
soldering
ubm pad
ubm
Prior art date
Application number
PCT/EP2006/004783
Other languages
English (en)
French (fr)
Inventor
Claudia Jurenka
Jürgen Wolf
Gunter Engelmann
Herbert Reichl
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority to AT06742995T priority Critical patent/ATE500613T1/de
Priority to EP06742995A priority patent/EP1883962B1/de
Priority to JP2008512742A priority patent/JP2008543035A/ja
Priority to US11/915,128 priority patent/US20080308297A1/en
Priority to DE502006009000T priority patent/DE502006009000D1/de
Publication of WO2006125571A1 publication Critical patent/WO2006125571A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Ein UBM-Pad (91) für einen Lötkontakt umfasst eine erste Materialschicht (93), die ein erstes Material aufweist und eine zweite Materialschicht (95), die ein zweites Material aufweist und selbst eine Endschicht darstellt oder zwischen einer Endschicht und der ersten Materialschicht (93) angeordnet ist. Das erste Material und das zweite Material besitzen bezüglich eines Lotmaterials (25) Eigenschaften, so dass die Anwesenheit des zweiten Materials (95) metallurgische Reaktionen des ersten Materials (93) mit dem Lotmaterial (25) im gesamten Temperaturbereich des Verbindens und des Betriebs des aufgebauten elektronischen Bauelements unterbindet, die der Zuverlässigkeit der Gesamtverbindung abträglich sind.

Description

UBM-Päd, Lötkontakt und Verfahren zur Herstellung einer Lötverbindung
Beschreibung
Die vorliegende Erfindung bezieht sich auf ein UBM-Pad (UBM = Under Bump Metallisation) für einen Lötkontakt, einen Lötkontakt und ein Verfahren zur Herstellung von Lötverbindungen zwischen einem UBM-Pad bzw. einem Lötkontakt und einem weiteren Lötpartner, insbesondere im Bereich mikroelektronischer Kontaktierungsverfahren (Flip Chip-Verbindungen) .
Die Flip-Chip-Verbindung ist ein gängiges Verfahren zur elektrischen und mechanischen Verbindung eines elektrischen Bauelementes z.B. eines Halbleiter-Chips. Hierfür werden sogenannte Flip-Chip-Bumps (Flip-Chip-Bump = Flip-Chip-Lothügel) eingesetzt. Diese Flip-Chip-Bumps werden auf dem elektronischen Bau- element (IC-Chip) oder auf einem Substrat aufgebracht. Unter einem Chip versteht man in ein elektronische Komponente z.B. aus Silizium (Si), Silizium-Germanium (SiGe), Gallium-Arsenid (GaAs) oder Indium-Phosphit (InP) oder anderen Materialien. Die Flip-Chip-Bumps dienen dabei sowohl zur mechanischen Befesti- gung des Chips auf dem entsprechendem Substratträger als auch dazu, einen elektrischen Kontakt zwischen dem Chip bzw. der e- lektronischen Komponente und den Anschlusspads auf dem Substrat zu erzeugen. Es besteht aufgrund bestehender Umweltschutzauflagen die Anforderung, die Flip-Chip-Bumps bzw. Lot- bumps in Zukunft mittels bleifreier Verbindungen auszuführen. Somit werden zunehmend bleifreie Materialien z.B. auf einem Substrat, einem Chip oder einem beliebigen elektronischem Bauelement für die Flip-Chip-Technologie eingesetzt.
Dabei erfordert die Anwendung von einem bleifreien Löten bei Flip-Chip-Verbindungssystemen umfassende Kenntnisse auf dem Ge¬ biet von Under-Bump-Metallisierungen (UBMs), Lotmaterialien, Metallisierungen sowie bezüglich der Wechselwirkungen zwischen diesen Komponenten. Dafür in Frage kommende übliche UBMs werden mit verschiedenen bleifreien Lötsystemen ausgeführt und getes- tet, um die Entstehung und das Wachstum intermetallischer Verbindungen bzw. IMCs (IMCs = Intermetallic Compounds) hinsichtlich ihrer Zuverlässigkeit zu untersuchen. Aufgrund der metallurgischen Reaktion der Materialien und der damit verbundenen Entstehung der IMCs, sind Standard-UBMs auf der Basis von Cu nicht für bleifreie Anwendungen bei erhöhter Temperatur, für Bauelemente mit sehr kleinen Lötverbindungen geeignet. Gegenstand der Erfindung ist es, einen UBM-Aufbau zu beschreiben, der an der Grenzfläche zwischen der UBM-Schichten und dem Lot eine begrenzte bzw. kontrollierte Entstehung von IMCs aufweist.
Fig. 6 zeigt den Aufbau eines herkömmlichen Verbindungskontaktes (Bump) 11. Die herkömmliche Bump-Struktur 11 umfasst, eine UBM-Schicht bzw. Under-Bump-Metallisierungs-Schicht 20, bestehend aus einer Haft- und Diffusionssperrschicht 21 und einer Lotbenetzungsschicht 23 und einem Lot 25.
Der Aufbau eines Substrats 13 bzw. der Chips, die in einem Wa- ferverbund sind, ist wie in Fig. 6 gezeigt: die Oberfläche ist durch eine Passivierung 19 geschützt und trägt eine größere Zahl von Anschlusspads 17, bei denen die Passivierung geöffnet ist und die elektrische Verbindung nach außen darstellen. Die Haft- und Diffusionssperrschicht 21 ist auf den Anschlusspads 17 und der Passivierung 19 aufgebracht. Somit ist die Haft- und Diffusionssperrschicht 21 mit den Anschlusspads 17 elektrisch leitend verbunden. Die Lotbenetzungs- schicht 23 ist auf der Haft- und Diffusionssperrschicht 21 aufgebracht, während das Lot 25 auf der Benetzungsschicht 23 an¬ geordnet ist.
Die Haft- und Diffusionssperrschicht 21, die Benetzungs¬ schicht 23 und das Lot 25 werden beispielsweise auf Anschluss- kontakten bzw. Aluminium-I/O-Pads von ICs im Waferverbund auf¬ gebracht. Das Lot 25 wird durch geeignete Verfahren z.B. galva¬ nisch abgeschieden, während die ÜBM-Schichten 20 beispielsweise durch Sputtern und/oder Galvanik aufgebracht werden. Teile der UBM-Schichten 20 können bei einem anschließenden galvanischen Prozess als Elektrode dienen, um die Benetzungsschicht 23 zu verstärken. Die Verstärkung wird als eine einlagige Metallisie- rung ausgeführt. Die ÜBM-Schichten 20 werden als Haftschicht und Diffusionsbarriere und als Benetzungsfläche für das Lot 25 eingesetzt. Zugleich erfüllen die UBM-Schichten 20 eine technologische Funktion beim Aufbringen des Lots 25 bzw. der Lotbumps bzw. der Kontakthügel auf einem Wafer mittels physikalischer oder chemischer bzw. elektrochemischer Prozesse. Hierbei gibt es eine Vielzahl von Möglichkeiten, die UBM-Schicht 20 bzw. die UBM-Konfiguration auszuführen. Derzeitig gibt es je nach Hersteller sehr unterschiedliche UBM-Konfigurationen.
Verwendet werden in Abhängigkeit vom Bumpmaterial unterschiedliche Under-Bump-Metallisierungs-Systeme bzw. UBM-Schichten 20. Verwendete Materialien sind beispielsweise ein Schichtsystem aus Chrom, Kupfer und Gold (Cr/Cu/Au) , ein Schichtsystem aus Chrom, einer Chrom-Kupferverbindung und Kupfer (Cr/CrCu/Cu) , ein Schichtsystem aus einer Verbindung von Titan, Wolfram und Kupfer mit Kupfer (TiWCu-Cu) , ein Schichtsystem aus Nickel ggf. mit Vanadium und Kupfer (Ni/Cu bzw. NiV/Cu) , ein Schichtsystem aus Titan und Nickel ggf. mit Phosphor (Ti/Ni bzw. Ti/NiP) , ein Schichtsystem aus einer Verbindung von Titan und Wolfram mit einer Verbindung aus Nickel und Vanadium (TiW-NiV) , ein Schichtsystem aus Aluminium, Nickel (Ni, NiP) und Gold
(Al/Ni/Au bzw. Al/NiP/Au) , ein Schichtsystem aus Titan, einer
Verbindung aus Titan und Nickel, mit einer Legierung aus
Kupfer und Nickel (Ti/TiNi/Cu-Ni) , ein Schichtsystem aus Ti- tan, Nickel und Palladium (Ti/Ni/Pd) oder ein Schichtsystem aus Nickel ggf mit Phosphor, Palladium und Gold (Ni/Pd/Au bzw. NiP/Pd/Au) . Das Lot kann dabei als Zinn-Kupfer-Lot (Sn-Cu), Zinn-Silber- (Sn-Ag) , Zinn-Gold- (Sn-Au), Zinn-Zink- (Sn-Zn), Zinn-Blei- (Sn-Pb), Zinn-Wismut- (Sn-Bi) oder Zinn-Indium- Mischung (Sn-In) ausgeführt sein.
Die Haft- und Diffusionssperrschicht 21 ist z.B. aus Chrom (Cr) , einer Chrom-Kupfer-Mischung (Cr-Cu-Compound = Cr-Cu- Mischung) , Titan (Ti) , einer Verbindung aus Titan und Wolfram (TiW) , einer Verbindung aus Titan, Wolfram und Stickstoff (TiWN) oder aus Aluminium (Al) ausgeführt. Bei einer metallurgischen Reaktion der Benetzungsschicht 23 mit dem Lot 25, die z.B. bei einem Reflow-Prozess bzw. beim Aufschmelzen auftritt, entstehen durch einen direkten und indirekten Wärmeeinfluss die sogenannten intermetallische Verbin- düngen (IMC) . Diese intermetallischen Verbindungen beeinflusse die Zuverlässigkeit des metallurgischen Gesamtaufbaus einer Lotverbindung. Unter bestimmten Umständen kann es zur Versprö- dung des Kontakts und damit zu einer Delamination der Lotverbindungen und zu einem Verlust des elektrischen Kontakts füh- ren. Die Ausbildung des Wachstums der intermetallischen Verbindung ist dabei stark von der Auswahl der Metallschicht-Systeme bzw. der Ausführung der UBM-Schicht 23 und des Lots 25 abhängig. Durch den Einsatz von bleifreien LotVerbindungen, wie beispielsweise Verbindungen aus Zinn (Sn) , aus Zinn und Silber (SnAg) , aus Zinn, Silber und Kupfer (SnAgxCuy) oder aus Zinn und Kupfer (SnCu) kann in Folge der Veränderung der Grenzflächenenergie durch den erhöhten Zinnanteil (z.B. im Vergleich zu PbSn) eine entsprechend verstärkte Reaktion mit den darunter liegenden Metallschichten auftreten. Dabei kann die Benet- zungsschicht 23, die z.B. aus einem Kupfer-Material ausgeführt ist, das beispielsweise ca. 5 um dick ist, vollständig verbraucht werden.
Bei Lotkontakthügeln (Bumps) geringen Volumens ist eine Beschränkung des Wachstums intermetallischer Verbindungen (IMCs) aufgrund der UBM-Lot-Reaktion wesentlich, um die Zuverlässigkeit elektrischer Verbindungen zu erhöhen. Es gibt mehrere Möglichkeiten, den Prozess der Entstehung von IMCs, die z.B. während Flüssig- und Festphasenreaktionen zwischen UBM und bleifreiem Lot auftritt, zu verlangsamen. Es können UBM- Materialien, die eine langsamere Bildung von IMCs als andere zeigen, ausgewählt werden, so wie dies bei Ni im Vergleich zu Cu zutrifft. In diesem Fall wird der Prozess des UBM-Verbrauchs verlangsamt, jedoch nicht unterbunden.
Die Zuverlässigkeit einer Einzelschicht-UBM (z.B. Ni, Cu) kann durch Erhöhen der Schichtdicke der UBM verbessert werden. Für eine Realisierung von Kontakthügeln ist es auch möglich, Lotlegierungen zu verwenden, die den UBM-Verbrauch verlangsamen. Für Lotkontakte mit einer Höhe von z.B. 60 um bis 80 um und einer geeigneten Lotlegierungen erweist sich die Al/Ni (V) /Cu-UBM als eine mögliche UBM für bleifreie Lote. Die Dünnfilm-Al/Ni (V) /Cu- UBM wird jedoch nicht erfolgreich mit bleifreien Loten eingesetzt, wenn diese keinen ausreichend großen Cu-Anteil enthalten.
Es ist die Aufgabe der vorliegenden Erfindung, ein UBM-Pad für einen Lötkontakt, einen Lötkontakt und Verfahren zur Herstellung einer Lötverbindung zu schaffen, die ein Lötverbindung mit einer hohen Zuverlässigkeit ermöglichen.
Diese Aufgabe wird durch ein UBM-Pad nach Anspruch 1, einen Lötkontakt gemäß Anspruch 13 und Verfahren nach den Ansprüchen 15 und 16 gelöst.
Die vorliegende Erfindung schafft ein UBM-Pad für einen Lötkontakt mit einer ersten Materialschicht, die ein erstes Ma- terial aufweist, einer zweiten Materialschicht, die ein zweites Material aufweist und selbst eine Endschicht darstellt o- der zwischen einer Endschicht und der ersten Materialschicht angeordnet ist, wobei das erste Material und das zweite Material bezüglich eines Lotmaterials Eigenschaften besitzen, so dass die Anwesenheit des zweiten Materials metallurgische Reaktionen des ersten Materials mit dem Lotmaterial im gesamten Temperaturbereich des Verbindens und des Betriebs des aufgebauten elektronischen Bauelements unterbindet, die der Zuverlässigkeit der Gesamtverbindung abträglich sind. Des weiteren schafft die vorliegende Erfin- düng einen Lötkontakt unter Verwendung eines solchen UBM-Pads, bei dem auf der Endschicht ein Lotmaterial angeordnet ist.
Des weiteren schafft die vorliegende Erfindung ein Verfahren zum Herstellen einer Lötverbindung unter Verwendung eines UBM-Pads mit einer ersten Materialschicht, die ein erstes Material aufweist, einer zweiten Materialschicht, die ein zweites Material aufweist und selbst eine Endschicht darstellt oder zwi¬ schen einer Endschicht und der ersten Materialschicht angeordnet ist, wobei das erste Material und das zweite Material be¬ züglich eines Lotmaterials Eigenschaften besitzen, so dass die Anwesenheit des zweiten Materials metallurgische Reaktionen des ersten Materials mit dem Lotmaterial im gesamten Temperaturbereich des Verbindens und des Betriebs des aufgebauten elektronischen Bauelements unterbindet, die der Zuverlässigkeit der Gesamtverbin- dung abträglich sind, wobei das Lotmaterial auf der Endschicht angeordnet ist, mit einem Erzeugen des Lötkontakts, an einem ersten Lötpartner, einem Positionieren eines zweiten Lötpart- ners an dem Lötkontakt und einem Durchführen eines Reflow- Lötens, Thermodenbondens, Diffusionslötens (Festphasenreaktion) oder eines andern Fügeverfahrens zur Erzeugung einer intermetallischen Verbindung zwischen dem zweiten Material und dem Lotmaterial und zur Zusammenfügung des ersten und zweiten Löt- partners.
Des weiteren schafft die vorliegende Erfindung ein Verfahren zum Herstellen einer Lötverbindung zwischen einem UBM-Pad mit einer ersten Materialschicht, die ein erstes Material aufweist, einer zweiten Materialschicht, die ein zweites Materi- al aufweist und selbst eine Endschicht darstellt oder zwischen einer Endschicht und der ersten Materialschicht angeordnet ist, wobei das erste Material und das zweite Material bezüglich eines Lotmaterials Eigenschaften besitzen, so dass die Anwesenheit des zweiten Materials metallurgische Reaktio- nen des ersten Materials mit dem Lotmaterial im gesamten Temperaturbereich des Verbindens und des Betriebs des aufgebauten elektronischen Bauelements unterbindet, die der Zuverlässigkeit der Gesamtverbindung abträglich sind mit einem Lötpartner, der ein Lotmaterial aufweist, mit einem Erzeugen des ÜBM-Pads mit den oben genannten Merkmalen, einem Positionieren des Lötmaterials des Lötpartners an dem UBM-Pad und einem Durchführen eines Reflow-Lötens, Thermodenbondens, Diffusionslötens (Festphasenreaktion) oder eines anderen Fügeverfahrens zur Erzeugung einer intermetallischen Verbindung zwi- sehen dem zweiten Material und dem Lotmaterial zur Zusammenfügung des UBM-Pads und des Lötpartners.
Die vorliegende Erfindung schafft ein Verfahren zur Herstellung eines Lötkontakts bestehend aus einem Lotmaterial und einer Un- terbumpmetallisierungsschicht (UBM) mit einer doppellagigen Be- netzungsstruktur, die eine erste Schicht aus einem ersten Material und eine zweite Schicht aus einem zweiten Material aufweist. Die zweite benetzbare Materialschicht ist zwischen dem Lotmaterial und der ersten benetzbaren Materialschicht angeord- net, wobei das Lotmaterial, das erste Material und das zweite Material solcher Art sind, dass bei einer metallurgischen Reaktion das zweite Material und das Lotmaterial eine höhere Bildungsgeschwindigkeit einer intermetallischen Verbindung aufwei- sen als das erste Material und das Lotmaterial. Außerdem ist ein Anteil des Lotmaterials in einer intermetallischen Verbindung zwischen dem zweiten Material und dem Lotmaterial geringer als ein Anteil des Lotmaterials in einer intermetallischen Verbindung zwischen dem ersten Material und dem Lotmaterial. Zudem weist die zweite Untermetallisierungsschicht eine Dicke auf, die sicherstellt, dass bei einer metallurgischen Reaktion eine derartige Schicht einer intermetallischen Verbindung, die das Lotmaterial und das zweite Material aufweist, zwischen dem Lotmaterial und der ersten benetzbare Materialschicht gebildet wird, so dass die Bildung einer intermetallischen Verbindung zwischen dem ersten Material und dem Lotmaterial nicht auftritt. Die Schicht der intermetallischen Verbindung ist dabei z. B. nahezu durchgehend, so dass die Bildung einer intermetallischen Verbindung ■ zwischen dem ersten Material und dem Lotmaterial nicht auftritt.
Des weiteren ermöglicht die vorliegende Erfindung die Umsetzung eines Verfahrens zur Herstellung einer Lötverbindung unter Verwendung eines Lötkontakts, mit oben erwähnten Merkmalen an einem ersten Lötpartner. Dieses Verfahren schließt ein das Posi- tionieren eines zweiten Lötpartners an dem Lötkontakt dieses ersten Lötpartners, die Erzeugung einer zuverlässigen Lotverbindung des ersten und des zweiten Lötpartners, bei der eine intermetallische Verbindung zwischen dem zweiten benetzbaren Material und dem Lotmaterial des ersten Lötpartners entsteht, die den Verbrauch des ersten benetzbaren Materials des ersten Lötpartners unterbindet, sowie die Erzeugung einer geeigneten Lotlegierung während des Aufschmelzens.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass eine zweite benetzbare Materialschicht mit vorbestimmten Eigen- Schäften, die zwischen einem Lotmaterial und einer ersten be¬ netzbare Materialschicht angeordnet ist, der Bildung einer in¬ termetallischen Verbindung zwischen einem Material der ersten benetzbare Materialschicht und dem Lotmaterial unterbindet oder stark einschränkt.
Die vorliegende Erfindung schafft einen Lötkontakt, der beispielsweise durch physikalisch-chemische Prozesse, wie Sput- tern, Aufdampfen und Galvanik, als ein Mehrlagensystem von Metallen realisiert werden kann, die unterschiedliche metallurgische Eigenschaften gegenüber bleifreiem Lot zeigen. Durch einen geeigneten Aufbau und entsprechende Wahl der einzelnen Schichtdicken dieser Mehrfachmetall-Lagensysteme ist es mög- lieh, ein stabiles Interface für Lote, beispielsweise bleifreie Lote, wie Sn, SnCu, SnAg, SnAg (x) Cu (y) , zu einem darunter liegenden Metallsystem zu erreichen. Durch die Wahl geeigneter Schichtdicken und Metallisierungssystemen kann dabei das Wachstum der auszubildenden intermetallischen Verbindungen begrenzt, eingeschränkt bzw. frühzeitig gestoppt werden, so dass keine vollständige Umsetzung in intermetallische Verbindungen zumindest einer der benetzbaren Metallisierungslagen, vorzugsweise der einem Wafer bzw. Chip zugewandten Metallisierung, also der dem Lot abgewandten Lage, während des Betriebs der Bauteile stattfindet. Anders ausgedrückt soll eine vollständige Umsetzung zumindest einer der benetzbaren Metallisierungslagen sowohl während der Flüssigphasenreaktion bei einem Umschmelzen (z.B. Reflow-Löten) als auch während einer Festphasenreaktion im nachfolgenden Betrieb unterbunden werden.
Die Dimensionierung der Schichtdicken ist dabei abhängig von dem erforderlichen Lotvolumen und der Löslichkeit des jeweiligen Metalls im Lot bei der Temperatur, bei der die metallurgische Reaktion durchgeführt wird. Entsprechende Daten bezüglich der Löslichkeit sind aus der Literatur bekannt.
Zur Vereinfachung wird im Folgenden bzgl. der UBM das erste Material der ersten benetzbaren Materialschicht mit Ml bezeichnet, während das zweite Material der zweiten benetzbaren Material¬ schicht mit M2 bezeichnet wird. Des weiteren wird eine interme¬ tallische Verbindung (intermetallische Phase) aus Komponenten des Lots und Ml mit IMC Ml bezeichnet und eine intermetallische Verbindung aus Komponenten des Lots und M2 mit IMC M2 be¬ zeichnet. Grundsätzlich sind beide Metallisierungen bzw. Materialien Ml und M2 in der Lage, mit den Komponenten des Lots intermetallische Verbindungen zu bilden. Erfindungsgemäß sind die Materialien Ml und M2 so gewählt, dass bei einer metallurgische Reaktion das zweite Material und das Lotmaterial eine höhere Bildungs- und/oder Wachstumsgeschwindigkeit einer intermetallischen Verbindung aufweisen als das erste Material und das Lotmaterial. Das zweite Material stellt dabei das Material der dem Lot direkt ausgesetzten bzw. zugewandten Metallisierungsschicht dar. Die Bildungs- und/oder Wachstumsgeschwindigkeit von IMC M2 erfolgt somit während der Flüssigphasenreaktion (bzw. einer Festphasenreaktion) schneller als die von IMC Ml, so dass M2 als Opferschicht während des Reflow-Lötens wirkt, in IMC M2 umgewandelt wird und sich zwischen Lot und der darunter liegenden Metallisierung Ml befindet. Durch die Eigenschaft, dass M2 bei der Umsetzungsreaktion mit dem Lot ein vergleichsweise schnelleres Wachstum, bzw. eine schnellere Bildung von intermetallischen Verbindungen bei der Temperatur, bei der die metallurgische Reaktion stattfindet, aufweist, kann somit erreicht wer- den, dass die auszubildende metallische Verbindung eine nahezu dichte Schicht ergibt, so dass die dem Lot abgewandte Metallisierung der ersten benetzbaren Materialschicht (Ml) nicht in direktem Kontakt mit dem Lot steht.
Erfindungsgemäß ist ferner der Anteil der aus dem Lot stammen- den Komponenten in einer intermetallischen Verbindung, die sich aus einer Flüssigphasenreaktion zwischen Ml und Lot ergibt, höher als in der intermetallischen Verbindung, die aus einer Flüssigphasenreaktion von M2 und Lot hervorgeht. Somit kann verhindert werden, dass an einer Grenzfläche von IMC M2 zu Ml eine intermetallische Verbindung IMC Ml erzeugt wird. Vielmehr kann hier in der intermetallischen Verbindung IMC M2 lediglich ein teilweiser Ersatz des Materials M2 durch das Material Ml bis zu einer bestimmten Sättigung erfolgen. Die sich ergebende ter- näre Phase (3-Phasen-System) trägt jedoch noch immer zu einer nahezu geschlossenen Trennschicht bei.
Die Morphologie der sich ausbildenden intermetallischen Verbindung an der Grenzefläche zwischen benetzbaren Materialschichten und Lot ist abhängig von den Komponenten, die an ihrer BiI- dung und Zusammensetzung beteiligt sind. Die Ausbildung der intermetallischen Verbindungen an der Grenzfläche zwischen benetzbaren Materialschichten und Lot konkurriert während der Flüssigphasenreaktion mit der Lösung der angebotenen Metal- lisierung im Lot. Aufgrund dieser Tatsache ist neben der Löslichkeit des Metalls M2 im Lot bei der Temperatur während des Reflow-Lötens die Morphologie der intermetallischen Verbindungen zu betrachten, wobei erfindungsgemäß eine intermetallische Verbindung, die das Lot und M2 aufweist, eine nahezu dichte Schicht zwischen Lot und Ml darstellen soll, so dass eine Reaktion zwischen diesen beiden Komponenten unterbunden wird.
Erfindungsgemäß weist die zweite benetzbare Materialschicht eine Dicke auf, die sicherstellt, dass bei einer metallurgischen Reaktion eine durchgehende Schicht einer intermetallischen Verbin- dung, die das Lotmaterial und das zweite Material aufweist, zwischen dem Lotmaterial und der ersten Materialschicht gebildet wird. Die Schicht der intermetallischen Verbindung kann sich dabei weitgehend durchgehend ausbilden, dass nur eine intermetallische Verbindung zwischen M2 und dem Lot ausgebildet wird. Die zweite benetzbare Materialschicht, die während des Reflow-Lötens in ein oder mehrere intermetallische Verbindungen umgewandelt werden soll, wird dabei so ausgelegt, dass das Verhältnis ihrer Masse zur Masse des Lots ungefähr der Löslichkeit ihres Metalls im Lotsystem entspricht oder größer ist, und zwar bei der Temperatur, bei der das Reflow-Löten stattfindet, d.h. beim Aufschmelzen des Lots. Im optimalen Fall kann durch eine geeignete Wahl der Schichtdicke sichergestellt werden, dass nur eine intermetallische Verbindung zwischen M2 und Lot ausgebildet wird.
Mit anderen Worten wird zur Stabilisierung des Systems, d.h. des Lotkontakts nach dem Reflow-Löten, eine geschlossene Schicht intermetallischer Verbindungen durch das Reflow-Löten erzielt, an deren Bildung in erster Linie M2 und Komponenten aus dem Lot beteiligt sind, d.h. der Anteil von Ml an der in- termetallischen Verbindung kleiner oder gleich ist dem Löslich- keitsmaximum von Ml in der intermetallischen Verbindung aus M2 und den Komponenten des Lots. Somit kann diese Schicht eine to- pologische Trennung von Lot und Ml bewirken, um eine direkte Umsetzung von Ml mit Komponenten des Lots bei Temperaturen, während denen das Lot als flüssige Phase vorliegt, im optimalen Fall zu unterbinden, bzw. den direkten Kontakt von Lot und Ml zu vermeiden und den Nachschub von Lot zu Ml zu verhindern. Da- durch wird während des Reflow-Lötens die Bildung von intermetallischen Verbindungen, an denen hauptsächlich Ml und Komponenten des Lots beteiligt sind, unterbunden. Ferner wirkt während des Betriebs von Bauteilen die intermetallische Verbindung zwischen Lot und M2 als Diffusionsbarriere, so dass im optima- len Fall die Bildung und das Wachstum neuer intermetallischer Verbindungen am Interface, d.h. an der Grenzfläche zwischen intermetallischer Verbindung und nicht-umgesetzter Metallisierungslage, verhindert werden kann.
Um die Erzeugung einer geschlossen Schicht intermetallischer Verbindungen der genannten Art zu ermöglichen, ist die Schichtdicke der beteiligten Metallisierungen und, in erster Linie, die Schichtdicke der OpferSchicht, dem Lotvolumen und der Lotzusammensetzung anzupassen. Eine Solldicke kann dabei als eine Dicke definiert werden, bei der das Verhältnis der Masse der Metallisierung M2 zur Masse des Lots, bezogen auf die Verhältnisse an einem Bump (Lötkontakthügel) dem Löslichkeitsmaximum von M2 im Lot bei der maximalen Temperatur entspricht, die während des Reflow-Lötens im Bump erreicht wird.
Bei dem Ausführungsbeispiel ist das erste Material, das die erste benetzbare Materialschicht aufweist, Nickel, während das zweite Material, das die zweite benetzbare Materialschicht aufweist, Kupfer ist. Als Lot können dabei beispielsweise Sn oder Legierungen aus den Systemen SnAg und CuSn zur Anwendung kommen. Alternativ zu den angesprochenen bleifreien Lotsystemen, für die die vorliegende Erfindung vorteilhaft einsetzbar ist, ist eine Anwendung des entwickelten UBM-Systems (UBM = Under Bump Metallization) auch für nicht-bleifreie Lotsysteme, bei¬ spielsweise PbSn, möglich.
Das erfindungsgemäße Mehrlagen-UBM-System kann durch Kombinati- on von physikalischen, elektrochemischen und/oder chemischen
Prozessen realisiert werden. Bei den Ausführungsbeispielen der
Erfindung werden die Mehrfach-UBM-Schichten durch Sputtern und galvanische Abscheidung erzeugt. Das erfindungsgemäße Mehrla- gen-UBM-System ist nicht auf zwei benetzbare Materialschichten beschränkt. Es können mehr als zwei benetzbare Materialschichten beteiligt sein, die eine entsprechende Stabilisierung be- wirken. Dabei ist die erste benetzbare Materialschicht die am weitesten von dem Lotmaterial beabstandete benetzbare Materialschicht, wobei die dazwischen angeordneten Schichten die oben bezüglich der zweiten benetzbaren Materialschicht beschriebenen Eigenschaften aufweisen. Ferner kann jede der Schichten zu der jeweils benachbarten, weiter von dem Lotmaterial beabstandeten Schicht die Eigenschaften aufweisen, die oben bezüglich der zweiten und ersten benetzbaren Materialschicht beschrieben wurden.
Wie beschrieben wurde, ist der Aufbau des UBM-Systems und ins- besondere die Wahl der Stärke der zweiten benetzbaren Materialschicht entsprechend der Lotmasse und damit der Größe der Bumps und der LotZusammensetzung anzupassen. Entscheidend ist hier das Verhältnis von Lotmasse zu Masse des Materials der zweiten benetzbaren Materialschicht, beim bevorzugten Ausfüh- rungsbeispiel Kupfer. Als HaftSchicht zwischen dem Lötkontakt und einem auf einem Substrat angeordneten Anschlussfläche können Dünnschichtsysteme, beispielsweise Ni:V, Ti, Cr, CrCu, u.a. eingesetzt werden. Von erfindungsgemäßer Bedeutung ist das MehrschichtSystem, das dem Lot ausgesetzt ist, bei Ausführungs- beispielen der Erfindung die Doppelschicht aus Ni und Cu.
Das erfindungsgemäße UBM-System ist anwendbar für die Montage, d.h. bevorzugt das Löten, elektronischer Komponenten und Halbleiterchips unter Verwendung von kleinen und dünnen Kontaktsystemen. Das Prinzip ist grundsätzlich auf alle Lotverbindungen auch außerhalb der Flip-Chip-Kontaktierung anwendbar, bevorzugt jedoch in der Halbleiter- und Mikrosystemtechnik.
Der erfindungsgemäße UBM-Aufbau ermöglicht zahlreiche Verbesse¬ rungen und Vorteile. So wird eine prozesskompatible Realisierung eines stabilen Interface, d.h. einer stabilen Kontaktstel- Ie, in der Under-Bump-Metallisierung für bleifreie Lotverbin¬ dungen für die Flip-Chip-Montage von Halbleiterbauelementen, im Allgemeinen beim sogenannten Wafer-Processing, erreicht. Die Zuverlässigkeit des Kontaktsystems wird durch eine Reduzierung und Stabilisierung der Verbindungsbildung an der Grenzfläche zwischen Lot und Under-Bump-Metallisierung erhöht. Ferner kann durch eine Variation der Schichtdicken des Mehrlagen-UBM- Systems eine Anpassung an verschiedene bleifreie Lotsysteme erfolgen, beispielsweise an unterschiedliche Lotlegierungen wie SnAg, SnCu, usw. Durch geeignete Schichtdickenverhältnisse kann auch die Lotzusammensetzung selbst, beispielsweise SnxCuy, be- einflusst werden. Die durch den Aufbau bedingte Einstellung der Lotzusammensetzung vermeidet aufwendige Prozesse zur Realisierung und Kontrolle von Lotlegierungsabscheidungen, wie z.B. SnxCUy, bzw. ersetzt sie komplett. Dies kann zu einer Kostenreduzierung bei gleichzeitiger Erhöhung der Zuverlässigkeit von Flip-Chip-Kontaktsystemen beitragen. Ferner ermöglicht die vor- liegende Erfindung Kostenvorteile beim Waferbumping durch reduzierte Prozesszeiten (kleinere Schichtdicken), bei gleichzeitiger Zuverlässigkeitserhöhung durch eine stabilisierte Kontaktstelle.
Die Erfindung hat besondere Bedeutung für die Anwendungsfälle, bei denen eine Vielzahl von bevorzugt kleinen Lotkontakten (z.B. Mikrosensorsystemen, 3D Integration in der Mikroelektronik) eingesetzt werden
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Bump-Struktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 eine schematische Ansicht eines Lötkontakts gemäß einem Ausführungsbeispiel der vorliegenden Erfindung nach einer Flüssigphasenreaktion, wobei eine Teil¬ schicht der zweiten benetzbaren Materialschicht verblieben ist;
Fig. 3 eine schematische Ansicht eines Lötkontakts gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung nach einer Flüssigphasenreaktion, wobei die gesamte zweite benetzbare Materialschicht zu einer (durchgehenden) intermetallischen Schicht umgesetzte wurde) ;
Fig. 4 eine schematische Ansicht eines Lötkontakts mit einer zu dünnen zweiten benetzbaren Materialschicht nach einer Flüssigphasenreaktion;
Fig. 5 ein UBM-Pad als Lötpartner für ein Lotbump (entspricht Fig. 1 ohne Lot) ; und
Fig. 6 eine herkömmliche Bump-Struktur.
In Fig. 1 ist eine Bump-Struktur 51 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung auf dem Substrat 13 gezeigt. In der nachfolgenden Beschreibung der bevorzugten Ausführungsbeispiele werden gleiche oder gleichwirkende Elemente mit den gleichen Bezugszeichen versehen. Insbesondere werden Elemente, die zu denjenigen aus Fig. 6 gleich oder gleichwirkend sind mit dem gleichen Bezugszeichen versehen. Die nachfolgende Beschreibung des in Fig. 1 gezeigten Ausführungsbeispiels beschränkt sich dabei auf eine Darstellung der Unterschiede zu dem Aufbau nach Fig. 6.
Die Bump-Struktur 51 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung unterscheidet sich von der herkömmlichen Bump-Struktur 11 insbesondere dadurch, dass statt einer Materialschicht 23 eine benetzbaren Doppelschicht bestehend aus einer ersten Materialschicht 53 und einer zweiten Materialschicht 55 vorgesehen ist. Ferner ist in Fig. 1 zwischen der Haft- und Diffusionssperrschicht 21 und der ersten benetzbaren Materialschicht 53 eine optionale Galvaniksttartschicht 57 angeordnet. Die erfindungsgemäße Bump-Struktur kann sich sowohl auf einem Halbleiterwafer (Fig. 1) als auch auf einem beliebigen anderen Trägersubstrat (Silizium, Leiterplatte, Glas, Folie Keramik, etc.) befinden.
Die hier gezeigte UBM 50 (Mehrlagensystem von Metall bzw. Me¬ tallschichten) aus der Haft- und Diffusionssperrschicht 21, Galvanikstartschicht 57, der ersten benetzbaren Materialschicht 53 und der zweiten benetzbaren Materialschicht 55 bestehend lässt sich beispielsweise durch physikalisch-chemische Prozesse, wie z.B. Sputter- oder galvanische Prozesse erzeugen, wobei die unterschiedlichen Metallschichten unterschiedliche metal- lurgische Eigenschaften gegenüber dem Lot 25 zeigen. Das Lot 25 kann dabei vorzugsweise bleifrei ausgeführt sein. Die Galvanikstartschicht 57 ist optional und dann vorgesehen, wenn die erste benetzbare Materialschicht 53 durch einen galvanischen Prozess erzeugt wird.
Durch eine geeignete Wahl der Schichtdicken und der Materialien in dem Metallisierungssystem bzw. der Materialien der ersten benetzbaren Materialschicht 53 und der zweiten benetzbaren Materialschicht 55 kann das Wachstum der sich ausbildenden intermetallischen Verbindung zwischen dem Material der ersten be- netzbaren Materialschicht 53 und dem Lotmaterial bei einer metallurgischen Reaktion unterbunden werden. Ein Material der zweiten benetzbaren Materialschicht 55 weist dabei eine schnellere Bildung von intermetallischen Verbindungen in der Flüssigphasenreaktion auf als eines der Materialien der ersten benetzbaren Materialschicht 53. Dabei wird wie oben bereits erläutert eine Umsetzung des Materials der ersten benetzbaren Materialschicht 53 mit dem Lot durch eine intermetallische Verbindung, aus einem Material der zweiten benetzbaren Materialschicht 55 und dem Lotmaterial unterbunden. Im Anwendungsbei- spiel bildet diese intermetallische Verbindung eine nahezu dichte Schicht.
Der in Fig. 1 gezeigte UBM-Aufbau 50 bzw. die in Fig. 1 gezeig¬ te Bump-Struktur 51 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ermöglicht somit einen Lötkontakt auszuführen, welcher hinsichtlich des Phasenwachstums speziell beim Einsatz von bleifreien Loten stabil ist und prozesstechnisch schnell und wirtschaftlich für das Wafer-Bumping von Halbleitern und elektronischen Komponenten einsetzbar ist.
Die in Fig. 1 gezeigte Bump-Struktur 51 kann dazu eingesetzt werden, den hier gezeigten Lötpartner mit einem weiteren Löt¬ partner zu verbinden. Hierzu wird der zweite hier nicht gezeig¬ te Lötpartner an dem Lötkontakt bzw. der Bump-Struktur 51 posi- tioniert und anschließend ein Reflow-Löten durchgeführt, so dass sich eine intermetallische Verbindung zwischen dem zweiten Material und dem Lotmaterial ausbildet und der hier gezeigte Lötpartner mit dem anderen Lötpartner verbunden wird. Das Ver- fahren wird dabei vorzugsweise so ausgeführt, dass der Schritt der Durchführung des Reflow-Lötens über einen vorbestimmten Zeitraum bei einer vorbestimmten Temperatur durchgeführt wird, so dass sich eine durchgehende bzw. weitgehend durchgehende Schicht einer intermetallischen Verbindung zwischen dem zweiten Material der zweiten benetzbaren Materialschicht 55 und dem Lotmaterial 25 bildet und keine intermetallische Verbindung zwischen dem ersten Material in der ersten benetzbaren Materialschicht 53 und dem Lotmaterial 25.
Fig 2 zeigt eine schematische Ansicht eines Lötkontakts 61 nach Durchführung einer metallurgischen Reaktion, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, der durch Reflow- Löten einer Schichtanordnung aus erster benetzbarer Materialschicht , zweiter benetzbarer Materialschicht und Lotmaterial gebildet wurde. Die zweite Materialschicht weist dabei eine solche Dicke auf, dass nach der metallurgischen Reaktion auf einem Substrat mit Haft- und Diffusionssperrschicht und Galvanikstartschicht 62 die erste Materialschicht 63 angeordnet ist, auf der ein Teil 65 der zweiten Materialschicht verblieben ist. Auf dieser Teilschicht 65 ist eine intermetallische Ver- bindung 67 angeordnet, die durch eine metallurgische Reaktion des Materials der zweiten Materialschicht 65 mit dem Lot gebildet wurde.
Bei dem in Fig. 2 gezeigten Lötkontakt hatte die zweite benetzbare Materialschicht vor der metallurgischen Reaktion eine große Schichtdicke, so dass diese bei der metallurgischen Reaktion nicht vollständig verbraucht wurde und die Teilschicht 65 bestehen bleibt. Somit besteht die intermetallischen Verbindung 67 lediglich aus einer Verbindung zwischen dem Mate¬ rial der zweiten Materialschicht und dem Lotmaterial. Besteht die zweite Materialschicht aus Kupfer und das Lotmaterial aus Zinn, so entsteht eine CuβSns-Verbindung. Eine intermetallische Verbindung zwischen der ersten benetzbaren Materialschicht und dem Lotmaterial (bei Nickel und Zinn Ni3Sn4) kann nicht gebildet werden, so dass man einen zuverlässigen Lötkontakt erhält.
Fig.3 zeigt eine schematische Ansicht eines Lötkontakts 71 nach Durchführung einer metallurgischen Reaktion bei hoher Tempera- tur, gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung, der durch Reflow-Löten einer Schichtanordnung aus einer ersten benetzbaren Materialschicht, einer zweiten benetzbaren Materialschicht und dem Lotmaterial gebildet wurde. Die zweite Materialschicht wies dabei eine solche Dicke auf, dass bei der Flüssigphasenreaktion die zweite Materialschicht vollständig verbraucht wurde und zwischen Lotschicht 25 und erster Materialschicht 63 eine intermetallische Verbindung 73, IMC M2 angeordnet ist.
Da erfindungsgemäß der Lotanteil in der intermetallischen Ver- bindung 73 geringer ist als er in einer intermetallischen Verbindung IMC Ml zwischen der ersten Materialschicht 63 Ml und dem Lotmaterial wäre, wird eine solche intermetallische Verbindung IMC Ml an der Grenzfläche zwischen IMC M2 und Ml nicht erzeugt. Abhängig von den verwendeten Materialien findet vielmehr an der Grenzfläche zwischen IMC M2 und Ml lediglich ein Austausch von M2 und Ml in der intermetallischen Verbindung IMC M2 bis zu einem bestimmten Sättigungswert statt.
Ist Ml Nickel, M2 Kupfer und das Lotmaterial Zinn, so bildet sich die intermetallische Verbindung als (Cu, Ni) 6Sn5-Schicht aus.
Das in Fig. 3 gezeigte Ausführungsbeispiel ermöglicht die Verwendung einer dünneren zweiten benetzbaren Materialschicht 2 als das in Fig. 2 gezeigte Beispiel, wobei immer noch ein zuverlässiger Lötkontakt gewährleistet werden kann. In Fig. 3 ist ferner schematisch ein zweiter Lötpartner 79 dargestellt, der durch das Reflow-Löten mit dem Substrat 62 verbunden wird. Bei beiden Lötpartnern kann es sich dabei beispielsweise um elektronische Bauelemente, Integrierte Schaltungen oder Substrate handeln. In Fig. 4 ist ein Vergleichsbeispiel 81 nach Durchführung eines Reflow-Lötens dargestellt, bei dem die zweite benetzbare Materialschicht eine zu geringe Stärke aufwies. Wie in Fig. 4 dargestellt ist, bildet sich dabei keine durchgehende Schicht ei- ner intermetallischen Verbindung 83 zwischen dem Material der zweiten Materialschicht und dem Lotmaterial 25, sondern diese Schicht 83 ist von Lotnadeln 85 durchzogen, die bis zu der ersten benetzbaren Materialschicht 63, Ml reichen. Somit dringt das Lot bis zu der ersten Materialschicht 63 vor, so dass dort eine intermetallische Verbindung IMC Ml gebildet werden kann, was zur Folge hat, dass eine Zuverlässigkeit des Lötkontakts nicht mehr gewährleistet ist.
In Fig. 5 ist ein UBM-Päd bzw. Anschlusskontakt 91 gezeigt gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. In dem UBM-Pad 91 ist im Gegensatz zu der in Fig. 1 gezeigten Bump-Struktur kein Lotmaterial 25 vorhanden, und eine erste benetzbare Materialschicht ist mit dem Bezugszeichen 93 versehen und eine zweite benetzbare Materialschicht mit dem Bezugszeichen 95. Über das UBM-Pad 91 wird eine elektrische und/oder me- chanische Verbindung zu einem hier nicht gezeigten Lötpartner hergestellt. Dabei befindet sich ein hier nicht gezeigtes Lotmaterial auf einem Lötkontakt an dem Lötpartner.
Die vorliegende Erfindung wurde anhand einer Implementierung untersucht, bei der ein System, wie es in Fig. 1 gezeigt ist, verwendet wurde. Dabei wurde als Haft- und Diffusionssperrschicht 57 eine TiW-Schicht verwendet, die aufgesputtert wurde und daher mit TiWsp bezeichnet wird. Als Galvanikstartschicht 21 wurde eine Cu-Schicht Cusp aufgesputtert. Auf der Galvanikstartschicht 21 wurden dann nacheinander eine Nickelschicht Niep als erste benetzbare Materialschicht 53 und eine Kupferschicht Cuep als zweite benetzbare Materialschicht 55 galvanisch abgeschieden.
Als Lotmaterial wurde Sn, eine SnAg-, und eine eutektische SnCu-Legierung eingesetzt. Kleine Sn-Bumps mit einer Höhe von 23 um bildeten den Schwerpunkt der Auswertung. Die Nickelschicht Niep wies eine Dicke von 1,5 um auf. Bei einem ersten Beispiel wurde eine Kupferschicht Cuep mit einer Dicke von 150 nm verwen- det, während bei einem zweiten Beispiel eine Kupferschicht Cuep mit einer Dicke von 500 nm verwendet wurde. Dabei stellt eine Cu-Schichtdicke von 500 nm die obere Grenze der Löslichkeit von Cu in Sn bei dieser Bumphöhe (23 um Sn) während des Reflow- Lötens dar. Das Löten geschieht bei einer Temperatur von 250 C. Die entsprechende Löslichkeit ist aus dem Phasendiagramm ablesbar, gemäß U.R. Kattner u.a. (Z. Metallkd., Vol. 92, No. 7, Juli 2001, Seiten 740 bis 746) . Würde eine 150 nm dicke Schicht Cu vollständig in Sn gelöst, entspräche dies der eutektischen Zu- sammensetzung.
Die entsprechend aufgebauten Lotbumps wurden einer Alterung unterzogen, wobei sie vorher für 120 s bei 2500C umgeschmolzen worden waren (Flüssigphasenreaktion) . Die darauf folgende thermische Alterung (Festphasenreaktion) wurde bei 15O0C für bis zu 1000 h durchgeführt.
Ausgehend von dem beschriebenen Metallisierungsschema TiWSpCusp- Niep-Cüep als' Untermetallisierung und Sn als Lot wurde ein stabiles Interface zwischen Ni und Lot durch die Ausbildung der intermetallischen Verbindung (CuNi)6Sn5 erzielt. (CuNi)6Sn5 ent- steht durch die Umsetzung von Cu, wenn es in ausreichender Menge in der Grenzschicht vorhanden ist (optimierte Cu-Schichtdicke) , und Lot in der Flüssigphasenreaktion. Während der anschließenden thermischen Alterung wurde keine Veränderung an dem Interface festgestellt, die eine Beeinträchtigung des Kontakts dar- stellen würde.
Im Gegensatz dazu zeigte sich bei einem Vergleichsbeispiel mit einer zu dünnen Cu-Schicht, dass längerfristig ein vollständiger, wenn auch verlangsamter Verbrauch der ersten Material- schicht Ml aus Nickel auftritt.
Die durchgeführten Untersuchungen sind in "Effect of the Cu Thickness on the Stability of a Ni/Cu Bilayer UBM of Lead Free Microbumps during Liquid and Solid State Aging", von C. Jurenka Wolf, Engelmann, Reichl u.a., 55th Electronic Components & Technology Conference (ECTC 2005), Lake Buena Vista, Fl (USA), May 31 - June 3, 2005, Proc. Seiten 89 - 93, veröffentlicht. In diesem Artikel wird beschrieben, dass bei geeigneter Wahl der Schichtdicke der zweiten Materialschicht aus Cu eine nahezu durchgehende Trennschicht aus (Cu, Ni) 6Sn5 zwischen Lot und Nickel erzeugt wird, wobei sich die Zusammensetzung dieser Schicht während der nachfolgenden thermischen Alterung nicht änderte. Diese Zusammensetzung ist abhängig von der Dauer des Reflow-Prozesses, der gewählten Temperatur und der Dimensionierung der Schichtdicken.
Die erste benetzbare Materialschicht 53 und die zweite benetz- bare Materialschicht 55 können beispielsweise mittels Sput- terprozessen, Dampfprozessen oder galvanischer bzw. elektrochemischer Prozesse aufgebracht werden (Fig. 1) . Die vorliegende Erfindung ist jedoch nicht auf solche Verfahren zur Aufbringung der ersten Materialschicht 53 und der zweiten Material- schicht 55 begrenzt, wobei beliebige andere Verfahren Anwendung finden können. Das Lot kann beispielsweise mittels galvanischer Prozesse, Aufdampfverfahren, Lotpastendruck oder durch Plazieren von Lot-Preforms (z.B. Lotkugeln) aufgebracht werden. Bei den Ausführungsbeispielen oben sind in der Bump-Struktur 51 zwei Materialschichten 53 und 55 (Fig. 1) zwischen Lotmaterial und Haftschicht angeordnet. Jedoch kann auch eine größere Anzahl von Materialschichten zwischen der ersten Materialschicht und dem Lot angeordnet werden, die bezüglich der ersten Materialschicht vergleichbare Eigenschaften aufweisen wie die zweite Materialschicht .
Bei den Ausführungsbeispielen oben sind spezifische an Reflow- Löttemperatur, Materialien und Lotmaterialmasse angepasste Schichtdicken verwendet worden. Abhängig von den Gegebenheiten können jedoch andere Schichtdicken verwendet werden, solange ge- währleistet bleibt, dass sich eine Trennschicht der beschriebenen Art zwischen einer der benetzbaren Materialschichten und dem Lot ausbildet. In den Ausführungsbeispielen oben wird die Bump-Struktur 51 gemäß der vorliegenden Erfindung vorzugsweise eingesetzt, um Flip-Chip-Kontaktierungen auszuführen. Jedoch ist eine beliebige Nutzung einer Metallisierung, die der Bump- Struktur 51 entspricht, eine hierzu weitere Anwendung. Statt Nickel und Kupfer für die erste und zweite benetzbare Materialschicht könnten beliebige geeignete Metalle oder Metallschichtsysteme oder Metalllegierungen verwendet werden, die die definierten Eigenschaften zueinander aufweisen.
Die Haft- und Diffusionssperrschicht und die Galvanikstartschicht können jeweils unterschiedliche Schichtdicken aufweisen. Typisch liegen diese im Anwendungsfeld der Mikroelektronik im Bereich von einigen Nanometern. Die Dicke der ersten be- netzbaren Materialschicht ist unkritisch und liegt in diesem Anwendungsgebiet im Bereich von einigen Mikrometern (typ. 1 - 100 μm) . Die zweite benetzbare Materialschicht kann eine Schichtdicke in einem Bereich von wenigen Nanometern bis zu einigen Mikrometern aufweisen. Um einen Schichtaufbau mit einer möglichst geringen Dicke implementieren zu können (reduzierte Prozesszeiten) , ist die Dicke der zweiten Materialschicht vorzugsweise geringer als die Dicke der ersten Materialschicht. Im Einzelfall müssen die Schichtdicken speziell der zweiten Materialschicht 2 dem Lotvolumen und damit der Bumpgröße angepasst werden.

Claims

Patentansprüche
1. Ein UBM-Pad (91) für einen Lötkontakt mit folgenden Merkmalen:
einer ersten Materialschicht (93) , die ein erstes Material aufweist; und
einer zweiten Materialschicht (95), die ein zweites Material aufweist und selbst eine Endschicht darstellt oder zwischen einer Endschicht und der ersten Materialschicht (93) angeordnet ist;
wobei das erste Material und das zweite Material bezüglich eines Lotmaterials (25) Eigenschaften besitzen, so dass die Anwesenheit des zweiten Materials (95) metallurgische Reaktionen des ersten Materials (93) mit dem Lotmaterial (25) im gesamten Temperaturbereich des Verbindens und des Betriebs des aufgebauten elektronischen Bauelements unterbindet, die der Zuverlässigkeit der Gesamtverbindung abträglich sind.
2. UBM-Pad (91) gemäß Anspruch 1, wobei das Lotmaterial (25), das erste Material und das zweite Material solche sind,
dass bei einer metallurgischen Reaktion das zweite Material und das Lotmaterial (25) eine höhere Bildungsgeschwindigkeit einer intermetallischen Verbindung aufweisen als das erste Material und das Lotmaterial; und
dass ein Anteil des Lotmaterials (25) in einer intermetallischen Verbindung zwischen dem zweiten Material und dem Lotmaterial (25) geringer ist als ein Anteil des Lotmate- rials in einer intermetallischen Verbindung zwischen dem ersten Material und dem Lotmaterial (25) wäre;
wobei die zweite Materialschicht (95) eine Dicke aufweist, die sicherstellt, dass bei einer metallurgischen Reaktion eine derartige Schicht einer intermetallischen Verbindung, die das Lotmaterial (25) und das zweite Mate- rial aufweist, zwischen dem Lotmaterial (25) und der ersten Materialschicht (93) gebildet wird, so dass die Bildung einer intermetallischen Verbindung zwischen dem ersten Material und dem Lotmaterial (25) nicht auftritt.
3. UBM-Pad (91) gemäß einem der Ansprüche 1 oder 2, bei dem das erste Material Nickel aufweist.
4. UBM-Pad (91) gemäß einem der Ansprüche 1 bis 3, bei dem das zweite Material Kupfer aufweist.
5. UBM-Pad (91) gemäß einem der Ansprüche 1 bis 4, bei dem das Lotmaterial (25) Zinn oder eine Zinn-Legierung aufweist.
6. UBM-Pad (91) gemäß einem der Ansprüche 1 bis 5, bei dem die zweite Materialschicht (95) dünner als die erste Materialschicht (93) ist.
7. UBM-Pad (91) gemäß einem der Ansprüche 1 bis 6, bei der die Stärke der zweiten Materialschicht (95) derart ist, dass unter Berücksichtigung der technologischen Herstellungstoleranzen das Löslichkeitsmaximum dieses zweiten Materials im Lot bei der maximalen Temperatur, die während des Gesamtprozesses erreicht wird, sicher erreicht wird.
8. UBM-Pad (91 gemäß einem der Ansprüche 1 bis 7, mit einer Haft- und Diffusionssperrschicht (21) , wobei die Haft- und Diffusionssperrschicht (21) an der der zweiten Material- Schicht (95) abgewandten Seite der ersten Materialschicht (93) angeordnet ist.
9. UBM-Pad (91) gemäß Anspruch 8, bei dem die Haft- und Diffusionssperrschicht (21) eine Schichtdicke unter 1 um auf- weist.
10. UBM-Pad (91) gemäß einem der Ansprüche 1 bis 9, bei dem eine Mehrzahl von Materialschichten zwischen dem Lotmaterial (25) und der ersten Materialschicht (93) angeordnet ist.
11. UBM-Päd (91) gemäß einem der Ansprüche 1 bis 10, der ferner eine Galvanikstartschicht (57) auf einer der zweiten Materialschicht (95) abgewandten Seite der ersten Materi- alschicht (93) aufweist.
12. UBM-Pad (91), mit einem Anschlusspad (17), wobei das Anschlusspad (17) mit der ersten Materialschicht (93) e- lektrisch-leitend verbunden ist, und wobei die erste Mate- rialschicht (93) zwischen dem Anschlusspad und der zweiten Materialschicht (95) angeordnet ist.
13. UBM-Pad (91) nach einem der Ansprüche 1 bis 12, mit einem Lotmaterial (25), das auf der Endschicht angeordnet ist.
14. UBM-Pad (91) gemäß einem der Ansprüche 1 bis 12, bei dem ein Lötpartner das Lotmaterial (25) aufweist.
15. Verfahren zum Herstellen einer Lötverbindung unter Verwen- düng des Lötkontakts (51) nach Anspruch 13, mit folgenden
Schritten:
Erzeugen des Lötkontakts (51) nach Anspruch 13, an einem ersten Lötpartner;
Positionieren eines zweiten Lötpartners an dem Lötkontakt (51); und
Durchführen eines Reflow-Lötens, Thermodenbondens, Diffu- sionslötens (Festphasenreaktion) oder eines andern Fügeverfahrens zur Erzeugung einer intermetallischen Verbindung zwischen dem zweiten Material und dem Lotmaterial (25) und zur Zusammenfügung des ersten und zweiten Lötpartners.
16. Verfahren zum Herstellen einer Lötverbindung zwischen einem UBM-Pad (91) nach einem der Ansprüche 1 bis 12 mit einem Lötpartner, der ein Lotmaterial aufweist, mit folgenden Schritten: Erzeugen des UBM-Pad (91) nach einem der Ansprüche 1 bis 12;
Positionieren des Lötmaterials des Lötpartners an dem UBM-Pad (91); und
Durchführen eines Reflow-Lötens, Thermodenbondens, Diffusionslötens (Festphasenreaktion) oder eines andern Fügeverfahrens zur Erzeugung einer intermetallischen Verbin- düng zwischen dem zweiten Material und dem Lotmaterial (25) zur Zusammenfügung des UBM-Pad (91) und des Lötpartners.
17. Verfahren gemäß einem der Ansprüche 15 oder 16, bei dem der Schritt des Zusammenfügens über einen vorbestimmten Zeitraum bei vorbestimmter Temperatur so durchgeführt wird, dass sich eine nahezu durchgehende Schicht einer intermetallischen Verbindung zwischen dem zweiten Material und dem Lotmaterial (25) bildet und keine intermetallische Verbindung zwischen dem ersten Material und dem Lotmaterial.
PCT/EP2006/004783 2005-05-25 2006-05-19 Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung WO2006125571A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
AT06742995T ATE500613T1 (de) 2005-05-25 2006-05-19 Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
EP06742995A EP1883962B1 (de) 2005-05-25 2006-05-19 Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
JP2008512742A JP2008543035A (ja) 2005-05-25 2006-05-19 Ｕｂｍパッド、はんだ接触子及びはんだ接合方法
US11/915,128 US20080308297A1 (en) 2005-05-25 2006-05-19 Ubm Pad, Solder Contact and Methods for Creating a Solder Joint
DE502006009000T DE502006009000D1 (de) 2005-05-25 2006-05-19 Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102005024088.7 2005-05-25
DE102005024088 2005-05-25
DE102005051857A DE102005051857A1 (de) 2005-05-25 2005-10-28 UBM-PAD, Lötkontakt und Verfahren zur Herstellung einer Lötverbindung
DE102005051857.5 2005-10-28

Publications (1)

Publication Number Publication Date
WO2006125571A1 true WO2006125571A1 (de) 2006-11-30

Family

ID=36889041

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/004783 WO2006125571A1 (de) 2005-05-25 2006-05-19 Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung

Country Status (9)

Country Link
US (1) US20080308297A1 (de)
EP (1) EP1883962B1 (de)
JP (1) JP2008543035A (de)
KR (1) KR20080008375A (de)
AT (1) ATE500613T1 (de)
DE (2) DE102005051857A1 (de)
PT (1) PT1883962E (de)
TW (1) TWI302722B (de)
WO (1) WO2006125571A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5099644B2 (ja) * 2006-05-29 2012-12-19 日本電気株式会社 電子部品、半導体パッケージ及び電子機器
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
US9035459B2 (en) * 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same
US8378485B2 (en) 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
TWI381901B (zh) * 2009-12-15 2013-01-11 Univ Yuan Ze 抑制錫-鎳介金屬於銲點中生成的方法
JP5693375B2 (ja) * 2010-05-28 2015-04-01 シチズンホールディングス株式会社 半導体発光素子
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
TWI430377B (zh) * 2011-08-09 2014-03-11 Univ Nat Chiao Tung 用於減緩介金屬化合物成長之方法
JP2013187423A (ja) * 2012-03-08 2013-09-19 Elpida Memory Inc 半導体チップ及びその製造方法
JP6525620B2 (ja) * 2015-02-05 2019-06-05 キヤノン株式会社 液体吐出ヘッド用基板の製造方法
US11257745B2 (en) * 2017-09-29 2022-02-22 Intel Corporation Electroless metal-defined thin pad first level interconnects for lithographically defined vias

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904859A (en) * 1997-04-02 1999-05-18 Lucent Technologies Inc. Flip chip metallization
US6417089B1 (en) * 2000-01-03 2002-07-09 Samsung Electronics, Co., Ltd. Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
EP1223613A2 (de) * 2001-01-15 2002-07-17 Nec Corporation Elektrodenstruktur für Halbleitervorrichtung, sowie Herstellungsverfahren und -apparatur

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022027A (ja) * 1998-06-29 2000-01-21 Sony Corp 半導体装置、その製造方法およびパッケージ用基板
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
KR100311975B1 (ko) * 1999-12-16 2001-10-17 윤종용 반도체소자 및 그 제조방법
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
US7095121B2 (en) * 2002-05-17 2006-08-22 Texas Instrument Incorporated Metallic strain-absorbing layer for improved fatigue resistance of solder-attached devices
JP3978449B2 (ja) * 2002-06-21 2007-09-19 富士通株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904859A (en) * 1997-04-02 1999-05-18 Lucent Technologies Inc. Flip chip metallization
US6417089B1 (en) * 2000-01-03 2002-07-09 Samsung Electronics, Co., Ltd. Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
EP1223613A2 (de) * 2001-01-15 2002-07-17 Nec Corporation Elektrodenstruktur für Halbleitervorrichtung, sowie Herstellungsverfahren und -apparatur

Also Published As

Publication number Publication date
PT1883962E (pt) 2011-05-31
TW200705585A (en) 2007-02-01
DE102005051857A1 (de) 2007-02-22
JP2008543035A (ja) 2008-11-27
US20080308297A1 (en) 2008-12-18
EP1883962B1 (de) 2011-03-02
EP1883962A1 (de) 2008-02-06
TWI302722B (en) 2008-11-01
ATE500613T1 (de) 2011-03-15
DE502006009000D1 (de) 2011-04-14
KR20080008375A (ko) 2008-01-23

Similar Documents

Publication Publication Date Title
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE60131402T2 (de) Layout und verfahren für eine anordnung mit segmentierter blm (ball limiting metallurgy) für ein- und ausgänge
DE69632969T2 (de) Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
US7547623B2 (en) Methods of forming lead free solder bumps
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE102005042780A1 (de) Halbleiteranordnung mit einer Lotschicht auf Zinnbasis und Verfahren zum Herstellen derselben
DE112006003438T5 (de) Kohlenstoffnanoröhrchen-Lötmittel-Kompositpaste für Hochleistungsverbindungen
DE102005029246A1 (de) Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US9911711B2 (en) Structures and methods to enable a full intermetallic interconnect
EP1766673A1 (de) Herstellungsverfahren für bleifreie löthöcker und verwandte strukturen
WO2014154637A1 (de) Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern
DE4301728C2 (de) Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE102009044086A1 (de) Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil
DE10314876B4 (de) Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
DE102008041873A1 (de) LTCC-Substratstruktur und Verfahren zur Herstellung derselben
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE3523808C2 (de)
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE102005024430B4 (de) Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
DE102019120872A1 (de) Löten eines Leiters an eine Aluminiumschicht
DE10322135B9 (de) Bauelement mit einer Lötverbindung und Verfahren zur Herstellung der Lötverbindung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077027168

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006742995

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2008512742

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

NENP Non-entry into the national phase

Ref country code: RU

WWW Wipo information: withdrawn in national office

Ref document number: RU

WWP Wipo information: published in national office

Ref document number: 2006742995

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11915128

Country of ref document: US