WO2006106743A1 - 有機薄膜トランジスタ及びそれを用いた半導体素子 - Google Patents

有機薄膜トランジスタ及びそれを用いた半導体素子 Download PDF

Info

Publication number
WO2006106743A1
WO2006106743A1 PCT/JP2006/306488 JP2006306488W WO2006106743A1 WO 2006106743 A1 WO2006106743 A1 WO 2006106743A1 JP 2006306488 W JP2006306488 W JP 2006306488W WO 2006106743 A1 WO2006106743 A1 WO 2006106743A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
organic
layer
organic semiconductor
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/306488
Other languages
English (en)
French (fr)
Inventor
Yasuyuki Watanabe
Kazuhiro Kudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chiba University NUC
Original Assignee
Chiba University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chiba University NUC filed Critical Chiba University NUC
Priority to JP2007512797A priority Critical patent/JP4848522B2/ja
Publication of WO2006106743A1 publication Critical patent/WO2006106743A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]

Definitions

  • the present invention relates to an organic thin film transistor and a semiconductor element using the same, and is suitably used for an organic electroluminescence (EL) display element, an organic logic element, and the like.
  • EL organic electroluminescence
  • organic EL display elements and organic logic circuits that use organic thin film transistors that use organic semiconductors as driving elements. ing.
  • Non-Patent Document 1 listed below includes a substrate, a source electrode, a copper phthalocyanine layer (hereinafter referred to as “CuPc layer”), and a drain electrode in order.
  • a vertical organic TFT is described which is stacked and embedded with an aluminum gate electrode by vacuum deposition inside this CuPc layer.
  • Patent Document 1 and Patent Document 2 listed below include a substrate, a first electrode, a charge injection layer or a charge transport layer, a first organic semiconductor layer, a second electrode, a second organic semiconductor layer, and a third electrode.
  • An organic thin film transistor formed by laminating is described.
  • Non-Patent Document 1 Eto et al., T. IEEE. Japan, 1998, 118—A ⁇ , 10, 1166—11 pp. 71
  • Patent Document 1 JP 2004-335557 A
  • Patent Document 2 JP 2004-103905 A
  • Non-Patent Document 1 a study was conducted using a pentacene as an example of an organic semiconductor layer. A voltage was applied to the gate electrode embedded in the organic semiconductor layer. Even when no voltage is applied, when an electric field is applied between the source electrode and the drain electrode, carrier movement occurs, so that the off characteristics of the transistor are reduced. We focused on the point that it was a force S, and that it was a matter of passing a large amount of current even in the off state. The same applies to the techniques described in Patent Documents 1 and 2, specifically, in the techniques described in Patent Documents 1 and 2, between the first electrode and the first organic semiconductor layer.
  • H OMO Occupied Molecular Orbit
  • an object of the present invention is to provide an organic thin film transistor and a semiconductor element using the organic thin film transistor with improved off characteristics, higher on / off ratio and higher reliability.
  • a noria layer that intentionally prevents carrier movement is provided in the organic thin film transistor having an organic semiconductor layer between two electrodes (a source electrode and a drain electrode).
  • the present inventors have conceived that a very effective off characteristic can be obtained without substantially reducing the on characteristic by controlling the current flowing through the barrier layer by the tunnel effect by the voltage applied to the gate.
  • the organic thin film transistor according to the present invention is formed by sequentially laminating a first electrode, a barrier layer, a first organic semiconductor layer, a second electrode, a second organic semiconductor layer, and a third electrode. It has a layered structure.
  • the term “barrier layer” refers to a charge injection barrier layer that functions as a tunnel layer. More specifically, when the transistor is in an off state, it serves as a barrier against charge movement, while the transistor When is in an on state, it means a layer having a function as a tunnel layer. More specifically, the first organic semiconductor layer and the layer having a work function having a HOMO level larger than that of the first electrode. In this way, it works as a tunnel layer in the on state while maintaining the height of the injection barrier in the off state. Thus, an organic thin film transistor and a semiconductor device using the same can be obtained with a high on / off ratio.
  • the barrier layer is formed of a metal oxide, and the thickness thereof is preferably lnm or less, more preferably 0. lnm or more and lnm or less.
  • the first electrode may be composed of a material having a metallic property that satisfies a work function ⁇ smaller than the HOMO (Highest Occupied Molecular Orbit) level of the first organic semiconductor material. It is also desirable that the first organic semiconductor layer is made of an organic semiconductor material that satisfies a HOMO level greater than the work function ⁇ of the first electrode.
  • HOMO Highest Occupied Molecular Orbit
  • the first electrode functions as a source electrode
  • the second electrode functions as a gate electrode
  • the third electrode functions as a drain electrode. It is also desirable that the first electrode functions as a drain electrode, the second electrode functions as a gate electrode, and the third electrode functions as a source electrode.
  • the semiconductor element according to the present invention includes a substrate, a first electrode, a barrier layer, a first organic semiconductor layer, a second electrode, a second organic semiconductor layer, and a third electrode sequentially.
  • a plurality of organic thin film transistors having a stacked structure formed by stacking are formed.
  • the first electrode is made of a material having a metallic property that satisfies a work function ⁇ smaller than the HOMO level of the first organic semiconductor material. It is also desirable that one organic semiconductor layer is made of an organic semiconductor material that satisfies a HOMO level larger than the work function ⁇ of the first electrode.
  • the semiconductor element according to the present invention includes a first electrode, a barrier layer, a first organic semiconductor layer, a second electrode, a second organic semiconductor layer, a third electrode, and a substrate sequentially stacked.
  • a plurality of organic thin film transistors having a laminated structure formed as described above are formed.
  • the third electrode is made of a material having a metallic property that satisfies a work function ⁇ smaller than the HOMO level of the second organic semiconductor material. It is also desirable that the second organic semiconductor layer be composed of an organic semiconductor material that satisfies a HOMO level greater than the work function ⁇ of the third electrode. [0016] In addition, in the semiconductor element according to the present invention, it is desirable that the barrier layer is formed of a metal oxide, and the thickness thereof is desirably lnm or less, more desirably. 0. lnm or more and lnm or less.
  • the first electrode functions as a source electrode
  • the second electrode functions as a gate electrode
  • the third electrode functions as a drain electrode. It is also desirable that the first electrode functions as a drain electrode, the second electrode functions as a gate electrode, and the third electrode functions as a source electrode.
  • the organic thin film transistor of the present invention can improve off characteristics, provide an organic thin film transistor having a higher on / off ratio and higher reliability, and a semiconductor element using the organic thin film transistor.
  • FIG. 1 is a schematic perspective view of an organic TFT according to the present embodiment.
  • FIG. 2 is a cross-sectional view taken along line AA in FIG.
  • FIG. 3 Potential energy of carriers in the source electrode (S), noria layer, gate electrode (G), drain electrode (D), and organic semiconductor layer in the organic thin film transistor showing one embodiment of the present invention. It is a graph which shows.
  • FIG. 4 is a manufacturing process diagram of an organic thin film transistor showing an embodiment of the present invention.
  • FIG. 5 is a graph showing IV characteristics between the gate and the source and between the gate and the drain of the organic thin film transistor obtained in Example 1.
  • FIG. 6 is a diagram showing IV characteristics between the source and drain of the organic thin film transistor obtained in Example 1.
  • FIG. 7 is a diagram showing IV characteristics of the organic thin film transistor obtained in Example 1.
  • FIG. 8 is a diagram showing IV characteristics of an organic thin film transistor manufactured by the same process as in Example 1 except that the process of forming the noria layer obtained in Comparative Example 1 is omitted.
  • FIG. 9 is a graph showing IV characteristics between the gate and the source and between the gate and the drain of the organic thin film transistor obtained in Example 2.
  • FIG. 10 shows the IV characteristics between the source and drain of the organic thin film transistor obtained in Example 2. It is a figure.
  • FIG. 11 is a diagram showing IV characteristics of the organic thin film transistor obtained in Example 2.
  • FIG. 12 is a diagram showing IV characteristics of an organic thin film transistor fabricated by the same process as in Example 2 except that the process of forming the noria layer obtained in Comparative Example 2 was omitted.
  • FIG. 1 is a schematic perspective view of a semiconductor device according to this embodiment
  • FIG. 2 is a cross-sectional view taken along the line AA in FIG.
  • the semiconductor element according to the present embodiment includes a plurality of organic TFTs on the substrate 1, and the organic TFT includes the source electrode 2 and the barrier. It has a layered structure in which the layer 3, the first organic semiconductor layer 4, the gate electrode 5, the second organic semiconductor layer 6, and the drain electrode 7 are sequentially stacked. Due to this stacked structure, the organic TFT is a so-called vertical organic TFT.
  • the substrate is for holding the organic TFT, and is not limited as long as it exhibits the above functions!
  • various substrates such as a glass substrate, a plastic substrate, a semiconductor substrate, etc. Can be suitably used.
  • the source electrode is an electrode used to supply current to the drain electrode via the first and second organic semiconductor layers, and is not particularly limited as long as it is conductive.
  • the thickness of the source electrode is not particularly limited, but should be 50 nm or more and 150 nm or less. desirable.
  • the source electrode is connected to a power supply line outside the semiconductor element (not shown).
  • the substrate and the source electrode are configured as different materials.
  • these can be used together, and in this case, for example, a semiconductor in which boron (B) or the like is highly doped. It is conceivable to use a substrate.
  • This high concentration means that the resistivity is about 0.02-lO Q cm.
  • the noria layer according to the present embodiment is provided between the source electrode and the gate electrode, and is a layer used for the charge injection barrier layer.
  • the material constituting the noria layer is not limited as long as it has the above-mentioned function, but for example, acid aluminum (A1
  • oxide silicon SiO 2
  • metal oxide film such as oxide tantalum (Ta 2 O 3), polybuteno
  • Organic insulating film such as metal or polyimide, or an organic layer having a HOMO (Highest Occupied Molecular Orbit) level higher than the HOMO (Highest Occupied Molecular Orbit) level of the organic semiconductor layer used (for example, an organic semiconductor layer)
  • HOMO Highest Occupied Molecular Orbit
  • the noria layer according to the present embodiment is a material having a work function or HOMO order higher than the work function of the source electrode and the HOMO level of the organic semiconductor layer.
  • the interface of the first electrode provided on the substrate side of this noria layer can be formed as a barrier layer by chemically interfacial treatment such as acid treatment, alkali treatment, plasma treatment.
  • chemically interfacial treatment such as acid treatment, alkali treatment, plasma treatment.
  • the noria layer is changed into the source electrode and the first organic semiconductor layer. It can also be formed at the interface.
  • the thickness of the barrier layer can be adjusted as appropriate depending on the material and device structure. However, if the thickness is too thin, the effect of barriering charge transfer cannot be obtained, but if the thickness is too thick, the gate is turned on. In this case, the carrier movement may be hindered (does not function as a tunnel layer). Therefore, it is more preferably in the range of about lnm or less, more preferably 0. Inm or more and lnm or less. .
  • the first organic semiconductor layer is provided for charge transport, and the material is not limited as long as it exhibits the above functions.
  • Pentacene, a NPD, CuPc, etc. Can be mentioned.
  • the thickness of the first organic semiconductor layer is the device It can be adjusted as appropriate according to the structure, electrode material used, and organic semiconductor material. However, if it is too thin, the source electrode and the gate electrode may be short-circuited. If it is too thick, the resistance will increase and the drive voltage will increase. Therefore, it is desirable that it be lOOnm or more and 300nm or less, more desirably 1OOnm or more and 200nm or less.
  • the gate electrode is disposed between the first organic semiconductor layer and the second organic semiconductor layer, and is an electrode used for controlling the source-drain current.
  • this material it is desirable to use aluminum (A1) from the viewpoint of forming a Schottky barrier with a material exhibiting a force p-type semiconductor property that can use the same constituent material as the source electrode.
  • A1 aluminum
  • the gate electrode has a comb shape as shown in FIG. 1, and the tip is connected to a power supply line outside the semiconductor element (not shown). .
  • the thickness 2 can be adjusted as appropriate depending on the device structure, but if it is too thin, there is a tendency that current does not flow easily, while if it is too thick, the thickness varies depending on the mask size, etc. Due to the so-called “bleeding effect” in which aluminum wraps around the bottom of the metal mask, aluminum is deposited on one surface of the first semiconductor layer instead of a comb-shaped electrode, stopping the source-drain current flow. Since there is a problem, for example, when the gate width and mask width are in the range of 10 to 30 m, the preferable thickness range is 5 nm or more and 30 nm or less, and more preferably lOnm or more and 20 nm or less.
  • the second organic semiconductor layer is an electrode disposed between the gate electrode and the drain electrode and used for carrier transport.
  • the constituent material of this layer is the same as that of the first organic semiconductor layer described above, and it is desirable to adopt the same constituent requirements from the viewpoint of simplifying the device process.
  • the thickness is almost the same as that of the first organic semiconductor layer, and it is desirable that the thickness be almost the same as that of the first organic semiconductor layer, from the viewpoint of the short-circuit problem between the gate electrode and the drain electrode. May be allowed.
  • the drain electrode is used for receiving supply of current from the source electrode via the first and second organic semiconductor layers, and is particularly limited if it is conductive.
  • the constituent material almost the same material as the above-mentioned source electrode can be adopted, and the shape such as thickness is the same as that of the above-mentioned source electrode.
  • a protective layer or the like for protecting these organic TFTs can be formed.
  • the protective layer SiON, SiN or the like is preferably used.
  • FIG. 3 (a) shows the work functions of the source electrode (S), barrier layer, gate electrode (G), and drain electrode (D) in the organic thin film transistor according to the present embodiment, and the HOMO level of the organic semiconductor layer. It is an energy band figure showing a relationship.
  • Fig. 3 (b) is an energy band diagram in the vicinity of the source electrode (S), the noria layer, and the organic semiconductor layer when a negative voltage is applied to the drain and the gate voltage is positive from 0 (zero). At this time, the shape of the potential U (x) of the barrier layer does not change to the extent that carriers tunnel through the voltage applied to the gate electrode, so carriers cannot pass through this potential U (x). In addition, off-state current can be suppressed.
  • the organic TFT according to the present embodiment employs the above-described configuration, so that a voltage is almost applied to the gate electrode, and the organic TFT functions as a layer for blocking electric charges while being on the gate electrode.
  • a voltage corresponding to the state When a voltage corresponding to the state is applied, it functions as a tunnel layer, and the ON / OFF ratio can be further increased, and a highly reliable organic thin film transistor can be manufactured.
  • saturation characteristics can be obtained over the I-V characteristics of the transistor, and a highly reliable organic thin film transistor that can be controlled more easily and a semiconductor element using the same can be manufactured. .
  • the semiconductor element is not particularly limited, but can be manufactured by the following steps. This process will be described with reference to FIG.
  • a source electrode is formed on a substrate.
  • the constituent material is a metal oxide such as ITO
  • sputtering, ion plating, and coating methods can be used.
  • a sputtering method or a vapor deposition method can be used.
  • a barrier layer is further formed on the substrate on which the source electrode is formed.
  • a thermal oxidation method may be used.
  • the source electrode when it is a metal electrode, it can be formed by a chemical interface treatment such as an acid treatment, an alkali treatment, or a plasma treatment.
  • a chemical interface treatment such as an acid treatment, an alkali treatment, or a plasma treatment.
  • a first organic semiconductor layer is formed on the barrier layer.
  • a vapor deposition method can be used when Pentacene is used as the organic semiconductor layer, and a spin coating method can be used when, for example, P3HT is used.
  • a gate electrode is formed on the first organic semiconductor layer.
  • the gate electrode can be formed using a Ni mask formed in a comb shape or a mesh shape.
  • a second organic semiconductor layer is formed on the gate electrode and the first organic semiconductor.
  • the second organic semiconductor layer can be formed in the same manner as the first organic semiconductor layer.
  • drain electrode is formed on the second organic semiconductor layer.
  • the drain electrode can be formed in the same manner as the source electrode.
  • a protective layer is further formed thereon, for example, when SiN or the like is used as a constituent material, a Cat-CVD method or the like can be adopted, and when SiON is used as a constituent material. Can be formed using Reactive Plasma Deposition method etc.
  • the present semiconductor element can be manufactured.
  • the semiconductor device includes a substrate 1, a source electrode 2, a first organic semiconductor layer 4, a gate electrode 5, a second organic semiconductor layer 6, a barrier layer 3, The drain electrode 7 is sequentially laminated. With this configuration, the same effect as in the first embodiment can be obtained.
  • the manufacturing method can be realized by moving the barrier layer forming step described in Embodiment 1 after the second organic semiconductor layer forming step.
  • the present embodiment is almost the same as the first embodiment, except that the source electrode and the drain electrode are interchanged. That is, the semiconductor element according to the present embodiment includes a substrate 1, a drain electrode 7, a barrier layer 3, a first organic semiconductor layer 4, a gate electrode 5, a second organic semiconductor layer 6, and a source. The electrode 2 and the electrode 2 are sequentially laminated. With this configuration, the same effect as that of the first embodiment can be obtained.
  • This embodiment is substantially the same as the first embodiment, but differs from the first embodiment in that the source electrode and the drain electrode are interchanged and the position of the barrier layer. That is, the semiconductor element according to this embodiment includes the substrate 1, the drain electrode 7, the first organic semiconductor layer 4, the gate electrode 5, the second organic semiconductor layer 6, the barrier layer 3, and the source. It is characterized by the fact that electrode 2 is laminated in sequence. With this configuration, the same effect as in the first embodiment can be obtained.
  • the highly doped p-type Si substrate itself was also used as the source electrode, and was fabricated by the following process.
  • Two layers were formed as barrier layers.
  • Pentacene a p-type organic semiconductor, is placed on this SiO layer at 210 ° C and 2 X 10 _4 Pa.
  • Gold (Au) was vacuum-deposited under resistance heating on the second organic semiconductor layer at 2 ⁇ 10 — 4 Pa to form a 30 nm thick drain electrode.
  • the IV characteristics of the organic TFT transistor were measured with respect to a plurality of gate voltages, and it was confirmed that the transistor was operating as a transistor. The result is shown in FIG. According to Fig. 7, when the voltage V between the source electrode Z and the drain electrode is -IV, the gate voltage V is +0.3.
  • the current value I flowing between the source electrode Z and the drain electrode is ⁇ 0.03 X 10 _7 A.
  • the gate voltage V is — 0.3V
  • the current value I flowing between the electrode Z and the drain electrode is ⁇ 1.8 ⁇ 10 _7 A.
  • the ratio was 60, which proved that good off characteristics could be obtained.
  • the IV characteristics of the organic TFT shown in Fig. 7 may be saturated when the applied current between the source electrode and the drain electrode is applied to some extent. confirmed. Although this principle is not clear, it shows a value that saturates, so it can be considered extremely useful for improving device reliability in terms of transistor performance.
  • Example 1 In Example 1 above, except for the step of forming the barrier layer, the organic TFT fabricated by the same process as in Example 1 was used. Characteristics were measured. The result is shown in FIG.
  • the current value I flowing between the electrodes is -0.8 X 10 _6 A.
  • the gate voltage V is — 0.15V
  • DS is one 1.3 X 10 _6 A.
  • the on / off ratio was about 1.8, and it was difficult to say good off characteristics.
  • the above example showed a much larger value, and the usefulness of the organic TFT according to the example 1 was proved.
  • An organic TFT according to this example was manufactured by the following process.
  • a 0.7 mm-thick glass substrate (non-alkali glass 1737F, manufactured by Corning Co., Ltd.) was used as the substrate, and ITO was deposited on the upper surface by sputtering to form an lOnm-thick source electrode.
  • Aluminum (A1) was formed on ITO to a thickness of 2 ⁇ 10 _4 Pa by vacuum evaporation under resistance heating to a thickness of 0.1 In m, and was naturally oxidized by exposure to the atmosphere to form an Al 2 O layer as a barrier layer.
  • Pentacene a p-type organic semiconductor layer
  • Pentacene was formed on the gate electrode and the first organic semiconductor layer under the same conditions as in the first organic semiconductor layer to form a second organic semiconductor layer of lOOnm.
  • gold (Au) was vacuum-deposited under resistance heating at 2 ⁇ 10 _4 Pa to form a gate electrode having a thickness of 30 nm.
  • Example 1 For the organic TFT according to this example, as in Example 1, the IV characteristics between the source electrode Z and the gate electrode were measured, and it was confirmed that a Schottky contact was formed at the gate electrode interface. I confirmed. The ⁇ - ⁇ characteristics between the drain electrode and the Z gate electrode of the organic TFT were measured to confirm that a Schottky contact was formed at the gate electrode interface. Furthermore, from the IV characteristics between the source electrode Z and the drain electrode measured with the gate electrode floating, it was confirmed that a tunnel barrier or a Schottky barrier was formed at the interface between the source electrode and the first organic semiconductor layer. . The results are shown in FIG. 9 and FIG. 9 shows the ⁇ - ⁇ characteristic of the drain electrode Z gate electrode and the ⁇ - ⁇ characteristic of the source electrode Z gate electrode, and FIG. 10 shows the ⁇ - ⁇ characteristic of the source electrode Z drain electrode.
  • the I-V characteristics of the organic TFT transistor were measured with respect to a plurality of gate voltages, and it was confirmed that the transistor was operating as a transistor. The result is shown in FIG. According to Fig. 11, when the voltage V between the source electrode Z and the drain electrode is -3V, the gate voltage V is +0.
  • the current value I flowing between the source electrode Z and the drain electrode is ⁇ 0.5 ⁇ 10 _7 A.
  • the gate voltage V is —0.8V
  • DS is — 6.2 X 10 _7 A.
  • the on / off ratio was 12.4, indicating that good off characteristics were obtained.
  • the static characteristics of the organic TFT transistor shown in Fig. 11 are excellent! The power that is saturated with respect to the applied voltage between the source electrode and the drain electrode is not seen. The off-characteristics can be obtained, the effects of the present invention can be sufficiently achieved, and a more reliable organic thin film transistor having a high on / off ratio can be provided.
  • Example 2 the IV characteristics between the source electrode / drain electrode were measured in the same manner as in Example 2 for the organic TFT fabricated by the same process as in Example 2 except that the step of forming the noria layer was omitted. .
  • the results are shown in FIG.
  • the current value I flowing between the two electrodes is – 2 ⁇ 5 X 10 _7 A.
  • Gate voltage V is — 0 ⁇ 8V
  • the DS is 4.4 X 10 _7 A.
  • the on / off ratio was about 1.8, and it was difficult to say good off characteristics. From these results, the usefulness of the organic TFT according to Example 2 was proved.

Landscapes

  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　オフ特性を向上させ、よりオンオフ比が高く信頼性の高い有機薄膜トランジスタ及びそれを用いた半導体素子を提供すること目的とする。 　第一の電極、トンネル層としての機能を有する電荷注入障壁層（バリア層）、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構造を有する有機薄膜トランジスタ及びそれを用いた半導体素子とする。バリア層の厚さは、１ｎｍ以下であることが好ましく、０．１ｎｍ以上１ｎｍ以下であることがさらに好ましい。

Description

明 細 書
有機薄膜トランジスタ及びそれを用いた半導体素子
技術分野
[0001] 本発明は、有機薄膜トランジスタ及びそれを用いた半導体素子に関し、有機エレク トロルミネッセンス (EL)ディスプレイ素子や有機論理素子等に好適に用いられるもの である。
背景技術
[0002] 近年、有機半導体を用いた有機薄膜トランジスタ (有機 Thin Film Transistor, 以下単に「有機 TFT」とも ヽぅ。）を駆動素子として利用する有機 ELディスプレイ素子 、有機論理回路などの研究開発が行われている。
[0003] 有機半導体を用いた有機 TFTにつ ヽての公知の技術として、下記非特許文献 1に 、基板、ソース電極、銅フタロシアニン層（以下「CuPc層」という。）、ドレイン電極を順 次積層し、この CuPc層内部に真空蒸着によりアルミニウムのゲート電極を埋め込ん だ縦型有機 TFTが記載されている。また、下記特許文献 1及び特許文献 2に、基板 、第一の電極、電荷注入層又は電荷輸送層、第一の有機半導体層、第二の電極、 第二の有機半導体層、第三の電極を積層してなる有機薄膜トランジスタが記載され ている。
[0004] 非特許文献 1 :ェ藤ら、 T. IEEE. Japan, 1998年、 118— A卷、 10号、 1166— 11 71頁
特許文献 1：特開 2004— 335557号公報
特許文献 2 :特開 2004— 103905号公報
発明の開示
発明が解決しょうとする課題
[0005] し力しながら、上記非特許文献 1に記載の技術をもとに有機半導体層として Pentac eneを例に用いて検討を行ったところ、この有機半導体層に埋め込まれたゲート電極 に電圧を印加しない場合であっても、ソース電極とドレイン電極との間に電界が印加 されている場合にはキャリアの移動が起こることによってトランジスタのオフ特性が下 力 Sつてしまって 、ること (オフ状態であっても電流を多く流してしまって 、ること）が課 題である点に着目した。これは上記特許文献 1及び 2に記載の技術においても同様 であり、具体的には、特許文献 1及び 2に記載の技術では、第一の電極と第一の有 機半導体層との間に、第一の電極よりも大きぐ第一の有機半導体層よりも小さな H OMO (Highest Occupied Molecular Orbit)準位を有する層（電荷注入層、 電荷輸送層）を挿入し、注入障壁の高さを低減してしまっているため、有用ではある ものの、オフ特性において課題を残してしまう。オフ特性が下がると、トランジスタのォ ン状態とオフ状態における流れる電流値の比（以下「オンオフ比」 t 、う。）が下がり、 トランジスタのソース電極とドレイン電極との間に流れる電流値の制御が難しくなり、 例えば本トランジスタを有機 EL駆動用回路に用いたときに輝度変調が取りにくくなつ てしまう場合がある。
[0006] そこで、本発明は上記課題を鑑み、オフ特性を向上させ、よりオンオフ比が高く信 頼性の高!、有機薄膜トランジスタ及びそれを用いた半導体素子を提供することを目 的とする。
課題を解決するための手段
[0007] 上記課題について本発明者らが更に鋭意検討を行ったところ、二つの電極 (ソース 電極とドレイン電極)の間に有機半導体層を有する有機薄膜トランジスタにおいて、 あえてキャリアの移動を妨げるノリア層を設け、ゲートに印加する電圧によりバリア層 をトンネル効果により流れる電流を制御することによりオン特性を殆ど下げることなく 極めて有効なオフ特性を得ることができることに想到し、本発明に想到した。
[0008] 即ち、本発明に係る有機薄膜トランジスタは、第一の電極、バリア層、第一の有機 半導体層、第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積 層構造を有することを特徴とする。ここで「バリア層」とは、トンネル層としての機能を有 する電荷注入障壁層をいい、より具体的にはトランジスタがオフ状態である場合は電 荷の移動に対して障壁となる一方、トランジスタがオン状態である場合はトンネル層と しての機能を有する層をいう。更に具体的には、第一の有機半導体層及び前記第一 の電極よりも HOMO準位の大きな仕事関数を有する層である。このようにすることで 、オフ状態では注入障壁の高さを維持しつつ、オン状態ではトンネル層として働くこと ができ、オンオフ比の高 、有機薄膜トランジスタ及びそれを用いた半導体素子を得る ことができるのである。
[0009] また、本発明に係る有機薄膜トランジスタにおいて、バリア層は、金属酸化物により 形成されていることも望ましぐその厚さとしては、 lnm以下であることが望ましぐより 望ましくは 0. lnm以上 lnm以下である。
[0010] また第一の電極は、第一の有機半導体材料の HOMO (Highest Occupied M olecular Orbit)準位よりも小さな仕事関数 Φ を満足する金属的な性質の材料に より構成されていることが望ましぐまた、第一の有機半導体層は、第一の電極の仕 事関数 Φ よりも大きな HOMO準位を満足する有機半導体材料により構成されてい ることも望まし 、。
[0011] また、本発明に係る有機薄膜トランジスタにおいて、第一の電極はソース電極、第 二の電極はゲート電極、第三の電極はドレイン電極として機能することも望ましい。ま た、第一の電極はドレイン電極、第二の電極はゲート電極、第三の電極はソース電極 として機能することも望まし 、。
[0012] また、本発明に係る半導体素子は、基板、第一の電極、バリア層、第一の有機半導 体層、第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構 造を有する有機薄膜トランジスタが複数形成されてなる。
[0013] なおこの半導体素子において、第一の電極は、第一の有機半導体材料の HOMO 準位よりも小さな仕事関数 Φ を満足する金属的な性質の材料により構成されている こと、また、第一の有機半導体層は、第一の電極の仕事関数 Φ よりも大きな HOMO 準位を満足する有機半導体材料により構成されて 、ることも望ま 、。
[0014] また、本発明に係る半導体素子は、第一の電極、バリア層、第一の有機半導体層、 第二の電極、第二の有機半導体層、第三の電極、基板、を順次積層してなる積層構 造を有する有機薄膜トランジスタが複数形成されてなる。
[0015] なおこの半導体素子において、第三の電極は、第二の有機半導体材料の HOMO 準位よりも小さな仕事関数 Φ を満足する金属的な性質の材料により構成されている こと、また、第二の有機半導体層は、第三電極の仕事関数 Φ よりも大きな HOMO準 位を満足する有機半導体材料により構成されて ヽることも望ま 、。 [0016] また、上記本発明に係る半導体素子において、バリア層は、金属酸化物により形成 されていることも望ましぐその厚さとしては、 lnm以下であることが望ましぐより望ま しくは 0. lnm以上 lnm以下である。
[0017] また、上基本発明に係る半導体素子において、第一の電極はソース電極、第二の 電極はゲート電極、第三の電極はドレイン電極として機能することも望ましい。また、 第一の電極はドレイン電極、第二の電極はゲート電極、第三の電極はソース電極とし て機能することも望ましい。
発明の効果
[0018] 以上の構成により、本発明の有機薄膜トランジスタはオフ特性を向上させ、よりオン オフ比が高く信頼性の高 、有機薄膜トランジスタ及びそれを用いた半導体素子を提 供することができる。
図面の簡単な説明
[0019] [図 1]本実施形態に係る有機 TFTの斜視概略図である。
[図 2]図 1の A— Aに沿って切断した場合の断面図である。
[図 3]本発明の一実施の形態を示す有機薄膜トランジスタにおけるソース電極 (S)、 ノリア層、ゲート電極 (G)、ドレイン電極 (D)及び、有機半導体層のキャリアのポテン シャルエネルギーの高さを示すグラフである。
[図 4]本発明の一実施の形態を示す有機薄膜トランジスタの製造工程図である。
[図 5]実施例 1で得られた有機薄膜トランジスタのゲート-ソース間、ゲート-ドレイン間 の I V特性を示す図である。
[図 6]実施例 1で得られた有機薄膜トランジスタのソース-ドレイン間の I V特性を示 す図である。
[図 7]実施例 1で得られた有機薄膜トランジスタの I—V特性を示す図である。
[図 8]比較例 1で得られたノリア層を形成する工程を抜いた以外は実施例 1と同様の 工程により作製した有機薄膜トランジスタの I—V特性を示す図である。
[図 9]実施例 2で得られた有機薄膜トランジスタのゲート-ソース間、ゲート-ドレイン間 の I V特性を示す図である。
[図 10]実施例 2で得られた有機薄膜トランジスタのソース-ドレイン間の I-V特性を示 す図である。
[図 11]実施例 2で得られた有機薄膜トランジスタの I—V特性を示す図である。
[図 12]比較例 2で得られたノリア層を形成する工程を抜いた以外は実施例 2と同様の 工程により作製した有機薄膜トランジスタの I—V特性を示す図である。
符号の説明
[0020] 1…基板、 2· ··ソース電極、 3· ··バリア層、 4…第一の有機半導体層、 5…ゲート電極、 6…第二の有機半導体層、 7· ··ドレイン電極
発明を実施するための最良の形態
[0021] (実施形態 1)
以下、本発明の実施の形態について図面を用いて詳細に説明する。図 1は本実施 形態に係る半導体素子の斜視概略図であり、図 2は図 1の A— Aに沿って切断した 場合の断面図である。
[0022] 本実施形態に係る半導体素子 (以下「本半導体素子」とも 、う。 )は、有機 TFTを基 板 1上に複数有して構成されており、有機 TFTは、ソース電極 2、バリア層 3、第一の 有機半導体層 4、ゲート電極 5、第二の有機半導体層 6、ドレイン電極 7を順次積層し てなる積層構造を有する。この積層構造により、有機 TFTはいわゆる縦型の有機 TF Tとなっている。
[0023] 基板は、有機 TFTを保持するためのものであって、上記機能を奏する限りにお!/ヽて 限定されるわけではないが、例えばガラス基板、プラスチック基板、半導体基板など 各種の基板を好適に用いることができる。
[0024] ソース電極は、第一及び第二の有機半導体層を介してドレイン電極に対し電流を 供給するために用いられる電極であって、導電性のものであれば特段に制限はなぐ 例えばクロム（Cr)、タンタル (Ta)、チタン (Ti)、銅（Cu)、アルミニウム（A1)、モリブ デン（Mo)、タングステン (W)、ニッケル (Ni)、金（Au)、パラジウム（Pd)、白金（Pt) 、銀 (Ag)、錫（Sn)、リチウム (Li)、カルシウム (Ca)等の金属、これら金属の酸化物 、 ITO、 ΙΖΟ、 ΑΖΟ、 ΖηΟ、又は導電性ポリア-リン、導電性ポリピロール若しくは導 電性ポリチアジル等の導電性ポリマー等を好適に用いることができる。ソース電極の 厚さとしては特段に制限されるものではないが、 50nm以上 150nm以下であることが 望ましい。なおソース電極は半導体素子外部の電源線に接続されている（図示略)。
[0025] なお、本実施形態では基板とソース電極とを別の材質として構成するが、これらは 兼用することができ、兼用する場合、例えばボロン (B)等を高濃度ドープされた半導 体基板を用いることが考えられる。なおこの高濃度とは概ね抵抗率が 0. 02-lO Q c m程度にあることをいう。
[0026] 本実施形態に係るノリア層は、ソース電極とゲート電極の間に設けられるものであ つて、電荷注入障壁層のために用いられる層である。ノリア層を構成する材料は上 記の機能を有する限りにお 、て限定されるわけではな 、が、例えば酸ィ匕アルミ (A1
2
O )、酸ィ匕シリコン（SiO )、酸ィ匕タンタル (Ta O )等の金属酸化膜、ポリビュルフエノ
3 2 2 5
ール、ポリイミド等の有機絶縁膜、又は、使用する有機半導体層の HOMO (Highes t Occupied Molecular Orbit)準位よりも大きい HOMO (Highest Occupied Molecular Orbit)準位を有する有機層（例えば、有機半導体層 Pentaceneを用 いた場合には、ノ リア層として α— NPD、 ZnPc等）等を好適に用いることができる。 いずれにしても、本実施形態に係るノリア層とは、ソース電極の仕事関数及び有機 半導体層の HOMO準位よりも大きな仕事関数もしくは HOMO順位を有する材料で ある。また、このノリア層の基板側に設けられる第一の電極の界面を酸処理、アル力 リ処理、プラズマ処理など化学的に界面処理することによって、バリア層として形成さ せることもできる。なお特に、第一の有機半導体材料の HOMO準位よりも小さな仕 事関数 Φ を満足する金属的な性質の材料をソース電極として選定することにより、 ノリア層をソース電極と第一の有機半導体層の界面に形成することもできる。またバ リア層の厚さとしては、材料やデバイス構造によって適宜調節が可能であるが、薄す ぎると電荷の移動をバリアする効果を得ることはできない一方、厚すぎるとゲートがォ ン状態となった場合であってもキャリアの移動を妨げてしまう（トンネル層として機能し ない)虞があるため、概ね lnm以下の範囲であることが望ましぐより望ましくは 0. In m以上 lnm以下である。
[0027] 第一の有機半導体層は、電荷輸送のために設けられるものであって、材質としては 上記機能を奏する限りにおいて限定されるものではないが、例えば Pentacene、 a 一 NPD、 CuPc等が挙げられる。また、第一の有機半導体層の厚さとしてはデバイス 構造や用いる電極材料、有機半導体材料に応じて適宜調整可能であるが薄すぎる とソース電極とゲート電極とがショートしてしまう虞があり、また厚すぎると抵抗が高くな り駆動電圧が高くなつてしまうため、 lOOnm以上 300nm以下であることが望ましぐ より望ましくは 1 OOnm以上 200nm以下である。
[0028] ゲート電極は、第一の有機半導体層と第二の有機半導体層との間に配置されるも のであって、ソース ドレイン電流を制御するために用いられる電極である。この材質 についても、上記ソース電極と同様の構成材料を用いることができる力 p型半導体 性質を示す材料とショットキー障壁を形成する観点からアルミニウム (A1)を用いること が望ましい。また、ゲート電極は、図 2においては断面のみ記載されているが、図 1に 示すように、櫛形形状となっており、その先は半導体素子外部の電源線に接続され ている（図示略)。なお、図 2におけるゲート電極の厚さとしては、デバイス構造により 適宜調整可能であるが、薄すぎると電流が流れにくくなる傾向があり、一方厚すぎる とマスクするサイズ等により異なるものの、蒸着の際に金属マスクの下部にアルミが回 り込むいわゆる「にじみ効果」により櫛型形状の電極とはならずに第一の半導体層上 の一面にアルミが蒸着され、ソース ドレイン電流の流れを止めてしまう問題があるた め、望ましい厚さの範囲としては、例えばゲート幅及びマスク幅が 10〜30 mの範 囲にある場合、 5nm以上 30nm以下であり、 lOnm以上 20nm以下であることがより 望ましい。
[0029] 第二の有機半導体層は、ゲート電極とドレイン電極との間に配置され、キャリア輸送 のために用いられる電極である。この層の構成材料としては、上記第一の有機半導 体層と同様であり、同一の構成要件を採用することがデバイスプロセス簡易化の観点 から望ましいが、異なる構成材料としてももちろん良い。厚さについても、上記第一の 有機半導体層とほぼ同様であり、第一の有機半導体層とほぼ同じ厚さとすることがゲ ート電極とドレイン電極とのショート問題の観点力も望ましいが、異ならせても良い。
[0030] ドレイン電極は、上記第一及び第二の有機半導体層を介してソース電極からの電 流の供給を受けるために用いられるものであって、導電性のものであれば特段に制 限はなぐ構成材料としては上記のソース電極とほぼ同じものを採用することができ、 厚さなどの形状についても上記ソース電極と同様である。 [0031] また上記構成のほか、上記層構造に加え、これら有機 TFTを保護するための保護 層等を形成することも可能である。保護層としては、 SiO N、 SiN等が好適に用いら れる。
[0032] 図 3 (a)は本実施形態を示す有機薄膜トランジスタにおけるソース電極 (S)、バリア 層、ゲート電極 (G)、ドレイン電極 (D)の仕事関数及び、有機半導体層の HOMO準 位の関係を表すエネルギーバンド図である。図 3 (b)は、ドレインに負の電圧を印加し 、ゲート電圧が 0 (ゼロ）から正のときのソース電極 (S)、 ノリア層、有機半導体層付近 のエネルギーバンド図である。このときは、ゲート電極に印加される電圧によってバリ ァ層のポテンシャル U (x)の形は、キャリアがトンネルする程度には変化しないため、 このポテンシャル U (x)をキャリアが通り抜けることができないため、オフ電流を抑える ことができる。一方、図 3 (b)は、ドレインに負の電圧を印加し、ゲート電圧に負の電圧 を印加したときのソース電極 (S)、 ノリア層、ゲート電極 (G)、ドレイン電極 (D)及び、 有機半導体層のキャリアのポテンシャルエネルギーの高さを示すグラフである。このと きは、ゲート電極に印加される電界とともに、ノリア層のポテンシャル U (x)の形が変 化し等価的にノリア層の厚さが薄くなるため、キャリアがトンネル現象でバリアを通過 することで、オン電流を得る。即ち、本実施形態に係る有機 TFTは、上記構成を採用 することで、ゲート電極に電圧がほぼ印加されて 、な 、状態にぉ 、ては電荷を遮断 する層として働く一方、ゲート電極にオン状態に対応する電圧が印加された状態で はトンネル層として働き、よりオンオフ比を高くすることができ、信頼性の高い有機薄 膜トランジスタを作製することができる。特に、材料の選択によってはトランジスタの I —V特性にぉ ヽて飽和特性を得ることができ、より制御しやすく信頼の高 ヽ有機薄膜 トランジスタ、及びこれを用いた半導体素子を作製することができる。
[0033] またここで、本半導体素子は、特段に限定されるわけではないが以下の工程により 作製することができる。この工程について、図 4を用いて説明する。
[0034] まず、基板に対し、ソース電極を形成する。ソース電極の形成にぉ ヽては、例えば 構成材料が ITO等の金属酸ィ匕物である場合はスパッタリング法、イオンプレーティン グ、塗布法を用いることができ、 Au等の金属で構成する場合はスパッタリング法や蒸 着法を用いることができる。 [0035] 次に、ソース電極が形成された基板に対し、更にバリア層を形成する。バリア層の 形成においては、ノリア層として例えば SiOを用いた場合、熱酸化法を用いることが
2
でき、ソース電極が例えば金属電極である場合、酸処理、アルカリ処理、プラズマ処 理などの化学的な界面処理によって形成することもできる。
[0036] 次に、バリア層の上に、第一の有機半導体層を形成する。有機半導体層の形成に おいては、有機半導体層として Pentaceneを用いた場合、蒸着法を用いることがで きるし、また例えば P3HTを用いた場合、スピンコート法を用いることができる。
[0037] 次に、この第一の有機半導体層の上にゲート電極を形成する。ゲート電極は例え ば櫛歯状又はメッシュ状に形成した Niマスクを用いて形成することができる。
[0038] 次に、このゲート電極及び第一の有機半導体の上に第二の有機半導体層を形成 する。第二の有機半導体層の形成については、第一の有機半導体層と同様に形成 することができる。
[0039] そして、この第二の有機半導体層の上にドレイン電極を形成する。ドレイン電極の 形成については、上記ソース電極と同様に形成することができる。
[0040] なお、この上に更に保護層を形成する場合、例えば SiN等を構成材料として用い る場合、 Cat— CVD法などを採用することができ、また、 SiO Nを構成材料として用 いる場合は、 Reactive Plasma Deposition法などを用いて形成することができる
[0041] 以上により、本半導体素子を製造することができる。
[0042] (実施形態 2)
本実施形態では、ほぼ実施形態 1と同様である力 バリア層の位置のみが異なる。 即ち、本実施形態に係る半導体素子は、基板 1と、ソース電極 2と、第一の有機半導 体層 4と、ゲート電極 5と、第二の有機半導体層 6と、バリア層 3と、ドレイン電極 7と、を 順次積層してなることを特徴とする。この構成によっても実施形態 1と同様の効果を得 ることがでさる。
[0043] なお製造方法に関しては、実施形態 1において説明したバリア層の形成工程を第 二の有機半導体層を形成する工程の後に移動させることにより実現できる。
[0044] (実施形態 3) 本実施形態では、ほぼ実施形態 1と同様であるが、ソース電極とドレイン電極とを入 れ替えた点が異なる。即ち、本実施形態に係る半導体素子は、基板 1と、ドレイン電 極 7と、バリア層 3と、第一の有機半導体層 4と、ゲート電極 5と、第二の有機半導体層 6と、ソース電極 2と、を順次積層してなることを特徴とする。この構成によっても実施 形態 1と同様の効果を得ることができる。
[0045] (実施形態 4)
本実施形態では、ほぼ実施形態 1と同様であるが、ソース電極とドレイン電極とを入 れ替えた点及びバリア層の位置が実施形態 1と異なる。即ち、本実施形態に係る半 導体素子は、基板 1と、ドレイン電極 7と、第一の有機半導体層 4と、ゲート電極 5と、 第二の有機半導体層 6と、バリア層 3と、ソース電極 2と、を順次積層してなることを特 徴とする。この構成によっても実施形態 1と同様の効果を得ることができる。
実施例
[0046] 以下、実施形態 1に係る半導体素子について、具体的な半導体素子を作製し、そ の特性について評価を行った。以下、実施例として図面を用いて説明する。なお、実 施形態 2〜4については構成力 理論上、実施形態 1とほぼ同様の効果を得ることが できると考えられる。従って、実施形態 1に係る半導体素子について実施例を示すこ とで効果を確かめることができると考えられる。
[0047] (実施例 1)
本実施例では、高ドープ p型 Si基板そのものをソース電極として兼用し、以下のェ 程により作製した。
(1)高ドープ p型 Si基板に熱酸化を加え、極薄の（0. lnm〜： Lnmの範囲内）の SiO
2 層をバリア層として形成した。
(2)この SiO層の上に p型有機半導体である Pentaceneを 210°C、 2 X 10_4Paにお
2
V、て真空蒸着し、 lOOnm厚の第一の有機半導体層を形成した。
(3)第一の有機半導体層の上面にストライプ状に形成した Niメタルマスクを用いて、 アルミニウム (A1)を 2 X 10_4Pa、抵抗加熱下において真空蒸着し、厚さ 20nmのゲ ート電極を形成した。なお Niマスクの開口部の幅は 20 m、開口部間のマスクの幅 も 20 /z mであった。 (4)ゲート電極及び第一の有機半導体層の上面に第一の有機半導体層と同様 p型 半導体である Pentaceneを 210°C、 2 X 10_4Paにおいて真空蒸着し、 lOOnm厚の 第二の有機半導体層を形成した。
(5)第二の有機半導体層の上に金 (Au)を 2 X 10_4Pa、抵抗加熱下において真空 蒸着し、 30nm厚のドレイン電極を形成した。
[0048] 以上作製した、有機 TFTに対し、ソース電極/ゲート電極間の I—V特性を測定し 、ゲート電極界面にショットキー接触が形成されていることを確認した。また、その有 機 TFTのドレイン電極 Zゲート電極間の I V特性を測定して、ゲート電極界面にシ ヨットキー接触が形成されていることを確認した。更に、ゲート電極をフローティングに して測定したソース電極 Zドレイン電極の間の I V特性から、ソース電極と第一の有 機半導体層の界面でトンネル障壁或いはショットキー障壁が形成されていることを確 認した。この結果を図 5及び図 6に示しておく。なお、図 5はドレイン電極 Zゲート電極 の I-V特性及びソース電極 Zゲート電極の ι-ν特性を、図 6は上記ソース電極 Zドレイ ン電極の I-V特性をそれぞれ示して 、る。
[0049] また、その有機 TFTのトランジスタの I—V特性を複数のゲート電圧に対して測定し 、トランジスタとして動作していることを確認した。この結果を図 7に示す。図 7によると 、ソース電極 Zドレイン電極間の電圧 V がー IVにおいて、ゲート電圧 Vが + 0. 3
DS G
Vの場合即ちトランジスタがオフ状態である場合、ソース電極 Zドレイン電極間に流 れる電流値 I は— 0. 03 X 10_7Aである。ゲート電圧 Vが— 0. 3Vの場合、ソース
DS G
電極 Zドレイン電極間に流れる電流値 I は— 1. 8 X 10_7Aである。そして、オンォ
DS
フ比は 60であり、良好なオフ特性を得ることができていることがわ力つた。また、図 7 で示す有機 TFTの I— V特性にお!、ては、ソース電極 Zドレイン電極間の印加電圧 に対し、流れる電流の値がある程度電圧を印加した場合飽和して ヽることが確認され た。この原理については明確ではないが、飽和する値を示すことから、トランジスタの 性能においてデバイスの信頼性向上のため極めて有用であると考えることができる。
[0050] 以上、オンオフ特性が向上し、更には飽和特性を得、より信頼性の高い有機薄膜ト ランジスタを提供することができた。
[0051] (比較例 1) 上記実施例 1にお ヽて、バリア層を形成する工程を抜 、た以外は実施例 1と同様の 工程により作製した有機 TFTについて、実施例 1と同様にソース電極 Zドレイン電極 の間の I V特性を測定した。この結果を図 8に示す。
[0052] 図 8によると、ソース電極 Zドレイン電極間の電圧 V がー IVにおいて、ゲート電圧
DS
Vが + 0. 15Vの場合即ちトランジスタがオフ状態である場合、ソース電極 Zドレイン
G
電極間に流れる電流値 I は— 0. 8 X 10_6Aである。ゲート電圧 Vが— 0. 15Vの
DS G
場合、ソース電極 Zドレイン電極間に流れる電流値 I
DSは一 1. 3 X 10_6Aである。そ して、オンオフ比は約 1. 8であり、良好なオフ特性とはいいがたいものであった。また 、上記実施例と比べると上記実施例の方が非常に大きな値を示しており、実施例 1に 係る有機 TFTの有用性が立証された。
[0053] (実施例 2)
本実施例に係る有機 TFTを、以下の工程により作製した。
(1)基板として 0. 7mm厚のガラス基板 (コ一-ング社製、無アルカリガラス 1737F) を用い、その上面に ITOをスパッタリングにより成膜し、 l lOnm厚のソース電極を形 成した。
(2) ITOの上にアルミニウム (A1)を 2 X 10_4Pa、抵抗加熱下で真空蒸着により 0. In m厚形成し、大気暴露により自然酸化させて Al O層をバリア層として形成した。
2 3
(3)この Al O層の上に、 p型有機半導体層である Pentaceneを、 210°C、 2 X 10"4
2 3
Paの条件下で形成し、 lOOnm厚の第一の有機半導体層として形成した。
(4)第一の有機半導体層の上に、スリット上に形成した Niメタルマスクを用いて、アル ミニゥムを 2 X 10_4Pa、抵抗加熱下において真空蒸着させることにより、 20nmのゲ ート電極を形成した。
(5)ゲート電極及び第一の有機半導体層の上に、上記第一の有機半導体層と同様 、 Pentaceneを同一の条件で形成し、 lOOnmの第二の有機半導体層を形成した。
(6)第二の有機半導体層の上に、金 (Au)を 2 X 10_4Pa、抵抗加熱下において真空 蒸着し、 30nm厚さのゲート電極を形成した。
[0054] 本実施例に係る有機 TFTについても、実施例 1と同様、ソース電極 Zゲート電極間 の I—V特性を測定し、ゲート電極界面にショットキー接触が形成されていることを確 認した。また、その有機 TFTのドレイン電極 Zゲート電極間の ι—ν特性を測定して、 ゲート電極界面にショットキー接触が形成されていることを確認した。更に、ゲート電 極をフローティングにして測定したソース電極 Zドレイン電極の間の I V特性から、 ソース電極と第一の有機半導体層の界面でトンネル障壁或いはショットキー障壁が 形成されていることを確認した。この結果を図 9及び図 10に示しておく。なお、図 9は ドレイン電極 Zゲート電極の ι-ν特性及びソース電極 Zゲート電極の ι-ν特性を、図 1 0は上記ソース電極 Zドレイン電極の ι-ν特性をそれぞれ示している。
[0055] また、その有機 TFTのトランジスタの I-V特性を複数のゲート電圧に対して測定し、 トランジスタとして動作していることを確認した。この結果を図 11に示す。図 11による と、ソース電極 Zドレイン電極間の電圧 V がー 3Vにおいて、ゲート電圧 Vが + 0.
DS G
8Vの場合即ちトランジスタがオフ状態である場合、ソース電極 Zドレイン電極間に流 れる電流値 I は— 0. 5 X 10_7Aである。ゲート電圧 Vが— 0. 8Vの場合、ソース電
DS G
極 Zドレイン電極間に流れる電流値 I
DSは— 6. 2 X 10_7Aである。そして、オンオフ 比は 12. 4であり、良好なオフ特性を得ることができていることがわ力つた。また、図 1 1で示す有機 TFTのトランジスタの静特性にお!、ては、ソース電極 Zドレイン電極間 の印加電圧に対し、流れる電流の値が飽和する特性は見られな力つた力 良好なォ フ特性を得ることができており、本発明の効果を十分に達成できており、オンオフ比 が高ぐより信頼性の高い有機薄膜トランジスタを提供することができた。
[0056] (比較例 2)
上記実施例 2において、ノリア層を形成する工程を抜いた以外は実施例 2と同様の 工程により作製した有機 TFTについて、実施例 2と同様にソース電極/ドレイン電極 の間の I V特性を測定した。この結果を図 12に示す。
[0057] 図 12によると、ソース電極 Zドレイン電極間の電圧 V がー 3Vにおいて、ゲート電
DS
圧 Vが + 0. 8Vの場合即ちトランジスタがオフ状態である場合、ソース電極 Zドレイ
G
ン電極間に流れる電流値 I は— 2· 5 X 10_7Aである。ゲート電圧 Vが— 0· 8Vの
DS G
場合、ソース電極 Zドレイン電極間に流れる電流値 I
DSは一 4. 4 X 10_7Aである。そ して、オンオフ比は約 1. 8であり、良好なオフ特性とはいいがたいものであった。これ らの結果から、実施例 2に係る有機 TFTの有用性が立証された。

Claims

請求の範囲
[I] 第一の電極、トンネル層としての機能を有する電荷注入障壁層（以下、「バリア層」と いう。）、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極を 順次積層してなる積層構造を有する有機薄膜トランジスタ。
[2] 前記バリア層は、金属酸化物により形成されていることを特徴とする請求項 1記載の 有機薄膜トランジスタ。
[3] 前記バリア層は、 lnm以下であることを特徴とする請求項 1記載の有機薄膜トラン ジスタ。
[4] 前記ノリア層は、 0. lnm以上 lnm以下であることを特徴とする請求項 1記載の有 機薄膜トランジスタ。
[5] 前記第一の電極は、前記第一の有機半導体材料の HOMO (Highest Occupie d Molecular Orbit)準位よりも小さな仕事関数を満足する金属的な性質の材料 により構成されていることを特徴とする請求項 1記載の有機薄膜トランジスタ。
[6] 前記第一の有機半導体層は、前記第一の電極の仕事関数よりも大きな HOMO (H ighest Occupied Molecular Orbit)準位を満足する有機半導体材料により構 成されていることを特徴とする請求項 1記載の有機薄膜トランジスタ。
[7] 前記第一の電極はソース電極、前記第二の電極はゲート電極、前記第三の電極は ドレイン電極として機能することを特徴とする請求項 1記載の有機薄膜トランジスタ。
[8] 前記バリア層は、前記第一の有機半導体層及び前記第一の電極よりも HOMO準 位の大きな仕事関数を有することを特徴とする請求項 1記載の有機薄膜トランジスタ
[9] 基板、第一の電極、バリア層、第一の有機半導体層、第二の電極、第二の有機半 導体層、第三の電極を順次積層してなる積層構造を有する有機薄膜トランジスタが 複数形成されてなることを特徴とする半導体素子。
[10] 基板、第一の電極、第一の有機半導体層、第二の電極、第二の有機半導体層、バ リア層、第三の電極、を順次積層してなる積層構造を有する有機薄膜トランジスタが 複数形成されてなることを特徴とする半導体素子。
[II] 前記バリア層は、金属酸化物により形成されていることを特徴とする請求項 9記載の 半導体素子。
[12] 前記バリア層は、金属酸化物により形成されていることを特徴とする請求項 10記載 の半導体素子。
[13] 前記バリア層は、 lnm以下であることを特徴とする請求項 9記載の半導体素子。
[14] 前記バリア層は、 lnm以下であることを特徴とする請求項 10記載の半導体素子。
[15] 前記バリア層は、 0. lnm以上 lnm以下であることを特徴とする請求項 9記載の半 導体素子。
[16] 前記ノリア層は、 0. lnm以上 lnm以下であることを特徴とする請求項 10記載の半 導体素子。
[17] 前記第一の電極はソース電極、前記第二の電極はゲート電極、前記第三の電極は ドレイン電極として機能することを特徴とする請求項 9記載の半導体素子。
[18] 前記第一の電極はソース電極、前記第二の電極はゲート電極、前記第三の電極は ドレイン電極として機能することを特徴とする請求項 10記載の半導体素子。
[19] 前記第一の電極は、前記第一の有機半導体材料の HOMO準位よりも小さな仕事 関数を満足する金属的な性質の材料により構成されていることを特徴とする請求項 9 記載の半導体素子。
[20] 前記第一の有機半導体層は、前記第一の電極の仕事関数よりも大きな HOMO準 位を満足する有機半導体材料により構成されていることを特徴とする請求項 9記載の 半導体素子。
[21] 前記第三の電極は、前記第二の有機半導体材料の HOMO準位よりも小さな仕事 関数を満足する金属的な性質の材料により構成されていることを特徴とする請求項 1 0記載の半導体素子。
[22] 前記第二の有機半導体層は、前記第三電極の仕事関数よりも大きな HOMO (Hig hest Occupied Molecular Orbit)準位を満足する有機半導体材料により構成 されていることを特徴とする請求項 10記載の半導体素子。
[23] 前記バリア層は、前記第一の有機半導体層及び前記第一の電極よりも HOMO準 位の大きな仕事関数を有することを特徴とする請求項 9記載の半導体素子。
PCT/JP2006/306488 2005-03-31 2006-03-29 有機薄膜トランジスタ及びそれを用いた半導体素子 Ceased WO2006106743A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007512797A JP4848522B2 (ja) 2005-03-31 2006-03-29 有機薄膜トランジスタ及びそれを用いた半導体素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005103112 2005-03-31
JP2005-103112 2005-03-31

Publications (1)

Publication Number Publication Date
WO2006106743A1 true WO2006106743A1 (ja) 2006-10-12

Family

ID=37073306

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306488 Ceased WO2006106743A1 (ja) 2005-03-31 2006-03-29 有機薄膜トランジスタ及びそれを用いた半導体素子

Country Status (2)

Country Link
JP (1) JP4848522B2 (ja)
WO (1) WO2006106743A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012063194A (ja) * 2010-09-15 2012-03-29 Ricoh Co Ltd センサデバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2004128028A (ja) * 2002-09-30 2004-04-22 Ricoh Co Ltd 縦型有機トランジスタ
JP2004327553A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 有機電界効果トランジスタ
JP2004335557A (ja) * 2003-04-30 2004-11-25 Ricoh Co Ltd 縦型有機トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209767A (ja) * 1988-02-18 1989-08-23 Canon Inc 電気・電子デバイス素子
JP3403136B2 (ja) * 1999-12-28 2003-05-06 株式会社東芝 スイッチング素子の製造方法、スイッチング素子及びスイッチング素子アレイ
JP2003086804A (ja) * 2001-09-07 2003-03-20 Seiko Epson Corp 有機半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2004128028A (ja) * 2002-09-30 2004-04-22 Ricoh Co Ltd 縦型有機トランジスタ
JP2004327553A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 有機電界効果トランジスタ
JP2004335557A (ja) * 2003-04-30 2004-11-25 Ricoh Co Ltd 縦型有機トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012063194A (ja) * 2010-09-15 2012-03-29 Ricoh Co Ltd センサデバイス

Also Published As

Publication number Publication date
JP4848522B2 (ja) 2011-12-28
JPWO2006106743A1 (ja) 2008-09-11

Similar Documents

Publication Publication Date Title
JP4234952B2 (ja) 縦型有機トランジスタ
US8558323B2 (en) Thin film transistors having multi-layer channel
JP4550389B2 (ja) 半導体装置
JP5810103B2 (ja) 電気的浸透性ソース層を含む半導体デバイス及びこれの製造方法
US7943985B2 (en) Oxide semiconductor thin film transistors and fabrication methods thereof
US7230267B2 (en) Organic semiconductor device
US20040004215A1 (en) Vertical organic transistor
US20080197344A1 (en) Semiconductor, semiconductor device, complementary transistor circuit device
JP2004055654A (ja) 有機半導体素子
US20120085998A1 (en) Transistors and electronic devices including the same
CN102867914A (zh) 电子器件和半导体器件的制造方法
JP5477750B2 (ja) 有機電界効果型トランジスタ
JP4147545B2 (ja) 電極界面を改善した有機ｆｅｔ及びその製造方法
JP4826074B2 (ja) 電界効果型トランジスタ
WO2011052434A1 (ja) 半導体装置および半導体装置の製造方法
KR20190048064A (ko) 트랜지스터 및 이의 제조 방법
JP4848522B2 (ja) 有機薄膜トランジスタ及びそれを用いた半導体素子
KR100666760B1 (ko) 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
JP2008258558A (ja) ショットキーゲート型電界効果トランジスタ
KR20210052974A (ko) 반도체 소자 및 이의 제조 방법
US20120138905A1 (en) Flexible organic memory device and method of fabricating the same
JP2004055653A (ja) 有機半導体素子
JP4737964B2 (ja) 有機半導体装置
Iechi et al. Organic inverter using monolithically stacked static induction transistors
WO2011065083A1 (ja) 有機薄膜トランジスタ、およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007512797

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06730436

Country of ref document: EP

Kind code of ref document: A1