WO2006067018A1 - Schaltungsanordnung auf einem substrat und verfahren zum herstellen der schaltungsanordnung - Google Patents

Schaltungsanordnung auf einem substrat und verfahren zum herstellen der schaltungsanordnung Download PDF

Info

Publication number
WO2006067018A1
WO2006067018A1 PCT/EP2005/056192 EP2005056192W WO2006067018A1 WO 2006067018 A1 WO2006067018 A1 WO 2006067018A1 EP 2005056192 W EP2005056192 W EP 2005056192W WO 2006067018 A1 WO2006067018 A1 WO 2006067018A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
control contact
deposition
circuit arrangement
insulating layer
Prior art date
Application number
PCT/EP2005/056192
Other languages
English (en)
French (fr)
Inventor
Mark-Matthias Bakran
Andreas Fuchs
Matthias Hofstetter
Hans-Joachim Knaak
Andreas Nagel
Norbert Seliger
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2006067018A1 publication Critical patent/WO2006067018A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Definitions

  • the invention relates to a circuit arrangement on a substrate and to a method for producing the circuit arrangement.
  • the circuit arrangement is for example a
  • the power semiconductor module has, for example, a plurality of electrically controllable power semiconductor components combined on one or more substrates and connected to one another. A used thereby electrically controllable
  • Power semiconductor device is for example a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor). These controllable power semiconductor components are characterized by the fact that high currents can be switched in the kA range.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • a power semiconductor module and a method for producing the power semiconductor module is known, for example, from WO 03/030247 A2.
  • a power semiconductor component is arranged on a substrate (circuit carrier).
  • the substrate is, for example, a DCB (Direct Copper Bonding) substrate, which consists of a carrier layer of a ceramic material, on both sides of which electrically conductive layers of copper (copper foils) are applied.
  • the ceramic material is, for example, aluminum oxide (Al 2 O 3 ).
  • the power semiconductor components of the known power semiconductor module are not electrically contacted via bonding wires.
  • the electrical contacting is planar and large area.
  • the procedure is as follows: onto one of the electrically conductive layers of copper of the DCB Substrate, a power semiconductor device is soldered such that an away from the substrate-facing electrical contact surface of the power semiconductor device is present.
  • the power semiconductor component is, for example, a MOSFET.
  • the contact area of the MOSFET is a source, gate, or drain chip area of the MOSFET.
  • a plastic film based on polyimide or epoxy is laminated to the power semiconductor component and to the substrate under vacuum, so that the plastic film is tightly connected to the power semiconductor component and the substrate.
  • the plastic film covers the power semiconductor device and the substrate.
  • Power semiconductor device is generated, a window in the plastic film.
  • the window is generated for example by laser ablation.
  • the corresponding contact surface of the power semiconductor device is exposed.
  • the electrical contacting of the contact surface takes place.
  • a mask is applied to the plastic film, which leaves the contact surface and regions of the plastic film for a connecting line to the contact surface.
  • a continuous layer of an electrically conductive material is produced by a plurality of deposits on the contact surface and on the free regions of the plastic film.
  • the connecting line for making electrical contact with the contact surface of the power semiconductor component is formed. The result is a power semiconductor module with a multilayer structure of electrically insulating and electrically conductive layers.
  • the control contacts (gates) of the power semiconductor components by means of a control contact resistance must be electrically decoupled from each other.
  • electrical resistors in the form of independent components are used, which are connected to the control contacts of the power semiconductor components.
  • the object of the present invention is to show how a compact circuit arrangement with at least two controllable semiconductor components connected in parallel can be realized.
  • a circuit arrangement is provided on a substrate with a semiconductor component arranged on the substrate with a control contact, at least one further semiconductor component arranged on the substrate with a further control contact and at least one electrical control contact resistor arranged between the control contacts for the electrical decoupling of the control contacts to form the electrical control contact resistance at least one arranged on the substrate deposition of at least one electrically conductive material is present.
  • a method for producing the circuit arrangement is also specified with the following method steps: a) providing the semiconductor component and the further semiconductor component on the substrate, wherein the control contact of the semiconductor component and the further control contact of the further semiconductor component are turned away from the substrate, and b) Generating the deposit on the substrate, wherein the control contact resistance is formed.
  • the basic idea of the invention is to integrate the control contact resistance between the control contacts of parallel-connected semiconductor components of a semiconductor module directly in the semiconductor module. The integration takes place with the aid of the on the substrate indirectly and / or directly or. with the help of the deposition generated on the semiconductor devices.
  • the deposition is generated directly on the control contacts of the semiconductor components of the circuit arrangement.
  • the deposition is advantageously a component of a multilayer structure of the semiconductor module for electrically contacting the semiconductor components of the semiconductor module.
  • Deposition is to be understood as meaning a solid material which is produced by separation from a gas phase and / or from a liquid phase.
  • the gas phase or the liquid phase are formed by (reactive) mixtures. From these mixtures, the deposit is formed.
  • the deposition is, for example, a vapor phase deposition.
  • the vapor phase deposition is produced, for example, by a physical vapor deposition (PVD) process or by a chemical vapor deposition (CVD) process.
  • the deposition may also be a liquid phase deposition.
  • the liquid phase deposition is for example a galvanic deposition.
  • the electrodeposition consists, for example, of elemental copper which is deposited from a solution containing copper ions by electrolysis.
  • control contact resistors To provide control contact resistors. These separate components do not have to after the manufacture of the arrangement Subsequent to substrate and semiconductor devices are electrically connected to the control contacts of the semiconductor devices. The manufacture of the circuit simplifies. This applies in particular to the case in which the method for large-area planar electrical contacting is used for producing the circuit arrangement. Because in the context of large-area contacting the deposition of electrically conductive material is provided.
  • the deposition on a plurality of superposed Operaabscheidungen is a multi-layer deposition.
  • Partial deposition layers can fulfill a wide variety of functions.
  • Adhesive layer on a substrate Adhesive layer on a substrate.
  • the background is, for example, from the control contact of the
  • the control contact surfaces of the control contacts have, for example, aluminum.
  • a layer of titanium has been proven.
  • a second partial deposition arranged on the first partial separation functions as a diffusion barrier for specific atoms.
  • a layer of a titanium-tungsten alloy is suitable, which acts as an efficient diffusion barrier for copper atoms.
  • a third partial deposition of copper arranged on the second partial deposition functions, for example, as a seed layer.
  • a fourth partial deposition for example a layer of a metal (resistance metal) which is electrodeposited on the seed layer, leads to the setting of a specific value of the control contact resistance.
  • the first partial layers have layer thicknesses in the range of 10 nm to a few microns.
  • a layer thickness of the electrodeposited sub-layer is several microns, for example 50 microns to 100 microns.
  • Any arbitrary, controllable semiconductor component is conceivable as a semiconductor component.
  • at least one of the semiconductor components is a power semiconductor component.
  • the power semiconductor component is preferably selected from the group consisting of MOSFET, IGBT and / or bipolar transistor.
  • the following further method steps are carried out to provide the semiconductor components: c) arranging the semiconductor components on the substrate in such a way that the control contacts of the semiconductor components are turned away from the substrate, and d) applying an insulating layer with electrically insulating material to the substrate
  • the application of the insulation layer takes place, for example, by arranging a prefabricated plastic film on the circuit arrangement.
  • the prefabricated plastic film contains openings (windows), through which the control contacts are freely accessible.
  • openings windows
  • the following further method steps are therefore carried out for applying the insulation layer: e) applying a precursor of the insulation layer with electrically insulating material on the semiconductor devices and the substrate such that at least one of the control contacts of the semiconductor devices is covered by the precursor of the insulation layer, and f) opening at least one window in the precursor of the insulating layer such that the covered by the precursor of the insulating layer Control contact is released and thereby the insulation layer is formed.
  • an electrically insulating lacquer is applied.
  • the application of the paint is done for example by printing or spraying.
  • the printing is, for example, an ink jet printing method (inkjet method).
  • the application of the lacquer can take place in such a way that the control contacts of the semiconductor components remain free (for example with the aid of a mask).
  • the application is structured. After removal of solvent, the actual insulation layer is formed. It is also gratifying that during the application of the paint, the control contacts of the semiconductor devices are covered. A preliminary stage of the insulation layer is formed. In the thus generated precursor of the insulation layer, the window is exposed to expose the control contact. The insulation layer is generated.
  • a lamination of at least one plastic film is carried out for applying the insulating layer and / or for applying the precursor of the insulating layer.
  • the plastic film forms the insulating layer or the precursor of the insulating layer.
  • the lamination of the plastic film is carried out under vacuum. This results in a particularly firm and intimate contact between the plastic film and the semiconductor components or. the substrate.
  • a degree of deposition is selectively influenced.
  • a resistance value of the control contact resistance is set.
  • Control contact resistance may be used during the deposition of a mask. Through the mask electrically conductive material is applied in a structured manner. In a particular embodiment, the resistance of the
  • Control contact resistance but adjusted by removing the electrically conductive material of the deposition. After deposition, the deposit is patterned and the resistance of the control contact resistor is adjusted. By removing the electrically conductive material is the
  • the deposition is structured meandering by the removal of the electrically conductive material.
  • the deposition can also be applied meandering with the aid of a mask.
  • Each of the resulting deposits has a meandering shape.
  • the meandering shape produces a control contact resistance with a long conduction path between the control contacts as compared to the size of the semiconductor module. The longer the conduction path of the control contact resistance, the higher the resistance value of the control contact resistance.
  • a laser ablation process is performed to open the window and / or to ablate the electrically conductive material of the deposit.
  • Alternative material removal methods for example a
  • the invention provides a compact structure of a semiconductor module with semiconductor components on a substrate.
  • control contact resistance By integrating the control contact resistance in the multi-layer structure of a semiconductor module can be dispensed with a separate component for the realization of the control contact resistance.
  • the resistance value of the control contact resistance can be easily set resp. to be adjusted.
  • FIG. 1 shows a section of a circuit arrangement in a lateral cross section.
  • FIG. 2 shows essential components of the circuit arrangement in plan view.
  • FIG. 3 shows a method for producing the circuit arrangement.
  • the exemplary embodiment relates to a power semiconductor module 11 (FIGS. 1 and 2).
  • the power semiconductor module 11 has a circuit arrangement 1 on a DCB substrate 4.
  • the circuit arrangement 1 has a power semiconductor component 2 with a control contact 21 and a further power semiconductor component 3 with a further control contact 31.
  • Power semiconductor devices 2 and 3 are IGBTs which are connected in parallel with each other.
  • the DCB substrate 4 has a carrier layer 41 made of a
  • the ceramic is alumina. In another embodiment, the ceramic is aluminum nitride.
  • electrical conductor layers 42 and 43 are applied from copper.
  • the power semiconductor components 2 and 3 are soldered onto one of the conductor layers 42 or 43 such that the control contact surface 21 of the power semiconductor component 2 formed by the control contact and the further control contact surface 31 of the further power semiconductor component 3 formed by the further control contact 31 point away from the substrate 4.
  • the power semiconductor component 2 via its drain contact surface 22 and the further power semiconductor component 3 via its further drain contact surface by means of a solder 24 and. 34 soldered onto the conductor layer 42.
  • Control contact resistor 5 is arranged. To generate the control contact resistance, the procedure is as follows (see FIG. 3): First, an arrangement of the power semiconductor components 2 and 3 is provided on the substrate 4 (method step 301).
  • a plastic film 6 is laminated under vacuum (step 302).
  • the plastic film 6 is laminated on the substrate 4 and the power semiconductor component 2 and 3 in such a way that a surface contour 23 of the power semiconductor component 3, a further surface contour 33 of the other Power semiconductor device 3 and a surface contour 44 of the substrate 4 in the surface contour 61 of the plastic film 6 is shown, which is the substrate 4 and the power semiconductor devices 2 and 3 is turned away (see Figure 1).
  • Power semiconductor device 3 exposed step 303.
  • the opening of the windows 62 and 63 is carried out by laser ablation.
  • a planar electrical contacting of the control contact surface 21 and the further control contact surface 31 takes place with one another.
  • a deposition 51 is produced on the control contacts 21 and 31 and on the substrate 4 (method step 304).
  • Electrically conductive material is deposited on the control contacts 21 and 31, on the plastic film 6 and the electrical conductor layer 42.
  • the deposition 51 has a multilayer structure. It consists of several partial metal deposits, each of which assumes different functions. A first partial deposition of titanium acts as
  • Bonding layer a second partial deposition of a titanium-tungsten alloy as a diffusion barrier and a third partial deposition of copper as a seed layer (seed layer).
  • the deposition 51 is patterned. For this purpose, electrically conductive material of the deposition 51 is removed. The ablation is done by laser ablation. By removing the electrically conductive
  • Material is a cross section of the deposit 51 is reduced.
  • the deposition 51 additionally receives a meandering shape 52 due to the removal of the electrically conductive material.
  • the source contact area 25 of the power semiconductor component 2 and the further source contact area 35 of the further power semiconductor component are contacted in a planar manner over a large area.
  • the contacting succeeds according to the method described above for contacting the control contact surfaces 21 and 31 of the power semiconductor components 2 and 3.
  • copper is deposited with a layer thickness of about 200 microns. As a result, a corresponding current carrying capacity of the resulting connection line is ensured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung (1) auf einem Substrat (4) mit einem auf dem Substrat angeordneten Halbleiterbauelement (2) mit einem Steuerkontakt (21), mindestens einem auf dem Substrat angeordneten weiteren Halbleiterbauelement (3) mit einem weiteren Steuerkontakt (31) und mindestens einem zwischen den Steuerkontakten angeordneten elektrischen Steuerkontaktwiderstand (5) zur elektrischen Entkopplung der Steuerkontakte. Die Halbleiterbauelemente sind parallel verschaltet. Zur Bildung des elektrischen Steuerkontaktwiderstands ist mindestens eine auf dem Substrat angeordnete Abscheidung (51) mindestens eines elektrisch leitenden Materials vorhanden. Daneben betrifft die Erfindung ein Verfahren zum Herstellen der Schaltungsanordnung mit folgenden Verfahrensschritten angegeben: a) Bereitstellen des Halbleiterbauelements und des weiteren Halbleiterbauelements auf dem Substrat, wobei der Steuerkontakt des Halbleiterbauelements und der weitere Steuerkontakt des weiteren Halbleiterbauelements vom Substrat abgekehrt sind, und b) Erzeugen der Abscheidung auf dem Substrat, wobei der Steuerkontaktwiderstand gebildet wird. Vorzugsweise sind die Halbleiterbauelemente Leistungshalbleiterbauelemente wie MOSFET, IGBT oder Bipolartransistor.

Description

Beschreibung
Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung
Die Erfindung betrifft eine Schaltungsanordnung auf einem Substrat und ein Verfahren zum Herstellen der Schaltungsanordnung .
Die Schaltungsanordnung ist beispielsweise ein
Leistungshalbleitermodul . Das Leistungshalbleitermodul weist beispielsweise mehrere, auf einem oder mehreren Substraten zusammengefasste und miteinander verschaltete, elektrisch steuerbare Leistungshalbleiterbauelemente auf . Ein dabei verwendetes elektrisch steuerbares
Leistungshalbleiterbauelement ist beispielsweise ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor) oder ein IGBT (Insulated Gate Bipolar Transistor) . Diese steuerbaren Leistungshalbleiterbauelemente zeichnen sich dadurch aus , dass hohe Ströme im kA-Bereich geschaltet werden können .
Ein Leistungshalbleitermodul und ein Verfahren zum Herstellen des Leistungshalbleitermoduls ist beispielsweise aus der WO 03/030247 A2 bekannt . Bei dem Leistungshalbleitermodul ist ein Leistungshalbleiterbauelement auf einem Substrat (Schaltungsträger) angeordnet . Das Substrat ist beispielsweise ein DCB (Direct Copper Bonding) -Substrat, das aus einer Trägerschicht aus einem keramischen Werkstoff besteht, an der beidseitig elektrisch leitende Schichten aus Kupfer (Kupferfolien) aufgebracht sind. Der keramische Werkstoff ist beispielsweise Aluminiumoxid (AI2O3) .
Die Leistungshalbleiterbauelemente des bekannten Leistungshalbleitermoduls werden nicht über Bonddrähte elektrisch kontaktiert . Die elektrische Kontaktierung erfolgt planar und großflächig . Dazu wird wie folgt vorgegangen : Auf eine der elektrisch leitenden Schichten aus Kupfer des DCB- Substrats wird ein Leistungshalbleiterbauelement derart aufgelötet, dass eine vom Substrat wegweisende elektrische Kontaktfläche des Leistungshalbleiterbauelements vorhanden ist . Das Leistungshalbleiterbauelement ist beispielsweise ein MOSFET . Die Kontaktfläche des MOSFET ist eine Source-, Gate-, oder Drain-Chipfläche des MOSFETS . Zur elektrischen Kontaktierung der Kontaktfläche des Leistungshalbleiterbauelements wird auf das Leistungshalbleiterbauelement und auf das Substrat eine Kunststofffolie auf Polyimid- oder Epoxidbasis unter Vakuum auflaminiert, so dass die Kunststofffolie mit dem Leistungshalbleiterbauelement und dem Substrat eng anliegend verbunden ist . Die Kunststofffolie bedeckt das Leistungshalbleiterbauelement und das Substrat . Nachfolgend wird dort, wo sich die elektrische Kontaktfläche des
Leistungshalbleiterbauelements befindet, ein Fenster in der Kunststofffolie erzeugt . Das Erzeugen des Fensters erfolgt beispielsweise durch Laserablation . Durch das Erzeugen des Fensters wird die entsprechende Kontaktfläche des Leistungshalbleiterbauelements freigelegt . Im Weiteren erfolgt die elektrische Kontaktierung der Kontaktfläche . Dazu wird beispielsweise auf der Kunststofffolie eine Maske aufgebracht, die die Kontaktfläche und Bereiche der Kunststofffolie für eine Verbindungsleitung zur Kontaktfläche hin freilässt . Nachfolgend wird auf der Kontaktfläche und auf den freien Bereichen der Kunststofffolie eine zusammenhängende Schicht aus einem elektrisch leitenden Material durch mehrere Abscheidungen erzeugt . Es wird die Verbindungsleitung zur elektrischen Kontaktierung der Kontaktfläche des Leistungshalbleiterbauelements gebildet . Es resultiert ein Leistungshalbleitermodul mit einem Mehrschichtaufbau aus elektrisch isolierenden und elektrisch leitenden Schichten .
Bei dem bekannten Leistungshalbleitermodul sind beispielsweise zwei oder mehrere Leistungshalbleiterbauelemente parallel verschaltet . Damit eine optimale, individuelle Ansteuerung der einzelnen Leistungshalbleiterbauelemente bei einer Parallelschaltung der Leistungshalbleiterbauelemente möglich ist, müssen die Steuerkontakte (Gates ) der Leistungshalbleiterbauelemente mit Hilfe eines Steuerkontaktwiderstands elektrisch voneinander entkoppelt werden . Dazu werden elektrische Widerstände in Form von eigenständigen Bauelementen verwendet, die mit dem Steuerkontakten der Leistungshalbleiterbauelemente verbunden werden .
Aufgabe der vorliegenden Erfindung ist es , aufzuzeigen, wie eine kompakte Schaltungsanordnung mit mindestens zwei parallel verschalteten, steuerbaren Halbleiterbauelementen realisiert werden kann .
Zur Lösung der Aufgabe wird eine Schaltungsanordnung auf einem Substrat mit einem auf dem Substrat angeordneten Halbleiterbauelement mit einem Steuerkontakt, mindestens einem auf dem Substrat angeordneten weiteren Halbleiterbauelement mit einem weiteren Steuerkontakt und mindestens einem zwischen den Steuerkontakten angeordneten elektrischen Steuerkontaktwiderstand zur elektrischen Entkopplung der Steuerkontakte angegeben, wobei zur Bildung des elektrischen Steuerkontaktwiderstands mindestens eine auf dem Substrat angeordnete Abscheidung mindestens eines elektrisch leitenden Materials vorhanden ist .
Zur Lösung der Aufgabe wird auch ein Verfahren zum Herstellen der Schaltungsanordnung mit folgenden Verfahrensschritten angegeben : a) Bereitstellen des Halbleiterbauelements und des weiteren Halbleiterbauelements auf dem Substrat, wobei der Steuerkontakt des Halbleiterbauelements und der weitere Steuerkontakt des weiteren Halbleiterbauelements vom Substrat abgekehrt sind, und b) Erzeugen der Abscheidung auf dem Substrat, wobei der Steuerkontaktwiderstand gebildet wird. Der grundlegende Gedanke der Erfindung besteht darin, den Steuerkontaktwiderstand zwischen den Steuerkontakten parallel verschalteter Halbleiterbauelemente eines Halbleitermoduls direkt im Halbleitermodul zu integrieren . Die Integration erfolgt mit Hilfe der auf dem Substrat mittelbar und/oder unmittelbar bzw . mit Hilfe der auf den Halbleiterbauelementen erzeugten Abscheidung . Die Abscheidung wird direkt auf den Steuerkontakten der Halbleiterbauelemente der Schaltungsanordnung erzeugt . Die Abscheidung ist dabei vorteilhaft ein Bestandteil eines Mehrschichtaufbaus des Halbleitermoduls zur elektrischen Kontaktierung der Halbleiterbauelemente des Halbleitermoduls .
Unter Abscheidung ist ein fester Werkstoff zu verstehen, der durch Abtrennen aus einer Gasphase und/oder aus einer flüssigen Phase entsteht . Die Gasphase bzw . die flüssige Phase werden von (reaktiven) Gemischen gebildet . Aus diesen Gemischen wird die Abscheidung gebildet . Die Abscheidung ist beispielsweise eine Dampfphasenabscheidung . Die Dampfphasenabscheidung wird beispielsweise durch ein physikalisches Abscheideverfahren (Physical Vapour Deposition, PVD) oder durch ein chemisches Abscheideverfahren (Chemical Vapour Deposition, CVD) erzeugt . Die Abscheidung kann auch eine Flüssigphasenabscheidung sein . Die Flüssigphasenabscheidung ist beispielsweise eine galvanische Abscheidung . Die galvanische Abscheidung besteht beispielsweise aus elementarem Kupfer, das aus einer Kupfer- Ionen enthaltenden Lösung durch eine Elektrolyse abgeschieden wird.
Das eingangs beschriebene Verfahren zur großflächigen planaren elektrischen Kontaktierung der Halbleiterbauelemente wird modifiziert eingesetzt, um den Steuerkontaktwiderstand herzustellen . Durch diese Maßnahme ist es nicht mehr notwendig, separate, eigenständige Bauelemente als
Steuerkontaktwiderstände bereitzustellen . Diese separaten Bauelemente müssen nicht nach dem Herstellen der Anordnung aus Substrat und Halbleiterbauelementen nachträglich mit den Steuerkontakten der Halbleiterbauelemente elektrisch leitend verbunden werden . Die Herstellung der Schaltungsanordnung vereinfacht sich . Dies gilt insbesondere für den Fall, dass zum Herstellen der Schaltungsanordnung das Verfahren zur großflächigen planaren elektrischen Kontaktierung angewandt wird. Denn im Rahmen der großflächigen Kontaktierung ist das Abscheiden von elektrisch leitendem Material vorgesehen .
In einer besonderen Ausgestaltung weist die Abscheidung mehrere übereinander angeordnete Teilabscheidungen auf . Die Abscheidung ist eine Mehrschichtabscheidung . Die einzelnen Teilabscheidungen bzw . Teilabscheidungsschichten können dabei unterschiedlichste Funktionen erfüllen . Eine erste Teilabscheidung fungiert beispielsweise als
Haftvermittlungsschicht auf einem Untergrund. Der Untergrund wird beispielsweise vom Steuerkontakt des
Halbleiterbauelements und/oder vom weiteren Steuerkontakt des weiteren Halbleiterbauelements gebildet . Die Steuerkontaktflächen der Steuerkontakte weisen beispielsweise Aluminium auf . Als Haftvermittlungsschicht hat sich in diesem Fall eine Schicht aus Titan bewährt . Eine auf der ersten Teilabscheidung angeordnete zweite Teilabscheidung fungiert beispielsweise als Diffusionsbarriere für bestimmte Atome . Im vorliegenden Fall eignet sich eine Schicht aus einer Titan- Wolfram-Legierung, die als effiziente Diffusionsbarriere für Kupferatome fungiert . Eine auf der zweiten Teilabscheidung angeordnete dritte Teilabscheidung aus Kupfer fungiert beispielsweise als Keimschicht (Seed-Layer) . Eine vierte Teilabscheidung, beispielsweise eine auf der Keimschicht galvanisch abgeschiedene Schicht aus einem Metall (Widerstandsmetall) , führt zur Einstellung eines bestimmten Werts des Steuerkontaktwiderstands . Die ersten Teilschichten weisen Schichtdicken aus dem Bereich von 10 nm bis hin zu einigen μm auf . Eine Schichtdicke der galvanisch abgeschiedenen Teilschicht beträgt mehrere μm, beispielsweise 50 μm bis 100 μm. Als Halbleiterbauelement ist j edes beliebige, steuerbare Halbleiterbauelement denkbar . In einer besonderen Ausgestaltung ist zumindest eines der Halbleiterbauelemente ein Leistungshalbleiterbauelement . Vorzugsweise ist das Leistungshalbleiterbauelement aus der Gruppe MOSFET, IGBT und/oder Bipolartransistor ausgewählt .
In einer besonderen Ausgestaltung des Verfahrens werden zum Bereitstellen der Halbleiterbauelemente folgende weiteren Verfahrensschritte durchgeführt : c) Anordnen der Halbleiterbauelemente derart auf dem Substrat, dass die Steuerkontakte der Halbleiterbauelemente vom Substrat abgekehrt sind, und d) Aufbringen einer Isolationsschicht mit elektrisch isolierendem Material auf den
Halbleiterbauelementen und dem Substrat derart, dass die Steuerkontakte der Halbleiterbauelemente frei zugänglich sind.
Das Aufbringen der Isolationsschicht erfolgt beispielsweise durch Anordnen einer vorgefertigten Kunststofffolie auf der Schaltungsanordnung . Die vorgefertigte Kunststofffolie enthält Öffnungen (Fenster) , durch die die Steuerkontakte frei zugänglich sind. Es kann aber auch eine Vorstufe der Isolationsschicht auf der Schaltungsanordnung aufgebracht werden, die diese Öffnungen zunächst nicht enthält . Erst nach dem Anordnen der Vorstufe der Isolationsschicht werden die Öffnungen erzeugt . Gemäß einer besonderen Ausgestaltung werden deshalb zum Aufbringen der Isolationsschicht folgende weiteren Verfahrensschritte durchgeführt : e) Aufbringen einer Vorstufe der Isolationsschicht mit elektrisch isolierendem Material auf den Halbleiterbauelementen und dem Substrat derart, dass zumindest einer der Steuerkontakte der Halbleiterbauelemente durch die Vorstufe der Isolationsschicht bedeckt ist, und f) Öffnen mindestens eines Fensters in der Vorstufe der Isolationsschicht derart, dass der von der Vorstufe der Isolationsschicht bedeckte Steuerkontakt frei gelegt wird und dadurch die Isolationsschicht gebildet wird.
Zum Aufbringen der Isolationsschicht und/oder zum Aufbringen der Vorstufe der Isolationsschicht wird beispielsweise ein elektrisch isolierender Lack aufgetragen . Das Auftragen des Lacks erfolgt beispielsweise durch Drucken oder Spritzen . Das Drucken ist beispielsweise ein Tintenstrahldruckverfahren (InkJet-Verfahren) . Das Auftragen des Lacks kann derart erfolgen, dass die Steuerkontakte der Halbleiterbauelemente frei bleiben (z . B . mit Hilfe einer Maske) . Das Auftragen erfolgt strukturiert . Nach dem Entfernen von Lösungsmittel bildet sich die eigentliche Isolationsschicht . Dankbar ist auch, dass während des Auftragens des Lacks die Steuerkontakte der Halbleiterbauelemente bedeckt werden . Es wird eine Vorstufe der Isolationsschicht gebildet . In die so erzeugte Vorstufe der Isolationsschicht wird das Fenster zum Freilegen des Steuerkontakts eingebracht . Es wird die Isolationsschicht erzeugt .
In einer besonderen Ausgestaltung wird zum Aufbringen der Isolationsschicht und/oder zum Auftragen der Vorstufe der Isolationsschicht ein Auflaminieren mindestens einer Kunststofffolie durchgeführt . Die Kunststofffolie bildet die Isolationsschicht oder die Vorstufe der Isolationsschicht . Vorzugsweise erfolgt das Auflaminieren der Kunststofffolie unter Vakuum. Dadurch entsteht ein besonders fester und inniger Kontakt zwischen der Kunststofffolie und den Halbleiterbauelementen bzw . dem Substrat .
Durch ein Einstellen eines Abscheideparameters (z . B . Temperatur oder Druck) wird ein Ausmaß der Abscheidung gezielt beeinflusst . Durch das Ausmaß der Abscheidung, beispielsweise eine Dicke der Abscheidung, wird ein Widerstandswert des Steuerkontaktwiderstands eingestellt . Zum Einstellen des Widerstandswerts des
Steuerkontaktwiderstands kann während des Abscheidens eine Maske verwendet werden . Durch die Maske wird elektrisch leitendes Material strukturiert aufgetragen . In einer besonderen Ausgestaltung wird der Widerstandswert des
Steuerkontaktwiderstands aber durch Abtragen des elektrisch leitenden Materials der Abscheidung eingestellt . Nach dem Auftragen wird die Abscheidung strukturiert und der Widerstandswert des Steuerkontaktwiderstands justiert . Durch das Abtragen des elektrisch leitenden Materials wird der
Querschnitt der Abscheidung verringert . Mit dem verringerten Querschnitt erhöht sich der Widerstandswert des Steuerkontaktwiderstands .
In einer weiteren Ausgestaltung wird die Abscheidung durch das Abtragen des elektrisch leitenden Materials mäanderförmig strukturiert . Alternativ kann die Abscheidung auch mit Hilfe einer Maske mäanderförmig aufgetragen werden . Jede der resultierenden Abscheidungen weist eine Mäanderform auf . Durch die Mäanderform wird ein Steuerkontaktwiderstand mit einer im Vergleich zum Ausmaß des Halbleitermoduls langen Leitungsbahn zwischen den Steuerkontakten hergestellt . Je länger die Leitungsbahn des Steuerkontaktwiderstands ist, desto höher ist der Widerstandswert des Steuerkontaktwiderstands .
Vorzugsweise wird zum Öffnen des Fensters und/oder zum Abtragen des elektrisch leitenden Materials der Abscheidung ein Laserablationsverfahren durchgeführt . Alternative Materialabtragungsverfahren, beispielsweise ein
Photolithographieverfahren, sind ebenfalls denkbar .
Zusammenfassend ergeben sich mit der Erfindung folgende wesentlichen Vorteile : Mit der Erfindung wird ein kompakter Aufbau eines Halbleitermoduls mit Halbleiterbauelementen auf einem Substrat bereitgestellt .
- Durch die Integration des Steuerkontaktwiderstandes in den Mehrschichtaufbau eines Halbleitermoduls kann auf ein separates Bauelement zur Realisierung des Steuerkontaktwiderstandes verzichtet werden .
- Ebenso entfallen Lötverbindungen, die zur elektrischen
Verbindung eines separaten Steuerkontaktwiderstandes mit den Steuerkontakten der Halbleiterbauelemente notwendig wären .
- Der Widerstandswert des Steuerkontaktwiderstandes kann einfach eingestellt bzw . justiert werden .
Anhand eines Ausführungsbeispiels und der dazugehörigen Figuren wird die Erfindung im Folgenden näher beschrieben . Die Figuren sind schematisch und stellen keine maßstabsgetreuen Abbildungen dar .
Figur 1 zeigt einen Ausschnitt einer Schaltungsanordnung in einem seitlichen Querschnitt .
Figur 2 zeigt wesentliche Bestandteile der Schaltungsanordnung in Aufsicht .
Figur 3 zeigt ein Verfahren zum Herstellen der Schaltungsanordnung .
Das Ausführungsbeispiel bezieht sich auf ein Leistungshalbleitermodul 11 (Figuren 1 und 2 ) . Das Leistungshalbleitermodul 11 weist eine Schaltungsanordnung 1 auf einem DCB-Substrat 4 auf . Die Schaltungsanordnung 1 weist ein Leistungshalbleiterbauelement 2 mit einem Steuerkontakt 21 und ein weiteres Leistungshalbleiterbauelement 3 mit einem weiteren Steuerkontakt 31 auf . Die
Leistungshalbleiterbauelemente 2 und 3 sind IGBTs , die parallel miteinander verschaltet sind.
Das DCB-Substrat 4 weist eine Trägerschicht 41 aus einer
Keramik auf . In einer ersten Ausführungsform ist die Keramik Aluminiumoxid. In einer weiteren Ausführungsform ist die Keramik Aluminiumnitrid. Beidseitig sind an die Trägerschicht 41 elektrische Leiterschichten 42 und 43 aus Kupfer aufgebracht . Die Leistungshalbleiterbauelement 2 und 3 sind derart auf eine der Leiterschichten 42 oder 43 aufgelötet, dass die vom Steuerkontakt gebildete Steuerkontaktfläche 21 des Leistungshalbleiterbauelements 2 und die vom weiteren Steuerkontakt 31 gebildete weitere Steuerkontaktfläche 31 des weiteren Leistungshalbleiterbauelements 3 vom Substrat 4 weg weisen . Dazu sind das Leistungshalbleiterbauelement 2 über seine Drain-Kontaktfläche 22 und das weitere Leistungshalbleiterbauelement 3 über seine weitere Drain- Kontaktfläche mit Hilfe eines Lots 24 bzw . 34 auf die Leiterschicht 42 aufgelötet .
Zur elektrischen Entkopplung des Steuerkontakts des Leistungshalbleiterbauelements 2 und des weiteren Steuerkontakts des weiteren Leistungshalbleiterbauelements 2 ist zwischen den Steuerkontaktflächen 21 und 31 ein
Steuerkontaktwiderstand 5 angeordnet . Zum Erzeugen des Steuerkontaktwiderstands wird wie folgt vorgegangen (vgl . Figur 3) : Zunächst wird eine Anordnung aus den Leistungshalbleiterbauelementen 2 und 3 auf dem Substrat 4 bereitgestellt (Verfahrensschritt 301 ) .
Nachfolgend wird eine Kunststofffolie 6 unter Vakuum auflaminiert (Verfahrensschritt 302 ) . Die Kunststofffolie 6 ist dabei derart auf dem Substrat 4 und dem Leistungshalbleiterbauelement 2 und 3 auflaminiert, dass eine Oberflächenkontur 23 des Leistungshalbleiterbauelements 3, eine weitere Oberflächenkontur 33 des weiteren Leistungshalbleiterbauelements 3 und eine Oberflächenkontur 44 des Substrats 4 in der Oberflächenkontur 61 der Kunststofffolie 6 abgebildet ist, die dem Substrat 4 und dem Leistungshalbleiterbauelementen 2 und 3 abgekehrt ist (vgl . Figur 1 ) .
Durch Öffnen des Fensters 62 und des weiteren Fensters 63 in der Kunststofffolie 6 werden die Steuerkontaktfläche 21 des Leistungshalbleiterbauelements 2 und die weitere Steuerkontaktfläche 31 des weiteren
Leistungshalbleiterbauelements 3 frei gelegt (Verfahrensschritt 303) . Das Öffnen der Fenster 62 und 63 erfolgt durch Laserablation .
Im Weiteren erfolgt eine planare elektrische Kontaktierung der Steuerkontaktfläche 21 und der weiteren Steuerkontaktfläche 31 miteinander . Dazu wird eine Abscheidung 51 auf den Steuerkontakten 21 und 31 und auf dem Substrat 4 erzeugt (Verfahrensschritt 304 ) . Elektrisch leitendes Material wird auf den Steuerkontakten 21 und 31 , auf der Kunststofffolie 6 und der elektrischen Leiterschicht 42 abgeschieden .
Die Abscheidung 51 weist einen Mehrschichtaufbau auf . Sie besteht aus mehreren Teilmetallabscheidungen, die j ede für sich unterschiedliche Funktionen übernehmen . Eine erste Teilabscheidung aus Titan fungiert als
Haftvermittlungsschicht, eine zweite Teilabscheidung aus einer Titan-Wolfram-Legierung als Diffusionsbarriere und eine dritte Teilabscheidung aus Kupfer als Keimschicht (Seed-
Layer) . Diese drei Teilabscheidungen werden über j eweils ein Dampfabscheideverfahren abgeschieden . Die Schichtdicken der Teilabscheidungen betragen wenige μm. Abschießend wird ein Widerstandsmetall auf der Keimschicht elektrolytisch abgeschieden . Eine Schichtdicke dieser Teilabscheidung beträgt 50 μm. Zum Einstellen eines bestimmten Widerstandswerts des Steuerkontaktwiderstands 5 wird die Abscheidung 51 strukturiert . Dazu wird elektrisch leitendes Material der Abscheidung 51 abgetragen . Das Abtragen erfolgt durch Laserablation . Durch das Abtragen des elektrisch leitenden
Materials wird ein Querschnitt der Abscheidung 51 verringert . Zum Einstellen des Widerstandswerts erhält die Abscheidung 51 durch das Abtragen des elektrisch leitenden Materials zusätzlich eine Mäanderform 52.
Im Übrigen werden die Source-Kontaktflache 25 des Leistungshalbleiterbauelements 2 und die weiteren Source- Kontaktflache 35 des weiteren Leistungshalbleiterbauelements (vgl . Figur 2 ) planar und großflächig kontaktiert . Die Kontaktierung erfolg gemäß dem oben beschriebenen Verfahren zur Kontaktierung der Steuerkontaktflächen 21 und 31 der Leistungshalbleiterbauelemente 2 und 3. Im Unterschied zur Kontaktierung der Steuerkontaktflächen 21 und 31 wird Kupfer mit einer Schichtdicke von etwa 200 μm abgeschieden . Dadurch wird für eine entsprechende Stromtragfähigkeit der resultierenden Verbindungsleitung gesorgt .

Claims

Patentansprüche
1. Schaltungsanordnung (1 ) auf einem Substrat (4 ) mit einem auf dem Substrat (4 ) angeordneten Halbleiterbauelement (2 ) mit einem Steuerkontakt (21 , 31 ) , mindestens einem auf dem Substrat (4 ) angeordneten weiteren Halbleiterbauelement (3, 2 ) mit einem weiteren Steuerkontakt (31 , 21 ) und - mindestens einem zwischen den Steuerkontakten (21 , 31 ) angeordneten elektrischen Steuerkontaktwiderstand (5) zur elektrischen Entkopplung der Steuerkontakte (21 , 31 ) , wobei - zur Bildung des elektrischen Steuerkontaktwiderstands (5) mindestens eine auf dem Substrat (4 ) angeordnete Abscheidung (51 ) mindestens eines elektrisch leitenden Materials vorhanden ist .
2. Schaltungsanordnung nach Anspruch 1 , wobei die
Abscheidung (51 ) mehrere übereinander angeordnete Teilabscheidungen aufweist .
3. Schaltungsanordnung nach Anspruch 1 oder 2 , wobei die Abscheidung (51 ) eine Mäanderform (52 ) aufweist .
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei zumindest eines der Halbleiterbauelemente (2 , 3) ein Leistungshalbleiterbauelement ist .
5. Schaltungsanordnung nach Anspruch 4 , wobei das Leistungshalbleiterbauelement aus der Gruppe MOSFET, IGBT und/oder Bipolar-Transistor ausgewählt ist .
6. Verfahren zum Herstellen einer Schaltungsanordnung nach einem Ansprüche nach einem der Ansprüche 1 bis 5 mit folgenden Verfahrensschritten : a) Bereitstellen des Halbleiterbauelements (2 ) und des weiteren Halbleiterbauelements (3) auf dem Substrat (4 ) , wobei der Steuerkontakt (21 ) des Halbleiterbauelements
(2 ) und der weitere Steuerkontakt (31 ) des weiteren Halbleiterbauelements (3) vom Substrat (4 ) abgekehrt sind, und b) Erzeugen der Abscheidung (51 ) des elektrisch leitenden Materials auf dem Substrat (4 ) , wobei der Steuerkontaktwiderstand (5) gebildet wird.
7. Verfahren nach Anspruch 6, wobei zum Bereitstellen der Halbleiterbauelemente (2 , 3) folgende weiteren Verfahrensschritte durchgeführt werden : c) Anordnen der Halbleiterbauelemente (2 , 3) derart auf dem Substrat (4 ) , dass die Steuerkontakte (21 , 31 ) der
Halbleiterbauelemente (2 , 3) vom Substrat (4 ) abgekehrt sind, und d) Aufbringen einer Isolationsschicht ( 6) mit elektrisch isolierendem Material auf den Halbleiterbauelementen (2 , 3) und dem Substrat (4 ) derart, dass die Steuerkontakte (21 , 31 ) der Halbleiterbauelemente (2 , 3) frei zugänglich sind.
8. Verfahren nach Anspruch 7 , wobei zum Aufbringen der Isolationsschicht ( 6) folgende weiteren
Verfahrensschritte durchgeführt werden : e) Aufbringen einer Vorstufe der Isolationsschicht ( 6) mit dem elektrisch isolierenden Material auf den Halbleiterbauelementen (2 , 3) und dem Substrat (4 ) derart, dass zumindest einer der Steuerkontakte (21 , 31 ) der Halbleiterbauelemente (2 , 3) durch die Vorstufe der Isolationsschicht ( 6) bedeckt ist, und f) Öffnen mindestens eines Fensters ( 62 , 63) in der Vorstufe der Isolationsschicht ( 6) derart, dass der von der Vorstufe der Isolationsschicht ( 6) bedeckte
Steuerkontakt (21 , 31 ) freigelegt wird und dadurch die Isolationsschicht ( 6) gebildet wird.
9. Verfahren nach Anspruch 7 oder 8 , wobei zum Aufbringen der Isolationsschicht ( 6) und/oder zum Aufbringen der Vorstufe der Isolationsschicht ( 6) ein Auflaminieren mindestens einer Kunststofffolie durchgeführt wird.
10. Verfahren nach Anspruch 9, wobei das Auflaminieren der Kunststofffolie unter Vakuum durchgeführt wird.
11. Verfahren nach einem der Ansprüche 7 bis 10 , wobei ein Widerstandswert des Steuerkontaktwiderstands (5) durch Abtragen des elektrisch leitenden Materials der Abscheidung (5) eingestellt wird.
12. Verfahren nach Anspruch 11 , wobei die Abscheidung (51 ) durch das Abtragen des elektrisch leitenden Materials mäanderförmig strukturiert wird.
13. Verfahren nach einem der Ansprüche 7 bis 12 , wobei zum Öffnen des Fensters ( 62 , 63) und/oder zum Abtragen des elektrisch leitenden Materials der Abscheidung (5) ein Laserablationsverfahren durchgeführt wird.
PCT/EP2005/056192 2004-12-22 2005-11-24 Schaltungsanordnung auf einem substrat und verfahren zum herstellen der schaltungsanordnung WO2006067018A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004061908.5 2004-12-22
DE102004061908A DE102004061908B4 (de) 2004-12-22 2004-12-22 Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat

Publications (1)

Publication Number Publication Date
WO2006067018A1 true WO2006067018A1 (de) 2006-06-29

Family

ID=35735018

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/056192 WO2006067018A1 (de) 2004-12-22 2005-11-24 Schaltungsanordnung auf einem substrat und verfahren zum herstellen der schaltungsanordnung

Country Status (2)

Country Link
DE (1) DE102004061908B4 (de)
WO (1) WO2006067018A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1882953A1 (de) * 2006-07-26 2008-01-30 Siemens Aktiengesellschaft Stromerfassungsvorrichtung
US12034033B2 (en) 2022-01-25 2024-07-09 Ge Aviation Systems Llc Semiconductor device package and method of forming

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
DE3406420A1 (de) * 1983-02-28 1984-08-30 Sgs-Ates Componenti Elettronici S.P.A., Agrate Brianza, Mailand/Milano Halbleiter-leistungsvorrichtung mit mehreren parallel geschalteten, gleichen elementen
US5589702A (en) * 1994-01-12 1996-12-31 Micrel Incorporated High value gate leakage resistor
EP0780899A2 (de) * 1995-12-21 1997-06-25 Mitsubishi Denki Kabushiki Kaisha Halbleiterschaltung
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
US6268628B1 (en) * 1998-04-03 2001-07-31 Fuji Electric Co., Ltd. Depletion type MOS semiconductor device and MOS power IC
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
US20040056349A1 (en) * 1994-10-07 2004-03-25 Kazuji Yamada Circuit board
DE10250538A1 (de) * 2002-10-29 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
WO2004077548A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113969A (ja) * 1983-11-25 1985-06-20 Hitachi Ltd 半導体装置
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US6365498B1 (en) * 1999-10-15 2002-04-02 Industrial Technology Research Institute Integrated process for I/O redistribution and passive components fabrication and devices formed
DE10335153B4 (de) * 2003-07-31 2006-07-27 Siemens Ag Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
DE3406420A1 (de) * 1983-02-28 1984-08-30 Sgs-Ates Componenti Elettronici S.P.A., Agrate Brianza, Mailand/Milano Halbleiter-leistungsvorrichtung mit mehreren parallel geschalteten, gleichen elementen
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
US5589702A (en) * 1994-01-12 1996-12-31 Micrel Incorporated High value gate leakage resistor
US20040056349A1 (en) * 1994-10-07 2004-03-25 Kazuji Yamada Circuit board
EP0780899A2 (de) * 1995-12-21 1997-06-25 Mitsubishi Denki Kabushiki Kaisha Halbleiterschaltung
US6268628B1 (en) * 1998-04-03 2001-07-31 Fuji Electric Co., Ltd. Depletion type MOS semiconductor device and MOS power IC
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10250538A1 (de) * 2002-10-29 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
WO2004077548A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter

Also Published As

Publication number Publication date
DE102004061908B4 (de) 2009-07-30
DE102004061908A1 (de) 2006-07-06

Similar Documents

Publication Publication Date Title
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10335153B4 (de) Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
EP1829107B1 (de) Anordnung eines Halbleitermoduls und einer elektrischen Verschienung
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
WO2004077548A2 (de) Verbindungstechnik für leistungshalbleiter
EP2170026B1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
DE102013217802A1 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiterbaugruppe, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
EP1597755A2 (de) Direkt auf ungehäusten bauelementen erzeugte freitragende kontaktierstrukturen
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
WO2004086502A1 (de) Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
WO2006067018A1 (de) Schaltungsanordnung auf einem substrat und verfahren zum herstellen der schaltungsanordnung
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102009040579A1 (de) Verfahren zum Produzieren von Halbleiter-Bauelementen
WO2005101480A2 (de) Mit planarer verbindungstechnik auf einem insbesondere elektrisch leitendem substrat aufgebaute schaltung
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
WO2006056555A2 (de) Stromrichteranordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05813523

Country of ref document: EP

Kind code of ref document: A1