JPS60113969A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60113969A
JPS60113969A JP58220612A JP22061283A JPS60113969A JP S60113969 A JPS60113969 A JP S60113969A JP 58220612 A JP58220612 A JP 58220612A JP 22061283 A JP22061283 A JP 22061283A JP S60113969 A JPS60113969 A JP S60113969A
Authority
JP
Japan
Prior art keywords
parallel
package
elements
resistors
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58220612A
Other languages
English (en)
Inventor
Kenji Hirashima
平嶋　賢治
Masayuki Horie
堀江　正幸
Tomohiko Takenaka
智彦 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58220612A priority Critical patent/JPS60113969A/ja
Publication of JPS60113969A publication Critical patent/JPS60113969A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はパワー（大電流）用半導体装置、特に複数の金
属酸化物半導体（ＭＯＳ）素子を組合せたパワー用ＭＯ
８半導体装置に関する。
〔背景技術〕
モータコントロールに使用されるパワー用ＭＯ８ＦＥＴ
　（金属酸化物半導体電界効果トランジスタ）は大容量
電流を必要とする場合、第１図に示すように複数の単体
のＭＯ８素子素子、Ｑ、、Ｑ。
・・・を並列に結線し一つのパワー回路を構成するが、
その場合発振を防止するため各素子のゲートに抵抗Ｒ，
，Ｒ，，Ｒ，・・・を接続してそれらの共通端子をゲー
トＣＧ）としてとり出すようにしている。
したがってこのようなパワーＭＯ８素子を電子装置に実
装する場合、多数のＭＯ８素子をいちいち取付けて相互
に接続することになるため回路の占有面積がふえて装置
も大ぎくなり、又、組立工数も多くなるなど問題がある
ということが本発明者によりあきもかとされた。
この問題を解決するため本発明者は複数のＭＯ８素子Ｑ
１．Ｑ−・・・を第２図に示すように共通の封止体とな
るパッケージエ内に取付けて並列結線することにより一
つのパワーモジュールを構成し、各素子のゲートから取
出した共通端子に抵抗Ｒを接続する技術を開発した。し
かし、このように一つのパッケージ内でパワーモジュー
ルを構成する場合抵抗Ｒを設けたにもかかわらず全体の
パワーモジュールが発振を起すことがあり、モータコン
トロール電源として使用できないという問題点が生ずる
ということが発明者によってあきらかとされた。
本発明者らは前記にかんがみ上記技術にさらに改良を行
った。
〔発明の目的〕
本発明の目的とするところは、全体な小形化でき、しか
も発振の生ずることのないパワー用ＭＯ８半導体装置の
提供にある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面よりあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、第３図に示すように一つのパッケージ１内に
おいて、複数のパワー用ＭＯ８半導体素子Ｑ、　、Ｑ、
・・・を並列に結線するとともに同パッケージ１内で各
ＭＯ８半導体素子のゲートに個々に抵抗Ｒ１，Ｒ，・・
・を接続し、パッケージ外部に共通のゲート端子な設け
ることにより、発振を生ずることなく、小形化できるパ
ワーＭＯ８半導体装置が得られ前記目的を達成できる。
〔実施例〕
第４図、第５図及び第６図は本発明の一実施例を示すも
のであって、第４図は−っのバッヶ＝ジ１内に複数のＭ
Ｏ８半導体素子を設けたパワー半導体装置の平面図、第
５図は第４図におけるＡ−Ｘ断面図、第６図は第４図に
おけるＢ　−Ｂ’拡大断面図である。
２は厚いＣｕ（銅）よりなる放熱基板（ヘッダー）で左
右フランジ部分にフランジ孔３をあげである。４はセラ
ミックス、例えば酸化アルミニウム系セラミックからな
る絶縁膜で半田等（第６図５）を介して放熱基板２の上
に被着される。６及び７．８はＣｕ等からなる金属板で
セラミックス４上に半田等（第６図９）を介してそれぞ
れ接続される。これらのうち、金属板６にはソース端子
（Ｓ）となる金属板からなるリード１１が植設され、金
属板７にはゲート端子（Ｇ）となるリード１２が植設さ
れ、金属板８にはドレイン端子（Ｄ）となるリード１３
が植設される。
１４はパワー用ＭＯ８素子（ＭＯＳＦＥＴ）で例えば縦
形ＭＯ８ＦＥＴを使用し、シリコン基板底面側がソース
（又はドレイン）となり、半田（第６図１６）を介して
金属板６上に複数個ならべて配設される。
１７は抵抗素子で、例えば上下に電極を形成したシリコ
ン板からなり、半田１６を介して金属板７上に複数個な
らべて配設される。各ＭＯ８素子の上部電極であるゲー
ト電極と抵抗素子との間ばＡ４ワイヤ１９をボンディン
グすることにより接続され、ＭＯ８素子の他方の上部電
極であるドレイン（又はソース）電極と金属板８との間
はＡ４ワイヤ２０をボンディングすることにより接続さ
れる。
２１は樹脂モールド体であって、上記ＭＯ８ＦＥＴ素子
及び抵抗素子の周囲を覆うように封止し、各端子（リー
ド１１，１２．１３）の先端を外部に露出するようにす
る。前掲第３図はこの実施例を等何曲に示す回路図であ
る。
〔効　果〕
以上実施例で述べた本発明によれば下記のように効果が
得られる。
（１）前掲した第２図の場合はパッケージ内部で並列接
続された各ＭＯ８素子のゲートを結線して共通の端子か
ら外部で抵抗Ｒを接続したものであるためゲートよりの
配線が誘導コイル（Ｌ）となって共振回路な形成したが
、本発明の場合にはパッケージ内部で並列接続したＭＯ
８素子の各ゲートに直接に抵抗Ｒ，、Ｒ，等を接続し、
その共通端子を外部に出すものであるため誘導コイルと
ならず共振を起すことがない。
（２）一つのパッケージ内部に複数のＭＯ８素子及び複
数の抵抗素子を並行に形成した金属膜を利用して並列接
続したことにより、小さいスペースでバワーモジュール
として単一化され、電子装置への組立も簡単で工数も少
なくてすみ、電子装置の小形化にも寄与しつる。
以上本発明者によってなされた発明な実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えばパワーＭＯ８ＦＥＴの配列を並列以外の他の回路
構成とした場合で、個々のノ（ツーＭＯＳチップのゲー
トに抵抗を接続した形で樹脂刺止することにより同様の
効果が得られる。
〔利用分野〕
本発明はパワーＭＯ８ＦＥＴ大電流モジーールとして適
用する場合にもっとも有効である。
本発明は上記以外に一パッケージ内に高周波のＭＯ８Ｆ
ＥＴ素子を入れる場合の発振防止に同様に適用すること
ができる。
【図面の簡単な説明】
第１図はパワーＭＯ８ＦＥＴを単体として複数個並列し
て使用する場合の例を示す回路図である。 第２図はパワーＭ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｙ一つのパッケ
ージ内に複数個並列して使用する場合の例を示す回路図
である。 第３図はパワーＭＯ３ＦＥＴを一つのパッケージ内に複
数個並列して使用する場合の本発明の例を示す回路図で
ある。 第４図は本発明の一実施例を示し、パワーモジュール化
された半導体装置の平面図、 第５図は第４図におけるＡ　−Ａ’視断面図、第６図は
第４図におけるＢ　−Ｂ’視拡太断面図である。 １・・・パッケージ、２・・・放熱金属板、３・・・フ
ランジ孔、４・・・セラミックからなる絶縁膜、５・・
・半田、６、　７．　８・・・金属板、９・・・半田、
１１．１２．１３・・・リード、１４・・・パワーＭＯ
８ＦＥＴ素子、１６・・・半田、１７・・・抵抗素子、
１９．２０・・・Ａ７ワイヤ、２１・・・樹脂モールド
体。 第　１　図 第　２　図

Claims (1)

  1. 【特許請求の範囲】 １、一つの封止体内に複数の金属酸化物半導体素子が並
    列に又は回路構成するように接続されるとともに同封止
    体内で各金属酸化物半導体素子のゲートに個々に接続さ
    れた抵抗な介して封止体外部に共通の端子を有すること
    を特徴とする半導体装置。 ２、上記封止体は、一つの支持基板の上に並行に形成し
    た複数の金属酸化物半導体素子を取付けるための金属板
    と複数の抵抗を取付けるための金属板及び金属酸化物半
    導体素子の他の電極を接続するだめの金属板とを有し、
    全体が樹脂モールド体により覆われるように封止されて
    いるものである特許請求の範囲第１項に記載の半導体装
    置。
JP58220612A 1983-11-25 1983-11-25 半導体装置 Pending JPS60113969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58220612A JPS60113969A (ja) 1983-11-25 1983-11-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58220612A JPS60113969A (ja) 1983-11-25 1983-11-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS60113969A true JPS60113969A (ja) 1985-06-20

Family

ID=16753696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58220612A Pending JPS60113969A (ja) 1983-11-25 1983-11-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS60113969A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061908A1 (de) * 2004-12-22 2006-07-06 Siemens Ag Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061908A1 (de) * 2004-12-22 2006-07-06 Siemens Ag Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung
DE102004061908B4 (de) * 2004-12-22 2009-07-30 Siemens Ag Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat

Similar Documents

Publication Publication Date Title
KR100881776B1 (ko) 더블-사이드 단일 디바이스 냉각 및 침적 용기 냉각을구비한 본딩 선 없는 파워 모듈
US6774465B2 (en) Semiconductor power package module
US5710695A (en) Leadframe ball grid array package
JP2000245170A (ja) 半導体モジュールとそれを用いた電力変換装置及びその製法
JPH0316245A (ja) シングルインラインパッケージ用電気絶縁ヒートシンク及びその形成方法
JPH05304248A (ja) 半導体装置
WO2001082376A1 (fr) Dispositif a semi-conducteur
JP2570861B2 (ja) インバータ装置
JP2003197858A (ja) 電力半導体装置及びその製造方法
JP2005129826A (ja) パワー半導体装置
JP4051027B2 (ja) パワー半導体デバイスモジュール
JPS60113969A (ja) 半導体装置
JPH09213878A (ja) 半導体装置
JPH0661372A (ja) ハイブリッドｉｃ
JP2002353406A (ja) 半導体装置
JP2004079680A (ja) 半導体装置
JPH06132468A (ja) 半導体装置
JPH0521674A (ja) 半導体装置
JPH11220074A (ja) 半導体装置
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JPH07122680A (ja) 混成集積回路装置
JPH09139444A (ja) 樹脂封止型半導体装置
JPH08204115A (ja) 半導体装置
JPH07249719A (ja) 電子機器
JPH0442942Y2 (ja)