DE102004061908A1 - Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung - Google Patents

Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung Download PDF

Info

Publication number
DE102004061908A1
DE102004061908A1 DE102004061908A DE102004061908A DE102004061908A1 DE 102004061908 A1 DE102004061908 A1 DE 102004061908A1 DE 102004061908 A DE102004061908 A DE 102004061908A DE 102004061908 A DE102004061908 A DE 102004061908A DE 102004061908 A1 DE102004061908 A1 DE 102004061908A1
Authority
DE
Germany
Prior art keywords
substrate
control contact
deposition
circuit arrangement
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004061908A
Other languages
English (en)
Other versions
DE102004061908B4 (de
Inventor
Mark-Matthias Dr. Bakran
Andreas Dr. Fuchs
Matthias Dr. Hofstetter
Hans-Joachim Dr. Knaak
Andreas Dr. Nagel
Norbert Dr. Seliger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102004061908A priority Critical patent/DE102004061908B4/de
Priority to PCT/EP2005/056192 priority patent/WO2006067018A1/de
Publication of DE102004061908A1 publication Critical patent/DE102004061908A1/de
Application granted granted Critical
Publication of DE102004061908B4 publication Critical patent/DE102004061908B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung (1) auf einem Substrat (4) mit einem auf dem Substrat angeordneten Halbleiterbauelement (2) mit einem Steuerkontakt (21), mindestens einem auf dem Substrat angeordneten weiteren Halbleiterbauelement (3) mit einem weiteren Steuerkontakt (31) und mindestens einem zwischen den Steuerkontakten angeordneten elektrischen Steuerkontaktwiderstand (5) zur elektrischen Entkopplung der Steuerkontakte. Die Halbleiterbauelemente sind parallel verschaltet. Zur Bildung des elektrischen Steuerkontaktwiderstands ist mindestens eine auf dem Substrat angeordnete Abscheidung (51) mindestens eines elektrisch leitenden Materials vorhanden. Daneben betrifft die Erfindung ein Verfahren zum Herstellen der Schaltungsanordnung mit folgenden Verfahrensschritten: a) Bereitstellen des Halbleiterbauelements und des weiteren Halbleiterbauelements auf dem Substrat, wobei der Steuerkontakt des Halbleiterbauelements und der weitere Steuerkontakt des weiteren Halbleiterbauelements vom Substrat abgekehrt sind, und b) Erzeugen der Abscheidung auf dem Substrat, wobei der Steuerkontaktwiderstand gebildet wird. Vorzugsweise sind die Halbleiterbauelemente Leistungshalbleiterbauelemente wie MOSFET, IGBT oder Bipolartransistor.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung auf einem Substrat und ein Verfahren zum Herstellen der Schaltungsanordnung.
  • Die Schaltungsanordnung ist beispielsweise ein Leistungshalbleitermodul. Das Leistungshalbleitermodul weist beispielsweise mehrere, auf einem oder mehreren Substraten zusammengefasste und miteinander verschaltete, elektrisch steuerbare Leistungshalbleiterbauelemente auf. Ein dabei verwendetes elektrisch steuerbares Leistungshalbleiterbauelement ist beispielsweise ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor) oder ein IGBT (Insulated Gate Bipolar Transistor). Diese steuerbaren Leistungshalbleiterbauelemente zeichnen sich dadurch aus, dass hohe Ströme im kA-Bereich geschaltet werden können.
  • Ein Leistungshalbleitermodul und ein Verfahren zum Herstellen des Leistungshalbleitermoduls ist beispielsweise aus der WO 03/030247 A2 bekannt. Bei dem Leistungshalbleitermodul ist ein Leistungshalbleiterbauelement auf einem Substrat (Schaltungsträger) angeordnet. Das Substrat ist beispielsweise ein DCB (Direct Copper Bonding)-Substrat, das aus einer Trägerschicht aus einem keramischen Werkstoff besteht, an der beidseitig elektrisch leitende Schichten aus Kupfer (Kupferfolien) aufgebracht sind. Der keramische Werkstoff ist beispielsweise Aluminiumoxid (Al2O3).
  • Die Leistungshalbleiterbauelemente des bekannten Leistungshalbleitermoduls werden nicht über Bonddrähte elektrisch kontaktiert. Die elektrische Kontaktierung erfolgt planar und großflächig. Dazu wird wie folgt vorgegangen: Auf eine der elektrisch leitenden Schichten aus Kupfer des DCB- Substrats wird ein Leistungshalbleiterbauelement derart aufgelötet, dass eine vom Substrat wegweisende elektrische Kontaktfläche des Leistungshalbleiterbauelements vorhanden ist. Das Leistungshalbleiterbauelement ist beispielsweise ein MOSFET. Die Kontaktfläche des MOSFET ist eine Source-, Gate-, oder Drain-Chipfläche des MOSFETS. Zur elektrischen Kontaktierung der Kontaktfläche des Leistungshalbleiterbauelements wird auf das Leistungshalbleiterbauelement und auf das Substrat eine Kunststofffolie auf Polyimid- oder Epoxidbasis unter Vakuum auflaminiert, so dass die Kunststofffolie mit dem Leistungshalbleiterbauelement und dem Substrat eng anliegend verbunden ist. Die Kunststofffolie bedeckt das Leistungshalbleiterbauelement und das Substrat. Nachfolgend wird dort, wo sich die elektrische Kontaktfläche des Leistungshalbleiterbauelements befindet, ein Fenster in der Kunststofffolie erzeugt. Das Erzeugen des Fensters erfolgt beispielsweise durch Laserablation. Durch das Erzeugen des Fensters wird die entsprechende Kontaktfläche des Leistungshalbleiterbauelements freigelegt. Im Weiteren erfolgt die elektrische Kontaktierung der Kontaktfläche. Dazu wird beispielsweise auf der Kunststofffolie eine Maske aufgebracht, die die Kontaktfläche und Bereiche der Kunststofffolie für eine Verbindungsleitung zur Kontaktfläche hin freilässt. Nachfolgend wird auf der Kontaktfläche und auf den freien Bereichen der Kunststofffolie eine zusammenhängende Schicht aus einem elektrisch leitenden Material durch mehrere Abscheidungen erzeugt. Es wird die Verbindungsleitung zur elektrischen Kontaktierung der Kontaktfläche des Leistungshalbleiterbauelements gebildet. Es resultiert ein Leistungshalbleitermodul mit einem Mehrschichtaufbau aus elektrisch isolierenden und elektrisch leitenden Schichten.
  • Bei dem bekannten Leistungshalbleitermodul sind beispielsweise zwei oder mehrere Leistungshalbleiterbauelemente parallel verschaltet. Damit eine optimale, individuelle Ansteuerung der einzelnen Leistungshalbleiterbauelemente bei einer Parallelschaltung der Leistungshalbleiterbauelemente möglich ist, müssen die Steuerkontakte (Gates) der Leistungshalbleiterbauelemente mit Hilfe eines Steuerkontaktwiderstands elektrisch voneinander entkoppelt werden. Dazu werden elektrische Widerstände in Form von eigenständigen Bauelementen verwendet, die mit dem Steuerkontakten der Leistungshalbleiterbauelemente verbunden werden.
    •
  • Aufgabe der vorliegenden Erfindung ist es, aufzuzeigen, wie eine kompakte Schaltungsanordnung mit mindestens zwei parallel verschalteten, steuerbaren Halbleiterbauelementen realisiert werden kann.
  • Zur Lösung der Aufgabe wird eine Schaltungsanordnung auf einem Substrat mit einem auf dem Substrat angeordneten Halbleiterbauelement mit einem Steuerkontakt, mindestens einem auf dem Substrat angeordneten weiteren Halbleiterbauelement mit einem weiteren Steuerkontakt und mindestens einem zwischen den Steuerkontakten angeordneten elektrischen Steuerkontaktwiderstand zur elektrischen Entkopplung der Steuerkontakte angegeben, wobei zur Bildung des elektrischen Steuerkontaktwiderstands mindestens eine auf dem Substrat angeordnete Abscheidung mindestens eines elektrisch leitenden Materials vorhanden ist.
  • Zur Lösung der Aufgabe wird auch ein Verfahren zum Herstellen der Schaltungsanordnung mit folgenden Verfahrensschritten angegeben: a) Bereitstellen des Halbleiterbauelements und des weiteren Halbleiterbauelements auf dem Substrat, wobei der Steuerkontakt des Halbleiterbauelements und der weitere Steuerkontakt des weiteren Halbleiterbauelements vom Substrat abgekehrt sind, und b) Erzeugen der Abscheidung auf dem Substrat, wobei der Steuerkontaktwiderstand gebildet wird.
  • Der grundlegende Gedanke der Erfindung besteht darin, den Steuerkontaktwiderstand zwischen den Steuerkontakten parallel verschalteter Halbleiterbauelemente eines Halbleitermoduls direkt im Halbleitermodul zu integrieren. Die Integration erfolgt mit Hilfe der auf dem Substrat mittelbar und/oder unmittelbar bzw. mit Hilfe der auf den Halbleiterbauelementen erzeugten Abscheidung. Die Abscheidung wird direkt auf den Steuerkontakten der Halbleiterbauelemente der Schaltungsanordnung erzeugt. Die Abscheidung ist dabei vorteilhaft ein Bestandteil eines Mehrschichtaufbaus des Halbleitermoduls zur elektrischen Kontaktierung der Halbleiterbauelemente des Halbleitermoduls.
  • Unter Abscheidung ist ein fester Werkstoff zu verstehen, der durch Abtrennen aus einer Gasphase und/oder aus einer flüssigen Phase entsteht. Die Gasphase bzw. die flüssige Phase werden von (reaktiven) Gemischen gebildet. Aus diesen Gemischen wird die Abscheidung gebildet. Die Abscheidung ist beispielsweise eine Dampfphasenabscheidung. Die Dampfphasenabscheidung wird beispielsweise durch ein physikalisches Abscheideverfahren (Physical Vapour Deposition, PVD) oder durch ein chemisches Abscheideverfahren (Chemical Vapour Deposition, CVD) erzeugt. Die Abscheidung kann auch eine Flüssigphasenabscheidung sein. Die Flüssigphasenabscheidung ist beispielsweise eine galvanische Abscheidung. Die galvanische Abscheidung besteht beispielsweise aus elementarem Kupfer, das aus einer Kupfer-Ionen enthaltenden Lösung durch eine Elektrolyse abgeschieden wird.
  • Das eingangs beschriebene Verfahren zur großflächigen planaren elektrischen Kontaktierung der Halbleiterbauelemente wird modifiziert eingesetzt, um den Steuerkontaktwiderstand herzustellen. Durch diese Maßnahme ist es nicht mehr notwendig, separate, eigenständige Bauelemente als Steuerkontaktwiderstände bereitzustellen. Diese separaten Bauelemente müssen nicht nach dem Herstellen der Anordnung aus Substrat und Halbleiterbauelementen nachträglich mit den Steuerkontakten der Halbleiterbauelemente elektrisch leitend verbunden werden. Die Herstellung der Schaltungsanordnung vereinfacht sich. Dies gilt insbesondere für den Fall, dass zum Herstellen der Schaltungsanordnung das Verfahren zur großflächigen planaren elektrischen Kontaktierung angewandt wird. Denn im Rahmen der großflächigen Kontaktierung ist das Abscheiden von elektrisch leitendem Material vorgesehen.
  • In einer besonderen Ausgestaltung weist die Abscheidung mehrere übereinander angeordnete Teilabscheidungen auf. Die Abscheidung ist eine Mehrschichtabscheidung. Die einzelnen Teilabscheidungen bzw. Teilabscheidungsschichten können dabei unterschiedlichste Funktionen erfüllen. Eine erste Teilabscheidung fungiert beispielsweise als Haftvermittlungsschicht auf einem Untergrund. Der Untergrund wird beispielsweise vom Steuerkontakt des Halbleiterbauelements und/oder vom weiteren Steuerkontakt des weiteren Halbleiterbauelements gebildet. Die Steuerkontaktflächen der Steuerkontakte weisen beispielsweise Aluminium auf. Als Haftvermittlungsschicht hat sich in diesem Fall eine Schicht aus Titan bewährt. Eine auf der ersten Teilabscheidung angeordnete zweite Teilabscheidung fungiert beispielsweise als Diffusionsbarriere für bestimmte Atome. Im vorliegenden Fall eignet sich eine Schicht aus einer Titan-Wolfram-Legierung, die als effiziente Diffusionsbarriere für Kupferatome fungiert. Eine auf der zweiten Teilabscheidung angeordnete dritte Teilabscheidung aus Kupfer fungiert beispielsweise als Keimschicht (Seed-Layer). Eine vierte Teilabscheidung, beispielsweise eine auf der Keimschicht galvanisch abgeschiedene Schicht aus einem Metall (Widerstandsmetall), führt zur Einstellung eines bestimmten Werts des Steuerkontaktwiderstands. Die ersten Teilschichten weisen Schichtdicken aus dem Bereich von 10 nm bis hin zu einigen μm auf. Eine Schichtdicke der galvanisch abgeschiedenen Teilschicht beträgt mehrere μm, beispielsweise 50 μm bis 100 μm.
  • Als Halbleiterbauelement ist jedes beliebige, steuerbare Halbleiterbauelement denkbar. In einer besonderen Ausgestaltung ist zumindest eines der Halbleiterbauelemente ein Leistungshalbleiterbauelement. Vorzugsweise ist das Leistungshalbleiterbauelement aus der Gruppe MOSFET, IGBT und/oder Bipolartransistor ausgewählt.
  • In einer besonderen Ausgestaltung des Verfahrens werden zum Bereitstellen der Halbleiterbauelemente folgende weiteren Verfahrensschritte durchgeführt: c) Anordnen der Halbleiterbauelemente derart auf dem Substrat, dass die Steuerkontakte der Halbleiterbauelemente vom Substrat abgekehrt sind, und d) Aufbringen einer Isolationsschicht mit elektrisch isolierendem Material auf den Halbleiterbauelementen und dem Substrat derart, dass die Steuerkontakte der Halbleiterbauelemente frei zugänglich sind.
  • Das Aufbringen der Isolationsschicht erfolgt beispielsweise durch Anordnen einer vorgefertigten Kunststofffolie auf der Schaltungsanordnung. Die vorgefertigte Kunststofffolie enthält Öffnungen (Fenster), durch die die Steuerkontakte frei zugänglich sind. Es kann aber auch eine Vorstufe der Isolationsschicht auf der Schaltungsanordnung aufgebracht werden, die diese Öffnungen zunächst nicht enthält. Erst nach dem Anordnen der Vorstufe der Isolationsschicht werden die Öffnungen erzeugt. Gemäß einer besonderen Ausgestaltung werden deshalb zum Aufbringen der Isolationsschicht folgende weiteren Verfahrensschritte durchgeführt: e) Aufbringen einer Vorstufe der Isolationsschicht mit elektrisch isolierendem Material auf den Halbleiterbauelementen und dem Substrat derart, dass zumindest einer der Steuerkontakte der Halbleiterbauelemente durch die Vorstufe der Isolationsschicht bedeckt ist, und f) Öffnen mindestens eines Fensters in der Vorstufe der Isolationsschicht derart, dass der von der Vorstufe der Isolationsschicht bedeckte Steuerkontakt frei gelegt wird und dadurch die Isolationsschicht gebildet wird.
  • Zum Aufbringen der Isolationsschicht und/oder zum Aufbringen der Vorstufe der Isolationsschicht wird beispielsweise ein elektrisch isolierender Lack aufgetragen. Das Auftragen des Lacks erfolgt beispielsweise durch Drucken oder Spritzen. Das Drucken ist beispielsweise ein Tintenstrahldruckverfahren (InkJet-Verfahren). Das Auftragen des Lacks kann derart erfolgen, dass die Steuerkontakte der Halbleiterbauelemente frei bleiben (z.B. mit Hilfe einer Maske). Das Auftragen erfolgt strukturiert. Nach dem Entfernen von Lösungsmittel bildet sich die eigentliche Isolationsschicht. Dankbar ist auch, dass während des Auftragens des Lacks die Steuerkontakte der Halbleiterbauelemente bedeckt werden. Es wird eine Vorstufe der Isolationsschicht gebildet. In die so erzeugte Vorstufe der Isolationsschicht wird das Fenster zum Freilegen des Steuerkontakts eingebracht. Es wird die Isolationsschicht erzeugt.
  • In einer besonderen Ausgestaltung wird zum Aufbringen der Isolationsschicht und/oder zum Auftragen der Vorstufe der Isolationsschicht ein Auflaminieren mindestens einer Kunststofffolie durchgeführt. Die Kunststofffolie bildet die Isolationsschicht oder die Vorstufe der Isolationsschicht. Vorzugsweise erfolgt das Auflaminieren der Kunststofffolie unter Vakuum. Dadurch entsteht ein besonders fester und inniger Kontakt zwischen der Kunststofffolie und den Halbleiterbauelementen bzw. dem Substrat.
  • Durch ein Einstellen eines Abscheideparameters (z.B. Temperatur oder Druck) wird ein Ausmaß der Abscheidung gezielt beeinflusst. Durch das Ausmaß der Abscheidung, beispielsweise eine Dicke der Abscheidung, wird ein widerstandswert des Steuerkontaktwiderstands eingestellt.
  • Zum Einstellen des Widerstandswerts des Steuerkontaktwiderstands kann während des Abscheidens eine Maske verwendet werden. Durch die Maske wird elektrisch leitendes Material strukturiert aufgetragen. In einer besonderen Ausgestaltung wird der Widerstandswert des Steuerkontaktwiderstands aber durch Abtragen des elektrisch leitenden Materials der Abscheidung eingestellt. Nach dem Auftragen wird die Abscheidung strukturiert und der Widerstandswert des Steuerkontaktwiderstands justiert. Durch das Abtragen des elektrisch leitenden Materials wird der Querschnitt der Abscheidung verringert. Mit dem verringerten Querschnitt erhöht sich der Widerstandswert des Steuerkontaktwiderstands.
  • In einer weiteren Ausgestaltung wird die Abscheidung durch das Abtragen des elektrisch leitenden Materials mäanderförmig strukturiert. Alternativ kann die Abscheidung auch mit Hilfe einer Maske mäanderförmig aufgetragen werden. Jede der resultierenden Abscheidungen weist eine Mäanderform auf. Durch die Mäanderform wird ein Steuerkontaktwiderstand mit einer im Vergleich zum Ausmaß des Halbleitermoduls langen Leitungsbahn zwischen den Steuerkontakten hergestellt. Je länger die Leitungsbahn des Steuerkontaktwiderstands ist, desto höher ist der Widerstandswert des Steuerkontaktwiderstands.
  • Vorzugsweise wird zum Öffnen des Fensters und/oder zum Abtragen des elektrisch leitenden Materials der Abscheidung ein Laserablationsverfahren durchgeführt. Alternative Materialabtragungsverfahren, beispielsweise ein Photolithographieverfahren, sind ebenfalls denkbar.
  • Zusammenfassend ergeben sich mit der Erfindung folgende wesentlichen Vorteile:
    • – Mit der Erfindung wird ein kompakter Aufbau eines Halbleitermoduls mit Halbleiterbauelementen auf einem Substrat bereitgestellt.
    • – Durch die Integration des Steuerkontaktwiderstandes in den Mehrschichtaufbau eines Halbleitermoduls kann auf ein separates Bauelement zur Realisierung des Steuerkontaktwiderstandes verzichtet werden.
    • – Ebenso entfallen Lötverbindungen, die zur elektrischen Verbindung eines separaten Steuerkontaktwiderstandes mit den Steuerkontakten der Halbleiterbauelemente notwendig wären.
    • – Der Widerstandswert des Steuerkontaktwiderstandes kann einfach eingestellt bzw. justiert werden.
  • Anhand eines Ausführungsbeispiels und der dazugehörigen Figuren wird die Erfindung im Folgenden näher beschrieben. Die Figuren sind schematisch und stellen keine maßstabsgetreuen Abbildungen dar.
  • 1 zeigt einen Ausschnitt einer Schaltungsanordnung in einem seitlichen Querschnitt.
  • 2 zeigt wesentliche Bestandteile der Schaltungsanordnung in Aufsicht.
  • 3 zeigt ein Verfahren zum Herstellen der Schaltungsanordnung.
  • Das Ausführungsbeispiel bezieht sich auf ein Leistungshalbleitermodul 11 (1 und 2). Das Leistungshalbleitermodul 11 weist eine Schaltungsanordnung 1 auf einem DCB-Substrat 4 auf. Die Schaltungsanordnung 1 weist ein Leistungshalbleiterbauelement 2 mit einem Steuerkontakt 21 und ein weiteres Leistungshalbleiterbauelement 3 mit einem weiteren Steuerkontakt 31 auf. Die Leistungshalbleiterbauelemente 2 und 3 sind IGBTs, die parallel miteinander verschaltet sind.
  • Das DCB-Substrat 4 weist eine Trägerschicht 41 aus einer Keramik auf. In einer ersten Ausführungsform ist die Keramik Aluminiumoxid. In einer weiteren Ausführungsform ist die Keramik Aluminiumnitrid. Beidseitig sind an die Trägerschicht 41 elektrische Leiterschichten 42 und 43 aus Kupfer aufgebracht. Die Leistungshalbleiterbauelement 2 und 3 sind derart auf eine der Leiterschichten 42 oder 43 aufgelötet, dass die vom Steuerkontakt gebildete Steuerkontaktfläche 21 des Leistungshalbleiterbauelements 2 und die vom weiteren Steuerkontakt 31 gebildete weitere Steuerkontaktfläche 31 des weiteren Leistungshalbleiterbauelements 3 vom Substrat 4 weg weisen. Dazu sind das Leistungshalbleiterbauelement 2 über seine Drain-Kontaktfläche 22 und das weitere Leistungshalbleiterbauelement 3 über seine weitere Drain-Kontaktfläche mit Hilfe eines Lots 24 bzw. 34 auf die Leiterschicht 42 aufgelötet.
  • Zur elektrischen Entkopplung des Steuerkontakts des Leistungshalbleiterbauelements 2 und des weiteren Steuerkontakts des weiteren Leistungshalbleiterbauelements 2 ist zwischen den Steuerkontaktflächen 21 und 31 ein Steuerkontaktwiderstand 5 angeordnet. Zum Erzeugen des Steuerkontaktwiderstands wird wie folgt vorgegangen (vgl. 3): Zunächst wird eine Anordnung aus den Leistungshalbleiterbauelementen 2 und 3 auf dem Substrat 4 bereitgestellt (Verfahrensschritt 301).
  • Nachfolgend wird eine Kunststofffolie 6 unter Vakuum auflaminiert (Verfahrensschritt 302). Die Kunststofffolie 6 ist dabei derart auf dem Substrat 4 und dem Leistungshalbleiterbauelement 2 und 3 auflaminiert, dass eine Oberflächenkontur 23 des Leistungshalbleiterbauelements 3, eine weitere Oberflächenkontur 33 des weiteren Leistungshalbleiterbauelements 3 und eine Oberflächenkontur 44 des Substrats 4 in der Oberflächenkontur 61 der Kunststofffolie 6 abgebildet ist, die dem Substrat 4 und dem Leistungshalbleiterbauelementen 2 und 3 abgekehrt ist (vgl. 1).
  • Durch Öffnen des Fensters 62 und des weiteren Fensters 63 in der Kunststofffolie 6 werden die Steuerkontaktfläche 21 des Leistungshalbleiterbauelements 2 und die weitere Steuerkontaktfläche 31 des weiteren Leistungshalbleiterbauelements 3 frei gelegt (Verfahrensschritt 303). Das Öffnen der Fenster 62 und 63 erfolgt durch Laserablation.
  • Im Weiteren erfolgt eine planare elektrische Kontaktierung der Steuerkontaktfläche 21 und der weiteren Steuerkontaktfläche 31 miteinander. Dazu wird eine Abscheidung 51 auf den Steuerkontakten 21 und 31 und auf dem Substrat 4 erzeugt (Verfahrensschritt 304). Elektrisch leitendes Material wird auf den Steuerkontakten 21 und 31, auf der Kunststofffolie 6 und der elektrischen Leiterschicht 42 abgeschieden.
  • Die Abscheidung 51 weist einen Mehrschichtaufbau auf. Sie besteht aus mehreren Teilmetallabscheidungen, die jede für sich unterschiedliche Funktionen übernehmen. Eine erste Teilabscheidung aus Titan fungiert als Haftvermittlungsschicht, eine zweite Teilabscheidung aus einer Titan-Wolfram-Legierung als Diffusionsbarriere und eine dritte Teilabscheidung aus Kupfer als Keimschicht (Seed-Layer). Diese drei Teilabscheidungen werden über jeweils ein Dampfabscheideverfahren abgeschieden. Die Schichtdicken der Teilabscheidungen betragen wenige μm. Abschießend wird ein Widerstandsmetall auf der Keimschicht elektrolytisch abgeschieden. Eine Schichtdicke dieser Teilabscheidung beträgt 50 μm.
  • Zum Einstellen eines bestimmten Widerstandswerts des Steuerkontaktwiderstands 5 wird die Abscheidung 51 strukturiert. Dazu wird elektrisch leitendes Material der Abscheidung 51 abgetragen. Das Abtragen erfolgt durch Laserablation. Durch das Abtragen des elektrisch leitenden Materials wird ein Querschnitt der Abscheidung 51 verringert. Zum Einstellen des Widerstandswerts erhält die Abscheidung 51 durch das Abtragen des elektrisch leitenden Materials zusätzlich eine Mäanderform 52.
  • Im Übrigen werden die Source-Kontaktfläche 25 des Leistungshalbleiterbauelements 2 und die weiteren Source-Kontaktfläche 35 des weiteren Leistungshalbleiterbauelements (vgl. 2) planar und großflächig kontaktiert. Die Kontaktierung erfolg gemäß dem oben beschriebenen Verfahren zur Kontaktierung der Steuerkontaktflächen 21 und 31 der Leistungshalbleiterbauelemente 2 und 3. Im Unterschied zur Kontaktierung der Steuerkontaktflächen 21 und 31 wird Kupfer mit einer Schichtdicke von etwa 200 μm abgeschieden. Dadurch wird für eine entsprechende Stromtragfähigkeit der resultierenden Verbindungsleitung gesorgt.

Claims (13)

  1. Schaltungsanordnung (1) auf einem Substrat (4) mit – einem auf dem Substrat (4) angeordneten Halbleiterbauelement (2) mit einem Steuerkontakt (21, 31), – mindestens einem auf dem Substrat (4) angeordneten weiteren Halbleiterbauelement (3, 2) mit einem weiteren Steuerkontakt (31, 21) und – mindestens einem zwischen den Steuerkontakten (21, 31) angeordneten elektrischen Steuerkontaktwiderstand (5) zur elektrischen Entkopplung der Steuerkontakte (21, 31), wobei – zur Bildung des elektrischen Steuerkontaktwiderstands (5) mindestens eine auf dem Substrat (4) angeordnete Abscheidung (51) mindestens eines elektrisch leitenden Materials vorhanden ist.
  2. Schaltungsanordnung nach Anspruch 1, wobei die Abscheidung (51) mehrere übereinander angeordnete Teilabscheidungen aufweist.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, wobei die Abscheidung (51) eine Mäanderform (52) aufweist.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei zumindest eines der Halbleiterbauelemente (2, 3) ein Leistungshalbleiterbauelement ist.
  5. Schaltungsanordnung nach Anspruch 4, wobei das Leistungshalbleiterbauelement aus der Gruppe MOSFET, IGBT und/oder Bipolar-Transistor ausgewählt ist.
  6. Verfahren zum Herstellen einer Schaltungsanordnung nach einem Ansprüche nach einem der Ansprüche 1 bis 5 mit folgenden Verfahrensschritten: a) Bereitstellen des Halbleiterbauelements (2) und des weiteren Halbleiterbauelements (3) auf dem Substrat (4), wobei der Steuerkontakt (21) des Halbleiterbauelements (2) und der weitere Steuerkontakt (31) des weiteren Halbleiterbauelements(3) vom Substrat (4) abgekehrt sind, und b) Erzeugen der Abscheidung (51) des elektrisch leitenden Materials auf dem Substrat (4), wobei der Steuerkontaktwiderstand (5) gebildet wird.
  7. Verfahren nach Anspruch 6, wobei zum Bereitstellen der Halbleiterbauelemente (2, 3) folgende weiteren Verfahrensschritte durchgeführt werden: c) Anordnen der Halbleiterbauelemente (2, 3) derart auf dem Substrat (4), dass die Steuerkontakte (21, 31) der Halbleiterbauelemente (2, 3) vom Substrat (4) abgekehrt sind, und d) Aufbringen einer Isolationsschicht (6) mit elektrisch isolierendem Material auf den Halbleiterbauelementen (2, 3) und dem Substrat (4) derart, dass die Steuerkontakte (21, 31) der Halbleiterbauelemente (2, 3) frei zugänglich sind.
  8. Verfahren nach Anspruch 7, wobei zum Aufbringen der Isolationsschicht (6) folgende weiteren Verfahrensschritte durchgeführt werden: e) Aufbringen einer Vorstufe der Isolationsschicht (6) mit dem elektrisch isolierenden Material auf den Halbleiterbauelementen (2, 3) und dem Substrat (4) derart, dass zumindest einer der Steuerkontakte (21, 31) der Halbleiterbauelemente (2, 3) durch die Vorstufe der Isolationsschicht (6) bedeckt ist, und f) Öffnen mindestens eines Fensters (62, 63) in der Vorstufe der Isolationsschicht (6) derart, dass der von der Vorstufe der Isolationsschicht (6) bedeckte Steuerkontakt (21, 31) freigelegt wird und dadurch die Isolationsschicht (6) gebildet wird.
  9. Verfahren nach Anspruch 7 oder 8, wobei zum Aufbringen der Isolationsschicht (6) und/oder zum Aufbringen der Vorstufe der Isolationsschicht (6) ein Auflaminieren mindestens einer Kunststofffolie durchgeführt wird.
  10. Verfahren nach Anspruch 9, wobei das Auflaminieren der Kunststofffolie unter Vakuum durchgeführt wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei ein Widerstandswert des Steuerkontaktwiderstands (5) durch Abtragen des elektrisch leitenden Materials der Abscheidung (5) eingestellt wird.
  12. Verfahren nach Anspruch 11, wobei die Abscheidung (51) durch das Abtragen des elektrisch leitenden Materials mäanderförmig strukturiert wird.
  13. Verfahren nach einem der Ansprüche 7 bis 12, wobei zum Öffnen des Fensters (62, 63) und/oder zum Abtragen des elektrisch leitenden Materials der Abscheidung (5) ein Laserablationsverfahren durchgeführt wird.
DE102004061908A 2004-12-22 2004-12-22 Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat Expired - Fee Related DE102004061908B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004061908A DE102004061908B4 (de) 2004-12-22 2004-12-22 Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
PCT/EP2005/056192 WO2006067018A1 (de) 2004-12-22 2005-11-24 Schaltungsanordnung auf einem substrat und verfahren zum herstellen der schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004061908A DE102004061908B4 (de) 2004-12-22 2004-12-22 Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat

Publications (2)

Publication Number Publication Date
DE102004061908A1 true DE102004061908A1 (de) 2006-07-06
DE102004061908B4 DE102004061908B4 (de) 2009-07-30

Family

ID=35735018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004061908A Expired - Fee Related DE102004061908B4 (de) 2004-12-22 2004-12-22 Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat

Country Status (2)

Country Link
DE (1) DE102004061908B4 (de)
WO (1) WO2006067018A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1882953A1 (de) * 2006-07-26 2008-01-30 Siemens Aktiengesellschaft Stromerfassungsvorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113969A (ja) * 1983-11-25 1985-06-20 Hitachi Ltd 半導体装置
US6365498B1 (en) * 1999-10-15 2002-04-02 Industrial Technology Research Institute Integrated process for I/O redistribution and passive components fabrication and devices formed
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10335153A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
IT1212708B (it) * 1983-02-28 1989-11-30 Ates Componenti Elettron Dispositivo di potenza a semiconduttore costituito da una molteplicita' di elementi attivi uguali collegati in parallelo.
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
US5439841A (en) * 1994-01-12 1995-08-08 Micrel, Inc. High value gate leakage resistor
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
EP0706221B8 (de) * 1994-10-07 2008-09-03 Hitachi, Ltd. Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen
JP3476612B2 (ja) * 1995-12-21 2003-12-10 三菱電機株式会社 半導体装置
JP2982785B2 (ja) * 1998-04-03 1999-11-29 富士電機株式会社 デプレッション型ｍｏｓ半導体素子およびｍｏｓパワーｉｃ
DE10250538B4 (de) * 2002-10-29 2008-02-21 Infineon Technologies Ag Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
US7208347B2 (en) * 2003-02-28 2007-04-24 Siemens Aktiengesellschaft Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113969A (ja) * 1983-11-25 1985-06-20 Hitachi Ltd 半導体装置
US6365498B1 (en) * 1999-10-15 2002-04-02 Industrial Technology Research Institute Integrated process for I/O redistribution and passive components fabrication and devices formed
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10335153A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1882953A1 (de) * 2006-07-26 2008-01-30 Siemens Aktiengesellschaft Stromerfassungsvorrichtung

Also Published As

Publication number Publication date
WO2006067018A1 (de) 2006-06-29
DE102004061908B4 (de) 2009-07-30

Similar Documents

Publication Publication Date Title
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
WO2004077548A2 (de) Verbindungstechnik für leistungshalbleiter
EP1514459B1 (de) Metall-keramik-substrat für elektische schaltkreise- oder module, verfahren zum herstellen eines solchen substrates sowie modul mit einem solchen substrat
DE10308928A1 (de) Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen
DE19507547A1 (de) Verfahren zur Montage von Chips
EP1609184A1 (de) Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
DE102004061936A1 (de) Anordnung eines Halbleitermoduls und einer elektrischen Verschienung
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
DE102004061908B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
DE10344389A1 (de) Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat
WO2004077547A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2006058860A2 (de) Wärmeaustauschvorrichtung für ein halbleiterbauelement und verfahren zu ihrer herstellung
DE102012213555B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
WO2005101480A2 (de) Mit planarer verbindungstechnik auf einem insbesondere elektrisch leitendem substrat aufgebaute schaltung
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
WO2005101490A2 (de) An einer kühlrippe angeordnetes bauelement
WO2006067013A1 (de) Halbleitermodul mit geringer thermischer belastung
EP3595002A1 (de) Metall-keramik-substrat mit einer zur direkten kühlung geformten folie als substratunterseite
WO2006056555A2 (de) Stromrichteranordnung
DE102015205695B4 (de) Halbleiterbauelement, Kontaktanordnung und Verfahren zur Herstellung
DE112012004917T5 (de) Verfahren zum Verhindern eines elektrischen Kurzschlusses in einem Halbleiterschichtstapel, CPV-Zelle mit dünnem Substrat und Solarzellenanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee