WO2006049195A1 - キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板 - Google Patents

キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板 Download PDF

Info

Publication number
WO2006049195A1
WO2006049195A1 PCT/JP2005/020183 JP2005020183W WO2006049195A1 WO 2006049195 A1 WO2006049195 A1 WO 2006049195A1 JP 2005020183 W JP2005020183 W JP 2005020183W WO 2006049195 A1 WO2006049195 A1 WO 2006049195A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nickel
capacitor
forming material
conductive layer
Prior art date
Application number
PCT/JP2005/020183
Other languages
English (en)
French (fr)
Inventor
Akihiro Kanno
Naohiko Abe
Akiko Sugioka
Yasuaki Mashiko
Original Assignee
Mitsui Mining & Smelting Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co., Ltd. filed Critical Mitsui Mining & Smelting Co., Ltd.
Priority to EP05799990A priority Critical patent/EP1827064A4/en
Publication of WO2006049195A1 publication Critical patent/WO2006049195A1/ja
Priority to US11/744,250 priority patent/US20080130196A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Definitions

  • the present invention relates to a capacitor layer forming material and a printed wiring board including a built-in capacitor layer obtained using the capacitor layer forming material.
  • a multilayer printed wiring board incorporating a capacitor circuit uses one or more of the insulating layers located in the inner layer as a dielectric layer. Then, as disclosed in Patent Document 1, an upper electrode and a lower electrode as capacitors are arranged opposite to inner layer circuits located on both surfaces of the dielectric layer to form a capacitor circuit, which has been used as a built-in capacitor. In order to form this capacitor circuit, it is common to use a capacitor layer forming material having a layer structure of a first conductive layer Z dielectric layer Z second conductive layer similar to a double-sided copper-clad laminate.
  • the built-in capacitor circuit is manufactured in various ways, such as by etching the conductive layer of the capacitor layer forming material in advance to form a capacitor circuit and bonding it to the inner layer substrate, or by etching after bonding to the inner layer substrate. This method has been adopted.
  • Capacitors have been able to reduce the power consumption of electronic and electrical devices by storing surplus electricity, etc., so that they have a basic quality required to have as large an electric capacity as possible.
  • Patent Document 2 the formation of the dielectric layer is disclosed in Patent Document 2 on the surface of the metal foil.
  • various production methods such as a sol-gel method using a chemical gas phase reaction method have been adopted on the surface of an electrode material having a composite layer of copper and nickel-phosphorus alloy.
  • the sol-gel method is particularly excellent from the viewpoint of forming a thin dielectric layer.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-105205
  • Patent Document 2 JP-A-9-040933
  • Patent Document 3 Japanese Patent Laid-Open No. 2004-250687
  • Patent Document 4 US Pat. No. 6,541,137
  • Patent Document 5 Japanese Unexamined Patent Publication No. 2003-171480
  • Patent Document 6 Japanese Patent Laid-Open No. 2003-124580
  • the capacitor layer forming material has a layer structure of the first conductive layer Z dielectric layer Z second conductive layer
  • thinning the dielectric layer means that the capacitor layer forming material itself The thickness is reduced, the strength cannot be maintained, and there is a disadvantage that the safety during handling is high because the probability of damage such as breakage during handling is high.
  • a fluorine resin substrate, a liquid crystal polymer or the like is used as a substrate material, and a multilayer substrate using these substrates Attempts have been made to manufacture.
  • the press working temperature is extremely high, between 300 ° C and 400 ° C, and the substrate material is hard. Therefore, considering the formation of a built-in capacitor layer inside a multilayer printed wiring board using these fluororesin substrates and liquid crystal polymers as substrate materials, high-temperature pressing at 300 ° C to 400 ° C is required. As a result, it is desirable that the material has sufficient strength to withstand the expansion and contraction of the surrounding material that does not fluctuate in material even when pressed by a hard substrate material.
  • the adhesion to the dielectric layer as the lower electrode of the capacitor circuit is stable, and a fine capacitor circuit shape can be formed.
  • a fluorine resin substrate, a liquid crystal polymer, etc. are used as the substrate material.
  • a capacitor layer forming material that does not deteriorate in strength even after a high-temperature caking process of 300 ° C to 400 ° C on the printed wiring board.
  • the inventors of the present invention can obtain good adhesion between the dielectric layer and the lower electrode by using the following capacitor layer forming material, and the dielectric layer becomes thin.
  • the strength of the capacitor layer forming material was maintained and the handling was improved.
  • Shika is also a capacitor layer forming material that does not deteriorate in strength even when it is subjected to a 300 ° C to 400 ° C high-temperature caulking process on a printed wiring board made of a fluororesin substrate or liquid crystal polymer.
  • the capacitor layer forming material described later the electric capacity of the capacitor circuit is also improved.
  • FIG. 1 shows a schematic cross section of the capacitor layer forming material.
  • the capacitor layer forming material 1 includes a dielectric layer 3 between a first conductive layer 2 used for forming an upper electrode and a second conductive layer 4 used for forming a lower electrode.
  • the capacitor layer forming material according to the present invention is characterized in that a single layer of nickel or a nickel alloy is used for the second conductive layer 4 used for forming the lower electrode.
  • the thickness of the nickel layer or the nickel alloy layer as the second conductive layer is 10 ⁇ m to 100 ⁇ m.
  • a nickel foil or a nickel alloy foil manufactured by a rolling method or an electrolytic method for the second conductive layer it is preferable to use a nickel foil or a nickel alloy foil manufactured by a rolling method or an electrolytic method for the second conductive layer.
  • the dielectric layer is preferably formed by a sol-gel method on the nickel layer or nickel alloy layer constituting the second conductive layer.
  • a nickel alloy layer is used for the second conductive layer of the capacitor layer forming material according to the present invention, it is preferable to use a nickel-phosphorus alloy or a nickel-cobalt alloy.
  • a printed wiring board having an internal capacitor circuit can be manufactured by using various methods and using various capacitor layer forming materials.
  • the capacitor circuit built in the printed wiring board obtained in this way can be applied to the second conductive layer constituting the lower electrode even if it is repeatedly subjected to hot pressing in the range of 300 ° C to 400 ° C. Since the composite foil with the high temperature and heat resistance characteristics is provided, no abnormality occurs in the shape of the lower electrode, and it has resistance to the expansion and contraction behavior of the surrounding materials due to heat. Therefore, built-in capacitor circuit formation of multilayer printed wiring board using fluorine resin substrate and liquid crystal polymer substrate It is suitable for.
  • the printed wiring board referred to in the present invention is described as including a conceptual product including a small package substrate that is directly mounted with an IC chip or the like from a product such as a mother board of a computer. .
  • the capacitor layer forming material according to the present invention includes a nickel layer or a nickel alloy layer excellent in high temperature and heat resistance as the second conductive layer constituting the lower electrode. Even if the hot press force in the range of 300 ° C to 400 ° C, which is used for the production of multilayer printed wiring boards using a substrate, is repeatedly applied, the capacitor circuit shape is formed and the bottom electrode shape remains abnormal after that. It does not occur and has resistance to the expansion and contraction behavior of surrounding materials due to heat. In addition, it is possible to maintain good adhesion between the second conductive layer and the dielectric layer. As a result, the printed wiring board including the built-in capacitor circuit obtained by using the capacitor layer forming material according to the present invention is of high quality.
  • the nickel layer or the nickel alloy layer is adopted as the second conductive layer for the following four reasons.
  • (1) It can be obtained as a metal foil, and a dielectric layer can be formed on the surface by the sol-gel method in the state of the foil.
  • (2) It has excellent acid resistance and anti-softening properties against the severe thermal history applied when forming a dielectric layer by the sol-gel method.
  • (3) By changing the nickel alloy composition, the adhesion to the dielectric layer can be controlled at a certain level.
  • (4) By using a single component metal layer it is possible to form a fine capacitor circuit when forming the lower electrode shape by etching.
  • the nickel layer or nickel alloy layer referred to here is mainly intended to use a metal foil. Accordingly, the nickel layer is a layer formed of a pure nickel foil having a so-called purity of 99.9% (other unavoidable impurities) or more. And nickel alloy layer is nickel-phosphorus alloy It is a layer formed using.
  • the phosphorus content of the nickel-phosphorus alloy mentioned here is preferably 0.1 wt% to l wt%.
  • the phosphorus component of the nickel-phosphorus alloy layer diffuses into the dielectric layer and may adhere to the dielectric layer if it is subjected to high-temperature loads in the manufacturing process of the capacitor layer forming material and the normal printed wiring board manufacturing process.
  • the phosphorus content is preferably in the range of 0.1 wt% to l wt%.
  • a stable quality capacitor circuit can be obtained even if there is a certain variation if the phosphorus content is in the range of 0.2 wt% to 3 wt%. Can be formed. If the optimum range is pointed out, the phosphorus content of 0.25 wt% to lwt% ensures the best adhesion with the dielectric layer, and at the same time the good dielectric constant.
  • the nickel content in the present invention is a value converted as [P component weight] Z [Ni component weight] X 100 (wt%).
  • Nickel foils and nickel alloy foils as listed here are excellent in heat resistance and are 400 ° C.
  • tensile strength (strength) when viewed as a composite foil that is difficult to cause soft wrinkles even when heated for about 10 hours, and reduces the tensile strength after heating to 50 kgfZmm 2 This can be maintained.
  • a temperature load exceeding 400 ° C. is applied using a composite material in which a -kel layer and a copper layer are laminated as a material constituting the second conductive layer, the nickel layer and the copper layer Interdiffusion with the layer occurs, the anti-soft property of nickel itself cannot be maintained, and the toughness as a capacitor forming material is lowered, resulting in a lack of the ringing property.
  • the crystal structure of the nickel foil and the nickel alloy foil referred to in the present invention is that in which the crystal grains have improved strength as much as possible. Further More specifically, it is preferable that the average crystal grain size is reduced to a level of 0.5 m or less, high mechanical strength and physical properties are provided.
  • the thickness of the nickel layer or nickel alloy layer is preferably 10 ⁇ m to 100 ⁇ m. If the thickness is less than 10 m, handling properties when viewed as a metal foil are remarkably lacking, and it is extremely difficult to form a dielectric layer on the surface.
  • the nickel layer or nickel alloy layer used to form the second conductive layer may be used for a resistance circuit or the like. When the thickness is less than 10 m, it becomes difficult to use.
  • the nickel foil or nickel alloy foil used in the configuration of the second conductive layer described above one manufactured by an electrolytic method or a rolling method can be used.
  • the rolling method is a method in which the components of the ingot are adjusted by a metallurgical process and processed into a foil shape with a rolling roll while performing an appropriate annealing operation. is there.
  • the deposited metal structure varies depending on the electrolytic solution, electrolysis conditions, etc., and as a result, the physical strength is also affected.
  • a solution known as a nickel plating solution can be widely used.
  • Nickel sulfate is used and the nickel concentration is 5 to 30 gZl, liquid temperature is 20 to 50 ° C, pH is 2 to 4, current density is 0.3 to: LOAZdm 2 conditions,
  • nickel concentration is used 5 to 30 g / l, Pi P Gin acid Kajikumu 50 to 500 g / l, solution temperature 20 ⁇ 50 o C, pH8 ⁇ ll, current density 0.
  • a nickel-phosphorus alloy foil is produced by electrolysis
  • a phosphoric acid based solution is used as the electrolytic solution.
  • a dielectric layer is formed on the surface of the nickel foil or nickel alloy foil.
  • the dielectric layer can also be formed by a so-called sol-gel method, a coating method that forms a dielectric layer by coating using a dielectric filler-containing resin solution containing a dielectric filler and a binder resin, and a dielectric filler.
  • sol-gel method a coating method that forms a dielectric layer by coating using a dielectric filler-containing resin solution containing a dielectric filler and a binder resin, and a dielectric filler.
  • Various known methods such as a method of laminating the contained film can be employed.
  • the significance of using a nickel foil or a nickel alloy foil as the second conductive layer as in the present invention is unnecessary when forming a dielectric layer by the sol-gel method in which many heating processes exist in the processing process. Expecting excellent heat resistance and anti-softening properties such as no oxidation! /.
  • the first conductive layer for forming the upper electrode is provided on the dielectric layer.
  • various known methods such as a method of bonding using a metal foil, a method of forming a conductive layer by a plating method, a method of using a method such as sputtering deposition, etc. are adopted. Is possible.
  • the capacitor layer forming material according to the present invention By using the capacitor layer forming material according to the present invention described above, it becomes possible to form a lower electrode excellent in adhesion to the dielectric layer, and the lower electrode is a material excellent in heat resistance. For this reason, even if hot pressing in the range of 300 ° C to 400 ° C is performed multiple times, oxidation deterioration does not occur, and physical property change hardly occurs.
  • any method without particular limitation can be adopted. However, as shown in the following examples, it is preferable to employ a method for manufacturing a printed wiring board in which an extra dielectric layer other than the portion where the capacitor circuit is formed can be removed as much as possible.
  • a first composite foil having a nickel layer was manufactured, and the first composite foil was used.
  • a capacitor layer forming material was manufactured, and a printed wiring board equipped with a built-in capacitor circuit was manufactured.
  • a nickel foil having a thickness of 20 m was manufactured by depositing and peeling nickel on the force sword electrode under the following electrolytic solution and electrolysis conditions.
  • the thickness referred to in the present specification is a thickness based on the basis weight when an attempt is made to form a dissimilar metal layer having a predetermined thickness on the flat surface by the plating method.
  • the foil thickness is shown as gauge thickness. The same applies to the following examples and comparative examples.
  • the obtained nickel foil was evaluated for the tensile strength and elongation after heating in a normal state and at 400 ° C for 10 hours in a vacuum. The results are shown in Table 1. The tensile strength and elongation were measured in accordance with the measurement of the printed circuit board copper foil defined in IPC-TM-650 defined in IPC-MF-150F. The same applies hereinafter.
  • the above-described nickel foil was used for forming the second conductive layer used for forming the lower electrode of the capacitor layer forming material, and a dielectric layer was formed on the surface of the nickel foil using a sol-gel method.
  • the nickel foil before forming the dielectric layer by the sol-gel method was heated at 250 ° C. for 15 minutes and irradiated with ultraviolet rays for 1 minute as a pretreatment. The same applies to the following examples and comparative examples.
  • methanol heated to near the boiling point was carotenized with ethanolamine as a stabilizer so as to have a concentration of 50 mol% to 60 mol% with respect to the total amount of metals.
  • this Zonolegenole solution was applied to the surface of the nickel foil using a spin coater, dried in an air atmosphere at 250 ° CX for 5 minutes, and thermally decomposed in an air atmosphere at 500 ° CXI for 5 minutes. Furthermore, this coating process was repeated 6 times to adjust the film thickness. Finally, a baking process was performed in a nitrogen substitution atmosphere at 600 ° C. for 30 minutes to form a dielectric layer.
  • a copper layer having a thickness of 3 m is formed as a first conductive layer by sputtering vapor deposition, and the first conductive layer and the second conductive layer are formed on both sides of the dielectric layer. And a capacitor layer forming material.
  • a predetermined voltage was applied and interlayer withstand voltage measurement was performed, but the short-circuit phenomenon between the first conductive layer and the second conductive layer was strong.
  • the peel strength at the interface between the second conductive layer and the dielectric layer was measured.
  • the peel strength was 50 gfZcm, which was higher than the following comparative examples.
  • the electrode area of the upper electrode is lmm 2
  • the average capacitance density is 284 nFZcm 2, which is a very good value, with a dielectric loss of 2%, which provides a good capacitor circuit with good electric capacity and low dielectric loss. I can see that.
  • the etching resist remaining on the circuit surface after the formation of the upper electrode 5
  • the exposed dielectric layer in the region other than the circuit portion was removed.
  • the dielectric layer is removed by wet blasting and is a fine powder with a center particle size of 14 m.
  • a slurry-like polishing liquid (polishing agent concentration 14 vol%) in which abrasive is dispersed in water is collided with the surface to be polished as a high-speed water stream from a slit nozzle with a length of 90 mm and a width of 2 mm at a water pressure of 0.2 MPa.
  • the dielectric layer was removed by polishing.
  • the etching resist was peeled off, washed with water, and dried to obtain the state shown in FIG. 2 (c).
  • a copper foil 6 is provided with a semi-cured resin layer 7 having a thickness of 80 ⁇ m on one side.
  • Fig. 3 (e) where copper foil 8 with a grease layer is overlaid and hot-pressed under heating conditions of 180 ° CX for 60 minutes, and the outer layer is laminated with copper foil layer 6 and insulating layer 7 ' It was. Then, the outer second conductive layer 4 shown in FIG.
  • the etching factor of the lower electrode is 6.2, and it can be understood that the etching is good.
  • the etching factor in this specification means that the height of the cross section of the circuit is h, the length of the upper base when the circuit cross section is considered to be substantially trapezoidal, and L is the length of the lower base. Calculated as 2h / (LL)
  • a copper plating layer 24 is provided based on a conventional method, and etched to obtain the state shown in FIG. 4 (g). .
  • the copper foil 8 with a resin layer is superposed and hot pressed under a heating condition of 180 ° C x 60 minutes, and the outer layer is insulated from the copper foil layer 6.
  • Layer 7 ' was attached to the state shown in Fig. 5 (i).
  • the copper plating layer 24 is provided based on a conventional method, and the etching is performed as shown in FIG. (j) state.
  • the conventional method was also employed for the etching method and via hole formation at this time.
  • the printed wiring board 10 including the built-in capacitor circuit could be manufactured.
  • This example is different from the electrolytic nickel foil of Example 1 only in that a nickel foil having a thickness of 50 ⁇ m manufactured by a rolling method is used. Other capacitor layer forming materials and The same applies to the production of a printed wiring board having a built-in capacitor circuit. Therefore, a duplicate description is omitted, and only the rolled nickel foil is described.
  • This rolled nickel foil was made into a nickel foil by a rolling process using a pure nickel ingot having a purity of 99.9 wt% or more. When using this rolled nickel foil, in order to remove the oil adhering during rolling, it is necessary to thoroughly clean it with alkali degreasing with a sodium hydroxide solution, pickling with dilute sulfuric acid solution, and washing with water.
  • Example 2 Used after. In the same manner as in Example 1, a capacitor layer forming material was manufactured, and a printed wiring board provided with a built-in capacitor circuit was manufactured. The rolled nickel foil used here was evaluated for the tensile strength and elongation after heating in a normal state and at 400 ° C. for 10 hours in a vacuum. The results are shown in Table 1.
  • the capacitor layer forming material manufactured as described above was subjected to interlayer withstand voltage measurement by applying a predetermined voltage, but the short-circuit phenomenon between the first conductive layer and the second conductive layer was I could't see it.
  • the peel strength at the interface between the second conductive layer and the dielectric layer was measured. As a result, the peel strength was 50 gfZcm.
  • the electrode area of the upper electrode is lmm 2
  • the average capacitance density is 217 nFZcm 2, which is a very good value
  • the dielectric loss is 2.7%, which is a good capacitor circuit with good capacitance and low dielectric loss.
  • the etching factor of the lower electrode of the built-in capacitor circuit at this time is 6.1, and it can be understood that the etching is good.
  • This example is different from the electrolytic nickel foil of Example 1 only in that a nickel phosphorus alloy foil having a thickness of 20 ⁇ m manufactured by an electrolytic method is used.
  • Other capacitor layer forming materials The same applies to the manufacture of printed wiring boards with built-in capacitor circuits. Therefore, the duplicated explanation is omitted and only the production of the nickel-phosphorus alloy foil is explained.
  • a nickel-phosphorus alloy foil having a thickness of 20 m and a phosphorous content of 0.3 wt% was deposited by depositing and stripping a nickel-phosphorus alloy on a force sword electrode under the following electrolyte solution and electrolysis conditions. Manufactured.
  • the capacitor layer forming material manufactured as described above was subjected to interlayer withstand voltage measurement by applying a predetermined voltage.
  • the short-circuit phenomenon between the first conductive layer and the second conductive layer was I could't see it.
  • the peel strength at the interface between the second conductive layer and the dielectric layer was measured. As a result, the peel strength was 14 gfZcm.
  • the electrode area of the upper electrode is lmm 2
  • the average capacitance density is 366 nFZcm 2, which shows a very good value, with a dielectric loss of 1.1%, a good capacitor circuit with good electrical capacity and low dielectric loss. It can be seen that Furthermore, the etching factor of the lower electrode of the built-in capacitor circuit at this time was 6.3, indicating that good etching was possible.
  • a nickel phosphorus alloy foil (phosphorus content 0.3 wt%) having a thickness of 50 m manufactured by a rolling method was used. Yes The same applies to the production of printed wiring boards including other capacitor layer forming materials and built-in capacitor circuits. Therefore, the duplicated explanation is omitted and only the rolled nickel foil is explained.
  • This rolled nickel foil was made into a nickel-phosphorus alloy foil by a rolling process using a nickel-phosphorus alloy ingot having a phosphorus content of 8 wt%.
  • the capacitor layer forming material manufactured as described above was subjected to interlayer withstand voltage measurement by applying a predetermined voltage, but the short-circuit phenomenon between the first conductive layer and the second conductive layer was I could't see it.
  • the peel strength at the interface between the second conductive layer and the dielectric layer was measured. As a result, the peel strength was 15 gfZcm.
  • the electrode area of the upper electrode is lmm 2
  • the average capacitance density is 333nFZcm 2 and shows a very good value, with a dielectric loss of 1.1%, a good capacitor circuit with good electric capacity and low dielectric loss. It can be seen that Furthermore, the etching factor of the lower electrode of the built-in capacitor circuit at this time is 6.0, and it can be understood that the etching is good.
  • the comparative example described below is different only in that the second conductive layer of Example 1 is composed of a normal 35 m thick electrolytic copper foil. Therefore, the explanation of the duplicated explanation will be omitted as much as possible. Therefore, an electrolytic copper foil having a thickness of 35 m was used for forming the second conductive layer, and a capacitor layer forming material was manufactured by forming a dielectric layer on one side thereof by the sol-gel method in the same manner as in Example 1. At this stage, the interlayer withstand voltage was measured, but a short phenomenon occurred between the first conductive layer and the second conductive layer, and it was difficult to commercialize the capacitor layer forming material. Therefore, we also manufacture printed wiring boards with the following built-in capacitor circuits. There wasn't. The electrolytic copper foil used here was evaluated for tensile strength and elongation after heating at 400 ° C for 10 hours in a normal state and in vacuum. The results are shown in Table 1.
  • the comparative example described here differs only in that the second conductive layer of Example 1 is a composite foil in which a pure nickel layer of about 3 m thickness is formed on an electrolytic copper foil of 35 m thickness. It is. Therefore, the explanation of the duplicate explanation will be omitted as much as possible.
  • the composite foil used for forming the second conductive layer was manufactured by providing an electrolytic nickel method with a pure nickel layer having a thickness of about 3 / zm on both surfaces of an electrolytic copper foil having a thickness of 35m.
  • the same electrolytic solution and electrolytic conditions as in Example 1 were used for the formation of the pure nickel layer.
  • the composite foil used here was evaluated in the normal state and the tensile strength and elongation after heating in a vacuum at 400 ° C. for 10 hours. The results are shown in Table 1.
  • a layer forming material was used. Interlayer withstand voltage measurement was performed at this stage, but a short phenomenon occurred between the first conductive layer and the second conductive layer, and the product yield was 60%.
  • the bow I peel strength at the interface between the second conductive layer and the dielectric layer was measured. As a result, the peel strength is lOgfZcm, and a certain degree of peel strength can be obtained, but it is a lower value than in the above examples.
  • Example 3 In the comparative example described here, the second conductive layer of Example 1 was formed on a 35 m thick electrolytic copper foil with a nickel-phosphorus alloy layer (phosphorus content 8 wt%) about 3 ⁇ m thick. The only difference is the use of the composite foil. Therefore, the explanation of the duplicated explanation will be omitted as much as possible.
  • the composite foil used for forming the second conductive layer was manufactured by providing an electrolytic copper method with a nickel-phosphorus alloy layer having a thickness of about 3 m on both surfaces of an electrolytic copper foil having a thickness of 35 / zm.
  • the nickel-phosphorus alloy layer was formed using the following electrolytic solution and electrolytic conditions.
  • the rolled nickel foil used here was evaluated for the tensile strength and elongation after heating in a normal state and at 400 ° C. for 10 hours in a vacuum. The results are shown in Table 1.
  • Example 3 Note that, using the capacitor layer forming material manufactured in Comparative Example 3, the same process as in Example 1 was performed. A printed wiring board with a storage capacitor was manufactured. As a result, when the electrode area of the upper electrode was lmm 2 , the average capacity density was 370 nFZcm 2 and the dielectric loss was 2.0%. Compared with the example, the capacitance and dielectric loss are very good. Furthermore, the etching condition of the lower electrode of the built-in capacitor circuit at this time is that the etching of the copper layer under the pure nickel layer is fast when the circuit cross section is observed. As the side etching progresses, the pure nickel layer remains widely and overhangs, and it is difficult to accurately measure the etching factor. It can not be said.
  • Comparative Example 1 in which ordinary electrolytic copper foil is used for the second conductive layer, physical damage such as tensile strength is very prominent at the stage of forming the dielectric layer by the sol-gel method. In addition, it is difficult to produce a capacitor layer forming material. From an industrial viewpoint, its use is considered almost impossible.
  • the comparative examples include the performance of maintaining the physical strength of the second conductive layer, the adhesion between the second conductive layer and the dielectric layer, the average capacity density and dielectric as the capacitor layer forming material. It is clear that the loss, the etching factor, and the total balance of each quality are lacking.
  • the second conductive layer of the capacitor layer forming material is made of nickel foil or nickel-phosphorus alloy foil 1
  • excellent total balance is achieved. It is possible to obtain a capacitor layer forming material. This is because the nickel foil or nickel-phosphorus alloy foil constituting the second conductive layer has a very good tensile strength and elongation after heating at 400 ° C for 10 hours, and is processed into a capacitor layer forming material.
  • the average capacitance density and dielectric loss of a capacitor that does not cause a short-circuit phenomenon between the first conductive layer and the second conductive layer are values that are practically satisfactory. However, even if it is checked up to a printed wiring board having a built-in capacitor, the etching factor of the lower electrode is extremely good, and a high-quality printed wiring board can be obtained without any problems.
  • the capacitor layer forming material according to the present invention uses a nickel foil or nickel-phosphorus alloy foil excellent in high-temperature heat resistance for the second conductive layer constituting the lower electrode. It is particularly suitable for manufacturing a multilayer printed wiring board using a polymer substrate. Even after repeated hot pressing in the range of 300 ° C to 400 ° C used for the production of printed wiring boards using these substrates, the capacitor circuit shape is formed and the lower electrode shape is maintained. Abnormality does not occur, and it has resistance to the expansion and contraction behavior of the surrounding material due to heat. In addition, because it has such excellent heat resistance characteristics, the nickel foil or There is no problem even if the sol-gel method is used on the surface of the Kerlin alloy foil to receive a severe thermal history during the formation of the dielectric layer.
  • FIG. 1 is a schematic cross-sectional view of a capacitor layer forming material according to the present invention.
  • FIG. 2 is a schematic diagram showing a manufacturing flow of a printed wiring board including a built-in capacitor circuit using the capacitor layer forming material according to the present invention.
  • FIG. 3 is a schematic diagram showing a manufacturing flow of a printed wiring board including a built-in capacitor circuit using the capacitor layer forming material according to the present invention.
  • FIG. 4 is a schematic diagram showing a manufacturing flow of a printed wiring board including a built-in capacitor circuit using the capacitor layer forming material according to the present invention.
  • FIG. 5 is a schematic diagram showing a manufacturing flow of a printed wiring board including a built-in capacitor circuit using the capacitor layer forming material according to the present invention.

Abstract

　フッ素樹脂基板、液晶ポリマー等の３００°C～４００°Cの高温加工プロセスを経て製造されるプリント配線板に適用可能で、高温加熱後の強度の劣化のないキャパシタ層形成材の提供を目的とする。この目的を達成するため、上部電極形成に用いる第１導電層と下部電極形成に用いる第２導電層との間に誘電層を備えるプリント配線板のキャパシタ層形成材において、第２導電層はニッケル層又はニッケル合金層であることを特徴としたキャパシタ層形成材を採用する。そして、当該第２導電層としてのニッケル層又はニッケル合金層の厚みが１０μｍ～１００μｍであるものを用いることが好ましい。更に、誘電層は、第２導電層を構成するニッケル層又はニッケル合金層の上にゾル－ゲル法で形成する場合に適したものを採用する。

Description

明 細 書
キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵 キャパシタ層を備えたプリント配線板
技術分野
[0001] 本件出願に係る発明は、キャパシタ層形成材及びそのキャパシタ層形成材を用い て得られる内蔵キャパシタ層を備えたプリント配線板に関する。
背景技術
[0002] キャパシタ回路（素子）を内蔵した多層プリント配線板は、その内層に位置する絶縁 層の内の 1以上の層を誘電層として用いている。そして、特許文献 1に開示されてい るように、その誘電層の両面に位置する内層回路にキャパシタとしての上部電極及 び下部電極が対向配置されキャパシタ回路を形成し内蔵キャパシタとして用いられ てきた。このキャパシタ回路を形成するには、両面銅張積層板と類似の第 1導電層 Z 誘電層 Z第 2導電層という層構成のキャパシタ層形成材を用いるのが一般的である。 そして、内蔵キャパシタ回路の製造は、このキャパシタ層形成材の導電層を予めエツ チング加工してキャパシタ回路を形成し内層基板に張り合わせたり、内層基板に張り 合わせた後にエッチングカ卩ェする等の種々の方法が採用されてきた。
[0003] キャパシタは余剰の電気を蓄電する等して電子 ·電気機器の省電力化等を可能に してきたものであるから、可能な限り大きな電気容量を持つことが基本的な品質として 求められる。キャパシタの容量 (C)は、 C= ε ε (AZd)の式（ε は真空の誘電率）
0 0
から計算される。特に、最近の電子、電気機器の軽薄短小化の流れから、プリント配 線板にも同様の要求が行われることになり、一定のプリント配線板面積の中で、キヤ パシタ電極の面積を広く採ることは殆ど不可能であり、表面積 (Α)に関しての改善に 関しては限界がある事は明らかである。従って、キャパシタ容量を増大させるために は、キャパシタ電極の表面積 (Α)及び誘電体層の比誘電率（ ε )が一定とすれば、 誘電体層の厚さ（d)を薄くするか、キャパシタ回路全体として見たときの層構成にェ 夫を凝らす等の試みがなされてきた。
[0004] 一方、前記誘電層の形成は、金属箔を用いてその表面へ、特許文献 2に開示され て ヽるように誘電体フィラーを含有した榭脂組成物を塗工する方法、特許文献 3に開 示されて!/、るように誘電体フィラーを含有したフィルムを張り合わせる方法、特許文献 4に開示されているように、銅とニッケル一リン合金の複合層化した電極材の表面に、 化学的気相反応法を応用してのゾルーゲル法等種々の製法が採用されてきた。この 中で、特に、ゾル—ゲル法は、薄い誘電層を形成するという観点から優れたものであ る。
[0005] また、近年では、高集積ィ匕した ICチップ、ギガレベル力 テラレベルまでを射程とし た高速信号伝達速度が要求されるようになり、プリント配線板力ゝらの発生熱も大きくな り、種々の高周波特性に対する要求がなされてきた。その要求に対応するため、特 許文献 5及び特許文献 6に開示されているような、フッ素榭脂基板、液晶ポリマー等 を基板材料としたプリント配線板製造も活発化してきている。
[0006] 特許文献 1 :特開 2003— 105205号公報
特許文献 2 :特開平 9— 040933号公報
特許文献 3：特開 2004 - 250687号公報
特許文献 4：米国特許第 6541137号公報
特許文献 5 :特開 2003— 171480号公報
特許文献 6：特開 2003 - 124580号公報
発明の開示
発明が解決しょうとする課題
[0007] しかしながら、キャパシタ層形成材が第 1導電層 Z誘電層 Z第 2導電層という層構 成を持っていることを考えれば、誘電層を薄くすると言うことは、キャパシタ層形成材 そのものの厚さが薄くなり、強度が維持出来ず、取扱時に折れ等の損傷を受ける確 率が高ぐハンドリング時の安全性に欠けるという欠点があった。
[0008] また、上記特許文献 4に開示されて 、るように、キャパシタ層形成材の導電層に 2種 以上の金属を採用し、エッチングカ卩ェにより、キャパシタ回路を形成しょうとすると、 2 種以上の金属材のエッチング速度の違いにより、ファインなキャパシタ回路形状のェ ツチングが出来ないという問題が発生していた。また、 2種以上の金属材が多層化し た材料 (特に、ニッケル リン合金と銅との積層構造を持つ材料)を、電極材の構成 材料として用いると、ゾルーゲル膜を形成するときの熱履歴により、誘電層との密着 性を阻害する元素が、誘電層と電極との間に拡散して密着性を劣化させる現象が見 られる。
[0009] 更に、上記特許文献 4に開示されて ヽるように、ゾル—ゲル法で誘電層を構成する 場合には、金属箔の表面に誘電層を形成するためのゾルーゲル膜を形成し、 600°C 付近の温度で焼成する必要があり、金属箔が酸ィ匕して脆ィ匕する現象が起こっていた 。更に、下部電極の表面にニッケル—リン合金層を設ける場合に於いては、誘電層と 電極構成材との密着性に問題があり、誘電層と電極構成材との間での剥離現象が起 こる場合があり、キャパシタとしての設計電気容量とのズレが大きくなり設計品質を満 たさないこととなる。また、プリント配線板としてのデラミネーシヨン発生の起点となり、 半田リフロー等の加熱衝撃を受けることで層間剥離が生じたり、使用途中の発生熱 による剥離が誘発され製品寿命を短命化させる原因となっていた。
[0010] 一方で、従来のガラス—エポキシ基板に代えて、高温耐熱性、高周波特性等を考 慮して、フッ素榭脂基板、液晶ポリマー等を基板材料として用いて、これらを用いた 多層基板の製造が試みられている。そして、これらの基板製造に共通するのは、その プレス加工温度が極めて高く 300°C〜400°Cの間にあり、基板材料が硬いという点 にある。従って、これらのフッ素榭脂基板、液晶ポリマー等を基板材料として用いた多 層プリント配線板の内部に内蔵キャパシタ層を形成することを考えるに、 300°C〜40 0°Cの高温プレス加工を経て、硬い基板材料に押されても材質的な変動が無ぐ周 囲の材料の膨張伸縮に耐えるだけの強度を備えたものであることが望ましい。
[0011] 従って、巿場では、キャパシタ回路の下部電極として誘電層との密着性が安定し、 ファインなキャパシタ回路形状の形成が可能で、同時にフッ素榭脂基板、液晶ポリマ 一等を基板材料としたプリント配線板での 300°C〜400°Cの高温カ卩ェプロセスを経 ても、強度の劣化のな 、キャパシタ層形成材が求められてきたのである。
課題を解決するための手段
[0012] そこで、本件発明者等は、鋭意研究の結果、以下のキャパシタ層形成材を用いるこ とで、誘電層と下部電極との良好な密着性を得られ、且つ、誘電層が薄くなつてもキ ャパシタ層形成材の強度を維持してハンドリング性が高まることに想到したのである。 しカゝも、フッ素榭脂基板、液晶ポリマー等を基板材料としたプリント配線板での、 300 °C〜400°Cの高温カ卩ェプロセスを経ても強度の劣化のないキャパシタ層形成材であ ると同時に、後述するキャパシタ層形成材を用いることで、キャパシタ回路としての電 気容量も確実に向上するのである。
[0013] <本件発明に係るキャパシタ層形成材>
図 1にキャパシタ層形成材の模式断面を示している。この図 1から分力るように、キヤ パシタ層形成材 1は、上部電極形成に用いる第 1導電層 2と下部電極形成に用いる 第 2導電層 4との間に誘電層 3を備えている。そして、本件発明に係るキャパシタ層形 成材は、下部電極形成に用いる第 2導電層 4にニッケル又はニッケル合金の単独層 を用いることを特徴とするものである。
[0014] そして、本件発明に係るキャパシタ層形成材において、第 2導電層としてのニッケル 層又はニッケル合金層の厚みが 10 μ m〜100 μ mであることが好ましい。
[0015] また、圧延法若しくは電解法で製造したニッケル箔又はニッケル合金箔を第 2導電 層に用いることが好ましい。
[0016] 更に、本件発明に係るキャパシタ層形成材において、誘電層は、第 2導電層を構成 するニッケル層又はニッケル合金層の上にゾル ゲル法で形成したものである事が 好ましい。
[0017] そして、本件発明に係るキャパシタ層形成材の第 2導電層にニッケル合金層を用い る場合には、ニッケル一リン合金又はニッケル一コバルト合金を用いることが好ましい のである。
[0018] <内蔵キャパシタ回路を備えるプリント配線板 >
本件発明に係る 、ずれかのキャパシタ層形成材を用いて、種々の方法を用いて内 蔵キャパシタ回路を備えるプリント配線板を製造することができる。このようにして得ら れたプリント配線板に内蔵されたキャパシタ回路は、例え 300°C〜400°Cの範囲の 熱間プレス加工を繰り返し受けても、下部電極を構成する第 2導電層に高温耐熱特 性に優れた上記複合箔を備えているため、下部電極形状に異常は発生せず、周囲 の素材の熱による膨張伸縮の挙動に対する抵抗性を持っている。従って、フッ素榭 脂基板、液晶ポリマー基板を使用した多層プリント配線板の内蔵キャパシタ回路形成 に好適なものとなる。なお、本件発明に言うプリント配線板とは、コンピュータのマザ 一ボードのような製品から、 ICチップ等を直接搭載して用いる小型のパッケージ基板 等を含む概念の製品を含むものとして記載している。
発明の効果
[0019] 本件発明に係るキャパシタ層形成材は、下部電極を構成する第 2導電層として高 温耐熱特性に優れたニッケル層又はニッケル合金層を備えて 、るため、フッ素榭脂 基板、液晶ポリマー基板を使用した多層プリント配線板の製造に用いられる 300°C〜 400°Cの範囲の熱間プレス力卩ェを繰り返し受けても、キャパシタ回路形状を形成して 以降も下部電極形状に異常は発生せず、周囲の素材の熱による膨張伸縮の挙動に 対する抵抗性を持っている。しかも、当該第 2導電層と誘電層との密着性を良好に維 持することが可能となる。その結果、本件発明に係るキャパシタ層形成材を用いて得 られた内蔵キャパシタ回路を備えたプリント配線板も高品質のものとなる。
発明を実施するための最良の形態
[0020] 以下、本件発明に係るニッケル層若しくはニッケル合金層を形成する金属箔の製 造形態に関して述べ、本件発明に係るキャパシタ層形成材の製造形態に関して述べ 、実施例で内蔵キャパシタ回路を備えたプリント配線板までの製造に関して言及する
[0021] <第 2導電層の形成材 (ニッケル層又はニッケル合金層） >
本件発明にお ヽて、ニッケル層又はニッケル合金層を第 2導電層として採用したの は、次に述べる 4点の理由力もである。（1)金属箔としての入手が可能で、その箔状 態のままで、その表面にゾルーゲル法による誘電層の形成が可能である。（2)ゾルー ゲル法で誘電層を形成するときに負荷される過酷な熱履歴に対しての耐酸ィヒ性、抗 軟化特性が優れている。（3)ニッケル合金組成を変化させることで、一定レベルで誘 電層との密着性が制御出来る。（4)単一成分の金属層とすることで、エッチング法に より、下部電極形状を形成するときのファインなキャパシタ回路の形成が可能となる。
[0022] ここで言うニッケル層又はニッケル合金層は、主に金属箔を用いることを意図してい る。従って、ニッケル層とは、所謂純度が 99. 9% (その他、不可避不純物）以上の純 ニッケル箔で形成される層である。そして、ニッケル合金層とは、ニッケル—リン合金 を用いて形成される層である。ここで言うニッケル—リン合金のリン含有量は 0. lwt %〜l lwt%である事が好ましい。ニッケル—リン合金層のリン成分は、キャパシタ層 形成材の製造及び通常のプリント配線板の製造プロセスにおいて高温負荷されるこ とがあれば、誘電層の内部に拡散し、誘電層との密着性を劣化させ、誘電率にも変 化を与えていると考えられる。し力しながら、適正なリン含有量を備えたニッケル—リ ン合金層は、キャパシタとしての電気特性を向上させる。リン含有量が 0. lwt%未満 の場合には、純ニッケルを用いた場合と変わらないものとなり、合金化することの意義 が失われるのである。これに対し、リン含有量が l lwt%を超えると、誘電層の界面に リンが偏祈し、誘電層との密着性が劣化し、剥離しやすいものとなるのである。従って 、リン含有量は、 0. lwt%〜l lwt%の範囲が好ましい。そして、誘電層とのより安定 した密着性を確保するためには、リン含有量が 0. 2wt%〜3wt%の範囲であればェ 程に一定のバラツキがあっても安定した品質のキャパシタ回路の形成が可能となる。 なお、最適な範囲を敢えて指摘するならば、リン含有量が 0. 25wt%〜lwt%で最も 良好な誘電層との密着性を確保し、同時に良好な誘電率をも確保出来るのである。 なお、本件発明におけるニッケル含有量は、 [P成分重量] Z[Ni成分重量] X 100 ( wt%)として換算した値である。
[0023] ここで列挙したようなニッケル箔及びニッケル合金箔は、耐熱特性に優れ、 400°C
X 10時間程度の加熱を受けても軟ィ匕が起こりにくぐ複合箔全体として見たときの引 張り強さ（強度)の低下を効果的に抑制し、加熱後の引張り強さを 50kgfZmm2以上 に維持することが可能である。これに対し、第 2導電層を構成する材料として、 -ッケ ル層と銅層とが積層された状態の複合材を用いて、 400°Cを超える温度負荷を行うと 、ニッケル層と銅層との相互拡散が起こり、ニッケル自体の抗軟ィ匕特性を維持できず 、キャパシタ形成材としての靱性が低下しノ、ンドリング性に欠けるものとなる。
[0024] このような物性を備える限り、フッ素榭脂基板、液晶ポリマー等を基板材料としたプ リント配線板での、 300°C〜400°Cの高温カ卩ェプロセスを経ても強度の劣化は殆ど 無ぐ結果として、この金属箔を第 2導電層に用いたキャパシタ層形成材の品質劣化 も殆ど無いことになる。なお、本件発明に言うニッケル箔及びニッケル合金箔の結晶 組織は、結晶粒が可能な限り細力べ強度を向上させたものであることが好ましい。更 に具体的に言えば、平均結晶粒径 0. 5 m以下のレベルに微細化され、機械的強 度の高 、物性を備えることが好ま 、のである。
[0025] そして、ニッケル層又はニッケル合金層の厚みが 10 μ m〜100 μ mであることが好 ましいのである。上記厚みが 10 m未満では、金属箔として見たときのハンドリング 性に著しく欠け、その表面へ誘電層を形成する事が極めて困難となる。また、この第 2導電層を構成するのに用いるニッケル層又はニッケル合金層は、抵抗回路等に利 用することも考えられ、 10 m未満の厚さとなると利用困難となるのである。
[0026] 以上に述べてきた第 2導電層の構成に用 ヽるニッケル箔又はニッケル合金箔は、 電解法若しくは圧延法で製造したものを用いることが可能である。これらの製造方法 に関して、特に限定はない。特に、圧延法は、インゴットの成分を冶金的プロセスで 調整し、それを適当な焼鈍作業を行いつつ圧延ロールで箔状へと加工するものであ り、従来力もの手法を採用すれば足りるのである。
[0027] これに対し、電解法の場合には、その電解液、電解条件等により析出する金属組 織が異なり、結果として物理的強度にも影響を与える。しかしながら、ニッケル層を形 成する場合は、ニッケルメツキ液として知られる溶液を広く使用することが可能である 。例えば、（i)硫酸ニッケルを用いニッケル濃度が 5〜30gZl、液温 20〜50°C、 pH2 〜4、電流密度 0. 3〜： LOAZdm2の条件、（ii)硫酸ニッケルを用いニッケル濃度が 5 〜30g/l、ピ Pジン酸カジクム 50〜500g/l、液温 20〜50oC、 pH8〜l l、電流密度 0. 3〜10AZdm2の条件、（iii)硫酸ニッケルを用いニッケル濃度が 10〜70gZl、ホ ゥ酸 20〜60gZl、液温 20〜50。C、 pH2〜4、電流密度 l〜50AZdm2の条件、そ の他一般のワット浴の条件とする等である。
[0028] そして、ニッケル—リン合金箔を電解で製造する場合には、リン酸系溶液を電解液 として用いる。この場合、（i)硫酸ニッケル濃度 120gZl〜180gZl、塩化ニッケル濃 度 35gZl〜55gZl、 H PO濃度 3gZl〜 、
3 4 5gZl H 〜
3 PO 3濃度 2gZl 4gZl、液温 7
0°C〜95°C、 pHO. 5〜1. 5、電流密度 5AZdm2〜50AZdm2の条件、（ii)硫酸二 ッケル濃度が 180gZl〜280gZl、塩ィ匕ニッケル濃度 30gZl〜50gZl、 H 3 BO 3濃 度 16gZl〜25gZl、 H 3 PO 3濃度 lgZl〜5gZl、液温 45°C〜65°C、電流密度 5A
Zdm2〜50AZdm2の条件等を採用するのである。また、市販の無電解メツキ液を 用いて、無電解法にてニッケル リン合金層を形成する事も可能であるが製膜速度 の点で工業的生産性を満足しな!、。
[0029] <本件発明に係るキャパシタ層形成材の製造形態 >
本件発明に係るキャパシタ層形成材を製造する方法としては、上記ニッケル箔又は ニッケル合金箔の表面に誘電層を形成する。この誘電層の材質に関しては特に限定 はない。また、誘電層の形成方法についても、いわゆるゾルーゲル法、誘電体フイラ 一とバインダー榭脂とを含む誘電体フィラー含有榭脂溶液を用いて塗工により誘電 層を形成する塗工法、誘電体フィラーを含有したフィルムをラミネートする方法等種 々の公知の方法を採用することが可能である。し力しながら、本件発明のように第 2導 電層にニッケル箔又はニッケル合金箔を使用する意義は、加工プロセスにおいて、 多くの加熱プロセスの存在するゾルーゲル法での誘電層の形成時に無用な酸化が 起こらな 、等の優れた耐熱特性、抗軟化特性等を期待して!/、るのである。
[0030] そして、誘電層の形成が終了すると、この誘電層の上に上部電極を形成するため の第 1導電層を設けることになる。誘電層上への第 1導電層の形成は、金属箔を用い て張り合わせる方法、メツキ法で導電層を形成する方法、スパッタリング蒸着等の法 を用いる方法等公知の種々の方法を採用することが可能である。
[0031] く本件発明に係るキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備え たプリント配線板の製造形態 >
以上に述べてきた本件発明に係るキャパシタ層形成材を用いることで、誘電層との 密着性に優れた下部電極を形成することが可能となり、当該下部電極は耐熱性に優 れた素材であるため、 300°C〜400°Cの範囲の熱間プレス加工を複数回経ても、酸 化劣化も起こらず、物性変ィ匕も起こしにくいものである。この本件発明に係るキャパシ タ層形成材を用いての内蔵キャパシタ回路を備えるプリント配線板の製造方法に関 して、特段の限定はなぐあらゆる方法を採用する事が可能となる。但し、以下の実施 例に示すように、キャパシタ回路を形成した部位以外の余分な誘電層を可能な限り 除去可能なプリント配線板の製造方法を採用することが好ましいのである。
実施例 1
[0032] この実施例では、ニッケル層を備える第 1複合箔を製造し、この第 1複合箔を用いて 、キャパシタ層形成材の製造を行い、更に内蔵キャパシタ回路を備えたプリント配線 板の製造を行った。
[0033] <ニッケル箔の製造 >
ここでは、下記電解液及び電解条件で、力ソード電極上にニッケルを析出させ剥ぎ 取ることで、厚さ 20 mのニッケル箔を製造した。なお、本件明細書で言う厚さは、平 坦面にメツキ法で所定厚さの異種金属層を形成しょうとしたときの目付量を基準とし たときの厚さであり、現実に製造したニッケル箔の厚さはゲージ厚さとして示したもの である。以下の実施例及び比較例にお!、て同様である。
[0034] (ニッケル電解浴組成）
Figure imgf000011_0001
(電解条件）
浴 温 50°C
PH 4. 5
電流密度 5A/dm'
陽 極 ニッケル板
陰 極 チタン板
[0035] 得られたニッケル箔について、常態と、真空中で 400°C X 10時間加熱後の引張り 強さ及び伸び率を評価した。その結果を表 1に示す。なお、引張り強さ及び伸び率の 測定は IPC— MF—150Fに定める IPC— TM— 650に定めるプリント配線板用銅箔 の測定に準拠して行った。以下、同様である。
[0036] <キャパシタ層形成材の製造 >
上述のニッケル箔を、キャパシタ層形成材の下部電極の形成に用 ヽる第 2導電層 の形成に用いることとし、当該ニッケル箔の表面にゾルーゲル法を用いて誘電層を形 成した。ゾルーゲル法で誘電層を形成する前のニッケル箔は、前処理として、 250°C X 15分の加熱を行い、紫外線の 1分間照射を行った。以下の実施例及び比較例に おいても同様である。 [0037] ここで用いたゾル一ゲル法は、沸点近傍に加温したメタノールに、安定化剤として 全金属量に対して 50mol%〜60mol%濃度となるようにエタノールアミンを添カロし、 チタンイソプロポキシド、ジルコニウムプロポキシドのプロパノール溶液、酢酸鉛、酢 酸ランタン、触媒としての硝酸を順次添加し、最終的にメタノールで 0. 2molZl濃度 に希釈したゾルーゲル溶液を用いた。そして、このゾノレーゲノレ溶液をスピンコータを 用いて、前記ニッケル箔の表面に塗工し、 250°C X 5分の大気雰囲気で乾燥し、 50 0°C X I 5分の大気雰囲気での熱分解を行い。更に、この塗工工程を 6回繰り返し膜 厚調整を行った。そして、最終的に 600°C X 30分の窒素置換雰囲気での焼成処理 を行い誘電層を形成した。このときの誘電層の組成比は、 Pb :La :Zr:Ti= l. 1 : 0. 05 : 0. 52 : 0. 48であり、ニッケル箔自体に何ら異常は見られ無かった。
[0038] 以上のようにして形成した誘電層の上に、スパッタリング蒸着法により 3 m厚さの 銅層を第 1導電層として形成し、誘電層の両面に第 1導電層と第 2導電層とを備える キャパシタ層形成材とした。この段階で、所定の電圧を負荷して、層間耐電圧測定を 行ったが、第 1導電層と第 2導電層との間でのショート現象は見られな力つた。
[0039] そして、第 2導電層と誘電層との密着性を調べるため、第 2導電層と誘電層との界 面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは 50gfZcmであ り、以下の比較例と比べ高い値となっていた。また、上部電極の電極面積を lmm2の 場合の平均容量密度は 284nFZcm2と非常に良好な値を示し、誘電損失 2%という 、良好な電気容量と誘電損失の少ない良好なキャパシタ回路が得られたことが分か る。
[0040] プリント配線板の製造： 以上のようにして製造した図 2 (a)に示すキャパシタ層形成 材 1の片面の第 1導電層 2を整面し、その両面にドライフィルムを張り合わせて、エツ チングレジスト層 21を形成した。そして、その第 1導電層の表面のエッチングレジスト 層に、上部電極を形成するためのエッチングパターンを露光し、現像した。そして、 塩化銅エッチング液でエッチングして、図 2 (b)に示すように上部電極 5を形成した。
[0041] そして、上部電極 5の形成後にエッチングレジストを回路表面に残留させた状態で 、回路部以外の領域の露出した誘電層の除去を行った。このときの誘電層の除去方 法は、ウエットブラスト処理を用い、中心粒径が 14 mの微粒粉体であるアルミナ研 磨剤を水に分散させたスラリー状の研磨液 (研磨剤濃度 14vol%)を、 0. 20MPaの 水圧で長さ 90mm、幅 2mmのスリットノズルから高速水流として被研磨面に衝突させ 、不要な誘電層の研磨除去を行ったのである。このウエットブラスト処理が終了すると 、エッチングレジストの剥離を行い、水洗し、乾燥し、図 2 (c)に示す状態とした。
[0042] 上記誘電層除去の終了したキャパシタ層形成材は、露出した誘電層を除去して、 深くなつた上部電極間ギャップを埋設する必要がある。そこで、図 3 (d)に示すように 、キャパシタ層形成材の表面に絶縁層及び導電層を設けるため、銅箔 6の片面に 80 μ m厚さの半硬化榭脂層 7を備えた榭脂層付銅箔 8を重ね合わせて、 180°C X 60分 の加熱条件下で熱間プレス成形し、外層に銅箔層 6と絶縁層 7'と張り合わせられた 図 3 (e)に示す状態とした。そして、図 3 (e)に示す外層の第 2導電層 4をエッチング 加工し、下部電極 9とし、図 3 (f)に示す状態とした。このときの下部電極のエッチング ファクタ一は 6. 2であり、良好なエッチングが出来ていることが理解出来る。なお、本 件明細書で言うエッチングファクターとは、回路の断面高さを hとして、回路断面を略 台形状と考えたときの上底長さを L、下底長さを Lとしたとき、 2h/ (L L )で算出
1 2 1 2 される値である。従って、このエッチングファクターの値が大きいほど、良好なエツチン グであると判断出来る。
[0043] 次に、外層に位置する銅箔層 6に外層回路 22及びビアホール 23を形成するため、 定法に基づいて銅メツキ層 24を設け、エッチング加工して図 4 (g)の状態とした。そし て、図 4 (h)に示すように、榭脂層付銅箔 8を重ね合わせて、 180°C X 60分の加熱条 件下で熱間プレス成形し、外層に銅箔層 6と絶縁層 7'とを張り合わせ、図 5 (i)に示 す状態とした。
[0044] そして、図 5 (i)に示す外層の銅箔層 6に外層回路 22及びビアホール 23を形成す るため、定法に基づいて銅メツキ層 24を設け、エッチングカ卩ェして図 5 (j)の状態とし た。このときのエッチング方法及びビアホール形成等に関しても、定法を採用した。以 上のようにして、内蔵キャパシタ回路を備えるプリント配線板 10を製造できた。
実施例 2
[0045] この実施例では、実施例 1の電解ニッケル箔に替えて、圧延法で製造した 50 μ m 厚さのニッケル箔を使用した点が異なるのみであり、その他のキャパシタ層形成材及 び内蔵キャパシタ回路を備えるプリント配線板の製造に関しては同様である。従って 、重複した説明は省略し、圧延ニッケル箔に関してのみ説明する。この圧延ニッケル 箔は、純度 99. 9wt%以上の純ニッケルインゴットを用いて、圧延プロセスにより-ッ ケル箔としたものである。なお、この圧延ニッケル箔の使用にあたっては、圧延時に 付着した油分を除去するため、水酸ィ匕ナトリウム溶液によるアルカリ脱脂、希硫酸溶 液による酸洗処理、水洗を十分に行い清浄ィ匕を図った後に使用した。そして、以下 実施例 1と同様に、キャパシタ層形成材を製造し、更に内蔵キャパシタ回路を備える プリント配線板を製造した。なお、ここで用いた圧延ニッケル箔について、常態と、真 空中で 400°C X 10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表 1 に示す。
[0046] 以上のようにして製造したキャパシタ層形成材に、所定の電圧を負荷して、層間耐 電圧測定を行ったが、第 1導電層と第 2導電層との間でのショート現象は見られなか つた。そして、第 2導電層と誘電層との密着性を調べるため、第 2導電層と誘電層との 界面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは 50gfZcmで あった。また、上部電極の電極面積を lmm2の場合の平均容量密度は 217nFZcm 2と非常に良好な値を示し、誘電損失 2. 7%という、良好な電気容量と誘電損失の少 ない良好なキャパシタ回路が得られたことが分かる。更に、このときの内蔵キャパシタ 回路の下部電極のエッチングファクタ一は 6. 1であり、良好なエッチングが出来てい ることが理解出来る。
実施例 3
[0047] この実施例では、実施例 1の電解ニッケル箔に替えて、電解法で製造した 20 μ m 厚さのニッケル リン合金箔を使用した点が異なるのみであり、その他のキャパシタ 層形成材及び内蔵キャパシタ回路を備えるプリント配線板の製造に関しては同様で ある。従って、重複した説明は省略し、ニッケル—リン合金箔の製造に関してのみ説 明する。
[0048] <ニッケル リン合金箔の製造 >
ここでは、下記電解液及び電解条件で、力ソード電極上にニッケル一リン合金を析 出させ剥ぎ取ることで、厚さ 20 mのリン含有量が 0. 3wt%のニッケル一リン合金箔 を製造した。
[0049] (ニッケル一リン電解浴組成)
Figure imgf000015_0001
(電解条件）
浴 温 50°C
電流密度 20A/dm2
攪 拌 あり
陽 極 不溶性陽極
陰 極 チタン板
[0050] 上記電解により得られた ：-ッケルーリン合金箔について、常態と、真空中で 400°C
X 10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表 1に示す。そし て、以下実施例 1と同様に、キャパシタ層形成材を製造し、更に内蔵キャパシタ回路 を備えるプリント配線板を製造した。
[0051] 以上のようにして製造したキャパシタ層形成材に、所定の電圧を負荷して、層間耐 電圧測定を行ったが、第 1導電層と第 2導電層との間でのショート現象は見られなか つた。そして、第 2導電層と誘電層との密着性を調べるため、第 2導電層と誘電層との 界面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは 14gfZcmで あった。また、上部電極の電極面積を lmm2の場合の平均容量密度は 366nFZcm 2と非常に良好な値を示し、誘電損失 1. 1%という、良好な電気容量と誘電損失の少 ない良好なキャパシタ回路が得られたことが分かる。更に、このときの内蔵キャパシタ 回路の下部電極のエッチングファクタ一は 6. 3であり、良好なエッチングが出来てい ることが理解出来た。
実施例 4
[0052] この実施例では、実施例 1の電解ニッケル箔に替えて、圧延法で製造した 50 m 厚さのニッケル リン合金箔（リン含有量 0. 3wt%)を使用した点が異なるのみであり 、その他のキャパシタ層形成材及び内蔵キャパシタ回路を備えるプリント配線板の製 造に関しては同様である。従って、重複した説明は省略し、圧延ニッケル箔に関して のみ説明する。この圧延ニッケル箔は、リン含有量 8wt%のニッケル—リン合金イン ゴットを用いて、圧延プロセスによりニッケル—リン合金箔としたものである。なお、こ の圧延ニッケル リン合金箔も、その使用にあたっては、圧延時に付着した油分を除 去するため、水酸ィ匕ナトリウム溶液によるアルカリ脱脂、希硫酸溶液による酸洗処理、 水洗を十分に行い清浄ィ匕を図った後に使用した。そして、以下実施例 1と同様に、キ ャパシタ層形成材を製造し、更に内蔵キャパシタ回路を備えるプリント配線板を製造 した。なお、ここで用いた圧延ニッケル リン合金箔について、常態と、真空中で 400 °C X 10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表 1に示す。
[0053] 以上のようにして製造したキャパシタ層形成材に、所定の電圧を負荷して、層間耐 電圧測定を行ったが、第 1導電層と第 2導電層との間でのショート現象は見られなか つた。そして、第 2導電層と誘電層との密着性を調べるため、第 2導電層と誘電層との 界面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは 15gfZcmで あった。また、上部電極の電極面積を lmm2の場合の平均容量密度は 333nFZcm 2と非常に良好な値を示し、誘電損失 1. 1%という、良好な電気容量と誘電損失の少 ない良好なキャパシタ回路が得られたことが分かる。更に、このときの内蔵キャパシタ 回路の下部電極のエッチングファクタ一は 6. 0であり、良好なエッチングが出来てい ることが理解出来る。
比較例
[0054] [比較例 1]
以下に述べる比較例は、実施例 1の第 2導電層を通常の 35 m厚さの電解銅箔で 構成した点が異なるのみである。従って、重複した説明となる部分の説明は極力省 略するものとする。従って、第 2導電層の形成に 35 m厚さの電解銅箔を用い、実施 例 1と同様に、その片面にゾル -ゲル法で誘電層を形成してキャパシタ層形成材を 製造した。そして、この段階で層間耐電圧測定を行ったが、第 1導電層と第 2導電層 との間でのショート現象が発生しており、キャパシタ層形成材としての製品化が困難 であった。従って、以下の内蔵キャパシタ回路を備えるプリント配線板の製造も行わ なかった。なお、ここで用いた電解銅箔について、常態と、真空中で 400°C X 10時 間加熱後の引張り強さ及び伸び率を評価した。その結果を表 1に示す。
[0055] [比較例 2]
ここで述べる比較例は、実施例 1の第 2導電層を、 35 m厚さの電解銅箔の上に、 約 3 m厚さの純ニッケル層を形成した複合箔を用いた点が異なるのみである。従つ て、重複した説明となる部分の説明は極力省略するものとする。
[0056] 第 2導電層の形成に用いた複合箔の製造は、 35 m厚さの電解銅箔の両面に約 3 /z m厚さの純ニッケル層を電解メツキ法で設けた。純ニッケル層の形成は、実施例 1と同様の電解液及び電解条件を用いた。なお、ここで用いた複合箔について、常 態と、真空中で 400°C X 10時間加熱後の引張り強さ及び伸び率を評価した。その結 果を表 1に示す。
[0057] そして、実施例 1と同様にゾル一ゲル法で誘電層を形成してのキャパシタ層形成材 の製造を経て、誘電層の両面に第 1導電層と第 2導電層とを備えるキャパシタ層形成 材とした。この段階で層間耐電圧測定を行ったが、第 1導電層と第 2導電層との間で のショート現象が発生しており、製品歩留まりが 60%であった。そして、第 2導電層と 誘電層との密着性を調べるため、第 2導電層と誘電層との界面での弓 Iき剥がし強さの 測定を行った。その結果、引き剥がし強さは lOgfZcmであり、ある程度の引き剥がし 強度を得ることは出来るが、上記実施例と比べ低い値となっている。
[0058] なお、比較例 2で製造したキャパシタ層形成材を用いて、実施例 1と同様にして内 蔵キャパシタを備えたプリント配線板を製造した。その結果、上部電極の電極面積を lmm2の場合の平均容量密度は 265nFZcm2であり、誘電損失が 6. 8%であった。 これを実施例と比較すると、電気容量及び誘電損失共に劣るものとなっている。更に 、このときの内蔵キャパシタ回路の下部電極のエッチング状況は、回路断面の観察を すると、純ニッケル層の下にある銅層のエッチングが速いため、純ニッケル層の下の 銅層のサイドエッチングが進行し純ニッケル層が広く残留しオーバーハングした状態 となっており、正確なエッチングファクターの測定は困難であった力 強いて測定する と 3. 2であり、良好なエッチングが出来ているとは言えない。
[0059] [比較例 3] ここで述べる比較例は、実施例 1の第 2導電層を、 35 m厚さの電解銅箔の上に、 約 3 μ m厚さのニッケル—リン合金層（リン含有量 8wt%)を形成した複合箔を用いた 点が異なるのみである。従って、重複した説明となる部分の説明は極力省略するもの とする。
[0060] 第 2導電層の形成に用いた複合箔の製造は、 35 /z m厚さの電解銅箔の両面に約 3 m厚さのニッケル一リン合金層を電解メツキ法で設けた。ニッケル一リン合金層の 形成は、以下の電解液及び電解条件を用いた。なお、ここで用いた圧延ニッケル箔 について、常態と、真空中で 400°C X 10時間加熱後の引張り強さ及び伸び率を評 価した。その結果を表 1に示す。
[0061] (ニッケル—リン電解浴組成）
Figure imgf000018_0001
(電解条件）
浴 温 50°C
電流密度 20A/dm:
陽 極 銅箔自体をアノード分極
陰 極 ニッケル板
[0062] そして、実施例 1と同様にゾルゲル法で誘電層を形成してのキャパシタ層形成材の 製造を経て、誘電層の両面に第 1導電層と第 2導電層とを備えるキャパシタ層形成材 とした。
この段階で層間耐電圧測定を行ったが、第 1導電層と第 2導電層との間でのショート 現象は確認出来な力つた。そして、第 2導電層と誘電層との密着性を調べるため、第 2導電層と誘電層との界面での引き剥がし強さの測定を行った。その結果、引き剥が し強さは 2gfZcmであり、引き剥がし強度力 上記実施例と比べ極めて低い値となつ ている。
[0063] なお、比較例 3で製造したキャパシタ層形成材を用いて、実施例 1と同様にして内 蔵キャパシタを備えたプリント配線板を製造した。その結果、上部電極の電極面積を lmm2の場合の平均容量密度は 370nFZcm2であり、誘電損失が 2. 0%であった。 これを実施例と比較すると、電気容量及び誘電損失は非常に良好である。更に、こ のときの内蔵キャパシタ回路の下部電極のエッチング状況は、回路断面の観察をす ると、純ニッケル層の下にある銅層のエッチングが速いため、純ニッケル層の下の銅 層のサイドエッチングが進行し純ニッケル層が広く残留しオーバーハングした状態と なっており、正確なエッチングファクターの測定は困難であつたが、強いて測定すると 3. 2であり、良好なエッチングが出来ているとは言えない。
[0064] [表 1]
Figure imgf000019_0001
* 1 : 400°C、真空中、 10時間
[0065] <実施例と比較例との対比 >
最初に、比較例に関する所見を述べることとする。第 2導電層に通常の電解銅箔を 用いた比較例 1では、ゾルーゲル法による誘電層の形成段階で、加熱損傷が大きぐ 引張り強さ等の物理的損傷が極めて顕著に表れている。そして、キャパシタ層形成 材を製造することも困難であり、工業的に見れば、その使用は殆ど不可能と考えられ る。
[0066] また、銅箔の上に純ニッケル層を設けた複合銅箔を第 2導電層として用いた場合に は、 400°C X 10時間加熱後の引張り強さ及び伸び率においての問題はないが、キヤ パシタ層形成材としたときの、キャパシタとしての平均容量密度は問題ないが、第 2導 電層と誘電層との密着性が実施例よりも低ぐし力も、誘電損失も大きめとなるようで ある。
[0067] 更に、銅箔の上にニッケル—リン合金層を設けた複合銅箔を第 2導電層として用い た場合にも、 400°C X 10時間加熱後の引張り強さ及び伸び率においての問題はな いが、キャパシタ層形成材としたときの、キャパシタとしての平均容量密度及び誘電 損失は問題ないが、第 2導電層と誘電層との密着性が実施例に比べ極端に低くなる 。しかも、比較例の下部電極のエッチングファクタ一は良好なものとは言えない値を 示している。従って、比較例に挙げたものは、第 2導電層の物理的強度の維持性能、 第 2導電層と誘電層との密着性、キャパシタ層形成材としたときのキャパシタとしての 平均容量密度及び誘電損失、エッチングファクター、それぞれの品質のトータルバラ ンスに欠けるものであることが明らかである。
[0068] これに対し、実施例 1〜実施例 4において、キャパシタ層形成材の第 2導電層の構 成にニッケル箔又はニッケル -リン合金箔を用 1、た場合には、トータルバランスに優 れたキャパシタ層形成材を得ることが可能となる。なぜなら、第 2導電層を構成する- ッケル箔又はニッケル—リン合金箔は、 400°C X 10時間加熱後の引張り強さ及び伸 び率も非常に良好であり、キャパシタ層形成材に加工しても、第 1導電層と第 2導電 層との短絡現象の発生もなぐキャパシタとしての平均容量密度及び誘電損失も実 用上支障のない値を示している。し力も、内蔵キャパシタを備えたプリント配線板にま でカ卩ェしても、下部電極のエッチングファクタ一は極めて良好であり、何ら問題なく高 品質のプリント配線板が得られて 、る。
産業上の利用可能性
[0069] 本件発明に係るキャパシタ層形成材は、下部電極を構成する第 2導電層に高温耐 熱特性に優れたニッケル箔又はニッケル—リン合金箔を用いているため、フッ素榭脂 基板、液晶ポリマー基板を使用した多層プリント配線板の製造に特に好適である。こ れらの基板を用いたプリント配線板の製造に用いられる 300°C〜400°Cの範囲の熱 間プレス加工を繰り返し受けても、キャパシタ回路形状を形成して以降も下部電極形 状に異常は発生せず、周囲の素材の熱による膨張伸縮の挙動に対する抵抗性を持 つている。また、このように優れた耐熱特性を有するが故に、当該ニッケル箔又は-ッ ケル リン合金箔の表面にゾル ゲル法によって、誘電層を形成する際の過酷な熱 履歴を受けても、何ら問題がない。
図面の簡単な説明
[図 1]本件発明に係るキャパシタ層形成材の模式断面図である。
[図 2]本件発明に係るキャパシタ層形成材を用いた内蔵キャパシタ回路を備えるプリ ント配線板の製造フローを表す模式図である。
[図 3]本件発明に係るキャパシタ層形成材を用いた内蔵キャパシタ回路を備えるプリ ント配線板の製造フローを表す模式図である。
[図 4]本件発明に係るキャパシタ層形成材を用いた内蔵キャパシタ回路を備えるプリ ント配線板の製造フローを表す模式図である。
[図 5]本件発明に係るキャパシタ層形成材を用いた内蔵キャパシタ回路を備えるプリ ント配線板の製造フローを表す模式図である。
符号の説明
1 キャパシタ層形成材
2 第 1導電層
3 誘電層
4 第 2導電層
5 上部電極
6 銅箔層
7 半硬化榭脂層
7， 絶縁層
8 樹脂付銅箔
9 下部電極
10 プリント配線板
21 エッチングレジスト層
22 外層回路
23 ビアホーノレ
24 銅メツキ層

Claims

請求の範囲
[1] 上部電極形成に用いる第 1導電層と下部電極形成に用 、る第 2導電層との間に誘電 層を備えるプリント配線板のキャパシタ層形成材において、第 2導電層はニッケル層 又はニッケル合金層であることを特徴としたキャパシタ層形成材。
[2] 第 2導電層としてのニッケル層又はニッケル合金層の厚みが 10 μ m〜100 μ mであ る請求項 1に記載のキャパシタ層形成用材料。
[3] 圧延法若しくは電解法で製造したニッケル箔又はニッケル合金箔を第 2導電層に用 いた請求項 1又は請求項 2に記載のキャパシタ層形成材。
[4] 誘電層は、第 2導電層を構成するニッケル層又はニッケル合金層の上にゾル—ゲル 法で形成したものである請求項 1〜請求項 3のいずれかに記載のキャパシタ層形成 材。
[5] ニッケル合金層は、ニッケル—リン合金又はニッケル—コバルト合金である請求項 1
〜請求項 4のいずれか〖こ記載のキャパシタ層形成材。
[6] 請求項 1〜請求項 5のいずれかに記載のキャパシタ層形成材を用いて得られる内蔵 キャパシタ層を備えたプリント配線板。
PCT/JP2005/020183 2004-11-04 2005-11-02 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板 WO2006049195A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05799990A EP1827064A4 (en) 2004-11-04 2005-11-02 CAPACITOR LAYER FORMING MATERIAL, AND CIRCUIT BOARD HAVING INTERNAL CAPACITOR LAYER OBTAINED USING SUCH CAPACITOR LAYER FORMING MATERIAL
US11/744,250 US20080130196A1 (en) 2004-11-04 2007-05-04 Capacitor Layer Forming Material and Printed Wiring Board Having Embedded Capacitor Layer Obtained by using the Capacitor Layer Forming Material

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-321298 2004-11-04
JP2004321298A JP3816508B2 (ja) 2004-11-04 2004-11-04 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/744,250 Continuation-In-Part US20080130196A1 (en) 2004-11-04 2007-05-04 Capacitor Layer Forming Material and Printed Wiring Board Having Embedded Capacitor Layer Obtained by using the Capacitor Layer Forming Material

Publications (1)

Publication Number Publication Date
WO2006049195A1 true WO2006049195A1 (ja) 2006-05-11

Family

ID=36319200

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/020183 WO2006049195A1 (ja) 2004-11-04 2005-11-02 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板

Country Status (7)

Country Link
US (1) US20080130196A1 (ja)
EP (1) EP1827064A4 (ja)
JP (1) JP3816508B2 (ja)
KR (1) KR100922467B1 (ja)
CN (1) CN101049055A (ja)
TW (1) TW200629993A (ja)
WO (1) WO2006049195A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129704A1 (ja) * 2007-04-18 2008-10-30 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4503583B2 (ja) * 2006-12-15 2010-07-14 日本メクトロン株式会社 キャパシタ用接着シートおよびそれを用いたキャパシタ内蔵型プリント配線板の製造方法
KR101448907B1 (ko) * 2007-11-13 2014-10-14 삼성디스플레이 주식회사 액정표시장치의 백라이트 유닛 및 이를 포함하는액정표시장치
JP4844578B2 (ja) * 2008-03-11 2011-12-28 Ｔｄｋ株式会社 電子部品の製造方法
JP5098743B2 (ja) * 2008-03-26 2012-12-12 Ｔｄｋ株式会社 電子部品の製造方法
JP5082060B2 (ja) 2008-05-22 2012-11-28 学校法人明星学苑 低特性インピーダンス電源・グランドペア線路構造
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
US20100309608A1 (en) * 2009-06-07 2010-12-09 Chien-Wei Chang Buried Capacitor Structure
EP3273755B1 (en) * 2009-09-15 2018-11-07 Kabushiki Kaisha Toshiba Process for producing a ceramic circuit board
JP2013062265A (ja) * 2010-01-15 2013-04-04 Sanyo Electric Co Ltd コンデンサ内蔵基板の製造方法
CN102143654A (zh) * 2010-01-29 2011-08-03 旭硝子株式会社 元件搭载用基板及其制造方法
JP5757163B2 (ja) 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
CN103298274B (zh) * 2012-02-24 2016-02-24 北大方正集团有限公司 一种埋容印制电路板的制作方法以及埋容印制电路板
JP5722813B2 (ja) * 2012-03-02 2015-05-27 Jx日鉱日石金属株式会社 電解銅箔及び二次電池用負極集電体
JP6015159B2 (ja) 2012-06-22 2016-10-26 Tdk株式会社 薄膜コンデンサ
JP6287105B2 (ja) * 2013-11-22 2018-03-07 ソニー株式会社 光通信デバイス、受信装置、送信装置及び送受信システム
CN113725002B (zh) * 2021-09-02 2023-03-14 江门市东有科技有限公司 一种单层电容器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0580356A (ja) * 1991-09-24 1993-04-02 Seiko Epson Corp 双方向非線形抵抗素子の製造方法および液晶表示パネルの製造方法
JP2001203455A (ja) * 1999-11-12 2001-07-27 Matsushita Electric Ind Co Ltd コンデンサ搭載金属箔およびその製造方法、ならびに回路基板およびその製造方法
JP2003133165A (ja) * 2001-10-25 2003-05-09 Matsushita Electric Ind Co Ltd 積層セラミック電子部品及びその製造方法
JP2004134421A (ja) * 2002-10-08 2004-04-30 Nec Tokin Corp コンデンサ内蔵配線基板及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721870A (en) * 1971-06-25 1973-03-20 Welwyn Electric Ltd Capacitor
US4097911A (en) * 1975-10-06 1978-06-27 Erie Technological Products, Inc. Base metal electrode capacitor and method of making the same
US5800575A (en) * 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5952040A (en) * 1996-10-11 1999-09-14 Nanomaterials Research Corporation Passive electronic components from nano-precision engineered materials
EP1010781A4 (en) * 1997-04-17 2007-04-25 Sekisui Chemical Co Ltd CONDUCTIVE PARTICLES AND METHOD AND DEVICE FOR PRODUCING THE SAME ANISOTROPIC CONDUCTIVE ADHESIVE AND CONDUCTIVE CONNECTION STRUCTURE, AND ELECTRICAL SWITCHING COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6388230B1 (en) * 1999-10-13 2002-05-14 Morton International, Inc. Laser imaging of thin layer electronic circuitry material
US6606793B1 (en) * 2000-07-31 2003-08-19 Motorola, Inc. Printed circuit board comprising embedded capacitor and method of same
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6693793B2 (en) * 2001-10-15 2004-02-17 Mitsui Mining & Smelting Co., Ltd. Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0580356A (ja) * 1991-09-24 1993-04-02 Seiko Epson Corp 双方向非線形抵抗素子の製造方法および液晶表示パネルの製造方法
JP2001203455A (ja) * 1999-11-12 2001-07-27 Matsushita Electric Ind Co Ltd コンデンサ搭載金属箔およびその製造方法、ならびに回路基板およびその製造方法
JP2003133165A (ja) * 2001-10-25 2003-05-09 Matsushita Electric Ind Co Ltd 積層セラミック電子部品及びその製造方法
JP2004134421A (ja) * 2002-10-08 2004-04-30 Nec Tokin Corp コンデンサ内蔵配線基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1827064A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129704A1 (ja) * 2007-04-18 2008-10-30 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
US8471153B2 (en) 2007-04-18 2013-06-25 Ibiden Co., Ltd. Multilayer printed wiring board including a capacitor section
US9101070B2 (en) 2007-04-18 2015-08-04 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board

Also Published As

Publication number Publication date
EP1827064A1 (en) 2007-08-29
JP2006135036A (ja) 2006-05-25
US20080130196A1 (en) 2008-06-05
TW200629993A (en) 2006-08-16
EP1827064A4 (en) 2008-06-11
JP3816508B2 (ja) 2006-08-30
KR20070074599A (ko) 2007-07-12
CN101049055A (zh) 2007-10-03
KR100922467B1 (ko) 2009-10-21

Similar Documents

Publication Publication Date Title
WO2006049195A1 (ja) キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
KR100844258B1 (ko) 커패시터층 형성재 및 커패시터층 형성재를 이용하여얻어지는 내장 커패시터 회로를 구비하는 프린트 배선판
JP5859155B1 (ja) 複合金属箔及びその製造方法並びにプリント配線板
US20210127503A1 (en) Ultra-thin copper foil, ultra-thin copper foil with carrier, and method for manufacturing printed wiring board
JP4226927B2 (ja) キャパシタ層形成用の両面銅張積層板の製造方法
KR100861959B1 (ko) 산화물 유전층의 형성 방법 및 그 형성 방법으로 얻어진산화물 유전층을 구비한 커패시터층 형성재
JP5026217B2 (ja) ピーラブル金属箔およびその製造方法
JP3958343B2 (ja) 酸化物誘電層の形成方法及びその形成方法で得られた酸化物誘電層を備えたキャパシタ層形成材
TWI626873B (zh) 印刷配線板之製造方法
JP2006128326A (ja) キャパシタ層形成材及びそのキャパシタ層形成材製造に用いる複合箔の製造方法並びにそのキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
CN114603945B (zh) 金属箔、覆铜层叠板、线路板、半导体、负极材料和电池
JP2006328531A5 (ja)
JPWO2019131000A1 (ja) キャリア付銅箔
JP4222001B2 (ja) 銅被覆プラスチック基板
WO2021140894A1 (ja) 電解コンデンサ及び電解コンデンサの製造方法
JP4532322B2 (ja) ビルトアップ基板内層用銅箔
JP2007142089A (ja) 誘電体積層構造体とその製造方法、及びコンデンサ
WO2019188837A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法
US20060087794A1 (en) Capacitor layer forming material, method of manufacturing a composite foil used where manufacturing the same, and print wiring board having a circuit where a capacitor is embedded, obtained by using the same
TWI717107B (zh) 層積體
JP5481586B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法
CN112492745A (zh) 封装基板、基板的制造方法及基板线路的制作方法
JP5255496B2 (ja) 金属張積層体及び金属張積層体の製造方法
JP2007130995A (ja) 積層体及び該積層体を用いたフレキシブル回路基板
JP2008117936A (ja) キャパシタ層形成材、プリント配線板用内蔵キャパシタ回路の形成方法、電極回路付キャパシタ層構成部材及び内蔵キャパシタ回路を備えるプリント配線板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580036842.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020077010118

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005799990

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005799990

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11744250

Country of ref document: US