WO2006046302A1 - 半導体装置及びその製造方法 - Google Patents

Abstract

ボンディング用開口窓１０８を取り囲むボンディングパッド１０１の各辺にスリット状の空隙領域１０７が設けられ、空隙領域１０７ａを境として、ボンディングパッド１０１のボンディング用開口窓１０８側領域１０１ａと、隣接して設けられている配線層１０２側領域１０１ｂとに分割される。配線層１０２側領域１０１ｂは、ボンディング用開口窓１０８側領域１０１ａとは空隙領域１０７ａの幅だけ離間されており、且つ当該部分には金属材料に比較して柔らかな材料であるパッシベーション膜１０３の一部が埋め込まれた状態となっているから、熱応力は空隙領域１０７ａによって吸収・分散させるとともに、ボンディング用開口窓１０８側領域１０１ａから配線層１０２側領域１０１ｂへの金属原子の拡散が大幅に抑制される。

Description

明 細 書

半導体装置及びその製造方法

技術分野

[0001] 本発明は半導体装置に関し、より詳細には、半導体装置のボンディングパッド部と 配線部との間の電気的短絡を防止する技術に関する。

背景技術

[0002] 半導体基板上に設けられた接続パッド (ボンディングパッド）と電極とが配線により電 気的に接続される構造の半導体装置においては、配線と保護膜との熱膨張係数の 差によって熱応力が発生し、これにより配線あるいは保護膜にクラックが発生してしま うと 、う問題が知られて 、る。

[0003] 特許文献 1には、力かる問題を解決するために、半導体基板上に設けられた接続 ノッドおよびバンプ電極を囲むパターンを有して設けられた再配線にスリットを設け、 バンプ電極を圧着させた時に生ずる応力をスリットで分散 '緩和させることで配線の 短絡や切断不良を抑制する技術が開示されている。

特許文献 1：特開 2004-22653号公報

発明の開示

発明が解決しょうとする課題

[0004] し力しながら、近年の半導体製品は、設計ルールの微細化に伴って、ボンディング パッドのサイズは勿論のこと、ボンディングパッドとパッシベーシヨン膜との重なり幅や 隣接する金属配線同士の間隔など、ボンディングパッド周辺にレイアウトされる各要 素に可能な限りの微細化が求められてくるようになると、従来は 設計ルールが緩い ことから、発生はしなかった配線材料として用いられる金属原子 (例えば、金原子や アルミニウム原子)の拡散に起因するクラックが発生し、電気的短絡も問題となること が明ら力となってきた。

[0005] すなわち、半導体装置の組立工程における金配線後の榭脂モールド熱処理や半 導体装置の実使用中における熱履歴などにより、例えばチップ内のアルミ配線部へ 金配線の金原子が拡散侵入などしてアルミ配線部が体積膨張してパッシベーシヨン 膜中にクラックを生じさせたり、さらには配線に用 、た金属原子がこのクラックに侵入 して隣接する配線に接触したりするなどの現象が生じてしまう。

[0006] 図 1は、このような問題を説明するための図で、図 1 (a)は互いに隣接してレイアウト されて 、るボンディングパッド 11と配線層 12との位置関係を示す平面概念図である 。また、図 1 (b)および図 1 (c)は図 1 (a)中の C C'線に沿う断面概略図で、それぞ れ、ボンディングパッド 11にボンディングワイヤ 16を接続する前（図 1 (b) )と後（図 1 ( c) )を図示している。なお、図中の符号 13で示したものは表面保護のためのパッシベ ーシヨン膜、 14は半導体基板 15上に形成した絶縁膜、 18はボンディングパッド 11に 設けられたボンディング用開口窓、そして 17はパッシベーシヨン膜 13中に発生したク ラックである。

[0007] 例えば、 p型の半導体基板 15の主面に CVD法で成膜された絶縁膜 14の上に、フ オトリソグラフィ技術によりボンディングパッド 11と配線層 12を形成し、所定の部位を ノ ッシベーシヨン膜 13で被覆する。ここで、ボンディングパッド 11と配線層 12は何れ も、アルミニウムで形成されているものとし、ボンディングパッド 11に設けられたボンデ イング用開口窓 18に接続されるボンディングワイヤ 16は金ワイヤであると仮定する。 なお、このボンディングワイヤ 16は、チップの外側に設けられた不図示のリードフレー ムとボンディングパッド 11とを電気的に接続するものである。

[0008] ボンディングワイヤ 16の接続後には、モールド榭脂を用いてチップの封止を行うこ ととなるが、この封止に伴って加えられる熱や半導体装置の実使用環境温度などに 応じて、ボンディングワイヤ 16とボンディングパッド 11との接続箇所 (接触箇所)では 、ボンディングワイヤ 16の金原子がアルミニウム力もなるボンディングパッド 11へと拡 散侵入する。アルミニウム中へ拡散侵入した金原子はボンディングパッド 11内を速や 力に拡散してその濃度に応じた体積膨張を引き起こす。

[0009] このような体積膨張が進行してボンディングパッド 11と配線層 12の厚みの差が一定 の水準を越えると、ノッシベーシヨン膜 13には図 1 (c)に図示したようなクラック 17が 発生する。また、このようなクラック 17内にボンディングパッド 11から体積膨張した金 やアルミニウムが侵入してくる力 これが配線層 12にまで及ぶこととなると、ボンディン グパッド 11と配線層 12とが電気的に短絡してしまう。さらに、クラック 17を介して雰囲 気中の水分が浸入して配線層 12を腐食させてしまうと 、う不都合も生じ得る。

[0010] ここで、上記クラックへの金属原子の侵入の程度 (侵入量および侵入長）は加えら れる温度や時間に依存するが、このような金属原子の拡散に起因する素子不良を回 避するためには、ボンディングパッド 11へのボンディングワイヤ 16の接続箇所をボン デイングパッド端部力も離して設たり（例えば、 L1を 8 m以上とする）、或いはボンデ イングパッド 11と配線層 12との間隔を一定値以上とする（例えば、 L2を 15 /z m以上 とする）などのマージンを設ける必要があり、チップサイズが大きくならざるを得ないと いう問題がある。

[0011] 本発明は、カゝかる問題に鑑みてなされたもので、その目的とするところは、半導体 製品の設計ルールの微細化に適合しつつ、半導体装置のボンディングパッド部と配 線部との間の電気的短絡を防止する技術を提供することにある。

課題を解決するための手段

[0012] 本発明は、力かる課題を解決するために、半導体装置であって、隣接して設けられ たボンディングパッド部と配線部とを備え、前記ボンディングパッドの前記配線部側の 領域には、該ボンディングパッドの外周縁と実質的に同方向に延在する空隙領域が 設けられて!/ヽる構成を有する。

[0013] この半導体装置にぉ 、て、前記ボンディングパッドの前記配線部側の領域には、前 記空隙領域が少なくとも 3つ設けられており、該空隙領域が複数列で配置されている 構成とすることができる。また、前記配線部と前記ボンディングパッドの一部領域が単 一の保護膜で被覆されており、前記一部領域に設けられた空隙領域には前記保護 膜の一部が充填されている構成とすることができる。この場合、前記ボンディングパッ ドの内側領域にはボンディングワイヤ接続用の開口窓が設けられており、前記少なく とも 3つの空隙領域の何れかが前記開口窓の形成領域に設けられて!/、る構成とする ことができる。

[0014] 前記保護膜は、相対的に軟性の第 1の絶縁膜と相対的に硬性の第 2の絶縁膜を順 次積層させた多層膜であり、前記空隙領域への充填物は前記第 1の絶縁膜の一部 である構成とすることができる。また、前記第 1の絶縁膜は SOG膜であり、前記第 2の 絶縁膜はシリコン窒化膜である構成とすることができる。更に、前記空隙領域を取り囲 む前記ボンディングパッドの側壁にはサイドウォールが設けられている構成とすること ができる。前記サイドウォールは、 Tほたは Tiを含む合金で形成することができる。前 記ボンディングパッド部と配線部とは、埋め込み配線パターンを被覆するように形成 されたシリコン酸ィ匕膜上に設けられている構成とすることができる。

[0015] 本発明はまた、絶縁層上に導電層を形成し、該導電層をボンディングパッド部と配 線部とにパターユングし、前記ボンディングパッドのパターユングにより、前記ボンデ イングパッドの前記配線部側の領域には、前記ボンディングパッドの外周縁と実質的 に同方向に延在する空隙領域を形成する半導体装置の製造方法を含む。この場合 、前記ボンディングパッドの内側領域にボンディングワイヤ接続用の開口窓を形成す る工程を有することができる。

[0016] 更に、本発明は、絶縁層によって覆われる埋め込み配線パターンを形成し、前記 絶縁層上に導電層を形成し、該導電層をボンディングパッド部と配線部とにパター- ングし、前記ボンディングパッドのパターニングにより、前記ボンディングパッドの前記 配線部側の領域には、前記ボンディングパッドの外周縁と実質的に同方向に延在す る空隙領域を形成する半導体装置の製造方法を含む。

発明の効果

[0017] 本発明では、ボンディングパッドの一部領域に空隙領域を設けることとしたので、半 導体製品の設計ルールの微細化に適合しつつ、半導体装置のボンディングパッド部 と配線部との間の電気的短絡を防止する技術を提供することが可能となる。

図面の簡単な説明

[0018] [図 1]従来技術の問題を説明するための図で、（a)は互いに隣接してレイアウトされて V、るボンディングパッドと配線層との位置関係を示す平面概念図であり、 (b)および（ c)は (a)中の C C'線に沿う断面概略図で、それぞれ、ボンディングパッドにボンディ ングワイヤを接続する前 (b)と後（c)を図示して 、る。

[図 2]本発明の半導体装置に設けられているボンディングパッドとこれに隣接する配 線層のレイアウトを説明するための図で、（a)は互いに隣接してレイアウトされている ボンディングパッドと配線層との位置関係を示す平面概念図、（b)および (c)は (a)中 の 線に沿う断面概略図である。 [図 3]加速試験後の半導体装置の断面 SEM像である（(a)：本発明の半導体装置、 ( b)：従来レイアウトの半導体装置)。

[図 4]ボンディング用開口窓内に空隙領域を設けた例を説明するための図である。

[図 5]本発明の半導体装置に設けられているボンディングパッドとこれに隣接する配 線層のレイアウトの他の例を説明するための図で、（a)は互いに隣接してレイアウトさ れているボンディングパッドと配線層との位置関係を示す平面概念図、（b)は（a)中 の B-B'線に沿う断面概略図である。

発明を実施するための最良の形態

[0019] 以下に、図面を参照して、本発明を実施するための形態について説明する。

実施例 1

[0020] 図 2は、本発明の半導体装置に設けられているボンディングパッドとこれに隣接する 配線層のレイアウトの一例を説明するための図で、図 2 (a)は互いに隣接してレイァゥ トされているボンディングパッド 101と配線層 102との位置関係を示す平面概念図、 図 2 (b)は図 2 (a)中の A-A'線に沿う断面概略図である。なお、図中の符号 103で 示したものは表面保護のためのパッシベーシヨン膜、 104は半導体基板 105上に形 成した絶縁膜、 108はボンディングパッド 101に設けられたボンディング用開口窓で ある。そして、符号 106はこのボンディング用開口窓 108に接続されたボンディングヮ ィャである。

[0021] 本発明の半導体装置においては、ボンディング用開口窓 108を取り囲むボンディン グパッド 101の各辺にスリット状の空隙領域 107が設けられている。なお、ここで示し た例では、ボンディングパッド 101の上側と下側ならびに右側にも図示しない配線層 が設けられて 、るものと仮定して 、るので 4つの辺の全てに空隙領域 107を設けて!/ヽ る力 一般的には、この空隙領域 107は隣接して配線層が設けられている辺にのみ 設けるようにすればよい。したがって、ボンディングパッド 101に隣接してレイアウトさ れている配線層が 102のみである場合には、空隙領域を 107aのみとするようにして ちょい。

[0022] このような空隙領域 107が設けられたボンディングパッド 101の A-A'線に沿う断面 をみると、図 2 (b)に示すように、空隙領域 107aを境として、ボンディングパッド 101の ボンディング用開口窓 108側領域 101aと、隣接して設けられて 、る配線層 102側領 域 101bとに分割されることとなる。この配線層 102側領域 101bは、ボンディング用 開口窓 108側領域 101aとは空隙領域 107aの幅だけ離間されており、且つ当該部 分にはパッシベーシヨン膜 103の一部が埋め込まれた状態となっているから、ボンデ イングワイヤ— 106の接続後に行われるモールド榭脂を用いた封止に伴ってカ卩えられ る熱 (例えば、 200°C、 5時間）や半導体装置の実使用環境温度などに応じて生じる ボンディングワイヤ 106の金属分子の 101bへの拡散は空隙領域 107aによって分断 させられ、事実上発生しない。また体積膨張により発生するクラックは、空隙領域 107 aには発生するがこのクラックの発生により体積膨張の応力が緩和され、配線層 102 へのクラックの発生はな 、。

[0023] このようなレイアウトは微細加工技術を用いて、以下のように実現することができる。

すなわち、例えば、比抵抗率が 20 Ω 'cmの p型の半導体基板 105の主面に CVD法 で成膜されたシリコン酸ィ匕膜 (膜厚 800nm程度)の絶縁膜 104の上に、フォトリソダラ フィ技術によりボンディングパッド 101と配線層 102を形成する。ここで、ボンディング パッド 101と配線層 102は、例えば膜厚 500nm程度の AlCu合金（Cu: 0. 5wt%) 膜を PVD法で成膜し、これをフォトリソグラフィ技術によりパターユングすることで形成 する。なお、このパターユングの過程で、ボンディングパッド 101の所望の位置（例え ば、ボンディング用開口窓 108を取り囲む 4つの辺の全て）の金属が除去されて空隙 領域 107が形成される。

[0024] これに続 、て、膜厚 lOOOnm程度の窒化シリコン膜を CVD成長させて、所定の部 位をパッシベーシヨン膜 103で被覆し、この膜の一部をエッチングで除去してボンデ イングパッド 101の内側領域にボンディング用開口窓 108を形成する。そして、ボン デイングパッド 101内側領域に設けたボンディング用開口窓 108にボンディングワイ ャ 106を接続する。ボンディングパッド 101には、直径 30nmの金ワイヤがボンディン グワイヤ 106接続されて 、る。

[0025] なお、図 2に示した例では、ボンディング用開口窓 108は一辺が概ね 90 μ mの矩 形とされ、ボンディングパッド 101のボンディング用開口窓 108側領域 101aの幅 W1 を 2 μ m、空隙領域 107aの幅 W2を 1 μ m、そしてボンディングパッド 101の配線層 1 02佃 J領域 101bの幅 W3を 2 μ mとしている。

[0026] また、所望により、図 2 (c)に示したように、ボンディングパッド 101のボンディング用 開口窓 108側領域 101aの側壁、およびボンディングパッド 101の配線層 102側領域 101bの側壁に、 Tiや Tiを含む合金などによるサイドウォール 109、 110を形成する ようにしてもよい。

[0027] このようなレイアウトの本発明の半導体装置について、加速試験（150°C、 1000時 間）を行って従来レイアウトの半導体装置との信頼性比較を行った。

[0028] 図 3は、このような加速試験後の半導体装置の断面 SEM像をトリミングして示した 図である（図 3 (a)：本発明の半導体装置、図 3 (b)：従来レイアウトの半導体装置)。こ れらの SEM像から明らかなように、従来構成の半導体装置では、熱が加わることによ りクラックが発生し、かつそのクラック部分にボンディングパッドから拡散侵入してきた 金属が隣接する配線層にまで達して電気的な短絡を生じているのに対して、本発明 の半導体装置においては、空隙領域 107による応力の吸収 ·分散効果に加え、ボン デイングパッド 101の配線層 102側領域 101bに異種金属の接合を生じさせることで 、従来原子レベルの拡散があったものを、この接合面が移動を物理的に制限し 結 果として金属原子の拡散ノ リアとして作用せることができ、配線層 102へのクラックそ のものの発生が認められて ヽな 、。

[0029] 上述したような空隙領域は、ボンディングパッド 101の内側領域に形成されるボン デイング用開口窓 108内に設けるようにしてもよ!、。

[0030] 図 4は、ボンディング用開口窓 108内に空隙領域 107を設けた例を説明するための 図で、この図に示した例では、空隙領域 107a— dの幅が 1 μ m、長さが 20 μ mとされ ている。

実施例 2

[0031] 図 5は、本発明の半導体装置に設けられているボンディングパッドとこれに隣接する 配線層とのレイアウトを示し、他の例を説明するための図である。図 5 (a)は互いに隣 接してレイアウトされているボンディングパッド 101と配線層 102との位置関係を示す 平面概念図、図 5 (b)は図 5 (a)中の B— B'線に沿う断面概略図である。なお、この図 において、符号 111は熱酸ィ匕法により成長させたシリコン酸ィ匕膜、 112はじ 0法で 成長させたシリコン酸ィ匕膜 104上に形成された配線パターン、そして 113は CVD法 で成長させたシリコン酸ィ匕膜であり、その他の実施例 1と同じ構成要素については同 じ符号を付している。

[0032] 図 5 (a)に図示されているとおり、本実施例の半導体装置においては、ボンディング ノッド 101の各辺にボンディング用開口窓 108を取り囲むように 相互に所定間隔で 設けられた一対のスリット状空隙領域（107a— h)が形成されており、さらにこれら一 対の空隙領域 107a— hの離間領域に対応するボンディング用開口窓 108内の位置 にも各 1個の空隙領域（107i— 1)が設けられている。すなわち、空隙領域（107a— h )と空隙領域（107i— 1)とが交互に千鳥配置される位置に設けられている。このような 千鳥配置とすることにより、本件が問題として取り上げている金線のボンディングワイ ャをボンディングパッド 101に接続し、所定の熱履歴が掛かった場合に発生するボン デイングワイヤ力 の金原子の拡散 およびそれに伴 、発生するアルミニウム分子の 拡散は、配線層 102側に到達するために必要な実効的な拡散距離が長くなり、ボン デイングパッド 101と配線層 102との間隔を狭く設計することができる。その結果、微 細化の要求を満足させつつ、半導体装置のボンディングパッド部と配線層との間の 電気的短絡を防止する技術を提供することが可能となる。

[0033] なお、ここで示した例では、ボンディングパッド 101の上側と下側ならびに右側にも 図示しな!、配線層が設けられて 、るものと仮定して 、るので、ボンディングパッド 101 の 4つの外縁近傍領域の全てに一対の空隙領域を設けているが、一般的には、この 空隙領域の対は隣接して配線層が設けられて 、る辺にのみ設けられて!/、ればよ!/、。 したがって、ボンディングパッド 101に隣接してレイアウトされている配線層が 102の みである場合には、一対の空隙領域を 107aと 107bのみとし、これに対応して設けら れるボンディング用開口窓 108内の空隙領域を 107iのみとするようにしてもょ 、。

[0034] このようなレイアウトも、微細加工技術を用いて以下のように実現することができる。

すなわち、例えば、比抵抗率が 20 Ω 'cmの p型の半導体基板 105の主面に熱酸ィ匕 でシリコン酸ィ匕膜 111 (膜厚 300nm程度)を成膜し、この上に CVD法で成膜された シリコン酸ィ匕膜 (膜厚 700nm程度)の絶縁膜 104を設け、この絶縁膜 104の上に所 望の配線パターン 112を形成する。この配線パターン 112は、例えば膜厚 500nm程 度の AlCu合金 (Cu: 0. 5wt%)膜を PVD法で成膜し、これをフォトリソグラフィ技術 によりパター-ングすることで形成する。

[0035] 次に、 CVD法で配線パターン 112を被覆するシリコン酸ィ匕膜 113 (膜厚 900nm程 度)を成膜し、このシリコン酸ィ匕膜 113上にフォトリソグラフィ技術によりボンディングパ ッド 101と配線層 102を形成する。ここで、ボンディングパッド 101と配線層 102は、 例えば膜厚 500nm程度の AlCu合金（Cu: 0. 5wt%)膜を PVD法で成膜し、これを フォトリソグラフィ技術によりパターユングすることで形成する。なお、このパターユング の過程で、ボンディングパッド 101の空隙領域 107a— 1が形成される。なお、図 5に示 した例では、各空隙領域は、幅 2 m、長さ 20 mのスリット状のものとされている。

[0036] これに続!、て、パッシベーシヨン膜 103として、 SOG (spin on glass：膜厚 500nm程 度）とシリコン窒化膜 (膜厚 700nm程度)をこの順で成膜する。この SOG成膜過程で 上記の空隙領域には SOGが充填されることになる。なお、ノ ッシベーシヨン膜 103が 2層構造とされているのは空隙領域に比較的柔らかな SOGを充填するためであり、こ の後の工程で発生すると予想される体積膨張の応力を SOGに効果的に吸収させて クラック発生を抑制するためである。そして、フォトリソグラフィ技術によりパッシベーシ ヨン膜 103の一部をエッチングで除去して、ボンディングパッド 101の内側領域にボン デイング用開口窓 108を形成する。

[0037] ボンディング用開口窓 108形成に伴うエッチング工程にお!、ては、ボンディングパ ッド 101の配線層 102側領域に形成されている空隙領域 107a— hはパッシベーショ ン膜 103で被覆されて 、るためにその中に充填された SOGはエッチングされずに残 存することとなるが、ボンディングパッド 101のボンディング用開口窓 108領域に形成 されて 、る空隙領域 107i— 1はパッシベーシヨン膜 103で被覆されて ヽな 、ため、そ の中に充填された SOGもエッチングで取り除かれることとなる。

[0038] そして最後に、ボンディングパッド 101内側領域に設けたボンディング用開口窓 10 8に不図示のボンディングワイヤを接続する。

[0039] このような空隙領域を設けると、ボンディングワイヤ接続後に行われるモールド榭脂 を用いた封止に伴って加えられる熱 (例えば、 200°C、 5時間）や半導体装置の実使 用環境温度などに応じて生じる体積膨張は空隙領域 107a— 1によって吸収 ·分散さ れることとなる力 特に空隙領域 107i— 1はその内部に SOGなどが充填されていない 「空状態」であることと実質的な分子移動の発生地点となるボンディングワイヤとの接 続部からの距離が近いことから、体積膨張分の多くはこれらの空隙領域 107i— 1で吸 収される。また、ボンディング用開口窓 108側領域力も配線層 102側領域への金属 原子の拡散は大幅に抑制されることとなるためクラックの発生頻度も顕著に低下する 。このため、ボンディングパッド 101と配線層 102が設けられている面の下方に配線 ノターン 112を埋め込むようなデバイス構造としても、応力に起因するクラックが発生 することがなくなる。

[0040] なお、これまでは空隙領域の形状をスリット状として説明してきたが、この形状に限 定されるものではない。空隙領域はあくまでも体積膨張によって生じる応力を緩和 · 分散させ、且つボンディングパッド側力 配線層側への金属原子の拡散ノ《リアとして 作用するものであればよいから、力かる空隙領域を設ける箇所に応じて、その形状や 配列あるいは数を適宜変更することができることは明らかである。

[0041] 以上説明したように、本発明によれば、半導体製品の設計ルールの微細化に適合 しつつ、半導体装置のボンディングパッド部における電気的短絡を防止する技術を 提供することができる。

[0042] 以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施 形態に限定されるものではなぐ特許請求の範囲に記載された本発明の要旨の範囲 内において、種々の変形 ·変更が可能である。

Claims

請求の範囲

[1] 隣接して設けられたボンディングパッド部と配線部とを備え、前記ボンディングパッド の前記配線部側の領域には、該ボンディングパッドの外周縁と実質的に同方向に延 在する空隙領域が設けられて!/、る半導体装置。

[2] 前記ボンディングパッドの前記配線部側の領域には前記空隙領域が少なくとも 3つ 設けられており、該空隙領域が複数列で配置されている請求項 1に記載の半導体装 置。

[3] 前記配線部と前記ボンディングパッドの一部領域が単一の保護膜で被覆されており

、前記一部領域に設けられた空隙領域には前記保護膜の一部が充填されている請 求項 1または 2に記載の半導体装置。

[4] 前記ボンディングパッドの内側領域にはボンディングワイヤ接続用の開口窓が設けら れており、前記少なくとも 3つの空隙領域の何れかが前記開口窓の形成領域に設け られて 、る請求項 2または 3に記載の半導体装置。

[5] 前記保護膜は、相対的に軟性の第 1の絶縁膜と相対的に硬性の第 2の絶縁膜を順 次積層させた多層膜であり、前記空隙領域への充填物は前記第 1の絶縁膜の一部 である請求項 3または 4に記載の半導体装置。

[6] 前記第 1の絶縁膜は SOG膜であり、前記第 2の絶縁膜はシリコン窒化膜である請求 項 5に記載の半導体装置。

[7] 前記空隙領域を取り囲む前記ボンディングパッドの側壁にはサイドウォールが設けら れている請求項 1乃至 6の何れかに記載の半導体装置。

[8] 前記サイドウォールは、 Tほたは Tiを含む合金で形成されている請求項 7に記載の 半導体装置。

[9] 前記ボンディングパッド部と配線部とは、埋め込み配線パターンを被覆するように形 成されたシリコン酸ィ匕膜上に設けられている請求項 1乃至 8の何れかに記載の半導 体装置。

[10] 絶縁層上に導電層を形成し、

該導電層をボンディングパッド部と配線部とにパターユングし、前記ボンディングパ ッドのパター-ングにより、前記ボンディングパッドの前記配線部側の領域には、前記 ボンディングパッドの外周縁と実質的に同方向に延在する空隙領域を形成する半導 体装置の製造方法。

[11] 前記ボンディングパッドの内側領域にボンディングワイヤ接続用の開口窓を形成する 請求項 10記載の製造方法。

[12] 絶縁層によって覆われる埋め込み配線パターンを形成し、

前記絶縁層上に導電層を形成し、

該導電層をボンディングパッド部と配線部とにパターユングし、前記ボンディングパ ッドのパター-ングにより、前記ボンディングパッドの前記配線部側の領域には、前記 ボンディングパッドの外周縁と実質的に同方向に延在する空隙領域を形成する半導 体装置の製造方法。