JP4004323B2 - フリップチップ型半導体素子及びその製造方法 - Google Patents
フリップチップ型半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP4004323B2 JP4004323B2 JP2002107017A JP2002107017A JP4004323B2 JP 4004323 B2 JP4004323 B2 JP 4004323B2 JP 2002107017 A JP2002107017 A JP 2002107017A JP 2002107017 A JP2002107017 A JP 2002107017A JP 4004323 B2 JP4004323 B2 JP 4004323B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- metal
- fuse
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 107
- 239000002184 metal Substances 0.000 claims description 107
- 238000002161 passivation Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 16
- 229920001721 polyimide Polymers 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 8
- 230000008439 repair process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05181—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に関するものであり、より詳しくはフリップチップ型半導体素子及びその製造方法に関するものである。
【0002】
【従来の技術】
半導体素子は外部の衝撃から保護するためにパッケージ工程(package process)を通じて密封される。こうしたパッケージ工程において、ボンディングワイヤを使用して半導体素子のパッドをリードフレーム(lead frame)のリード(lead)に連結させる場合に、パッケージ素子の信頼性及び電気的な特性を改善させることに限界がある。従って、最近にフリップチップパッケージ工程が高性能半導体素子に広く使用されている。
【0003】
図1は従来のフリップチップ型半導体素子の製造方法を説明するための断面図である。図面において、参照符号“a”及び“b”に表示された部分は、各々パッド領域及びヒューズ領域に該当する。
【0004】
図1を参照すると、半導体基板1上に層間絶縁膜3を形成する。層間絶縁膜3をパターニングして層間絶縁膜3の所定領域を貫通するビアホール(via hole)(図示せず)を形成する。ビアホールが形成された結果物の全面に、最終層間絶縁膜5を形成する。最終層間絶縁膜5をパターニングして、パッド領域a及びヒューズ領域bに、各々少なくとも一つの第1グルーブ(groove) 及び少なくとも一つの第2グルーブを形成する。第1グルーブ及び第2グルーブ内に、各々ダマシン(damascene) 工程を使用して、第1金属配線10a及び第2金属配線10bを形成する。第2金属配線10bはヒューズに該当する。第1及び第2金属配線10a,10bは、アルミニウム膜に比べて優れた伝導性(superior conductivity)及び優れた電子遷移特性(superior electromigration)を有する銅配線9及び銅配線9の側壁及び底を取り囲む拡散防止金属膜パターン7を含む。
【0005】
第1及び第2金属配線10a,10bを含む半導体基板の全面に、パッシベーション膜18を形成する。パッシベーション膜18は、下部シリコン窒化膜13、シリコン酸化膜15、及び上部シリコン窒化膜17を、順次に積層させて形成する。ここで、下部シリコン窒化膜13は、銅配線9内の銅原子が最終層間絶縁膜5の内部へ拡散することを防止するための拡散防止膜の役割を果たす。パッシベーション膜18をパターニングして、第1金属配線10aを露出させるパッドコンタクトホールを形成する。パッドコンタクトホールが形成された結果物の全面に、障壁金属膜及びパッド金属膜を順次に形成する。次いで,パッド金属膜及び障壁金属膜を連続的にパターニングして、パッドコンタクトホールを覆うパッド24を形成する。これにより、パッド24は、順次に積層された障壁金属膜パターン21及びパッド金属膜パターン23を含む。
【0006】
続けて、上部シリコン窒化膜17をパターニングして、ヒューズ即ち第2金属配線10bの上部に、開口部27を形成する。開口部27が形成された結果物の全面にポリイミド膜29を形成した後、ポリイミド膜29をパターニングしてパッド24を露出させるパッド開口部、及びヒューズ10b上のシリコン酸化膜15を露出させるヒューズ開口部31を、形成する。露出されたパッド24上に順次に積層されたアンダーバンプ金属膜パターン33及びバンプ35を形成する。
【0007】
前述したように、従来の技術によると後半工程(back-end process)が複雑である。又、銅配線をヒューズとして使用するため、リペア工程時、レーザを使用してヒューズをカッティングするのが難しい。
【0008】
【発明が解決しようとする課題】
本発明の目的は、後半工程を単純化させることができ、レーザでカッティングするのが容易な物質にヒューズが形成できる、フリップチップ型半導体素子の製造方法を提供することである。
【0009】
本発明の他の目的は、前述した半導体素子の製造方法により製造されたフリップチップ型半導体素子を提供することである。
【0010】
【課題を解決するための手段】
前述した目的を達成するために、本発明は、パッド領域及びヒューズ領域を有するフリップチップ型半導体素子の製造方法を提供する。この方法は、半導体基板上に層間絶縁膜及びパッシベーション膜を順次に形成し、パッシベーション膜内にダマシン工程を使用して、少なくとも一つの第1金属配線及び複数個の第2金属配線を形成することを含む。第1金属配線はパッド領域内に形成され、第2金属配線はヒューズ領域内に形成される。第1及び第2金属配線を含む半導体基板の全面に金属膜を形成する。金属膜をパターニングして、第1金属配線を覆うパッドを形成する。この際、ヒューズ領域内に隣り合う一対の第2金属配線、及びこれらの間のパッシベーション膜を覆うヒューズ、が形成される。結果的に、ヒューズはパッドと同一な金属膜で形成され、一対の第2金属配線を互いに電気的に連結する。次いで、パッド及びヒューズを含む半導体基板の全面に、ポリイミド膜を形成する。ポリイミド膜は、パッドを露出させるパッド開口部を有する。露出されたパッド上に順次に積層されたアンダーバンプ金属膜パターン及びバンプを形成する。
【0011】
前述した他の目的を達成するために、本発明は、パッド領域及びヒューズ領域を有するフリップチップ型半導体素子を提供する。このフリップチップ半導体素子は、半導体基板上に層間絶縁膜及び層間絶縁膜上に形成されたパッシベーション膜を含む。パッシベーション膜内に、少なくとも一つの第1金属配線及び複数個の第2金属配線が配置される。第1金属配線はパッド領域内に配置され、第2金属配線はヒューズ領域内に配置される。第1金属配線の所定領域はパッドにより覆われ、隣り合う一対の第2金属配線及びこれらの間のパッシベーション膜はヒューズにより覆われる。パッド及びヒューズは、同一な物質膜で形成される。パッド及びヒューズを含む半導体基板の全面はポリイミド膜により覆われ、ポリイミド膜はパッドを露出させるパッド開口部を有する。露出されたパッドは、順次に積層されたアンダーバンプ金属膜パターン及びバンプにより覆われる。
【0012】
【発明の実施の形態】
以下、添付した図面を参照して、本発明の望ましい実施例を詳細に説明する。しかし、本発明は、ここで説明される実施例に限定されず異なる形態で具体化されることもできる。むしろ、ここで紹介される実施例は、開示された内容が徹底し、完全になり得るように、そして、当業者に本発明の思想が充分に伝達されるようにするため、提供されている。図面において、層及び領域の厚さは明確性を期するため誇張されている。又、ある層が、他の層又は基板“上”にあると言及される場合に、それは他の層又は基板上に直接形成できるか、或いはそれらの間に第3の層が介在されることもできる。明細書の全体にかけて同一な参照番号は同一または均等な構成要素を示す。
【0013】
図2は、本発明によるフリップチップ型半導体素子の断面図である。ここで、参照符号“a”及び“b”で表示された部分は、各々パッド領域及びヒューズ領域を示す。
【0014】
図2を参照すると、半導体基板51は層間絶縁膜53により覆われる。層間絶縁膜53は、最終層間絶縁膜に該当する物質膜として不純物を含有するシリコン酸化膜(silicon oxide layer containing impurities)又はアンドープトシリコン酸化膜である。層間絶縁膜53上にパッシベーション膜60が配置される。パッシベーション膜60は、順次に積層された下部シリコン窒化膜55、シリコン酸化膜57、及び上部シリコン窒化膜59を含む。又、パッシベーション膜60は、順次に積層されたシリコン酸化膜57及び上部シリコン窒化膜59から構成されることもできる。
【0015】
パッド領域a内のパッシベーション膜60内に、少なくとも一つの第1金属配線68aが配置され、ヒューズ領域b内のパッシベーション膜60内に、複数個の第2金属配線68bが配置される。第1及び第2金属配線68a,68bの上部面(top surfaces)は、パッシベーション膜60の上部面と同一な高さを有する。第1及び第2金属配線68a,68bは、アルミニウム膜に比べて優秀な電気伝導度(superior conductivity)及び優秀な電子遷移特性(electromigration)を有する銅膜パターン67を含み、この銅膜パターン67の底及び側壁を取り囲む拡散防止金属膜パターン65は、銅膜パターン67内の銅原子が層間絶縁膜53及びパッシベーション膜60の内部へ浸透することが防止できる物質膜、例えばタンタル窒化膜を含む、ことが望ましい。
【0016】
第1金属配線68aの所定領域は、パッド74aにより覆われる。又、ヒューズ領域b内にヒューズ74bが配置される。ヒューズ74bは、隣り合う一対の第2金属配線68b及びこれら間のパッシベーション膜60を覆う。結果的に、ヒューズ74bは、隣り合う一対の第2金属配線68bを互いに電気的に接続させる。パッド74a及びヒューズ74bは、順次に積層された障壁金属膜パターン71及びアルミニウム膜パターン73を含む。障壁金属膜パターン71は、タンタル窒化膜であることが望ましい。
【0017】
パッド74a及びヒューズ74bを含む半導体基板は、ポリイミド膜77により覆われる。ポリイミド膜77は、パッド74aを露出させるパッド開口部を有する。パッド開口部により露出されたパッド74a上に、アンダーバンプ金属膜パターン79a及びバンプ83aが、順次に積層される。
【0018】
次に、図3乃至図6を参照して、図2に示されたフリップチップ型半導体素子の製造方法を説明する。ここで、参照符号“a”及び“b”で表示された部分は、各々パッド領域及びヒューズ領域を示す。
【0019】
図3を参照すると、半導体基板51上に層間絶縁膜53を形成する。層間絶縁膜53は、不純物を含むシリコン酸化膜、例えばBPSG膜から形成される。層間絶縁膜53は、アンドープトシリコン酸化膜から形成されることもできる。層間絶縁膜53上にパッシベーション膜60が形成される。パッシベーション膜60は、下部シリコン窒化膜55,シリコン酸化膜57及び上部シリコン窒化膜59を順次に積層させて形成するのが望ましい。他の方法に、パッシベーション膜60は、シリコン酸化膜57及び上部シリコン窒化膜59を順次に積層させて形成することもできる。パッシベーション膜60は、パターニングしてパッド領域a及びヒューズ領域b内に、各々少なくとも一つの第1グルーブ63a及び複数個の第2グルーブ63bを形成するために、パターン化される。
【0020】
図4を参照すると、第1及び第2グルーブ63a,63b内に、各々通常のダマシン(damascene)工程を使用して、第1金属配線68a及び第2金属配線68bを形成する。より詳しくは、第1及び第2グルーブ63a,63bを含む半導体基板の全面に、コンフォーマル(conformal)な拡散防止金属膜(diffusion barrier metal layer)を形成した後、拡散防止金属膜上に、第1及び第2グルーブ63a,63bを充填する銅膜を形成する。拡散防止金属膜は、銅膜内の銅原子が層間絶縁膜53及びパッシベーション膜60内へ拡散されることを防止する金属膜から形成される。例えば、拡散防止金属膜は、タンタル窒化膜から形成されることが望ましい。
【0021】
次いで、上部シリコン窒化膜59が露出される時まで、銅膜及び拡散防止金属膜を連続的に平坦化させて、第1及び第2グルーブ63a,63b内に、各々第1金属配線68a及び第2金属配線68bを形成する。これにより、第1及び第2金属配線68a,68bは、銅膜パターン67及び銅膜パターン67の側壁及び底を取り囲む拡散防止金属膜パターン65から構成される。第1及び第金属配線68a,68bを含む半導体基板の全面に、金属膜を形成する。金属膜は、障壁金属膜(barrier metal layer)及びアルミニウム膜を順次に積層させて形成するのが望ましい。障壁金属膜は、拡散防止金属膜と同一な物質膜すなわちタンタル窒化膜から形成されるのが望ましい。
【0022】
金属膜をパターニングして、パッド領域a及びヒューズ領域bに各々パッド74a及びヒューズ74bを形成する。パッド74aは、第1金属配線68aの所定領域を覆い、ヒューズ74bは、隣り合う一対の第2金属配線68b及びこれらの間のパッシベーション膜60を覆う。これにより、ヒューズ74bは、一対の第2金属配線68bを互いに電気的に連結させる。パッド74a及びヒューズ74bは、順次に積層された障壁金属膜パターン71及びアルミニウムパターン73を含む。
【0023】
図5を参照すると、パッド74a及びヒューズ74bを含む半導体基板の全面に、ポリイミド膜77を形成する。ポリイミド膜77は、後続のパッケージ工程に使用されるエポキシモールディング化合物(epoxy molding compound)からパッド74a及びヒューズ74bを含む半導体基板に加えられるストレスを緩衝させる役割を果たす。又、ポリイミド膜77は、外部からアルファ粒子(alpha-particle)が半導体基板内の半導体集積回路(図示せず)へ浸透することを抑制させる役割を果たす。ポリイミド膜77をパターニングして、パッド74aを露出させるパッド開口部(pad opening)を形成する。
【0024】
パッド開口部を含む半導体基板の全面に、アンダーバンプ金属膜79を形成する。アンダーバンプ金属膜79上に、パッド開口部内のアンダーバンプ金属膜79を露出させるフォトレジストパターン81を形成する。露出されたアンダーバンプ金属膜79上に、選択的に電気メッキ法(electroplating method)を使用して、バンプパターン83を形成する。バンプパターン83は、鉛(Pb)及び真鍮(Sn)の合金膜から形成される。
【0025】
図6を参照すると、フォトレジストパターン81を除去して、フォトレジストパターン81下のアンダーバンプ金属膜79を露出させる。バンプパターン83をエッチングマスクとして使用して、露出されたアンダーバンプ金属膜79を湿式エッチング工程に除去する。これにより、バンプパターン83及びパッド74aの間に、アンダーバンプ金属膜パターン79aが形成される。次いで、バンプパターン83を通常の方法を使用してリフローさせて、丸状(rounded shape)を有するバンプ83aを形成する。続けて,第2金属配線68a又は68bに接続されたトランジスタ又はメモリセルが誤動作する場合、ヒューズ74bをカッティングさせるためのリペア工程を実施する。リペア工程は、レーザ85等を使用して実施する。リペア工程は、アンダーバンプ金属膜79を形成する前に実施することもできる。
【0026】
【発明の効果】
前述してきたたように、本発明によると、従来技術で第1金属配線を露出させるためにパッシベーション膜をパターニングする工程、及びヒューズ上の上部シリコン窒化膜をパターニングする工程、を省略することが可能である。これにより、後半の工程を単純化させることができる。又、パッド及びヒューズをアルミニウム膜に形成できるため、レーザを使用してヒューズをカッティングするのが容易である。
【図面の簡単な説明】
【図1】従来技術のフリップチップ型半導体素子の製造方法を説明するための断面図である。
【図2】本発明によるフリップチップ型半導体素子を説明するための断面図である。
【図3】図2に示されたフリップチップ型半導体素子の製造方法を説明するための断面図である。
【図4】図2に示されたフリップチップ型半導体素子の製造方法を説明するための断面図である。
【図5】図2に示されたフリップチップ型半導体素子の製造方法を説明するための断面図である。
【図6】図2に示されたフリップチップ型半導体素子の製造方法を説明するための断面図である。
【符号の説明】
51 半導体基板
53 層間絶縁膜
55 下部シリコン窒化膜
57 シリコン酸化膜
59 上部シリコン窒化膜
60 パッシベーション
65 拡散防止金属膜パターン
67 銅膜パターン
68a,68b 金属配線
71 障壁金属膜パターン
73 アルミニウム膜パターン
74a パッド
74b フューズ
77 ポリイミド膜
79a アンダーバンプ金属膜パターン
83a バンプ
Claims (9)
- パッド領域及びヒューズ領域を有するフリップチップ型半導体素子において、
半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成されたパッシベーション膜と、
前記パッド領域内の前記パッシベーション膜の所定領域内に形成された少なくとも一つの第1金属配線、及び前記ヒューズ領域内の前記パッシベーション膜の所定領域内に形成された前記パッシベーション膜の上部面と同一な高さの上部面を有する複数個の第2金属配線と、
前記第1金属配線の一部分を覆う前記パッシベーション膜上のパッドと、
前記一対の第2金属配線及びこれらの間のパッシベーション膜を覆い、前記パッドと同一な物質膜で形成された前記パッシベーション膜上のヒューズと、
前記パッド及び前記ヒューズを含む半導体基板の全面を覆い、前記パッドを露出させるパッド開口部を有するポリイミド膜と、
前記露出されたパッド上に順次に積層されたアンダーバンプ金属膜パターン及びバンプと、を含む、ことを特徴とするフリップチップ型半導体素子。 - 前記パッシベーション膜は、順次に積層された下部シリコン窒化膜、シリコン酸化膜、及び上部シリコン窒化膜を含む、ことを特徴とする請求項1に記載のフリップチップ型半導体素子。
- 前記第1及び第2金属配線は、銅膜パターン及び前記銅膜パターンの側壁及び底を取り囲む拡散防止金属膜パターンを含む、ことを特徴とする請求項1に記載のフリップチップ型半導体素子。
- 前記拡散防止金属膜パターンはタンタル窒化膜である、ことを特徴とする請求項3に記載のフリップチップ型半導体素子。
- 前記パッド及び前記ヒューズは、順次に積層された障壁金属膜パターン及びアルミニウム膜パターンを含む、ことを特徴とする請求項1に記載のフリップチップ型半導体素子。
- パッド領域及びヒューズ領域を有するフリップチップ型半導体素子の製造方法において、
半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上にパッシベーション膜を形成する段階と、
前記パッド領域内の前記パッシベーション膜の所定領域内に少なくとも一つの第1金属配線を形成することと同時に、前記ヒューズ領域内の前記パッシベーション膜の所定領域内に前記パッシベーション膜の上部面と同一な高さの上部面を有する複数個の第2金属配線を形成する段階と、
前記第1及び第2金属配線を含む半導体基板の全面に金属膜を形成する段階と、
前記金属膜をパターニングして前記第1金属配線の一部分を覆う前記パッシベーション膜上のパッドを形成することと同時に、前記一対の第2金属配線及びこれらの間のパッシベーション膜を覆う前記パッシベーション膜上のヒューズを形成する段階と、
前記パッド及び前記ヒューズを含む半導体基板上に、前記パッドを露出させるパッド開口部を有するポリイミド膜を形成する段階と、
前記露出されたパッド上に順次に積層されたアンダーバンプ金属膜パターン及びバンプを形成する段階と、を含む、ことを特徴とするフリップチップ型半導体素子の製造方法。 - 前記パッシベーション膜は、下部シリコン窒化膜、シリコン酸化膜、及び上部シリコン窒化膜を順次に積層させて形成する、ことを特徴とする請求項6に記載のフリップチップ型半導体素子の製造方法。
- 前記第1及び第2金属配線を形成する段階は、
前記パッシベーション膜をパターニングして、前記パッド領域及び前記ヒューズ領域に各々少なくとも一つの第1グルーブ及び複数個の第2グルーブを形成する段階と、
前記第1及び第2グルーブを含む半導体基板の全面に、コンフォーマルな拡散防止金属膜及び前記第1及び第2グルーブを充填する銅膜を順次に形成する段階と、
前記パッシベーション膜の上部面が露出される時まで、前記銅膜及び拡散防止金属膜を平坦化させる段階と、を含む、ことを特徴とする請求項6に記載のフリップチップ型半導体素子の製造方法。 - 前記金属膜は、障壁金属膜及びアルミニウム膜を順次に積層させて形成する、ことを特徴とする請求項6に記載のフリップチップ型半導体素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0019307A KR100389037B1 (ko) | 2001-04-11 | 2001-04-11 | 플립 칩형 반도체소자 및 그 제조방법 |
KR2001-019307 | 2001-04-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368098A JP2002368098A (ja) | 2002-12-20 |
JP4004323B2 true JP4004323B2 (ja) | 2007-11-07 |
Family
ID=19708099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002107017A Expired - Fee Related JP4004323B2 (ja) | 2001-04-11 | 2002-04-09 | フリップチップ型半導体素子及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6768199B2 (ja) |
JP (1) | JP4004323B2 (ja) |
KR (1) | KR100389037B1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
US6750129B2 (en) * | 2002-11-12 | 2004-06-15 | Infineon Technologies Ag | Process for forming fusible links |
KR100929424B1 (ko) * | 2002-12-24 | 2009-12-03 | 매그나칩 반도체 유한회사 | 반도체 소자의 패드 형성방법 |
JP2004311638A (ja) * | 2003-04-04 | 2004-11-04 | Renesas Technology Corp | 半導体装置 |
DE10337569B4 (de) * | 2003-08-14 | 2008-12-11 | Infineon Technologies Ag | Integrierte Anschlussanordnung und Herstellungsverfahren |
DE10349749B3 (de) * | 2003-10-23 | 2005-05-25 | Infineon Technologies Ag | Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen |
US8552559B2 (en) * | 2004-07-29 | 2013-10-08 | Megica Corporation | Very thick metal interconnection scheme in IC chips |
JP2006147923A (ja) * | 2004-11-22 | 2006-06-08 | Toshiba Corp | 半導体装置及びその製造方法 |
US7361993B2 (en) * | 2005-05-09 | 2008-04-22 | International Business Machines Corporation | Terminal pad structures and methods of fabricating same |
US20070063310A1 (en) * | 2005-09-19 | 2007-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | A metal fuse for semiconductor devices and methods of manufacturing thereof |
US8305131B2 (en) | 2006-03-21 | 2012-11-06 | Maxim Integrated, Inc. | Passive offset and overshoot cancellation for sampled-data circuits |
US8269345B2 (en) * | 2007-10-11 | 2012-09-18 | Maxim Integrated Products, Inc. | Bump I/O contact for semiconductor device |
US8772156B2 (en) * | 2008-05-09 | 2014-07-08 | International Business Machines Corporation | Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications |
US7956466B2 (en) | 2008-05-09 | 2011-06-07 | International Business Machines Corporation | Structure for interconnect structure containing various capping materials for electrical fuse and other related applications |
US8759209B2 (en) * | 2010-03-25 | 2014-06-24 | Stats Chippac, Ltd. | Semiconductor device and method of forming a dual UBM structure for lead free bump connections |
US8492892B2 (en) * | 2010-12-08 | 2013-07-23 | International Business Machines Corporation | Solder bump connections |
KR101129031B1 (ko) | 2010-12-15 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
JP6084139B2 (ja) * | 2013-09-05 | 2017-02-22 | オリンパス株式会社 | 半導体基板およびその製造方法 |
US11075179B2 (en) | 2018-08-30 | 2021-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3290459B2 (ja) * | 1991-06-27 | 2002-06-10 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
US5985765A (en) * | 1998-05-11 | 1999-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings |
JP2944657B1 (ja) * | 1998-08-27 | 1999-09-06 | 広島日本電気株式会社 | メモリ装置用ヒューズ素子の製造方法 |
JP3466929B2 (ja) * | 1998-10-05 | 2003-11-17 | 株式会社東芝 | 半導体装置 |
KR20000067293A (ko) * | 1999-04-27 | 2000-11-15 | 김영환 | 메모리 소자의 퓨즈부 제조방법 |
JP2000332116A (ja) * | 1999-05-24 | 2000-11-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001085526A (ja) * | 1999-09-10 | 2001-03-30 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
US6451681B1 (en) * | 1999-10-04 | 2002-09-17 | Motorola, Inc. | Method of forming copper interconnection utilizing aluminum capping film |
US6440833B1 (en) * | 2000-07-19 | 2002-08-27 | Taiwan Semiconductor Manufacturing Company | Method of protecting a copper pad structure during a fuse opening procedure |
-
2001
- 2001-04-11 KR KR10-2001-0019307A patent/KR100389037B1/ko not_active IP Right Cessation
- 2001-10-10 US US09/974,025 patent/US6768199B2/en not_active Expired - Fee Related
-
2002
- 2002-04-09 JP JP2002107017A patent/JP4004323B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020149105A1 (en) | 2002-10-17 |
KR100389037B1 (ko) | 2003-06-25 |
US6768199B2 (en) | 2004-07-27 |
KR20020080114A (ko) | 2002-10-23 |
JP2002368098A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4004323B2 (ja) | フリップチップ型半導体素子及びその製造方法 | |
KR100794658B1 (ko) | 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지 | |
US8101496B2 (en) | Method of manufacturing ball grid array type semiconductor device | |
US5739587A (en) | Semiconductor device having a multi-latered wiring structure | |
KR100881199B1 (ko) | 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법 | |
US8338958B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4373866B2 (ja) | 半導体装置の製造方法 | |
US7579671B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI727383B (zh) | 半導體結構、三維積體電路結構及其製作方法 | |
CN109962064B (zh) | 半导体装置及其制造方法、和包括其的半导体封装件 | |
KR100437460B1 (ko) | 본딩패드들을 갖는 반도체소자 및 그 제조방법 | |
EP1482553A2 (en) | Semiconductor device and manufacturing method thereof | |
KR20220010852A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
TW536780B (en) | Semiconductor device bonding pad resist to stress and method of fabricating the same | |
KR102474933B1 (ko) | 관통 전극을 갖는 반도체 칩, 이를 포함하는 칩 스택 구조체 및 반도체 칩의 제조 방법 | |
JP4350321B2 (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
TW202230691A (zh) | 半導體晶片 | |
JP3734453B2 (ja) | 半導体装置の製造方法 | |
JP4074721B2 (ja) | 半導体チップおよび半導体チップの製造方法 | |
KR102704110B1 (ko) | 두꺼운 금속층 및 범프를 갖는 반도체 소자들 | |
KR102383911B1 (ko) | 차폐 구조물 | |
US20240105679A1 (en) | Semiconductor package and method of fabricating the same | |
KR100866687B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
KR100835428B1 (ko) | 퓨즈를 갖는 반도체 소자의 제조 방법 | |
KR20240103156A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061101 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070821 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |