WO2006041069A1 - アニールウェーハの製造方法及びアニールウェーハ - Google Patents

アニールウェーハの製造方法及びアニールウェーハ Download PDF

Info

Publication number
WO2006041069A1
WO2006041069A1 PCT/JP2005/018746 JP2005018746W WO2006041069A1 WO 2006041069 A1 WO2006041069 A1 WO 2006041069A1 JP 2005018746 W JP2005018746 W JP 2005018746W WO 2006041069 A1 WO2006041069 A1 WO 2006041069A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
boat
core tube
heat treatment
semiconductor wafer
Prior art date
Application number
PCT/JP2005/018746
Other languages
English (en)
French (fr)
Inventor
Takatoshi Nagoya
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to DE602005026309T priority Critical patent/DE602005026309D1/de
Priority to US11/665,013 priority patent/US7659216B2/en
Priority to KR1020077008156A priority patent/KR101146210B1/ko
Priority to EP05793133A priority patent/EP1806778B1/en
Publication of WO2006041069A1 publication Critical patent/WO2006041069A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors

Definitions

  • the present invention is effective for removing Cr own in defects that exist on the surface of a semiconductor wafer having a surface power / zm depth, such as COP (Crystal Originated Particle) on the surface of a semiconductor wafer and the source of the COP. More specifically, the manufacturing method of the annealed wafer that has been extinguished at the end of the process can be explained more specifically by eliminating the COP defects near the surface by high-temperature heat treatment in an inert gas such as argon or a reducing gas atmosphere such as hydrogen.
  • the present invention relates to a method for producing high-quality annealed wafers by preventing contamination by impurities. Background art
  • Such Grown in defects when the shape is present inside the crystal, are single or multiple connected structures based on octahedral voids, and are formed on the surface after being processed into a wafer state. When exposed, it becomes a concave pit having a quadrangular pyramid shape. After cutting into wafers, COP, which is a defective pit that appears on the surface after mirror polishing and wafer cleaning, affected the oxide film breakdown voltage.
  • the present invention has been made in view of such a problem, and more reliably prevents the woofer from being contaminated with conductive impurities during the heat treatment, and the specific resistance of the woofer from changing before and after the heat treatment. It is an object of the present invention to provide a method for manufacturing an annieruhe that can be performed.
  • the present invention has been made to solve the above-described problems, and at least a semiconductor wafer is placed on a boat supported by a support member, and the boat on which the semiconductor wafer is placed. Is inserted into the furnace core tube, and the semiconductor wafer as a product is placed in the heat equalizing section in the furnace core tube having a uniform temperature distribution in the longitudinal direction by heating the heater, the furnace core tube is closed by a shutter, and the semiconductor wafer is disposed. In which the semiconductor wafer is manufactured by inserting the boat while introducing the inert gas into the furnace tube to obtain the product.
  • An annealing method is provided, characterized in that the furnace core tube is closed by a shutter.
  • the furnace tube can be a vertical type.
  • the semiconductor wafer is subjected to a heat treatment at a temperature of 800 ° C or higher and 1350 ° C or lower with at least one of argon gas, nitrogen gas, helium gas, and hydrogen gas. It is preferable to carry out in a contained atmosphere.
  • the semiconductor wafer to be heat-treated can be a silicon wafer having a diameter of 200 mm or more.
  • the present invention is a method suitable for producing an annealing wafer by heat-treating such a silicon wafer having a diameter of 200 mm or more.
  • the semiconductor wafer having a nitrogen concentration of 1 ⁇ 10 13 to 1 ⁇ 10 15 atoms Zcm 3 has a reduced Grown in defect and can easily eliminate the Grown in defect near the surface layer by heat treatment. It is. Therefore, by heat-treating this, it is possible to more reliably obtain a high-quality annealing wafer having no grown-in defects in the vicinity of the surface layer.
  • the annealer manufactured by the method for manufacturing an annealer of the present invention can have a phosphorus concentration in a portion from the surface to a depth of 3 ⁇ m of 5 ⁇ 10 14 atomsZcm 3 or less. Therefore, the annealing wafer of the present invention is extremely high quality with almost no change in the specific resistance of the wafer before and after the heat treatment.
  • the boat on which the semiconductor wafer is placed is inserted into the core tube, after all of the semiconductor wafers to be products have reached the soaking part, The insertion speed of the boat on which the semiconductor wafer is placed is reduced and / or temporarily stopped to maintain the gap between the core tube and the shutter for a predetermined time.
  • the conductive impurities adhering to the support member can be sufficiently removed.
  • the core tube is closed with a shutter, and the semiconductor wafer is heat-treated. Therefore, during the heat treatment, it is possible to more reliably prevent the specific resistance of the wafer from changing before and after the heat treatment, where the wafer is less likely to be contaminated by conductive impurities. This makes it possible to produce a high quality annealer.
  • FIG. 1 is a schematic explanatory view showing an example of a method for producing an annealer according to the present invention.
  • FIG.2 Profile of phosphorus concentration in the depth direction from the surface of the annealed aluminum after heat treatment. (Example 1, Comparative Example 1).
  • the present inventor will perform the heat treatment before and after the heat treatment. Attention was paid to the fact that the resistivity of the woofer surface, particularly the periphery, changes, and the authors conducted extensive research on the cause. As a result, the present inventor has found that conductive impurities such as phosphorus adhere to a wafer jig such as a boat or a support member that is only on the surface of the semiconductor wafer, and this is caused during the heat treatment. It was found that the resistivity was changing by spreading to the periphery.
  • the organic phosphorus that could not evaporate when the boat was inserted diffused to the periphery of the wafer during the heat treatment and changed the resistivity of the wafer before and after the heat treatment. For this reason, the woofer placed near the top of the boat from which organic phosphorus, etc. has been sufficiently removed when the boat is inserted into the core tube is almost contaminated with organic phosphorus, etc.! The woofer placed near the bottom of the nearby boat (insert side) was heavily contaminated with organic phosphorus.
  • the present inventor inserts the boat into the core tube and puts the shirt on. Before complete blockage by the heater, a slight gap is left between the core tube and the shutter to sufficiently evaporate the conductive impurities adhering to the wafer surface, boat, boat support member, etc.
  • the present invention has been completed by conceiving that it may be discharged outside the furnace through the gap between the tube and the shutter. Made.
  • FIG. 1 is a schematic explanatory view showing an example of the method for producing an anneal wafer according to the present invention.
  • Figure 1 (a) shows the state before placing the semiconductor wafer on the boat.
  • This heat treatment furnace 10 heats the furnace core tube 13, the boat 12 supported by the support member 11, the vertical reactor core tube 13 into which the boat 12 is inserted, the shutter 14 for closing the reactor core tube 13, and the reactor core tube 13.
  • a gas exhaust pipe 19 for exhausting is provided.
  • an annealing wafer is manufactured as follows using such a heat treatment furnace.
  • the semiconductor wafer 20 is placed on the boat 12 supported by the support member 11 (FIG. 1 (b)).
  • the upper force of the boat 12 is also about 5 pieces, and the about 10 pieces from the lower side are dummy wafers that are not products, and the semiconductor wafers that are products are placed between the dummy wafers placed on the upper and lower sides of the boat 12. -Make sure to place the ha.
  • the semiconductor wafer as a product can be heat-treated evenly without causing slip.
  • the soaking part 21 is uniform in the longitudinal direction by heating the heater 16 in the core tube 13. This is a part having a temperature distribution.
  • the conductive impurities attached to the wafer surface, the boat, the boat support member, etc. are sufficiently evaporated, leaving a slight gap before the core tube is completely closed by the shutter, Gap force between the core tube and shutter It is discharged outside the furnace.
  • the conductive impurities adhering to the support member and the like can be sufficiently removed before the heat treatment, so that the wafer is less likely to be contaminated with the conductive impurities during the heat treatment.
  • the specific resistance of the wafer before and after the heat treatment is reduced, during which the conductive impurities are less likely to be transferred from the wafer boat or its supporting member to the semiconductor wafer or diffused from the surface of the semiconductor wafer to the inside during the heat treatment. It is possible to more reliably prevent the resistance from changing, and to obtain the desired quality of the wafer.
  • the boat 12 on which the semiconductor wafer 20 is placed is inserted into the core tube 13 at a speed of, for example, lOOmmZmin, and when the gap 22 between the core tube 13 and the shutter 14 is 10 to: LOOm m
  • the insertion speed of the boat 12 on which the semiconductor wafer 20 is mounted is, for example, less than 10-100% (10mm, nun to upper OOmm / mm). ⁇ ⁇ ⁇ 25 ⁇ , o% (25mm / mil! ⁇ 75mm / min) and / or pause.
  • the gap 22 between the core tube 13 and the shirt 14 is preferably maintained.
  • the conductive impurities adhering to the support member and the like can be sufficiently evaporated, and the conductive impurities can be more reliably discharged out of the furnace.
  • the time for maintaining the gap 22 should be 30 minutes or less.
  • the introduction amount of inert gas such as Ar into the furnace is preferably 15-30 LZmin.
  • the core tube 13 is closed with the shutter 14, and the semiconductor wafer 20 is heat-treated (see FIG. 1).
  • this heat treatment is performed at a temperature of 800 ° C. or higher and 1350 ° C. or lower in an atmosphere containing one or more of argon gas, nitrogen gas, helium gas, and hydrogen gas.
  • This heat treatment makes it possible to obtain a high-quality annealing wafer having almost no Grown-in defect near the surface layer, since the change in resistivity is small before and after the heat treatment.
  • the semiconductor wafer to be heat-treated contains nitrogen having a concentration of 1 ⁇ 10 13 to 1 ⁇ 10 15 atoms Zcm 3 .
  • the size of the Grown in defect is reduced, and the Grown in defect near the surface layer is easily eliminated by heat treatment. Therefore, a high-quality annealing wafer having no grown-in defects near the surface layer can be obtained more reliably by heat treatment.
  • the boat 12 is taken out of the core tube 13 (Fig. L (e)).
  • the concentration of phosphorus up to a surface force depth of 3 m is 5 X 10 14 atoms / cm 3 or less, particularly 2 X 10 14 atoms / cm 3 or less. Furthermore, it is 1 ⁇ 10 14 atoms / cm 3 or less, and contamination by phosphorus after heat treatment is extremely small. Therefore, it is an extremely high-quality annealer with almost no change in the specific resistance of the wafer before and after heat treatment.
  • a silicon wafer with a diameter of 200 mm was heat-treated according to the procedure shown in Fig. 1.
  • the silicon wafer used for this heat treatment is P-type (boron doped), has a specific resistance of 8 to 120 «! 1, a plane orientation of (100), and a nitrogen concentration of 8 X 10 13 atoms / cm 3 Met.
  • the product silicon wafer When the gap between the core tube 13 and the shutter 14 reaches 100 mm, the product silicon wafer has all reached the heat equalization section 21 with a length of about 900 mm. The member was almost inserted in the furnace. Then, due to the temporary stoppage of the insertion of the boat 12 and the subsequent reduced insertion speed, the product silicon wafer is all in the soaking part 21 and there is a gap 22 between the core tube 13 and the shutter 14. Maintained for 2 minutes.
  • the silicon wafer 20 was heat-treated (Fig. 1 (d)).
  • the heat treatment temperature was 1200 ° C, and the heat treatment was performed in an atmosphere containing argon gas.
  • Fig. 2 shows the profile of phosphorus concentration measured by SIMS.
  • Example 1 shows a substantially flat profile from the surface to a depth of 3 ⁇ m, indicating that the SIMS detection limit is 2 X 10 14 atomsZcm 3 or less.
  • Example 1 Similar to Example 1, the specific resistance was 8 to 12 ⁇ « ⁇ at both the bottom part and the top part. From this, it was found that there was almost no change before and after heat treatment, and that there was very little contamination by phosphorus during heat treatment (both specific resistance and SIMS profile were the same results as in Example 1). Thus, it can be seen that the method of the present invention can provide an extremely high quality annealer.
  • the wafer mounted on the top of the boat has a specific resistance of 8-12 ⁇ « ⁇ after the heat treatment, which is almost unchanged before and after the heat treatment.
  • the specific resistance around the wafer was 25 ⁇ cm or more.
  • the periphery of the wafer is heavily contaminated with phosphorus during heat treatment.
  • the surface force density of the well to a depth 3 m is consisted 11 X 10 14 atoms / cm 3 and 2 X 10 14 atoms / cm 3 .
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an exemplification, and the present invention has the same configuration as the technical idea described in the scope of claims of the present invention, and any device that exhibits the same function and effect is the present embodiment. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

　本発明は、アニールウェーハを製造する方法であって、少なくとも、半導体ウェーハを載置したボートを炉心管内に挿入する際に、不活性ガスを炉内に導入しつつボートを挿入し、製品となる半導体ウェーハの全てが均熱部に到達した後、半導体ウェーハを載置したボートの挿入速度を減速及び／又は一時停止して炉心管とシャッターとの隙間を所定時間維持し、その後、炉心管をシャッターにより閉塞することを特徴とするアニールウェーハの製造方法を提供する。これにより、熱処理中に、ウェーハが導電性不純物により汚染されて、熱処理前後でウェーハの比抵抗が変化するのをより確実に防止することが可能なアニールウェーハの製造方法を提供できる。

Description

明 細 書
ァニールゥエーハの製造方法及びァニールゥエーハ
技術分野
[0001] 本発明は、半導体ゥヱーハ表面の COP (Crystal Originated Particle)及び該 COP源となるもの等で、表面力 数/ z mの深さの半導体ゥエーハ表層に存在する Gr own in欠陥等を効果的に消滅させたァニールゥエーハの製造方法に関し、より詳し くは、アルゴン等の不活性ガスや水素等の還元性ガス雰囲気下での高温熱処理によ り表面近傍の COP欠陥等を消滅させ、且つ導電性不純物による汚染を防止すること で、高品質なァニールゥ ーハを製造する方法に関する。 背景技術
[0002] 今日の半導体デバイスの製造に用いられる半導体ゥ ーハは、例えば、チヨクラル スキー法 (CZ法）により製造されたシリコン力もなるものである。そして、デバイスプロ セスは、低温化、高集積ィ匕が進み、これまで問題とならな力つた結晶育成中に形成さ れる低密度の Grown in欠陥がデバイスの特性に影響することが明らカゝとなっている
[0003] かかる Grown in欠陥は、その形状が結晶内部に存在する場合には、八面体ボイ ドを基本とした単独もしくは複数個連結された構造であり、ゥエーハの状態に加工し た後に表面に露出した場合には、四角錐形状の凹形状のピットとなる。そして、ゥェ ーハへ切り出した後、鏡面研磨、ゥヱーハ洗浄を施して表面に現われる欠陥ピットで ある COPが、酸ィ匕膜耐圧に影響を及ぼしていた。
[0004] 従来、 CZ法による単結晶育成時の徐冷により、八面体ボイドである Grown in欠 陥の低減が図られてきたが、一方でそのサイズの増加を招くことになつた。デバイス パターンの微細化が更に進み、パターンサイズに比べて Grown in欠陥サイズが無 視できなくなり、デバイス領域において、ほぼ完全に Grown in欠陥の存在しないゥ エーハが求められるようになった。
[0005] そこで、先端の 64MDRAMプロセスでは、 Grown in欠陥のないェピタキシャル ゥエーハゃ、あるいは表面近傍の Grown in欠陥の消滅効果のある水素.アルゴン ァニールゥヱーハが量産され用いられている（例えば特開昭 51— 134071号公報及 び特開昭 60 - 247935号公報参照)。
[0006] し力しながら、ァニールゥヱーハを製造する場合、アルゴンガス雰囲気中でシリコン ゥエーハを高温熱処理すると、シリコンゥエーハの比抵抗が変化することが知られて いる（例えば、株式会社リアライズ社、半導体プロセス環境における化学汚染とその 対策（1997)、 60頁)。これは、環境および熱処理炉等からのリン又はボロンがシリコ ンゥエーハ上に付着し、その状態で高温熱処理することにより、ゥエーハ内部まで拡 散し、その結果比抵抗を変化させてしまうためと推測されている。
[0007] この対策として、例えば特開 2002— 100634公報では、環境からのボロン汚染を 防止するため、熱処理に際して 950〜： L 100°Cの温度域にて雰囲気に水素ガスを含 有させることが提案されている。これは、水素ガス雰囲気での高温熱処理によるポロ ンの外方拡散を利用して、ボロンを除去し、ゥエーハ表層の比抵抗が変化するのを防 止したものである。
[0008] また、特開 2004— 207601号公報では、高温熱処理前に低温で予備加熱するこ とにより、環境および熱処理炉等カもシリコンゥエーハ上に付着した燐 (リン)を除去し 、これにより、その後の熱処理で、リン汚染によりゥヱーハ表層付近の比抵抗が変化 するのを防止する方法が紹介されて 、る。
[0009] しかしながら、ァニールゥ ーハを製造するのにこれらの方法を用いても、熱処理中 に、ゥヱーハが燐などの導電性不純物により汚染されて、熱処理前後でゥヱーハの 比抵抗が変化してしまうことを確実に防止することはできな力 た。 発明の開示
[0010] 本発明はこのような問題に鑑みてなされたもので、熱処理中に、ゥヱーハが導電性 不純物により汚染されて、熱処理前後でゥ ーハの比抵抗が変化するのをより確実 に防止することが可能なァニールゥエーハの製造方法を提供することを目的とする。
[0011] 本発明は、上記課題を解決されるためになされたもので、少なくとも、支持部材によ り支持されたボートに半導体ゥエーハを載置し、該半導体ゥエーハを載置したボート を炉心管内に挿入し、製品となる半導体ゥエーハを、ヒーターの加熱により長手方向 に均一な温度分布を有する炉心管内の均熱部に配置し、前記炉心管をシャッターに より閉塞し、前記半導体ゥヱーハを熱処理して、ァニールゥヱーハを製造する方法で あって、前記半導体ゥエーハを載置したボートを炉心管内に挿入する際に、不活性 ガスを炉内に導入しつつボートを挿入し、前記製品となる半導体ゥエーハの全てが前 記均熱部に到達した後、前記半導体ゥ ーハを載置したボートの挿入速度を減速及 び z又は一時停止して前記炉心管と前記シャッターとの隙間を所定時間維持し、そ の後、前記炉心管をシャッターにより閉塞することを特徴とするァニールゥエーハの製 造方法を提供する。
ゥエーハ表面、ボート、ボートの支持部材などに付着した導電性不純物の一部は、 半導体ゥ ーハを載置したボートを炉心管内に挿入する際に蒸発し、炉外に放出さ れる。ところが、ボート挿入時に蒸発しきれな力つた導電性不純物は、熱処理中にゥ エーハ周辺部へと拡散していくなどして製品となる半導体ゥヱーハの比抵抗を変化さ せる。そこで、本発明では、半導体ゥエーハを載置したボートを炉心管内に挿入する 際に、製品となる半導体ゥ ーハの全てが均熱部に到達した後、半導体ゥ ーハを 載置したボートの挿入速度を減速及び/又は一時停止して炉心管とシャッターとの 隙間を所定時間維持する。これにより、炉心管をシャッターにより完全に閉塞する前 に僅かな隙間を残し、ゥエーハ表面、ボート、ボートの支持部材などに付着した導電 性不純物を、十分に蒸発させ、炉心管とシャッターの隙間から導電性不純物を炉外 に排出する。このように、本発明では、支持部材等に付着した導電性不純物を熱処 理前に十分に除去し炉外に排出するので、熱処理中にゥ ーハが導電性不純物に 汚染される恐れが少なぐそのため、熱処理前後でゥ ーハの比抵抗が変化するの をより確実に防止することができ、所望品質のァニールゥエーハを得ることができる。 また、ゥ ーハ上に付着した導電性不純物を除去するのに、従来のように、熱処理 前に、予備加熱する工程を付加したり、予備加熱用の加熱炉などを準備する必要も ない。また、予備加熱用の加熱炉などの併設設備を高温にさらすこともない。そのた め、従来よりも生産性が向上し、低コストで高品質のァニールゥエーハを製造すること ができる。 [0013] また、本発明のァニールゥヱーハの製造方法では、前記炉心管を、縦型とすること ができる。
[0014] 縦型炉では、特に、ボートの支持部材に付着した導電性不純物力 ボートのボトム 付近に載置した半導体ゥエーハを汚染することが問題であった。すなわち、支持部材 は、汚染面積が大きい、温度が上がらない、蒸発したガスが抜け難いなどの理由で、 導電性不純物の大部分が除去されずに付着したままで炉内に挿入されていた。しか し、本発明のァニールゥエーハの製造方法によれば、熱処理前に、炉心管をシャツタ 一で閉塞する前に、支持部材に付着した導電性不純物を十分に蒸発させ、炉外に 排出するので、熱処理中に、ボートのボトム付近に載置した半導体ゥ ーハカ 導電 性不純物で汚染されるのをより確実に防止することができる。
[0015] また、本発明のァニールゥエーハの製造方法では、前記製品となる半導体ゥエーハ を挿入する際の均熱部の温度を、 500°C以上 900°C以下とするのが好ましい。
[0016] このように、製品となる半導体ゥ ーハを挿入する際の均熱部の温度を、 500°C以 上 900°C以下とすることにより、ゥエーハ表面、ボート、ボートの支持部材などに付着 した導電性不純物を、より確実に蒸発させることができる。これにより、導電性不純物 が十分に除去され、熱処理中の、ボートやその支持部材から半導体ゥ ーハへの導 電性不純物の転写や、半導体ゥエーハ表面から内部への拡散を防止できる。したが つて、導電性不純物による汚染の少ない高品質の半導体ゥ ーハをより確実に得る ことができる。
[0017] また、本発明のァニールゥヱーハの製造方法では、前記半導体ゥエーハの熱処理 を、 800°C以上 1350°C以下の温度で、アルゴンガス、窒素ガス、ヘリウムガス、水素 ガスのいずれ力 1以上を含む雰囲気中で行なうのが好ましい。
[0018] 熱処理前に導電性不純物を除去し、その後に半導体ゥ ーハを上記条件で熱処 理することにより、熱処理前後で抵抗率の変化がほとんどないことに加え、表層近傍 に Grown in欠陥がほとんど無い高品質のァニールゥエーハを得ることができる。
[0019] また、本発明のァニールゥヱーハの製造方法では、前記熱処理する半導体ゥエー ハを、直径 200mm以上のシリコンゥエーハとすることができる。
[0020] 近年、汎用的に集積回路に利用されているゥヱーハは、直径 200mm以上の大口 径のシリコンゥヱーハである。そのため、より簡単かつ確実に、高品質なァニールゥヱ ーハを製造できる方法が強く求められている。本発明は、このような直径 200mm以 上のシリコンゥエーハを熱処理して、ァニールゥエーハを製造するのに適した方法で ある。
[0021] また、本発明のァニールゥエーハの製造方法では、前記熱処理する半導体ゥエー ハを、 1 X 1013〜1 X 1015atoms/cm3の濃度の窒素を含むものとするのが好ましい
[0022] このように、窒素濃度が 1 X 1013〜1 X 1015atomsZcm3である半導体ゥエーハは、 Grown in欠陥が縮小しており、熱処理により、表層近傍の Grown in欠陥を消滅 させ易いものである。したがって、これを熱処理することにより、表層近傍に Grown i n欠陥が無い高品質のァニールゥエーハをより確実に得ることができる。
[0023] このような本発明のァニールゥヱーハの製造方法で製造したァニールゥヱーハは、 表面から深さ 3 μ mまでの部分の燐の濃度が 5 X 1014atomsZcm3以下であるものと することができる。そのため、本発明のァニールゥエーハは、熱処理前後のゥエーハ の比抵抗の変化がほとんどなぐ極めて高品質である。
[0024] 以上説明したように、本発明によれば、半導体ゥエーハを載置したボートを炉心管 内に挿入する際に、製品となる半導体ゥ ーハの全てが均熱部に到達した後、半導 体ゥエーハを載置したボートの挿入速度を減速及び/又は一時停止して炉心管とシ ャッターとの隙間を所定時間維持するので、熱処理前に、ゥ ーハ表面、ボート、ボ ートの支持部材などに付着した導電性不純物を十分に除去することができる。そして 、導電性不純物を除去した後に、炉心管をシャッターにより閉塞し、半導体ゥヱーハ を熱処理している。そのため、熱処理中に、ゥエーハが導電性不純物により汚染され る恐れが少なぐ熱処理前後でゥ ーハの比抵抗が変化するのをより確実に防止す ることができる。これにより、高品質のァニールゥヱーハを製造することができる。 図面の簡単な説明
[0025] [図 1]本発明のァニールゥヱーハの製造方法の一例を示す概略説明図である。
[図 2]熱処理後のァニールゥ ーハの表面から深さ方向の燐濃度のプロファイルであ る（実施例 1、比較例 1)。
発明を実施するための最良の形態
[0026] 以下、本発明につ 、て説明する。
本発明者は、ァニールゥエーハ製造のための高温熱処理前に、 300〜500°Cの予 備加熱等を施して、ゥエーハ表面の導電性不純物を除去したとしても、その後の熱処 理により、熱処理前後で、ゥ ーハ表面、特に周辺部の抵抗率が変化することに注目 し、その原因について鋭意研究を行った。その結果、本発明者は、リン等の導電性 不純物は、半導体ゥ ーハ表面だけでなぐボートや支持部材等のゥ ーハ治具に も付着しており、これが、熱処理中にゥ ーハ周辺部に拡散してゆき、抵抗率を変化 させていることを見出した。
[0027] すなわち、熱処理を終えてボートが炉心管力 取り出される際に、ボートや支持部 材等の熱で、炉外設備の榭脂部材、ファンのグリースなど力 有機燐等が浮遊し、設 備内に充満する。その後、ボートや支持部材等の温度が下がると、設備内に浮遊し T 、た有機燐等がボートや支持部材に付着する。ボートや支持部材等に付着した有 機燐等の一部は、ボートを炉心管内に挿入する際に蒸発し、炉外に排出される。とこ ろが、特に、支持部材は、汚染面積が大きい、温度が上がらない、蒸発したガスが抜 け難いなどの理由で、有機燐等の大部分が除去されずに付着したままで炉内に挿 入されていた。そして、ボート挿入時に蒸発しきれな力つた有機燐等は、熱処理中に ゥエーハ周辺部へと拡散して 、き、熱処理前後でゥエーハの抵抗率を変化させて ヽ たのである。そのため、ボートを炉心管に挿入する際に十分に有機燐等が除去され たボートのトップ部付近に載置したゥヱーハは、ほとんど有機燐等で汚染されて!、な かったが、支持部材に近いボートのボトム部付近 (挿入口側）に載置したゥヱーハは、 有機燐等で激しく汚染されて 、たのである。
[0028] そこで、本発明者は、半導体ゥ ーハ表面、ボート、支持部材等に付着した燐等の 導電性不純物をより確実に除去するためには、ボートを炉心管内に挿入して、シャツ ターにより完全に閉塞する前に、炉心管とシャッターの間に僅かな隙間を残し、ゥェ ーハ表面、ボート、ボートの支持部材などに付着した導電性不純物を、十分に蒸発さ せ、炉心管とシャッターの隙間から炉外に排出すれば良いことに想到し、本発明を完 成させた。
[0029] 以下、本発明の実施形態を説明するが、本発明はこれらに限定されるものではない 図 1は、本発明のァニールゥエーハの製造方法の一例を示す概略説明図である。 図 1 (a)は、ボートに半導体ゥ ーハを載置する前の状態を示す図である。 この熱処理炉 10は、支持部材 11により支持されたボート 12と、ボート 12を挿入す る縦型の炉心管 13と、炉心管 13を閉塞するためのシャッター 14と、炉心管 13をカロ 熱するヒーター 16と、ヒーター 16からの熱を炉心管 13に均等に行き渡らせるための 均熱管 17と、炉心管 13内にガスを導入するためのガス導入管 18と、炉心管 13の外 にガスを排気するガス排気管 19を具備する。
[0030] 例えばこのような熱処理炉を用いて、本発明では以下のようにァニールゥエーハを 製造する。
先ず、支持部材 11により支持されたボート 12に半導体ゥ ーハ 20を載置する（図 1 (b) )。この時、ボート 12の上側力も約 5枚、及び下側から約 10枚は、製品とはしない ダミーゥエーハとし、このボート 12の上側及び下側に載置したダミーゥエーハの間に、 製品となる半導体ゥ ーハを載置するようにする。これにより、製品となる半導体ゥ ーハにスリップを発生させることなく均等に熱処理することができる。
尚、熱処理に用いる半導体ゥエーハとしては、例えば、近年、汎用的に集積回路に 利用されている直径 200mm以上、特には 300mm以上のシリコンゥヱーハが挙げら れる。
[0031] 次に、半導体ゥエーハ 20を載置したボート 12を炉心管 13内に挿入する（図 1 (c) ) 本発明では、半導体ゥエーハ 20を載置したボート 12を炉心管 13内に挿入する際 に、 Ar等の不活性ガスをガス導入管 18より炉内に導入しつつボート 12を挿入し、製 品となる半導体ゥエーハの全てが均熱部 21に到達した後、半導体ゥエーハ 20を載 置したボート 12の挿入速度を減速及び/又は一時停止して炉心管 13とシャッター 1 4との隙間 22を所定時間維持する。
ここで、均熱部 21とは、炉心管 13内で、ヒーター 16の加熱により長手方向に均一 な温度分布を有する部分である。
[0032] このように本発明では、炉心管をシャッターにより完全に閉塞する前に僅かな隙間 を残し、ゥエーハ表面、ボート、ボートの支持部材などに付着した導電性不純物を、 十分に蒸発させ、炉心管とシャッターの隙間力 炉外に放出している。これにより、支 持部材等に付着した導電性不純物を熱処理前に十分に除去できるので、熱処理中 にゥエーハが導電性不純物に汚染される恐れが少ない。このため、熱処理中に、導 電性不純物が、ゥエーハボートやその支持部材から半導体ゥエーハへ転写したり、半 導体ゥ ーハ表面から内部へ拡散する恐れが少なぐ熱処理前後でゥ ーハの比抵 抗が変化するのをより確実に防止することができ、所望品質のァニールゥエーハを得 ることがでさる。
また、ゥ ーハ上に付着した導電性不純物を除去するのに、従来のように、熱処理 前に、予備加熱する工程を付加したり、そのための装置を準備する必要もない。また 、予備加熱用の加熱炉などの併設設備を高温にさらすこともない。そのため、従来法 よりも生産性が向上し、低コストで高品質のァニールゥエーハを製造することができる
[0033] この場合、半導体ゥエーハ 20を載置したボート 12を、例えば lOOmmZminの速度 で炉心管 13内に挿入していき、炉心管 13とシャッター 14との隙間 22が 10〜： LOOm mの時に、半導体ゥエーハ 20を載置したボート 12の挿入速度を例えば、 10-100 %未満（10mm, nun〜上 OOmm/ mm)ゝ特 ίこ ί 25〜 ,o% (25mm/ mil！〜 75m m/min)にまで減速及び/又は一時停止させる。この状態で、炉心管 13とシャツタ 一 14との隙間 22を、維持するのが良い。これにより、支持部材等に付着した導電性 不純物を十分に蒸発させ、導電性不純物をより確実に炉外へ排出することができる。 尚、生産性及び排出効果を考慮すると、隙間 22を維持する時間は、 30分以下とする のが良い。
本発明では、炉心管を閉じる直前にだけボートの挿入速度を減少あるいは停止す るだけなのでそれ程生産性を悪ィ匕させることはない。また、炉心管とシャッターとの間 は、僅かな隙間があるだけの状態で、不活性ガスを流通しつつ、所定時間維持する ので、炉心管内の不純物が排出され易ぐ外気を吸入するような問題も生じない。 [0034] また、この時、製品となる半導体ゥヱーハを挿入する際の均熱部 21の温度を、 500 °C以上 900°C以下とするのが好ましい。これにより、ゥエーハ表面、ボート、ボートの 支持部材などに付着した導電性不純物を、より確実に蒸発させることができる。また、 このような温度であれば、ゥエーハ揷入時に、ゥエーハにスリップ転位等が発生すると いう問題も生じない。
尚、 Ar等の不活性ガスの炉内への導入量としては、 15〜30LZminとするのが良 い。
[0035] 次に、炉心管 13をシャッター 14により閉塞し、半導体ゥエーハ 20を熱処理する（図 1亂
この熱処理は、例えば、 800°C以上 1350°C以下の温度で、アルゴンガス、窒素ガ ス、ヘリウムガス、水素ガスのいずれか 1以上を含む雰囲気中で行なう。この熱処理 により、熱処理前後で抵抗率の変化が少ないことにカ卩え、表層近傍に Grown in欠 陥がほとんど無い高品質のァニールゥエーハを得ることができる。
[0036] この時、熱処理する半導体ゥエーハを、 1 X 1013〜1 X 1015atomsZcm3の濃度の 窒素を含むものとするのが良い。このような半導体ゥエーハは、 Grown in欠陥のサ ィズが縮小しており、熱処理により、表層近傍の Grown in欠陥を消滅させ易い。し たがって、熱処理により、表層近傍に Grown in欠陥が無い高品質のァニールゥェ ーハをより確実に得ることができる。
[0037] そして、熱処理後、炉心管 13からボート 12を取り出す（図 l (e) )。
このような本発明の方法により製造されたァニールゥヱーハは、表面力 深さ 3 m までの部分の燐の濃度が 5 X 1014atoms/cm3以下、特には、 2 X 1014atoms/cm3 以下、さらには 1 X 1014atoms/cm3以下であり、熱処理後の燐による汚染が極めて 少ない。そのため、熱処理前後でゥエーハの比抵抗の変化がほとんどなぐ極めて高 品質なァニールゥヱーハである。
[0038] 尚、炉心管 13からボート 12を取り出した後、ァニールゥエーハをボート 12から回収 し（図 1 (a) )、再び、ボート 12に、次の半導体ゥ ーハを載置することで（図 1 (b) )、 熱処理を繰り返すことができる。 [0039] 以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこ れらに限定されるものではない。
(実施例 1)
図 1に示す手順に従って直径 200mmのシリコンゥエーハの熱処理を行った。この 熱処理に用いたシリコンゥエーハは、 P型（ボロンドープ）で、比抵抗が8〜120 «!1、 面方位が（100)であり、また、窒素濃度は、 8 X 1013atoms/cm3であった。
先ず、支持部材 11により支持されたボート 12にシリコンゥエーハ 20を 50枚載置し た（図 1 (a)、（b) )。この時、ボート 12の上側から 5枚、及び下側から 10枚は、製品と はしないダミーゥエーハとし、ボート 12の上側及び下側に載置したダミーゥエーハの 間に、製品となるシリコンゥエーハを載置した。ボート 12のゥエーハ載置部の長さは 9 45mmであつ 7こ。
次に、シリコンゥエーハ 20を載置したボート 12を炉心管 13内に挿入した（図 1 (c) ) 。すなわち、均熱部 21の温度が 700°Cに設定された炉内に、ガス導入管 18より 20L /minで Arガスを導入しつつ、ボート 12を 100mm/minの速度で挿入した。そして 、炉心管 13とシャッター 14の隙間 22が 50mmとなった時点で、 1分間、一時停止し、 その後、ボート 12を挿入速度 50mmZminで挿入し、炉心管 13をシャッター 14によ り閉塞した。尚、炉心管 13とシャッター 14の隙間が 100mmとなった時点で製品とな るシリコンゥエーハの全て力 約 900mmの長さの均熱部 21に到達しており、また、ボ ート及び支持部材は、ほとんど炉内に挿入された状態であった。そして、ボート 12の 挿入の一時停止及びその後の減速した挿入速度により、製品となるシリコンゥエーハ の全てが均熱部 21にあり、かつ、炉心管 13とシャッター 14の隙間 22がある状態を、 2分間維持した。
次に、シリコンゥエーハ 20を熱処理した（図 1 (d) )。熱処理温度は、 1200°Cで、ァ ルゴンガスを含む雰囲気中で熱処理を行なった。
そして、熱処理後、炉心管 13からボート 12を取り出した（図 l (e) )。
[0040] 熱処理後のァニールゥエーハの比抵抗を測定した結果、製品となるゥエーハとして は一番上側であるボートのトップ部に載置したゥエーハも、製品となるゥエーハとして は一番下側であるボートのボトム部に載置したゥエーハも、比抵抗が 8〜12 Ω cmで あり、熱処理前後でほとんど変わらず、熱処理中の燐による汚染が極めて少ないこと が判った。 SIMSにより測定した燐濃度のプロファイルを図 2に示す。図 2にある通り、 実施例 1では、表面から深さ 3 μ mのところまでほぼフラットなプロファイルを示し、 SI MSの検出下限 2 X 1014atomsZcm3以下となっていることが判る。このように、本発 明の方法により、極めて高品質なァニールゥ ーハが得られることが判る。
尚、図 2中、例えば 1E+ 14は、 1 X 1014を示す。
[0041] (実施例 2)
シリコンゥエーハ 20を載置したボート 12を炉心管 13内に挿入する際に（図 1 (c) )、 ボート 12を 100mm/minの一定速度で挿入し、炉心管 13とシャッター 14の隙間 22 力 S25mmとなった時点で、ボート 12を挿入速度 25mmZminで挿入し、炉心管 13を シャッター 14により閉塞したことを除 、て、実施例 1と同様の方法でァニールゥエーハ を製造した。尚、製品となるシリコンゥエーハの全てが均熱部 21にあり、かつ、炉心管 13とシャッター 14の隙間 22がある状態が、 1分間維持された。
実施例 1と同様に、ボトム部でも、トップ部でも、比抵抗が 8〜12 Ω «ηであった。こ のことから、熱処理前後でほとんど変わらず、熱処理中の燐による汚染が極めて少な いことが判った (比抵抗、 SIMSプロファイル共、実施例 1と同様の結果だった)。この ように、本発明の方法により、極めて高品質なァニールゥ ーハが得られることが判る
[0042] (比較例 1)
シリコンゥエーハ 20を載置したボート 12を炉心管 13内に挿入する際に（図 1 (c) )、 ボート 12を 1 OOmmZminの一定速度で挿入し、一時停止及び減速を行わなかつた ことを除き、実施例 1と同様の方法でァニールゥエーハを製造した。
熱処理後のァニールゥエーハの比抵抗を測定した結果、ボートのトップ部に載置し たゥエーハは、熱処理後の比抵抗が、 8〜12 Ω «ηであり、熱処理前後でほとんど変 わらないものの、ボトム部では、ゥエーハ周辺部の比抵抗が 25 Ω cm以上であった。 すなわち、ボトム部では、熱処理中にゥヱーハ周辺部が激しく燐で汚染されているこ とが判る。尚、このゥエーハの燐濃度を SIMSにより測定したところ、表面力も深さ 3 mまでの濃度が 11 X 1014atoms/cm3から 2 X 1014atoms/cm3となっていた。 尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示 であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成 を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範 囲に包含される。

Claims

請求の範囲
[1] 少なくとも、支持部材により支持されたボートに半導体ゥ ーハを載置し、該半導体 ゥエーハを載置したボートを炉心管内に挿入し、製品となる半導体ゥエーハを、ヒータ 一の加熱により長手方向に均一な温度分布を有する炉心管内の均熱部に配置し、 前記炉心管をシャッターにより閉塞し、前記半導体ゥヱーハを熱処理して、ァニール ゥエーハを製造する方法であって、前記半導体ゥ ーハを載置したボートを炉心管内 に挿入する際に、不活性ガスを炉内に導入しつつボートを挿入し、前記製品となる半 導体ゥ ーハの全てが前記均熱部に到達した後、前記半導体ゥ ーハを載置したボ ートの挿入速度を減速及び Z又は一時停止して前記炉心管と前記シャッターとの隙 間を所定時間維持し、その後、前記炉心管をシャッターにより閉塞することを特徴と するァニールゥエーハの製造方法。
[2] 前記炉心管を、縦型とすることを特徴とする請求項 1に記載のァニールゥエーハの 製造方法。
[3] 前記製品となる半導体ゥエーハを挿入する際の均熱部の温度を、 500°C以上 900 °C以下とすることを特徴とする請求項 1又は請求項 2に記載のァニールゥヱーハの製 造方法。
[4] 前記半導体ゥエーハの熱処理を、 800°C以上 1350°C以下の温度で、アルゴンガス 、窒素ガス、ヘリウムガス、水素ガスのいずれか 1以上を含む雰囲気中で行なうことを 特徴とする請求項 1乃至請求項 3のいずれ力 1項に記載のァニールゥヱーハの製造 方法。
[5] 前記熱処理する半導体ゥエーハを、直径 200mm以上のシリコンゥエーハとすること を特徴とする請求項 1乃至請求項 4のいずれか 1項に記載のァニールゥヱーハの製 造方法。
[6] 前記熱処理する半導体ゥエーハを、 1 X 1013〜1 X 1015atomsZcm3の濃度の窒素 を含むものとすることを特徴とする請求項 1乃至請求項 5のいずれか 1項に記載のァ ニールゥヱーハの製造方法。
[7] 請求項 1乃至請求項 6の 、ずれか 1項に記載の方法で製造されたァニールゥ ー ハ。
[8] 請求項 7に記載のァニールゥエーハであって、表面から深さ 3 μ mまでの部分の燐 の濃度が 5 X 10"atoms/cm3以下であることを特徴とするァニールゥエーハ。
PCT/JP2005/018746 2004-10-13 2005-10-12 アニールウェーハの製造方法及びアニールウェーハ WO2006041069A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE602005026309T DE602005026309D1 (de) 2004-10-13 2005-10-12 Verfahren zur herstellung eines ausgeglühten wafers und ausgeglühter wafer
US11/665,013 US7659216B2 (en) 2004-10-13 2005-10-12 Method for producing annealed wafer and annealed wafer
KR1020077008156A KR101146210B1 (ko) 2004-10-13 2005-10-12 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
EP05793133A EP1806778B1 (en) 2004-10-13 2005-10-12 Annealed wafer manufacturing method and annealed wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004299228A JP4609029B2 (ja) 2004-10-13 2004-10-13 アニールウェーハの製造方法
JP2004-299228 2004-10-13

Publications (1)

Publication Number Publication Date
WO2006041069A1 true WO2006041069A1 (ja) 2006-04-20

Family

ID=36148357

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018746 WO2006041069A1 (ja) 2004-10-13 2005-10-12 アニールウェーハの製造方法及びアニールウェーハ

Country Status (6)

Country Link
US (1) US7659216B2 (ja)
EP (1) EP1806778B1 (ja)
JP (1) JP4609029B2 (ja)
KR (1) KR101146210B1 (ja)
DE (1) DE602005026309D1 (ja)
WO (1) WO2006041069A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101658356B1 (ko) 2008-09-30 2016-09-22 헴로크세미컨덕터코포레이션 오염 물질이 고순도 규소에 제공하는 불순물의 양을 결정하는 방법과 고순도 규소를 처리하기 위한 노
JP5517235B2 (ja) * 2009-06-30 2014-06-11 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
US9157681B2 (en) * 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP7400683B2 (ja) * 2020-10-07 2023-12-19 株式会社Sumco 横型熱処理炉を用いたシリコンウェーハの熱処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574762A (ja) * 1991-09-17 1993-03-26 Oki Electric Ind Co Ltd 絶縁膜形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134071A (en) 1975-05-16 1976-11-20 Nippon Denshi Kinzoku Kk Method to eliminate crystal defects of silicon
JPS60247935A (ja) 1984-05-23 1985-12-07 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JPH09320977A (ja) * 1996-05-29 1997-12-12 Dainippon Screen Mfg Co Ltd 基板の接触式温度測定装置
JP2001023978A (ja) * 1999-07-05 2001-01-26 Mitsubishi Electric Corp 半導体装置の製造装置および製造方法
EP1189268A1 (en) * 2000-03-16 2002-03-20 Shin-Etsu Handotai Co., Ltd Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace
JP3893608B2 (ja) 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법
JP4604444B2 (ja) * 2002-12-24 2011-01-05 トヨタ自動車株式会社 埋設ゲート型半導体装置
JP2004207601A (ja) 2002-12-26 2004-07-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理方法
JP4453257B2 (ja) * 2003-01-27 2010-04-21 信越半導体株式会社 ウエーハの熱処理方法及び熱処理装置並びに熱処理用ボート

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574762A (ja) * 1991-09-17 1993-03-26 Oki Electric Ind Co Ltd 絶縁膜形成方法

Also Published As

Publication number Publication date
US7659216B2 (en) 2010-02-09
EP1806778A1 (en) 2007-07-11
US20090011613A1 (en) 2009-01-08
JP2006114629A (ja) 2006-04-27
DE602005026309D1 (de) 2011-03-24
EP1806778A4 (en) 2008-11-19
KR20070073771A (ko) 2007-07-10
JP4609029B2 (ja) 2011-01-12
EP1806778B1 (en) 2011-02-09
KR101146210B1 (ko) 2012-05-25

Similar Documents

Publication Publication Date Title
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
KR101076493B1 (ko) 실리콘 웨이퍼의 제조방법
KR101537960B1 (ko) 종형 열처리용 보트 및 이를 이용한 실리콘 웨이퍼의 열처리 방법
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
WO2005014898A1 (ja) ウエーハの製造方法
WO2006041069A1 (ja) アニールウェーハの製造方法及びアニールウェーハ
EP1295325A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP2010034288A (ja) シリコンウェーハの熱処理方法
EP1295323A1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US20100009548A1 (en) Method for heat-treating silicon wafer
JP2005333090A (ja) Ｐ型シリコンウェーハおよびその熱処理方法
JPH08213403A (ja) 半導体基板及びその製造方法
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP6848900B2 (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JPH0845946A (ja) シリコン半導体単結晶基板の熱処理方法及び熱処理装置、半導体装置
JP2004356355A (ja) 熱処理方法、基板の製造方法、半導体装置の製造方法及び熱処理装置
JP2008227060A (ja) アニールウエハの製造方法
JP2006080294A (ja) 基板の製造方法
JP5531385B2 (ja) 枚葉式熱処理装置のプロセスチャンバーの冷却方法
JP2004214399A (ja) 半導体基板の製造方法およびウェーハ剥離熱処理装置
JP2004228459A (ja) ウエーハの熱処理方法及び熱処理装置並びに熱処理用ボート
JP2004335684A (ja) 熱処理装置
JP2006100303A (ja) 基板の製造方法及び熱処理装置
JP2004056132A (ja) 半導体ウェーハの製造方法
TW202129090A (zh) 製造具有低氧濃度區之帶或晶圓

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11665013

Country of ref document: US

Ref document number: 1020077008156

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2005793133

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005793133

Country of ref document: EP