WO2006038259A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2006038259A1
WO2006038259A1 PCT/JP2004/014356 JP2004014356W WO2006038259A1 WO 2006038259 A1 WO2006038259 A1 WO 2006038259A1 JP 2004014356 W JP2004014356 W JP 2004014356W WO 2006038259 A1 WO2006038259 A1 WO 2006038259A1
Authority
WO
WIPO (PCT)
Prior art keywords
retainer ring
semiconductor device
manufacturing
wafer
polishing
Prior art date
Application number
PCT/JP2004/014356
Other languages
English (en)
French (fr)
Inventor
Hiroshi Fukada
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Priority to PCT/JP2004/014356 priority Critical patent/WO2006038259A1/ja
Priority to CNA2004800436439A priority patent/CN101023511A/zh
Priority to US11/576,267 priority patent/US20080076253A1/en
Priority to JP2006539090A priority patent/JPWO2006038259A1/ja
Publication of WO2006038259A1 publication Critical patent/WO2006038259A1/ja

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • B24B37/32—Retaining rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Definitions

  • the present invention relates to a manufacturing technique of a semiconductor device, and more particularly to a technique effective when applied to a manufacturing technique of a semiconductor device having a step of chemical mechanical polishing (CMP) of a semiconductor wafer. is there.
  • CMP chemical mechanical polishing
  • a semiconductor device manufacturing process includes various CMP processes. For example, a CMP process when forming a buried insulating film as an element isolation region on a semiconductor wafer by the STI (Shallow Trench Isolation) method, and a CMP process when flattening an interlayer insulating film formed on a semiconductor wafer There are a CMP process for forming a plug by embedding a conductive material in a through hole formed in an interlayer insulating film, or a CMP process for forming a buried wiring by a damascene method.
  • STI Shallow Trench Isolation
  • Patent Document 1 Japanese Patent Laid-Open No. 9-19863 (Patent Document 1) or the corresponding US Pat. No. 5795215 discloses a polishing head structure made of a plastic material on an aluminum wafer outer edge holding ring backing ring. A technique for screwing the wafer outer edge retaining ring is described.
  • Patent Document 2 In Japanese Patent Laid-Open No. 2003-124169 (Patent Document 2), a retainer ring is attached to a holder of a wafer holding head, and a protective sheet is stretched inside the retainer ring, and the wafer is interposed via the protective sheet.
  • an insert having a female thread portion is inserted into one of the through holes provided in each of the holder and the retainer ring, and the other through hole is inserted.
  • a technique is described in which a bolt member having a threaded portion is penetrated and the insert and the bolt member are screwed together to attach the holder and the retainer ring.
  • Patent Document 3 In Japanese Patent Laid-Open No. 2003-179014 (Patent Document 3), a retainer ring is attached to a holder of a wafer holding head, and a protective sheet is stretched inside the retainer ring, and the wafer is interposed via the protective sheet. In wafer polishing equipment that presses against the polishing pad to polish In addition, the outer peripheral edge portion of the protective sheet is sandwiched between the retainer ring and the holder, and tension adjusting means for the protective sheet is provided on the inner peripheral side of the sandwiching portion, and the protective sheet stretched by the tension adjusting means A technique is described in which the tension is variable.
  • Patent Document 4 Japanese Patent Application Laid-Open No. 11-291162 (Patent Document 4) or the corresponding US Pat. No. 6,277,008 discloses a retainer ring, a resin part made of hard plastic such as polyethylene terephthalate, and stainless steel. And a technique in which the resin part is formed so as to cover the entire surface of the holding member.
  • Patent Document 5 Japanese Patent Laid-Open No. 2003-179015 (Patent Document 5) or corresponding US Pat. No. 6,251,215 discloses a carrier head for a chemical mechanical polishing apparatus having a flexible lower portion. And a retaining ring having a rigid upper portion, the retaining ring contacting the polishing pad during polishing and a lower portion having a bottom surface made of a first material, and A technique is described that has an upper portion made of a second material that is more rigid than the first material.
  • Patent Document 6 Japanese Patent Laid-Open No. 2001-71255 (Patent Document 6) or corresponding European Patent Publication No. 1080841 discloses that a retainer ring is fixed to a carrier in a polishing head, An elastic membrane is provided, and the peripheral portion of the elastic membrane is sandwiched and fixed between the retainer ring and the carrier, and the carrier is supplied with a fluid for supplying a pressure variable fluid between the elastic membrane and the carrier. Techniques for providing paths are described.
  • Patent Document 7 Japanese Patent Laid-Open No. 2004-6653 (Patent Document 7) or the corresponding US Pat. No. 6773338 discloses that a wafer fixed to a porous film on the lower plate edge portion of the polishing head A technique is described in which a retainer ring for preventing it from being detached is crimped and fixed by a clamp ring fastened to a lower plate with a bolt.
  • Patent Document 8 discloses a housing having a stepped structure therein, a retainer ring fixed around the housing, and an elastic membrane held by the retainer ring And a technique relating to a polishing head provided with a mechanism for introducing air into a sealed space formed by a housing, a retainer ring, and an elastic film or sucking air from the sealed space.
  • Patent Document 9 discloses a wafer carrier for a wafer polishing apparatus.
  • the carrier body includes a carrier body, a retainer ring that supports the wafer being polished in the circumferential direction, and a thin film member that transmits a pressing force to the wafer, and the carrier body uses air pressure that presses the thin film member.
  • a technique is described in which a first pressing means is provided and a second pressing means for pressing the retainer ring downward by air pressure is provided separately from the first pressing means.
  • Patent Document 1 Japanese Patent Laid-Open No. 9-19863
  • Patent Document 2 Japanese Patent Laid-Open No. 2003-124169
  • Patent Document 3 Japanese Patent Laid-Open No. 2003-179014
  • Patent Document 4 JP-A-11 291162
  • Patent Document 5 Japanese Unexamined Patent Publication No. 2003-179015
  • Patent Document 6 Japanese Patent Laid-Open No. 2001-71255
  • Patent Document 7 Japanese Unexamined Patent Application Publication No. 2004-6653
  • Patent Document 8 Japanese Patent Laid-Open No. 11-333711
  • Patent Document 9 Japanese Patent Laid-Open No. 2003-39306
  • the semiconductor wafer held by the wafer holding unit is pressed against the polishing pad attached to the rotating platen (polishing surface plate) of the CMP apparatus while supplying the polishing liquid.
  • the semiconductor wafer is polished.
  • the uniformity of the polishing amount in the semiconductor wafer surface of the CMP apparatus largely depends on the surface shape of the retainer ring attached to the wafer holder. Since the surface of the retainer ring is polished together with the semiconductor wafer, the surface state of the retainer ring affects the polishing state of the semiconductor wafer (particularly the wafer edge portion). Since the polishing rate of the wafer edge of the semiconductor wafer changes depending on the wear state of the retainer ring, the uniformity of the in-plane polishing amount of the semiconductor wafer becomes unstable as the wear of the retainer ring progresses, and the quality of the manufactured semiconductor device May fluctuate. For this reason, it is necessary to periodically replace the retainer ring to control the flatness of the surface of the retainer ring.
  • Retainer rings are expensive consumables, so the low cost of retainer rings can improve replacement life and reduce semiconductor device manufacturing costs. Is desired. If complicated work is required to replace the retainer ring, the operation rate of the CMP device may be lowered, and the manufacturing cost of the semiconductor device may be increased. For this reason, the retainer ring which can be replaced
  • the retainer ring is fixed to the wafer holding portion when the retainer ring is replaced, the product wafer (semiconductor wafer for manufacturing a semiconductor device) is replaced with a new retainer ring.
  • the condition of retainer ring Before starting the CMP process, it is necessary to adjust or confirm the polishing rate of the edge part of the semiconductor wafer by adjusting the condition of retainer ring. This lowers the operating rate of the CMP device and increases the manufacturing cost of the semiconductor device.
  • One object of one invention disclosed in the present application is to provide a technique capable of reducing the manufacturing cost of a semiconductor device.
  • One invention disclosed in the present application is that the semiconductor wafer is held on the wafer holding part by retainer ring that also has a grease material force screwed to the wafer holding part from below, and the entire back surface of the wafer (peripheral part)
  • mechanical pressure is often applied to semiconductor wafers under pressure with static gas pressure (or compressible fluid pressure) or quasi-static gas pressure through a membrane (or flexible thin film). Machine polishing.
  • one invention disclosed in the present application is that the semiconductor wafer is held in the wafer holding part by the retainer ring that is screwed to the wafer holding part from below and held by the retainer ring. It is to be polished.
  • one invention disclosed in the present application is that the semiconductor wafer is held in the state where the semiconductor wafer is held in the wafer holding portion by retainer ring having a grease material force screwed to the wafer holding portion from below.
  • a screw hole for screwing the retainer ring is formed in a groove formed on the lower surface of the retainer ring after polishing.
  • one invention disclosed in the present application is a state in which the semiconductor wafer is held on the wafer holding portion by retainer ring having a grease material force screwed to the wafer holding portion from below.
  • the semiconductor wafer is subjected to mechanical mechanical polishing, the diaphragm is fixed to the wafer holding portion with a diaphragm fixing member, and the retainer ring is screwed to the diaphragm fixing member from below.
  • one invention disclosed in the present application is that the semiconductor wafer is held in the wafer holding part by the retainer ring that is screwed to the wafer holding part from below and held by the retainer ring. Polishing is performed, and the elastic film is fixed to the wafer holding portion with an annular metal member. A retainer ring is screwed to the metal member from below.
  • the manufacturing cost of the semiconductor device can be reduced.
  • FIG. 1 is a cross-sectional view of a principal part of a semiconductor wafer showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 1;
  • FIG. 3 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 2;
  • FIG. 4 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 3;
  • FIG. 5 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 4;
  • FIG. 6 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 5;
  • FIG. 7 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 6;
  • FIG. 8 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 7;
  • FIG. 9 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 8;
  • FIG. 10 is an explanatory diagram showing a processing sequence of a CMP process.
  • FIG. 11 is an explanatory diagram showing a schematic configuration of a CMP apparatus.
  • FIG. 12 is an explanatory diagram showing a schematic configuration of a CMP apparatus.
  • FIG. 13 is an explanatory diagram showing a state in which a semiconductor wafer is subjected to CMP processing by one of a plurality of platens constituting a CMP apparatus.
  • FIG. 14 is a cross-sectional view of a main part of the polishing head.
  • FIG. 15 is a cross-sectional view of the main part of the vicinity of the retainer ring of the polishing head.
  • FIG. 16 is a plan view of a diaphragm fixing ring.
  • FIG. 17 is a plan view showing a state in which the retainer ring is attached to the diaphragm fixing ring.
  • FIG. 18 is a cross-sectional view of the main part showing a state where the retainer ring is attached to the diaphragm fixing ring.
  • FIG. 19 is a cross-sectional view of the principal part showing a state where the retainer ring is attached to the diaphragm fixing ring.
  • FIG. 20 is a cross-sectional view of the main part showing a state where the retainer ring is attached to the diaphragm fixing ring.
  • FIG. 21 is a cross-sectional view of a principal part showing a polishing head of a first comparative example.
  • FIG. 22 is a cross-sectional view of a principal part showing a polishing head of a second comparative example.
  • FIG. 23 is an explanatory view showing a wear model of the retainer ring.
  • FIG. 24 is a cross-sectional view conceptually showing a state where the polishing liquid has entered between the diaphragm fixing ring and the retainer ring.
  • FIG. 25 is a plan view showing the lower surface of the diaphragm fixing ring when the retainer ring is removed after the CMP process.
  • FIG. 26 is a plan view of a retainer ring according to another embodiment of the present invention.
  • FIG. 27 is a cross-sectional view of a retainer ring according to another embodiment of the present invention.
  • a pure silicon region a region containing impurity-doped silicon as a main component, or silicon such as GeSi is the main component. It includes a mixed crystal region as a constituent element.
  • MIS is not limited to pure metals, unless explicitly stated otherwise, and includes polysilicon (including amorphous) electrodes, silicide layers, and other materials that exhibit metal-like properties.
  • I when referring to MIS is not limited to an oxide film such as a silicon oxide film, unless otherwise specified, and is not limited to a nitride film, an oxynitride film, an alumina film, or other ordinary dielectrics, high A dielectric, a ferroelectric film, etc. are included.
  • a wafer is a silicon or other semiconductor single crystal substrate used for manufacturing a semiconductor integrated circuit (generally a substantially disk shape, a semiconductor wafer, other semiconductor chips or pellets obtained by dividing them into unit integrated circuit regions, and The substrate region), an epitaxial substrate, a sapphire substrate, a glass substrate, other insulating, anti-insulating or semiconductor substrates, and their composite substrates.
  • a semiconductor integrated circuit generally a substantially disk shape, a semiconductor wafer, other semiconductor chips or pellets obtained by dividing them into unit integrated circuit regions, and The substrate region
  • an epitaxial substrate generally a substantially disk shape, a semiconductor wafer, other semiconductor chips or pellets obtained by dividing them into unit integrated circuit regions, and The substrate region
  • a sapphire substrate a glass substrate
  • other insulating, anti-insulating or semiconductor substrates and their composite substrates.
  • CMP Chemical mechanical polishing
  • a slurry in a state where the surface to be polished is in contact with a polishing pad having a relatively soft cloth-like sheet material and the like.
  • the polishing is performed by moving the surface to be polished relative to the hard grindstone surface in order to perform polishing.
  • Other fixed barrels are used, and non-abrasive abrasive-free CMP is used.
  • Polishing liquid is generally a suspension of chemical etching chemicals mixed with abrasive barrels, but with abrasive grains mixed! Wow! /, Including things.
  • Embedded wiring or embedded metal wiring is generally a single damascene (single machine).
  • the unnecessary conductive film on the insulating film is removed.
  • single damascene is an embedded wiring process that embeds in two stages: plug metal and wiring metal.
  • dual damascene generally refers to an embedded wiring process in which plug metal and wiring metal are embedded at once.
  • copper embedded wiring is often used in a multilayer configuration.
  • semiconductor device refers to an epitaxial substrate, an SOI substrate, and an SOI substrate, unless specifically stated that the device is made only on a single crystal silicon substrate. (Silicon On Insulator) substrate, TFT (Thin Film Transistor) liquid crystal manufacturing substrate, etc.
  • a semiconductor integrated circuit chip or a semiconductor chip refers to a wafer in which a wafer process (wafer process or previous process) has been completed divided into unit circuit groups. .
  • a low dielectric constant insulating film is a dielectric constant lower than the dielectric constant of an oxide silicon film (eg, TEOS (Tetraethoxysilane) oxide film) contained in a passivation film.
  • the insulating film which has can be illustrated.
  • FIG. 9 is a cross-sectional view of the main part in the manufacturing process of a semiconductor device according to an embodiment of the present invention, for example, a MISFET (Metal Insulator Semiconductor Field Effect Transistor).
  • MISFET Metal Insulator Semiconductor Field Effect Transistor
  • a powerful semiconductor wafer (wafer, semiconductor substrate) 1 such as p-type single crystal silicon having a specific resistance of about 10 ⁇ cm is prepared.
  • an element isolation region 2 made of an insulator is formed on the main surface of the semiconductor wafer 1 on the semiconductor element formation side by using, for example, an STI (Shallow Trench Isolation or SGI: Shallow Groove Isolation) method.
  • the element isolation region 2 can be formed as follows, for example.
  • an insulating film 3 having a strong force such as silicon nitride is formed on the main surface of the semiconductor wafer 1, and the insulating film 3 is patterned using a photolithography method, a dry etching method, or the like.
  • the semiconductor substrate 1 is etched to a predetermined depth to form an element isolation groove 2 a on the main surface of the semiconductor wafer 1.
  • an insulating film 4 such as silicon oxide after the bottom and side walls of the device isolation trench 2a are oxidized by a thermal acid method if necessary. To form.
  • CMP Chemical Mechanical Polishing
  • the insulating film 4 is placed in the element isolation trench 2a.
  • the other unnecessary portions of the insulating film 4 are removed.
  • the element isolation region 2 made of the insulating film 4 filling the element isolation trench 2a can be formed.
  • the remaining insulating film 3 is removed.
  • the element isolation region 2 functions to isolate elements (semiconductor elements such as MISFETs) formed on the semiconductor wafer 1. This eliminates electrical interference between the formed elements and allows individual elements to be controlled independently.
  • a ⁇ -type well 6 is formed in the region of the semiconductor wafer 1 where the n-channel MISFET is to be formed.
  • the p-type well 6 can be formed by ion implantation of a p-type impurity such as boron (B).
  • an insulating film 7 a for forming a gate insulating film is formed on the surface of the p-type well 6.
  • the insulating film 7a also has a force such as a thin oxide silicon film, and can be formed by, for example, a thermal oxidation method.
  • the gate electrode 8 is formed on the insulating film 7 a of the p-type well 6.
  • a polycrystalline silicon film is formed on the main surface of a semiconductor wafer 1 and phosphorus (P) is ion-implanted into the polycrystalline silicon film to form a low-resistance n-type semiconductor film.
  • P phosphorus
  • the gate electrode 8 made of the patterned polycrystalline silicon film can be formed.
  • the insulating film 7a under the gate electrode 8 becomes the gate insulating film 7 of the MISFET.
  • n-type impurities such as phosphorus (P) or arsenic (As) into regions on both sides of the gate electrode 8 of the p-type well 6, (a pair of) n-type semiconductor regions Form 9.
  • a side wall spacer or side wall 10 having a force such as silicon oxide is formed on the side wall of the gate electrode 8.
  • the sidewall 10 can be formed, for example, by depositing an oxide silicon film on the semiconductor wafer 1 and anisotropically etching the oxide silicon film.
  • the (pair) n + type semiconductor regions 11 are formed on the gate electrode 8 of the p-type well 6 and the regions on both sides of the sidewall 10 (P).
  • n-type impurities such as arsenic (As).
  • annealing treatment heat treatment
  • the n + type semiconductor region 11 has a higher impurity concentration than the n ⁇ type semiconductor region 9.
  • an n-type semiconductor region (impurity diffusion layer) that functions as a source or drain of the n-channel MISFET is formed by the n + -type semiconductor region 11 and the n ⁇ type semiconductor region 9.
  • the gate electrode 8 and the n + type semiconductor region 11 are exposed.
  • a metal silicide film for example, a cobalt silicide (CoSi) film
  • CoSi cobalt silicide
  • n-channel MISFET Metal Insulator Semiconductor Field Effect Transistor 13 is formed. It is also possible to form a p-channel MISFET by reversing the n-type and p-type conductivity types.
  • a relatively thin insulating film (etching stubber film) 21 such as a silicon nitride film, a relatively thick silicon oxide film, etc.
  • An insulating film (interlayer insulating film) 22 that also has a force is sequentially deposited using, for example, a CVD method.
  • the insulating film 21 on the lower layer side can function as an etching stopper film when a contact hole 23 described later is formed. Further, the insulating film 21 on the lower layer side can be omitted if unnecessary.
  • a CMP process is performed to polish the insulating film 22, and the surface of the insulating film 22 is planarized.
  • the insulating film 22 and the insulating film 21 are formed.
  • a contact hole (opening) 23 is formed in an upper portion of the n + type semiconductor region (source, drain) 11 or the like.
  • a part of the main surface of the semiconductor wafer 1 for example, a part of the n + type semiconductor region 11 (silicide film 12 on the surface thereof) or the gate electrode 8 (silicide film 12 on the surface thereof) Some parts are exposed.
  • a noria film for example, titanium nitride film
  • a tungsten film 24b is formed by CVD or the like so as to fill the contact hole 23 on the noria film 24a.
  • CMP is performed to polish the tungsten film 24b and the barrier film 24a until the upper surface of the insulating film 22 is exposed.
  • CMP treatment unnecessary tungsten film 24b and barrier film 24a on insulating film 22 are removed, and tungsten film 24b and barrier film 24a are left in contact hole 23, so that the plug embedded in contact hole 23 is left. 24 can be formed.
  • an insulating film (etching dust film) 25, an insulating film (interlayer insulating film) 26, and an insulating film 27 are sequentially formed on the insulating film 22 in which the plug 24 is embedded.
  • the insulating film 25 is made of, for example, a silicon nitride film or a silicon carbide film, and can function as an etching stover film when the insulating film (interlayer insulating film) 26 is etched.
  • the insulating film 26 as an interlayer insulating film can be formed of a low dielectric constant material (a so-called Low-K insulating film, Low-K material) or the like.
  • the insulating film 27 can be formed of, for example, an oxide silicon film, and has functions such as ensuring the mechanical strength, surface protection, and moisture resistance of the insulating film 26 during CMP processing, for example. it can.
  • the insulating films 25, 26, 27 are selectively removed to form openings (wiring openings, wiring grooves) 28. At this time, the upper surface of the plug 24 is exposed at the bottom of the opening 28.
  • a relatively thin conductive barrier film (for example, titanium nitride film) 29 is formed on the entire main surface of the semiconductor wafer 1 (that is, on the insulating film 27 including the bottom and side walls of the opening 28).
  • the main conductor film 30 having a relatively thick copper force is formed on the conductive barrier film 29 so as to fill the opening 28.
  • the main conductor film 30 and the conductive barrier film 29 are polished until a top surface of the insulating film 27 is exposed by performing a CMP process.
  • a CMP process By this CMP treatment, unnecessary conductive barrier film 29 and main conductor film 30 on insulating film 27 are removed, and conductive noria film 29 and main conductor film 30 are left in opening 28, whereby wiring (first (Layer wiring, embedded copper wiring) 31 is formed in the opening 28.
  • the formed wiring 30 is electrically connected to the n + type semiconductor region 11 for the source or drain of the n channel MISFET 13, the gate electrode 8, and the like through the plug 24.
  • an interlayer insulating film, an upper wiring layer, and the like are further formed on the insulating film 27 including the upper surface of the wiring 31, but illustration and description thereof are omitted here.
  • the manufacturing process of the semiconductor device includes various CMP processes.
  • a CMP process for forming the element isolation region 2 a CMP process for flattening an interlayer insulating film (for example, the insulating film 22) formed on the semiconductor wafer, a through hole formed on the interlayer insulating film (for example, There is a CMP process for forming a plug (for example, plug 24) by embedding a conductive material in the contact hole 23) or a CMP process for forming a buried wiring (for example, wiring 31) by the damascene method.
  • FIG. 10 is an explanatory diagram showing a processing sequence (flow) of the CMP process.
  • 11 and 12 are explanatory diagrams (plan views) showing a schematic configuration of a CMP apparatus 51 used in the CMP process performed in the present embodiment.
  • FIG. 13 is an explanatory view (side view) showing a state in which the semiconductor wafer 1 is subjected to the CMP process with one platen 53 of the plurality of platens 53 constituting the CMP apparatus 51.
  • FIG. 12 shows a state in which the multi-head holding portion 55 is seen through in the CMP apparatus 51 of FIG.
  • the CMP apparatus 51 used in the CMP process performed in the present embodiment is a multi-platen multihead CMP apparatus.
  • a multi-platen 'multi-head type CMP apparatus 51 to perform single wafer processing on a semiconductor wafer, the throughput of CMP processing can be improved.
  • a CMP apparatus 51 shown in FIGS. 11, 12, and 13 includes a load cup 52 for loading and unloading a semiconductor wafer, and a plurality of rotatable platens (polishing platens) 53, for example, 3 It has two platens (polishing surface plates) 53a, 53b, 53c and a plurality of polishing heads (wafer holding unit, wafer holding head, wafer carrier) 54 capable of holding a semiconductor wafer, for example, four polishing heads 54 . These four polishing heads 54 are supported by a multi-head holding unit 55, and each polishing head 54 is configured to be rotatable while holding a semiconductor wafer.
  • a polishing pad (polishing cloth) 58 is attached to the upper surface of each platen 53.
  • polishing heads 54 Of the four polishing heads 54, three polishing heads 54 on the platens 53a, 53b, 53c hold the semiconductor wafer and press the semiconductor wafer against the polishing pad 58 on the upper surface of the platens 53a, 53b, 53c.
  • One of the polishing heads 54 on the load cup 52 is configured to receive a semiconductor wafer from the load cup 52 and to send the semiconductor wafer to the load cup 52.
  • a polishing pad mainly composed of foamed polyurethane can be used as the polishing pad attached to the upper surface of each of the platens 53a, 53b, 53c.
  • the CMP apparatus 51 further applies a dressing process to the polishing pad 58 on the upper surface of each of the platens 53a, 53b, 53c (the surface of the polishing pad 58 smoothed by the sharpening process, abrasion, etc. of the polishing pad 58) Conditioner (dresser, dressing member) 56 for repairing or repairing using a turret (orre) etc., and on each platen 53a, 53b, 53c And a nozzle 57 for supplying a liquid 59 such as polishing liquid (slurry, chemical liquid) or water (pure water) to the surface polishing pad 58.
  • the platens 53a, 53b, 53c, the polishing head 54, and the conditioner 56 are each configured to be rotatable by a motor or the like.
  • the polishing head 54 can hold the semiconductor wafer by chucking it.
  • the nozzle 57a supplies polishing liquid (slurry, chemical) to the polishing pad 58 on the upper surface of the platen 53a
  • the nozzle 57b supplies polishing liquid (slurry, chemical) to the polishing pad 58 on the upper surface of the platen 53b
  • the nozzle 57c supplies water (pure water) to the polishing pad 58 on the upper surface of the platen 53c.
  • the platen 53a and the platen 53b are polishing plates that mainly perform polishing using a polishing slurry
  • the platen 53c is not a polishing slurry but water (pure water).
  • This is a puff platen mainly for cleaning with water.
  • a diamond grindstone abrasive grain
  • the conditioner 56 the surface that contacts the polishing pad 58 in the dressing process.
  • a material film to be subjected to CMP treatment for example, the insulating film 4, the insulating film 22, the noria film 24a and the tungsten film 24b, or the conductive barrier film 29 and the main conductor film 30.
  • a film forming apparatus for example, a CVD apparatus
  • the polishing head 54 is held on the polishing head 54 (step S2).
  • the semiconductor wafer 1 held (supported) by the polishing head 54 is polished (CMP process) while the three heads 53a, 53b, and 53c are sequentially moved as the multi-head holding unit 55 rotates.
  • the polishing head 54 on each of the platens 53a, 53b, 53c and the load cup 52 moves to the next platen 53 or load cup 52.
  • the polishing head 54 holding the semiconductor wafer 1 with the load cup 52 moves onto the platen 53a as the multi-head holding unit 55 rotates.
  • the polishing pad 58 on the upper surface of the rotating platen 53a the surface of the rotating semiconductor wafer 1 held (supported) by the polishing head 54 (a material film to be subjected to CMP processing was formed).
  • Semiconductor wafer 1 is pressed against the polishing pad with a predetermined pressure.
  • the polishing liquid is supplied as the liquid 59 from the nozzle 57a to the polishing node 58 on the upper surface of the platen 53a. While supplying the polishing liquid onto the polishing pad 58, the surface of the semiconductor wafer 1 and the polishing pad on the upper surface of the platen 53a are rubbed by their rotation, and the surface of the semiconductor wafer 1 is chemically mechanically polished (Chemical Mechanical Polishing). : CMP) (step S3). As a result, the material film force SCMP (chemical mechanical polishing) process to be CMP-processed formed on the surface of the semiconductor wafer 1 is performed.
  • SCMP chemical mechanical polishing
  • the condition of the polishing pad 58 can be maintained by dressing the surface of the polishing pad 58 by pressing the conditioner 56 against the polishing pad 58 on the upper surface of the platen 53a with a predetermined pressure.
  • a retainer ring 60 made of a resin material is screwed to the polishing head 54 from below, and this retainer ring 60 prevents the semiconductor wafer 1 from being displaced from the polishing head 54 during polishing. To prevent. That is, the semiconductor wafer 1 can be mechanically polished with the retainer ring 60 while the semiconductor wafer 1 (outer edge) is held (supported) by the polishing head 54.
  • the retainer ring 60 has an annular (ring-shaped) shape surrounding the semiconductor wafer 1.
  • FIG. 13 shows a cross section of the retainer ring 60.
  • the multi-head holding part 55 rotates, so that the polishing head 54 on each of the platens 53a, 53b, 53c and the load cup 52 becomes the next platen 53 or load. Move onto cup 52.
  • the polishing head 54 on the platen 53a moves onto the platen 53b as the multi-head holding part 55 rotates.
  • the surface of the rotating semiconductor wafer 1 held (supported) by the polishing head 54 contacts the polishing pad 58 on the upper surface of the rotating platen 53b, and the semiconductor wafer is pressed at a predetermined pressure. 1 is pressed against the polishing pad 58.
  • polishing liquid is supplied to the polishing pad 58 on the upper surface of the platen 53b as the force of the nozzle 57b is also the liquid 59.
  • polishing CMP
  • step S4 the material film formed on the surface of the semiconductor wafer 1 and to be subjected to the CMP process is further subjected to the CMP (chemical mechanical polishing) process.
  • the conditioner 56 is pressed against the polishing pad 58 on the upper surface of the platen 53b with a predetermined pressure, and the surface of the polishing pad 58 is dressed. The polishing conditions of the polishing pad can be maintained.
  • the retainer ring 60 prevents the semiconductor wafer 1 from being detached from the polishing head 54 during polishing.
  • the multi-head holding part 55 rotates, so that the polishing head 54 on each of the platens 53a, 53b, 53c and the load cup 52 becomes the next platen. Move to 53 or load cup 52. At this time, the polishing head 54 on the platen 53b moves onto the platen 53c as the multi-head holding unit 55 rotates. Then, as shown in FIG. 13, the surface of the rotating semiconductor wafer 1 held (supported) by the polishing head 54 contacts the polishing pad 58 on the upper surface of the rotating platen 53b, and the semiconductor wafer is pressed at a predetermined pressure. 1 is pressed against the polishing pad 58.
  • Step S5 pure water (rinse liquid) is supplied to the polishing pad 58 on the upper surface of the platen 53c as the force of the nozzle 57c as the liquid 59.
  • the surface of the semiconductor wafer 1 and the polishing pad 58 on the upper surface of the platen 53c are rubbed by their rotation, and the surface of the semiconductor wafer 1 is cleaned (washed with water) (Ste S5).
  • the conditioner 56 is pressed against the polishing pad 58 on the upper surface of the platen 53c with a predetermined pressure, and the surface of the polishing pad 58 is dressed.
  • the retainer ring 60 prevents the semiconductor wafer 1 from being detached from the polishing head 54.
  • the multi-head holding unit 55 rotates, so that the polishing heads 54 on the platens 53a, 53b, 53c and the load cup 52 are Move onto platen 53 or load cup 52.
  • the polishing head 54 on the platen 53c moves onto the load cup 52 and is removed from the polishing head 54 by the load cup 52 (step S6).
  • the removed semiconductor wafer 1 is sent to a cleaning device.
  • the cleaning device the cleaning process of the semiconductor wafer 1 after the CMP process
  • the front surface and the back surface of the semiconductor wafer 1 are brush cleaned (step S7). Then, for example, APM (APM).
  • the semiconductor wafer 1 is wet-cleaned by using Ammonia-Hydrogen Peroxide Mixture ((), DHF (Diluted Hydrofluoric acid) ⁇ or HPM (Hydrochloric acid-Hydrogen Peroxide Mixture) (step S8). Further, after cleaning the semiconductor wafer 1 with pure water (step S9), the semiconductor wafer 1 is rotated and dried (spin drying) while blowing, for example, nitrogen gas (step S10). . CMP process followed by C The post-MP cleaning process is performed consistently.
  • Ammonia-Hydrogen Peroxide Mixture ((), DHF (Diluted Hydrofluoric acid) ⁇ or HPM (Hydrochloric acid-Hydrogen Peroxide Mixture)
  • polishing head of the CMP apparatus 51 used in the CMP process performed in the present embodiment is the polishing head of the CMP apparatus 51 used in the CMP process performed in the present embodiment.
  • FIG. 14 is a cross-sectional view of the main part of the polishing head 54 of the CMP apparatus 51
  • FIG. 15 is a cross-sectional view of the main part in the vicinity of the retainer ring 60 of the polishing head 54.
  • FIG. 14 shows a cross-sectional view of the left half of the polishing head 54.
  • the rotation indicated by the two-dot chain line is shown in FIG.
  • a cross-sectional structure symmetrical to the left side may be described on the right side of the axis 110.
  • the polishing head 54 of the present embodiment includes a head main body (node, waving member) 101, a carrier plate (base member, barrel) 102, a carrier (wafer backing assembly) 103, and a retainer ring 60. have.
  • the head main body 101 is formed in a substantially disk shape, and its central upper part is connected to a rotating shaft (not shown) driven by a motor so as to be rotatable around the rotating shaft 110. It is made.
  • the carrier plate 102 is positioned below the head main body 101 and has a substantially annular shape.
  • the carrier plate 102 can be formed of a material having rigidity such as stainless steel.
  • the carrier portion 103 has a substantially disk shape, and holds the one surface of the semiconductor wafer 1 to be CMP-processed on its lower surface.
  • the carrier portion 103 includes a support plate 111 made of a disk-like member (a perforated disc body) having a plurality of holes 11 la and an annular (ring-like) first fixed connected to the outer peripheral portion of the upper surface of the support plate 111.
  • the support plate 111, the first fixing ring 112, and the second fixing ring 114 are fixed by screwing (screwing).
  • the diaphragm 113 has an annular (ring shape) shape. Diaphragm 113 is flexible and elastic, and is formed by an elastic film (elastic film) such as rubber. Can be made. The inner edge of the diaphragm 113 is sandwiched and fixed (clamped) between the first fixing ring 112 and the second fixing ring 114. The outer edge of the diaphragm 113 is sandwiched and fixed (clamped) between a carrier plate 102 and a diaphragm fixing ring (diaphragm fixing member, flexor fixing ring, clamp ring, metal member) 120.
  • a diaphragm fixing member diaphragm fixing member, flexor fixing ring, clamp ring, metal member
  • the diaphragm 113 can function to seal a space (a space 151 described later) between the lower surface of the carrier plate 102 and the carrier portion 103.
  • the diaphragm fixing ring 120 has an annular (ring shape) shape.
  • the diaphragm fixing ring 120 is made of a material having higher mechanical strength than the retainer ring 60 made of a resin material, that is, a metal material.
  • the diaphragm fixing ring 120 is formed of a material having high rigidity such as stainless steel.
  • the diaphragm fixing ring 120 is disposed on the outer peripheral portion of the lower surface of the carrier plate 102, and the carrier plate 102 and the diaphragm fixing ring 120 are fixed by being screwed with screws 121 from the upper surface side of the carrier plate 102.
  • the membrane 115 has a circular thin film shape.
  • the membrane 115 is flexible and elastic, and can be formed of an elastic film (elastic film) such as rubber, for example.
  • the membrane 115 is a force extending below the support plate 111.
  • the outer periphery of the membrane 115 extends on the side wall of the support plate 111 to the upper surface end of the support plate 111, and the support plate 111 and the first fixing ring. It is sandwiched between 112 and fixed (clamped)!
  • the carrier plate 102 is connected to the ring member 131 by, for example, screwing, and the ring member 131 is connected to the cylindrical rod 132 by, for example, screwing.
  • the rod 132 is inserted into an inner hole 133a of a cylindrical bush (bush) 133 fixed to the head body 101, and can move smoothly along the inner hole 133a. Accordingly, the carrier plate 102 can be moved in the vertical direction (vertical direction) with respect to the head main body 101, and the horizontal movement (lateral direction) of the carrier plate 102 with respect to the head main body 101 can be prevented.
  • annular (ring-shaped) diaphragm 141 made of a flexible elastic film is fixed (clamped) to the head main body 101 by a fixing ring (inner clamp ring) 142, and the die is fixed.
  • the outer edge of the diaphragm 141 is fixed (clamped) to the carrier plate 102 by a fixing ring (outer clamp ring) 163.
  • the diaphragm 141 can function to seal a space (a space 152 to be described later) between the lower surface of the head main body 101 and the upper surface of the carrier plate 102.
  • Membrane 115 support plate 111, first fixing ring 112, second fixing ring 114, diaphragm 113, carrier plate 102 (lower surface), ring member 131 (lower surface) and rod 13 2 (inner wall)
  • the pressure in the space 151 (sealed) between them is configured to be controllable!
  • a pump (not shown) or the like is fluidly connected to the space 151 via the inner hole 133a of the bush 133 and the inner hole 132a of the rod 132 so that the pressure in the space 151 can be controlled to a desired pressure. It is summer.
  • the downward force of the membrane 115 (the force or pressure with which the membrane 115 presses the semiconductor wafer 1 against the polishing pad 58) can be controlled.
  • the membrane 115 By increasing the pressure in the space 151 by introducing pressurized gas into the space 151, the membrane 115 is expanded, and the force (pressure) that the membrane 115 presses the semiconductor wafer 1 against the polishing pad 58 can be increased.
  • the membrane 115 By reducing the pressure in the space 151, the membrane 115 can be contracted, and the force (pressure) by which the membrane 115 presses the semiconductor wafer 1 against the polishing pad 58 can be reduced.
  • the pressure in the space 152 sealed (sealed) between the head body 101 (the lower surface), the diaphragm 141, the carrier plate 102 (the upper surface) and the rod 132 (the outer wall) can be controlled.
  • a pump (not shown) or the like is fluidly connected to the space 152 via a path (hole) 153 so that the pressure in the space 152 can be controlled to a desired pressure.
  • the carrier plate 102 By adjusting the pressure in the space 152, the carrier plate 102 can be pushed down, and the pressure at which the retainer ring 60 pushes the polishing pad 58 can be controlled.
  • the carrier plate 102 is caused to act downward, and the pressure that the retainer ring 60 presses the polishing pad 58 is increased. Reducing the pressure in the space 152 causes the carrier plate 102 to move upward, reducing the pressure at which the retainer ring 60 presses the polishing pad 58. Can. By adjusting the pressure of the space 152 in this way, it becomes possible to mainly control the polishing rate at the wafer edge of the semiconductor wafer 1.
  • an inner tube 161 having a force such as a flexible elastic membrane (elastic membrane) is attached to the lower surface of the carrier plate 102.
  • the pressure of the space 162 sealed (sealed) by the control is configured to be controllable.
  • a path connected to a pump is fluidly connected to the space 162 so that the pressure in the space 162 can be controlled to a desired pressure.
  • the inner tube 161 is inflated to cause downward pressure to act on the second fixing ring 114 with which the inner tube 161 is in contact, and the carrier portion 103 causes the semiconductor wafer 1 to be applied to the polishing pad 58.
  • the pressing force pressure
  • the pressing force can be increased.
  • the entire back surface of the semiconductor wafer 1 (generally, mechanical pressure is generally applied to the peripheral portion) via the membrane 115 (or a flexible thin film) is static gas.
  • the semiconductor wafer 1 is mechanically polished with pressure (or compressible fluid pressure) or quasi-static gas pressure.
  • the semiconductor wafer 1 is held on the polishing head 54 (wafer holding portion) by a retainer ring 60 having a grease material force screwed to the polishing head 54 (wafer holding portion) from below.
  • the diaphragm fixing ring 120 is configured such that the outer edge of the diaphragm 113 is sandwiched between the upper surface of the diaphragm fixing ring 120 and the lower surface of the carrier plate 102, and the carrier plate is screwed from the upper surface side of the carrier plate 102 with the screw 121. Screwed to 102 and fixed.
  • the portion of the upper surface of the diaphragm fixing ring 120 that comes into contact with the diaphragm 113 is provided with an uneven portion 120a.
  • the uneven portion 120a can be used to clamp the diaphragm 113 made of an elastic film with a strong force. Yes.
  • the lower surface 120b of the diaphragm fixing ring 120 is attached with 60 forces!
  • Jetnering 60 It has an annular (ring-like) shape and is made of a resin material.
  • the retainer ring 60 is screwed to the diaphragm fixing ring 120 with screws 170 from the bottom surface 60b side of the retainer ring 60 so that the upper surface 60a of the retaining ring 60 faces the lower surface 120b of the diaphragm fixing ring 120 (screw fixing). And fixed (clamped).
  • two positioning pins (corresponding to positioning pins 182 to be described later) are provided as a measure for preventing displacement of the diaphragm fixing ring 120 and the retainer ring 60.
  • the diaphragm fixing ring 120 and the retainer ring 60 have a concentric annular shape, and the lower surface 120b of the diaphragm fixing ring 120 and the upper surface 60a of the retainer ring 60 that contacts the diaphragm fixing ring 120 have the same shape.
  • the upper surface 60a of the retainer ring 60 can be securely fixed to the lower surface 120b of the fixing ring 120.
  • a fluid for example, gas
  • Ring 60 can be pushed downward to load the polishing pad 58.
  • the inner side surface (inner peripheral side surface) 60c of the retainer ring 60 and the surface 115a of the membrane 115 form a recess (recessed portion, recess) that accommodates the semiconductor wafer 1, and the retainer ring 60 is formed from the recess into the semiconductor wafer. 1 can be prevented from coming off. That is, the semiconductor wafer 1 can be mechanically polished by the retainer ring 60 while the semiconductor wafer 1 is held (supported) on the polishing head 54.
  • FIG. 16 is a plan view (bottom view) of the diaphragm fixing ring 120 used in the present embodiment.
  • FIG. 17 is a plan view (bottom view) showing a state in which the retainer ring 60 is attached to the diaphragm fixing ring 120 (with screws), and FIGS. 18, 19 and 20 are cross-sectional views of the main parts thereof.
  • . 17 corresponds to FIG. 18, the BB line of FIG. 17 corresponds to FIG. 19, and the CC line of FIG. 17 corresponds to FIG. 16 and 17 are bottom views, and FIGS. 18 and 19 are cross-sectional views with the bottom side facing upward.
  • a plurality of grooves 180 are formed on the lower surface 60b of the retainer ring 60 (the surface on the side in contact with the polishing pad 58).
  • Each groove 180 is formed to connect the lower end of the inner side surface (inner peripheral side surface) 60c of the retainer ring 60 and the lower end of the outer side surface (outer peripheral side surface) 60d.
  • the polishing liquid (slurry) supplied onto the polishing pad 58 is polished from the outside of the retainer ring 60 through the groove 180 of the retainer ring 60 to polish the semiconductor wafer 1 in the retainer ring 60.
  • the supply to the surface can be facilitated.
  • the groove 180 in the retainer ring 60 it becomes possible to supply the polishing liquid (slurry) evenly to the main surface (polishing surface) of the semiconductor wafer 1 during the CMP process. Therefore, it is possible to suppress or prevent the occurrence of uneven polishing of the semiconductor wafer.
  • the polishing head 54 rotates together with the retainer ring 60 and the semiconductor wafer 1 to perform the CMP process by bringing the semiconductor wafer 1 and 1 into contact with the polishing pad 58 at a predetermined pressure.
  • the lower surface 60b of the rotating retainer ring 60 rotates.
  • the groove 1 80 is inclined with respect to the normal direction of the inner periphery (inner side surface 60c) or outer periphery (outer side surface 60d) of the lower surface 60b of the annular retainer ring 60 so that the polishing liquid etc. can easily pass through the groove 180 of It is formed in the direction to be.
  • a screw hole (screw hole) 181 is formed in the groove 180 of the lower surface 60b of the retainer ring 60.
  • the screw hole 181 is provided in a concave portion (first hole portion) 181a for accommodating the head portion 170a of the screw 170 and a bottom portion of the concave portion 181a.
  • a screw hole (second hole, recess) 181b is formed in the groove 180 of the lower surface 60b of the retainer ring 60.
  • the screw hole 181 is provided in a concave portion (first hole portion) 181a for accommodating the head portion 170a of the screw 170 and a bottom portion of the concave portion 181a.
  • a screw hole (second hole, recess) 181b The depth D of the recess 181a of the screw hole 181 is larger than the height H of the head 170a of the screw 170 (D> H).
  • the upper surface 170b of the head 170a of the screw 170 screwed with the screw hole 181 does not protrude from the force of the lower surface 60b of the cartainer ring 60! /.
  • the head 170a of the screw 170 screwed in the screw hole 181 The upper surface 170a of the force retainer ring
  • the lower surface 60b of the force retainer ring 60 If the force protrudes from the head 60a of the screw 170 on the polishing pad 1S
  • the upper surface of the head 170a of the screw 170 screwed into the screw hole 181 is in contact with the lower surface 60b of the retainer ring 60.
  • the head 170a of the screw 170 can be prevented from coming into contact with the polishing pad. Further, the depth D of the recess 181a of the screw hole 181 is deeper than the depth D of the groove 180 (D> D;).
  • the screw hole 181c is also formed on the lower surface 120b (the surface on which the retainer ring 60 is attached) of the diaphragm fixing ring 120 at a position aligned with 18 lb of the screw hole of the retainer ring 60. Yes. Screw holes 181c are threaded on the side wall (screws (female threads) are formed). O Screws 170 (threads, male threads) are formed on the side wall. 60 threaded hole 181b is inserted into the diaphragm fixing ring 120 threaded hole 181c (screwed and screwed), and the retainer ring 60 is screwed to the diaphragm fixing ring 120 and fixed. is doing.
  • two positioning pins 182 are provided.
  • two holes (recesses) 182a for inserting the positioning pin 182 are provided in the lower surface 120b of the diaphragm fixing ring 120, and the positioning pin 182 is also inserted into the upper surface 60a of the retainer ring 60 at a position corresponding to the hole 182a.
  • the hole (concave portion) 182b is provided.
  • one end of the positioning pin 182 is inserted into one of the holes 182a and 182b, for example, the hole 182a of the lower surface 120b of the diaphragm fixing ring 120. Then, the other end of the positioning pin 182 inserted into the hole 182a of the diaphragm fixing ring 120 is the upper surface of the retainer ring 60 so that the other end of the positioning pin 182 is inserted into the other of the holes 182a and 182b.
  • the retainer ring 60 is positioned on the diaphragm fixing ring 120 so as to be inserted into the hole 182b of the 60a. Then, the retainer ring 60 is screwed and fixed to the diaphragm fixing ring 120 with the screws 170.
  • a groove 180 is formed on the lower surface 60 b of the retainer ring 60, and a screw hole 181 is formed in the groove 180. That is, a groove 180 is formed so as to pass through the recess 181a of the screw hole 181.
  • liquid for example, liquid 59
  • Slurry can be prevented from solidifying.
  • pure water is supplied from the nozzle 57c at the platen 53c during operation, and from the load cup 52 during standby, so this pure water flows through the groove 180, and the polishing liquid (slurry) etc. at the recess 18la of the screw hole 181. Can be prevented from solidifying.
  • the polishing liquid collected in the recess 181a of the screw hole 1 81 is solidified, and the solid material formed thereby Is removed from the recess 181a of the screw hole 181 during the CMP process of the semiconductor wafer. There is a possibility of adversely affecting polishing.
  • the liquid passing through the groove 180 also passes through the recess 181a of the screw hole 181.
  • the polishing liquid (slurry) Since the recess 181a of the screw hole 181 is always wet during the CMP process, it is possible to prevent the polishing liquid (slurry) from solidifying in the recess 181a of the screw hole 181 and the solidified polishing liquid polishes the semiconductor wafer. Can be adversely affected.
  • the lower surface 120b of the diaphragm fixing ring 120 has a flatness (flatness) of 30 m or less.
  • the diaphragm 113 is clamped between the diaphragm fixing ring 120 and the carrier plate 102, and the diaphragm fixing ring 120 and the carrier plate 102 are screwed from the upper surface side of the carrier plate 102. Fasten the retainer ring 60 to the diaphragm fixing ring 120 downward (the lower surface 60a side of the retainer ring 60) with the screw 170 and fix it!
  • FIG. 21 is a cross-sectional view of a principal part showing a polishing head 254 of a first comparative example examined by the present inventors.
  • FIG. 21 shows a region corresponding to FIG.
  • the diaphragm fixing ring 120 is not used, and the diaphragm 11 3 between the annular retainer ring 260 (the retainer ring 260 of the first comparative example) that also has a grease material force and the carrier plate 102 is used.
  • the outer edge is clamped.
  • the retainer ring 260 is fixed to the carrier plate 102 by screwing the upper surface side force of the carrier plate 102 with screws 221.
  • the other configuration is almost the same as that of the polishing head 54 of the present embodiment, and the description thereof is omitted here.
  • a diaphragm 113 having elastic body force such as a rubber material is directly provided between the retainer ring 260 made of a resin material and the carrier plate 102. It is pinched and fixed. For this reason, the surface state of the retainer ring 260 may occur due to the neglected state, affecting the polishing rate of the edge portion of the semiconductor wafer, and the uniformity of the polishing amount of the semiconductor wafer may not be stable.
  • the lower surface 260b force of the retainer ring 260 is deformed so as to face the outside due to the influence of the diaphragm 113, which also has an elastic body force such as rubber, and the retainer ring 260 is deformed by the pressure from the polishing pad 58 when starting CMP processing.
  • the bottom surface 260b is deformed so that it faces inward.
  • the surface state of the retainer ring 260 is not stable.
  • the surface state of the retainer ring 260 (for example, relative to the surface of the polishing pad)
  • the tilt angle of the lower surface 260b of the retainer ring 260 may fluctuate, affecting the polishing rate of the edge portion of the semiconductor wafer, and the uniformity of the polishing amount of the semiconductor wafer may not be stable. This lowers the manufacturing yield of the semiconductor device and increases the manufacturing cost of the semiconductor device.
  • FIG. 22 is a cross-sectional view of a principal part showing a polishing head 354 of a second comparative example examined by the present inventors.
  • FIG. 22 shows a region corresponding to FIG.
  • the diaphragm fixing ring 120 is not used, and the first portion 360a made of a material having rigidity such as stainless steel and the second portion 360a bonded to the first portion 360a also has a grease material force.
  • the outer edge of the diaphragm 113 is placed between the first portion 360a of the retainer ring 360 and the carrier plate 102, using an annular retainer ring 360 (second retainer ring 360 of the second comparative example) composed of a portion 360b. Clamping.
  • the retainer ring 360 is fixed to the carrier plate 102 with screws 321 from the upper surface side of the carrier plate 102.
  • the other configuration is almost the same as that of the polishing head 54 of the present embodiment, and the description thereof is omitted here.
  • the first portion 360a having a force such as stainless steel and the second portion 360b having a resin material force are bonded together by an adhesive.
  • a trapezoidal retainer ring 360 is formed, and the retainer ring 360 is screwed to the carrier plate 102.
  • the retainer ring 360 is fixed by sandwiching a diaphragm 113 having an elastic force such as rubber material between the first portion 360a having a force such as stainless steel and the carrier plate 102.
  • the clamp state of the diaphragm 1 13 is less likely to fluctuate.
  • the surface condition of the retainer ring 360 e.g., the retainer ring 360 The inclination of the lower surface 360c of the portion 360b of 2) is less likely to fluctuate, and the uniformity of the polishing amount of the semiconductor wafer can be stabilized.
  • the retainer ring 360 when the second portion 360b, which also has the grease material force of the retainer ring 360, is worn by performing the CMP process on a plurality of semiconductor wafers, the retainer ring 360 is replaced. Required force The first part 360a and the second part 360b are bonded and integrated with an adhesive material. Therefore, the retainer ring 360 made up of the first part 360a and the second part 360b It is necessary to replace the whole. Each time the retainer ring 360 is replaced, the sandwiching degree of the diaphragm 113 between the first apportioning 360a of the retainer ring 360 and the carrier plate 102 changes, which may affect the polishing rate of the edge portion of the semiconductor wafer. is there.
  • the condition of the retainer ring 360 is adjusted, etc. It is necessary to adjust or check the edge polishing rate. This reduces the operating rate of the CMP device and increases the manufacturing cost of the semiconductor device.
  • the second portion 360b which also has a grease material strength, wears out, it is necessary to replace the entire retainer ring 360 composed of the first portion 360a and the second portion 360b. ) Will increase the cost of manufacturing semiconductor devices.
  • diaphragm fixing ring 120 is clamped between diaphragm fixing ring 120 and carrier plate 102 made of a rigid material (metal material) such as stainless steel, and diaphragm fixing ring
  • the carrier plate 102 and the carrier plate 102 are fastened with screws 121 from the upper surface side of the carrier plate 102 and fixed with force.
  • the retainer ring 60 made of a resin material is moved downward (retainer ring 60) to the diaphragm fixing ring 120.
  • the lower surface 60a side) is fastened with screws 170 and fixed with tension.
  • Retainer ring 60 made of a resin material and diaphragm fixing ring 120 are not sandwiched between diaphragm 113 and are harder than retainer ring 60 (having higher mechanical strength). Diaphragm between diaphragm fixing ring 120 and carrier plate 102 113 is clamped, and the retainer ring 60 is fixed directly on the lower surface 120b of the diaphragm fixing ring 120 with good flatness, so that the retainer ring 60 is stable and stable on the diaphragm fixing ring 120 and the carrier plate 102. Can be fixed. For this reason, the resin surface (polishing pad contact portion) of the retainer ring 60 is not deformed, and the uniformity of the polishing amount of the semiconductor wafer can be stabilized.
  • the surface state of the retainer ring 60 (for example, the angle of inclination of the lower surface 60b of the retainer ring 60 with respect to the surface of the polishing pad 58) between the standby state (before the start) and the CMP process start, when the clamp state of the diaphragm 113 is difficult to change ) Does not change, and the surface state of the retainer ring 60 can be stabilized, so that the uniformity of the polishing amount of the semiconductor wafer can be stabilized even when the standby state and the start state are repeated. Thereby, the manufacturing yield of the semiconductor device can be improved and the manufacturing cost of the semiconductor device can be reduced.
  • the retainer ring 60 can be removed and replaced by removing the screws 170, it is not necessary to remove the diaphragm fixing ring 120 when replacing the retainer ring 60. For this reason, even if the retainer ring 60 is replaced, the sandwiching state of the diaphragm 113 by the diaphragm fixing ring 120 and the carrier plate 102 does not change. Therefore, even if the retainer ring 60 is replaced, the surface state of the retainer ring 60 does not fluctuate. Therefore, after the retainer ring 60 is replaced, CMP processing can be started immediately, and the uniformity of the polishing amount of the semiconductor wafer can be stabilized. Can be made.
  • the operating rate of the CMP apparatus can be improved and the manufacturing cost of the semiconductor device can be reduced.
  • the retainer ring 60 when the retainer ring 60 is worn, it is not necessary to replace the diaphragm fixing ring 120, which is a metal part, by replacing only the retainer ring 60, which also has a grease material strength. Therefore, replacement parts (retainer ring 60) The unit price can be reduced, which can also contribute to the reduction of the manufacturing cost of the semiconductor device.
  • the groove 180 is formed on the lower surface 60b of the retainer ring 60, and the screw hole 181 is formed in the groove 180. That is, the groove 180 is formed so as to pass through the recess 181a of the screw hole 181.
  • the recess of the screw hole 181 The body can be easily supplied to the portion 181a and the head 170a of the screw 170, and the recess (181a) of the screw hole 181 can prevent the polishing liquid (slurry) from solidifying. As a result, the solidified polishing liquid can be prevented from adversely affecting the polishing of the semiconductor wafer. Therefore, the manufacturing yield of the semiconductor device can be improved and the manufacturing cost of the semiconductor device can be reduced.
  • FIG. 23 is an explanatory view (cross-sectional view) showing a wear model of the retainer ring 60 made of a resin material cover.
  • the lower surface 60b of the retainer ring 60 is also polished and worn together.
  • the lower surface 60b of the ring 60 is inclined.
  • the CMP process of the semiconductor wafer 1 can be performed stably (corresponding to the stable state in FIG. 23).
  • the flatness H of the lower surface 60b of the retainer ring 60 is
  • FIG. 24 is a cross-sectional view (descriptive view) conceptually showing a state in which the polishing liquid 190 has entered between the diaphragm fixing ring 120 and the retainer ring 60.
  • Figure 25 shows the retainer ring after many semiconductor wafers are subjected to CMP.
  • FIG. 6 is a plan view (descriptive drawing) showing a lower surface 120b of the diaphragm fixing ring 120 when the groove 60 is removed.
  • the polishing liquid supplied onto the polishing pad 58 from the nozzle 57 advances from the outside of the retainer ring 60 to the inside of the retainer ring 60 and is held inside the retainer ring 60 on the polishing surface of the semiconductor wafer 1. 24, as shown in FIG. 24, the retainer ring 60, the diaphragm fixing ring 120, and the outer peripheral side (outer side wall 60d side) of the retainer ring 60 are arranged closer to the outer peripheral side (outer side wall 60d side). It is easy for the polishing liquid 190 to enter the gap between the two.
  • FIG. 26 is a plan view (bottom view) of the retainer ring 60 used in the present embodiment, and FIG. 27 is a schematic cross-sectional view thereof.
  • FIG. 26 corresponds to FIG. 17 of the above embodiment.
  • the groove 180 is not shown for easy understanding.
  • a plurality of grooves 180 are formed on the lower surface 60b of the retainer ring 60 (the surface that contacts the polishing pad), and the screw hole 181 is formed near the center of each groove 180.
  • a plurality of grooves 180 are formed on the lower surface 60b (the surface that contacts the polishing pad) of the retainer ring 60, and the outer peripheral side (outside, outer sidewall 60d side) of the center of each groove 180.
  • a screw hole 181 is formed on the diaphragm fixing ring 120 with a screw 170 at the screw hole 181.
  • Other configurations are substantially the same as those in the first embodiment, and thus description thereof is omitted here.
  • a plurality of grooves 180 are formed on the lower surface 60b of the retainer ring 60, and screw holes 181 are formed closer to the outer periphery than the center of each groove 180. Since the screw is fixed to the diaphragm fixing ring 120 with the screw 170 at 181, a gap is formed between the retainer ring 60 and the diaphragm fixing ring 120 on the outer peripheral side of the retaining ring 60, and the polishing liquid is generated there. Intrusion can be prevented. For this reason, The retainer ring 60 can be prevented from warping, and the replacement life of the retainer ring 60 (the life that can be treated with CMP) can be extended.
  • a member for screwing the retainer ring 60 here, the lower surface 120b of the diaphragm fixing ring 120 (the surface on the side where the retainer ring 60 is attached, the surface facing the retainer ring 60) is made of silicon or the like. A surface coating can also be applied. As a result, it is possible to more reliably prevent the polishing liquid from entering between the retainer ring 60 and the diaphragm fixing ring 120, and to extend the replacement life of the retainer ring 60 (the life that can be treated by CMP).
  • the present invention is effective when applied to a manufacturing technique of a semiconductor device having a step of chemically mechanically polishing a semiconductor wafer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

　ＣＭＰ装置の研磨ヘッド（５４）において、弾性体膜からなるダイヤフラム（１１３）をキャリアプレート（１０２）に金属材料からなるダイヤフラム固定リング（１２０）で固定し、このダイヤフラム固定リング（１２０）に樹脂材料からなるリテーナリング（６０）を下方からネジ１７０でネジ留めする。リテーナリング（６０）の下面（６０ｂ）には溝が形成され、その溝内にリテーナリング（６０）をネジ留めするためのネジ穴が形成されている。ダイヤフラム（１１３）およびメンブレン（１１５）などで封止された空間を加圧することによりメンブレン（１１５）を介して半導体ウエハ１を研磨パッド５８に押し付けて半導体ウエハ（１）をＣＭＰ処理する。

Description

明 細 書
半導体装置の製造方法
技術分野
[0001] 本発明は、半導体装置の製造技術に関し、特に、半導体ウェハをィ匕学機械研磨（ Chemical Mechanical Polishing: CMP)する工程を有する半導体装置の製造技術に 適用して有効な技術に関するものである。
背景技術
[0002] 半導体装置の製造工程は、種々の CMP工程を含んで 、る。例えば、半導体ゥェ ハに素子分離領域としての埋込み絶縁膜を STI (Shallow Trench Isolation)法で形成 する際の CMP工程、半導体ウェハ上に形成した層間絶縁膜を平坦ィ匕する際の CM P工程、層間絶縁膜に形成したスルーホールに導電材料を埋め込んでプラグを形成 する際の CMP工程、またはダマシン法で埋込配線を形成する際の CMP工程などが ある。
[0003] 日本特開平 9-19863号公報 (特許文献 1)または、その対応米国特許第 579521 5号公報には、ポリシングヘッド構造において、アルミニウム製のウェハ外縁保持リン グバッキングリングにプラスチック材料製のウェハ外縁保持リングをネジ留めする技術 が記載されている。
[0004] 日本特開 2003— 124169号公報（特許文献 2)には、ウェハ保持ヘッドのホルダに リテーナリングを取り付けるとともに、リテーナリングの内側に保護シートを張設し、保 護シートを介してウェハを研磨パッドに押し付けて研磨するウェハ研磨装置において 、ホルダとリテーナリングのそれぞれに設けられた貫通孔の 、ずれか一方の貫通孔 にめねじ部を有するインサートが貫通されるとともに、他方の貫通孔におねじ部を有 するボルト部材が貫通され、該インサートとボルト部材とが螺合されることによりホルダ とリテーナリングとが取り付けられる技術が記載されている。
[0005] 日本特開 2003— 179014号公報（特許文献 3)には、ウェハ保持ヘッドのホルダに リテーナリングを取り付けるとともに、リテーナリングの内側に保護シートを張設し、保 護シートを介してウェハを研磨パッドに押し付けて研磨するウェハ研磨装置において 、保護シートの外周縁部分がリテーナリングとホルダとで挟持されるとともに、該挟持 部の内周側に保護シートの張力調整手段が設けられており、張力調整手段により張 設された保護シートの張力が可変となっている技術が記載されている。
[0006] 日本特開平 11-291162号公報 (特許文献 4)または、その対応米国特許第 6277 008号公報には、リテーナリングを、ポリエチレンテレフタレートなどの硬質プラスチッ クからなる榭脂部分と、ステンレス鋼などの金属部分とからなり、その榭脂部分が保持 部材全面を覆うように形成された状態に構成した技術が記載されて ヽる。
[0007] 日本特開 2003— 179015号公報 (特許文献 5)または、その対応米国特許第 6251 215号公報には、化学的機械的研磨装置用のキャリア 'ヘッドが、可撓性の下部の 部分及び剛性の上部の部分を有する止め輪を有し、この止め輪が、研磨の間にポリ シング 'パッドと接触し、第一の材料で作られている底部表面を有する下部の部分、 ならびに、第一の材料より剛性である第二の材料で作られている上部の部分を有す る構成とする技術が記載されて 、る。
[0008] 日本特開 2001— 71255号公報 (特許文献 6)または、その対応欧州特許公開第 1 080841号公報には、研磨ヘッドにおいて、リテーナリングをキャリアに対して固定し 、キャリアの下面には弾性膜を配設し、弾性膜の周縁部をリテーナリングとキャリアと の間に挟持して固定し、キャリアには、弾性膜とキャリアとの間に圧力可変の流体を 供給するための流体供給路を設ける技術が記載されている。
[0009] 日本特開 2004-6653号公報 (特許文献 7)または、その対応米国特許第 677333 8号公報には、研磨ヘッドの下部板縁部位に、多孔フィルムに固定されたウェハが外 部に離脱されることを防止するためのリテーナリングがボルトで下部板と締結されたク ランプリングにより圧着固定された技術が記載されている。
[0010] 日本特開平 11 333711号公報 (特許文献 8)には、内部に段付き構造を有するハ ウジングと、ハウジングの周辺に固定されたリテーナリングと、リテーナリングにより保 持された弾性体膜と、ハウジングとリテーナリングと弾性体膜とにより形成される密閉 空間に空気を導入し、或いは密閉空間から空気を吸引する機構と、を備えた研磨へ ッドに関する技術が記載されている。
[0011] 日本特開 2003— 39306号公報 (特許文献 9)には、ウェハ研磨装置のウェハキヤリ ァを、キャリア本体と、研磨中のウェハを周方向に支持するリテーナリングと、ウェハ に押圧力を伝達する薄膜部材とから構成し、キャリア本体には薄膜部材を押圧する エアー圧を用いた第 1の押圧手段を設けると共に、第 1の押圧手段とは別にリテーナ リングをエアー圧によって下方に押圧する第 2の押圧手段を設けるように構成した技 術が記載されている。
特許文献 1：特開平 9— 19863号公報
特許文献 2 :特開 2003— 124169号公報
特許文献 3 :特開 2003—179014号公報
特許文献 4：特開平 11 291162号公報
特許文献 5 :特開 2003—179015号公報
特許文献 6 :特開 2001-71255号公報
特許文献 7：特開 2004— 6653号公報
特許文献 8：特開平 11 - 333711号公報
特許文献 9：特開 2003— 39306号公報
発明の開示
発明が解決しょうとする課題
[0012] CMP工程にぉ 、ては、 CMP装置の回転するプラテン (研磨定盤）に貼り付けられ た研磨パッドに研磨液を供給しながら、ウェハ保持部に保持した半導体ウェハを押し 付けることで、半導体ウェハが研磨される。
[0013] CMP装置の半導体ウェハ面内研磨量の均一性は、ウェハ保持部に取り付けられ ているリテーナリングの表面形状に大きく依存している。半導体ウェハとともにリテー ナリングの表面も研磨されるため、半導体ウェハ（特にウェハエッジ部）の研磨状態に はリテーナリングの表面状態が影響する。リテーナリングの磨耗状態により、半導体ゥ ェハのウェハエッジ部の研磨レートが変化するので、リテーナリングの磨耗が進むと 半導体ウェハの面内研磨量均一性が安定しなくなり、製造される半導体装置の品質 が変動する可能性がある。このため、リテーナリングの表面の平面度管理ゃリテーナ リングの定期交換が必要となる。リテーナリングは高価な消耗品であるため、リテーナ リングの低コストィ匕ゃ交換寿命の向上を図り、半導体装置の製造コストを低減すること が望まれている。また、リテーナリングの交換に複雑な作業が必要であると、 CMP装 置の稼働率を低下させ、半導体装置の製造コストを増大させてしまう可能性がある。 このため、簡易な手法で交換できるリテーナリングが望まれている。
[0014] また、リテーナリングを交換したときにウェハ保持部へのリテーナリングの固定具合 が変動する場合、新しいリテーナリングに交換した後で、製品ウェハ（半導体装置を 製造するための半導体ウェハ）の CMP処理に着工する前に、リテーナリングの条件 だしなどを行って、半導体ウェハのエッジ部の研磨レートを調整または確認する必要 がある。これは、 CMP装置の稼働率を低下させ、半導体装置の製造コストを増大さ せてしまう。
[0015] 本願に開示された一つの発明の一つの目的は、半導体装置の製造コストを低減で きる技術を提供することにある。
課題を解決するための手段
[0016] 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。
[0017] 本願に開示された一つの発明は、下方よりウェハ保持部にネジ留めした榭脂材料 力もなるリテーナリングによって半導体ウェハをウェハ保持部に保持し、ウェハの裏 面のほぼ全面 (周辺部は一般に機械的圧力が加わることが多い）をメンブレン (また はフレキシブルな薄膜)を介して静ガス圧 (または圧縮性流体圧)または準静ガス圧 で加圧した状態で半導体ウェハをィ匕学機械研磨するものである。
[0018] また、本願に開示された一つの発明は、下方よりウェハ保持部にネジ留めした榭脂 材料力 なるリテーナリングによって半導体ウェハをウェハ保持部に保持した状態で 半導体ウェハをィ匕学機械研磨するものである。
[0019] また、本願に開示された一つの発明は、下方よりウェハ保持部にネジ留めした榭脂 材料力 なるリテーナリングによって半導体ウェハをウェハ保持部に保持した状態で 半導体ウェハをィ匕学機械研磨し、リテーナリングの下面に形成された溝内にリテーナ リングをネジ留めするためのネジ穴が形成されているものである。
[0020] また、本願に開示された一つの発明は、下方よりウェハ保持部にネジ留めした榭脂 材料力 なるリテーナリングによって半導体ウェハをウェハ保持部に保持した状態で 半導体ウェハをィ匕学機械研磨し、ダイヤフラムがウェハ保持部にダイヤフラム固定部 材で固定され、このダイヤフラム固定部材にリテーナリングが下方よりネジ留めされて いるものである。
[0021] また、本願に開示された一つの発明は、下方よりウェハ保持部にネジ留めした榭脂 材料力 なるリテーナリングによって半導体ウェハをウェハ保持部に保持した状態で 半導体ウェハをィ匕学機械研磨し、弾性膜がウェハ保持部に環状の金属部材で固定 され、この金属部材にリテーナリングが下方よりネジ留めされているものである。 発明の効果
[0022] 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に 説明すれば以下のとおりである。
[0023] 半導体装置の製造コストを低減できる。
図面の簡単な説明
[0024] [図 1]本発明の一実施の形態である半導体装置の製造工程を示す半導体ウェハの 要部断面図である。
[図 2]図 1に続く半導体装置の製造工程中における要部断面図である。
[図 3]図 2に続く半導体装置の製造工程中における要部断面図である。
[図 4]図 3に続く半導体装置の製造工程中における要部断面図である。
[図 5]図 4に続く半導体装置の製造工程中における要部断面図である。
[図 6]図 5に続く半導体装置の製造工程中における要部断面図である。
[図 7]図 6に続く半導体装置の製造工程中における要部断面図である。
[図 8]図 7に続く半導体装置の製造工程中における要部断面図である。
[図 9]図 8に続く半導体装置の製造工程中における要部断面図である。
[図 10]CMP工程の処理シーケンスを示す説明図である。
[図 11]CMP装置の概略的な構成を示す説明図である。
[図 12]CMP装置の概略的な構成を示す説明図である。
[図 13]CMP装置を構成する複数のプラテンのうちの一つのプラテンで半導体ウェハ が CMP処理される様子を示す説明図である。
[図 14]研磨ヘッドの要部断面図である。 [図 15]研磨ヘッドのリテーナリング近傍領域の要部断面図である。
[図 16]ダイヤフラム固定リングの平面図である。
[図 17]ダイヤフラム固定リングにリテーナリングを取り付けた状態を示す平面図である
[図 18]ダイヤフラム固定リングにリテーナリングを取り付けた状態を示す要部断面図 である。
[図 19]ダイヤフラム固定リングにリテーナリングを取り付けた状態を示す要部断面図 である。
[図 20]ダイヤフラム固定リングにリテーナリングを取り付けた状態を示す要部断面図 である。
[図 21]第 1の比較例の研磨ヘッドを示す要部断面図である。
[図 22]第 2の比較例の研磨ヘッドを示す要部断面図である。
[図 23]リテーナリングの磨耗モデルを示す説明図である。
[図 24]ダイヤフラム固定リングとリテーナリングとの間に研磨液が侵入した状態を概念 的に示す断面図である。
[図 25]CMP処理を行った後に、リテーナリングを外したときのダイヤフラム固定リング の下面を示す平面図である。
[図 26]本発明の他の実施の形態のリテーナリングの平面図である。
[図 27]本発明の他の実施の形態のリテーナリングの断面図である。
発明を実施するための最良の形態
[0025] 本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通り である。
[0026] 1.シリコン等物質名を言う場合、特にその旨記載した場合を除き、表示された物質 のみを示すものではなぐ示された物質 (元素、原子群、分子、高分子、共重合体、 化合物等）を主要な成分、組成成分とするものを含むものとする。
[0027] すなわち、シリコン領域等といっても、特にそうでない旨明示したときを除き、純粋シ リコン領域、不純物をドープしたシリコンを主要な成分とする領域、 GeSiのようにシリ コンを主要な構成要素とする混晶領域等を含むものとする。更に、 MISというときの「 M」は、特にそうでない旨明示したときを除き、純粋な金属に限定されるものではなく 、ポリシリコン (アモルファスを含む)電極、シリサイド層、その他の金属類似の性質を 示す部材を含むものとする。更に、 MISというときの「I」は、特にそうでない旨明示し たときを除き、酸化シリコン膜等の酸化膜に限定されず、窒化膜，酸窒化膜、アルミナ 膜その他の通常誘電体、高誘電体、強誘電体膜等を含むものとする。
[0028] 2.ウェハとは、半導体集積回路の製造に用いるシリコンその他の半導体単結晶基 板 (一般にほぼ円板形、半導体ウェハ、その他それらを単位集積回路領域に分割し た半導体チップ又はペレット並びにその基体領域）、ェピタキシャル基板、サファイア 基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合 的基板を言う。
[0029] 3.化学機械研磨（CMP： Chemical Mechanical Polishing)とは、一般に被研磨面を 相対的に軟らかい布様のシート材料等力もなる研磨パッドに接触させた状態で、スラ リを供給しながら面方向に相対移動させて研磨を行うことをいい、本実施の形態にお いては、その他、被研磨面を硬質の砥石面に対して相対移動させることによって研磨 を行う CML(Chemical Mechanical Lapping),その他の固定砲粒を使用するもの、及 び砥粒を使用しな ヽ砥粒フリー CMP等も含むものとする。
[0030] 4.研磨液 (スラリ）とは、一般に化学エッチング薬剤に研磨砲粒を混合した懸濁液 をいいうが、研磨砥粒が混合されて！、な！/、ものも含むものとする。
[0031] 5.埋込配線または埋込メタル配線とは、一般にシングルダマシン (single
damascene)やデュアルダマシン (dual damascene)等のように、絶縁膜に形成された溝 ゃ孔などのような配線開口部の内部に導電膜を埋め込んだ後、絶縁膜上の不要な 導電膜を除去する配線形成技術によってパターユングされた配線をいう。また、一般 に、シングルダマシンとは、プラグメタルと、配線用メタルとの 2段階に分けて埋め込 む、埋込配線プロセスを言う。同様にデュアルダマシンとは、一般にプラグメタルと、 配線用メタルとを一度に埋め込む、埋込配線プロセスを言う。一般に、銅埋込配線を 多層構成で使用されることが多 、。
[0032] 6.本願において半導体装置というときは、特に単結晶シリコン基板上に作られるも のだけでなぐ特にそうでない旨が明示された場合を除き、ェピタキシャル基板、 SOI (Silicon On Insulator)基板や TFT(Thin Film Transistor)液晶製造用基板などといつ た他の基板上に作られるものを含むものとする。
[0033] 7.半導体集積回路チップまたは半導体チップ (以下、単にチップと 、う）とは、ゥェ ハエ程 (ウェハプロセスまたは前工程）が完了したウェハを単位回路群に分割したも のを言う。
[0034] 8.低誘電率な絶縁膜 (Low— K絶縁膜)とは、パッシベーシヨン膜に含まれる酸ィ匕 シリコン膜 (たとえば TEOS (Tetraethoxysilane)酸化膜）の誘電率よりも低 ヽ誘電率を 有する絶縁膜を例示できる。一般的には、 TEOS酸化膜の比誘電率 ε =4. 1-4. 2程度以下を低誘電率な絶縁膜と言う。
[0035] 以下の実施の形態においては便宜上その必要があるときは、複数のセクションまた は実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに 無関係なものではなぐ一方は他方の一部または全部の変形例、詳細、補足説明等 の関係にある。
[0036] また、以下の実施の形態において、要素の数等 (個数、数値、量、範囲等を含む） に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される 場合等を除き、その特定の数に限定されるものではなぐ特定の数以上でも以下でも 良い。
[0037] さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特 に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必 ずしも必須のものではな 、ことは言うまでもな 、。
[0038] 同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及す るときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等 を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このこ とは、上記数値および範囲についても同様である。
[0039] また、本実施の形態を説明するための全図において同一機能を有するものは同一 の符号を付し、その繰り返しの説明は省略する。
[0040] また、本実施の形態で用いる図面においては、平面図であっても図面を見易くする ためにハッチングを付す場合もある。また、断面図であっても、ノ、ツチングを省略する 場合もある。
[0041] 以下、本発明の実施の形態を図面に基づいて詳細に説明する。
[0042] (実施の形態 1)
図 1一図 9は、本発明の一実施の形態である半導体装置、例えば MISFET (Metal Insulator Semiconductor Field Effect Transistor)の製造工程中の要部断面図である
[0043] まず、例えば 1一 10 Ω cm程度の比抵抗を有する p型の単結晶シリコンなど力 なる 半導体ウェハ (ウェハ、半導体基板） 1を準備する。それから、半導体ウェハ 1の半導 体素子形成側の主面に例えば STI (Shallow Trench Isolation,または SGI : Shallow Groove Isolation)法などを用いて、絶縁体からなる素子分離領域 2を形成する。素子 分離領域 2は、例えば次にようにして形成することができる。
[0044] すなわち、図 1に示されるように、半導体ウェハ 1の主面に、例えば窒化シリコンなど 力もなる絶縁膜 3を形成し、フォトリソグラフィ法およびドライエッチング法などを用いて 絶縁膜 3をパターユングする。それから、パターユングされた絶縁膜 3をエッチングマ スクとして用いて半導体基板 1を所定の深さまでエッチングして、半導体ウェハ 1の主 面に素子分離溝 2aを形成する。素子分離溝 2aの底部および側壁などを必要に応じ て熱酸ィ匕法などで酸ィ匕した後、酸ィ匕シリコンなど力もなる絶縁膜 4を素子分離溝 2aを 埋めるように半導体ウェハ 1上に形成する。
[0045] 次に、図 2に示されるように、 CMP (Chemical Mechanical Polishing：化学機械研磨 、化学的機械的研磨)処理を行って絶縁膜 4を研磨し、素子分離溝 2a内に絶縁膜 4 を残し、それ以外の絶縁膜 4の不要な部分を除去する。これにより、素子分離溝 2aを 埋める絶縁膜 4からなる素子分離領域 2を形成することができる。その後、残存する絶 縁膜 3は除去される。素子分離領域 2は、半導体ウェハ 1に形成される各素子 (半導 体素子、例えば MISFET)間を分離するように機能する。これにより、形成された素 子間の電気的な干渉をなくし、個々の素子を独立して制御することが可能となる。
[0046] 次に、図 3に示されるように、半導体ウェハ 1の nチャネル型 MISFETを形成する領 域に、 ρ型ゥエル 6を形成する。 p型ゥエル 6は、例えばホウ素（B)などの p型の不純物 をイオン注入することなどによって形成することができる。 [0047] 次に、 p型ゥエル 6の表面にゲート絶縁膜形成用の絶縁膜 7aを形成する。絶縁膜 7 aは、例えば薄い酸ィ匕シリコン膜など力もなり、例えば熱酸化法などによって形成する ことができる。
[0048] 次に、 p型ゥエル 6の絶縁膜 7a上にゲート電極 8を形成する。例えば、半導体ゥェ ノ、 1の主面上に多結晶シリコン膜を形成し、その多結晶シリコン膜にリン (P)などをィ オン注入して低抵抗の n型半導体膜とし、その多結晶シリコン膜をドライエッチングに よってパター-ングすることにより、パター-ングされた多結晶シリコン膜からなるゲー ト電極 8を形成することができる。ゲート電極 8の下の絶縁膜 7aが、 MISFETのゲート 絶縁膜 7となる。
[0049] 次に、 p型ゥエル 6のゲート電極 8の両側の領域にリン（P)またはヒ素（As)などの n 型の不純物をイオン注入することにより、（一対の） n—型半導体領域 9を形成する。
[0050] 次に、ゲート電極 8の側壁上に、例えば酸ィ匕シリコンなど力もなる側壁スぺーサまた はサイドウォール 10を形成する。サイドウォール 10は、例えば、半導体ウェハ 1上に 酸ィ匕シリコン膜を堆積し、この酸ィ匕シリコン膜を異方性エッチングすることによって形 成することができる。
[0051] サイドウォール 10の形成後、（一対の) n+型半導体領域 11 (ソース、ドレイン)を、例 えば、 p型ゥエル 6のゲート電極 8およびサイドウォール 10の両側の領域にリン（P)ま たはヒ素 (As)などの n型の不純物をイオン注入することにより形成する。イオン注入 後、導入した不純物の活性ィ匕のためのァニール処理 (熱処理)を行うこともできる。 n+ 型半導体領域 11は、 n—型半導体領域 9よりも不純物濃度が高い。これにより、 nチヤ ネル型 MISFETのソースまたはドレインとして機能する n型の半導体領域 (不純物拡 散層）が、 n+型半導体領域 11および n—型半導体領域 9により形成される。
[0052] 次に、図 4に示されるように、ゲート電極 8および n+型半導体領域 11の表面を露出 させ、例えばコバルト (Co)膜を堆積して熱処理することによって、ゲート電極 8と n+ 型半導体領域 11との表面に、それぞれ金属シリサイド膜 (例えばコバルトシリサイド（ CoSi )膜） 12を形成する。これにより、 n+型半導体領域 11などの拡散抵抗と、コンタ
2
タト抵抗とを低抵抗ィ匕することができる。その後、未反応のコバルト膜は除去する。
[0053] このようにして、 p型ゥエル 6に nチャネル型の MISFET (Metal Insulator Semiconductor Field Effect Transistor) 13が形成される。なお、 n型と p型の導電型を 逆にして、 pチャネル型の MISFETを形成することもできる。
[0054] 次に、半導体ウェハ 1上にゲート電極 8を覆うように、相対的に薄い窒化シリコン膜 など力もなる絶縁膜 (エッチングストツバ膜) 21と、相対的に厚い酸ィ匕シリコン膜など 力もなる絶縁膜 (層間絶縁膜) 22を、例えば CVD法などを用いて順次堆積する。下 層側の絶縁膜 21は、後述するコンタクトホール 23形成時のエッチングストッパ膜とし て機能することができる。また、下層側の絶縁膜 21は、不要であれば省略することも できる。
[0055] 次に、図 5に示されるように、 CMP処理を行って絶縁膜 22を研磨し、絶縁膜 22の 表面を平坦化する。
[0056] 次に、図 6に示されるように、フォトリソグラフィ法を用いて絶縁膜 22上に形成したフ オトレジストパターン（図示せず)をエッチングマスクとして、絶縁膜 22および絶縁膜 2 1を順次ドライエッチングすることにより、 n+型半導体領域 (ソース、ドレイン） 11の上 部などにコンタクトホール（開口部） 23を形成する。コンタクトホール 23の底部では、 半導体ウェハ 1の主面の一部、例えば n+型半導体領域 11 (の表面上のシリサイド膜 12)の一部、やゲート電極 8 (の表面上のシリサイド膜 12)の一部などが露出される。
[0057] 次に、コンタクトホール 23の内部を含む絶縁膜 22上にノ リア膜 (例えば窒化チタン 膜) 24aを形成する。それから、タングステン膜 24bを CVD法などによってノ リア膜 24 a上にコンタクトホール 23内を埋めるように形成する。
[0058] 次に、図 7に示されるように、 CMP処理を行って絶縁膜 22の上面が露出するまでタ ングステン膜 24bおよびバリア膜 24aを研磨する。この CMP処理により、絶縁膜 22上 の不要なタングステン膜 24bおよびバリア膜 24aを除去し、コンタクトホール 23内にタ ングステン膜 24bおよびバリア膜 24aを残すことにより、コンタクトホール 23に埋め込 まれたプラグ 24を形成することができる。
[0059] 次に、図 8に示されるように、プラグ 24が埋め込まれた絶縁膜 22上に絶縁膜 (エツ チングダストツバ膜) 25、絶縁膜 (層間絶縁膜) 26および絶縁膜 27を順に形成する。 絶縁膜 25は、例えば窒化シリコン膜または炭化シリコン膜などカゝらなり、絶縁膜 (層 間絶縁膜) 26をエッチングする際のエッチングストツバ膜として機能することができる 。また、層間絶縁膜としての絶縁膜 26は、低誘電率材料 (いわゆる Low-K絶縁膜、 Low-K材料)などにより形成することができる。絶縁膜 27は、例えば酸ィ匕シリコン膜 などにより形成することができ、例えば CMP処理時における絶縁膜 26の機械的強度 の確保、表面保護および耐湿性の確保等のような機能を有することができる。
[0060] 次に、フォトリソグラフィ法およびドライエッチング法を用いて、絶縁膜 25, 26, 27を 選択的に除去して開口部（配線開口部、配線溝） 28を形成する。このとき、開口部 28 の底部では、プラグ 24の上面が露出される。
[0061] 次に、半導体ウェハ 1の主面上の全面 (すなわち開口部 28の底部および側壁上を 含む絶縁膜 27上）に、相対的に薄い導電性バリア膜 (例えば窒化チタン膜) 29を形 成した後、導電性バリア膜 29上に開口部 28内を埋めるように相対的に厚い銅力もな る主導体膜 30を形成する。
[0062] 次に、図 9に示されるように、 CMP処理を行って絶縁膜 27の上面が露出するまで 主導体膜 30および導電性バリア膜 29を研磨する。この CMP処理により、絶縁膜 27 上の不要な導電性バリア膜 29および主導体膜 30を除去し、開口部 28内に導電性 ノリア膜 29および主導体膜 30を残すことにより、配線 (第 1層配線、埋込銅配線) 31 を開口部 28内に形成する。形成された配線 30は、プラグ 24を介して、 nチャネル型 の MISFET13のソースまたはドレイン用の n+型半導体領域 11やゲート電極 8などと 電気的に接続される。
[0063] その後、配線 31の上面上を含む絶縁膜 27上に、更に層間絶縁膜や上層の配線 層などが形成されるが、ここでは図示およびその説明は省略する。
[0064] このように、半導体装置の製造工程は、種々の CMP工程を含んで 、る。例えば、 素子分離領域 2を形成する際の CMP工程、半導体ウェハ上に形成した層間絶縁膜 (例えば絶縁膜 22)を平坦ィ匕する際の CMP工程、層間絶縁膜に形成したスルーホ ール (例えばコンタクトホール 23)に導電材料を埋め込んでプラグ (例えばプラグ 24) を形成する際の CMP工程、またはダマシン法で埋込配線 (例えば配線 31)を形成す る際の CMP工程などがある。
[0065] 次に、本実施の形態で行われる CMP (Chemical Mechanical Polishing:化学機械 研磨）工程につ!、て説明する。 [0066] 図 10は、 CMP工程の処理シーケンス（フロー）を示す説明図である。図 11および 図 12は、本実施の形態で行われる CMP工程に用いられる CMP装置 51の概略的な 構成を示す説明図（平面図）である。図 13は、 CMP装置 51を構成する複数のプラテ ン 53のうちの一つのプラテン 53で半導体ウェハ 1が CMP処理される様子を示す説 明図（側面図）である。なお、図 12は、図 11の CMP装置 51において、マルチヘッド 保持部 55を透視した状態が示されて 、る。
[0067] 図 11および図 12に示されるように、本実施の形態で行われる CMP工程に用いら れる CMP装置 51は、マルチプラテン 'マルチヘッド方式の CMP装置である。マルチ プラテン 'マルチヘッド方式の CMP装置 51を用いて半導体ウェハを枚葉処理するこ とで、 CMP処理のスループットを向上させることができる。
[0068] 図 11、図 12および図 13に示される CMP装置 51は、半導体ウェハのローデイング およびアンローデイングのためのロードカップ 52と、回転可能な複数のプラテン (研 磨定盤） 53、例えば 3つのプラテン (研磨定盤） 53a, 53b, 53cと、半導体ウェハを 保持可能な複数の研磨ヘッド (ウェハ保持部、ウェハ保持ヘッド、ウェハキャリア） 54 、例えば 4つの研磨ヘッド 54とを有している。これら 4つの研磨ヘッド 54は、マルチへ ッド保持部 55によって支持され、各研磨ヘッド 54は半導体ウェハを保持した状態で 回転可能に構成されている。各プラテン 53の上面には、研磨パッド (研磨布） 58が貼 り付けられている。 4つの研磨ヘッド 54のうちのプラテン 53a, 53b, 53c上の 3つの 研磨ヘッド 54は、半導体ウェハを保持してプラテン 53a, 53b, 53cの上面の研磨パ ッド 58に半導体ウェハを押し付け、 4つの研磨ヘッド 54のうちのロードカップ 52上の 1つの研磨ヘッド 54は、ロードカップ 52から半導体ウェハを受け取り、ロードカップ 5 2へ半導体ウェハを送り出すように構成されている。また、各プラテン 53a, 53b, 53c の上面に貼り付けられた研磨パッドとしては、例えば発砲ポリウレタンを主成分とする 研磨パッドなどを用いることができる。
[0069] CMP装置 51は、更に、各プラテン 53a, 53b, 53cの上面の研磨パッド 58をドレツ シング処理 (研磨パッド 58の目立て処理、摩滅などにより平滑ィ匕された研磨パッド 58 の表面をダイヤモンド砲石 (砲粒)などを用いて修正または修復する処理)するため のコンディショナ（ドレッサ、ドレッシング部材） 56と、各プラテン 53a, 53b, 53cの上 面の研磨パッド 58に研磨液 (スラリ、薬液)または水（純水）などの液体 59を供給する ためのノズル 57とを有している。プラテン 53a, 53b, 53c、研磨ヘッド 54およびコン ディショナ 56は、それぞれモータなどにより回転可能に構成されている。また、研磨 ヘッド 54は、半導体ウェハをチャックして保持可能である。
[0070] ノズル 57のうち、ノズル 57aはプラテン 53aの上面の研磨パッド 58に研磨液 (スラリ 、薬液）を供給し、ノズル 57bはプラテン 53bの上面の研磨パッド 58に研磨液 (スラリ 、薬液）を供給し、ノズル 57cはプラテン 53cの上面の研磨パッド 58に水（純水）を供 給する。従って、プラテン 53a, 53b, 53cのうち、プラテン 53aおよびプラテン 53bは 、研磨用のスラリを用いて主として研磨を行うための研磨プラテンであり、プラテン 53 cは、研磨用のスラリではなく水（純水）を用いて主として洗浄を行うためのパフプラテ ンである。コンディショナ 56の表面（ドレッシング処理にお!、て研磨パッド 58に接触す る面）には、例えばダイヤモンド砥石 (砥粒)などが埋め込まれている。
[0071] 次に、 CMP装置 51装置を用いた CMP処理の動作の概要について説明する。
[0072] 図 10に示されるように、 CMP処理を行うべき材料膜 (例えば上記絶縁膜 4、絶縁膜 22、ノ リア膜 24aおよびタングステン膜 24b、または導電性バリア膜 29および主導体 膜 30など)を成膜装置 (例えば CVD装置など)を用いて半導体ウェハ 1の主面上に 形成した (ステップ S1)後、図示しない搬送装置などを経て CMP装置 51のロードカツ プ 52に送られ、ロードカップ 52上にある研磨ヘッド 54に保持される（ステップ S 2)。 研磨ヘッド 54に保持 (支持)された半導体ウェハ 1は、マルチヘッド保持部 55が回転 することにより、 3個のプラテン 53a, 53b, 53cを順次移動しながら研磨（CMP処理） が進められる。
[0073] すなわち、マルチヘッド保持部 55が回転することにより、各プラテン 53a, 53b, 53 cおよびロードカップ 52上にある研磨ヘッド 54は、次のプラテン 53またはロードカップ 52上に移動する。この際、ロードカップ 52で半導体ウェハ 1を保持した研磨ヘッド 54 は、マルチヘッド保持部 55が回転することによりプラテン 53a上に移動する。そして、 図 13に示されるように、回転するプラテン 53aの上面の研磨パッド 58に、研磨ヘッド 54に保持 (支持)されて回転する半導体ウェハ 1の表面 (CMP処理すべき材料膜が 形成された側の主面）が接触し、所定の圧力で半導体ウェハ 1が研磨パッドに押し付 けられる。この際、ノズル 57aから液体 59として研磨液がプラテン 53aの上面の研磨 ノ^ド 58に供給される。研磨パッド 58上に研磨液を供給しながら半導体ウェハ 1の表 面とプラテン 53aの上面の研磨パッドとがそれらの回転により摺擦され、半導体ゥェ ノヽ 1の表面が化学機械研磨（Chemical Mechanical Polishing : CMP)される（ステップ S3)。これにより、半導体ウェハ 1の表面に形成されていた CMP処理すべき材料膜 力 SCMP (化学機械研磨）処理される。また、プラテン 53aの上面の研磨パッド 58にコ ンディショナ 56が所定の圧力で押し付けられて、研磨パッド 58の表面がドレッシング 処理されることにより、研磨パッド 58の研磨条件を維持することができる。また、後述 するように、下方より研磨ヘッド 54に榭脂材料よりなるリテーナリング 60がネジ留めさ れており、このリテーナリング 60が、研磨中に半導体ウェハ 1が研磨ヘッド 54からは ずれるのを防止する。すなわち、リテーナリング 60によって半導体ウェハ 1 (の外縁） を研磨ヘッド 54に保持 (支持)した状態で半導体ウェハ 1をィ匕学機械研磨することが できる。なお、リテーナリング 60は半導体ウェハ 1を囲むような環状 (リング状)の形状 を有している力 図 13では、リテーナリング 60の断面が示されている。
プラテン 53aで所定の厚みの研磨が行われた後、マルチヘッド保持部 55が回転す ることにより、各プラテン 53a, 53b, 53cおよびロードカップ 52上にある研磨ヘッド 54 は次のプラテン 53またはロードカップ 52上に移動する。この際、プラテン 53a上にあ る研磨ヘッド 54は、マルチヘッド保持部 55が回転することによりプラテン 53b上に移 動する。そして、図 13に示されるように、回転するプラテン 53bの上面の研磨パッド 5 8に、研磨ヘッド 54に保持 (支持)されて回転する半導体ウェハ 1の表面が接触し、 所定の圧力で半導体ウェハ 1が研磨パッド 58に押し付けられる。この際、ノズル 57b 力も液体 59として研磨液がプラテン 53bの上面の研磨パッド 58に供給される。研磨 ノ ッド 58上に研磨液を供給しながら半導体ウェハ 1の表面とプラテン 53bの上面の 研磨パッド 58とがそれらの回転により摺擦され、半導体ウェハ 1の表面が化学機械研 磨（Chemical Mechanical Polishing： CMP)される（ステップ S4)。これにより、半導体 ウェハ 1の表面に形成されて 、た CMP処理すべき材料膜が更に CMP (ィ匕学機械研 磨）処理される。また、プラテン 53bの上面の研磨パッド 58にコンディショナ 56が所定 の圧力で押し付けられて、研磨パッド 58の表面がドレッシング処理されることにより、 研磨パッドの研磨条件を維持することができる。また、リテーナリング 60が、研磨中に 半導体ウェハ 1が研磨ヘッド 54からはずれるのを防止する。
[0075] プラテン 53bで所定の厚みの研磨が行われた後、マルチヘッド保持部 55が回転す ることにより、各プラテン 53a, 53b, 53cおよびロードカップ 52上にある研磨ヘッド 54 は次のプラテン 53またはロードカップ 52上に移動する。この際、プラテン 53b上にあ る研磨ヘッド 54は、マルチヘッド保持部 55が回転することによりプラテン 53c上に移 動する。そして、図 13に示されるように、回転するプラテン 53bの上面の研磨パッド 5 8に、研磨ヘッド 54に保持 (支持)されて回転する半導体ウェハ 1の表面が接触し、 所定の圧力で半導体ウェハ 1が研磨パッド 58に押し付けられる。この際、ノズル 57c 力も液体 59として純水（リンス液）がプラテン 53cの上面の研磨パッド 58に供給される 。研磨パッド 58上に純水を供給しながら半導体ウェハ 1の表面とプラテン 53cの上面 の研磨パッド 58とがそれらの回転により摺擦され、半導体ウエノ、 1の表面が洗浄 (水 洗い）される（ステップ S5)。また、プラテン 53cの上面の研磨パッド 58にコンディショ ナ 56が所定の圧力で押し付けられて、研磨パッド 58の表面がドレッシング処理され る。また、リテーナリング 60が、半導体ウェハ 1が研磨ヘッド 54からはずれるのを防止 する。
[0076] プラテン 53cで洗浄処理 (水洗 、）が行われた後、マルチヘッド保持部 55が回転す ることにより、各プラテン 53a, 53b, 53cおよびロードカップ 52上にある研磨ヘッド 54 は次のプラテン 53またはロードカップ 52上に移動する。この際、プラテン 53c上にあ る研磨ヘッド 54はロードカップ上 52上に移動し、ロードカップ 52で研磨ヘッド 54から 取り外される (ステップ S6)。取り外された半導体ウェハ 1は洗浄装置に送られる。洗 浄装置（CMP工程後の半導体ウェハ 1の洗浄工程)では、まず、半導体ウェハ 1の 表面と裏面とがブラシ洗浄される (ステップ S7)。それから、例えば APM (
Ammonia-Hydrogen Peroxide Mixture)揿、 DHF (Diluted Hydrofluoric acid)揿また は HPM (Hydrochloric acid-Hydrogen Peroxide Mixture)液などを用いて半導体ゥェ ノ、 1がウエット洗浄処理される（ステップ S8)。更に、半導体ウェハ 1を純水で洗浄 (ス テツプ S9)した後、例えば窒素ガスなどを吹きつけながら (ブローしながら）半導体ゥ ェハ 1を回転させて乾燥 (スピン乾燥）させる（ステップ S10)。 CMP工程とその後の C MP後洗浄工程とは、一貫して行われる。
[0077] 次に、本実施の形態で行われる CMP工程に用いられる CMP装置 51の研磨ヘッド
(ウェハ保持部、ウェハ保持ヘッド、ウェハキャリア） 54について、より詳細に説明す る。図 14は CMP装置 51の研磨ヘッド 54の要部断面図、図 15は研磨ヘッド 54のリテ ーナリング 60近傍領域の要部断面図である。なお、図示を簡単にするために、図 14 には研磨ヘッド 54の左半分の断面図が示されている力 研磨ヘッド 54の全体の断 面図を示す場合は、二点鎖線で示される回転軸 110の右側に、左側と対称な断面 構造を記載すればよい。
[0078] 本実施の形態の研磨ヘッド 54は、ヘッド本体部（ノ、ウジング部材） 101、キャリアプ レート（ベース部材、胴部） 102、キャリア部（ウェハ裏当て組立体） 103およびリテー ナリング 60を有している。
[0079] ヘッド本体部 101は、略円盤状に形成されており、その中央上部がモータにより駆 動される回転シャフト（図示せず）に連結されて、回転軸 110の周囲に回転可能に構 成されている。
[0080] キャリアプレート 102は、ヘッド本体部 101の下に位置し、略環状の形状を有してい る。キャリアプレート 102は、例えばステンレス鋼などの剛性を有する材料により形成 することができる。
[0081] キャリア部 103は、略円盤状の形状を有しており、その下面において CMP処理す べき半導体ウェハ 1の一面を保持するものである。キャリア部 103は、複数の孔 11 la を有する円盤状部材 (有孔円板体)からなる支持プレート 111と、支持プレート 111の 上面の外周部に接続された環状 (リング状)の第 1固定リング (下部クランプリング） 11 2と、第 1固定リング (クランプ） 112上にダイヤフラム (ダイァフラム、フレクサ） 113を 介して接続された環状 (リング状)の第 2固定リング (上部クランプリング） 114と、支持 プレート 111の下に延在するメンブレン (膜部材、膜状部材） 115とを有している。支 持プレート 111、第 1固定リング 112および第 2固定リング 114は、ネジ留め（ネジ止 め）されて固定されている。
[0082] ダイヤフラム 113は、環状 (リング状)の形状を有している。ダイァダイヤフラム 113 は、可撓性を有し、弾性を有しており、例えばゴムなどの弾性体膜 (弾性膜)により形 成することができる。ダイヤフラム 113の内縁は第 1固定リング 112と第 2固定リング 1 14との間に挟まれて固定 (クランプ）されている。ダイヤフラム 113の外縁は、キャリア プレート 102とダイヤフラム固定リング (ダイヤフラム固定部材、フレクサ固定リング、ク ランプリング、金属部材） 120との間に挟まれて固定 (クランプ)されている。このため、 ダイヤフラム 113は、キャリアプレート 102の下面とキャリア部 103との間の空間（後述 する空間 151)を封止するように機能することができる。ダイヤフラム固定リング 120は 、環状 (リング状)の形状を有している。ダイヤフラム固定リング 120は、榭脂材料から なるリテーナリング 60よりも機械的強度が高い材料、すなわち金属材料により形成さ れて 、る。例えばステンレス鋼などの剛性が高 、材料によりダイヤフラム固定リング 1 20形成すればより好ましい。ダイヤフラム固定リング 120は、キャリアプレート 102の 下面の外周部に配置されており、キャリアプレート 102およびダイヤフラム固定リング 120は、キャリアプレート 102の上面側からネジ 121によってネジ留めされて固定され ている。
[0083] メンブレン 115は、円形の薄い膜状の形状を有している。メンブレン 115は、可撓性 を有し、弾性を有しており、例えばゴムなどの弾性体膜 (弾性膜)により形成すること ができる。メンブレン 115は支持プレート 111の下に延在する力 メンブレン 115の外 周部は、支持プレート 111の側壁上を経て支持プレート 111の上面端部にまで延在 し、支持プレート 111と第 1固定リング 112との間に挟まれて固定 (クランプ)されて!/ヽ る。
[0084] キャリアプレート 102は、リング部材 131に例えばネジ留めされて連結されており、こ のリング部材 131は円筒状のロッド 132に例えばネジ留めされて連結されている。こ のロッド 132は、ヘッド本体部 101に固定された円筒状のブシュ（ブッシュ） 133の内 孔 133aに挿入されており、この内孔 133aに沿って滑らかに移動できるようになって いる。これにより、ヘッド本体部 101に対するキャリアプレート 102の垂直方向（上下 方向）の動きを可能にし、またヘッド本体部 101に対するキャリアプレート 102の水平 方向 (横方向）の動きを防止することができる。
[0085] 可撓性の弾性体膜からなる環状 (リング状)のダイヤフラム 141の内縁は、固定リン グ (インナクランプリング） 142によってヘッド本体部 101に固定 (クランプ）され、ダイ ャフラム 141の外縁は、固定リング（ァウタクランプリング） 163によってキャリアプレー ト 102に固定（クランプ）されている。このため、ダイヤフラム 141は、ヘッド本体部 101 の下面とキャリアプレート 102の上面との間の空間（後述する空間 152)を封止するよ うに機能することができる。
[0086] メンブレン 115、支持プレート 111、第 1固定リング 112、第 2固定リング 114、ダイヤ フラム 113、キャリアプレート 102 (の下面）、リング部材 131 (の下面）およびロッド 13 2 (の内壁）の間に封止 (密閉）された空間 151の圧力が制御可能に構成されて!、る。 例えば、ポンプ（図示せず）などがブシュ 133の内孔 133aおよびロッド 132の内孔 13 2aを介して空間 151に流体的に接続されて、空間 151の圧力を所望の圧力に制御 できるようになつている。空間 151の圧力を調節することで、メンブレン 115の下方へ の力（メンプレン 115が半導体ウェハ 1を研磨パッド 58に押し付ける力または圧力）を 制御することができる。例えば、加圧ガスを空間 151に導入するなどして空間 151の 圧力を高めることで、メンブレン 115を膨らませてメンブレン 115が半導体ウェハ 1を 研磨パッド 58に押し付ける力（圧力）を高めることができ、空間 151の圧力を低下させ ることで、メンブレン 115を縮ませてメンブレン 115が半導体ウェハ 1を研磨パッド 58 に押し付ける力（圧力）を低下させることができる。なお、このように空間 151の圧力を 調節することにより、主として、メンブレン 115から半導体ウェハ 1へのウェハ裏面全 体の加圧条件を制御することができる。
[0087] ヘッド本体部 101 (の下面）、ダイヤフラム 141、キャリアプレート 102 (の上面）およ びロッド 132 (の外壁）の間に封止 (密閉）された空間 152の圧力が制御可能に構成 されている。例えば、ポンプ（図示せず)などが経路（孔） 153を介して空間 152に流 体的に接続されて、空間 152の圧力を所望の圧力に制御できるようになつている。空 間 152の圧力を調節することで、キャリアプレート 102を下方に押し下げて、リテーナ リング 60が研磨パッド 58を押す圧力を制御することができる。例えば、加圧ガスを空 間 152に導入するなどして空間 152の圧力を高めることで、キャリアプレート 102を下 方に押し下げるように作用させて、リテーナリング 60が研磨パッド 58を押す圧力を高 めることができ、空間 152の圧力を低下させることで、キャリアプレート 102を上方に 移動するように作用させて、リテーナリング 60が研磨パッド 58を押す圧力を低下させ ることができる。なお、このように空間 152の圧力を調節することにより、主として、半 導体ウェハ 1のウェハエッジでの研磨レートを制御することが可能になる。
[0088] キャリア部 103の第 2固定リング 114の上方において、例えば可撓性の弾性体膜（ 弾性膜)など力もなるインナチューブ 161がキャリアプレート 102の下面に取り付けら れており、インナチューブ 161によって封止 (密閉）された空間 162の圧力が制御可 能に構成されている。例えば、ポンプ（図示せず）に接続された経路が空間 162に流 体的に接続されて、空間 162の圧力を所望の圧力に制御できるようになつている。空 間 162の圧力を調節することで、インナチューブ 161の膨張の程度を調整し、インナ チューブ 161が接する第 2固定リング 114およびキャリア部 103の下方への力を制御 することができる。例えば、空間 162の圧力を高めることで、インナチューブ 161を膨 らませてインナチューブ 161が接する第 2固定リング 114に下方への圧力を作用させ 、キャリア部 103が半導体ウェハ 1を研磨パッド 58に押し付ける力（圧力）を高めるこ とができる。なお、このように空間 162の圧力を調節することにより、主として、半導体 ウェハ 1のウェハエッジから 30mm付近での半導体ウェハ 1の加圧条件を制御するこ とがでさる。
[0089] このように、本実施の形態では、半導体ウェハ 1の裏面のほぼ全面 (周辺部は一般 に機械的圧力が加わることが多い）をメンブレン 115 (またはフレキシブルな薄膜)を 介して静ガス圧 (または圧縮性流体圧)または準静ガス圧で加圧した状態で半導体ゥ ェハ 1をィ匕学機械研磨する。この際、後述するように、下方より研磨ヘッド 54 (ウェハ 保持部）にネジ留めした榭脂材料力もなるリテーナリング 60によって半導体ウェハ 1 を研磨ヘッド 54 (ウェハ保持部）に保持する。
[0090] 上記のようにダイヤフラム固定リング 120は、ダイヤフラム固定リング 120の上面とキ ャリアプレート 102の下面との間にダイヤフラム 113の外縁部を挟むようにして、キヤリ ァプレート 102の上面側からネジ 121によってキャリアプレート 102にネジ留めされて 固定されている。ダイヤフラム固定リング 120の上面のダイヤフラム 113に接触する部 分には、凹凸部 120aが設けられており、この凹凸部 120aによって弾性体膜からなる ダイヤフラム 113をしつ力りとクランプできるようになつている。ダイヤフラム固定リング 120の下面 120bには、ジテーナリング 60力取り付けられて!/ヽる。ジテーナリング 60は 、環状 (リング状)の形状を有しており、榭脂材料により形成されている。リテーナリン グ 60の上面 60aがダイヤフラム固定リング 120の下面 120bに対向して接触するよう に、リテーナリング 60がリテーナリング 60の下面 60b側からネジ 170によってダイヤフ ラム固定リング 120にネジ留め（ネジ止め）されて固定 (クランプ）されている。また、ダ ィャフラム固定リング 120とリテーナリング 60の位置ズレ防止策として、 2本位置決め ピン (後述する位置決めピン 182に対応）を設けている。ダイヤフラム固定リング 120 とリテーナリング 60とは、同心円の環状形状を有し、ダイヤフラム固定リング 120の下 面 120bとそこに接触するリテーナリング 60の上面 60aとは同形状を有しているので、 ダイヤフラム固定リング 120の下面 120bにリテーナリング 60の上面 60aを確実に固 定することができる。上記のように、空間 152に流体 (例えばガス）を送り込んで空間 1 52の圧力を高めることで、キャリアプレート 102を下方に押し下げ、キャリアプレート 1 02にダイヤフラム固定リング 120を介して固定されたリテーナリング 60を研磨パッド 5 8に負荷をカ卩えるように下向きに押すことができる。リテーナリング 60の内部側面（内 周側の側面） 60cとメンブレン 115の表面 115aとは、半導体ウェハ 1を収容する凹部 (窪み部、リセス）を形成し、リテーナリング 60は、この凹部から半導体ウェハ 1がはず れるのを防止することができる。すなわち、リテーナリング 60によって半導体ウェハ 1 を研磨ヘッド 54に保持 (支持)した状態で半導体ウェハ 1をィ匕学機械研磨することが できる。
[0091] 図 16は、本実施の形態で使用されるダイヤフラム固定リング 120の平面図（下面図 )である。図 17はダイヤフラム固定リング 120にリテーナリング 60を取り付けた (ネジ留 めした)状態を示す平面図（下面図）であり、図 18、図 19および図 20は、その要部断 面図である。図 17の A— A線の断面が図 18に対応し、図 17の B— B線の断面が図 19 に対応し、図 17の C C線の断面が図 20に対応する。なお、図 16および図 17は下 面図であり、図 18および図 19は、下面側を上方に向けた断面図である。
[0092] 図 17—図 20に示されるように、リテーナリング 60の下面 60b (研磨パッド 58に接触 する側の面）には、複数の溝 180が形成されている。各溝 180は、リテーナリング 60 の内部側面（内周側の側面） 60cの下端と外部側面 (外周側側面） 60dの下端とを連 結するように形成されている。リテーナリング 60の下面 60bに溝 180を形成することで 、半導体ウェハ 1を CMP処理する際に、研磨パッド 58上に供給される研磨液 (スラリ )がリテーナリング 60の外部からリテーナリング 60の溝 180を通ってリテーナリング 60 内の半導体ウェハ 1の研磨面に供給されるのを促進することができる。リテーナリング 60に溝 180を形成することにより、 CMP処理中に半導体ウェハ 1の主面 (研磨面）に 研磨液 (スラリ）をまんべんなく供給することが可能になるので、半導体ウェハの面内 で均一に研磨することができ、半導体ウェハの研磨むらが生じるのを抑制または防止 することができる。
[0093] また、研磨ヘッド 54がリテーナリング 60および半導体ウェハ 1とともに回転しながら 半導体ウエノ、 1を研磨パッド 58に所定の圧力で接触させて CMP処理を行うが、回転 するリテーナリング 60の下面 60bの溝 180を研磨液などが通過しやすいように、溝 1 80は、環状のリテーナリング 60の下面 60bの内周（内部側面 60c)または外周（外部 側面 60d)の法線方向に対して傾斜する向きに形成されて 、る。
[0094] また、図 16および図 19にも示されているように、リテーナリング 60の下面 60bの溝 1 80内には、ネジ穴（ネジ孔） 181が形成されている。ネジ穴 181は、ネジ 170の頭部 1 70aを収容するための凹部（第 1の穴部） 181aと、凹部 181aの底部に設けられ、そ の側壁にねじが切ってある（ねじ（めねじ）が形成されて 、る）ネジ穴部（第 2の穴部、 凹部） 181bとを有している。ネジ穴 181の凹部 181aの深さ Dは、ネジ 170の頭部 1 70aの高さ Hよりも大きい（D >H )。これにより、ネジ穴 181でネジ留めされたネジ 1 70の頭咅 170aの上面 170bカリテーナリング 60の下面 60b力ら突出しな!/、ようにす ることができる。本実施の形態とは異なり、ネジ穴 181でネジ留めされたネジ 170の頭 部 170aの上面 170b力リテーナリング 60の下面 60b力ら突出していた場合、研磨パ ッドにネジ 170の頭部 170aが接触して、研磨パッドに悪影響を与える可能性がある 1S 本実施の形態では、ネジ穴 181にネジ留めされたネジ 170の頭部 170aの上面 1 70bがリテーナリング 60の下面 60bに対して引っ込んでいるので、研磨パッドにネジ 170の頭部 170aが接触するのを防止できる。また、ネジ穴 181の凹部 181aの深さ D は、溝 180の深さ Dよりも深い（D >D；)。
1 2 1 2
[0095] リテーナリング 60のネジ穴部 18 lbに整合する位置のダイヤフラム固定リング 120の 下面 120b (リテーナリング 60を取り付ける側の面）にも、ネジ穴部 181cが形成されて いる。ネジ穴部 181cの側壁には、ねじが切ってある（ねじ（めねじ）が形成されている ) oネジ 170のねじ（ねじ山、おねじ）が形成されているネジ部 170cは、リテーナリング 60のネジ穴部 181bを通って更にダイヤフラム固定リング 120のネジ穴部 181cに揷 入されて（ねじ込まれて、螺合されて）、リテーナリング 60をダイヤフラム固定リング 12 0にネジ留めして固定している。
[0096] また、ダイヤフラム固定リング 120とリテーナリング 60の位置ズレ防止策として、 2本 位置決めピン 182を設けている。例えば、ダイヤフラム固定リング 120の下面 120bに 位置決めピン 182挿入用の孔部（凹部） 182aを 2箇所設け、この孔部 182aに対応 する位置にあるリテーナリング 60の上面 60aにも位置決めピン 182挿入用の孔部（凹 部） 182bを設けておく。リテーナリング 60をダイヤフラム固定リング 120に取り付ける 際には、まず、孔部 182a, 182bの一方、例えばダイヤフラム固定リング 120の下面 1 20bの孔部 182aに位置決めピン 182の一端を挿入する。それから、位置決めピン 1 82の他端が孔部 182a, 182bの他方に挿入されるように、例えばダイヤフラム固定リ ング 120の孔部 182aに挿入された位置決めピン 182の他端がリテーナリング 60の 上面 60aの孔部 182bに挿入されるように、リテーナリング 60をダイヤフラム固定リン グ 120上に配置して位置決めする。そして、ネジ 170でリテーナリング 60をダイヤフラ ム固定リング 120にネジ留めして固定する。
[0097] 本実施の形態では、リテーナリング 60の下面 60bに溝 180を形成し、溝 180内にネ ジ穴 181が形成されている。すなわち、ネジ穴 181の凹部 181aを通過するように溝 1 80が形成されている。溝 180内にネジ穴 181を形成することで、ネジ穴 181の凹部 1 81aとネジ 170の頭部 170aに液体（例えば液体 59)が供給されやすくなり、ネジ穴 1 81の凹部 181aで研磨液 (スラリ）が固化するのを防止することができる。特に、稼動 時はプラテン 53cでノズル 57cから、スタンバイ時はロードカップ 52から純水を供給す るので、この純水が溝 180を流れてネジ穴 181の凹部 18 laで研磨液 (スラリ）などが 固化するのを防止することができる。
[0098] 本実施の形態とは異なり、溝 180以外の領域にネジ穴 181を設けた場合、ネジ穴 1 81の凹部 181aに溜まった研磨液が固化し、これによつて形成された固形物が半導 体ウェハの CMP処理時にネジ穴 181の凹部 181aから剥離して半導体ウェハの研 磨に悪影響を与える可能性がある。それに対して、本実施の形態では、リテーナリン グ 60の下面 60bに形成した溝 180内にネジ穴 181を設けたことにより、溝 180を通過 する液体がネジ穴 181の凹部 181 aも通過し、 CMP処理中はネジ穴 181の凹部 181 aが常に濡れた状態となるので、ネジ穴 181の凹部 181aで研磨液 (スラリ）が固化す るのを防止でき、固化した研磨液が半導体ウェハの研磨に悪影響を与えるのを防止 することができる。
[0099] また、ダイヤフラム固定リング 120の下面 120bは、平面度（平坦度）を 30 m以下 にすればより好ましい。これにより、リテーナリング 60をダイヤフラム固定リング 120に ネジ 170でネジ留めした際に、リテーナリング 60をダイヤフラム固定リング 120に安定 してしつ力りと固定することができる。
[0100] このように、本実施の形態では、ダイヤフラム固定リング 120とキャリアプレート 102 との間にダイヤフラム 113をクランプし、ダイヤフラム固定リング 120とキャリアプレート 102とはキャリアプレート 102の上面側からネジ 121によってネジ留めして固定し、こ のダイヤフラム固定リング 120にリテーナリング 60を下方（リテーナリング 60の下面 60 a側）力もネジ 170でネジ留めして固定して!/、る。
[0101] 図 21は、本発明者が検討した第 1の比較例の研磨ヘッド 254を示す要部断面図で ある。図 21には、図 15に対応する領域が示されている。図 21の研磨ヘッド 254では 、ダイヤフラム固定リング 120を用いずに、榭脂材料力もなる環状のリテーナリング 26 0 (第 1の比較例のリテーナリング 260)とキャリアプレート 102との間にダイヤフラム 11 3の外縁をクランプしている。リテーナリング 260はキャリアプレート 102にキャリアプレ ート 102の上面側力もネジ 221によってネジ留めされて固定されている。他の構成は 本実施の形態の研磨ヘッド 54とほぼ同様であるので、ここではその説明は省略する
[0102] 図 21に示される第 1の比較例の研磨ヘッド 254では、榭脂材料からなるリテーナリ ング 260とキャリアプレート 102との間にゴム材などの弾性体力もなるダイヤフラム 11 3を直接的に挟んで固定している。このため、放置状態により、リテーナリング 260の 表面変形が発生し、半導体ウェハのエッジ部の研磨レートに影響を与え、半導体ゥ ェハの研磨量の均一性が安定しない可能性がある。例えば、スタンバイ時 (着工前） には、ゴム材などの弾性体力もなるダイヤフラム 113の影響でリテーナリング 260の下 面 260b力 S外側を向くように変形し、 CMP処理の着工時には、研磨パッド 58からの 圧力により、リテーナリング 260の下面 260bが内側を向くように変形する。このように 、第 1の比較例の研磨ヘッド 254では、リテーナリング 260の表面状態が安定しない ので、スタンノ ィ状態と着工状態を繰り返すごとにリテーナリング 260の表面状態 (例 えば研磨パッドの表面に対するリテーナリング 260の下面 260bの傾斜角度）が変動 し、半導体ウェハのエッジ部の研磨レートに影響を与え、半導体ウェハの研磨量の 均一性が安定しない可能性がある。これは、半導体装置の製造歩留りを低下させ、 半導体装置の製造コストを増大させる。
[0103] 図 22は、本発明者が検討した第 2の比較例の研磨ヘッド 354を示す要部断面図で ある。図 22には、図 15に対応する領域が示されている。図 22の研磨ヘッド 354では 、ダイヤフラム固定リング 120を用いずに、ステンレス鋼などの剛性を有する材料から なる第 1の部分 360aと、榭脂材料力もなり第 1の部分 360aに接着された第 2の部分 360bとからなる環状のリテーナリング 360 (第 2の比較例のリテーナリング 360)を用 い、このリテーナリング 360の第 1の部分 360aとキャリアプレート 102との間にダイヤ フラム 113の外縁をクランプしている。リテーナリング 360はキャリアプレート 102にキ ャリアプレート 102の上面側からネジ 321によってネジ留めされて固定されている。他 の構成は本実施の形態の研磨ヘッド 54とほぼ同様であるので、ここではその説明は 省略する。
[0104] 図 22に示される第 2の比較例の研磨ヘッド 354では、ステンレス鋼など力もなる第 1 の部分 360aと榭脂材料力もなる第 2の部分 360bとを接着材で接着して一体ィ匕したリ テーナリング 360を形成し、このリテーナリング 360をキャリアプレート 102にネジ留め している。第 2の比較例では、リテーナリング 360のうちのステンレス鋼など力もなる第 1の部分 360aとキャリアプレート 102との間にゴム材などの弾性体力もなるダイヤフラ ム 113を挟んで固定しているので、榭脂材料力もなるリテーナリング 260とキャリアプ レート 102との間にダイヤフラム 113を挟んだ第 1の比較例に比べて、ダイヤフラム 1 13のクランプ状態が変動しにくぐスタンバイ状態と着工状態を繰り返してもリテーナ リング 360の表面状態 (例えば研磨パッド 58の表面に対するリテーナリング 360の第 2の部分 360bの下面 360cの傾斜角度）力変動しにくく、半導体ウェハの研磨量の 均一性を安定させることができる。
[0105] し力しながら、第 2の比較例では、複数の半導体ウェハの CMP処理を行うことにより リテーナリング 360の榭脂材料力もなる第 2の部分 360bが磨耗すると、リテーナリン グ 360の交換が必要となる力 第 1の部分 360aと第 2の部分 360bとは接着材で接着 されて一体化されて!/、るので、第 1の部分 360aと第 2の部分 360bとからなるリテーナ リング 360全体を交換する必要がある。リテーナリング 360を交換するごとに、リテー ナリング 360の第 1の咅分 360aとキャリアプレート 102とによるダイヤフラム 113の挟 み具合が変化し、半導体ウェハのエッジ部の研磨レートに影響を与える可能性があ る。このため、新しいリテーナリング 360に交換した後には、製品ウェハ（半導体装置 を製造するための半導体ウエノ、）の CMP処理に着工する前に、リテーナリング 360 の条件だしなどを行って、半導体ウェハのエッジ部の研磨レートを調整または確認す る必要がある。これは、 CMP装置の稼働率を低下させ、半導体装置の製造コストを 増大させる。また、榭脂材料力もなる第 2の部分 360bが摩耗したときには、第 1の部 分 360aと第 2の部分 360bとからなるリテーナリング 360全体を交換する必要がある ため、交換部品（リテーナリング 360)の単価が高くなり、これも半導体装置の製造コ ストを増大させてしまう。
[0106] それに対して、本実施の形態では、例えばステンレス鋼などの剛性を有する材料 ( 金属材料)よりなるダイヤフラム固定リング 120とキャリアプレート 102との間にダイヤ フラム 113をクランプし、ダイヤフラム固定リング 120とキャリアプレート 102とをキヤリ ァプレート 102の上面側からネジ 121によってネジ留めしてしつ力りと固定し、このダ ィャフラム固定リング 120に榭脂材料よりなるリテーナリング 60を下方（リテーナリング 60の下面 60a側）からネジ 170でネジ留めしてしつ力りと固定している。榭脂材料より なるリテーナリング 60とダイヤフラム固定リング 120との間にダイヤフラム 113を挟ま ずに、リテーナリング 60よりも硬い (機械的強度が高い)ダイヤフラム固定リング 120と キャリアプレート 102との間にダイヤフラム 113をクランプし、平面度良好なダイヤフラ ム固定リング 120の下面 120b上に直接リテーナリング 60を固定しているので、リテー ナリング 60がダイヤフラム固定リング 120およびキャリアプレート 102にしつ力りと安定 して固定させることができる。このため、リテーナリング 60の榭脂表面 (研磨パッド接 触部）の変形が発生せず、半導体ウェハの研磨量の均一性を安定させることができ る。例えば、ダイヤフラム 113のクランプ状態が変動しにくぐスタンバイ時 (着工前）と CMP処理の着工時とで、リテーナリング 60の表面状態 (例えば研磨パッド 58の表面 に対するリテーナリング 60の下面 60bの傾斜角度）が変動せず、リテーナリング 60の 表面状態を安定させることができるので、スタンバイ状態と着工状態を繰り返しても半 導体ウェハの研磨量の均一性を安定させることができる。これにより、半導体装置の 製造歩留りを向上し、半導体装置の製造コストを低減できる。
[0107] また、複数の半導体ウェハの CMP処理を行うことにより榭脂材料力もなるリテーナリ ング 60が磨耗すると、リテーナリング 60の交換が必要となる力 本実施の形態では、 下方（下面 60b側）からリテーナリング 60をダイヤフラム固定リング 120にネジ 170で ネジ留めしているので、ネジ 170を外しただけでリテーナリング 60を交換することがで きる。このため、リテーナリング 60を速やかにかつ容易に交換することができ、リテー ナリング 60の交換の作業性を向上させることができる。また、ネジ 170を外すことによ りリテーナリング 60だけを外して交換することができるので、リテーナリング 60交換時 にダイヤフラム固定リング 120を外す必要がない。このため、リテーナリング 60を交換 しても、ダイヤフラム固定リング 120とキャリアプレート 102とによるダイヤフラム 113の 挟み具合は変化しない。従って、リテーナリング 60を交換してもリテーナリング 60の 表面状態が変動しないので、リテーナリング 60の交換後、速やかに CMP処理に着 ェすることができ、半導体ウェハの研磨量の均一性を安定させることができる。これに より、 CMP装置の稼働率を向上し、半導体装置の製造コストを低減することができる 。また、リテーナリング 60が摩耗したときには、榭脂材料力もなるリテーナリング 60だ けを交換すればよぐ金属部品であるダイヤフラム固定リング 120の交換は不要であ るので、交換部品（リテーナリング 60)の単価を安くすることができ、これも半導体装 置の製造コストの低減に寄与することができる。
[0108] また、本実施の形態では、リテーナリング 60の下面 60bに溝 180を形成し、溝 180 内にネジ穴 181を形成している。すなわち、ネジ穴 181の凹部 181aを通過するよう に溝 180を形成している。溝 180内にネジ穴 181を形成することで、ネジ穴 181の凹 部 181 aとネジ 170の頭部 170aに体が供給されやすくなり、ネジ穴 181の凹部 181 a で研磨液 (スラリ）が固化するのを防止することができる。これにより、固化した研磨液 などが半導体ウェハの研磨に悪影響を与えるのを防止できる。従って、半導体装置 の製造歩留りを向上させ、半導体装置の製造コストを低減できる。
[0109] (実施の形態 2)
図 23は、榭脂材料カゝらなるリテーナリング 60の磨耗モデルを示す説明図（断面図） である。リテーナリング 60を交換した直後の新品時（図 23の新品時に対応）には、リ テーナリング 60の下面 60b (研磨パッド 58に接触する側の面）はほぼ平坦であり、そ の平面度（平坦度) Hは例えば 30 mより小さい (H < 30 ^ πι) ο多数の半導体ゥ
2 2
ェハを CMP処理すると、リテーナリング 60の下面 60bも一緒に研磨されて磨耗され ていくが、リテーナリング 60の磨耗はリテーナリング 60の外周部側よりも内周部側の 方が早ぐリテーナリング 60の下面 60bが傾斜するようになる。リテーナリング 60の下 面 60bの傾斜角度が小さいうちは、半導体ウェハ 1の CMP処理を安定して行うことが できる（図 23の安定時に対応)。例えば、リテーナリング 60の下面 60bの平面度 Hが
2
30 50 /z m程度（30 /z m^H≤ 50 m)であれば、半導体ウェハ 1の CMP処理を
2
安定して行うことができる。し力しながら、更に多数の半導体ウェハの CMP処理を行 ぃリテーナリング 60の下面 60bの傾斜角度が大きくなると、例えばリテーナリング 60 の下面 60bの平面度 H力 0 mよりも大きく（H > 50 m)なると、半導体ウェハ 1
2 2
の端部近傍での研磨パッド 58の面圧が高くなり、半導体ウェハ 1の端部で研磨レート が大きくなりすぎる（エッジファーストとなる）ので、半導体ウェハの CMP処理を安定し て行うことができなくなり、リテーナリング 60の交換が必要になる（図 23の交換時に対 応)。
[0110] また、本発明者の検討によれば、多くの半導体ウェハを CMP処理していくと、榭脂 材料力もなるリテーナリング 60の偏磨耗や反りなどにより、リテーナリング 60をネジ留 めした部材 (ここではダイヤフラム固定リング 120)とリテーナリング 60との間に研磨液 (スラリ）が侵入する可能性があることが分力つた。図 24は、ダイヤフラム固定リング 12 0とリテーナリング 60との間に研磨液 190が侵入した状態を概念的に示す断面図（説 明図）である。図 25は、多くの半導体ウェハを CMP処理を行った後に、リテーナリン グ 60を外したときのダイヤフラム固定リング 120の下面 120bを示す平面図（説明図） である。
[0111] ノズル 57から研磨パッド 58上に供給した研磨液は、研磨パッド 58上をリテーナリン グ 60の外側から内側へ進行してリテーナリング 60の内側に保持されているに半導体 ウェハ 1の研磨面に供給されるので、図 24に示されるように、リテーナリング 60の内 周側（内部側面 60c側）よりも外周側（外部側壁 60d側）にお 、てリテーナリング 60と ダイヤフラム固定リング 120との間の隙間に研磨液 190が侵入しやすい。このため、リ テーナリング 60を外すと、図 25に示されるように、ダイヤフラム固定リング 120の下面 120bの外周部側に研磨液跡 190aが生じる。図 24に示されるようにリテーナリング 6 0とダイヤフラム固定リング 120との間の外周部側の隙間に研磨液 190が侵入すると 、リテーナリング 60の下面 60bの傾きが大きくなるように作用し、図 23の安定領域か ら交換時への移行が早められるので、リテーナリング 60の交換寿命（CMP処理可能 な寿命）が短くなる可能性がある。
[0112] 図 26は、本実施の形態で使用されるリテーナリング 60の平面図（下面図）であり、 図 27はその模式的な断面図である。図 26は上記実施の形態の図 17に対応する。ま た、図 27では、理解を簡単にするために、溝 180の図示を省略している。
[0113] 上記実施の形態 1では、リテーナリング 60の下面 60b (研磨パッドに接触する側の 面）に複数の溝 180を形成し、各溝 180の中央付近にネジ穴 181が形成されていた 力 本実施の形態では、リテーナリング 60の下面 60b (研磨パッドに接触する側の面 )に複数の溝 180を形成し、各溝 180の中央よりも外周部側 (外側、外部側壁 60d側 )にネジ穴 181を形成し、このネジ穴 181でネジ 170によってダイヤフラム固定リング 120にネジ留めしている。他の構成は上記実施の形態 1とほぼ同様であるので、ここ ではその説明は省略する。
[0114] 本実施の形態では、上記のように、リテーナリング 60の下面 60bに複数の溝 180を 形成し、各溝 180の中央よりも外周部寄りにネジ穴 181を形成し、このネジ穴 181で ネジ 170によってダイヤフラム固定リング 120にネジ留めしているので、リテーナリン グ 60の外周部側においてリテーナリング 60とダイヤフラム固定リング 120との間に隙 間が生じに《なり、そこに研磨液が侵入するのを防止することができる。このため、リ テーナリング 60が反るのを防止し、リテーナリング 60の交換寿命（CMP処理可能な 寿命)を長くすることができる。
[0115] また、リテーナリング 60をネジ留めする部材、ここではダイヤフラム固定リング 120の 下面 120b (リテーナリング 60を取り付ける側の面、リテーナリング 60に対向して接触 する側の面）にシリコンなどの表面コーティングを施すこともできる。これにより、リテー ナリング 60とダイヤフラム固定リング 120との間に研磨液が侵入するのをより確実に 防止し、リテーナリング 60の交換寿命 (CMP処理可能な寿命）をより長くすることがで きる。
[0116] 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが 、本発明は前記実施の形態に限定されるものではなぐその要旨を逸脱しない範囲 で種々変更可能であることは 、うまでもな!/、。
産業上の利用可能性
[0117] 半導体ウェハを化学機械研磨する工程を有する半導体装置の製造技術に適用し て有効である。

Claims

請求の範囲
[1] 下方よりウェハ保持部にネジ留めした榭脂材料力 なるリテーナリングによって半導 体ウェハを前記ウェハ保持部に保持した状態で前記半導体ウェハをィ匕学機械研磨 する工程を有し、
前記リテーナリングの下面に溝が形成され、前記溝内に前記リテーナリングをネジ 留めするためのネジ穴が形成されている半導体装置の製造方法。
[2] 請求項 1記載の半導体装置の製造方法であって、
前記溝は、前記リテーナリングの外周または内周の法線方向に対して傾斜する向き に形成されて!、る半導体装置の製造方法。
[3] 請求項 1記載の半導体装置の製造方法であって、
前記ネジ穴は、前記溝の中央部よりも前記リテーナリングの外周部側に形成されて いる半導体装置の製造方法。
[4] 請求項 1記載の半導体装置の製造方法であって、
前記ネジ穴は、前記リテーナリングをネジ留めするためのネジの頭部を収容するた めの第 1の穴部と、前記第 1の部分の底部に設けられ、その側壁にねじが形成されて いる第 2の穴部とを有し、前記第 1の部分の深さは前記ネジの前記頭部の高さよりも 大き 、半導体装置の製造方法。
[5] 請求項 4記載の半導体装置の製造方法であって、
前記溝は、前記ネジ穴の前記第 1の部分を通過するように形成されている半導体 装置の製造方法。
[6] 複数の研磨定盤を備えた枚葉式の研磨装置を用い、半導体ウェハを保持するゥェ ハ保持部が前記複数の研磨定盤を順次移動し、下方より前記ウェハ保持部にネジ 留めした榭脂材料力 なるリテーナリングによって半導体ウェハを前記ウェハ保持部 に保持した状態で前記半導体ウェハの化学機械研磨処理を行う工程を有する半導 体装置の製造方法。
[7] 請求項 6記載の半導体装置の製造方法であって、
前記化学機械研磨処理の後に前記半導体ウェハの洗浄処理が一貫して行われる 半導体装置の製造方法。
[8] 下方よりウェハ保持部にネジ留めした榭脂材料力もなるリテーナリングによって半導 体ウェハを前記ウェハ保持部に保持した状態で前記半導体ウェハをィ匕学機械研磨 する工程を有し、
ダイヤフラムが前記ウェハ保持部にダイヤフラム固定部材で固定され、前記ダイヤ フラム固定部材に前記リテーナリングが下方よりネジ留めされている半導体装置の製 造方法。
[9] 請求項 8記載の半導体装置の製造方法であって、
前記ダイヤフラム固定部材は環状の形状を有している半導体装置の製造方法。
[10] 請求項 8記載の半導体装置の製造方法であって、
前記ダイヤフラムで封止された空間を加圧することにより前記半導体ウェハを研磨 パッドに押し付ける半導体装置の製造方法。
[11] 請求項 8記載の半導体装置の製造方法であって、
前記ダイヤフラム固定部材は金属材料力 なる半導体装置の製造方法。
[12] 請求項 8記載の半導体装置の製造方法であって、
前記ダイヤフラム固定部材はステンレス鋼力 なる半導体装置の製造方法。
[13] 請求項 8記載の半導体装置の製造方法であって、
前記ダイヤフラムは弾性膜からなる半導体装置の製造方法。
[14] 請求項 8記載の半導体装置の製造方法であって、
前記リテーナリングの下面に溝が形成され、前記溝内に前記リテーナリングをネジ 留めするためのネジ穴が形成されている半導体装置の製造方法。
[15] 下方よりウェハ保持部にネジ留めした榭脂材料力 なるリテーナリングによって半導 体ウェハを前記ウェハ保持部に保持した状態で前記半導体ウェハをィ匕学機械研磨 する工程を有し、
弾性膜が前記ウェハ保持部に環状の金属部材で固定され、前記金属部材に前記 リテーナリングが下方よりネジ留めされている半導体装置の製造方法。
[16] 請求項 15記載の半導体装置の製造方法であって、
前記弾性膜で封止された空間を加圧することにより前記半導体ウェハを研磨パッド に押し付ける半導体装置の製造方法。 [17] 請求項 15記載の半導体装置の製造方法であって、
前記リテーナリングの下面に溝が形成され、前記溝内に前記リテーナリングをネジ 留めするためのネジ穴が形成されている半導体装置の製造方法。
PCT/JP2004/014356 2004-09-30 2004-09-30 半導体装置の製造方法 WO2006038259A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2004/014356 WO2006038259A1 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法
CNA2004800436439A CN101023511A (zh) 2004-09-30 2004-09-30 半导体器件的制造方法
US11/576,267 US20080076253A1 (en) 2004-09-30 2004-09-30 Adhesive Sheet,Semiconductor Device,and Process for Producing Semiconductor Device
JP2006539090A JPWO2006038259A1 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/014356 WO2006038259A1 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2006038259A1 true WO2006038259A1 (ja) 2006-04-13

Family

ID=36142350

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/014356 WO2006038259A1 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20080076253A1 (ja)
JP (1) JPWO2006038259A1 (ja)
CN (1) CN101023511A (ja)
WO (1) WO2006038259A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147646A (ja) * 2006-11-22 2008-06-26 Applied Materials Inc 保持リング及びキャリアリングを持つキャリアヘッド
US8469776B2 (en) 2006-11-22 2013-06-25 Applied Materials, Inc. Flexible membrane for carrier head
WO2014185003A1 (ja) * 2013-05-16 2014-11-20 信越半導体株式会社 ワークの研磨装置
JP2016043473A (ja) * 2014-08-26 2016-04-04 株式会社荏原製作所 バフ処理モジュール、及び、処理装置
WO2019187814A1 (ja) * 2018-03-27 2019-10-03 株式会社荏原製作所 基板保持装置およびドライブリングの製造方法
KR20230133402A (ko) * 2021-03-17 2023-09-19 미크로 기켄 가부시키가이샤 연마 헤드 및 연마 처리 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
JP2008177248A (ja) * 2007-01-16 2008-07-31 Tokyo Seimitsu Co Ltd 研磨ヘッド用リテーナリング
US20080293228A1 (en) * 2007-05-25 2008-11-27 Kalburge Amol M CMOS Compatible Method of Forming Source/Drain Contacts for Self-Aligned Nanotube Devices
JP5464820B2 (ja) * 2007-10-29 2014-04-09 株式会社荏原製作所 研磨装置
US20110043370A1 (en) * 2009-08-18 2011-02-24 World Properties, Inc. Animated logo for a portable computer
CN102039555B (zh) * 2009-10-26 2013-01-23 中芯国际集成电路制造(上海)有限公司 研磨头装置
JP2014011408A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法および研磨装置
KR101274006B1 (ko) * 2012-08-29 2013-06-12 시너스(주) 화학 기계적 연마장치용 리테이너 링 구조물 및 그 제조방법
US20140273756A1 (en) * 2013-03-14 2014-09-18 Chih Hung Chen Substrate precession mechanism for cmp polishing head
WO2015006745A1 (en) * 2013-07-11 2015-01-15 Entegris, Inc. Refurbishable coated cmp conditioner, method of making same and integrated system for use in chemical mechanical planarization
CN104290023A (zh) * 2014-09-30 2015-01-21 上海华力微电子有限公司 化学机械研磨设备的环扣钢圈装置
US20180264621A1 (en) * 2014-12-08 2018-09-20 Hyun Jeong Yoo Retainer ring for carrier head for chemical polishing apparatus and carrier head comprising same
US11227779B2 (en) * 2017-09-12 2022-01-18 Asm Technology Singapore Pte Ltd Apparatus and method for processing a semiconductor device
RU2683808C1 (ru) * 2018-04-19 2019-04-02 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Устройство для отделения от подложки композитной структуры на основе полупроводниковой пленки (варианты)
CN113118966B (zh) * 2019-12-31 2022-08-16 清华大学 一种用于化学机械抛光的承载头及其使用方法
CN113118969A (zh) * 2019-12-31 2021-07-16 清华大学 一种用于化学机械抛光的承载头
CN117718821A (zh) * 2024-02-07 2024-03-19 华海清科股份有限公司 晶圆磨削后处理系统、装置、方法及晶圆减薄设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1094959A (ja) * 1996-07-30 1998-04-14 Tokyo Seimitsu Co Ltd 研磨装置
JP2000218526A (ja) * 1999-01-28 2000-08-08 Nichiden Mach Ltd 平面研磨装置
JP2002120142A (ja) * 2000-10-16 2002-04-23 Okamoto Machine Tool Works Ltd 研磨ヘッド構造
JP2003179014A (ja) * 2001-12-12 2003-06-27 Tokyo Seimitsu Co Ltd ウェーハ研磨装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522412A (en) * 1982-10-26 1985-06-11 Keikoku Piston Ring Co., Ltd. Oil ring with coil expander
US5795215A (en) * 1995-06-09 1998-08-18 Applied Materials, Inc. Method and apparatus for using a retaining ring to control the edge effect
US6183354B1 (en) * 1996-11-08 2001-02-06 Applied Materials, Inc. Carrier head with a flexible membrane for a chemical mechanical polishing system
JP2917992B1 (ja) * 1998-04-10 1999-07-12 日本電気株式会社 研磨装置
US6251215B1 (en) * 1998-06-03 2001-06-26 Applied Materials, Inc. Carrier head with a multilayer retaining ring for chemical mechanical polishing
US6132298A (en) * 1998-11-25 2000-10-17 Applied Materials, Inc. Carrier head with edge control for chemical mechanical polishing
US6224472B1 (en) * 1999-06-24 2001-05-01 Samsung Austin Semiconductor, L.P. Retaining ring for chemical mechanical polishing
US6719619B2 (en) * 2001-05-01 2004-04-13 Taiwan Semiconductor Manufacturing Co., Ltd Quick coupler for mounting a rotational disk
US6835125B1 (en) * 2001-12-27 2004-12-28 Applied Materials Inc. Retainer with a wear surface for chemical mechanical polishing
KR100416808B1 (ko) * 2002-02-04 2004-01-31 삼성전자주식회사 반도체소자 제조용 씨엠피장치의 연마헤드 및 이를 구비한씨엠피장치
US6869335B2 (en) * 2002-07-08 2005-03-22 Micron Technology, Inc. Retaining rings, planarizing apparatuses including retaining rings, and methods for planarizing micro-device workpieces
TWM255104U (en) * 2003-02-05 2005-01-11 Applied Materials Inc Retaining ring with flange for chemical mechanical polishing
US6974371B2 (en) * 2003-04-30 2005-12-13 Applied Materials, Inc. Two part retaining ring
US20050113002A1 (en) * 2003-11-24 2005-05-26 Feng Chen CMP polishing heads retaining ring groove design for microscratch reduction
US7033252B2 (en) * 2004-03-05 2006-04-25 Strasbaugh Wafer carrier with pressurized membrane and retaining ring actuator
US7029386B2 (en) * 2004-06-10 2006-04-18 R & B Plastics, Inc. Retaining ring assembly for use in chemical mechanical polishing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1094959A (ja) * 1996-07-30 1998-04-14 Tokyo Seimitsu Co Ltd 研磨装置
JP2000218526A (ja) * 1999-01-28 2000-08-08 Nichiden Mach Ltd 平面研磨装置
JP2002120142A (ja) * 2000-10-16 2002-04-23 Okamoto Machine Tool Works Ltd 研磨ヘッド構造
JP2003179014A (ja) * 2001-12-12 2003-06-27 Tokyo Seimitsu Co Ltd ウェーハ研磨装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147646A (ja) * 2006-11-22 2008-06-26 Applied Materials Inc 保持リング及びキャリアリングを持つキャリアヘッド
US8469776B2 (en) 2006-11-22 2013-06-25 Applied Materials, Inc. Flexible membrane for carrier head
WO2014185003A1 (ja) * 2013-05-16 2014-11-20 信越半導体株式会社 ワークの研磨装置
JP2014223692A (ja) * 2013-05-16 2014-12-04 信越半導体株式会社 ワークの研磨装置
JP2016043473A (ja) * 2014-08-26 2016-04-04 株式会社荏原製作所 バフ処理モジュール、及び、処理装置
WO2019187814A1 (ja) * 2018-03-27 2019-10-03 株式会社荏原製作所 基板保持装置およびドライブリングの製造方法
JP2019171492A (ja) * 2018-03-27 2019-10-10 株式会社荏原製作所 基板保持装置およびドライブリングの製造方法
JP7219009B2 (ja) 2018-03-27 2023-02-07 株式会社荏原製作所 基板保持装置およびドライブリングの製造方法
KR20230133402A (ko) * 2021-03-17 2023-09-19 미크로 기켄 가부시키가이샤 연마 헤드 및 연마 처리 장치
KR102650422B1 (ko) 2021-03-17 2024-03-22 미크로 기켄 가부시키가이샤 연마 헤드 및 연마 처리 장치

Also Published As

Publication number Publication date
JPWO2006038259A1 (ja) 2008-07-31
CN101023511A (zh) 2007-08-22
US20080076253A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
WO2006038259A1 (ja) 半導体装置の製造方法
US6719618B2 (en) Polishing apparatus
KR101276715B1 (ko) 폴리싱방법, 폴리싱장치, 및 폴리싱장치를 제어하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
US8133096B2 (en) Multi-phase polishing pad
KR20090099037A (ko) 가압 시트
JP2009129970A (ja) 研磨装置及び研磨方法
KR20010052820A (ko) 실리콘에 대한 화학 기계적 연마 기술
US6607425B1 (en) Pressurized membrane platen design for improving performance in CMP applications
EP1294537B1 (en) Wafer carrier with groove for decoupling retainer ring from wafer
US20020081945A1 (en) Piezoelectric platen design for improving performance in CMP applications
EP1349703B1 (en) Belt polishing device with double retainer ring
JP2005514215A (ja) リニア化学機械平坦化システムのための溝付きローラ
US6998013B2 (en) CMP apparatus polishing head with concentric pressure zones
JP4049579B2 (ja) 基板保持装置及びポリッシング装置
US20030077986A1 (en) Front-reference carrier on orbital solid platen
KR20070057867A (ko) 반도체장치의 제조방법
US7033250B2 (en) Method for chemical mechanical planarization
US6251000B1 (en) Substrate holder, method for polishing substrate, and method for fabricating semiconductor device
WO2002049805A1 (en) Polishing platen with pressurized membrane
JP2007184530A (ja) 研磨パッドのコンディショニング方法、電解研磨装置及び電解研磨方法
JP2004363505A (ja) 基板保持装置及び研磨装置
TW202013488A (zh) 在晶圓上執行化學機械研磨之方法以及系統
KR20100115076A (ko) 화학적 기계적 연마장치의 상부링
KR20050064316A (ko) 화학적 기계적 연마장치의 리테이너링
US6821195B1 (en) Carrier head having location optimized vacuum holes

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006539090

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200480043643.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020077006883

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11576267

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11576267

Country of ref document: US