KR20070057867A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR20070057867A KR20070057867A KR1020077006883A KR20077006883A KR20070057867A KR 20070057867 A KR20070057867 A KR 20070057867A KR 1020077006883 A KR1020077006883 A KR 1020077006883A KR 20077006883 A KR20077006883 A KR 20077006883A KR 20070057867 A KR20070057867 A KR 20070057867A
- Authority
- KR
- South Korea
- Prior art keywords
- retainer ring
- semiconductor wafer
- polishing
- ring
- wafer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 207
- 238000000034 method Methods 0.000 title claims description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000005498 polishing Methods 0.000 claims abstract description 204
- 239000000463 material Substances 0.000 claims abstract description 48
- 239000011347 resin Substances 0.000 claims abstract description 30
- 229920005989 resin Polymers 0.000 claims abstract description 30
- 239000007769 metal material Substances 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 46
- 239000000126 substance Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910001220 stainless steel Inorganic materials 0.000 claims description 8
- 239000010935 stainless steel Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims 2
- 239000012528 membrane Substances 0.000 abstract description 29
- 235000012431 wafers Nutrition 0.000 description 173
- 239000010408 film Substances 0.000 description 133
- 239000007788 liquid Substances 0.000 description 40
- 239000002002 slurry Substances 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 229920001971 elastomer Polymers 0.000 description 5
- 239000012530 fluid Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 208000035874 Excoriation Diseases 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 241000283014 Dama Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- JNSGIVNNHKGGRU-JYRVWZFOSA-N diethoxyphosphinothioyl (2z)-2-(2-amino-1,3-thiazol-4-yl)-2-methoxyiminoacetate Chemical compound CCOP(=S)(OCC)OC(=O)C(=N/OC)\C1=CSC(N)=N1 JNSGIVNNHKGGRU-JYRVWZFOSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CABDFQZZWFMZOD-UHFFFAOYSA-N hydrogen peroxide;hydrochloride Chemical compound Cl.OO CABDFQZZWFMZOD-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- -1 polyethylene terephthalic acid Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- DTPQZKZONQKKSU-UHFFFAOYSA-N silver azanide silver Chemical compound [NH2-].[Ag].[Ag].[Ag+] DTPQZKZONQKKSU-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
CMP장치의 연마헤드(54)에 있어서, 탄성체막으로 이루어진 다이어프램(113)을 캐리어 플레이트(102)에 금속재료로 이루어진 다이어프램 고정링(120)으로 고정하고, 그 다이어프램 고정링(120)에 수지재료로 이루어진 리테이너링(60)을 하방으로부터 나사(170)로 나사멈춤한다. 리테이너링(60)의 하면(60b)에는 홈(溝)이 형성되며, 그 홈 내에 리테이너링(60)을 나사멈춤하기 위한 나사구멍이 형성되어 있다. 다이어프램(113) 및 멤브래인(115) 등으로 봉지(封止)된 공간을 가압함으로써 멤브래인(115)을 사이에 두고 반도체 웨이퍼(1)를 연마헤드(58)에 압착해서 반도체 웨이퍼(1)를 CMP처리한다.
나사멈춤(screw stop), 리테이너링, CMP
Description
본 발명은, 반도체장치의 제조기술에 관한 것이며, 특히, 반도체 웨이퍼를 화학기계 연마(Chemical Mechanical Polishing : CMP)하는 공정을 갖는 반도체장치의 제조기술에 적용할 때 유효한 기술에 관한 것이다.
반도체장치의 제조공정은, 여러 가지 CMP공정을 포함하고 있다. 예를 들어, 반도체 웨이퍼에 소자 분리영역으로서의 매립 절연막을 STI(Shallow Trench Isol-
ation)법으로 형성할 때의 CMP공정, 반도체 웨이퍼 상에 형성한 층간 절연막을 평탄화(平坦化)할 때의 CMP공정, 층간 절연막에 형성한 스루 홀(through hole)에 도전(導電)재료를 매립하여 플러그를 형성할 때의 CMP공정, 또는 대머신(damascene)법으로 매립배선을 형성할 때의 CMP공정 등이 있다.
일본 특개평9-19863호 공보(특허 문헌1) 또는, 거기에 대응하는 미국특허 제5795215호 공보에는, 폴리싱헤드 구조에 있어서, 알루미늄제의 웨이퍼 외연(外
緣)유지링 백킹링(backing ring)에 플라스틱 재료제의 웨이퍼 외연 유지링을 나사멈춤(screw stop)하는 기술이 기재되어 있다.
일본 특개2003-124169호 공보(특허 문헌2)에는, 웨이퍼 유지헤드의 홀더에 리테이너링을 설치하는 동시에, 리테이너링의 내측에 보호시트를 장설(張設)하고, 보호시트를 사이에 두고 웨이퍼를 연마패드에 압착시켜 연마하는 웨이퍼 연마장치에 있어서, 홀더와 리테이너링의 각각에 설치된 관통공(貫通孔)의 어느 한쪽의 관
통공에 암나사부를 갖는 인서트가 관통되는 동시에, 다른 쪽의 관통공에 수나사부를 갖는 볼트부재가 관통되며, 해당 인서트와 볼트부재가 나합(螺合-나사결합)됨으로써 홀더와 리테이너링이 설치되는 기술이 기재되어 있다.
일본 특개2003-179014호 공보(특허 문헌3)에는, 웨이퍼 유지헤드의 홀더에 리테이너링을 설치하는 동시에, 리테이너링의 내측에 보호시트를 장설하고, 보호 시트를 사이에 두고 웨이퍼를 연마패드에 압착하여 연마하는 웨이퍼 연마장치에 있어서, 보호시트의 외주연(外周緣) 부분이 리테이너링과 홀더로 협지(挾持)되는 동시에, 상기 협지부의 내주(內周)측에 보호시트의 장력(張力) 조정수단이 설치되어있으며, 장력 조정수단에 의해 장설(張設)된 보호시트의 장력이 가변(可變)으로 되어있는 기술이 기재되어 있다.
일본 특개평11-291162호 공보(특허 문헌4) 또는, 그 대응 미국특허 제6277
008호 공보에는, 리테이너링을, 폴리에틸렌 테레프탈산 등의 경질(硬質) 플라스틱
으로 이루어진 수지(樹脂) 부분과, 스테인레스강 등의 금속부분으로 이루어지며, 그 수지 부분이 유지부재 전면(全面)을 덮도록 형성된 상태로 구성한 기술이 기재되어 있다.
일본 특개2003-179015호 공보(특허 문헌5) 또는, 그 대응 미국특허 제62512
15호 공보에는, 화학적 기계적 연마장치용의 캐리어 헤드가, 가요성(可撓性)의 하부 부분 및 강성(剛性)의 상부 부분을 갖는 멈춤 고리를 갖으며, 이 멈춤 고리가, 연마하는 동안에 폴리싱 패드와 접촉하고, 제1 재료로 만들어져 있는 저부(底部) 표면을 갖는 하부 부분, 및, 제1 재료보다 강성인 제2 재료로 만들어져 있는 상부부분을 갖는 구성으로 하는 기술이 기재되어 있다.
일본 특개2001-71255호 공보(특허 문헌6) 또는, 그 대응 유럽 특허공개 제
1080841호 공보에는, 연마헤드에 있어서, 리테이너링을 캐리어에 대하여 고정하며, 캐리어의 밑면(下面)에는 탄성막을 배설(配設)하고, 탄성막의 주변부를 리테이너링과 캐리어의 사이에 협지(挾持)해서 고정하며, 캐리어에는, 탄성막과 캐리어의 사이에 압력 가변의 유체(流體)를 공급하기 위한 유체 공급로를 설치하는 기술이 기재되어 있다.
일본 특개2004-6653호 공보(특허 문헌7) 또는, 그 대응 미국특허 제6773338호 공보에는, 연마헤드의 하부 판연(板緣-판의 주변) 부위에, 다공(多孔) 필름에 고정된 웨이퍼가 외부로 이탈되는 것을 방지하기 위한 리테이너링이 볼트로 하부판과 고정된 클램프링에 의하여 압착 고정된 기술이 기재되어 있다.
일본 특개평11-333711호 공보(특허 문헌8)에는, 내부에 스테이지(stage) 구조를 갖는 하우징(housing)과, 하우징의 주변에 고정된 리테이너링과, 리테이너링에 의해 유지된 탄성체막과, 하우징과 리테이너링과 탄성체막으로 형성되는 밀폐공간에 공기를 도입하거나 밀폐공간으로부터 공기를 흡인하는 기구를 갖춘 연마헤드에 관한 기술이 기재되어 있다.
일본 특개2003-39306호 공보(특허 문헌9)에는, 웨이퍼 연마장치의 웨이퍼 캐리어를, 캐리어 본체와, 연마중의 웨이퍼를 주방향(周方向)으로 지지하는 리테이너 링과, 웨이퍼에 가압력(押壓力)을 전달하는 박막부재(薄膜部材)로 구성하고, 캐리어 본체에는 박막부재를 가압하는 공기압을 이용한 제1 가압수단을 설치함과 동시에, 제1 가압수단과는 별도로 리테이너링을 공기압에 의해 하방으로 가압하는 제2 가압수단을 설치하도록 구성한 기술이 기재되어 있다.
특허 문헌1 : 특개평9-19863호 공보
특허 문헌2 : 특개2003-124169호 공보
특허 문헌3 : 특개2003-179014호 공보
특허 문헌4 : 특개평11-291162호 공보
특허 문헌5 : 특개2003-179015호 공보
특허 문헌6 : 특개2001-71255호 공보
특허 문헌7 : 특개2004-6653호 공보
특허 문헌8 : 특개평11-333711호 공보
특허 문헌9 : 특개2003-39306호 공보
[발명이 해결하려고 하는 과제]
CMP공정에 있어서는, CMP장치의 회전하는 플래턴(연마정반)에 붙여진 연마
패드에 연마액을 공급하면서, 웨이퍼 유지부에 유지한 반도체 웨이퍼를 압착함으로써 반도체 웨이퍼가 연마된다.
CMP장치의 반도체 웨이퍼 면내(面內) 연마량의 균일성은, 웨이퍼 유지부에 설치되어 있는 리테이너링의 표면형상에 크게 의존하고 있다. 반도체 웨이퍼와 함께 리테이너링의 표면도 연마되기 때문에, 반도체 웨이퍼 (특히 웨이퍼 에지(edge) 부)의 연마 상태에는 리테이너링의 표면상태가 영향을 준다. 리테이너링의 마모상태에 의해, 반도체 웨이퍼의 웨이퍼 에지부의 연마비율이 변화되므로, 리테이너링의 마모가 진행되면 반도체 웨이퍼의 면내 연마량 균일성이 안정되지 않아, 제조되는 반도체장치의 품질이 변동할 가능성이 있다. 이 때문에 리테이너링 표면의 평면도(平面圖) 관리나 리테이너링의 정기교환이 필요하게 된다. 리테이너링은 고가의 소모품이기 때문에, 리테이너링의 저비용화나 교환수명의 향상을 꾀하고, 반도체장치의 제조비용을 줄이는 것이 바람직하다. 또한, 리테이너링의 교환에 복잡한 작업이 필요하므로, CMP장치의 가동률을 저하시켜, 반도체장치의 제조비용를 증대시켜버릴 가능성이 있다. 이 때문에, 간단한 방법으로 교환할 수 있는 리테이너링이 요구되고있다.
또, 리테이너링을 교환했을 때에 웨이퍼 유지부로의 리테이너링의 고정상태가 변동할 경우, 새로운 리테이너링으로 교환한 후에, 제품웨이퍼(반도체장치를 제조하기 위한 반도체 웨이퍼)의 CMP처리에 착수하기 전에, 리테이너링의 조건설정 등을 행하여, 반도체 웨이퍼의 에지부의 연마비율을 조정 또는 확인해야 한다. 이것은, CMP장치의 가동률을 저하시켜, 반도체장치의 제조비용을 증대시켜버린다.
본원에 개시된 하나의 발명의 하나의 목적은, 반도체장치의 제조비용을 절감할 수 있는 기술을 제공하는 것에 있다.
[과제를 해결하기 위한 수단]
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.
본원에 개시된 하나의 발명은, 하방으로부터 웨이퍼 유지부에 나사멈춤
(screw stop)한 수지재료로 이루어진 리테이너링에 의해 반도체 웨이퍼를 웨이퍼 유지부에 유지하고, 웨이퍼 이면의 거의 전면(주변부는 보통 기계적 압력이 가해지는 경우가 많다)을 멤브래인(또는 플랙시블한 박막)을 사이에 두고 정(靜)가스압
(또는 압축성 유체압)또는 준정(準靜)가스압으로 가압한 상태로 반도체 웨이퍼를 화학기계 연마하는 것이다.
또, 본원에 개시된 하나의 발명은, 하방으로부터 웨이퍼 유지부에 나사멈춤한 수지재료로 이루어진 리테이너링에 의해 반도체 웨이퍼를 웨이퍼 유지부에 유지한 상태로 반도체 웨이퍼를 화학기계 연마하는 것이다.
또, 본원에 개시된 하나의 발명은, 하방으로부터 웨이퍼 유지부에 나사멈춤 한 수지재료로 이루어진 리테이너링에 의해 반도체 웨이퍼를 웨이퍼 유지부에 유지한 상태로 반도체웨이퍼를 화학 기계연마하고, 리테이너링의 하면에 형성된 홈(溝)
내에 리테이너링을 나사멈춤하기 위한 나사구멍이 형성되어 있는 것이다.
또, 본원에 개시된 하나의 발명은, 하방으로부터 웨이퍼 유지부에 나사멈춤한 수지재료로 이루어진 리테이너링에 의해 반도체 웨이퍼를 웨이퍼 유지부에 유지한 상태로 반도체 웨이퍼를 화학 기계연마하고, 다이어프램이 웨이퍼 유지부에 다이어프램 고정부재로 고정되며, 이 다이어프램 고정부재에 리테이너링이 하방으로부터 나사멈춤되어 있는 것이다.
또, 본원에 개시된 하나의 발명은, 하방으로부터 웨이퍼 유지부에 나사멈춤한 수지재료로 이루어진 리테이너링에 의해 반도체 웨이퍼를 웨이퍼 유지부에 유지한 상태로 반도체 웨이퍼를 화학 기계연마하고, 탄성막이 웨이퍼 유지부에 고리모양의 금속부재로 고정되며, 이 금속부재에 리테이너링이 하방으로부터 나사멈춤되어 있는 것이다.
도 1은, 본 발명의 1실시형태인 반도체장치의 제조공정을 나타내는 반도체 웨이퍼의 요부단면도이다.
도 2는, 도 1에 계속되는 반도체장치의 제조공정 중에 있어서의 요부 단면도이다.
도 3은, 도 2에 계속되는 반도체장치의 제조공정 중에 있어서의 요부 단면도이다.
도 4는, 도 3에 계속되는 반도체장치의 제조공정 중에 있어서의 요부 단면도이다.
도 5는, 도 4에 계속되는 반도체장치의 제조공정 중에 있어서의 요부 단면도이다.
도 6은, 도 5에 계속되는 반도체장치의 제조공정 중에 있어서의 요부 단면도이다.
도 7은, 도 6에 계속되는 반도체장치의 제조공정 중에 있어서의 요부 단면도이다.
도 8은, 도 7에 계속되는 반도체장치의 제조공정 중에 있어서의 요부 단면도 이다.
도 9는, 도 8에 계속되는 반도체장치의 제조공정 중에 있어서의 요부 단면도이다.
도 10, CMP공정의 처리 시퀀스를 나타내는 설명도이다.
도 11, CMP장치의 개략적인 구성을 나타내는 설명도이다.
도 12, CMP장치의 개략적인 구성을 나타내는 설명도이다.
도 13은, CMP장치를 구성하는 복수의 플래턴 중 하나의 플래턴에서 반도체 웨이퍼가 CMP처리되는 모양을 나타내는 설명도이다.
도 14는, 연마헤드의 요부 단면도이다.
도 15는, 연마헤드의 리테이너링 근방 영역의 요부 단면도이다.
도 16은, 다이어프램 고정링의 평면도이다.
도 17은, 다이어프램 고정링에 리테이너링을 설치한 상태를 나타내는 평면도이다.
도 18은, 다이어프램 고정링에 리테이너링을 설치한 상태를 나타내는 요부 단면도이다.
도 19는, 다이어프램 고정링에 리테이너링을 설치한 상태를 나타내는 요부 단면도이다.
도 20은, 다이어프램 고정링에 리테이너링을 설치한 상태를 나타내는 요부 단면도이다.
도 21은, 제1 비교예의 연마헤드를 나타내는 요부 단면도이다.
도 22는, 제2 비교예의 연마헤드를 나타내는 요부 단면도이다.
도 23은, 리테이너링의 마모 모델을 나타내는 설명도이다.
도 24는, 다이어프램 고정링과 리테이너링의 사이에 연마액이 침입한 상태를 개념적으로 나타내는 단면도이다.
도 25는, CMP처리를 행한 후에, 리테이너링을 제거했을 때의 다이어프램 고정링의 하면을 나타내는 평면도이다.
도 26은, 본 발명의 다른 실시형태의 리테이너링의 평면도이다.
도 27은, 본 발명의 다른 실시형태의 리테이너링의 단면도이다.
[발명을 실시하기 위한 최선의 형태]
본원발명을 상세히 설명하기 전에, 본원에 있어서의 용어의 의미를 설명하면 다음과 같다.
1. 실리콘 등 물질명을 말할 경우, 특별히 그 뜻을 기재했을 경우를 제외하고, 표시된 물질만을 나타내는 것은 아니며, 나타낸 물질(원소, 원자군, 분자, 고분자, 공중합체(共重合體), 화합물 등)을 주요한 성분, 조성 성분으로 하는 것을 포함하는 것으로 한다.
즉, 실리콘영역 등이라고 해도, 특별히 그렇지 않은 뜻을 명시했을 때를 제외하고, 순수 실리콘영역, 불순물을 첨가한 실리콘을 주요한 성분으로 하는 영역, GeSi와 같이 실리콘을 주요한 구성 요소로 하는 혼정(混晶)영역 등을 포함하는 것으로 한다. 또한, MIS 라고 할 때의「M」은, 특별히 그렇지 않은 뜻을 명시했을 때 를 제외하고, 순수한 금속에 한정되는 것은 아니며, 폴리 실리콘(비결정 상태를 포함한다)전극, 규소 화합물층, 그 밖의 금속 유사(類似)의 성질을 나타내는 부재를 포함하는 것으로 한다. 또한, MIS의「I」는, 특별히 그렇지 않은 뜻을 명시했을 때를 제외하고, 산화 실리콘막 등의 산화막에 한정되지 않고, 질(窒)화막, 산질화막, 알루미늄막 기타의 통상 유전체(誘電體), 고(高)유전체, 강(强)유전체막 등을 포함하는 것으로 한다.
2. 웨이퍼라고 하는 것은, 반도체 집적회로의 제조에 이용하는 실리콘 기타 반도체 단결정기판(일반적으로 거의 원판형, 반도체 웨이퍼, 기타 그것들을 단위집적 회로영역에 분할한 반도체 칩 또는 펠렛 및 그 기체(基體)영역), 에피택시얼 기판, 사파이어 기판, 유리 기판, 그 밖의 절연, 반절연 또는 반도체 기판 등 및 그것들의 복합적 기판을 말한다.
3. 화학 기계연마(CMP : Chemical Mechanical Polishing)란, 일반에 피연마면(被硏磨面)을 상대적으로 부드러운 천모양의 시트재료 등으로 이루어진 연마패드에 접촉시킨 상태에서, 슬러리(slurry)를 공급하면서 면방향으로 상대이동시켜서 연마하는 것을 말하고, 본 실시형태에 있어서는, 그 외에, 피연마면을 경질의 지석
면(砥石面)에 대하여 상대이동시키는 것에 의해 연마를 하는 CML(Chemical Mechani
cal Lapping), 그 밖의 고정지립(固定砥粒)을 사용하는 것, 및 지립을 사용하지 않는 무지립CMP 등도 포함하는 것으로 한다.
4. 연마액(슬러리)이란, 일반적으로 화학 에칭약제에 연마입자를 혼합한 현탁액을 말하지만, 연마지립이 혼합되지 않은 것도 포함하는 것으로 한다.
5. 매립배선 또는 매립 메탈배선이란, 일반적으로 싱글 대머신(single dama
scene)이나 듀얼 대머신(dual damascene) 등과 같이, 절연막에 형성된 홈(溝)이나 구멍(孔) 등과 같은 배선 개구부의 내부에 도전막(導電膜)을 매립한 후, 절연막 상의 불필요한 도전막을 제거하는 배선 형성기술에 의해 패터닝된 배선을 말한다. 또한, 일반적으로, 싱글 대머신이란, 플러그 메탈과 배선용 메탈의 2단계로 나누어서 매립하는, 매립배선 프로세스를 말한다. 같은 방법으로 듀얼 대머신이란, 일반적으로 플러그 메탈과, 배선용 메탈을 한번에 매립하는, 매립배선 프로세스를 말한다. 일반적으로, 동(銅) 매립배선을 다층구성으로 사용되는 것이 많다.
6. 본원에 있어서 반도체장치라고 할 때는, 특별히 단결정 실리콘 기판상에
만들어지는 것뿐만 아니라, 특별히 그렇지 않은 뜻이 명시되었을 경우를 제외하고, 에피택시얼 기판, SOI(Silicon On Insulator)기판이나 TFT(Thin Film Transistor)액정 제조용 기판 등 다른 기판상에 만들어지는 것을 포함하는 것으로 한다.
7. 반도체 집적회로칩 또는 반도체칩(이하, 단순히 칩이라고 한다)이란, 웨
이퍼 공정(웨이퍼 프로세스 또는 전(前)공정)이 완료한 웨이퍼를 단위 회로군으로 분할한 것을 말한다.
8. 저유전율(低誘電率)인 절연막(Low-K 절연막)이란, 패시배이션막에 포함되는 산화 실리콘막(예를 들면 TEOS(Tetraethoxysilane)산화막)의 유전율보다도 낮은 유전율을 갖는 절연막을 예시할 수 있다. 일반적으로는, TEOS산화막의 비유전율ε=
4.1 ~ 4.2 정도 이하를 저유전율인 절연막이라고 한다.
이하의 실시형태에 있어서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시형태로 분할해서 설명하지만, 특별히 명시했을 경우를 제외하고, 그것들은 서로 무관계한 것이 아니라, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충설명 등의 관계에 있다.
또, 이하의 실시형태에 있어서, 요소의 수(數) 등(개수, 수치, 양, 범위 등을 포함한다)을 언급할 경우, 특별히 명시했을 경우 및 원리적으로 분명히 특정한 수에 한정될 경우 등을 제외하고, 그 특정한 수에 한정되는 것은 아니고, 특정한 수 이상이어도 이하이여도 좋다.
더욱이, 이하의 실시형태에 있어서, 그 구성 요소(요소 스텝 등도 포함한다)
는, 특별히 명시했을 경우 및 원리적으로 분명히 필수적이라고 생각될 경우 등을 제외하고, 반드시 필수적이 아닌 것은 말할 필요도 없다.
마찬가지로, 이하의 실시형태에 있어서, 구성요소 등의 형상, 위치 관계 등을 언급할 때는, 특별히 명시했을 경우 및 원리적으로 분명히 그렇지 않다고 생각될 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이는, 상기수치 및 범위에 관해서도 마찬가지이다.
또한, 본 실시형태를 설명하기 위한 전체도면에 있어서 동일 기능을 갖는 것
은 동일한 부호를 붙이고, 그 반복의 설명은 생략한다.
또, 본 실시형태에서 이용하는 도면에 있어서는, 평면도이여도 도면을 보기 쉽게 하기 위해서 헤칭을 붙이는 경우도 있다. 또한, 단면도이여도, 헤칭을 생략하는 경우도 있다.
이하, 본 발명의 실시형태를 도면에 근거해서 상세히 설명한다.
(실시형태1)
도 1 ~ 도 9는, 본 발명의 하나의 실시형태인 반도체장치, 예를 들어 MISFET
(Metal Insulator Semiconductor Field Effect Transistor)의 제조공정 중의 요부 단면도이다
우선, 예를 들어 1~10Ωcm 정도의 비저항을 갖는 p형의 단결정 실리콘 등으 로 이루어지는 반도체 웨이퍼(웨이퍼, 반도체기판)(1)를 준비한다. 그리고, 반도체 웨이퍼(1)의 반도체소자 형성측의 주면(主面)에 예를 들어 STI(Shallow Trench
Isolation, 또는 SGI : Shallow Groove Isolation)법 등을 이용하여, 절연체로 이루어진 소자 분리영역(2)을 형성한다. 소자 분리영역(2)은, 예를 들어 다음과 같이 하여 형성할 수가 있다.
즉, 도 1에 나타낸 바와 같이, 반도체 웨이퍼(1)의 주면에, 예를 들어 질화 실리콘 등으로 이루어지는 절연막(3)을 형성하고, 포토 리소그래피법 및 드라이 에칭법 등을 이용해서 절연막(3)을 패터닝한다. 그리고, 패터닝된 절연막(3)을 에칭 마스크로 이용해서 반도체기판(1)을 소정의 깊이까지 에칭하고, 반도체 웨이퍼
(1)의 주면에 소자 분리구(2a)를 형성한다. 소자 분리구(2a)의 저부 및 측벽 등을 필요에 따라서 열산화법(熱酸化法) 등으로 산화한 후, 산화 실리콘 등으로 이루어지는 절연막(4)을 소자 분리구(2a)를 메우도록 반도체 웨이퍼(1) 상에 형성한다.
다음으로, 도 2에 나타낸 바와 같이, CMP(Chemical Mechanical Polishing:화학기계 연마, 화학적 기계적 연마)처리를 행하여 절연막(4)을 연마하고, 소자 분리구(2a) 내에 절연막(4)을 남기고, 그 이외의 절연막(4)의 불필요한 부분을 제거한 다. 이로 인해, 소자 분리구(2a)를 메우는 절연막(4)으로 이루어진 소자 분리영역
(2)을 형성할 수가 있다. 그 후, 잔존하는 절연막(3)은 제거된다. 소자분리영역(2)
은, 반도체 웨이퍼(1)에 형성되는 각 소자(반도체소자, 예컨데 MISFET) 사이를 분
리하도록 기능한다. 이로 인해, 형성된 소자 간의 전기적인 간섭을 없애서 개개의 소자를 독립적으로 제어하는 것이 가능해진다.
다음으로, 도 3에 나타낸 바와 같이, 반도체 웨이퍼(1)의 n 채널형 MISFET를 형성하는 영역에, p형 웰(well)(6)을 형성한다. p형 웰(6)은, 예를 들어 붕소(B) 등 p형의 불순물을 이온 주입하는 것 등에 의해 형성할 수가 있다.
다음으로, p형 웰(6)의 표면에 게이트 절연막 형성용의 절연막(7a)을 형성한
다. 절연막(7a)은, 예를 들어 얇은 산화 실리콘막 등으로 이루어지고, 예를 들어 열산화법 등에 의해 형성할 수가 있다.
다음으로, p형 웰(6)의 절연막(7a) 상에 게이트 전극(8)을 형성한다. 예를 들어, 반도체 웨이퍼(1)의 주면 위에 다결정 실리콘 막을 형성하고, 그 다결정 실리콘막에 인(P) 등을 이온 주입해서 저저항(低抵抗)의 n형 반도체막으로 하며, 그 다결정 실리콘막을 드라이 에칭에 의해 패터닝함으로써, 패터닝된 다결정 실리콘 막으로 이루어진 게이트 전극(8)을 형성할 수가 있다. 게이트 전극(8) 아래의 절연막(7a)이, MISFET의 게이트 절연막(7)이 된다.
다음으로, p형 웰(6)의 게이트 전극(8) 양측의 영역에 인(P) 또는 비소(As) 등 n형의 불순물을 이온주입함으로써, (한 쌍의) n-형 반도체영역(9)을 형성한다.
다음으로, 게이트 전극(8)의 측벽 상에, 예를 들어 산화 실리콘 등으로 이루 어지는 측벽 스페서(spacer) 또는 사이드월(sidewall)(10)을 형성한다. 사이드월
(10)은, 예를 들어, 반도체 웨이퍼(1) 상에 산화 실리콘막을 퇴적하고, 이 산화 실리콘막을 이방성(異方性) 에칭함으로써 형성할 수가 있다.
사이드월(10)의 형성 후, (한 쌍의) n+형 반도체영역(11)(소스, 드레인)을, 예를 들어, p형 웰(6)의 게이트 전극(8) 및 사이드월(10)의 양측의 영역에 인(P) 또는 비소(As) 등의 n형의 불순물을 이온주입함으로써 형성한다. 이온주입 후, 도입한 불순물의 활성화를 위한 아닐처리(열처리)를 할 수도 있다. n +형 반도체영역
(11)은, n-형 반도체영역(9)보다도 불순물농도가 높다. 이로 인해, n채널형 MISFET
의 소스 또는 드레인으로서 기능하는 n형의 반도체영역(불순물 확산층)이, n+형 반도체영역(11) 및 n-형 반도체영역(9)에 의해 형성된다.
다음으로, 도 4에 나타낸 바와 같이, 게이트 전극(8) 및 n+형 반도체영역
(11)의 표면을 노출시키고, 예를 들어 코발트(Co)막을 퇴적하여 열처리함으로써, 게이트 전극(8)과 n+형 반도체영역(11)과의 표면에, 각각 금속 실리사이드막 (예를 들어 코발트 실리사이드(CoSi)막)(12)을 형성한다. 이로 인해, n+형 반도체영역
(11) 등의 확산저항과, 접촉저항을 저저항화(低抵抗化) 할 수가 있다. 그 후, 미반응의 코발트막은 제거한다.
이렇게 하여, p형 웰(6)에 n 채널형의 MISFET(Metal lnsulator Semiconduct
or Field Effect Transistor)(13)가 형성된다. 또, n형과 p형의 도전형을 반대로 하여, p 채널형의 MISFET를 형성할 수도 있다.
다음으로, 반도체 웨이퍼(1) 상에 게이트 전극(8)을 덮도록, 상대적으로 얇
은 질화 실리콘막 등으로 이루어지는 절연막(에칭스토퍼막)(21)과, 상대적으로 두꺼운 산화 실리콘막 등으로 이루어지는 절연막(층간 절연막)(22)을, 예를 들어 CVD법 등을 이용해서 순차 퇴적한다. 하층측의 절연막(21)은, 후술하는 콘택트 홀(23)형성 시의 에칭 스토퍼막으로서 기능 할 수가 있다. 또한, 하층측의 절연막(21)은, 불필요하면 생략할 수도 있다.
다음으로, 도 5에 나타낸 바와 같이, CMP처리를 하여 절연막(22)을 연마하
고, 절연막(22)의 표면을 평탄화한다.
다음으로, 도 6에 나타낸 바와 같이, 포토리소그래피법을 이용해서 절연막
(22) 상에 형성한 포토레지스트 패턴(도시하지 않음)을 에칭 마스크로서, 절연막
(22) 및 절연막(21)을 순차 드라이 에칭하는 것에 의해, n+형 반도체영역(소스, 드레인)(11)의 상부 등에 콘택트 홀(개구부)(23)을 형성한다. 콘택트 홀(23)의 저부에서는, 반도체 웨이퍼(1) 주면(主面)의 일부, 예를 들어 n+형 반도체영역(11)(의 표면상의 실리사이드막(12))의 일부나 게이트 전극(8)(의 표면상의 실리사이드막
(12))의 일부 등이 노출된다.
다음으로, 콘택트 홀(23)의 내부를 포함하는 절연막(22) 상에 배리어막(예를 들어 질화 티타늄막)(24a)을 형성한다. 그리고, 텅스텐막(24b)을 CVD법 등에 의해 배리어막(24a) 상에 콘택트 홀(23) 내를 메우도록 형성한다.
다음으로, 도 7에 나타낸 바와 같이, CMP처리를 행하여 절연막(22)의 윗면
이 노출할 때까지 텅스텐 막(24b) 및 배리어막(24a)을 연마한다. 이 CMP처리에 의해, 절연막(22) 상의 불필요한 텅스텐막(24b) 및 배리어막(24a)을 제거하고, 콘택 트 홀(23) 내에 텅스텐막(24b) 및 배리어막(24a)을 남기는 것에 의해, 콘택트 홀
(23)에 매립된 플러그(24)를 형성할 수가 있다.
다음으로, 도 8에 나타낸 바와 같이, 플러그(24)가 매립된 절연막(22) 상에
절연막(에칭 스토퍼막)(25), 절연막(층간 절연막)(26) 및 절연막(27)을 차례로 형성한다. 절연막(25)은, 예를 들어 질화 실리콘막 또는 탄화 실리콘막 등으로 이루어지며, 절연막(층간 절연막)(26)을 에칭할 때의 에칭 스토퍼막으로서 기능할 수가 있다. 또한, 층간 절연막으로서의 절연막(26)은, 저유전율재료(소위 Low-K절연막, Low-K재료) 등에 의해 형성할 수가 있다. 절연막(27)은, 예를 들어 산화 실리콘막등에 의해 형성할 수가 있고, 예를 들어 CMP처리시에 있어서의 절연막(26)의 기계적 강도의 확보, 표면보호 및 내습성의 확보 등과 같은 기능을 가질 수가 있다.
다음으로, 포토리소그래피법 및 드라이 에칭법을 이용하여, 절연막(25, 26, 27)을 선택적으로 제거해서 개구부(開口部)(배선 개구부, 배선홈(配線溝))(28)를 형성한다. 이때, 개구부(28)의 저부에서는, 플러그(24)의 상면이 노출된다.
다음으로, 반도체 웨이퍼(1) 주면 상의 전면(全面)(즉 개구부(28)의 저부 및 측벽 위를 포함하는 절연막(27) 상)에, 상대적으로 얇은 도전성 배리어막(예를 들어 질화 티타늄막)(29)을 형성한 후, 도전성 배리어막(29) 상에 개구부(28) 내를 메우도록 상대적으로 두꺼운 동(銅)으로 이루어진 주도체막(主導體膜)(30)을 형성한다.
다음으로, 도 9에 나타낸 바와 같이, CMP처리를 하여 절연막(27)의 상면이
노출할 때까지 주도체막(30) 및 도전성 배리어막(29)을 연마한다. 이 CMP처리에 의 해, 절연막(27) 상의 불필요한 도전성 배리어막(29) 및 주도체막(30)을 제거하고, 개구부(28) 내에 도전성 배리어막(29) 및 주도체막(30)을 남김으로써, 배선(제1
층 배선, 매립 동(銅)배선)(31)을 개구부(28) 내에 형성한다. 형성된 배선(30)은, 플러그(24)를 사이에 두고, n 채널형의 MISFET(13)의 소스 또는 드레인용의 n+형
반도체영역(11)이나 게이트 전극(8) 등과 전기적으로 접속된다.
그 후, 배선(31)의 상면 위를 포함하는 절연막(27) 상에, 다시금 층간 절연막이나 상층의 배선층 등이 형성되지만, 여기에서는 도시 및 그 설명은 생략한다.
이와 같이, 반도체장치의 제조공정은, 여러 가지 CMP공정을 포함하고 있다. 예를 들어, 소자분리영역(2)을 형성할 때의 CMP공정, 반도체 웨이퍼 상에 형성한 층간 절연막(예를 들어 절연막(22))을 평탄화할 때의 CMP공정, 층간 절연막에 형성한 도선구멍(예를 들어 콘택트 홀(23))에 도전재료를 매립해서 플러그(예를 들어 플러그(24))를 형성할 때의 CMP공정, 또는 대머신법으로 매립배선(예를 들어 배선
(31))을 형성할 때의 CMP공정 등이 있다.
다음으로, 본 실시형태에서 행하여지는 CMP(Chemical Mechanical Polishing:
화학 기계연마)공정에 대해서 설명한다.
도 10은, CMP공정의 처리시퀸스(플로우)를 나타내는 설명도이다. 도 11 및 도 12는, 본 실시형태에서 행하여지는 CMP공정에 이용되는 CMP장치(51)의 개략적인 구성을 나타내는 설명도(평면도)이다. 도 13은, CMP장치(51)를 구성하는 복수의 플래턴(53) 중 하나의 플래턴(53)으로 반도체 웨이퍼(1)가 CMP처리되는 형태를 나타내는 설명도(측면도)이다. 또, 도 12는, 도 11의 CMP장치(51)에 있어서, 멀티 헤드 유지부(55)를 투시한 상태가 나타내져 있다.
도 11 및 도 12에 나타낸 바와 같이, 본 실시형태에서 행하여지는 CMP공정에 이용되는 CMP장치(51)는, 멀티 플래턴·멀티 헤드 방식의 CMP장치이다. 멀티 플래턴·멀티 헤드 방식의 CMP장치(51)를 이용해서 반도체 웨이퍼를 낱장 처리함으로
써, CMP처리의 처리량(through foot)을 향상시킬 수 있다.
도 11, 도 12 및 도 13에 나타내어진 CMP장치(51)는, 반도체 웨이퍼의 로딩
및 언로딩을 위한 로드컵(load cup)(52)과, 회전 가능한 복수의 플래턴(연마정반)
(53), 예를 들어 3개의 플래턴(연마정반)(53a, 53b, 53c)과, 반도체 웨이퍼를 유지 가능한 복수의 연마헤드(웨이퍼 유지부, 웨이퍼 유지헤드, 웨이퍼 캐리어)(54), 예를 들어 4개의 연마헤드(54)를 갖고 있다. 이들 4개의 연마헤드(54)는, 멀티헤드 유지부(55)에 의해 지지되며, 각 연마헤드(54)는 반도체 웨이퍼를 유지한 상태에서 회전가능하게 구성되어 있다. 각 플래턴(53)의 상면에는, 연마패드(연마천)(58)가 붙여져 있다. 4개의 연마헤드(54) 중 플래턴(53a, 53b, 53c) 상의 3개의 연마헤드
(54)는, 반도체 웨이퍼를 유지하여 플래턴(53a, 53b, 53c)의 상면 연마패드(58)에 반도체 웨이퍼를 압착하고, 4개의 연마헤드(54) 중의 로드컵(52) 상의 1개의 연마헤드(54)는, 로드컵(52)으로부터 반도체 웨이퍼를 받아, 로드컵(52)에 반도체 웨이퍼를 보내도록 구성되어 있다. 또한, 각 플래턴(53a, 53b, 53c)의 상면에 붙여진 연마패드로서는, 예를 들어 발포(發砲) 폴리우레탄을 주성분으로 하는 연마패드 등을 이용할 수 있다.
CMP장치(51)는, 게다가, 각 플래턴(53a, 53b, 53c) 상면의 연마패드(58)를 드레싱 처리(연마패드(58)의 마모처리, 마멸 등에 의해 평활화(平滑化)된 연마패드
(58)의 표면을 다이아몬드 지석(砥粒) 등을 이용해서 수정 또는 수복(복원하는 처리)하기 위한 컨디셔너(드레서, 드레싱부재)(56)와, 각 플래턴(53a, 53b, 53c) 상면의 연마패드(58)에 연마액(슬러리,약액) 또는 순수(純水) 등의 액체(59)를 공급하기 위한 노즐(57)을 갖고 있다. 플래턴(53a, 53b, 53c), 연마헤드(54) 및 컨디셔너(56)는, 각각 모터 등에 의해 회전가능하게 구성되어 있다. 또한, 연마헤드(54)는, 반도체 웨이퍼를 고정(chuck)하여 유지가능하다.
노즐(57) 중, 노즐(57a)은 플래턴(53a) 상면의 연마패드(58)에 연마액(슬러리, 약액)을 공급하고, 노즐(57b)은 플래턴(53b) 상면의 연마패드(58)에 연마액(슬러리, 약액)을 공급하고, 노즐(57c)은 플래턴(53c) 상면의 연마패드(58)에 순수를 공급한다. 따라서, 플래턴(53a, 53b, 53c) 중, 플래턴(53a) 및 플래턴(53b)은, 연마용의 슬러리를 이용해서 주로 연마를 하기 위한 연마 플래턴이며, 플래턴(53c)은, 연마용의 슬러리가 아닌 순수를 이용해서 주로 세정을 하기 위한 버프 플래턴
(buff platen)이다. 컨디셔너(56)의 표면(드레싱 처리에서 연마패드(58)에 접촉하는 면)에는, 예를 들어 다이아몬드 지석(砥粒) 등이 매립되어 있다.
다음으로, CMP장치(51)장치를 이용한 CMP처리 동작의 개요에 대해서 설명한다.
도 10에 나타낸 바와 같이, CMP처리를 행해야 하는 재료막(예컨대 상기 절연막(4), 절연막(22), 배리어막(24a) 및 텅스텐막(24b), 또는 도전성 배리어막(29) 및 주도체막(主導體膜)(30) 등)을 성막장치(成膜裝置)(예컨대 CVD장치 등)를 이용 해서 반도체 웨이퍼(1)의 주면 상에 형성한(스텝S1)후, 도시하지 않는 반송장치 등을 거쳐서 CMP장치(51)의 로드컵(52)으로 보내져, 로드컵(52) 상에 있는 연마헤드
(54)에 유지된다 (스텝S2). 연마헤드(54)에 유지(지지)된 반도체 웨이퍼(1)는, 멀티 헤드 유지부(55)가 회전함으로써, 3개의 플라텐(53a, 53b, 53c)을 순차로 이동하면서 연마(CMP처리)가 진척된다.
즉, 멀티헤드 유지부(55)가 회전함으로써, 각 플래턴(53a, 53b, 53c) 및 로드컵(52) 상에 있는 연마헤드(54)는, 다음 플래턴(53) 또는 로드컵(52) 상으로 이동한다. 이때, 로드컵(52)으로 반도체 웨이퍼(1)를 유지한 연마헤드(54)는, 멀티 헤드 유지부(55)가 회전함으로써 플래턴(53a) 상으로 이동한다. 그리고, 도 13에 나타내진 바와 같이, 회전하는 플래턴(53a) 상면의 연마패드(58)에, 연마헤드(54)에 유지(지지)되어 회전하는 반도체 웨이퍼(1)의 표면(CMP처리해야 할 재료막이 형성된 측의 주면)이 접촉하고, 소정의 압력으로 반도체 웨이퍼(1)가 연마패드에 압착된다. 이때, 노즐(57a)로부터 액체(59)로서 연마액이 플래턴(53a) 상면의 연마패드(58)에 공급된다. 연마패드(58) 상에 연마액을 공급하면서 반도체 웨이퍼(1)의 표면과 플래턴(53a) 상면의 연마패드가 그들의 회전에 의해 접찰(摺擦-rubbing)되
며, 반도체 웨이퍼(1)의 표면이 화학기계 연마(Chemical Mechanical Polishing : CMP) 된다 (스텝S3). 이로 인해, 반도체 웨이퍼(1)의 표면에 형성되어 있었던 CMP처리해야 할 재료막이 CMP(화학기계 연마)처리된다. 또한 플래턴(53a) 상면의 연마패드(58)에 컨디셔너(56)가 소정의 압력으로 압착되어, 연마패드(58) 표면이 드레싱 처리됨으로써, 연마패드(58)의 연마조건을 유지할 수 있다. 또한, 후술하는 것 같이, 하방으로부터 연마헤드(54)에 수지재료로 이루어진 리테이너링(60)이 나사멈춤되어 있고, 이 리테이너링(60)이, 연마 중에 반도체 웨이퍼(1)가 연마헤드(54)로부터 빠지는 것을 방지한다. 즉, 리테이너링(60)에 의해 반도체웨이퍼(1)(의 외연)
을 연마헤드(54)에 유지(지지)한 상태로 반도체 웨이퍼(1)를 화학기계 연마할 수가 있다. 또, 리테이너링(60)은 반도체 웨이퍼(1)를 둘러싸는 것 같은 환상(링 모양)의 형상을 갖고 있지만, 도 13에서는, 리테이너링(60)의 단면이 나타내져 있다.
플래턴(53a)에서 소정 두께의 연마가 행하여진 후, 멀티 헤드 유지부(55)가
회전함으로써, 각 플래턴(53a, 53b, 53c) 및 로드컵(52) 상에 있는 연마헤드(54)는 다음 플래턴(53) 또는 로드컵(52) 상으로 이동한다. 이때, 플래턴(53a) 상에 있는 연마헤드(54)는, 멀티 헤드 유지부(55)가 회전함으로써 플래턴(53b) 상으로 이동한다. 그리고, 도 13에 나타내진 바와 같이, 회전하는 플래턴(53b)의 상면의 연마패
드(58)에, 연마헤드(54)에 유지(지지)되어서 회전하는 반도체 웨이퍼(1)의 표면이 접촉하며, 소정의 압력으로 반도체 웨이퍼(1)가 연마패드(58)에 압착된다. 이때, 노즐(57b)로부터 액체(59)로서 연마액이 플래턴(53b) 상면의 연마패드(58)에 공급된다. 연마패드(58) 상에 연마액을 공급하면서 반도체 웨이퍼(1)의 표면과 플래턴
(53b) 상면의 연마패드(58)가 이들의 회전에 의해 접찰되며, 반도체 웨이퍼(1)의 표면이 화학기계 연마(Chemical Mechanical Polishing : CMP)된다 (스텝S4). 이로인해, 반도체 웨이퍼(1)의 표면에 형성되어 있었던 CMP처리해야 할 재료막이 더욱 CMP(화학기계 연마)처리된다. 또한, 플래턴(53b) 상면의 연마패드(58)에 컨디셔너
(56)가 소정의 압력으로 압착되어서, 연마패드(58)의 표면이 드레싱 처리됨으로써, 연마패드의 연마조건을 유지할 수가 있다. 또한, 리테이너링(60)이, 연마중에 반도체 웨이퍼(1)가 연마헤드(54)로부터 빠지는 것을 방지한다.
플래턴(53b)으로 소정 두께의 연마가 행하여진 후, 멀티헤드 유지부(55)가 회전함으로써, 각 플래턴(53a, 53b, 53c) 및 로드컵(52) 상에 있는 연마헤드(54)는 다음 플래턴(53) 또는 로드컵(52) 상으로 이동한다. 이때, 플래턴(53b) 상에 있는 연마헤드(54)는, 멀티 헤드 유지부(55)가 회전함으로써 플래턴(53c) 상으로 이동한다. 그리고, 도 13에 나타내진 바와 같이, 회전하는 플래턴(53b) 상면의 연마패드
(58)에, 연마헤드(54)에 유지(지지)되어 회전하는 반도체 웨이퍼(1)의 표면이 접촉하고, 소정의 압력으로 반도체 웨이퍼(1)가 연마패드(58)에 압착된다. 이때, 노즐
(57c)로부터 액체(59)로서 순수(린스액)가 플래턴(53c) 상면의 연마패드(58)에 공급된다. 연마패드(58) 상에 순수를 공급하면서 반도체 웨이퍼(1)의 표면과 플래턴
(53c) 상면의 연마패드(58)가 이들의 회전에 의해 접찰되어, 반도체 웨이퍼(1)의 표면이 세정(물로 씻음)된다 (스텝S5). 또한, 플래턴(53c) 상면의 연마패드(58)에 컨디셔너(56)가 소정의 압력으로 압착되어, 연마패드(58)의 표면이 드레싱 처리된
다. 또한, 리테이너링(60)이, 반도체 웨이퍼(1)가 연마헤드(54)로부터 빠지는 것을 방지한다.
플래턴(53c)으로 세정처리(물로 씻음)가 행하여진 후, 멀티 헤드 유지부(55)가 회전함으로써, 각 플래턴(53a, 53b, 53c) 및 로드컵(52)상에 있는 연마헤드(54)
는 다음 플래턴(53) 또는 로드컵(52) 상으로 이동한다. 이때, 플래턴(53c) 상에 있는 연마헤드(54)는 로드컵 상부(upper part)(52) 위로 이동하며, 반도체 웨이퍼(1) 는 로드컵(52)에 의해 연마헤드(54)로부터 제거된다 (스텝S6). 제거된 반도체 웨이퍼(1)는 세정장치로 보내진다. 세정장치(CMP공정 후의 반도체 웨이퍼(1)의 세정공정)에서는, 우선, 반도체 웨이퍼(1)의 표면과 이면(裏面)이 브러시 세정된다(스텝
S7). 그리고 나서, 예를 들어 APM(Ammonia -Hydrogen Peroxide Mixture)액, DHF
(Diluted Hydrofluoric acid)액 또는 HPM(Hydrochloric acid-Hydrogen Peroxide Mixture)액 등을 이용해서 반도체 웨이퍼(1)가 웨트 세정처리된다 (스텝S8). 또한, 반도체 웨이퍼(1)를 순수로 세정(스텝S9)한 후, 예를 들어 질소가스 등을 뿜어내면서(블로우 하면서) 반도체 웨이퍼(1)를 회전시켜서 건조(스핀 건조)시킨다 (스텝
S10). CMP공정과 그 후의 CMP 후 세정공정은, 일관해서 행하여진다.
다음으로, 본 실시형태에서 행하여지는 CMP공정에 이용할 수 있는 CMP장치
(51)의 연마헤드(웨이퍼 유지부, 웨이퍼 유지헤드, 웨이퍼 캐리어)(54)에 대해서, 보다 상세히 설명한다. 도 14는 CMP장치(51)의 연마헤드(54)의 요부 단면도, 도 15는 연마헤드(54)의 리테이너링(60) 근방 영역의 요부 단면도이다. 또, 도시를 간단히 하기 위해서, 도 14에는 연마헤드(54) 왼쪽 절반(左半分)의 단면도가 나타내져 있지만, 연마헤드(54) 전체의 단면도를 나타낼 경우는, 2점 쇄선(鎖線)으로 나타내어지는 회전축(110)의 우측에, 좌측과 대칭한 단면구조를 기재해도 좋다.
본 실시형태의 연마헤드(54)는, 헤드 본체부 (하우징부재)(101), 캐리어 플레이트(베이스부재, 몸통부)(102), 캐리어부 (웨이퍼 뒷받침쇠(backing-strip) 조립체)(103) 및 리테이너링(60)을 갖고 있다.
헤드 본체부(101)는, 거의 원반모양으로 형성되어 있으며, 그 중앙상부가 모
터에 의해 구동되는 회전 샤프트(도시하지 않음)에 연결되어서, 회전축(110)의 주위로 회전가능하게 구성되어 있다.
캐리어 플레이트(102)는, 헤드 본체부(101) 밑에 위치하며, 환상(環狀)에 가까운 형상을 갖고 있다. 캐리어 플레이트(102)는, 예컨대 스테인레스강 등의 강성
(剛性)을 갖는 재료에 의해 형성할 수가 있다.
캐리어부(103)는, 원반(圓盤)모양에 가까운 형상을 갖고 있으며, 그 하면에
서 CMP처리해야 할 반도체 웨이퍼(1)의 일면을 유지하는 것이다. 캐리어부(103)는, 복수의 구멍(111a)을 갖는 원반모양부재(유공원반체-有孔圓板體)로 이루어진 지지 플레이트(111)와, 지지 플레이트(111) 상면의 외주부에 접속된 환상(링 모양)의 제1 고정 링(하부 클램프 링)(112)과, 제1 고정링(클램프)(112) 상에 다이어프램
(다이어그램, 플랙서)(113)를 사이에 두고 접속된 환상(링 모양)의 제2 고정링(상부 클램프 링)(114)과, 지지 플레이트(111) 밑으로 연장하는 멤브래인(막부재(膜部材), 막상부재(膜狀部材))(115)를 갖고 있다. 지지 플레이트(111), 제1고정링(112) 및 제2 고정링(114)은, 나사멈춤(screw stop)되어 고정되어 있다.
다이어프램(113)은, 환상(링 모양)의 형상을 갖고 있다. 다이아 다이어프램
(113)은, 가요성(可撓性)과, 탄성을 가지고 있어, 예를 들어 고무 등의 탄성체막
(탄성막)에 의해 형성할 수가 있다. 다이어프램(113)의 내연(內緣)은 제1 고정링
(112)과 제2 고정링(114)의 사이에 끼워져 고정(클램프) 되어 있다. 다이어프램
(113)의 외연(外緣)은, 캐리어 플레이트(102)와 다이어프램 고정링(다이어프램 고정부재, 플랙서 고정링, 클램프링, 금속부재)(120)의 사이에 끼워져 고정(클램프) 되어 있다. 이 때문에, 다이어프램(113)은, 캐리어 플레이트(102)의 하면과 캐리어부(103) 사이의 공간(후술하는 공간(151))을 봉지(封止-밀폐)하도록 기능할 수가 있다. 다이어프램 고정링(120)은, 환상(링 모양)의 형상을 갖고 있다. 다이어프램 고정 링(120)은, 수지재료로 이루어진 리테이너링(60)보다도 기계적 강도가 높은 재료, 즉 금속재료에 의해 형성되어 있다. 예컨대 스테인레스강 등의 강성이 높은 재료에 의해 다이어프램 고정링(120)을 형성하면 보다 바람직하다. 다이어프램 고정링(120)은, 캐리어 플레이트(102)의 하면의 외주부(外周部)에 배치되어 있으며, 캐리어 플레이트(102) 및 다이어프램 고정링(120)은, 캐리어 플레이트(102)의 상면측에서 나사(121)에 의해 나사멈춤되어 고정되어 있다.
멤브래인(115)은, 원형의 얇은막 모양의 형상을 갖고 있다. 멤브래인(115)은, 가요성과, 탄성을 갖고 있어, 예를 들어 고무 등의 탄성체막(탄성막)에 의해 형성 할 수가 있다. 멤브래인(115)은 지지 플레이트(111) 밑으로 연장되지만, 멤브
래인(115)의 외주부는, 지지 플레이트(111)의 측벽 위을 거쳐 지지 플레이트(111)의 상면 단부로까지 연장하고, 지지 플레이트(111)와 제1 고정링(112)의 사이에 끼워져 고정(클램프) 되어 있다.
캐리어 플레이트(102)는, 링부재(131)에 예를 들면 나사멈춤되어 연결되어 있으며, 이 링부재(131)는 원통모양의 로드(rod)(132)에 예컨대 나사멈춤되어 연결되어 있다. 이 로드(132)는, 헤드 본체부(101)에 고정된 원통모양의 부쉬(bush)
(133)의 내공(內孔)(133a)에 삽입되어 있으며, 이 내공(133a)에 따라 매끄럽게 이동할 수 있도록 되어 있다. 이로 인해, 헤드 본체부(101)에 대한 캐리어 플레이트
(102)의 수직방향(상하 방향)의 움직임을 가능하게 하고, 또 헤드 본체부(101)에 대한 캐리어 플레이트(102)의 수평방향(가로방향)의 움직임을 방지할 수 있다.
가요성의 탄성체막으로 이루어진 환상(링 모양)의 다이어프램(141)의 내연
은, 고정링(이너 클램프링)(142)에 의해 헤드 본체부(101)에 고정(클램프) 되며, 다이어그램(141)의 외연은, 고정링(아우터 클램프링)(163)에 의해 캐리어 플레이
트(102)에 고정(클램프) 되어 있다. 이 때문에, 다이어프램(141)은, 헤드 본체부
(101)의 하면과 캐리어 플레이트(102)의 상면 사이의 공간(후술하는 공간(152))을 봉지하도록 기능 할 수가 있다.
멤브래인(115), 지지 플레이트(111), 제1 고정링(112), 제2 고정링(114),
다이어프램(113), 캐리어 플레이트(102)(의 하면), 링부재(131)(의 하면) 및 로드
(132)(의 내벽)의 사이에 봉지(밀폐)된 공간(151)의 압력이 제어가능하게 구성되어 있다. 예를 들어, 펌프(도시하지 않음) 등이 부쉬(133)의 내공(133a) 및 로드(132)의 내공(132a)을 통해서 공간(151)에 유체적(流體的)으로 접속되어서, 공간(151)의 압력을 소정의 압력으로 제어할 수 있도록 되어 있다. 공간(151)의 압력을 조절함으로써 멤브래인(115)의 하방으로의 힘(멤브래인(115)이 반도체 웨이퍼(1)를 연마패드(58)에 압착하는 힘 또는 압력)을 제어할 수가 있다. 예를 들어, 가압 가스를 공간(151)에 도입하거나 해서, 공간(151)의 압력을 높임으로써, 멤브래인(115)을 팽창시켜 멤브래인(115)이 반도체 웨이퍼(1)를 연마패드(58)에 압착하는 힘(압력)을 높일 수 있고, 공간(151)의 압력을 저하시킴으로써 멤브래인(115)을 축소시켜 멤브래인(115)이 반도체 웨이퍼(1)를 연마패드(58)에 압착하는 힘(압력)을 저하시 킬 수 있다. 또, 이렇게 공간(151)의 압력을 조절함으로써, 주로, 멤브래인(115)에서 반도체 웨이퍼(1)로의 웨이퍼 이면 전체의 가압조건을 제어할 수가 있다.
헤드 본체부(101)(의 하면), 다이어프램(141), 캐리어 플레이트(102)(의 상면) 및 로드(132)(의 외벽)의 사이에 밀봉(밀폐)된 공간(152)의 압력이 제어가능하도록 구성되어 있다. 예를 들어, 펌프(도시하지 않음) 등이 경로(구멍-孔)(153)을 통해서 공간(152)에 유체적으로 접속되어서, 공간(152)의 압력을 소정의 압력으로 제어할 수 있게 되어 있다. 공간(152)의 압력을 조절함으로써 캐리어 플레이트
(102)를 하방으로 밀어 내리고, 리테이너링(60)이 연마패드(58)를 누르는 압력을 제어할 수 있다. 예컨대, 가압 가스를 공간(152)으로 도입하거나 해서, 공간(152)의 압력을 높임으로써 캐리어 플레이트(102)를 하방으로 밀어 내리도록 작용시켜, 리테이너링(60)이 연마패드(58)를 누르는 압력을 높일 수 있고, 공간(152)의 압력을 저하시킴으로써, 캐리어 플레이트(102)를 상방으로 이동하도록 작용시켜서, 리테이너링(60)이 연마패드(58)를 누르는 압력을 저하시킬 수 있다. 또, 이렇게 공간
(152)의 압력을 조절함으로써, 주로, 반도체 웨이퍼(1)의 웨이퍼 에지(edge)에서의 연마 레이트를 제어할 수 있게 된다.
캐리어부(103)의 제2 고정링(114)의 상방에 있어서, 예컨대 가요성의 탄성
체막(탄성막) 등으로 이루어지는 이너 튜브(inner tube)(161)가 캐리어 플레이트 (102)의 하면에 설치되어 있으며, 이너 튜브(161)에 의해 밀봉(밀폐)된 공간(162)의 압력이 제어가능하도록 구성되어 있다. 예컨대, 펌프(도시하지 않음)에 접속된 경로가 공간(162)에 유체적으로 접속되어서, 공간(162)의 압력을 소정의 압력으로 제어할 수 있도록 되어 있다. 공간(162)의 압력을 조절함으로써 이너 튜브(161)의 팽창 정도를 조정하고, 이너튜브(161)가 접하는 제2 고정링(114) 및 캐리어부(103)
의 하방으로의 힘을 제어할 수가 있다. 예컨대, 공간(162)의 압력을 높임으로써 이너 튜브(161)를 팽창시켜 이너 튜브(161)가 접하는 제2 고정링(114)에 하방으로의 압력을 작용시켜, 캐리어부(103)가 반도체 웨이퍼(1)를 연마패드(58)에 압착하는 힘(압력)을 높일 수 있다. 또, 이렇게 공간(162)의 압력을 조절함으로써, 주로, 반도체 웨이퍼(1)의 웨이퍼 에지로부터 30mm부근에서의 반도체 웨이퍼(1)의 가압 조건을 제어할 수가 있다.
이렇게, 본 실시형태에서는, 반도체 웨이퍼(1) 이면의 거의 전면(주변부는 일반적으로 기계적 압력이 가해지는 일이 많다)을 멤브래인(115) (또는 플랙시블 한 박막)을 통해서 정(靜) 가스압 (또는 압축성 유체압) 또는 준정(準靜) 가스압으로 가압한 상태에서 반도체 웨이퍼(1)를 화학기계 연마한다. 이때, 후술하는 것 같이, 하방에서부터 연마헤드(54)(웨이퍼 유지부)로 나사멈춤한 수지재료로 이루어진 리테이너링(60)에 의해 반도체 웨이퍼(1)를 연마헤드(54)(웨이퍼 유지부)에 유지한다.
상기한 바와 같이 다이어프램 고정링(120)은, 다이어프램 고정링(120)의 상면과 캐리어 플레이트(102)의 하면의 사이에 다이어프램(113)의 외연부를 끼우도록 하고, 캐리어 플레이트(102)의 상면측에서 나사(121)에 의해 캐리어 플레이트(102)에 나사멈춤되어 고정되어 있다. 다이어프램 고정링(120) 상면의 다이어프램(113)에 접촉하는 부분에는, 요철(凹凸)부(120a)가 설치되어 있으며, 이 요철부(120a)에 의해 탄성체막으로 이루어진 다이어프램(113)을 확실히 클램프할 수 있게 되어 있다. 다이어프램 고정링(120)의 하면(120b)에는, 리테이너링(60)이 설치되어 있다.리테이너링(60)은, 환상(링 모양)의 형상을 갖고 있으며, 수지재료에 의해 형성되어 있다. 리테이너링(60)의 상면(60a)이 다이어프램 고정링(120)의 하면(120b)에 대향해서 접촉하도록 리테이너링(60)이 리테이너링(60)의 하면(60b)측으로부터 나사(170)에 의해 다이어프램 고정링(120)에 나사멈춤되어 되어 고정(클램프)되어 있다. 또한, 다이어프램 고정링(120)과 리테이너링(60)의 위치 어긋남 방지책으로
서, 2개의 위치 결정핀(후술하는 위치 결정핀(182)에 대응)을 설치하고 있다. 다이어프램 고정링(120)과 리테이너링(60)은, 동심원의 환상형상을 갖고, 다이어프램 고정링(120)의 하면(120b)과 거기에 접촉하는 리테이너링(60)의 상면(60a)은 같은 형상을 갖고 있으므로, 다이어프램 고정링(120)의 하면(120b)에 리테이너링(60)의 상면(60a)을 확실히 고정할 수가 있다. 상기한 바와 같이, 공간(152)에 유체(예컨대 가스)를 보내줘서 공간(152)의 압력을 높임으로써 캐리어 플레이트(102)를 하방으로 밀어 내리고, 캐리어 플레이트(102)에 다이어프램 고정링(120)을 사이에 두고 고정된 리테이너링(60)을 연마패드(58)에 부하를 가하도록 아래쪽을 향해서 누를 수 있다. 리테이너링(60)의 내부 측면(내주측의 측면)(60c)과 멤브래인(115)의 표면(115a)은, 반도체 웨이퍼(1)를 수용하는 요(凹)부 (오목부, 리세스)를 형성하고, 리테이너링(60)은, 이 요부에서 반도체 웨이퍼(1)가 빠지는 것을 방지할 수가 있
다. 즉, 리테이너링(60)에 의해 반도체 웨이퍼(1)를 연마헤드(54)에 유지(지지)한 상태로 반도체 웨이퍼(1)를 화학기계 연마할 수가 있다.
도 16은, 본 실시형태에서 사용되는 다이어프램 고정링(120)의 평면도(하면도)이다. 도 17은 다이어프램 고정링(120)에 리테이너링(60)을 설치한(나사멈춤한)
상태를 나타내는 평면도(하면도)이며, 도 18, 도 19 및 도 20은, 그 요부 단면도이다. 도 17의 A-A선의 단면이 도 18에 대응하고, 도 17의 B-B선의 단면이 도 19에 대응하며, 도 17의 C-C선의 단면이 도20에 대응한다. 또, 도 16 및 도 17은 하면도이며, 도 18 및 도 19는, 하면측을 상방으로 향하게 한 단면도이다.
도 17∼도 20에 나타내진 바와 같이, 리테이너링(60)의 하면(60b)(연마패드
(58)에 접촉하는 쪽의 면)에는, 복수의 홈(溝)(180)이 형성되어 있다. 각 홈(180)
은, 리테이너링(60)의 내부 측면(내주측(內周側)의 측면)(60c)의 하단과 외부측면
(외주측 측면)(60d)의 하단을 연결하도록 형성되어 있다. 리테이너링(60)의 하면
(60b)에 홈(180)을 형성함으로써, 반도체 웨이퍼(1)를 CMP처리할 때에, 연마패드
(58)상에 공급되는 연마액(슬러리)이 리테이너링(60)의 외부로부터 리테이너링(60)
의 홈(180)을 지나서 리테이너링(60) 내의 반도체 웨이퍼(1)의 연마면에 공급되는 것을 촉진할 수가 있다. 리테이너링(60)에 홈(180)을 형성함으로써, CMP처리 중에 반도체 웨이퍼(1)의 주면 (연마면)에 연마액(슬러리)을 남김없이 공급할 수 있게 되므로, 반도체 웨이퍼의 면내에서 균일에 연마할 수가 있고, 반도체 웨이퍼의 연마 얼룩이 생기는 것을 억제 또는 방지할 수가 있다.
또한, 연마헤드(54)가 리테이너링(60) 및 반도체 웨이퍼(1)와 함께 회전하면서 반도체 웨이퍼(1)를 연마패드(58)에 소정의 압력으로 접촉시켜서 CMP처리를 하지만, 회전하는 리테이너링(60) 하면(60b)의 홈(180)을 연마액 등이 통과하기 쉽도 록, 홈(180)은, 환상(環狀)의 리테이너링(60) 하면(60b)의 내주(내부 측면(60c)) 또는 외주(외부측면(60d))의 법선 방향에 대하여 경사진 방향으로 형성되어 있다.
또한, 도 16 및 도 19에도 나타내져 있는 것 같이, 리테이너링(60) 하면
(60b)의 홈(180) 내에는, 나사구멍(181)이 형성되어 있다. 나사구멍(181)은, 나사
(170)의 두부(頭部)(170a)를 수용하기 위한 요(凹)부(제1 구멍부(穴部))(181a)와,
요부(181a)의 저부에 설치되며, 그 측벽에 나삿니(screw thread)가 만들어져 있는
(나사(암나사)가 형성되어 있는)나사구멍부(제2 구멍부, 요부)(181b)를 갖고 있다. 나사구멍(181)의 요부(181a)의 깊이D1는, 나사(170)의 두부(170a)의 높이H1보다도 크다( D1 > H1 ). 이로 인해, 나사구멍(181)으로 나사멈춤된 나사(170)의 두부(170a)
의 상면(170b)이 리테이너링(60)의 하면(60b)으로부터 돌출하지 않도록 할 수가 있다. 본 실시형태와는 달리, 나사구멍(181)에서 나사멈춤된 나사(170)의 두부(170a)
의 상면(170b)이 리테이너링(60)의 하면(60b)으로부터 돌출되어 있었을 경우, 연마패드에 나사(170)의 두부(170a)가 접촉하고, 연마패드에 악영향을 줄 가능성이 있지만, 본 실시형태에서는, 나사구멍(181)에 나사멈춤된 나사(170)의 두부(170a) 상면(170b)이 리테이너링(60)의 하면(60b)에 대하여 움푹 들어가 있으므로, 연마패드에 나사(170)의 두부(170a)가 접촉하는 것을 방지할 수 있다. 또한, 나사구멍(181)
의 요부(181a)의 깊이D1는, 홈(180)의 깊이D2보다도 깊다(D1>D2).
리테이너링(60)의 나사 구멍부(181b)에 정합(整合)하는 위치의 다이어프램 고정링(120)의 하면(120b)(리테이너링(60)을 설치하는 측의 면)에도, 나사 구멍부
(181c)가 형성되어 있다. 나사 구멍부(181c)의 측벽에는, 나삿니가 만들어 있다
(나사(암나사)가 형성되어 있다). 나사(170)의 나사(나사산, 나사)가 형성되어 있는 나사부(170c)는, 리테이너링(60)의 나사구멍부(181b)를 지나고 또한 다이어프램 고정링(120)의 나사 구멍부(181c)에 매립되어서(밀어 넣어져, 나합(螺合) 되어서), 리테이너링(60)을 다이어프램 고정링(120)에 나사멈춤해서 고정하고 있다.
또한, 다이어프램 고정링(120)과 리테이너링(60)의 위치 어긋남 방지책으로서, 2개의 위치 결정핀(182)을 설치하고 있다. 예컨대, 다이어프램 고정링(120)의 하면(120b)에 위치 결정핀(182) 삽입용의 구멍부(요(凹)부)(182a)를 2개소 마련하
고, 이 구멍부(182a)에 대응하는 위치에 있는 리테이너링(60)의 상면(60a)에도 위치 결정핀(182) 삽입용의 구멍부(요부)(182b)를 설치해 둔다. 리테이너링(60)을 다이어프램 고정링(120)에 설치할 때는, 우선, 구멍부(182a, 182b)의 한쪽, 예컨대 다이어프램 고정링(120) 하면(120b)의 구멍부(182a)에 위치 결정핀(182)의 일단(一端)을 삽입한다. 그래고, 위치 결정핀(182)의 타단이 구멍부(182a, 182b)의 다른 쪽에 삽입되도록, 예를 들어 다이어프램 고정링(120)의 구멍부(182a)에 삽입된 위치 결정핀(182)의 타단이 리테이너링(60) 상면(60a)의 구멍부(182b)에 삽입되도록, 리테이너링(60)을 다이어프램 고정링(120) 상에 배치해서 위치 결정한다. 그리고, 나사(170)로 리테이너링(60)을 다이어프램 고정링(120)에 나사멈춤하여 고정한
다.
본 실시형태에서는, 리테이너링(60)의 하면(60b)에 홈(180)을 형성하고, 홈
(180)내에 나사구멍(181)이 형성되어 있다. 즉, 나사구멍(181)의 요부(181a)를 통 과하도록 홈(180)이 형성되어 있다. 홈(180) 내에 나사구멍(181)을 형성함으로써 나사구멍(181)의 요부(181a)와 나사(170)의 두부(170a)에 액체(예컨대 액체(59))의 공급이 원활해져, 나사구멍(181)의 요부(181a)에서 연마액(슬러리)이 고착화하는 것을 방지할 수가 있다. 특히, 가동(稼動) 시에는 플래턴(53c)의 노즐(57c)로부터, 스탠바이 시에는 로드컵(52)으로부터 순수를 공급하므로, 이 순수가 홈(180)을 지나서 나사구멍(181)의 요부(181a)에서 연마액(슬러리) 등이 고착화하는 것을 방지 할 수가 있다.
본 실시형태 와는 달리, 홈(180) 이외의 영역에 나사구멍(181)을 설치했을 경우, 나사구멍(181)의 요부(181a)에 괸 연마액이 고화(固化)하고, 이로 인해 형성된 고형물이 반도체 웨이퍼의 CMP처리시에 나사구멍(181)의 요부(181a)로부터 박리되어 반도체 웨이퍼의 연마에 악영향을 줄 가능성이 있다. 그에 반해, 본 실시형태에서는, 리테이너링(60)의 하면(60b)에 형성한 홈(180) 내에 나사구멍(181)을 설치함으로써, 홈(180)을 통과하는 액체가 나사구멍(181)의 요부(181a)도 통과하며, CMP처리 중에는 나사구멍(181)의 요부(181a)가 항상 젖은 상태가 되므로, 나사구멍
(181)의 요부(181a)에서 연마액(슬러리)이 고착화하는 것을 방지할 수 있고, 고착화한 연마액이 반도체 웨이퍼의 연마에 악영향을 주는 것을 방지할 수가 있다.
또한, 다이어프램 고정링(120)의 하면(120b)은, 평면도(평탄도)를 30㎛이하로 하면 보다 바람직하다. 이로 인해, 리테이너링(60)을 다이어프램 고정링(120)에 나사(170)로 나사멈춤했을 때에, 리테이너링(60)을 다이어프램 고정링(120)에 안정되고 확실히 고정할 수가 있다.
이렇게, 본 실시형태에서는, 다이어프램 고정링(120)과 캐리어 플레이트
(102)의 사이에 다이어프램(113)을 클램프하고, 다이어프램 고정링(120)과 캐리어 플레이트(102)는 캐리어 플레이트(102)의 상면측으로부터 나사(121)로 나사 멈춤하여 고정하고, 이 다이어프램 고정링(120)에 리테이너링(60)을 하방(리테이너링(60)
의 하면(60a)측)으로부터 나사(170)로 나사멈춤하여 고정하고 있다.
도 21은, 본 발명자가 검토한 제1 비교예의 연마헤드(254)를 나타내는 요부 단면도이다. 도 21에는, 도 15에 대응하는 영역이 나타내져 있다. 도 21의 연마헤
드(254)에서는, 다이어프램 고정링(120)을 이용하지 않고, 수지재료로 이루어진 환상(環狀)의 리테이너링(260)(제1 비교예의 리테이너링(260))과 캐리어 플레이트
(102)의 사이에 다이어프램(113)의 외연(外緣)을 클램프 하고 있다. 리테이너링
(260)은 캐리어 플레이트(102)에 캐리어 플레이트(102)의 상면측에서 나사(221)에 의해 나사멈춤되어 고정되어 있다. 다른 구성은 본 실시형태의 연마헤드(54)와 거의 같으므로, 여기에서는 그 설명을 생략한다. 도 21에 나타내지는 제1 비교예의 연마헤드(254)에서는, 수지재료로 이루어진 리테이너링(260)과 캐리어 플레이트
(102)의 사이에 고무재 등의 탄성체로 이루어진 다이어프램(113)을 직접적으로 끼워서 고정하고 있다. 이 때문에, 방치상태에 의해, 리테이너링(260)의 표면변형이 발생하고, 반도체 웨이퍼의 에지부의 연마 레이트에 영향을 주며, 반도체 웨이퍼의 연마량 균일성이 안정되지 않을 가능성이 있다. 예를 들어, 스탠바이 시 (착수전)
에는, 고무재 등의 탄성체로 이루어지는 다이어프램(113)의 영향으로 리테이너링
(260)의 하면(260b)이 외측을 향하도록 변형되고, CMP처리의 착수 시에는, 연마패 드(58)로부터의 압력에 의해, 리테이너링(260)의 하면(260b)이 안쪽을 향하도록 변형된다. 이와 같이, 제1 비교예의 연마헤드(254)에서는, 리테이너링(260)의 표면상태가 안정하지 않으므로, 스탠바이 상태와 착수 상태를 반복할 때마다 리테이너링
(260)의 표면상태(예를 들어 연마패드의 표면에 대한 리테이너링(260)의 하면
(260b)의 경사각도)가 변동하고, 반도체 웨이퍼 에지부의 연마 레이트에 영향을 주며, 반도체 웨이퍼 연마량의 균일성이 안정되지 않을 가능성이 있다. 이것은, 반도체장치의 제조수율을 저하시켜, 반도체장치의 제조 비용를 증대시킨다.
도 22는, 본 발명자가 검토한 제2 비교예의 연마헤드(354)를 나타내는 요부
단면도이다. 도 22에는, 도 15에 대응하는 영역이 나타내져 있다. 도 22의 연마헤드(354)에서는, 다이어프램 고정링(120)을 이용하지 않고, 스테인레스강 등의 강성을 갖는 재료로 이루어진 제1 부분(360a)과, 수지재료로 이루어진 제1 부분(360a)에 접착된 제2 부분(360b)으로 이루어지는 환상의 리테이너링(360)(제2 비교예의 리테이너링(360))을 이용하며, 이 리테이너링(360)의 제1 부분(360a)과 캐리어 플레이트(102)의 사이에 다이어프램(113)의 외연을 클램프하고 있다. 리테이너링
(360)은 캐리어 플레이트(102)에 캐리어 플레이트(102)의 상면측으로부터 나사
(321)에 의해 나사멈춤되어 고정되어 있다. 다른 구성은 본 실시형태의 연마헤드
(54)와 거의 같으므로, 여기에서는 그 설명을 생략한다.
도 22에 나타내지는 제2 비교예의 연마헤드(354)에서는, 스테인레스강 등으로 이루어진 제1 부분(360a)과 수지재료로 이루어진 제2 부분(360b)을 접착재로 접착해서 일체화(一體化)된 리테이너링(360)을 형성하며, 이 리테이너링(360)을 캐리 어 플레이트(102)에 나사 멈춤하고 있다. 제2 비교예에서는, 리테이너링(360) 중의 스테인레스강 등으로 이루어진 제1 부분(360a)과 캐리어 플레이트(102)의 사이에 고무재 등의 탄성체로 이루어진 다이어프램(113)을 끼워서 고정하고 있으므로, 수지재료로 이루어진 리테이너링(260)과 캐리어 플레이트(102)의 사이에 다이어프램
(113)을 끼운 제1 비교예에 비하여, 다이어프램(113)의 클램프 상태가 변동하기 어려우며, 스탠바이 상태와 착수 상태를 반복하여도 리테이너링(360)의 표면상태(예컨대 연마패드(58)의 표면에 대한 리테이너링(360) 제2 부분(360b)의 하면(360c)의 경사각도)가 변동하기 어려워, 반도체 웨이퍼 연마량의 균일성을 안정시킬 수 있
다.
그러나, 제2 비교예에서는, 복수의 반도체 웨이퍼의 CMP처리를 행함으로써, 리테이너링(360)의 수지재료로 이루어진 제2 부분(360b)이 마모하면, 리테이너링
(360)의 교환이 필요하게 되지만, 제1 부분(360a)과 제2 부분(360b)과는 접착재에 의해 접착되어서 일체화되어 있으므로, 제1 부분(360a)과 제2 부분(360b)으로 이루어진 리테이너링(360) 전체를 교환해야 한다. 리테이너링(360)을 교환할 때마다, 리테이너링(360)의 제1 부분(360a)과 캐리어 플레이트(102)에 의한 다이어프램
(113)의 끼움 상태가 변화되고, 반도체 웨이퍼 에지부의 연마 레이트에 영향을 줄 가능성이 있다. 이 때문에, 새로운 리테이너링(360)으로 교환한 후에는 제품웨이퍼
(반도체장치를 제조하기 위한 반도체 웨이퍼)의 CMP처리에 착수하기 전에, 리테이너링(360)의 조건결정 등을 행하고, 반도체 웨이퍼의 에지부의 연마 레이트를 조정 또는 확인해야 한다. 이것은, CMP장치의 가동률을 저하시켜, 반도체장치의 제조비 용를 증대시킨다. 또한, 수지재료로 이루어진 제2 부분(360b)이 마모됐을 때에는,
제1 부분(360a)과 제2 부분(360b)으로 이루어진 리테이너링(360) 전체를 교환해야 하기 때문에, 교환부품(리테이너링(360))의 단가가 높아지고, 이것도 반도체장치의 제조비용를 증대시켜버린다.
이에 반하여, 본 실시형태에서는, 예를 들어 스테인레스강 등의 강성을 갖는 재료(금속재료)로 이루어진 다이어프램 고정링(120)과 캐리어 플레이트(102)의 사이에 다이어프램(113)을 클램프하고, 다이어프램 고정링(120)과 캐리어 플레이트
(102)를 캐리어 플레이트(102)의 상면측으로부터 나사(121)에 의해 나사멈춤하여 확실히 고정하고, 이 다이어프램 고정링(120)에 수지재료로 이루어진 리테이너링
(60)을 하방(리테이너링(60)의 하면(60a)측)으로부터 나사(170)로 나사멈춤하여 확실히 고정하고 있다. 수지재료로 이루어진 리테이너링(60)과 다이어프램 고정링
(120) 사이에 다이어프램(113)을 끼우지 않고, 리테이너링(60)보다도 단단한(기계적 강도가 높은)다이어프램 고정링(120)과 캐리어 플레이트(102)의 사이에 다이어프램(113)을 클램프하며, 평면도가 양호한 다이어프램 고정링(120)의 하면(120b) 상에 직접 리테이너링(60)을 고정하고 있으므로, 리테이너링(60)이 다이어프램 고정링(120) 및 캐리어 플레이트(102)에 확실하고 안정하게 고정시킬 수 있다. 이 때문에, 리테이너링(60)의 수지표면(연마패드 접촉부)의 변형이 발생하지 않고, 반도체 웨이퍼 연마량의 균일성을 안정시킬 수 있다. 예를 들어, 다이어프램(113)의 클램프 상태가 변동하기 어려우며, 스탠바이 시 (착수전)와 CMP처리의 착수시, 리테이너링(60)의 표면상태(예를 들어 연마패드(58)의 표면에 대한 리테이너링(60) 하 면(60b)의 경사각도)이 변동하지 않고, 리테이너링(60)의 표면상태를 안정시킬 수 있으므로, 스탠바이 상태와 착수 상태를 반복해도 반도체 웨이퍼 연마량의 균일성을 안정시킬 수 있다. 이로 인해, 반도체장치의 제조수율을 향상하고, 반도체장치의 제조비용를 저감할 수 있다.
또한, 복수의 반도체 웨이퍼의 CMP처리를 행함으로써 수지재료로 이루어진 리테이너링(60)이 마모되면, 리테이너링(60)의 교환이 필요하게 되지만, 본 실시형태에서는, 하방(하면(60b)측)으로부터 리테이너링(60)을 다이어프램 고정링(120)에 나사(170)로 나사멈춤되어 있으므로, 나사(170)를 제거하는 것만으로 리테이너링
(60)을 교환할 수가 있다. 이 때문에, 리테이너링(60)을 신속하고 용이하게 교환할 수가 있으며, 리테이너링(60)의 교환의 작업성을 향상시킬 수 있다. 또한, 나사
(170)를 제거함으로써 리테이너링(60)만을 제거 교환할 수가 있으므로, 리테이너링
(60)교환 시에 다이어프램 고정링(120)을 제거할 필요가 없다. 이 때문에, 리테이너링(60)을 교환해도, 다이어프램 고정링(120)과 캐리어 플레이트(102)에 의한 다이어프램(113)의 끼움 상태는 변화되지 않는다. 따라서, 리테이너링(60)을 교환해도 리테이너링(60)의 표면상태가 변동하지 않으므로, 리테이너링(60)의 교환 후, 신속하게 CMP처리에 착수할 수가 있고, 반도체 웨이퍼 연마량의 균일성을 안정시킬 수 있다. 이로 인해, CMP장치의 가동율을 향상시키고, 반도체장치의 제조비용를 저감할 수가 있다. 또한, 리테이너링(60)이 마모됐을 때에는, 수지재료로 이루어진 리테이너링(60)만을 교환하면 되며, 금속부품인 다이어프램 고정링(120)의 교환은 불필요하므로, 교환부품(리테이너링(60))의 단가를 낮출 수가 있어, 이도 또한 반 도체장치 제조비용의 저감에 기여할 수가 있다.
또한, 본 실시형태에서는, 리테이너링(60)의 하면(60b)에 홈(180)을 형성하고, 홈(180)내에 나사구멍(181)을 형성하고 있다. 즉, 나사구멍(181)의 요부(181a)
를 통과하도록 홈(180)을 형성하고 있다. 홈(180) 내에 나사구멍(181)을 형성함으로써 나사구멍(181)의 요부(181a)와 나사(170)의 두부(170a)에 체가 공급되기 쉬
워져, 나사구멍(181)의 요부(181a)에서 연마액(슬러리)이 고착화하는 것을 방지할 수가 있다. 이로 인해, 고착화한 연마액 등이 반도체 웨이퍼의 연마에 악영향을 주는 것을 방지할 수 있다. 따라서, 반도체장치의 제조수율 향상시켜, 반도체장치의 제조비용을 저감할 수 있다.
(실시형태2)
도 23은, 수지재료로 이루어진 리테이너링(60)의 마모모델을 나타내는 설명 도(단면도)이다. 리테이너링(60)을 교환한 직후의 신품 시(時)(도 23의 신품 시에 대응)에는, 리테이너링(60)의 하면(60b)(연마패드(58)에 접촉하는 쪽의 면)은 거의 평탄해서, 그 평면도(평탄도)H2는 예를 들어 30㎛보다 작다(H <30㎛). 다수의 반도체 웨이퍼를 CMP처리하면, 리테이너링(60)의 하면(60b)도 함께 연마되어, 마모되어 가지만, 리테이너링(60)의 마모는 리테이너링(60)의 외주부(外周部)측보다 내주부 (內周部)측의 것이 더 빠르고, 리테이너링(60)의 하면(60b)이 경사지게 된다. 리테이너링(60) 하면(60b)의 경사각도가 작은 동안에는, 반도체 웨이퍼(1)의 CMP처리를 안정적으로 행할 수 있다(도 23의 안정시에 대응). 예를 들어, 리테이너링(60) 하 면(60b)의 평면도H2가 30 ∼50㎛ 정도(30㎛≤H2≤50㎛)이면, 반도체 웨이퍼(1)의 CMP처리를 안정적으로 행할 수 있다. 그렇지만, 다수의 반도체 웨이퍼의 CMP처리를 더 행하여 리테이너링(60) 하면(60b)의 경사각도가 커지면, 예컨대 리테이너링(60) 하면(60b)의 평면도H2가 50㎛ 보다도 크게(H2 > 50㎛) 되면, 반도체 웨이퍼(1)의 단부 근방에서의 연마패드(58) 면압(面壓)이 높아지고, 반도체 웨이퍼(1)의 단부에서 연마 레이트가 지나치게 커지므로(에지 퍼스트(edge-first)가 된다), 반도체 웨이퍼의 CMP처리를 안정적으로 할 수 없어져, 리테이너링(60)의 교환이 필요하게 된다 (도 23의 교환시에 대응).
또한, 본 발명자의 검토에 의하면, 많은 반도체 웨이퍼를 CMP처리해 가면, 수지재료로 이루어진 리테이너링(60)의 편(偏)마모나 휘어짐 등에 의해, 리테이너링(60)을 나사멈춤한 부재 (여기서는 다이어프램 고정링(120))과 리테이너링(60)의 사이에 연마액(슬러리)이 침입할 가능성이 있는 것을 알았다. 도 24는, 다이어프램 고정링(120)과 리테이너링(60) 사이에 연마액(190)이 침입한 상태를 개념적으로 나타내는 단면도(설명도)이다. 도 25는, 많은 반도체 웨이퍼를 CMP처리 한 후에, 리테이너링(60)을 제거했을 때의 다이어프램 고정링(120)의 하면(120b)을 나타내는 평면도(설명도)이다.
노즐(57)로부터 연마패드(58) 상에 공급한 연마액은, 연마패드(58) 상을 리테이너링(60)의 외측으로부터 내측으로 진행해서 리테이너링(60)의 내측에 유지되어 있는 반도체 웨이퍼(1)의 연마면으로 공급되므로, 도 24에 나타내진 바와 같이, 리테이너링(60)의 내주측(내부 측면(60c)측)보다도 외주측 (외부 측벽(60d)측)에서 리테이너링(60)과 다이어프램 고정링(120) 사이의 간극(間隙)에 연마액(190)이 침입하기 쉽다. 이 때문에, 리테이너링(60)을 제거하면, 도 25에 나타내진 바와 같
이, 다이어프램 고정링(120) 하면(120b)의 외주부측에 연마액적(硏磨液跡-연마액의 흔적)(190a)이 생긴다. 도 24에 나타내진 바와 같이 리테이너링(60)과 다이어프램 고정링(120) 사이의 외주부측 간극에 연마액(190)이 침입하면, 리테이너링(60) 하면(60b)의 경사가 커지도록 작용하고, 도 23의 안정영역으로부터 교환시(交換時)로의 이행이 빨라지므로, 리테이너링(60)의 교환수명(CMP처리가능한 수명)이 짧아질 가능성이 있다.
도 26은, 본 실시형태에서 사용되는 리테이너링(60)의 평면도(하면도)이며, 도 27은 그 모식적인 단면도이다. 도 26은 상기 실시형태의 도 17에 대응한다. 또한, 도 27에서는, 이해를 간단히 하기 위해서, 홈(180)의 도시를 생략하고 있다.
상기 실시형태 1에서는, 리테이너링(60)의 하면(60b)(연마패드에 접촉하는 측의 면)에 복수의 홈(180)을 형성하고, 각 홈(180)의 중앙부근에 나사구멍(181)이 형성되어 있었지만, 본 실시형태에서는, 리테이너링(60)의 하면(60b)(연마패드에 접촉 하는 측의 면)에 복수의 홈(180)을 형성하고, 각 홈(180)의 중앙보다도 외주부측
(외측, 외부 측벽(60d)측)에 나사구멍(181)을 형성하며, 이 나사구멍(181)에서 나사(170)로 다이어프램 고정링(120)에 나사멈춤하고 있다. 다른 구성은 상기 실시형태 1과 거의 같으므로, 여기에서는 그 설명은 생략한다.
본 실시형태에서는, 상기한 바와 같이, 리테이너링(60)의 하면(60b)에 복수 의 홈(180)을 형성하고, 각 홈(180)의 중앙보다도 외주부 쪽에 나사구멍(181)을 형성하며, 이 나사구멍(181)에서 나사(170)로 다이어프램 고정링(120)에 나사멈춤하고 있으므로, 리테이너링(60)의 외주부측에서 리테이너링(60)과 다이어프램 고정링
(120)의 사이에 간극이 생기기 어려워져, 그곳에 연마액이 침입하는 것을 방지할 수가 있다. 이 때문에, 리테이너링(60)이 휘는 것을 방지하며, 리테이너링(60)의 교환수명(CMP처리가능한 수명)을 길게 할 수가 있다.
또한, 리테이너링(60)을 나사멈춤하는 부재, 여기에서는 다이어프램 고정링
(120)의 하면(120b)(리테이너링(60)을 설치하는 측의 면, 리테이너링(60)에 대향해서 접촉하는 쪽의 면)에 실리콘 등의 표면코팅을 실시할 수도 있다. 이로 인해, 리테이너링(60)과 다이어프램 고정링(120)의 사이에 연마액이 침입하는 것을 보다 확실하게 방지하며, 리테이너링(60)의 교환수명(CMP처리가능한 수명)을 보다 길게 할 수가 있다.
이상, 본 발명자에 의해 된 발명을 실시형태에 근거해 구체적으로 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경가능한 것은 말할 필요도 없다.
본원에 있어서 개시되는 발명 중, 대표적인 것에 의해 얻을 수 있는 효과를 간단히 설명하면 이하와 같다.
반도체장치의 제조비용을 저감할 수 있으며, 반도체 웨이퍼를 화학기계 연마하는 공정을 갖는 반도체장치의 제조기술에 적용하면 유효하다.
Claims (17)
- 하방으로부터 웨이퍼 유지부에 나사멈춤(screw stop)한 수지(樹脂)재료로 이루어진 리테이너링에 의해 반도체 웨이퍼를 상기 웨이퍼 유지부에 유지한 상태로 상기 반도체 웨이퍼를 화학기계 연마하는 공정을 갖고,상기 리테이너링의 하면에 홈(溝)이 형성되며, 상기 홈 내에 상기 리테이너링을 나사멈춤하기 위한 나사구멍이 형성되어 있는 반도체장치의 제조방법.
- 제1 항에 있어서,상기 홈은, 상기 리테이너링의 외주(外周) 또는 내주(內周)의 법선(法線)방향에 대하여 경사진 방향으로 형성되어 있는 반도체장치의 제조방법.
- 제1 항에 있어서,상기 나사구멍은, 상기 홈의 중앙부보다도 상기 리테이너링의 외주부측에 형성되어 있는 반도체장치의 제조방법.
- 제1 항에 있어서,상기 나사구멍은, 상기 리테이너링을 나사멈춤하기 위한 나사의 두부(頭部)를 수용하기 위한 제1 구멍부(穴部)와, 상기 제1 부분의 저부(底部)에 설치되며, 그 측벽에 나사가 형성되어 있는 제2 구멍부를 갖고, 상기 제1 부분의 깊이는 상기 나사의 상기 두부의 높이보다도 큰 반도체장치의 제조방법.
- 제4 항에 있어서,상기 홈은, 상기 나사구멍의 상기 제1 부분을 통과하도록 형성되어 있는 반도체장치의 제조방법.
- 복수의 연마정반(硏磨定盤)을 갖춘 낱장식의 연마장치를 이용하며, 반도체 웨이퍼를 유지하는 웨이퍼 유지부가 상기 복수의 연마정반을 순차이동하고, 하방으로부터 상기 웨이퍼 유지부에 나사멈춤한 수지재료로 이루어진 리테이너링에 의해 반도체 웨이퍼를 상기 웨이퍼 유지부에 유지한 상태로 상기 반도체 웨이퍼의 화학기계 연마처리를 하는 공정을 갖는 반도체장치의 제조방법.
- 제6 항에 있어서,상기 화학기계 연마처리의 후에 상기 반도체 웨이퍼의 세정처리가 일관해서 행하여지는 반도체장치의 제조방법.
- 하방으로부터 웨이퍼 유지부에 나사멈춤한 수지재료로 이루어진 리테이너링에 의해 반도체 웨이퍼를 상기 웨이퍼 유지부에 유지한 상태로 상기 반도체 웨이퍼를 화학기계 연마하는 공정을 갖고,다이어프램이 상기 웨이퍼 유지부에 다이어프램 고정부재로 고정되며, 상기 다이어프램 고정부재에 상기 리테이너링이 하방으로부터 나사멈춤되어 있는 반도체장치의 제조방법.
- 제8 항에 있어서,상기 다이어프램 고정부재는 환상(環狀)의 형상을 갖고 있는 반도체장치의 제조방법.
- 제8 항에 있어서,상기 다이어프램으로 봉지(封止)된 공간을 가압함으로써 상기 반도체 웨이퍼를 연마패드에 압착하는 반도체장치의 제조방법.
- 제8 항에 있어서,상기 다이어프램 고정부재는 금속재료로 이루어진 반도체장치의 제조방법.
- 제8 항에 있어서,상기 다이어프램 고정부재는 스탠레스강으로 이루어진 반도체장치의 제조방법.
- 제8 항에 있어서,상기 다이어프램은 탄성막(彈性膜)으로 이루어진 반도체장치의 제조방법.
- 제8 항에 있어서,상기 리테이너링의 하면에 홈이 형성되고, 상기 홈 내에 상기 리테이너링을 나사멈춤하기 위한 나사구멍이 형성되어 있는 반도체장치의 제조방법.
- 하방으로부터 웨이퍼 유지부에 나사멈춤한 수지재료로 이루어진 리테이너링에 의해 반도체 웨이퍼를 상기 웨이퍼 유지부에 유지한 상태로 상기 반도체 웨이퍼를 화학기계 연마하는 공정을 갖고,탄성막이 상기 웨이퍼 유지부에 환상의 금속부재로 고정되며, 상기 금속부 재에 상기 리테이너링이 하방으로부터 나사멈춤되어 있는 반도체장치의 제조방법.
- 제15 항에 있어서,상기 탄성막으로 봉지된 공간을 가압함으로써 상기 반도체 웨이퍼를 연마패드에 압착하는 반도체장치의 제조방법.
- 제15 항에 있어서,상기 리테이너링의 하면에 홈이 형성되고, 상기 홈 내에 상기 리테이너링을 나사멈춤하기 위한 나사구멍이 형성되어 있는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020077006883A KR20070057867A (ko) | 2007-03-26 | 2004-09-30 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020077006883A KR20070057867A (ko) | 2007-03-26 | 2004-09-30 | 반도체장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070057867A true KR20070057867A (ko) | 2007-06-07 |
Family
ID=38355013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077006883A KR20070057867A (ko) | 2007-03-26 | 2004-09-30 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070057867A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101327147B1 (ko) * | 2012-09-03 | 2013-11-20 | 주식회사 케이씨텍 | 화학 기계적 연마 장치의 캐리어 헤드 및 그 조립 방법 |
| KR20200063490A (ko) * | 2018-11-28 | 2020-06-05 | 주식회사 케이씨텍 | 화학 기계적 연마 장치용 캐리어 헤드의 리테이너 링 및 이를 구비한 캐리어 헤드 |
| KR20230133402A (ko) * | 2021-03-17 | 2023-09-19 | 미크로 기켄 가부시키가이샤 | 연마 헤드 및 연마 처리 장치 |
-
2004
- 2004-09-30 KR KR1020077006883A patent/KR20070057867A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101327147B1 (ko) * | 2012-09-03 | 2013-11-20 | 주식회사 케이씨텍 | 화학 기계적 연마 장치의 캐리어 헤드 및 그 조립 방법 |
| KR20200063490A (ko) * | 2018-11-28 | 2020-06-05 | 주식회사 케이씨텍 | 화학 기계적 연마 장치용 캐리어 헤드의 리테이너 링 및 이를 구비한 캐리어 헤드 |
| KR20230133402A (ko) * | 2021-03-17 | 2023-09-19 | 미크로 기켄 가부시키가이샤 | 연마 헤드 및 연마 처리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080076253A1 (en) | Adhesive Sheet,Semiconductor Device,and Process for Producing Semiconductor Device | |
| US6719618B2 (en) | Polishing apparatus | |
| US6435942B1 (en) | Chemical mechanical polishing processes and components | |
| US6612903B2 (en) | Workpiece carrier with adjustable pressure zones and barriers | |
| KR101276715B1 (ko) | 폴리싱방법, 폴리싱장치, 및 폴리싱장치를 제어하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체 | |
| US20120040532A1 (en) | Pad and method for chemical mechanical polishing | |
| JPH0513389A (ja) | 研磨装置 | |
| KR20010052820A (ko) | 실리콘에 대한 화학 기계적 연마 기술 | |
| US6544107B2 (en) | Composite polishing pads for chemical-mechanical polishing | |
| US6722949B2 (en) | Ventilated platen/polishing pad assembly for chemcial mechanical polishing and method of using | |
| EP1294537B1 (en) | Wafer carrier with groove for decoupling retainer ring from wafer | |
| US6091130A (en) | Semiconductor device having structure suitable for CMP process | |
| EP1349704B1 (en) | Polishing platen with pressurized membrane | |
| KR100241537B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| EP1349703B1 (en) | Belt polishing device with double retainer ring | |
| JP3552845B2 (ja) | 半導体装置の製造方法 | |
| KR20070057867A (ko) | 반도체장치의 제조방법 | |
| US20020100743A1 (en) | Multi-step polish process to control uniformity when using a selective slurry on patterned wafers | |
| US6251000B1 (en) | Substrate holder, method for polishing substrate, and method for fabricating semiconductor device | |
| CN210757119U (zh) | 研磨装置 | |
| US20030077986A1 (en) | Front-reference carrier on orbital solid platen | |
| US7033250B2 (en) | Method for chemical mechanical planarization | |
| US20040043608A1 (en) | Method for manufacturing semiconductor device and apparatus for manufacturing thereof | |
| US6379216B1 (en) | Rotary chemical-mechanical polishing apparatus employing multiple fluid-bearing platens for semiconductor fabrication | |
| JP2007184530A (ja) | 研磨パッドのコンディショニング方法、電解研磨装置及び電解研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |