WO2006033357A1

WO2006033357A1 - 試験シミュレータ、試験シミュレーションプログラム、及び記録媒体

Info

Publication number: WO2006033357A1
Application number: PCT/JP2005/017396
Authority: WO
Inventors: Hideki Tada; Mitsuo Hori; Takahiro Kataoka
Original assignee: Advantest Corporation
Priority date: 2004-09-24
Filing date: 2005-09-21
Publication date: 2006-03-30
Also published as: TWI353515B; EP1801603A1; CN101027566B; KR20070065884A; DE602005020168D1; US20060085682A1; EP1801603B1; JP2006090905A; US7502724B2; EP1801603A4; TW200611118A; CN101027566A; JP4580722B2

Abstract

　半導体デバイスの試験をシミュレートする試験シミュレータであって、半導体デバイスに与えるべき既存の試験パターンを保持する試験パターン保持手段と、既存の試験パターンを与えた場合に半導体デバイスから得られるべき出力を予め保持するデバイス出力保持手段と、半導体デバイスに与えるべき新たな試験パターンを生成する試験パターン生成手段と、新たな試験パターンが既存の試験パターンと同一であるか否かを判断する試験パターン判断手段と、試験パターンが同一である場合に、半導体デバイスに新たな試験パターンを与えることなく、デバイス出力保持手段から出力を読み出して、新たな試験パターンに対する出力とすることにより、シミュレーション試験の少なくとも一部をスキップするシミュレーションスキップ手段とを備える試験シミュレータを提供する。

Description

明細書

試験シミュレータ、試験シミュレーションプログラム、及び記録媒体技術分野

[0001] 本発明は、試験シミュレータ、試験シミュレーションプログラム、及び記録媒体に関する。特に本発明は、半導体デバイスの試験をシミュレートする試験シミュレータ、試験シミュレーションプログラム、及び記録媒体に関する。

また、本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。

1.特願 2004— 278582 出願日 2004年 09月 24日

背景技術

[0002] 現在、 VLSI等の半導体デバイスの設計は、 Verilog— HDLや VHDL等のハードウェア記述言語 (HDL)によって、コンピュータを用いて行われる。そして、このような HDLを用いた設計は、ビヘイビオラルレベルやゲートレベル等のデバイスシミュレ一タ（Verilog— HDL/VHDLシミュレータ）を用いることによって、シリコン ICとして製造される前に、設計者の意図した機能が果たされる力否かについて検証が行われる。例えば、 HDLに基づくシミュレータを用いて、半導体試験装置による半導体デバイスの試験をシミュレートして、当該半導体デバイスの設計を検証する技術が開示されている（例えば、特許文献 1参照。 ) o

特許文献 1 :特開 2002— 215712号公報

発明の開示

発明が解決しょうとする課題

[0003] し力しながら、デバイスシミュレータによってシミュレートされた半導体デバイスの動作速度は、実際の半導体デバイスの動作速度に比べて非常に遅い。従って、デバイスシミュレータを用いてシミュレートされた半導体デバイスの試験は、実際の半導体試験装置と半導体デバイスとを用いた試験に比べて非常に長い時間を要する。このため、半導体デバイスの設計における自動化は、十分に高い効率で行われているとは言えず、より効率的に試験をシミュレートする試験シミュレータが待望されていた。

[0004] そこで本発明は、上記の課題を解決することのできる試験シミュレータ、試験シミュレーシヨンプログラム、及び記録媒体を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

課題を解決するための手段

[0005] 上記課題を解決するために、本発明の第 1の形態にぉヽては、半導体デバイスの試験をシミュレートする試験シミュレータであって、半導体デバイスに与えるべき既存の試験パターンを保持する試験パターン保持手段と、半導体デバイスに既存の試験ノターンを与えた場合に、半導体デバイスから得られるべき出力を予め保持するデバイス出力保持手段と、半導体デバイスに与えるべき新たな試験パターンを生成する試験パターン生成手段と、新たな試験パターンが、既存の試験パターンと同一であるか否かを判断する試験パターン判断手段と、新たな試験パターンが、既存の試験ノターンと同一である場合に、半導体デバイスに対して新たな試験パターンを与えることなぐデバイス出力保持手段力出力を読み出して、新たな試験パターンに対する半導体デバイス力の出力とすることにより、シミュレーション試験の少なくとも一部をスキップするシミュレーションスキップ手段とを備える。

[0006] 当該試験シミュレータは、新たな試験パターンが既存の試験パターンと同一ではなかった場合に、半導体デバイスの動作をシミュレートするデバイスシミュレート手段に対して新たな試験パターンを与えてデバイスシミュレート手段を動作させることによつて、半導体デバイスからの出力を生成させるデバイス出力生成手段を更に備えてもよい。当該試験シミュレータは、デバイスシミュレート手段を更に備えてもよい。試験パターン保持手段は、試験パターン生成手段が生成した新たな試験パターンを格納する試験パターン格納手段を有し、デバイス出力保持手段は、新たな試験パターンに応じてデバイスシミュレート手段が生成した半導体デバイス力の出力を格納するデバイス出力格納手段を有してもよ!、。

[0007] 試験パターン保持手段は、既存の試験パターンを与え始める時の、半導体デバイスの内部レジスタの値を更に保持しており、シミュレーションスキップ手段は、新たな試験パターンを半導体デバイスに与え始める時の、半導体デバイスの内部レジスタの値が、試験パターン保持手段に保持された内部レジスタの値と同一であることを、更に条件として、シミュレーション試験の少なくとも一部をスキップしてもよい。試験パターン保持手段は、新たな試験パターンをデバイスシミュレート手段に対して与え始める時の、半導体デバイスの内部レジスタの値をデバイスシミュレート手段力受け取つて格納する開始レジスタ値格納手段を有してもよい。

[0008] 試験パターン保持手段は、既存の試験パターンをデバイスシミュレート手段に与え始める時の、半導体デバイスの内部レジスタの値と当該既存の試験パターンとの組み合わせを複数保持しており、デバイス出力保持手段は、複数の既存の試験パターンのそれぞれに対応付けて、当該既存の試験パターンを与えた場合に半導体デバイス力も得られるべき出力を保持しており、シミュレーションスキップ手段は、新たな試験パターンを与え始める時の半導体デバイスの内部レジスタの値と当該新たな試験パターンとの組み合わせ力試験パターン保持手段に保持された組み合わせの、ずれかと同一である場合に、シミュレーション試験の少なくとも一部をスキップしてもよい

[0009] 当該試験シミュレータは、既存の試験パターンを与え終えた後の、半導体デバイスの内部レジスタの値を保持する終了レジスタ値保持手段と、シミュレーションスキップ手段により、シミュレーション試験の少なくとも一部がスキップされた場合に、終了レジスタ値保持手段が保持してヽる内部レジスタの値を、半導体デバイスの内部レジスタに設定させるレジスタ値設定手段とを更に備え、試験パターン生成手段は、シミュレーシヨンスキップ手段によりスキップされたシミュレーション試験を再開させるベぐ新たな試験パターンを生成してもよい。終了レジスタ値保持手段は、新たな試験パターンをデバイスシミュレート手段に対して与え終えた後の、半導体デバイスの内部レジスタの値をデバイスシミュレート手段力受け取って格納する終了レジスタ値格納手段を有してもよい。

[0010] また、本発明の第 2の形態においては、半導体デバイスの試験をシミュレートする試験シミュレータとしてコンピュータを機能させる試験シミュレーションプログラムであつて、半導体デバイスに与えるべき既存の試験パターンを保持する試験パターン保持手段と、半導体デバイスに既存の試験パターンを与えた場合に、半導体デバイスから得られるべき出力を予め保持するデバイス出力保持手段と、半導体デバイスに与えるべき新たな試験パターンを生成する試験パターン生成手段と、新たな試験バターンが、既存の試験パターンと同一である力否かを判断する試験パターン判断手段と、新たな試験パターンが、既存の試験パターンと同一である場合に、半導体デバイスに対して新たな試験パターンを与えることなぐデバイス出力保持手段力出力を読み出して、新たな試験パターンに対する半導体デバイスからの出力とすることにより、シミュレーション試験の少なくとも一部をスキップするシミュレーションスキップ手段とを備える試験シミュレータとしてコンピュータを機能させる。

[0011] 試験シミュレータは、新たな試験パターンが既存の試験パターンと同一ではなかつた場合に、半導体デバイスの動作をシミュレートするデバイスシミュレート手段に対して新たな試験パターンを与えてデバイスシミュレート手段を動作させることによって、半導体デバイス力ゝらの出力を生成させるデバイス出力生成手段を更に備えてもよい

。試験シミュレータは、デバイスシミュレート手段を更に備えてもよい。試験パターン保持手段は、試験パターン生成手段が生成した新たな試験パターンを格納する試験パターン格納手段を有し、デバイス出力保持手段は、新たな試験パターンに応じてデバイスシミュレート手段が生成した半導体デバイス力ゝらの出力を格納するデバイス出力格納手段を有してもよい。

[0012] 試験パターン保持手段は、既存の試験パターンを与え始める時の、半導体デバイスの内部レジスタの値を更に保持しており、シミュレーションスキップ手段は、新たな試験パターンを半導体デバイスに与え始める時の、半導体デバイスの内部レジスタの値が、試験パターン保持手段に保持された内部レジスタの値と同一であることを、更に条件として、シミュレーション試験の少なくとも一部をスキップしてもよい。試験パターン保持手段は、新たな試験パターンをデバイスシミュレート手段に対して与え始める時の、半導体デバイスの内部レジスタの値をデバイスシミュレート手段力受け取つて格納する開始レジスタ値格納手段を有してもよい。

[0013] 試験パターン保持手段は、既存の試験パターンをデバイスシミュレート手段に与え始める時の、半導体デバイスの内部レジスタの値と当該既存の試験パターンとの組み合わせを複数保持しており、デバイス出力保持手段は、複数の既存の試験パターンのそれぞれに対応付けて、当該既存の試験パターンを与えた場合に半導体デバイス力も得られるべき出力を保持しており、シミュレーションスキップ手段は、新たな試験パターンを与え始める時の半導体デバイスの内部レジスタの値と当該新たな試験パターンとの組み合わせ力試験パターン保持手段に保持された組み合わせの、ずれかと同一である場合に、シミュレーション試験の少なくとも一部をスキップしてもよい

[0014] 試験シミュレータは、既存の試験パターンを与え終えた後の、半導体デバイスの内部レジスタの値を保持する終了レジスタ値保持手段と、シミュレーションスキップ手段により、シミュレーション試験の少なくとも一部がスキップされた場合に、終了レジスタ値保持手段が保持している内部レジスタの値を、半導体デバイスの内部レジスタ〖こ設定させるレジスタ値設定手段とを更に備え、試験パターン生成手段は、シミュレ一シヨンスキップ手段によりスキップされたシミュレーション試験を再開させるベぐ新たな試験パターンを生成してもよい。終了レジスタ値保持手段は、新たな試験パターンをデバイスシミュレート手段に対して与え終えた後の、半導体デバイスの内部レジスタの値をデバイスシミュレート手段力受け取って格納する終了レジスタ値格納手段を有してちょい。

[0015] また、本発明の第 3の形態においては、上記の試験シミュレーションプログラムを記録した記録媒体を提供する。

[0016] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこれらの特徴群のサブコンビネーションもまた、発明となりうる。

発明の効果

[0017] 本発明によれば、実際の半導体デバイスに比べて動作速度の遅いデバイスシミュレータを用いて半導体デバイスの試験をシミュレートする場合において、効率的に試験をシミュレートして、シミュレーション試験に要する時間を短縮することができる。図面の簡単な説明

[0018] [図 1]本発明の実施形態に係る試験シミュレーションシステム 10の機能構成の一例を示すブロック図である。 [図 2]本発明の実施形態に係る試験パターンデータベース 316の一例を示す図である。

[図 3]本発明の実施形態に係るデバイス出力データベース 344の一例を示す図である。

[図 4]本発明の実施形態に係る終了レジスタ値データベース 364の一例を示す図である。

[図 5]本発明の実施形態に係る試験シミュレータ 30における処理の流れの一例を示すフローチャートである。

[図 6]本発明の実施形態に係るコンピュータ 1500のハードウェア構成の一例を示すブロック図である。

符号の説明

[0019] 10 試験シミュレーションシステム、 20 試験シミュレータ制御手段、 30 試験シミュレータ、 40 デバイスシミュレート手段、 300 試験パターン生成手段、 310 試験パターン保持手段、 312 試験パターン格納手段、 314 開始レジスタ値格納手段、 31 6 試験パターンデータベース、 320 試験パターン判断手段、 330 デバイス出力生成手段、 340 デバイス出力保持手段、 342 デバイス出力格納手段、 344 デバイス出力データベース、 350 シミュレーションスキップ手段、 360 終了レジスタ値保持手段、 362 終了レジスタ値格納手段、 364 終了レジスタ値データベース、 370 レジスタ値設定手段、 380 期待値保持手段、 390 論理比較手段

発明を実施するための最良の形態

[0020] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範隨こかかる発明を限定するものではなぐまた実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

[0021] 図 1は、本発明の実施形態に係る試験シミュレーションシステム 10の機能構成の一例を示すブロック図である。試験シミュレーションシステム 10は、試験シミュレータ制御手段 20、試験シミュレータ 30、デバイスシミュレート手段 40を備える。試験シミュレーシヨンシステム 10は、半導体試験装置を用いて半導体デバイスを試験することによつて、当該半導体デバイスの良否を判定する代わりに、半導体試験装置をソフトゥァによってシミュレートする試験シミュレータ 30と、半導体デバイスをソフトウェアによつてシミュレートするデバイスシミュレート手段 40とを用いて、当該半導体デバイスの試験をシミュレートすることによって、当該半導体デバイスの良否を判定する。なお、本例における試験シミュレーションシステム 10は、半導体デバイスに試験パターンを与えて、当該試験パターンに応じて当該半導体デバイス力出力された出力信号を期待値と比較することにより、当該半導体デバイスの良否を判定する機能試験をシミユレ一卜する。

[0022] 本発明の実施形態に係る試験シミュレータ 30は、デバイスシミュレート手段 40に与える試験パターン力例えば以前に用いた試験パターン等の、既存の試験パターンと同一である場合には、デバイスシミュレート手段 40における半導体デバイスの出力を生成する処理をスキップすることにより、シミュレーション試験に要する時間を短縮することを目的とする。

[0023] 試験シミュレータ制御手段 20は、試験シミュレータ 30を制御して、デバイスシミュレート手段 40に対してシミュレーション試験を実行させる。ここで、試験シミュレータ制御手段 20は、デバイスシミュレート手段 40が動作をシミュレートする半導体デバイスに対応してユーザにより作成された、当該半導体デバイスに対して行うべき試験の手順や方法等が記述された試験プログラムに基づ、て、試験シミュレータ 30を制御してよい。また、試験プログラムは、例えば、試験シミュレータ 30がデバイスシミュレート手段 40に対して模擬的な機能試験を行う場合における、デバイスシミュレート手段 4 0に対して供給する試験パターン、デバイスシミュレート手段 40が当該試験パターンに応じて生成する半導体デバイスの出力の期待値、及び当該出力を当該期待値と比較するタイミングを示すタイミング情報等を含んで、てよ、。

[0024] 試験シミュレータ 30は、半導体デバイスの動作をシミュレートするデバイスシミュレート手段 40に対して模擬的な試験を行うことにより、当該半導体デバイスの試験をシミュレートする。試験シミュレータ 30は、試験パターン生成手段 300、試験パターン保持手段 310、試験パターン判断手段 320、デバイス出力生成手段 330、デバイス出力保持手段、シミュレーションスキップ手段、終了レジスタ値保持手段 360、レジスタ値設定手段 370、期待値保持手段 380、及び論理比較手段 390を有する。なお、本図に示した構成において、試験シミュレータ 30は、デバイスシミュレート手段 40を備えていないが、他の構成においては、試験シミュレータ 30力デバイスシミュレート手段 40を備えていてもよい。

[0025] 試験パターン生成手段 300は、試験シミュレータ制御手段 20の制御に基づいて、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスに与えるべき新たな試験パターンを生成し、生成した試験パターンを試験パターン保持手段 310及び試験パターン判断手段 320に出力する。試験パターン保持手段 310は、試験バターン格納手段 312、開始レジスタ値格納手段 314、及び試験パターンデータベース 316を含む。試験パターン格納手段 312は、試験パターン生成手段 300が生成した新たな試験パターンを、試験パターンデータベース 316に格納する。開始レジスタ値格納手段 314は、新たな試験パターンをデバイスシミュレート手段 40に対して与え始める時の、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスの内部レジスタの値を、デバイスシミュレート手段 40から受け取って、試験パターンデータベース 316に格納する。試験パターンデータベース 316は、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスに与えるべき既存の試験パターンを保持する。ここで、既存の試験パターンとは、例えば、以前にデバイスシミュレート手段 4 0によりシミュレートされる半導体デバイスに与えた試験パターンであってよぐまた、典型的な試験パターン等の、予め定められた試験パターンであってもよい。更に、試験パターンデータベース 316は、保持している既存の試験パターンを与え始める時の、半導体デバイスの内部レジスタの値を保持する。

[0026] 試験パターン判断手段 320は、試験パターン生成手段 300から受け取った新たな試験パターン力試験パターンデータベース 316に保持されている既存の試験パターンと同一であるカゝ否かを判断する。また、試験パターン判断手段 320は、新たな試験パターンを与え始める時の、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスの内部レジスタの値を、デバイスシミュレート手段 40から受け取ると共に、受け取った内部レジスタの値力試験パターンデータベース 316に保持されている、既存の試験パターンを与え始める時の内部レジスタの値と同一であるか否かを更に判断してもよい。この場合において、試験パターン判断手段 320は、新たな試験パターンと既存の試験パターンとの内容が同一であっても、当該新たな試験パターンを与え始める時と、当該既存の試験パターンを与え始める時とのそれぞれにおいて、内部レジスタの値が同一でな、場合には、当該新たな試験パターンと当該既存の試験パターンとは同一ではないと判断してよい。そして、試験パターン判断手段 320は、判断結果をデバイス出力生成手段 330、シミュレーションスキップ手段 350、及びレジスタ値設定手段 370に出力すると共に、新たな試験パターンは既存の試験パターンと同一ではない判断した場合には、試験パターン生成手段 300から受け取った新たな試験パターンを、デバイス出力生成手段 330に更に出力する。

デバイス出力生成手段 330は、試験パターン生成手段 300が生成した新たな試験パターン力試験パターンデータベース 316に保持されている既存の試験パターンと同一ではないと試験パターン判断手段 320によって判断された場合に、半導体デバイスの動作をシミュレートするデバイスシミュレート手段 40に対して、試験パターン判断手段 320から受け取った当該新たな試験パターンを与えて、デバイスシミュレート手段 40を動作させることによって、半導体デバイス力もの出力を生成させる。そして、デバイス出力生成手段 330は、デバイスシミュレート手段 40に生成させた半導体デバイスの出力を受け取り、受け取った出力をデバイス出力保持手段 340に出力する。また、デバイス出力生成手段 330は、新たな試験パターンをデバイスシミュレート手段 40に与え始める時の、半導体デバイスの内部レジスタの値を、デバイスシミュレ一ト手段 40から取得する。そして、デバイス出力生成手段 330は、取得した内部レジスタの値を開始レジスタ値格納手段 314に出力して、試験パターンデータベース 316 に格納させる。また、デバイス出力生成手段 330は、取得した内部レジスタの値を試験パターン判断手段 320に出力して、試験パターンデータベース 316に保持されている、既存の試験パターンを与え始める時の内部レジスタの値と同一である力否かを判断させる。更に、デバイス出力生成手段 330は、新たな試験パターンをデバイスシミュレート手段 40に与え終えて、半導体デバイスの出力を生成させた後の、当該半導体デバイスの内部レジスタの値を、デバイスシミュレート手段 40から取得する。そして、デバイス出力生成手段 330は、取得した内部レジスタの値を終了レジスタ値保持手段 360に出力する。 [0028] デバイス出力保持手段 340は、デバイス出力生成手段 330から受け取った、デバイスシミュレート手段 40が生成した半導体デバイスの出力を、シミュレーションスキップ手段 350に出力する。また、デバイス出力保持手段 340は、デバイス出力格納手段 342及びデバイス出力データベース 344を含む。デバイス出力格納手段 342は、試験パターン生成手段 300が生成した新たな試験パターンに応じてデバイスシミュレート手段 40が生成した半導体デバイスからの出力を、デバイス出力生成手段 330から受け取って、デバイス出力データベース 344に格納する。デバイス出力データべ一ス 344は、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスに既存の試験パターンを与えた場合に、半導体デバイス力得られるべき出力を予め保持する。なお、デバイス出力データベース 344は、デバイス出力格納手段 342により格納された出力だけでなぐ例えば典型的な試験パターンに応じた出力等の、予め定められた出力を保持して、てもよ!/、。

[0029] シミュレーションスキップ手段 350は、試験パターン生成手段 300が生成した新たな試験パターン力試験パターンデータベース 316に保持されている既存の試験パターンと同一である力否かの判断結果を、試験パターン判断手段 320から受け取る。そして、シミュレーションスキップ手段 350は、新たな試験パターン力既存の試験パターンと同一ではない場合に、デバイスシミュレート手段 40によって生成された、当該新たな試験パターンに応じた半導体デバイスの出力を、デバイス出力保持手段 34 0から受け取って、論理比較手段 390に出力する。一方、シミュレーションスキップ手段 350は、新たな試験パターンが、既存の試験パターンと同一である場合、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスに対して当該新たな試験ノターンを与えることなく、当該既存の試験パターンを半導体デバイスに与えた場合に、半導体デバイス力も得られるべき出力を、デバイス出力データベース 344から読み出して、当該新たな試験パターンに対する半導体デバイスからの出力とすることにより、シミュレーション試験の少なくとも一部をスキップする。そして、シミュレーションスキップ手段 350は、シミュレーション試験の少なくとも一部をスキップする場合に、デバイス出力データベース 344から読み出した、既存の試験パターンに対応する半導体デバイスの出力を、論理比較手段 390に出力する。なお、シミュレーションスキップ手段 350は、新たな試験パターンを半導体デバイスに与え始める時の、半導体デバイスの内部レジスタの値力既存の試験パターンを与え始める時の内部レジスタの値と同一であるか否かの判断結果を試験パターン判断手段 320から受け取った場合は、それぞれにおける内部レジスタの値が同一であることを更に条件として、シミュレ一シヨン試験の少なくとも一部をスキップしてもよい。

[0030] 終了レジスタ値保持手段 360は、終了レジスタ値格納手段 362及び終了レジスタ値データベース 364を含む。終了レジスタ値格納手段 362は、新たな試験パターンをデバイスシミュレート手段 40に対して与え終えた後の、デバイスシミュレート手段 40 によりシミュレートされる半導体デバイスの内部レジスタの値を、デバイス出力生成手段 330から受け取って、終了レジスタ値データベース 364に格納する。終了レジスタ値データベース 364は、既存の試験パターンを与え終えた後の、デバイスシミュレ一ト手段 40によりシミュレートされる半導体デバイスの内部レジスタの値を保持する。

[0031] レジスタ値設定手段 370は、試験パターン生成手段 300が生成した新たな試験パターンと、試験パターンデータベース 316が保持する既存の試験パターンとが同一であると試験パターン判断手段 320によって判断され、シミュレーションスキップ手段 350により、シミュレーション試験の少なくとも一部がスキップされた場合に、終了レジスタ値データベース 364が保持して、る、当該既存の試験パターンを与え終えた後の、半導体デバイスの内部レジスタの値を読み出す。そして、レジスタ値設定手段 37 0は、読み出した内部レジスタの値を、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスの内部レジスタに設定させる。そして、これを受けて、試験パターン生成手段 300は、シミュレーションスキップ手段 350によりスキップされたシミュレーシヨン試験を再開させるベぐ新たな試験パターンを生成する。

[0032] 期待値保持手段 380は、試験パターン生成手段 300により生成された新たな試験パターンに応じてデバイスシミュレート手段 40が生成する半導体デバイスの出力の期待値、及び当該出力と当該期待値とを比較するタイミングを示すタイミング情報を、試験シミュレータ制御手段 20から受け取って保持する。論理比較手段 390は、試験ノターン生成手段 300により生成された新たな試験パターンに応じてデバイスシミュレート手段 40が生成する半導体デバイスの出力、または当該新たな試験パターンと同一である既存の試験パターンに応じた、デバイス出力データベース 344から読み出された出力を、シミュレーションスキップ手段 350から受け取る。そして、論理比較手段 390は、期待値保持手段 380により保持されているタイミング情報に基づくタイミングにおいて、シミュレーションスキップ手段 350から受け取った半導体デバイスの出力が、期待値保持手段 380により保持されている期待値と一致する力否かにより、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスの良否を判定し、判定結果を試験シミュレータ制御手段 20に出力する。

[0033] 本発明の実施形態に係る試験シミュレータ 30によれば、デバイスシミュレート手段 4 0に与えるべき新たな試験パターンが、例えば以前に与えた試験パターンや典型的な試験パターン等の、既存の試験パターンと同一である場合には、当該新たな試験ノターンに基づいてデバイスシミュレート手段 40に半導体デバイスの出力を生成させることなぐデバイス出力データベース 344に予め保持されている、当該既存の試験パターンに対する出力を、当該新たな試験パターンに対する出力として期待値と比較することができる。これにより、例えば、半導体デバイスの出力と比較する期待値や、出力を期待値と比較するタイミング等を変更する場合のように、デバイスシミュレート手段 40に与える試験パターンは変更せずにシミュレーション試験を再実行する場合等において、デバイスシミュレート手段 40が半導体デバイスの出力を生成するという、多大な時間を要する処理の少なくとも一部をスキップして、シミュレーション試験に要する時間を短縮することができる。一方、新たな試験パターンとして、既存の試験パターンとは異なる試験パターンを用いる場合には、実際にデバイスシミュレート手段 40を動作させて半導体デバイスの出力を生成させることができるので、用いる試験パターンの内容に関わらず、シミュレーション試験に要する時間を可能な限り短縮することができる。

[0034] また、試験シミュレータ 30によれば、新たな試験パターンと既存の試験パターンとが同一であるという条件に加えて、それぞれの試験パターンをデバイスシミュレート手段 40に与え始める時の、半導体デバイスの内部レジスタの値が同一であるという条件が満たされる場合にのみ、シミュレーション試験の少なくとも一部をスキップすることができる。これにより、デバイスシミュレート手段 40が、与えられる試験パターンが同一であっても、内部レジスタの値が同一でない場合には異なる出力を生成する場合にお、ても、シミュレーション試験をスキップすべきか否かを正確に判断することができる。

[0035] 新たな試験パターンと既存の試験パターンとが同一であると判断してシミュレーション試験をスキップした場合、デバイスシミュレート手段 40は、当該新たな試験パターンに基づいて動作しないので、デバイスシミュレート手段 40がシミュレートする半導体デバイスの内部レジスタは変化しない。つまり、多くの場合において、シミュレーション試験をスキップした場合と、スキップしな力つた場合とで、内部レジスタの値は異なる。この場合、シミュレーション試験をスキップした後で、次の新たな試験パターンを用いてシミュレーション試験を再開することはできない。このため、例えば、試験シーケンス全体といった、内部レジスタの初期化を行った直後から、次に内部レジスタの初期化を行うまでの期間等の、非常に長い期間以外ではシミュレーション試験をスキップすることができず、シミュレーション試験に要する時間を効率的に短縮できな、。

[0036] しかし、本発明の実施形態に係る試験シミュレータ 30によれば、新たな試験パターンと既存の試験パターンとが同一であると判断してシミュレーション試験をスキップした場合において、以前に、当該既存の試験パターンをデバイスシミュレート手段 40に与え終えた後の、半導体デバイスの内部レジスタの値を、終了レジスタ値データべ一ス 364から読み出してデバイスシミュレート手段 40に設定することができる。従って、シミュレーション試験をスキップした場合と、スキップしなかった場合とで、内部レジスタの値を同一にすることができるので、スキップした後でシミュレーション試験を再開することができる。これにより、シミュレーション試験をスキップすることができる期間、即ち新たな試験パターンと既存の試験パターンとが同一である力否かを判断する場合における試験パターンの長さを、より短くすることができるので、より多くの場合において、シミュレーション試験をスキップすることができる。つまり、試験シミュレータ 30によれば、試験シミュレーションに要する時間を、効率的に短縮することができる。

[0037] 図 2は、本発明の実施形態に係る試験パターンデータベース 316の一例を示す。

試験パターンデータベース 316は、既存の試験パターンと、当該既存の試験パターンをデバイスシミュレート手段 40に与え始める時の、半導体デバイスの内部レジスタの値との組み合わせを複数保持している。例えば、試験パターンデータベース 316 は、既存の試験パターン毎に異なるインデックスと、当該既存の試験パターンと、当該既存の試験パターンをデバイスシミュレート手段 40に与え始める時の、半導体デバイスの内部レジスタの値とを対応付けて保持してよい。ここで、インデックスは、例えば、試験パターン生成手段 300によって、新たな試験パターンが生成される場合に、当該新たな試験パターンについて一意な値として生成されてよい。また、既存の試験パターンのそれぞれは、例えば、信号の立ち上がりや立ち下がりといったイベントの種類と、当該イベントの発生タイミングとの複数の組み合わせを含んでいてよい。なお、ここで、イベントの発生タイミングとは、例えば、半導体デバイスの試験における試験サイクルの開始時点力の経過時間であってよぐまた、直前のイベントの発生時点力の経過時間であってもよい。また、内部レジスタの値は、複数の内部レジスタそれぞれの値を含んで!/、てよ!/、。

[0038] 図 3は、本発明の実施形態に係るデバイス出力データベース 344の一例を示す。

デバイス出力データベース 344は、複数の既存の試験パターンのそれぞれに対応付けて、当該既存の試験パターンを与えた場合に、デバイスシミュレート手段 40によりシミュレートされる半導体デバイス力得られるべき出力を保持している。例えば、デバイス出力データベース 344は、既存の試験パターン毎に異なるインデックスと、当該既存の試験パターンを与えた場合の、デバイスシミュレート手段 40からの出力とを対応付けて保持してよい。ここで、インデックスは、例えば、試験パターン生成手段 3 00によって、新たな試験パターンが生成される場合に、当該新たな試験パターンにっ、て一意な値として生成されてよぐ図 2に示した試験パターンデータベース 316 におけるインデックスと同一であってよい。

[0039] 図 4は、本発明の実施形態に係る終了レジスタ値データベース 364の一例を示す。

終了レジスタ値データベース 364は、複数の既存の試験パターンのそれぞれに対応付けて、当該既存の試験パターンを与え終えた後の、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスの内部レジスタの値を保持している。例えば、終了レジスタ値データベース 364は、既存の試験パターン毎に異なるインデックスと、当該既存の試験パターンを与えた場合の内部レジスタの値とを対応付けて保持してよい。ここで、インデックスは、例えば、試験パターン生成手段 300によって、新たな試験パターンが生成される場合に、当該新たな試験パターンについて一意な値として生成されてよぐ図 2に示した試験パターンデータベース 316におけるインデックスと同一であってよい。また、内部レジスタの値は、複数の内部レジスタそれぞれの値を含んでいてよい。

[0040] 本発明の実施形態に係る試験シミュレータ 30によれば、既存の試験パターンと、当該既存の試験パターンを与え始める時の内部レジスタの値と、当該既存の試験パターンが与えられた場合の半導体デバイスの出力と、当該既存の試験パターンを与え終えた時の内部レジスタの値との組み合わせを、複数保持することができる。これにより、多様な試験パターンを用いる場合であっても、シミュレーション試験においてスキップすることができる部分を精度よく検出して、シミュレーション試験に要する時間を効率的に短縮することができる。

[0041] 図 5は、本発明の実施形態に係る試験シミュレータ 30における処理の流れの一例を示すフローチャートである。まず、試験パターン生成手段 300は、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスに与えるべき新たな試験パターンを生成する（S1000)。続いて、デバイス出力生成手段 330は、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスの内部レジスタの値を、デバイスシミュレート手段 40から取得する（S 1010)。続いて、試験パターン判断手段 320は、試験パターン生成手段 300が生成した新たな試験パターンと、当該新たな試験パターンを与え始める時の、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスの内部レジスタの値との組み合わせ力試験パターンデータベース 316に保持された、既存の試験パターンと、当該既存の試験パターンを与え始める時の、半導体デバイスの内部レジスタの値との複数の組み合わせの何れかと同一であるか否かを判断する（S 1020)。

[0042] そして、新たな試験パターンにおける前述した組み合わせ力試験パターンデータベース 316に保持されている、複数の既存の試験パターンのそれぞれにおける前述した組み合わせの何れかと同一であると試験パターン判断手段 320により判断された場合に（S1020 :Yes)、シミュレーションスキップ手段 350は、デバイスシミュレート手段 40によりシミュレートされて、る半導体デバイスに対して当該新たな試験パターンを与えることなく、当該既存の試験パターンを半導体デバイスに与えた場合に半導体デバイス力も得られるべき出力をデバイス出力データベース 344から読み出して、当該新たな試験パターンに対する半導体デバイス力の出力とすることにより、シミュレーシヨン試験の少なくとも一部をスキップする（S1030)。続いて、レジスタ値設定手段 370は、新たな試験パターンと同一であると判断された既存の試験パターンをデバイスシミュレート手段 40に与え終えた後の、デバイスシミュレート手段 40がシミュレートする半導体デバイスの内部レジスタの値を、終了レジスタ値データベース 364から読み出して、半導体デバイスの内部レジスタに設定させる（S1040)。

[0043] 一方、新たな試験パターンにおける前述した組み合わせ力試験パターンデータベース 316に保持されている、複数の既存の試験パターンのそれぞれにおける前述した組み合わせの何れとも同一ではないと試験パターン判断手段 320により判断された場合に（S 1020 : No)、デバイス出力生成手段 330は、新たな試験パターンをデバイスシミュレート手段 40に与えて、デバイスシミュレート手段 40を動作させることによって、半導体デバイス力もの出力を生成させる（S1050)。続いて、デバイス出力格納手段 342は、新たな試験パターンに応じてデバイスシミュレート手段 40が生成した半導体デバイスの出力を、デバイス出力データベース 344に格納する（S1060)。続いて、試験パターン保持手段 310は、新たな試験パターン、及び当該新たな試験パターンをデバイスシミュレート手段 40に対して与え始めた時の、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスの内部レジスタの値を、試験パターンデータベース 316に格納する（S1070)。続いて、終了レジスタ値格納手段 362は、新たな試験パターンをデバイスシミュレート手段 40に対して与え終えた後の、デバイスシミュレート手段 40によりシミュレートされる半導体デバイスの内部レジスタの値を、終了レジスタ値データベース 364に格納する（S1080)。

[0044] 続いて、論理比較手段 390は、シミュレーションスキップ手段 350によってシミュレーシヨン試験がスキップされた場合には、デバイス出力データベース 344から読み出された、既存の試験パターンに対応する出力を、また、シミュレーション試験がスキップされな力つた場合には、デバイス出力生成手段 330が、デバイスシミュレート手段 4 0に生成させた出力を、期待値と比較することにより、デバイスシミュレート手段 40がシミュレートする半導体デバイスの良否を判定する（S 1090)。なお、試験シミュレ一タ 30は、必要に応じて、以上の処理を繰り返し行ってもよい。

[0045] 本発明の実施形態に係る試験シミュレータ 30によれば、新たな試験パターンと当該新たな試験パターンを与え始める時の内部レジスタの値との組み合わせ力既存の試験パターンと当該既存の試験パターンを与え始める時の内部レジスタの値との組み合わせと同一でない場合には、当該新たな試験パターンと、当該新たな試験パターンを与え始める時の内部レジスタの値と、当該新たな試験パターンに応じて生成された半導体デバイスの出力と、当該半導体デバイスの出力が生成された後の、内部レジスタの値との組み合わせを、既存の試験パターンにおける組み合わせの 1つとして格納することができる。これにより、以降に、同じ試験パターンが新たな試験バターンとして用いられる場合には、当該試験パターンについてのシミュレーション試験をスキップすることができる。つまり、試験パターンにおける前述した組み合わせが予め保持されていなくとも、シミュレーション試験を実行するに従って、より効率的にシミユレーシヨン試験をスキップして、シミュレーション試験に要する時間を短縮することができる。

[0046] なお、試験パターン判断手段 320により、新たな試験パターンを与え始める時の内部レジスタの値が同一であるカゝ否かが判断される場合においては、必ずしも、デバイスシミュレート手段 40がシミュレートする半導体デバイスにおけるすべてのレジスタが同一であるか否かが判断されなくともよぐ試験シミュレータ 30によってシミュレートされる試験において、同一の試験パターンを与えることによって同一の出力が得られる場合に一致しているべき種類の内部レジスタ力少なくとも一致していればよい。また、試験シミュレータ 30は、新たな試験パターンと当該新たな試験パターンを与え始める時の内部レジスタの値との組み合わせ、及び既存の試験パターンと当該既存の試験パターンを与え始める時の内部レジスタの値との組み合わせが同一であると判断し、シミュレーション試験をスキップした後で、更に新たな試験パターンと既存の試験パターンとが一致する場合には、試験パターンを与え始める時の内部レジスタの値が互いに同一であるか否かを判断せずに、シミュレーション試験をスキップしてよい。更に、試験シミュレータ 30は、試験パターンと当該試験パターンを与え始める時の内部レジスタの値との組み合わせが同一であると判断し、シミュレーション試験をスキップした場合にぉ、て、続、て用いる新たな試験パターンと既存の試験パターンとが更に一致する場合には、半導体デバイスの出力が生成された後の内部レジスタの値を設定しなくともよい。

[0047] 図 6は、本発明の実施形態に係るコンピュータ 1500のハードウェア構成の一例を示すブロック図である。本発明の実施形態に係るコンピュータ 1500は、ホスト'コントローラ 1582によりネ目互に接続される CPU1505、 RAM1520、グラフィック 'コント口ーラ 1575、及び表示装置 1580を有する CPU周辺部と、入出力コントローラ 1584によりホスト.コントローラ 1582に接続される通信インターフェイス 1530、ハードディスクドライブ 1540、及び CD— ROMドライブ 1560を有する入出力部と、入出力コント口ーラ 1584〖こ接続される ROM1510、フレキシブルディスク 'ドライブ 1550、及び入出力チップ 1570を有するレガシー入出力部とを備える。

[0048] ホスト'コントローラ 1582は、 RAM1520と、高い転送レートで RAM1520をァクセスする CPU1505及びグラフィック 'コントローラ 1575とを接続する。 CPU1505は、 R OM1510及び RAM 1520に格納されたプログラムに基づ、て動作し、各部の制御を行う。グラフィック 'コントローラ 1575は、 CPU1505等が RAM1520内に設けたフレーム ·バッファ上に生成する画像データを取得し、表示装置 1580上に表示させる

。これに代えて、グラフィック 'コントローラ 1575は、 CPU1505等が生成する画像データを格納するフレーム ·ノッファを、内部に含んでもょヽ。

[0049] 入出力コントローラ 1584は、ホスト'コントローラ 1582と、比較的高速な入出力装置である通信インターフェイス 1530、ハードディスクドライブ 1540、 CD— ROMドライブ 1560を接続する。通信インターフェイス 1530は、ネットワークを介して他の装置と通信する。ハードディスクドライブ 1540は、コンピュータ 1500内の CPU1505が使用するプログラム及びデータを格納する。 CD— ROMドライブ 1560は、 CD—ROM15 95力プログラム又はデータを読み取り、 RAM1520を介してハードディスクドライブ 1540に提供する。

[0050] また、入出力コントローラ 1584〖こは、 ROM1510と、フレキシブルディスク 'ドライブ 1550、及び入出力チップ 1570の比較的低速な入出力装置とが接続される。 ROM 1510は、コンピュータ 1500が起動時に実行するブート'プログラムや、コンピュータ 1500のハードウェアに依存するプログラム等を格納する。フレキシブルディスク'ドライブ 1550は、フレキシブルディスク 1590からプログラム又はデータを読み取り、 RA M1520を介してハードディスクドライブ 1540に提供する。入出力チップ 1570は、フレキシブルディスク 'ドライブ 1550や、例えばパラレル 'ポート、シリアル 'ポート、キーボード'ポート、マウス'ポート等を介して各種の入出力装置を接続する。

[0051] RAM1520を介してハードディスクドライブ 1540に提供される試験シミュレーションプログラムは、フレキシブノレディスク 1590、 CD— ROM1595、又は ICカード等の記録媒体に格納されて利用者によって提供される。試験シミュレーションプログラムは、記録媒体から読み出され、 RAM1520を介してコンピュータ 1500内のハードデイスクドライブ 1540にインストールされ、 CPU 1505において実行される。コンピュータ 15 00にインストールされて実行される試験シミュレーションプログラムは、 CPU1505等に働きかけて、コンピュータ 1500を、図 1から図 5にかけて説明した試験シミュレータ 30として機能させる。

[0052] 以上に示したプログラムは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク 1590、 CD— ROM1595の他〖こ、 DVDや PD等の光学記録媒体、 MD等の光磁気記録媒体、テープ媒体、 ICカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたノヽードディスク又は RAM等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ 1500に提供してもよい。

[0053] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

産業上の利用可能性

[0054] 本発明によれば、実際の半導体デバイスに比べて動作速度の遅いデバイスシミュレータを用いて半導体デバイスの試験をシミュレートする場合において、効率的に試験をシミュレートして、シミュレーション試験に要する時間を短縮する試験シミュレータを提供することができる。

Claims

請求の範囲

[1] 半導体デバイスの試験をシミュレートする試験シミュレータであって、

前記半導体デバイスに与えるべき既存の試験パターンを保持する試験パターン保持手段と、

前記半導体デバイスに前記既存の試験パターンを与えた場合に、前記半導体デバイスカゝら得られるべき出力を予め保持するデバイス出力保持手段と、

前記半導体デバイスに与えるべき新たな試験パターンを生成する試験パターン生成手段と、

前記新たな試験パターンが、前記既存の試験パターンと同一である力否かを判断する試験パターン判断手段と、

前記新たな試験パターンが、前記既存の試験パターンと同一である場合に、前記半導体デバイスに対して前記新たな試験パターンを与えることなぐ前記デバイス出力保持手段から出力を読み出して、前記新たな試験パターンに対する前記半導体デバイスからの出力とすることにより、シミュレーション試験の少なくとも一部をスキップするシミュレーションスキップ手段と

を備える試験シミュレータ。

[2] 前記新たな試験パターンが前記既存の試験パターンと同一ではな力つた場合に、前記半導体デバイスの動作をシミュレートするデバイスシミュレート手段に対して前記新たな試験パターンを与えて前記デバイスシミュレート手段を動作させることによって、前記半導体デバイスからの出力を生成させるデバイス出力生成手段を更に備える請求項 1に記載の試験シミュレータ。

[3] 前記デバイスシミュレート手段を更に備える請求項 2に記載の試験シミュレータ。

[4] 前記試験パターン保持手段は、前記試験パターン生成手段が生成した前記新たな試験パターンを格納する試験パターン格納手段を有し、

前記デバイス出力保持手段は、前記新たな試験パターンに応じて前記デバイスシミュレート手段が生成した前記半導体デバイス力の出力を格納するデバイス出力格納手段を有する

請求項 2に記載の試験シミュレータ。

[5] 前記試験パターン保持手段は、前記既存の試験パターンを与え始める時の、前記半導体デバイスの内部レジスタの値を更に保持しており、

前記シミュレーションスキップ手段は、前記新たな試験パターンを前記半導体デバイスに与え始める時の、前記半導体デバイスの内部レジスタの値力前記試験パターン保持手段に保持された前記内部レジスタの値と同一であることを、更に条件として、前記シミュレーション試験の少なくとも一部をスキップする

請求項 2に記載の試験シミュレータ。

[6] 前記試験パターン保持手段は、前記新たな試験パターンを前記デバイスシミュレ一ト手段に対して与え始める時の、前記半導体デバイスの内部レジスタの値を前記デバイスシミュレート手段力受け取って格納する開始レジスタ値格納手段を有する請求項 5に記載の試験シミュレータ。

[7] 前記試験パターン保持手段は、前記既存の試験パターンを前記デバイスシミュレート手段に与え始める時の、前記半導体デバイスの内部レジスタの値と当該既存の試験パターンとの組み合わせを複数保持しており、

前記デバイス出力保持手段は、複数の前記既存の試験パターンのそれぞれに対応付けて、当該既存の試験パターンを与えた場合に前記半導体デバイスから得られるべき出力を保持しており、

前記シミュレーションスキップ手段は、前記新たな試験パターンを与え始める時の前記半導体デバイスの内部レジスタの値と当該新たな試験パターンとの組み合わせ

1S 前記試験パターン保持手段に保持された前記組み合わせの！/ヽずれかと同一である場合に、前記シミュレーション試験の少なくとも一部をスキップする

請求項 6に記載の試験シミュレータ。

[8] 前記既存の試験パターンを与え終えた後の、前記半導体デバイスの内部レジスタの値を保持する終了レジスタ値保持手段と、

前記シミュレーションスキップ手段により、前記シミュレーション試験の少なくとも一部がスキップされた場合に、前記終了レジスタ値保持手段が保持している内部レジスタの値を、前記半導体デバイスの内部レジスタに設定させるレジスタ値設定手段とを更に備え、前記試験パターン生成手段は、前記シミュレーションスキップ手段によりスキップされた前記シミュレーション試験を再開させるベぐ前記新たな試験パターンを生成する

請求項 5に記載の試験シミュレータ。

[9] 前記終了レジスタ値保持手段は、前記新たな試験パターンを前記デバイスシミュレート手段に対して与え終えた後の、前記半導体デバイスの内部レジスタの値を前記デバイスシミュレート手段力受け取って格納する終了レジスタ値格納手段を有する請求項 8に記載の試験シミュレータ。

[10] 半導体デバイスの試験をシミュレートする試験シミュレータとしてコンピュータを機能させる試験シミュレーションプログラムであって、

を備える試験シミュレータとして前記コンピュータを機能させる試験シミュレーションプログラム。

[11] 前記新たな試験パターンが前記既存の試験パターンと同一ではな力つた場合に、前記半導体デバイスの動作をシミュレートするデバイスシミュレート手段に対して前記新たな試験パターンを与えて前記デバイスシミュレート手段を動作させることによって、前記半導体デバイスからの出力を生成させるデバイス出力生成手段を更に備える試験シミュレータとして前記コンピュータを機能させる請求項 10に記載の試験シミュレーシヨンプログラム。

[12] 前記デバイスシミュレート手段を更に備える試験シミュレータとして前記コンピュータを機能させる請求項 11に記載の試験シミュレータ。

[13] 前記試験パターン保持手段は、前記試験パターン生成手段が生成した前記新たな試験パターンを格納する試験パターン格納手段を有し、

請求項 11に記載の試験シミュレーションプログラム。

[14] 前記試験パターン保持手段は、前記既存の試験パターンを与え始める時の、前記半導体デバイスの内部レジスタの値を更に保持しており、

請求項 11に記載の試験シミュレーションプログラム。

[15] 前記試験パターン保持手段は、前記新たな試験パターンを前記デバイスシミュレ一ト手段に対して与え始める時の、前記半導体デバイスの内部レジスタの値を前記デバイスシミュレート手段力受け取って格納する開始レジスタ値格納手段を有する試験シミュレータとして前記コンピュータを機能させる請求項 14に記載の試験シミュレーシヨンプログラム。

[16] 前記試験パターン保持手段は、前記既存の試験パターンを前記デバイスシミュレート手段に与え始める時の、前記半導体デバイスの内部レジスタの値と当該既存の試験パターンとの組み合わせを複数保持しており、

請求項 15に記載の試験シミュレーションプログラム。

[17] 前記試験シミュレータは、

前記既存の試験パターンを与え終えた後の、前記半導体デバイスの内部レジスタの値を保持する終了レジスタ値保持手段と、

前記シミュレーションスキップ手段により、前記シミュレーション試験の少なくとも一部がスキップされた場合に、前記終了レジスタ値保持手段が保持している内部レジスタの値を、前記半導体デバイスの内部レジスタに設定させるレジスタ値設定手段とを更に備え、

前記試験パターン生成手段は、前記シミュレーションスキップ手段によりスキップされた前記シミュレーション試験を再開させるベぐ前記新たな試験パターンを生成する

請求項 14に記載の試験シミュレーションプログラム。

[18] 前記終了レジスタ値保持手段は、前記新たな試験パターンを前記デバイスシミュレート手段に対して与え終えた後の、前記半導体デバイスの内部レジスタの値を前記デバイスシミュレート手段力受け取って格納する終了レジスタ値格納手段を有する試験シミュレータとして前記コンピュータを機能させる請求項 17に記載の試験シミュレーシヨンプログラム。

[19] 請求項 10から請求項 18のいずれかに記載の試験シミュレーションプログラムを記録した記録媒体。