JP2003315419A - シミュレート領域範囲設定機能を有するマイクロプログラムシミュレータ - Google Patents

シミュレート領域範囲設定機能を有するマイクロプログラムシミュレータ

Info

Publication number
JP2003315419A
JP2003315419A JP2002121570A JP2002121570A JP2003315419A JP 2003315419 A JP2003315419 A JP 2003315419A JP 2002121570 A JP2002121570 A JP 2002121570A JP 2002121570 A JP2002121570 A JP 2002121570A JP 2003315419 A JP2003315419 A JP 2003315419A
Authority
JP
Japan
Prior art keywords
microprogram
simulation
simulator
setting
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002121570A
Other languages
English (en)
Inventor
Shintaro Mori
紳太郎 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2002121570A priority Critical patent/JP2003315419A/ja
Publication of JP2003315419A publication Critical patent/JP2003315419A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】マイクロプログラムシミュレータのシミュレー
ト領域の範囲を選択可能とすることにより、シミュレー
ションに必要な記憶領域と、シミュレーションの効率化
と、マイクロプログラム作成者の作業効率を高める。 【解決手段】シミュレーション対象のマイクロプログラ
ムの対応したパターン発生をシミュレートするマイクロ
プログラムシミュレータにおいて、前記マイクロプログ
ラムのシミュレート領域範囲の設定・出力手段36と、前
記シミュレート領域範囲の設定手段の設定内容に応じ
て、シミュレート領域範囲の設定を可変する仮想命令シ
ミュレータ・エンジン部34とを備えたマイクロプログラ
ムシミュレータ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IC試験システム
に搭載されているパターン発生器の動作を模擬的に実行
させるためのマイクロプログラムを入力することで、そ
のプログラムに従ったパターン発生器のシミュレーショ
ンを行うマイクロプログラムシミュレータにおいて、シ
ミュレート領域の範囲を指定可能として、仮想レジスタ
部の記憶領域とシミュレーションの効率化を改善するこ
とに関するものである。
【0002】
【従来の技術】この種のマイクロプログラムシミュレー
タとして、本出願人の先願である、特開平11-316261号
公報に記載のものがある。従来のマイクロプログラムシ
ミュレータは、IC試験システムのパターン発生器の仕
様に基づいたマイクロプログラムを入力し、入力したマ
イクロプログラムに従ったパターン発生器の動作を模擬
的に実行している。
【0003】従来技術によるマイクロプログラムシミュ
レータの構成を図1に示す。11はシミュレートの対象と
なるマイクロプログラムを示し、IC試験システムの図
示しないパターン発生器により仕様が異なる。12はトラ
ンスレータ部であって、入力されたマイクロプログラム
11を、IC試験システムのパターン発生器の仕様に基づ
いてマイクロプログラムを仮想命令に変換する。
【0004】シミュレート対象となるパターン発生器の
種別設定は、仮想マイクロ操作・出力部の操作部16で行
う。13は仮想命令記憶部であって、トランスレータ部12
が変換した仮想命令を格納する。11はマイクロプログラ
ムであって、プログラム情報の内容を全て仮想命令とし
て記憶する。
【0005】14は仮想命令シミュレータ・エンジン部で
あって、仮想命令記憶部13に格納されている仮想命令に
従ってシミュレーションを実行し、仮想レジスタを作成
する。シミュレート対象となる図示しないパターン発生
器種別の設定は、仮想マイクロ操作・出力部の操作部16
で行う。15は仮想レジスタ部であって、仮想命令シミュ
レータ・エンジン部14でシミュレーションした結果を格
納する。
【0006】仮想レジスタ部の内容は、IC試験システ
ムのパターン発生器の仕様に従って決定され、仮想命令
シミュレータ・エンジン部により更新される。16は仮想
マイクロ操作・出力部であって、トランスレータ部12と
仮想命令シミュレータ・エンジン部14の設定条件を操作
する機能とシミュレート結果の仮想レジスタ部15の内容
を出力する機能を持っている。
【0007】仮想マイクロ操作・出力部16に含まれる操
作部は、GUI(Graphical User Inteface)であるマ
イクロプログラムシミュレータ上で、図示しないキーボ
ードやマウス等の入力装置を使用し操作を行う。また、
仮想マイクロ操作・出力部16に含まれる出力部は、図示
しないディスプレイやプリンタ等の出力装置を使用しマ
イクロプログラムシミュレータ上で結果出力を行う。
【0008】従来技術のマイクロプログラムシミュレー
タのメモリ概要図を図2に示す。図2のメモリ概要図
は、シミュレーションした結果である仮想レジスタの記
憶領域と結果出力の範囲を示す。従来技術では、マイク
ロプログラムシミュレータの仮想レジスタの記憶領域と
結果出力は、仮想マイクロ操作・出力部の操作部で設定
されたBankおよびX/Y Effective Addressのサイズの全
てのメモリを対象としていた。そのため、設定したメモ
リの一部分の結果を参照したい場合でも全ての結果を参
照しなければならず、シミュレータの作業者の作業効率
の低下を招いていた。
【0009】
【発明が解決しようとする課題】従来のマイクロプログ
ラムシミュレータの方式では、入力したマイクロプログ
ラムのプログラム内容が同じパターンの繰り返しをスキ
ップしたい場合や、ある領域のみシミュレート結果の参
照を望む場合には対応することができなかった。
【0010】そのため、上記のシミュレート結果のみを
参照したい場合には余分なシミュレート結果出力を行う
ため、シミュレーションに時間が掛かりマイクロプログ
ラム作成者の作業効率の低下を招いていた。
【0011】本発明の課題(目的)は、マイクロプログ
ラムシミュレータのシミュレート領域の範囲を選択可能
とすることにより、シミュレーションに必要な記憶領域
と、シミュレーションの効率化と、マイクロプログラム
作成者の作業効率を高めることにある。
【0012】
【課題を解決するための手段】前記課題を解決するため
に、シミュレーション対象のマイクロプログラムの対応
したパターン発生をシミュレートするマイクロプログラ
ムシミュレータにおいて、前記マイクロプログラムのシ
ミュレート領域範囲の設定・出力手段と、前記シミュレ
ート領域範囲の設定手段の設定内容に応じて、シミュレ
ート領域範囲の設定を可変する仮想命令シミュレータ・
エンジン部とを備える。(請求項1)
【0013】また、前記マイクロプログラムのシミュレ
ート領域範囲の設定は、入力手段から作業者が行える構
成とする。(請求項2)また、シミュレート領域範囲の
設定・出力手段として、表示手段を備え、前記シミュレ
ート領域の設定に応じた、仮想レジスタ部の記憶領域に
合わせた、結果のみを表示する構成とする。(請求項
3)また、前記マイクロプログラムのシミュレート領域
範囲の設定は、メモリのバンクの設定及び各バンクを構
成するメモリの部分の設定が可能な構成とする。(請求
項4)また、前記マイクロプログラムのシミュレート領
域範囲の設定は、各バンクを構成するメモリの一部又は
コーナーの設定が可能な構成とする。(請求項5)
【0014】
【発明の実施の形態】本発明について図3〜図5の図面
を参照して説明する。図3は、シミュレート領域範囲選
択機能を持つを持つ仮想命令シミュレータ・エンジン部
と仮想マイクロ操作・出力部を有するシミュレータの構
成図である。
【0015】31はシミュレーションの対象となるマイク
ロプログラムで、シミュレーションの対象となるIC試
験装置の、図示しないパターン発生器に依存する。32は
トランスレータ部であって、シミュレーションの対象と
なるマイクロプログラム31から入力されたマイクロプロ
グラムを仮想命令に変換する。
【0016】このトランスレータ部32は、シミュレータ
が対象とするIC試験装置のパターン発生器の仕様に従
って、マイクロプログラムの情報を仮想命令に変換す
る。
【0017】パターン発生器の指定は、シュミレート領
域範囲設定機能を持つ仮想マイクロ操作出力部36に含ま
れる操作部で行う。33は仮想命令記憶部であって、トラ
ンスレータ部32が変換した仮想命令を格納する。このシ
ュミレーション対象となる仮想命令は31は、入力された
マイクロプログラムの情報を全て保持する。
【0018】34はシュミレート領域範囲設定機能を持つ
仮想命令シミュレータ・エンジン部であって、仮想記憶
部33でに格納されている仮想命令に従ってシミュレーシ
ョンを実行し、仮想レジスタを作成する仮想命令シミュ
レータ・エンジン部である。シミュレート対象となるパ
ターン発生器種別の設定とシミュレート領域の範囲の設
定は36の仮想マイクロ操作・出力部の操作部で行う。ま
た、設定されたシミュレート領域の範囲により仮想レジ
スタ35の記憶領域の最適化を行う。
【0019】35は仮想レジスタであって、仮想命令シミ
ュレータ・エンジン部34でシミュレーションした結果を
格納する。仮想レジスタ35は、IC試験システムのパタ
ーン発生器の仕様に従って決定され、仮想レジスタ35の
内容は、シミュレーション領域範囲設定機能を持つ仮想
命令シミュレータ・エンジン部34により更新される。そ
して、この仮想レジスタ35は、上述の如く、シミュレー
ト領域範囲設定機能を持つ仮想命令シミュレータ・エン
ジン部34によって、設定されたシミュレート領域の範囲
により記憶領域の最適化が行われる。
【0020】36はシミュレート領域範囲設定機能を持つ
仮想マイクロ操作・出力部であって、トランスレータ部
32と、シミュレート領域範囲設定機能を持つ仮想命令シ
ミュレータ・エンジン部34の設定条件を操作する機能と
シミュレート結果の35の仮想レジスタの内容を出力す
る。
【0021】シミュレート領域範囲設定機能を持つ仮想
マイクロ操作・出力部36に含まれる操作部は、GUI
(Graphical User Inteface)であるマイクロプログラ
ムシミュレータ上で図示しないキーボードやマウス等の
入力装置を使用し操作を行う。また、シミュレート領域
範囲設定機能を持つ仮想マイクロ操作・出力部36に含ま
れる出力部は、図示しないディスプレイやプリンタ等の
出力装置を使用しマイクロプログラムシミュレータ上で
出力する。
【0022】本発明によるシミュレート領域の範囲を設
定してシミュレーションを行う機能として、部分シュミ
レーション機能とコーナーシミュレーション機能を説明
する。それぞれのシミュレーションは、シミュレート領
域範囲設定機能を持つ仮想マイクロ操作・出力部の操作
部36で設定を行い、出力部から出力する。
【0023】図4は、部分シミュレーション機能のメモ
リ概要図を示す。部分シミュレーション機能において必
要な情報は、対象となるBank情報とX/YEffective Addre
ss情報とシミュレート範囲を決定するStart Address(X
/Y)とSize(X/Y)である。
【0024】例えば、図4の太い点線で示した部分が、
実際に記憶および結果出力される仮想レジスタとする。
この場合、Bank 0とBank 3を対象とし、 Start Address
(X/Y)をスタートとし、 Size(X/Y)の大きさのメモリ
の仮想レジスタを記憶し出力すればよい。したがって、
従来における図2の全メモリを対象にした場合より、記
憶領域および結果出力の効率化を図ることができる。
【0025】図5はコーナーシミュレーション機能のメ
モリ概要図す。コーナーシミュレーション機能において
必要な情報は、対象となるBank情報とX/Y Effective Ad
dress情報とシミュレート範囲を決定する Size(X/Y)
である。 例えば、図5の太い点線線で示した部分が、
実際に記憶および結果出力される仮想レジスタとする。
この場合、Bank 0とBank 3を対象とし、各コーナーのSi
ze(X/Y)の大きさのメモリの仮想レジスタを記憶し出
力すればよく、図5のシミュレーションの場合と同様
に、部分記憶領域および結果出力の効率化を図ることが
できる。
【0026】図6は、本発明におけるマイクロプログラ
ムシミュレータの動作を説明するフローチャートであ
る。 ・シミュレートの対象となるマイクロプログラムを入力
する。(ステップS61) この場合、IC試験システムのパターン発生器により仕
様が異なる。 ・マイクロプログラムのシミュレーション対象となる、
パターン発生器の設定を行う。(ステップS62) ・ステップs62で設定したパターン発生器の仕様に従っ
て、トランスレート処理を行う。(ステップS63) ・ステップs62のトランスレート処理の結果である仮想
命令を生成する。(ステップS64) ・仮想シミュレータ条件の設定を行う。設定の内容はBa
nkおよびX/Y EffectiveAddressやシミュレート領域範囲
の設定等を行う。(ステップS65) ・ステップs64の仮想命令とステップs65で設定した条件
を基に、仮想マイクロシミュレータ処理を行う。(ステ
ップS66) ・ステップS66の仮想マイクロシミュレータ処理の結果
として、仮想レジスタが生成される。(ステップS67) ・ステップS67で生成された仮想レジスタの出力を行
う。(ステップS68)
【0027】図7は、図6に示したフローチャトにおけ
るステップS66の処理における仮想マイクロシミュレー
タ条件の設定に関する部分を示したフローチャートを示
す。 ・Bank Addressを指定するか否かを決定する。(ステッ
プS71) ・Bank Addressを設定する場合には、シミュレートの対
象とするBankを設定する。(ステップS72) ・デフォルトのEffective Addressを変更する場合に設
定を行う。(ステップS73) ・シミュレート領域の範囲決定するシミュレート方法を
設定する。(ステップS74) この場合にける設定可能な方法は、図2で示したNormal
Simulate、図4で示したPoint Simulateおよび図5で
示したCorner Simulateである。 ・ステップS74の選択で、Point Simulateでシミュレー
ションする場合に、必要な設定内容である。(ステップ
S75) この場合には、図4で示したようにシミュレートスター
ト位置を設定するためX/Y Startとシミュレートのサイ
ズを設定するためX/Y Sizeの設定を行う。 ・ステップS74の選択で、Corner Simulateでシミュレー
ションする場合に、必要な設定内容である。(ステップ
S76) この場合、図5で示したようにシミュレートのサイズを
設定するためX/Y Sizeの設定を行う。
【0028】
【発明の効果】請求項1に記載の発明では、シミュレー
ション対象のマイクロプログラムの対応したパターン発
生をシミュレートするマイクロプログラムシミュレータ
において、前記マイクロプログラムのシミュレート領域
範囲の設定・出力手段と、前記シミュレート領域範囲の
設定手段の設定内容に応じて、シミュレート領域範囲の
設定を可変する仮想命令シミュレータ・エンジン部とを
備えることによって、マイクロプログラムシミュレータ
の仮想レジスタ部の記憶領域の資源の効率化、シミュレ
ーションの効率化を図ることができる。
【0029】また、請求項2に記載の発明では、前記マ
イクロプログラムのシミュレート領域範囲の設定は、入
力手段から作業者が行えるので、作業者により任意の範
囲の設定が可能である。また、請求項3に記載の発明で
は、シミュレート領域範囲の設定・出力手段として、表
示手段を備え、前記シミュレート領域の設定に応じた、
仮想レジスタ部の記憶領域に合わせた、結果のみを表示
できる。また、請求項4に記載の発明では、前記マイク
ロプログラムのシミュレート領域範囲の設定は、メモリ
のバンクの設定及び各バンクを構成するメモリの部分の
設定が可能であるので、バンク単位及びバンクを構成す
るメモリの部分の領域の設定が容易にできる。また、請
求項5に記載の発明では、前記マイクロプログラムのシ
ミュレート領域範囲の設定は、各バンクを構成するメモ
リの一部又はコーナーの設定が容易にできる。
【図面の簡単な説明】
【図1】従来の技術によるシミュレート領域の範囲設定
機能を持たないシミュレータの構成を示す図である。
【図2】従来の技術によるシミュレート領域のメモリ概
要を示す図である。
【図3】本発明によるシミュレート領域の範囲設定機能
を持つシミュレータの構成を示す図である。
【図4】本発明によるシミュレート領域の範囲設定機能
の一つである部分シミュレーションのメモリ概要を示す
図である。
【図5】本発明によるシミュレート領域の範囲設定機能
の一つであるコーナーシミュレーションのメモリ概要を
示す図である。
【図6】本発明のシミュレータの全体的な処理の流れを
示すフローチャートである。
【図7】シミュレート領域の範囲を指定することが可能
な仮想マイクロシミュレータ条件の設定処理の流れを示
すフローチャートである。
【符号の説明】
31 ミクロプログラム 32 トランスレータ部 33 仮想命令記憶部 34 シミュレート領域範囲設定機能を持つ仮想命令シ
ミュレータ・エンジン部 35 仮想レジスタ 36 シミュレート領域範囲設定機能を持つ仮想マイク
ロ操作出力部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シミュレーション対象のマイクロプログ
    ラムの対応したパターン発生をシミュレートするマイク
    ロプログラムシミュレータにおいて、 前記マイクロプログラムのシミュレート領域範囲の設定
    ・出力手段と、 前記シミュレート領域範囲の設定手段の設定内容に応じ
    て、シミュレート領域範囲の設定を可変する仮想命令シ
    ミュレータ・エンジン部と、 を備えたことを特徴とするシミュレート領域範囲設定機
    能を有するマイクロプログラムシミュレータ。
  2. 【請求項2】 前記マイクロプログラムのシミュレート
    領域範囲の設定は、入力手段から作業者が行えることを
    特徴とする請求項1に記載のマイクロプログラムシミュ
    レータ。
  3. 【請求項3】 シミュレート領域範囲の設定・出力手段
    として、表示手段を備え、 前記シミュレート領域の設定に応じた、仮想レジスタ部
    の記憶領域に合わせた、結果のみを表示することを特徴
    とする請求項1又は2に記載のマイクロプログラムシミ
    ュレータ。
  4. 【請求項4】 前記マイクロプログラムのシミュレー
    ト領域範囲の設定は、メモリのバンクの設定及び各バン
    クを構成するメモリの部分の設定が可能であることを特
    徴とする請求項1〜3のいずれか1項に記載のマイクロ
    プログラムシミュレータ。
  5. 【請求項5】 前記マイクロプログラムのシミュレート
    領域範囲の設定は、各バンクを構成するメモリの一部又
    はコーナーの設定が可能であることを特徴とする請求項
    1〜4のいずれか1項に記載のマイクロプログラムシミ
    ュレータ。
JP2002121570A 2002-04-24 2002-04-24 シミュレート領域範囲設定機能を有するマイクロプログラムシミュレータ Pending JP2003315419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002121570A JP2003315419A (ja) 2002-04-24 2002-04-24 シミュレート領域範囲設定機能を有するマイクロプログラムシミュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002121570A JP2003315419A (ja) 2002-04-24 2002-04-24 シミュレート領域範囲設定機能を有するマイクロプログラムシミュレータ

Publications (1)

Publication Number Publication Date
JP2003315419A true JP2003315419A (ja) 2003-11-06

Family

ID=29537428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002121570A Pending JP2003315419A (ja) 2002-04-24 2002-04-24 シミュレート領域範囲設定機能を有するマイクロプログラムシミュレータ

Country Status (1)

Country Link
JP (1) JP2003315419A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006033357A1 (ja) * 2004-09-24 2006-03-30 Advantest Corporation 試験シミュレータ、試験シミュレーションプログラム、及び記録媒体
CN109917277A (zh) * 2019-05-16 2019-06-21 上海燧原智能科技有限公司 虚拟测试方法、装置、设备及存储介质

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006033357A1 (ja) * 2004-09-24 2006-03-30 Advantest Corporation 試験シミュレータ、試験シミュレーションプログラム、及び記録媒体
JP2006090905A (ja) * 2004-09-24 2006-04-06 Advantest Corp 試験シミュレータ及び試験シミュレーションプログラム
US7502724B2 (en) 2004-09-24 2009-03-10 Advantest Corporation Test simulator, test simulation program and recording medium
JP4580722B2 (ja) * 2004-09-24 2010-11-17 株式会社アドバンテスト 試験シミュレータ及び試験シミュレーションプログラム
CN109917277A (zh) * 2019-05-16 2019-06-21 上海燧原智能科技有限公司 虚拟测试方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
JPH04312186A (ja) グラフ作成方式
CN109145272A (zh) 文本渲染和布局方法、装置、设备和存储介质
JP2005094327A5 (ja)
JP2003315419A (ja) シミュレート領域範囲設定機能を有するマイクロプログラムシミュレータ
KR100459507B1 (ko) 그래픽 컨텐츠를 제작하는 장치
JP2774662B2 (ja) 文字処理装置
JPH11195053A (ja) テストパタン発生装置
JP2001209816A5 (ja)
JP5469106B2 (ja) コンピュータシステム、試験装置、試験方法、及び試験プログラム
JPWO2023053364A5 (ja)
JPH1166131A (ja) Cad/cae装置とその解析結果表示方法
JP6796967B2 (ja) 設計支援方法、設計支援プログラムおよび設計支援装置
JPH03217987A (ja) 描画装置
JP2003114262A (ja) パターン発生装置
TWI356321B (en) Systems and methods for graphics hardware design d
JP2005275482A (ja) 画像作成方法および画像作成プログラム
JP2004118649A (ja) メニュー選択型試験プログラムツールの生成方法及び装置
JPH10178634A (ja) 画像相関演算装置
JP3110326B2 (ja) 検証用テストパタン設計装置
JP3125754B2 (ja) 回路シンボル作成システム
JP3002052B2 (ja) プログラマブルコントローラのプログラム作成方法
JPH0854871A (ja) 文字パターン発生装置
JP2004220390A (ja) 画面制御定義の自動生成方法及び装置
JPH08153016A (ja) 入出力コマンド試験装置
JPS63136276A (ja) ビットパターン拡大制御方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081008