CN101201872A - 为硬件描述语言仿真器创建波形轨迹生成的方法和系统 - Google Patents

为硬件描述语言仿真器创建波形轨迹生成的方法和系统 Download PDF

Info

Publication number
CN101201872A
CN101201872A CNA2007101695987A CN200710169598A CN101201872A CN 101201872 A CN101201872 A CN 101201872A CN A2007101695987 A CNA2007101695987 A CN A2007101695987A CN 200710169598 A CN200710169598 A CN 200710169598A CN 101201872 A CN101201872 A CN 101201872A
Authority
CN
China
Prior art keywords
last
emulation
cycles
stored
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101695987A
Other languages
English (en)
Inventor
S·C·博格曼
T·戈洛克勒
K·H·乌尔
K·海因泽尔曼
U·赫尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101201872A publication Critical patent/CN101201872A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供了一种计算机实现的方法、系统和计算机程序产品，其用于提供在仿真中发生错误之前该仿真的最后多个周期的波形轨迹。在数据处理系统中用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹的计算机实现的方法包括：在仿真运行期间存储与所述仿真的最后多个周期相关的历史信息。响应于在所述仿真中发生错误，停止所述仿真，并且使用所存储的历史信息来提供所述仿真的最后多个周期的波形轨迹。

Description

为硬件描述语言仿真器创建波形轨迹生成的方法和系统
技术领域
本发明一般涉及数据处理领域，并且更特别地，涉及一种计算机实现的方法、系统和计算机程序产品，其用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹(waveform trace)，而不需要从头开始重新起动仿真。
背景技术
检验复杂的数百万门芯片的特定功能性的测试用例(testcase)的仿真时间可能花费数小时或者数天来完成，并且可能需要上百万的仿真周期。这样的作业的例子包括POR(Power on Reset，加电复位)和ABIST(ArrayBuilt-In Self Test，阵列内建自测)仿真运行。
当在仿真期间发生错误时，必须从头开始重新运行测试用例，以便创建错误调试所需要的波形轨迹。通过重新运行整个基于软件的仿真而对波形的这一耗时生成是检验中的主要瓶颈，并且可能进一步妨碍对芯片的测试，导致检验调度的滑动(slippage)以及仿真覆盖的减少。
典型的硬件描述语言(HDL，Hardware Description Language)软件仿真器提供了为在仿真起动期间或者通过使用专门的命令(其起动了开始于实际仿真周期的波形轨迹)所指定的周期时间(a period of cycles)创建波形轨迹的功能。然而，HDL软件仿真器并不提供这样的机制，即该机制使得测试用例能够为正好在已经发生错误的时间之前(因为仿真中的很多错误是由恰好在通过仿真的输出可以检测到错误以前发生的事件触发的)的多个仿真周期创建波形轨迹，但却不需要特意在错误发生以前(即，从仿真的一开始)利用指定了何时捕获波形轨迹的一组附加参数来得到波形。
因此，在数据处理系统中需要一种机制，用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹，而不需要从头开始重新起动仿真。
发明内容
示例性实施例提供了一种计算机实现的方法、系统和计算机程序产品，其用于提供在仿真中发生错误之前该仿真的最后多个周期的波形轨迹。在数据处理系统中用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹的计算机实现的方法包括：在仿真运行期间存储与所述仿真的最后多个周期相关的历史信息。响应于在所述仿真中发生错误，停止所述仿真，并且使用所存储的历史信息来提供所述仿真的最后多个周期的波形轨迹。
附图说明
在所附权利要求中陈述了被认为是本发明的特色的新颖性特征。然而，当结合附图阅读时，通过参照以下对说明性实施例的详细描述，将最好地理解本发明本身及其优选的使用模式、更多的目的和优点，在附图中：
图1描绘了可以在其中实现说明性实施例的数据处理系统的网络的图形表示；
图2是可以在其中实现说明性实施例的数据处理系统的框图；
图3是根据示例性实施例的硬件描述语言(HDL)仿真器系统的框图；
图4是示意性地说明了根据示例性实施例的方法的示图，其中该方法用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹；
图5是示意性地说明了根据进一步的示例性实施例的方法的示图，其中该方法用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹；以及
图6是说明了根据示例性实施例的方法的流程图，其中该方法用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹。
具体实施方式
现参照附图，并且特别参照图1至图2，提供了可以在其中实现说明性实施例的数据处理环境的示例图。应当理解图1至图2仅是示例性的，并不旨在断言或暗示关于可以在其中实现不同实施例的环境的任何限制。可以对所描绘的环境进行很多修改。
现参照附图，图1描绘了可以在其中实现说明性实施例的数据处理系统的网络的图形表示。网络数据处理系统100是可以在其中实现实施例的计算机的网络。网络数据处理系统100含有网络102，其是用于在网络数据处理系统100内连在一起的各种设备和计算机之间提供通信链路的介质。网络102可以包括诸如有线、无线通信链路或光缆的连接。
在所描绘的例子中，服务器104和服务器106与存储单元108一起连接至网络102。另外，客户机110、112和114连接至网络102。这些客户机110、112和114可以是，例如，个人计算机或网络计算机。在所描绘的例子中，服务器104向客户机110、112和114提供诸如引导文件、操作系统映像以及应用之类的数据。在该例中，客户机110、112和114是服务器104的客户机。网络数据处理系统100可以包括附加的服务器、客户机和未示出的其它设备。
在所描绘的例子中，网络数据处理系统100是具有网络102的因特网，网络102代表使用传输控制协议/网际协议(TCP/IP)协议组相互通信的全世界的网络和网关的集合。处于因特网核心的是主节点或主计算机之间的高速数据通信线路的主干线，包括路由数据和消息的数以千计的商业、政府、教育和其它的计算机系统。当然，还可以将网络数据处理系统100实现为许多不同类型的网络，举例来说，像内联网、局域网(LAN)或广域网(WAN)。图1意在举例，并不作为对不同实施例的体系结构限制。
现参照图2，示出了可以在其中实现说明性实施例的数据处理系统的框图。数据处理系统200是诸如图1中的服务器104或客户机110的计算机的例子，可以在其中安置实现用于说明性实施例的过程的计算机可用代码或指令。
在所描绘的例子中，数据处理系统200采用包括北桥和存储控制器集线器(MCH)202以及南桥和输入/输出(I/O)控制器集线器(ICH)204在内的集线器体系结构。处理单元206、主存储器208以及图形处理器210耦合于北桥和存储控制器集线器202。处理单元206可以含有一个或多个处理器并且甚至可以使用一个或多个不同种类的处理器系统来实现。举例来说，图形处理器210可以通过加速图形端口(AGP)耦合于MCH。
在所描绘的例子中，局域网(LAN)适配器212耦合于南桥和I/O控制器集线器204，并且音频适配器216、键盘和鼠标适配器220、调制解调器222、只读存储器(ROM)224、通用串行总线(USB)端口和其它通信端口232，以及PCI/PCIe设备234通过总线238耦合于南桥和I/O控制器集线器204，并且硬磁盘驱动器(HDD)226和CD-ROM驱动器230通过总线240耦合于南桥和I/O控制器集线器204。PCI/PCIe设备可以包括，例如，以太网适配器、附加卡(add-in cards)以及用于笔记本计算机的PC卡。PCI使用卡式总线控制器，而PCIe并不使用。ROM 224可以是，例如，闪速二进制输入/输出系统(BIOS)。硬磁盘驱动器226和CD-ROM驱动器230可以使用，例如，集成驱动器电子电路(IDE)或串行高级技术配件(SATA)接口。超级I/O(SIO)设备236可以耦合于南桥和I/O控制器集线器204。
操作系统在处理单元206上运行，并且协调和提供对图2中数据处理系统200内的各种组件的控制。操作系统可以是市售的操作系统，例如MicrosoftWindowsXP(Microsoft和Windows是微软公司在美国、其它国家或二者的商标)。面向对象的编程系统，例如JavaTM编程系统，可以结合操作系统运行并且从在数据处理系统200上执行的Java程序或应用向操作系统提供调用(Java和所有基于Java的商标是Sun Microsystems公司在美国、其它国家或二者的商标)。
用于操作系统、面向对象的编程系统以及应用或程序的指令位于诸如硬磁盘驱动器226的存储设备上，并且可以被加载到主存储器208给处理单元206执行。说明性实施例的过程可以由处理单元206使用计算机实现的指令来实现，举例来说，该计算机实现的指令可以位于诸如主存储器208、只读存储器224之类的存储器中，或者位于一个或多个外围设备中。
图1至图2中的硬件可以取决于实现而变化。除了图1至图2中所描绘的硬件之外，或者代替图1至图2中所描绘的硬件，可以使用其它的内部硬件或外围设备，例如闪速存储器、等效非易失性存储器或光盘驱动器等。此外，可以将说明性实施例的过程应用于多处理器数据处理系统。
总线系统可以包括一个或多个总线，例如系统总线、I/O总线和PCI总线。当然，可以使用在依附于构造或体系结构的不同组件或设备之间提供数据传递的任何类型的通信构造或体系结构来实现总线系统。通信单元可以包括用于发送和接收数据的一个或多个设备，例如调制解调器或网络适配器。存储器可以是，例如，主存储器208或者诸如在北桥和存储控制器集线器202中找到的高速缓存。处理单元可以包括一个或多个处理器或CPU。图1至图2中所描绘的例子以及上述例子并不意味着暗示体系结构限制。
示例性实施例提供了在数据处理系统中的仿真器(例如，硬件描述语言(HDL)仿真器)内的机制，其用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹，而不需要从该仿真的一开始重新起动仿真。
图3是根据示例性实施例的硬件描述语言(HDL)仿真器系统的框图。通常由参考数字300指示该仿真器系统，并且将该仿真器系统合并到计算机系统302中。可以将计算机系统302实现为，例如，图2中的数据处理系统200。计算机系统302通常包括存储器304、处理器306，以及输入/输出(I/O)单元308。
HDL仿真器系统300存储在计算机存储器304内，并且通常包括HDL软件仿真器310、仿真器模型312、模型检查点存储器314、日志文件316、最终事件轨迹存储器318，以及用于各种内部数据的存储器320。可以将同样存储在存储器304中的测试用例322输入到仿真器310中来运行仿真。如下文将要较为详细解释的，模型检查点存储器314周期性地存储在仿真运行期间的检查点，日志文件316为在两个存储的检查点之间的时帧(timeframe)中所接收到的所有激励(stimuli)存储日志，并且最终事件轨迹存储器318存储在仿真运行期间的最后一块(a last chunk of)波形轨迹。
图4是示意性地说明了根据示例性实施例的方法的示图，其中该方法用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹。在仿真一开始，在周期零处，仿真器410起动以便周期性地在图3所说明的模型检查点存储器314中存储检查点；并且除此之外，其还起动以便维护日志文件316(同样在图3中进行了说明)中所存储的在两个连续检查点之间的时帧中所接收到的所有激励的日志。在仿真运行期间，假设错误430发生。测试用例420检测到错误430并且向仿真器410发送命令强制仿真器停止当前仿真，如箭头435所指示的。仿真器410然后后退几个周期，例如，在错误发生以前的100个周期，如箭头440所指示的，并且起动对该仿真的最后多个周期的重新仿真，即，起动错误发生之前的“所有事件轨迹(All Events Trace)”(AET)，如450处所说明的。
特别地，当错误430发生时，模型检查点存储器314会存储在错误发生之前所存储的最后检查点(last checkpoint)，并且日志文件316会含有在从所存储的最后检查点直到发生错误的时帧中所接收到的所有激励。因此，当起动重新仿真在发生错误以前的几个周期时，仅需要从模型检查点存储器314加载最后检查点到仿真器，并且重新应用来自日志文件316的所有激励直到再次到达错误周期。在重新仿真期间，将自动创建在错误以前的最后几个周期的波形轨迹。
图5是示意性地说明了根据进一步的示例性实施例的方法的示图，其中该方法用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹。图5中，在仿真一开始，在周期零处，仿真器510开始自动为波形块(chunks of waveforms)创建波形轨迹，例如，每块波形有250个周期，该波形轨迹存储在图3中所说明的最终事件轨迹存储器318中。在仿真运行期间(在发生问题以前)，在存储器中仅保留最后一块波形550，并且在存储新的块时移除所有先前存储的块，例如，块555和560。
在仿真运行期间，假设错误530发生。测试用例520检测到错误并且向仿真器510发送命令，该命令强制仿真器停止当前仿真，如箭头535所指示的。仿真器510然后检索保存在存储器中的最后一块波形550，并且将其存储到磁盘或另一非易失性存储设备，如箭头540所指示的。因而自动提供了在错误发生之前该仿真的最后多个周期的波形轨迹。
要注意，对于该示例性实施例，不需要日志文件316和模型检查点存储器314，并且可以将其从HDL仿真器系统300中省略掉，而对于图4中的示例性实施例，不需要最终事件轨迹存储器318并且可以将其省略掉。
图6是说明了根据示例性实施例的方法的流程图，其中该方法用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹。通常由参考数字600指示该方法，并且该方法开始于起动仿真(步骤602)。在仿真运行期间，存储与该仿真的最后多个周期相关的历史信息(步骤604)。根据一个示例性实施例，历史信息可以是检查点以及在该检查点与错误发生之间的时帧中所接收到的所有激励的日志。根据可选的实施例，历史信息可以是在仿真运行期间已经存储的最后一块波形。
然后对关于在仿真运行期间是否检测到错误进行确定(步骤606)。如果没有检测到错误(步骤606的“否”输出)，则系统继续运行仿真。然而，如果检测到错误(步骤606的“是”输出)，则将命令发送至软件仿真器，该命令强制仿真器停止当前仿真(步骤608)。使用所存储的历史信息自动提供在错误发生之前该仿真的最后多个周期的波形轨迹(步骤610)。
依照示例性实施例，测试用例不需要利用一组附加参数来重新运行以便当在仿真运行期间发生错误时捕获波形轨迹。因此，没有必要从仿真的一开始重新仿真测试用例，这可以节约数小时或者甚至数天的仿真时间。示例性实施例因而在这样的大型设计中特别有用，即在该大型设计中，因为存储空间限制，在很大程度上不可能为整个仿真时间间隔存储所有的信号值。
示例性实施例因而提供了一种计算机实现的方法、系统和计算机程序产品，其用于提供在仿真中发生错误之前该仿真的最后多个周期的波形轨迹。在数据处理系统中用于为在仿真中发生错误之前该仿真的最后多个周期提供波形轨迹的计算机实现的方法包括：在仿真运行期间存储与该仿真的最后多个周期相关的历史信息。响应于在仿真中发生错误，停止该仿真，并且使用所存储的历史信息来提供该仿真的最后多个周期的波形轨迹。
本发明可以采取全硬件实施例、全软件实施例或者既含有硬件元素又含有软件元素的实施例的形式。在优选的实施例中，以软件实现本发明，其包括但不限于固件、常驻软件、微码、硬件加速设备等。
此外，本发明可以采取可访问于计算机可用或计算机可读介质的计算机程序产品的形式，该计算机可用或计算机可读介质提供由计算机或任何指令执行系统使用的或者与计算机或任何指令执行系统结合使用的程序代码。对于该描述来说，计算机可用或计算机可读介质可以是能够容纳、存储、通信、传播或传送由指令执行系统、装置或设备使用的或者与指令执行系统、装置或设备结合使用的程序的任何有形装置。
介质可以是电子、磁性、光学、电磁、红外或半导体系统(或装置或设备)或者传播介质。计算机可读介质的例子包括半导体或固态存储器、磁带、可装卸计算机磁盘、随机访问存储器(RAM)、只读存储器(ROM)、硬磁盘和光盘。光盘的当前的例子包括只读光盘存储器(CD-ROM)、读/写光盘(CD-R/W)和DVD。
适于存储和/或执行程序代码的数据处理系统可以包括通过系统总线直接地或间接地耦合于存储元件的至少一个处理器。存储元件可以包括在程序代码的实际执行期间所采用的局部存储器、大容量存储器，以及为了减少在执行期间必须从大容量存储器检索代码的次数而提供对至少一些程序代码的临时存储的高速缓冲存储器。
输入/输出或I/O设备(包括但不限于键盘、显示器、指点设备等)可以直接地或者通过插入I/O控制器耦合于系统。
网络适配器也可以耦合于系统，从而使得数据处理系统能够适于通过介入专用或公用网络耦合于其它的数据处理系统或硬件加速设备或远程打印机或存储设备。调制解调器、电缆调制解调器和以太网卡正是几种当前可用类型的网络适配器。
已经出于说明和描述的目的给出了本发明的描述，且并不旨在以所公开的形式穷举或限制本发明。对本领域的普通技术人员来说，很多修改和变形将是显而易见的。选择和描述实施例是为了最好地解释本发明的原理、实际应用，以及使本领域的其他普通技术人员能够针对适于预期的特定用途的各种实施例以及各种修改来理解本发明。

Claims (14)

1.一种在数据处理系统中用于为在仿真中发生错误之前所述仿真的最后多个周期创建波形轨迹的计算机实现的方法，所述计算机实现的方法包括：
在仿真运行期间存储与所述仿真的最后多个周期相关的历史信息；以及
响应于在所述仿真中发生错误，
停止所述仿真；以及
使用所存储的历史信息来为所述仿真的所述最后多个周期提供波形轨迹。
2.根据权利要求1的计算机实现的方法，其中在仿真运行期间存储与所述仿真的最后多个周期相关的历史信息包括：
存储在发生所述错误之前所设置的最后检查点以及在所存储的最后检查点与发生所述错误之间的时帧中所接收到的所有激励。
3.根据权利要求2的计算机实现的方法，其中使用所存储的历史信息来为所述仿真的所述最后多个周期提供波形轨迹包括：
通过重新应用所存储的、在所存储的最后检查点与发生所述错误之间的时帧中接收到的激励，为所述仿真的所述最后多个周期创建波形轨迹。
4.根据权利要求2的计算机实现的方法，其进一步包括：
在所述仿真运行期间，周期性地存储检查点以及在两个连续检查点之间的时帧中所接收到的所有激励，并且其中，存储在发生所述错误之前所设置的最后检查点以及在所存储的最后检查点与发生所述错误之间的时帧中所接收到的所有激励包括：
在所述仿真运行期间，周期性地用当前存储的检查点和激励替换先前存储的检查点和激励。
5.根据权利要求2的计算机实现的方法，其中所述最后多个周期包括大约100个周期。
6.根据权利要求1的计算机实现的方法，其中在仿真运行期间存储与所述仿真的最后多个周期相关的历史信息包括：
在所述仿真运行期间存储最后一块波形。
7.根据权利要求6的计算机实现的方法，其中在所述仿真运行期间存储最后一块波形包括：
在所述仿真运行期间，周期性地用当前存储的一块波形替换先前存储的波形块。
8.根据权利要求6的计算机实现的方法，其中使用所存储的历史信息来为所述仿真的所述最后多个周期提供波形轨迹包括：
检索所述最后存储的一块波形，并且将其存储到非易失性存储设备。
9.根据权利要求6的计算机实现的方法，其中所述最后一块波形包括大约250个周期。
10.根据权利要求1的计算机实现的方法，其中所述仿真器包括硬件描述语言软件仿真器。
11.一种用于为在仿真中发生错误之前所述仿真的最后多个周期创建波形轨迹的系统，所述系统包括：
用于在仿真运行期间存储与所述仿真的最后多个周期相关的历史信息的存储器；以及
响应于在所述仿真中发生错误，
用于停止所述仿真的机制；以及
用于使用所存储的历史信息来为所述仿真的所述最后多个周期提供波形轨迹的机制。
12.根据权利要求11的系统，其中所述历史信息包括：在发生所述错误之前设置的最后检查点以及在所存储的最后检查点与发生所述错误之间的时帧中所接收到的所有激励，并且其中，所述用于使用所存储的历史信息来为所述仿真的所述最后多个周期提供波形轨迹的机制包括：
用于通过重新应用所存储的、在所存储的最后检查点与发生所述错误之间的时帧中接收到的激励，创建所述仿真的所述最后多个周期的波形轨迹的机制。
13.根据权利要求11的系统，其中所述历史信息包括：在所述仿真运行期间的最后一块波形，并且其中，所述用于使用所存储的历史信息来为所述仿真的所述最后多个周期提供波形轨迹的机制包括：用于检索所述最后存储的一块波形并且将其存储到非易失性存储设备的机制。
14.根据权利要求11的系统，其中所述仿真器包括硬件描述语言软件仿真器。
CNA2007101695987A 2006-12-11 2007-11-13 为硬件描述语言仿真器创建波形轨迹生成的方法和系统 Pending CN101201872A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/608,911 US20080141071A1 (en) 2006-12-11 2006-12-11 Pre-Mortem Waveform Trace Generation for Hardware Description Language Simulators
US11/608,911 2006-12-11

Publications (1)

Publication Number Publication Date
CN101201872A true CN101201872A (zh) 2008-06-18

Family

ID=39499751

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101695987A Pending CN101201872A (zh) 2006-12-11 2007-11-13 为硬件描述语言仿真器创建波形轨迹生成的方法和系统

Country Status (2)

Country Link
US (1) US20080141071A1 (zh)
CN (1) CN101201872A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017020590A1 (zh) * 2015-08-05 2017-02-09 深圳市中兴微电子技术有限公司 一种芯片验证方法和装置、设备、存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9430599B2 (en) * 2014-02-18 2016-08-30 Optima Design Automation Ltd Determining soft error infliction probability

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327361A (en) * 1990-03-30 1994-07-05 International Business Machines Corporation Events trace gatherer for a logic simulation machine
JP3192906B2 (ja) * 1994-03-11 2001-07-30 富士通株式会社 論理シミュレーションシステム及び論理変更方法
US6810507B2 (en) * 2002-01-17 2004-10-26 Sun Microsystems, Inc. Method and apparatus for isolating the root of indeterminate logic values in an HDL simulation
WO2003096235A2 (en) * 2002-05-13 2003-11-20 Rensselaer Polytechnic Institute Discrete event simulation system and method
US7162403B2 (en) * 2003-02-14 2007-01-09 Sun Microsystems, Inc. System and method for efficiently tracing simulation data in hardware acceleration simulation systems
US7236917B1 (en) * 2003-10-31 2007-06-26 Sun Microsystems, Inc. Method and apparatus for generating minimal node data and dynamic assertions for a simulation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017020590A1 (zh) * 2015-08-05 2017-02-09 深圳市中兴微电子技术有限公司 一种芯片验证方法和装置、设备、存储介质
CN106445800A (zh) * 2015-08-05 2017-02-22 深圳市中兴微电子技术有限公司 一种芯片验证的方法和装置

Also Published As

Publication number Publication date
US20080141071A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
US7404160B2 (en) Method and system for hardware based reporting of assertion information for emulation and hardware acceleration
CN101410812B (zh) 用于迁移受到输入/输出设备访问的数据的方法和设备
US9507688B2 (en) Execution history tracing method
US7783867B2 (en) Controlling instruction execution in a processing environment
US20070288937A1 (en) Virtual Device Driver
CN1716264B (zh) 利用控制程序信息注释并呈现系统踪迹的方法和系统
CN103186461A (zh) 一种现场数据的保存方法和恢复方法以及相关装置
US20170098479A1 (en) Testing storage device power circuitry
US20120254662A1 (en) Automated test system and automated test method
US11841398B2 (en) Method and apparatus and non-transitory computer-readable storage medium for debugging solid-state disk (SSD) device
CN113779912B (zh) 一种芯片验证系统、方法、装置、电子设备及存储介质
US20050204345A1 (en) Method and apparatus for monitoring computer software
CN110637521B (zh) 一种基于模型仿真的数据实时存储方法和系统
US8700380B2 (en) Method for generating performance evaluation model
US7577557B2 (en) Simulator and simulation method for behaviors of processors
CN101201872A (zh) 为硬件描述语言仿真器创建波形轨迹生成的方法和系统
CN115757099A (zh) 平台固件保护恢复功能自动测试方法和装置
US7103812B1 (en) Method and apparatus for tracking memory access statistics for data sharing applications
JP2005108007A (ja) Ｌｓｉ設計検証装置及びｌｓｉ設計検証方法
CN113050981A (zh) 代码线上自动发布方法、服务器和存储介质
CN101000575A (zh) 计算机程序执行瓶颈分析处理方法及系统
Ballerini et al. Software rejuvenation impacts on a phased-mission system for Mars exploration
EP2115574B1 (en) Employing a buffer to facilitate instruction execution
CN114124750A (zh) 通信模块的测试方法、系统、设备及存储介质
Denwood et al. Package ‘runjags’

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080618