WO2005091126A1

WO2005091126A1 - 信号処理装置

Info

Publication number: WO2005091126A1
Application number: PCT/JP2005/004215
Authority: WO
Inventors: Hiroyuki Inokuchi
Original assignee: Rohm Co., Ltd
Priority date: 2004-03-23
Filing date: 2005-03-10
Publication date: 2005-09-29
Also published as: US20070139385A1; JP2005275627A; KR100817866B1; US7688308B2; CN1934526A; TW200534155A; KR20060135829A

Abstract

低周波ノイズの除去性能を低下させずに感圧式ポインティングデバイスの応答性の向上を実現する。　感圧式ポインティングデバイス（１１）のＸ軸方向の歪み電圧は演算増幅回路（３）で増幅され、スイッチ（ＳＷ１）を通り、ＡＤＣ（７）でデジタル化され、デジタル処理回路（２）に入力される。感圧式ポインティングデバイス（１１）のＹ軸方向の歪み電圧は演算増幅回路（４）で増幅され、スイッチ（ＳＷ２）を通り、ＡＤＣ（７）でデジタル化され、デジタル処理回路（２）に入力される。スイッチ（ＳＷ１）と（ＳＷ２）との切り換え時から所定時間スイッチ（ＳＷ３）をオンにし、スイッチ（ＳＷ１）及び（ＳＷ２）の出力側を大容量のコンデンサ（６）に接続する。演算増幅回路（３）、（４）の駆動能力に応じた応答速度でコンデンサ（６）が充放電されるため、Ｘ軸方向及びＹ軸方向の歪み電圧は速やかに一定値に到達する。所定時間経過後は抵抗（５）とコンデンサ（６）とからなるローパスフィルタが低周波ノイズの除去を行う。

Description

明細書

信号処理装置

技術分野

[0001] 本発明は、ポインティングデバイスから出力される信号を処理する装置に関し、特に X、 Yの 2軸又は X、 Y、 Ζの 3軸の高速切り換えが可能な信号処理装置に関する。背景技術

[0002] ノートパソコンのキーボード等に設けられて、る感圧式ポインティングデバイスは、ユーザがデバイスの操作部を指先で所望の方向に押圧すると、デバイスに内蔵された歪みセンサがその方向の荷重を検知し、その検知信号を処理することにより、ノートパソコンの表示装置に表示されて、るカーソル等のポインタが移動するように構成されている。このとき、ポインタの移動方向はデバイスの先端にカ卩えられた荷重の方向に対応して決定され、移動速度は荷重の大きさに対応して決定される。

[0003] 従来、感圧式ポインティングデバイス（以下、ポインティングデバイスと!/ヽぅことがある )の出力信号を処理する信号処理装置としては特許文献 1に記載された操作入力装置がある。図 6はこのような装置の構成を示す図である。

[0004] この信号処理装置 41には、感圧式ポインティングデバイス 51の出力信号が入力される。感圧式ポインティングデバイス 51は、図示されていない操作部の操作による X 軸のプラス方向（以下、 +Χ方向という）の荷重を検知する歪みセンサ 51aと、 X軸のマイナス方向（以下、 X方向という）の荷重を検知する歪みセンサ 51bと、 Y軸のプラス方向（以下、 +Y方向という）の荷重を検知する歪みセンサ 51cと、 Y軸のマイナス方向（以下、 Y方向という）の荷重を検知する歪みセンサ 51dとを備えている。歪みセンサ 51a、 b、 c、 dはピエゾ抵抗素子のような歪みゲージで構成されており、図示されていない操作部をそれぞれ +X方向、 X方向、 +Y方向、 Y方向に操作すると、その操作方向に応じてそれぞれ歪みセンサ 51a、 b、 c、 dが下方に押圧され、その荷重により抵抗値が変化するように構成されている。また、歪みセンサ 51aと 51bとが直列に接続され、歪みセンサ 51cと 5 Idとが直列に接続されている。ここで、 X軸とはュ一ザから見てポインティングデバイス 51の左右又は横方向の軸であり、 Y軸とは前後又は縦方向の軸である。また、この X軸はポインティングデバイス 51が設けられたノートパソコン等のディスプレイ上の左右又は横方向に対応し、 Y軸は前後又は縦方向に対応する。歪みセンサ 51aと 51bとが直列に接続され、歪みセンサ 51cと 51dとが直列に接続されている。また、直列接続回路同士が並列に接続され、その並列接続回路に電源電圧 Vddが供給される。

[0005] 荷重のな、状態では、 4個の歪みセンサの抵抗値は等、が、操作部がそれぞれ

+X方向、 X方向、 +Y方向、 Y方向に操作されると、操作された方向の歪みセンサ 51a、 51b、 51c、 51dの抵抗値が変化し、歪みセンサ 51aと 51bとの接続点 51eから X軸方向の歪みが電圧変化として検出され、歪みセンサ 51cと 51dとの接続点 51f から Y軸方向の歪みが電圧変化として検出される。このとき、操作部を斜め方向（X軸及び Y軸を含む平面内で X軸及び Y軸に平行でない方向）に押圧すると、押圧方向のベクトルに対する X軸方向の成分の歪み及び γ軸方向の成分の歪みが検出される

。荷重を解除すると、各歪みセンサの抵抗値は荷重のないときの状態に戻り、接続点 51e、 5 Ifの電位も変化する前の値に戻る。

[0006] ローパスフィルタ 52, 53は、それぞれコンデンサ 52a, 53a及び抵抗 52b, 53b力らなり、後述する演算増幅回路 43及び 44の出力信号力低周波ノイズ成分を除去するように、高域遮断周波数が 150Hz程度に設定されている。また、ローパスフィルタ 5 2の出力は、信号処理装置 41の端子 41a及び 41bに接続され、ローパスフィルタ 53 の出力は、信号処理装置 41の端子 41 c及び 41 dに接続されて、る。

[0007] 信号処理装置 41は、 CPU42a、 ROM42b及び RAM42cを有し、この信号処理装置 41全体の制御等を行うデジタル処理回路 42と、反転入力側が端子 41aに接続され、非反転入力側が後述するアナログデジタル変換回路（以下、 DACという） 46の出力側に接続され、出力側が端子 41bに接続された演算増幅回路 43と、反転入力側が端子 41cに接続され、非反転入力側が後述する DAC47の出力側に接続され、出力側が端子 41dに接続された演算増幅回路 44と、演算増幅回路 43の出力側に接続されたアナログスィッチ SW11と、演算増幅回路 44の出力側に接続されたアナログスィッチ SW12と、入力側がアナログスィッチ SW11及び SW12の共通の出力側に接続され、出力側がデジタル処理回路 42の入力側に接続されたアナログデジタル変換回路（以下、 ADCという） 45と、入力側がデジタル処理回路 42の出力側に接続され、出力側が演算増幅回路 43の非反転入力側に接続された DAC46と、入力側がデジタル処理回路 42の出力側に接続され、出力側が演算増幅回路 44の非反転入力側に接続された DAC47とを備えている。ローパスフィルタ 52、 53は、それぞれ演算増幅回路 43、 44の帰還回路になっている。

[0008] 以上の構成を有する信号処理装置 41の動作を説明する。

ポインティングデバイス 51の点 51eから出力された X軸方向の歪み電圧は、端子 4 laから演算増幅回路 43の反転入力側に入力される。同様に、ポインティングデバイス 51の点 51fから出力された Y軸方向の歪み電圧は、端子 41cから演算増幅回路 4 4の反転入力側に入力される。演算増幅回路 43の非反転入力側には、デジタル処理回路 42から出力された基準データが DAC46にてアナログ基準電圧に変換され、入力される。演算増幅回路 44の非反転入力側には、デジタル処理回路 42から出力された基準データが DAC47にてアナログ基準電圧に変換され、入力される。ここで、歪みセンサ 51a、 51b、 51c、 5 Idの各々の無荷重時の抵抗値を Rs、ローパスフィルタ 52及び 53における抵抗 52b及び 53bの各々の抵抗値を Rfとすると、演算増幅回路 43及び 44のゲインは一 {RfZ (RsZ2) }となるので、入力された X軸方向及び Y方向の歪み電圧の変化（± 10mV程度）をアナログ基準電圧を中心とした電圧変化（士 IV程度）に増幅することができる。

[0009] アナログスィッチ SW11及び SW12には、デジタル処理回路 42から、図 6に示すような検出周期 T1 (例えば 10msec)毎に交互にレベルが変化する矩形波 Aswll及び Aswl2が切り換え制御信号として入力される。アナログスィッチ SW11及び SW12は、それぞれ矩形波 Aswll及び Aswl2がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスィッチ SW11及び SW12は検出周期 T1で交互にオンになる。このため、アナログスィッチ SW11及び SW12の共通の出力側、即ち ADC45の入力側には、図 7に示すように X軸方向の歪み電圧 Vxll及び Y軸方向の歪み電圧 Vyllが交互に現れる。これらの歪み電圧 Vxll及び Vyllは ADC45によりデジタルィ匕され、デジタル処理回路 42に入力される。

[0010] 特許文献 1 :特開平 7— 319617号公報発明の開示

発明が解決しょうとする課題

[0011] 感圧式ポインティングデバイス 51の操作に対するディスプレイ上のポインタの応答を速くすることは、ユーザがポインティングデバイス 51を操作する上で好ま Uヽことである。この応答を速くするためには、図 7における周期 T1を短縮すればよい。そして、デジタル処理回路の高速化が著しい現状で検出周期 T1を 2— 3msec程度に短縮することは充分可能である。しかしながら、図 6に示した信号処理装置 41では、ローパスフィルタ 52及び 53のコンデンサ 52a及び 53aの各々のキャパシタンスを Cfとすると、アナログスィッチ SW11及び SW12が切り換わるタイミングで、 ADC45の入力側の電圧 Vxll及び Vyllに時定数 (CfRf)に対応する応答の遅れが生じる。この時定数の大小はローパスフィルタ 52及び 53の高域遮断周波数（1Z2 π CfRf)の高低と相反する傾向となるため、低周波ノイズを除去するために Cfを大きくすると、検出周期 T1を短縮できなくなるため、ポインタの応答速度の向上を実現できない。

[0012] 本発明は、このような問題点を解決するためになされたものであり、低周波ノイズの除去性能を低下させずにポインティングデバイスの応答性の向上を実現することを目的とする。また、本発明は、ポインティングデバイスの応答性の向上及び低周波ノイズの除去性能の向上を同時に実現することを目的とする。

課題を解決するための手段

[0013] 請求項 1に係る発明は、ポインティングデバイスから出力される信号を処理する信号処理装置であって、前記ポインティングデバイスの操作部の X軸方向に対する操作による検知信号を増幅する第 1の増幅回路と、前記操作部の Y軸方向に対する操作による検知信号を増幅する第 2の増幅回路と、前記第 1及び第 2の増幅回路の出力信号を所定の周期毎に交互に切り換えて出力する第 1のスイッチング回路と、前記第 1のスイッチング回路が切り換えられたときに第 1のスイッチング回路の出力側を所定時間交流的に接地する回路とを備えたことを特徴とする信号処理装置である。請求項 2に係る発明は、請求項 1に係る信号処理装置において、前記交流的に接地する回路は、前記第 1のスイッチング回路の出力側とグラウンドとの間に接続された、抵抗及びコンデンサ力もなる第 1のローパスフィルタと、前記抵抗の両端に接続された第 2のスイッチング回路とを有し、前記第 1のスイッチング回路が切り換えられたときに前記第 2のスイッチング回路をオンにし、切り換え力所定時間経過したときにォフにすることを特徴とする信号処理装置である。

請求項 3に係る発明は、ポインティングデバイスから出力される信号を処理する信号処理装置であって、前記ポインティングデバイスは、その操作部の X軸及び Y軸のプラス方向とマイナス方向に対する操作による検知信号を前記 X軸及び Y軸のプラス方向又はマイナス方向の一方に対する操作とプラス方向とマイナス方向の双方に対する操作とを識別可能に出力する検知手段と、前記検知手段から前記 X軸及び Y軸のプラス方向又はマイナス方向の一方に対する操作による検知信号を取り出す第 1 の出力手段と、前記検知手段から前記 X軸及び Y軸のプラス方向とマイナス方向の双方に対する操作による検知信号を取り出す第 2の出力手段とを備え、前記信号処理装置は、前記第 1の出力手段から出力される X軸方向に対する操作による検知信号と Y軸方向に対する操作による検知信号とを交互に切り換えて出力する第 1のスィツチング回路と、前記第 1のスイッチング回路力出力された前記 X軸方向に対する操作による検知信号及び Y軸方向に対する操作による検知信号を増幅する第 1の増幅回路と、前記第 2の出力手段の出力信号を増幅する第 2の増幅回路と、前記第 1 及び第 2の増幅回路の出力信号を前記所定の周期毎に交互に切り換えて出力する第 2のスイッチング回路と、前記第 1のスイッチング回路及び第 2のスイッチング回路が切り換えられたときに前記第 2のスイッチング回路の出力側を所定時間交流的に接地する回路とを備えたことを特徴とする信号処理装置である。

請求項 4に係る発明は、請求項 3記載の信号処理装置において、前記検知手段は、X軸のプラス方向の操作による荷重に応じて抵抗値が変化する第 1の抵抗素子と、その第 1の抵抗素子と直列接続された X軸のマイナス方向の操作による荷重に応じて抵抗値が変化する第 2の抵抗素子と、 Y軸のプラス方向の操作による荷重に応じて抵抗値が変化する第 3の抵抗素子と、その第 3の抵抗素子と直列接続された Y軸のマイナス方向の操作による荷重に応じて抵抗値が変化する第 4の抵抗素子とを備え、これらの直列接続回路の一端に電源が供給され、前記第 1の抵抗素子と第 2の抵抗素子との接続点に接続された端子及び前記第 3の抵抗素子と第 4の抵抗素子との接続点に接続された端子を前記第 1の出力手段とし、前記直列接続回路の電源側の端に接続された端子を第 2の出力手段としたことを特徴とする信号処理装置である請求項 5に係る発明は、請求項 3記載の信号処理装置において、前記交流的に接地する回路は、前記第 2のスイッチング回路の出力側とグラウンドとの間に接続された、抵抗及びコンデンサ力もなる第 1のローパスフィルタと、前記抵抗の両端に接続された第 3のスイッチング回路とを有し、前記第 1のスイッチング回路及び第 2のスイツチング回路が切り換えられたときに前記第 3のスイッチング回路をオンにし、切り換えカゝら所定時間経過したときにオフにすることを特徴とする信号処理装置である。請求項 6に係る発明は、請求項 2又は 5記載の信号処理装置において、前記第 1の増幅回路の出力信号の低周波ノイズを除去するための第 2のローパスフィルタと、前記第 2の増幅回路の出力信号の低周波ノイズを除去するための第 3のローパスフィルタとを備え、かつ前記第 1のローパスフィルタの高域遮断周波数を前記第 2及び第 3 のローパスフィルタの高域遮断周波数よりも低くしたことを特徴とする信号処理装置である。

請求項 1に係る発明によれば、第 1のスイッチング回路が切り換えられたときに第 1 のスイッチング回路の出力側が所定時間交流的に接地されるので、そのときに第 1のスイッチング回路から出力される電圧の立ち上がり又は立ち下がりの応答波形は、第 1及び第 2の増幅回路の駆動能力で決まる。このため、増幅回路の出力信号の低周波ノイズを除去するためのローパスフィルタの時定数で変化する従来回路と比較すると、応答速度は大幅に速くなる。

請求項 2に係る発明によれば、第 1のスイッチング回路が切り換えられたときに抵抗の両端をショートさせるので、そのときに第 1のスイッチング回路から出力される電圧の立ち上がり又は立ち下がりの応答波形は、第 1及び第 2の増幅回路の駆動能力で決まる。このため、増幅回路の出力信号の低周波ノイズを除去するためのローパスフィルタの時定数で変化する従来回路と比較すると、応答速度は大幅に速くなる。また、所定時間が経過すると、第 1のローパスフィルタが働くようになるため、低周波ノイズが除去される。請求項 3及び 4に係る発明によれば、第 1のスイッチング回路及び第 2のスィッチング回路が切り換えられたときに第 2のスイッチング回路の出力側が所定時間交流的に接地されるので、そのときに第 2のスイッチング回路から出力される電圧の立ち上がり又は立ち下がりの応答波形は、第 1及び第 2の増幅回路の駆動能力で決まる。このため、増幅回路の出力信号の低周波ノイズを除去するためのローパスフィルタの時定数で変化する従来回路と比較すると、応答速度は大幅に速くなる。

請求項 5に係る発明によれば、第 1のスイッチング回路及び第 2のスイッチング回路が切り換えられる時に、各切り換え時点力所定時間抵抗の両端をショートさせるので、その切り換え時に第 2のスイッチング回路から出力される電圧の立ち上がり又は立ち下がりの応答波形は、第 1及び第 2の増幅回路の駆動能力で決まる。このため、増幅回路の出力信号の低周波ノイズを除去するためのローパスフィルタの時定数で変化する従来回路と比較すると、応答速度は大幅に速くなる。また、所定時間が経過すると、第 1のローパスフィルタが働くようになるため、低周波ノイズが除去される。請求項 6に係る発明によれば、第 1のローパスフィルタの低周波ノイズ除去性能は第 2及び第 3のローパスフィルタの低周波ノイズ除去性能よりも高いため、低周波ノィズ除去性能が向上する。また、第 1のローパスフィルタのコンデンサのキャパシタンスを大きくすることに反比例して、第 2及び第 3のローパスフィルタの各々のコンデンサのキャパシタンスを小さくすることができる。

発明の効果

[0014] 本発明に係る信号処理装置によれば、 2軸又は 3軸の検出周期の短縮と低周波ノィズ除去性能の維持又は向上とを実現することができる。従って、ポインティングデバイスの出力信号を本発明に係る信号処理装置で処理することにより、低周波ノイズの除去性能を維持又は向上させるとともにポインティングデバイスの応答性の向上させることがでさる。

図面の簡単な説明

[0015] [図 1]本発明の第 1の実施形態に係る信号処理装置の構成を説明するための図である。

[図 2]本発明の第 1の実施形態に係る信号処理装置の動作タイミングチャートである。 [図 3]本発明の第 1の実施形態に係る信号処理装置の周波数特性を説明するための図である。

[図 4]本発明の第 2の実施形態に係る信号処理装置の構成を説明するための図である。

[図 5]本発明の第 2の実施形態に係る信号処理装置の動作タイミングチャートである。

[図 6]従来の信号処理装置の構成を説明するための図である。

[図 7]従来の信号処理装置の動作タイミングチャートである。

符号の説明

[0016] 1、 21 · · ·信号処理装置、 3、 4、 23、 24· · ·演算増幅回路、 5、 25…抵抗、 6、 26 ·

"コンデンサ、 11、 31 · · ·感圧式ポインティングデバイス、 12、 13、 32、 33 · "ローパスフィルタ、 SW1— SW8 ' · 'スィッチ。

発明を実施するための最良の形態

[0017] 以下、図面を基準しながら本発明の実施形態について説明する。

〔第 1の実施形態〕

図 1は本発明の第 1の実施形態に係る信号処理装置を説明するための図、図 2はその動作タイミングチャートの一例、図 3はその周波数特性の一例を説明するための図である。

[0018] 本実施形態の信号処理装置 1は ICで構成されており、図 1に示すように、感圧式ポインティングデバイス 11の出力信号がローパスフィルタ 12, 13を介して入力される。感圧式ポインティングデバイス 11は、図示されて、な、操作部の操作による +X方向の荷重を検知する歪みセンサ 11aと、— X方向の荷重を検知する歪みセンサ l ibと、 +Y方向の荷重を検知する歪みセンサ 11cと、 Y方向の荷重を検知する歪みセンサ l idとを備えている。歪みセンサ l la、 b、 c、 dはピエゾ抵抗素子のような歪みゲージで構成されており、図示されていない操作部をそれぞれ +X方向、 X方向、 +Y 方向、 Y方向に操作すると、その操作方向に応じてそれぞれ歪みセンサ l la、 b、 c 、 dが下方に押圧され、その荷重により抵抗値が変化するように構成されている。また、歪みセンサ 11aと l ibとが直列に接続され、歪みセンサ 11cと l idとが直列に接続されている。さら〖こ、直列接続回路同士が並列に接続されており、その並列接続回路に電源電圧 Vddを安定化した定電位 Vregが供給されて!、る。

[0019] 荷重のな、状態では、 4個の歪みセンサの抵抗値は等、が、操作部がそれぞれの方向に操作されると、操作された方向の歪みセンサの抵抗値が変化し、歪みセンサ 1 laと 1 lbとの接続点 1 leから X軸方向の歪みが電圧変化として検出され、歪みセンサ 1 lcと 1 Idとの接続点 1 Ifから Y軸方向の歪みが電圧変化として検出される。荷重を解除すると、各歪みセンサの抵抗値は荷重のないときの状態に戻り、接続点 11 e、 1 Ifの電位も変化する前の値に戻る。

[0020] ローパスフィルタ 12, 13は、それぞれコンデンサ 12a, 13a及び抵抗 12b, 13b力らなり、後述する演算増幅回路 3及び 4の出力信号から低周波ノイズ成分を除去するように、高域遮断周波数が設定されている。また、ローパスフィル 12の出力側は、信号処理装置 1の端子 la及び lbに接続され、ローパスフィルタ 13の出力側は、信号処理装置 1の端子 lc及び Idに接続されている。これらのローパスフィルタ 12, 13の基本機能は従来のローノスフィルタ 52, 53と同じである。ただし、後述するように、信号処理装置 1は抵抗 5とコンデンサ 6とからなるローパスフィルタを備えており、そのローバスフィルタの高域遮断周波数を従来回路と同様の 150Hz程度に設定することで、口一パスフィルタ 12, 13の高域遮断周波数は例えば 1500Hz程度にしてもよい。これにより、コンデンサ 12a, 13aのキャパシタンスをコンデンサ 52a, 53aのキャパシタンスの 1Z10程度に小さくすることができるので、 ICで構成された信号処理装置 1の内咅〖こ設けることができる。

[0021] 信号処理装置 1は、 CPU2a、 ROM2b及び RAM2cを有し、この信号処理装置 1 全体の制御等を行うデジタル処理回路 2と、反転入力側が端子 laに接続され、非反転入力側が後述する DAC8の出力側に接続され、出力側が端子 lbに接続された演算増幅回路 3と、反転入力側が端子 lcに接続され、非反転入力側が後述する DAC 9の出力側に接続され、出力側が端子 Idに接続された演算増幅回路 4と、演算増幅回路 3の出力側に接続されたアナログスィッチ SW1と、演算増幅回路 4の出力側に接続されたアナログスィッチ SW2と、アナログスィッチ SW1及び SW2の共通の出力側に接続された抵抗 5及びスィッチ SW3の並列回路と、この並列回路の出力側の端子 leとグラウンドとの間に接続されたコンデンサ 6と、入力側が前記並列回路の出力側に接続され、出力側がデジタル処理回路 2の入力側に接続された ADC7と、入力側がデジタル処理回路 2の出力側に接続され、出力側が演算増幅回路 3の非反転入力側に接続された DAC8と、入力側がデジタル処理回路 2の出力側に接続され、出力側が演算増幅回路 4の非反転入力側に接続された DAC9とを備えている。

[0022] 従って、ローパスフィルタ 12、 13は、それぞれ演算増幅回路 3、 4の帰還回路になつている。また、抵抗 5及びコンデンサ 6は、低周波ノイズ成分を除去するためのローパスフィルタとして働く。なお、図示されていないが、この信号処理装置 1の全体には電源電圧 Vddを安定化した定電位 Vregが供給されている。このように安定な電圧を供給することにより、演算増幅回路 3及び 4のオフセット電圧が小さくなるため、演算増幅回路 3及び 4の面積を従来の演算増幅回路 43及び 44よりも小さくすることができる。

[0023] 以上の構成を有する信号処理装置 1において、従来の信号処理装置 41の構成要素と同名の構成要素は、同一の構成及び機能を備えている。従って、信号処理装置 1は、従来の信号処理装置 41に対して、抵抗 5及びコンデンサ 6からなるローノスフィルタと、抵抗 5に並列接続されたスィッチ SW3とを付カ卩したものと言える。

[0024] 以上の構成を有する信号処理装置 1の動作を説明する。ここで、ポインティングデバイス 11の点 l ie及び 1 Ifから出力された X軸方向の歪み電圧及び Y軸方向の歪み電圧が演算増幅回路 3及び 4により増幅される動作は、従来の信号処理装置 41と同じであるため、説明を省略する。

[0025] アナログスィッチ SW1及び SW2には、デジタル処理回路 2から、図 2に示すような検出周期 T2 (例えば 3msec)毎に交互にレベルが変化する矩形波 Aswl及び Asw2 が切り換え制御信号として入力される。アナログスィッチ SW1及び SW2は、それぞれ矩形波 Aswl及び Asw2がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスィッチ SW1及び SW2は検出周期 T2で交互にオンになる。また、スィッチ SW3には、デジタル処理回路 2から、図 2に示すような矩形波 Asw3 が切り換え制御信号として入力される。矩形波 Asw3は、矩形波 Aswl及び Asw2のレベル変化から所定時間ての期間がハイレベル、それ以外の期間がローレベルとなる。スィッチ SW3は、矩形波 Asw3がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、スィッチ SW3はアナログスィッチ SW1及び SW2の切り換え開始からての期間のみオンになる。スィッチ SW3がオンになると、抵抗 5の両端がショートされるため、 ADC7の入力側には、図 2に示すように X軸方向の歪み電圧 Vxl 及び Y軸方向の歪み電圧 Vylが交互に現れる。これらの歪み電圧 Vxl及び Vylは A DC7によりデジタルィ匕され、デジタル処理回路 2に入力される。

[0026] ここで、スィッチ SW3がオンになると、演算増幅回路 3の駆動能力に応じた応答速度でコンデンサ 6が充放電されるため、 X軸方向の歪み電圧 Vxlは、演算増幅回路 3 の駆動能力とコンデンサ 6のキャパシタンスに応じた応答速度で変化する。この応答速度はローパスフィルタ 52、 53の時定数に対応した従来の信号処理装置 41の応答速度よりも充分に高速であるため、 Vxlの波形は速やかに一定値に到達する。 Y軸方向の歪み電圧 Vylにつ!/、ても同様である。

[0027] 所定時間 τが経過した後にスィッチ SW3がオフになると、アナログスィッチ SW1及び SW2の共通の出力側に抵抗 5及びコンデンサ 6からなるローパスフィルタが接続された形になる。このため、演算増幅回路 3の出力である X軸方向の歪み電圧の低周波ノイズは抵抗 5及びコンデンサ 6からなるローパスフィルタとローパスフィルタ 12とにより除去され演算増幅回路 4の出力である Υ軸方向の歪み電圧の低周波ノイズは抵抗 5及びコンデンサ 6からなるローパスフィルタとローパスフィルタ 13とにより除去される。

[0028] ここで、抵抗 5の抵抗値を Rq、コンデンサ 6のキャパシタンスを Cqとすると、抵抗 5及びコンデンサ 6は、 1Z (2 π CqRq)の高域遮断周波数を持つ一次ローパスフィルタとなる。抵抗値 Rqを従来の抵抗 52b及び 53bの抵抗値 Rfの例えば 1Z10に設定し、キャパシタンス Cqを従来のコンデンサ 52b及び 53bのキャパシタンス Cfの 10倍に設定することにより、高域遮断周波数は従来のローパスフィルタ 52、 53と同じになり、従って従来のローパスフィルタ 52、 53と同じ低周波ノイズ除去性能を持たせることができる。ローパスフィルタ 12及び 13のコンデンサ 12a及び 13aのキャパシタンスを Cf" 、抵抗 12b及び 13bの抵抗値を Rf"とすると、ローパスフィルタ 12及び 13は 1Z (2 π CfRf)の高域遮断周波数を持つ一次ローパスフィルタとなる。従って、演算増幅回路 3及び 4の出力電圧は、 1/ (2 π CfRf)の高域遮断周波数を持つ一次ローノスフィルタと、 1Z (2 π CqRq)の高域遮断周波数を持つ一次ローパスフィルタとの組合せにより、 2段のローパスフィルタを経由することになる。ここで、キャパシタンスを Cf" を従来のコンデンサ 52b及び 53bのキャパシタンス Cはり小さく設定することにより、 2 段のローパスフィルタを組み合わせた周波数特性は、図 3に示すように、高域のゲインの低下の度合いが従来よりも大きくなるため、周波数の高いノイズ成分を除去する性能が向上する。

[0029] 〔第 2の実施形態〕

図 4は本発明の第 2の実施形態に係る信号処理装置を説明するための図、図 5はその動作タイミングチャートである。

[0030] 図 4に示すように、本実施形態の信号処理装置 21には、感圧式ポインティングデバイス 31の出力信号が入力される。感圧式ポインティングデバイス 31は、図示されていない操作部の操作による +X方向の荷重を検知する歪みセンサ 31aと、 X方向の荷重を検知する歪みセンサ 31bと、 +Y方向の荷重を検知する歪みセンサ 31cと、 Y 方向の荷重を検知する歪みセンサ 31dとを備えている。歪みセンサ 31a、 b、 c、 dはピェゾ抵抗素子のような歪みゲージで構成されており、図示されていない操作部をそれぞれ +X方向、 X方向、 +Y方向、 Y方向に操作すると、その操作方向に応じてそれぞれ歪みセンサ 31a、 b、 c、 dが下方に押圧され、その荷重により抵抗値が変化するように構成されている。さらに、操作部を X軸及び Y軸に垂直な方向に操作すると、歪みセンサ 31a、 b、 c、 dの全てが下方に押圧され、その荷重により全ての歪みセンサ 31a、 b、 c、 dの抵抗値が変化するように構成されている。歪みセンサ 31aと 31b とが直列に接続され、歪みセンサ 31cと 3 Idとが直列に接続されている。また、直列接続回路同士が並列に接続され、その並列接続回路には、後述するレギユレータ 30 力も抵抗 34を介して電源電圧が供給される。コンデンサ 35はデカップリング用である。ここで、抵抗 34の抵抗値は、 4個の歪みセンサ 31a— 31dの無荷重時の抵抗値と同じ値に設定されている。

[0031] 荷重のない状態では、 4個の歪みセンサの抵抗値は等しいが、操作部がそれぞれの方向に押圧されると、押圧された方向の歪みセンサの抵抗値が変化し、歪みセンサ 31aと 31bとの接続点 31eから X軸方向の歪みが電圧変化として検出され、歪みセンサ 31cと 31dとの接続点 31fから Y軸方向の歪みが電圧変化として検出される。さらに、抵抗 34と歪みセンサ 31a及び 31cとの接続点 31gから、 Z軸方向の歪みが電圧変化として検出される。ここで、 Z軸方向とは、 X軸及び Y軸と直交する方向であり、感圧式ポインティングデバイス 11の操作部全体を押し込む荷重による接続点 1 lgの電圧変化を Z軸方向の歪みとして検出したものである。荷重を解除すると、各歪みセンサの抵抗値は荷重のないときの状態に戻り、接続点 31e、 31f、 31gの電位も変化する前の値に戻る。

[0032] ローパスフィルタ 32, 33は、それぞれコンデンサ 32a, 33a及び抵抗 32b, 33b力らなり、後述する演算増幅回路 23及び 24の出力信号力も低周波ノイズ成分を除去するように、高域遮断周波数が設定されている。また、ローパスフィル 32の出力側は、信号処理装置 21の端子 21a及び 21bに接続され、ローパスフィルタ 33の出力側は、信号処理装置 21の端子 21c及び 21dに接続されている。これらのローパスフィルタ 3 2, 33の基本機能は第 1の実施形態のローパスフィルタ 12, 13と同じである。

[0033] 信号処理装置 21は、 CPU22a、 ROM22b及び RAM22cを有し、この信号処理装置 21全体の制御等を行うデジタル処理回路 22と、反転入力側が端子 21bに接続され、非反転入力側が後述する DAC28の出力側に接続され、出力側が端子 21cに接続された演算増幅回路 23と、反転入力側が端子 21eに接続され、非反転入力側が後述する DAC29の出力側に接続され、出力側が端子 21fに接続された演算増幅回路 24と、入力側が端子 21dに接続され、出力側が後述する演算増幅回路 24の反転入力側に接続されたアナログスィッチ SW4と、入力側が端子 21eに接続され、出力側が演算増幅回路 24の反転入力側に接続されたアナログスィッチ SW5と、演算増幅回路 23の出力側に接続されたアナログスィッチ SW7と、演算増幅回路 24の出力側に接続されたアナログスィッチ SW8と、アナログスィッチ SW7及び SW8の共通の出力側に接続された抵抗 25及びスィッチ SW9の並列回路と、この並列回路の出力側の端子 21gとグラウンドとの間に接続されたコンデンサ 26と、入力側が前記並列回路の出力側に接続され、出力側がデジタル処理回路 22の入力側に接続された A DC27と、入力側がデジタル処理回路 22の出力側に接続され、出力側が演算増幅回路 23の非反転入力側に接続された DAC28と、入力側がデジタル処理回路 22の出力側に接続され、出力側が演算増幅回路 24の非反転入力側に接続された DAC 29と、電源電圧 Vddから定電位を生成するレギユレータ 30と、レギユレータ 30の出力側と演算増幅回路 23の反転入力側との間に接続されたスィッチ SW6とを備えている。ここで、感圧式ポインティングデバイス 31の構造上、接続点 31gから出力される Z軸方向の歪電圧の振幅は、 X軸方向の歪み電圧及び Y軸方向の歪み電圧の振幅より小さ、ので、演算増幅回路 23のゲインを演算増幅回路 24よりも大きくすることが好適である。

[0034] レギユレータ 30の出力側は端子 21aに接続され、端子 21aには前述した抵抗 34及びコンデンサ 35が接続されている。また、端子 21aと端子 21bとの間にはスィッチ SW 6が接続されている。ローパスフィルタ 32、 33は、それぞれ演算増幅回路 23、 24の帰還回路になっている。また、抵抗 25及びコンデンサ 26は、低周波ノイズ成分を除去するためのローパスフィルタとして働く。

[0035] 以上の構成を有する信号処理装置 21の動作を説明する。

ポインティングデバイス 31の点 31eから出力された X軸方向の歪み電圧は、端子 2 Idからアナログスィッチ SW4の入力側に供給される。また、ポインティングデバイス 3 1の点 31fから出力された Y軸方向の歪み電圧は、端子 21eからアナログスィッチ SW 5の入力側に供給される。さらに、ポインティングデバイス 31の点 31gから出力された Z軸方向の歪み電圧は、端子 21bから演算増幅回路 23の反転入力側に供給される

[0036] アナログスィッチ SW4及び SW5、並びにスィッチ SW6には、デジタル処理回路 22 から、図 5に示すような検出周期 T3 (例えば 4. 5msec)毎に周期的にレベルが変化する矩形波 Asw4、 Asw5及び Asw6が切り換え制御信号として入力される。矩形波 Asw4及び Asw5は矩形波 Asw6がハイレベルの期間に交互にハイレベルとなる。ァナログスィッチ SW4及び SW5並びにスィッチ SW6は、それぞれ矩形波 Asw4、 A sw5及び Asw6がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、スィッチ SW6は検出周期 T3毎に交互にオンとなり、アナログスィッチ SW4及び S W5はスィッチ SW6がオンの期間に交互にオンとなる。

[0037] ここで、スィッチ SW6がオンの期間は、抵抗 34の両端がショートされるため、ポインティングデバイス 31の点 31gの電位及び演算増幅回路 23の反転入力側の電位はレギユレータ 30の出力電位に固定される。従って、 Z軸方向の歪み電圧は演算増幅回路 23の反転入力側に入力されない。スィッチ SW6がオンで、かつアナログスィッチ S W4がオンの期間は、ポインティングデバイス 31の点 3 leから出力された X軸方向の歪み電圧が演算増幅回路 24の反転入力側に入力され、スィッチ SW6がオンで、かつアナログスィッチ SW5がオンの期間は、ポインティングデバイス 31の点 31fから出力された Y軸方向の歪み電圧が演算増幅回路 24の反転入力側に入力される。つまり、演算増幅回路 24の反転入力側には、 X軸方向の歪み電圧と Y軸方向の歪み電圧とが交互に入力される。一方、スィッチ SW6がオフの期間は、ポインティングデバイス 31の点 31gから出力された Z軸方向の歪み電圧が演算増幅回路 23の反転入力側に入力される。

[0038] ここで抵抗 34を設けた理由を説明する。前記したように、抵抗 34の抵抗値は 4個の歪みセンサ 31a— 31dの無荷重時の抵抗値と同じ値に設定されている。従って、レギユレータ 30の出力電位を Vregとすると、スィッチ SW6がオンの期間の無荷重時には点 31e及び 31fの電位は Vreg Z2となるから、 X軸方向の歪み電圧及び Y軸方向の歪み電圧は Vreg Z2を中心に変化する。また、スィッチ SW6がオフの期間の無荷重時には点 31gの電位は Vreg Z2となるから、 Z軸方向の歪み電圧は Vreg Z2から変化する。つまり、抵抗 34は無荷重時の X軸、 Y軸及び Z軸の歪み電圧を揃えるために設けたものである。

[0039] 演算増幅回路 23の非反転入力側には、デジタル処理回路 22から出力された基準データが DAC28にてアナログ基準電圧に変換され、入力される。演算増幅回路 24 の非反転入力側には、デジタル処理回路 42から出力された基準データが DAC29 にてアナログ基準電圧に変換され、入力される。従って、 X軸方向の歪み電圧及び Y 軸方向の歪み電圧は、それぞれ図 5の矩形波 Asw4、 Asw5がハイレベルの期間に演算増幅回路 24により交互に増幅され、 Z軸方向の歪み電圧は図 5の矩形波 Asw6 がローレベルの期間に演算増幅回路 23により増幅される。

[0040] 演算増幅回路 23、 24の出力側に設けられたアナログスィッチ SW7、 SW8には、デジタル処理回路 22から、図 5に示すような検出周期 T3毎に交互にレベルが変化する矩形波 Asw7及び Asw8が切り換え制御信号として入力される。アナログスィッチ SW 7及び SW8は、それぞれ矩形波 Asw7及び Asw8がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスィッチ SW7及び SW8は検出周期 T3で交互にオンになる。また、スィッチ SW9には、デジタル処理回路 22から、図 5に示すような矩形波 Asw4、 Asw5及び Asw7の立ち上がりから所定時間 τの期間がハィレベル、それ以外の期間がローレベルとなる矩形波 Asw9が切り換え制御信号として入力される。スィッチ SW9は、矩形波 Asw9がハイレベルの期間にオンになり、口一レベルの期間にオフになるので、スィッチ SW9はアナログスィッチ SW7及び SW8 の切り換え開始から τの期間のみオンになる。スィッチ SW9がオンになると、抵抗 25 の両端がショートされるため、 ADC27の入力側には、図 5に示すように X軸方向の歪み電圧 Vx2、 Y軸方向の歪み電圧 Vy2及び Z軸方向の歪み電圧 Vz2が循環的に現れる。これらの歪み電圧 Vxl、 Vy2及び Vz2は ADC27によりデジタル化され、デジタル処理回路 22に入力される。

[0041] ここで、スィッチ SW9がオンになると、抵抗 25の両端がショートされるため、演算増幅回路 24の駆動能力に応じた応答速度でコンデンサ 26が充放電される。このため、 X軸方向の歪み電圧 Vxl及び Y軸方向の歪み電圧 Vylは、演算増幅回路 3の駆動能力とコンデンサ 26のキャパシタンスに応じた応答速度で変化する。第 1の実施形態と同様、この応答速度は従来の信号処理装置 41の応答速度よりも充分に高速であるため、 Vxl及び Vylの波形は速やかに一定値に到達する。

所定時間てが経過した後にスィッチ SW9がオフになった時の動作及び抵抗 25とコンデンサ 26とからなるローパスフィルタのノイズ除去特性は、第 1の実施形態と同様であるため、説明を省略する。

[0042] このように、本実施形態によれば、第 1の実施形態に加えて、 X軸歪みセンサ及び Y軸歪みセンサを備えた一般的な感圧式ポインティングデバイスを用い、センサ全体への荷重をタッピング (クリック）と判定する機能を付加することにより、ポインティングデバイスの操作性の向上及び機能の拡張を実現できるというメリットがある。

[0043] なお、本実施形態では、 X軸方向の歪み電圧及び Y軸方向の歪み電圧をスィッチ SW4及び SW5で切り換えて単一の演算増幅回路 24に供給することにより演算増幅回路 24を 2軸の歪み電圧の増幅に兼用した力 X軸方向の歪み電圧を増幅する演算増幅回路と、 Y軸方向の歪み電圧を増幅する演算増幅回路とを設け、それぞれを 1軸の増幅専用に構成してもよ、。

Claims

請求の範囲

[1] ポインティングデバイスから出力される信号を処理する信号処理装置であって、前記ポインティングデバイスの操作部の X軸方向に対する操作による検知信号を増幅する第 1の増幅回路と、前記操作部の Y軸方向に対する操作による検知信号を増幅する第 2の増幅回路と、前記第 1及び第 2の増幅回路の出力信号を所定の周期毎に交互に切り換えて出力する第 1のスイッチング回路と、前記第 1のスイッチング回路が切り換えられたときに第 1のスイッチング回路の出力側を所定時間交流的に接地する回路とを備えたことを特徴とする信号処理装置。

[2] 前記交流的に接地する回路は、前記第 1のスイッチング回路の出力側とグラウンドとの間に接続された、抵抗及びコンデンサ力なる第 1のローノスフィルタと、前記抵抗の両端に接続された第 2のスイッチング回路とを有し、前記第 1のスイッチング回路が切り換えられたときに前記第 2のスイッチング回路をオンにし、切り換え力所定時間経過したときにオフにすることを特徴とする請求項 1記載の信号処理装置。

[3] ポインティングデバイスから出力される信号を処理する信号処理装置であって、前記ポインティングデバイスは、その操作部の X軸及び Y軸のプラス方向とマイナス方向に対する操作による検知信号を前記 X軸及び Y軸のプラス方向又はマイナス方向の一方に対する操作とプラス方向とマイナス方向の双方に対する操作とを識別可能に出力する検知手段と、前記検知手段から前記 X軸及び Y軸のプラス方向又はマイナス方向の一方に対する操作による検知信号を取り出す第 1の出力手段と、前記検知手段カゝら前記 X軸及び Y軸のプラス方向とマイナス方向の双方に対する操作による検知信号を取り出す第 2の出力手段とを備え、前記信号処理装置は、前記第 1の出力手段から出力される X軸方向に対する操作による検知信号と Y軸方向に対する操作による検知信号とを所定の周期毎に交互に切り換えて出力する第 1のスィッチング回路と、前記第 1のスイッチング回路から出力された前記 X軸方向に対する操作による検知信号及び Y軸方向に対する操作による検知信号を増幅する第 1の増幅回路と、前記第 2の出力手段の出力信号を増幅する第 2の増幅回路と、前記第 1及び第 2 の増幅回路の出力信号を前記所定の周期毎に交互に切り換えて出力する第 2のスイッチング回路と、前記第 1のスイッチング回路及び第 2のスイッチング回路が切り換えられたときに前記第 2のスイッチング回路の出力側を所定時間交流的に接地する回路とを備えたことを特徴とする信号処理装置。

[4] 前記検知手段は、 X軸のプラス方向に対する操作による荷重に応じて抵抗値が変化する第 1の抵抗素子と、その第 1の抵抗素子と直列接続された X軸のマイナス方向に対する操作による荷重に応じて抵抗値が変化する第 2の抵抗素子と、 Y軸のプラス方向に対する操作による荷重に応じて抵抗値が変化する第 3の抵抗素子と、その第 3の抵抗素子と直列接続された Y軸のマイナス方向に対する操作による荷重に応じて抵抗値が変化する第 4の抵抗素子とを備え、これらの直列接続回路の一端に電源が供給され、前記第 1の抵抗素子と第 2の抵抗素子との接続点に接続された端子及び前記第 3の抵抗素子と第 4の抵抗素子との接続点に接続された端子を前記第 1の出力手段とし、前記直列接続回路の電源側の端に接続された端子を第 2の出力手段としたことを特徴とする請求項 3記載の信号処理装置。

[5] 前記交流的に接地する回路は、前記第 2のスイッチング回路の出力側とグラウンドとの間に接続された、抵抗及びコンデンサ力なる第 1のローノスフィルタと、前記抵抗の両端に接続された第 3のスイッチング回路とを有し、前記第 1のスイッチング回路及び第 2のスイッチング回路が切り換えられたときに前記第 3のスイッチング回路をォンにし、切り換え力所定時間経過したときにオフにすることを特徴とする請求項 3記載の信号処理装置。

[6] 前記第 1の増幅回路の出力信号の低周波ノイズを除去するための第 2のローバスフィルタと、前記第 2の増幅回路の出力信号の低周波ノイズを除去するための第 3の口一パスフィルタとを備え、かつ前記第 1のローパスフィルタの高域遮断周波数を前記第 2及び第 3のローパスフィルタの高域遮断周波数よりも低くしたことを特徴とする請求項 2又は 5記載の信号処理装置。