WO2005091127A1 - 信号処理装置 - Google Patents

信号処理装置 Download PDF

Info

Publication number
WO2005091127A1
WO2005091127A1 PCT/JP2005/004217 JP2005004217W WO2005091127A1 WO 2005091127 A1 WO2005091127 A1 WO 2005091127A1 JP 2005004217 W JP2005004217 W JP 2005004217W WO 2005091127 A1 WO2005091127 A1 WO 2005091127A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
axis direction
signal
output
axis
Prior art date
Application number
PCT/JP2005/004217
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Inokuchi
Hideo Omae
Original Assignee
Rohm Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd filed Critical Rohm Co., Ltd
Priority to US10/594,226 priority Critical patent/US7692631B2/en
Publication of WO2005091127A1 publication Critical patent/WO2005091127A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G01L1/225—Measuring circuits therefor
    • G01L1/2256—Measuring circuits therefor involving digital counting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • G01L5/16—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes for measuring several components of force
    • G01L5/161—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes for measuring several components of force using variations in ohmic resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • G01L5/16—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes for measuring several components of force
    • G01L5/161—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes for measuring several components of force using variations in ohmic resistance
    • G01L5/1627—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes for measuring several components of force using variations in ohmic resistance of strain gauges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers

Definitions

  • the present invention relates to a signal processing device for processing a signal output from a pointing device, and more particularly to a pointer movement operation input and click using a pressure-sensitive pointing device equipped with a X-axis and Y-axis load sensor.
  • a pressure-sensitive pointing device provided on a keyboard or the like of a notebook computer is such that when a user presses an operation unit of the device in a desired direction with a fingertip, a strain sensor built in the device detects a load in that direction. By processing the detection signal, a pointer such as a cursor displayed on a display device of a notebook personal computer is moved. At this time, the moving direction of the pointer is determined according to the direction of the load applied to the tip of the device, and the moving speed is determined according to the magnitude of the load.
  • FIG. 9 is a diagram showing the configuration of such an apparatus.
  • the pressure-sensitive pointing device 131 includes a strain sensor 131a that detects a load in the positive X-axis direction (hereinafter, referred to as + X direction) due to an operation of an operation unit (not shown), and a negative direction (hereinafter, X direction) in the X-axis direction. ), A strain sensor 131c that detects a load in the plus direction of the Y-axis (hereinafter referred to as + Y direction), and a strain sensor 131b that detects a load in the minus direction of the Y axis (hereinafter referred to as the Y direction).
  • the X axis is an axis in the left / right or lateral direction with respect to the operation unit of the pointing device 131 as viewed from the user
  • the Y axis is an axis in the front / back or vertical direction.
  • the X axis corresponds to the left and right or the horizontal direction on the display of a notebook computer or the like provided with the pointing device 131
  • the Y axis corresponds to the front and rear or the vertical direction.
  • the strain sensors 131a, 131b, 131c, and 131d are formed of strain gauges such as piezoresistive elements, and operate operation units (not shown) in + X, X, + Y, and Y directions, respectively.
  • the strain sensors 131a, 131b, 131c, and 131d are respectively pressed downward in accordance with the operation direction, and the resistance value is changed by the load.
  • the strain sensors 131a and 131b are connected in series, and the strain sensors 131c and 131d are connected in series.
  • the series connection circuits are connected in parallel, and the power supply potential Vdd is supplied to the parallel connection circuits.
  • the resistance values of the four strain sensors are equal, but when the operation unit of the pointing device is pressed in the + X, X, + Y, and Y directions, the strain sensor 131a in the pressed direction is pressed. , B, c, and d change, the strain in the X-axis direction is detected as a voltage change from the connection point 131e between the strain sensors 131a and 131b, and the Y-axis direction is detected from the connection point 131f between the strain sensors 131c and 131d. Is detected as a voltage change.
  • connection points 131e and 131f are connected to terminals 121a and 121b of the signal processing device 121, respectively.
  • the low-noise filters 132 and 133 are composed of capacitors 132a and 133a and resistors 132b and 133b, respectively, and the output signal power of the operational amplifier circuits 123 and 124, which will be described later, is also high-frequency cutoff so as to remove low-frequency noise components.
  • the frequency is set to about 150Hz.
  • the output side of the low-pass filter 132 is connected to the terminals 121a and 121b of the signal processing device 121, and the output side of the low-pass filter 133 is connected to the terminals 121c and 121d of the signal processing device 121.
  • the signal processing device 121 includes a CPU 122a, a ROM 122b, and a RAM 122c.
  • the digital processing circuit 122 controls the entire signal processing device 121, and the inverting input side is connected to the terminal 12la. Side is connected to the output side of a digital-to-analog converter circuit (hereinafter referred to as DAC) 126 described later, the operational amplifier circuit 123 whose output side is connected to terminal 121b, the inverting input side is connected to terminal 121c, and the non-inverting input side is described later.
  • DAC digital-to-analog converter circuit
  • An operational amplifier circuit 124 connected to the output side, the output side of which is connected to terminal 121d, an analog switch SW19 connected to the output side of the operational amplifier circuit 123, and an analog switch connected to the output side of the operational amplifier circuit 124.
  • ADC analog-to-digital converter
  • the DAC 126 is connected to the output side of the processing circuit 122 and the output side is connected to the non-inverting input side of the operational amplifier circuit 123, and the input side is connected to the output side of the digital processing circuit 122 and the output side is the non-inverting side of the operational amplifier circuit 124.
  • a DAC127 connected to the input side.
  • the low-pass filters 122 and 123 form feedback circuits for the operational amplifier circuits 123 and 124, respectively.
  • the distortion voltage in the X-axis direction output from the point 131 e of the pointing device 131 is supplied from the terminal 121 a to the inverting input side of the operational amplifier circuit 123.
  • the distortion voltage in the Y-axis direction output from the point 131f of the pointing device 131 is supplied from the terminal 121c to the inverting input side of the operational amplifier circuit 124.
  • the reference data output from the digital processing circuit 122 is converted to an analog reference voltage by the DAC 126 and input to the non-inverting input side of the operational amplifier circuit 123.
  • the reference data output from the digital processing circuit 122 is converted to an analog reference voltage by the DAC 127 and input to the non-inverting input side of the operational amplifier circuit 124.
  • the operational amplifier circuit 133 And the gain of 134 is equal to ⁇ RfZ (RsZ2) ⁇ , so the change in the input distortion voltage in the X-axis and Y-axis directions (approximately ⁇ 10 mV) is the voltage change ( ⁇ 1 V) centered on the analog reference voltage. Degree).
  • Patent Document 1 JP-A-7-319617
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2001-311671
  • an object of the present invention is to enable a pointer movement operation input and a click operation input using a general pressure-sensitive pointing device having an X-axis distortion sensor and a Y-axis distortion sensor.
  • the invention according to claim 1 is a signal processing device for processing a signal output from a pointing device, wherein the pointing device has a positive direction and a negative direction of the X axis and Z or ⁇ axis of its operation unit.
  • Detecting means for outputting a detection signal by an operation in the direction so as to be distinguishable between an operation in one of the positive and negative directions of the X-axis and the Z-axis or the Y-axis and an operation in both the positive and the negative directions; and From the means
  • the first output means for extracting a detection signal by an operation in one of the plus direction or the minus direction of the X axis and the Z or Y axis; and the plus and minus directions of the X axis and the ⁇ or ⁇ axis from the detection means.
  • Second output means for extracting a detection signal by an operation on both of them, wherein the signal processing device processes an output signal of the first output means as a pointer operation signal and moves the second output means.
  • a signal processing device characterized by processing an output signal as a click operation signal.
  • the invention according to claim 2 is the signal processing device according to claim 1, wherein the detection unit is a first resistance element whose resistance value changes according to a load due to a positive operation of the ⁇ axis and the ⁇ or ⁇ axis. And a second resistance element connected in series with the first resistance element and having a resistance value that changes in accordance with a load due to a negative operation of the X-axis and / or the ⁇ -axis in the series connection circuit. Power is supplied to one end, a terminal connected to a connection point between the resistance elements is defined as the first output means, and a terminal connected to a power supply side end of the series connection circuit is defined as a second output means.
  • a signal processing device characterized in that:
  • the invention according to claim 3 is the signal processing device according to claim 1, wherein the first switching circuit that switches and outputs the X-axis direction movement operation signal and the ⁇ -axis direction movement operation signal; A first amplifier circuit for amplifying the X-axis direction movement operation signal and the ⁇ -axis direction movement operation signal output from the switching circuit; a second amplification circuit for amplifying the click operation signal; And a second switching circuit for switching and outputting an output signal of the second amplifier circuit, and a control circuit for controlling the first and second switching circuits, wherein the control circuit includes the first switching circuit.
  • the circuit controls switching so as to alternately output the X-axis direction movement operation signal and the ⁇ -axis direction movement operation signal every predetermined period, and the second switching circuit performs the switching operation every predetermined period.
  • a signal processing device which performs switching control so as to alternately output output signals of the first and second amplifier circuits.
  • the invention according to claim 4 is the signal processing device according to claim 1, wherein the switching circuit that switches and outputs the X-axis direction movement operation signal, the ⁇ -axis direction movement operation signal, and the click operation signal, and the switching circuit.
  • An amplification circuit for amplifying the X-axis direction movement operation signal, ⁇ -axis direction movement operation signal and click operation signal output from the circuit;
  • a control circuit for controlling the switching circuit, wherein the switching circuit cyclically transmits the X-axis direction movement operation signal, the Y-axis direction movement operation signal, and the click operation signal at predetermined intervals.
  • the signal processing device is characterized in that switching control is performed so that the signal is output to the device.
  • the invention according to claim 5 is the signal processing device according to claim 1, wherein the first amplification circuit amplifies the movement operation signal in the X-axis direction and the second amplification circuit amplifies the movement operation signal in the Y-axis direction.
  • the control circuit performs switching control so that the switching circuit cyclically outputs the X-axis movement operation signal, the Y-axis movement operation signal, and the click operation signal at predetermined intervals. This is a characteristic signal processing device.
  • the invention according to claim 6 is the signal processing device according to claim 1, further comprising a current mirror circuit that copies the click operation signal.
  • the invention according to claim 7 is the signal processing device according to claim 6, wherein the first amplification circuit amplifies the movement operation signal in the X-axis direction and the second amplification circuit amplifies the movement operation signal in the Y-axis direction.
  • a switching circuit for switching and outputting an output signal; and a control circuit for controlling the switching circuit.
  • the control circuit is configured such that the switching circuit is configured such that the X-axis movement operation signal and the Y-axis direction
  • the invention according to claim 8 is the signal processing device according to claim 6, wherein the first amplification circuit amplifies the movement operation signal in the X-axis direction and the second amplification circuit amplifies the movement operation signal in the Y-axis direction.
  • An amplifier circuit, a switching circuit for switching and outputting the output signals of the first and second amplifier circuits, an oscillator circuit whose oscillation frequency changes according to the output current of the current mirror circuit, and an oscillation frequency of the oscillator circuit A frequency measurement circuit for measuring A control circuit for controlling the switching circuit, wherein the control circuit alternately outputs the X-axis direction movement operation signal and the Y-axis direction movement operation signal at predetermined intervals.
  • the signal processing device is characterized by performing switching control.
  • the signal processing device of the present invention it is possible to input a pointer movement operation and a click operation using a general pressure-sensitive pointing device including an X-axis distortion sensor and a Y-axis distortion sensor. Therefore, operability of a general pointing device can be improved and functions can be expanded.
  • FIG. 1 is a diagram showing a configuration of a signal processing device according to a first embodiment of the present invention.
  • FIG. 2 is an operation timing chart of the signal processing device according to the first embodiment of the present invention.
  • FIG. 3 is a diagram showing a configuration of a signal processing device according to a second embodiment of the present invention.
  • FIG. 4 is an operation timing chart of a signal processing device according to a second embodiment of the present invention.
  • FIG. 5 is a diagram showing a configuration of a signal processing device according to a third embodiment of the present invention.
  • FIG. 6 is an operation timing chart of a signal processing device according to a third embodiment of the present invention.
  • FIG. 7 is a diagram illustrating a configuration of a signal processing device according to a fourth embodiment of the present invention.
  • FIG. 8 is a diagram showing a configuration of a signal processing device according to a fifth embodiment of the present invention.
  • FIG. 9 is a diagram showing a configuration of a conventional signal processing device.
  • FIG. 10 is an operation timing chart of a conventional signal processing device.
  • FIG. 1 is a diagram showing a configuration of a signal processing device according to a first embodiment of the present invention
  • FIG. 2 is an operation timing chart thereof.
  • the signal processing device 1 of the present embodiment is configured by an IC, and receives an output signal of the pressure-sensitive pointing device 11 as shown in FIG.
  • the pressure-sensitive pointing device 11 includes a strain sensor 11a that detects a load in the + X direction of an operation unit (not shown), a strain sensor l ib that detects a load in the X direction, and a strain sensor that detects a load in the + Y direction. It has a sensor 11c and a strain sensor lid for detecting a load in the Y direction.
  • the strain sensors l la, b, c, and d are composed of strain gauges such as piezoresistive elements, and when an operation unit (not shown) is operated in the + X direction, the X direction, the + Y direction, and the Y direction, respectively, The strain sensors lla, b, c, and d are respectively pressed downward in accordance with the operation direction, and the resistance value changes according to the load. Further, when the operation unit is operated in the direction perpendicular to the X axis and the Y axis, all of the strain sensors l la, b, c, and d are pressed downward, and all the strain sensors l la, b, c, and The resistance value of d is configured to change.
  • strain sensors 1 la and 1 lb are connected in series, and strain sensors 1 lc and 1 Id are connected in series. Further, the series connection circuits are connected in parallel, and a constant potential Vreg is supplied to the parallel connection circuit from a regulator 8 described later via a resistor 14.
  • the capacitor 15 is for decoupling.
  • the resistance value of the resistor 14 is set to the same value as the resistance value of the four strain sensors 11a-lid when no load is applied.
  • the resistance values of the four strain sensors are equal, but when the operation unit of the pointing device is pressed in the direction, the resistance value of the strain sensor in the pressed direction changes. Then, the strain in the X-axis direction is detected as a voltage change from the connection point l ie between the strain sensor 11a and l ib, and the strain in the Y-axis direction is detected as a voltage change from the connection point 1 If between the strain sensor 1lc and 1 Id. Detected. Further, a strain in the Z-axis direction is detected as a voltage change from a connection point llg between the resistor 14 and the strain sensors 11a and 11c.
  • the Z-axis direction is a direction orthogonal to the X-axis and the Y-axis, and the entire operation unit of the pressure-sensitive pointing device 11 is pushed in (corresponding to a mouse click). Is detected as distortion in the Z-axis direction.
  • the resistance value of each strain sensor returns to the state when there is no load, The potentials at the connection points l le, l lf, and l lg also return to the values before the change.
  • Distortion in the X-axis direction is detected as a change in potential from the connection point l ie
  • distortion in the Y-axis direction is detected as a voltage change from the connection point 1 If
  • distortion in the Z-axis direction is detected from the connection point l lg. Is detected as a voltage change.
  • the connection points l le, 1 If and l lg are connected to terminals ld, le and lb of the signal processing device 1, respectively.
  • the low-pass filters 12 and 13 are composed of capacitors 12a and 13a and resistors 12b and 13b, respectively.
  • the low-pass filters 12 and 13 have high cut-off frequencies so as to remove low-frequency noise components from output signals of the operational amplifier circuits 3 and 4 described later. Is set to about 150Hz.
  • the output side of the low filter 12 is connected to the terminals lb and lc of the signal processing device 1, and the output side of the low pass filter 13 is connected to the terminals le and If of the signal processing device 1.
  • the basic functions of these low-pass filters 12 and 13 are the same as those of the conventional low-pass filters 132 and 133.
  • the signal processing device 1 has a CPU 2a, a ROM 2b, and a RAM 2c, a digital processing circuit 2 that controls the entire signal processing device 1, an input side is connected to a terminal Id, and an output side is an operational amplifier circuit described later.
  • the switch SW1 connected to the inverting input side of No. 4, the input side is connected to the terminal le, the switch side is connected to the inverting input side of the operational amplifier circuit 4 described later, and the inverting input side is connected to the terminal lb.
  • the non-inverting input side is connected to the output side of the DAC 6 described later, and the output side is connected to the terminal lc, and the inverting input side is connected to the common output side of switches SW1 and SW2.
  • the amplitude of the distortion voltage in the Z-axis direction output from the connection point l lg is the distortion voltage in the X-axis direction and the distortion voltage in the Y-axis direction. Since the amplitude is smaller than the voltage amplitude, it is preferable to make the gain of the operational amplifier circuit 3 larger than that of the operational amplifier circuit 4.
  • the output side of the regulator 8 is connected to the terminal la, and the resistor 14 and the capacitor 15 described above are connected to the terminal la.
  • Switch SW3 is connected between terminal la and terminal lb.
  • the low-pass filters 12 and 13 are feedback circuits for the operational amplifier circuits 3 and 4, respectively.
  • a constant potential Vreg is supplied from a regulator 8 to a circuit in a region 1A surrounded by a chain line. By supplying such a stable voltage Vreg, the offset voltage of the operational amplifier circuits 3 and 4 is reduced, and the area of the operational amplifier circuits 3 and 4 is made smaller than that of the conventional operational amplifier circuits 123 and 124. be able to.
  • the distortion voltage in the X-axis direction output from the point 11 e of the pointing device 11 is also sent to the input side of the analog switch SW1 at the terminal 1 d. Further, the distortion voltage in the Y-axis direction output from the point 1 If of the pointing device 11 is transmitted from the terminal le to the input side of the analog switch SW2. Further, the distortion voltage in the Z-axis direction output from the point l lg of the pointing device 11 is input to the inverting input side of the operational amplifier 3 from the terminal lb.
  • the analog switches SW1 and SW2 and the switch SW3 are supplied from the digital processing circuit 2 with square wave Aswl, Asw2 and Asw3 whose level periodically changes at each detection cycle T2 as shown in FIG. Is entered as The square waves Aswl and Asw2 alternately go to a high level while the square wave Asw3 is at a high level.
  • the analog switches SW1 and SW2 and the switch SW3 are turned on during the high-level periods of the square waves Aswl, Asw2 and Asw3, and are turned off during the low-level periods.Therefore, the switch SW3 is turned on alternately at each detection cycle T2.
  • the analog switches SW1 and SW2 are turned on alternately while the switch SW3 is turned on.
  • the switch SW3 While the switch SW3 is on and the analog switch SW1 is on, the X-axis direction output from the point 1 le of the pointing device 11 While the distortion voltage is input to the inverting input side of the operational amplifier circuit 4 and the switch SW3 is on and the analog switch SW2 is on, the distortion voltage in the Y-axis direction output from the point 1 If of the pointing device 11 is calculated. Input to the inverting input side of amplifier circuit 4. That is, the distortion voltage in the X-axis direction and the distortion voltage in the Y-axis direction are alternately input to the inverting input side of the operational amplifier circuit 4. On the other hand, while the switch SW3 is off, the distortion voltage in the Z-axis direction output from the point llg of the pointing device 11 is input to the inverting input side of the operational amplifier circuit 13.
  • the resistance value of the resistor 14 is set to the same value as the resistance value of the four strain sensors 11a-lid when no load is applied. Therefore, assuming that the output potential of the regulator 8 is Vreg, the potentials of the points l ie and l lf become Vreg Z2 when there is no load while the switch SW3 is on, so that the distortion voltage in the X-axis direction and the distortion in the Y-axis direction The voltage changes around Vreg / 2. In addition, when there is no load during the period when the switch SW3 is off, the potential at the point llg also becomes Vreg Z2, so that the distortion voltage in the Z-axis direction changes from Vreg Z2. In other words, the resistor 14 is provided in order to align the center values of the X-axis, Y-axis and Z-axis distortion voltages under no load.
  • the reference data output from the digital processing circuit 2 is converted to an analog reference voltage by the DAC 6 and input to the non-inverting input side of the operational amplifier circuit 3.
  • the reference data output from the digital processing circuit 2 is converted to an analog reference voltage by the DAC 7 and input to the non-inverting input side of the operational amplifier circuit 4.
  • the distortion voltage in the X-axis direction and the distortion voltage in the Y-axis direction are alternately amplified by the operational amplifier circuit 4 while the rectangular waves Aswl and Asw2 in FIG. 2 are at a high level, respectively.
  • the second rectangular wave Asw3 is amplified by the operational amplifier circuit 3 during the low level period.
  • the analog switches SW4 and SW5 provided on the output side of the operational amplifier circuits 3 and 4 are provided with a rectangular wave Asw4 from the digital processing circuit 2 whose level changes alternately at every detection cycle T2 as shown in FIG. And Asw5 are input as switching control signals.
  • the analog switches SW4 and SW5 are turned on while the rectangular waves Asw4 and Asw5 are at the high level and are turned off during the low level, respectively. Therefore, the analog switches SW4 and SW5 are turned on alternately at each detection cycle T2. Therefore, the common switch of analog switches SW4 and SW5 On the output side, that is, the input side of the ADC 5, as shown in FIG.
  • a distortion voltage in the X-axis direction, a distortion voltage in the Y-axis direction, and a distortion voltage in the Z-axis direction appear cyclically. These distortion voltages are digitally converted by the ADC 5 and input to the digital processing circuit 2.
  • the function of determining the load on the entire sensor as tapping (click) using the existing pressure-sensitive pointing device including the X-axis strain sensor and the Y-axis strain sensor By adding, the operability of the pointing device can be improved and the function can be extended.
  • FIG. 3 is a diagram showing a signal processing device according to a second embodiment of the present invention
  • FIG. 4 is an operation timing chart thereof.
  • the pressure-sensitive pointing device 31 includes a distortion sensor 31a that detects a load in the + X direction of an operation unit (not shown), a distortion sensor 31b that detects a load in the X direction, and a distortion sensor 31c that detects a load in the + Y direction. And a strain sensor 3Id for detecting a load in the Y direction.
  • the strain sensors 31a and 31b are connected in series, and the strain sensors 31c and 31d are connected in series.
  • the series connection circuits are connected in parallel, and a constant potential Vreg is supplied to the parallel connection circuit from a regulator 26 to be described later via a resistor 34.
  • the capacitor 35 is for decoupling.
  • the resistance value of the resistor 34 is set to the same value as the resistance value of the four strain sensors 31a-31d when no load is applied.
  • the operation of the pressure-sensitive pointing device 31 at the time of detecting distortion is the same as that of the pressure-sensitive pointing device 11 in the first embodiment, and a description thereof will be omitted.
  • the low-pass filter 32 includes a capacitor 32a and a resistor 32b.
  • the high-frequency cutoff frequency is set to about 150 Hz so that the output signal power of the operational amplifier circuit 23, which will be described later, also removes low-frequency noise components.
  • the output side of the low-pass filter 32 is connected to terminals 21e and 21f of the signal processing device 21.
  • the basic function of the low-nos filter 32 is the same as that of the low-pass filter 12 of the first embodiment.
  • the signal processing device 21 includes a CPU 22a, a ROM 22b, and a RAM 22c, a digital processing circuit 22 that controls the entire signal processing device 21, and the like. d and 21b, the output side of which is commonly connected to the inverting input side of the operational amplifier circuit 23, which will be described later, and the analog switches SW6, SW7 and SW8, and the inverting input side is connected to the output side of the analog switches SW6, SW7 and SW8.
  • the non-inverting input side is connected to the output side of a DAC 25 described later, the output side is connected to the terminal 21f, the operational amplifier circuit 23, the ADC 24 connected to the output side of the operational amplifier circuit 23, and the input side is a digital processing circuit.
  • a DAC 25 whose output is connected to the non-inverting input of an operational amplifier 23, a regulator 26 for generating a constant potential from the power supply voltage Vdd, and an output of the regulator 26 and an operational amplifier 23. And a switch SW9 connected between the inverting input side.
  • the output side of the regulator 26 is connected to the terminal 21a, and the above-described resistor 34 and capacitor 15 are connected to the terminal 21a. Further, a switch SW9 is connected between the terminal 21a and the terminal 21b.
  • the low-pass filter 32 is a feedback circuit of the operational amplifier circuit 23. Further, a constant potential Vreg is supplied from a regulator 28 to a circuit in a region 21 A surrounded by a dashed line.
  • the distortion voltage in the X-axis direction output from the point 31e of the pointing device 31 is supplied from the terminal 2lc to the input side of the analog switch SW6.
  • the distortion voltage in the Y-axis direction output from the point 31f of the pointing device 31 is supplied from the terminal 21d to the input side of the analog switch SW7.
  • the distortion voltage in the Z-axis direction output from the point 31g of the pointing device 31 is supplied from the terminal 21b to the input side of the analog switch SW8.
  • the analog switches SW6, SW7 and SW8 and the switch SW9 are provided with a rectangular wave Asw6, Asw7, Asw8 and a square wave whose level periodically changes at every detection cycle T2 as shown in FIG. Asw9 is input as a switching control signal.
  • the square waves Asw6 and Asw7 alternately go to the high level while the square wave Asw9 is at the high level, and the square wave Asw8 goes to the high level while the square wave Asw9 is at the low level.
  • the analog switches SW6, SW7, and SW8 and the switch SW9 are turned on when the rectangular waves Asw6, Asw7, Asw8, and Asw9 are at the high level, and are turned off during the low level. Therefore, the switch SW9 is turned on alternately every detection cycle T2, and the analog switches SW6 and SW 7 is turned on alternately while the switch SW9 is on, and the analog switch SW8 is turned on while the switch SW9 is off.
  • both ends of the resistor 34 are short-circuited, so that the potential of the point 31 g of the pointing device 31 is fixed to the output potential of the regulator 26.
  • the switch SW9 is ON and the analog switch SW6 is ON, the distortion voltage in the X-axis direction output from the point 31e of the pointing device 31 is input to the inverting input side of the operational amplifier circuit 23, and the switch SW9 is turned ON.
  • the switch is ON and the analog switch SW7 is ON, the distortion voltage in the Y-axis direction output from the point 31f of the pointing device 31 is input to the inverting input side of the operational amplifier circuit 23.
  • the distortion voltage in the Z-axis direction output from the point 31g of the pointing device 31 is input to the inverting input side of the operational amplifier circuit 23.
  • the X-axis direction distortion voltage, the Y-axis direction distortion voltage, and the Z-axis direction distortion voltage are cyclically input to the inverting input side of the operational amplifier circuit 23.
  • the reference data output from the digital processing circuit 22 is converted to an analog reference voltage by the DAC 25 and input to the non-inverting input side of the operational amplifier circuit 23.
  • the distortion voltage in the X-axis direction, the distortion voltage in the Y-axis direction, and the distortion voltage in the Z-axis direction are cyclically amplified by the operational amplifier circuit 23 while the rectangular waves Asw6, Asw7, and Asw8 in FIG. You. These distortion voltages are digitized by the ADC 24 and input to the digital processing circuit 22.
  • the configuration is such that one operational amplifier circuit 23 amplifies the three-axis distortion voltage, so that the circuit scale of the input information detection circuit 21 can be reduced. it can.
  • FIG. 5 is a diagram showing a configuration of a signal processing device according to a third embodiment of the present invention
  • FIG. 6 is an operation timing chart thereof.
  • an output signal of the pressure-sensitive pointing device 51 is input to the signal processing device 41 of the present embodiment.
  • the pressure-sensitive pointing device 51 detects the load in the + X direction of the operation unit (not shown) and the strain sensor 51a that detects the load in the X direction.
  • the strain sensors 51a and 51b are connected in series, and the strain sensors 51c and 51d are connected in series. Further, the series connection circuits are connected in parallel, and a constant potential Vreg is supplied to the parallel connection circuit from a regulator 50 to be described later via a resistor 55.
  • Capacitor 56 is for decoupling.
  • the resistance value of the resistor 55 is set to the same value as the resistance value of the four strain sensors 51a-51d when no load is applied.
  • the operation of the pressure-sensitive pointing device 51 at the time of detecting distortion is the same as that of the pressure-sensitive pointing device 11 in the first embodiment, and a description thereof will be omitted.
  • the low-pass filters 52, 53, and 54 include capacitors 52a, 53a, and 54a, and resistors 52b, 53b, and 54b, respectively, and output signals of low-frequency noise from operational amplifier circuits 43, 44, and 45 described later.
  • the high cut-off frequency is set to about 150Hz to remove components.
  • the output side of the low-pass filter 52 is connected to terminals 41d and 41e of the signal processing device 41, the output side of the low-pass filter 53 is connected to terminals 41f and 41g, and the output side of the low-pass filter 54 is connected to terminals 41b and 41c. It is connected to the.
  • the basic functions of these low-pass filters are the same as those of the low-pass filters 12 and 13 of the first embodiment.
  • the signal processing device 41 has a CPU 42a, a ROM 42b, and a RAM 42c, a digital processing circuit 42 for controlling the entire signal processing device 41, and an inverting input side connected to a terminal 41d, and a non-inverting input side.
  • the operational amplifier circuit 43 is connected to the output side of a DAC 47 described later, the output side is connected to the terminal 41e, the inverted input side is connected to the terminal 41f, the non-inverted input side is connected to the output side of the DAC 48 described later, and the output side is An operational amplifier circuit 44 connected to a terminal 41g, an operational amplifier circuit 45 having an inverting input side connected to a terminal 41b, a non-inverting input side connected to an output side of a DAC 49 described later, and an output side connected to a terminal 41c.
  • An analog switch SW10 connected to the output side of the operational amplifier circuit 43, an analog switch SW11 connected to the output side of the operational amplifier circuit 44, and an analog switch SW12 connected to the output side of the operational amplifier circuit 45.
  • Analog switch The ADC 46 connected to the common output side of the SWs 10 to 12, the input side is connected to the output side of the digital processing circuit 42, the output side is connected to the non-inverting input side of the operational amplifier circuit 43, and the DAC 46 is connected to the input side.
  • the output side is connected to the output side of the processing circuit 42, and the output side is connected to the non-inverting input side of the operational amplifier circuit 44.
  • a DAC 48 whose input side is connected to the output side of the digital processing circuit 42 and whose output side is connected to the non-inverting input side of the operational amplifier circuit 45, and a regulator 50 which generates a constant potential V reg from the power supply voltage Vdd. It has a switch SW13 connected between the output side of the regulator 50 and the inverting input side of the operational amplifier circuit 45.
  • the output side of the regulator 50 is connected to the terminal 41a, and the above-described resistor 55 and capacitor 56 are connected to the terminal 41a.
  • the switch SW13 is connected between the terminal 41a and the terminal 41b.
  • the low-pass filters 52, 53 and 54 are feedback circuits of the operational amplifier circuits 43, 44 and 45, respectively. Further, a constant potential Vreg is supplied from a regulator 50 to a circuit in a region 41A surrounded by a chain line.
  • the distortion voltage in the X-axis direction output from the point 51e of the pointing device 51, the distortion voltage in the Y-axis direction output from the point 51f, and the distortion voltage in the Z-axis direction output from the point 51g are terminals 41d and 41f, respectively.
  • And 41b are input to the inverting input sides of the operational amplifier circuits 43, 44 and 45.
  • the analog switches SW10 to 12, and the switch SW13 are switched from the digital processing circuit 42 to rectangular waves Aswl0, Aswll, Aswl2, and Aswl3 whose levels periodically change at every detection cycle T2 as shown in FIG. Input as a control signal.
  • the square waves AswlO and Aswll alternately go to the high level while the square wave Aswl3 is at the high level, and the square wave Aswl2 goes to the high level while the square wave Aswl3 is at the low level.
  • the analog switches SW10 to SW12 and the switch SW13 are turned on when the rectangular waves AswlO, Aswll, Aswl2, and Aswl3 are at the high level and turned off during the low level, respectively.
  • the analog switch SW10-12 turns on cyclically at each detection cycle T2.
  • the distortion voltage in the Z-axis direction output from the point 51g of the pointing device 51 is input to the inverting input side of the operational amplifier circuit 45.
  • the reference data output from the digital processing circuit 42 is converted to an analog reference voltage by DACs 47, 48, and 49 and input to the non-inverting input sides of the operational amplifier circuits 43, 44, and 45, respectively.
  • the distortion voltage in the X-axis direction, the distortion voltage in the Y-axis direction, and the distortion voltage in the Z-axis direction amplified by the operational amplifier circuits 43, 44, and 45 are the square waves Aswl0, Aswll, and Aswl2 of FIG. It is cyclically output from the switches SW10 to SW12 during the level period. Therefore, the X-axis direction distortion voltage, the Y-axis direction distortion voltage, and the Z-axis direction distortion voltage circulate on the common output side of the analog switches SW10 to SW12, that is, the input side of the ADC 46 as shown in FIG. Appears. These distortion voltages are digitized by the ADC 46 and input to the digital processing circuit 42.
  • the switching circuit on the input side of the operational amplifier circuit becomes unnecessary.
  • FIG. 7 is a diagram illustrating a configuration of a signal processing device according to a fourth embodiment of the present invention.
  • the pressure-sensitive pointing device 81 includes a strain sensor 81a that detects a load in the + X direction of an operation unit (not shown), a strain sensor 81b that detects a load in the X direction, and a strain sensor 81c that detects a load in the + Y direction.
  • a strain sensor 8Id for detecting a load in the Y direction.
  • the strain sensors 8 la and 8 lb are connected in series, and the strain sensors 81c and 81d are connected in series.
  • the series connection circuits are connected in parallel, and the second constant potential Vreg2 is supplied to the parallel connection circuit from the terminal 6 la of the signal processing device 61 as described later.
  • the operation of the pressure-sensitive pointing device 81 at the time of detecting a distortion is the same as that of the pressure-sensitive pointing device 11 in the first embodiment, and a description thereof will be omitted.
  • the low-pass filters 82, 83 and 84 are composed of capacitors 82a, 83a and 84a and resistors 82b, 83b and 84b, respectively, and output from operational amplifier circuits 63, 64 and 65 to be described later.
  • the high cutoff frequency is set to about 150Hz to remove low frequency noise components from signal power.
  • the output side of the low-pass filter 82 is connected to the terminals 61d and 61e of the signal processing device 41, the output side of the low-pass filter 83 is connected to the terminals 61f and 61g, and the output side of the low-pass filter 84 is connected to the terminals 61b and 61c. It is connected to the.
  • the basic functions of these low-pass filters are the same as those of the low-pass filters 52, 53 and 54 of the third embodiment. However, in the present embodiment, a resistor 85 for voltage detection is connected in parallel with the low-pass filter 84.
  • the signal processing device 61 has a CPU 62a, a ROM 62b, and a RAM 62c, a digital processing circuit 62 that controls the entire signal processing device 61, and an inverting input side connected to the terminal 6 Id, and a non-inverting input.
  • a DAC 67 whose output is connected to the non-inverting input of an operational amplifier 63 and a DAC 68 whose input is connected to the output of a digital processing circuit 62 and whose output is connected to the non-inverting input of an operational amplifier 64.
  • DAC 69 whose input side is connected to the output side of the digital processing circuit 62 and whose output side is connected to the non-inverting input side of the operational amplifier circuit 65, and a regulator 70 which generates the first reference potential V gr from the power supply voltage Vdd.
  • a regulator / current detecting circuit 71 for generating a second reference potential Vreg2 and detecting a current flowing through the pressure-sensitive pointing device 81.
  • the regulator 70 stabilizes the power supply voltage Vdd with the constant voltage circuit 70a, supplies the stabilized voltage to the inverting input side of the operational amplifier circuit 70b, and outputs the first voltage from the pMOS transistor 70c connected to the output side of the operational amplifier circuit 70b.
  • the reference potential Vregl is taken out and supplied to the circuit in the region 61A surrounded by the dashed line.
  • the regulator / current detection circuit 71 is connected to the output voltage of the constant voltage circuit 70a.
  • the voltage is supplied to the inverting input side of the operational amplifier circuit 71a, the second reference potential Vreg2 is extracted from the pMOS transistor 71c connected to the output side of the operational amplifier circuit 71a, and the voltage is applied to the point 81g of the pressure-sensitive pointing device 81 from the terminal 61a.
  • the current flowing from the pMOS transistor 71c to the ground through the point 81g of the pressure-sensitive pointing device 81 is copied to the pMOS transistor 71b by the active mirror operation.
  • the current copied to the pMOS transistor 71b flows through the terminal 61b to the resistor 85, so that a voltage corresponding to the current flowing to the pressure-sensitive pointing device 81 appears at both ends of the resistor 85.
  • This voltage corresponds to the voltage at the point 81g, and is input to the inverting input side of the operational amplifier circuit 65 as a distortion voltage in the Z-axis direction.
  • the current value when copying the current from the pMOS transistor 71c to the pMOS transistor 71b does not need to be 1: 1, but it is preferable to increase the resistance value of the resistor 85 and reduce the current value to, for example, about 1Z100. It is.
  • the current mirror circuits 71b and 71c and the resistor 85 are provided in place of the switch SW13 and the resistor 55 of the third embodiment.
  • the difference between the regulator 70 that supplies power to the circuit in the area 61A enclosed by the dashed line and the pressure-sensitive pointing device 81 and the regulator and current detection circuit 71 that supplies power to the pressure-sensitive pointing device 81 is as follows. This is so that even if the load of the regulator / current detection circuit 71 fluctuates due to the change in the sensor resistance and the output voltage fluctuates, the voltage supplied to the circuits in the area 61A does not fluctuate!
  • the distortion voltage in the X-axis direction output from the point 81e of the pointing device 81 and the distortion voltage in the Y-axis direction output from the point 81f are output from the terminals 6Id and 6If, respectively, from the inversion of the operational amplifier circuits 63 and 64. Input to the input side.
  • the current flowing to the pointing device 81 is detected by a current mirror including the pMOS transistors 71b and 71c, and a voltage proportional to the current is detected by the resistor 85, and is input to the inverting input side of the operational amplifier circuit 65.
  • the reference data output from the digital processing circuit 62 is converted to an analog reference voltage by the DACs 67, 68, and 69 and input to the non-inverting input sides of the operational amplifier circuits 63, 64, and 65, respectively.
  • the distortion voltages in the X-axis direction, Y-axis direction and Z-axis direction amplified by the operational amplifier circuits 63 to 65 are analog switches SW14, SW15 and SW16, respectively. Is supplied to the input side.
  • the analog switches SW14 to 16 receive from the digital processing circuit 62 signals having the same waveform as the rectangular waves Asw10, Aswll, and Aswl2 in Fig. 6 as switching control signals.
  • the analog switches SW14 to 16 are turned on during the high-level period and turned off during the low-level period of the rectangular waveform signals Aswl0, Aswll and Aswl2, respectively. Is turned on cyclically. Therefore, as in the third embodiment, a distortion voltage in the X-axis direction, a distortion voltage in the Y-axis direction, and a distortion voltage in the Z-axis direction are applied to the common output side of the analog switches SW14 to SW16, that is, the input side of the ADC 66, as in the third embodiment. Appear cyclically. These distortion voltages are digitized by the ADC 66 and input to the digital processing circuit 62. According to the present embodiment, a switching circuit for detecting a distortion voltage in the Z-axis direction is unnecessary.
  • FIG. 8 is a diagram showing a signal processing device according to a fifth embodiment of the present invention.
  • the output signal of the pressure-sensitive pointing device 111 is input to the signal processing device 91 of the present embodiment.
  • the pressure-sensitive pointing device 111 has a strain sensor 11 la for detecting the load in the + X direction of the operation unit, a strain sensor 11 lb for detecting the load in the X direction, and a load in the + Y direction, as shown in the drawing. And a strain sensor 11 Id for detecting a load in the Y direction.
  • the strain sensors 11 la and 11 lb are connected in series with the force S, and the strain sensors 111 c and 11 Id are connected in series.
  • the series connection circuits are connected in parallel, and the constant connection Vreg is supplied to the parallel connection circuit from the terminal 9 la of the signal processing device 91 as described later.
  • the operation of the pressure-sensitive pointing device 111 when the distortion is detected is the same as that of the pressure-sensitive pointing device 11 in the first embodiment, and the description is omitted.
  • the low-pass filters 112 and 113 include capacitors 112a and 113a and resistors 112b and 113b, respectively.
  • the output signal power of the operational amplifier circuits 93 and 94 which will be described later, also removes high-frequency noise components so as to remove low-frequency noise components.
  • the cutoff frequency is set to around 150Hz.
  • the output side of the low-pass filter 112 is connected to terminals 91c and 91d of the signal processing device 91, and the output side of the low-pass filter 113 is connected to terminals 91e and 91f. These mouths
  • the basic function of the one-pass filter is the same as that of the low-pass filters 82 and 83 of the fourth embodiment.
  • the capacitor 114 connected to the terminal 9 lb and the capacitor 115 connected to the terminal to which the power supply voltage Vdd is supplied are for decoupling.
  • the signal processing device 91 has a CPU 92a, a ROM 92b, and a RAM 92c, a digital processing circuit 92 that controls the entire signal processing device 91, and an inverting input side connected to a terminal 91c, and a non-inverting input side.
  • the operational amplifier 93 connected to the output side of the DAC 96 described later, the output side connected to the terminal 9 Id, the inverting input side connected to the terminal 91 e, the non-inverting input side connected to the output side of the DAC 97 described later, and the output Side, the operational amplifier circuit 94 connected to the terminal 91f, the analog switch SW17 connected to the output side of the operational amplifier circuit 93, the analog switch SW18 connected to the output side of the operational amplifier circuit 94, the analog switch SW17,
  • the ADC95 connected to the common output side of 18, the input side is connected to the output side of the digital processing circuit 92, the output side is connected to the non-inverting input side of the operational amplifier circuit 93, and the DAC95 is connected to the input side of the digital processing circuit.
  • the output side is connected to the non-inverting input side of the operational amplifier circuit 94, the DAC 97, the regulator 98 that generates the reference potential Vreg from the power supply voltage Vdd, and the inverting input side is connected to the output side of the regulator 98,
  • the non-inverting input side is connected to the point 11 lg of the pressure-sensitive pointing device 111 via the terminal 91a, and the output side is a current consisting of an operational amplifier circuit 99 connected to a current mirror circuit described later, and pMOS transistors 100a and 100b.
  • a mirror circuit 100, a CR oscillation circuit 101 to which the output current of the current mirror circuit 100 is supplied, a counter 102 for controlling the output signal of the CR oscillation circuit 101, and an output value of the counter 102 are latched at a predetermined timing.
  • a constant potential Vreg is supplied from a regulator 98 to a circuit in a region 91A surrounded by a dashed line.
  • the source of the pMOS transistor 100a of the current mirror circuit 100 is connected to the terminal to which the power supply voltage Vdd is supplied, the drain is connected to the non-inverting input side of the operational amplifier circuit 99, and the gate is connected to the operational amplifier circuit 99. Connected to the output side.
  • the source of the pMOS transistor 100b is connected to a terminal to which the power supply voltage Vdd is supplied, the drain is connected to the input side of the CR oscillation circuit 101, and the gate is connected to the output side of the operational amplifier circuit 99.
  • a signal that determines the timing of transferring the data to the digital processing circuit 92 is supplied from the digital processing circuit 92.
  • the distortion voltage in the X-axis direction output from the point 111 e of the pointing device 111 and the distortion voltage in the Y-axis direction output from the point 11 If are output from the terminals 91c and 9le, respectively, from the inverting inputs of the operational amplifier circuits 93 and 94. Input to the side. Then, the signals are amplified by operational amplifier circuits 93 and 94 and input to analog switches SW17 and SW18, respectively. A signal having the same waveform as the rectangular waves AswlO and Aswll in FIG. 6 is input from the digital processing circuit 92 to the analog switches SW17 and SW18 as switching control signals.
  • the analog switches SW17 and 18 are turned on during the high-level period and turned off during the low-level period, respectively, of the square waves AswlO and Aswl2, and the analog switches SW17 and 18 alternately turn on every detection cycle T2. Is turned on. Accordingly, a distortion voltage in the X-axis direction and a distortion voltage in the Y-axis direction appear alternately on the common output side of the analog switches SW17 and SW18, that is, on the input side of the ADC95. These distortion voltages are digitized by the ADC 95 and input to the digital processing circuit 92.
  • the current flowing through the pointing device 111 is equal to the current flowing between the source and drain of the pMOS transistor 100a included in the current mirror circuit 100. Therefore, this current is copied to the pMOS transistor 100b constituting the current mirror circuit 100. Then, the oscillation frequency of the CR oscillation circuit 101 is controlled in accordance with the current of the pMOS transistor 100b, and the oscillation frequency is counted by the counter 102. The count value is the current flowing through the pointing device 111, and thus the point of the pointing device 111. This is a value corresponding to the voltage of 11 lg, that is, the distortion voltage in the Z-axis direction.
  • the count value of the counter 102 is stored in the latch circuit 102, and is transferred to the digital processing circuit 92 at an arbitrary timing, for example, during a period when the rectangular wave Aswl2 in FIG.
  • the digital processing circuit 92 can cyclically acquire the distortion voltage in the X-axis direction, the distortion voltage in the Y-axis direction, and the distortion voltage in the Z-axis direction.
  • a switching circuit for detecting the Z-axis is unnecessary.
  • the frequency counting method since the frequency counting method is employed, there is a noise reduction effect due to the integration effect. Therefore, a low-pass filter for removing the low-frequency noise component of the distortion voltage in the z-axis direction is unnecessary.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Position Input By Displaying (AREA)
  • Amplifiers (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

　Ｘ軸歪みセンサ及びＹ軸歪みセンサを備えた一般的な感圧式ポインティングデバイスを用いて、ポインタの移動操作入力及びクリック操作入力を可能にする 　感圧式ポインティングデバイス（１１）は、歪みセンサ（１１ａ）、（１１ｂ）、（１１ｃ）及び（１１ｄ）を備えている。Ｘ軸方向の歪み電圧、Ｙ軸方向の歪み電圧及びＺ軸方向の歪み電圧は、それぞれ点（１１ｅ）、（１１ｆ）及び（１１ｇ）から出力される。Ｘ軸方向の歪み電圧及びＹ軸方向の歪み電圧は、スイッチ（ＳＷ３）がオンのときにスイッチ（ＳＷ１）及び（ＳＷ２）により交互に演算増幅回路（４）に入力される。Ｚ軸方向の歪み電圧はスイッチ（ＳＷ３）がオフのときに演算増幅回路（３）に入力される。演算増幅回路（３）及び（４）の出力は、スイッチ（ＳＷ４）及び（ＳＷ５）により交互にＡＤＣ（５）に入力され、デジタル処理回路で処理される。

Description

明 細 書
信号処理装置
技術分野
[0001] 本発明は、ポインティングデバイスから出力される信号を処理する信号処理装置に 関し、特に X、 Yの 2軸の荷重センサを備えた感圧式ポインティングデバイスを用いて ポインタの移動操作入力及びクリック操作入力を可能にした信号処理装置に関する 背景技術
[0002] ノートパソコンのキーボード等に設けられて 、る感圧式ポインティングデバイスは、 ユーザがデバイスの操作部を指先で所望の方向に押圧すると、デバイスに内蔵され た歪みセンサがその方向の荷重を検知し、その検知信号を処理することにより、ノー トパソコンの表示装置に表示されて 、るカーソル等のポインタが移動するように構成 されている。このとき、ポインタの移動方向はデバイスの先端にカ卩えられた荷重の方 向に対応して決定され、移動速度は荷重の大きさに対応して決定される。
[0003] 従来、感圧式ポインティングデバイス（以下、ポインティングデバイスと!/ヽぅことがある )の出力信号を処理する装置としては特許文献 1に記載された操作入力装置がある。 図 9はこのような装置の構成を示す図である。
[0004] この信号処理装置 121には、感圧式ポインティングデバイス 131の出力信号が入 力される。感圧式ポインティングデバイス 131は、図示されていない操作部の操作に よる X軸のプラス方向（以下、 +X方向という）の荷重を検知する歪みセンサ 131aと、 X軸のマイナス方向（以下、 X方向という）の荷重を検知する歪みセンサ 131bと、 Y 軸のプラス方向（以下、 +Y方向という）の荷重を検知する歪みセンサ 131cと、 Y軸 のマイナス方向（以下、 Y方向という）の荷重を検知する歪みセンサ 131dとを備え ている。ここで、 X軸とはユーザから見てポインティングデバイス 131の操作部に対し て左右又は横方向の軸であり、 Y軸とは前後又は縦方向の軸である。また、この X軸 はポインティングデバイス 131が設けられたノートパソコン等のディスプレイ上の左右 又は横方向に対応し、 Y軸は前後又は縦方向に対応する。 [0005] 歪みセンサ 131a、 b、 c、 dはピエゾ抵抗素子のような歪みゲージで構成されており 、図示されていない操作部をそれぞれ +X方向、 X方向、 +Y方向、 Y方向に操 作すると、その操作方向に応じてそれぞれ歪みセンサ 131a、 b、 c、 dが下方に押圧 され、その荷重により抵抗値が変化するように構成されている。また、歪みセンサ 131 aと 131bとが直列に接続され、歪みセンサ 131cと 131dとが直列に接続されている。 さら〖こ、直列接続回路同士が並列に接続され、その並列接続回路に電源電位 Vdd が供給される。荷重のない状態では、 4個の歪みセンサの抵抗値は等しいが、ポイン ティングデバイスの操作部を +X方向、 X方向、 +Y方向、 Y方向に押圧すると、 押圧された方向の歪みセンサ 131a、 b、 c、 dの抵抗値が変化し、歪みセンサ 131aと 131bとの接続点 131eから X軸方向の歪みが電圧変化として検出され、歪みセンサ 131cと 131dとの接続点 131fから Y軸方向の歪みが電圧変化として検出される。こ のとき、操作部を斜め方向（X軸及び Y軸を含む平面内で X軸及び Y軸に平行でな い方向）に押圧すると、押圧方向のベクトルに対する X軸方向の成分の歪み及び Y 軸方向の成分の歪みが検出される。荷重を解除すると、各歪みセンサの抵抗値は荷 重のないときの状態に戻り、接続点 131e、 13 Ifの電位も変化する前の値に戻る。前 記接続点 131e、 131fは、それぞれ信号処理装置 121の端子 121a、 121bに接続さ れる。
[0006] ローノ スフィルタ 132, 133は、それぞれコンデンサ 132a, 133a及び抵抗 132b, 133bからなり、後述する演算増幅回路 123及び 124の出力信号力も低周波ノイズ成 分を除去するように、高域遮断周波数が 150Hz程度に設定されている。また、ロー パスフィルタ 132の出力側は、信号処理装置 121の端子 121a及び 121bに接続され 、 ローパスフィルタ 133の出力側は、信号処理装置 121の端子 121c及び 121dに接 続されている。
[0007] 信号処理装置 121は、 CPU122a、 ROM 122b及び RAM 122cを有し、この信号 処理装置 121全体の制御等を行うデジタル処理回路 122と、反転入力側が端子 12 laに接続され、非反転入力側が後述するデジタル アナログ変換回路（以下、 DAC という） 126の出力側に接続され、出力側が端子 121bに接続された演算増幅回路 1 23と、反転入力側が端子 121cに接続され、非反転入力側が後述する DAC127の 出力側に接続され、出力側が端子 121dに接続された演算増幅回路 124と、演算増 幅回路 123の出力側に接続されたアナログスィッチ SW19と、演算増幅回路 124の 出力側に接続されたアナログスィッチ SW20と、入力側がアナログスィッチ SW19及 び SW20の共通の出力側に接続され、出力側がデジタル処理回路 122の入力側に 接続されたアナログ デジタル変換回路（以下、 ADCという） 125と、入力側がデジタ ル処理回路 122の出力側に接続され、出力側が演算増幅回路 123の非反転入力側 に接続された DAC126と、入力側がデジタル処理回路 122の出力側に接続され、 出力側が演算増幅回路 124の非反転入力側に接続された DAC127とを備えている 。ローパスフィルタ 122、 123は、それぞれ演算増幅回路 123、 124の帰還回路にな つている。
[0008] 以上の構成を有する信号処理装置 121の動作を説明する。
ポインティングデバイス 131の点 131 eから出力された X軸方向の歪み電圧は、端 子 121aから演算増幅回路 123の反転入力側に供給される。同様に、ポインティング デバイス 131の点 131fから出力された Y軸方向の歪み電圧は、端子 121cから演算 増幅回路 124の反転入力側に供給される。演算増幅回路 123の非反転入力側には 、デジタル処理回路 122から出力された基準データが DAC 126にてアナログ基準電 圧に変換され、入力される。演算増幅回路 124の非反転入力側には、デジタル処理 回路 122から出力された基準データが DAC127にてアナログ基準電圧に変換され、 入力される。ここで、歪みセンサ 131a、 131b, 131c, 131dの各々の無荷重時の抵 抗値を Rs、ローパスフィルタ 132及び 133における抵抗 132b及び 133bの各々の抵 抗値を Rfとすると、演算増幅回路 133及び 134のゲインは一 {RfZ (RsZ2) }となる ので、入力された X軸方向及び Y軸方向の歪み電圧の変化（± 10mV程度）をアナ ログ基準電圧を中心とした電圧変化（± 1V程度）に増幅することができる。
[0009] アナログスィッチ SW19及び SW20には、デジタル処理回路 122から、図 10に示 すような検出周期 T1 (例えば 10msec)毎に交互にレベルが変化する矩形波 Aswl9 及び Asw20が切り換え制御信号として入力される。アナログスィッチ SW19及び SW2 0は、それぞれ矩形波 Aswl9及び Asw20がハイレベルの期間にオンになり、ローレべ ルの期間にオフになるので、アナログスィッチ SW19及び SW20は検出周期 T1で交 互にオンになる。このため、アナログスィッチ SW19及び SW20の共通の出力側、即 ち ADC125の入力側には、図 10に示すように X軸方向の歪み電圧及び Y軸方向の 歪み電圧が交互に現れる。これらの歪み電圧は ADC125によりデジタル化され、デ ジタル処理回路 122に入力される。
[0010] しかしながら、従来の感圧式ポインティングデバイスを備えたコンピュータにおいて、 ポインタの位置でコンピュータに指示を入力するためには別途キーを押すことが必要 であったため、マウスのようにポインタの移動操作入力（座標入力）及びクリック操作 入力が可能なポインティングデバイスと比較すると、操作性が低いという問題点がある
[0011] そこで、このような問題点を解決するため、 +X方向、 X方向、 +Y方向、 Y方向 の歪みセンサに加えて、操作部による X軸及び Y軸に垂直な方向の荷重を検知する 歪みセンサを備え、ポインタの移動操作入力及びクリック操作入力を可能にした感圧 式ポインティングデバイスが提案されて 、る（特許文献 2)。
特許文献 1：特開平 7-319617号公報
特許文献 2：特開 2001 - 311671号公報
発明の開示
発明が解決しょうとする課題
[0012] し力しながら、前記特許文献 2に記載された感圧式ポインティングデバイスは 5個の 歪みセンサを備えた特別な構成を有するものであるため、部品点数の増加によりコス トが高くなる。従って、本発明は、 X軸歪みセンサ及び Y軸歪みセンサを備えた一般 的な感圧式ポインティングデバイスを用いて、ポインタの移動操作入力及びクリック操 作入力を可能にすることを目的とする。
課題を解決するための手段
[0013] 請求項 1に係る発明は、ポインティングデバイスから出力される信号を処理する信 号処理装置であって、前記ポインティングデバイスは、その操作部の X軸及び Z又は γ軸のプラス方向とマイナス方向に対する操作による検知信号を前記 X軸及び Z又 は Y軸のプラス方向又はマイナス方向の一方に対する操作とプラス方向とマイナス方 向の双方に対する操作とを識別可能に出力する検知手段と、前記検知手段から前 記 X軸及び Z又は Y軸のプラス方向又はマイナス方向の一方に対する操作による検 知信号を取り出す第 1の出力手段と、前記検知手段から前記 X軸及び Ζ又は Υ軸の プラス方向とマイナス方向の双方に対する操作による検知信号を取り出す第 2の出 力手段とを備え、前記信号処理装置は、前記第 1の出力手段の出力信号をポインタ の移動操作信号として処理し、前記第 2の出力手段の出力信号をクリック操作信号と して処理することを特徴とする信号処理装置である。
請求項 2に係る発明は、請求項 1記載の信号処理装置において、前記検知手段は 、Χ軸及び Ζ又は Υ軸のプラス方向の操作による荷重に応じて抵抗値が変化する第 1の抵抗素子と、その第 1の抵抗素子と直列接続された X軸及び/又は Υ軸のマイナ ス方向の操作による荷重に応じて抵抗値が変化する第 2の抵抗素子とを備え、その 直列接続回路の一端に電源が供給され、前記抵抗素子同志の接続点に接続された 端子を前記第 1の出力手段とし、前記直列接続回路の電源側の端に接続された端 子を第 2の出力手段としたことを特徴とする信号処理装置である。
請求項 3に係る発明は、請求項 1記載の信号処理装置において、前記 X軸方向の 移動操作信号及び Υ軸方向の移動操作信号を切り換えて出力する第 1のスィッチン グ回路と、前記第 1のスイッチング回路から出力された前記 X軸方向の移動操作信号 及び Υ軸方向の移動操作信号を増幅する第 1の増幅回路と、前記クリック操作信号 を増幅する第 2の増幅回路と、前記第 1及び第 2の増幅回路の出力信号を切り換え て出力する第 2のスイッチング回路と、前記第 1及び第 2のスイッチング回路を制御す る制御回路とを備え、前記制御回路は、前記第 1のスイッチング回路が所定の周期 毎に前記 X軸方向の移動操作信号及び Υ軸方向の移動操作信号を交互に出力する ように切り換え制御するとともに、前記第 2のスイッチング回路が前記所定の周期毎に 前記第 1及び第 2の増幅回路の出力信号を交互に出力するように切り換え制御する ことを特徴とする信号処理装置である。
請求項 4に係る発明は、請求項 1記載の信号処理装置において、前記 X軸方向の 移動操作信号、 Υ軸方向の移動操作信号及びクリック操作信号を切り換えて出力す るスイッチング回路と、前記スイッチング回路から出力された前記 X軸方向の移動操 作信号、 Υ軸方向の移動操作信号及びクリック操作信号を増幅する増幅回路と、前 記スイッチング回路を制御する制御回路とを備え、前記制御回路は、前記スィッチン グ回路が所定の周期毎に前記 X軸方向の移動操作信号、 Y軸方向の移動操作信号 及びクリック操作信号を循環的に出力するように切り換え制御することを特徴とする信 号処理装置である。
請求項 5に係る発明は、請求項 1記載の信号処理装置において、前記 X軸方向の 移動操作信号を増幅する第 1の増幅回路と、前記 Y軸方向の移動操作信号を増幅 する第 2の増幅回路と、前記クリック操作信号を増幅する第 3の増幅回路と、前記第 1 乃至第 3の増幅回路の出力信号を切り換えて出力するスイッチング回路と、前記スィ ツチング回路を制御する制御回路とを備え、前記制御回路は、前記スイッチング回路 が所定の周期毎に前記 X軸方向の移動操作信号、 Y軸方向の移動操作信号及びク リック操作信号を循環的に出力するように切り換え制御することを特徴とする信号処 理装置である。
請求項 6に係る発明は、請求項 1記載の信号処理装置において、前記クリック操作 信号をコピーするカレントミラー回路を備えたことを特徴とする信号処理装置である。 請求項 7に係る発明は、請求項 6記載の信号処理装置において、前記 X軸方向の 移動操作信号を増幅する第 1の増幅回路と、前記 Y軸方向の移動操作信号を増幅 する第 2の増幅回路と、前記カレントミラー回路の出力電流を電圧に変換する電流 電圧変換回路と、前記電流 電圧変換回路の出力信号を増幅する第 3の増幅回路と 、前記第 1乃至第 3の増幅回路の出力信号を切り換えて出力するスイッチング回路と 、前記スイッチング回路を制御する制御回路とを備え、前記制御回路は、前記スイツ チング回路が所定の周期毎に前記 X軸方向の移動操作信号、 Y軸方向の移動操作 信号及びクリック操作信号を循環的に出力するように切り換え制御することを特徴と する信号処理装置である。
請求項 8に係る発明は、請求項 6記載の信号処理装置において、前記 X軸方向の 移動操作信号を増幅する第 1の増幅回路と、前記 Y軸方向の移動操作信号を増幅 する第 2の増幅回路と、前記第 1及び第 2の増幅回路の出力信号を切り換えて出力 するスイッチング回路と、前記カレントミラー回路の出力電流に応じて発振周波数が 変化する発振回路と、前記発振回路の発振周波数を測定する周波数測定回路と、 前記スイッチング回路を制御する制御回路とを備え、前記制御回路は、前記スィッチ ング回路が所定の周期毎に前記 X軸方向の移動操作信号及び Y軸方向の移動操 作信号を交互に出力するように切り換え制御することを特徴とする信号処理装置であ る。
発明の効果
[0014] 本発明に係る信号処理装置によれば、 X軸歪みセンサ及び Y軸歪みセンサを備え た一般的な感圧式ポインティングデバイスを用いて、ポインタの移動操作入力及びク リック操作入力が可能になるので、一般的なポインティングデバイスの操作性の向上 及び機能の拡張を実現できる。
図面の簡単な説明
[0015] [図 1]本発明の第 1の実施形態に係る信号処理装置の構成を示す図である。
[図 2]本発明の第 1の実施形態に係る信号処理装置の動作タイミングチャートである。
[図 3]本発明の第 2の実施形態に係る信号処理装置の構成を示す図である。
[図 4]本発明の第 2の実施形態に係る信号処理装置の動作タイミングチャートである。
[図 5]本発明の第 3の実施形態に係る信号処理装置の構成を示す図である。
[図 6]本発明の第 3の実施形態に係る信号処理装置の動作タイミングチャートである。
[図 7]本発明の第 4の実施形態に係る信号処理装置の構成を示す図である。
[図 8]本発明の第 5の実施形態に係る信号処理装置の構成を示す図である。
[図 9]従来の信号処理装置の構成を示す図である。
[図 10]従来の信号処理装置の動作タイミングチャートである。
符号の説明
[0016] 1、 21、 41、 61、 91…信号処理装置、 3、 4、 23、 43、 44、 45、 63、 64、 65…演 算増幅回路、 11、 31、 51、 81、 111 · · ·感圧式ポインティングデバイス、 71 · · ·レギ ユレータ兼電流検出回路、 100· · ·カレントミラー回路、 101 ' ' 'CR発振回路、 SW1 一 SW18—スィッチ。
発明を実施するための最良の形態
[0017] 以下、図面を参照しながら本発明の実施形態について説明する。 〔第 1の実施形態〕
図 1は本発明の第 1の実施形態に係る信号処理装置の構成を示す図であり、図 2 はその動作タイミングチャートである。
[0018] 本実施形態の信号処理装置 1は ICで構成されており、図 1に示すように、感圧式ポ インティングデバイス 11の出力信号が入力される。感圧式ポインティングデバイス 11 は、図示されていない操作部の +X方向の荷重を検知する歪みセンサ 11aと、 X方 向の荷重を検知する歪みセンサ l ibと、 +Y方向の荷重を検知する歪みセンサ 11c と、 Y方向の荷重を検知する歪みセンサ l idとを備えている。歪みセンサ l la、 b、 c 、 dはピエゾ抵抗素子のような歪みゲージで構成されており、図示されていない操作 部をそれぞれ +X方向、 X方向、 +Y方向、 Y方向に操作すると、その操作方向 に応じてそれぞれ歪みセンサ l la、 b、 c、 dが下方に押圧され、その荷重により抵抗 値が変化するように構成されている。さらに、操作部を X軸及び Y軸に垂直な方向に 操作すると、歪みセンサ l la、 b、 c、 dの全てが下方に押圧され、その荷重により全て の歪みセンサ l la、 b、 c、 dの抵抗値が変化するように構成されている。また、歪みセ ンサ 1 laと 1 lbとが直列に接続され、歪みセンサ 1 lcと 1 Idとが直列に接続されて ヽ る。また、直列接続回路同士が並列に接続され、その並列接続回路には、後述する レギユレータ 8から抵抗 14を介して定電位 Vregが供給される。コンデンサ 15はデカ ップリング用である。ここで、抵抗 14の抵抗値は、 4個の歪みセンサ 11a— l idの無 荷重時の抵抗値と同じ値に設定されている。
[0019] 荷重のな 、状態では、 4個の歪みセンサの抵抗値は等し 、が、ポインティングデバ イスの操作部を方向に押圧されると、押圧された方向の歪みセンサの抵抗値が変化 し、歪みセンサ 11aと l ibとの接続点 l ieから X軸方向の歪みが電圧変化として検出 され、歪みセンサ 1 lcと 1 Idとの接続点 1 Ifから Y軸方向の歪みが電圧変化として検 出される。さらに、抵抗 14と歪みセンサ 11a及び 11cとの接続点 l lgから、 Z軸方向 の歪みが電圧変化として検出される。ここで、 Z軸方向とは、 X軸及び Y軸と直交する 方向であり、感圧式ポインティングデバイス 11の操作部全体を押し込む (マウスのタリ ックに相当）荷重による接続点 l lgの電圧変化を Z軸方向の歪みとして検出したもの である。荷重を解除すると、各歪みセンサの抵抗値は荷重のないときの状態に戻り、 接続点 l le、 l lf、 l lgの電位も変化する前の値に戻る。前記接続点 l ieから X軸方 向の歪みが電位の変化として検出され、前記接続点 1 Ifから Y軸方向の歪みが電圧 変化として検出され、前記接続点 l lgから、 Z軸方向の歪みが電圧変化として検出さ れる。接続点 l le、 1 If及び l lgは、それぞれ信号処理装置 1の端子 ld、 le及び lb に接続される。
[0020] ローパスフィルタ 12, 13は、それぞれコンデンサ 12a, 13a及び抵抗 12b, 13b力ら なり、後述する演算増幅回路 3及び 4の出力信号から低周波ノイズ成分を除去するよ うに、高域遮断周波数が 150Hz程度に設定されている。また、ローノ スフィル 12の 出力側は、信号処理装置 1の端子 lb及び lcに接続され、ローパスフィルタ 13の出力 側は、信号処理装置 1の端子 le及び Ifに接続されている。これらのローパスフィルタ 12, 13の基本機能は従来のローパスフィルタ 132, 133と同じである。
[0021] 信号処理装置 1は、 CPU2a、 ROM2b及び RAM2cを有し、この信号処理装置 1 全体の制御等を行うデジタル処理回路 2と、入力側が端子 Idに接続され、出力側が 後述する演算増幅回路 4の反転入力側に接続されたスィッチ SW1と、入力側が端子 leに接続され、出力側が後述する演算増幅回路 4の反転入力側に接続されたスイツ チ SW2と、反転入力側が端子 lbに接続され、非反転入力側が後述する DAC6の出 力側に接続され、出力側が端子 lcに接続された演算増幅回路 3と、反転入力側がス イッチ SW1及び SW2の共通の出力側に接続され、非反転入力側が後述する DAC 7の出力側に接続され、出力側が端子 fcに接続された演算増幅回路 4と、演算増幅 回路 3の出力側に接続されたアナログスィッチ SW4と、演算増幅回路 4の出力側に 接続されたアナログスィッチ SW5と、アナログスィッチ SW4及び SW5の共通の出力 側に接続された ADC5と、入力側がデジタル処理回路 2の出力側に接続され、出力 側が演算増幅回路 3の非反転入力側に接続された DAC8と、入力側がデジタル処 理回路 2の出力側に接続され、出力側が演算増幅回路 4の非反転入力側に接続さ れた DAC7と、電源電圧 Vddから定電位 Vregを生成するレギユレータ 8と、レギユレ ータ 8の出力側と演算増幅回路 3の反転入力側との間に接続されたスィッチ SW3と を備えている。ここで、感圧式ポインティングデバイス 11の構造上、接続点 l lgから 出力される Z軸方向の歪電圧の振幅は、 X軸方向の歪み電圧及び Y軸方向の歪み 電圧の振幅より小さいので、演算増幅回路 3のゲインを演算増幅回路 4よりも大きくす ることが好適である。
[0022] レギユレータ 8の出力側は端子 laに接続され、端子 laには前述した抵抗 14及びコ ンデンサ 15が接続されている。また、端子 laと端子 lbとの間にはスィッチ SW3が接 続されている。ローパスフィルタ 12, 13は、それぞれ演算増幅回路 3, 4の帰還回路 になっている。さらに、一点鎖線で囲まれた領域 1A内の回路にはレギユレータ 8から 定電位 Vregが供給されている。このように安定な電圧 Vregを供給することにより、演 算増幅回路 3及び 4のオフセット電圧が小さくなるため、演算増幅回路 3及び 4の面 積を従来の演算増幅回路 123及び 124よりも小さくすることができる。
[0023] 以上の構成を有する信号処理装置 1の動作を説明する。
ポインティングデバイス 11の点 11 eから出力された X軸方向の歪み電圧は、端子 1 d 力もアナログスィッチ SW1の入力側に送られる。また、ポインティングデバイス 11の点 1 Ifから出力された Y軸方向の歪み電圧は、端子 leからアナログスィッチ SW2の入 力側に送られる。さらに、ポインティングデバイス 11の点 l lgから出力された Z軸方向 の歪み電圧は、端子 lbから演算増幅回路 3の反転入力側に入力される。
[0024] アナログスィッチ SW1及び SW2、並びにスィッチ SW3には、デジタル処理回路 2 から、図 2に示すような検出周期 T2毎に周期的にレベルが変化する矩形波 Aswl、 Asw2及び Asw3が切り換え制御信号として入力される。矩形波 Aswl及び Asw2は 矩形波 Asw3がハイレベルの期間に交互にハイレベルとなる。アナログスィッチ SW1 及び SW2並びにスィッチ SW3は、それぞれ矩形波 Aswl、 Asw2及び Asw3がハイ レベルの期間にオンになり、ローレベルの期間にオフになるので、スィッチ SW3は検 出周期 T2毎に交互にオンとなり、アナログスィッチ SW1及び SW2はスィッチ SW3が オンの期間に交互にオンとなる。
[0025] ここで、スィッチ SW3がオンの期間は、抵抗 14の両端がショートされるため、ポイン ティングデバイス 11の点 1 lgの電位及び演算増幅回路 3の反転入力側の電位はレ ギユレータ 8の出力電位に固定される。従って、 Z軸方向の歪み電圧は演算増幅回 路 3の反転入力側に入力されない。スィッチ SW3がオンで、かつアナログスィッチ S W1がオンの期間は、ポインティングデバイス 11の点 1 leから出力された X軸方向の 歪み電圧が演算増幅回路 4の反転入力側に入力され、スィッチ SW3がオンで、かつ アナログスィッチ SW2がオンの期間は、ポインティングデバイス 11の点 1 Ifから出力 された Y軸方向の歪み電圧が演算増幅回路 4の反転入力側に入力される。つまり、 演算増幅回路 4の反転入力側には、 X軸方向の歪み電圧と Y軸方向の歪み電圧とが 交互に入力される。一方、スィッチ SW3がオフの期間は、ポインティングデバイス 11 の点 l lgから出力された Z軸方向の歪み電圧が演算増幅回路 13の反転入力側に入 力される。
[0026] ここで抵抗 14を設けた理由を説明する。前記したように、抵抗 14の抵抗値は 4個の 歪みセンサ 11a— l idの無荷重時の抵抗値と同じ値に設定されている。従って、レギ ユレータ 8の出力電位を Vregとすると、スィッチ SW3がオンの期間の無荷重時には 点 l ie及び l lfの電位は Vreg Z2となるから、 X軸方向の歪み電圧及び Y軸方向の 歪み電圧は Vreg /2を中心に変化する。また、スィッチ SW3がオフの期間の無荷重 時には点 l lgの電位も Vreg Z2となるから、 Z軸方向の歪み電圧は Vreg Z2から変 化する。つまり、抵抗 14は無荷重時の X軸、 Y軸及び Z軸の歪み電圧の中心値を揃 えるために設けたものである。
[0027] 演算増幅回路 3の非反転入力側には、デジタル処理回路 2から出力された基準デ ータが DAC6にてアナログ基準電圧に変換され、入力される。演算増幅回路 4の非 反転入力側には、デジタル処理回路 2から出力された基準データが DAC7にてアナ ログ基準電圧に変換され、入力される。 X軸方向の歪み電圧及び Y軸方向の歪み電 圧は、それぞれ図 2の矩形波 Aswl、 Asw2がハイレベルの期間に演算増幅回路 4に より交互に増幅され、 Z軸方向の歪み電圧は図 2の矩形波 Asw3がローレベルの期 間に演算増幅回路 3により増幅される。
[0028] 演算増幅回路 3及び 4の出力側に設けられたアナログスィッチ SW4及び SW5には 、デジタル処理回路 2から、図 2に示すような検出周期 T2毎に交互にレベルが変化 する矩形波 Asw4及び Asw5が切り換え制御信号として入力される。アナログスィッチ SW4及び SW5は、それぞれ矩形波 Asw4及び Asw5がハイレベルの期間にオンに なり、ローレベルの期間にオフになるので、アナログスィッチ SW4及び SW5は検出 周期 T2毎に交互にオンになる。このため、アナログスィッチ SW4及び SW5の共通の 出力側、即ち ADC5の入力側には、図 2に示すように X軸方向の歪み電圧、 Y軸方 向の歪み電圧及び Z軸方向の歪み電圧が循環的に現れる。これらの歪み電圧は AD C5によりデジタルィ匕され、デジタル処理回路 2に入力される。
[0029] このように、本実施形態によれば、 X軸歪みセンサ及び Y軸歪みセンサを備えた既 存の感圧式ポインティングデバイスを用い、センサ全体への荷重をタッピング (クリック )と判定する機能を付加することにより、ポインティングデバイスの操作性の向上及び 機能の拡張を実現できる。
[0030] 〔第 2の実施形態〕
図 3は本発明の第 2の実施形態に係る信号処理装置を示す図であり、図 4はその動 作タイミングチャートである。
[0031] 図 3に示すように、本実施形態の信号処理装置 21には、感圧式ポインティングデバ イス 31の出力信号が入力される。感圧式ポインティングデバイス 31は、図示されてい ない操作部の +X方向の荷重を検知する歪みセンサ 31aと、 X方向の荷重を検知 する歪みセンサ 31bと、 +Y方向の荷重を検知する歪みセンサ 31cと、 Y方向の荷 重を検知する歪みセンサ 3 Idとを備えている。歪みセンサ 31aと 31bとが直列に接続 され、歪みセンサ 31cと 31dとが直列に接続されている。また、直列接続回路同士が 並列に接続され、その並列接続回路には、後述するレギユレータ 26から抵抗 34を介 して定電位 Vregが供給される。コンデンサ 35はデカップリング用である。ここで、抵 抗 34の抵抗値は、 4個の歪みセンサ 31a— 31dの無荷重時の抵抗値と同じ値に設 定されている。感圧式ポインティングデバイス 31の歪み検出時の動作は、第 1の実施 形態における感圧式ポインティングデバイス 11と同じであるから、説明を省略する。
[0032] ローパスフィルタ 32は、コンデンサ 32a及び抵抗 32bからなり、後述する演算増幅 回路 23の出力信号力も低周波ノイズ成分を除去するように、高域遮断周波数が 150 Hz程度に設定されている。また、ローパスフィル 32の出力側は、信号処理装置 21の 端子 21e及び 21fに接続されている。このローノ スフィルタ 32の基本機能は第 1の実 施形態のローパスフィルタ 12と同じである。
[0033] 信号処理装置 21は、 CPU22a、 ROM22b及び RAM22cを有し、この信号処理装 置 21全体の制御等を行うデジタル処理回路 22と、入力側がそれぞれ端子 21c、 21 d及び 21bに接続され、出力側が後述する演算増幅回路 23の反転入力側に共通に 接続されたアナログスィッチ SW6、 SW7及び SW8と、反転入力側がアナログスイツ チ SW6、 SW7及び SW8の出力側に接続され、非反転入力側が後述する DAC25 の出力側に接続され、出力側が端子 21fに接続された演算増幅回路 23と、演算増 幅回路 23の出力側に接続された ADC24と、入力側がデジタル処理回路 22の出力 側に接続され、出力側が演算増幅回路 23の非反転入力側に接続された DAC25と 、電源電圧 Vddから定電位を生成するレギユレータ 26と、レギユレータ 26の出力側と 演算増幅回路 23の反転入力側との間に接続されたスィッチ SW9とを備えている。
[0034] レギユレータ 26の出力側は端子 21aに接続され、端子 21aには前述した抵抗 34及 びコンデンサ 15が接続されている。また、端子 21aと端子 21bとの間にはスィッチ SW 9が接続されている。ローパスフィルタ 32は、演算増幅回路 23の帰還回路になって いる。さらに、一点鎖線で囲まれた領域 21 A内の回路にはレギユレータ 28から定電 位 Vregが供給されている。
[0035] 以上の構成を有する信号処理装置 21の動作を説明する。
ポインティングデバイス 31の点 31eから出力された X軸方向の歪み電圧は、端子 2 lcからアナログスィッチ SW6の入力側に供給される。また、ポインティングデバイス 3 1の点 31fから出力された Y軸方向の歪み電圧は、端子 21dからアナログスィッチ SW 7の入力側に供給される。さらに、ポインティングデバイス 31の点 31gから出力された Z軸方向の歪み電圧は、端子 21bからアナログスィッチ SW8の入力側に供給される
[0036] アナログスィッチ SW6、 SW7及び SW8並びにスィッチ SW9には、デジタル処理回 路 22から、図 4に示すような検出周期 T2毎に周期的にレベルが変化する矩形波 A sw6、 Asw7、 Asw8及び Asw9が切り換え制御信号として入力される。矩形波 Asw6 及び Asw7は矩形波 Asw9がハイレベルの期間に交互にハイレベルとなり、矩形波 A sw8は矩形波 Asw9がローレベルの期間にハイレベルとなる。アナログスィッチ SW6 、 SW7及び SW8並びにスィッチ SW9は、それぞれ矩形波 Asw6、 Asw7、 Asw8及 び Asw9がハイレベルの期間にオンになり、ローレベルの期間にオフになる。従って 、スィッチ SW9は検出周期 T2毎に交互にオンとなり、アナログスィッチ SW6及び SW 7はスィッチ SW9がオンの期間に交互にオンとなり、アナログスィッチ SW8はスィッチ SW9がオフの期間にオンとなる。
[0037] ここで、スィッチ SW9がオンの期間は、抵抗 34の両端がショートされるため、ポイン ティングデバイス 31の点 31gの電位はレギユレータ 26の出力電位に固定される。スィ ツチ SW9がオンで、かつアナログスィッチ SW6がオンの期間は、ポインティングデバ イス 31の点 31eから出力された X軸方向の歪み電圧が演算増幅回路 23の反転入力 側に入力され、スィッチ SW9がオンで、かつアナログスィッチ SW7がオンの期間は、 ポインティングデバイス 31の点 31fから出力された Y軸方向の歪み電圧が演算増幅 回路 23の反転入力側に入力される。一方、スィッチ SW9がオフで、かつアナログス イッチ SW8がオンの期間は、ポインティングデバイス 31の点 31gから出力された Z軸 方向の歪み電圧が演算増幅回路 23の反転入力側に入力される。つまり、演算増幅 回路 23の反転入力側には、 X軸方向の歪み電圧と Y軸方向の歪み電圧と Z軸方向 の歪み電圧とが循環的に入力される。
[0038] 演算増幅回路 23の非反転入力側には、デジタル処理回路 22から出力された基準 データが DAC25にてアナログ基準電圧に変換され、入力される。 X軸方向の歪み電 圧、 Y軸方向の歪み電圧及び Z軸方向の歪み電圧は、それぞれ図 4の矩形波 Asw6 、 Asw7、 Asw8がハイレベルの期間に演算増幅回路 23により循環的に増幅される。 これらの歪み電圧は ADC24によりデジタル化され、デジタル処理回路 22に入力さ れる。
[0039] このように、本実施形態によれば、 1個の演算増幅回路 23により 3軸の歪み電圧の 増幅を行うように構成したので、入力情報検出回路 21の回路規模を低減することが できる。
[0040] 〔第 3の実施形態〕
図 5は本発明の第 3の実施形態に係る信号処理装置の構成を示す図であり、図 6 はその動作タイミングチャートである。
[0041] 図 5に示すように、本実施形態の信号処理装置 41には、感圧式ポインティングデバ イス 51の出力信号が入力される。感圧式ポインティングデバイス 51は、図示されてい ない操作部の +X方向の荷重を検知する歪みセンサ 51aと、 X方向の荷重を検知 する歪みセンサ 51bと、 +Y方向の荷重を検知する歪みセンサ 51cと、 Y方向の荷 重を検知する歪みセンサ 5 Idとを備えている。歪みセンサ 51aと 51bとが直列に接続 され、歪みセンサ 51cと 51dとが直列に接続されている。また、直列接続回路同士が 並列に接続され、その並列接続回路には、後述するレギユレータ 50から抵抗 55を介 して定電位 Vregが供給される。コンデンサ 56はデカップリング用である。ここで、抵 抗 55の抵抗値は、 4個の歪みセンサ 51a— 51dの無荷重時の抵抗値と同じ値に設 定されている。感圧式ポインティングデバイス 51の歪み検出時の動作は、第 1の実施 形態における感圧式ポインティングデバイス 11と同じであるから、説明を省略する。
[0042] ローパスフィルタ 52、 53及び 54は、それぞれコンデンサ 52a、 53a及び 54a、並び に抵抗 52b、 53b及び 54bからなり、後述する演算増幅回路 43、 44及び 45の出力 信号カゝら低周波ノイズ成分を除去するように、高域遮断周波数が 150Hz程度に設定 されている。また、ローパスフィル 52の出力側は信号処理装置 41の端子 41d及び 41 eに接続され、ローパスフィルタ 53の出力側は端子 41f及び 41gに接続され、ローバ スフィルタ 54の出力側は端子 41b及び 41cに接続されている。これらのローパスフィ ルタの基本機能は第 1の実施の形態のローパスフィルタ 12、 13と同じである。
[0043] 信号処理装置 41は、 CPU42a、 ROM42b及び RAM42cを有し、この信号処理装 置 41全体の制御等を行うデジタル処理回路 42と、反転入力側が端子 41dに接続さ れ、非反転入力側が後述する DAC47の出力側に接続され、出力側が端子 41eに 接続された演算増幅回路 43と、反転入力側が端子 41fに接続され、非反転入力側 が後述する DAC48の出力側に接続され、出力側が端子 41gに接続された演算増 幅回路 44と、反転入力側が端子 41bに接続され、非反転入力側が後述する DAC4 9の出力側に接続され、出力側が端子 41cに接続された演算増幅回路 45と、演算増 幅回路 43の出力側に接続されたアナログスィッチ SW10と、演算増幅回路 44の出 力側に接続されたアナログスィッチ SW11と、演算増幅回路 45の出力側に接続され たアナログスィッチ SW12と、アナログスィッチ SW10乃至 12の共通の出力側に接続 された ADC46と、入力側がデジタル処理回路 42の出力側に接続され、出力側が演 算増幅回路 43の非反転入力側に接続された DAC47と、入力側がデジタル処理回 路 42の出力側に接続され、出力側が演算増幅回路 44の非反転入力側に接続され た DAC48と、入力側がデジタル処理回路 42の出力側に接続され、出力側が演算 増幅回路 45の非反転入力側に接続された DAC49と、電源電圧 Vddから定電位 V regを生成するレギユレータ 50と、レギユレータ 50の出力側と演算増幅回路 45の反 転入力側との間に接続されたスィッチ SW13とを備えている。
[0044] レギユレータ 50の出力側は端子 41aに接続され、端子 41aには前述した抵抗 55及 びコンデンサ 56が接続されている。また、端子 41aと端子 41bとの間にはスィッチ SW 13が接続されている。ローパスフィルタ 52、 53及び 54は、それぞれ演算増幅回路 4 3、 44及び 45の帰還回路になっている。さらに、一点鎖線で囲まれた領域 41A内の 回路にはレギユレータ 50から定電位 Vregが供給されている。
[0045] 以上の構成を有する信号処理装置 41の動作を説明する。
ポインティングデバイス 51の点 51eから出力された X軸方向の歪み電圧、点 51fか ら出力された Y軸方向の歪み電圧及び点 51gから出力された Z軸方向の歪み電圧は 、それぞれ端子 41d、 41f及び 41bから、演算増幅回路 43、 44及び 45の反転入力 側に入力される。
[0046] アナログスィッチ SW10乃至 12、並びにスィッチ SW13には、デジタル処理回路 42 から、図 6に示すような検出周期 T2毎に周期的にレベルが変化する矩形波 Aswl0、 Aswll、 Aswl2及び Aswl3が切り換え制御信号として入力される。矩形波 AswlO及 び Aswllは矩形波 Aswl3がハイレベルの期間に交互にハイレベルとなり、矩形波 A swl2は矩形波 Aswl3がローレベルの期間にハイレベルとなる。アナログスィッチ SW 10乃至 12並びにスィッチ SW13は、それぞれ矩形波 AswlO、 Aswll, Aswl2及び A swl3がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、スイツ チ SW13は検出周期 T2毎に交互にオンとなり、アナログスィッチ SW10乃 12は検出 周期 T2毎に循環的にオンとなる。
[0047] ここで、スィッチ SW13がオンの期間は、抵抗 55の両端がショートされるため、ポィ ンティングデバイス 51の点 51gの電位及び演算増幅回路 45の反転入力側の電位は レギユレータ 50の出力電位に固定される。従って、 X軸方向の歪み電圧及び Y軸方 向の歪み電圧はそれぞれ演算増幅回路 43及び 44の反転入力側に入力されるが、 Z 軸方向の歪み電圧は演算増幅回路 45の反転入力側に入力されない。一方、スイツ チ SW13がオフの期間は、ポインティングデバイス 51の点 51gから出力された Z軸方 向の歪み電圧が演算増幅回路 45の反転入力側に入力される。演算増幅回路 43、 4 4及び 45の非反転入力側には、それぞれデジタル処理回路 42から出力された基準 データが DAC47、 48及び 49にてアナログ基準電圧に変換され、入力される。
[0048] 演算増幅回路 43、 44及び 45で増幅された X軸方向の歪み電圧、 Y軸方向の歪み 電圧及び Z軸方向の歪み電圧は、それぞれ図 6の矩形波 Aswl0、 Aswll及び Aswl2 がハイレベルの期間にスィッチ SW10乃至 12から循環的に出力される。このため、ァ ナログスィッチ SW10乃至 12の共通の出力側、即ち ADC46の入力側には、図 6に 示すように X軸方向の歪み電圧、 Y軸方向の歪み電圧及び Z軸方向の歪み電圧が 循環的に現れる。これらの歪み電圧は ADC46によりデジタル化され、デジタル処理 回路 42に入力される。
[0049] このように、本実施形態によれば、 3軸の歪み電圧の増幅をそれぞれに専用の演算 増幅回路で行うように構成したので、演算増幅回路の入力側のスイッチング回路が 不要となる。
[0050] 〔第 4の実施形態〕
図 7は本発明の第 4の実施形態に係る信号処理装置の構成を示す図である。 図 7に示すように、本実施形態の信号処理装置 61には、感圧式ポインティングデバ イス 81の出力信号が入力される。感圧式ポインティングデバイス 81は、図示されてい ない操作部の +X方向の荷重を検知する歪みセンサ 81aと、 X方向の荷重を検知 する歪みセンサ 81bと、 +Y向の荷重を検知する歪みセンサ 81cと、 Y方向の荷重 を検知する歪みセンサ 8 Idとを備えている。歪みセンサ 8 laと 8 lbとが直列に接続さ れ、歪みセンサ 81cと 81dとが直列に接続されている。また、直列接続回路同士が並 列に接続され、その並列接続回路には、後述するように、信号処理装置 61の端子 6 laから第 2の定電位 Vreg2が供給される。感圧式ポインティングデバイス 81の歪み検 出時の動作は、第 1の実施形態における感圧式ポインティングデバイス 11と同じであ るから、説明を省略する。
[0051] ローパスフィルタ 82、 83及び 84は、それぞれコンデンサ 82a、 83a及び 84a、並び に抵抗 82b、 83b及び 84b力らなり、後述する演算増幅回路 63、 64及び 65の出力 信号カゝら低周波ノイズ成分を除去するように、高域遮断周波数が 150Hz程度に設定 されている。また、ローパスフィル 82の出力側は信号処理装置 41の端子 61d及び 61 eに接続され、ローパスフィルタ 83の出力側は端子 61f及び 61gに接続され、ローバ スフィルタ 84の出力側は端子 61b及び 61cに接続されている。これらのローパスフィ ルタの基本機能は第 3の実施の形態のローパスフィルタ 52、 53及び 54と同じである 。ただし、本実施形態では、ローパスフィルタ 84と並列に電圧検出用の抵抗 85が接 続されている。
[0052] 信号処理装置 61は、 CPU62a、 ROM62b及び RAM62cを有し、この信号処理装 置 61全体の制御等を行うデジタル処理回路 62と、反転入力側が端子 6 Idに接続さ れ、非反転入力側が後述する DAC67の出力側に接続され、出力側が端子 61eに 接続された演算増幅回路 63と、反転入力側が端子 61fに接続され、非反転入力側 が後述する DAC68の出力側に接続され、出力側が端子 61gに接続された演算増 幅回路 64と、反転入力側が端子 6 lbに接続され、非反転入力側が後述する DAC6 9の出力側に接続され、出力側が端子 61cに接続された演算増幅回路 65と、それぞ れ演算増幅回路 63、 64及び 65の出力側に接続されたアナログスィッチ SW14、 S W15及び SW16と、アナログスィッチ SW14乃至 16の共通の出力側に接続された A DC66と、入力側がデジタル処理回路 62の出力側に接続され、出力側が演算増幅 回路 63の非反転入力側に接続された DAC67と、入力側がデジタル処理回路 62の 出力側に接続され、出力側が演算増幅回路 64の非反転入力側に接続された DAC 68と、入力側がデジタル処理回路 62の出力側に接続され、出力側が演算増幅回路 65の非反転入力側に接続された DAC69と、電源電圧 Vddから第 1の基準電位 V reglを生成するレギユレータ 70と、電源電圧 Vdd力 第 2の基準電位 Vreg2を生成す るとともに感圧式ポインティングデバイス 81に流れる電流を検出するレギユレータ兼 電流検出回路 71とを備えている。
[0053] レギユレータ 70は、電源電圧 Vddを定電圧回路 70aで安定化して演算増幅回路 70 bの反転入力側に供給し、演算増幅回路 70bの出力側に接続された pMOSトランジ スタ 70cから第 1の基準電位 Vreglを取り出し、一点鎖線で囲まれた領域 61A内の回 路に供給する。また、レギユレータ兼電流検出回路 71は、定電圧回路 70aの出力電 圧を演算増幅回路 71aの反転入力側に供給し、演算増幅回路 71aの出力側に接続 された pMOSトランジスタ 71cから第 2の基準電位 Vreg2を取り出し、端子 61aから感 圧式ポインティングデバイス 81の点 81gに供給するとともに、 pMOSトランジスタ 71c から感圧式ポインティングデバイス 81の点 81gを通ってグラウンドに流れる電流を力 レントミラー動作により pMOSトランジスタ 71bにコピーする。 pMOSトランジスタ 71b にコピーされた電流は、端子 61bを通って抵抗 85に流れるので、抵抗 85の両端には 感圧式ポインティングデバイス 81に流れる電流に対応する電圧が現れる。この電圧 は点 81gの電圧に対応しており、 Z軸方向の歪み電圧として演算増幅回路 65の反転 入力側に入力される。なお、 pMOSトランジスタ 71cから pMOSトランジスタ 71bに電 流をコピーするときの電流値は 1： 1である必要はなぐ抵抗 85の抵抗値を大きくして 、電流値を例えば 1Z100程度に小さくすることが好適である。
[0054] つまり、本実施の形態は、第 3の実施の形態のスィッチ SW13及び抵抗 55に代え てカレントミラー回路 71b, 71c及び抵抗 85を設けたものと言える。なお、一点鎖線で 囲まれた領域 61A内の回路に電力を供給するレギユレータ 70と感圧式ポインティン グデバイス 81に電力を供給するレギユレータ兼電流検出回路 71とを別にしたのは、 感圧式ポインティングデバイス 81のセンサ抵抗の変化によりレギユレータ兼電流検出 回路 71の負荷が変動し、出力電圧が変動したとしても、領域 61A内の回路に供給さ れる電圧が変動しな!、ようにするためである。
[0055] 以上の構成を有する信号処理装置 61の動作を説明する。
ポインティングデバイス 81の点 81eから出力された X軸方向の歪み電圧及び点 81f カゝら出力された Y軸方向の歪み電圧は、それぞれ端子 6 Id及び 6 Ifから、演算増幅 回路 63及び 64の反転入力側に入力される。また、ポインティングデバイス 81に流れ る電流は、 pMOSトランジスタ 71b及び 71cからなるカレントミラーにより検出され、そ の電流に比例する電圧が抵抗 85で検出され、演算増幅回路 65の反転入力側に入 力される。演算増幅回路 63、 64及び 65の非反転入力側には、それぞれデジタル処 理回路 62から出力された基準データが DAC67、 68及び 69にてアナログ基準電圧 に変換され、入力される。演算増幅回路 63乃至 65で増幅された X軸方向、 Y軸方向 及び Z軸方向の歪み電圧は、それぞれアナログスィッチ SW14、 SW15及び SW16 の入力側に供給される。
[0056] アナログスィッチ SW14乃至 16には、デジタル処理回路 62から、図 6の矩形波 A swl0、 Aswll及び Aswl2と同じ波形の信号が切り換え制御信号として入力される。ァ ナログスィッチ SW14乃至 16は、それぞれ矩形波 Aswl0、 Aswll及び Aswl2と同じ 波形の信号がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、 アナログスィッチ SW14乃至 16は検出周期 T2毎に循環的にオンとなる。従って、ァ ナログスィッチ SW14乃至 16の共通の出力側、即ち ADC66の入力側には、第 3の 実施形態と同様、 X軸方向の歪み電圧、 Y軸方向の歪み電圧及び Z軸方向の歪み 電圧が循環的に現れる。これらの歪み電圧は ADC66によりデジタル化され、デジタ ル処理回路 62に入力される。本実施形態によれば、 Z軸方向の歪み電圧検出のた めのスイッチング回路が不要である。
〔第 5の実施形態〕
図 8は本発明の第 5の実施形態に係る信号処理装置を示す図である。
[0057] 図 8に示すように、本実施形態の信号処理装置 91には、感圧式ポインティングデバ イス 111の出力信号が入力される。感圧式ポインティングデバイス 111は、図示され て ヽな 、操作部の +X方向の荷重を検知する歪みセンサ 11 laと、 X方向の荷重を 検知する歪みセンサ 11 lbと、 +Y方向の荷重を検知する歪みセンサ 111cと、 Y方 向の荷重を検知する歪みセンサ 11 Idとを備えて!/、る。歪みセンサ 11 laと 11 lbと力 S 直列に接続され、歪みセンサ 111cと 11 Idとが直列に接続されている。また、直列接 続回路同士が並列に接続され、その並列接続回路には、後述するように、信号処理 装置 91の端子 9 laから定電位 Vregが供給される。感圧式ポインティングデバイス 11 1の歪み検出時の動作は、第 1の実施形態における感圧式ポインティングデバイス 1 1と同じであるから、説明を省略する。
[0058] ローパスフィルタ 112及び 113は、それぞれコンデンサ 112a及び 113a、並びに抵 抗 112b及び 113bからなり、後述する演算増幅回路 93及び 94の出力信号力も低周 波ノイズ成分を除去するように、高域遮断周波数が 150Hz程度に設定されている。 また、ローパスフィル 112の出力側は信号処理装置 91の端子 91c及び 91dに接続さ れ、ローパスフィルタ 113の出力側は端子 91e及び 91fに接続されている。これらの口 一パスフィルタの基本機能は第 4の実施の形態のローパスフィルタ 82及び 83と同じ である。端子 9 lbに接続されたコンデンサ 114、及び電源電圧 Vddが供給される端子 に接続されたコンデンサ 115はデカツプリング用である。
[0059] 信号処理装置 91は、 CPU92a、 ROM92b及び RAM92cを有し、この信号処理装 置 91全体の制御等を行うデジタル処理回路 92と、反転入力側が端子 91cに接続さ れ、非反転入力側が後述する DAC96の出力側に接続され、出力側が端子 9 Idに 接続された演算増幅回路 93と、反転入力側が端子 91eに接続され、非反転入力側 が後述する DAC97の出力側に接続され、出力側が端子 91fに接続された演算増幅 回路 94と、演算増幅回路 93の出力側に接続されたアナログスィッチ SW17と、演算 増幅回路 94の出力側に接続されたアナログスィッチ SW18と、アナログスィッチ SW 17及び 18の共通の出力側に接続された ADC95と、入力側がデジタル処理回路 92 の出力側に接続され、出力側が演算増幅回路 93の非反転入力側に接続された DA C96と、入力側がデジタル処理回路 92の出力側に接続され、出力側が演算増幅回 路 94の非反転入力側に接続された DAC97と、電源電圧 Vddから基準電位 Vregを 生成するレギユレータ 98と、反転入力側はレギユレータ 98の出力側に接続され、非 反転入力側は端子 91aを介して感圧式ポインティングデバイス 111の点 11 lgに接続 され、出力側は後述するカレントミラー回路に接続された演算増幅回路 99と、 pMO Sトランジスタ 100a及び 100bからなるカレントミラー回路 100と、カレントミラー回路 1 00の出力電流が供給される CR発振回路 101と、 CR発振回路 101の出力信号を力 ゥントするカウンタ 102と、カウンタ 102の出力値をラッチし、所定のタイミングでデジ タル処理回路 92へ転送するラッチ回路 103とを備えている。ここで、一点鎖線で囲ま れた領域 91A内の回路にはレギユレータ 98から定電位 Vregが供給されている。
[0060] カレントミラー回路 100の pMOSトランジスタ 100aのソースは電源電圧 Vddが供給 される端子に接続され、ドレインは演算増幅回路 99の非反転入力側に接続され、ゲ ートは演算増幅回路 99の出力側に接続されている。また、 pMOSトランジスタ 100b のソースは電源電圧 Vddが供給される端子に接続され、ドレインは CR発振回路 101 の入力側に接続され、ゲートは演算増幅回路 99の出力側に接続されている。カウン タ 102のカウント動作をスタート及びストップさせる信号、及びラッチ回路にラッチされ たデータをデジタル処理回路 92へ転送するタイミングを決定する信号はデジタル処 理回路 92から供給される。
[0061] 以上の構成を有する信号処理装置 91の動作を説明する。
ポインティングデバイス 111の点 111 eから出力された X軸方向の歪み電圧及び点 11 Ifから出力された Y軸方向の歪み電圧は、それぞれ端子 91c及び 9 leから、演算 増幅回路 93及び 94の反転入力側に入力される。そして、演算増幅回路 93及び 94 で増幅され、それぞれアナログスィッチ SW17及び 18に入力される。アナログスイツ チ SW17及び 18には、デジタル処理回路 92から、図 6の矩形波 AswlO及び Aswllと 同じ波形の信号が切り換え制御信号として入力される。アナログスィッチ SW17及び 18は、それぞれ矩形波 AswlO及び Aswl2と同じ波形の信号がハイレベルの期間に オンになり、ローレベルの期間にオフになるので、アナログスィッチ SW17及び 18は 検出周期 T2毎に交互にオンとなる。従って、アナログスィッチ SW17及び 18の共通 の出力側、即ち ADC95の入力側には、 X軸方向の歪み電圧及び Y軸方向の歪み 電圧が交互に現れる。これらの歪み電圧は ADC95によりデジタル化され、デジタル 処理回路 92に入力される。
[0062] 次に、 Z軸方向の歪み電圧について説明する。ポインティングデバイス 111に流れ る電流は、カレントミラー回路 100を構成する pMOSトランジスタ 100aのソース ドレ イン間を流れる電流に等しい。従って、この電流はカレントミラー回路 100を構成する pMOSトランジスタ 100bにコピーされる。そして、 pMOSトランジスタ 100bの電流に 応じて CR発振回路 101の発振周波数を制御し、その発振周波数をカウンタ 102で カウントすると、そのカウント値はポインティングデバイス 111に流れる電流、従ってポ インティングデバイス 111の点 11 lgの電圧、つまり Z軸方向の歪み電圧に対応する 値となる。そこで、カウンタ 102のカウント値をラッチ回路 102に記憶し、任意のタイミ ング、例えば図 6の矩形波 Aswl2がハイレベルとなる期間にデジタル処理回路 92へ 転送する。このようにすることで、デジタル処理回路 92は、 X軸方向の歪み電圧、 Y 軸方向の歪み電圧及び Z軸方向の歪み電圧を循環的に取得することができる。
[0063] 本実施形態によれば、 Z軸検出のためのスイッチング回路が不要である。また、周 波数カウント方式を採用しているため、その積分効果によるノイズ低減作用がある。 従って、 z軸方向の歪み電圧の低周波ノイズ成分を除去するためのローパスフィルタ が不要である。

Claims

請求の範囲
[1] ポインティングデバイスから出力される信号を処理する信号処理装置であって、前 記ポインティングデバイスは、その操作部の X軸及び Z又は Y軸のプラス方向とマイ ナス方向に対する操作による検知信号を前記 X軸及び Z又は Y軸のプラス方向又は マイナス方向の一方に対する操作とプラス方向とマイナス方向の双方に対する操作 とを識別可能に出力する検知手段と、前記検知手段から前記 X軸及び Z又は Y軸の プラス方向又はマイナス方向の一方に対する操作による検知信号を取り出す第 1の 出力手段と、前記検知手段から前記 X軸及び Z又は Y軸のプラス方向とマイナス方 向の双方に対する操作による検知信号を取り出す第 2の出力手段とを備え、前記信 号処理装置は、前記第 1の出力手段の出力信号をポインタの移動操作信号として処 理し、前記第 2の出力手段の出力信号をクリック操作信号として処理することを特徴と する信号処理装置。
[2] 前記検知手段は、 X軸及び Z又は Y軸のプラス方向の操作による荷重に応じて抵 抗値が変化する第 1の抵抗素子と、その第 1の抵抗素子と直列接続された X軸及び Z又は Y軸のマイナス方向の操作による荷重に応じて抵抗値が変化する第 2の抵抗 素子とを備え、その直列接続回路の一端に電源が供給され、前記抵抗素子同志の 接続点に接続された端子を前記第 1の出力手段とし、前記直列接続回路の電源側 の端に接続された端子を第 2の出力手段としたことを特徴とする請求項 1記載の信号 処理装置。
[3] 前記 X軸方向の移動操作信号及び Y軸方向の移動操作信号を切り換えて出力す る第 1のスイッチング回路と、前記第 1のスイッチング回路力 出力された前記 X軸方 向の移動操作信号及び Y軸方向の移動操作信号を増幅する第 1の増幅回路と、前 記クリック操作信号を増幅する第 2の増幅回路と、前記第 1及び第 2の増幅回路の出 力信号を切り換えて出力する第 2のスイッチング回路と、前記第 1及び第 2のスィッチ ング回路を制御する制御回路とを備え、
前記制御回路は、前記第 1のスイッチング回路が所定の周期毎に前記 X軸方向の 移動操作信号及び Y軸方向の移動操作信号を交互に出力するように切り換え制御 するとともに、前記第 2のスイッチング回路が前記所定の周期毎に前記第 1及び第 2 の増幅回路の出力信号を交互に出力するように切り換え制御することを特徴とする 請求項 1記載の信号処理装置。
[4] 前記 X軸方向の移動操作信号、 Y軸方向の移動操作信号及びクリック操作信号を 切り換えて出力するスイッチング回路と、前記スイッチング回路から出力された前記 X 軸方向の移動操作信号、 Y軸方向の移動操作信号及びクリック操作信号を増幅する 増幅回路と、前記スイッチング回路を制御する制御回路とを備え、
前記制御回路は、前記スイッチング回路が所定の周期毎に前記 X軸方向の移動操 作信号、 Y軸方向の移動操作信号及びクリック操作信号を循環的に出力するよう〖こ 切り換え制御することを特徴とする請求項 1記載の信号処理装置。
[5] 前記 X軸方向の移動操作信号を増幅する第 1の増幅回路と、前記 Y軸方向の移動 操作信号を増幅する第 2の増幅回路と、前記クリック操作信号を増幅する第 3の増幅 回路と、前記第 1乃至第 3の増幅回路の出力信号を切り換えて出力するスイッチング 回路と、前記スイッチング回路を制御する制御回路とを備え、
前記制御回路は、前記スイッチング回路が所定の周期毎に前記 X軸方向の移動操 作信号、 Y軸方向の移動操作信号及びクリック操作信号を循環的に出力するよう〖こ 切り換え制御することを特徴とする請求項 1記載の信号処理装置。
[6] 前記クリック操作信号をコピーするカレントミラー回路を備えたことを特徴とする請求 項 1記載の信号処理装置。
[7] 前記 X軸方向の移動操作信号を増幅する第 1の増幅回路と、前記 Y軸方向の移動 操作信号を増幅する第 2の増幅回路と、前記カレントミラー回路の出力電流を電圧に 変換する電流 -電圧変換回路と、前記電流 -電圧変換回路の出力信号を増幅する 第 3の増幅回路と、前記第 1乃至第 3の増幅回路の出力信号を切り換えて出力する スイッチング回路と、前記スイッチング回路を制御する制御回路とを備え、
前記制御回路は、前記スイッチング回路が所定の周期毎に前記 X軸方向の移動操 作信号、 Y軸方向の移動操作信号及びクリック操作信号を循環的に出力するよう〖こ 切り換え制御することを特徴とする請求項 6記載の信号処理装置。
[8] 前記 X軸方向の移動操作信号を増幅する第 1の増幅回路と、前記 Y軸方向の移動 操作信号を増幅する第 2の増幅回路と、前記第 1及び第 2の増幅回路の出力信号を 切り換えて出力するスイッチング回路と、前記カレントミラー回路の出力電流に応じて 発振周波数が変化する発振回路と、前記発振回路の発振周波数を測定する周波数 測定回路と、前記スイッチング回路を制御する制御回路とを備え、
前記制御回路は、前記スイッチング回路が所定の周期毎に前記 X軸方向の移動操 作信号及び Y軸方向の移動操作信号を交互に出力するように切り換え制御すること を特徴とする請求項 6記載の信号処理装置。
PCT/JP2005/004217 2004-03-23 2005-03-10 信号処理装置 WO2005091127A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/594,226 US7692631B2 (en) 2004-03-23 2005-03-10 Signal processing system for a pointing input device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004085670A JP3928804B2 (ja) 2004-03-23 2004-03-23 信号処理装置
JP2004-085670 2004-03-23

Publications (1)

Publication Number Publication Date
WO2005091127A1 true WO2005091127A1 (ja) 2005-09-29

Family

ID=34993881

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/004217 WO2005091127A1 (ja) 2004-03-23 2005-03-10 信号処理装置

Country Status (6)

Country Link
US (1) US7692631B2 (ja)
JP (1) JP3928804B2 (ja)
KR (1) KR100863779B1 (ja)
CN (1) CN100470457C (ja)
TW (1) TWI344095B (ja)
WO (1) WO2005091127A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080018621A1 (en) * 2006-07-20 2008-01-24 Paul Vincent Touch stick controller using capacitance touchpad circuitry as a measurement system
US8593403B2 (en) * 2008-06-13 2013-11-26 Sprintek Corporation Pointing stick device
US8711120B2 (en) 2012-07-16 2014-04-29 Synaptics Incorporated Single integrated circuit configured to operate both a capacitive proximity sensor device and a resistive pointing stick
CN108334222A (zh) * 2017-01-19 2018-07-27 希迪普公司 触摸输入装置
JP7381397B2 (ja) * 2020-04-28 2023-11-15 ローム株式会社 電源装置
EP3979512A1 (en) * 2020-09-30 2022-04-06 Nxp B.V. Carrier supression in a nfc receiver

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147028A (ja) * 1998-11-13 2000-05-26 Harness Syst Tech Res Ltd 電流検出回路
JP2001236175A (ja) * 2000-02-22 2001-08-31 Brother Ind Ltd ポインティングデバイス及び電子機器
JP2001324519A (ja) * 2000-05-16 2001-11-22 Yamaha Corp 電流測定回路および使用電流量測定回路
JP2003004562A (ja) * 2001-06-18 2003-01-08 Alps Electric Co Ltd 入力装置ならびに検出装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961009A (en) * 1988-06-29 1990-10-02 Goldstar Semiconductor, Ltd. Current-voltage converting circuit utilizing CMOS-type transistor
US5874938A (en) * 1996-08-30 1999-02-23 Usar System Inc. Pointing device with reduced component count
US6486871B1 (en) * 1996-08-30 2002-11-26 Semtech Corporation Pointing device with Z-axis functionality and reduced component count
JP2000004562A (ja) * 1998-06-12 2000-01-07 Mitsubishi Electric Corp Ｄｃブラシ付モータ
US6788291B2 (en) * 2001-11-06 2004-09-07 Cts Corporation Integrated surface-mount pointing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147028A (ja) * 1998-11-13 2000-05-26 Harness Syst Tech Res Ltd 電流検出回路
JP2001236175A (ja) * 2000-02-22 2001-08-31 Brother Ind Ltd ポインティングデバイス及び電子機器
JP2001324519A (ja) * 2000-05-16 2001-11-22 Yamaha Corp 電流測定回路および使用電流量測定回路
JP2003004562A (ja) * 2001-06-18 2003-01-08 Alps Electric Co Ltd 入力装置ならびに検出装置

Also Published As

Publication number Publication date
KR20060135832A (ko) 2006-12-29
TW200539012A (en) 2005-12-01
JP3928804B2 (ja) 2007-06-13
US20070204700A1 (en) 2007-09-06
CN1934527A (zh) 2007-03-21
CN100470457C (zh) 2009-03-18
KR100863779B1 (ko) 2008-10-16
TWI344095B (en) 2011-06-21
US7692631B2 (en) 2010-04-06
JP2005275628A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
WO2005091127A1 (ja) 信号処理装置
KR100817866B1 (ko) 신호 처리 장치
EP1530147B1 (en) Capacitance detecting circuit
JP4533801B2 (ja) 抵抗型センサ
EP3012971B1 (en) Amplifier circuit and amplifier circuit ic chip
JP2008305199A (ja) 入力システム及びプログラム
US6429850B2 (en) Pointing device with reduced component count
EP3252580A1 (en) Integrating circuit and capacitance sensing circuit
JP2013246557A (ja) タッチセンサの信号処理回路、およびタッチセンサ
Warnakulasuriya et al. A readout circuit based on zero potential crosstalk suppression for a large piezoresistive sensor array: Case study based on a resistor model
US20210181044A1 (en) Force sensing systems
JP3244212B2 (ja) ディジタル測定器
Hatzfeld et al. Just noticeable differences of low-intensity vibrotactile forces at the fingertip
Rieger et al. Integrated ExG, vibration and temperature measurement front-end for wearable sensing
US6486871B1 (en) Pointing device with Z-axis functionality and reduced component count
JP2010237072A (ja) 動き検出ユニット
EP0741366B1 (en) Multiplication circuit
JP2013246556A (ja) タッチセンサの信号処理回路、およびタッチセンサ
JP5290381B2 (ja) 静電容量検出回路及び電子機器
Lizon et al. A Basic Guide to Bridge Measurements
Panthala et al. Automated industrial load measurement system
Prasanna WEARABLE HAND TREMOR ANALYSIS SYSTEM FOR CLINICAL APPLICATIONS
KR100302459B1 (ko) 미세 거리/위치 측정용 정전 용량형 센서 콘트롤러의 비선형성 보정장치
Sarswat Microprocessor Based Weight Measurement System
Pawase et al. Intelligent and Analog CMOS ASIC Development of Angular Rate Error Compensation for MEMS Gyroscope

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580009104.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020067019657

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10594226

Country of ref document: US

Ref document number: 2007204700

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 1020067019657

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10594226

Country of ref document: US