KR100863779B1 - 신호 처리 장치 - Google Patents

Abstract

본 발명은 신호처리장치로서 감압식 포인팅 디바이스(11)는 변형 센서(11a, (1lb, 11c 및 11d)룰 구비하고 있다. X축 방향의 왜곡 전압, Y축방향의 왜곡 전압 및 Z축 방향의 왜곡 전압은 각각 점(11e), (11f) 및(11g) 로부터 출력된다. X축방향의 왜곡 전압 및 Y축 방향의 왜곡 전압은 스위치(SW3)이 온일 때에 스위치(SW1) 및 (SW2)에 의해 교호로 연산 증폭 회로(4)에 입력된다. Z축 방향의 왜곡 전압은 스위치(SW3)이 오프일때에 연산 증폭 회로(3)에 입력된다. 연산 증폭 회로(3) 및(4)의 출력은 스위치(SW4) 및 (SW5)에 의해 교호로 ADC(5)에 입력되어 디지털 처리 회로로 처리된다. X축 변형 센서 및 Y축 변형 센서를 구비한 일반적인 감압식 포인팅 디바이스를 이용하고 포인터의 이동 조작 입력 및 클릭조작 입력을 가능하게 하는 기술을 제공한다.

Description

신호 처리 장치{SIGNAL PROCESSOR}

본 발명은 포인팅 디바이스로부터 출력되는 신호를 처리하는 신호 처리 장치에 관하고 특히 X, Y의 2축의 하중 센서를 갖춘 감압식 포인팅 디바이스를 이용해 포인터의 이동 조작 입력 및 클릭 조작 입력을 가능하게 한 신호 처리 장치에 관한다.

노트북의 키보드등에 설치되고 있는 감압식 포인팅 디바이스는 유저가 디바이스의 조작부를 손가락끝으로 원하는 방향으로 누르면 디바이스에 내장된 변형 센서가 그 방향의 하중을 검지해 그 검지 신호를 처리하는 것으로써 노트북의 표시 장치에 표시되고 있는 커서등의 포인터가 이동하도록 구성되고 있다. 이 때 포인터의 이동 방향은 디바이스의 선단에 더해진 하중의 방향으로 대응해 결정되어 이동 속도는 하중의 크기에 대응해 결정된다.

종래 감압식 포인팅 디바이스(이하, 포인팅 디바이스라고 하는 경우가 있다)의 출력 신호를 처리하는 장치로서는 특허 문헌 1에 기재된 조작 입력장치가 있다. 도 9는 이러한 장치의 구성을 나타내는 도이다.

상기 신호 처리 장치 (121)에는 감압식 포인팅 디바이스 (131)의 출력 신호가 입력된다. 감압식 포인팅 디바이스 (131)은 도시되어 있지 않은 조작부의 조작 에 의한 X축의 플러스 방향(이하, +X방향이라고 한다)의 하중을 검지하는 변형 센서 (131a)와 X축의 마이너스 방향(이하, -X방향이라고 한다)의 하중을 검지하는 변형 센서 (131b)와 Y축의 플러스 방향(이하, +Y방향이라고 한다)의 하중을 검지하는 변형 센서 (131c)와 Y축의 마이너스 방향(이하, -Y방향이라고 한다)의 하중을 검지하는 변형 센서 (131d)를 구비하고 있다. 여기서, X축이라는 것은 유저로부터 볼 때 포인팅 디바이스 (131)의 조작부에 대해서 좌우 또는 횡방향의 축이고, Y축이라는 것은 전후 또는 세로 방향의 축이다. 또, 이 X축은 포인팅 디바이스 (131)이 설치된 노트북등의 디스플레이상의 좌우 또는 횡방향에 대응하고 Y축은 전후 또는 세로 방향에 대응한다.

변형 센서 (131 a, b, c, d)는 피에소 저항 소자와 같은 왜곡 게이지로 구성되어 있고 도시되어 있지 않은 조작부를 각각 +X방향, -X방향, +Y방향, -Y방향으로 조작하면, 그 조작 방향에 따라 각각 변형 센서 (131 a, b, c, d)가 아래쪽으로 눌려져 그 하중에 의해 저항값이 변화하도록 구성되고 있다. 또, 변형 센서 (131a와 131b)가 직렬로 접속되어 변형 센서 (131c)와 (131d)가 직렬로 접속되고 있다. 또한 직렬 접속 회로끼리가 병렬로 접속되고 그 병렬 접속 회로에 전원 전위 (Vdd)가 공급된다. 하중이 없는 상태에서는 4개의 변형 센서의 저항값은 동일하지만 포인팅 디바이스의 조작부를 +X방향, -X방향, +Y방향, -Y방향으로 누르면 눌러진 방향의 변형 센서 (131 a, b, c, d)의 저항값이 변화하고 변형 센서 (131a와 131b)의 접속점 131e로부터 X축방향의 왜곡이 전압 변화로서 검출되어 변형 센서 (131c와 131d)의 접속점 (131f)로부터 Y축방향의 왜곡이 전압 변화로서 검출된다. 이 때, 조작부를 경사 방향(X축 및 Y축을 포함한 평면내에서 X축 및 Y축으로 평행이 아닌 방향)에 누르면 압압 방향 벡특에 대한 X축방향의 성분이 왜곡 및 Y축방향의 성분의 왜곡이 검출된다. 하중을 해제하면 각 변형 센서의 저항값은 하중이 없을 때의 상태로 돌아가 접속점 (131e, 131f)의 전위도 변화하기 전의 값으로 돌아간다. 상기 접속점 (131e, 131f)는 각각 신호 처리 장치 (121)의 단자 (121a, 121b)에 접속된다.

로우패스 필터 (132, 133)는 각각 콘덴서 (132a,133a) 및 저항 (132b,133b)로 이루어지고 후술하는 연산 증폭 회로 (123 및 124)의 출력 신호로부터 저주파 노이즈 성분을 제거하도록 고역차단 주파수가 150 Hz정도로 설정되어 있다. 또,로우패스 필터 (132)의 출력측은 신호처리 장치 (121)의 단자 (121a 및 121b)에 접속되어 로우패스 필터 (133)의 출력측은 신호 처리 장치 (121)의 단자 (121c) 및 (121d)에 접속되고 있다.

신호 처리 장치 (121)은 CPU (122a), ROM (122b) 및 RAM (122c)를 갖고 이 신호 처리 장치 (121) 전체의 제어등을 실시하는 디지털 처리 회로 (122)와 반전 입력측이 단자 (121a)에 접속되어 비반전 입력측이 후술 하는 디지털-아날로그 변환 회로(이하, DAC라고 한다, 126)의 출력 측에 접속되어 출력측이 단자 (121b)에 접속된 연산 증폭 회로 (123)과 반전 입력측이 단자 (121c)에 접속되어 비반전 입력측이 후술 하는 DAC (127)의 출력 측에 접속되어 출력측이 단자 (121d)에 접속된 연산 증폭 회로 (124)와 연산 증폭 회로 (123)의 출력 측에 접속된 아날로그 스위치 (SW19)와 연산 증폭 회로 (124)의 출력 측에 접속된 아날로그 스위치 (SW20)과 입력측이 아날로그 스위치 (SW19) 및 (SW20)의 공통의 출력 측에 접속되고 출력측이 디지털 처리 회로 (122)의 입력 측에 접속된 아날로그 디지털 변환 회로(이하, ADC라고 한다,125)와 입력측이 디지털 처리 회로 (122)의 출력 측에 접속되어 출력측이 연산 증폭 회로 (123)의 비반전 입력 측에 접속된 DAC (126)과 입력측이 디지털 처리 회로 (122)의 출력 측에 접속되어 출력측이 연산 증폭 회로 (124)의 비반전 입력 측에 접속된 DAC (127)를 구비하고 있다. 로우 패스 필터 (122, 123)은 각각 연산 증폭 회로 (123, 124)의 귀환 회로로 되어 있다.

이상의 구성을 가지는 신호 처리 장치 (121)의 동작을 설명한다.

포인팅 디바이스 (131)의 점 131e로부터 출력된 X축방향의 왜곡 전압은 단자 (121a)로부터 연산 증폭 회로 (123)의 반전 입력 측에 공급된다. 동일하게 포인팅 디바이스 (131)의 점 (131f)로부터 출력된 Y축방향의 왜곡 전압은 단자 (121c)로부터 연산 증폭 회로 (124)의 반전 입력 측에 공급된다. 연산 증폭 회로 (123)의 비반전 입력 측에는 디지털 처리 회로 (122)로부터 출력된 기준 데이터가 DAC (126)에서 아날로그 기준 전압에 변환되어 입력된다. 연산 증폭 회로 (124)의 비반전 입력 측에는, 디지털 처리 회로 (122)로부터 출력된 기준 데이터가 DAC (127)에서 아날로그 기준 전압으로 변환되어 입력된다. 여기서, 변형 센서 (131a, 131b, 131c, 131d)의 각각의 무하중시의 저항값을 Rs, 로우 패스 필터 (132 및 133)에 있어서의 저항 (132b 및 133b)의 각각의 저항값을 가능으로 하면 연산 증폭 회로 (133 및 134)의 게인은 ―{Rf/(Rs/2)}가 되므로 입력된 X축방향 및 Y축방향의 왜곡 전압의 변화(±10 mV정도)를 아날로그 기준 전압을 중심으로 한 전압 변화(±1 V정도)에 증폭할 수가 있다.

아날로그 스위치 (SW19 및 SW20)에는 디지털 처리 회로 (122)로부터 도 10에 나타나는 바와 같은 검출 주기 T1(예를 들면 10msec) 마다 교호로 로우 레벨이 변화하는 구형파 (Asw19 및 Asw20))이 절환 제어 신호로서 입력된다. 아날로그 스위치 (SW19 및 SW20)는 각각 구형파 (Asw19 및 Asw20) 에 하이레벨의 기간으로 온이 되고 로우 레벨의 기간에 오프가 되므로 아날로그 스위치 (SW19 및 SW20)는 검출 주기 T1로 교호로 온이 된다. 이 때문에 아날로그 스위치 (SW19 및 SW20)의 공통의 출력측 즉 ADC (125)의 입력 측에는 도 10에 나타나는 바와 같이 X축방향의 왜곡 전압 및 Y축방향의 왜곡 전압이 교호로 나타난다. 이들의 왜곡 전압은 ADC (125)에 의해 디지털화되어 디지털 처리 회로 (122)에 입력된다.

그렇지만 종래의 감압식 포인팅 디바이스를 갖춘 컴퓨터에 있어서 포인터의 위치에서 컴퓨터에 지시를 입력하기 위해서는 별도 키를 누르는 것이 필요했었기 때문에 마우스와 같이 포인터의 이동 조작 입력(좌표 입력) 및 클릭 조작 입력이 가능한 포인팅 디바이스와 비교하면 조작성이 낮다고 하는 문제점이 있다.

이러한 문제점을 해결하기 위해 +X방향, -X방향, +Y방향, -Y방향의 변형 센서에 가세하고 조작부에 의한 X축 및 Y보에 수직인 방향의 하중을 검지하는 변형 센서를 갖추어 포인터의 이동 조작 입력 및 클릭 조작 입력을 가능하게 한 감압식 포인팅 디바이스가 제안되고 있다(특허 문헌 2).

특허 문헌1: 일본국 특개평7-319617호 공보

특허 문헌2: 일본국 특개2001-311671호 공보

그런데 상기 특허 문헌 2에 기재된 감압식 포인팅 디바이스는 5개의 변형 센서를 갖춘 특별한 구성을 가지는 것이기 때문에 부품 개수의 증가에 의해 코스트가 비싸진다. 따라서, 본 발명은 X축변형 센서 및 Y축변형 센서를 갖춘 일반적인 감압식 포인팅 디바이스를 이용하고 포인터의 이동 조작 입력 및 클릭 조작 입력을 가능하게 하는 것을 목적으로 한다.

정구항 1과 관련되는 발명은 포인팅 디바이스로부터 출력되는 신호를 처리하는 신호 처리 장치로서 상기 포인팅 디바이스는 그 조작부의 X축 및/또는 Y축의 플러스 방향과 마이너스 방향에 대한 조작에 의한 검지 신호를 상기 X축 및/또는 Y축의 플러스 방향 또는 마이너스 방향의 한편에 대한 조작과 플러스 방향과 마이너스 방향의 쌍방에 대한 조작을 식별 가능하게 출력하는 검지 수단과 상기 검지 수단으로부터 상기 X축 및/또는 Y축의 플러스 방향 또는 마이너스 방향의 한쪽에 대한 조작에 의한 검지 신호를 꺼내는 제1의 출력 수단과 상기 검지 수단으로부터 상기 X축 및/또는 Y축의 플러스 방향과 마이너스 방향의 쌍방에 대한 조작에 의한 검지 신호를 꺼내는 제2의 출력 수단을 구비하고 상기 신호 처리 장치는 상기 제1의 출력 수단의 출력 신호를 포인터의 이동 조작신호로서 처리하고 상기 제2의 출력 수단의 출력 신호를 클릭 조작 신호로서 처리하는 것을 특징으로 하는 신호 처리 장치이다.

청구항 2와 관련되는 발명은 청구항 1 기재의 신호 처리 장치에 있어서 상기 검지 수단은 X축 및/또는 Y축의 플러스 방향의 조작에 의한 하중에 따라 저항값이 변화하는 제1의 저항 소자와 그 제1의 저항 소자와 직렬 접속된 X축 및/또는 Y축의 마이너스 방향의 조작에 의한 하중에 따라 저항값이 변화하는 제2의 저항 소자를 구비하고 그 직렬 접속 회로의 일단에 전원이 공급되어 상기 저항 소자 동지의 접속점에 접속된 단자를 상기 제1의 출력 수단으로 하고 상기 직렬 접속 회로의 전원측의 구석에 접속된 단자를 제2의 출력 수단으로 한 것을 특징으로 하는 신호 처리 장치이다.

청구항 3과 관련되는 발명은 청구항 1 기재의 신호 처리 장치에 있어서 상기 X축방향의 이동 조작 신호 및 Y축방향의 이동 조작 신호를 절환하여 출력하는 제1의 스위칭 회로와 상기 제1의 스위칭 회로부터 출력된 상기 X축방향의 이동 조작 신호 및 Y축방향의 이동 조작 신호를 증폭하는 제1의 증폭 회로와 상기 클릭 조작 신호를 증폭하는 제2의 증폭 회로와 상기 제 1및 제2의 증폭 회로의 출력 신호를 절환하여 출력하는 제2의 스위칭 회로와 상기 제 1 및 제2의 스위칭 회로를 제어하는 제어 회로를 구비하고 상기 제어 회로는 상기 제1의 스위칭 회로가 소정의 주기마다 상기 X 축방향의 이동 조작 신호 및 Y축방향의 이동 조작 신호를 교호로 출력 하도록 절환 제어함과 동시에 상기 제2의 스위칭 회로가 상기 소정의 주기마다 상기 제 1 및 제2의 증폭 회로의 출력 신호를 교호로 출력 하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치이다.

청구항 4와 관련되는 발명은, 청구항 1 기재의 신호 처리 장치에 있어서 상기 X축방향의 이동 조작 신호, Y축방향의 이동 조작 신호 및 클릭 조작 신호를 절환하여 출력하는 스위칭 회로와 상기 스위칭 회로로부터 출력된 상기 X축방향의 이동 조작 신호, Y축방향의 이동 조작 신호 및 클릭 조작 신호를 증폭하는 증폭 회로와 상기 스위칭 회로를 제어하는 제어 회로를 구비하고 상기 제어 회로는 상기 스위칭 회로가 소정의 주기마다 상기 X축방향의 이동 조작 신호, Y축방향의 이동 조작 신호 및 클릭 조작 신호를 순환적으로 출력 하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치이다.

청구항 5와 관련되는 발명은 청구항 1 기재의 신호 처리 장치에 있어서, 상기 X축방향의 이동 조작 신호를 증폭하는 제1의 증폭 회로와; 상기 Y축방향의 이동 조작 신호를 증폭하는 제2의 증폭 회로와; 상기 클릭 조작 신호를 증폭하는 제3의 증폭 회로와 ; 상기 제1 내지 제 3의 증폭 회로의 출력신호를 절환하여 출력 하는 스위칭 회로와 상기 스위칭 회로를 제어하는 제어 회로를 갖추어 상기 제어 회로는, 상기 스위칭 회로가 소정의 주기마다 상기 X축방향의 이동 조작 신호, Y축방향의 이동 조작 신호 및 클릭 조작 신호를 순환적으로 출력 하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치이다.

청구항 6과 관련되는 발명은 청구항 1 기재의 신호 처리 장치에 있어서, 상기 클릭 조작 신호를 복사하는 커렌트 밀러 회로를 구비한 것을 특징으로 하는 신호 처리 장치이다. 청구항 7과 관련되는 발명은 청구항 6 기재의 신호 처리 장치 에 있어서 상기 X축방향의 이동 조작 신호를 증폭하는 제1의 증폭 회로와 상기 Y축방향의 이동 조작 신호를 증폭하는 제2의 증폭 회로와 상기 커렌트 밀러 회로의 출력 전류를 전압으로 변환하는 전류-전압 변환 회로와 상기 전류-전압 변환 회로의 출력 신호를 증폭하는 제3의 증폭 회로와 상기 제1 내지 제 3의 증폭 회로의 출력 신호를 절환하여 출력하는 스위칭 회로와 상기 스위칭 회로를 제어하는 제어 회로를 구비하고 상기 제어 회로는 상기 스위칭 회로가 소정의 주기마다 상기 X축 방향의 이동 조작 신호, Y축방향의 이동 조작신호 및 클릭 조작신호를 순환적으로 출력 하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치이다.

청구항 8과 관련되는 발명은 청구항 6 기재의 신호 처리 장치에 있어서 상기 X축방향의 이동 조작신호를 증폭하는 제1의 증폭 회로와 상기 Y축방향의 이동 조작 신호를 증폭하는 제2의 증폭 회로와 상기 제 1및 제2의 증폭 회로의 출력 신호를 절환하여 출력하는 스위칭 회로와 상기 커렌트 밀러 회로의 출력 전류에 따라 발진 주파수가 변화하는 발진 회로와 상기 발진 회로의 발진 주파수를 측정하는 주파수 측정 회로와 상기 스위칭 회로를 제어하는 제어 회로를 구비하고 상기 제어 회로는 상기 스위칭 회로가 소정의 주기마다 상기 X축방향의 이동 조작 신호 및 Y축 방향의 이동 조작 신호를 교호로 출력 하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치이다.

도 1은 본 발명의 제1의 실시 형태와 관련되는 신호 처리 장치의 구성을 나타내는 도이다.

도 2는 본 발명의 제1의 실시 형태와 관련되는 신호처리 장치의 동작 타이밍챠트이다.

도 3은 본 발명의 제2의 실시 형태와 관련되는 신호 처리 장치의 구성을 나타내는 도이다.

도 4는 본 발명의 제2의 실시 형태와 관련되는 신호 처리 장치의 동작 타이밍 차트이다.

도 5는 본 발명의 제3의 실시 형태와 관련되는 신호 처리 장치의 구성을 나타내는 도이다.

도 6은 본 발명의 제3의 실시 형태와 관련되는 신호 처리 장치의 동작 타이밍챠트이다.

도 7은 본 발명의 제4의 실시 형태와 관련되는 신호 처리 장치의 구성을 나타내는 도이다.

도 8은 본 발명의 제5의 실시 형태와 관련되는 신호 처리 장치의 구성을 나타내는 도이다.

도 9는 종래의 신호 처리 장치의 구성을 나타내는 도이다.

도 1O은 종래의 신호 처리 장치의 동작 타이밍 차트이다.

**주요부위를 나타내는 도면부호의 설명**

1, 21, 41, 61, 91···신호 처리 장치

3, 4, 23, 43, 44, 45, 63, 64, 65···연산증폭 회로

11, 31, 51, 81, 1ll···감압식 포인팅 디바이스

7l···레귤레이터겸 전류 검출 회로

100···커렌트 밀러 회로

101···CR발진 회로

SW1~(SW18)···스위치

이하, 도면을 참조하면서 본 발명의 실시 형태에 대해서 설명한다.

[제1의 실시 형태]

도 1은 본 발명의 제1의 실시 형태와 관련되는 신호 처리 장치의 구성을 나타내는 도이고, 도 2는 그 동작 타이밍 차트이다.

본 실시 형태의 신호 처리 장치 (1)은 IC로 구성되고 있고 도 1에 나타나는 바와 같이 감압식 포인팅 디바이스 (11)의 출력 신호가 입력된다. 감압식 포인팅 디바이스 (11)은 도시되어 있지 않은 조작부의 +X방향의 하중을 검지하는 변형 센서 (11a)와 -X방향의 하중을 검지하는 변형 센서 (11b)와 +Y방향의 하중을 검지하는 변형 센서 (11c)와 -Y방향의 하중을 검지하는 변형 센서 (11d)를 구비하고 있다. 변형 센서 (11a, b, c, d)는 피에조 저항 소자와 같은 왜곡 게이지로 구성되고 있어 도시되어 있지 않은 조작부를 각각 +X방향, -X방향, +Y방향, -Y방향으로 조작하면 그 조작 방향에 따라 각각 변형 센서 (11a, b, c, d)가 아래쪽으로 눌러져 그 하중에 의해 저항값이 변화하도록 구성되고 있다. 또한 조작부를 X축 및 Y축으로 수직인 방향으로 조작하면 변형 센서(11a, b, c, d)의 모두가 라래쪽으로 눌러져 그 하중에 의해 모든 변형 센서 (11a, b, c, d)의 저항값이 변화하도록 구성되고 있다. 또, 변형 센서 (11a와 11b)가 직렬로 접속되어 변형 센서 (11c와 11d)가 직렬로 접속되고 있다. 또, 직렬 접속 회로끼리 병렬로 접속되어 그 병렬 접속 회로에는 후술하는 레귤레이터 (8)으로부터 저항 (14)를 개재하여 정전위 (Vreg)가 공급된다. 콘덴서 (15)는 디커플링용이다. 여기서, 저항 (14)의 저항값은 4개의 변형 센서 (11a~11d)의 무하중시의 저항값과 같은 값으로 설정되어 있다.

하중이 없는 상태에서는 4개의 변형 센서의 저항값은 동일하지만 포인팅 디바이스의 조작부를 방향으로 누르면 압압된 방향의 변형 센서의 저항값이 변화하고 변형 센서 (11a와 11b)와의 접속점 (11e)로부터 X축방향의 왜곡이 전압 변화로서 검출되어 변형 센서 (11c와 11d)와의 접속점 (11f)로부터 Y축방향의 왜곡이 전압 변화로서 검출된다. 또한 저항 (14)와 변형 센서 (11a 및 11c)의 접속점 (11g)로부터, Z축방향의 왜곡이 전압 변화로서 검출된다. 여기서, z축방향이라는 것은 X축 및 Y축과 직교하는 방향이고, 감압식 포인팅 디바이스 (11)의 조작부 전체를 밀어넣는(마우스의 클릭에 상당) 하중에 의한 접속점 (11g)의 전압 변화를 Z축 방향의 왜곡으로서 검출한 것이다. 하중을 해제하면, 각 변형 센서의 저항값은 하중이 없을 때의 상태로 돌아가 접속점 (11e,11f, 11g)의 전위도 변화하기 전의 값으로 돌아간다. 상기 접속점 (11e)로부터 X축방향의 왜곡이; 전위의 변화로서 검출되어 상기 접속점 (11f)로부터 Y축방향의 왜곡이 ;전압 변화로서 검출되어 상기 접속점 (11g)로부터 Z축방향의 왜곡이 전압 변화로서 검출된다. 접속점 (11e,11f, 11g)는 각각 신호 처리 장치 (1)의 단자 (1d,1e 및 1b)에 접속된다.

로우 패스 필터 (12,13)은 각각 콘덴서 (12a, 13a) 및 저항 (12b, 13b)로부터 이루어지고 후술하는 연산 증폭 회로 (3 및 4)의 출력 신호로부터 저주파 노이즈 성분을 제거하도록 고역차단 주파수가 150 Hz정도로 설정되어 있다. 또, 로우 패스 필투 (12)의 출력측은 신호 처리 장치 (1)의 단자 (1b 및 1c)에 접속되어 로우패스 필터 (13)의 출력측은 신호 처리 장치 (1)의 단자 (1e 및 1f)에 접속되고 있다. 이들의 로우패스 필터 (12,13)의 기본 기능은 종래의 로우패스 필터 (132,133)과 같다.

신호 처리 장치 (1)은 CPU2a, ROM2b 및 RAM2c를 갖고 이 신호 처리 장치 (1) 전체의 제어등을 실시하는 디지털 처리 회로 (2)와 입력측이 단자 (1d)에 접속되어 출력측이 후술 하는 연산 증폭 회로 (4)의 반전 입력 측에 접속된 스위치 (SW1)과 입력측이 단자 (1e)에 접속되어 출력측이 후술하는 연산 증폭 회로 (4)의 반전 입력 측에 접속된 스위치 (SW2)와 반전 입력측이 단자 (1b)에 접속되어 비반전 입력측이 후술 하는 DAC (6)의 출력 측에 접속되어 출력측이 단자 (1c)에 접속된 연산 증폭 회로 (3)과 반전 입력측이 스위치 (SW1 및 SW2)의 공통의 출력 측에 접속되어 비반전 입력측이 후술 하는 DAC (7)의 출력 측에 접속되고 출력측이 단자 (fc)에 접속된 연산 증폭 회로 (4)와 연산 증폭 회로 (3)의 출력 측에 접속된 아날로그 스위치 (SW4)와 연산 증폭 회로 (4)의 출력 측에 접속된 아날로그 스위치 (SW5)와 아날로그 스위치 (SW4 및 SW5)의 공통의 출력 측에 접속된 ADC (5)와 입력측이 디지털 처리 회로 (2)의 출력 측에 접속되고 출력측이 연산 증폭 회로 (3)의 비반전 입력 측에 접속된 DAC (8)과 입력측이 디지털 처리 회로 (2)의 출력 측에 접속되어 출력측이 연산 증폭 회로 (4)의 비반전 입력 측에 접속된 DAC (7)과 전원 전압 (Vdd)로부터 정전위 (Vreg)를 생성하는 레귤레이터 (8)과 레귤레이터 (8)의 출력측과 연산 증폭 회로 (3)의 반전 입력측의 사이에 접속된 스위치 (SW3)를 구비하고 있다. 여기서, 감압식 포인팅 디바이스 (11)의 구조상, 접속점 (11g)로부터 출력되는 z축방향의 왜곡 전압의 진폭은 X축방향의 왜곡 전압 및 Y축방향의 왜곡 전압의 진폭보다 작기 때문에 연산 증폭 회로 (3)의 게인을 연산 증폭 회로 (4)보다 크게하는 것이 매우 적합하다.

레귤레이터 (8)의 출력측은 단자 (1a)에 접속되어 단자 (1a)에는 전술한 저항 (14) 및 콘덴서 (15)가 접속되고 있다. 또, 단자 (1a)와 단자 (1b)의 사이에는 스위치 (SW3)이 접속되고 있다. 로우패스 필터 (12,13)은 각각 연산 증폭 회로 (3,4)의 귀환 회로로 되어 있다. 또한 일점 쇄선으로 둘러싸인 영역 (1A)내의 회로에는 레귤레이터 (8)로부터 정전위 (Vreg)가 공급되고 있다. 이와 같이 안정된 전압(Vreg)를 공급함으로써 연산 증폭 회로 (3 및 4)의 오프셋 전압이 작아지기 때문에 연산 증폭 회로 (3 및 4)의 면적을 종래의 연산 증폭 회로 (123 및 124)보다 작게 할 수가 있다.

이상의 구성을 가지는 신호 처리 장치 (1)의 동작을 설명한다.

포인팅 디바이스 (11)의 점 (11e)로부터 출력된 X축 방향의 왜곡 전압은 단자 (1d)로부터 아날로그 스위치 (SW1)의 입력 측에 보내진다. 또, 포인팅 디바이스 (11)의 점 (11f)로부터 출력된 Y축방향의 왜곡 전압은 단자 (1e)로부터 아날로그 스위치 (SW2)의 입력 측에 보내진다. 또한 포인팅 디바이스 (11)의 점 (11g)로부터 출력된 Z축 방향의 왜곡 전압은 단자 (1b)로부터 연산 증폭 회로 (3)의 반전 입력 측에 입력된다.

아날로그 스위치 (SW1 및 SW2) 및 스위치 (SW3)에는 디지털 처리 회로 (2))로부터 도 2에 나타나는 바와 같은 검출 주기 T2 마다 주기적으로 로우 레벨이 변화하는 구형파 (Asw1, Asw2 및 Asw3)이 절환 제어 신호로서 입력된다. 구형파 Asw1 및 Asw2는 구형파 Asw3이 하이레벨의 기간에 교호로 하이레벨이 된다. 아날로그 스위치 (SW1 및 SW2) 및 스위치 (SW3)은 각각 구형파 (Asw1, Asw2 및 Asw3)가 하이레벨의 기간에 온이 되어 로우 레벨의 기간에 오프가 되므로 스위치 (SW3)은 검출 주기 T2 마다 교호로 온이 되어 아날로그 스위치 (SW1 및 SW2)는 스위치 (SW3)가 온의 기간에 교호로 온이 된다.

여기서 스위치 (SW3)이 온의 기간은 저항 (14)의 양단이 쇼트되기 때문에 포인팅 디바이스 (11)의 점 (11g)의 전위 및 연산 증폭 회로 (3)의 반전 입력측의 전위는 레귤레이터 (8)의 출력 전위에 고정된다. 따라서, Z축방향의 왜곡 전압은 연산 증폭 회로 (3)의 반전 입력 측에 입력되지 않는다. 스위치 (SW3)이 온으로, 또한 아날로그 스위치 (SW1)가 온의 기간은 포인팅 디바이스 (11)의 점 (11e)로부터 출력된 X축 방향의 왜곡 전압이 연산 증폭 회로 (4)의 반전 입력 측에 입력되어 스위치 (SW3)가 온으로 또한 아날로그 스위치 (SW2)가 온의 기간은 포인팅 디바이스 (11)의 점 (11f)로부터 출력된 Y축방향의 왜곡 전압이 연산 증폭 회로 (4)의 반전 입력 측에 입력된다. 즉, 연산 증폭 회로 (4)의 반전 입력 측에는 X축방향의 왜곡 전압과 Y축방향의 왜곡 전압이 교호로 입력된다. 한편, 스위치 (SW3)가 오프의 기간은 포인팅 디바이스 (11)의 점 (11g)로부터 출력된 Z축방향의 왜곡 전압이 연산 증폭 회로 (13)의 반전 입력 측에 입력된다.

여기서 저항 (14)를 설치한 이유를 설명한다. 상기한 바와 같이 저항 (14)의 저항값은 4개의 변형 센서 (11a~11d)의 무하중시의 저항값과 같은 값으로 설정되어 있다. 따라서, 레귤레이터 (8)의 출력 전위를 Vreg로 하면 스위치 (SW3)가 온의 기 간의 무하중시에는 점 (11e) 및 (11f)의 전위는 Vreg/2가 되기 때문에, X축방향의 왜곡 전압 및 Y축방향의 왜곡 전압Vreg/2를 중심으로 변화한다. 또, 스위치 (SW3)가 오프의 기간의 무하중시에는 점 (11g)의 전위도 Vreg/2가 되기 때문에 Z축방향의 왜곡 전압은 (Vreg/2)로부터 변화한다. 즉, 저항 (14)는 무하중시의 X축, Y축 및 Z축의 왜곡 전압의 중심값을 정렬 하기 위해서 설치한 것이다.

연산 증폭 회로 (3)의 비반전 입력 측에는 디지털 처리 회로 (2)로부터 출력된 기준 데이터가 DAC (6)에서 아날로그 기준 전압에 변환되어 입력된다. 연산 증폭 회로 (4)의 비반전 입력 측에는 디지털 처리 회로 (2)로부터 출력된 기준 데이터가 DAC (7)에서 아날로그 기준 전압에 변환되어 입력된다. X축방향의 왜곡 전압 및 Y축방향의 왜곡 전압, 각각 도 2의 구형파 Asw1, Asw2가 하이레벨의 기간에 연산 증폭 회로 (4)에 의해 교호로 증폭되어 Z축방향의 왜곡 전압은 도 2의 구형파 Asw3가 로우 레벨의 기간에 연산 증폭 회로 (3)에 의해 증폭된다.

연산 증폭 회로 (3 및 4)의 출력 측에 설치된 아날로그 스위치 (SW4 및 SW5)에는 디지털 처리 회로 (2)로부터 도 2에 나타나는 바와 같은 검출 주기 T2 마다 교호로 로우 레벨이 변화하는 구형파 (Asw4 및 Asw5)가 절환 제어 신호로서 입력된다. 아날로그 스위치 (SW4 및 SW5)는 각각 구형파 (Asw4 및 Asw5);하이레벨의 기간에 온이 되고 로우 레벨의 기간에 오프가 되므로, 아날로그 스위치 (SW4 및 SW5)는 검출 주기 T2 마다 교호로 온이 된다. 이 때문에 아날로그 스위치 (SW4 및 SW5)의 공통의 출력측, 즉 ADC (5)의 입력 측에는 도 2에 나타나는 바와 같이 X축방향의 왜곡 전압, Y축방향의 왜곡 전압 및 Z축방향의 왜곡 전압이 순환적으로 나 타난다. 이들의 왜곡 전압은 ADC (5)에 의해 디지털화되어 디지털 처리 회로 (2)에 입력된다.

이와 같이 본 실시 형태에 의하면, X축 변형 센서 및 Y축 변형 센서를 갖춘 기존의 감압식 포인팅 디바이스를 이용해 센서 전체로의 하중을 탑핑(클릭)과 판정 하는 기능을 부가하는 것으로써, 포인팅 디바이스의 조작성의 향상 및 기능의 확장을 실현할 수 있다.

[제2의 실시 형태]〕

도 3은 본 발명의 제2의 실시 형태와 관련되는 신호 처리 장치를 나타내는 도이고, 도 4는 그 동작 타이밍 차트이다.

도 3에 나타나는 바와 같이 본 실시 형태의 신호 처리 장치 (21)에는 감압식 포인팅 디바이스 (31)의 출력 신호가 입력된다. 감압식 포인팅 디바이스 (31)은 도시되어 있지 않은 조작부의 +X방향의 하중을 검지하는 변형 센서 (31a)와 -X방향의 하중을 검지하는 변형 센서 (31b)와 +Y방향의 하중을 검지하는 변형 센서 (31c)와 -Y방향의 하중을 검지하는 변형 센서 (31d)를 구비하고 있다. 변형 센서 (31a 와 31b)가 직렬로 접속되고 변형 센서 (31c)와 (31d)가 직렬로 접속되고 있다. 또, 직렬 접속 회로끼리가 병렬에 접속되어 그 병렬 접속 회로에는 후술 하는 레귤레이터 (26)으로부터 저항 (34)를 개재하여 정전위 (Vreg)가 공급된다. 콘덴서 (35)는 디커플링용이다. 여기서, 저항 (34)의 저항값은 4개의 변형 센서 (31a)~(31d)의 무하중시의 저항값과 같은 값으로 설정되어 있다. 감압식 포인팅 디바이스 (31)의 왜곡 검출시의 동작은 제1의 실시 형태에 있어서의 감압식 포인팅 디바이스 (11)과 동일 하기 때문에 설명을 생략한다.

로우 패스 필터 (32)는 콘덴서 (32a) 및 저항 (32b)로부터 이루어지고 후술 하는 연산 증폭 회로 (23)의 출력 신호로부터 저주파 노이즈 성분을 제거하도록 고역차단 주파수가 150 Hz정도로 설정되어 있다. 또, 로우 패스 필터 (32)의 출력측은 신호 처리 장치 (21)의 단자 (21e 및 21f)에 접속되고 있다. 이 로우패스 필터 (32)의 기본 기능은 제1의 실시 형태의로우패스 필터 (12)와 같다.

신호 처리 장치 (21)은, CPU22a, ROM22b 및 RAM22c를 갖고 이 신호 처리 장치 (21) 전체의 제어등을 실시하는 디지털 처리 회로 (22)와 입력측이 각각 단자 (21c, 21d 및 21b)에 접속되어 출력측이 후술 하는 연산 증폭 회로 (23)의 반전 입력 측에 공통에 접속된 아날로그 스위치 (SW6, SW7 및 SW8)와 반전 입력측이 아날로그 스위치 (SW6, SW7 및 SW8)의 출력 측에 접속되어 비반전 입력측이 후술 하는 DAC (25)의 출력 측에 접속되어 출력측이 단자 (21f)에 접속된 연산 증폭 회로 (23)과 연산 증폭 회로 (23)의 출력 측에 접속된 DAC (24)와 입력측이 디지털 처리 회로 (22)의 출력 측에 접속되어 출력측이 연산 증폭 회로 (23)의 비반전 입력 측에 접속된 DAC (25)와 전원 전압 (Vdd)로부터 정전위를 생성하는 레귤레이터 (26)과 레귤레이터 (26)의 출력측과 연산 증폭 회로 (23)의 반전 입력측의 사이에 접속된 스위치 (SW9)를 구비하고 있다.

레귤레이터 (26)의 출력측은 단자 (21a)에 접속되고 단자 (21a)에는 전술한 저항 (34)및 콘덴서 (15)가 접속되고 있다. 또, 단자 (21a)와 (21b)의 사이에는 스위치 (SW9)가 접속되고 있다. 로우 패스 필터 (32)는 연산 증폭 회로 (23)의 귀환 회로로 되어 있다. 또한 일점 쇄선으로 둘러싸인 영역 (21A)내의 회로에는 레귤레이터 (28)으로부터 정전위 (Vreg)가 공급되고 있다.

이상의 구성을 가지는 신호 처리 장치 (21)의 동작을 설명한다.

포인팅 디바이스 (31)의 점 (31e)로부터 출력된 X축방향의 왜곡 전압은 단자 (21c)로부터 아날로그 스위치 (SW6)의 입력 측에 공급된다. 또, 포인팅 디바이스 (31)의 점 (31f)로부터 출력된 Y축방향의 왜곡 전압은 단자 (21d)로부터 아날로그 스위치 (SW7)의 입력 측에 공급된다. 또한 포인팅 디바이스 (31)의 점 (31g)로부터 출력된 Z축방향의 왜곡 전압은 단자 (21f)로부터 아날로그 스위치 (SW8)의 입력 측에 공급된다.

아날로그 스위치 (SW6, SW7 및 SW8) 및 스위치 (SW9)에는 디지털 처리 회로 (22)로부터 도 4에 나타나는 바와 같은 검출 주기 T2 마다 주기적으로 로우 레벨이 변화하는 구형파 Asw6, Asw7, Asw8 및 Asw9가 절환 제어 신호로서 입력된다. 구형파 Asw6 및 Asw7은 구형파 Asw9가 하이레벨의 기간에 교호로 하이레벨이 되고 구형파 Asw8은 구형파 Asw9가 로우 레벨의 기간에 하이레벨이 된다. 아날로그 스위치 (SW6, SW7 및 SW8) 및 스위치 (SW9)는 각각 구형파 Asw6, Asw7, Asw8 및 Asw9 가 하이레벨의 기간에 온이 되어 로우 레벨의 기간에 오프가 된다. 따라서, 스위치 (SW9)는 검출 주기 T2 마다 교호로 온이 되어 아날로그 스위치 (SW6) 및 (SW7)은 스위치 (SW9)가 온의 기간에 교호로 온이 되어 아날로그 스위치 (SW8)는 스위치 (SW9)가 오프의 기간에 온이 된다.

여기서 스위치 (SW9)가 온의 기간은 저항 (34)의 양단이 쇼트되기 때문에 포 인팅 디바이스 (31)의 점 (31g)의 전위는 레귤레이터 (26)의 출력 전위에 고정된다. 스위치 (SW9)가 온으로 또한 아날로그 스위치 (SW6)가 온의 기간은 포인팅 디바이스 (31)의 점 (31e)로부터 출력된 X축방향의 왜곡 전압이 연산 증폭 회로 (23)의 반전 입력 측에 입력되어 스위치 (SW9)가 온으로 또한 아날로그 스위치 (SW7)가 온의 기간은 포인팅 디바이스 (31)의 점 (31f)로부터 출력된 Y축 방향의 왜곡 전압이 연산 증폭 회로 (23)의 반전 입력 측에 입력된다. 한편, 스위치 (SW9)가 오프로, 또한 아날로그 스위치 (SW8)가 온의 기간은 포인팅 디바이스 (31)의 점 (31g)로부터 출력된 Z축방향의 왜곡 전압이 연산 증폭 회로 (23)의 반전 입력 측에 입력된다. 즉, 연산 증폭 회로 (23)의 반전 입력 측에는, X축방향의 왜곡 전압과 Y축방향의 왜곡 전압과 Z축방향의 왜곡 전압이 순환적으로 입력된다.

연산 증폭 회로 (23)의 비반전 입력 측에는 디지털 처리 회로 (22)로부터 출력된 기준데이터가 DAC (25)에서 아날로그 기준 전압에 변환되어 입력된다. X축방향의 왜곡 전압, Y축방향의 왜곡 전압 및 Z축방향의 왜곡 전압은 각각 도 4의 구형파 Asw6, Asw7, Asw8 이 레벨의 기간에 연산 증폭 회로 (23)에 의해 순환적으로 증폭된다. 이들의 왜곡 전압은 ADC (24)에 의해 디지털화되어 디지털 처리 회로 (22)에 입력된다.

이와 같이 본 실시 형태에 의하면 1개의 연산 증폭 회로 (23)에 의해 3축의 왜곡 전압의 증폭을 실시하도록 구성했으므로 입력 정보 검출 회로 (21)의 회로 규모를 저감 할 수 있다.

〔제3의 실시 형태〕

도 5는 본 발명의 제3의 실시 형태와 관련되는 신호 처리 장치의 구성을 나타내는 도이고, 도 6은 그 동작 타이밍챠트이다.

도 5에 나타나는 바와 같이 본 실시 형태의 신호 처리 장치 (41)에는 감압식 포인팅 디바이스 (51)의 출력 신호가 입력된다. 감압식 포인팅 디바이스 (51)은 도시되어 있지 않은 조작부의 +X방향의 하중을 검지하는 변형 센서 (51a)와 -X방향의 하중을 검지하는 변형 센서 (51b)와 +Y방향의 하중을 검지하는 변형 센서 (51c)와 -Y방향의 하중을 검지하는 변형 센서 (51d)를 구비하고 있다. 변형 센서 (51a)와 (51b)가 직렬로 접속되어 변형 센서 (51c와 51d)가 직렬로 접속되고 있다. 또, 직렬 접속 회로끼리가 병렬로 접속되어 그 병렬 접속 회로에는 후술 하는 레귤레이터 (50)으로부터 저항 (55)를 개입시켜 정전위 (Vreg)가 공급된다. 콘덴서 (56)은 디커플링용이다. 여기서 저항 (55)의 저항값은 4개의 변형 센서 (51a~51d)의 무하중시의 저항값과 같은 값으로 설정되어 있다. 감압식 포인팅 디바이스 (51)의 왜곡 검출시의 동작은 제1의 실시 형태에 있어서의 감압식 포인팅 디바이스 (11)와 동일하기 때문에 설명을 생략 한다.

로우패스 필터 (52, 53 및 54)는 각각 콘덴서 (52a, 53a 및 54a) 및 저항 (52b, 53b 및 54b)로 이루어지고 후술 하는 연산 증폭 회로 (43, 44 및 45)의 출력신호심 저주파 노이즈 성분을 제거하도록 고역차단 주파수가 150 Hz정도로 설정되어 있다. 또, 로우 패스 필터 (52)의 출력측은 신호 처리 장치 (41)의 단자 (41d 및 41e)에 접속되어 로우패스 필터 (53)의 출력측은 단자 (41f 및 41g)에 접속되고로우패스 필터 (54)의 출력측은 단자 (41b 및 41c)에 접속되고 있다. 이들의 로우 패스 필터의 기본 기능은 제1의 실시의 형태의 로우 패스 필터 (12, 13)과 같다.

신호 처리 장치 (41)은 CPU42a, ROM42b 및 RAM42c를 갖고 이 신호 처리 장치 (41) 전체의 제어등을 실시하는 디지털 처리 회로 (42)와 반전 입력측이 단자 (41d)에 접속되고 비반전 입력측이 후술 하는 DAC (47)의 출력 측에 접속되어 출력측이 단자 (41e)에 접속된 연산 증폭 회로 (43)과 반전 입력측이 단자 (41f)에 접속되고 비반전 입력측이 후술 하는 DAC (48)의 출력 측에 접속되고 출력측이 단자 (41g)에 접속된 연산 증폭 회로 (44)와 반전 입력측이 단자 (41b)에 접속되고 비반전 입력측이 후술 하는 DAC (49)의 출력 측에 접속되어 출력측이 단자 (41c)에 접속된 연산 증폭 회로 (45)와 연산 증폭 회로 (43)의 출력 측에 접속된 아날로그 스위치 (SW10)과 연산 증폭 회로 (44)의 출력 측에 접속된 아날로그 스위치 (SW11)와 연산 증폭 회로 (45)의 출력 측에 접속된 아날로그 스위치 (SW12)와 아날로그 스위치 (SW10 내지 12)의 공통의 출력 측에 접속된 DAC (46)과 입력측이 디지털 처리 회로 (42)의 출력 측에 접속되어 출력측이 연산 증폭 회로 (43)의 비반전 입력 측에 접속된 DAC (47)과 입력측이 디지털 처리 회로 (42)의 출력 측에 접속되어 출력측이 연산 증폭 회로 (44)의 비반전 입력 측에 접속된 DAC (48)와 입력측이 디지털 처리 회로 (42)의 출력 측에 접속되고 출력측이 연산 증폭 회로 (45)의 비반전 입력 측에 접속된 DAC (49)와 전원 전압 (Vdd)로부터 정전위 (Vreg)를 생성하는 레귤레이터 (50)과 레귤레이터 (50)의 출력측과 연산 증폭 회로 (45)의 반전 입력측과의 사이에 접속된 스위치 (SW13)을 구비하고 있다.

레귤레이터 (50)의 출력측은 단자 (41a)에 접속되고 단자 (41a)에는 전술한 저항 (55) 및 콘덴서 (56)이 접속되고 있다. 또, 단자 (41a)와 단자 (41b)의 사이에는 스위치 (SW13)가 접속되고 있다. 로우패스 필터 (52, 53 및 54)는 각각 연산 증폭 회로 (43, 44 및 45)의 귀환 회로로 되어 있다. 또한 일점 쇄선으로 둘러싸인 영역 (41A)내의 회로에는 레귤레이터 (50)으로부터 정전위 (Vreg)가 공급되고 있다.

이상의 구성을 가지는 신호처리 장치 (41)의 동작을 설명한다.

포인팅 디바이스 (51)의 점 (51e)로부터 출력된 X축방향의 왜곡 전압, 점 (51f)로부터 출력된 Y축방향의 왜곡 전압 및 점 (51g)로부터 출력된 Z축방향의 왜곡 전압은, 각각 단자 (41d, 41f 및 41b)로부텨 연산 증폭 회로 (43, 44 및 45)의 반전 입력 측에 입력된다.

아날로그 스위치 (SW10 내지 12) 및 스위치 (SW13)에는 디지털 처리 회로 (42)로부터 도 6에 나타나는 바와 같은 검출 주기 T2 마다 주기적으로 로우 레벨이 변화하는 구형파 Asw10, Asw1l, Asw12 및 Asw13이 절환 제어 신호로서 입력된다. 구형파 (Asw10 및 Asw11)은 구형파 (Asw13)에 하이레벨의 기간에 교호로 하이레벨이 되고, 구형파 Asw12는 구형파 Asw13이 로우 레벨의 기간에 하이레벨이 된다. 아날로그 스위치 (SW10 내지 12) 및 스위치 SW13은 각각 구형파 Asw10, Asw11, Asw12 및 Asw13이 하이레벨의 기간에 온이 되어 로우 레벨의 기간에 오프가 되므로 스위치 (SW13)은 검출 주기 T2 마다 교호로 온이 되어 아날로그 스위치 (SW10 내지 12)는 검출 주기 T2 마다 순환적으로 온이 된다.

여기서 스위치 (SW13)가 온의 기간은 저항 (55)의 양단이 쇼트되기 때문에 포인팅 디바이스 (51)의 점 (51g)의 전위 및 연산 증폭 회로 (45)의 반전 입력측의 전위는 레귤레이터 (50)의 출력 전위에 고정된다. 따라서, X축방향의 왜곡 전압 및 Y축방향의 왜곡 전압은 각각 연산 증폭 회로 (43 및 44)의 반전 입력 측에 입력되지만 Z축방향의 왜곡 전압은 연산 증폭 회로 (45)의 반전 입력 측에 입력되지 않는다. 한편, 스위치 (SW13)가 오프의 기간은 포인팅 디바이스 (51)의 점 (51g)로부터 출력된 Z축방향의 왜곡 전압이 연산 증폭 회로 (45)의 반전 입력 측에 입력된다. 연산 증폭 회로 (43, 44 및 45)의 비반전 입력 측에는 각각 디지털 처리 회로 (42)로부터 출력된 기준 데이터가 DAC (47, 48 및 49)에서 아날로그 기준 전압으로 변환되어 입력된다.

연산 증폭 회로 (43, 44 및 45)로 증폭된 X축방향의 왜곡 전압, Y축방향의 왜곡 전압 및 Z축방향의 왜곡 전압은 각각 도 6의 구형파 Asw10, Asw11 및 Asw12가 하이레벨의 기간에 스위치 (SW10 내지 12)로부터 순환적으로 출력된다. 이 때문에, 아날로그 스위치 (SW10 내지 12)의 공통의 출력측, 즉 ADC (46)의 입력 측에는 도 6에 나타나는 바와 같이 X축방향의 왜곡 전압, Y축방향의 왜곡 전압 및 Z축방향의 왜곡 전압이 순환적으로 나타난다. 이들의 왜곡 전압은 ADC (46)에 의해 디지털화되어 디지털 처리 회로 (42)에 입력된다.

이와 같이 본 실시 형태에 의하면 3축의 왜곡 전압의 증폭을 각각 전용의 연산 증폭 회로로 실시하도록 구성했으므로 연산 증폭 회로의 입력측의 스위칭 회로가 불필요해진다.

〔제4의 실시 형태〕

도 7은 본 발명의 제4의 실시 형태와 관련되는 신호 처리 장치의 구성을 나타내는 도이다.

도 7에 나타나는 바와 같이본 실시 형태의 신호 처리 장치 (61)에는 감압식 포인팅 디바이스 (81)의 출력 신호가 입력된다. 감압식 포인팅 디바이스 (81)은 도시되어 있지 않은 조작부의 +X방향의 하중을 검지하는 변형 센서 (81a)와 -X방향의 하중을 검지하는 변형 센서 (81b)와 +Y 방향 하중을 검지하는 변형 센서 (81c)와 -Y방향의 하중을 검지하는 변형 센서 (81d)를 구비하고 있다. 변형 센서 (81a 와 81b)가 직렬로 접속되고 변형 센서 (81c 와 81d)가 직렬로 접속되고 있다. 또, 직렬 접속 회로끼리가 병렬로 접속되어 그 병렬 접속 회로에는 후술 하는 바와 같이 신호 처리 장치 (61)의 단자 (61a)로부터 제2의 정전위 (Vreg2)가 공급된다. 감압식 포인팅 디바이스 (81)의 왜곡 검출시의 동작은, 제1의 실시 형태에 있어서의 감압식 포인팅 디바이스 (11)과 동일하기 때문에 설명을 생략 한다.

로우 패스 필터 (82, 83 및 84)는 각각 콘덴서 (82, 83 및 84) 및 저항 (82b, 83b 및 84b)로 이루어지고, 후술 하는 연산 증폭 회로 (63, 64 및 65)의 출력 신호로부터 저주파 노이즈 성분을 제거하도록 고역차단 주파수가 150 Hz정도로 설정되어 있다. 또, 로우 패스 필터 (82)의 출력측은 신호 처리 장치 (41)의 단자 (61d 및 61e)에 접속되고 로우 패스 필터 (83)의 출력측은 단자 (61f 및 61g)에 접속되고 로우패스 필터 (84)의 출력측은 단자 (61b 및 61c)에 접속되고 있다. 이들의 로우패스 필터의 기본 기능은 제3의 실시의 형태의 로우패스 필터 (52, 53 및 54)와 같다. 다만, 본 실시 형태에서는 로우패스 필터 (84)와 병렬로 전압 검출용 의 저항 (85)가 접속되고 있다.

신호 처리 장치 (61)은 CPU62a, ROM62b 및 RAM62c를 갖고 이 신호 처리장치 (61) 전체의 제어등을 실시하는 디지털 처리 회로 (62)와 반전 입력측이 단자 (61d)에 접속되어 비반전 입력측이 후술 하는 DAC (67)의 출력 측에 접속되고 출력측이 단자 (61e)에 접속된 연산 증폭 회로 (63)과 반전 입력측이 단자 (61f)에 접속되고 비반전 입력측이 후술 하는 DAC (68)의 출력 측에 접속되고 출력측이 단자 (61g)에 접속된 연산 증폭 회로 (64)와 반전 입력측이 단자 (61b)에 접속되고 비반전 입력측이 후술 하는 DAC (69)의 출력 측에 접속되고 출력측이 단자 (61c)에 접속된 연산 증폭 회로 (65)와 각각 연산 증폭 회로 (63, 64 및 65)의 출력 측에 접속된 아날로그 스위치 (SW14, SW15 및 SW16)와 아날로그 스위치 (SW14 내지 16)의 공통의 출력 측에 접속된 ADC (66)과 입력측이 디지털 처리 회로 (62)의 출력 측에 접속되고 출력측이 연산 증폭 회로 (63)의 비반전 입력 측에 접속된 DAC (67)과 입력측이 디지털 처리 회로 (62)의 출력 측에 접속되고 출력측이 연산 증폭 회로 (64)의 비반전 입력 측에 접속된 DAC (68)과 입력측이 디지털 처리 회로 (62)의 출력 측에 접속되고 출력측이 연산 증폭 회로 (65)의 비반전 입력 측에 접속된 DAC (69)와 전원 전압 (Vdd)로부터 제1의 기준 전위 (Vre(91))를 생성하는 레귤레이터 (70)과 전원 전압 (Vdd)로부터 제2의 기준 전위 (Vreg2)를 생성함과 동시에 감압식 포인팅 디바이스 (81)에 흐르는 전류를 검출하는 레귤레이터겸 전류 검출 회로 (71)을 구비하고 있다.

레귤레이터 (70)은 전원 전압 (Vdd)를 정전압 회로 (70a)로 안정화 해 연산 증폭 회로 (70b)의 반전 입력 측에 공급하고 연산 증폭 회로 (70b)의 출력 측에 접속된 pMOS 트랜지스터 (70c)로부터 제1의 기준 전위 (Vre(91))를 꺼내 일점 쇄선으로 둘러싸인 영역 (61A)내의 회로에 공급한다. 또, 레귤레이터겸 전류 검출 회로 (71)은 정전압 회로 (70a)의 출력전압을 연산 증폭 회로 (71a)의 반전 입력 측에 공급하고 연산 증폭 회로 (71a)의 출력 측에 접속된 pMOS 트랜지스터 (71c)로부터 제2의 기준 전위 (Vreg2)를 꺼내고 단자 (61a)로부터 감압식 포인팅 디바이스 (81)의 점 (81g)에 공급함과 동시에 pMOS 트랜지스터 (71c)로부터 감압식 포인팅 디바이스 (81)의 점 (81g)를 통하여 그라운드에 흐르는 전류를 커렌트 밀러 동작에 의해 pMOS 트랜지스터 (71b)에 복사한다. pMOS 트랜지스터 (71b)에 복사된 전류는 단자 (61b)를 통하여 저항 (85)에 흐르므로 저항 (85)의 양단에는 감압식 포인팅 디바이스 (81)에 흐르는 전류에 대응하는 전압이 나타난다. 이 전압은 점 (81g)의 전압에 대응하고 있고 Z축방향의 왜곡 전압으로서 연산 증폭 회로 (65)의 반전 입력 측에 입력된다. 또한 pMOS 트랜지스터 (71c)로부터 pMOS 트랜지스터 (71b)에 전류를 복사할 때의 전류값은 1:1일 필요는 없고 저항 (85)의 저항값을 크게 하고 전류값을 예를 들면 1/100정도로 작게 하는 것이 매우 적합하다.

즉, 본 실시의 형태는 제3의 실시의 형태의 스위치 (SW13) 및 저항 (55)에 대신해 커렌트 밀러 회로 (71b, 71c) 및 저항 (85)를 설치한 것이라고 말할 수 있다. 또한 일점 쇄선으로 둘러싸인 영역 (61A)내의 회로에 전력을 공급하는 레귤레이터 (70)과 감압식 포인팅 디바이스 (81)에 중력을 공급하는 레귤레이터겸 전류 검출 회로 (71)를 다르게 한 것은 감압식 포인팅 디바이스 (81)의 센서 저항의 변 화에 의해 레귤레이터겸 전류 검출 회로 (71)의 부하가 변동하고 출력전압이 변동했다고 하여도 영역 (61A)내의 회로에 공급되는 전압이 변동하지 않게 하기 위함이다.

이상의 구성을 가지는 신호 처리 장치 (61)의 동작을 설명한다.

포인팅 디바이스 (81)의 점 (81e)로부터 출력된 X축방향의 왜곡 전압 및 점 (81f)로부터 출력된 Y축방향의 왜곡 전압은 각각 단자 (61d 및 61f)로부터, 연산 증폭 회로 (63 및 64)의 반전 입력 측에 입력된다. 또, 포인팅 디바이스 (81)에 흐르는 전류는 pMOS 트랜지스터 (71b 및 71c)로부터 이루어지는 커렌트 밀러에 의해 검출되어 그 전류에 비례하는 전압이 저항 (85)로 검출되어 연산 증폭 회로 (65)의 반전 입력 측에 입력된다. 연산 증폭 회로 (63, 64 및 65)의 비반전 입력 측에는 각각 디지털 처리 회로 (62)로부터 출력된 기준 데이터가 DAC (67, 68 및 69)에서 아날로그 기준 전압에 변환되어 입력된다. 연산 증폭 회로 (63 내지 65)로 증폭된 X축방향, Y축방향 및 Z축방향의 왜곡 전압은 각각 아날로그 스위치 (SW14, SW15 및 SW16)의 입력측에 공급된다.

아날로그 스위치 (SW14 내지 16)에는 디지털 처리 회로 (62)로부터 도 6의 구형파 Asw10, Asw11 및 Asw12와 같은 파형의 신호가 절환 제어 신호로서 입력된다. 아날로그 스위치 (SW14 내지 16)은 각각 구형파 (AsW10, Asw11 및 Asw12)와 동일한 파형의 신호가 하이레벨의 기간에 온이 되어 로우 레벨의 기간에 오프가 되므로 아날로그 스위치 (SW14 내지 16))은 검출 주기 T2 마다 순환적으로 온이 된다. 따라서 아날로그 스위치 (SW14 내지 16)의 공통의 출력측, 즉 ADC (66)의 입력 측 에는, 제3의 실시 형태와 같이 X축방향의 왜곡 전압, Y축방향의 왜곡 전압 및 Z축방향의 왜곡 전압이 순환적으로 나타난다. 이들의 왜곡 전압은 ADC (66)에 의해 디지털화되어 디지털 처리 회로 (62)에 입력된다. 본 실시 형태에 의하면 Z축방향의 왜곡 전압 검출을 위한 스위칭 회로가 불필요하다.

〔제5의 실시 형태〕

도 8은 본 발명의 제5의 실시 형태와 관련되는 신호 처리 장치를 나타내는 도이다.

도 8에 나타나는 바와 같이 본 실시 형태의 신호 처리 장치 (91)에는 감압식 포인팅 디바이스 (111)의 출력 신호가 입력된다. 감압식 포인팅 디바이스 (111)은, 도시되어 있지 않은 조작부의 +X방향의 하중을 검지하는 변형 센서 (111a)와 -X방향의 하중을 검지하는 변형 센서 (111b)와 +Y방향의 하중을 검지하는 변형 센서 (111c)와 -Y방향의 하중을 검지하는 변형 센서 (111d)를 구비하고 있다. 변형 센서 (111a와 111b)가 직렬로 접속되고 변형 센서 (111c 와 111d)가 직렬로 접속되고 있다. 또, 직렬 접속 회로끼리가 병렬로 접속되어 그 병렬 접속 회로에는 후술하는 바와 같이 신호 처리 장치 (91)의 단자 (91a)로부터 정전위 (Vreg)가 공급된다. 감압식 포인팅 디바이스 (111)의 왜곡 검출시의 동작은 제1의 실시 형태에 있어서의 감압식 포인팅 디바이스 (11)과 동일하기 때문에 설명을 생략한다.

로우 패스 필터 (112 및 113)은 각각 콘덴서 (112a 및 113a) 및 저항 (112b 및 1l3b)로 이루어지고 후술 하는 연산 증폭 회로 (93 및 94)의 출력 신호로부터 저주파 노이즈 성분을 제거하도록 고역차단 주파수가 150 Hz정도로 설정되어 있다. 또, 로우 패스 필터 (112)의 출력측은 신호 처리 장치 (91)의 단자 (91c 및 91d)에 접속되어 로우패스 필터 (113)의 출력측은 단자 (91e 및 91f)에 접속되고 있다. 이들의 로우 패스 필터의 기본 기능은 제 4의 실시의 형태의 로우패스 필터 (82 및 83)과 같다. 단자 (91b)에 접속된 콘덴서 (114) 및 전원 전압 (Vdd)가 공급되는 단자에 접속된 콘덴서 (115)는 디커플링용이다.

신호 처리 장치 (91)은 CPU92a, ROM92b 및 RAM92c를 갖고 이 신호 처리장치 (91) 전체의 제어등을 실시하는 디지털 처리 회로 (92)와 반전 입력측이 단자 (91c)에 접속되고 비반전 입력측이 후술 하는 DAC (96)의 출력 측에 접속되고 출력측이 단자 (91d)에 접속된 연산 증폭 회로 (93)과 반전 입력측이 단자 (91e)에 접속되고 비반전 입력측이 후술 하는 DAC (97)의 출력 측에 접속되고 출력측이 단자 (91f)에 접속된 연산 증폭 회로 (94)와 연산 증폭 회로 (93)의 출력 측에 접속된 아날로그 스위치 (SW17)과 연산 증폭 회로 (94)의 출력 측에 접속된 아날로그 스위치 (SW18)과 아날로그 스위치 (SW17 및 18)의 공통의 출력 측에 접속된 M) C (95)와 입력측이 디지털 처리 회로 (92)의 출력 측에 접속되어 출력측이 연산 증폭 회로 (93)의 비반전 입력 측에 접속된 DAC (96)와 입력측이 디지털 처리 회로 (92)의 출력 측에 접속되어 출력측이 연산 증폭 회로 (94)의 비반전 입력 측에 접속된 DAC (97)와 전원 전압 (Vdd)로부터 기준 전위 (Vreg)를 생성하는 레귤레이터 (98)과 반전 입력측은 레귤레이터 (98)의 출력 측에 접속되어 비반전 입력측은 단자 (91a)를 개입시켜 감압식 포인팅 디바이스 (111)의 점 (111g)에 접속되고 출력측은 후술 하는 커렌트 밀러 회로에 접속된 연산 증폭 회로 (99)와 pMOS 트랜지스터 (100a 및 100b)로 이루어지는 커렌트 밀러 회로 (100)과 커렌트 밀러 회로 (100)의 출력 전류가 공급되는 CR발진 회로 (101)과 CR발진 회로 (101)의 출력 신호를 카운트 하는 카운터 (102)와 카운터 (102)의 출력값을 래치하고 소정의 타이밍으로 디지털 처리 회로 (92)로 전송하는 래치 회로 (103)을 구비하고 있다. 여기서 일점 쇄선으로 둘러싸인 영역 (91A)내의 회로에는 레귤레이터 (98)로부터 정전위 (Vreg)가 공급되고 있다.

커렌트 밀러 회로 (100)의 pMOS 트랜지스터 (100a)의 소스는 전원 전압 (Vdd)가 공급되는 단자에 접속되고 드레인은 연산 증폭 회로 (99)의 비반전 입력 측에 접속되고 게이트는 연산 증폭 회로 (99)의 출력 측에 접속되고 있다. 또, pMOS 트랜지스터 (100b)의 소스는 전원 전압 (Vdd)가 공급되는 단자에 접속되고 드레인은 CR발진 회로 (101)의 입력 측에 접속되고 게이트는 연산 증폭 회로 (99)의 출력측에 접속되고 있다. 카운터 (102)의 카운트 동작을 스타트 및 스톱 시키는 신호 및 래치 회로에 래치된 데이터를 디지털 처리 회로 (92)에 전송하는 타이밍을 결정하는 신호는 디지털 처리 회로 (92)로부터 공급된다.

이상의 구성을 가지는 신호 처리 장치 (91)의 동작을 설명한다.

포인팅 디바이스 (111)의 점 (111e)로부터 출력된 X축방향의 왜곡 전압 및 점 (111f)로부터 출력된 Y축방향의 왜곡 전압은 각각 단자 (91c 및 91e)로부터 연산 증폭 회로 (93 및 94)의 반전 입력 측에 입력된다. 그리고, 연산 증폭 회로 (93 및 94)로 증폭되어 각각 아날로그 스위치 (SW17 및 18)에 입력된다. 아날로그 스위치 (SW17 및 18)에는 디지털 처리 회로 (92)로부터 도 6의 구형파 Asw10 및 Asw11와 같은 파형의 신호가 절환 제어 신호로서 입력된다. 아날로그 스위치 (SW17 및 18)은, 각각 구형파 Asw10 및 Asw12와 같은 파형의 신호 에하이레벨의 기간에 온이 되고 로우 레벨의 기간에 오프가 되므로 아날로그 스위치 (SW17 및 18)은 검출 주기 T2 마다 교호로 온이 된다. 따라서, 아날로그 스위치 (SW17 및 18)의 공통의 출력측, 즉 ADC (95)의 입력 측에는 X축방향의 왜곡 전압 및 Y축방향의 왜곡 전압이 교호로 나타난다. 이들의 왜곡 전압은 ADC (95)에 의해 디지털화되어 디지털 처리 회로 (92)에 입력된다.

다음에 Z축방향의 왜곡 전압에 대해서 설명한다. 포인팅 디바이스 (111)에 흐른 전류는 커렌트 밀러 회로 (100)을 구성하는 pM0S 트랜지스터 (100a)의 소스-드레인간을 흐르는 전류에 동일하다. 따라서, 이 전류는 커렌트 밀러 회로 (100)을 구성하는 pM0S 트랜지스터 (100b)에 복사된다. 그리고, pM0S 트랜지스터 (100b)의 전류에 따라 CR발진 회로 (101)의 발진 주파수를 제어하고 그 발진 주파수를 카운터 (102)로 카운트 하면 그 카운트값은 포인팅 디바이스 (111)에 흐르는 전류, 따라서 포인팅 디바이스 (111)의 점 (111g)의 전압, 즉 Z축방향의 왜곡 전압에 대응하는 값이 된다. 거기서 카운터 (102)의 카운트값을 래치 회로 (102)에 기억하고 임의의 타이밍, 예를 들면 도 6의 구형파 Asw12가 하이레벨이 되는 기간에 디지털 처리 회로 (92)에 전송한다. 이와 같이 하는 것으로 디지털 처리 회로 (92)는 X축방향의 왜곡 전압, Y축방향의 왜곡 전압 및 Z축방향의 왜곡 전압을 순환적으로 취득할 수 있다.

본 실시형태에 의하면 Z축 검출을 위한 스위칭회로가 불필요하다. 또, 주파 수 카운트방식을 채용하고 있기 때문에 그 적분효과에 의한 노이즈저감작용이 있다.

따라서 Z축 방향의 왜곡전압의 저주파노이즈 성분을 제거하기 위한 로우 패스 필터가 불필요하다.

본 발명과 관련되는 신호 처리 장치에 의하면, X축변형 센서 및 Y축 변형 센서를 구비한 일반적인 감압식 포인팅 디바이스를 이용하고 포인터의 이동 조작 입력 및 클릭 조작 입력이 가능하게 되므로 일반적인 포인팅 디바이스의 조작성의 향상 및 기능의 확장을 실현할 수 있다.

Claims (8)

1. 포인팅 디바이스로부터 출력되는 신호를 처리하는 신호 처리 장치에 있어서,

   상기 포인팅 디바이스는 그 조작부의 X축 및/또는 Y축의 플러스 방향과 마이너스 방향에 대한 조작에 의한 검지 신호를 상기 X축 및/또는 Y축의 플러스 방향 또는 마이너스 방향의 한쪽에 대한 조작과 플러스 방향과 마이너스 방향의 쌍방에 대한 조작을 식별 가능하게 출력하는 검지 수단과,

   상기 검지 수단으로부터 상기 X축 및/또는 Y축의 플러스 방향 또는 마이너스 방향의 한쪽에 대한 조작에 의한 검지 신호를 꺼내는 제1의 출력 수단과,

   상기 검지 수단으로부터 상기 X축 및/또는 Y축의 플러스 방향과 마이너스 방향의 쌍방에 대한 조작에 의한 검지 신호를 꺼내는 제2의 출력 수단과,

   상기 X축 방향의 이동 조작 신호 및 Y축 방향의 이동 조작 신호를 절환하여 출력하는 제1의 스위칭 회로와,

   상기 제1의 스위칭 회로로부터 출력된 상기 X축 방향의 이동 조작 신호 및 Y축 방향의 이동 조작 신호를 증폭하는 제1의 증폭 회로와,

   상기 클릭 조작 신호를 증폭하는 제2의 증폭 회로와,

   상기 제1 및 제2의 증폭 회로의 출력신호를 절환하여 출력하는 제2의 스위칭 회로와,

   상기 제 1 및 제2의 스위칭 회로를 제어하는 제어 회로를 포함하고,

   상기 제1의 출력 수단의 출력 신호를 포인터의 이동 조작 신호로서 처리하고, 상기 제2의 출력 수단의 출력신호를 클릭 조작신호로서 처리하고,

   상기 제어 회로는 상기 제1의 스위칭 회로가 소정의 주기마다 상기 X축 방향의 이동 조작신호 및 Y축 방향의 이동 조작 신호를 교호로 출력하도록 절환 제어함과 동시에 상기 제2의 스위칭 회로가 상기 소정의 주기마다 상기 제 1 및 제2의 증폭 회로의 출력 신호를 교호로 출력하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치.
2. 포인팅 디바이스로부터 출력되는 신호를 처리하는 신호 처리 장치에 있어서,

   상기 포인팅 디바이스는 그 조작부의 X축 및/또는 Y축의 플러스 방향과 마이너스 방향에 대한 조작에 의한 검지 신호를 상기 X축 및/또는 Y축의 플러스 방향 또는 마이너스 방향의 한쪽에 대한 조작과 플러스 방향과 마이너스 방향의 쌍방에 대한 조작을 식별 가능하게 출력하는 검지 수단과,

   상기 검지 수단으로부터 상기 X축 및/또는 Y축의 플러스 방향 또는 마이너스 방향의 한쪽에 대한 조작에 의한 검지 신호를 꺼내는 제1의 출력 수단과,

   상기 검지 수단으로부터 상기 X축 및/또는 Y축의 플러스 방향과 마이너스 방향의 쌍방에 대한 조작에 의한 검지 신호를 꺼내는 제2의 출력 수단과,

   상기 X축 방향의 이동 조작 신호, Y축 방향의 이동 조작 신호 및 클릭 조작 신호를 절환하여 출력하는 스위칭 회로와,

   상기 스위칭 회로로부터 출력된 상기 X축방향의 이동 조작 신호, Y축방향의 이동 조작 신호 및 클릭 조작 신호를 증폭하는 증폭 회로와 상기 스위칭 회로를 제어하는 제어 회로를 포함하고,

   상기 제1의 출력 수단의 출력 신호를 포인터의 이동 조작 신호로서 처리하고, 상기 제2의 출력 수단의 출력신호를 클릭 조작신호로서 처리하고,

   상기 제어 회로는 상기 스위칭 회로가 소정의 주기마다 상기 X축 방향의 이동 조작신호, Y축 방향의 이동 조작 신호 및 클릭 조작 신호를 순환적으로 출력하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치.
3. 포인팅 디바이스로부터 출력되는 신호를 처리하는 신호 처리 장치에 있어서,

   상기 포인팅 디바이스는 그 조작부의 X축 및/또는 Y축의 플러스 방향과 마이너스 방향에 대한 조작에 의한 검지 신호를 상기 X축 및/또는 Y축의 플러스 방향 또는 마이너스 방향의 한쪽에 대한 조작과 플러스 방향과 마이너스 방향의 쌍방에 대한 조작을 식별 가능하게 출력하는 검지 수단과,

   상기 검지 수단으로부터 상기 X축 및/또는 Y축의 플러스 방향 또는 마이너스 방향의 한쪽에 대한 조작에 의한 검지 신호를 꺼내는 제1의 출력 수단과,

   상기 검지 수단으로부터 상기 X축 및/또는 Y축의 플러스 방향과 마이너스 방향의 쌍방에 대한 조작에 의한 검지 신호를 꺼내는 제2의 출력 수단과,

   상기 X축 방향의 이동 조작 신호를 증폭하는 제1의 증폭 회로와,

   상기 Y축방향의 이동 조작 신호를 증폭하는 제2의 증폭 회로와,

   상기 클릭 조작 신호를 증폭하는 제3의 증폭 회로와 상기 제1 내지 제 3의 증폭 회로의 출력 신호를 절환하여 출력하는 스위칭 회로와,

   상기 스위칭 회로를 제어하는 제어 회로를 포함하고,

   상기 제1의 출력 수단의 출력 신호를 포인터의 이동 조작 신호로서 처리하고, 상기 제2의 출력 수단의 출력신호를 클릭 조작신호로서 처리하고,

   상기 제어 회로는 상기 스위칭 회로가 소정의 주기마다 상기 X축 방향의 이동 조작 신호, Y축 방향의 이동 조작 신호 및 클릭 조작 신호를 순환적으로 출력 하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치.
4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,

   상기 검지 수단은 X축 및/또는 Y축의 플러스 방향의 조작에 의한 하중에 따라 저항값이 변화하는 제1의 저항 소자와, 그 제1의 저항 소자와 직렬 접속된 X축 및/또는 Y축의 마이너스 방향의 조작에 의한 하중에 따라 저항값이 변화하는 제2의 저항 소자를 구비하고, 그 직렬 접속 회로의 일단에 전원이 공급되고 상기 저항 소자끼리의 접속점에 접속된 단자를 상기 제1의 출력 수단으로 하고, 상기 직렬 접속 회로의 전원측의 단에 접속된 단자를 제2의 출력 수단으로 한 것을 특징으로 하는 신호처리 장치.
5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,

   상기 클릭 조작 신호를 복사하는 커렌트 밀러 회로를 구비한 것을 특징으로 하는 신호 처리 장치.
6. 청구항 5에 있어서,

   상기 X축방향의 이동 조작 신호를 증폭하는 제1의 증폭 회로와, 상기 Y축방향의 이동 조작 신호를 증폭하는 제2의 증폭 회로와, 상기 커렌트 밀러 회로의 출력 전류를 전압으로 변환하는 전류-전압 변환 회로와, 상기 전류-전압 변환 회로의 출력 신호를 증폭하는 제3의 증폭 회로와, 상기 제1내지 제 3의 증폭 회로의 출력신호를 절환하여 출력하는 스위칭 회로와, 상기 스위칭 회로를 제어하는 제어 회로를 구비하고,

   상기 제어 회로는 상기 스위칭 회로가 소정의 주기마다 상기 X축 방향의 이동 조작 신호, Y축 방향의 이동 조작 신호 및 클릭 조작 신호를 순환적으로 출력 하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치.
7. 청구항 5에 있어서,

   상기 X축 방향의 이동 조작 신호를 증폭하는 제1의 증폭 회로와, 상기 Y축방향의 이동 조작 신호를 증폭하는 제2의 증폭 회로와, 상기 제 1 및 제2의 증폭 회로의 출력 신호를 절환하여 출력하는 스위칭 회로와, 상기 커렌트 밀러 회로의 출력 전류에 따라 발진 주파수가 변화하는 발진 회로와, 상기 발진 회로의 발진 주파수를 측정하는 주파수 측정 회로와 상기 스위칭 회로를 제어하는 제어 회로를 구비하고,

   상기 제어 회로는 상기 스위칭 회로가 소정의 주기마다 상기 X축 방향의 이동 조작 신호 및 Y축 방향의 이동 조작 신호를 교호로 출력하도록 절환 제어하는 것을 특징으로 하는 신호 처리 장치.
8. 삭제

Images