WO2005086485A1 - 符号化データ復号装置 - Google Patents

符号化データ復号装置 Download PDF

Info

Publication number
WO2005086485A1
WO2005086485A1 PCT/JP2004/018261 JP2004018261W WO2005086485A1 WO 2005086485 A1 WO2005086485 A1 WO 2005086485A1 JP 2004018261 W JP2004018261 W JP 2004018261W WO 2005086485 A1 WO2005086485 A1 WO 2005086485A1
Authority
WO
WIPO (PCT)
Prior art keywords
encoded data
image
program
decoding
decoding device
Prior art date
Application number
PCT/JP2004/018261
Other languages
English (en)
French (fr)
Inventor
Katsumi Hoashi
Ryoji Yamaguchi
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/592,109 priority Critical patent/US20070206870A1/en
Priority to EP04821718A priority patent/EP1732327A1/en
Priority to JP2006510614A priority patent/JPWO2005086485A1/ja
Publication of WO2005086485A1 publication Critical patent/WO2005086485A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Definitions

  • the present invention relates to a coded data decoding device for decoding coded data that has been compressed and coded, and more particularly to a method of using instruction memory of a processor that controls decoding of coded data. It is.
  • the MPEG stream is composed of a sequence layer starting with a sequence header, a GOP layer starting with a GOP (Group Of Pictures) header, a picture layer starting with a picture header, a slice layer starting with a slice header, and a macroblock layer. It consists of a total of six layers, the minimum unit and the block layer.
  • the sequence layer specifies a screen format and the like, and is a series of screen groups having the same attribute.
  • the GOP layer is the minimum unit of a screen group that serves as a reference for random access.
  • the picture layer has attributes common to one screen.
  • This picture is composed of three types of pictures, I, P, and B.
  • the I picture is an intra-frame coded image
  • the P picture is an inter-frame forward predictive coding image
  • the B picture is an inter-frame bi-directional predictive coding image.
  • the function of decoding audio is realized by software using a processor, and the function of decoding an image is realized by dedicated hardware (image decoder).
  • An external memory (frame memory) is often provided for storing image data for decoding.
  • An external memory for storing a plurality of audio decoding programs and image data is provided so as to be compatible with a plurality of audio compression coding schemes, and audio is stored based on the audio decoding programs stored in the instruction memory.
  • An image / audio decoding apparatus which includes a processor that decodes image data, an image decoder that decodes image data, and an arbitration circuit that arbitrates access between the processor and the image decoder to an external memory. According to this device, when decoding an image, When using the image decoding data in the external memory and switching the audio decoding program, the audio decoding program in the external memory is loaded into the instruction memory. As a result, even if the number of types of programs for decoding compression-encoded audio increases, audio decoding can be performed without increasing the size of the instruction memory and the number of terminals (see Patent Document 1).
  • Patent Document 1 JP-A-2002-278599
  • the instruction memory is not a RAM (Random Access Memory) but a ROM (Random Access Memory).
  • An object of the present invention is to reduce the capacity of an instruction memory used by a processor that controls the decoding of encoded data when reproducing compressed encoded data.
  • an encoded data decoding apparatus decodes encoded data while dynamically replacing a program in an instruction memory during reproduction. More specifically, a program for decoding image encoded data and Z or audio encoded data is divided into module units, and a predetermined instruction memory transfer is performed. The control is performed such that the program is stored in the internal instruction memory for each unit and the encoded data is decoded.
  • the capacity of the internal instruction memory can be reduced, and the increase in cost as a system can be suppressed.
  • FIG. 1 is a block diagram showing a configuration example of an image coded data decoding device according to the present invention.
  • FIG. 2 is a diagram showing a configuration of a program executed by a processor in FIG. 1.
  • FIG. 3 is a diagram showing a program module arrangement in an internal instruction memory in FIG. 1.
  • FIG. 4 is a timing chart showing an operation example of the decoding device in FIG. 1.
  • FIG. 5 is a control flow chart of program replacement in the decoding device in FIG.
  • FIG. 6 is another control flow chart of program replacement in the decoding device of FIG.
  • FIG. 7 is a block diagram showing a configuration example of an image and audio encoded data decoding apparatus according to the present invention.
  • FIG. 8 is a diagram showing a configuration of a program executed by a processor in FIG. 7.
  • FIG. 9 is a diagram showing a program module arrangement in an internal instruction memory in FIG. 7.
  • FIG. 10 is a timing chart showing an operation example of the decoding device in FIG. 7.
  • FIG. 11 is a timing chart showing another operation example of the decoding device in FIG. 7.
  • FIG. 12 is a diagram showing another configuration of a program executed by the processor in FIG. 7
  • FIG. 13 is a timing chart showing an operation example of the decoding device in FIG. 7 when the program configuration in FIG. 12 is adopted.
  • FIG. 1 shows a configuration example of an image encoded data decoding device according to the present invention.
  • This device decodes MPEG image coding data in real time.
  • reference numeral 10 denotes an image decoder that decodes image encoded data
  • 11 executes only control of the image decoder 10, or performs partial decoding of image encoded data and control of the image decoder 10.
  • a processor that does both, 12 is an internal instruction memory for storing a part of the program of the processor 11, and 13 is all of the programs of the processor 11 (excluding programs stored in the ROM area of the internal instruction memory 12).
  • 14 is a frame memory for storing decoded data output from the image decoder 10. It is preferable that the image decoder 10, the processor 11, and the internal instruction memory 12 be configured as one system LSI.
  • FIG. 2 shows a configuration of a program executed by processor 11 in FIG. According to Figure 2, the program is divided into four functional modules. That is, the first and second image decoding modules (VD1 and VD2) that actually decode the image encoded data, the thread switching of the first and second image decoding modules (VD1 and VD2), and the internal instruction memory There are a total of four modules: a control module that exchanges 12 programs, and a common routine module that is commonly used by the first and second image decoding modules (VD1, VD2).
  • the first image decoding module (VD1) is a program module that performs decoding below the slice layer (SL: Slice Layer)
  • the second image decoding module (VD2) is decoding program above the picture layer (PL: Picture Layer).
  • FIG. 3 shows a program module arrangement in the internal instruction memory 12 in FIG. .
  • the first image decoding module (VD1) and the second image decoding module (VD2) shown in FIG. 2 are replaced while a part of the RAM area (RAM3—RAM7) of the internal instruction memory 12 is replaced.
  • the control module is located in the non-swap area (resident area: RAMI-RAM2) in the RAM area, and does not swap during playback.
  • the common routine module is located in the ROM area (ROM1 to ROM3) of the internal instruction memory 12.
  • 10, II, 12 and 13 represent I pictures, respectively, and IDL represents the idling state of the processor 11.
  • the program of the second image decoding module (VD2) necessary at the start of decoding is read into the RAM 3—RAM 7 of the internal instruction memory 12. .
  • the program of the first image decoding module (VD1) is read into the RAM 3—RAM 5 of the internal instruction memory 12.
  • the second image decoding module (VD2) is required to decode II (PL), so the program of the second image decoding module (VD2) is internally stored. Read into instruction memory 12.
  • the second image decoding module (VD2) is required to decode II (SL) and then to decode 12 (PL), so the program of the second image decoding module (VD2) is needed. Is loaded into RAM3—RAM7 of the internal instruction memory 12. Thereafter, the same operation is repeated to perform decoding.
  • FIG. 5 is a control flow chart of the program replacement in this case.
  • S501 when the processing is started in S500, it is determined in S501 whether or not the internal instruction memory 12 needs to be replaced. If the internal instruction memory 12 does not need to be replaced, the process proceeds to S505. Ends the processing. If it is determined in S501 that the internal instruction memory 12 needs to be replaced, then in S502, it is determined whether or not the sub-modules of the functional modules that need to be read have already been read into the internal instruction memory 12.
  • FIG. 6 is a control flow chart of program replacement when the look-ahead method shown in FIG. 4 is adopted.
  • the steps except for S602 and S603 in S600-S608 in FIG. 6 correspond to S500-S505 in FIG.
  • the program is in the idling state in S602
  • whether the program is in the idling state and whether the program can be read ahead can be determined by looking at the current execution state of the program. For example, if the decoding is completely completed and the processor 11 is in the idling state, no exception processing will be performed! / As long as the next decoding starts after a certain time, the program can be read ahead. It is possible.
  • FIG. 7 shows an example of the configuration of an image and audio encoded data decoding apparatus according to the present invention.
  • This apparatus decodes MPEG image encoding data and audio encoding data in real time. It is the same as FIG. 1 except that the processor 11 receives the voice coded data.
  • FIG. 8 shows a configuration of a program executed by the processor 11 in FIG. See Figure 8 Then, the program is divided into five functional modules. That is, the audio decoding module (AD1) for decoding the audio encoded data is added to the first and second image decoding modules (VDl, VD2), the control module, and the common routine module described in FIG. You.
  • AD1 the audio decoding module
  • VDl the first and second image decoding modules
  • VD2 the control module
  • common routine module described in FIG. You.
  • FIG. 9 shows a program module arrangement in the internal instruction memory 12 in FIG.
  • the processor 11 also serves as a DSP, and that the encoded audio data is decoded by the processor 11, and the second image decoding module (VD2) and the audio decoding module (AD1) shown in FIG. It is used while replacing part of the RAM area (RAM6—RAM10) in the internal instruction memory 12.
  • the control module and the first image decoding module (VD1) are located in the non-swappable area (resident area: RAMI-RAM5) in the same RAM area, and are not swapped during playback.
  • the common routine module is located in the ROM area (ROM1-ROM3) of the internal instruction memory 12.
  • FIG. 10 shows an operation example of the video and audio coded data decoding device of FIG. According to FIG. 10, first, in order to start the decoding of 10 (PL), the program of the second image decoding module (VD2) necessary at the start of decoding is read into the RAM 6—RAM 10 of the internal instruction memory 12. After that, the decoding of 10 (PL) is completed and the decoding of 10 (SL) is started.
  • the program of the first image decoding module (VD1) is resident in RAM3—RAM5 of the internal instruction memory 12. Therefore, the audio decoding module (AD1) for decoding the audio code data required during the decoding period of 10 (SL) is read into the RAM 6—RAM 10 of the internal instruction memory 12.
  • the processor 11 While decoding the 10 (SL), while the image decoder 10 is decoding the image encoded data, the processor 11 is released from the processing of the image encoded data. Processing can be performed.
  • the second image decoding module (VD2) is required to decode II (PL).
  • RAM6 of memory 1 2 Read into RAM10. Since the program of the first image decoding module (VD1) is resident in RAM3 to RAM5 of the internal instruction memory 12, when decoding of II (PL) is completed, during the decoding period of the next II (SL),
  • the voice decoding module (AD1) for decoding the required voice code data is stored in RAM 6—R of the internal instruction memory 12. Read in advance to AM10. Thereafter, decoding is performed by repeating the same operation.
  • one of the power decoding programs in which the decoding programs for the image-encoded data and the audio-encoded data are both replaced is stored in the RAM resident area or the ROM area. It is also possible to arrange and perform decoding by exchanging only one of the decoding programs of the image encoded data and the audio encoded data.
  • FIG. 11 shows another example of the operation of the video / audio coding apparatus shown in FIG. According to FIG. 11, even during the instruction exchange, the processor 11 accesses and decodes a portion of the internal instruction memory 12 other than the submodule for which the instruction is exchanged.
  • the control 1-1, 1-1-2, audio decoding 1-1-1, 1-5, and image decoding 1-1-1, 1-1 from RAMI to RAM10 of the internal instruction memory 12 are performed.
  • Each sub-module of —3 is stored.
  • the first image decoding module (VD1) is switched to the second image decoding module (VD2) (see state (2) in FIG. 11).
  • the instruction switching to the second image decoding module (VD2) is performed from RAM8 to RAM12, but the audio decoding module (AD1) is stored from RAM3 to RAM7. Therefore, "the blocks of the internal instruction memory 12 are arranged in a physically divided state, and the bus to the processor 11 and the bus to the external instruction memory 13 are separately secured.
  • the internal instruction memory 12 satisfies the condition that one performs the instruction replacement while the other performs the normal access operation, as shown in FIG. It is possible to perform the audio decoding process in parallel during the replacement of the instruction to the second video decoding module (VD2). As a result, the processing performance of the processor 11 can be sufficiently exhibited.
  • FIG. 12 shows another configuration of the program executed by the processor 11 in FIG. According to Figure 8, the program is divided into five functional modules. That is, the first and second image decoding modules (VD1, VD2) described in FIG. 2 and the control module are provided with a first audio decoding module (AD1 ), And a second audio decoding module (AD2) for decoding the second type of audio encoding data. Is added.
  • the first audio decoding module (AD1) conforms to the first audio compression encoding standard
  • the second audio decoding module (AD2) conforms to the second audio compression encoding standard.
  • FIG. 13 shows an operation example of the video / audio coding data decoding apparatus of FIG. 7 when the program configuration of FIG. 12 is adopted.
  • the state (1) in FIG. 13 is the same as the state (1) in FIG.
  • the first audio decoding module (AD1) stored in RAM3 to RAM7 of the internal instruction memory 12 is switched to the second audio decoding module (AD2) (see state (3) in FIG. 13).
  • the reproduction of the audio is first stopped (see the display (2) in FIG. 13), and then the processing is shifted to the image decoding, and then the program for the audio decoding is replaced.
  • the division mode of the force program that has been described with reference to FIGS. 1 to 13 in the embodiment of the present invention is not limited to the examples shown in FIGS. 2, 8, and 12.
  • the program replacement timing can also be arbitrarily selected in accordance with the decoding control method.
  • the external instruction memory 13 and the frame memory 14 are described as separate memories. These may be physically used as a single memory.
  • the present invention is not limited to ISOZIEC11172, 13818, and can be applied to any compression coding scheme such as ISOZIEC14496.
  • the encoding / decoding data decoding device includes an internal instruction memory. Can be reduced, and is useful as a digital television or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

　画像符号化データの復号処理を行う画像デコーダ（１０）と、画像符号化データの一部復号処理と画像デコーダ（１０）の制御との両方を行うプロセッサ（１１）と、このプロセッサ（１１）が実行するプログラムを格納するための内部命令メモリ（１２）と、プロセッサ（１１）のＲＡＭ領域へ転送すべきプログラムの全てを格納した外部命令メモリ（１３）と、画像デコーダ（１０）から出力される復号データを記憶するためのフレームメモリ（１４）とを備え、画像符号化データを復号する際のプログラムを機能モジュール単位に分割し、予め決めておいた命令メモリ転送単位毎に外部命令メモリ（１３）から内部命令メモリ（１２）へ再生中にプログラムを入れ替えながら画像符号化データを復号するように制御する。

Description

明 細 書
符号化データ復号装置
技術分野
[0001] 本発明は、圧縮符号化された符号化データを復号するための符号化データ復号 装置に関するものであり、特に符号ィ匕データの復号制御を行うプロセッサの命令メモ リの使用方法に関するものである。
背景技術
[0002] 従来、デジタル画像信号を圧縮する符号化方式として、 ISOZIEC11172, 1381 8で規定される MPEG (Moving Picture Experts Group)方式が知られている。 MPE G方式のストリームは、シーケンスヘッダで始まるシーケンス層と、 GOP (Group Of Pictures)ヘッダで始まる GOP層と、ピクチャヘッダで始まるピクチャ層と、スライスへッ ダで始まるスライス層と、マクロブロック層と、最小単位であるブロック層との合計 6つ の層で構成される。シーケンス層は、画面のフォーマット等を指定するもので、一連の 同じ属性をもつ画面グループである。 GOP層は、ランダムアクセスの基準となる画面 グループの最小単位である。ピクチャ層は、 1枚の画面に共通した属性で、このピク チヤは、 I, P, Bの 3種類のピクチャで構成される。ここに、 Iピクチャはフレーム内符号 化画像、 Pピクチャはフレーム間順方向予測符号ィ匕画像、 Bピクチャはフレーム間双 方向予測符号ィ匕画像である。
[0003] 画像符号化データとともに音声符号化データを復号する装置においては、音声を 復号する機能はプロセッサによるソフトウェアで実現し、画像を復号する機能は専用 ハードウェア (画像デコーダ)で実現し、画像復号用に画像データを格納するため外 部メモリ（フレームメモリ）を備えることが多 、。
[0004] 複数の音声圧縮符号ィヒ方式に対応できるように、複数の音声復号プログラムと画 像データとを格納するための外部メモリを設け、命令メモリに格納された音声復号プ ログラムに基づき音声を復号するプロセッサと、画像データを復号する画像デコーダ と、プロセッサと画像デコーダとの外部メモリへのアクセスを調停する調停回路とを備 えた画像音声復号装置が知られている。この装置によれば、画像を復号する場合に は外部メモリにある画像復号データを使用し、音声復号プログラムを切り替える場合 には、外部メモリにある音声復号プログラムを命令メモリにローデイングする。これによ り、圧縮符号化された音声を復号するプログラムの種類が増加しても、命令メモリの 規模と端子数の増加なく音声復号を行うことが可能になる (特許文献 1参照)。
特許文献 1：特開 2002-278599号公報
発明の開示
発明が解決しょうとする課題
[0005] 音声の圧縮符号化方式だけでなぐ画像の圧縮符号化方式にも様々な規格がある
。例えばデジタルテレビの再生において、画像と音声との再生制御を 1つのプロセッ サで行う場合に、プログラムのサイズ分だけ命令メモリを設けることとすると、画像復号 プログラムと音声復号プログラムとの両方を読み込めるだけの命令メモリを用意するこ とになり、非常に大きな命令メモリが必要となる。また、プロセッサが DSPタイプのもの で画像符号ィ匕データの復号処理の一部をプロセッサでソフト処理により行うような場 合には、画像符号ィ匕データの種類毎にプログラムを用意する必要が生じ、更に大き な容量の命令メモリが必要となる。これは、すなわち、ハードウェア規模の増大につな がり、ハードウェアのコストの上昇を招く。
[0006] そこで、命令メモリを RAM (Random Access Memory)ではなくて例えば ROM (
Read Only Memory)にすることにより、この問題を多少は緩和できる力 様々な規格 が登場する中において、プロセッサのプログラムの ROM化は、新規格への対応速度 という意味では、チップを再度おこし直す必要があるために、時間及び工数的な課題 があり、得策とはいえない。
[0007] 本発明の目的は、圧縮された符号化データの再生を行う場合の符号化データの復 号を制御するプロセッサが使用する命令メモリの容量を削減することにある。
課題を解決するための手段
[0008] 上記目的を達成するため、本発明に係る符号化データ復号装置は、命令メモリの プログラムを再生中にダイナミックに入れ替えながら符号ィ匕データの復号を行うことと したものである。具体的には、画像符号化データ及び Z又は音声符号化データを復 号する際のプログラムをモジュール単位に分割し、予め決めてぉ ヽた命令メモリ転送 単位毎に内部命令メモリへプログラムを入れ替えながら符号ィ匕データを復号するよう に制御することとしたものである。
発明の効果
[0009] 本発明によれば、内部命令メモリの容量を削減することが可能となり、システムとし てのコスト増を抑制することができる。 図面の簡単な説明
[0010] [図 1]図 1は、本発明に係る画像符号化データ復号装置の構成例を示すブロック図で ある。
[図 2]図 2は、図 1中のプロセッサが実行するプログラムの構成を示す図である。
[図 3]図 3は、図 1中の内部命令メモリにおけるプログラムモジュール配置を示す図で ある。
[図 4]図 4は、図 1の復号装置の動作例を示すタイミング図である。
[図 5]図 5は、図 1の復号装置におけるプログラム入れ替えの制御フロー図である。
[図 6]図 6は、図 1の復号装置におけるプログラム入れ替えの他の制御フロー図である
[図 7]図 7は、本発明に係る画像及び音声の符号化データ復号装置の構成例を示す ブロック図である。
[図 8]図 8は、図 7中のプロセッサが実行するプログラムの構成を示す図である。
[図 9]図 9は、図 7中の内部命令メモリにおけるプログラムモジュール配置を示す図で ある。
[図 10]図 10は、図 7の復号装置の動作例を示すタイミング図である。
[図 11]図 11は、図 7の復号装置の他の動作例を示すタイミング図である。
[図 12]図 12は、図 7中のプロセッサが実行するプログラムの他の構成を示す図である
[図 13]図 13は、図 12のプログラム構成を採用する場合の図 7の復号装置の動作例を 示すタイミング図である。
符号の説明
[0011] 10 画像デコーダ 11 プロセッサ
12 内部命令メモリ
13 外部命令メモリ
14 フレームメモリ
発明を実施するための最良の形態
[0012] 以下、本発明の実施の形態について、添付図面を用いて説明する。
[0013] 図 1は、本発明に係る画像符号化データ復号装置の構成例を示している。この装 置は、 MPEG方式の画像符号ィ匕データをリアルタイムに復号するものである。図 1に おいて、 10は画像符号化データの復号を行う画像デコーダ、 11は画像デコーダ 10 の制御のみを実行し、又は画像符号ィ匕データの一部復号処理と画像デコーダ 10の 制御との両方を行うプロセッサ、 12はプロセッサ 11のプログラムの一部を格納するた めの内部命令メモリ、 13はプロセッサ 11のプログラム（内部命令メモリ 12の ROM領 域に格納されるプログラムを除く。）の全てを格納するための外部命令メモリ、 14は画 像デコーダ 10から出力される復号データを記憶するフレームメモリである。なお、画 像デコーダ 10、プロセッサ 11及び内部命令メモリ 12を、 1個のシステム LSIとして構 成するのが好ましい。
[0014] 図 2は、図 1中のプロセッサ 11が実行するプログラムの構成を示している。図 2によ れば、プログラムを 4つの機能モジュールに分割する。すなわち、実際に画像符号化 データの復号を行う第 1及び第 2の画像デコードモジュール (VD1, VD2)と、第 1及 び第 2の画像デコードモジュール (VD1, VD2)のスレッド切り替えや内部命令メモリ 12のプログラムの入れ替えを行う制御モジュールと、第 1及び第 2の画像デコードモ ジュール (VD1, VD2)が共通に使用する共通ルーチンモジュールとの合計 4モジュ ールである。第 1の画像デコードモジュール (VD1)はスライス層（SL : Slice Layer)以 下の復号を行うプログラムモジュールであり、第 2の画像デコードモジュール（VD2) はピクチャ層（PL : Picture Layer)以上の復号を行うプログラムモジュールである。な お、図 2中に破線で区切られた部分は、外部命令メモリ 13から内部命令メモリ 12へ プログラムを転送するときの転送単位 (以後、サブモジュールと呼ぶ）を示す。
[0015] 図 3は、図 1中の内部命令メモリ 12におけるプログラムモジュール配置を示している 。ここでは、図 2に示した第 1の画像デコードモジュール (VD1)と第 2の画像デコード モジュール（VD2)とを内部命令メモリ 12のうちの RAM領域の一部（RAM3— RAM 7)を入れ替えながら使用する。制御モジュールは、同 RAM領域中の非入れ替え領 域（常駐領域: RAMI— RAM2)に配置し、再生中には入れ替えを行わない。共通 ルーチンモジュールにつ 、ては、内部命令メモリ 12の ROM領域（ROM1— ROM3 )に配置するものとする。
[0016] 図 4は、図 1の画像符号化データ復号装置の動作例を示している。図 4中の T0、 Τ 1及び Τ2はそれぞれ 2V期間（= 1フレーム期間）を表し、各 2V期間に画像符号ィ匕 データの 1フレームの復号を行うものとする。 10、 II、 12及び 13はそれぞれ Iピクチャを 表し、 IDLはプロセッサ 11のアイドリング状態を表す。
[0017] 図 4によれば、まず 10 (PL)の復号を開始するために、復号開始時に必要な第 2の 画像デコードモジュール（VD2)のプログラムを内部命令メモリ 12の RAM3— RAM 7に読み込む。その後、 10 (PL)の復号が完了して、 10 (SL)の復号を開始するため に、第 1の画像デコードモジュール（VD1)のプログラムを内部命令メモリ 12の RAM 3— RAM5に読み込む。 10 (SL)の復号が完了したら、 II (PL)を復号するために、 第 2の画像デコードモジュール (VD2)が必要となるので、第 2の画像デコードモジュ ール (VD2)のプログラムを内部命令メモリ 12に読み込む。このときに、内部命令メモ リ 12の RAM6及び RAM7には、第 2の画像デコードモジュール（VD2)の 2個のサ ブモジュール 2— 4及び 2— 5が既に読み込まれているので、これら 2個のサブモジユー ルは読み込まずに RAM3— RAM5だけを読み込む。このようにして II (PL)の復号 が完了した時点にぉ 、ては、プロセッサ 11のプログラム実行状態がアイドリング状態 になるために、その段階で次に必要な機能モジュールである第 1の画像デコードモジ ユール（VD1)のプログラムを内部命令メモリ 12の RAM3— RAM5に前もって読み 込み、復号開始までアイドリング状態となる。次に II (SL)の復号を行い、その後、 12 ( PL)の復号を行うために、第 2の画像デコードモジュール (VD2)が必要となるので、 第 2の画像デコードモジュール（VD2)のプログラムを内部命令メモリ 12の RAM3— RAM7に読み込む。以後同様の動作を繰り返して、復号を行っていく。
[0018] なお、 II (SL)の復号開始時まで待って第 1の画像デコードモジュール (VD1)のプ ログラムを内部命令メモリ 12の RAM3— RAM5に読み込むこととしても、もちろん構 わない。図 5は、この場合のプログラム入れ替えの制御フロー図である。図 5によれば 、まず S500において処理が開始されると、 S501において内部命令メモリ 12の入れ 替えの必要があるかどうかの判断を行い、内部命令メモリ 12の入れ替えの必要がな ければ、 S505において処理を終了する。 S501にて内部命令メモリ 12の入れ替えが 必要と判断した場合には、 S502にて、これから読み込む必要がある機能モジュール の中のサブモジュールが内部命令メモリ 12に既に読み込まれて 、るかどうかを判断 し、必要なサブモジュールが 1つも読み込まれていない場合には、 S503にて、次に 必要な機能モジュールのサブモジュールを全て読み込んで、 S505にて処理を終了 する。 S502にて、必要なサブモジュールが読み込まれていた場合には、 S504にて 次に必要な機能モジュールのうち、既に読み込まれているサブモジュール以外のサ ブモジュールの読み込みを行い、 S505にて処理を終了する。
[0019] 図 6は、図 4に示した先読み方式を採用する場合のプログラム入れ替えの制御フロ 一図である。図 6中の S600— S608のうち S602及び S603を除くステップは、図 5中 の S500一 S505に対応する。図 6によれば、、 S602にて現在プ口グラム力 イドリング 状態かどうかを判断して、アイドリング状態でなければ、 S608にて処理を終了する。 S602にてプログラムがアイドリング状態であれば、 S603にて内部命令メモリ 12の入 れ替えが可能力どうかを判断して、可能でなければ S608にて処理を終了する。ここ で、プログラムがアイドリング状態でありかつプログラムを先読み可能かどうかは、現 在のプログラムの実行状況を見れば判断することができる。例えば、復号が完全に終 了してプロセッサ 11がアイドリング状態にある場合には、例外処理が入らな!/、限り、 一定時間後には次の復号が開始されるので、プログラムを先読みすることが可能で ある。
[0020] 図 7は、本発明に係る画像及び音声の符号化データ復号装置の構成例を示して!/ヽ る。この装置は、 MPEG方式の画像符号ィ匕データ及び音声符号ィ匕データをリアルタ ィムに復号するものである。プロセッサ 11が音声符号ィ匕データを受け取る点以外は、 図 1と同様である。
[0021] 図 8は、図 7中のプロセッサ 11が実行するプログラムの構成を示している。図 8によ れば、プログラムを 5つの機能モジュールに分割する。すなわち、図 2で説明した第 1 及び第 2の画像デコードモジュール（VDl, VD2)と、制御モジュールと、共通ルー チンモジュールとに、音声符号ィヒデータの復号を行う音声デコードモジュール (AD1 )が付加される。
[0022] 図 9は、図 7中の内部命令メモリ 12におけるプログラムモジュール配置を示している 。ここでは、プロセッサ 11が DSPも兼ねており、音声符号化データの復号をプロセッ サ 11で行うものとし、図 8に示した第 2の画像デコードモジュール (VD2)と音声デコ ードモジュール（AD1)とを内部命令メモリ 12のうちの RAM領域の一部（RAM6— R AM 10)に入れ替えながら使用する。制御モジュールと第 1の画像デコードモジユー ル (VD1)とは、同 RAM領域中の非入れ替え領域（常駐領域: RAMI— RAM5)に 配置し、再生中には入れ替えを行わない。共通ルーチンモジュールについては、内 部命令メモリ 12の ROM領域 (ROM1— ROM3)に配置するものとする。
[0023] 図 10は、図 7の画像音声符号化データ復号装置の動作例を示している。図 10によ れば、まず 10 (PL)の復号を開始するために、復号開始時に必要な第 2の画像デコ ードモジュール（VD2)のプログラムを内部命令メモリ 12の RAM6— RAM10に読み 込む。その後、 10 (PL)の復号が完了して、 10 (SL)の復号を開始するわけである力 第 1の画像デコードモジュール（VD1)のプログラムは内部命令メモリ 12の RAM3— RAM5に常駐して 、るので、 10 (SL)のデコード期間中に必要となる音声符号ィ匕デ 一タの復号を行うための音声デコードモジュール (AD1)を内部命令メモリ 12の RA M6— RAM10に読み込む。 10 (SL)の復号をする際に画像デコーダ 10が画像符号 化データの復号を行っている間、プロセッサ 11は、画像符号化データの処理から開 放されるので、音声符号ィ匕データの復号処理を行うことができる。 10 (SL)の復号が 完了したら、 II (PL)を復号するために、第 2の画像デコードモジュール (VD2)が必 要となるので、第 2の画像デコードモジュール (VD2)のプログラムを内部命令メモリ 1 2の RAM6— RAM10に読み込む。なお、第 1の画像デコードモジュール（VD1)の プログラムは内部命令メモリ 12の RAM3— RAM5に常駐しているので、 II (PL)の 復号が完了すると、次の II (SL)のデコード期間中に必要となる音声符号ィヒデータの 復号を行うための音声デコードモジュール (AD1)を内部命令メモリ 12の RAM6— R AM10に前もって読み込む。以後同様の動作を繰り返して、復号を行っていく。
[0024] なお、図 8—図 10に示した例では、画像符号化データと音声符号化データとの復 号プログラムをともに入れ替えた力 両復号プログラムのいずれか一方を RAM常駐 領域又は ROM領域に配置して、画像符号化データと音声符号化データとの復号プ ログラムのうち一方のみの入れ替えを行わせて復号を行うことも可能である。
[0025] 図 11は、図 7の画像音声符号ィ匕データ復号装置の他の動作例を示している。図 1 1によれば、命令入れ替え中も、内部命令メモリ 12の命令入れ替えを行っているサブ モジュール以外の部分をプロセッサ 11がアクセスして復号を行う。図 11中の（1)の状 態では、内部命令メモリ 12の RAMIから RAM10までに、制御 1—1一 1—2、音声デ コード 1—1一 1—5、画像デコード 1—1一 1—3の各サブモジュールが格納されている。 ここで、第 1の画像デコードモジュール（VD1)が第 2の画像デコードモジュール（VD 2)に切り替えられる場合を考える（図 11中の状態（2)参照)。第 2の画像デコードモ ジュール (VD2)への命令入れ替えは RAM8から RAM12までで行うが、音声デコ ードモジュール (AD1)が格納されているのは RAM3から RAM7までである。よって 、「内部命令メモリ 12の各ブロックが物理的に分割した状態で配置され、かつ、プロ セッサ 11へのバスと外部命令メモリ 13へのバスとが別々に確保されており、異なるメ モリブロック同士は、 1つが命令入れ替えを行っているときに、他が通常のアクセス動 作を行うことが可能である。」という条件を内部命令メモリ 12が満たしていれば、図 11 に示すように、第 2の画像デコードモジュール (VD2)への命令入れ替え中に音声デ コード処理を並行して行うことが可能である。これにより、プロセッサ 11の処理性能を 十分に発揮することが可能となる。
[0026] 最後に、図 7中の内部命令メモリ 12のプログラムの入れ替えに関してリアルタイム性 が要求されない場合の例を説明する。
[0027] 図 12は、図 7中のプロセッサ 11が実行するプログラムの他の構成を示している。図 8によれば、プログラムを 5つの機能モジュールに分割する。すなわち、図 2で説明し た第 1及び第 2の画像デコードモジュール (VD1, VD2)と、制御モジュールとに、第 1タイプの音声符号ィ匕データの復号を行う第 1の音声デコードモジュール (AD1)と、 第 2タイプの音声符号ィ匕データの復号を行う第 2の音声デコードモジュール (AD2)と が付加される。第 1の音声デコードモジュール (AD1)は第 1の音声圧縮符号ィ匕規格 に、第 2の音声デコードモジュール (AD2)は第 2の音声圧縮符号化規格にそれぞれ 適合したものである。
[0028] 図 13は、図 12のプログラム構成を採用する場合の図 7の画像音声符号ィ匕データ復 号装置の動作例を示している。図 13中の（1)の状態は、図 11中の状態（1)と同じで ある。ここで、音声の再生を第 1タイプ力も第 2タイプへと切り替える場合を考える。そ のため、内部命令メモリ 12の RAM3から RAM7までに格納された第 1の音声デコー ドモジュール (AD1)を第 2の音声デコードモジュール (AD2)へ切り替える（図 13中 の状態 (3)参照)。その際に、まず音声の再生を停止し (図 13中の表示 (2)参照）、 その後、画像デコードに処理を移してから、音声デコードのためのプログラムの入れ 替えを実施するのである。
[0029] なお、全てのデコード処理を止めてから、内部命令メモリ 12のプログラムを入れ替 えることも可能である。この方式は、画像、音声ともに再生アプリケーションを入れ替 える場合に応用することができる。
[0030] 以上、図 1一図 13を参照して本発明の実施の形態を説明してきた力 プログラムの 分割態様は、図 2、図 8及び図 12に示した例に限らない。プログラムの入れ替えタイミ ングについても、復号の制御方法に合わせて任意に選択することが可能である。
[0031] また、上記各例では外部命令メモリ 13とフレームメモリ 14とを別メモリとして説明し た力 これらを物理的に単一のメモリとすることも可能である。
[0032] なお、上記の例では、内部命令メモリ 12の入れ替えが必要な場合に、当該内部命 令メモリ 12に既に読み込まれているサブモジュールが存在するとき、既に読み込ま れて 、るサブモジュールにつ ヽては読み込みを行わな 、ように制御した力 既に読 み込まれて 、るサブモジュールにつ 、ても同様に読み込みを行うように制御すること も可能である。
[0033] 本発明は、 ISOZIEC11172, 13818に限らず ISOZIEC14496等の任意の圧 縮符号ィ匕方式に適用することができる。
産業上の利用可能性
[0034] 以上説明してきたとおり、本発明に係る符号ィ匕データ復号装置は、内部命令メモリ の容量を削減することが可能であり、デジタルテレビ等として有用である。

Claims

請求の範囲
[1] 圧縮された画像符号ィ匕データの再生に用いられる符号ィ匕データ復号装置であって 画像符号化データの復号処理を行う画像復号手段と、
前記画像復号手段の動作を制御する機能を有するプロセッサ手段と、 前記プロセッサ手段が実行するプログラムを格納するための内部命令メモリ手段と を備え、
画像符号ィ匕データを復号する際のプログラムをモジュール単位に分割し、予め決 めておいた命令メモリ転送単位毎に前記内部命令メモリ手段へプログラムを入れ替 えながら画像符号化データを復号するように制御することを特徴とする符号化データ 復号装置。
[2] 請求項 1記載の符号化データ復号装置において、
前記プロセッサ手段は、画像符号化データの復号処理の一部を分担して実行する 機能を更に有することを特徴とする符号化データ復号装置。
[3] 請求項 1記載の符号化データ復号装置において、
前記内部命令メモリ手段の RAM領域へ転送すべきプログラムの全てを格納した外 部命令メモリ手段を更に備えたことを特徴とする符号ィ匕データ復号装置。
[4] 請求項 1記載の符号化データ復号装置において、
前記画像復号手段から出力される復号データを記憶するための記憶手段を更に備 えたことを特徴とする符号化データ復号装置。
[5] 請求項 1記載の符号化データ復号装置において、
前記内部命令メモリ手段を予め複数のブロックに分割しておき、プログラムを入れ 替えている際に、プログラムを入れ替えている前記内部命令メモリ手段のブロック以 外の前記内部命令メモリ手段のブロックの命令メモリ領域は、前記プロセッサ手段か ら正常にアクセスできることを特徴とする符号ィ匕データ復号装置。
[6] 請求項 1記載の符号化データ復号装置において、
前記内部命令メモリ手段は、 RAM領域及び ROM領域を有することを特徴とする 符号化データ復号装置。
[7] 請求項 6記載の符号化データ復号装置において、
前記 ROM領域には、画像符号化データの種類に依存せずに、各画像符号化デ ータで共用可能なプログラムを配置することを特徴とする符号ィヒデータ復号装置。
[8] 請求項 1記載の符号化データ復号装置において、
前記内部命令メモリ手段の領域を、画像符号ィ匕データの再生中にはプログラムの 入れ替えを行わない常駐領域と、画像符号化データの再生中にプログラムの入れ替 えを行う命令入れ替え領域とに分けて、前記内部命令メモリ手段を使用することを特 徴とする符号化データ復号装置。
[9] 請求項 1記載の符号化データ復号装置において、
前記内部命令メモリ手段のプログラム入れ替えを行う際に、分割されたモジュール 単位のプログラムを更に、予め決められたサブモジュール単位に分割し、前記サブモ ジュール単位毎に、前記サブモジュール単位のプログラムが前記内部命令メモリ手 段に既に格納されているかどうかを確認して、前記内部命令メモリ手段に既に格納さ れて 、る場合には、前記サブモジュール単位のプログラムは新たに読み込まな 、よう に制御することを特徴とする符号化データ復号装置。
[10] 請求項 1記載の符号化データ復号装置において、
前記プロセッサ手段がアイドリング状態のときに、次に実行されるプログラムを前記 内部命令メモリ手段に先読みしておくことを特徴とする符号ィ匕データ復号装置。
[11] 請求項 1記載の符号化データ復号装置において、
前記符号化データ復号装置は、画像符号化データだけではなぐ圧縮された音声 符号ィ匕データの再生にも用いられ、
音声符号ィ匕データを復号する際のプログラムをモジュール単位に分割し、予め決 めておいた命令メモリ転送単位毎に前記内部命令メモリ手段へプログラムを入れ替 えながら画像及び音声の符号化データを復号するように制御することを特徴とする符 号化データ復号装置。
[12] 請求項 11記載の符号化データ復号装置にお!、て、
画像符号化データの復号を前記画像復号手段が実行している際には、前記プロセ ッサ手段の処理を音声符号化データの復号に割り当てることを特徴とする符号化デ 一タ復号装置。
[13] 請求項 12記載の符号化データ復号装置において、
画像符号ィ匕データの復号処理を行うプログラムの少なくとも一部を前記内部命令メ モリ手段の常駐領域又は ROM領域に配置することにより、音声符号ィヒデータの復 号処理とのプログラムの切り替えをオーバーヘッドなく行うことを特徴とする符号ィ匕デ 一タ復号装置。
[14] 圧縮された画像符号ィ匕データの再生に用いられる符号ィ匕データ復号装置であって 画像符号化データの復号処理を行う画像復号手段と、
前記画像復号手段の動作を制御する機能を有するプロセッサ手段と、 前記プロセッサ手段が実行するプログラムを格納するための内部命令メモリ手段と を備え、
画像符号ィ匕データを復号する際のプログラムを前記内部命令メモリ手段へ入れ替 えする場合には、画像符号ィ匕データの再生を中断してプログラムの入れ替えを行うよ うに制御することを特徴とする符号化データ復号装置。
[15] 請求項 14記載の符号化データ復号装置において、
前記プロセッサ手段は、画像符号化データの復号処理の一部を分担して実行する 機能を更に有することを特徴とする符号化データ復号装置。
[16] 請求項 14記載の符号化データ復号装置において、
前記内部命令メモリ手段の RAM領域へ転送すべきプログラムの全てを格納した外 部命令メモリ手段を更に備えたことを特徴とする符号ィ匕データ復号装置。
[17] 請求項 14記載の符号化データ復号装置において、
前記画像復号手段から出力される復号データを記憶するための記憶手段を更に備 えたことを特徴とする符号化データ復号装置。
[18] 請求項 14記載の符号化データ復号装置において、
前記符号化データ復号装置は、画像符号化データだけではなぐ圧縮された音声 符号ィ匕データの再生にも用いられ、
音声符号化データを復号する際のプログラムを前記内部命令メモリ手段へ入れ替 えする場合には、音声符号ィ匕データの再生を中断してプログラムの入れ替えを行うよ うに制御することを特徴とする符号化データ復号装置。
請求項 18記載の符号化データ復号装置において、
前記プロセッサ手段で複数のアプリケーションを制御する場合にプログラムの入れ 替えを行うときには、プログラムの入れ替えを行わないアプリケーションの再生は続け たままで、プログラムの入れ替えを実行することを特徴とする符号化データ復号装置
PCT/JP2004/018261 2004-03-09 2004-12-08 符号化データ復号装置 WO2005086485A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/592,109 US20070206870A1 (en) 2004-03-09 2004-12-08 Encoded Data Decoding Apparatus
EP04821718A EP1732327A1 (en) 2004-03-09 2004-12-08 Encoded data decoding apparatus
JP2006510614A JPWO2005086485A1 (ja) 2004-03-09 2004-12-08 符号化データ復号装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-066190 2004-03-09
JP2004066190 2004-03-09

Publications (1)

Publication Number Publication Date
WO2005086485A1 true WO2005086485A1 (ja) 2005-09-15

Family

ID=34918312

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/018261 WO2005086485A1 (ja) 2004-03-09 2004-12-08 符号化データ復号装置

Country Status (5)

Country Link
US (1) US20070206870A1 (ja)
EP (1) EP1732327A1 (ja)
JP (1) JPWO2005086485A1 (ja)
CN (1) CN1926871A (ja)
WO (1) WO2005086485A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010525653A (ja) * 2007-04-17 2010-07-22 ヒューマクスカンパニーリミテッド ビットストリーム復号化装置及び方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100063825A1 (en) * 2008-09-05 2010-03-11 Apple Inc. Systems and Methods for Memory Management and Crossfading in an Electronic Device
US20170188033A1 (en) * 2015-12-23 2017-06-29 Mediatek Inc. Method and Apparatus of Bandwidth Estimation and Reduction for Video Coding

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61169947A (ja) * 1985-01-23 1986-07-31 Fujitsu Ltd ペ−ジ制御方式
JPH01112423A (ja) * 1987-10-27 1989-05-01 Fujitsu Ltd オーバレイ制御方式
JPH0293829A (ja) * 1988-09-30 1990-04-04 Mitsubishi Electric Corp データ処理装置
JPH03265932A (ja) * 1990-03-15 1991-11-27 Nec Corp インストラクションメモリ制御方式
JPH10111792A (ja) * 1996-10-03 1998-04-28 Nec Corp 画像処理装置
JPH10232783A (ja) * 1997-02-20 1998-09-02 Matsushita Electric Ind Co Ltd 映像表示装置
JP2000184302A (ja) * 1998-12-11 2000-06-30 Sony Corp 情報処理装置および方法、並びに提供媒体
JP2000235494A (ja) * 1999-02-12 2000-08-29 Kobe Steel Ltd ディジタル信号処理装置
JP2002159006A (ja) * 2000-11-16 2002-05-31 Seiko Epson Corp 演算補助回路
JP2002278599A (ja) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd 映像音声復号装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW380358B (en) * 1996-12-10 2000-01-21 Whitaker Corp Surface mount pad

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61169947A (ja) * 1985-01-23 1986-07-31 Fujitsu Ltd ペ−ジ制御方式
JPH01112423A (ja) * 1987-10-27 1989-05-01 Fujitsu Ltd オーバレイ制御方式
JPH0293829A (ja) * 1988-09-30 1990-04-04 Mitsubishi Electric Corp データ処理装置
JPH03265932A (ja) * 1990-03-15 1991-11-27 Nec Corp インストラクションメモリ制御方式
JPH10111792A (ja) * 1996-10-03 1998-04-28 Nec Corp 画像処理装置
JPH10232783A (ja) * 1997-02-20 1998-09-02 Matsushita Electric Ind Co Ltd 映像表示装置
JP2000184302A (ja) * 1998-12-11 2000-06-30 Sony Corp 情報処理装置および方法、並びに提供媒体
JP2000235494A (ja) * 1999-02-12 2000-08-29 Kobe Steel Ltd ディジタル信号処理装置
JP2002159006A (ja) * 2000-11-16 2002-05-31 Seiko Epson Corp 演算補助回路
JP2002278599A (ja) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd 映像音声復号装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010525653A (ja) * 2007-04-17 2010-07-22 ヒューマクスカンパニーリミテッド ビットストリーム復号化装置及び方法

Also Published As

Publication number Publication date
CN1926871A (zh) 2007-03-07
JPWO2005086485A1 (ja) 2008-01-24
US20070206870A1 (en) 2007-09-06
EP1732327A1 (en) 2006-12-13

Similar Documents

Publication Publication Date Title
US8774281B2 (en) Implementation of a DV video decoder with a VLIW processor and a variable length decoding unit
US20030133506A1 (en) Image processor controlling b-picture memory
JP4281721B2 (ja) データ処理装置、データ処理方法、プログラムおよび記録媒体
JP5309700B2 (ja) 動画像復号装置および符号化装置
WO2005096168A1 (ja) 映像音声処理用集積回路
JP2011172243A (ja) 復号装置、および復号情報処理方法
JPH05268590A (ja) 動画像符号化復号化回路
US8184700B2 (en) Image decoder
US20080170611A1 (en) Configurable functional multi-processing architecture for video processing
JP2005175997A (ja) 復号化装置、電子機器、コンピュータ、復号化方法、プログラム及び記録媒体
JP3940672B2 (ja) 画像処理装置及び画像処理方法
WO2005086485A1 (ja) 符号化データ復号装置
JP4891335B2 (ja) ハードウェア多標準対応ビデオデコーダ装置
JPH0951505A (ja) 記録媒体再生装置、再生方法、記録方法、及び記録装置
US20030123555A1 (en) Video decoding system and memory interface apparatus
JP4433319B2 (ja) 信号再生装置
JP2009130599A (ja) 動画像復号装置
JP2006128830A (ja) 再生装置、データ処理システム、再生方法、プログラムおよび記録媒体
US8923385B2 (en) Rewind-enabled hardware encoder
JP2009100206A (ja) 画像符号化データ復号化装置
US20050033927A1 (en) Information-processing apparatus and electronic equipment using thereof
JP4498848B2 (ja) 画像処理装置
JP2003244643A (ja) 情報再生装置、情報再生方法
JPH09307899A (ja) 可変長復号装置
JPH08223534A (ja) 画像再生装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006510614

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004821718

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10592109

Country of ref document: US

Ref document number: 2007206870

Country of ref document: US

Ref document number: 200480042364.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 2004821718

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10592109

Country of ref document: US