WO2005074272A1 - エンコード中に抽出画像を外部に送信するビデオエンコーダ - Google Patents

エンコード中に抽出画像を外部に送信するビデオエンコーダ Download PDF

Info

Publication number
WO2005074272A1
WO2005074272A1 PCT/JP2004/000923 JP2004000923W WO2005074272A1 WO 2005074272 A1 WO2005074272 A1 WO 2005074272A1 JP 2004000923 W JP2004000923 W JP 2004000923W WO 2005074272 A1 WO2005074272 A1 WO 2005074272A1
Authority
WO
WIPO (PCT)
Prior art keywords
bank
video
video encoder
video data
data
Prior art date
Application number
PCT/JP2004/000923
Other languages
English (en)
French (fr)
Inventor
Tetsu Takahashi
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to CNB2004800392534A priority Critical patent/CN100562086C/zh
Priority to JP2005517361A priority patent/JP4250170B2/ja
Priority to EP20040706874 priority patent/EP1711010B1/en
Priority to PCT/JP2004/000923 priority patent/WO2005074272A1/ja
Priority to DE200460030045 priority patent/DE602004030045D1/de
Publication of WO2005074272A1 publication Critical patent/WO2005074272A1/ja
Priority to US11/446,147 priority patent/US7577197B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/781—Television signal recording using magnetic recording on disks or drums
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
    • H04N9/8205—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only involving the multiplexing of an additional signal and the colour video signal

Definitions

  • Video encoder for transmitting an extracted image to an external device during encoding
  • the present invention generally relates to a video encoder that encodes video data in real time, and more particularly, to a video encoder having an image extraction function of video data.
  • the input analog NTSC video signal is MPEG-encoded, and the encoded video data is recorded on a hard disk or the like.
  • the input analog NTSC video signal is first converted to the ITU-R656 format by the NTSC decoder, and the converted video data is supplied to an MPEG2 encoder.
  • the supplied video data is written to a frame memory provided outside the MPEG2 encoder via a frame synchronizer in the MPEG2 encoder.
  • a plurality of (for example, three) banks are provided in the frame memory, and new data is overwritten on the bank in which the oldest data is stored by specifying the write destination bank in order.
  • the input analog audio signal is converted to the I2S format by an audio ADC (analog-to-digital converter), and the converted audio data is supplied to the MPEG2 encoder.
  • an audio ADC analog-to-digital converter
  • the oldest bank frame data is read from the frame memory by the MPEG2 encoder.
  • the read frame data is transferred to the MPEG2 video encoding unit via the frame synchronizer in the MPEG2 encoder, and encoded into the MPEG2 video MP @ ML format.
  • the audio data is encoded into MPEG 1 audio layer 2 format data.
  • the multiplexed video stream and audio stream are multiplexed into the MPEG2 PS format by the system multiplexer in the MPEG2 encoder, and are multiplexed from the dedicated 8-bit port to the outside of the MPEG2 encoder as a multiplexed stream. Is output.
  • the stream output from the MPEG2 encoder is recorded on the hard disk via IDE-I / F.
  • thumbnail image may be used to manage these files. For example, when a list of files corresponding to each video content is displayed to the user, displaying the thumbnail image in association with the file allows the user to easily specify the file content.
  • thumbnail image is generated by thinning out image data of 720 ⁇ 480 pixels, which is an effective image area of video data in the ITU-R 656 format, to 360 ⁇ 240 pixels.
  • a microcomputer stored in a hard disk recorder or the like creates such thumbnail images for the purpose of managing file information, and
  • thumbnail image is read from one of the three banks while writing and reading operations are being performed sequentially on the three banks for normal encoding processing. It is necessary to read out the image for creation separately from the encoding process.
  • NTSC video data is 33 ms per frame, and the bank to read for thumbnails is written to the remaining two banks. If it is not read during 66 ms, it will be overwritten. Therefore, it is necessary to give priority to the process of reading the thumbnail image, which requires special control and affects the encoding operation.
  • an object of the present invention is to provide an MPEG encoder capable of extracting image data from video data and transferring the image data to a microcomputer without affecting the encoding operation. Disclosure of the invention
  • the video encoder temporarily stores externally supplied video data in a plurality of memory banks repeatedly selected in a predetermined order, and sequentially reads out video data from the plurality of memory banks repeatedly selected in a predetermined order.
  • the frame data of one switched memory bank is overwritten by executing a bank switching process of switching one memory bank of the plurality of memory banks to a different memory bank from the plurality of memory banks. It is possible to keep without doing. Therefore, when the held image data is transferred by the subsequent data transmission processing, the data transmission processing is executed at a convenient timing so as not to affect the encoding processing.
  • the data transmission process may be performed a plurality of times in units of data transfer. This makes it possible to extract image data from video data and transfer it outside without affecting the encoding operation.
  • FIG. 1 is a block diagram showing a configuration of a hard disk recorder to which the present invention is applied.
  • FIG. 2 is a block diagram showing a configuration of the MPEG2 encoder according to the present invention.
  • FIG. 3 is a flowchart showing a process of securing and transmitting thumbnail data according to the present invention.
  • FIG. 4 is a state transition diagram of the hard disk recorder.
  • FIG. 5 is a diagram for explaining the bank switching process.
  • FIG. 6 is a diagram for explaining the bank switching process.
  • FIGS. 7A and 7B are diagrams showing the execution states of the encode processing and the thumbnail data transmission processing, respectively.
  • FIG. 8 is a block diagram showing another configuration example of the hard disk recorder to which the present invention is applied.
  • FIG. 1 is a block diagram showing a configuration of a hard disk recorder to which the present invention is applied.
  • the present invention is not limited to a hard disk recorder, but may be, for example, a DV D recorder.
  • the present invention can be generally applied to a device that encodes and records an analog video signal or digital video data supplied in real time.
  • the MPEG 2 encoder 10 the microcomputer 12, the RAM 13, the ROM 14, the IDE-I / F 17, and the MPEG 2 decoder 19 are connected to each other via a bus 22, which is a parallel bus.
  • FIG. 2 is a block diagram showing a configuration of the MPEG 2 encoder 10 according to the present invention.
  • the MPEG 2 encoder 10 shown in FIG. 2 includes an SDRAM controller 31, a frame synchronizer 32, an MPEG 2 video encoding unit 33, a system multiplexer 34, a host IZF 35, and a CPU 36.
  • the host I / F 35 is connected to the microcomputer 12 via a bus 22 (Fig. 1), which is a parallel bus. Connected to. As described below, in another embodiment, the host I ZF 35 may be connected to the microcomputer 12 via a serial IF (serial interface).
  • serial IF serial interface
  • the input analog NTSC video signal is first converted into the ITU-R656 format by the NTSC decoder 15, and the converted video data is supplied to the MPEG2 encoder 10.
  • the supplied video data is written to the frame memory 11 provided outside the MPEG2 encoder via the frame synchronizer 32 and the SDRAM controller 31 in the MPEG2 encoder 10.
  • a plurality of (for example, three) banks are provided in the frame memory 11, and a new data is overwritten on a bank in which the oldest data is stored by specifying a bank to be written in order. .
  • the input analog audio signal is converted into the I2S format by the audio ADC 16, and the converted audio data is supplied to the MPEG2 encoder 10.
  • the frame data of the oldest bank among the frame data written in the plurality of banks of the frame memory 11 is read from the frame memory 11 by the MPEG 2 encoder 10.
  • the read frame data is transferred to the MPEG2 video encoder unit 33 via the SDRAM controller 31 and the frame synchronizer 32 in the MPEG2 encoder 10 and converted to the MPEG2 video MP @ ML format. Is executed.
  • the audio data is encoded into MPEG 1 audio layer 2 format data.
  • the video stream and audio stream thus obtained are multiplexed into the MPEG2PS format by the system multiplexer 34 in the MPEG2 encoder 10 and multiplexed from an 8-bit dedicated port.
  • the stream is output to the outside of the MPEG 2 encoder 10.
  • the operation of the MPEG2 encoder 10 is controlled by supplying an encoder open platform command ⁇ stop command and the like via the microcomputer 12 host IZF35. Also, multiple banks are provided in the frame memory 11 Thus, even if the frame rate of the video signal input is not synchronized with the frame rate of the encoding process by the MPEG2 video encoding unit 33, the difference in the frame rate can be absorbed by the frame synchronizer 32. Has become.
  • the stream output from the MPEG2 encoder 10 is recorded on a hard disk drive (HDD) 18 via an IDE-I / F 17.
  • the IDE I / F 17 DMA-transfers the stream output from the 8-bit port of the MPEG 2 encoder 10 to the hard disk drive (HDD) 18.
  • a transfer start instruction, a stop instruction, an address designation, and the like are performed by register setting by the microcomputer 12.
  • the IDE-I / F 17 is connected to the bus 22 so that the microcomputer 12 can access a predetermined address of the hard disk drive (HDD) 18 via the IDE-IZF 17.
  • HDD hard disk drive
  • the IDE-IZF 17 DMA-transfers the stream recorded on the hard disk drive (HDD) 18 to the MPEG 2 decoder 19.
  • a transfer start instruction, a stop instruction, an address designation, and the like are performed by register setting by the microcomputer 12.
  • the MPEG2 decoder 19 separates (demultiplexes) the supplied multiplexed stream, and generates a video stream (MPEG2MP @ ML) and an audio stream (MPEG1 layer 2).
  • the MPEG2 decoder 19 further decodes the video stream and the audio stream, and outputs the video signal in the NTSC format and outputs the audio data in the I2S format.
  • the video signal output from the MPEG2 decoder 19 is amplified by the video amplifier 20 and output as an analog NTSC video signal for reproduction.
  • the audio data output from the MPEG 2 decoder 19 is converted by the audio DAC 21 and output as an analog audio signal for reproduction.
  • FIG. 3 is a flowchart showing a process of securing and transmitting thumbnail data according to the present invention.
  • the processing in Fig. 3 is mainly performed by the CPU 36 of the MPEG2 encoder 10. More executed. That is, the CPU 36 operates as a control unit that controls the process of securing and transmitting thumbnail data.
  • step S1 of FIG. 3 an initialization process is performed.
  • the frame synchronizer 32 includes a register for storing pointers pointing to a plurality of banks of the frame memory 11, respectively.
  • the initialization processing includes processing for initializing the contents of the register.
  • step S2 it is determined whether or not there is a state transition.
  • the process proceeds to step S3. If there is no state transition, the process proceeds to step S4.
  • FIG. 4 is a state transition diagram of the hard disk recorder.
  • the hard disk recorder has a stopped state 41 and an encoding state 42, and the encoding state 42 further includes a state 43 during transmitting thumbnails and a thumbnail non-display state.
  • State 4 4 and power S exist.
  • the hard disk recorder is in the stopped state 41.
  • a state transition is performed from the stopped state 41 to the encoding state 42 in step S3.
  • step S4 it is determined whether or not the state is encoding state 42. If the state is the encod- ing state 42, the process proceeds to step S5. If the state is not encoding state 4 2, the process proceeds to step S 13.
  • step S5 it is determined whether or not the power is the state 43 during thumbnail transmission. If the thumbnail is being transmitted 43, the process proceeds to step S9. If the thumbnail is not being transmitted 43, the process proceeds to step S6.
  • step S6 it is determined whether or not there is a thumbnail transmission instruction.
  • the thumbnail transmission instruction detects when the picture of the input video signal has changed greatly (scene change) within the MPEG 2 encoder 10 and uses this as a trigger.
  • an instruction supplied from the microcomputer 12 to the host I / F 35 may be triggered.
  • the MPEG2 encoder 10 may spontaneously generate a thumbnail command at regular intervals.
  • step S7 If there is no thumbnail transmission instruction, the process proceeds to step S12.
  • step S7 a state transition is instructed and the state transits to the state 43 during thumbnail transmission.
  • step S8 a bank switching process is performed.
  • FIG. 5 and FIG. 6 are diagrams for explaining the bank switching process.
  • the frame synchronizer 32 is provided with a register storing pointers pointing to a plurality of banks of the frame memory 11. These registers are a BANK0 start address register, a BANK1 start address register, a BANK2 start address register, and a latest write bank register.
  • the latest write bank register indicates a bank to which the most recent frame data is written among frame data that has been written to the frame memory 11 and has not yet been encoded.
  • the head address of each bank is set to the following value.
  • the CPU 36 stores 0X0839A400, which is the head address of the reserved bank, in the variable BANK-RESERVED.
  • the CPU 36 reads the contents of the latest write bank register to detect the latest bank, and replaces the value of BANK—RESERVED with the value of the first address register of the latest write bank. .
  • the thumbnail transmission instruction is issued when BANK0 is in the initial state shown in Fig. 5 and BANK0 is indicated in Fig. 5
  • the start address of the bank stored in each register is set to a value as shown in FIG.
  • step S12 in FIG. 3 a write process to the hard disk drive (HDD) 18 is executed.
  • the encoded video data and audio data are recorded on the hard disk drive (HDD) 18 as a multiplexed stream.
  • step S13 it is determined whether or not the power of the hard disk recorder is off. If the power is OFF, the process ends. If the power is not OFF, the process returns to step S2.
  • step S9 thumbnail data transmission processing is executed.
  • the frame data whose head address is the address specified in BANK-RES ERVED is transmitted to the microcomputer 12, for example, every four bytes.
  • the processing in step S10 ends. After that, when the next thumbnail data transmission process is executed, the next 4 bytes of data are transmitted.
  • step S10 it is determined whether or not the power has been completely transmitted. All data Is completed, the state is changed to a state 44 in which no thumbnail is being transmitted in step S11 according to a state transition instruction.
  • the frame data of a certain bank is held by the bank switching process, and the held image data is transferred to the microcomputer 12 by a small data transfer unit that hardly affects the encoding process. Sequentially. This makes it possible to extract the image data from the video data and transfer it to the microcomputer 12 without affecting the encoding operation.
  • the microcomputer 12 generates a thumbnail image by thinning out the received data and stores the thumbnail image in a memory such as the RAM 13. Also, instead of transmitting all the data of one image selected as described above from the MPEG 2 encoder 10 to the microcomputer 12, the image data is thinned out first and the thumbnail image is sent to the microphone computer 12. You may send it. Also, the data may be transmitted to the microcomputer 12 after performing some conversion processing such as filtering.
  • FIG. 7A and 7B are diagrams showing the execution state of the encoding process and the thumbnail data transmission process, respectively.
  • the encoding process by the CPU 36 and the MPEG 2 video encoder unit 33 occupies, for example, an average of 90% of the CPU processing time.
  • the horizontal axis represents time, and the shaded portion indicated as “in process” occupies 90% of the entire time. Encoding processing needs to be performed so as to follow video data and audio data input in real time, and must be processed with priority over other processing.
  • thumbnail data transmission processing must be completed within 66 ms (or shorter time) with the remaining 10% of the CPU processing excluding the hatched part during the encoding processing shown in FIG. 7A. Nanare. For example, if the thumbnail transmission process requires a CPU process of 15% X 66 ms, transmission is not possible in the processing state shown in Fig. 7A.
  • the frame data of the bank is held by the bank switching process, and the held image data is sequentially transferred to the microcomputer in a small data transfer unit which hardly affects the encoding process. Therefore, after the bank switching process is executed, the time limit of 66 ms described above is eliminated, so that the occupation rate of the CPU process used for the thumbnail data transmission process can be reduced. For example, even if the thumbnail data transmission processing requires a total of 15% X 66 ms of CPU processing, the CPU processing of 1.5% X 660 ms is executed by dividing it into 10 transmission processings That's all we need to do.
  • FIG. 8 is a block diagram showing another configuration example of the hard disk recorder to which the present invention is applied.
  • a three-bank configuration is used in which writing and reading operations are sequentially performed on three banks for normal encoding processing, and one bank is used for thumbnail image transmission processing. ing.
  • three banks are used for normal write and read operations for normal encoding processing.
  • the read operation may be performed. Even with such a configuration, it becomes possible to extract image data from video data and transfer it to the microcomputer without affecting the encoding operation, as in the above embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Management Or Editing Of Information On Record Carriers (AREA)

Abstract

ビデオエンコーダは、所定の順番で繰り返し選択される複数のメモリバンクに外部から供給されたビデオデータを一時的に格納し、所定の順番で繰り返し選択される複数のメモリバンクからビデオデータを順次読み出すフレームシンクロナイザと、フレームシンクロナイザが読み出したビデオデータをエンコードするエンコードユニットと、複数のメモリバンクのうちの１つのメモリバンクを複数のメモリバンクとは別のメモリバンクと切り替えるバンク切り替え処理を実行する制御ユニットを含むことを特徴とする。

Description

明 細 書 ェンコ一ド中に抽出画像を外部に送信するビデオエンコーダ 技術分野
本発明は、 一般にビデオデータをリアルタイムでェンコ一ドするビデオェンコ ーダに関し、 詳しくはビデオデータの画像抽出機能を備えたビデオエンコーダに 関する。 背景技術
ハードディスクレコーダ等の機器においては、 入力されたアナ口グ NT S Cビ デォ信号を M PEGエンコードして、 エンコードされたビデオデータをハードデ イスク等に録画する。
具体的には、 入力されたアナログ NTS Cビデオ信号を、 まず NTS Cデコー ダで I T U— R 656形式に変換し、 変換後のビデオデータを MPEG2ェンコ 一ダに供給する。 供給されたビデオデータは、 M P E G 2エンコーダ内のフレー ムシンクロナイザを介して、 MP EG 2エンコーダ外部に設けられるフレームメ モリに書き込まれる。 この際フレームメモリには複数 （例えば 3つ） のバンクを 設け、 書き込み先のバンクを順番に指定することにより、 時間的に最も古いデー タが格納されているバンクに新規のデータを上書きする。
また入力されたアナログオーディオ信号については、 オーディオ ADC (アナ ログ .デジタル .コンバータ） で I 2 S形式に変換し、 変換後のオーディオデー タを MP EG 2エンコーダへ供給する。
フレームメモリの複数のバンクに書き込まれたフレームデータのうちで最古の バンクのフレームデータが、 MPEG2エンコーダによりフレームメモリから読 み出される。 読み出されたフレームデータは、 MPEG 2エンコーダ内のフレー ムシンクロナイザを介して MP EG 2ビデオエンコードュニットに転送され、 M PEG 2ビデオ MP @ML形式へとェンコ一ドされる。 またオーディオデータは MPEG 1オーディオレイヤー 2形式のデータにエンコードされる。 こうして得 られたビデオストリ一ム及びオーディオストリームは、 MP E G 2エンコーダ内 のシステムマルチプレクサにより M P E G 2 P S形式へと多重化されて、 8ビッ 卜の専用ポー卜から多重化されたストリームとして M P E G 2エンコーダ外部に 出力される。
M P E G 2エンコーダから出力されたストリームは、 I D E— I /Fを介して ハードディスクに記録される。
上記のようにして、 テレビ番組や映画等のビデオコンテンッがそれぞれのファ ィルとしてハードディスクに格納される。 ハードディスクレコーダ等の機器にお いては、 これらのファイルを管理するために、 サイズの小さな所謂サムネイル画 像を用いる場合がある。 例えば各ビデオコンテンツに対応するファイルの一覧を ユーザに表示するときに、 サムネイル画像をファイルに対応させて表示すること で、 ユーザは容易にファイル内容を特定することが可能になる。
サムネイル画像は、 例えば I TU— R 6 5 6形式のビデオデータの有効画像領 域である 7 2 0 X 4 8 0画素の画像データを、 3 6 0 X 2 4 0画素に間引くこと により生成される。 ハードディスクレコーダ等に內蔵されるマイクロコンピュー タが、 このようなサムネィノレ画像をファイル情報の管理目的のために作成し、 R
AM等のメモリに格納することになる。
サムネイル画像作成のためには、 例えば N T S Cデコーダからのビデオ出力デ ータから一枚の画像を抜き出して、マイク口コンピュータに転送する必要がある。 この場合、 NT S Cデコーダからのビデオ出力データから一枚の画像を抜き出す ための専用の回路を設ける必要があり、 システムのコストアップに繋がってしま o
またフレームメモリから M P E G 2エンコーダにより一枚の画像を抜き出すこ とも考えられるが、 そのためには専用の機能を新たに設ける必要がある。 またフ レームメモリに 3つのバンクを設けた場合には、 通常のエンコード処理のために 3つのバンクに対して順次書き込み ·読み出し動作が行われている中で、 そのう ちの 1つのバンクからサムネィル画像作成用の画像をェンコード処理とは別に読 み出す必要がある。 N T S Cビデオデータは 1フレームあたり 3 3 m sであり、 サムネイル用に読み出そうするバンクは、 残り 2つのバンクに書き込みが行われ る 6 6 m sの間に読み出してしまわないと上書きされてしまう。 従って、 サムネ ィル用の画像を読み出す処理を優先的に実行する必要が生じ、 特別な制御が要求 されてしまうと共にェンコ一ド動作に影響が生じることになる。
以上を鑑みて本発明は、 エンコード動作に影響を与えることなくビデオデータ から画像データを抜き出してマイクロコンピュータに転送することが可能な MP E Gエンコーダを提供することを目的とする。 発明の開示
ビデオエンコーダは、 所定の順番で繰り返し選択される複数のメモリバンクに 外部から供給されたビデオデータを一時的に格納し、 所定の順番で繰り返し選択 される複数のメモリバンクからビデオデータを順次読み出すフレームシンクロナ ィザと、 フレームシンクロナイザが読み出したビデオデータをエンコードするェ ンコードュニットと、 複数のメモリバンクのうちの 1つのメモリバンクを複数の メモリバンクとは別のメモリバンクと切り替えるバンク切り替え処理を実行する 制御ユニットを含むことを特徴とする。
上記ビデオエンコーダでは、 複数のメモリバンクのうちの 1つのメモリバンク を複数のメモリバンクとは別のメモリバンクと切り替えるバンク切り替え処理を 実行することで、 切り替えられた 1つのメモリバンクのフレームデータを上書き することなく保持しておくことが可能になる。 従って、 保持された画像データを その後のデータ送信処理により転送する際には、 エンコード処理に影響を与えな いように都合のよいタイミングでデータ送信処理を実行し、 また必要に応じて小 さなデータ転送単位で複数回に分けてデータ送信処理を実行すればよレヽ。 これに より、 エンコード動作に影響を与えることなくビデオデータから画像データを抜 き出して外部に転送することが可能となる。 図面の簡単な説明
図 1は、 本発明が適用されるハードディスクレコーダの構成を示すプロック図 である。
図 2は、 本発明による MP E G 2エンコーダの構成を示すブロック図である。 図 3は、 本発明によるサムネィルデータの確保及び送信処理を示すフローチヤ 一トである。
図 4は、 ハードディスクレコーダの状態遷移図である。
図 5は、 バンク切り替え処理を説明するための図である。
図 6は、 バンク切り替え処理を説明するための図である。
図 7 A及び図 7 Bは、 それぞれェンコード処理及びサムネイルデータ送信処理 の実行状態を示す図である。
図 8は、 本発明が適用されるハードディスクレコーダの別の構成例を示すプロ ック図である。 発明を実施するための最良の形態
以下に本発明の実施例を添付の図面を用いて詳細に説明する。
図 1は、 本発明が適用されるハードディスクレコーダの構成を示すプロック図 である。 なお本発明を適用するのはハードディスクレコーダに限らず例えば DV Dレコーダでもよく、 リアルタイムに供給されるアナログビデオ信号又はデジタ ルビデオデータをェンコ一ドして記録する装置一般に適用することができる。 図 1のハードディスクレコーダは、 MPEG2エンコーダ 10、 SDRAM (Synchronous Dynamic Random Memory) 等で構成されるフレームメモリ 1 1、 マイクロコンピュータ 12、 RAMI 3、 ROM14、 NTSCデコーダ 1 5、 オーディオ ADC 16、 I DE— I/F 17、 ハードディスクドライブ （H DD) 18、 MPEG2デコーダ 19、 ビデオアンプ 20、 及びオーディオ DA C 21を含む。 MPEG 2エンコーダ 10、 マイクロコンピュータ 12、 RAM 13、 ROM14、 I DE- I/F 17, 及び MP EG 2デコーダ 19は、 パラ レルバスであるバス 22を介して互いに接続される。
図 2は、 本発明による MPEG 2エンコーダ 10の構成を示すブロック図であ る。 図 2の MPEG 2エンコーダ 10は、 SDRAMコントローラ 31、 フレー ムシンクロナイザ 32、 MPEG 2ビデオエンコードユニット 33、 システムマ ルチプレクサ 34、 ホスト IZF 35、 及び CPU36を含む。 ホスト I/F 3 5は、 パラレノレバスであるバス 22 (図 1) を介してマイクロコンピュータ 12 に接続される。 後述するように別の実施形態においては、 ホスト I ZF 35は、 シリアル I F (シリアルインターフェース） を介してマイクロコンピュータ 1 2に接続されてもよい。 なお図 2においては、 本発明の構成に直接に関係の無い オーディォデータ処理関連のュニットは省略されている。
記録時には、 入力されたアナログ NTS Cビデオ信号を、 まず NTS Cデコー ダ 15で I TU— R656形式に変換し、 変換後のビデオデータを M P E G 2ェ ンコーダ 10に供給する。 供給されたビデオデータは、 MPEG2エンコーダ 1 0内のフレームシンクロナイザ 32及び SDRAMコントローラ 31を介して、 MPEG 2エンコーダ外部に設けられるフレームメモリ 11に書き込まれる。 こ の際フレームメモリ 11には複数 （例えば 3つ） のバンクを設け、 書き込み先の バンクを順番に指定することにより、 時間的に最も古いデータが格納されている バンクに新規のデータを上書きする。
また入力されたアナログオーディオ信号については、 オーディオ ADC 16で I 2S形式に変換し、 変換後のオーディオデータを MP EG 2エンコーダ 10へ 供給する。
フレームメモリ 11の複数のバンクに書き込まれたフレームデータのうちで最 古のバンクのフレームデータが、 MPEG 2エンコーダ 10によりフレームメモ リ 11から読み出される。 読み出されたフレームデータは、 MP EG 2ェンコ一 ダ 10内の SDRAMコントローラ 31及びフレームシンクロナイザ 32を介し て MP EG 2ビデオェンコ一ドュニット 33に転送され、 MP EG 2ビデオ MP @ML形式へとェンコ一ドされる。 またオーディオデータは MP EG 1オーディ ォレイヤー 2形式のデータにェンコ一ドされる。 こうして得られたビデオストリ ーム及びオーディオストリームは、 MP EG 2エンコーダ 10内のシステムマル チプレクサ 34により MP EG 2 PS形式へと多重ィ匕されて、 8ビットの専用ポ 一トから多重化されたストリームとして MPEG 2エンコーダ 10外部に出力さ れる。
上記の処理においては、 マイクロコンピュータ 12力 ホスト IZF35を介 してェンコ一ド開台コマンドゃ停止コマンド等を供給することで、 MPEG2ェ ンコーダ 10の動作を制御する。 またフレームメモリ 1 1に複数のバンクを設け ることにより、 ビデオ信号入力のフレームレートと MPEG2ビデオェンコ一ド ュニット 33によるェンコ一ド処理のフレームレートとが同期していなくても、 フレームシンクロナイザ 32によってフレームレー卜の差を吸収することが可能 となっている。
MPEG2エンコーダ 10から出力されたストリームは、 IDE— Iノ F 17 を介してハードディスクドライブ （HDD) 18に記録される。 この際、 IDE 一 I/F 17は、 MPEG 2エンコーダ 10の 8ビットポートから出力されたス トリームをハードディスクドライブ （HDD) 18へ DMA転送する。 転送の開 始指示、 停止指示、 アドレス指定等はマイクロコンピュータ 12によるレジスタ 設定により行われる。
I DE— I/F 17はバス 22に接続されており、 マイクロコンピュータ 12 が I DE— IZF 17を介してハードディスクドライブ （HDD) 18の所定ァ ドレスにアクセスすることができる。
再生時には、 I DE— IZF 17が、 ハードディスクドライブ （HDD) 18 に記録されたストリームを MPEG 2デコーダ 19へ DMA転送する。 転送の開 始指示、 停止指示、 アドレス指定等はマイクロコンピュータ 12によるレジスタ 設定により行われる。
MPEG2デコーダ 19は、 供給された多重化ス トリームを分離 （デマルチプ レタス） して、 ビデオス トリーム （MPEG2MP@ML) 及ぴオーディオス ト リーム （MPEG1レイヤー 2) を生成する。 MPEG2デコーダ 19は更に、 ビデオストリーム及びオーディォストリームをそれぞれデコードし、 ビデオ信号 については NTS C形式で出力すると共に、 オーディオデータについては I 2 S 形式で出力する。
MPEG2デコーダ 19から出力されたビデオ信号は、 ビデオアンプ 20によ り増幅され、 再生用のアナログ NTS Cビデオ信号として出力される。 また MP EG 2デコーダ 19から出力されたオーディオデータは、 オーディオ D AC 21 により変換され、 再生用のアナログオーディオ信号として出力される。
図 3は、 本発明によるサムネイルデータの確保及び送信処理を示すフローチヤ ートである。 なお図 3の処理は、 主に MPEG2エンコーダ 10の CPU36に より実行される。 即ち C P U 3 6は、 サムネィノレデータの確保及び送信処理を制 御する制御ュニットとして動作する。
図 3のステップ S 1で、 初期化処理が実行される。 これにより図 1に示すハー ドディスクレコーダについて、 例えば 投入後の種々の初期化処理が実行され る。 フレームシンクロナイザ 3 2内には、 フレームメモリ 1 1の複数のバンクを それぞれ指し示すボインタを格納するレジスタが含まれるが、 上記初期化処理は このレジスタの内容を初期化する処理を含む。
ステップ S 2で、状態遷移をするカゝ否かを判断する。状態遷移をする場合には、 ステップ S 3に進む。 状態遷移が無い場合には、 ステップ S 4に進む。
ステップ S 3で、 状態遷移が指示される。 図 4は、 ハードディスクレコーダの 状態遷移図である。 図 4に示すように、 ハードディスクレコーダには、 停止中の 状態 4 1とエンコード中の状態 4 2とが存在し、 エンコード中の状態 4 2には更 にサムネィノレ送信中の状態 4 3とサムネイル非 言中の状態 4 4と力 S存在する。 ハードディスクレコーダが電源投入された直後には、 ハードディスクレコーダは 停止中の状態 4 1にある。 その後、 スィッチやリモートコントローラ等により録 画動作が指示されると、 ステップ S 3において停止中の状態 4 1からエンコード 中の状態 4 2へと状態遷移が行われる。
ステップ S 4で、 エンコード中の状態 4 2であるか否かを判断する。 ェンコ一 ド中の状態 4 2であれば、 処理はステップ S 5に進む。 エンコード中の状態 4 2 でなければ、 処理はステップ S 1 3に進む。
ステップ S 5で、 サムネイル送信中の状態 4 3である力否かを判断する。 サム ネイル送信中の状態 4 3であれば、 処理はステップ S 9に進む。 サムネイル送信 中の状態 4 3でなければ、 処理はステップ S 6に進む。
ステップ S 6で、 サムネイル送信指示があるカゝ否かを判断する。 サムネイル送 信指示は、 入力ビデオ信号の絵が大きく切り替わった （シーンチェンジ） タイミ ングを M P E G 2エンコーダ 1 0内部で検出し、 これをトリガーにしてよレ、。 或 レ、は、 マイクロコンピュータ 1 2からホスト I /F 3 5に供給される指示をトリ ガーにしてもよい。 或いは、 MP E G 2エンコーダ 1 0が一定周期毎に自発的に サムネイノレ 言指示を発生するようにしてもよい。 サムネイル送信指示がある場 合には、 処理はステップ S 7に進む。 サムネイル送信指示がない場合には、 処理 はステップ S 12に進む。
ステップ S 7で、状態遷移を指示してサムネイル送信中の状態 43に遷移する。 ステップ S 8で、 バンク切り替え処理を実行する。 図 5及ぴ図 6は、 バンク切 り替え処理を説明するための図である。 前述のようにフレームシンクロナイザ 3 2内には、 フレームメモリ 11の複数のバンクを指し示すポインタを格納したレ ジスタが設けられている。 それらのレジスタは、 BANK0先頭アドレスレジス タ、 BANK 1先頭アドレスレジスタ、 BANK 2先頭アドレスレジスタ、 及ぴ 最新書き込みバンクレジスタである。 最新書き込みバンクレジスタは、 フレーム メモリ 11に書き込み済でまだエンコードされていないフレームデータのうちで、 一番新しいフレームデータが書き込まれているバンクを示すものである。
図 5に示すように、 初期化処理直後の状態では、 各バンクの先頭ァドレスは下 記の値にセットされる。
BANK0 = 0X081 AO 000
BANK 1 = 0X08248C00
BANK2=0X082F 1800
また CPU 36は、 リザーブされているバンクの先頭ァドレスである 0X083 9 A400を変数 BANK— RESERVEDに保持する。 図 3のステップ S 8 のバンク切り替え処理では、 CPU 36は最新書き込みバンクレジスタの内容を 読み取って最新バンクを検出し、 BANK— RESERVEDの値と最新書き込 みバンクの先頭ァドレスレジスタの値とを入れ替える。 例えば BANK0〜： BA NK 2が図 5に示す初期状態のときにサムネイル送信指示があった場合、 最新書 き込みバンクレジスタが BANK 1を示しているとすると、 BANK 1 = 0X0 839A400、 BANK—RESERVED=OXO 8248C00にする。 この結果、 各レジスタに格納されるバンクの先頭アドレスは、 図 6に示されるよ うな値に設定される。
以上の処理により、 BANK0 (0X081 AO 000) →BANK1 (OX 08248C00) →BANK2 (0X082F 1800) →BANK0 (00 X081A0000) →BANK1 (0X08248C00) →BANK2 (0 X082F 1800) →· · ' という順番で各バンクへのエンコード処理用の書 き込み及ぴ読み出しが実行されている状態で、 例えば BANK 2への書き込みの 最中にバンク切り替え処理が発生すると、 BANK0 (0X081 AO 000) →B ANK 1 (0X08248C00) →BANK2 (0X082F 1800) (バンク切り替え処理発生） →B ANK 0 (0X081A0000) →BANK 1 (0X0839 A400) →BANK2 (0X082 F 1800) →BANK 0 (0X081A0000) →BANK1 (0X0839A400) →BANK
2 (0X082F 1800) → という順番でエンコード処理用の書 き込み及び読み出しが実行されることになる。 この結果、 当初の BANK1であ り現在の B ANK一 RE S ERVED (0X08248C00) の内容はそのま ま保持されるので、 その後のサムネイル画像送信処理により都合のよいタイミン グで BANK_RE SERVED (0X08248C00) の内容を読み出して 送信すればよい。
図 3のステップ S 12で、 ハードディスクドライブ （HDD) 18に対する書 き込み処理が実行される。 これにより、 エンコードされたビデオデータ及びォー ディォデータが多重化ストリームとしてハードディスクドライブ （HDD) 18 に記録される。
ステップ S 13で、 ハードディスクレコーダの電源が OFFであるか否かを判 断する。 電源が O F Fであれば処理を終了し、 電源が O F Fでなければ処理はス テツプ S 2に戻る。
その後ステップ S 5において、 サムネイル送信中の状態 43であると判断され た場合には、 処理はステップ S 9に進む。 ステップ S 9で、 サムネイルデータ送 信処理が実行される。 サムネイルデータ送信処理においては、 BANK— RES ERVEDに指定されたァドレスが先頭ァドレスとなるフレームデータを、 たと えば 4バイ トずつマイクロコンピュータ 12に送信する。 一藤単位である 4バ ィトのデータの送信を完了したら、 ステップ S 10の処理を終了する。 その後次 回のサムネイルデータ送信処理を実行する際には、 次の 4バイトのデータを送信 する。
ステップ S 10で全てのデータの送信が完了した力否かを判断する。 全データ の送信が完了したら、 ステップ S 1 1で状態遷移指示によりサムネィノレ非送信中 の状態 4 4に遷移する。
以上のようにして、 あるバンクのフレームデータをバンク切り替え処理により 保持しておき、 ェンコ一ド処理に殆ど影響を与えない程度の小さなデータ転送単 位で、 保持された画像データをマイクロコンピュータ 1 2に順次転送する。 これ により、 エンコード動作に影響を与えることなくビデオデータから画像データを 抜き出してマイクロコンピュータ 1 2に転送することが可能となる。
マイクロコンピュータ 1 2では、 受信したデータを間引いてサムネイル画像を 生成して、 RAM I 3等のメモリに格納する。 また上記のように選択された一枚 の画像の全てのデータを MP E G 2エンコーダ 1 0からマイクロコンピュータ 1 2に送信する代わりに、 画像データを先に間引いてサムネイル画像としてマイク 口コンピュータ 1 2に送信してもよい。 またフィルタリング等の何らかの変換処 理を実行してからマイクロコンピュータ 1 2に送信してもよレ、。
以下に、 ェンコ一ド処理とサムネイルデータ送信処理との関係について説明す る。
図 7 A及ぴ図 7 Bは、 それぞれェンコ一ド処理及びサムネイルデータ送信処理 の実行状態を示す図である。 C P U 3 6及ぴ M P E G 2ビデオェンコードュニッ ト 3 3によるエンコード処理は、 図 7 Aに示されるように、 例えば平均で 9 0 % の C P U処理時間を占有する。 ここで図 7 Aにおいて横軸が時間を表し、 「処理 中」 として示す網掛け部分が、 全体の時間の 9 0 %の時間を占めている。 ェンコ 一ド処理は、 リアルタイムに入力されるビデオデータやオーディォデータに追随 するように実行される必要が有り、 他の処理に対して優先的に処理されなければ ならない。
フレームメモリに 3つのバンクを設けた場合には、 ェンコ一ド処理のために 3 つのバンクに対して順次書き込み ·読み出し動作が行われている中で、 そのうち の 1つのバンクからサムネィル画像作成用の画像をェンコード処理とは別に読み 出す必要がある。 N T S Cビデオデータは 1フレームあたり 3 3 m sであり、 サ ムネイル用に読み出そうするバンクは、 残り 2つのバンクに書き込みが行われる 6 6 m sの間に読み出してしまわないと上書きされてしまう。 従って、 図 7 Aに示されるェンコ一ド処理中の網掛け部分を除いた残りの 1 0%の CPU処理で、 66ms (又は更に短い時間） 以内にサムネイルデータの送 信処理を完了しなければならなレ、。 例えばサムネィル送信処理が 15 % X 66 m sの C PU処理を必要とする ¾ ^には、 図 7 Aに示される処理状態では送信が不 可能となる。
本発明においては、 バンクのフレームデータをバンク切り替え処理により保持 しておき、ェンコ一ド処理に殆ど影響を与えない程度の小さなデータ転送単位で、 保持された画像データをマイクロコンピュータに順次転送する。 従って、 バンク 切り替え処理を実行した後には、上記の 66 msという時間制限がなくなるので、 サムネイルデータ送信処理に費やされる C PU処理の占有率を下げることができ る。 例えば、 サムネィルデータ送信処理が合計で 15%X 66msの CP U処理 を必要とする場合であっても、 10回の送信処理に分割することで 1. 5 % X 6 60msの CPU処理を実行すればよいことになる。
図 8は、 本発明が適用されるハードディスクレコーダの別の構成例を示すプロ ック図である。
図 8のハードディスクレコーダにおいては、 図 1のハードディスクレコーダと は異なり、 MPEG2エンコーダ 1 OAとマイクロコンピュータ 12 Aとの間の サムネィルデータ送信がシリァルインタ一フェースを介して実行される。 このよ うにシリアルインターフェースを介してサムネイルデータ送信処理が実行される 場合には、 データ転送に必要な時間がパラレルバスの場合と比較して長くなる。 この結果、 サムネイルデータ送信処理に費やされる CPU処理時間が長くなるの で、 本発明のようにバンク切り替え処理を実行することについてのメリットがよ り大きくなる。
以上、 本発明を実施例に基づいて説明したが、 本発明は上記実施例に限定され るものではなく、 特許請求の範囲に記載の範囲内で様々な変形が可能である。 例えば上記実施例では、 通常のェンコ一ド処理のために 3つのバンクに対して 順次書き込み ·読み出し動作を行う 3バンク構成となっていて、 サムネイル画像 送信処理のために 1バンクを する構成となっている。別の実施形態としては、 通常のェンコ一ド処理のために 3つのバンクに対して j噴次書き込み ·読み出し動 作を行う 3バンク構成として、 サムネィノレ画像送信処理時においては 3バンクの 内の 1つをサムネイル画像送信専用として割当て、 残りの 2つのバンクを用いて 通常のェンコ一ド処理のための順次書き込み ·読み出し動作を行う構成としても よレ、。 このような構成によっても、 上記実施例と同様に、 エンコード動作に影響 を与えることなくビデオデータから画像データを抜き出してマイクロコンピュー タに転送することが可能となる。

Claims

請 求 の 範 囲
1 . 所定の順番で繰り返し選択される複数のメモリバンクに外部から供給された ビデオデータを一時的に格納し、 該所定の順番で繰り返し選択される該複数のメ モリバンクから該ビデオデータを順次読み出すフレームシンクロナイザと、 該フレームシンクロナイザが読み出した該ビデオデータをエンコードするェン コードュニットと、
該複数のメモリバンクのうちの 1つのメモリバンクを該複数のメモリバンクと は別のメモリバンクと切り替えるバンク切り替え処理を実行する制御ュニット を含むことを特徴とするビデオエンコーダ。
2 . 該制御ユニットは、 サムネイル送信指示に応答して該バンク切り替え処理を 実行することを特徴とする請求項 1記載のビデオエンコーダ。
3 . 該別のメモリバンクと切り替えられた該 1つのメモリバンクから読み出した 該ビデオデータを外部に転送するインターフェースを更に含むことを特徴とする 請求項 1記載のビデオェンコーダ。
4 . 該ィンターフェースはパラレルインターフェースであることを特徴とする請 求項 3記載のビデオェンコーダ。
5 . 該ィンターフェースはシリアルインターフェースであることを特徴とする請 求項 3記載のビデオェンコーダ。
6 . 該別のメモリバンクと切り替えられた該 1つのメモリバンクから読み出した 該ビデオデータを外部に転送する処理は、 該ビデオデータを所定のデータ転送単 位に分割して複数回に分けて実行されることを特徴とする請求項 3記載のビデオ エンコーダ。
7 . 該別のメモリバンクと切り替えられた該 1つのメモリバンクから読み出した 該ビデオデータを外部に転送する処理は、 該ビデオデータを間引いたサムネィノレ データを転送する処理として実行されることを特徴とする請求項 3記載のビデオ ェンコータ。
8 . 該フレームシンク口ナイザは該複数のメモリバンクをそれぞれ指し示す複数 のボインタを格納するレジスタを含み、 該制御ュニットは該複数のボインタのう ち該 1つのメモリバンクに対応する 1つのポィンタを該別のメモリバンクに対応 するボインタに書き換えることにより該バンク切り替え処理を実行することを特 徴とする請求項 1記載のビデオエンコーダ。
9 . 該フレームシンクロナイザは、該バンク切り替え処理後において、該 1つの ボインタが書き換えられた該複数のボインタに対応する複数のメモリバンクを所 定の順番で繰り返し選択することを特徴とする請求項 8記載のビデオェンコーダ。
1 0 . 該外部から供給されたビデオデータは、 アナログビデオ信号のタイミング でリアルタィムに供給されるデジタルデータであることを特徴とする請求項 1記 載のビデオェンコーダ。
PCT/JP2004/000923 2004-01-30 2004-01-30 エンコード中に抽出画像を外部に送信するビデオエンコーダ WO2005074272A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CNB2004800392534A CN100562086C (zh) 2004-01-30 2004-01-30 在编码器中向外部发送提取图像的视频编码器
JP2005517361A JP4250170B2 (ja) 2004-01-30 2004-01-30 エンコード中に抽出画像を外部に送信するビデオエンコーダ
EP20040706874 EP1711010B1 (en) 2004-01-30 2004-01-30 Video encoder transmitting extracted image outside during encoding
PCT/JP2004/000923 WO2005074272A1 (ja) 2004-01-30 2004-01-30 エンコード中に抽出画像を外部に送信するビデオエンコーダ
DE200460030045 DE602004030045D1 (de) 2004-01-30 2004-01-30 Videocodierer, der während der codierung ein extrahiertes bild nach aussen sendet
US11/446,147 US7577197B2 (en) 2004-01-30 2006-06-05 Video encoder transmitting extracted image to exterior during encoding process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/000923 WO2005074272A1 (ja) 2004-01-30 2004-01-30 エンコード中に抽出画像を外部に送信するビデオエンコーダ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/446,147 Continuation US7577197B2 (en) 2004-01-30 2006-06-05 Video encoder transmitting extracted image to exterior during encoding process

Publications (1)

Publication Number Publication Date
WO2005074272A1 true WO2005074272A1 (ja) 2005-08-11

Family

ID=34816578

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/000923 WO2005074272A1 (ja) 2004-01-30 2004-01-30 エンコード中に抽出画像を外部に送信するビデオエンコーダ

Country Status (6)

Country Link
US (1) US7577197B2 (ja)
EP (1) EP1711010B1 (ja)
JP (1) JP4250170B2 (ja)
CN (1) CN100562086C (ja)
DE (1) DE602004030045D1 (ja)
WO (1) WO2005074272A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537923A (ja) * 1991-07-26 1993-02-12 Fujitsu Ltd 動き補償予測の２段階ブロツクマツチング探索におけるメモリの使用方法
JPH10210481A (ja) * 1997-01-23 1998-08-07 Sharp Corp メモリ制御装置
JPH1198507A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 画像符号化装置
US6044206A (en) 1997-10-14 2000-03-28 C-Cube Microsystems Out of order instruction processing using dual memory banks
EP1107613A2 (en) 1999-12-01 2001-06-13 Sony Corporation Picture recording apparatus and methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148035A (en) * 1994-12-29 2000-11-14 Sony Corporation Processing of redundant fields in a moving picture to achieve synchronized system operation
JPH10257407A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 受信機
JP2002077803A (ja) * 2000-08-24 2002-03-15 Hitachi Ltd 映像情報記録装置及び撮像装置
JP4541610B2 (ja) * 2001-09-17 2010-09-08 キヤノン株式会社 画像処理装置、画像処理方法、プログラム、記憶媒体
JP2003186740A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd メモリ制御装置、及びメモリ制御方法
WO2005002224A1 (ja) * 2003-06-27 2005-01-06 Fujitsu Limited 字幕等の情報を含むビデオ信号の処理回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537923A (ja) * 1991-07-26 1993-02-12 Fujitsu Ltd 動き補償予測の２段階ブロツクマツチング探索におけるメモリの使用方法
JPH10210481A (ja) * 1997-01-23 1998-08-07 Sharp Corp メモリ制御装置
JPH1198507A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 画像符号化装置
US6044206A (en) 1997-10-14 2000-03-28 C-Cube Microsystems Out of order instruction processing using dual memory banks
EP1107613A2 (en) 1999-12-01 2001-06-13 Sony Corporation Picture recording apparatus and methods

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1711010A4

Also Published As

Publication number Publication date
DE602004030045D1 (de) 2010-12-23
EP1711010A4 (en) 2009-03-25
JP4250170B2 (ja) 2009-04-08
CN1902924A (zh) 2007-01-24
JPWO2005074272A1 (ja) 2007-08-23
US7577197B2 (en) 2009-08-18
US20060222082A1 (en) 2006-10-05
EP1711010B1 (en) 2010-11-10
EP1711010A1 (en) 2006-10-11
CN100562086C (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
US7356249B2 (en) Apparatus and method for recording/reproducing data, which enable reading of data recorded even when the apparatus stops due to a power failure
KR101119681B1 (ko) 기록 장치 및 방법, 재생 장치 및 방법, 및 기록 매체
US20040047616A1 (en) Recording apparatus and method, recording medium, and program
US6111592A (en) DMA data transfer apparatus, motion picture decoding apparatus using the same, and DMA data transfer method
US20020071655A1 (en) Information recording method and apparatus and information recording medium
JPH11284948A (ja) サムネイル作成方法及びサムネイル表示方法
US7756360B2 (en) Image processing apparatus, image capturing apparatus, image processing method, and computer program
JP4562505B2 (ja) 多重化分離装置および多重化分離方法
JP3740213B2 (ja) 再生装置
JP2009021751A (ja) ビデオ記録再生方法および装置
JPH10161630A (ja) 動画データ出力デバイスおよびその環境設定方法
WO2004017323A1 (ja) 再生装置および方法、記録媒体、並びにプログラム
JPH1079922A (ja) 画像音声復号再生装置
WO2005074272A1 (ja) エンコード中に抽出画像を外部に送信するビデオエンコーダ
US7492491B2 (en) Image processing apparatus
KR100846406B1 (ko) 인코드 중에 추출 화상을 외부에 송신하는 비디오 인코더
US7424573B2 (en) Information processing apparatus, method, and program for formatting multiple recording media integrated as one
JP2005309606A (ja) データ処理回路およびストリームデータ受信転送方法
JP4298583B2 (ja) 撮像装置および携帯電話
JP5161852B2 (ja) ドライブ装置、コンテンツ記録再生装置、データ書き込み方法、プログラムおよび記録媒体
JP4194583B2 (ja) データ記憶装置
KR101085898B1 (ko) 하드 디스크 드라이브에 시스템 프로그램을 저장하는복합영상기기
JP2001285792A (ja) 再生装置、媒体、情報集合体、伝送媒体及び記録媒体
JP2002369147A (ja) データ処理装置、データ処理方法
JP2006165797A (ja) 記録装置及び記録方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480039253.4

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005517361

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004706874

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11446147

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067012984

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 11446147

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004706874

Country of ref document: EP