WO2005043636A1 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
WO2005043636A1
WO2005043636A1 PCT/JP2004/016346 JP2004016346W WO2005043636A1 WO 2005043636 A1 WO2005043636 A1 WO 2005043636A1 JP 2004016346 W JP2004016346 W JP 2004016346W WO 2005043636 A1 WO2005043636 A1 WO 2005043636A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light
main
semiconductor layer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/016346
Other languages
English (en)
French (fr)
Inventor
Masato Yamada
Masanobu Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US10/577,477 priority Critical patent/US7589352B2/en
Priority to JP2005515209A priority patent/JP4150980B2/ja
Publication of WO2005043636A1 publication Critical patent/WO2005043636A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a light emitting device.
  • H11-91641 a light-emitting element in which an element chip is covered with an epoxy resin is widely known.
  • the bottom surface of the element chip in order to use the bottom surface of the element chip as a light emitting drive end, the bottom surface is adhered to a metal stage via a conductive adhesive layer such as Ag paste, and the driving terminal force provided on the metal stage is used to drive the element chip to emit light.
  • a structure for applying a voltage is often used.
  • the element chip adhered on the metal stage is molded together with the conductive adhesive layer.
  • An object of the present invention is to provide a light emitting element having a structure in which an element chip adhered to a metal stage is hardly peeled off even when a mold resin expands.
  • a first light-emitting element of the first invention has a light-emitting layer portion and a second main surface of an element chip having a main light extraction surface formed on its first main surface.
  • the element chip is bonded to the metal stage via the conductive adhesive layer, and the polymer chip material, which has a light-transmitting property to the luminous flux of the light-emitting layer portion, is formed on the metal stage together with the conductive adhesive layer. It has a structure covered with a mold part,
  • a cross-section decreasing portion in which a cross-sectional area orthogonal to the thickness direction decreases continuously or stepwise from the first main surface side to the second main surface side in at least a part section in the thickness direction of the element chip. Is formed, and a part of the mold part has a first mold layer covering at least the cross-section reducing part, and a second mold layer covering the outside of the first mold layer, and the first mold layer is formed of a second mold layer. It is characterized by being composed of a polymer mold material that is softer than the mold layer.
  • the "light extraction surface” of an element is an element surface from which emitted light can be extracted to the outside
  • the “main light extraction surface” is a main compound semiconductor.
  • the light extraction surface formed on the first main surface of the layer.
  • the side surface of the main compound semiconductor layer or the bottom surface of the cutout formed on the second main surface of the compound semiconductor layer can constitute the light extraction surface.
  • the “main compound semiconductor layer” is formed by dividing a laminate of a compound semiconductor including a light emitting layer portion in a thickness direction on a plane including a bottom surface of a cutout portion, and forming a portion including a light emitting layer portion. That! , U.
  • An object of the first invention is that, in at least a part of the section in the thickness direction, the cross-sectional area orthogonal to the thickness direction is continuous from the first main surface side to the second main surface side.
  • it is a light emitting element chip in which a cross-sectionally decreasing portion that gradually decreases is formed. If the mold material in contact with this reduced section expands due to the temperature rise during light emission driving, the difference in the ambient temperature between day and night in the operating environment, or the effects of direct sunlight in the middle of summer, etc., the chip strength of the element chip will increase. Factors that cause stress in the direction in which the chip is lifted and that cause chipping of the element chip Become.
  • the first mold layer that is in contact with the reduced section is made of a resin that is softer than the second mold layer that covers the outside of the first mold layer, expansion occurs. Since it is easily compressed and deformed, the level of generated stress is reduced, and defects such as peeling of the element chip from the conductive adhesive layer can be effectively suppressed.
  • the second mold layer can be made of epoxy resin.
  • a mold material other than epoxy resin for example, fluorine resin such as polyvinylidene fluoride: harder than silicone resin described later together with epoxy resin
  • the second mold layer may have a multi-layer structure of an epoxy resin and a fluorine resin.
  • silicone resin can be suitably used as the soft polymer material constituting the first mold layer.
  • Silicone resin is generally flexible, has a good effect of absorbing expansion displacement, and has high transparency.
  • a liquid uncured composition can be easily obtained, so that a mold layer can be easily formed.
  • silicone resin including rubber and elastomer as a concept
  • JCR junction coating resin
  • the first aspect of the invention can be suitably adopted.
  • the second of the light emitting elements of the first invention is that the second main surface of the element chip having the light emitting layer portion and the main light extraction surface formed on the first main surface of itself is a conductive adhesive layer.
  • the element chip is bonded to the metal stage through the metal stage, and the polymer chip material having a light transmitting property with respect to the luminous flux from the light emitting layer portion on the metal stage together with the conductive adhesive layer. It has a structure covered with a mold part,
  • the cross-sectional area orthogonal to the thickness direction decreases continuously or stepwise from the first main surface side to the second main surface side.
  • a cross-section reducing portion is formed, and the mold portion is characterized in that at least a portion covering the cross-section reducing portion is made of a polymer molding material made of silicone resin.
  • the portion in contact with the reduced section of the mold portion is made of a silicone resin that is flexible, has a good effect of absorbing expansion displacement, and has high transparency, so that even if expansion occurs, it can be easily formed.
  • the third aspect of the light emitting device of the first invention is that the mold layer in contact with the reduced-section portion is viewed from the viewpoint of hardness, and has a light emitting layer portion and a main light on its own first main surface.
  • the second main surface of the element chip on which the take-out surface is formed is adhered to a metal stage via a conductive adhesive layer, and the element chip is attached to the metal stage together with the conductive adhesive layer on the metal stage.
  • a cross-sectional area orthogonal to the thickness direction is continuous or stepwise from the first main surface side to the second main surface side.
  • the molded part is formed of at least a part covering the reduced cross-section, and is a polymer made of a flexible material having a type A durometer hardness of 50 or less specified in JIS: K6253. It is characterized by being composed of a mold material.
  • the mold layer in contact with the reduced section has a hardness of 50 or less in the above type A durometer hardness, the effect of absorbing the expansion displacement and, moreover, the effect of preventing the chip from peeling becomes more remarkable, and the chip is electrically conductively bonded. Problems such as peeling from the layer can be effectively suppressed.
  • the silicone resin has a hardness equal to or more than an appropriate lower limit (for example, 17 or more in Type A durometer hardness specified in JIS: K6253, desirably 30 or more), the entire molding part may be silicone. It is also possible to use a resin (this is a second subordinate concept of the light emitting device of the first invention).
  • urethane-based elastomer rubber
  • silicone resin can be used in addition to silicone resin.
  • the first configuration of the light emitting device of the first invention that is, the configuration in which the outside of the soft first mold layer is covered with a hard second mold layer such as epoxy resin
  • the lower limit of the hardness of the first mold layer may be set further lower, for example, the first mold layer may be composed of a resin having a type A durometer hardness of less than 17.
  • a gel-type silicone resin cannot be measured with a type A durometer, and in this case, the hardness is determined by another method.
  • the consistency test method specified in JIS: K2220 In the penetration measured using a 1Z4 cone needle at a load of 9.38 g can be used as an index of hardness.
  • the above gelled silicone resin those having a penetration of, for example, 50 or more and less than 80 (this numerical value is much lower than the type A durometer hardness of 17) can be employed.
  • a softer material is applied to the first mold layer
  • the outside of the first mold layer is covered with a hard second mold layer such as an epoxy resin, so that the strength and durability of the mold can be secured. it can.
  • the reduced section is covered with a more flexible resin, the effect of absorbing the expansion displacement is further enhanced, and the second mold layer such as the epoxy resin is shrunk at the time of hardening, etc. Even if an undesired gap is formed between the first mold layer and the first mold layer, the first mold layer easily deforms to follow and fill the gap, so that the sealing property of the mold can be improved.
  • silicone resins for CFCR which can be used in the first invention include KJR-9010 (penetration: 65) and KJR-9015 (penetration: 65) as gel silicone resins. ), KJR-9016 (Penetration: 70), KJR9017 (Penetration: 65) (Shi-go is also a product name of Shin-Etsu Chemical Co., Ltd.), KJR-9022 (Type A durometer hardness as silicone elastomer) : 17), KJR-9023 (Type A durometer hardness: 22), KJR-9025 (Type A durometer hardness: 42), KJR —9030 and X—35—233—2 (V, deviation is also Shin-Etsu Chemical Co., Ltd.) Product name). All are materials with a Type A durometer hardness of 50 or less.
  • the protruding surface of the Ag paste layer is a paste.
  • the paste reflecting surface is preferably covered with a polymer molding material made of silicone resin. Silicone resin has better moisture barrier properties than epoxy resin, etc., and can reach and reflect moisture penetrating the paste reflective surface compared to the conventional structure in which the paste reflective surface is covered with an epoxy resin mold. As a result, deterioration of the paste reflecting surface due to oxidation can be suppressed, and the reflectance can be kept good for a long period of time.
  • the device chip includes a main compound semiconductor layer having a light-emitting layer portion and a main light extraction surface formed on a first main surface side thereof, and the main compound semiconductor.
  • a conductive base semiconductor layer located on the second main surface side of the layer.
  • the second main surface of the layer is adhered to the metal stage via the conductive adhesive layer, at least a part of the portion directly below the main light extraction surface becomes a notch target portion, and a residual partial force generated as a result of the notch
  • a cutout portion is formed in the base semiconductor layer so as to include at least a part of a portion directly below the light extraction side electrode, and at least a bottom surface of the cutout portion can constitute a reduced cross section portion.
  • the base semiconductor layer is cut off at a portion of the second main surface of the main compound semiconductor layer, which is a region directly below the main light extraction surface, so that light emission is directed toward the portion.
  • the light beam can be extracted more efficiently, and the light extraction efficiency can be greatly increased.
  • the cutout portion is filled with the soft polymer molding material as described above, even if the filled polymer molding material expands temporarily, the generated stress level can be small, It is possible to effectively suppress such a problem that the element chip is lifted off the conductive adhesive layer and peeled off.
  • the base semiconductor layer has a continuous or stepwise cross-sectional area orthogonal to the thickness direction toward at least the intermediate position in the thickness direction toward the second main surface bonded to the metal stage. It can be formed as an increased cross-section increasing portion.
  • the expansion stress when the polymer mold material inside the notch expands increases the conductivity of the base semiconductor layer in the cross-section increasing portion. It acts in the direction of pressing against the adhesive layer, and it is possible to more effectively suppress problems such as floating of the element chip from the conductive adhesive layer and peeling off.
  • the side surface of the base semiconductor layer is formed in a concave curved cross-sectional shape in the cutout portion, and is located closer to the second main surface side than the curved bottom position of the side surface of the base semiconductor layer in the thickness direction. It is possible to adopt a configuration in which a portion forms a cross-section increasing portion.
  • the side surface of the base semiconductor layer is formed into a concave curved cross section as described above, the expansion stress of the mold material filled in the cutout can be dispersed in various directions along the curved surface, and the chip of the element is peeled. And so on.
  • morphologically there is also an advantage that it can be obtained relatively easily by using a dicing groove for separating the wafer into element chips and etching the side surface of the base semiconductor layer by etching. .
  • the outwardly projecting flange-shaped protruding portion may be formed so as to form at least a part of the cross-section increasing portion.
  • a flange-shaped protruding portion By forming such a flange-shaped protruding portion, it is possible to enlarge the cross-sectionally increased portion in area, and the base semiconductor layer is electrically conductive adhesive layer when subjected to expansion stress as much as molding material force.
  • the effect of pressing against the chip is further enhanced, and peeling of the element chip and the like can further occur.
  • the formation of the flange-shaped protruding portion also increases the bonding area to the metal stage, thereby increasing the bonding strength.
  • the light emitting device of the first invention can be configured as follows. That is, the main conjugate compound semiconductor layer is epitaxially grown on the first main surface of the light-absorbing compound semiconductor substrate, and a partial region of the first main surface of the main conjugate compound semiconductor layer is exposed to the main light extraction surface.
  • the light extraction side electrode for applying a light emission drive voltage to the light emitting layer portion is formed so as to cover a part of the first main surface of the semiconductor layer. Then, at least a part of the portion directly below the main light extraction surface becomes a notch target portion, and the residual substrate portion resulting from the notch includes at least a part of the portion directly below the light extraction side electrode.
  • a cutout portion is formed in the semiconductor substrate of the absorbent composite, and the remaining substrate portion forms a base semiconductor layer.
  • the light-emitting layer is made of, for example, AlGalnP
  • a GaAs substrate can be used as the light-absorbing conjugate semiconductor substrate (and thus the remaining substrate) used for the epitaxial growth.
  • the light-absorbing conjugate semiconductor substrate used for the epitaxial growth of the light-emitting layer portion (including the main conjugate compound semiconductor layer) is provided after the growth of the luminescent layer portion. At least a part of the part immediately below the main light extraction surface, which is to be removed, becomes a notch target part, and at least a part of the part immediately below the light extraction side electrode is formed in a residual substrate part resulting from the notch. Cut out to be included.
  • the compound semiconductor substrate for growth acting as a light absorbing portion is notched in a portion of the second main surface of the main compound semiconductor layer, which is a region directly below the main light extraction surface, so that a force is applied to the portion.
  • the emitted light beam can also be extracted to the outside, and the light extraction efficiency can be greatly increased.
  • a part of the substrate is left as a residual substrate in a region directly below the light extraction side electrode. Even if reflected light is generated in the region immediately below the light extraction side electrode, the residual substrate part is eventually blocked by the light extraction side electrode even if reflected light is generated, so a part of the substrate should be left in this part Harm caused by Is less. Then, by leaving a part of the light-absorbing compound semiconductor substrate as a residual substrate portion in the region, the effect of light absorption by the residual substrate portion is not so remarkable that the rigidity of the light-emitting layer portion can be increased. Functions can be assigned.
  • the notch is formed along the peripheral edge so as to surround the portion directly below the light extraction side electrode, the emitted light flux extracted using the notch is further increased. be able to. Further, if an auxiliary current diffusion layer made of a compound semiconductor is provided between the residual substrate portion and the light emitting layer portion, the luminous flux extracted from the bottom surface of the cutout portion can be further increased.
  • the thickness is sufficiently small (for example, 20 nm or less), the difference can be obtained even if a part of the light-absorbing conjugate semiconductor substrate remains at the bottom of the notch. I do not support it.
  • the light-absorbing compound semiconductor derived from the substrate should not remain at the bottom of the notch as much as possible. It is preferable that the second main surface of the main semiconductor layer (having smaller light absorption than the substrate) is formed through the target semiconductor substrate in the thickness direction and is exposed to the cutout portion.
  • the above-mentioned notch formed in the element chip absorbs a metal paste which tends to crawl on the side surface of the semiconductor layer when the base semiconductor layer is bonded by the conductive adhesive layer. Can be used as space. Thereby, it is possible to effectively prevent such a problem that the pn junction of the light emitting layer portion included in the main compound semiconductor layer is short-circuited by the crawled metal paste. In this case, if the thickness of the residual substrate portion is secured to 40 m or more, the above effect can be further remarkable.
  • At least a part of the section from the first main surface to the second main surface in the thickness direction can be an inclined surface having a continuously reduced cross-sectional area.
  • the side surface area of the element chip can be increased, and the light extraction efficiency can be improved.
  • the inclined surface is covered with a reflective metal layer, the light emitted from the light emitting layer can be reflected to the main light extraction surface side, and the directivity of the emitted light toward this side can be increased.
  • the inclined surface becomes the above-described cross-section reducing portion, if the first mold layer is formed so as to cover the inclined surface, peeling of the element chip from the conductive adhesive layer can be effectively suppressed. it can.
  • the second mold layer is made of a material having a lower refractive index than the compound semiconductor forming the main compound semiconductor layer having a higher refractive index than the first mold layer, in any of the above configurations, The light extraction efficiency at the main light extraction surface can be further increased by arranging the main light extraction surface of the semiconductor layer in direct contact with the main light extraction surface.
  • the light-emitting device of the second invention has a main compound semiconductor layer having a light-emitting layer portion and a main light extraction surface formed on the first main surface side of the light-emitting element, and a second main surface side of the main compound semiconductor layer.
  • the second main surface of the base semiconductor layer of the element chip having the light-absorbing base semiconductor layer is adhered to the metal stage via the conductive adhesive layer, and the element chip is placed on the metal stage together with the conductive adhesive layer.
  • the light-emitting layer has a structure in which it is covered with a mold part having a polymer molding material having a light-transmitting property with respect to the luminous flux of the light emitted from the light-emitting layer.
  • a notch portion is formed in the base semiconductor layer so as to be a notch target portion and to include at least a part of a portion immediately below the light extraction side electrode, which is a residual partial force resulting from the notch;
  • the second main surface of the base semiconductor layer in which the cutout is formed is adhered to the metal stage via a conductive adhesive layer, and in this state, the element chip is mounted on the metal stage, and the cutout is made of a polymer molding material.
  • the base semiconductor layer is bonded to the metal stage at least in the middle of the thickness direction in the thickness direction, and is orthogonal to the thickness direction toward the second main surface side. A cross-sectional increase portion in which the cross-sectional area increases is formed.
  • the second main surface of the light-absorbing base semiconductor layer is adhered to the metal stage via the conductive adhesive layer, and the element chip is bonded to the metal stage together with the conductive adhesive layer. Cover with a mold part on top.
  • the base semiconductor layer is cut out in a portion of the second main surface of the main compound semiconductor layer, which is a region directly below the main light extraction surface, so that the luminous flux directed to the portion is more efficiently cut off from the notch.
  • the light can be extracted, and the light extraction efficiency can be greatly increased.
  • the notch is filled with a polymer molding material.
  • the polymer molding material filling the inside of the notch is filled. Expansion when expanded Since the force acts in such a direction as to press the base semiconductor layer against the conductive adhesive layer in the cross section increasing portion, it is possible to effectively suppress such a problem that the element chip is lifted off and peeled off from the conductive adhesive layer.
  • the cross-section increasing portion may have a cross-sectional area orthogonal to the thickness direction that continuously increases or may increase gradually.
  • At least a part of the mold section can be made of epoxy resin. Since epoxy resin has a relatively large refractive index, the effect of improving light extraction efficiency is particularly remarkable, and the 1S thermal expansion coefficient is also high.
  • the second invention even when an epoxy resin having a high coefficient of thermal expansion is used as a molding material, it is possible to effectively suppress a problem such as peeling of an element chip and to enjoy a light extraction improving effect without any problem. become. The effect is particularly remarkable when adopting a configuration in which the notch is filled with epoxy resin.
  • the entire mold portion may be made of epoxy resin, or only a part may be made of epoxy resin.
  • the side surface of the base semiconductor layer is formed in a concave curved cross-sectional shape in the cutout portion, and the second side of the side surface of the base semiconductor layer in the thickness direction is more than the curved bottom position. It is possible to adopt a configuration in which the portion located on the main surface side forms the cross-section increasing portion.
  • the side surface of the base semiconductor layer is formed into a concave curved cross section as described above, the expansion stress of the mold material filled in the cutout can be dispersed in various directions along the curved surface, and the chipping of the element chip can be prevented. It can happen more. Further, morphologically, it can be obtained relatively easily by using a dicing groove for separating the wafer into element chips and etching the side surface of the base semiconductor layer by etching. is there.
  • an outwardly projecting flange-shaped protruding portion is formed at an end position on the second main surface side in the thickness direction so as to form at least a part of the cross-section increasing portion.
  • the light emitting device of the second invention can be configured as follows. That is, the main semiconductor layer is epitaxially grown on the first main surface of the light-absorbing compound semiconductor substrate, and a part of the first main surface of the main semiconductor layer is exposed to the main light extraction surface.
  • a light extraction side electrode for applying a light emission drive voltage to the light emitting layer portion is formed so as to cover a part of the first main surface of the main compound semiconductor layer.
  • at least a part of a portion directly below the main light extraction surface is a notch target portion, and at least a part of a portion directly below the light extraction side electrode is included in a residual substrate portion generated as a result of the notch.
  • a notch is formed in the semiconductor substrate of the light-absorbing compound, and the remaining substrate forms a base semiconductor layer.
  • the light emitting layer portion is made of, for example, AlGalnP
  • a GaAs substrate can be used as the light-absorbing conjugate semiconductor substrate (and thus the remaining substrate portion) used for the epitaxial growth.
  • the light-absorbing conjugate semiconductor substrate used for the epitaxial growth of the light-emitting layer portion (including the main conjugate semiconductor layer) is formed after the growth of the light-emitting layer portion. At least a part of the part immediately below the main light extraction surface, which is to be removed, becomes a notch target part, and at least a part of the part immediately below the light extraction side electrode is formed in a residual substrate part resulting from the notch. Cut out to be included.
  • the compound semiconductor substrate for growth acting as a light absorbing portion is notched in a portion of the second main surface of the main compound semiconductor layer, which is a region directly below the main light extraction surface, so that a force is applied to the portion.
  • the emitted light beam can also be extracted to the outside, and the light extraction efficiency can be greatly increased.
  • a part of the substrate is left as a residual substrate in a region directly below the light extraction side electrode. Even if reflected light is generated in the region immediately below the light extraction side electrode, the residual substrate part is eventually blocked by the light extraction side electrode even if reflected light is generated, so a part of the substrate should be left in this part The actual harm caused by this is small. Then, by leaving a part of the light-absorbing compound semiconductor substrate as a residual substrate portion in the region, the effect of light absorption by the residual substrate portion is not so remarkable that the rigidity of the light-emitting layer portion can be increased. Functions can be assigned.
  • the notch is formed along the peripheral edge so as to surround the portion immediately below the light extraction side electrode, the luminous flux extracted using the notch can be further increased. Can be made. Further, if an auxiliary current diffusion layer made of a compound semiconductor is provided between the residual substrate portion and the light emitting layer portion, the luminous flux extracted from the bottom surface of the cutout portion can be further increased.
  • the thickness is sufficiently small (for example, 20 nm or less), the difference can be obtained even if a part of the light-absorbing conjugate semiconductor substrate remains at the bottom of the notch. I do not support it.
  • the light-absorbing compound semiconductor derived from the substrate should not remain at the bottom of the notch as much as possible. It is preferable that the second main surface of the main semiconductor layer (having smaller light absorption than the substrate) is formed through the target semiconductor substrate in the thickness direction and is exposed to the cutout portion.
  • the above-mentioned notch formed in the element chip absorbs a metal paste that tends to crawl on the side surface of the semiconductor layer when the base semiconductor layer is bonded by the conductive adhesive layer. Can be used as space. Thereby, it is possible to effectively prevent such a problem that the pn junction of the light emitting layer portion included in the main compound semiconductor layer is short-circuited by the crawled metal paste. In this case, if the thickness of the residual substrate portion is secured to 40 m or more, the above effect can be further remarkable.
  • FIG. 1 is a schematic cross-sectional view showing one example of the light emitting device of the first invention.
  • FIG. 2 is a schematic cross-sectional view showing, on an enlarged scale, an element chip of FIG. 1.
  • FIG. 3 is a process explanatory view showing an example of a method for manufacturing the light emitting device of FIG. 1.
  • FIG. 4 is an explanatory view of the process following FIG. 3.
  • FIG. 5 is an explanatory view of another step of forming a cutout portion having a concavely curved cross section.
  • FIG. 6 is a schematic sectional view showing a first modification of the light emitting device of FIG. 1.
  • FIG. 7 is a process explanatory view showing one example of a method for manufacturing the light emitting device of FIG. 5.
  • FIG. 8 is an explanatory view showing a modification of the manufacturing process of the residual substrate portion.
  • FIG. 9 is a schematic cross-sectional view showing a second modification of the light emitting device of FIG. 1.
  • FIG. 10 is a schematic cross-sectional view showing a third modification of the light emitting device of FIG. 1.
  • FIG. 11 is a schematic cross-sectional view showing a fourth modification of the light emitting device of FIG. 1.
  • FIG. 12 is a schematic cross-sectional view showing a fifth modification of the light emitting device of FIG. 1.
  • FIG. 13 is a schematic cross-sectional view showing one example of the light emitting device of the second invention.
  • FIG. 14 is an explanatory view showing a state in which an element chip is peeled off due to expansion of a mold portion.
  • the main semiconductor layer 40 having the light-emitting layer portion 24 has an epitaxy on the first main surface of the light-absorbing semiconductor substrate (see FIG. 3; reference numeral 10). It has a grown element chip 100C.
  • FIG. 2 is an enlarged view of the element chip 100C.
  • the main light extraction surface EA is formed on the first main surface side of the main compound semiconductor layer 40, and a light emission driving voltage is applied to the light emitting layer portion 24.
  • the light extraction side electrode 9 is formed so as to cover a part of the first main surface of the semiconductor layer 40 (specifically, the remaining area of the main light extraction surface EA).
  • the light-absorbing conjugate semiconductor substrate 10 shown in FIG. 3 has a notch lj formed by cutting the peripheral edge thereof except for a portion immediately below the light extraction electrode 9 in FIG. 1, and the notch lj is formed.
  • the portion of the substrate left on the periphery of the substrate is a residual substrate portion (base semiconductor layer) 1.
  • the transparent thick film semiconductor layer 20, the connection layer 7, the light emitting layer part 24, and the auxiliary current spreading layer 91 belong to the main semiconductor layer 40
  • the buffer layer 2 and the remaining substrate part 1 belong to the main semiconductor layer 40.
  • Compound Does not belong to semiconductor layer 40.
  • the light emitting layer portion 24 is made of a non-doped (AlGa) InP (0 ⁇ x ⁇ 0.55, 0.45 ⁇ y ⁇ 0.55) mixture.
  • the active layer 5 composed of a crystalline force is composed of a p-type (AlGa) InP (where x ⁇ z ⁇ 1) force, a p-type cladding layer 6 which also has a force, and an n-type (AlGa) InP (where x ⁇ 1)
  • the structure has a structure sandwiched between the active n-type cladding layer 4 and the emission wavelength in the range from green to red depending on the composition of the active layer 5 (emission wavelength (peak emission wavelength) is 550 nm or more and 670 ⁇ m or less ) Can be adjusted.
  • the p-type cladding layer 6 is disposed on the light extraction side electrode 9 side, and the n-type cladding layer 4 is disposed on the remaining substrate portion 1 side. Accordingly, the current-carrying polarity of the light extraction side electrode 9 is positive.
  • the term “non-doped” as used herein means “do not actively add a dopant”, and includes a dopant component that is inevitably mixed in a normal manufacturing process (for example, 10 13 — 10 16 / up to about 3 cm) Is not excluded.
  • the remaining substrate 1 is made of GaAs single crystal.
  • a transparent thick film semiconductor layer 20 made of GaP (some may be GaAsP or AlGaAs) is formed on the first main surface of the light emitting layer section 24.
  • the light extraction side electrode 9 (for example, an Au electrode) is formed substantially at the center of the first main surface of the transparent thick film semiconductor layer 20.
  • a region around the light extraction side electrode 9 on the first main surface of the transparent thick semiconductor layer 20 forms a main light extraction surface EA.
  • the surface thickness of the transparent thick film semiconductor layer 20 on the light extraction side electrode 9 side is reduced.
  • the high-concentration doping layer 20h has a higher dopant concentration than the remaining portion.
  • the transparent thick semiconductor layer 20 is formed as a thick film having a thickness of, for example, 10 ⁇ m or more and 200 ⁇ m or less (preferably 40 ⁇ m or more and 200 ⁇ m or less), thereby increasing the luminous flux extracted from the layer side surface 20S. It also plays a role in increasing the luminance of the entire light emitting element (integrating sphere luminance). Further, by forming the transparent thick film semiconductor layer 20 from a group III-V compound semiconductor having a band gap energy larger than the photon energy corresponding to the peak wavelength of the luminous flux from the luminescent layer section 24, the luminous flux is increased. Is also suppressed. Note that, between the light extraction side electrode 9 and the transparent thick film semiconductor layer 20, a bonding alloying layer 9a for reducing the contact resistance between them is formed using, for example, an AuBe alloy or the like.
  • a notch lj is formed penetrating the remaining substrate portion 1 in the thickness direction, and the second main surface of the main compound semiconductor layer 40, here, the auxiliary current diffusion A part of the second main surface of the layer 91 is exposed in the cutout lj (this exposed surface forms the bottom surface of the cutout lj).
  • the light-absorbing compound semiconductor substrate and thus the residual substrate portion 1 have n-type.
  • the luminous flux from the light emitting layer section 24 can be taken out also from the notch lj.
  • the second main surface of the residual substrate portion 1 is adhered on a metal stage 52 also serving as a reflection member, and the luminous flux extracted from the notch lj is reflected by the reflection surface RP of the metal stage 52.
  • a bonding alloyed layer 16 serving as a back electrode portion is formed on the entire surface.
  • the bonding metallization layer 16 contains Au or Ag as a main component (50% by mass or more), and After forming a film on the surface of the semiconductor, a metal for external use containing an appropriate amount of an alloy component for obtaining ohmic contact according to the type and conductivity type of the semiconductor to be subjected to alloying heat treatment (so-called sintering) It is formed by this.
  • the bonding alloying layer 16 is formed using an AuGeNi alloy (for example, Ge: 15% by mass, Ni: 10% by mass, and the balance Au).
  • the remaining substrate portion 1 in the bonding alloyed layer 16 is formed by a metal paste layer.
  • the metal paste layer 117 is formed by applying a metal paste in which a metal powder such as Ag is dispersed in a binding resin and a vehicle serving as a solvent, and then drying the applied metal paste.
  • the light extraction side electrode 9 is electrically connected to the conductor metal fitting 51 via a bonding wire 9w formed of an Au wire or the like.
  • the conductor fitting 51 extends through the metal stage 52 to the rear surface side to form a first energizing terminal 5 la.
  • a second conducting terminal 52a is formed so as to protrude.
  • An insulating ring 51i made of resin is disposed between the conductor fitting 51 and the metal stage 52.
  • a light emission driving voltage is applied to the light emitting layer section 24 via the first energizing terminal 51a and the second energizing terminal 52a.
  • the element chip 100 C is covered with a metal paste layer 117 and a mold part 25 having a polymer molding material having a light transmitting property with respect to the luminous flux of the light emitting layer part 24.
  • the mold part 25 is formed in such a manner that the notch part lj of the element chip 100C is filled with a polymer molding material. From the first main surface side to the second main surface side of the element chip 100C, the cross-sectional area of the chip orthogonal to the thickness direction is equal to the bottom surface of the notch lj (the second main surface of the main bonded semiconductor layer 40). (The exposed surface of the main surface). That is, the bottom surface of the notch lj forms a cross-section reduction part.
  • the first mold made of a silicone resin for JCR (for example, KJR-9010 as the above-mentioned gel silicone resin) is filled with the notch lj.
  • a layer 26 is formed, and a second mold layer 25m made of epoxy resin is formed so as to cover the first mold layer 26!
  • the first mold layer 26 is from the second mold layer 25m Is also soft.
  • the second mold layer 25m having a large refractive index is arranged in direct contact with the side surface of the main compound semiconductor layer 40 and the first main surface forming the main light extraction surface, and the side surface of the main compound semiconductor layer and the main light extraction surface The efficiency of light extraction from the light is increased.
  • the residual substrate portion 1 has a cross-sectional area orthogonal to the thickness direction continuously from a middle position in the thickness direction toward the second main surface side to be attached to the metal stage 52.
  • An increasing cross section lg is formed. More specifically, the side surface of the residual substrate portion 1 is formed in a concave curved cross-sectional shape at the notch lj, and is located closer to the second main surface than the curved bottom position of the side surface of the residual substrate portion 1 in the thickness direction. The located portion forms the cross-section increasing portion lg.
  • the portion of the side surface of the residual substrate portion 1 located closer to the first main surface than the curved bottom position forms a cross-sectionally reduced portion, and this portion, together with the bottom surface of the notch lj, is a soft first mold. Covered by layer 26!
  • an auxiliary current diffusion layer 91 made of a compound semiconductor such as AlGaInP, AlGaAs, AlInP, or InGaP is formed between the residual substrate section 1 and the light emitting layer section 24.
  • the thickness of the auxiliary current diffusion layer 91 is, for example, 0.5 ⁇ m or more and 30 ⁇ m or less (preferably 1 ⁇ m or more and 15 ⁇ m or less).
  • the effective carrier concentration (therefore, the n-type dopant concentration) is higher than that of the n-type cladding layer 4), and the in-plane current diffusion effect is enhanced.
  • the thickness of the n-type cladding layer 4 can be made larger than the thickness of the p-type cladding layer 6 so that the surface layer on the second main surface side of the n-type cladding layer 4 can function as an auxiliary current diffusion layer. It is.
  • the bottom surface force of the notch lj reflects the extracted luminous flux on the reflecting surface RP of the metal stage 52, and the reflected light RB causes the first main beam of the luminescent layer section 24 to be reflected.
  • the luminous flux to the surface side can be greatly increased.
  • the auxiliary current diffusion layer 91 provided between the remaining substrate portion 1 and the light emitting layer portion 24 enhances the effect of current diffusion to the bottom portion of the notch portion lj, and increases the current diffusion effect of the notch portion lj of the light emitting layer portion 24. Increase the distribution current to the region corresponding to. This makes it possible to further increase the luminous flux extracted from the bottom surface of the notch lj.
  • the outer peripheral surface of the residual substrate portion 1 has a simple cut surface, and the entire mold portion 25 is made of a hard epoxy resin. And the notch When the epoxy resin filled in the notched portion lj expands due to heat generation and the like of the element chip 100C, the bottom of the notched portion lj (in the figure, the exposed outer peripheral surface of the auxiliary current diffusion layer 91) and the metal stage 51 are removed. Between the upper surface and the upper surface of the substrate.
  • the element chip 100C is lifted up in a form that the element chip 100C is jacked up by the above-described tension force, and the adhesive layer is removed. A problem occurs that the metal paste layer 117 is peeled off.
  • the force filled in the notch lj is a soft silicone resin (polymer molding material) constituting the first mold layer 26, Even if expansion occurs, it is easily compressed and deformed, so that the generated stress level is small.
  • the cross-section increasing portion lg is provided on the second main surface side of the residual substrate portion 1, when the silicone resin filled in the notch lj expands, the expansion stress is increased in the cross-section increasing portion lg. It acts in the direction of pressing the remaining substrate portion 1 and thus the device chip 100C against the metal paste layer 117 (conductive adhesive layer). As a result, problems such as the device chip 100C rising from the metal paste layer 117 and peeling off can be effectively suppressed.
  • the side surface of the residual substrate portion 1 has a concave curved cross-sectional shape, and the expansion stress of the silicone resin filled in the notch lj can be dispersed in various directions along the curved surface, and the device chip 100C Peeling etc. can occur even more.
  • the first mold layer 26 is made of a resin having a type A durometer hardness of less than 17, specifically, a gel silicone resin, the effect of absorbing the expansion displacement is further enhanced.
  • the second mold layer 25m made of epoxy resin (polymer molding material) shrinks during curing, etc., an undesired gap is created between it and the first mold layer 26. 26 can easily follow and deform to fill the gap, so that the tightness of the mold part 25 can be improved.
  • the metal paste layer 117 is formed as an Ag paste layer so as to protrude around the second main surface of the device chip 100C, and the protruding surface of the Ag paste layer reflects the paste reflection.
  • the surface RP is formed.
  • the first mold layer 26 made of silicone resin is formed so as to cover the paste reflection surface RP. Silicone resin has better moisture barrier properties than epoxy resin, etc., which forms the second mold layer 25m, so that oxidation deterioration due to the penetration of moisture into the paste reflection surface RP 'is suppressed, and the reflectance is prolonged. It can be kept good for a long time.
  • a growth substrate 10 made of an n-type GaAs single crystal is prepared.
  • the GaAs buffer layer 2 is grown on the first main surface of the growth substrate 10, and the auxiliary current diffusion layer 91 is further grown.
  • the n-type cladding layer 4, the active layer (non-doped) 5, and the p-type cladding layer 6 are formed in this order by the well-known MOVPE (Metabolic Organic Vapor Phase Epitaxy) method as the light emitting layer portion 24. Growing it up in a pitch.
  • MOVPE Metalabolic Organic Vapor Phase Epitaxy
  • the transparent thick semiconductor layer 20 (thickness: 10 ⁇ m or more and 200 ⁇ m or less (for example, 100 m)) is formed by, for example, a hydride vapor phase epitaxy method (HVPE) or Epitaxial growth using MOVPE method.
  • HVPE hydride vapor phase epitaxy method
  • MOVPE method Metal Organic Chemical Vapor deposition
  • the transparent thick film semiconductor layer 20 made of GaP, GaAsP or AlGaAs has an advantage that a high-quality transparent semiconductor layer 20 is grown at a high speed by the HVPE method and hydrogen and carbon are less likely to remain immediately.
  • the transparent thick semiconductor layer 20 may be formed by bonding a substrate made of GaP, GaAsP or AlGaAs to the light emitting layer section 24.
  • a bonding layer 7 made of AlInP, GalnP or AlGaAs is formed following the light emitting layer section 24, and a substrate made of GaP, GaAsP or AlGaAs is bonded to this bonding layer 7.
  • the bonding can be performed more reliably.
  • the bonding layer 7 is not particularly required.
  • step 4 a process for reducing the thickness of the growth substrate 10 is performed.
  • the second main surface side portion 1 "of the growth substrate 10 is removed by grinding, and the remaining substrate portion is used as the substrate main body portion 1 '.
  • An element A wafer W is obtained in which the substrate main body 1 ′ is formed on the second main surface.
  • a metal material layer for forming a bonding alloyed layer is formed on the second main surface of the substrate main body 1 ′ of the element wafer W by vapor deposition or the like, By performing the alloying heat treatment in a temperature range of 350 ° C. or more and 500 ° C. or less, the bonding alloyed layer 16 is formed. Also, a bonding alloying layer 9a is formed on the first main surface of the transparent thick film semiconductor layer 20 in the same manner (the bonding alloying layer 16 and the alloying heat treatment can also be used). The bonding alloyed layer 9a is covered with the light extraction side electrode 9 by evaporating Au or the like as shown in FIG.
  • a flexible elastic material such as EVA (Ethylene Vinvlacetate Copolymer) resin is applied to the second main surface of the substrate body 1.
  • EVA Ethylene Vinvlacetate Copolymer
  • a break auxiliary support sheet 50 that also has material strength is attached, and as shown in step 6, dicing grooves DG for separating the element wafer W into individual light emitting element chips are formed from the first main surface side of the wafer. It is formed using a known dicer. At this time, the dicing groove DG may be formed so as to slightly bite into the auxiliary support sheet 50 as long as the auxiliary support sheet 50 is not divided.
  • the device A wafer W after dicing is immersed in an etching solution ET having a selective etching property with respect to GaAs (for example, a mixed solution of ammonia and hydrogen peroxide).
  • the etching solution ET penetrates into the dicing groove DG and erodes the GaAs substrate main body 1 ′ and the GaAs buffer layer 2 exposed from the groove bottom side.
  • the erosion of the substrate body 1 ′ and the buffer layer 2 is caused by the main conjugate semiconductor layer 40 having a low corrosion rate with respect to the etching solution (the layer in contact with the GaAs buffer layer 2 is an auxiliary current diffusion layer 91 having a force such as AlGalnP).
  • the erosion is more likely to proceed as the distance from the interface increases.
  • the etchant ET power is supplied to the side surface of the substrate body 1 ′ through the narrow dicing groove DG, the exchange of the etchant becomes difficult to progress toward the bottom of the groove, so the etching speed is reduced from the middle to the bottom of the groove. Slows down.
  • the formation of the bonding alloyed layer 16 which is hardly corroded at the groove bottom position is also a factor of reducing the etching rate on the groove bottom side. In this way, the side surfaces of the substrate main body 1 ′ and the buffer layer 2 are eroded into a concave curved cross section.
  • the etching rate is a force that can be adjusted by the width of the dicing groove DG.In this case, the groove width immediately after formation by the dicer can be expanded by pulling and deforming the auxiliary support sheet 50 in the in-plane direction. Thus, the loss of e-wafer can be reduced.
  • a half dicing groove HDG penetrating through the bonding alloyed layer 16 (electrode portion) and the substrate body 1 ′ was formed from the second main surface side of the device wafer W,
  • a notch lj having a concave curved cross-sectional side surface can be formed.
  • a full dicing groove FDG is formed in the remaining main compound semiconductor layer 40 by extending the half dicing groove HDG, and the element chip is formed.
  • the separated light emitting element chip 100C has the second main surface side of the remaining substrate portion 1 adhered to the metal stage 52 by the metal paste layer 117, and further around the chip base end on the adhered side. Then, a silicone resin forming the first mold layer 26 is applied to fill the notch lj. After that, the light extraction side electrode 9 is connected to the conductor fitting 51 by a bonding wire 9w, and further, a second mold layer 25m made of epoxy resin is formed, whereby the light emitting element 100 is completed.
  • the side surface of the residual substrate portion 1 has a flange-shaped protruding portion protruding outward at the end position on the second main surface side in the thickness direction. If can be formed so as to form a part of the cross-section increase portion lg. By forming such a protruding portion If, the cross-sectionally increased portion lg can be enlarged in area at the end of the second main surface, which is the bonding side, and the chip 100C is more likely to be peeled off. can do.
  • the side surface of the main body portion excluding the protruding portion If of the residual substrate portion 1 has a concave curved cross-sectional shape, and the end portion of the main body portion In also forms a cross-section increasing portion lg together with the protruding portion If. .
  • the cross-sectional area of the residual substrate portion 1 increases stepwise.
  • step 5 is exactly the same as step 5 in FIG. 4.At the time of forming the dicing groove DG in step 6, a part of the substrate main body 1 ′ is left at the bottom of the groove. Perform the same etching. At the time of this etching, the etching is terminated so that the substrate residual layer lm remains at a certain depth at the groove bottom position, and is separated into element chips 100C by breaking with the substrate residual layer lm. As a result, the substrate residual layer lm forms the protruding portion If.
  • step 1—step 4 in FIG. 3 may be replaced by step 1—step 4 in FIG.
  • a buffer layer 2 made of Ga As is epitaxially grown on the first main surface of a main substrate 10 m made of n-type GaAs single crystal, and then a compound semiconductor layer for separation is formed.
  • the etch stop layer 10k (for example, made of AllnP) is epitaxially grown, and the sub-substrate portion 10e made of n-type GaAs single crystal is epitaxially grown on the etch stop layer 10k to grow the light emitting layer portion 24.
  • Sub substrate 10e is M It grows by OVPE method or HVPE method.
  • Steps 2 and 3 on the first main surface of the sub-substrate portion 10e of the composite growth substrate 10, the light-emitting layer portion 24 and the transparent thick film semiconductor layer 20 where no buffer layer is formed are formed. Grow epitaxially in the same manner as in FIG.
  • step 4 a process for reducing the thickness of the composite growth substrate 10 is performed. More specifically, the etching is performed by etching and removing the main substrate 10m and the GaAs buffer layer 2 using a first etching solution (for example, a mixed solution of ammonia and hydrogen peroxide) having a selective etching property for GaAs. Thereafter, the etch stop layer 10k is removed by etching using a second etching solution having a selective etching property with respect to AllnP (for example, hydrochloric acid: hydrofluoric acid may be added to remove the A1 oxide layer!). I do.
  • a first etching solution for example, a mixed solution of ammonia and hydrogen peroxide
  • a release layer made of a color such as AlAs is formed instead of the etch stop layer 10k, and the release layer is selectively etched by immersing it in an etching solution composed of, for example, a 10% hydrofluoric acid aqueous solution. Accordingly, a step of peeling off the main substrate portion 10m may be adopted.
  • the remaining sub-substrate portion 10e can be used in the same manner as the formation of the remaining substrate portion 1, assuming that it corresponds to the substrate main body portion 1 'in FIG.
  • the first mold layer 26 can be more easily formed by applying silicone resin or the like.
  • the refractive index of the silicone resin is smaller than that of the epoxy resin forming the second mold layer 25m, the thickness of the first mold layer 26 covering the main light extraction surface and the side surface of the main compound semiconductor layer 40 is reduced. It is desirable to make it as small as possible from the viewpoint of improving the light extraction efficiency.
  • the side surface of the residual substrate portion 1 is formed into a cut-out surface shape as in the light emitting element 300 in FIG. May be.
  • a silicone resin having an appropriate hardness for example, a type A durometer hardness of 17 or more: desirably 30 or more specified in JIS: K6253
  • KJR- 9022, KJR-9023, KJR-9025, etc . If the material has the same hardness, a transparent soft urethane resin may be used. Also, the effect of preventing the element chip 100C from peeling can be achieved.
  • the side surface of the element chip 100C is at least partly sectioned from the first main surface to the second main surface in the thickness direction (all sections in this embodiment). ) May be an inclined surface having a continuously decreasing cross-sectional area.
  • the side surface on the inclined surface is covered with a reflective metal layer 100R made of a gold or the like via an insulating layer 1001 made of a high molecular material or a ceramic material. Note that a portion corresponding to the residual substrate portion 1 in FIG. 1 is not formed.
  • the conductive adhesive layer is an Au brazing layer 217 instead of the metal paste layer.
  • the inclined surface constitutes a reduced section, and the entire surface is covered with the soft first mold layer 26, and peeling from the Au brazing layer 217 due to the expansion stress of the molding material is suppressed.
  • the main light extraction surface of the element chip 100C is covered with the second mold layer 25m.
  • the light emitting element 600 in FIG. 13 has an element chip 100C (see FIG. 2) having the same structure as the light emitting element 100 in FIG. 1 (the manufacturing method is also the same as that described with reference to FIGS. 3 to 5). Is the same).
  • the element chip 100C together with the metal paste layer 117, is a polymer mold material having a light-transmitting property with respect to the luminous flux from the light-emitting layer part 24, here, a single mold made of epoxy resin. It is covered with a mold part 25 composed of a layer 226.
  • the mold part 25 is formed in such a manner that the notch lj of the element chip 100C is filled with epoxy resin.
  • the entire mold portion 25 is made of epoxy resin, and as a result, the cutout lj is also filled with epoxy resin.
  • the residual substrate portion (base semiconductor layer) 1 has a cross-sectional area orthogonal to the thickness direction from an intermediate position in the thickness direction toward the second main surface side adhered to the metal stage 52.
  • a continuously increasing cross section lg is formed. More specifically, the side surface of the residual substrate portion 1 is formed in a concave curved cross-sectional shape at the notch lj, and the second main surface side of the side surface of the residual substrate portion 1 in the thickness direction with respect to the curved bottom position. Is formed as a cross-section increasing portion lg.
  • the side surface of the residual substrate portion 1 has a concave curved cross-sectional shape, and the expansion stress of the epoxy resin filled in the notch lj can be dispersed in various directions along the curved surface, and the element chip 100C Peeling off can be made more difficult to occur.
  • the device chip 100C is also mounted on the side surface of the remaining substrate portion 1 on the side of the second main surface in the thickness direction, as shown in the light emitting device 700 of FIG.
  • a flange-shaped protruding portion If protruding outward can be formed so as to form a part of the cross-section increasing portion lg.
  • the manufacturing method can similarly employ the steps shown in FIG.

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

　発光素子１００の素子チップ１００Ｃは、該素子チップ１００Ｃの厚さ方向における少なくとも一部区間において、第一主表面側から第二主表面側に向けて、厚さ方向と直交する断面積が連続的又は段階的に減少する断面減少部が形成されている。また、モールド部２５の一部が、該断面減少部を少なくとも覆う第一モールド層２６と、該第一モールド層２６の外側を覆う第二モールド層２５ｍとを有し、第一モールド層２６が第二モールド層２５ｍよりも軟質の高分子モールド材料にて構成されている。これにより、モールド樹脂が膨張しても金属ステージ上に接着した素子チップの剥がれを生じにくい構造を有した発光素子を提供する。

Description

明 細
発光素子
技術分野
[0001] この発明は発光素子に関する。
背景技術
[0002] 半導体発光素子は、 AlGalnPや InAlGaNなどを基本材料とする高輝度タイプのも のが開発されてきたが、材料及び素子構造の長年にわたる進歩の結果、素子内部に おける光電変換効率が理論上の限界に次第に近づきつつある。従って、一層高輝 度の素子を得ようとした場合、素子からの光取り出し効率が極めて重要となる。光取り 出し効率を高めるために、一般的に採用されている方法として、素子チップの周囲を 屈折率の高い榭脂によりモールドする手法を例示できる。具体的には、特開平 11 1 91641号公報のように、エポキシ榭脂で素子チップを覆った発光素子が広く知られ ている。この場合、素子チップの底面を発光駆動端として用いるために、該底面を Ag ペースト等の導電性接着層を介して金属ステージに接着し、該金属ステージに設け た駆動端子力 素子チップに発光駆動電圧を印加する構造が採用されることも多い 。該構造では、金属ステージ上に接着された素子チップを導電性接着層とともにモ 一ノレド、すること〖こなる。
[0003] ところで、素子チップを榭脂でモールドした場合、多くの榭脂は発光駆動時の温度 上昇や、使用環境温度の昼夜の寒暖差、あるいは真夏の直射日光照射などの影響 により膨張を起こす。この膨張時の応力が素子チップに付加されると、金属ステージ 上に接着した素子チップが剥がれ、金属ステージとの導通不良を生ずることがある。 特に、特開平 6— 296040号公報の図 8のように、素子チップの底面側に、発光層部 成長用に用いた GaAs基板の一部を残し、この GaAs基板の底面にて接着を行なう 場合、 GaAs基板を除去した領域では、発光層部と金属ステージとの間に隙間を生じ る。この隙間に充填された榭脂が上記のような膨張を起こすと、素子チップは、榭脂 膨張変位によりジャッキアップされるような形で浮き上がり、接着層から剥がれて点灯 不能となってしまうなどの不具合を生ずることがある。 [0004] 本発明の課題は、モールド榭脂が膨張しても金属ステージ上に接着した素子チッ プの剥がれを生じにくい構造を有した発光素子を提供することにある。
発明の開示
[0005] (第一発明）
上記の課題を解決するために、第一発明の発光素子の第一は、発光層部を有する とともに自身の第一主表面に主光取り出し面が形成された素子チップの第二主表面 が導電性接着層を介して金属ステージに接着され、素子チップを導電性接着層とと もに金属ステージ上にて、発光層部力 の発光光束に対して透光性を有する高分子 モールド材料力 なるモールド部にて覆った構造を有し、さらに、
該素子チップの厚さ方向における少なくとも一部区間において、第一主表面側から 第二主表面側に向けて、厚さ方向と直交する断面積が連続的又は段階的に減少す る断面減少部が形成され、モールド部の一部が、該断面減少部を少なくとも覆う第一 モールド層と、該第一モールド層の外側を覆う第二モールド層とを有し、第一モール ド層が第二モールド層よりも軟質の高分子モールド材料にて構成されたことを特徴と する。
[0006] なお、本明細書を通じて素子の「光取り出し面」とは、発光光束が外部に取り出し可 能となっている素子表面のことであり、「主光取り出し面」とは、主化合物半導体層の 第一主表面に形成される光取り出し面のことをいう。また、上記主光取り出し面以外 にも、主化合物半導体層の側面や化合物半導体層の第二主表面に形成される切り 欠き部の底面などが光取り出し面を構成可能である。また、「主化合物半導体層」は 、発光層部を含む化合物半導体の積層体を、切り欠き部底面を含む平面にて厚さ方 向に二分したとき、発光層部を含んで 、る部分のことを！、う。
[0007] 第一発明の適用対象となるのは、厚さ方向における少なくとも一部区間において、 第一主表面側から第二主表面側に向けて、厚さ方向と直交する断面積が連続的又 は段階的に減少する断面減少部が形成される発光素子チップである。この断面減少 部に接するモールド材料が、発光駆動時の温度上昇や、使用環境温度の昼夜の寒 暖差、あるいは真夏の直射日光照射などの影響等により膨張を起こすと、素子チップ を接着層力 浮き上がらせる向きに応力が生じ、素子チップの剥がれを起こす要因と なる。しかし、第一発明の第一では、該断面減少部に接する第一モールド層を、該第 一モールド層の外側を覆う第二モールド層よりも軟質の榭脂で構成したので、膨張を 生じても簡単に圧縮変形するので発生応力レベルが軽減され、素子チップが導電性 接着層から剥がれる等の不具合を効果的に抑制することができる。
[0008] 具体的には、第二モールド層は、少なくともその一部をエポキシ榭脂により構成す ることができる。ただし、エポキシ榭脂以外のモールド材料 (例えば、ポリフッ化ビ-リ デンなどのふつ素榭脂:エポキシ榭脂とともに、後述のシリコーン榭脂よりは硬質であ る）をエポキシ榭脂と併用することも可能であり、例えばエポキシ榭脂とふつ素榭脂と の複数層構造を有するものとして第二モールド層を構成することもできる。
[0009] 第一モールド層を構成する軟質の高分子材料としては、シリコーン榭脂を好適に使 用できる。シリコーン榭脂は、一般に柔軟で膨張変位の吸収効果が良好であり透明 性も高ぐまた、液状の未硬化組成物も簡単に得られるので、モールド層の形成も容 易である。具体的には、半導体デバイスの p— n接合短絡防止用に汎用されているジ ヤンクシヨンコーティングレジン（Junction Coating Resin :JCR) 用のシリコーン榭脂（ ゴム及びエラストマ一を概念として含む)を、第一発明の第一に好適に採用できる。
[0010] また、第一発明の発光素子の第二は、発光層部を有するとともに自身の第一主表 面に主光取り出し面が形成された素子チップの第二主表面が導電性接着層を介し て金属ステージに接着され、前記素子チップを前記導電性接着層とともに前記金属 ステージ上にて、前記発光層部からの発光光束に対して透光性を有する高分子モ 一ルド材料力 なるモールド部にて覆った構造を有し、さらに、
素子チップは、該素子チップの厚さ方向における少なくとも一部区間において、第 一主表面側から第二主表面側に向けて、厚さ方向と直交する断面積が連続的又は 段階的に減少する断面減少部が形成され、モールド部は、該断面減少部を覆う部分 が少なくとも、シリコーン榭脂からなる高分子モールド材料にて構成されたことを特徴 とする。上記第一発明の第二では、モールド部の断面減少部に接する部分を、柔軟 で膨張変位の吸収効果が良好であり透明性も高いシリコーン榭脂で構成したので、 膨張を生じても簡単に圧縮変形するので発生応力レベルが軽減され、素子チップが 導電性接着層から剥がれる等の不具合を効果的に抑制することができる。 [0011] また、第一発明の発光素子の第三は、断面減少部と接するモールド層を硬度の観 点から捉えたものであり、発光層部を有するとともに自身の第一主表面に主光取り出 し面が形成された素子チップの第二主表面が導電性接着層を介して金属ステージ に接着され、前記素子チップを前記導電性接着層とともに前記金属ステージ上にて 、前記発光層部力 の発光光束に対して透光性を有する高分子モールド材料力 な るモールド部にて覆った構造を有し、さらに、
前記素子チップは、該素子チップの厚さ方向における少なくとも一部区間において 、前記第一主表面側から前記第二主表面側に向けて、前記厚さ方向と直交する断 面積が連続的又は段階的に減少する断面減少部が形成され、前記モールド部は、 該断面減少部を覆う部分が少なくとも、 JIS :K6253に規定のタイプ Aデュロメータ硬 度にて 50以下の柔軟材料カゝらなる高分子モールド材料にて構成されたことを特徴と する。断面減少部と接するモールド層が上記タイプ Aデュロメータ硬度にて 50以下の 硬度を有している場合に、膨張変位の吸収効果ひいては素子チップの剥がれ防止 効果がより顕著となり、素子チップが導電性接着層から剥がれる等の不具合を効果 的に抑制することができる。
[0012] 一方、断面減少部と接するモールド層の硬度の好ましい値には下限値も存在する 。例えば、硬度が適当な下限値以上（例え «JIS :K6253に規定のタイプ Aデュロメ ータ硬度にて 17以上：望ましくは 30以上）を有するシリコーン榭脂であれば、モール ド部の全体をシリコーン榭脂にて構成することも可能である (第一発明の発光素子の 第二に係る下位概念である)。また、タイプ Aデュロメータ硬度にて 50以下の硬度条 件を満たすものであれば、シリコーン榭脂のほかに、ウレタン系エラストマ一（ゴム）な どの使用も可能である。
[0013] 他方、第一発明の発光素子の第一の構成、すなわち軟質の第一のモールド層の 外側を、エポキシ榭脂等の硬質の第二のモールド層で覆う構成を採用する場合は、 第一のモールド層の硬度の下限値をさらに低く設定すること、例えばタイプ Aデュロメ ータ硬度にて 17未満の榭脂にて第一のモールド層を構成することもできる。例えば ゲル状シリコーン榭脂は、タイプ Aデュロメータでは硬度測定不能であり、この場合は 、別の方法により硬度が規定される。具体的には、 JIS :K2220に規定の稠度試験法 において、 1Z4コーン針を使用し、荷重 9. 38gにて測定した針入度を硬度の指標と して使用できる。上記ゲル状シリコーン榭脂は、その針入度が例えば 50以上 80未満 (この数値は、タイプ Aデュロメータ硬度 17よりもはるかに低い硬度である）のものを採 用できる。このように、より軟質の材料を第一のモールド層に適用すると、その外側を エポキシ榭脂等の硬質の第二のモールド層で覆うことで、モールドとしての強度及び 耐久性を確保することができる。また、断面減少部がより柔軟な榭脂で覆われること で、膨張変位の吸収効果がより高められ、さらには、エポキシ榭脂等の第二のモール ド層が硬化時の収縮等により、第一のモールド層との間に不要な隙間を生じようとし ても、第一のモールド層が容易に追従変形して隙間を埋めるので、モールドの密閉 性を高めることができる。
[0014] 第一発明に採用可能なシリコーン榭脂 CFCR用）の市販品としては、ゲル状シリコー ン榭脂としての KJR— 9010 (針入度： 65)、 KJR— 9015 (針入度： 65)、 KJR— 9016 ( 針入度： 70)、 KJR9017 (針入度： 65) ( 、ずれも信越化学工業 (株)の製品名）、シリ コーンエラストマ一としての KJR— 9022 (タイプ Aデュロメータ硬度： 17)、 KJR-9023 (タイプ Aデュロメータ硬度： 22)、 KJR-9025 (タイプ Aデュロメータ硬度： 42)、 KJR —9030及び X— 35— 233— 2 (V、ずれも信越化学工業 (株）の製品名）を例示できる。 全て、タイプ Aデュロメータ硬度では 50以下の値を有する材料である。
[0015] また、第一発明の発光素子においては、導電性接着層が Agペースト層として素子 チップの第二主表面の周囲にはみ出して形成されている場合、この Agペースト層の はみ出し面がペースト反射面を形成し、発光光束の反射率を向上することができる。 この場合、該ペースト反射面を、シリコーン榭脂からなる高分子モールド材料にて覆 つておくとよい。シリコーン榭脂はエポキシ榭脂等と比較して水分の遮断性に優れ、 エポキシ榭脂モールドによりペースト反射面を覆った従来の構造と比較して、ペース ト反射面への浸透水分の到達、ひ 、てはそれによるペースト反射面の酸ィ匕劣化が抑 制され、反射率を長期にわたって良好に保つことができる。
[0016] 上記第一発明の発光素子は、素子チップが、発光層部を有するとともに自身の第 一主表面側に主光取り出し面が形成された主化合物半導体層と、該主化合物半導 体層の第二主表面側に位置する導電性のベース半導体層とを備え、ベース半導体 層の第二主表面が導電性接着層を介して金属ステージに接着され、 主光取り出し面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該切り 欠きの結果として生ずる残留部分力 光取り出し側電極の直下部分の少なくとも一部 を含むようにベース半導体層に切り欠き部が形成され、該切り欠き部の少なくとも底 面が断面減少部を構成するものとすることができる。
[0017] 上記の構成によると、ベース半導体層が、主化合物半導体層の第二主表面のうち 主光取り出し面の直下領域となる部分で切り欠かれることにより、該部分へ向力う発 光光束をより効率的に取り出すことが可能となり、光取り出し効率を大幅に高めること ができる。また、第一発明では、切り欠き部が上記したように軟質の高分子モールド 材料により充填されるので、充填された該高分子モールド材料が仮に膨張しても発 生応力レベルが小さくて済み、素子チップが導電性接着層から浮き上がって剥がれ る等の不具合を効果的に抑制することができる。
[0018] この場合、ベース半導体層は、その厚さ方向における少なくとも途中位置力 金属 ステージに接着される第二主表面側に向けて、該厚さ方向と直交する断面積が連続 的又は段階的に増加する断面増加部が形成されてなるものとして形成することがで きる。ベース半導体層の第二主表面側にこのような断面増加部を設けることで、切り 欠き部内部の高分子モールド材料が膨張したときの膨張応力が、断面増加部におい てベース半導体層を導電性接着層に押し付ける向きに作用し、素子チップが導電性 接着層から浮き上がって剥がれる等の不具合をより効果的に抑制することができる。
[0019] この場合、切り欠き部においてベース半導体層の側面が凹状湾曲断面形態に形成 されてなり、厚さ方向において該ベース半導体層の側面の湾曲底位置よりも第二主 表面側に位置する部分が断面増加部を形成した構成とすることができる。ベース半 導体層の側面を上記のごとき凹状湾曲断面形態とすることで、切り欠き部内に充填さ れたモールド材料の膨張応力を湾曲面に沿って種々の方向に分散でき、素子チッ プの剥がれ等を一層起こりに《することができる。また、形態的には、ゥエーハを素 子チップに分離する際のダイシング溝を利用して、ベース半導体層の側面部をィ匕学 エッチングすることにより、比較的容易に得ることができる利点もある。
[0020] また、ベース半導体層の側面には、厚さ方向における第二主表面側末端位置に、 外向きに突出する鍔状の突出部分が断面増加部の少なくとも一部をなす形で形成 することもできる。このような鍔状の突出部分を形成することにより、断面増加部を面 積的に寸法拡大することができ、モールド材料力もの膨張応力を受けたときに、ベー ス半導体層が導電性接着層に押し付けられる効果がより高められ、素子チップの剥 がれ等を一層起こりに《することができる。さらに、鍔状の突出部分形成により金属 ステージへの接着面積も増加し、接着強度を高めることができる。
[0021] また、第一発明の発光素子は以下のように構成することもできる。すなわち、主ィ匕合 物半導体層が光吸収性化合物半導体基板の第一主表面上にェピタキシャル成長さ れ、主ィ匕合物半導体層の第一主表面の一部領域を主光取り出し面とし、発光層部に 発光駆動電圧を印加するための光取り出し側電極が、主ィ匕合物半導体層の第一主 表面の一部を覆う形で形成される。そして、主光取り出し面の直下部分の少なくとも 一部が切り欠き対象部となり、かつ、該切り欠きの結果として生ずる残留基板部に光 取り出し側電極の直下部分の少なくとも一部が含まれるように光吸収性ィ匕合物半導 体基板に切り欠き部が形成され、当該残留基板部がベース半導体層を形成してなる 。発光層部が例えば AlGalnPにて構成される場合、そのェピタキシャル成長に使用 する光吸収性ィ匕合物半導体基板 (ひいては残留基板部）としては、 GaAs基板を使 用することができる。
[0022] 該構成にお!ヽては、発光層部（を含む主ィ匕合物半導体層）のェピタキシャル成長 に用いる光吸収性ィ匕合物半導体基板を、該発光層部の成長後に全て除去するので はなぐ主光取り出し面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、 該切り欠きの結果として生ずる残留基板部に光取り出し側電極の直下部分の少なく とも一部が含まれるように切り欠くようにした。光吸収部として作用する成長用の化合 物半導体基板が、主化合物半導体層の第二主表面のうち主光取り出し面の直下領 域となる部分で切り欠かれることにより、該部分へ向力う発光光束も外部へ取り出すこ とが可能となり、光取り出し効率を大幅に高めることができる。他方、光取り出し側電 極の直下領域には基板の一部が残留基板部として残される。残留基板部は光吸収 の作用を有する力 光取り出し側電極の直下領域にて仮に反射光を生じても光取り 出し側電極に結局は遮られるので、この部分に基板の一部が残されることによる実害 は少ない。そして、光吸収性ィ匕合物半導体基板の一部を該領域に残留基板部として 残すことで、該残留基板部による光吸収の影響をそれほど顕著化することなぐ発光 層部への剛性付与の機能を担わせることができる。
[0023] 上記切り欠き部は、光取り出し側電極の直下部分を取り囲む形で、その周縁部に 沿って形成しておけば、該切り欠き部を利用して取り出される発光光束をより増加さ せることができる。また、残留基板部と発光層部との間に、化合物半導体よりなる補助 電流拡散層を設けておくと、切り欠き部底面から取り出される発光光束をより増加す ることができる。切り欠き部を形成する際には、厚さが十分 (例えば 20nm以下）に小 さければ、光吸収性ィ匕合物半導体基板の一部が切り欠き部の底に残留していても差 し支えない。しかし、反射率を可及的に高める観点においては、基板に由来した光 吸収性の化合物半導体がなるべく切り欠き部の底に残留していないこと、つまり、切り 欠き部が光吸収性ィ匕合物半導体基板を厚さ方向に貫通して形成され、（基板よりも 光吸収性の小さい）主ィ匕合物半導体層の第二主表面を切り欠き部に露出させること が望ましい。
[0024] 素子チップに形成された前述の切り欠き部は、導電性接着層によるベース半導体 層の接着時において、主ィ匕合物半導体層の側面側に這い上がろうとする金属ぺー ストの吸収空間として利用できる。これにより、這い上がった金属ペーストにより主ィ匕 合物半導体層に含まれる発光層部の p— n接合が短絡するなどの不具合を効果的に 防止することができる。この場合、残留基板部の厚さを 40 m以上に確保しておくと 、上記効果を一層顕著なものとすることができる。
[0025] 他方、素子チップの側面は、厚さ方向において、第一主表面から第二主表面に至 る少なくとも一部区間を、断面積が連続的に減少する傾斜面とすることができる。この ような傾斜面の形成により、素子チップの側面面積を増加でき、光取り出し効率を向 上できる。また、該傾斜面を反射金属層で覆えば、発光層部からの発光光束を主光 取り出し面側に反射でき、該側への発光光束の指向性を高めることができる。そして 、該傾斜面は前述の断面減少部となるので、第一モールド層を、該傾斜面を覆う形 で形成しておけば、素子チップの導電性接着層からの剥がれ等を効果的に抑制でき る。 [0026] なお、第二モールド層が、第一モールド層よりも屈折率が大きぐ主化合物半導体 層をなす化合物半導体よりも屈折率が小さい材料からなる場合、上記のいずれの構 成においても、主ィ匕合物半導体層の主光取り出し面と直接接する形で配置しておけ ば、主光取り出し面での光取り出し効率をより高めることができる。
[0027] (第二発明）
第二発明の発光素子は、発光層部を有するとともに自身の第一主表面側に主光取 り出し面が形成された主化合物半導体層と、該主化合物半導体層の第二主表面側 に位置する光吸収性のベース半導体層とを備えた素子チップの、ベース半導体層の 第二主表面が導電性接着層を介して金属ステージに接着され、素子チップを導電性 接着層とともに金属ステージ上にて、発光層部力 の発光光束に対して透光性を有 する高分子モールド材料力 なるモールド部にて覆った構造を有し、さらに、 主光取り出し面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該切り 欠きの結果として生ずる残留部分力 光取り出し側電極の直下部分の少なくとも一部 を含むように、ベース半導体層に切り欠き部が形成され、
切り欠き部が形成されたベース半導体層の第二主表面を金属ステージ上に導電性 接着層を介して接着し、その状態で素子チップを金属ステージ上にて、切り欠き部が 高分子モールド材料により充填されるようにモールド部が形成され、さらに、ベース半 導体層は、その厚さ方向における少なくとも途中位置力 金属ステージに接着される 第二主表面側に向けて、該厚さ方向と直交する断面積が増加する断面増加部が形 成されてなることを特徴とする。
[0028] 第二発明の発光素子においては、光吸収性のベース半導体層の第二主表面を導 電性接着層を介して金属ステージに接着し、素子チップを導電性接着層とともに金 属ステージ上にてモールド部により覆う。ベース半導体層が、主化合物半導体層の 第二主表面のうち主光取り出し面の直下領域となる部分で切り欠かれることにより、 該部分へ向力う発光光束をより効率的に切り欠き部より取り出すことが可能となり、光 取り出し効率を大幅に高めることができる。また、切り欠き部は高分子モールド材料に より充填されるが、ベース半導体層の第二主表面側には上記の断面増加部を設ける ことにより、切り欠き部内部を充填する高分子モールド材料が膨張したときの膨張応 力が、断面増加部においてベース半導体層を導電性接着層に押し付ける向きに作 用するので、素子チップが導電性接着層から浮き上がって剥がれる等の不具合を効 果的に抑制することができる。断面増加部は、厚さ方向と直交する断面積が連続的 に増加するものであっても、段階的に増加するものであってもいずれでもよい。
[0029] 上記のモールド部は、少なくとも一部をエポキシ榭脂にて構成することができる。ェ ポキシ榭脂は屈折率が比較的大きいので、光取り出し効率の向上効果が特に著しい 1S 熱膨張率も高いため、上記のような素子チップ剥がれなどの不具合が生じやす い。しかし、第二発明により、熱膨張率の高いエポキシ榭脂をモールド材料として採 用した場合においても、素子チップ剥がれなどの不具合を効果的に抑制しつつ、光 取り出し改善効果を問題なく享受できるようになる。エポキシ榭脂により切り欠き部が 充填された構成を採用する場合は、特に効果が著しい。なお、モールド部は全体が エポキシ榭脂で構成されて 、てもよ 、し、一部のみがエポキシ榭脂で構成されて ヽ てもよい。
[0030] 第二発明の発光素子においては、切り欠き部においてベース半導体層の側面が 凹状湾曲断面形態に形成されてなり、厚さ方向において該ベース半導体層の側面 の湾曲底位置よりも第二主表面側に位置する部分が断面増加部を形成した構成と することができる。ベース半導体層の側面を上記のごとき凹状湾曲断面形態とするこ とで、切り欠き部内に充填されたモールド材料の膨張応力を湾曲面に沿って種々の 方向に分散でき、素子チップの剥がれ等を一層起こりに《することができる。また、 形態的には、ゥエーハを素子チップに分離する際のダイシング溝を利用して、ベース 半導体層の側面部をィ匕学エッチングすることにより、比較的容易に得ることができる 禾 IJ点ちある。
[0031] また、ベース半導体層の側面には、厚さ方向における第二主表面側末端位置に、 外向きに突出する鍔状の突出部分が断面増加部の少なくとも一部をなす形で形成 することもできる。このような鍔状の突出部分を形成することにより、断面増加部を面 積的に寸法拡大することができ、モールド材料力もの膨張応力を受けたときに、ベー ス半導体層が導電性接着層に押し付けられる効果がより高められ、素子チップの剥 がれ等を一層起こりに《することができる。さらに、鍔状の突出部分形成により金属 ステージへの接着面積も増加し、接着強度を高めることができる。
[0032] 次に、第二発明の発光素子は以下のように構成することができる。すなわち、主ィ匕 合物半導体層が光吸収性化合物半導体基板の第一主表面上にェピタキシャル成 長され、主ィ匕合物半導体層の第一主表面の一部領域を主光取り出し面とし、発光層 部に発光駆動電圧を印加するための光取り出し側電極が、主化合物半導体層の第 一主表面の一部を覆う形で形成される。そして、主光取り出し面の直下部分の少なく とも一部が切り欠き対象部となり、かつ、該切り欠きの結果として生ずる残留基板部に 光取り出し側電極の直下部分の少なくとも一部が含まれるように光吸収性ィ匕合物半 導体基板に切り欠き部が形成され、当該残留基板部がベース半導体層を形成してな る。発光層部が例えば AlGalnPにて構成される場合、そのェピタキシャル成長に使 用する光吸収性ィ匕合物半導体基板 (ひいては残留基板部）としては、 GaAs基板を 使用することができる。
[0033] 該構成にお!ヽては、発光層部（を含む主ィ匕合物半導体層）のェピタキシャル成長 に用いる光吸収性ィ匕合物半導体基板を、該発光層部の成長後に全て除去するので はなぐ主光取り出し面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、 該切り欠きの結果として生ずる残留基板部に光取り出し側電極の直下部分の少なく とも一部が含まれるように切り欠くようにした。光吸収部として作用する成長用の化合 物半導体基板が、主化合物半導体層の第二主表面のうち主光取り出し面の直下領 域となる部分で切り欠かれることにより、該部分へ向力う発光光束も外部へ取り出すこ とが可能となり、光取り出し効率を大幅に高めることができる。他方、光取り出し側電 極の直下領域には基板の一部が残留基板部として残される。残留基板部は光吸収 の作用を有する力 光取り出し側電極の直下領域にて仮に反射光を生じても光取り 出し側電極に結局は遮られるので、この部分に基板の一部が残されることによる実害 は少ない。そして、光吸収性ィ匕合物半導体基板の一部を該領域に残留基板部として 残すことで、該残留基板部による光吸収の影響をそれほど顕著化することなぐ発光 層部への剛性付与の機能を担わせることができる。
[0034] 上記切り欠き部は、光取り出し側電極の直下部分を取り囲む形で、その周縁部に 沿って形成しておけば、該切り欠き部を利用して取り出される発光光束をより増加さ せることができる。また、残留基板部と発光層部との間に、化合物半導体よりなる補助 電流拡散層を設けておくと、切り欠き部底面から取り出される発光光束をより増加す ることができる。切り欠き部を形成する際には、厚さが十分 (例えば 20nm以下）に小 さければ、光吸収性ィ匕合物半導体基板の一部が切り欠き部の底に残留していても差 し支えない。しかし、反射率を可及的に高める観点においては、基板に由来した光 吸収性の化合物半導体がなるべく切り欠き部の底に残留していないこと、つまり、切り 欠き部が光吸収性ィ匕合物半導体基板を厚さ方向に貫通して形成され、（基板よりも 光吸収性の小さい）主ィ匕合物半導体層の第二主表面を切り欠き部に露出させること が望ましい。
[0035] 素子チップに形成された前述の切り欠き部は、導電性接着層によるベース半導体 層の接着時において、主ィ匕合物半導体層の側面側に這い上がろうとする金属ぺー ストの吸収空間として利用できる。これにより、這い上がった金属ペーストにより主ィ匕 合物半導体層に含まれる発光層部の p— n接合が短絡するなどの不具合を効果的に 防止することができる。この場合、残留基板部の厚さを 40 m以上に確保しておくと 、上記効果を一層顕著なものとすることができる。
図面の簡単な説明
[0036] [図 1]図 1は、第一発明の発光素子の一例を示す断面模式図。
[図 2]図 2は、図 1の素子チップを拡大して示す断面模式図。
[図 3]図 3は、図 1の発光素子の製造方法の一例を示す工程説明図。
[図 4]図 4は、図 3に続く工程説明図。
[図 5]図 5は、凹状湾曲断面形態の切り欠き部を形成する別工程の説明図。
[図 6]図 6は、図 1の発光素子の第一変形例を示す断面模式図。
[図 7]図 7は、図 5の発光素子の製造方法の一例を示す工程説明図。
[図 8]図 8は、残留基板部の製造工程の変形例を示す説明図。
[図 9]図 9は、図 1の発光素子の第二変形例を示す断面模式図。
[図 10]図 10は、図 1の発光素子の第三変形例を示す断面模式図。
[図 11]図 11は、図 1の発光素子の第四変形例を示す断面模式図。
[図 12]図 12は、図 1の発光素子の第五変形例を示す断面模式図。 [図 13]図 13は、第二発明の発光素子の一例を示す断面模式図。
[図 14]図 14は、モールド部の膨張により素子チップに剥がれが生ずる様子を示す説 明図。
発明を実施するための最良の形態
[0037] (第一発明）
以下、第一発明を実施するための最良の形態を添付の図面を用いて説明する。図 1の発光素子 100は、発光層部 24を有した主ィ匕合物半導体層 40が光吸収性ィ匕合 物半導体基板 (図 3参照:符号 10)の第一主表面上にェピタキシャル成長された素 子チップ 100Cを有する。図 2は、素子チップ 100Cの拡大図であり、主化合物半導 体層 40の第一主表面側に主光取り出し面 EAが形成されるとともに、発光層部 24に 発光駆動電圧を印加するための光取り出し側電極 9が、主ィ匕合物半導体層 40の第 一主表面の一部 (具体的には、主光取り出し面 EAの残余領域)を覆うように形成さ れている。図 3の光吸収性ィ匕合物半導体基板 10は、図 1において光取り出し側電極 9の直下部分を除いて周縁部が切り欠かれることにより切り欠き部 ljが形成され、該 切り欠き部 ljの周縁に残された基板部分が残留基板部 (ベース半導体層） 1とされて いる。図 1において、透明厚膜半導体層 20、接続層 7、発光層部 24及び補助電流拡 散層 91は主ィ匕合物半導体層 40に属し、バッファ層 2及び残留基板部 1は主ィ匕合物 半導体層 40に属さない。
[0038] 図 2に拡大して図示するように、発光層部 24は、ノンドープ (Al Ga ) In P (た だし、 0≤x≤0. 55, 0. 45≤y≤0. 55)混晶力らなる活'性層 5を、 p型 (Al Ga ) I n P (ただし x< z≤ 1)力もなる p型クラッド層 6と、 n型 (Al Ga ) In P (ただし xく z≤ 1)力 なる n型クラッド層 4とにより挟んだ構造を有し、活性層 5の組成に応じて、 発光波長を、緑色から赤色領域 (発光波長 (ピーク発光波長）が 550nm以上 670η m以下）にて調整できる。発光素子 100 (図 1)においては、光取り出し側電極 9側に p 型クラッド層 6が配置されており、残留基板部 1側に n型クラッド層 4が配置されている 。従って、通電極性は光取り出し側電極 9が正である。なお、ここでいう「ノンドープ」と は、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可 避的に混入するドーパント成分の含有 (例えば 1013— 1016/cm3程度を上限とする） をも排除するものではない。また、残留基板部 1は GaAs単結晶からなる。
[0039] 主ィ匕合物半導体層 40にお 、ては、発光層部 24の第一主表面上に、 GaP (ある ヽ は GaAsPや AlGaAsでもよい)よりなる透明厚膜半導体層 20が形成され、該透明厚 膜半導体層 20の第一主表面の略中央に前述の光取り出し側電極 9 (例えば Au電極 )が形成されている。透明厚膜半導体層 20の第一主表面における、光取り出し側電 極 9の周囲の領域が主光取り出し面 EAをなす。なお、本実施形態では、光取り出し 側電極 9との接触抵抗をより軽減し、また面内の電流拡散効果を高めるために、透明 厚膜半導体層 20の光取り出し側電極 9側の表層部力 残余の部分よりもドーパント 濃度が高められた高濃度ドーピング層 20hとされている。透明厚膜半導体層 20は、 例えば 10 μ m以上 200 μ m以下（好ましくは 40 μ m以上 200 μ m以下）の厚膜に形 成されることで、層側面 20Sからの取り出し光束も増加させ、発光素子全体の輝度（ 積分球輝度)を高める役割も担う。また、透明厚膜半導体層 20を、発光層部 24から の発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップェ ネルギーを有する III - V族化合物半導体にて構成することで、発光光束に対する吸 収も抑制されている。なお、光取り出し側電極 9と透明厚膜半導体層 20との間には、 両者の接触抵抗を減ずるための接合合金化層 9aが、例えば AuBe合金等を用いて 形成されている。
[0040] 他方、残留基板部 1側においては、切り欠き部 ljが該残留基板部 1を厚さ方向に貫 通して形成され、主化合物半導体層 40の第二主表面、ここでは補助電流拡散層 91 の第二主表面の一部が切り欠き部 ljに露出している（この露出面が切り欠き部 ljの 底面を形成する)。光吸収性ィ匕合物半導体基板ひいては残留基板部 1は、本実施形 態では、 n型を有するものとされている。
[0041] 本実施形態においては、発光層部 24からの発光光束が、該切り欠き部 ljからも取 り出し可能とされている。具体的には、残留基板部 1の第二主表面が、反射部材を兼 ねた金属ステージ 52上に接着され、切り欠き部 ljから取り出された発光光束を該金 属ステージ 52の反射面 RPにて反射させるようにしている。残留基板部 1の第二主表 面には、その全面に裏面電極部をなす接合合金化層 16が形成されている。接合合 金化層 16は、 Au又は Agを主成分として（50質量％以上）、これに、コンタクト先とな る半導体の種別及び導電型に応じ、ォーミックコンタクトを取るための合金成分を適 量配合したコンタ外用金属を半導体表面上に膜形成した後、合金化熱処理 (いわゆ るシンター処理)を施すことにより形成されたものである。接合合金化層 16は、本実 施形態では AuGeNi合金（例えば Ge： 15質量％、 Ni: 10質量％、残部 Au)を用い て形成されている。
[0042] 図 1に示すように、この接合合金化層 16において残留基板部 1は、金属ペースト層
(導電性接着層） 117を介して金属ステージ 52の反射面 RP上に接着されている。こ れにより、発光層部 24は残留基板部 1を導通路とする形で、金属ペースト層 117を介 して金属ステージ 52に電気的に接続される。金属ペースト層 117は、 Ag等の金属粉 末を結合用の榭脂及び溶剤力 なるビヒクル中に分散させた金属ペーストを塗付後 、乾燥させること〖こより形成されるものである。一方、光取り出し側電極 9は導体金具 5 1に Auワイヤ等で構成されたボンディングワイヤ 9wを介して電気的に接続される。導 体金具 51は金属ステージ 52を貫通して裏面側に延び、第一通電端子 5 laを形成し ている。他方、金属ステージ 52の裏面側には第二通電端子 52aが突出形成されて いる。導体金具 51と金属ステージ 52との間には榭脂製の絶縁リング 51iが配置され ている。発光層部 24には、第一通電端子 51a及び第二通電端子 52aを介して発光 駆動電圧が印加される。
[0043] 金属ステージ 52上において素子チップ 100Cは、金属ペースト層 117とともに、発 光層部 24力 の発光光束に対して透光性を有する高分子モールド材料力 なるモ 一ルド部 25にて覆われている。モールド部 25は、素子チップ 100Cの切り欠き部 lj が高分子モールド材料により充填される形で形成されている。素子チップ 100Cの第 一主表面側から第二主表面側に向けて、厚さ方向と直交するチップの断面積は、切 り欠き部 ljの底面（主ィ匕合物半導体層 40の第二主表面の露出面）によって段階的に 減少している。つまり、切り欠き部 ljの底面が断面減少部を形成してなる。そして、モ 一ルド部 25においては、この切り欠き部 ljを充填する形で、 JCR用のシリコーン榭脂 (例えば、前述のゲル状シリコーン榭脂としての KJR-9010など)からなる第一モー ルド層 26が形成され、さらに第一モールド層 26を覆う形でエポキシ榭脂からなる第 ニモールド層 25mが形成されて!、る。第一モールド層 26は第二モールド層 25mより も軟質である。また、屈折率の大きい第二モールド層 25mは、主化合物半導体層 40 の側面及び主光取り出し面をなす第一主表面と直接接する形で配置され、主化合物 半導体層の側面及び主光取り出し面からの光取り出し効率が高められて 、る。
[0044] また、残留基板部 1は、その厚さ方向における途中位置から、金属ステージ 52に接 着される第二主表面側に向けて、該厚さ方向と直交する断面積が連続的に増加する 断面増加部 lgが形成されている。具体的には、切り欠き部 ljにおいて残留基板部 1 の側面が凹状湾曲断面形態に形成されてなり、厚さ方向において該残留基板部 1の 側面の湾曲底位置よりも第二主表面側に位置する部分が断面増加部 lgを形成して なる。他方、残留基板部 1の側面の湾曲底位置よりも第一主表面側に位置する部分 は断面減少部を形成しているが、この部分は、切り欠き部 ljの底面と共に軟質の第 一モールド層 26により覆われて!/、る。
[0045] 次に、残留基板部 1と発光層部 24との間には、 AlGaInP、 AlGaAs、 AlInP、 InGa P等の化合物半導体よりなる補助電流拡散層 91が形成されている。補助電流拡散 層 91の厚さは例えば 0. 5 μ m以上 30 μ m以下（望ましくは 1 μ m以上 15 μ m以下） であり、発光層部 24の、これに近い側のクラッド層（本実施形態では n型クラッド層 4) よりも有効キャリア濃度 (従って、 n型ドーパント濃度）が高くされ、面内の電流拡散効 果が高められている。なお、 n型クラッド層 4の厚さを p型クラッド層 6よりも厚くし、該 n 型クラッド層 4の第二主表面側の表層部に補助電流拡散層としての機能を担わせる ことも可能である。
[0046] 上記の構成によると、切り欠き部 ljの底面力 取り出された発光光束を金属ステー ジ 52の反射面 RPにて反射させることで、その反射光束 RBにより発光層部 24の第一 主表面側への発光光束を大幅に増加させることができる。残留基板部 1と発光層部 2 4との間に設けられた補助電流拡散層 91は、切り欠き部 ljの底面部への電流拡散効 果を高め、発光層部 24の該切り欠き部 ljに対応した領域への分配電流を増加させ る。これにより、切り欠き部 ljの底面から取り出される発光光束をより増加することがで きる。
[0047] また、図 14に示すように、残留基板部 1の外周面が単純な切り立ち面状になってお り、かつモールド部 25の全体が硬質のエポキシ榭脂にて構成されていると、該切り欠 き部 ljに充填されたエポキシ榭脂が、素子チップ 100Cの通電発熱等により膨張した とき、切り欠き部 ljの底面（図では、補助電流拡散層 91の露出した外周面）と金属ス テージ 51の上面との間で突っ張り力的な膨張応力を強く生じる。この場合、残留基 板部 1の厚さ方向の移動に対し、規制的に作用する部位が存在しないため、上記の 突っ張り力により素子チップ 100Cがジャッキアップされるような形で浮き上がり、接着 層をなす金属ペースト層 117から剥がれてしまう不具合を生ずる。
[0048] しかし、図 1の発光素子 100によると、切り欠き部 ljに充填されているの力 第一モ 一ルド層 26を構成する軟質のシリコーン榭脂 (高分子モールド材料)であり、熱膨張 が生じても容易に圧縮変形するため発生応力レベルは小さくて済む。また、残留基 板部 1の第二主表面側に断面増加部 lgを設けたので、切り欠き部 ljに充填されたシ リコーン榭脂が膨張したとき、その膨張応力は、断面増加部 lgにおいて残留基板部 1ひいては素子チップ 100Cを金属ペースト層 117 (導電性接着層）に押し付ける向 きに作用する。その結果、素子チップ 100Cが金属ペースト層 117から浮き上がって 剥がれる等の不具合を効果的に抑制することができる。また、残留基板部 1の側面は 凹状湾曲断面形態となっており、切り欠き部 lj内に充填されたシリコーン榭脂の膨張 応力を湾曲面に沿って種々の方向に分散でき、素子チップ 100Cの剥がれ等を一層 起こりに《することができる。図 1では、第一モールド層 26をタイプ Aデュロメータ硬 度にて 17未満の榭脂、具体的にはゲル状シリコーン榭脂にて構成しているので、膨 張変位の吸収効果がより高められているほか、エポキシ榭脂（高分子モールド材料） からなる第二モールド層 25mが硬化時の収縮等により、第一モールド層 26との間に 不要な隙間を生じようとしても、第一モールド層 26は容易に追従変形して隙間を埋 めるので、モールド部 25の密閉性を高めることができる。
[0049] さらに、本実施形態においては、金属ペースト層 117が Agペースト層として素子チ ップ 100Cの第二主表面の周囲にはみ出して形成されており、この Agペースト層の はみ出し面がペースト反射面 RP，を形成している。シリコーン榭脂からなる第一モー ルド層 26は、該ペースト反射面 RP，を覆うように形成されている。シリコーン榭脂は、 第二モールド層 25mをなすエポキシ榭脂等と比較して水分の遮断性に優れるので、 ペースト反射面 RP'への浸透水分の到達による酸化劣化が抑制され、反射率を長期 にわたつて良好に保つことができる。
[0050] 以下、図 1の発光素子 100の製造方法について説明する。
まず、図 3の工程 1に示すように、 n型 GaAs単結晶からなる成長用基板 10を用意 する。そして、工程 2に示すように、その成長用基板 10の第一主表面上に GaAsバッ ファ層 2を成長し、さらに、補助電流拡散層 91を成長する。続いて、発光層部 24とし て、 n型クラッド層 4、活性層（ノンドープ） 5、及び p型クラッド層 6を、この順序にて周 知の MOVPE (Meta卜 Organic Vapor Phase Epitaxy)法によりェピタキシャル成長さ せる。次に工程 3に進み、透明厚膜半導体層 20 (厚さ： 10 μ m以上 200 μ m以下（ 例えば 100 m) )を、例えばハイドライド気相成長法（Hydride Vapor Phase Epitaxial Growth Method:HVPE)あるいは MOVPE法を用いてェピタキシャル成長する。特 に、 GaP、 GaAsP又は AlGaAsからなる透明厚膜半導体層 20は、 HVPE法により良 質のものを高速成長しやすぐ水素や炭素の残留も少ない利点がある。なお、透明 厚膜半導体層 20は、 GaP、 GaAsP又は AlGaAsからなる基板を発光層部 24に貼り 合わせることにより形成してもよい。この場合は、発光層部 24に続く形で AlInP、 Gal nPまたは AlGaAsからなる結合層 7を形成しておき、この結合層 7に GaP、 GaAsP又 は AlGaAsからなる基板を貼り合わせるようにすれば、該貼り合わせをより確実に行 なうことができる。 HVPE法を用いる場合は、結合層 7は特に不要である。
[0051] そして、工程 4に進み、成長用基板 10の厚さを減ずる処理を行なう。本実施形態で は該処理を、成長用基板 10の第二主表面側部分 1"を研削により除去し、残った基 板部分を基板本体部 1 'としている。これにより、主化合物半導体層 40の第二主表面 に基板本体部 1 'がー体ィ匕された素子ゥエーハ Wが得られる。
[0052] 次に、図 4の工程 5に進み、素子ゥヱーハ Wの基板本体部 1 'の第二主表面に、接 合合金化層を形成するための金属材料層を蒸着等により形成し、 350°C以上 500°C 以下の温度域で合金化熱処理を行なうことにより、接合合金化層 16とする。また、透 明厚膜半導体層 20の第一主表面に接合合金化層 9aを同様に形成する (接合合金 化層 16と合金化熱処理を兼用することができる)。接合合金化層 9aは図 1に示すごと ぐ Au等を蒸着することにより光取り出し側電極 9にて覆われる。その後、基板本体 部 1，の第二主表面に、 EVA (Ethylene Vinvlacetate Copolymer)榭脂等の柔軟弾性 材料力もなるブレーク用補助支持シート 50を貼り付け、工程 6に示すように、素子ゥェ ーハ Wを個々の発光素子チップに分離するためのダイシング溝 DGを、ゥエーハの第 一主表面側から周知のダイサーを用いて形成する。このとき、ダイシング溝 DGは、補 助支持シート 50が分断されない程度であれば補助支持シート 50側に多少食い込ん で形成されてもよい。
[0053] そして、工程 7に示すように、ダイシング終了後の素子ゥエーハ Wを、 GaAsに対し て選択エッチング性を有するエッチング液 ET (例えばアンモニア Z過酸ィ匕水素混合 液）に浸漬する。エッチング液 ETはダイシング溝 DG内に浸透し、溝底側に露出する GaAs基板本体部 1 'と GaAsバッファ層 2とを側面から侵食する。基板本体部 1 'とバ ッファ層 2の侵食は、エッチング液に対する腐食速度が小さい主ィ匕合物半導体層 40 (GaAsバッファ層 2と接する層は、ここでは AlGalnP等力もなる補助電流拡散層 91 である）との界面側では進みにくぐ該界面から離れるに従って侵食は進みやすくな る。しかし、エッチング液 ET力 狭いダイシング溝 DGを経て基板本体部 1 'の側面に 供給されるため、溝底側ほどエッチング液の交換が進みにくくなる影響で、途中から 溝底に向けて再びエッチング速度は鈍る。また、溝底位置には腐食されにくい接合 合金化層 16が形成されていることも、溝底側でエッチング速度が小さくなる要因であ る。こうして、基板本体部 1 'とバッファ層 2の側面は凹状湾曲断面形態に侵食されて ゆく。この侵食が面内に一定距離進むまでエッチングを継続し、その後エッチング液 力 引き上げて洗浄すれば、側面が凹状湾曲断面形態となった切り欠き部 ljが得ら れる。なお、エッチング速度はダイシング溝 DGの幅により調整できる力 この場合、 ダイサ一で形成直後の溝幅を、補助支持シート 50を面内方向に引張り変形させるこ とにより拡張することもでき、ダイシング代によるゥエーハの損失を低減することができ る。
[0054] なお、図 5に示すように、素子ゥヱーハ Wの第二主表面側から、接合合金化層 16 ( 電極部)及び基板本体部 1 'を貫くハーフダイシング溝 HDGを形成し、その状態でェ ツチングを行なうことにより、側面が凹状湾曲断面形態となった切り欠き部 ljを形成す ることもできる。この場合、切り欠き部 ljの形成後に、ハーフダイシング溝 HDGを延長 する形で残余の主化合物半導体層 40にフルダイシング溝 FDGを形成し、素子チッ プに分離する。
[0055] 図 1に示すごとぐ分離後の発光素子チップ 100Cは、残留基板部 1の第二主表面 側を金属ペースト層 117により金属ステージ 52に接着し、さらに接着側のチップ基端 部周囲に第一モールド層 26をなすシリコーン榭脂を塗布して切り欠き部 ljを充填す る。その後、光取り出し側電極 9をボンディングワイヤ 9wにより導体金具 51と接続し、 さらにエポキシ榭脂からなる第二モールド層 25mを形成すれば、発光素子 100が完 成する。
[0056] なお、図 6の発光素子 700に示すように、残留基板部 1の側面には、厚さ方向にお ける第二主表面側末端位置に、外向きに突出する鍔状の突出部分 Ifを、断面増加 部 lgの一部をなす形で形成することもできる。このような突出部分 Ifを形成すること により、断面増加部 lgを、接着側となる第二主表面側末端で面積的に寸法拡大する ことができ、素子チップ 100Cの剥がれ等を一層起こりに《することができる。本実施 形態では、残留基板部 1の突出部分 Ifを除いた本体部分の側面が凹状湾曲断面形 態とされ、その本体部分 Inの末端部も突出部分 Ifとともに断面増加部 lgを構成して いる。また、本体部分 Inと突出部分 Ifとの境界位置で、残留基板部 1の断面積は段 階的に増加している。
[0057] 図 6のような構造を得るには、図 7のような工程を採用すればよい。まず、工程 5は図 4の工程 5と全く同じである力 工程 6のダイシング溝 DGの形成時において、溝底位 置には基板本体部 1 'を一部残留させ、その状態で工程 7のエッチングを同様に行な う。このエッチング時に、溝底位置に基板残留層 lmが一定厚さ残るようにエッチング を終了させ、基板残留層 lmにてブレーキングすることにより素子チップ 100Cへ分離 する。これにより、基板残留層 lmが突出部分 Ifを形成することとなる。
[0058] なお、図 3の工程 1一工程 4を、図 8の工程 1一工程 4に置き換えてもよい。図 8では 、工程 1に示すように、 n型 GaAs単結晶からなる主基板部 10mの第一主表面に Ga Asからなるバッファ層 2をェピタキシャル成長し、次に分離用化合物半導体層として のエッチストップ層 10k (例えば AllnPよりなる）をェピタキシャル成長し、さらに該エツ チストップ層 10k上に、 n型 GaAs単結晶からなる副基板部 10eをェピタキシャル成長 して、発光層部 24を成長するための複合成長用基板 10を得る。副基板部 10eは M OVPE法又は HVPE法により成長する。そして、工程 2及び工程 3に示すように、そ の複合成長用基板 10の副基板部 10eの第一主表面に、バッファ層を形成することな ぐ発光層部 24及び透明厚膜半導体層 20を図 3と同様にェピタキシャル成長する。
[0059] そして、工程 4に進み、複合成長用基板 10の厚さを減ずる処理を行なう。具体的に は、 GaAsに対して選択エッチング性を有する第一エッチング液 (例えばアンモニア Z過酸化水素混合液)を用いて主基板部 10m及び GaAsバッファ層 2をエッチング 除去することにより行なう。その後、 AllnPに対して選択エッチング性を有する第二ェ ツチング液 (例えば塩酸: A1酸ィ匕層除去用にフッ酸を添加してもよ!/、）を用いてエッチ ストップ層 10kをエッチング除去する。なお、分離用化合物半導体層として、エッチス トップ層 10kに代えて AlAs等カゝらなる剥離層を形成し、例えば 10%フッ酸水溶液か らなるエッチング液に浸漬して該剥離層を選択エッチングすることにより、主基板部 1 0mを剥離する工程を採用してもよい。こうして、残った副基板部 10eを、図 3の基板 本体部 1 'に相当するものとして、残留基板部 1の形成に、同様に使用することができ る。
[0060] なお、図 9の発光素子 200のように、主化合物半導体層 40の主光取り出し面及び 側面も含めて、素子チップ 100Cの全体を第一モールド層 26により被覆する構成を 採用することもできる。シリコーン榭脂等の塗布による第一モールド層 26の形成をより 容易に行なうことができる。なお、シリコーン榭脂の屈折率が第二モールド層 25mを なすエポキシ榭脂よりも小さい場合は、第一モールド層 26の、主化合物半導体層 40 の主光取り出し面及び側面を覆う部分の厚みをなるベく小さくすることが、光取り出し 効率向上の観点において望ましい。また、第一モールド層 26により、素子チップ 100 Cを剥離させる膨張応力を十分に軽減できる場合には、図 10の発光素子 300のよう に、残留基板部 1の側面を切り立ち面状に形成してもよい。さらに、図 12の発光素子 500のように、適当な硬度（例え «JIS :K6253に規定のタイプ Aデュロメータ硬度に て 17以上：望ましくは 30以上）を有するシリコーン榭脂（例えば、前述の KJR— 9022 、 KJR— 9023、 KJR— 9025など：同様の硬度を有するものであれば透明な軟質ウレ タン榭脂でもよ ヽ）であれば、全体を該榭脂にて構成したモールド部 126を採用して も、素子チップ 100Cの剥がれ防止効果を達成することができる。 [0061] また、図 11の発光素子 400のように、素子チップ 100Cの側面は、厚さ方向におい て、第一主表面から第二主表面に至る少なくとも一部区間 (本実施形態では全区間） を、断面積が連続的に減少する傾斜面とすることもできる。該傾斜面上の側面は、高 分子材料な ヽしセラミック材料カゝらなる絶縁層 1001を介して Au層等カゝらなる反射金 属層 100Rで覆われている。なお、図 1の残留基板部 1に相当する部分は形成されて いない。また、導電性接着層は金属ペースト層に代えて Auろう層 217とされている。 上記傾斜面は断面減少部を構成しており、その全体が軟質の第一モールド層 26に て覆われ、モールド材料の膨張応力による Auろう層 217からの剥離が抑制されて ヽ る。他方、素子チップ 100Cの主光取り出し面は第二モールド層 25mで覆われてい る。
[0062] (第二発明）
以下、第二発明を実施するための最良の形態を添付の図面を用いて説明する。た だし、多くの部分が図 1一図 8を用いて説明した第一発明の発光素子 100と共通する ので、共通部分には同一の符号を付与して詳細な説明は省略する。図 13の発光素 子 600は、図 1の発光素子 100と全く同一の構造の素子チップ 100C (図 2参照）を有 する（その製造方法も、図 3—図 5を用いて説明したものと同じである)。そして、金属 ステージ 52上において素子チップ 100Cは、金属ペースト層 117とともに、発光層部 24からの発光光束に対して透光性を有する高分子モールド材料、ここではエポキシ 榭脂製の単一のモールド層 226からなるモールド部 25にて覆われている。モールド 部 25は、素子チップ 100Cの切り欠き部 ljがエポキシ榭脂により充填される形で形成 されている。本実施形態では、モールド部 25の全体がエポキシ榭脂にて構成され、 その結果、切り欠き部 ljにもエポキシ榭脂が充填されてなる。また、残留基板部 (ベ ース半導体層） 1は、その厚さ方向における途中位置から、金属ステージ 52に接着さ れる第二主表面側に向けて、該厚さ方向と直交する断面積が連続的に増加する断 面増加部 lgが形成されている。具体的には、切り欠き部 ljにおいて残留基板部 1の 側面が凹状湾曲断面形態に形成されてなり、厚さ方向において該残留基板部 1の側 面の湾曲底位置よりも第二主表面側に位置する部分が断面増加部 lgを形成してな る。 [0063] 切り欠き部 ljを形成した素子チップ 100Cは、該切り欠き部 ljに充填されたェポキ シ榭脂が、素子チップ 100Cの通電発熱等により膨張すると、切り欠き部 ljの底面（ 図では、補助電流拡散層 91の露出した外周面）と金属ステージ 52の上面との間で 突っ張り力的な膨張応力を生じる。しかし、切り欠き部 ljに充填されたエポキシ榭脂 が膨張したとき、その膨張応力は、断面増加部 lgにおいて残留基板部 1ひいては素 子チップ 100Cを金属ペースト層 117 (導電性接着層）に押し付ける向きに作用する 。その結果、素子チップ 100Cが金属ペースト層 117から浮き上がって剥がれる等の 不具合を効果的に抑制することができる。また、残留基板部 1の側面は凹状湾曲断 面形態となっており、切り欠き部 lj内に充填されたエポキシ榭脂の膨張応力を湾曲 面に沿って種々の方向に分散でき、素子チップ 100Cの剥がれ等を一層起こりにくく することができる。
[0064] なお、第二発明の発光素子においても、その素子チップ 100Cを、図 6の発光素子 700に示すように、残留基板部 1の側面において、厚さ方向における第二主表面側 末端位置に、外向きに突出する鍔状の突出部分 Ifを、断面増加部 lgの一部をなす 形で形成することもできる。その製造方法は、図 7のような工程を同様に採用できる。
[0065] なお、図 1、図 6、図 9及び図 10の発光素子 100、 700、 200及び 300は、第二発 明の要件も具備しており、該第二発明の実施形態を示すものでもある。

Claims

請求の範囲
[1] 発光層部を有するとともに自身の第一主表面に主光取り出し面が形成された素子 チップの第二主表面が導電性接着層を介して金属ステージに接着され、前記素子 チップを前記導電性接着層とともに前記金属ステージ上にて、前記発光層部からの 発光光束に対して透光性を有する高分子モールド材料力 なるモールド部にて覆つ た構造を有し、さらに、
前記素子チップは、該素子チップの厚さ方向における少なくとも一部区間において 、前記第一主表面側から前記第二主表面側に向けて、前記厚さ方向と直交する断 面積が連続的又は段階的に減少する断面減少部が形成され、前記モールド部の一 部が、該断面減少部を少なくとも覆う第一モールド層と、該第一モールド層の外側を 覆う第二モールド層とを有し、前記第一モールド層が前記第二モールド層よりも軟質 の高分子モールド材料にて構成されたことを特徴とする発光素子。
[2] 前記第一モールド層がシリコーン榭脂により構成されてなることを特徴とする請求の 範囲第 1項に記載の発光素子。
[3] 前記第二モールド層の少なくとも一部がエポキシ榭脂により構成されてなる請求の 範囲第 1項又は第 2項に記載の発光素子。
[4] 発光層部を有するとともに自身の第一主表面に主光取り出し面が形成された素子 チップの第二主表面が導電性接着層を介して金属ステージに接着され、前記素子 チップを前記導電性接着層とともに前記金属ステージ上にて、前記発光層部からの 発光光束に対して透光性を有する高分子モールド材料力 なるモールド部にて覆つ た構造を有し、さらに、
前記素子チップは、該素子チップの厚さ方向における少なくとも一部区間において 、前記第一主表面側から前記第二主表面側に向けて、前記厚さ方向と直交する断 面積が連続的又は段階的に減少する断面減少部が形成され、前記モールド部は、 該断面減少部を覆う部分が少なくとも、シリコーン榭脂からなる高分子モールド材料 にて構成されたことを特徴とする発光素子。
[5] 発光層部を有するとともに自身の第一主表面に主光取り出し面が形成された素子 チップの第二主表面が導電性接着層を介して金属ステージに接着され、前記素子 チップを前記導電性接着層とともに前記金属ステージ上にて、前記発光層部からの 発光光束に対して透光性を有する高分子モールド材料力 なるモールド部にて覆つ た構造を有し、さらに、
前記素子チップは、該素子チップの厚さ方向における少なくとも一部区間において 、前記第一主表面側から前記第二主表面側に向けて、前記厚さ方向と直交する断 面積が連続的又は段階的に減少する断面減少部が形成され、前記モールド部は、 該断面減少部を覆う部分が少なくとも、 JIS :K6253に規定のタイプ Aデュロメータ硬 度にて 50以下の柔軟材料カゝらなる高分子モールド材料にて構成されたことを特徴と する発光素子。
[6] 前記導電性接着層が Agペースト層として前記素子チップの第二主表面の周囲に はみ出して形成され、該 Agペースト層のはみ出し面がペースト反射面を形成すると 共に、該ペースト反射面が、シリコーン榭脂からなる前記高分子モールド材料にて覆 われてなることを特徴とする請求の範囲第 2項な 、し第 5項の 、ずれか 1項に記載の 発光素子。
[7] 前記素子チップは、発光層部を有するとともに自身の第一主表面側に主光取り出 し面が形成された主化合物半導体層と、該主化合物半導体層の第二主表面側に位 置する導電性のベース半導体層とを備え、該ベース半導体層の第二主表面が導電 性接着層を介して金属ステージに接着され、
前記主光取り出し面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該 切り欠きの結果として生ずる残留部分力 前記光取り出し側電極の直下部分の少な くとも一部を含むように前記ベース半導体層に切り欠き部が形成され、該切り欠き部 の少なくとも底面が前記断面減少部を構成していることを特徴とする請求の範囲第 1 項な 、し第 6項の 、ずれか 1項に記載の発光素子。
[8] 前記ベース半導体層は、その厚さ方向における少なくとも途中位置力 前記金属ス テージに接着される第二主表面側に向けて、該厚さ方向と直交する断面積が連続的 又は段階的に増加する断面増加部が形成されてなることを特徴とする請求の範囲第 7項に記載の発光素子。
[9] 前記切り欠き部において前記ベース半導体層の側面が凹状湾曲断面形態に形成 されてなり、前記厚さ方向において該ベース半導体層の前記側面の湾曲底位置より も前記第二主表面側に位置する部分が前記断面増加部を形成してなることを特徴と する請求の範囲第 7項に記載の発光素子。
[10] 前記ベース半導体層の側面には、前記厚さ方向における第二主表面側末端位置 に、外向きに突出する鍔状の突出部分が前記断面増加部の少なくとも一部をなす形 で形成されていることを特徴とする請求の範囲第 8項又は第 9項に記載の発光素子。
[11] 前記主化合物半導体層が光吸収性化合物半導体基板の第一主表面上にェピタ キシャル成長され、前記主化合物半導体層の第一主表面の一部領域を主光取り出 し面とし、前記発光層部に発光駆動電圧を印加するための光取り出し側電極が、前 記主ィヒ合物半導体層の第一主表面の一部を覆う形で形成され、
前記主光取り出し面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該 切り欠きの結果として生ずる残留基板部に前記光取り出し側電極の直下部分の少な くとも一部が含まれるように前記光吸収性ィ匕合物半導体基板に切り欠き部が形成さ れ、当該残留基板部が前記ベース半導体層を形成してなることを特徴とする請求の 範囲第 7項な 、し第 10項の 、ずれか 1項に記載の発光素子。
[12] 前記素子チップの側面は、前記厚さ方向において、前記第一主表面から前記第二 主表面に至る少なくとも一部区間が、断面積が連続的に減少する傾斜面とされ、前 記第一モールド層は該傾斜面を覆う形で形成されてなることを特徴とする請求の範 囲第 1項に記載の発光素子。
[13] 発光層部を有するとともに自身の第一主表面側に主光取り出し面が形成された主 化合物半導体層と、該主化合物半導体層の第二主表面側に位置する光吸収性の ベース半導体層とを備えた素子チップの、前記ベース半導体層の第二主表面が導 電性接着層を介して金属ステージに接着され、前記素子チップを前記導電性接着 層とともに前記金属ステージ上にて、前記発光層部からの発光光束に対して透光性 を有する高分子モールド材料力 なるモールド部にて覆った構造を有し、さらに、 前記主光取り出し面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該 切り欠きの結果として生ずる残留部分力 前記光取り出し側電極の直下部分の少な くとも一部を含むように、前記ベース半導体層に切り欠き部が形成され、 前記切り欠き部が形成された前記ベース半導体層の第二主表面を金属ステージ上 に前記導電性接着層を介して接着し、その状態で前記素子チップを前記金属ステー ジ上にて、前記切り欠き部が高分子モールド材料により充填されるように前記モール ド部が形成され、さらに、前記ベース半導体層は、その厚さ方向における少なくとも途 中位置から前記金属ステージに接着される第二主表面側に向けて、該厚さ方向と直 交する断面積が増加する断面増加部が形成されてなることを特徴とする発光素子。
[14] 前記モールド部の少なくとも一部がエポキシ榭脂にて構成されて 、ることを特徴と する請求の範囲第 13項に記載の発光素子。
[15] 前記エポキシ榭脂により前記切り欠き部が充填されてなることを特徴とする請求の 範囲第 14項に記載の発光素子。
[16] 前記切り欠き部において前記ベース半導体層の側面が凹状湾曲断面形態に形成 されてなり、前記厚さ方向において該ベース半導体層の前記側面の湾曲底位置より も前記第二主表面側に位置する部分が前記断面増加部を形成してなることを特徴と する請求の範囲第 13項ないし第 15項のいずれか 1項に記載の発光素子。
[17] 前記ベース半導体層の側面には、前記厚さ方向における第二主表面側末端位置 に、外向きに突出する鍔状の突出部分が前記断面増加部の少なくとも一部をなす形 で形成されていることを特徴とする請求の範囲第 13項ないし第 16項のいずれか 1項 に記載の発光素子。
[18] 前記主化合物半導体層が光吸収性化合物半導体基板の第一主表面上にェピタ キシャル成長され、前記主化合物半導体層の第一主表面の一部領域を主光取り出 し面とし、前記発光層部に発光駆動電圧を印加するための前記光取り出し側電極が 、前記主化合物半導体層の第一主表面の一部を覆う形で形成され、
前記主光取り出し面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該 切り欠きの結果として生ずる残留基板部に前記光取り出し側電極の直下部分の少な くとも一部が含まれるように前記光吸収性ィ匕合物半導体基板に切り欠き部が形成さ れ、当該残留基板部が前記ベース半導体層を形成してなることを特徴とする請求の 範囲第 13項ないし第 17項のいずれ力 1項に記載の発光素子。
PCT/JP2004/016346 2003-11-04 2004-11-04 発光素子 Ceased WO2005043636A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/577,477 US7589352B2 (en) 2003-11-04 2004-11-04 Light emitting device
JP2005515209A JP4150980B2 (ja) 2003-11-04 2004-11-04 発光素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003375030 2003-11-04
JP2003375027 2003-11-04
JP2003-375027 2003-11-04
JP2003-375030 2003-11-04

Publications (1)

Publication Number Publication Date
WO2005043636A1 true WO2005043636A1 (ja) 2005-05-12

Family

ID=34554810

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/016346 Ceased WO2005043636A1 (ja) 2003-11-04 2004-11-04 発光素子

Country Status (4)

Country Link
US (1) US7589352B2 (ja)
JP (1) JP4150980B2 (ja)
TW (1) TW200522397A (ja)
WO (1) WO2005043636A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324486A (ja) * 2005-05-19 2006-11-30 Mitsubishi Electric Corp 半導体発光装置
JP2008131000A (ja) * 2006-11-24 2008-06-05 Nichia Chem Ind Ltd 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
JP2013526032A (ja) * 2010-04-23 2013-06-20 セミコン・ライト・カンパニー・リミテッド 化合物半導体発光素子
JP2013131519A (ja) * 2011-12-20 2013-07-04 Stanley Electric Co Ltd 発光装置
JP2013535808A (ja) * 2010-07-07 2013-09-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング デバイスおよびデバイスの製造方法
JP2014033168A (ja) * 2012-07-13 2014-02-20 Nichia Chem Ind Ltd 発光装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004625A (ja) 2007-06-22 2009-01-08 Sanken Electric Co Ltd 半導体発光装置
JP2010044967A (ja) * 2008-08-13 2010-02-25 Sumitomo Electric Ind Ltd 導電性接着剤およびそれを用いたｌｅｄ基板
US8187901B2 (en) 2009-12-07 2012-05-29 Micron Technology, Inc. Epitaxial formation support structures and associated methods
CN102163668A (zh) * 2010-02-24 2011-08-24 大连美明外延片科技有限公司 一种AlGaInP发光二极管的制作方法
DE102010003321A1 (de) * 2010-03-26 2011-09-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN102376827A (zh) * 2010-08-13 2012-03-14 大连美明外延片科技有限公司 AlGaInP发光二极管的制备方法
JP2013105973A (ja) * 2011-11-16 2013-05-30 Seiko Epson Corp 発光装置およびその製造方法、並びに、プロジェクター
US8952413B2 (en) 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
DE102013107967B4 (de) * 2013-07-25 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips
JP7231033B2 (ja) * 2019-07-10 2023-03-01 株式会社村田製作所 光学センサ、及び、それを備えた近接センサ
CN114023781B (zh) * 2021-10-08 2023-06-16 业成科技（成都）有限公司 曲面电子装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111343A (ja) * 1993-10-13 1995-04-25 Matsushita Electron Corp 光電装置
JPH1012929A (ja) * 1996-06-25 1998-01-16 Hitachi Cable Ltd 発光ダイオードの実装構造
JP2000124475A (ja) * 1998-10-14 2000-04-28 Kanegafuchi Chem Ind Co Ltd 光半導体封止材用硬化性組成物及び光半導体製品の製造方法
JP2002190619A (ja) * 2000-12-22 2002-07-05 Toshiba Corp 半導体発光素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327012A (ja) 1992-05-15 1993-12-10 Sanyo Electric Co Ltd 炭化ケイ素発光ダイオード
JP3230638B2 (ja) * 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
US6229160B1 (en) * 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
JP3130292B2 (ja) 1997-10-14 2001-01-31 松下電子工業株式会社 半導体発光装置及びその製造方法
JPH11354837A (ja) 1998-06-05 1999-12-24 Mitsubishi Chemical Corp 発光ダイオードおよびその製造方法
JP2002314139A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
DE10139798B9 (de) * 2001-08-14 2006-12-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement mit geometrisch optimierter Auskoppelstruktur
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111343A (ja) * 1993-10-13 1995-04-25 Matsushita Electron Corp 光電装置
JPH1012929A (ja) * 1996-06-25 1998-01-16 Hitachi Cable Ltd 発光ダイオードの実装構造
JP2000124475A (ja) * 1998-10-14 2000-04-28 Kanegafuchi Chem Ind Co Ltd 光半導体封止材用硬化性組成物及び光半導体製品の製造方法
JP2002190619A (ja) * 2000-12-22 2002-07-05 Toshiba Corp 半導体発光素子及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324486A (ja) * 2005-05-19 2006-11-30 Mitsubishi Electric Corp 半導体発光装置
JP2008131000A (ja) * 2006-11-24 2008-06-05 Nichia Chem Ind Ltd 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
JP2013526032A (ja) * 2010-04-23 2013-06-20 セミコン・ライト・カンパニー・リミテッド 化合物半導体発光素子
JP2013535808A (ja) * 2010-07-07 2013-09-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング デバイスおよびデバイスの製造方法
JP2013131519A (ja) * 2011-12-20 2013-07-04 Stanley Electric Co Ltd 発光装置
JP2014033168A (ja) * 2012-07-13 2014-02-20 Nichia Chem Ind Ltd 発光装置

Also Published As

Publication number Publication date
JP4150980B2 (ja) 2008-09-17
TWI358137B (ja) 2012-02-11
US20070126019A1 (en) 2007-06-07
JPWO2005043636A1 (ja) 2007-05-10
US7589352B2 (en) 2009-09-15
TW200522397A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
US7038245B2 (en) Semiconductor light emitting device having angled side surface
US6900068B2 (en) Light emitting diode and method of making the same
JP4150980B2 (ja) 発光素子
US8835938B2 (en) Nitride semiconductor light-emitting element and method of manufacturing the same
JP2010114337A (ja) 発光素子
US20060145177A1 (en) Light emitting device and process for fabricating the same
US8288181B2 (en) Light emitting diode and fabricating method thereof
EP1345276B1 (en) Semiconductor light emitting device
JP2004207508A (ja) 発光素子及びその製造方法
JP4121551B2 (ja) 発光素子の製造方法及び発光素子
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
JP4120600B2 (ja) 発光素子の製造方法
JP4110524B2 (ja) 発光素子及び発光素子の製造方法
JP3997523B2 (ja) 発光素子
JP3950801B2 (ja) 発光素子及び発光素子の製造方法
JP2004235581A (ja) 発光素子の製造方法
JP2004235505A (ja) 発光素子及び半導体素子用オーミック電極構造
CN101271949B (zh) 发光二极管的制作方法
JP4108439B2 (ja) 発光素子の製造方法及び発光素子
JP4120796B2 (ja) 発光素子及び発光素子の製造方法
JP4600737B2 (ja) 発光素子
JP2005123530A (ja) 発光素子の製造方法
JP2005123409A (ja) 発光素子

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007126019

Country of ref document: US

Ref document number: 2005515209

Country of ref document: JP

Ref document number: 10577477

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10577477

Country of ref document: US