WO2005015724A1

WO2005015724A1 - スイッチング電源回路

Info

Publication number: WO2005015724A1
Application number: PCT/JP2004/011561
Authority: WO
Inventors: Masayuki Yasumura
Original assignee: Sony Corporation
Priority date: 2003-08-06
Filing date: 2004-08-05
Publication date: 2005-02-17
Also published as: US7095629B2; EP1548922A4; US20060114697A1; KR20060036891A; EP1548922A1; TW200518435A; TWI267247B; JP2005110486A

Abstract

同期整流回路を備える複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立を図るため、複合共振形コンバータの二次側に巻線電圧検出方式の同期整流回路を備え、そして、絶縁コンバータトランスＰＩＴのギャップ長を1.5mm程度として結合係数を0.8程度にまで低下させると共に、二次巻線の１ターン（Ｔ）あたりの誘起電圧レベルが2V/Tとなるように一次巻線Ｎ1、二次巻線Ｎ2A，Ｎ2Bのターン数を設定する。これにより、絶縁コンバータトランスＰＩＴのコアの磁束密度が一定以下となることで、重負荷の条件でも二次側整流電流を連続モードとすることができる。

Description

スィツチング電源回路技術分野

本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関するものである。背景技術

スィツチング電源回路として、例えばフライバックコンバータやフォヮ一ドコンバータなどの形式のスィツチングコンバータを採用したものが広く知られている。これらのスィツチングコンバータはスィツチング動作波形が矩形波状であることから、スイッチングノイズの抑制には限界がある。また、その動作特性上、電力変換効率の向上にも限界があることがわかっている。

そこで、共振形コンバータによるスイッチング電源回路が各種提案され（例えば、特開平 1 1一 3 3 2 2 3 3号公報参照）、実用化されている。共振形コンパータは容易に高電力変換効率が得られると共に、スィツチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。

図 2 4の回路図は、従来としての、共振形コンバータを備えるスィツチング電源回路の一例を示している。この図に示す電源回路は、他励式による電流共振形コンバータに対して部分電圧共振回路が組合わされている。

この図に—示す電源回路においては、先ず、商用交流電源 A Cに対して、ブリツジ整流回路 D i及び 1本の平滑コンデンサ C iから成る全波整流平滑回路が備えられる。そして、これらプリッジ整流回路 D i及び平滑コンデンサ C iの全波整流動作によって、平滑コンデンサ C iの両端には整流平滑電圧 E i (直流入力電圧）が得られることになる。この整流平滑電庄 E iは、交流入力電圧 VACの等倍に対応した上記直流入力電圧を入力してスィツチングする ft流共振形コンバータとしては、図示するようにして、 MOS— FETによる 2本のスイッチング素子 Ql， Q2をハーフブリッジ結合により接続している。スイッチング素子 Ql， Q2の各ドレイン一ソース間に対しては、図示する方向により、それぞれボディダイオードによるダンパーダイオード DDI, DD2が並列に接続される。.

また、スィツチング素子 Q2のドレインーソース問に対しては、部分共振コンデ . ンサ C pが並列に接続される。この部分共振コンデンサ C pのキパシタンスと一次巻線 N1のリ一ケージィンダクタンス L 1によっては並列共振回路（部分電圧共振回路）を形成する。そして、ス.イッチング素子 Ql， Q2のターンオフ時にの . み電圧共振する、部分電圧共振動作が得られるようになつている。

この電源回路においては、スイッチング素子 Ql, Q2をスイッチング駆動するために、例えば汎用の I Cによる発振' ドライブ回路 2が設けられる。この発振 - ドライブ回路 2は、発振回路、駆動回路を有している。そして、発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスィッチング素子 Ql, Q2の各ゲートに対して印加する。これにより'、スィツチング素子 Ql， Q2は、所要のスィツチング周波数により交互にオン Zオフするようにしてスィッチング動作を行う。 -.

絶縁コンバータトランス P I Tはスィツチング素子 Ql&nbsp；、 Q2のスィツチング出力を二次側に伝送する。この絶縁トランス P I Tの一次巻罈 N 1の一端は、一次側並列共振コンデンサ C1の直列接続を介して、スイッチング素子 Q1のソースとスィッチング素子 Q 2のドレインとの接続点（スイツチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。 . また、一次卷線 N1の他端は、一次'側アースに接続される。

ここで、上記直列共振コンデンサ Ciのキャパシタンスと、一次卷線 N1を含む絶縁コンバータトランス P I Tのリーケージインダクタンス L1によっては、一次 . 側スィッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。上記説明によると、この図に示す一次側スイッチングコンバータとしては、一' 次側直列共振回路（L1一 C1) による電流共振形としての動作と、""前述した部-分電圧共振回路（Cp〃Ll) とによる部分電圧共振動作とが傅られることになる。つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を採っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。 '

ここでの図示による説明は省略するが、絶縁コンバータトランス P I Tの構造としては、例えばフェライ 'ト材による E型コアを組み合わせた EE型コアを備え- る。そして、一次側と二次側とで卷装部位を分割したうえで、一次卷線 N1と、次に説明する二次卷線（N2A, N2B) を、 E E型コアの中央磁脚に対して、巻装している。

絶縁コンバータトランス P I Tの二次卷線としては、センタータップが施されたことで 2つに分割された二次卷線 N2A, N2Bが卷装されている。これらの二次巻線 N2A， N2Bには、一次卷線 N1に伝達されたスイッチング出力に応じた交番電圧が励起される。

この場合、上記二次卷線 N2A， N2Bのセンタータップは二次側アースに対して接続される。そして、この二次卷線 N2A， N2Bに対して、図示するようにして整流ダイォード D01, D02、及ぴ平滑コンデンサ COから成る全波整流回路を接続する。これにより、平滑コンデンサ COの両端電圧として二次側直流出力電圧 E0が得られる。この二次側直流出力電圧 E0は、図示しない負荷側に供給されるとともに、次に説明する制御回路 1のための検出電圧としても分岐して入力される。制御回路 1は、二次側直流出力電圧 E0のレベル変化に応じた検出出力を発振 - ドライブ回路 2に供給する。発振 ' ドライブ回路 2では、入力された制御回路 1 の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子 Ql， Q2を駆動する。このようにしてスイッチング素子 Ql， Q2のスィッチング周波数が可されることで、二次側直流出力電圧のレベルが安定化されることになる。

この図に示す回路構成による電源回路として、低電圧大電流としての負荷条件に対応させた場合の動作波形を、図 2 5に示す。図 2 5に示す動作波形は、交流入力電圧 VAC= 100 V、負荷電力 P o = 1 25 Wの条件で測定を行って得られたものである。また、ここでの低電圧大電流の状態としては、二次側直流電圧 Eo

5 Vで、一次側スィツチングコンバータのスィツチング電流である一次側直列共振電流 I o= 25 Aとなる状態である。

また、図 25に示す動作^形による実験結果を得るのにあたっては、次のような条件と、電源回路における部品素子等の選定を行っている。

先ず、二次側卷線の 1 T (ターン）あたりの誘起電圧レベルが、 5V/Tとなるようして、二次巻線 N2A, N2B及び一次卷線 N1のターン数を設定することとして、具体的には、二次卷線 N2A=N2B= 1 T、一次卷線 Ν 1= 30 Τとしている。そして、絶縁コンバータトランス P I Τの Ε Ε型コアの中央磁脚に対しては 1. Omm程度のギャップを形成するようにしている。これによつて、一次卷線 N 1と二次卷線 N2 N2Bとで、 0. 8 5程度の結合係数を得るようにしている。

また、一次側直列共振コンデンサ C 1 = 0. 068 F、部分電圧共振コンデンサ C p = 330 p Fを選定し、整流ダイオード Dol, Do2には、 50AZ40 Vのショットキ一ダイォードを選定している。

図 2 5に示す波形図において、スィツチング素子 Q2の両端電圧 VIは、スィッチング素子 Q2のオン/オフ状態に対応している。つまり、スイッチング素子 Q2 がオンとなる期間 T 2では 0レベルで、オフとなる期間 T 1では所定レベルでクランプされた矩形波となる。そして、スィツチング素子 Q2〃ダンパーダイオード DD2に'流れるスィツチング電流 I DS2としては、期間 T 2に示されるように、ターンオン時においては、ダンパーダイオード DD2を流れることで負極性となり、これが反転して正極性によりスィツチング素子 Q2のドレイン→ソースを流れ、期間 T 1でオフとなって 0レベルとなる波形が得られる。また、スイッチング素子 Qlは、上記スイッチング素子 Q2に対して交互にオン Zオフするようにしてスィツチングを行う。このため、スイッチング素子 Ql〃ダンパーダイォード DDIに流れるスィツチング電流 I DS1は、スィツチング電流 I DS2に対して 1 8 0° 位相がシフトした波形となっている。

そして、スィツチング素子 Ql， Q2のスィツチング出力点と一次側アース間に接続される一次側直列共振回路（C1_ L1) に流れる一次側直列共振電流 I oは、スィツチング電流 I DS1とスィッチング電流 I DS2との合成波形に対応する、一次側直列共振回路（C1一 Ll>の共振電流としての正弦波成分と、一次巻線 N1の励磁インダクタンスにより発生する鋸歯状波成分とが合成された波形となる。

そして、このときの測定条件である、負荷電力 P o = 1 2 5Wは、図 2 4に示す電源回路が対応する負荷条件としては、最大に近い重負荷の条件となるのであるが、このようにして対応負荷電力範囲において重負荷の傾向となる条件では、二次側の整流電流は不連続モードとなる。

つまり、二次卷線 N2Aに発生する二次卷線電圧 V 2は、図 2 5に示すようにして、一次側直列共振電流 I oが正弦波状で流れる期間のみ、所定の絶対値レベルでクランプされる波形が生じ、その間の一次側直列共振電流 I oとして励磁インダクタンスによる鋸歯状波成分が流れる期間は 0レベルとなる。二次卷線 N2Bには、二次卷線電圧 V 2を反転させた波形が発生する。

このために、整流ダイオード Dolを流れる整流電流 I 1と、整流ダイオード Do 2を流れる整流電流 I 2は、それぞれ、一次側直列共振電流 I oが正弦波状で流れる期間 D0N1、D0N2においてのみ流れ、これ以外の期間においては共に流れない。つまり、二次側の整流電流は不連続で平滑コンデンサに流入している。

ショットキ一ダイォードである整流ダイォード Dol, Do2の順方向電圧降下は 0. 6 Vであり、上記したような二次側の動作では、図示もしているように、整流電流 I I， I 2は 3 5 A pという相応に高いレベルとなるので、これらの整流ダィォード素子による導通損が顕著となって電力損失が大きくなる。実際の測定結果として、直流入力電圧（整流平滑電圧 E i ) = 1 3 0 Vのときの DC→DC電力変換効率は 8 6 %程度にとどまる。

そこで、二次側における整流電流の導通損を低減する技術として、低オン抵抗の MO S— FETにより整流を行うようにした、同期整流回路が知られている。このような同期整流回路として、卷線電圧検出方式による構成を例を図 2 6に示す。

なお、図 2 6においては、絶縁コンバータトランス P I Tの二次側の構成のみを示している。一次側の構成は、図 24と同様であるものとする。また、定電圧制御方式としても、二次側直流出力電圧 Eoのレベルに応じて、一次側スィッチングコンバータのスィツチング周波数を可変制御するスィツチング周波数制御方式を採る。 ―

また、この図 2 6に示す二次側の構成を採る電源回路としても、図 24の場合と同様の低電圧大電流（VAC= 1 0 0 V、負荷電力 P o = 1 2 5W、 E o = 5 V、 I o= 2 5 A) の条件に対応するもおとされる。

この場合にも、二次卷線としては、同じ巻数の二次卷線 N2A、 N2Bの各一端はセンタータップにより接続されるが、このセンタータップ出力は、平滑コンデンサ C oの正極端子に接続される。二次卷線 N2Aの他端は、 Nチャネルの MO S— FETQ3のドレイン→ソースを介して、二次側アース（平滑コンデンサ C oの負極端子側）に接続される。同様にして、二次巻線 N2Bの他端も、 Nチャネルの M 〇 3—？ £丁(34のドレイン→ソースを介して、二次側アース（平滑コンデンサ C oの負極端子側）に接続される。つまり、この場合には、二次卷線 N2A、 N2Bの各整流電流経路において、 MO S— F ETQ3, Q4を負極側に直列に挿入した構造となっている。なお、 MO S— FE TQ3, Q4のドレイン一ソースに対しては、それぞれ、ポディダイオード DD3, DD4が接続される。

そして、 MO S— F ETQ3を駆動する駆動回路は、二次卷線 N2Bと MO S— F ETQ4のドレインとの接続点と M〇 S— F ETQ3のゲートの間に、ゲート抵抗 Rglを接続すると共に、 MO S— FETQ3のゲートと二次側アースとの間に抵抗 R 11を接続して形成される。

同様に、 MO S— FE TQ4を駆動する駆動回路は、二次卷線 N2Aと MO S— F ETQ3のドレインとの接続点と MO S— F ETQ4のゲートの間に、ゲート抵抗 Rg2を接続すると共に、 M〇 S— F E TQ4のゲートと二次側アースとの間に抵抗 R 12を接続して形成される。

MO S— F ETは、ゲートにオン電圧を印加すると、ドレイン一ツース間は、単なる抵抗体と等価となるので、電流は双方向に流れる。これを二次側の整流素子として機能させようとすれば、平滑コンデンサ C oの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、平滑コンデンサ C oから絶縁コンバータトランス P I T側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流による MO S— F E Tの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。

上記した駆動回路は、二次卷線の電圧を検出することに基づいて、平滑コンデンサ C oの正極端子に充電する方向（つまり、ドレイン→ソース方向）にのみ電流が流るように、 MO S— F ETQ3, Q4をスイッチング駆動するための回路である。

図 2 7の波形図は、上記図 2 6に示す二次側の構成を採る電源回路（一次側は図 24と同様）として、負荷電力 P o = 1 2 5 W時の動作を示している。前述もしたように、この場合における負荷電力 P o = 1 2 5 Wは、ほぼ最大負荷の条件となる。

この図において、スイッチング素子 Q2の両端電圧 VIと、これに応じた二次卷線 N2A— N2Bの両端に得られる二次卷線電圧 V2は、図 24と同様のタイミングとなっているものである。なお、図 2 7に示す二次卷線電圧 V2は、二次卷線 N2A とゲート抵抗 R g 2との接続点側からみた場合の極性となっており、二次卷線 N2 Bとグート抵抗 R g 1との接続点側からみた場合には逆極性となる。 MO S— F ETQ4の駆動回路は、この図に示す極性の二次卷線電圧 V2が負極性の所定レベルでクランプされる期間に至ると、 MO S— F E TQ4のゲートに対して、ゲート抵抗 Rg2と抵抗 R12とにより設定されるレベルのオン電圧を印加するように動作することになる。

同様にして、 M〇 S— F ETQ3の駆動回路（ゲート抵抗 Rgl, 抵抗 R11) は、この図とは反転した極性の二次卷線電圧（V2)が負極性の所定レベルでクランプされる期間に至ると、 MO S— F ETQ3のゲートに対してオン電圧を印加するように動作することになる。

これにより、 MO S— F ETQ3, Q4には、それぞれ、図示するようにして、期間 D0N1， D0N2において、正極性の整流電流 I 1， I 2が流れる。この整流電流 I 1, I 2は、図 24の回路の場合（図 2 5の波形図の整流電流 I 1, I 2)と同様に、 3 5Apである。しかしながら、 MO S— FETQ3, Q4は低オン抵抗であり、ショットキーダイォードによる整流ダイォード Dol， Do2と比較すれば、整流電流の導通は著しく低いものとすることができる。また、駆動回路が抵抗素子のみから成ることからも理解されるように、巻線電圧検出方式は、駆動回路系が簡単な構成であることもメリットとなっている。

しかしながら、この図 2 7に対応する場合のような重負荷（負荷電力 P o = l 2 5W) とされる条件では、この電源回路も二次側整流電流は不連続モードとなる。これは、図 2 7においても期間 D0N1， D0N2が不連続であることにより示されている。

この不連続モードでは、整流電^ I I, 12として、平滑コンデンサ C oへの充電電流が 0 レベルになったとしても、絶縁コンバータトランス P I Tの一次卷線 N1には同じ方向に電流が流れている。これは、先の図 2 5の波形図において、期間 D0N1, D0N2以外の期間において、一次側直列共振電流 I oとして、一次卷線 N1の励磁インダクタンスによる鋸歯状波の電流成分がその直前タイミングと同じ極性で流れていることを指している。このために、実際としては、二次卷線 N2 A, N2Bに誘起される電圧の極性が反転しないために、その間、 MO S— F ETQ 3、 Q 4は完全にオフにならずにオン状態を維持する。これにより、図示するようにして、期間 D 0N1 , D 0N2以外では、整流電流 I 1， I 2として逆方向の電流が流れてしまう。この期間 D 0N1， D 0N2以外における逆方向の整流電流 I 1 , I 2は、無効電力を生じさせるが、このときの整流電流 I I， I 2のレベルは、 8 A pと比較的高いために、その無効電力量も相応に大きなものとなる。

このように、同期整流回路として巻線電圧検出方式を採る場合、整流電流の導通損は低減されるものの、上記のようにして無効電力が発生するだめに、全体として電力変換効率の有効な向上は図ることが難しいというのが現状である。

図 2 8の波形図は、図 2 6に示した二次側の構成を採る電源回路についての軽負荷とされる条件での動作を示している。

図 2 6に示す電源回路の実際としても、先に図 2 4に示す電源回路の構成として説明したようにスィツチング周波数制御による定電圧制御を行うが、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。

そして、このような軽負荷の状態では、図 2 8に示すようにして、スィッチング素子 Q 2の両端電圧 V Iに対して、二次側卷線電圧 V 2はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流 I 1、 1 2としては、期間 D O N1，D 0N2との間に休止期間が無く平滑コンデンサ C oに連続して充電されるようにして流れる。つまり、連続モードとなる。このときには、上記図 2 7の重負荷時の動作として示したような逆方向の整流電流 I 1、 I 2が流れる期間は存在しなくなつて、これに応じた無効電力も生じていない。

このように、二次側整流回路系を卷線電圧検出方式による同期整流回路に置き換えた構成の電源回路も、重負荷時における電力変換効率の低下が依然として問題となる。

そこで、上記図 2 7に示されるような、逆方向の整流電流による無効電力の発生の問題を解消する技術としては、整流電流検出方式による同期整流回路が知られている。この整流電流検出方式は、平滑コンデンサ C oに充電される整流電流が 0レベルになる前に M〇 S— F ETをオフさせる技術である。

この整流電流検出方式による同期整流回路の構成例を、図 2 9に示す。なお、この図においては、説明を簡単なものとするために、半波整流による構成を示している。

整流電流検出方式としては、二次卷線 N2に流れる電流を検出するために力レントトランス TRを設ける。カレントトランスの一次卷線 N aは、二次卷線 N2の端部と、 MO S— FETQ4のドレインと接続される。 MOS— F ETQ4のソースは、平滑コンデンサ C oの負極端子に接続している。

カレントトランスの二次卷線 Nbに対しては、抵抗 R aが並列に接続されるとともに、相互に順電圧方向が逆となるようにして、ダイオード D a、 Dbが並列に接続されて並列接続回路を形成する。また、 .この並列接続回路に対して、コンパレータ 20が接続される。コンパレータ 20の反転入力には、基準電圧 V r e f が入力される。なお、基準電圧 V r e f とコンパレータ 20の反転入力どの接続点には、上記並列接続回路においてダイオード D aのアノードとダイオード D bの力ソードが接続されている側の端部と接続される。また、コンパレータ 20 の非反転入力には、上記並列接続回路においてダイォード D aの力ソードとダイォード D bのァノードが接続されている側の端部が接続される。

この場合、コンパレータ 20の出力は、バッファ 2 1により増幅されて MO S —FETQ4のゲートに印加されるようになっている。

上記図 2 9に示す構成による回路の動作を、図 30に示す。

二次卷線 N2に誘起される電圧が、平滑コンデンサ C oの両端電圧（E o) よりも大きくなると、先ず、 MO S— F E TQ4のボディダイォードのアノ^ ~ド→力ソ一ドの方向により、平滑コンデンサ C oへ充電するようにして整流電流 I dが流れ始める。この整流電流 I dは、カレントトランスの一次卷線 N aに流れるので、カレントトランスの二次卷線 N bには、一次巻線 N aに流れる整流電流 I dに応じた電圧 V n bが誘起される。コンパレータ 20では、基準電圧 V r e f と電圧 Vn bとを比較して、電圧 Vn bが基準電圧 V r e f を越えると Hレベルを出力する。この Hレベルの出力がバッファ 2 1からオン電圧として M〇 S— F ETQ4 のゲートに対して印加され、 MO S— FE TQ4をオンさせる。

これにより、整流電流 I dが MO S— F ETQ4のドレイン→ソース方向により流れることになる。図 3 0では、正極性により流れる整流電流 I dとして示されている。

そして時間経過に応じて整流電流 I dのレベルが低下し、これに応じて、電圧 Vn bが基準電圧 V r e f よりも低くなると、コンパレータ 2 0は出力を反転させる。この反転出力がバッファ 2 1を介して出力されることで、 MO S— F ET Q4のゲート容量を放電させて、 MO S— F E TQ4をオフとする。なお、この時点で、残りの整流電流 I dはボディダイォード DD4を経由して短時間のうちに流れる。

このような動作とされるこ^で、 MO S— F E TQ4は、整流電流 I dが 0レべノレとなる前のタイミングでオフきれる'ことになる。これにより、図 2 7に示したように、整流電流が不連続となる期間において、 M〇 S— FETに逆方向電流が流れることが無くなって無効電力が生じなくなり、その分の電力変換効率は高くなる。

例えば、図 24に示した電源回路の二次側の構成を、上記図 2 9に示した構成に基づく、全波整流の整流電流検出方式による同期整流回路とした場合の DC→DC 電力変換効率としては、先の図 2 5、図 2 7などと同様の条件の下で測定したところ、 9 0 %程度にまで向上するという測定結果が得られた。

しかしながら、上記した整流電流検出方式の同期整流回路では、図 2 9からも分かるように、 1つの MO S— F ETに対応して、少なくとも 1組のカレントトランスと、このカレントトランスの出力により MO S— F ETを駆動するための比較的複雑な駆動回路系が必要となる。これにより、回路構成が複雑になり、これが製造能率の低下、コストアップ、回路基板サイズの拡大などにつながるという不都合が生じることになる。特に、図 2 4に示した一次側のスィツチングコンバータの構成を基本として整流電流検出方式の同期整流回路を二次側に備えることとした場合、二次側には両波整流回路を構成する必要がある。従って、上記したカレントトランス及び駆動回路系は、 M O S— F E T Q3, Q4ごとに対応して 2組必要とされることになり、上記した問題がさらに大きくなる。 ·

このようにして、卷線電圧検出方式と整流電流検出方式とでは、卷線電圧検出方式のほうが、無効電力により電力変換効率の面で不利ではあるが、回路構成が簡略であるのに対して、整流電流検出方式のほうは、無効電力が生じないので電力変換効率の面では有利であるが、回路構成が複雑になる、というトレードオフの関係にある。発明の開示

従って、同期整流回路を備える電源回路としては、できるだけ簡略な回路構成でありながら、かつ、無効電力による損失増加が解消され ""るような構成を採ることが求められている、ということになる。

そこで本発明は上記した課題を考慮して、スィツチング電源回路として次のように構成することとした。

つまり、入力された直流入力電圧を断続するようにしてスィツチングを行うスィツチング素子を備えて形成されるスィツチング部と、上記スィツチング素子をスィッチング駆動する駆動部を備える。

また、スィツチング部のスィツチング出力を一次側から二次側に伝送するものであり、少なくとも一次卷線と二次卷線が卷装される絶縁コンバータトランスを備える。

また、少なくとも、上記絶縁コンバータドランスの一次卷線の漏洩ィンダクタンス成分と、自己のキャパシタンスとによって上記スイッチング部の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、スィツチング部を形成するスィツチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次卷線の漏洩インダクタンス成分によって形成され、上記スィツチング部を形成するスィツチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路と、上記絶縁コンバータトランスの二次卷線に誘起される交番電圧についての整流動作を行って二次側平滑コンデンサに整流電流を充電することで、上記二次側平滑コンデンサの両端電圧として二次側直流出力電圧を得るようにされた同期整流回路とを備える。

そして、上記同期整流回路としては、上記二次卷線の一方の端部と、上記二次側平滑コンデンサの負極端子との間に揷入される第 1の電界効果トランジスタと、上記二次卷線の他方の端部と、上記二次側平滑コンデンサの負極端子との間に揷入される第 2の電界効果トランジスタとを備える。

また、上記第 1の電界効果トランジスタが整流電流を流すべき半波の期間に対応する二次卷線電圧を抵抗素子により検出して、上記第 1の電界効果トランジスタをオンとするためのゲート電圧を出力するようにされた第 1の駆動回路と、上記第 2の電界効果トランジスタが整流電流を流すべき半波の期間に対応する二次卷線電圧を抵抗素子により検出して、上記第 2の電界効果トランジスタをオンとするためのゲート電圧を出力するようにされた第 2の駆動回路とを備えて成る。その上で、上記絶縁コンバータトランスの磁束密度は、上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下と'なるように設定した、上記構成によるスィツチング電源回路としては、一次側スィツチングコンバータとしては、共振形コンバータに対して部分電圧共振回路が組み合わされた複合共振形コンバータとしての構成を採り、二次側においては、卷線電圧検出方式による同期整流回路を備える。 ·

そのうえで、絶縁コンバータトランスの磁束密度が所定以下となるようにしていることで、負荷変動にかかわらず、二次側整流電流が常に連続モードとなるようにしている。二次側整流電流が連続モードとなれば、巻線電圧検出方式による同期整流回路において問題となる、二次側整流電流の不連続期間において電界効果トランジスタに逆方向電流が流れることに依る無効電力は生じないことになる _c 図面の簡単な説明

図 1は、本発明における第 1の実施の形態としてのスィツチング電源回路の構成例を示す回路図である。 '

図 .2は、第 1の実施の形態としての絶縁コンバータトランスの構造例を示す図である。

図 3は、図 1に示す電源回路の重負荷時の動作を示す波形図である。

図 4は、図 1に示す電源回路の軽負荷時の動作を示す波形図である。

図 5は、図 1に示す電源回路の負荷変動に対する、スイツ'チング周波数、一次側直列共振電流レベル、 AC→DC電力変換効率の特性を示す図である。

図 6は、図 1に示す電源回路を基として構成することのできる電源回路の構成を例示した回路図である。

図 7 Aは、図 6に示す電源回路における、絶縁コンバータトランスの構造例を示す図である。

図 7 Bは、図 6に示す電源回路における、絶縁コンバータトランスの構造例を示す図である。

図 8は、図 6に示す電源回路の重負荷時の動作を示す波形図である。 · 図 9は、図 6に示す電源回路の軽負荷時の動作を示す波形図である。

図 1 0は、図 1に示す電源回路を基として構成することのできる電源回路の他の構成を例示した回路図である。

図 1 1は、本発明における第 2の実施の形態、及ぴ第 3の実施の形態としてのスイッチング電源回路において、絶縁コンバータトランスの二次卷線の線材として用いられるリッッ線の構造例を示す図である。図 1 2は、第 2の実施の形態としての電源回路が備える絶縁コンバータトランスの二次卷線—の構成例について説明するための図である。

図 1 3は、同じく、第 1の実施の形態としての電源回路が備える絶縁コンバータトランスの二次卷線の構成例について説明するための図である。

図 1 4は、第 1の実施の形態としての電源回路が備える絶縁コンバータトランスの二次卷線の卷装状態について説明するための図である。

図 1 5は、本発明における第 2、第 3、第 4の実施の形態としてのスィッチング電源回路の構成として、図 6の構成に基づいた場合の二次側の構成を示した回路図である。 '

図 1 6は、本発明における第 2、第 3、第 4の実施の形態としてのスィッチング電源回路の構成として、図 1 0の構成に基づいた場合の二次側の構成を示した回路図である。

図 1 7は、第 3の実施の形態としての電源回路が備える絶縁コンバータトランスの二次卷線の構成例について説明するための図である。

図 1 8は、同じく、第 3の実施の形態としての電源回路が備える絶縁コンパ一タトランスの二次巻線の構成例について説明するための図である。

図 1 9は、第 3の実施の形態としての電源回路が備える絶縁コンバータトランスの二次卷線の巻装状態について説明するための図である。

図 2 0は、第 4の実施の形態としてのスイッチング電源回路において、絶縁コンバータトランスの二次卷線の線材として用いられるフィルム状導体の構造例を示す図である。

図 2 1は、第 4の実施の形態としての電源回路が備える絶縁コンバータトランスの二次卷線の構成例について説明するための囱である。

図 2 2は、同じく、第 4の実施の形態としての電源回路が備える絶縁コンパ一タトランスの二次卷線の構成例に'ついて説明するための図である。

図 2 3は、第 4の実施の形態としての電源回路が備える絶縁コンバータトランスの二次卷線の卷装状態について説明するための図である。図 2 4は、従来例としての電源回路の構成を示す回路図である。

図 2 5は、図 2 4に示す電源回路の重負荷時の動作を示す波形図である。

図 2 6は、図 2 4に示す電源回路として巻線電圧検出方式の同期整流回路を備えた場合の二次側の構成を示す回路図である。

図 2 7は、図 2 6に示す二次側の構成を採った場合の、重負荷時の動作を示す波形図である。

図 2 8は、図 2 6に示す二次側の構成を採った場合の、軽負荷時の動作を示す波形図である。

図 2 9は、整流電流検出方式による同期整流回路の基本構成例を示す回路図である。

図 3 0は、図 2 9に示す同期整流回路の動作を示す波形図である。発明を実施するための最良の形態

図 1は、本発明を実施するための最良の形態（以下、実施の形態とする）のうちの、第 1の実施の形態としてのスイッチング電源回路の構成例を示している。この図に示す電源回路は、基本構成として、他励式によるハーフブリッジ結合方式による電流共振形コンバータに対して部分電圧共振回路が組み合わされた構成を採る。

この図に示す電源回路においては、商用交流電源 A Cに対して、整流回路部 D i としてのブリッジ整流回路と、 1本の平滑コンデンサ C i とから成る全波整流平滑回路が接続される。この全波整流平滑回路が商用交流電源 A Cを入力して全波整流動作を行うことによって、平滑コンデンサ C iの両端には整流平滑電圧 E i (直流入力電圧）が得られる。この場合の整流平滑電圧 E iは、交流入力電圧 VACの等倍に対応したレベルとなる。

上記直流入力電圧を入力してスイッチング（断続）する電流共振形コンバータとしては、図示するようにして、 M〇 S— F E Tによる 2本のスイッチング素子 Q l， Q2をハーフブリッジ結合により接続したスイッチング回路を備える。スィツチング素子 Ql, Q2の各ドレイン一ソース間に対しては、ダンパーダイオード DDI, DD2が並列に接続される。ダンパーダイオード DDIのアノード、力ソードは、それぞれスィツチング素子 Q1のソース、ドレインと接続される。同様にして、ダンパーダイォード DD2のァノード、カソードは、それぞれスィツチング素子 Q2 のソース、ドレインと接続される。ダンパーダイオード DDI, DD2は、それぞれスィツチング素子 Ql, Q2が備えるボディダイォードとされる。

また、スィツチング素子 Q2のドレインーソース間に対しては、部分共振コンデンサ C pが並列に接続される。この部分共振コンデンサ C pのキャパシタンスと一次卷線 N1のリーケージインダクタンス L 1によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子 Ql, Q2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになつている。

この電源回路においては、スイッチング素子 Ql， Q2をスイッチング駆動するために、発振 ' ドライブ回路 2が設けられる。この発振 ' ドライブ回路 2は、発振回路、駆動回路を有しており、例えば汎用の I Cを用いることができる。そして、この発振 ' ドライブ回路 2内の発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子 Ql， Q2の各ゲートに対して印加する。これにより、スイッチング素子 Ql, Q2は、所要のスィッチング周波数により交互にオン/オフするようにしてスイッチング動作を行う。

絶縁コンバータトランス p I Tは、スィッチング素子 Q l&nbsp；、 Q2のスイツチング出力を二次側に伝送するために設けられる。

この絶縁トランス P I Tの一次举線 N 1の一方の端部は、一次側並列共振コンデンサ C1の直列接続を介して、スィツチング素子 Q1のソースとスィツチング素子 Q2のドレインとの接続点 (スィツチング出力点) に接続されることで、スイツチング出力が伝達されるようになっている。

また、一次卷線 N1の他方の端部は、一次側アースに接続される。

ここで、絶縁コンバータトランス P I τは、後述する構造により、絶縁コンパ —タトランス P I Tの一次卷線 N 1に所要のリ一ケージィンダクタンス L 1を生じさせる。そして、直列共振コンデンサ C 1のキャパシタンスと、上記リーケージィンダクタンス L1によっては、一次側スィツチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。

上記説明によると、この図に示す一次側スイッチングコンバータとしては、次側直列共振回路（L1一 C1) による電流共振形としての動作と、前述した部分電圧共振回路（C p〃Ll) とによる部分電圧共振動作とが得られることになる。つまり、この図に示す電源回路は、一次側スイッチングコンパタを共振形とするための共振回路に対して、他の共振回路とが組み合わされた、複合共振形コンバータとしての構成を採っている。

絶縁コンバータトランス P I Tの二次卷線には一次卷線 N1に伝達されたスィツチング出力に応じた交番電圧が励起される。この場合の二次卷線としては、センタータップが施されたことで 2つに分割された二次卷線 N 2A， N 2Bが設けられる。この場合、二次卷線 N2A， N2Bは同じ所定のターン数を有する。そして、この二次卷線 N2A, N2Bに対しては、整流用素子として Nチャネルの MO S— FE TQ3, Q4を備える同期整流回路が備えられる。これら MO S— F ETQ3, Q4 は、例えば低耐圧のトレンチ構造のものを選定することで、低オン抵抗を得るようにさ; ^る。

二次卷線 N2A、 N2Bの各一方の端部を接続したセンタータップ出力は、平滑コンデンサ C oの正極端子に接続される。二次卷線 N2Aの他方の端部は、 MO S— F ETQ3のドレイン→ソースを介して、二次側アース（平滑コンデンサ C oの負極端子側）に接続される。同様にして、二次卷線 N2Bの他方の端部も、 MO S— F ETQ4のドレイン→ソースを介して、二次側アース（平滑コンデンサ C oの負極端子側）に接続される。

このような接続形態によれば、上記 MO S— F E T Q3は、二次巻線 N 2全体での一方の端部（二次卷線 N2Aが形成される側）と平滑コンデンサ C oの負極端子の間に挿入され、 MO S— F ETQ4はニ次卷線N 2の他方の端部（二次卷線 N2 Bが形成される側）と平滑コンデンサ C oの負極端子の間に揷入されているものとなる。

そして、このようにして挿入された MO S— F E T Q3, Q4としては、二次巻線 N2A、 N2Bを含む各整流電流経路に対して直列に揷入されたものとなる。なお、 MO S— F E T Q3, Q4のドレイン一ソースに対しては、それぞれ、ポディダイオード DD3, DD4が接続される。

そして、 MO S— F E TQ3を駆動する駆動回路は、二次卷線 N2Bと MO S— F E TQ4のドレインとの接続点と MO S— F E TQ3のゲートの間に、ゲート抵抗 Rglを接続すると共に、 MO S— F E TQ3のゲートと二次側アースとの間に抵抗 R11を接続して形成される。 . 同様に、 MO S— F E TQ4を駆動する駆動回路は、二次卷線 N2Aと MO S— F E TQ3のドレインとの接続点と MO S— F E TQ4のゲートの間に、ゲート抵抗 Rg2を接続すると共に、 MO S— F E TQ4のゲートと二次側アースとの間に抵抗 R 12を接続して形成される。

MO S— F E Tは、ゲートにオン電圧を印加すると、ドレイン一ソース間は、単なる抵抗体と等価となるので、電流は双方向に流れる。これを二次側の整流素子として機能させようとすれば、平滑コンデンサ C oの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向.に電流が流れると、平滑コンデンサ C oから絶縁コンバータトランス P I T側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流による M〇S— F E Tの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。上記した駆動回路は、二次卷線の電圧を検出することに基づいて、平滑コンデンサ C oの正極端子に充電する方向（つまり、ドレイン→ソース方向）にのみ電流が流れるように、 MO S— F E TQ3, Q4をスイッチング駆動するための回路である。つまり、この場合におけ'る同期整流回路の回路構成としては、卷線電圧検出方式により、整流電流に同期させて MO S— F E TQ3, Q4をオン/オフ駆動する構成を採っているものである。上記した回路構成による同期整流回路によっては、平滑コンデンサ C oに対して両波整流により整流して得られる整流電流を充電する動作が得られ、これにより、平滑コンデンサ C oの両端電圧として二次側直流出力電圧 E oが得られる。この二次側直流出力電圧 E oは、図示しない負荷側に供給されるとともに、次に説明する制御回路 1のための検出電圧としても分岐して入力される。

制御回路 1は、二次側直流出力電圧 E oのレベル変化に応じた検出出力を発振 · ドライブ回路 2に供給する。発振，ドライブ回路 2では、入力された制御回路 1の検出出力に応じてスィツチング周波数が可変されるようにして、スィツチング素子 Q l， Q 2を駆動する。スイッチング素子 Q l , Q 2のスイッチング周波数が可変されることで、絶縁コンバータトランス P I Tの一次卷線 N 1から二次卷線 N 2A, N 2B側に伝送される電力が変化するが、これにより二次側直流出力電圧 E oのレベルを安定化させるように動作する。

例えば重負荷の傾向となって二次側直流出力電圧 E oが低下するのに応じては、上記スィツチング周波数を高くするように制御することで、二次側直流出力電圧 E oを上昇させる。これに対して、軽負荷の傾向となって二次側直流出力電圧 E oが上昇するのに応じては、上記スィツチング周波数を低くするように制御することで、二次側直流出力電圧 E oを低下させる。

第 1の実施の形態としては、この図に示す電源回路回路構成の下で、低電圧、大電流とされる負荷条件に対応させることとしている。ここでの低電圧大電流の状態としては、二次側直流電圧 E o = 5 Vで、一次側スィツチングコンバータのスィツチング電流である一次側直列共振電流 I o = 2 5 Aとなる状態であるとする。このような条件を前提として、図 1に示す電源回路としては、次のようにして各部所要の部品を構成し、また、選定している。

先ず、絶縁コンバータトランス P I Tについては、図 2に示す構造を採ることとしている。 . この図に示すように、絶縁コンバータトランス P I Tは、フェライト材による E型コア CR 1、 CR 2を互いの磁脚が対向するように組み合わせた E E型コアを備える。

そして、一次側と二次側の卷装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビン Bが備えられる。このボビン Bの一方の巻装部に対して一次卷線 N1を卷装する。また、他方の卷装部に対して二次卷線（N2A， N2B) を卷装する。このようにして一次側卷線及び二次側卷線が卷装されたポビン Bを上記 EE型コア（CR 1, CR 2) に取り付けることで、一次側卷線及び二次側卷線とがそれぞれ異なる卷装領域により、 EE型コアの中央磁脚に卷装される状態となる。このようにして絶縁コンバータトランス P I T全体としての構造が得られる。この場合の E E型コアのサイズは例えば E E R— 3 5としている。

E E型コアの中央磁脚に対しては、図のようにして、例えばギャップ長 1.5瞧程度のギャップ Gを形成するようにしている。これによつて、結合係数 kとしては、例えば k = 0. 8以下による疎結合の状態を得るようにしている。つまり、従来例として図 24に示した電源回路の絶縁コンバータトランス P I Tよりも、さらに疎結合の状態としているものである。なお、ギャップ Gは、 E型コア CR 1, CR 2の中央磁脚を、 2本の外磁脚よりも短くす.ることで形成することが出来る。

そのうえで、二次側卷線の 1 T (ターン）あたりの誘起電圧レベルとしても、図 24に示した電源回路よりも低くなるように、一次卷線 N1と二次卷線 N2A， N 2Bの卷線数（ターン数）を設定する。例えば、一次卷線 Nl=60 T、二次卷線 Ν 2Α==Ν2Β= 6 Τとすることで、二次側卷線の 1 T (ターン）あたりの誘起電圧レベルを、 2 V/T以下としている。

このような絶縁コンバータトラ.ンス P I Τ及ぴ一次卷線 Nl、二次卷線（Ν2Α， Ν2Β) の卷線数設定とすることで、絶縁コンバータトランス P I Τのコアにおける磁束密度が低下して、図 24に示す電源回路よりも、絶縁コンバータトランス P I Tにおけるリーケージィンダクタンスは増加する。

また、一次側直列共振コンデンサ C1には、 0. 03 3 /i Fを選定した。また、二次側の同期整流回路を形成する MO S— FETQ3, Q4については、 3 OA/ 20Vを選定しており、そのオン抵抗は 5πιΩである。

このような構成による図 1に示す電源回路の動作波形を、図 3及び図 4に示す。図 3は、交流入力電圧 VAC== 100 V、負荷電力 P o = 1 25 Wのときの動作を示し、図 4は、交流入力電圧 VAC== 1 00 V、負荷電力 P o = 25W時の動作を示している。図 1に示す電源回路の対応負荷電力範囲において、負荷電力 P o = 1 25 Wは重負荷とされる条件であり、負荷電力 P o = 2 5Wは軽負荷の条件となる。

図 3に示す波形図において、スィツチング素子 Q2の両端電圧 V 1は、スィツチング素子 Q2のオン/オフ状態に対応している。つまり、スイッチング素子 Q2がオンとなる期間 T 2では 0レベルで、オフとなる期間 T 1では所定レベルでクランプされた矩形波となる。そして、スィツチング素子 Q2//ダンパーダイォード D D2に流れるスィツチング電流 I DS2としては、'期間 T 2に示されるように、ターンオン時においては、ダンパーダイオード DD2を流れることで負極性となり、これが反転して正極性によりスィツチング素子 Q2のドレイン→ソースを流れ、期間 T 1でオフとなって 0レベルとなる波形が得られる。

また、スィツチング素子 Q1は、上記スィツチング素子 Q2に対して交互にオン Zオフするようにしてスイッチングを行う。このため、スイッチング素子 Q1// ダンパーダイォード DDIに流れるスィツチング電流 I DS1は、スィツチング電流 I DS2に対して 1 80° 位相がシフトした波形となる。また、図示してはいないが、スィツチング素子 Q1の両端電圧としても、スィツチング素子 Q2の両端電圧 V 1 に対して 1 80° 位相がシフトした波形となる。

そして、スィツチング素子 Ql， Q2のスィツチング出力点と一次側アース間に接続される一次側直列共振回路（C1—L1) に流れる一次側直列共振電流 I oは、スィツチング電流 I DS1とスィツチング電流 I DS2とが合成されたものとなる。これにより、図示するようにして、一次側直列共振電流 I oは正弦波状となる。この波形を、図 24に示した従来の電源回路の一次側直列共振電流 I oの波形（図 2 5参照）と比較すると、本実施の形態の一次側直列共振電流 I oとしては、一次卷線 N1の励磁ィンダクタンスにより発生する鋸歯状波成分がほとんど含まれていないことが分かる。これは、絶縁コンバータトランス P I Tの結合係数をより疎結合な状態としたことで、一次卷線 N1のリ一ケージィンダクタンス L 1が増加した分、相対的に一次卷線 N1の励磁ィンダクタンスが小さくなつたことに依る。そして、このような一次側直列共振電流 I oの波形が得られるのに応じて、二次卷線 N2A—N2Bの電圧 V2としては、一次側直列共振電流 I oが正極性/負極性で反転するのに応じて同様に反転し、二次側直流出力電圧 E oに対応する絶対値レベルでクランプされた波形となる。

ここで、図 2 5に示す電圧 V2と比較して分かるように、この図 3に示す電圧 V 2は、 0レベルの区間を挟むことなく正 Z負で反転する波形となっていることが分かる。

そして、電圧検出方式による二次側の同期整流回路では、抵抗 R g l— R11、—及ぴ抵抗 R g 2— R 12から成る各駆動回路により上記電圧 V2を検出し、それぞれ M O S-F ETQ3, Q4に対してオンレベルのゲート霉圧を出力することになる。これにより、 MO S— F ETQ3, Q4の各ゲート一ソース間に生じるゲートーソース間電圧 VGS3, VGS4は、それぞれ、電圧 V2が正 Z負となるパルス期間に応じてオン電圧レベルを生じる。

MO S-F E T Q3は、ゲート一ソース間電圧 VGS3が正極性で立ち上がる期間 D0N1においてオンとなって、整流電流 I 1を平滑コンデンサ C oに充電させる。同様に、 MO S— F ETQ4は、ゲート一ソース間電圧 VGS4が正極性で立ち上がる期間 D0N2においてオンとなって、整流電流 I 2を平滑コンデンサ C oに充電させる。このことから、整流動作としては、二次卷線電圧 V 2が正ノ負となる各期間で平滑コンデンサ C oに対して充電する両波整流動作が得られていることがわかる。そして、前述したように、二次卷線電圧 V 2が 0レベルとなる期間を挟むことなく正 Z負で反転するのに応じて、ゲート一ソース間電圧 V GS3， V GS4がそれぞれオン電圧として正極性となる期間も連続することになり、従って、平滑コンデンサ C oに対する充電電流としての整流電流 I 1 , I 2も連続して流れることになる。つまり、本実施の形態としては、重負荷とされてスイッチング周波数が低くなるようにして制御されているときにも、二次側整流電流としては連続モードが得られていることになる。なお、この場合、整流電流 I I， 1 2としては3 0 1>となっており、例えば従来の図 2 5に示した整流電流 I 1， 1 2よりも低減している。これは、例えば、同等のスイッチング周波数に対応する周期内において、整流電流の導通期間が従来よりも拡大したことに依るものである。

このようにして、重負荷の条件でも連続モードが得られているのは、これまでの説明から理解されるように、ギャップ長の設定により絶縁コンバータトランス P I Tの結合係数を 0 . 8程度までに低下させてより疎結合の状態とし、また、例えば二次卷線の 1ターンあたりの誘起電圧レベルが 2 V / T程度に低下するようにして一次卷線 N 1と二次卷線 N 2A， N 2Bの卷数（ターン数）設定を行い、これにより、絶縁コンバータトランス P I Tのコアに生じる磁束密度を所要以下にまで低下させたことにより得られるものである。

従来でも述べたように、同期整流回路は、低オン抵抗で低耐圧の M O S— F E Tを整流用素子として用いるために、整流用素子にダイォード素子を用いる場合よりも導通損を低減することができる。

しかしながら、二次側整流電流が不連続モードで流れる場合において、同期整流回路として卷線電圧検出方式を採る場合、平滑コンデンサ C oへの充電電流が 0レベルとなっても M O S— F E Tがオン状態を維持して逆方向電流が流れ、これが無効電力を生じていた。この無効電力を解消しょうとすれば、整流電流検出方式の同期整流回路を採用することになる。しかしながら、整流電流検出方式では、カレントトランス及びコンパレータを備える駆動回路系などが必要であり、回路構成が複雑で大規模化する。

これに対して本実施の形態では、重負荷時においても二次側整流電流を連続モードとしていることで、電圧検出方式による同期整流回路であっても、上記のような電流不連続期間の無効電力が生じることはない。 '

このことから本実施の形態としては、同期整流回路として電圧検出方式による構成を採ることで、簡単な回路構成として回路規模の拡大を抑制し、さらにコストアップを避けるようにしていながら、なおかつ、電流不連続期間の無効電力による電力変換効率の低下の問題を解消していることになる。

また、図 4には、図 3と同一部位についての軽負荷時（P o = 2 5 W時）の動作が示されている。

図 1に示す電源回路では、これまでの説明から理解されるように、二次側直流出力電圧 E 0の安定化のために、スイッチング周波数制御による定電圧制御を行う。この定電圧制御は、軽負荷の条件となって二次側直流出力電圧が上昇すると、スィツチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。

このような軽負荷の状態では、図示するスィツチング素子 Q 2の両端電圧 V Iに対して、二次側卷線電圧 V2はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流 I I、 1 2としては、期間 D 0N1 , D 0N2との間に休止期間が無く平滑コンデンサ C oに連続して充電されるようにして流れる。つまり、連続モードとなる。

図 5は、これまでに説明した構成による図 1に示す電源回路と、従来例である図 2 4の電源回路との比較として、負荷電力変動に対する、 AC→DC電力変換効率 ( η AC→DC) 、一次側直列共振電流レベル I o、スイッチング周波数 f sの特性を示している。図 1の電源回路の特性を実線で示し、図 24の電源回路の特性を破線で示す。

図 5によると、先ず、スイッチング周波数としては、図 1及び図 24の回路とで共に、負荷電力の増加に応じて低くなるようにして変化しており、何れの回路においても、スイッチング周波数制御による安定化動作が得られていることが示されている。

また、 AC→DC電力変換効率（77AC→DC) は、図 1に示す回路のぼうが図 2 4に示す電源回路に対して、負荷電力 P o = 0W〜l 2 5 Wの範囲にわたって高くなつていることが分かる。図 24に示す回路では、負荷電力 P o = 1 2 5 W時には η AC→DC= 8 5. 3 %、？。 = 2 5 時には7 7. 5 %であるのに対して、図 1 に示す電源回路では、負荷電力 P o = 1 2 5W時には η AC→DC= 8 9. 5 %, P o = 2 5W時には 9 0. 5°/oである。つまり、 AC→DC電力変換効率（ η AC→DC) として、負荷電力 P o = 1 2 5 W時には 4. 2%向上し、負荷電力 P o = 2 5W 時には 1 3 %向上している。また、これに応じた交流入力電力としては、負荷電力 P o = 1 2 5 W時には 6. 9W低減し、負荷電力 P o = 2 5W時には 4. 7W 低減する。

このような電力変換効率の向上は、図 5に示す一次側直列共振電流 I oのレべルについて、図 1に示す回路のほうが、図 24に示す.回路に対して、負荷電力 P o = 0W〜 1 2 5 Wの範囲にわたって低減されていることによっても示されている。

また、この図 5に示される電力変換効率の特性は、図 24に示す一次側の構成に対して、二次側に整流電流検出方式の同期整流回路を採用した場合と同等となるものである。しかしながら、先に説明したように、図 1に示す電源回路では、同期整流回路の構成としては卷線電圧検出方式を採っていることで、回路構成はより簡略なものとなっている。

続いて、次の図 6には、図 1に示した回路の構成を基本として、さらに重負荷の条件に対応するとした場合の構成例を示す。なお、図 6において、既に図 1にて説明した部分については同一の符号を付して説明を省略する。

先ず、この図に示す電源回路においては、商用交流電源 A Cに対し、フィルタコンデンサ C L、 Cし、及びコモンモードチョークコイル C M Cによるノイズフィルタが形成されている。

そして、このようなノイズフィルタの後段に対して、この場合には整流ダイォード D A，整流ダイオード DBから成る整流回路部 D i と、 2本の平滑コンデンサ C i l，平滑コンデンサ C i 2とから成る倍電圧整流回路が備えられる。この倍電圧整流回路によっては、平滑コンデンサ C i 1一 C i 2の両端電圧として、交流入力電圧 VACの 2倍に対応したレベル整流平滑電圧 E i (直流入力電圧）が生成される。

ここで、上記もしているようにこの図に示される電源回路の場合は、図 1に示した回路の場合よりも重負荷の条件に対応するものとされる。

より重負荷の条件とされ、比較的大きな負荷電流を必要とする条件となれば、一次側スィツチングコンバータ側の回路に流れる電流レベルも増加することになる。そして、これによれば、スイッチング損失などが増加して電力変換効率が低下する。

そこで、図 6の回路の場合では、直流入力電圧を生成する整流回路系について倍電圧整流回路とすることで、図 1に示したような全波整流により交流入力電圧 VACの等倍に対応するレベルの整流平滑電圧 E iを供給する場合よりも、一次側スィツチングコンバータの回路内に流れる電流レベルを約 1 / 2に低減可能としている。つまりこれによつて、一次側スイッチングコンバータによるスィッチング損失が低減されるようにしているものである。

上記直流入力電圧を入力してスイッチング（断続）する電流共振形コンバータとしては、この場合も M O S— F E Tによる 2本のスィツチング素子 Q l， Q 2をハーフブリッジ結合により接続したスィツチング回路を備える。また、スィツチング素子 Q2のドレイン一ソース間に対しては、この場合も部分共振コンデンサ C pを並列に接続している。さらに、スイッチング素子 Ql， Q2 をスィツチング駆動するための発振■ ドライブ回路 2を設ける。

また、この場合も絶縁コンバータトランス P I Tの一次卷線 N 1に対しては、直列に一次側直列共振コンデンサ C 1を接続し、これによつて複合共振型コンパータとしての構成を採っている。

そして、この場合は、絶縁コンバータトランス P I Tの二次卷線'として、図示するように二次卷線 N 2 A,二次卷線 N 2B、二次卷線 N 2 Cの 3つの卷線を卷装するものとしている。

これら二次卷,線 N 2A、 N 2B、 N 2Cは、それぞれセンタータップが施されたことで、それぞれ図のように 2つの卷線部に分割されている。ここでは、二次卷線 N 2Aの卷き始め端部を含む卷線部を卷線部 N 2 A1とし、卷き終わり端部を含む巻線部は卷線部 N 2A2としている。また、二次卷線 N 2Bの卷き始め端部を含む巻線部は卷線部 N 2B1、卷き終わり端部を含む卷線部は卷線部 N 2B2とする。さらに、二次卷線 N 2Cの巻き始め端部を含む卷線部は卷線部 N 2C1、卷き終わり端部を含む巻線部は卷線部 N 2 C2とする。

このような二次卷線 N 2A， N 2B、 N 2Cにおいて、上記卷線部 N 2A1、 N 2A 2、 N 2B1、 N 2B2、 N 2C1、 N 2C2は、それぞれ同じ所定のターン数を有する。そして、これら二次卷線 N 2A， N 2B、 N 2Cに対し、 MO S— F ETQ3, Q4 による同期整流回路を備える。

この場合、上記二次卷線 N 2A、 N 2B、 N 2Cの各センタータップ出力は、平滑コンデンサ C oの正極端子に接続される。

そして、二次卷線 N2A、 N 2B、 N 2 Cの各卷き終わり端部は、この場合はインダクタ Ldlと、 MO S— F E TQ3のドレイン→ソースを介して、二次側アース（平滑コンデンサ C oの負極端子側）に接続される。また、二次卷線 N 2A、 N 2B、 N 2 Cの各巻き始め端部は、インダクタ Ld2と、 MO S— F ETQ4のドレイン→ソースを介して、二次側アース (平滑コンデンサ C oの負極端子側）に接続される。

このような接続形態によれば、 1^〇 3—？ £丁(23と]\[03 _? £丁 4は、それぞれ各二次巻/線 N2A、 N 2B、 N 2 Cの一方の端部と平滑コンデンサ C oの負極端子との間、各二次巻線 N2A、 N 2B、 N 2 Cの他方の端部と平滑コンデンサ C o の負極端子との間に挿入されているものとなる。 '

そして、これによると二次卷線 N 2A、 N 2B、 N 2Cの卷線部N 2A1、卷線部 N 2B1、 N 2 CIを含む整流電流経路においては、 MO S— F ETQ4が直列に揷入される。また、卷線部 N 2A2、卷線部 N 2B2、 N 2 C2を含む整流電流経路においては、 MO S— F E TQ3が直列に揷入される。

また、この際、上記卷線部 N 2A1、 N 2B1、 N 2 CIを含む整流電流経路においては、二次卷線 N 2A、 N 2B、 N 2Cの各卷き始め端部と M〇 S— F ETQ4のドレインとの間に、インダクタ Ld2が直列に揷入されるものとなる。同様に、上記巻線部 N 2A2、 N 2B2、 N 2 C2を含む整流電流経路においては、二次卷線 N 2A、 N 2 B、N 2 Cの各卷き終わり端部と MO S— F E T Q3のドレインとの間にィンダクタ Ldlが直列に揷入される。

そして、 MO S— F E TQ3を駆動する駆動回路は、.二次卷線 N2A、 N 2B、 N 2Cの各卷き始め端部と MO S— F ETQ3のゲートとの間に、ゲート抵抗 Rglを接続して形成される。同様に、 MO S— F ETQ4を駆動する駆動回路は、二次卷線 N2A、 N 2B、 N 2Cの巻き終わり端部と MO S— F ETQ4のゲートとの間に、ゲート抵抗 Rg2を接続して形成される。

これにより、上記 MO S— FETQ3は、それぞれ卷線部 N 2A1、卷線部 N 2B

1、卷線部 N 2C1に励起される交番電圧が上記ゲート抵抗 Rglにより検出されて導通するようにされる。また、 MO S— FETQ4は、巻線部 N 2A2、卷線部 N 2B

2、巻線部 N 2C2に励起される交番電圧が上記ゲート抵抗 Rg2により検出されて導通するようにされている。つまり、この場合も上記駆動回路は、平滑コンデンサ C oの正極端子に充電する方向の電流のみが流れるように、 MO S—FETQ3, Q4をスイッチング駆動するようにされている。

このような構成による二次側の同期整流回路によっても、図 1の場合と同様に平滑コンデンサ C oに対して両波整流により整流して得られる整流電流を充電する動作が得られる。

なお、この場合、 MO S_FETQ3、 MO S— F E TQ4の駆動回路系を形成するとされるゲート抵抗 Rgl、 Rg2に対しては、それぞれ並列にショットキーダィォード Dgl、ショットキ一ダイォード Dg2を図示する方向により接続するようにしている。これらショットキーダイオード D_gl、 Dg2によっては、後述するように MO S— F ETQ3、 Q4のゲート入力容量の蓄積電荷を、これらのターンォフ時に放電するための経路が形成される。

また、この場合、 M〇 S _F ETQ3のゲートーソース間に対しては、図のようにツエナーダイオード Dzl、ツエナーダイオード Dz2を揷入し、同様に MO S— F ETQ4のゲートーソース間にはツエナーダイォード Dz3、ツエナーダイォード

Dz4を揷入しているが、これらのツエナーダイォードによっては MO S— F ET

Q3、 Q4についての過電圧保護回路が形成される。

このようなツエナーダイォード Dzとしては、ツエナー電位（ブレイクダウン電位）として MO S— F E TQ3、Q4の耐圧レベルに応じた電位のもが選定される。これにより、 M〇 S— F ETQ3、 Q4のゲート一ソース間電位が耐圧レベル以上に上昇するのに応じ、これらツエナーダイォード Dzが導通して M〇 S— F ETQ

3、 Q4を保護することができる。

例えば、この場合のツエナーダイオード Dzとしては、ツエナー電位 =± 20 V のものが選定される。また、例えばこれらツエナーダイオード Dzl、 Dz2、及びツエナ一ダイオード Dz3、 Dz4は、それぞれ MO S— F E T Q3、 MO S-F ET

Q4に対して内蔵されるようにして備えられる。また、上述もたように、この図 6に示す電源回路では、二次巻線 N 2A、 N 2 B、 N 2Cの各卷き終わり端部一MO S— F ETQ3のドレイン間に対し、インダクタ Ldlを挿入している。また、同様に二次卷線 N 2A、 N 2B、 N 2Cの各巻き始め端部 MO S— F E TQ4のドレイン間に対しては、ィンダクタ Ld2を揷入している。 . .

図.6において、これらインダクタ Ldl、 Ld2としては、-例えば 1. Ο μ Η以下の比較的低いィンダクタンスを設定するものとしている。 '

. なお、このように低いィンダクタンスを得るにあたっては、上記ィンダクタ Ld 1、 Ld2として、例えばアモルファス磁性体若しぐはフェライト材等の磁性体が筒形状に形成ざれたビズコアを用いることが考えられる。例えば、このようなビーズコアを、 MO S— F ETQ3、 Q4のドレイン電極端子としてのリード線を揷通するようにして設ければ、上記ィンダクタ Ldl、' Ld2としての部品をプリント基板上に実装するスペースを省'略することが可能となる。

或いは、プリント基板における、 MO S— F E TQ3、 Q4のドレイン電極に配線されるべき銅箔パターンを螺旋状に形成し、この螺旋形状により上記ィンダクタ Ldl、 Ld2としての低インダクタンスを得ることも可能である。このようにすれば、プリント配線基板の製造と同時にィンダクタ Ldを形成できるというメリッ .トカ ^sある。

ここで、. 図 6..の回路-とレても、低電圧、..大電流とざれる負荷条件に対応させるものとしている。ここでの低.電圧大電流の状態としては、二次側直流電圧 Eo=.5 Vで、一次側スィツチングコンバータのスィツチング電流である一次側直列共振電流 I o= 3 0 Aとなる状態であるとする。 ·

• このような条件を前提どして、図 6に示す電源回路としては、次のようにして各部所要の部品を構成し、また、 '選定-している。

先ず、絶緣コンバータトランス P I Τについては、図 Ίに示す構造を採ることとしている。 ' 図 7において、図 7 Aは、絶縁コンバータトラシス P I Tの断面図を示している。この図 7 Aに示すように、 .この場合の絶縁コンバータトランス P I丁としては、先の図 2に示した構造に基づいた上で、二次側の卷装部に対しては二次卷線 N 2A、 N 2B、 N 2 Cを卷装するようにされたものとなる。 - その上で、この場合も E E型コアの中央磁脚に対しては、例えばギャップ長 1.

5_mm程度のギヤップ Gを形成するようにしている。これによつて、結合係数 kとして.この場合も k = 0. 8以下 jこ.よ-る疎結合の状態を得るようにしている。 .

また、図 7 Bには、絶縁コンバータトランス P I T内のボビン Bに対して卷装される各卷線の断面を示している。

この図 7 Bにも示されるように、上記ポビン Bに対'しては、一方の巻装部に対して一次卷線 N1が卷装される。この場合の一次巻泉 N1としては、例えば 8 0 T のターン数により'ガラ卷きで卷装される。'' ' · '

また、ボビン Bの他方の巻装部に対して卷装される二次卷線 N 2A、 N 2B、 N 2Cとしては、図のように内側から外側にかけて、線部 N 2Α1→Ν' 2A2→N 2B 1→N 2B2→N 2C1→N 2 C2の順で所定ターン数ずっ卷装されるものとなる。

.この場合、これら二次卷線 N 2の各卷線部の線本才としては、例えば後の図 1 1 にも示すようなリッツ線 1 0を選定するものとしている。つまり、図 1 1に示される.リッツ線 1 0として、例えばポリウレタン被 II等の絶縁被覆処理の施された銅線等による素線 1 0 aが、図のように複数本束ねられて撚り合わされた.ものを使用する。周知のように二次卷線の線材としてリ'ッッ線を選定することによっては、例えば高周波の整流電流が各二次卷線に流れる際に生じるとされる、いわゆる表皮効果を低減することができるメリ'ットがある。

そして、この場合は、図 7 Bに示されるようにして、このようなリッツ線とざれた卷線部 N 2A1、 N 2A2、 N 2B1、 N 2B2、 N 2CU N 2C2を、ボビン Bの同. 軸に対してガラ卷きにより巻装す'るようにされている。 '

ここでは、 N 2A1 = N 2A2=N 2B1 = N 2 B2= N 2 Cl-= N 2 C2= 3 T飞タン）を施すものとしている。また、ここでは上記リッツ線として、例えば図 1 1に示される線径 X=0. 1111 (^の素線10 _&を、 100束撚り合わせたものを使用するものとしている。例えば、このようなリッツ線 10としては、線径 d = 1. 0 m φ、断面積 s =0. 78 5mm2相当の仕様のものとなる。

図 6に示す回路としても、上記した一次巻線 Nl、二次卷線（N2A, N2B、 N2 C) の卷線数の設定により、二次側卷線の 1 T (ターン) あたりの誘起電圧レベルとして、先の図 24に示した電源回路よりも低.くなるようにしている。. つまり、上記のようにして一次卷線 Nl= 8 Q T、二次卷線 N 2A=N 2B=N 2C= T (卷線部 N2A1 = N2A2=N2B1 = N2B2=N2C1 = N2C2= 3 T) とすることで、二次側卷線の 1 T (ターン）あたりの誘起電圧レベルを、例えば 2 V/T以下に低下させている。

- つまり、この場合としても、上述のようにしてギヤップ長として 1.5mm程度よ' り結合係数 k = 0. 8以下による疎結合の状態を得ると共に、二次側卷線の 1 T (ターン）あたりの誘起電圧レベルを 2 VZT以下に^下させ、磁柬密度の低下を図っているものである。 ' 図 8及ぴ図 9には、このような図 6の電源回路の動作波形を示す。図 8は、交流入力電圧 VAC= 1 00 V、負荷電力 P o = 1 50Wのときの動作を示し、図 9 は、交流入力電圧 VAC= 1 00 V、負荷電力 P o = 25 W時.の動作を示している。図 6に示す電源回路の対応負荷電力範囲において、負荷電力 P o= 1 50Wは重負荷とされる条件であり、負荷電力 P o = 25Wは軽負荷の条件となる。 . 図 8に示す波形図において、この場合もスィツチング素子 Q 2の両端電圧 V 1はスィッチング素子 Q 2のオン/オフ状態に対応している。つまり、スィツチング素子 Q2がオンとなる期間 T 2では 0レベルで、オフとなる期間 T 1では所定レベルでクランプされた矩形波となる。そして、スイッチング素子 Q2〃ダンパーダイォ一ド DD2に流れるスィツチング電流 I DS2としても、ターンオン時においてはダンパーダイォード DD2を流れることで負極性となり、これが反転して正極性によりスィツチング素子 Q2のドレイン→ソースを流れ、期間 T 1でオフとなって 0レべルとなる波形が得られる。そして、この場合の一次側直列共振回路（C1—L1) に流れる一次側直列共振電流 I oとしても、図示するようにして正弦波状となる。これは、図 6の回路としても、絶縁コンバータトランス P I Tの結合係数をより疎結合な状態としたことで、一次卷線 N1のリ一ケージィンダクタンス 1が増加した分、相対的に一次卷線 N1の励磁ィンダクタンスが小さくなったことに依る。

そして、このような一次側直列共振電流 I oの波形が得られるのに応じて二次卷線 N2Cの卷線部 N 2C2に得られる電圧 V2としては、一次側直列共振電流 I oの周期に応じた波形とされ、且つ二次側直流出力電圧 E oに対応する絶対値レベルでクランプされた波形となる。

なお、この電圧 V 2としては、巻線部 N 2C2に得られる電位として示したが、二次卷線 N 2 Bにおける卷線部 N 2B2、二次卷線 N 2 Aにおける卷線部 N 2A2においても同等の波形により電位が生じていることになる。またこの場合、卷線部 N

2A1、卷線部 N 2B1、卷線部 N 2 C1においても、この電圧 V 2と同等の電位が生じるものである。

このような電圧 V2は、一次側直列共振電流 I oが 0レベルとなるタイミングで、同様に 0レベルとなる波形が得られる。つまり、この場合の電圧 V 2としては、ゼロクロスタイミングが一次側直列共振電流 I oのゼロクロスタイミングと重なるようになっている（図中時点 t l、 t 2、 t 3参照）。

そして、電圧検出方式による二次側の同期整流回路では、抵抗 R g 2から成る駆動回路により上記電圧 V2 (卷線部 N 2A2、 N 2B2、 N2C2に生じる電圧）を検出し、 MO S -F ETQ4に対してオンレベルのゲート電圧を出力する。

'この場合、電圧 V 2としては、図示するように時点 t 1にて正極性のピークレベルとなり、以降はそのレベルを低下させていき時点 t 2にて 0レベルとなるような波形とされている。 MO S— F E TQ4のゲートーソース間に生じるゲートーソース間電圧 VGS4は、この電圧 V 2が、 Q4のゲート一ソース間電位として定められた所定のレベルに対応したレベル以上を保つ期間（図中期間 t l〜 tdl) において、オン電圧を発生させる。つまり、この期間 t l〜 tdlが、 MOS— FE TQ4のオン期間 D0N2となる。

そして、この期間 D0N2が終了する時点 t dlから時点 t 2までは、 MOS— FE TQ4のデットタイムであり、このデットタイムである期間 tdl~ t 2では Q4のボディダイオード DD4を介して整流電流が流れる。このことは、図示するゲートーソ一間電圧 VGS4における期間 tdl— t 2の電位によっても示されている。これによつて、 MO S _F ETQ4を介して流される整流電流 I 4としては、図示するように時点 t 1〜 t 2の期間にわたって流れるようになる。つまり、この整流電流 I 4としては、これら時点 t 1、 t 2において、一次側直列共振電流 I o と 0レベルになるタイミングが重なるようにされ、これによつて一次側直列共振電流と連続するものとなる。

また、同様に抵抗 R g 1から成る駆動回路では、上記電圧 V2と同等とされる卷線部 N 2A1、 N 2B N 2C1に生じる電圧を検出し、 MO S— F ETQ3に対してオンレベルのゲート電圧を出力するようにされる。

つまり、この場合、 MO S— F ETQ3のゲート一ソース間に生じるゲート一ソース間電圧 VGS3は、卷線部 N 2A1、 N 2B1、 N 2C1側に生じる電圧 V 2がゲート

—ソース間電位としての所定のレベルに対応したレベル以上を保つ期間（図中期間 t 2~td2) において、オン電圧を発生させ、これによつてこの期間 t 2〜 td

2が MOS— F ETQ3のオン期間 D0N1となる。

そして、同様にこの期間 D0N1が終了する時点 t d2から時点 t 3までは、 M〇S

— FETQ3のデットタイムであり、この期間 td2〜 t 3では Q3のボディダイォ一ド DD3を介して整流電流が流れる。

これによつて、 MO S _F E亇 Q3を介して流れる整流電流 I 3としても、図示するように一次側直列共振電流 I 0のゼ口クロスタイミングである時点 t 2と時点 t 3との間にわたつて流れるよ'うになり、一次側直列共振電流 I 0と連続して流れるものとなる。平滑コンデンサへの充電電流 I cとしては、これら整流電流 1 3、 1 4が合成された図のような波形により流れるものとなる。つまり、整流動作としては、二次卷線 N 2 A、 N 2 B、 N 2 Cに生じる電圧が正 Z負となる各期間で平滑コンデンサ C oに対して充電する、両波整流動作が得られていることがわかる。

そして、上記のようにして整流電流 I 3、整流電流 I 4は、一次側直列共振電流 I 0と連続して流れるものとなるから、平コンデンサ C oに対する充電電流 I c も連続して流れることになる。 '

これにより、図 6の回路としても、重負荷とされてスイッチング周波数が低くなるようにして制御されている'ときにも、二次側整流電流としては連続モードが得られていることが理解できる。

この場合においても重負荷の条件で連続モードが得られているのは、先の図 7 において説明したようにギャップ長の設定により絶縁コンバータトランス P I T の結合係数を 0 . 8程度までに低下させてより疎結合の状態とし、また、例えば二次卷線の 1ターンあたりの誘起電圧レベルが 2 VZ T程度に低下するようにして一次卷線 N 1と、二次卷線 Ν2Α、 Ν 2 Β、 Ν 2 Cとの卷数（ターン数）設定を行い、これにより、絶縁コンバータトランス P Jf Tのコアに生じる磁束密度を所要以下にまで低下させたことによる。

また、この図 8において、この場合の整流電流 I 3、. 1 4としては、逆方向電流が流されていないことがわかる。

つまり、従来において、整流電流には 8 A p程度による逆方向電流が流れ、これが電力損失を生じさせていた。また、先の図 4の結果からもわかるように、図 1の回路においても、従来との比較ではこのような逆方向電流の抑制は図られるのもののその完全な防止は図られていないが、図 6の回路ではこのような整流電流に生じていた逆方向電流が発生しないものである。

この場合において、整流電流 1 3、 I 4にこのような逆方向電流が発生しないのは、図 6に示したようにして各整流電流経路にインダクタ L dl、 L d2を揷入するようにしたことによる。つまり、このように整流電流経路に対してィンダクタを挿入することによっては、整流電流が流れた際に、このインダクタに逆起電力が発生するようになる。そして、このように逆起電力が発生することに伴って、 MOS— FETQ3、 Q4 のターンオフ時に生じるとされていた逆方向電流が抑圧されるようになるものである。

先にも述べたように、図 6の回路ではこれらインダクタ Ldl、 Ld2として 1. 0 H以下の低インダクタンスを設定し、これによつて整流電流 Γ3、 14における逆方向電流の発生を防止することが可能とされる。

なお、この図 8において、ゲート一ソース間電圧 VGS 3、 VGS4としては、それぞれ M〇 S— F E TQ3、 Q4をターンオフとするタイミングで負の電位が生じているが、これは、先に説明したようにして MOS— FETQ3、 Q4の各ゲートと二次卷線との間に、それぞれ抵抗 Rgl、 Rg2と並列にショットキーダイオード

Dgl、 Dg2を挿入していることによる。

このようにショットキーダイオード Dgl、 Dg2を揷入することによっては、 M OS— FETQ3、 Q4のターンオフ時に、これら MO S— F E T Q3、 Q4のゲート入力容量（Ciss) の蓄積電荷を、これらショットキーダイオード Dgl、 Dg2 を介して引き抜くようにして流すことができる。

つまりこの場合、ゲート入力容量の電荷は、それぞれショットキ一ダイォード

Dg (Dgl、 Dg2) →二次卷線 N 2→平滑コンデンサ C oの経路により放電されることになる。そして、このように入力容量の電荷が放電されることにより、 MO

S-FETQ3, Q4におけるターンオフ時の電圧降下時間を減少させることがでさる。

このようにして、 MO S— F E Tのターンオフ時の電圧降下時間を減少させることができれば、これら M〇 S— F E TQ3、 Q4を確実にオフとさせてより良好なスィツチング特性を得ることができる。

また、図 9には、図 6に示す回路における軽負荷時（P o = 25W時）の動作が示されているが、この場合も軽負荷時に対応してスィツチング周波数が高く制御されている状態では、図示するスィツチング素子 Q 2の両端電圧 V Iに対して、二次側卷線電圧 V 2はほぼ同じタイミングで得られるようになり、これに応じて、二次側の充電電流 I c (整流電流 1 3、 1 4) としても、図のように休止期間が無く平滑コンデンサ C oに連続して充電されるようにして流れる。つまり、図 6に示した電源回路としても、軽負荷時には連続モードとなることが理解できる。

このようにして図 6に示したスィツチング電源回路としても、絶縁コンバータトランス P I Tを疎結合とし、二次巻線の 1ターンあたりの誘起電圧レベルを低下させて磁束密度を所要以下にまで低下させたことによって、重負荷時においても連続モードとすることが可能とされる。

これによつて、従来のように不連続モードとされたことで生じていた逆方向電流を低減して無効電力の低減を図ることができる。さらに、上記もしたように図

6の回路の場合では、各整流電流経路に対してインダクタ L dl、 L d2を揷入するようにしたことにより、整流電流に逆方向電流が発生してしまうことが防止される。つまり、このようなインダクタ L dl、 L d2によってさらなる無効電力の低減が図られているものである。そして、このように無効電力が低減されれば、 AC→D

C電力変換効率の向上が図られる。

なお、実験によれば、図 6の電源回路における AC→DC電力変換効率（7 AC→DC) としては、交流入力電圧 VAC = 1 0 0 V、負荷電力 P o = 1 5 0 W時において、 η AC→DC= 8. 8 %程度となる結果が得られた。

これは、従来例として先の図 2 4に示した回路の η AC→DC= 8 2 °/₀程度（交流入力電圧 VAC= 1 0 0 V、負荷電力 P o = 1 0 0 W時）に対して、約 6 %向上しているものである。

また、このような囱 6の回路の電力変換効率の特性は、図 2 4に示した一次側 'の構成に対して、二次側に整流電流検出方式の同期整流回路を採用した場合（図 2 9参照）と同等となる。つまり'、先にも述べたように、図 2 9の整流電流検出方式を採用した場合の AC→DC電力変換効率は η AC→DC二 9 0 ° /。程度であるのに対し、本例では η AC→DC= 8 8 %と、およそ同等の AC→DC電力変換効率が得られるものである。

しかしながら、図 6に示す電源回路としても、同期整流回路の構成としては卷線電圧検出方式を採っていることで、回路構成はより簡略なものとすることがでさる。 - 続いて、図 1 0には、図 1の回路の構成を基としてより重負荷の条件に対応するとした場合の、他の構成例を示す。 '

なお、図 1 0においては、二次側の構成のみについて示し、一次側の構成は先の図 6の場合と同等となることからここでの説明は省略する。また図 1 0において、既に図 6に'て説明した部分についても同一の符号を付して説明を省略する。図 1 0に示される回路としても、絶縁コンバータトランス P I Tの二次卷線としては、二次卷線 N 2A、 N 2B、 N 2Cの 3つの卷線を卷装するものとしている。但しこの場合は、これら二次卷線 N 2にセンタータップは施されず、また、図 6 の回路における各整流電流経路に揷入されるようにして設けられていたィンダクタ Ldl、 Ld2は省略される。

図 1 0に示す回路の場合、二次卷線 N 2A、N 2B、N 2Cの各卷き終わり端部は、 MO S— F E TQ3のドレインと接続される。そして、この MO S— F E TQ3のドレインが、図示するインダクタ Lolを介して平滑コンデンサ Coの正極端子と接続さる。

また、二次卷線 N 2A、 N 2B、 N 2 Cの各卷き始め端部としても、この場合は M 03— £丁04のドレインと接続された上で、 MO S— F E TQ4のドレインがィンダクタ Lo2を介して平滑コンデンサ Coの正極端子と接続される。

その上で、平滑コンデンサ C oの負極端子が、 MO S— F E TQ3と MO S— F E T Q4の各ソースの接続点に対して接続され、さらにこの各ソースの接続点と平滑コンデンサ C oの負極端子の接続点に対して、二次側アースが接続されている。このような接続形態により、この場合も M〇 S - F E T Q3と MO S - F E TQ 4は、各二次卷線 N2A、 N 2B、 N 2 Cの一方の端部と平滑コンデンサ C oの負極端子との間と、各二次卷線 N2A、 N 2B、 N 2 Cの他方の端部と平滑コンデンサ C o の負極端子との間に挿入されるものとなる。 .

ここで、上記のような二次側の同期整流回路の構成によると、二次側に励起される交番電圧の一方の半周期においては、 MO S— F ETQ3がオンとなるのに応じて、整流電流は、各二次卷線 N 2 (N 2A、 N 2B、 N 2 C) →インダクタ Lo2 →平滑コンデンサ Co→MO S— FETQ3→各二次卷線 N 2の経路により流れる _c また、この場合、整流電流は分岐して、 MO S - F E丁<33→ィンダクタ Lol→平滑コンデンサ Coのループ経路によっても流れる。

また、 M〇 S— F ETQ3がオフとなって、 MO S— F ETQ4がオンとなる他方の半周期において、整流電流は、各二次卷線 N 2→インダクタ Lol→平滑コンデンサ Co→MO S— F ETQ4→各二次卷線 N 2の経路により流れる。そしてこの場合も、整流電流は分岐して、 MO S— F ETQ4→インダクタ Lo2→平滑コンデンサ Coのループ経路によっても流れるものとなる。

このようにして、図 1 0に示す回路の二次側の整流回路としては、二次卷線 N 2A、 N 2B、 N 2 Cの交番電圧が一方の極性となる期間においては、 MO S _F E TQ3がオン駆動されて整流を行って平滑コンデンサ C oに充電し、二次巻線 N 2 A、 N 2B、 N 2 Cの交番電圧が他方の極性となる期間においては、 MO S— F ET Q4がオン駆動されて整流を行って平滑コンデンサ C oに充電する動作が得られていることが分かる。つまり、同期整流回路として、この場合も両波整流動作が得られていることが分かる。

また、上記した整流電流経路からも分かるように、二次側の整流電流は、二次卷線 N 2 A、 N 2 B、 N 2 Cに励起される交番電圧が正極性/負極性となる期間の各々において、インダクタ Lolを含むループ経路と、インダクタ Lo²を含むループ経路とに分岐して流れ、さらに、一方の経路においては、二次巻線 N 2A、 N 2 B、 N 2Cに分岐して流れるようになつている。従って、二次卷線 N 2A、 N 2B、 N 2Cに流れる整流電流（二次卷線電流）の量は、平滑コンデンサ C oに充電電流として流れる整流電流量に対して所定割合分にまで低減されているものとなっている。つまり、図 1 0に示す二次側の構成によっては、いわゆる倍電流整流回路 ' としての動作が得られてい.るものである。

また、この図 1 0に示す回路においては、上記したように二次側整流電流経路に対して、インダクタ Lol、インダクタ Lo2を挿入するようにしている。

図 1 0の回路に設けられるこれらインダクタ Lol、インダクタ Lo2としても、先の図 6の場合に揷入されたインダクタ L dと同様、 1. Ο μ Η以下の低インダクタンスが設定される。このようなィンダクタ Lol、インダクタ L'o2が設けられることにより、この場合も図 6の回路におけるインダクタ Ld l、 Ld2と同等の作用により、整流電流の逆方向電流を抑制する効果が得られる。

さらに、この場合は、これらインダクタ Lol、 Lo2を、それぞれ平滑コンデンサ C oの正極端子に対して接続するようにしたことから、二次側直流出力電圧 E oに生じるとされる高周波成分（リップル）を抑制することが可能となる。つまり、これらインダクタ Lol、 Lo2の有するインピーダンス成分 (交流抵抗成分) によって、二次側直流出力電圧 E oに重畳する高周波成分を低減させることができるものである。

このような図 1 0の回路としても、絶縁コンバータトランス P I Tを疎結合とし、二次卷線の 1ターンあたりの誘起電圧レベルを低下させて磁束密度を所要以下にまで低下させていることによって、重負荷時においても連続モードとすることが可能とされる。

そして、この場合としても、上記のようにして整流電流経路に対してインダクタ Lol、 Lo2を挿入したことにより、整流電流の逆方向電流を防止して、さらなる無効電力の低減を図ることが可能とされる。

ところで、これまでに説明してきた図 6、図 1 0の電源回路においては、絶縁コンバータトランス P I Tの二次側において、それぞれ並列に接続した複数の二次卷線 N 2を卷装するようにしている。

このように複数の二次卷線を並列に接続して卷装することによっては、先の図 1に示した回路のように二次卷線 N 2を 1つのみ卷装するとした場合よりも、二次卷線 N 2の無効電力を低減できるメリットがある。つまり、図 1の回路と図 6 の回路との比較において、二次巻線 N 2全体として同等の卷数を得るとした場合には、 1つの二次卷線 N 2により卷装する場合よりも、二次卷線 N 2を並列に複数卷装した場合の方が各二次卷線 N 2での直流抵抗値を低下させることができる分、二次卷線 N 2全体での無効電力を低減できるものである。

ここで、このような二次卷線 N 2の無効電力の低減を図るにあたり、例えば図 6に示した電源回路においては、先の図 7 Bにも示したようにこれら複数の二次卷線 N 2を、絶縁コンバータトランス P I Tのボビン Bの卷装部の同軸に対し、卷線部 N 2A1→N 2A2→N 2B1→N 2B2→N 2C1→N 2C2の順により、それぞれを同ターン数（3 T) によりガラ卷きで施すようにされている。

また、図示による説明は省略したが、図 1 0に示した回路における二次卷線としても、ボビン Bの卷装部の同軸に対し、二次巻線 N 2A→N 2B→N 2Cの順でそれぞれを同ターン数 (この場合は 6 T) によりガラ卷きで施すようにされる。

しかしながら、このようにして二次卷線 N 2の各卷線部を、ボビン Bの卷装部の同軸に対して同ターン数ずっ卷装していくことによっては、外側に卷装される卷線部ほど、内側に巻装される卷線部よりもその長さが長くなるようにされる。つまり、二次巻線全体において、例えば図 6の回路の場合では、二次卷線 N 2A の卷き始め端部を含む卷線部 N 2 A1はその長さが最も短くなるようにされ、以下に続く巻線部 N 2A2→N 2B1→N 2B2→N 2 C1→N 2 C2の順に従って、その長さがより多く必要とされるものである。

このようにして、外側に卷装される卷線ほどその長さが必要となることから、二次卷線においては、外側に卷装される卷線ほどその直流抵抗値が増大するものとなる。

実験によれば、図 6の回路における各卷線部の直流抵抗値としては、卷線部 N 2A1= 4. 8 mQ_s 卷 f泉部 Ν 2Α2= 5. 3 πιΩ、卷線部 Ν 2Β1= 5. 8πιΩ、卷線部 Ν 2Β2= 6. 3ιηΩ、巻線部 N 2C1= 6. 8 m Ω、卷線部 N 2 C2= 7. 3 m Ωであった。そして、二次卷線 N 2において、それぞれ並列の関係にある卷線部 N 2A1、 N 2B1、 N 2 CIの組の合成直流抵抗値を R o 1とし、同じく並列関係にある卷線部 N 2A2、 N2B2、 N 2 C2の組による合成直流抵抗値を R o 2とすると、

合成直流抵抗値 R olは、 lZR o 1= 1/4. 8 + 1/5. 8 + 1/6. 8により、およそ 1. 9πιΩ程度となる。

また、合成直流抵抗値 R ο 2としては、

3 + 1 /6. 3 + 1 / 7. 3により、およそ 2. Ι ΙΏΩ程度となる。 '

このような直流抵抗が生じていることで、絶縁コンバータトランス Ρ I Τの二次卷線においては相応の電力損失が生じることになる。

例えばこの際の二次卷線における電力損失としては、先の図 6の回路の低電圧、大電流の条件として二次卷線に 3 OAの整流電流が流される場合、

3 0² X ( 1. 9 + 2. 1 ) X 1 0一 3/ 2

により、 1. 8 W程度の損失が生じることとなる。

また、これに加え、図 6、図 1 0に示した構成によるスイッチング電源回路において、絶縁コンバータトランス P I Tの二次卷線には、一次側のスィツチング出力に応じた比較的高周波の整流電流が流れることになる。

このように二次卷線に高周波の電流が流されることによっては、二次卷線の線材として用いられるリッッ線において、渦電流損が生じることがわかっている。さらに、このような渦電流損に伴って、各卷線部の発熱が増加することになる。このような渦電流損を抑制するための手法の 1つとしては、リッツ線を形成する素線 1本あたりの線径を細くすることが知られている。つまり、リッツ線の各素線の線径を細くし、その分束数を増加させて対応するものである。

但し、このようにリッッ線として素線が細くその束数が多いものを使用することによっては、以下のようなことが問題となる。

先ず、二次卷線の各卷線部の、 '絶縁コンバータトランス P I Tへの実際の卷装としては、卷線部としてのリッッ線内部の素線の各々の被膜を剥がす等して内部の銅線を表出させた上で、これら銅線を束ねたものを例えば絶縁コンバータトランス P I Tの対応するピン端子に卷き付けて半田付けするようにされるのが一般的とされている。先の図 6、 1 0の回路としても、このような手法により、各卷線部の絶縁コンバータトランス P I Tへの取り付けを行うものとされる。

しかしながら、このように素線を束ねた上でピン端子に巻き付けるといった場合において、上述のようにして素線を細くしてその束数を増加させてしまうと、ピン端子へのリッッ線の卷き付けもその分困難となってしまうものである。例えば、先にも説明したように図 6、図 1 0の回路では、リッヅ線として素線 1 0 aの i ^径 X = 0 . Ι τη / 1 0 0束の仕様のものを用いるようにされていた力これは、上記のような絶縁コンバータトランス Ρ I Τの製造上の問題を考慮してのものでもある。つまりこの場合、絶縁コンバータトランス Ρ I Τの製造にあたっては、上記のような素線の線径 Χ = 0 . Ι ιη φ / 1 0 0束が、作業効率や経済性を考慮した上での限界とされ、これ以上線径の細い素線によるリッッ線を用いることは現実的に不可能に近いものとされていた。

そしてこのようなことから、図 6、図 1 0に示した回路としては、素線 1 0 a の線径を細くして渦電流損の低減を図るといったことが著しく困難とされていたものである。

そこで、本発明としては、第 2の実施の形態として、これら図 6、図 1 0に示した接続形態による回路を基本構成とした上で、絶縁コンバータトランス P I T の二次卷線（各卷線部）を以下に説明するようにして構成する。

なお、以下の図 1 1〜図 1 4においては、先の図 6に示した二次卷線をセンタ一タップする構成を基とした場合における、絶縁コンバータトランス P I Tの二次卷線の構成について示す。

先ず、第 1の実施の形態としても、絶縁コンバータトランス P I τの二次卷線の線材としては、図 1 1に示すようなリッッ線を用いるものとしている。

この場合のリッツ線 1 0としでは、線径 X = 0 . 0 6 m φの素線 1 0 aを 2 5 0束撚り合わせたものを用いる。このような本実施の形態が用いるリッッ線 1 0 としては、例えば線径 d = 0. 9 5πιφ、断面積 s = 0. 706 5mm 2相当の仕様のものとされる。

そして、次の図 1 2に示すようにして、このようなリッツ線 1 0の 4本を 2組用意し、一方の組の 4本を図示するように長さ Y1で統一し、他方の 4本の組を、この長さ Y1よりも長い Y2の長さで統一する。例えば、この場合の長さ Yl、 Υ2 としては、ボビンサイズに対応させて Yl= 20cm、 ¥2== 22^を設定する。その上で、長さ Y1により統一された 4本のリッッ線 1 0を、図^するように平行に並べて整列させた状態で、その両端に対してそれぞれ予備半田 1 1を行う。これによつて、長さ Y 1による 4本のリツッ線 1 0を整列させた、第 1リツッ線帯 1 2を形成する。

また、他方の長さ Y2により統一された 4本のリッッ線 1 0としても、同様に平行に整列させた状態でその両端に対してそれぞれ予備半田 1 1を行う。これにより、長さ Y2のリッッ線 10を 4本整列させた第 2リッッ線帯 1 3を形成する。なお、この場合の予備半田 1 1としては、例えぱ半田ディップ層に対してリッッ線帯の各端部を所要時間にわたって浸漬させるようにして施せばよい。

このようにして形成された、長さ Y1による第 1リッッ線帯 1 2は、先の図 6に示した絶縁コンバータトランスの二次巻線における、各卷き始め端部から各センタータップまでの卷線部（巻線部 N 2A1、 N2B1、 N 2C1) に相当する二次卷線 N21の線材として用いる。

また、一方の長さ Y2による第 2リッッ線帯 1 3としては、同じく図 6に示した絶縁コンバータトランス P I Tの二次卷線における、各センタータップから各卷き終わり端部までの卷線部（巻線部 N 2A2、 N 2B2、 N 2 C2) に相当する二次卷線 N22の線材として用いるものとする。

なお、この場合において、上記第 1リッツ線帯 1 2 (二次卷線 N21) 、第 2リッッ線帯 1 3 (二次卷線 N22) として、それぞれリッッ線 10を 4本整列させているのは、例えば図 6に示した回路と同等の動作を得るにあたり、二次卷線の全体の総断面積（導体部分）を同等とするためのである。つまり、これまでの説明からもわかるように、この場合のリッツ線 1 0としては、図 6の場合よりも断面積 sが小さいものとされるから、その分用いる本数は多くなるものである。

図 1 2に示したようにして、二次巻線 N 21としての第 1リッツ線帯 1 2、二次券線 N 22としての第 2リッッ線帯 1 3を形成した上で、第 2の実施の形態では、これら第 1リッツ線帯 1 2、第 2リッツ線帯 1 3を、次に説明するようにして絶縁コンバータトランス p I Tに対して卷装する。 ·

先ず、図 1 3に示すようにして、これら第 1リッッ線帯 1 2、第 2リッッ線帯 1 3における、それぞれ予備半田 1 1が施された各両端部に対し、各々リード線 1 4を半田付けする。

そして、このように各端部に対してそれぞれリード線 1 4を半田付けした第 1 リッッ線帯 1 2、第 2リッッ線帯 1 3のうち、先ずは第 1リッッ線帯 1 2から、絶縁コンバータトランス P I Tにおけるボビン Bの二次側卷装部に対して所定のターン数を卷装する。その上で、第 2リッツ線帯 1 3を、このように卷装した第 1リッッ #泉帯 1 2の外側に所定のターン数卷装する。

図 1 4の断面図は、このような第 2の実施の形態の場合における、絶縁コンパ一タトランス P I Tへの各卷線の卷装状態を示したものである。

この場合、上記第 1リッッ線帯 1 2は、図示するようにボビン Bの卷装部にて、 4本のリッッ線 1 0の整列が維持された状態で卷装されるものとなる。同様に上記第 2リッツ線帯 1 3としても、図のようにポビン Bの卷装部にて 4·本のリッツ線 1 0の整列が維持された状態で卷装される。

そしてこの場合は、図示しているように上記第 1リッッ線帯 1 2 (二次卷線 N2 1) として、 3ターンを施すものとしている。同様に、上記第 2リッッ線帯 1 3 (二次巻線 N 22) としても 3ターンを施すようにされる。

なお、ここでの図示による説明は省略するが、この場合において、上記のようにしてボビン Bに対して卷装される第 1 リッッ線帯 1 2は、図 1 3に示したようにその両端部に半田付けされたリード線 1 4、 1 4を、それぞれ絶縁コンバータトランス P I Tにおける所定のピン端子に対して巻き付けた上で、平田付けされる。また、第 2リッツ線帯 1 3としても、同様にその両端部に半田付けされたリード線 1 4、 1 4を、各々所定のピン端子に対して巻き付けた上で半田付けする。このような第 2の実施の形態によれば、例えば図 6に示した各巻線部が、平行に並べられた状態で卷装されたのと同等の状態が得られる。すなわち、第 1 リッッ線帯 1 2が卷装されることで、巻線部 N 2 A1、 N 2 B1、 N 2 C1が平行に並べられたのと同等の状態が得られる。さらに、第 2リッツ線帯 1 3が巻装されることで、卷線部 N 2 A2、 N 2 B2、 N 2 C2が平行に並べられたのと同等の状態が得られる。 . · .

このことから、第 1リッッ線帯 1 2、第 2リッッ線帯 1 3として二次卷線を卷装した第 2の実施の形態では、先に説明したように各々並列関係にある各巻線部の間で、直流抵抗値に差が生じてしまうといったことを防止できる。

そして、このように各卷線部間の直流抵抗値の差をなくして、それぞれのリツッ線 1 0で生じる直流抵抗を同等の値とすることができれば、各卷線（二次卷線 N21、二次卷線 N22) での合成直流抵抗値を、先の図 6の場合（二次卷線 N 2 A、 N 2 B) よりも低減することができるようになる。

さらにこの場合、先の図 1 4にも示したように、本例では二次巻線としてのリッッ線 1 0の複数を、ボビン Bに対して整列させた状態で巻装するようにしたこと力ら、図 6の回路の場合（図 7 B参照）のようにリッツ線 1 0 (卷線）をガラ巻きにより施す場合よりも、卷回されるリッツ線 1 0の間に隙間を生じさせないようにすることができる。つまり、この場合は、図 6の回路の場合よりも卷線間の隙間がより詰められるようにして巻装された状態とすることができるから、巻回されるリッッ線 1 0の長さとしても短くすることができるものである。

このようにリッツ線 1 0 (卷線）の長さが短くされていることによつても、図 6の回路の場合よりも二次卷線の合成直流抵抗値の低減が図られるものである。実験によれば、第 2の実施の形態の場合の二次卷線における直流抵抗値として、第 1リッツ線帯 1 2による二次卷線 N21の合成直流抵抗値は、 R o 21 = l . 3 m Ωとなり、第 2リツッ線帯 1 3による二次卷線 Ν22の合成直流抵抗値は、 R ο 22 = 1. 4 πιΩとなる結果が得られた。つまり、先の図 6の回路の場合の合成直流抵抗値 R ol= l. 9mQ, R o2- 2. 1 m Ωよりも低減される結果が得られたものである。

そして、このように二次卷線の合成直流抵抗値が低減されることにより、先の図 6の回路と同様に 30 Αの整流電流が流されるとした場合における、第 2の実施の形態のスィツチング電源回路の二次卷線に生じる電力損失としては、

30² X (1. 3 + 1. 4) X 10— ³/2

により、 1. 2Wとすることができる。

これは、図 6の回路の場合の損失電力 1. 8Wよりも大幅に低減されているものである。

また、上記もしたように、第 2の実施の形態の場合は、第 1 リッツ線帯 1 2、第 2リッツ線帯 1 3として、その両端に予備半田 1 1を施した上で、ここにリード線 1 4を半田付けするようにしている。そして、このように半田付けした各リード線 14を、絶縁コンバータトランス P I Tのピン端子に対して巻き付けた上で半田付けするようにしたものである。

つまり、このようにすることで、先の図 6、図 1 0の回路の場合のように、リッッ線 10内の複数の素線 1 0 aを束ねてピン端子に巻き付ける工程を不要とすることができたものである。

このように、素線 1 0 aを束ねてピン端子に巻き付ける工程が不要となれば、リッッ線 1 0として、素線 1 0 aの束数、及び素線 1 0 aの線径 Xを制限する必要がなくなる

そして、これによつて第 2の実施の形態では、上記もしたようにリッツ線 1 0 として、先の図 6、図 1 0の回路の場合の素線径 = 0. Ιπιφよりも細い、 0. 06 πΐ(ί)の素線径によるリッッ線 10を選定することができたものである。このようにリツッ線 1 0の素線 1 0 aの線径を細くできることで、高周波の整流電流が流れることによる渦電流損を低減させることができ、同時にこの渦電流損による二次卷線の発熱も抑制することができる。

このようにして第 2の実施の形態の電源回路としては、二次卷線を整列させた状態で卷装したことにより絶縁コンバータトランス P I Tの二次卷線における電力損失（銅損）が減少し、さらにリツッ線 1 0の素線 1 0 aの線径を細くして渦電流損が低減されることにより、図 6の回路よりも電力変換効率め向上を図ることができる。

例えば、先にも示したように図 6の回路の場合の AC→DC電力変換効率は、交流入力電圧 VAC= 1 0 0 V、負荷電力 P o = 1 5 0 Wの条件下において 77 AC→DC= 8 8 %程度であった。これに対し、同条件下における、本実施の形態の電源回路による AC→DC電力変換効率は、 77 AC→DC= 8 9 . 6 %程度となり、図 6の回路よりも約 1 . 6 %向上する実験結果が得られた。

また、この場合における交流入力電力としては、図 6の回路と比較して 3 . 0 W低減する結果が得られた。

また、さらにこの場合は、リッツ線 1 0を整列させた状態により卷装したことで、絶縁コンバータトランス P I Tに卷装する二次卷線を、図 6の場合では 3組に分けていたものを 2組の卷線により卷装したものと.することができる。

ここで、上記説明による第 2の実施の形態のスィツチング電源回路の二次側の構成を、図 1 5の回路図に示すが、この図 1 5に示されるように第 2の実施の形態によれば、先の図 6の場合では卷線部 N 2 A1、 N 2 B1、 N 2 C1のつ卷線部に分けて卷装していたものを、二次卷線 N 21としての 1つの卷線により卷装することができる。同様に、卷線部 Ν 2 Α2、 Ν 2 Β2、 ·Ν 2 C2の 3っ卷線部に分けて卷装していたものを、二次卷線 N22としての 1つの卷線により卷装することができる。このようにして、絶縁コンバータトランス P I Tの二次卷線を 2つとすることができることで、この場合の絶縁コンバータトランス P I Tのピン端子数としては、図 6の場合は 9個とされていたものを、 4つに減らすことが可能となる。そして、このようにピン端子数を減らすことが可能となることで、絶縁コンパ一タトランス P I τの基板への実装面積を削減することができる。

また、上記のように二次卷線の数が減少することによっては、各卷線の接続のために線材を巻き付ける箇所も減ることになるから、その分絶縁コンバータトランス P I Tの製造が容易になるというメリットもある。

なお、ここでは第 2の実施の形態のスイッチング電源回路として、主に図 6に示した電源回路を基とした場合の構成について説明したが、図 1 0'に示した回路を基本構成とする場合も、二次卷線を先の図 1 2〜図 1 4にて説明した構成と同様とすることで、同様の効果を得ることができる。

すなわち、この場合は図 1 0に示した二次卷線 N 2 A、 N 2 B、 N 2 Cを整列させた 1本の卷線としての、先の図 1 2に示したようなリッッ線帯を 1つ形成する。そして、' この 1つのリッッ線帯を絶縁コンバータトランス P I Tのポビン Bに対して、この場合は 6 Tターン施すようにするものである。

これによつて、図 1 0に示した回路を基とした場合の、第 2の実施の形態のスイッチング電源回路としては、次の図 1 6の回路図に示されるように、絶縁コンバータトランス P I Tの二次卷線 N 2が 1つのみで構成されるものとなる。

そして、この場合も、並列関係にあった各卷線間の直流抵抗の値を同等とすることができるので、これに伴って二次卷線 N 2全体の合成直流抵抗値を、図 1 0 の場合よりも低減することができるようになる。

また、この場合としても、二次巻線 N 2としてのリッツ線帯を予備半田し、そこに絶縁コンバータトランス P I Tのピン端子へのリード線 1 4を半田付けするようにすれば、素線径 Xがより細いリッッ線 1 0を使用することが可能となって、渦電流損を低減することが可能となる。

さらに、この場合は、二次卷線 N 2を 1つとすることができることで、図 1 6 の回路図にも示されるように絶縁コンバータトランス P I Tのピン端子を 2つとすることができ、図 1 0の回路の場合よりも絶縁コンバータトランス P I Tの基板への実装スペースを削減することができる。続いては、次の図 1 7〜図 1 9を参照して、本発明の第 3の実施の形態について説明する。

第 3の実施の形態としても、先の図 6、図 1 0に示した電源回路の構成を基とした上で、絶縁コンバータトランス P I Tにおける二次卷線の構成のみを変更するようにしたものである。なお、この場合においても、図 1 7〜図 1 9においては、先の図 6に示した二次卷線をセンタータップする構成を基とした場合についての、 .絶縁コンバータトランス P I Tの二次卷線の構成についてす。

先ず、第 3の実施の形態としても、二次卷線の線材としては先の図 1 1に示したようなリッツ線 1 0を用いるものとしている。伹し、第 3の実施の形態で用いるリッツ線 1 0としては、素線径 X= 0. 1 Om φ X 20 0束であって、断面積 s = 1. 5 7 0mm2相当のものを選定している。

そして、この場合は、上記のようなリッツ線 1 0の 3本を、それぞれ交互に編み込んで形成した平編線を用意する。

第 3の実施の形態では、次の図 1 7に示すように、このように 3本のリッツ線 1 0を交互に編み込んだ平編線として、それぞれ長さが異なるようにされた 2本を用意する。

ここでは、図のように長さ Y 1とした平編線を第 1平編線 1 5とし、この長さ Y 1よりも長い長さ Y 2とした平暉線を第 2平編線 1.6とする。そして、このように形成した第 1平編線 1 5、第 2平編線 1 6の両端に対しては、この場合もそれぞれ予備半田 1 1を施すようにしている。

この図 1 7にも示されるように、第 3の実施の形態においても、長さが短くなるようにされた第 1平編線 1 5の方を、先の図 6に示した絶縁コンバータトランスの二次巻線における、各卷き始め端部から各センタータップまでの卷線部（卷線部 N 2A1、 N 2B1、 N 2C1) に相当する二次卷線 N21の線材として用いる。また、長さが長くなるようにざれた第 2平編線 1 6の方を、各センタータップから各卷き終わり端部までの卷線部（卷線部 N 2A2、 N 2B2、 N 2 C2) に相当する二次卷線 N22の線材として用いるものとする。なお、この場合、上記第 1平編線 1 5の長さ Y l、第 2平編線 1 6の長さ Υ 2 は、それぞれ Υ 1 = 2 5 cm、 Y 2 = 3 O craに設定している。

また、この場合としても、図 6に示した回路と同等の動作を得るために、二次卷線の全体の総断面積（導体部分）を図 6の場合と同等とするように第 1平編線 1 5、第 2平編線 1 6が設定されている。

さらに、第 3の実施の形態としても、次の図 1 8に示すようにして、上記第 1 平編線 1 5、第 2平編線 1 6の予備半田された両端部に対しては、'それぞれ絶縁コンバータトランス P I丁へのリ一ド線 1 4を半田付けするようにされる。そして、このように各端部に対してそれぞれリード線 1 4が半田付けされた、先ずは第 1平編線 1 5から、絶縁コンバータトランス P I Tにおけるボビン Bの二次側卷装部に対して所定のターン数を卷装する。その上で、第 2平編線 1 6を、このように卷装した第 1平編線 1 5の外側に所定のターン数卷装する。

この場合における、絶縁コンバータトランス P I Tへの各卷線の卷装状態を、次の図 1 9の断面図により示すが、第 1平編線 1 5は、図示するようにボビン B の巻装部に対して 3ターンが施される。そして、このように卷装された第 1平編線 1 .5に続けて、外側に第 2平編線 1 6が同様に 3ターン施される。

なお、図示による説明は省略しているが、この場合も、上記のようにしてボビン Bに対して卷装される第 1平編線 1 5は、両端部に半田付けされたリード線 1 4、 1 4を、それぞれ絶縁コンバータトランス P I Tにおける所定のピン端子に対して巻き付けた上で、半田付けされる。また、第 2平編線 1 6としても、同様にその両端部に半田付けされたリード線 1 4、 1 4を、各々所定のピン端子に対して巻き付けた上で半田付けする。

これによつて、絶縁コンバータトランス P I Tの二次卷線としては、卷き始め側に第 1平編線 1 5としての二次卷線 N 21が卷装され、卷き終わり側に第 2平編線 1 6としての二次卷線 N 22が卷装された状態が得られる。

このような第 3の実施の形態の構成によっても、図 6に示した各卷線部が、平行に並べられた状態で卷装されたのと同等の状態が得られるようになるから、各卷線部の間で直流抵抗値に差が生じてしまうといったことを防止できる。つまりこの場合も、各卷線（二次巻線 N²1、二次巻線 N22) での合成直流抵抗値を、先の図 6の場合（二次卷線 N 2A、 N 2B) よりも低減することができるものである。実験によれば、第 3の実施の形態の場合の二次卷線における直流抵抗値として、第 1平編線 1 5による二次卷線 N21の合成直流抵抗値は、 R o21= 0. 9ιηΩとなり、第 2平編線 1 6による二次卷線 Ν22の合成直流抵抗値は、 R ο 22= 1. 1 πιΩとなる結果が得られた。つまりこの場合も、図 6の回路の場合'の合成直流抵抗値 R o l= l . 9 Q R o 2= 2. 1 m Ωよりも低減される結果が得られたものである。

そして、図 6の回路と同様に 3 OAの整流電流が流されるとした場合における、この場合のスィツチング電源回路の二次卷線に生じる電力損失としては、

により、 0. 9Wとすることができる。

また、第 3の実施の形態の場合では、二次卷線の線材として、先の図 1 7において説明したように複数のリッッ線 1 0を交互に編み込んだ第 1平編線 1 5、第 2平編線 1 6を用いるものとしている。このようにして、複数のリッツ線 1 0が交互に編み込まれていることにより、第 3の実施の形態では、各リッツ線 1 0における渦電流損が低減されるようになる。

つまり、このように二次卷線の線材として平編線を用いるようにした第 3の実施の形態においても、高周波の整流電流が二次卷線に流れることによって生じるとされる渦電流損を低減させることができ、この渦電流損による二次卷線の発熱も抑制することができるものである。

なお、実験によれば、このような第 3の実施の形態の電源回路における AC→DC 電力変換効率は、交流入力電圧 VAC= 1 0 0 V、負荷電力 P o = 1 5 0 Wの条件下において η AC→DC= 9 1. 0%·となる結果が得られた。従って、この場合は、同条件下における図 6の回路の場合の η AC→DC= 8 8 %^s度と比較して約 3. 0%の向上が図られているものである。また、この場合における交流入力電力としては、先の図 6の回路と比較して 5 . 6 W低減する結果が得られた。

また、この場合においても、先の第 2の実施の形態の場合と同様にリッツ線 1 0を整列させたに等しい状態により卷装できるから、絶縁コンバータトランス P I Tに巻装する二次巻線を 2つの卷線により卷装したものとすることができる。すなわち、この場合もスイッチング電源回路の構成としては、先の図 1 5に示したものとすることができ、絶縁コンバータトランス P I Tのピン端午数としても、先の第 2の実施の形態と同様の 4つに減らすことが可能となる。

このようにピン端子数を減らすことが可能となることで、先にも説明したように絶縁コンバータトランス P I Tの基板への実装面積を削減することができる。また、これと共に、絶縁コンバータトランス P I Tの製造が容易となる。

なお、ここでも第 3の実施の形態のスイッチング電源回路として、主に図 6に示した構成を基とした場合の構成について説明したが、図 1 0に示した回路を基とする場合も、二次卷線を先の図 1 7〜図 1 9にて説明した構成と同様とすることで、同様の効果を得ることができる。そして、その場合の二次側の回路構成としても、先の図 1 6に示したものとなる。

さらに、図 2 0〜図 2 3を参照して、本発明における第 4の実施の形態について説明する。

第 4の実施の形態としても、先の図 6、図 1 0の回路を基とした上で、絶縁コンバータトランス P I Tにおける二次卷線の構成のみを変更するようにしたものである。

この場合においても、図 2 0〜図 2 3においては、図 6の二次卷線をセンタータップする構成を基とした場合についての絶縁コンバータトランス P I Tの二次卷線の構成について示す。

第 4の実施の形態としては、絶縁コンバータトランス P I Tの二次卷線の線材として、先の第 2、第 3の実施の形態の場合とは異なり、次の図 2 0に示すような銅箔フィルム 1 7を用いるようにしたものである。この銅箔フィルム 1 7としては、図 20に示されるように銅箔板 1 7 aを絶縁被膜 1 7 bにより被覆した、板状の銅線を用いるものとしている。

なお、上記絶縁被膜 1 7 bとしては、例えばポリウレタン被膜やポリエステルテープとされればよい。また、この場合の.銅箔フィルム 1 7においては、内部の銅箔板 1 7 aの図示する厚さ T t、幅 Wとして、 T t = 0. 0 7 5 mm, W= 2 0m mに設定している。従ってこの場合、銅箔フィルム 1 7の断面積 s (導体部分）は、 s = 1. 5 0 mm 2とされる。

第 4の実施の形態では、このような銅箔フィルム 1 7として、次の図 2 1に示すようにそれぞれ長さが異なるようにされた 8枚を用意する。この場合、これら 8枚のうち 1枚を、先ずは図のように長さ Y aとし、この長さ Y aに対して例えば + l mm、 + 2mm, + 3tnmとする等、ポビン Bに卷装された際外側に位置するようにされる銅箔フィルム 1 7となるに従って長くなるようにした計 4枚の銅箔フィルム 1 7を用意する。

さらに、この場合は、図示するように Y a + 3瞧よりも長い、長さ Y bとした銅箔フィルム 1 7と、さらに例えば Y b + 1 mm、 Y b + 2mm、 Y b + 3 mm とした銅箔フィルム 1 7の 4枚を用意する。

そして、これら計 8枚の銅箔フィルム 1 7の各両端部に対し、図のように予備半田 1 1を施すようにする。

なお、この場合の上記長さ Y a、 Y bはそれぞれ Y a = 2 5 cm、 Y b = 3 0 era に設定している。

このような銅箔フィルム 1 7を用意した上で、次の図 2 2に示されるように、銅箔フィルム 1 7の各 4枚ずつを積層し、それぞれ第 1層帯 1 8、第 2層帯 1 9 を形成する。

この場合、上記第 1層帯 1 8としては、図 2 1に示した長さ Y a、 Y a + 1 m m、 Y a + 2mm、 Y a + 3 mmどなる 4枚の銅箔フィルム 1 7を、同順で積層することによって形成する。また、第 2層帯 1 9としては、 Y b、 Y b + lmm、 Yb + 2mm, Y b + 3mmとなる 4枚の銅箔フィルム 1 7を同順で寧層することによって形成する。

そして、この場合としても、長さが短くなるようにされた第 1層帯 1 8を、図 6に示した二次卷線の各巻き始め端部から各センタータップまでの卷線部（卷線部 N 2A1、 N 2B1、 N 2 Cl) に相当する二次巻線 N21の線材として用いる。

また、長さが長くなるようにされた第 2層帯 1 9を、各センタータップから各巻き終わり端部までの卷線部（卷線部 N 2A²、 N 2B2、 N 2 C2) 相当する二次巻線 N 22の線材として用いる。

なお、この場合もこれら第 1層帯 1 8、第 2層帯 1 9の両端部に対しては、絶縁コンバータトランス P I Tのピン端子へのリード線 1 4を半田付けするようにされる。

また、図 6に示した回路と同等の動作を得るために、二次卷線の全体の総断面積（導体部分）を図 6の場合と同等とするように第 1層帯 1 8、第 2層帯 1 9の断面積（つまり銅箔板 1 7 aの断面積）が設定される。

そしてこの場合は、次の図 2 3の断面図にも示されるように、絶縁コンバータトランス P I Tのボビン Bに対して、先ずは上記第 1層帯 1 8を、図のようにその平面が重なるようにして卷装する。さらに、このように卷装される第 1層帯 1 8の外側に対して、同様にその平面が重なるようにして第 2層帯 1 9を巻装する。この場合も、これら第 1層帯 1 8 (二次巻線 N21) 、第 2層帯 1 9 (二次卷線 N22) としては、共に 3ターンを施すものとしている。

このような第 4の実施の形態の構成によっても、図 6に示した各巻線部が、平行に並べられた状態で卷装されたのと同等の状態が得られるようになるから、各巻線部の間で直流抵抗値に差が生じてしまうといったことを防止できる。つまりこの場合も、各卷線（二次卷,線 N21、二次巻線 N 22) での合成直流抵抗値を、先の図 6の場合（二次卷線 N 2A、 N 2B) よりも低減することができる。

実験によれば、第 4の実施の形態の場合の二次卷線における直流抵抗値として、第 1層帯 1 8による二次卷線 N21の合成直流抵抗値は、 R ο21= 0. 7 5πιΩとなり、第 2層帯 1 9による二次卷線 N22の合成直流抵抗値は、 R o22= 0. 9m Ωとなる結果が得られた。つまりこの場合も図 6の回路の場合の合成直流抵抗値 R ο 1= 1. 9mQ、 R o2= 2. 1 m Ωよりも低減される結果が得られる。

3 0² X (0. 7 5 + 0. 9 ) X 1 0一³ /2

により、 0. 7 5 Wに低減することができる。 '

また、第 4の実施の形態の場合では、二次卷線の線材として銅箔フィルム 1 7 を用いるものとし、さらにこの銅箔フィルム 1 7内の銅箔板 1 7 aとして、例えば厚さ T t == 0. 0 7 5瞧を設定している。これは、図 6の場合のリッツ線 1 0 の線径 X = 0. 1 Οπι と比較して相当に小さい数値となっている。

このことから、第 4の実施の形態において、このような銅箔フィルム 1 7 (銅箔板 1 7 a ) に生じる渦電流損は、図 6の場合よりも大幅に低減されるものとなり、またこれによつて渦電流損による二次卷線の発熱も抑制することができる。実験によれば、第 4の実施の形態の電源回路における AC→DC電力変換効率は、交流入力電圧 VAC= 1 0 0 V、負荷電力 P o = 1 5 0Wの条件下において AC→D C= 9 1. 5 %となる結果が得られた。つまり、同条件下における図 6の回路の場合の 77 AC→DC= 8 8 %程度と比較して約 3. 5 %の向上が図られている。

また、この場合における交流入力電力としては、先の図 6の回路と比較して 6. 5 W低減する結果が得られた。

また、この場合においても、先の第 2の実施の形態の場合と同様に、絶縁コンバータトランス P I Tに卷装する二次巻線を 2つとすることができる。つまり、この場合も、スイッチング電源回路の構成は先の図 1 5に示したものとすることができ、絶縁コンバータトランス P I Tのピン端子数としても、先の第 2の実施の形態と同様の 4つに減らすこどが可能となる。このようにピン端子数を減らすことが可能となることで絶縁コンバータトランス P I Tの基板への実装面積を削減することができ、また、絶縁コンバータトランス P I Tの製造が容易となる。

なお、第 4の実施の形態のスイッチング電源回路として、図 1 0に示した回路を基本構成とする場合も、二次卷線を先の図 2 0〜図 2 2にて説明した構成と同様とすることで、同様の効果を得ることができる。また、その場合の回路図としても、先の図 1 6に示したものとなる。 '

なお、本発明としては、これまでに説明した電源回路の構成に限定されるものではない。

例えば、本発明に基づいた卷線電圧検出方式の同期整流回路の細部の構成については適宜変更されてよい。また、例えば一次側スイッチングコンバータのスィツチング素子としては、 I G B T (Insulated Gate Bipolar Transistor)など、他励式に使用可能な素子であれば、 M O S— F E T以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。

また、本発明としては、自励式による電流共振形コンバータを備えて構成することも可能とされる。この場合には、スィツチング素子として例えばバイポーラトランジスタを選定することができる。さらには、 4石のスィツチング素子をフルブリッジ結合した電流共振形コンバータにも適用できる。産業上の利用可能性

このことから、本発明としては、卷線電圧検出方式の同期整流回路を備えながらも、二次側整流電流の不連続期間に対応した無効電力は生じないこととなり、例えば、整流電流検出方式による同期整流回路を備えた場合と同等程度にまで電力変換効率を向上させることができる。そして、なおかつ、同期整流回路の回路構成自体は卷線電圧検出方式であることで、整流電流検出方式よりも簡易な構成を採ることができる。つまり、本発明によっては、同期整流回路を備える複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立が図られるものであり、特に、定電圧大電流とされるような条件に電源回路を使用する場合に有利となるものである。

Claims

請求の範囲

1 . 入力された直流入力電圧を断続するようにしてスィツチングを行うスィッチング素子を備えて形成されるスィッチング部と、

上記スィッチング素子をスィッチング駆動する駆動部と、

上記スィツチング部のスィツチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次卷線が巻装される絶縁コンバータトランスと、少なくとも、上記絶縁コンバータトランスの一次卷線の漏洩ィン'ダクタンス成分と、自己のキャパシタンスとによって上記スイッチング部の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、

上記スィッチング部を形成するスィッチング素子のうち、少なくとも一方のスイツチング素子に対して並列に接続される部分共振コンデンサのキヤパシタンスと、上記絶縁コンバータトランスの一次卷線の漏洩インダクタンス成分によって形成され、上記スィツチング部を形成するスィツチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路と、

上記絶縁コンバータトランスの二次卷線に誘起される交番電圧についての整流動作を行って二次側平滑コンデンサに整流電流を充電することで、上記二次側平滑コンデンサの両端電圧として二次側直流出力電圧を得るようにされた同期整流回路と

を備え、

上記同期整流回路は、

上記二次卷線の一方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第 1の電界効果トランジスタと、

上記二次卷線の他方の端部と、上記二次側平滑コンデンサの負極端子との間に挿入される第 2の電界効果トランジスタと、上 ^第 _ 1の電界効果トランジスタが整流電流を流すべき半波の期間に対応する二次卷線電圧を抵抗素子により検出して、上記第 1の電界効果—トランジスタをォンとするためのゲート電圧を出力するようにされた第 1の駆動回路と、

. 上 ¾第 2の電界効果卜ランジスタが整流電流を流すべき半波の期間に対応する二次卷線電圧を抵抗素子により検出して、上記第 2の電界効果トランジスタをォン-とするためのゲート電圧を出力するようにされた第 2の駆動回路と、ら成り、上記絶緣コンバータトランスの磁束密度は、上記二次側直流電庄に接続される負荷条件の変動にかかわらず、上記整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定した、ことを特徴とするスィッチング電源回路。

2 . ' 上記絶縁コンバータトランスの磁束密度を ""定以下とするために、絶緣ユン ——タトランスに形成するギヤップ'長を所定以上とすることで、一'次側と二次 '—側の結合係数を所定以下に設定している、'

ことを特徴とする請求の範囲第 1項に記載のスィツチング電源回路。

3 . 上記絶縁コンバータトランスの磁束密度を一定以下とするために、上記二次卷 I における 1タ一ンあたりの誘起電圧レベルが所要以下となるように、上記 - 一次巻線と、上記二次卷線のターン数を設定している、

ことを特徴.とする請求の範囲第 1項に記載のスィツチング電源回路。

4 . 上記二次側直流出力電圧のレベルに応じて、上記スィッチング部のスィツチン.グ周波数を可変制-御することで、上記二次側直流出力電圧にいての定電圧制御を行うようにされた定電圧制御部

をさらに'幢, る

5 . 上記絶縁コンバータトランスの二次巻線として、所要以下の線径とされた素線を有するリッッ線の複数を整列して帯状としたリッッ線帯を卷装するようにされ.る、

6 . 上記絶縁コンバータトランスの;！次卷線として、所要以下の槔径とされた素線を有するリッッ線の複数を平編みした平編線を卷装するようにし fこ、ことを特徴とする請求の範囲第 1項に記載のスィツチング電源回路。

7 . 上記絶縁コンバータトランスの二次卷線として、絶縁フィルムによって被覆された、所要以下の断面積を有する.複数のフィルム状導体の複数を積層して形成ざれる積層フィルム帯を巻装するようにした、

■ ことを特徴とする請求の範囲第 1項に記載のスィツチング電源 0路。

8 . 上記リツッ線帯、上記平編線、—上記積層フィルム帯の両端部は、予備半田された上で、それぞれリード線に対じて半田付けされる、

ことを特徴とする請求の範囲第 4項、請求の範囲第 5項、請求項の範囲第 6項に記載のスィツチング電源回路。