WO2005015246A1 - 容量検出回路及び容量検出方法 - Google Patents

容量検出回路及び容量検出方法 Download PDF

Info

Publication number
WO2005015246A1
WO2005015246A1 PCT/JP2004/011577 JP2004011577W WO2005015246A1 WO 2005015246 A1 WO2005015246 A1 WO 2005015246A1 JP 2004011577 W JP2004011577 W JP 2004011577W WO 2005015246 A1 WO2005015246 A1 WO 2005015246A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
buffer amplifier
potential
diode
capacitor
Prior art date
Application number
PCT/JP2004/011577
Other languages
English (en)
French (fr)
Inventor
Masami Yakabe
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to KR1020057016160A priority Critical patent/KR100655258B1/ko
Priority to US10/567,092 priority patent/US7557590B2/en
Priority to CNB2004800213623A priority patent/CN100478691C/zh
Priority to EP04771552A priority patent/EP1686383A4/en
Publication of WO2005015246A1 publication Critical patent/WO2005015246A1/ja
Priority to NO20061073A priority patent/NO20061073L/no

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables

Definitions

  • the present invention relates to a circuit for detecting capacitance, and more particularly, to a circuit for outputting a signal corresponding to a minute change in capacitance.
  • capacitance detection circuit 10 shown in FIG. 1 as a detection circuit of a capacitance type sensor whose capacitance (hereinafter, simply referred to as “capacity”) changes according to a change in a physical quantity.
  • This capacitance detection circuit 10 is a circuit that outputs a voltage signal corresponding to the capacitance of the capacitance sensor C s, the capacitance sensor C s, the input protection circuit 11, the resistor R h, the buffer amplifier 12, and the capacitance It is composed of a signal line 13 and the like connecting the type sensor Cs and the buffer amplifier 12 (for example, see Japanese Patent Application Laid-Open No. 5-35493, as an input protection circuit).
  • the voltage Vb is applied to one electrode of the capacitive sensor Cs, and the other electrode is connected to the input terminal of the buffer amplifier 12 via the signal line 13.
  • the input protection circuit 11 is a circuit that clamps a high voltage such as static electricity that jumps into the signal line 13 to the power supply voltage.
  • the input protection circuit 11 connects the signal line 13 to the positive power supply (+ V dd) and the negative power supply (one V dd). Consisting of the diodes D p and D m connected between
  • the input voltage Vin of the buffer amplifier 12 is equal to the voltage V b applied to the capacitive sensor C s and the parasitic capacitance C s. Since the partial pressure is determined by the capacity C i,
  • V in V b-(1 / j OJ C i) / (1 / jw C s + l / j ⁇ C i) It becomes.
  • V out VI n
  • V o u t V b-C s / (C s + C i)
  • the capacitance of the capacitive sensor C s is represented by the sum of a component (variable capacitance A C) that depends on a change in physical quantity and a component (reference capacitance C d) that does not depend on
  • V o u t V b-(C d + m C) Z (C d + A C + C i)
  • V o V b 'A C (C d + A C + C i) —— (Equation 1)
  • V o is a temporal change of a physical quantity “It can be said that it is due to, for example, a component that depends on mu m C J).
  • FIG. 2 is an equivalent circuit diagram during normal operation of the capacitance detection circuit 1 0 shown in FIG. 1 (when diode D P and D m is reverse biased).
  • the capacitances of the diodes D p and D m are shown as capacitors C dp and C dm, respectively, and the input capacitance of the buffer amplifier 12 is shown as a capacitor C g. ing.
  • Parasitic capacitance C i is the total value of these capacitors C dp, C dm, C g, that is, J,
  • both are parasitic capacitances generated from indispensable circuits.
  • the entire capacitance detection circuit 10 can be formed by the on-chip IC, the parasitic capacitance C i can be greatly reduced by not providing the input protection circuit 11.
  • the capacitive sensor Cs It is necessary to mount the capacitance detection circuit in a structure separated from the detection circuit, and it is unavoidable to provide the input protection circuit 11 in the input stage of the buffer amplifier 12. Therefore, there is a problem that the parasitic capacitance caused by the input protection circuit 11 is added and the sensitivity of the capacitance detection circuit is reduced. Disclosure of the invention
  • an object of the present invention is to provide a capacitance detection circuit including an input protection circuit and having high sensitivity.
  • the capacitance detection circuit according to the present invention is devised to cancel the capacitance of a diode constituting an input protection circuit. That is, the capacitance detection circuit according to the present invention is a circuit for detecting the capacitance of the detected capacitor, wherein the first buffer amplifier unit connected to the detected capacitor via a signal line; A first and a second diode connected in series between the first power supply and a third and a fourth diode connected in series between the signal line and a second power supply; Ann An output terminal of the loop section is connected to a first connection point between the first diode and the second diode and a second connection point between the third diode and the fourth diode. It is characterized by having. As a result, both ends of the first diode and the third diode connected to the signal line have the same potential, so that the capacitance of the diode is canceled and the parasitic capacitance is reduced. Sensitivity increases.
  • the first power supply is preferably at a positive potential, and usually the positive power supply in the circuit is used.
  • the second power supply is preferably at a negative potential, usually using a negative power supply or ground in the circuit.
  • the first buffer amplifier section may be anything as long as it has a buffer amplifier function.
  • the voltage amplification rate of the first buffer amplifier section is most preferably “1”, but other values are also possible.
  • the bias voltage applied to the detected capacitor may be AC, DC, or AC with DC.
  • an output terminal of the first buffer amplifier section and the first and second connection points are connected in an alternating manner via first and second capacitors, respectively. Connected to a potential between the potential of the first power supply and the potential of the signal line via a resistor; and at the second connection point, the potential of the second power supply and the signal line via a second resistor. It may be connected to a potential between the above potentials. At this time, among the output signals of the first buffer amplifier unit, the change capacitance of the detected capacitor and the capacitance of the first and second capacitors and the capacitance of the first and second capacitors are used as the resistance values of the first and second resistors.
  • the resistance value and the capacitance value are such that a frequency component corresponding to the AC component of the bias voltage applied to the detection capacitor is passed.
  • the output terminal of the first buffer amplifier section is connected to the first and second connection points in an AC manner, and both ends of the first diode and the third diode connected to the signal line.
  • the capacitance of these diodes is The parasitic capacitance is reduced, and the sensitivity as a circuit for detecting the change capacitance of the detected capacitor increases.
  • a second buffer amplifier unit is connected between a connection point between the first resistor and the first capacitor and the first connection point, and a connection point between the second resistor and the second capacitor.
  • a third buffer amplifier may be connected to the second connection point.
  • the respective voltage amplification factors of the first to third buffer amplifier units are set such that the potential of the first connection point and the potential of the second connection point are equal to the potential of the signal line. Set. Still more preferably, the voltage amplification factors of the first to third buffer amplifiers are all set to 1. This ensures that both ends of the first diode and the third diode are at the same potential.
  • the first buffer amplifier unit includes a MOSFET as a circuit of an input stage, and when a gate of the MOSFET is connected to an input terminal of the first buffer amplifier unit, a substrate of the MOSFET is provided. And an output terminal of the first buffer amplifier section. As a result, the input capacitance of the first buffer amplifier is canceled, and the sensitivity of the capacitance detection circuit is improved.
  • the capacitance detection circuit further includes a test terminal for inputting a test signal, a test capacitor connected in series between the input terminal of the first buffer amplifier unit and the test terminal, You can also provide a switch.
  • the capacitance detection circuit is implemented as a circuit separated from the capacitor to be detected, even if the capacitor to be detected is connected even when the capacitor to be detected is not connected. Assuming that they are in the same state, the operation test can be performed with the capacitance detection circuit alone.
  • the present invention can be realized not only as such a capacitance detection circuit, but also to cancel the capacitance of the diode of the input protection circuit. It can also be realized as a capacitance detection method that improves sensitivity. According to the capacitance detection circuit of the present invention, of the diodes constituting the input protection circuit, the capacitance of the diode connected to the signal line is canceled, so that the parasitic capacitance of the signal line is reduced. The sensitivity of the detection circuit is greatly improved.
  • a frequency component corresponding to a change in the capacitance of the capacitive sensor and an alternating current component of the bias voltage applied to the capacitor to be detected is applied to the diode of the input protection circuit among the output signals of the buffer amplifier section constituting the capacitance detection circuit.
  • FIG. 1 is a circuit diagram of a conventional capacitance detection circuit.
  • FIG. 2 is a circuit diagram of an equivalent circuit of the capacitance detection circuit shown in FIG.
  • FIG. 3 is a circuit diagram of the capacitance detection circuit according to Embodiment 1 of the present invention.
  • FIG. 4 is a circuit diagram of an equivalent circuit of the capacitance detection circuit shown in FIG.
  • FIG. 5 is a circuit diagram of a capacitance detection circuit according to Embodiment 2 of the present invention.
  • FIG. 6 is a circuit diagram of an equivalent circuit of the capacitance detection circuit shown in FIG. Fig. 7 is a circuit diagram in which the signal voltage is described in the equivalent circuit shown in Fig. 6. is there.
  • FIG. 8 is a circuit diagram of a capacitance detection circuit obtained by adding two buffer amplifiers to the capacitance detection circuit shown in FIG.
  • FIG. 9 is a circuit diagram in which the substrate of the MOS FET constituting the input stage of the buffer amplifier is connected to the output terminal of the buffer amplifier.
  • FIG. 10 is a circuit diagram in which a test capacitor is added to the capacitance detection circuit.
  • FIGS. 11A and 11B are circuit diagrams showing an example of the buffer amplifier. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 3 illustrates a circuit diagram of the capacitance detection circuit 20 according to the first embodiment as an example of the present invention.
  • This capacitance detection circuit 20 is a circuit that outputs a voltage signal corresponding to the capacitance of the capacitance type sensor C s, the capacitance type sensor C s, the input protection circuit 21, and the resistance
  • the far amplifier 12 is an impedance converter having a high input impedance and a low output impedance and a voltage amplification factor of 1. It differs from the conventional capacitance detection circuit 10 shown in FIG. 1 in the configuration of the input protection circuit 21 and the point that the output of the buffer amplifier 12 and the input protection circuit 21 are connected.
  • the same components as those of the conventional capacitance detection circuit are denoted by the same reference numerals, and the description thereof will be omitted, and different points will be described.
  • the input protection circuit 21 is connected between the signal line 13 and the positive power supply (+ V dd) so that a current flows from the signal line 13 to the positive power supply (+ V dd) 2 Between the diodes D p 1 and D p 2 and the signal line 13 and the negative power supply (1 V dd) so that the current flows from the negative power supply (1 V dd) toward the signal line 13. It is composed of two connected diodes D m1 and D m2.
  • FIG. 4 is an equivalent circuit of the capacitance detection circuit 20 shown in FIG.
  • the capacitances of the diodes Dp2 and Dm1 are shown as capacitors Cdp and Cdm, respectively, and the input capacitance of the buffer amplifier 12 is shown as a capacitor Cg.
  • both ends are connected to the input terminal and the output terminal of the buffer amplifier 12, so that they have the same potential.
  • the capacitance (capacitors C dp and C dm) of the two diodes D p 2 and D m 1 connected to the signal line 13 can be ignored, and the parasitic capacitance C of the signal line 13 can be ignored.
  • i is only the capacitor C g, y
  • FIG. 5 illustrates a circuit diagram of the capacitance detection circuit 30 according to the second embodiment which is an example of the present invention.
  • This capacitance detection circuit 30 is a circuit that outputs a voltage signal corresponding to the capacitance of the capacitance type sensor C s, the capacitance type sensor C s, the input protection circuit 31, the resistor R h, the buffer amplifier 12, and the capacitor It comprises C p, capacitor C m, signal line 13 connecting the capacitive sensor C s and buffer amplifier 12, etc.
  • the difference is that two capacitors Cp and Cm and two resistors Rp and Rm are added as compared with the capacitance detection circuit 20 of the first embodiment shown in FIG.
  • the same components as those of the capacitance detection circuit 20 of the first embodiment will be described. Are denoted by the same reference numerals, description thereof will be omitted, and different points will be described.
  • a connection point 31 a between the diode D p 1 and the diode D p 2 of the input protection circuit 31 is connected to the resistor R p between the fixed voltage V p and the output terminal of the buffer amplifier 12.
  • the capacitor C p is connected between them.
  • a resistor R m is connected between the fixed voltage V m and the buffer amplifier. 12
  • Capacitor C m is connected between the output terminals.
  • the capacitor C p and the resistor R p form a high-pass filter that takes the output voltage of the no-finger amplifier 12 as an input and outputs the connection point between them.
  • the change capacitance AC and bias of the capacitive sensor C s
  • the capacitance value and the resistance value are set so that the time constant for passing the signal in the frequency band corresponding to the power supply voltage Vb (AC component) passes.
  • the capacitance value and the resistance value of the capacitor Cm and the resistance Rm are set so as to have a time constant for passing a signal in a similar frequency band. Therefore, the AC component of the output voltage of the buffer amplifier 12 passes through the capacitor Cm and is applied to the connection point 31b of the input protection circuit 31.
  • the fixed voltage V p is a value between the potential V h of the signal line 13 and the positive power supply (+ V dd) so that the diodes D p 1 and D p 2 are both reverse biased in normal operation.
  • DC potential for biasing is a value between the potential Vh of the signal line 13 and the negative power supply (one Vdd), and the diodes Dm1 and Dm2 are both reverse biased in normal operation. DC potential for biasing so that
  • FIG. 6 is an equivalent circuit of the capacitance detection circuit 30 shown in FIG.
  • the capacitances of the diodes Dp2 and Dm1 are the capacitances of the capacitors Cdp and Cdp, respectively.
  • C dm the input capacitance of the buffer amplifier 12 is shown as a capacitor C g.
  • the AC component of the voltage on the signal line 13 is output from the buffer amplifier 12 and applied to the connection points 31a and 31b of the input protection circuit 31 through the capacitors Cp and Cm.
  • the capacitance (capacitors C dp and C dm) of the two diodes D p 2 and D m 1 connected to the signal line 13 can be neglected, and the parasitic capacitance of the signal line 13 can be ignored.
  • C i is only the capacitor C g, and the same effect as in the first embodiment can be obtained.
  • the voltage Vb is DC. That is, the voltage of the signal line 13 is Vh, the output voltage of the buffer amplifier 12 is Vh, the voltage of the connection point 31a of the input protection circuit 31 is Vp, and the input protection circuit is The voltage at the connection point 31b of 31 is Vm.
  • FIG. 7 (b) is a circuit diagram in which voltage values at respective points when the capacitance of the capacitive sensor Cs of the capacitance detection circuit 30 is changing are written. That is, the voltage of the signal line 13 is (V sig + V h), the output voltage of the buffer amplifier 12 is (V sig + V h), and the voltage of the connection point 3 1 a of the input protection circuit 3 1 Is (V sig + V p), and the voltage at the connection point 31 b of the input protection circuit 31 is (V sig + V m).
  • V s i g (A C / (C d + A C + C g)) '' (V b— V h)
  • the AC component of the output signal of the buffer amplifier 12 is not affected by the capacitances (capacitors C dp and C dm) of the two diodes D p 2 and D ml of the input protection circuit 31.
  • the parasitic capacitance C i of the signal line 13 is apparently only the capacitor C g, and the sensitivity is higher than before.
  • the capacitance detection circuit according to the present invention has been described using two embodiments, but the present invention is not limited to these embodiments.
  • the voltage Vb of the bias power supply may be alternating current or alternating current with direct current.
  • the amplifiers 42 and 43 may be connected from the connection point of the two diodes to the output terminal of the buffer amplifier 12 via a capacitor Cp or Cm.
  • the capacitance detection circuit 40 is connected between the connection point 31 a of the capacitance detection circuit 30 in the second embodiment and the resistor Rp, and between the connection point 31 b and the resistance Rm. This is equivalent to a circuit incorporating an impedance converter (buffer amplifiers 42 and 43, respectively) having a high impedance and a low output impedance and a voltage amplification factor of 1.
  • the input protection circuit 41 is disconnected from the output load of the buffer amplifier 12 and the voltage is applied to the connection points 41a and 41b of the input protection circuit 41 via the buffer amplifiers 42 and 43. Is supplied, the potentials at both ends of the capacitors C dp and C dm can be more reliably kept at the same potential.
  • the input capacitance of the buffer amplifier 12 Is the gate capacitance of the MOSFET, most of which is the capacitance between the gate substrates. Therefore, in such a case, the substrate of the MOS FET and the output terminal of the buffer amplifier 12 may be connected. This cancels the capacitance between the gate substrates, reduces the parasitic capacitance C i, and improves the sensitivity of the capacitance detection circuit.
  • the capacitance detection circuit excluding the capacitance type sensor Cs is realized by a one-chip IC board or the like, as shown in the circuit diagram of FIG. 10, the capacitance detection circuit is tested.
  • the input terminal of the buffer amplifier 12 is connected to the test pad (IC electrode terminal) 52 via the test capacitor 50 and the switch 51.
  • the control terminal of the switch 51 is connected to a switching pad 53 (or a switch switching control circuit). In such a configuration Therefore, at the time of testing, a predetermined first voltage is applied from the switching PAD 53 to connect the switch 51 to the testing PAD 52 so as to be in a test state.
  • test capacitor 50 The sensor (test capacitor 50) is connected, and the capacitance detection circuit can be tested by inputting a test signal to the test pad 52.
  • a predetermined second voltage is applied from the switching pad 53, the switch 51 is connected to the output terminal of the buffer amplifier 12, and both ends of the test capacitor 50 are set to the same potential.
  • the buffer amplifiers 12, 42, 43 in the first and second embodiments may be constituted by a voltage follower using an operational amplifier (operational amplifier) shown in FIG.
  • the circuit may be configured using a MOSFET that is not used in b).
  • phase compensation circuit on the loop circuit from one end to the other end of the capacitors C dp and C dm to generate a phase difference. You may not adjust it.
  • the resistances R p and R m of the capacitance detection circuit 30 according to the second embodiment variable resistors and making the capacitors C p and C m permanent capacitors the phase compensation and the adjustment of the pass band can be reduced. You may make it perform simultaneously.
  • the present invention can be used as a capacitance detection circuit, in particular, as a circuit that outputs a signal corresponding to a minute change in capacitance. It can be used as a detection circuit for a capacitive sensor whose capacitance changes in response.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

入力保護回路を備え、かつ、高い感度をもつ容量検出回路を提供する。容量型センサＣｓの容量を検出する容量検出回路（２０）であって、容量型センサ（Ｃｓ）に信号線（１３）を介して接続される電圧増幅率が１のバッファアンプ（１２）と、信号線（１３）と正電源（＋Ｖｄｄ）との間に直列に接続されたダイオード（Ｄｐ１）及び（Ｄｐ２）と、信号線（１３）と負電源（−Ｖｄｄ）との間に直列に接続されたダイオード（Ｄｍ１）及び（Ｄｍ２）とを含み、バッファアンプ（１２）の出力端子が、ダイオード（Ｄｐ１）とダイオード（Ｄｐ２）との接続点（２１ａ）、及び、ダイオード（Ｄｍ１）とダイオード（Ｄｍ２）との接続点（２１ｂ）に接続されている。

Description

明 細 書
容量検出回路及び容量検出方法 技術分野
本発明は、 静電容量を検出する回路に関し、 特に、 微小な静電容量の 変化分に対応した信号を出力する回路に関する。 背景技術
従来、 物理量の変化に応じて静電容量 （以下、 単に 「容量」 という。） が変化する容量型センサの検出回路と して、 図 1 に示される容量検出回 路 1 0がある。
この容量検出回路 1 0は、 容量型センサ C sの容量に対応した電圧信 号を出力する回路であり、 容量型センサ C s、 入力保護回路 1 1 、 抵抗 R h 、 バッファアンプ 1 2、 容量型センサ C s とバッファアンプ 1 2 と を接続する信号線 1 3等から構成される （入力保護回路と しては、 例え ば、 特開平 5 — 3 3 5 4 9 3号公報参照）。
容量型センサ C sの 1 つの電極には電圧 V bが印加され、他の電極は、 信号線 1 3を介してバッファアンプ 1 2の入力端子に接続されている。 入力保護回路 1 1 は、 信号線 1 3に飛び込む静電気等の高電圧を電源電 圧にクランプする回路であり、 信号線 1 3 と正電源 （+ V d d ) 及び負 電源（一V d d )との間に接続されたダイォード D p及び D mからなる。
このような従来の容量検出回路 1 0の動作は次の通りである。
いま、 信号線 1 3の寄生容量 （浮遊容量） を C i とすると、 バッファ アンプ 1 2の入力電圧 V i nは、 容量型センサ C sに印加された電圧 V bを容量型センサ C s と寄生容量 C i とで決まる分圧となるので、
V i n = V b - ( 1 / j OJ C i ) / ( 1 / j w C s + l / j ω C i ) となる。ところで、バッファアンプ 1 2の電圧増幅率は 1 であるので、 V o u t = V I n
が成立する。 よって、 上記 2つの式から V i nを消去すると、 出力電 圧 V o u t は、
V o u t = V b - C s / ( C s + C i )
となる。 ここで、 容量型センサ C sの容量が物理量の変化に依存する 成分 （変化容量 A C ) と依存しない成分 （基準容量 C d ) との和で表さ れるとすると、 つまり、
C s = C d + A C
で表されるとすると、 上記出力電圧 V o u t は、
V o u t = V b - ( C d +厶 C ) Z ( C d + A C + C i )
となる。 ここで、 V bが直流電圧のとき、 出力電圧 V o u t のうち、 物理量の変化に対応する交流分 V oだけが最終的な信号となるので、 そ の交流分 V oは、
V o = V b ' A C ( C d + A C + C i ) —— （式 1 )
となる （ここで、 V oは、 物理量の時間的変化 「例えば厶 C J に依存 する成分によるものであるという ことができる）。
上記式 1 から分かるように、 このような容量検出回路では、 感度を向 上させるためには、 △ (：、 C d 、 V bが一定であることから、 寄生容量 C ί を小さくする、 又は、 ゼロにすることが望ましい。
ところが、 寄生容量 C i を小さ くすることは容易なことではない。 図 2は、 図 1 に示された容量検出回路 1 0の通常動作時 （ダイオー ド D P及び D mが逆バイアスされている時） における等価回路図である。 ここでは、 ダイオー ド D p及び D mの容量 （逆バイアス時における空乏 層容量） がそれぞれコンデンサ C d p及び C d mと して、 バッファアン プ 1 2の入力容量がコンデンサ C g と して図示されている。 寄生容量 C i は、 これらのコンデンサ C d p 、 C d m、 C gの容量の合計値、 つま し J、
C i = C d p + C d m + C g
となるが、 いずれも、 必要不可欠な回路から生じる寄生容量である。 ここで、 もし、 容量検出回路 1 0全体をヮンチップ I Cで形成するこ とができるならば、 入力保護回路 1 1 を設けないことで、 寄生容量 C i を大幅に削減することができる。 しかしながら、 複数種類の部品を組み 合わせて製品を製造する必要がある場合や容量型センサ C s と検出回路 とを離れた位置に実装しなければならない場合等においては、 容量型セ ンサ C s と検出回路とが分離された構造で容量検出回路を実装しなけれ ばならず、 バッファアンプ 1 2の入力段に入力保護回路 1 1 を設けるこ とは避けることができない。 そのために、 入力保護回路 1 1 に起因する 寄生容量が加算されることとなリ、 容量検出回路の感度が低下してしま うという問題がある。 発明の開示
そこで、 本発明は、 このような課題に鑑みてなされたものであり、 入 力保護回路を備え、 かつ、 高い感度をもつ容量検出回路を提供すること を目的とする。
上記目的を達成するために、 本発明に係る容量検出回路は、 入力保護 回路を構成するダイオー ドの容量をキャンセルする工夫を施している。 つまり、 本発明に係る容量検出回路は、 被検出コンデンサの容量を検 出する回路であって、 前記被検出コンデンサに信号線を介して接続され る第 1 バッファアンプ部と、 前記信号線と第 1 電源との間に直列に接続 された第 1 及び第 2ダイオードと、 前記信号線と第 2電源との間に直列 に接続された第 3及び第 4ダイォー ドとを含み、 前記第 1 バッファアン プ部の出力端子が、 前記第 1 ダイォー ドと前記第 2ダィォー ドとの第 1 接続点、 及び、 前記第 3ダイオー ドと前記第 4ダイォ ―ド、との第 2接続 点に接続されていることを特徴とする。 これによつて 、 信号線に接続さ れた第 1 ダイオー ド及び第 3ダイオー ドの両端が同電位となるので、 ダ ィオー ドの容量がキャンセルされ、 寄生容量が小さくな 、 谷 検出回 路の感度が大きくなる。
ここで、 第 1 電源は好ましくは正の電位で、 通常は、 回路の中の正電 源を用いる。 また、 第 2電源は好ましくは負の電位で、 通常は、 回路の 中の負電源又はグラン ドを用いる。 第 1 バッファアンプ部はバッファァ ンプの機能を有するなら何でもよい。 第 1 バッファアンプ部の電圧増幅 率は 「 1 」 が最も好ましいが、 それ以外の値でも可能である。 さらに、 被検出コンデンサに印加するバイアス電圧は交流でも、 直流でも、 直流 がのった交流でもよい。
また、 前記第 1 バッファアンプ部の出力端子と前記第 1 及び第 2接続 点とを、 それぞれ、 第 1 及び第 2コンデンサを介して交流的に接続し、 前記第 1 接続点については、 第 1 抵抗を介して前記第 1 電源の電位と前 記信号線の電位との間の電位に接続し、 前記第 2接続点については、 第 2抵抗を介して前記第 2電源の電位と前記信号線の電位との間の電位に 接続してもよい。 このとき、 前記第 1 及び第 2抵抗の抵抗値と前記第 1 及び第 2コンデンサの容量値と して、 前記第 1 バッファアンプ部の出力 信号のうち、 前記被検出コンデンサの変化容量及び当該被検出コンデン ザに加えるバイアス電圧の交流分に対応する周波数成分を通過させるよ うな抵抗値及び容量値とするのが好ましい。 これによつて、 第 1 バッフ ァアンプ部の出力端子と前記第 1 及び第 2接続点とは交流的に接続され ることとなり、 信号線に接続された第 1 ダイオー ド及び第 3ダイオー ド の両端が交流的に同電位となるので、 これらのダイォー ドの容量がキヤ ンセルされ、 寄生容量が小さくなリ、 被検出コンデンサの変化容量を検 出する回路と しての感度が大きくなる。
また、 前記第 1 抵抗と前記第 1 コンデンサとの接続点と前記第 1 接続 点との間に、 第 2バッファアンプ部を接続するとともに、 前記第 2抵抗 と前記第 2コンデンサとの接続点と前記第 2接続点との間に、 第 3バッ ファアンプ部を接続してもよい。 ここで、 好ましくは、 前記第 1 接続点 の電位と前記第 2接続点の電位とが前記信号線の電位と同じになるよう に、 前記第 1 〜第 3バッファアンプ部のそれぞれの電圧増幅率を設定す る。 更により好ましくは、 第 1 〜第 3バッファアンプ部の電圧増幅率を すべて 1 とする。 これによつて、 より確実に、 第 1 ダイオー ド及び第 3 ダイオー ドの両端が同電位に確保される。
また、 前記第 1 バッファアンプ部は、 入力段の回路と して、 M O S F E Tを含み、 前記 M O S F E Tのゲー トが前記第 1 バッファアンプ部の 入力端子に接続されている場合には、 前記 M O S F E Tの基板と前記第 1 バッファアンプ部の出力端子とを接続するのが好ましい。 これによつ て、 第 1 バッファアンプ部の入力容量がキャンセルされ、 容量検出回路 の感度が向上される。
また、 前記容量検出回路はさらに、 テス ト信号を入力するためのテス ト端子と、 前記第 1 バッファアンプ部の入力端子と前記テス ト端子との 間に直列に接続されたテス ト用コンデンサとスィッチとを設けてもよし、。 これによつて、 容量検出回路を、 被検出コンデンサと分離された回路と して実現する場合に、 被検出コンデンサが接続されていない状態であつ ても、 被検出コンデンサが接続されているのに等しい状態と し、 容量検 出回路単体で動作テス トを行うことができる。
なお、 本発明は、 このような容量検出回路と して実現することができ るだけでなく、 入力保護回路のダイオー ドの容量をキャンセルすること によって感度を向上させる容量検出方法と して実現することもできる。 本発明に係る容量検出回路によれば、 入力保護回路を構成するダイォ ードのうち、 信号線に接続されたダイオー ドの容量がキャンセルされる ので、 信号線の寄生容量が小さくなリ、 容量検出回路の感度が大幅に向 上される。
また、 容量検出回路を構成するバッファアンプ部の出力信号のうち、 容量型センサの容量変化及び当該被検出コンデンサに加えるバイアス電 圧の交流分に対応する周波数成分を入力保護回路のダイオー ドに印加さ せることで、 入力保護回路を構成するダイオー ドのうち、 信号線に接続 されたダイオー ドの両端の電位が交流的に同一となり、 容量がキャンセ ルされるので、 信号線の寄生容量が小さく なり、 容量型センサの容量変 化を検出する容量検出回路としての感度が大幅に向上される。
また、 バッファアンプの入力段における M O S F E Tの基板とバッフ ァアンプの出力端子とを接続しておく ことで、 バッファアンプの入力容 量がキャンセルされるので、 信号線の寄生容量が減少し、 容量検出回路 の感度が向上される。
さらに、 容量検出回路にテス ト用コンデンサとスィッチとを組み込ん でおく ことで、 容量型センサが接続されていない状態であっても、 容量 検出回路に容量型センサが接続されたに等しい状態を作ることができ、 回路の動作テス トを行うことが可能となる。 一方、 動作テス トを行って いないときは、 テス ト用コンデンサをバッファアンプ部の入力端子と出 力端子との間に接続しておくようにすることができる。 図面の簡単な説明
図 1 は、 従来の容量検出回路の回路図である。
図 2は、 図 1 に示された容量検出回路の等価回路の回路図である。 図 3は、本発明の実施の形態 1 における容量検出回路の回路図である。 図 4は、 図 3に示された容量検出回路の等価回路の回路図である。 図 5は、本発明の実施の形態 2における容量検出回路の回路図である。 図 6は、 図 5に示された容量検出回路の等価回路の回路図である。 図 7は、 図 6に示された等価回路に信号電圧を記した回路図であり、 ( a ) は回路が定常状態にある場合、 （ b ) は回路が変化状態にある場合 の回路図である。
図 8は、 図 5に示された容量検出回路に 2つのバッファアンプを付加 した容量検出回路の回路図である。
図 9は、 バッファアンプの入力段を構成する M O S F E Tの基板とバ ッファアンプの出力端子とを接続した回路図である。
図 1 0は、 容量検出回路にテス ト用コンデンサを付加した回路図であ る。
図 1 1 ( a ) 及び （ b ) は、 バッファアンプの一例を示す回路図であ る。 発明を実施するための最良の形態
以下、 本発明の実施の形態について図面を用いて詳細に説明する。 (実施の形態 1 )
図 3は、 本発明の一例と して実施の形態 1 における容量検出回路 2 0 の回路図を例示したものである。
この容量検出回路 2 0は、 容量型センサ C sの容量に対応した電圧信 号を出力する回路であり、 容量型センサ C s、 入力保護回路 2 1 、 抵抗
R h、 バッファアンプ 1 2、 容量型センサ C s とバッファアンプ 1 2と を接続する信号線 1 3等から構成される。 信号線 1 3は、 プルアップ抵 抗 R hを介して電源 V hに接続され、 直流電位が固定されている。 バッ ファアンプ 1 2は、 入力インピーダンスが高く、 かつ、 出力インピーダ ンスが低い電圧増幅率が 1 のィンピ一ダンズ変換器である。 図 1 に示さ れた従来の容量検出回路 1 0に比べ、 入力保護回路 2 1 の構成、 及び、 バッファアンプ 1 2の出力と入力保護回路 2 1 とが接続されている点等 が異なる。 以下、 従来の容量検出回路と同一の構成要素には同一の符号 を付し、 その説明を省略し、 異なる点を説明する。
入力保護回路 2 1 は、 信号線 1 3と正電源 （ + V d d ) との間に信号 線 1 3から正電源 （ + V d d ) に向かって電流が流れる方向となるよう に接続された 2つのダイオード D p 1 及び D p 2と、 信号線 1 3 と負電 源 （一 V d d ) との間に負電源 （一 V d d ) から信号線 1 3に向かって 電流が流れる方向となるように接続された 2つのダイオード D m 1 及び D m 2とから構成される。
そして、 バッファアンプ 1 2の出力端子は、 入力保護回路 2 1 のダイ オード D p 1 とダイオー ド D p 2との接続点 2 1 aに接続されるととも に、 ダイオード D m 1 と D m 2との接続点 2 1 bに接続されている。 以上のように構成された容量検出回路 2 0の動作は次の通りである。 図 4は、 図 3 に示された容量検出回路 2 0の等価回路である。 こ こで は、 ダイオー ド D p 2及び D m 1 の容量がそれぞれコンデンサ C d p及 び C d mと して、 バッファアンプ 1 2の入力容量がコンデンサ C g と し て図示されている。
コンデンサ C d pに着目すると、 その両端は、 バッファアンプ 1 2の 入力端子及び出力端子に接続されているので、 同電位となる。 同様に、 コンデンサ C d mの両端も同電位となる。 つまり、 これらのコンデンサ C d p及び C d mは、 いずれも、 その両端が同電位となり、 蓄積電荷が ゼロとなり、 見かけ上、 容量 C d p及び C d mがゼロとなる。 これは、 コンデンサの容量 Cと蓄積電荷 Qと両端子間の電圧 Vとの関係、 Q = C ■ V
において、 V = 0の場合に Q = 0、 つまり、 蓄積電荷がゼロとなり、 見かけ上、 容量 Cがゼロの場合に等しいこととなることから容易に理解 できる。
以上のことから、 信号線 1 3に接続されている 2つのダイオード D p 2及び D m 1 の容量 （コンデンサ C d p及び C d m) を無視することが できるので、 信号線 1 3の寄生容量 C i は、 コンデンサ C gだけ、 つま y、
C i = C g
となる。 よって、 従来の容量検出回路 1 0における信号線 1 3の寄生 容量 C i (= C d p + C d m+ C g ) に比べ、 入力保護回路に起因する 容量分が削減されることとなり、 その分だけ、 容量検出回路 2 0の感度 が向上する。 つまり、 上述の式 1 における分母に含まれる C i が大幅に 小さくなリ、 回路ゲイン、
A C/ ( C d + A C + C i )
が従来よりも大幅に大きくなる。
(実施の形態 2 )
図 5は、 本発明の一例である実施の形態 2における容量検出回路 3 0 の回路図を例示したものである。
この容量検出回路 3 0は、 容量型センサ C sの容量に対応した電圧信 号を出力する回路であり、 容量型センサ C s、 入力保護回路 3 1 、 抵抗 R h、 バッファアンプ 1 2、 コンデンサ C p、 コンデンサ C m、 容量型 センサ C s とバッファアンプ 1 2とを接続する信号線 1 3等から構成さ れる。 図 3に示された実施の形態 1 の容量検出回路 2 0に比べ、 2つの コンデンサ C p及び C mと 2つの抵抗 R p及び R mが追加されている点 が異なる。 以下、 実施の形態 1 の容量検出回路 2 0と同一の構成要素に は同一の符号を付し、 その説明を省略し、 異なる点を説明する。
入力保護回路 3 1 のダイオード D p 1 とダイオード D p 2との接続点 3 1 aには、 固定電圧 V p との間に抵抗 R pが接続されるとともに、 ッファアンプ 1 2の出力端子との間にコンデンサ C pが接続されている。 同様に、 入力保護回路 3 1 のダイオー ド D m l とダイオー ド D m 2との 接続点 3 1 bには、 固定電圧 V mとの間に抵抗 R mが接続されるととも に、 バッファアンプ 1 2の出力端子との間にコンデンサ C mが接続され ている。
コンデンサ C p と抵抗 R pは、 ノくッファアンプ 1 2の出力電圧を入力 と し、これらの接続点を出力とするハイパスフィルタを構成しているが、 容量型センサ C sの変化容量 A C及びバイアス電源の電圧 V b (交流分） に対応する周波数帯域の信号を通過させる時定数となるように、 その容 量値及び抵抗値が設定されている。 同様に、 コンデンサ Cmと抵抗 Rm についても、同様の周波数帯域の信号を通過させる時定数となるように、 その容量値及び抵抗値が設定されている。 したがって、 バッファアンプ 1 2の出力電圧の交流分がコンデンサ Cmを通過して入力保護回路 3 1 の接続点 3 1 bに印加されることになる。
固定電圧 V pは、 信号線 1 3の電位 V h と正電源 （ + V d d ) との間 の値であり、 ダイオード D p 1 及び D p 2がいずれも通常動作において 逆バイアスとなるようにバイアスしておくための直流電位である。 同様 に、 固定電圧 Vmは、 信号線 1 3の電位 V h と負電源 （一 V d d ) との 間の値であり、 ダイオー ド D m 1 及び D m 2がいずれも通常動作におい て逆バイアスとなるようにバイアスしておくための直流電位である。 以上のように構成された容量検出回路 3 0の動作は次の通りである。 図 6は、 図 5に示された容量検出回路 3 0の等価回路である。 ここで は、 ダイオード D p 2及び D m 1 の容量がそれぞれコンデンサ C d p及 び C d mと して、 バッファアンプ 1 2の入力容量がコンデンサ C gと し て図示されている。
信号線 1 3における電圧の交流分は、 バッファアンプ 1 2から出力さ れ、 コンデンサ C p及び C mを通 ϋして、 入力保護回路 3 1 の接続点 3 1 a及び 3 1 bに印加される。 つまり、 交流分に着目すると、 コンデン サ C d p及び C d mは、 それぞれ、 両端の電位が同一となり、 実施の形 態 1 と同様に、 見.かけ上、 容量 C d p及び C d mがゼロとなる。
以上のことから、 信号線 1 3に接続されている 2つのダイオード D p 2及ぴ D m 1 の容量 （コンデンサ C d p及び C d m) を無視することが できるので、 信号線 1 3の寄生容量 C i はコンデンサ C gだけとなり、 実施の形態 1 と同様の効果が奏される。
以上の動作を解析式を用いて説明すると次の通りである。
図 7 ( a ) は、 容量検出回路 3 0が定常状態、 つまり、 容量型センサ C sの容量が定常値 C dに等しい （変化容量 A C = 0である） ときの各 箇所での電圧値を記入した回路図である。ここで電圧 V bを直流とする。 つまり、 信号線 1 3の電圧は V hであり、 バッファアンプ 1 2の出力電 圧は V hであり、入力保護回路 3 1 の接続点 3 1 aの電圧は V pであり、 入力保護回路 3 1 の接続点 3 1 bの電圧は V mである。
一方、 図 7 ( b ) は、 容量検出回路 3 0の容量型センサ C sの容量が 変化しているときの各箇所での電圧値を記入した回路図である。つまり、 信号線 1 3の電圧は （V s i g + V h ) であり、 バッファアンプ 1 2の 出力電圧は （ V s i g + V h ) であり、 入力保護回路 3 1 の接続点 3 1 aの電圧は （ V s i g + V p ) であり、 入力保護回路 3 1 の接続点 3 1 bの電圧は （V s i g + V m) である。
ここで、 抵抗 R h及ぴバッファアンプ 1 2の入力抵抗が極めて高く、 信号線 1 3の電荷量が保存されるとすると、 図 7 ( a ) に示された定常 状態における信号線 1 3の電荷量 Q 1 と図 7 ( b ) に示された変化状態 における信号線 1 3の電荷量 Q 2とが等しくなる。
ここで、 図 7 ( a )■ に示された定常状態における信号線 1 3の電荷量 Q 1 は、
Q 1 = C d - (V - V b ) + C d p ' (V h— V p ) + C d m ( V h - V m ) + C g ■ V h
である。 一方、 図 7 ( b ) に示された変化状態における信号線 1 3の 電荷量 Q 2は、
Q 2 = ( C d + Δ C ) ■ ( V s i g + V h - V b ) + C d p ■ ( V s i g + V h - V s i g - V p ) + C d m (V s i g + V h - V s i g - V m ) + C g ■ ( V s i g + V h )
である。 そして、
Q 1 = Q 2
が成立する。 これらの式より、 容量型センサ C sの容量変化に対応す る信号成分 V s i gは、
V s i g = ( A C/ ( C d + A C + C g )) ' (V b— V h )
と表される。この式から、バッファアンプ 1 2の出力信号の交流分は、 入力保護回路 3 1 の 2つのダイオー ド D p 2及び Dm l の容量 （コンデ ンサ C d p及び C d m) の影響を受けないことが分かる。 つまり、 信号 線 1 3の寄生容量 C i は、 見かけ上、 コンデンサ C gだけとなり、 従来 よりも感度が大きくなる。
以上、 本発明に係る容量検出回路について、 2つの実施の形態を用い て説明したが、 本発明は、 これらの実施の形態に限定されるものではな い。
たとえば、 バイアス電源の電圧 V bを交流や直流がのった交流と して もよい。 また、 図 8に示される容量検出回路 4 0のように、 バッファァ ンプ 4 2及び 4 3を 2つのダイォードの接続点とバッファアンプ 1 2の 出力端子からコンデンサ C p又は C mを介して接続してもよい。 この容 量検出回路 4 0は、 実施の形態 2における容量検出回路 3 0の接続点 3 1 a と抵抗 R pとの間、 及び、 接続点 3 1 b と抵抗 R mとの間に、 入力 インピーダンスが高く、 かつ、 出力インピーダンスが低い電圧増幅率が 1 のインピーダンス変換器 （それぞれ、 バッファアンプ 4 2及び 4 3 ) を揷入した回路に相当する。 これによつて、 バッファアンプ 1 2の出力 負荷から入力保護回路 4 1 が切り離されるとともに、 バッファアンプ 4 2及び 4 3を介して入力保護回路 4 1 の接続点 4 1 a及び 4 1 bに電圧 が供給されるので、 コンデンサ C d p及び C d mの両端の電位がより確 実に同電位に保持され得る。
また、 図 9の回路図に示されるように、 バッファアンプ 1 2の内部の 回路において、 入力端子が M O S F E Tのゲー トに接続されている場合 には、 バッファアンプ 1 2の入力容量 （コンデンサ C g ) は、 その M O S F E Tのゲ一 ト容量であり、その大部分がゲー ト基板間の容量である。 したがって、 このような場合においては、 M O S F E Tの基板とバッフ ァアンプ 1 2の出力端子とを接続してもよい。 これによつて、 ゲー ト基 板間の容量がキャンセルされ、 寄生容量 C i が小さくなリ、 容量検出回 路の感度が向上される。
また、 容量型センサ C sを除く容量検出回路がワンチップ I Cゃブレ ッ ドボー ド等で実現される場合においては、 図 1 0の回路図に示される ように、容量検出回路をテス トするための回路を付加しておいてもよし、。 図 1 0の回路図では、 ノくッファアンプ 1 2の入力端子は、 テス ト用コン デンサ 5 0とスィッチ 5 1 とを介して、 テス ト用 P A D ( I Cの電極端 子） 5 2に接続され、 スィッチ 5 1 の制御端子は切替用 P A D 5 3 (あ るいは、 スィ ッチ切替制御回路） に接続されている。 このような構成に よって、 テス ト時には、 切替用 P A D 5 3から所定の第 1 電圧を印加し てスィ ッチ 5 1 をテス ト用 P A D 5 2に接続しテス ト状態とすることで、 容量検出回路に容量型センサ （テス ト用コンデンサ 5 0 ) が接続された 状態となり、 テス ト用 P A D 5 2にテス ト信号を入力する等によって容 量検出回路をテス トすることができる。 一方、 テス ト完了後には、 切替 用 P A D 5 3から所定の第 2電圧を印加してスィッチ 5 1 をバッファァ ンプ 1 2の出力端子に接続してテス ト用コンデンサ 5 0の両端を同電位 と し、 感度低下を起こさないようにしておく こともできる。
また、 実施の形態 1 及び 2におけるバッファアンプ 1 2、 4 2、 4 3 は、 図 1 1 ( a ) に示されるオペアンプ （演算増幅器） によるボルテー ジフォロワで構成してもよいし、 図 1 1 ( b ) に不される M O S F E T を用いた回路で構成してもよい。
また、 コンデンサ C d p及び C d mの両端の電圧に位相差が生じる場 合には、 コンデンサ C d p及び C d mの一端から他端までのループ回路 上に位相補償回路を挿入し、 位相差が生じないよラに調整してもよい。 あるいは、 実施の形態 2における容量検出回路 3 0の抵抗 R p及び R m を可変抵抗と し、 コンデンサ C p及び C mを可久容量とすることで、 位 相補償と通過帯域の調整とを同時に行うようにしてもよい。 産業上の利用の可能性
本発明は、 容量検出回路と して、 特に、 微小な静電容量の変化分に対 応した信号を出力する回路と して利用することができ、 例えば、 コンデ ンサマイクロホン等の物理量の変化に応じて容量が変化する容量型セン ザの検出回路と して利用することができる。

Claims

請 求 の 範 囲
1 . 被検出コンデンサの容量を検出する回路であって、
前記被検出コンデンサに信号線を介して接続される第 1 バッファアン プ部と、
前記信号線と第 1 電源との間に直列に接続された第 1 及び第 2ダイォ ードと、
前記信号線と第 2電源との間に直列に接続された第 3及び第 4ダイォ 一ドとを含み、
前記第 1 バッファアンプ部の出力端子が、 前記第 1 ダイォードと前記 第 2ダイォー ドとの第 1 接続点、 及び、 前記第 3ダイォードと前記第 4 ダイオー ドとの第 2接続点に接続されている
ことを特徴とする容量検出回路。
2 . 前記第 1 バッファアンプ部の電圧増幅率が 1 である
ことを特徴とする請求の範囲 1 記載の容量検出回路。
3 . 前記第 1 バッファアンプ部の出力端子は、 前記第 1 及び第 2接続点 と、 それぞれ、 第 1 及び第 2コンデンサを介して交流的に接続され、 前記第 1接続点は、 第 1 抵抗を介して前記第 1 電源の電位と前記信号 線の電位との間の電位に接続され、
前記第 2接続点は、 第 2抵抗を介して前記第 2電源の電位と前記信号 線の電位との間の電位に接続されている
ことを特徴とする請求の範囲 1 記載の容量検出回路。
4 . 前記第 1 抵抗と前記第 1 コンデンサは、 前記第 1 バッファアンプ部 の出力信号のうち、 前記被検出コンデンサの変化容量及び当該被検出コ ンデンサに加えるバイアス電圧の交流分に対応する周波数成分を通過さ せるような抵抗値及び容量値であリ、
前記第 2抵抗と前記第 2コンデンサは、 前記第 1 バッファアンプ部の 出力信号のうち、 前記被検出コンデンサの変化容量及び当該被検出コン デンサに加えるバイアス電圧の交流分に対応する周波数成分を通過させ るような抵抗値及び容量値である
ことを特徴とする請求の範囲 3記載の容量検出回路。
5 . 前記第 1 抵抗と前記第 1 コンデンサとの接続点と前記第 1 接続点と の間には第 2バッファアンプ部が接続され、
前記第 2抵抗と前記第 2コンデンザとの接続点と前記第 2接続点との 間には第 3バッファアンプ部が接続されている
ことを特徴とする請求の範囲 3記載の容量検出回路。
6 . 前記第 1 接続点の電位と前記第 2接続点の電位とが前記信号線の電 位と同じになるように、 前記第 1 〜第 3バッファアンプ部のそれぞれの 電圧増幅率が設定されている
ことを特徴とする請求の範囲 5記載の容量検出回路。
7 . 前記第 1 バッファアンプ部は、 入力段の回路と して、 M O S F E T を含み、
前記 M O S F E Tのゲー トは、 前記第 1 バッファアンプ部の入力端子 に接続され、
前記 M O S F E Tの基板は、 前記第 1 バッファアンプ部の出力端子に 接続されている
ことを特徴とする請求の範囲 1 記載の容量検出回路。
8 . 前記容量検出回路はさらに、
テス ト信号を入力するためのテス ト端子と、
前記第 1 バッファアンプ部の入力端子と前記テス ト端子との間に直列 に接続されたテス ト用コンデンサとスィッチとを含む
ことを特徴とする請求の範囲 1 記載の容量^出回路。
9 . 被検出コンデンサの容量を検出する回路であって、
前記被検出コンデンザに信号線を介して接続される電圧増幅率が 1 の バッファアンプ部と、
前記信号線と第 1 電源との間に、 前記信号線から前記第 1 電源に向か つて電流が流れる方向に直列接続された第 1 及び第 2ダイォー ドと、 前記信号線と第 2電源との間に、 前記第 2電源から前記信号線に向か つて電流が流れる方向に直列接続され第 3及び第 4ダイオー ドと、 前記信号線と前記第 1 電源の電位以下で前記第 2電源の電位以上の電 位との間に接続された抵抗とを含み、
前記バッファアンプ部の出力端子が、 前記第 1 ダイォー ドと前記第 2 ダイオー ドとの接続点、 及び、 前記第 3ダイオー ドと前記第 4ダイォー ドとの接続点に接続されている
ことを特徴とする容量検出回路。
1 0 . 被検出コンデンサの容量を検出する回路であって、
前記被検出コンデンサに信号線を介して接続される電圧増幅率が 1 の バッファアンプ部と、
前記信号線と第 1 電源との間に、 前記信号線から前記第 1 電源に向か つて電流が流れる方向に直列接続された第 1 及び第 2ダイオードと、 前記信号線と第 2電源との間に、 前記第 2電源から前記信号線に向か つて電流が流れる方向に直列接続され第 3及び第 4ダイォードと、 前記第 1 電源の電位以下で前記第 2電源の電位以上の電位と前記信号 線との間に接続された抵抗と、
前記バッファアンプ部の出力端子と、 前記第 1 ダイォードと前記第 2 ダイオー ドとの第 1 接続点との間に接続されたコンデンサと、
前記第 1 接続点と、 前記第 1 電源の電位と前記信号線の電位との間の 電位とに接続された抵抗と、
前記バッファアンプ部の出力端子と、 前記第 3ダイオー ドと前記第 4 ダイオー ドとの第 2接続点との間に接続されたコンデンサと、
前記第 2接続点と、 前記第 2電源の電位と前記信号線の電位との間の 電位とに接続された抵抗とを含む
ことを特徴とする容量検出回路。
1 1 . 被検出コンデンサの容量を検出する回路であって、
前記被検出コンデンザに信号線を介して接続される電圧増幅率が 1 の 第 1 バッファアンプ部と、
前記信号線と第 1 電源との間に、 前記信号線から前記第 1 電源に向か つて電流が流れる方向に直列接続された第 1 及び第 2ダイォ一 ドと、 前記信号線と第 2電源との間に、 前記第 2電源から前記信号線に向か つて電流が流れる方向に直列接続され第 3及び第 4ダイオー ドと、 前記第 1 バッファアンプ部の出力端子と、 前記第 1 ダイォードと前記 第 2ダイォードとの第 1 接続点との間に直列に接続された第 1 コンデン サ及び第 2バッファアンプ部と、
前記第 1 コンデンザと前記第 2バッファアンプ部との接続点と、 前記 第 1 電源の電位と前記信号線の電位との間の電位とに接続された第 1 抵 杭と、
前記第 1 バッファアンプ部の出力端子と、 前記第 3ダイォー ドと前記 第 4ダイオー ドとの第 2接続点との間に直列に接続された第 2コンデン サ及び第 3バッファアンプ部と、
前記第 2コンデンサと前記第 3バッファアンプ部との接続点と、 前記 第 2電源の電位と前記信号線の電位との間の電位とに接続された第 2抵 抗と、
前記第 1 電源の電位以下で前記第 2電源の電位以上の電位と前記信号 線との間に接続された第 3抵抗とを含む
ことを特徴とする容量検出回路。
1 2 . 被検出コンデンサの容量を検出する方法であって、
前記被検出コンデンサと電圧増幅率が 1 のバッファアンプ部とを信号 線で接続し、
前記信号線と第 1 電源との間に第 1 及び第 2ダイォ一ドを直列に接続 するとともに、 前記信号線と第 2電源との間に第 3及び第 4ダイォード を直列に接続し、
前記バッファアンプ部の出力端子を、 前記第 1 ダイオードと前記第 2 ダイオードとの接続点、 及び、 前記第 3ダイオードと前記第 4ダイォー ドとの接続点に接続することによって、 前記信号線に接続された前記第 1 ダイオード及び前記第 3ダイオードの容量をキャンセルさせる ことを特徴とする容量検出方法。
PCT/JP2004/011577 2003-08-06 2004-08-05 容量検出回路及び容量検出方法 WO2005015246A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020057016160A KR100655258B1 (ko) 2003-08-06 2004-08-05 용량 검출 회로 및 용량 검출 방법
US10/567,092 US7557590B2 (en) 2003-08-06 2004-08-05 Capacitance detection circuit and capacitance detection method
CNB2004800213623A CN100478691C (zh) 2003-08-06 2004-08-05 电容检测电路以及电容检测方法
EP04771552A EP1686383A4 (en) 2003-08-06 2004-08-05 CIRCUIT AND METHOD FOR DETERMINING CAPACITANCE
NO20061073A NO20061073L (no) 2003-08-06 2006-03-06 Kapasitansdeteksjonskrets og fremgangsmate for kapasitansdeteksjon

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003287991A JP3693665B2 (ja) 2003-08-06 2003-08-06 容量検出回路及び容量検出方法
JP2003-287991 2003-08-06

Publications (1)

Publication Number Publication Date
WO2005015246A1 true WO2005015246A1 (ja) 2005-02-17

Family

ID=34131497

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/011577 WO2005015246A1 (ja) 2003-08-06 2004-08-05 容量検出回路及び容量検出方法

Country Status (8)

Country Link
US (1) US7557590B2 (ja)
EP (1) EP1686383A4 (ja)
JP (1) JP3693665B2 (ja)
KR (1) KR100655258B1 (ja)
CN (1) CN100478691C (ja)
NO (1) NO20061073L (ja)
TW (1) TWI266061B (ja)
WO (1) WO2005015246A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI240403B (en) * 2004-04-29 2005-09-21 Via Tech Inc Electrostatic discharge protection circuit
KR20070078522A (ko) * 2006-01-27 2007-08-01 삼성전자주식회사 표시 장치 및 액정 표시 장치
JP4816487B2 (ja) * 2007-02-13 2011-11-16 アイシン精機株式会社 静電容量検出装置
US8711129B2 (en) * 2007-01-03 2014-04-29 Apple Inc. Minimizing mismatch during compensation
US8049732B2 (en) 2007-01-03 2011-11-01 Apple Inc. Front-end signal compensation
CN101281220B (zh) * 2008-01-02 2010-09-29 清华大学 电容检测电路及其电容式传感器接口电路芯片
TWI383310B (zh) * 2008-03-14 2013-01-21 Tpo Displays Corp 控制方法、電路及電子系統
DE102008057823A1 (de) * 2008-11-18 2010-08-19 Ident Technology Ag Kapazitives Sensorsystem
EP2299284A1 (en) * 2009-09-18 2011-03-23 ABB Technology AG Method, capacitance meter, and computer program product for improved capacitance measurement
JP2011170616A (ja) * 2010-02-18 2011-09-01 On Semiconductor Trading Ltd 静電容量型タッチセンサ
CN102193695A (zh) * 2010-03-05 2011-09-21 启迪科技股份有限公司 触控面板测试设备及其检测装置
EP2413149A1 (en) * 2010-07-29 2012-02-01 Imec Capacitance measurement in microchips
US8688393B2 (en) * 2010-07-29 2014-04-01 Medtronic, Inc. Techniques for approximating a difference between two capacitances
US8860455B2 (en) 2010-12-24 2014-10-14 Intel Corporation Methods and systems to measure a signal on an integrated circuit die
US8780512B2 (en) * 2011-04-01 2014-07-15 Neurosky, Inc. Low leakage ESD structure for non-contact bio-signal sensors
US8933712B2 (en) 2012-01-31 2015-01-13 Medtronic, Inc. Servo techniques for approximation of differential capacitance of a sensor
CN102749525B (zh) * 2012-06-05 2015-05-20 泰凌微电子（上海）有限公司 电容检测方法及电容检测电路
KR101497586B1 (ko) * 2012-07-05 2015-03-02 호쿠토 덴시 고교 가부시키가이샤 정전용량형의 수분 검출 장치
CN103969468B (zh) * 2013-01-29 2019-03-15 北京哲朗科技有限公司 微机械加速度计小电容补偿方法
US10260983B2 (en) * 2014-01-20 2019-04-16 Lear Corporation Apparatus and method for diagnostics of a capacitive sensor with plausibility check
EP3123816B1 (de) * 2014-03-24 2017-12-27 BSH Hausgeräte GmbH Gargerätevorrichtung mit selbststeuernder überbrückungseinheit
CN104316087B (zh) * 2014-09-30 2017-01-18 广东合微集成电路技术有限公司 一种电容式传感器的测量电路
US9706312B2 (en) * 2014-12-16 2017-07-11 Stmicroelectronics S.R.L. Sensing circuit and method of detecting an electrical signal generated by a microphone
JP6832207B2 (ja) * 2017-03-29 2021-02-24 東京エレクトロン株式会社 静電容量測定用の測定器
JP6960831B2 (ja) * 2017-11-17 2021-11-05 エイブリック株式会社 センサ装置
CN108168580B (zh) * 2017-12-21 2020-05-08 中国科学院上海微系统与信息技术研究所 一种用于硅基mems电容式传感器的防静电结构
TWI645200B (zh) * 2018-01-04 2018-12-21 國立彰化師範大學 非接觸式靜電量測裝置
CN108519541A (zh) * 2018-04-23 2018-09-11 珠海深圳清华大学研究院创新中心 一种检测电路及检测设备
CN113167563B (zh) * 2018-12-10 2023-05-23 株式会社爱信 静电电容传感器
CN110823316B (zh) * 2019-10-25 2021-10-01 德阳市新泰自动化仪表有限公司 具有屏蔽干扰功能的电容信号检测电路
KR20210092863A (ko) * 2020-01-16 2021-07-27 삼성디스플레이 주식회사 정전기 방전 보호 회로 및 이를 포함하는 유기 발광 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646538A (en) * 1969-10-27 1972-02-29 Rosemount Eng Co Ltd Transducer circuitry for converting a capacitance signal to a dc current signal
EP0723166A1 (en) 1995-01-18 1996-07-24 Carlo Gavazzi AG Capacitive sensor
US20020109153A1 (en) 2001-02-15 2002-08-15 Ming-Dou Ker Silicon-on-insulator diodes and ESD protection circuits
JP2003075486A (ja) * 2001-09-06 2003-03-12 Sumitomo Metal Ind Ltd インピーダンス検出回路及び静電容量検出回路とその方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285120A (en) * 1988-09-15 1994-02-08 Rockwell International Corporation Broadband phase splitter
JPH05335493A (ja) 1992-05-28 1993-12-17 Sanyo Electric Co Ltd 入力保護回路
GB9422911D0 (en) * 1994-11-14 1995-01-04 Moonstone Technology Ltd Capacitive touch detectors
US6151967A (en) * 1998-03-10 2000-11-28 Horizon Technology Group Wide dynamic range capacitive transducer
US6005439A (en) * 1998-07-09 1999-12-21 National Semiconductor Corporation Unity gain signal amplifier
US6271060B1 (en) * 1999-09-13 2001-08-07 Vishay Intertechnology, Inc. Process of fabricating a chip scale surface mount package for semiconductor device
US6724324B1 (en) * 2000-08-21 2004-04-20 Delphi Technologies, Inc. Capacitive proximity sensor
JP2002100761A (ja) * 2000-09-21 2002-04-05 Mitsubishi Electric Corp シリコンｍｏｓｆｅｔ高周波半導体デバイスおよびその製造方法
CA2360031C (en) * 2000-10-30 2006-06-20 Thomas & Betts International, Inc. Capacitive test point voltage and phasing detector
US7102366B2 (en) * 2001-02-09 2006-09-05 Georgia-Pacific Corporation Proximity detection circuit and method of detecting capacitance changes
TW475250B (en) * 2001-03-14 2002-02-01 Taiwan Semiconductor Mfg ESD protection circuit to be used in high-frequency input/output port with low capacitance load
DE10134680A1 (de) * 2001-07-20 2003-02-06 Endress & Hauser Gmbh & Co Kg Schaltungsanrdnung für einen kapazitiven Sensor
US6950514B2 (en) * 2002-03-06 2005-09-27 Intersil Americas Inc. Voltage reference filter for subscriber line interface circuit
US7315438B2 (en) * 2003-06-10 2008-01-01 Seiko Epson Corporation Technique to reduce ESD loading capacitance
JP4455201B2 (ja) * 2004-07-20 2010-04-21 富士通マイクロエレクトロニクス株式会社 検出回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646538A (en) * 1969-10-27 1972-02-29 Rosemount Eng Co Ltd Transducer circuitry for converting a capacitance signal to a dc current signal
EP0723166A1 (en) 1995-01-18 1996-07-24 Carlo Gavazzi AG Capacitive sensor
US20020109153A1 (en) 2001-02-15 2002-08-15 Ming-Dou Ker Silicon-on-insulator diodes and ESD protection circuits
JP2003075486A (ja) * 2001-09-06 2003-03-12 Sumitomo Metal Ind Ltd インピーダンス検出回路及び静電容量検出回路とその方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1686383A4 *

Also Published As

Publication number Publication date
CN1826534A (zh) 2006-08-30
TWI266061B (en) 2006-11-11
KR20060024345A (ko) 2006-03-16
JP3693665B2 (ja) 2005-09-07
KR100655258B1 (ko) 2006-12-11
NO20061073L (no) 2006-05-05
EP1686383A4 (en) 2007-09-26
CN100478691C (zh) 2009-04-15
US20080150553A1 (en) 2008-06-26
EP1686383A1 (en) 2006-08-02
TW200508619A (en) 2005-03-01
JP2005055362A (ja) 2005-03-03
US7557590B2 (en) 2009-07-07

Similar Documents

Publication Publication Date Title
WO2005015246A1 (ja) 容量検出回路及び容量検出方法
JP3498318B2 (ja) 容量検出システム及び方法
US10823774B2 (en) Sensor arrangement with a capacitive sensor and method for generating an amplified sensor signal with a capacitive sensor
US8023667B2 (en) Micro-electro-mechanical systems (MEMS) capacitive sensing circuit
JP2009290490A (ja) 増幅回路
EP2198313B1 (en) Switched capacitor measurement circuit for measuring the capacitance of an input capacitor
US8525529B2 (en) Impedance detection circuit and adjustment method of impedance detection circuit
EP1894026A1 (en) Capacitance-to-voltage conversion method and apparatus
US7291825B2 (en) Capacitance type physical quantity sensor
TW202026843A (zh) 電容式觸控偵測電路
TWI412759B (zh) 感測器基板及檢查裝置
JPH1141064A (ja) バランス／シングル変換回路
GB2560588A (en) MEMS transducer amplifiers
JP2004096324A (ja) 増幅回路
JP4047750B2 (ja) 静電容量の検出回路及び検出方法
JP2002185298A (ja) 物理量検出回路
US20240120888A1 (en) Semiconductor Integrated Circuit
US20220412776A1 (en) Electrostatic capacitance detection circuit and electronic device
JP4355876B2 (ja) 物理量検出回路
JP3600187B2 (ja) エミッタフォロワ回路
US20060044058A1 (en) Method and circuit for facilitating control of AC coupling in an amplifier circuit
US7061278B1 (en) Differential narrowband peak detector
CN116047113A (zh) 电容式mems加速度计
JP5019059B2 (ja) スイッチトキャパシタ回路を用いた積分回路、ローパスフィルタおよび電子機器
JP5120080B2 (ja) アナログスイッチおよびスイッチトキャパシタフィルタ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480021362.3

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057016160

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004771552

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10567092

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020057016160

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004771552

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020057016160

Country of ref document: KR