WO2005010957A1 - 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 - Google Patents

半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 Download PDF

Info

Publication number
WO2005010957A1
WO2005010957A1 PCT/JP2004/009721 JP2004009721W WO2005010957A1 WO 2005010957 A1 WO2005010957 A1 WO 2005010957A1 JP 2004009721 W JP2004009721 W JP 2004009721W WO 2005010957 A1 WO2005010957 A1 WO 2005010957A1
Authority
WO
WIPO (PCT)
Prior art keywords
bonding
metal layer
semiconductor
layer
bonding metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/009721
Other languages
English (en)
French (fr)
Inventor
Kazunori Hagimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of WO2005010957A1 publication Critical patent/WO2005010957A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present invention relates to a bonded semiconductor body and a method for manufacturing the same, and a light-emitting element and a method for manufacturing the same.
  • a light-emitting device having a light-emitting layer (first semiconductor layer) formed of a III-V compound semiconductor, for example, an AlGalnP mixed crystal utilizes the fact that the AlGalnP mixed crystal lattice-matches with GaAs. Then, the light emitting layer portion made of AlGalnP mixed crystal is epitaxially grown on the GaAs single crystal substrate.
  • the AlGalnP mixed crystal constituting the light emitting layer has a larger band gap than GaAs, the emitted light is absorbed by the GaAs substrate, and it is difficult to obtain sufficient light extraction efficiency.
  • various publications including Japanese Patent Application Laid-Open No.
  • 2001-339100 include a method of removing a GaAs substrate for growing a light-emitting layer and a method of using a reinforcing element substrate (second semiconductor layer). Also, there is disclosed a technique of bonding a light emitting layer portion (first semiconductor layer) via a reflective layer.
  • an object of the present invention is to provide a bonded semiconductor bonded body in which a plurality of semiconductor layers are bonded via a metal layer, which can have sufficient bonding strength even at a low bonding heat treatment temperature.
  • Patent Document 1 JP 2001-339100 A
  • a first protrusion that is harder than the second bonding metal layer is formed on the bonding surface of the first semiconductor layer, and the first protrusion is formed at a bonding interface between the first bonding metal layer and the second bonding metal layer. It is characterized by undulations based on.
  • first invention The present invention is hereinafter referred to as "first invention”.
  • the first bonding portion is formed on the bonding surface of the first semiconductor layer with the first protrusion harder than the second bonding metal layer.
  • An undulation based on the first convex portion occurs at a bonding interface with the metal layer.
  • the bonding area of the bonding metal layer is increased, so that the shellfish divination strength can be improved.
  • a first projection that is harder than the second bonding metal layer is formed on the bonding surface of the first semiconductor layer
  • a second convex portion harder than the first bonding metal layer is formed on the bonding surface of the second semiconductor layer,
  • the first projections and the second projections are alternately arranged.
  • the present invention is hereinafter referred to as a second invention.
  • the first convex portion and the second convex portion are arranged so as to be staggered, the first convex portion and the second convex portion are fitted through the first coupling metal layer and the second coupling metal layer. It has become. By bonding in the fitted state in this manner, the bonding strength can be improved.
  • the method for manufacturing a bonded semiconductor composite according to the present invention includes:
  • first bonding metal layer on the bonding surface of the first semiconductor layer and forming a second bonding metal layer on the bonding surface of the second semiconductor layer;
  • the metal layer and the second bonding metal layer are brought into close contact with each other, and the first bonding metal layer having the undulation based on the first convex portion is cut into the second bonding metal layer at the position of the first convex portion and bonded.
  • the bonding surface of the second semiconductor layer has a harder bonding surface than the first bonding metal layer.
  • the two convex portions are formed so as to be alternate with the first convex portions, and in the bonding step, the second bonding metal layer having undulations based on the second convex portions is first bonded at the position of the second convex portions. Cut into the metal layer.
  • the first semiconductor layer and the second semiconductor layer is formed with a projection that is harder than the bonding metal layer formed on the opposing bonding surface.
  • the bonding metal layer having undulations based on the convex portions is cut into the other bonding metal layer and bonded.
  • the first bonding metal layer and the second bonding metal layer are bonded in a fitted state, and the bonding area increases, so that the bonding strength can be improved and the bonding heat treatment temperature can be reduced. Even if it is lowered, sufficient bonding strength can be obtained.
  • the first bonding metal layer and the second bonding metal layer can each contain Au as a main component.
  • the bonding of the first bonding metal layer and the second bonding metal layer can be performed at a temperature higher than 180 ° C and 360 ° C or lower. Since the Au-based metal layers are easily integrated even at a relatively low temperature, sufficient bonding strength can be obtained even when the heat treatment temperature for bonding is low. In addition, Au is chemically stable, so that it can maintain a good bonding state where deterioration and corrosion hardly occur.
  • the thickness of the bonding metal layer formed on the bonding surface on which the protrusions are arranged is at least 1 to 10 times the height of the protrusions formed from the shell occupying surface. It is preferable to set within the range. In order to bond the bonding metal layers well, it is preferable that the thickness of the bonding metal layer is at least 1 times the height of the projections. There is a possibility that it becomes difficult to cause undulation based on the part, and it is difficult to cut into and bond to the other bonding metal layer.
  • FIG. 1A is a first view showing an outline of a second embodiment of a bonded semiconductor body according to the present invention.
  • FIG. 1B is a second diagram schematically showing a second embodiment of the bonded semiconductor body according to the present invention.
  • FIG. 2A is a first diagram schematically showing a first embodiment of a bonded semiconductor body according to the present invention.
  • FIG. 2B is a second diagram schematically showing the first embodiment of the bonded semiconductor body according to the present invention.
  • FIG. 3A is a first diagram showing an arrangement of convex portions in the bonded semiconductor body of FIGS. 2A and 2B.
  • FIG. 3B is a second diagram showing the arrangement of the protrusions in the bonded semiconductor body of FIGS. 2A and 2B.
  • FIG. 4A is a first view schematically showing a semiconductor-bonded assembly having a three-layer structure.
  • FIG. 4B is a second view schematically showing a bonded semiconductor bonded body having a three-layer structure.
  • FIG. 5A is an outline of a bonded semiconductor bonded body in which a bonding metal layer is selectively formed. The first figure showing the abbreviation.
  • FIG. 5B is a second view schematically showing a bonded semiconductor bonded body in which a bonding metal layer is selectively formed.
  • FIG. 6 is a view schematically showing a first embodiment of a light emitting device of the present invention.
  • FIG. 7 is a diagram showing a manufacturing process of the light emitting device of FIG.
  • FIG. 8 is a view schematically showing a second embodiment of the light emitting device of the present invention.
  • FIG. 1A, FIG. 1B, FIG. 2A and FIG. 2B are conceptual views showing a second embodiment and a first embodiment of the bonded semiconductor joined body 100 of the present invention.
  • the first semiconductor layer 104 and the second semiconductor layer 107 are bonded via the bonding metal layer 5.
  • the bonding metal layer 5 includes a first bonding metal layer 5a formed on the bonding surface A of the first semiconductor layer 104 and a second bonding metal layer formed on the bonding surface B of the second semiconductor layer 107. metal It is formed by bonding with the layer 5b.
  • a first convex portion 6a harder than the second bonded metal layer 5b is formed on the bonded surface A of the first semiconductor layer 104, and the first bonded metal layer Undulation based on the first convex portion 6a occurs at the bonding interface K between the 5a and the second bonding metal layer 5b.
  • the first convex portion 6a disposed on the bonded surface A of the first semiconductor layer 104 and the first convex portion 6a disposed on the bonded surface B of the second semiconductor layer 107 The two convex portions 6b are arranged so as to be alternate with each other, and are in a state where they are fitted via the bonding metal layer 5.
  • undulations due to the first protrusions 6a and the second protrusions 6b occur at the bonding interface K between the first bonding metal layer 5a and the second bonding metal layer 5b.
  • the first bonding metal layer 5a and the second bonding metal layer 5b each contain Au as a main component, and these are satisfactorily bonded to form the bonding metal layer 5.
  • the bonding metal layer 5 has a first bonding metal layer 5a on the bonding surface A of the first semiconductor layer 104 and a bonding metal layer 5a on the bonding surface B of the second semiconductor layer 107, as shown in FIGS. 1B and 2B. It is obtained by forming the second bonding metal layers 5b on each other and bonding them together in close contact with each other.
  • the first bonding metal layer 5a and the second bonding metal layer 5b are both bonded and heat-treated at a temperature higher than 180 ° C and 360 ° C or less, since the Au content is 95% by mass or more. It is easy to combine. Therefore, sufficient bonding strength can be easily obtained.
  • the material of the bonding metal layer 5 may be pure Au (however, may contain unavoidable impurities within 1% by mass). By adopting), the above effect can be further enhanced.
  • the thickness H5 of the first bonding metal layer 5a formed on the bonding surface A on which the first convex portions 6a are arranged is equal to the height H6 of the first convex portions 6a formed from the bonding surface A. It is set in the range of 1 to 10 times.
  • the thickness H5 of the first bonding metal layer 5a is defined by the height of the first bonding metal layer 5a in a region where the first protrusion 6a is not formed. The same applies to the thickness relationship between the second bonding metal layer 5b and the second protrusion 6b.
  • the first convex portions 6a and the second convex portions 6b which are arranged alternately can be configured, for example, in the forms shown in FIGS. 3A and 3B.
  • the left side shows the bonding surface A of the first semiconductor layer 104
  • the right side shows the bonding surface B of the second semiconductor layer 107.
  • the dot-shaped protrusions 6a and 6b are formed on the shell divination surfaces A and B, respectively.
  • the dot-shaped protrusions 6a and 6b are formed on the bonding surface A of the first semiconductor layer 104.
  • the protrusion 6a has a lattice-like protrusion 6b formed on the bonding surface B of the second semiconductor layer 107.
  • the projections 6a and 6b are alternately arranged in the bonding state, the bonding strength between the bonding metal layers 5a and 5b is increased.
  • the first convex portion 6a is provided between the bonding surface A of the first semiconductor layer 104 and the first bonded metal layer 5a.
  • at least one of the first convex portion 6a and the second convex portion 6b has the shell divination surface A or B and the shell divination surface A.
  • it can be configured as an intervening metal layer interposed between the bonding metal layer 5a or 5b formed on B.
  • Such protrusions 6a and 6b can be formed by, for example, vacuum evaporation or sputtering.
  • the material of the intervening metal layer is not particularly limited.
  • the intervening metal layer may be configured as a bonding metal layer for reducing the contact resistance between the semiconductor layer and the bonding metal layer.
  • the first convex portion 6a can be formed by engraving on the bonded surface A of the first semiconductor layer 104. 2A and 2B, at least one of the first convex portion 6a and the second convex portion 6b may be engraved on the bonding surface A or B. it can.
  • Such protrusions 6a and 6b can be formed, for example, by performing selective etching or the like on the main surface of the semiconductor layer. In this case, the projections 6a and 6b can be easily formed.
  • the semiconductor bonded assembly 100 as described above has a semiconductor element having one semiconductor layer as an element portion and the other semiconductor layer as a substrate portion, for example, a GaAs element capable of high-speed switching and a reinforcing element.
  • the bonded semiconductor body may be a bonded body obtained by bonding three or more semiconductor layers.
  • the bonded semiconductor body 100 is a new semiconductor layer
  • the bonding surface B (or the bonding surface A in the first semiconductor) of the second semiconductor layer 107 is The main surface on the opposite side is used as a new bonding surface C
  • a third convex portion 6c and a third bonding metal layer 5c are formed on the bonding surface C
  • a fourth bonding surface D is formed on the bonding surface D of the third semiconductor layer 111.
  • a region where conduction is desired to be achieved In order to selectively conduct between the semiconductor layers, for example, to establish conduction between terminals provided in the respective semiconductor layers, as shown in FIG. 5A and FIG. 5B, a region where conduction is desired to be achieved.
  • the first bonding metal layer 5a and the second bonding metal layer 5b are selectively formed on the bonding surface A of the first semiconductor layer 104 and the bonding surface B of the second semiconductor layer 107, respectively. Adhere them together and stick them together.
  • a protrusion 6a is formed between the bonding surface of the semiconductor layer and the bonding metal layer, and the first bonding metal layer 5a having undulations based on the protrusion 6a is formed at the position of the protrusion 6a.
  • the second bonding metal layer 5b is bitten and bonded.
  • the terminal can be used as the convex portion 6a.
  • FIG. 6 is a conceptual diagram showing a light emitting device 1 according to one embodiment of the present invention.
  • the light-emitting element 1 has a light-emitting layer on a bonding surface B of a silicon single crystal substrate 7 (second semiconductor layer) as an element substrate made of n-type silicon single crystal via a bonding metal layer 5 containing Au as a main component.
  • Part 2 (a part of the compound semiconductor layer 4 as the first semiconductor layer) is bonded.
  • light from the light-emitting layer 2 is extracted in such a manner that light reflected directly by the coupling metal layer 5 is superimposed on light directly emitted to the light extraction surface side.
  • the light emitting layer portion 2 is made of, for example, non-doped (AlGa) InP (0 ⁇ x ⁇ 0.55, 0.4x1—xy1—v 5 ⁇ y ⁇ 0.55)
  • the active layer 21 composed of a mixed crystal is used as a first conductivity type cladding layer, in this embodiment, a p-type (AlGa) InP (where x ⁇ z ⁇ l) p-type cladding layer. 23 and the first conductivity type z 1— zy 1— y
  • the n-type cladding layer 22 Sandwiching the second-conductivity-type cladding layer different from the de-layer, in this embodiment the n-type cladding layer 22 made of n-type (Al Ga) In P (only z ⁇ one zy 1-y and x ⁇ z ⁇ l) by
  • the light emitting wavelength can be adjusted in the green to red region (the emission wavelength (peak emission wavelength) is 550 nm or more and 670 nm or less) according to the composition of the active layer 21.
  • the p-type AlGaInP cladding layer 23 is disposed on the metal electrode 11 side
  • the n-type AlGalnP cladding layer 22 is disposed on the coupling metal layer 5 side.
  • the current supply polarity is positive on the metal electrode 11 side.
  • non-doped as used herein means "do not actively add a dopant", and contains a dopant component which is unavoidably mixed in a normal production process (for example, 10 13 10 16 / cm 3 at the upper limit) is not excluded.
  • the p-type cladding layer 23 may be on the bonding metal layer 5 side, and the n-type cladding layer 22 may be on the metal electrode 11 side. In that case, the conduction polarity is reversed, and the other members also have the opposite conductivity type.
  • a current diffusion layer 3 made of AlGaAs is formed on the main surface of the light emitting layer portion 2 opposite to the surface facing the silicon single crystal substrate 7, and substantially at the center of the main surface, A metal electrode (for example, an Au electrode) 11 for applying a light emission driving voltage to the light emitting layer 2 is formed so as to cover a part of the main surface. A region around the metal electrode 11 on the main surface of the current diffusion layer 3 forms a light extraction region from the light emitting layer unit 2. Note that a layer body including the light-emitting layer portion 2 and the current diffusion layer 3 that forms the first semiconductor layer is hereinafter referred to as a compound semiconductor layer 4.
  • a metal electrode (back surface electrode: for example, an Au electrode) 12 is formed so as to cover the entire surface.
  • an AuSb bonding metal layer 92 is interposed between the metal electrode 12 and the silicon single crystal substrate 7 as a substrate-side bonding metal layer.
  • an AuSn bonding metal layer may be used as the substrate-side bonding metal layer.
  • the silicon single crystal substrate 7 forming the second semiconductor layer is manufactured by slicing and polishing a silicon single crystal ingot, and has a thickness of, for example, 100 ⁇ m or more and 500 ⁇ m or less. Then, it is bonded to the light emitting layer section 2 with the bonding metal layer 5 interposed therebetween.
  • a first bonding metal layer 5a is formed adjacent to the bonding surface A of the compound semiconductor layer 4, which is the first semiconductor layer having the light-emitting layer 2, so as to reflect the light emitted from the light-emitting layer 2.
  • the first convex portion 6a is formed as an intervening metal layer between the bonding surface A of the compound semiconductor layer 4 and the first bonding metal layer 5a.
  • the first convex portion 6a is formed of a bonding metal layer containing a carrier source alloy component for reducing the contact resistance between the compound semiconductor layer 4 as the first semiconductor layer and the first bonding metal layer 5a. Have been.
  • the first convex portion 6a is configured as an AuGeNi junction metal layer (for example, Ge: 15% by mass, Ni: 10% by mass), and contributes to a reduction in series resistance of the device.
  • the AuGeNi bonding metal layer is harder than the second bonding metal layer 5b containing Au as a main component, and is dispersedly formed on the bonding surface A of the compound semiconductor layer 4, and the formation area ratio is 1% or more 25. /. It is as follows.
  • the second convex portions 6b are engraved so as to be arranged alternately with the first convex portions 6a. Then, the first bonding metal layer 5a and the second bonding metal layer 5b combine to form the metal layer 5. Further, by bonding these projections 6a and 6b in a fitted state via the bonding metal layer 5, the bonding strength is strong. In addition, at the bonding interface between the first bonding metal layer 5a and the second bonding metal layer 5b, undulations due to the protrusions 6a and 6b occur, and the bonding area increases.
  • Each of the first bonding metal layer 5a and the second bonding metal layer 5b contains Au as a main component. Specifically, it is made of pure Au or an Au alloy having an Au content of 95% by mass or more.
  • a diffusion blocking layer 8 is provided between the second bonding metal layer 5b and the silicon single crystal substrate 7 to prevent the silicon component of the silicon single crystal substrate 7 from diffusing into the second bonding metal layer 5b. It is inserted.
  • the diffusion blocking layer 8 is composed mainly of Ti.
  • N may be mainly composed of Cr.
  • an AuSb bonding metal layer 91 (for example, 35% by mass) as a substrate side bonding metal layer is formed in contact with the main surface of the silicon single crystal substrate 7. Is formed. Note that an AuSn bonding metal layer may be used instead of the AuSb bonding metal layer 91.
  • the protrusions 6a and 6b are arranged so as to be alternated in the form illustrated in FIGS. 3A and 3B described above.
  • the bonding surface A of the compound semiconductor layer 4 is provided with a dot-shaped projection 6a serving as a bonding metal layer
  • the bonding surface B of one silicon single crystal substrate 7 is provided with a silicon single crystal substrate.
  • the lattice-shaped projections 6b engraved on the crystal substrate 7 can be arranged.
  • the height H6 of the projections 6a and 6b is, for example, 50 to 500 nm, respectively.
  • the thickness H5 of the composite metal layers 5a and 5b is set to be in a range of 1 to 10 times the formation height H6.
  • the thickness of the bonding metal layer 5 (the total thickness of the first bonding metal layer 5a and the second bonding metal layer 5b) be 80 nm or more in order to ensure a sufficient reflection effect.
  • the reflection effect is saturated, so the upper limit is appropriately determined in consideration of cost (for example, 1 ⁇ m or less).
  • a p-type GaAs buffer layer 31 is formed on the main surface of a GaAs single crystal substrate 30 which is a semiconductor single crystal substrate forming a light emitting layer growth substrate, for example, with a thickness of 0.5 ⁇ m.
  • the release layer 32 of A1 As is grown, for example, at 0.5 xm, and the current diffusion layer 3 of p-type AlGaAs is grown at, for example, 5 zm, in this order.
  • a 1 ⁇ m ⁇ -type AlGalnP cladding layer 23 a 0.6 ⁇ m AlGalnP active layer (non-doped) 21, and a 1 / im n-type AlGalnP cladding layer 22 are used as the light emitting layer 2.
  • epitaxy a 1 ⁇ m ⁇ -type AlGalnP cladding layer 23, a 0.6 ⁇ m AlGalnP active layer (non-doped) 21, and a 1 / im n-type AlGalnP cladding layer 22 are used as the light emitting layer 2.
  • first convex portions 6a made of an AuGeN beam are dispersedly formed (a convex portion forming step).
  • an alloying heat treatment is performed in a temperature range of 350 ° C or more and 500 ° C or less.
  • the first bonding metal layer 5a is formed so as to cover the AuGeNi first convex portion 6a.
  • the first bonding metal layer 5a has undulations based on the AuGeNi first convex portions 6a.
  • an alloyed region is formed between the light emitting layer portion 2 and the AuGeNi first convex portion 6a by the alloying heat treatment, and the series resistance is significantly reduced.
  • a substrate-side bonding metal layer is formed on both main surfaces of a silicon single crystal substrate 7 (n-type) in which second protruding portions 6b are engraved on one separately prepared main surface.
  • AuSb bonding metal layers 91 and 92 (as described above, AuSn bonding metal layers may be used) are formed, and alloying heat treatment is performed in a temperature range of 100 ° C or more and 500 ° C or less.
  • a diffusion blocking layer 8 (thickness: for example, 200 nm) mainly composed of Ti is formed.
  • a second bonding metal layer 5b is formed thereon.
  • the second bonding metal layer 5b has undulations based on the second protrusions 6b (the above is the bonding metal layer forming step). Further, the back surface electrode layer 12 (for example, one made of an Au-based metal) is formed on the AuSb bonding metal layer 92. Through the above steps, each metal layer The formation can be performed by using sputtering or vacuum evaporation.
  • the second convex portions 6b are formed by engraving on the bonding surface B of the silicon single crystal substrate 7 as the second semiconductor layer, as shown in Step 4, Au Is performed at a temperature higher than 180 ° C. and 360 ° C. or less.
  • the second bonding metal layer 5b on the silicon single crystal substrate 7 side is superimposed on the first bonding metal layer 5a formed on the light emitting layer portion 2, and the temperature is higher than 180 ° C and 360 ° C or less.
  • a bonding heat treatment at 200 ° C., a substrate bonded body 50 is formed (a bonding step).
  • the first bonding metal layer 5a having an undulation based on the first convex portion 6a is moved at the position of the first convex portion 6a.
  • a second bonding metal layer 5b having an undulation based on the second convex portion 6b is superimposed on the bonding metal layer 5b at the position of the second convex portion 6b so as to bite into the first bonding metal layer 5a alternately.
  • the silicon single crystal substrate 7 is bonded to the light emitting layer 2 via the first bonding metal layer 5a and the second bonding metal layer 5b.
  • first bonding metal layer 5a and the second bonding metal layer 5b are integrated by the bonding heat treatment to form the bonding metal layer 5. Since the first bonding metal layer 5a and the second bonding metal layer 5b are mainly composed of Au which is hardly oxidized, the above-mentioned bonding heat treatment can be performed without any problem, for example, even in the air.
  • a diffusion blocking layer 8 containing Ti as a main component is interposed between the second bonding metal layer 5b and the silicon single crystal substrate 7 (AuSb bonding metal layer 91).
  • the diffusion of the silicon component from the silicon single crystal substrate 7 to the second bonding metal layer 5b is blocked by the diffusion blocking layer 8, and the bonding metal integrated by bonding is bonded to the second bonding metal layer 5b.
  • the exudation of the silicon component to the layer 5 side is effectively suppressed.
  • the problem that the reflecting surface of the finally obtained bonding metal layer 5 is disturbed by the eutectic reaction of Au—Si is prevented, and a good reflectance can be realized.
  • the bonding strength between the silicon single crystal substrate 7 and the compound semiconductor layer 4 by the bonding metal layer 5 can be kept high.
  • the substrate bonded body 50 is immersed in an etching solution composed of, for example, a 10% hydrofluoric acid aqueous solution to remove the AlAs formed between the buffer layer 31 and the light emitting layer 2.
  • an etching solution composed of, for example, a 10% hydrofluoric acid aqueous solution to remove the AlAs formed between the buffer layer 31 and the light emitting layer 2.
  • the GaAs single crystal substrate 30 (which is opaque to the light from the light emitting layer portion 2) is laminated with the compound semiconductor layer 4 and the silicon single crystal substrate 7 bonded thereto. Remove from 50a.
  • an etch stop layer made of AllnP is formed instead of the AlAs peeling layer 32, and a GaAs single crystal is formed by using a first etching solution having a selective etching property for GaAs (for example, a mixed solution of ammonia and hydrogen peroxide).
  • the substrate 30 is removed by etching together with the GaAs buffer layer 31, and then a second etching solution having a selective etching property with respect to AllnP (for example, hydrochloric acid: hydrofluoric acid may be added to remove the A1 oxide layer).
  • a step of etching and removing the etch stop layer may be employed.
  • an electrode 11 (bonding pad) for wire bonding is formed so as to cover a part of the main surface of the current diffusion layer 3 exposed by removing the GaAs single crystal substrate 30. I do.
  • a semiconductor chip is diced by a usual method, and the semiconductor chip is fixed to a support, wire-bonded to a lead wire and the like, and then sealed with a resin to obtain a final light emitting element.
  • the projections 6a and 6b are provided on the shell divination surfaces A and B, respectively.
  • the compound semiconductor layer 4 the first semiconductor layer The light emitting element 1 (semiconductor bonded composite body) in which the first convex portion 6a is formed only on the bonding surface A of ()
  • the compound semiconductor layer 4 the first semiconductor layer The light emitting element 1 (semiconductor bonded composite body) in which the first convex portion 6a is formed only on the bonding surface A of ()

Landscapes

  • Led Devices (AREA)
  • Die Bonding (AREA)

Abstract

　第一半導体層１０４の貼り合わせ面Ａ上に形成された第一結合金属層５ａと、第二半導体層１０７の貼り合わせ面Ｂ上に形成された第二結合金属層５ｂとを介して結合された半導体貼り合わせ結合体１００において、第一半導体層１０４の貼り合わせ面Ａに、第二結合金属層５ｂよりも硬質の第一凸部６ａが形成され、第一結合金属層５ａと第二結合金属層５ｂとの結合界面に、当該第一凸部６ａに基づく起伏が生じてなることを特徴とする。これにより、貼り合わせ熱処理温度が低くとも十分な貼り合わせ強度を有する、複数の半導体層が結合金属層を介して貼り合わされた半導体貼り合わせ体、特に発光素子、及びそれらの製造方法を提供することができる。

Description

明 細 書
半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその 製造方法
技術分野
[0001] 本発明は、半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びそ の製造方法に関する。
背景技術
[0002] 近年、半導体素子では、小型化及び高性能化に伴い、複数の素子部同士または 素子部と基板とを金属層を介して貼り合わせる技術が求められている。このような貼り 合わせは、例えば、第一の半導体層及び第二の半導体層の貼り合わせ面全体に、 それぞれ結合金属層を蒸着して、それらを互いに密着させるとともに温度を加えるこ とによって行われる（以下、このように貼り合わされたものを半導体貼り合わせ結合体 という）。発光素子を例に挙げると、 III - V族化合物半導体、例えば、 AlGalnP混晶 により発光層部（第一半導体層）が形成された発光素子は、 AlGalnP混晶が GaAsと 格子整合することを利用して、 GaAs単結晶基板上に AlGalnP混晶からなる発光層 部をェピタキシャル成長させることにより形成できる。し力、しながら、発光層部を構成 する AlGalnP混晶は GaAsよりもバンドギャップが大きいため、発光した光が GaAs 基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決 するために、特開 2001-339100号公報をはじめとする種々の公報には、発光層部 成長用の GaAs基板を除去する一方、補強用の素子基板 (第二半導体層）を、反射 層を介して発光層部（第一半導体層）に貼り合わせる技術が開示されている。
[0003] しかしながら、上記の半導体貼り合わせ結合体では、貼り合わせ強度の確保が十 分でなぐ剥離等の不具合が生じることがある。また、貝占り合わせ強度を高めるために 貝占り合わせの熱処理温度を高くすると、素子部に悪影響を及ぼしてしまうという問題も ある。
[0004] また、上記の貼り合わせの発光素子では、そのような問題に加え、良好な貼り合わ せ状態が得られない場合に反射率の低下が避けがたぐさらには、貼り合わせ強度 を高めるために貼り合わせの熱処理温度を高くすると、素子基板 (特にシリコン基板） と反射層（特に Au層）との冶金的な反応が顕著となり、貼り合わせにより得られる反 射面の状態が悪化して反射率の低下を一層招きやすくなるなどの問題がある。
[0005] そこで、本発明の課題は、貼り合わせ熱処理温度が低くとも十分な貼り合わせ強度 を有することが可能となる、複数の半導体層が金属層を介して貼り合わされた半導体 貼り合わせ結合体、特には発光素子、及びそれらの製造方法を提供することにある。 特許文献 1 :特開 2001 - 339100号公報
発明の開示
[0006] 上記課題を解決するため、本発明の半導体貼り合わせ結合体では、
第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層 の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合 わせ結合体において、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成さ れ、第一結合金属層と第二結合金属層との結合界面に、当該第一凸部に基づく起 伏が生じてなることを特徴とする。
当該本発明を以下、「第一発明」とする。
[0007] 上記本第一発明によると、第一半導体層の貼り合わせ面に、第二結合金属層よりも 硬質の第一凸部が形成されることで、第一結合金属層と第二結合金属層との結合界 面に、第一凸部に基づく起伏が生じている。これによつて、結合金属層の結合面積 が大きくなるので、貝占り合わせ強度を向上させることができる。
[0008] 次に、本発明の半導体貼り合わせ結合体では、
第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層 の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合 わせ結合体において、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の第一凸部が形成さ れ、
第二半導体層の貼り合わせ面に、第一結合金属層よりも硬質の第二凸部が形成さ れ、 第一凸部と第二凸部とが互い違いに配されてなることを特徴とする。
当該本発明を以下、第二発明とする。
[0009] 上記本第二発明によると、第一凸部及び第二凸部は、互い違いとなるように配され ているため、第一結合金属層及び第二結合金属層を介して嵌合状態となっている。 このように嵌合状態で結合されることにより、貼り合わせ強度を向上させることができる
[0010] 上記第一発明に係る半導体貼り合わせ結合体を製造するため、本発明の半導体 貼り合わせ結合体の製造方法では、
第一半導体層の貼り合わせ面に、第二結合金属層よりも硬質の金属層で第一凸部 を形成する凸部形成工程と、
第一半導体層の貼り合わせ面上に第一結合金属層を形成するとともに、第二半導 体層の貼り合わせ面上に第二結合金属層を形成する結合金属層形成工程と、 第一結合金属層と第二結合金属層とを密着させるとともに、第一凸部に基づく起伏 を有する第一結合金属層を、当該第一凸部の位置にて第二結合金属層へ食い込ま せて貼り合わせる結合工程と、
をこの順に行うことを特徴とする。
[0011] また、上記第二発明に係る半導体貼り合わせ結合体を製造するには、上記第一凸 部に加え、第二半導体層の貼り合わせ面に、第一結合金属層よりも硬質の第二凸部 を第一凸部と互い違いになるように形成し、結合工程において、第二凸部に基づく起 伏を有する第二結合金属層を、当該第二凸部の位置にて第一結合金属層へ食い込 ませる。
[0012] 上記本発明によると、第一半導体層及び第二半導体層の少なくともいずれか一方 の貼り合わせ面に、対向する貼り合わせ面上に形成された結合金属層よりも硬質の 凸部を形成することで、結合工程において、凸部に基づく起伏を有する結合金属層 を、他方の結合金属層へ食い込ませて結合させている。これにより、第一結合金属 層と第二結合金属層とは嵌合した状態で結合することとなり、結合面積が大きくなる ので、貼り合わせ強度を向上させることができ、さらに貼り合わせの熱処理温度を低く しても十分な貼り合わせ強度を得ることが可能となる。 [0013] 次に、第一結合金属層及び第二結合金属層は、それぞれ Auを主成分とすることが できる。この場合、結合工程において、第一結合金属層と第二結合金属層との貼り 合わせを 180°Cよりも高温かつ 360°C以下の温度範囲にて行うことができる。 Au系 の金属層同士は比較的低温でも容易に一体化するので、貼り合わせの熱処理温度 が低くとも十分な貼り合わせ強度が得ることができる。また、 Auは化学的に安定であ るため、劣化や腐食が生じ難ぐ良好な結合状態を維持できる。
[0014] 次に、凸部が配された貼り合わせ面上に形成される結合金属層の厚さは、凸部の 貝占り合わせ面からの形成高さに対して 1倍以上 10倍以下の範囲にて設定することが 好ましい。結合金属層同士を良好に結合させるためには、結合金属層の厚さが凸部 の形成高さに対して 1倍以上であることが好ましぐまた 10倍を超えると結合金属層 で凸部に基づく起伏が生じ難くなつて、他方の結合金属層に食い込ませて結合させ ることが困難となる惧れがある。
図面の簡単な説明
[0015] [図 1A]図 1Aは、本発明の半導体貼り合わせ結合体の第二実施形態の概略を表す 第 1の図。
[図 1B]図 1Bは、本発明の半導体貼り合わせ結合体の第二実施形態の概略を表す 第 2の図。
[図 2A]図 2Aは、本発明の半導体貼り合わせ結合体の第一実施形態の概略を表す 第 1の図。
[図 2B]図 2Bは、本発明の半導体貼り合わせ結合体の第一実施形態の概略を表す 第 2の図。
[図 3A]図 3Aは、図 2A、図 2Bの半導体貼り合わせ結合体における凸部の配置形態 を表す第 1の図。
[図 3B]図 3Bは、図 2A、図 2Bの半導体貼り合わせ結合体における凸部の配置形態 を表す第 2の図。
[図 4A]図 4Aは、 3層構造の半導体貼り合わせ結合体の概略を表す第 1の図。
[図 4B]図 4Bは、 3層構造の半導体貼り合わせ結合体の概略を表す第 2の図。
[図 5A]図 5Aは、選択的に結合金属層が形成された半導体貼り合わせ結合体の概 略を表す第 1の図。
[図 5B]図 5Bは、選択的に結合金属層が形成された半導体貼り合わせ結合体の概略 を表す第 2の図。
園 6]図 6は、本発明の発光素子の第一実施形態の概略を表す図。
園 7]図 7は、図 6の発光素子の製造工程を表す図。
園 8]図 8は、本発明の発光素子の第二実施形態の概略を表す図。
符号の説明
1 発光素子
2 発光層部
3 電流拡散層
4 化合物半導体層
5 結合金属層
5a 一結合金属層
5b 一結合金属層
6a 第一凸部
6b 第二凸部
7 シリコン単結晶基板 (素子基板)
8 拡散阻止層
100 半導体貼り合わせ結合体
A、 B 貼り合わせ面
発明を実施するための最良の形態
以下、本発明の半導体貼り合わせ結合体を実施するための最良の形態を、図面を 参照して説明する。
図 1A、図 1B、図 2A及び図 2Bは、本発明の半導体貼り合わせ結合体 100の第二 実施形態及び第一実施形態を示す概念図である。半導体貼り合わせ結合体 100は 、第一半導体層 104と第二半導体層 107とが結合金属層 5を介して結合されている。 また、結合金属層 5は、第一半導体層 104の貼り合わせ面 A上に形成された第一結 合金属層 5aと、第二半導体層 107の貼り合わせ面 B上に形成された第二結合金属 層 5bとが結合して形成されてレ、る。
[0018] 図 1Aの半導体貼り合わせ結合体 100では、第一半導体層 104の貼り合わせ面 A に、第二結合金属層 5bよりも硬質の第一凸部 6aが形成され、第一結合金属層 5aと 第二結合金属層 5bとの結合界面 Kに、当該第一凸部 6aに基づく起伏が生じている 。このような状態で結合されることによって、結合金属層 5の結合面積が大きくなり、貼 り合わせ強度が強固なものとなっている。
[0019] 図 2Aの半導体貼り合わせ結合体 100では、第一半導体層 104の貼り合わせ面 A に配された第一凸部 6aと、第二半導体層 107の貼り合わせ面 Bに配された第二凸部 6bと、が互い違いとなるよう配されており、これらが結合金属層 5を介して嵌合した状 態となつている。また、第一結合金属層 5aと第二結合金属層 5bとの結合界面 Kに、 第一凸部 6a及び第二凸部 6bに基づく起伏が生じている。このような状態で結合され ることによって、結合金属層 5の結合面積がより大きくなり、貼り合わせ強度が図 1Aの 場合よりもさらに強固なものとなっている。
[0020] 第一結合金属層 5a及び第二結合金属層 5bは、それぞれ Auを主成分としており、 これらは良好に結合して結合金属層 5とされている。なお、結合金属層 5は、図 1B及 び図 2Bに示すように、第一半導体層 104の貼り合わせ面 A上に第一結合金属層 5a を、第二半導体層 107の貼り合わせ面 B上に第二結合金属層 5bをそれぞれ形成し、 これらを相互に密着させて貼り合わせることにより得られる。そして、第一結合金属層 5aと第二結合金属層 5bとは、いずれも Au含有率が 95質量％以上となることで、 18 0°Cよりも高温かつ 360°C以下で貼り合わせ熱処理することにより容易に結合する。 従って、十分な貼り合わせ強度が簡単に得られる。結合金属層 5 (第一結合金属層 5 a及び第二結合金属層 5b)の材質としては、より具体的には純 Au (ただし、 1質量％ 以内であれば不可避不純物を含有してもよい）を採用することにより、上記の効果は 一層高められる。
[0021] 第一凸部 6aが配された貼り合わせ面 A上に形成される第一結合金属層 5aの厚さ H5は、第一凸部 6aの貼り合わせ面 Aからの形成高さ H6に対して 1倍以上 10倍以 下の範囲にて設定されている。なお、第一結合金属層 5aの厚さ H5とは、第一結合 金属層 5aのうち、第一凸部 6aが形成されていない領域における高さで定義される。 また、第二結合金属層 5bと第二凸部 6bの厚さ関係についても同様である。
[0022] 図 2Aの半導体貼り合わせ結合体 100において、互い違いとなるよう配される第一 凸部 6a及び第二凸部 6bは、例えば図 3A及び図 3Bに示される形態で構成すること ができる。なお、各図中左側が第一半導体層 104の貼り合わせ面 A、右側が第二半 導体層 107の貼り合わせ面 Bを表す。図 3Aでは、貝占り合わせ面 A及び Bに、それぞ れドット状の凸部 6a及び 6bが形成されており、図 3Bでは、第一半導体層 104の貼り 合わせ面 Aにはドット状の凸部 6aが、第二半導体層 107の貼り合わせ面 Bには格子 状の凸部 6bが形成されている。そして、このような凸部 6a及び 6bが結合状態におい て互い違いとなることで、結合金属層 5a、 5bの間の結合強度を高めている。
[0023] 図 1A、図 IBの半導体貼り合わせ結合体 100において、第一凸部 6aは、第一半導 体層 104の貼り合わせ面 Aと第一結合金属層 5aとの間に介在する介在金属層として 構成すること力 Sできる。また、図 2A、図 2Bの半導体貼り合わせ結合体 100において は、第一凸部 6a及び第二凸部 6bの少なくとも一方が、貝占り合わせ面 Aまたは Bと、該 貝占り合わせ面 Aまたは B上に形成された結合金属層 5aまたは 5bとの間に介在する介 在金属層として構成することができる。このような凸部 6a、 6bは、例えば、真空蒸着 やスパッタリング等により形成することが可能である。なお、介在金属層の材料につい ては、特に限定されない。介在金属層を、半導体層と結合金属層との接触抵抗を低 減するための接合金属層として構成することもできる。
[0024] 図 1A、図 IBの半導体貼り合わせ結合体 100において、第一凸部 6aは、第一半導 体層 104の貼り合わせ面 Aに刻設して構成することができる。また、図 2A、図 2Bの 半導体貼り合わせ結合体 100においては、第一凸部 6a及び第二凸部 6bの少なくと も一方は、貼り合わせ面 Aまたは Bに刻設して構成することができる。このような凸部 6 a、 6bは、例えば、半導体層の主表面に対し選択エッチング等を施すことで形成する ことが可能である。この場合、簡便に凸部 6a、 6bを形成することができる。
[0025] 以上のような半導体貼り合わせ結合体 100は、一方の半導体層を素子部、もう一方 の半導体層を基板部とした半導体素子、例えば高速スイッチングが可能な GaAs素 子と補強のためのシリコン基板とを貼り合わせた半導体素子や、両方の半導体層を それぞれ異なる素子部とした半導体素子、例えば GaAs素子とシリコン素子等の素子 同士を貼り合わせた複合半導体素子などとして構成することができる。
[0026] また、半導体貼り合わせ結合体は、 3層以上の半導体層を貼り合わせた結合体とす ることもできる。例えば、図 4A、図 4Bに示すように、半導体貼り合わせ結合体 100を 新たな半導体層とし、第二半導体層 107において貼り合わせ面 B (もしくは第一半導 体において貼り合わせ面 A)とは反対側の主表面を新たな貼り合わせ面 Cとして、該 貼り合わせ面 Cに第三凸部 6c及び第三結合金属層 5cを形成し、また第三半導体層 111の貼り合わせ面 Dに第四凸部 6d及び第四結合金属層 5dを形成し、これらを密 着させ貼り合わせることで、新たな半導体貼り合わせ結合体 100'とすることができる
[0027] また、それぞれの半導体層に設けられた端子間で導通を図る等、半導体層間で選 択的に導通を図る場合には、図 5A、図 5Bに示すように、導通を図りたい領域に対応 するよう、第一半導体層 104の貼り合わせ面 A及び第二半導体層 107の貼り合わせ 面 Bに、第一結合金属層 5a及び第二結合金属層 5bをそれぞれ選択的に形成し、そ れらを密着させて貼り合わせる。その際、半導体層の貼り合わせ面と結合金属層との 間に凸部 6aを形成しておき、凸部 6aに基づく起伏を有する第一結合金属層 5aを、 当該凸部 6aの位置にて第二結合金属層 5bに食い込ませて結合させる。また、半導 体層に凸状の端子が設けられている場合、該端子を凸部 6aとして適用することが可 能である。
[0028] 以上の半導体貼り合わせ結合体は、第一半導体層もしくは第二半導体層に発光層 部を有する発光素子として適用できる。以下、本発明の発光素子の実施形態を図面 を参照して説明する。
図 6は、本発明の一実施形態である発光素子 1を示す概念図である。発光素子 1は 、 n型シリコン単結晶よりなる素子基板としてのシリコン単結晶基板 7 (第二半導体層） の貼り合わせ面 B上に、 Auを主成分とする結合金属層 5を介して発光層部 2 (第一半 導体層である化合物半導体層 4の一部）が貼り合わされた構造を有してなる。このよう にして構成される発光素子 1では、発光層部 2からの光が、光取出面側に直接放射さ れる光に、結合金属層 5による反射光が重畳される形で取り出される。
[0029] 発光層部 2は、例えば、ノンドープ (Al Ga ) In P (ただし、 0≤x≤0. 55、 0. 4 x 1— x y 1— v 5≤y≤0. 55)混晶からなる活性層 21を、第一導電型クラッド層、本実施形態では p 型 (Al Ga ) In P (ただし x< z≤l)力 なる p型クラッド層 23と、第一導電型クラッ z 1— z y 1— y
ド層とは異なる第二導電型クラッド層、本実施形態では n型 (Al Ga ) In P (ただ z 丄一 z y 1— y し x< z≤l)からなる n型クラッド層 22とにより挟んだ構造を有し、活性層 21の組成に 応じて、発光波長を、緑色から赤色領域 (発光波長（ピーク発光波長）が 550nm以 上 670nm以下）にて調整できる。発光素子 1においては、金属電極 11側に p型 A1G alnPクラッド層 23が配置されており、結合金属層 5側に n型 AlGalnPクラッド層 22が 配置されている。従って、通電極性は金属電極 11側が正である。なお、ここでいう「ノ ンドープ」とは、「ドーパントの積極添カ卩を行わない」との意味であり、通常の製造工程 上、不可避的に混入するドーパント成分の含有 (例えば 1013 1016/cm3程度を上 限とする）をも排除するものではない。なお、それとは逆に、 p型クラッド層 23を結合金 属層 5側、 n型クラッド層 22を金属電極 11側とすることもできる。その場合、通電極性 が反対となり、他の部材も反対の導電型となる。
[0030] また、発光層部 2のシリコン単結晶基板 7に面しているのと反対側の主表面上には 、 AlGaAsよりなる電流拡散層 3が形成され、その主表面の略中央に、発光層部 2に 発光駆動電圧を印加するための金属電極 (例えば Au電極） 11が、該主表面の一部 を覆うように形成されている。電流拡散層 3の主表面における、金属電極 11の周囲の 領域は、発光層部 2からの光取出領域をなす。なお、第一半導体層をなす、発光層 部 2と電流拡散層 3とからなる層体を、以下化合物半導体層 4とする。また、シリコン単 結晶基板 7の裏面にはその全体を覆うように金属電極（裏面電極：例えば Au電極で ある） 12が形成されている。なお、金属電極 12とシリコン単結晶基板 7との間には基 板側接合金属層として、 AuSb接合金属層 92が介揷されている。また、 AuSb接合 金属層 92に代えて AuSn接合金属層を基板側接合金属層として用いてもよい。
[0031] 第二半導体層をなすシリコン単結晶基板 7は、シリコン単結晶インゴットをスライス' 研磨して製造されたものであり、その厚みは例えば 100 μ m以上 500 μ m以下であ る。そして、発光層部 2に対し、結合金属層 5を挟んで貼り合わされている。
[0032] 発光層部 2を有する第一半導体層である化合物半導体層 4の貼り合わせ面 Aに隣 接して、発光層部 2からの発光光束を反射可能な第一結合金属層 5aが形成され、か つ化合物半導体層 4の貼り合わせ面 Aと第一結合金属層 5aとの間に第一凸部 6aが 介在金属層として形成されている。なお、第一凸部 6aは、第一半導体層である化合 物半導体層 4と第一結合金属層 5aとの接触抵抗を低減するためのキャリア源合金成 分を含有した接合金属層にて構成されている。具体的には、第一凸部 6aは、 AuGe Ni接合金属層（例えば Ge : 15質量％、 Ni : 10質量％)として構成されており、素子の 直列抵抗低減に貢献している。 AuGeNi接合金属層は、 Auを主成分とする第二結 合金属層 5bよりも硬質であり、化合物半導体層 4の貼り合わせ面 Aに分散形成され、 その形成面積率は 1 %以上 25。/。以下である。
[0033] また、第二半導体層であるシリコン単結晶基板 7の貼り合わせ面 Bに、第二凸部 6b が、第一凸部 6aと互い違いに配されるよう刻設されてなる。そして、第一結合金属層 5aと、第二結合金属層 5bとが結合して金属層 5をなす。また、これらの凸部 6a、 6bが 結合金属層 5を介して嵌合状態で結合されることにより、貼り合わせ強度が強固なも のとなつている。なお、第一結合金属層 5aと第二結合金属層 5bとの結合界面には、 凸部 6a、 6bに基づく起伏が生じており、結合面積が増大している。
[0034] また、第一結合金属層 5a及び第二結合金属層 5bは、それぞれ Auを主成分とする 。詳しくは、純 Auもしくは Au含有率が 95質量％以上の Au合金よりなる。そして、第 二結合金属層 5bとシリコン単結晶基板 7との間には、該シリコン単結晶基板 7のシリコ ン成分が第二結合金属層 5bへ拡散することを阻止する拡散阻止層 8が介挿されて なる。拡散阻止層 8は、 Tiを主成分として構成されている。なお、 Tiに代えて Nほた は Crを主成分としてもよい。また、拡散阻止層 8とシリコン単結晶基板 7との間には、 シリコン単結晶基板 7の主表面と接する形で、基板側接合金属層としての AuSb接合 金属層 91 (例えば 3 5質量％)が形成されている。なお、 AuSb接合金属層 91に代 えて AuSn接合金属層を用いてもょレ、。
[0035] 凸部 6a、 6bは、上述の図 3A、図 3Bに例示した形態にて、互い違いとなるよう配さ れる。例えば、図 3Bのように、化合物半導体層 4の貼り合わせ面 Aには接合金属層 力 なるドット形状の凸部 6aを配し、一方のシリコン単結晶基板 7の貼り合わせ面 Bに はシリコン単結晶基板 7に刻設された格子形状の凸部 6bを配すことができる。また、 凸部 6a、 6bの形成高さ H6は、それぞれ例えば 50 500nmで構成されており、結 合金属層 5a、 5bの厚さ H5は、その形成高さ H6に対して 1倍以上 10倍以下の範囲 となるように設定される。なお、結合金属層 5の厚さ（第一結合金属層 5a及び第二結 合金属層 5bの合計の厚さ）は、反射効果を十分に確保するため、 80nm以上とする ことが望ましぐまた上限は特に制限はないが、反射効果が飽和するため、コストとの 兼ね合いにより適当に定める（例えば 1 μ m以下）。
[0036] 上述の半導体貼り合わせ結合体の製造方法は、第一半導体層に発光層部 2を有 する発光素子 1の製造方法として適用できる。以下、その詳細について説明する。 まず、図 7の工程 1に示すように、発光層成長用基板をなす半導体単結晶基板であ る GaAs単結晶基板 30の主表面に、 p型 GaAsバッファ層 31を例えば 0. 5 μ m、 A1 Asからなる剥離層 32を例えば 0. 5 x m、さらに p型 AlGaAsよりなる電流拡散層 3を 例えば 5 z m、この順序にてェピタキシャル成長させる。また、その後、発光層部 2と して、 1 μ mの ρ型 AlGalnPクラッド層 23、 0. 6 μ mの AlGalnP活性層（ノンドープ） 2 1、及び 1 /i mの n型 AlGalnPクラッド層 22を、この順序にェピタキシャル成長させる
[0037] 次に、工程 2に示すように、発光層部 2の主表面に、 AuGeNはりなる第一凸部 6a を分散形成する（凸部形成工程)。 AuGeNi第一凸部 6aを形成後、次に、 350°C以 上 500°C以下の温度域で合金化熱処理を行う。その後、 AuGeNi第一凸部 6aを覆う ように第一結合金属層 5aを形成する。この際、第一結合金属層 5aは、 AuGeNi第一 凸部 6aに基づく起伏を有する。また、発光層部 2と AuGeNi第一凸部 6aとの間には 、上記合金化熱処理により合金化領域が形成され、直列抵抗が大幅に低減される。
[0038] 他方、工程 3に示すように、別途用意した一方の主表面に第二凸部 6bが刻設され たシリコン単結晶基板 7 (n型）の両主表面に基板側接合金属層となる AuSb接合金 属層 91、 92 (前述の通り AuSn接合金属層でもよい）を形成し、 100°C以上 500°C以 下の温度域で合金化熱処理を行う。そして、 AuSb接合金属層 91上には、 Tiを主成 分とする拡散阻止層 8 (厚さ：例えば 200nm)を形成する。次に、その上に第二結合 金属層 5bを形成する。ここで、第二結合金属層 5bは、第二凸部 6bに基づく起伏を 有する（以上までが、結合金属層形成工程)。また、 AuSb接合金属層 92上には裏 面電極層 12 (例えば Au系金属よりなるもの）を形成する。以上の工程で各金属層の 形成は、スパッタリングあるいは真空蒸着等を用いて行うことができる。
[0039] 上記のように、第二凸部 6bを、第二半導体層であるシリコン単結晶基板 7の貼り合 わせ面 Bに刻設して形成した後、工程 4に示すように、それぞれ Auを主成分とする第 一結合金属層 5a及び第二結合金属層 5bの結合工程を 180°Cよりも高温かつ 360 °C以下で行う。詳しくは、シリコン単結晶基板 7側の第二結合金属層 5bを、発光層部 2上に形成された第一結合金属層 5aに重ね合わせて、 180°Cよりも高温かつ 360°C 以下、例えば 200°Cにて貼り合わせ熱処理することにより、基板貼り合わせ体 50を作 る（結合工程)。この際、第一結合金属層 5aと第二結合金属層 5bとの界面において 、第一凸部 6aに基づく起伏を有する第一結合金属層 5aを当該第一凸部 6aの位置 にて第二結合金属層 5bへ、第二凸部 6bに基づく起伏を有する第二結合金属層 5b を当該第二凸部 6bの位置にて第一結合金属層 5aへ、互い違いに食い込ませるよう にして重ね合わせる。このようにして、シリコン単結晶基板 7は、第一結合金属層 5a 及び第二結合金属層 5bを介して発光層部 2に貼り合わせられる。また、第一結合金 属層 5aと第二結合金属層 5bとは上記貼り合わせ熱処理により一体化して結合金属 層 5となる。第一結合金属層 5a及び第二結合金属層 5bが、いずれも酸化しにくい A uを主体に構成されているため、上記貼り合わせ熱処理は、例えば大気中でも問題 なく行うことができる。
[0040] さらに、第二結合金属層 5bとシリコン単結晶基板 7 (AuSb接合金属層 91)との間 には、 Tiを主成分とする拡散阻止層 8が介挿されている。上記貼り合わせ熱処理時 にシリコン単結晶基板 7から第二結合金属層 5bに向けたシリコン成分の拡散が上記 拡散阻止層 8によりブロックされ、第二結合金属層 5bひいては貼り合わせにより一体 化した結合金属層 5側へのシリコン成分の染み出しが効果的に抑制される。その結 果、最終的に得られる結合金属層 5の反射面が、 Au - Siの共晶反応により乱れたり する不具合が防止され、良好な反射率を実現することができる。また、結合金属層 5 によるシリコン単結晶基板 7と化合物半導体層 4との貼り合わせ強度も高く維持できる
[0041] 次に、工程 5に進み、上記基板貼り合わせ体 50を、例えば 10%フッ酸水溶液から なるエッチング液に浸漬し、ノ ッファ層 31と発光層部 2との間に形成した AlAs剥離 層 32を選択エッチングすることにより、 GaAs単結晶基板 30 (発光層部 2からの光に 対して不透明である）を、化合物半導体層 4とこれに接合されたシリコン単結晶基板 7 との積層体 50aから除去する。なお、 AlAs剥離層 32に代えて AllnPよりなるエッチス トップ層を形成しておき、 GaAsに対して選択エッチング性を有する第一エッチング液 (例えばアンモニア Z過酸化水素混合液）を用いて GaAs単結晶基板 30を GaAsバ ッファ層 31とともにエッチング除去し、次いで AllnPに対して選択エッチング性を有 する第二エッチング液 (例えば塩酸: A1酸化層除去用にフッ酸を添加してもよレ、）を 用いてエッチストップ層をエッチング除去する工程を採用することもできる。
[0042] そして、工程 6に示すように、 GaAs単結晶基板 30の除去により露出した電流拡散 層 3の主表面の一部を覆うように、ワイヤボンディング用の電極 11 (ボンディングパッ ド）を形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持 体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより 最終的な発光素子が得られる。
[0043] なお、上記実施形態においては、貝占り合わせ面 A、 Bにそれぞれ凸部 6a、 6bを配し ていたが、例えば図 8に示すように、化合物半導体層 4 (第一半導体層）の貼り合わ せ面 Aのみに第一凸部 6aを形成した発光素子 1 (半導体貼り合わせ結合体）とするこ とちできる。

Claims

請求の範囲
[1] 第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層 の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合 わせ結合体において、
前記第一半導体層の貼り合わせ面に、前記第二結合金属層よりも硬質の第一凸部 が形成され、前記第一結合金属層と前記第二結合金属層との結合界面に、当該第 ー凸部に基づく起伏が生じてなることを特徴とする半導体貼り合わせ結合体。
[2] 前記第一凸部は、前記第一半導体層の貼り合わせ面と前記第一結合金属層との 間に介在する介在金属層であることを特徴とする請求の範囲第 1項に記載の半導体 貼り合わせ結合体。
[3] 前記第一凸部は、前記第一半導体層の貼り合わせ面に刻設されてなることを特徴 とする請求の範囲第 1項に記載の半導体貼り合わせ結合体。
[4] 第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層 の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合 わせ結合体において、
前記第一半導体層の貼り合わせ面に、前記第二結合金属層よりも硬質の第一凸部 が形成され、
前記第二半導体層の貼り合わせ面に、前記第一結合金属層よりも硬質の第二凸部 が形成され、
前記第一凸部と前記第二凸部とが互い違いに配されてなることを特徴とする半導 体貼り合わせ結合体。
[5] 前記第一凸部及び前記第二凸部の少なくとも一方が、前記貼り合わせ面と、該貼り 合わせ面上に形成された結合金属層との間に介在する介在金属層であることを特徴 とする請求の範囲第 4項に記載の半導体貼り合わせ結合体。
[6] 前記第一凸部及び前記第二凸部の少なくとも一方が、前記貼り合わせ面に刻設さ れてなることを特徴とする請求の範囲第 4項に記載の半導体貼り合わせ結合体。
[7] 前記第一結合金属層及び前記第二結合金属層は、それぞれ Auを主成分とするこ とを特徴とする請求の範囲第 1項ないし第 6項のいずれか 1項に記載の半導体貼り合 わせ結合体。
[8] 請求の範囲第 1項ないし第 7項のいずれか 1項に記載の半導体貼り合わせ結合体 であって、前記第一半導体層もしくは前記第二半導体層が発光層部を有することを 特徴とする発光素子。
[9] 前記第一半導体層が発光層部を有するとともに、
該第一半導体層の貼り合わせ面に隣接して、前記発光層部からの発光光束を反 射可能な前記第一結合金属層が形成され、かつ前記第一半導体層の貼り合わせ面 と前記第一結合金属層との間に前記第一凸部が前記介在金属層として形成されて なることを特徴とする請求の範囲第 8項に記載の発光素子。
[10] 前記第一凸部は、前記第一半導体層と前記第一結合金属層との接触抵抗を低減 するためのキャリア源合金成分を含有した接合金属層にて構成されてなることを特徴 とする請求の範囲第 9項に記載の発光素子。
[11] 前記第二半導体層がシリコン単結晶基板であり、該シリコン単結晶基板の貼り合わ せ面に、前記第二凸部が、前記第一凸部と互い違いに配されるよう刻設されてなるこ とを特徴とする請求の範囲第 9項または第 10項に記載の発光素子。
[12] 前記第一結合金属層及び前記第二結合金属層は、それぞれ Auを主成分とし、前 記第二結合金属層と前記シリコン単結晶基板との間に、該シリコン単結晶基板のシリ コン成分が前記第二結合金属層へ拡散することを阻止する拡散阻止層が介挿され てなることを特徴とする請求の範囲第 11項に記載の発光素子。
[13] 第一半導体層の貼り合わせ面上に形成された第一結合金属層と、第二半導体層 の貼り合わせ面上に形成された第二結合金属層とを介して結合された半導体貼り合 わせ結合体の製造方法にぉレ、て、
前記第一半導体層の貼り合わせ面に、前記第二結合金属層よりも硬質の金属層で 第一凸部を形成する凸部形成工程と、
前記第一半導体層の貼り合わせ面上に前記第一結合金属層を形成するとともに、 前記第二半導体層の貼り合わせ面上に前記第二結合金属層を形成する結合金属 層形成工程と、
前記第一結合金属層と前記第二結合金属層とを密着させるとともに、前記第一凸 部に基づく起伏を有する前記第一結合金属層を、当該第一凸部の位置にて前記第 二結合金属層へ食い込ませて貼り合わせる結合工程と、
をこの順に行うことを特徴とする半導体貼り合わせ結合体の製造方法。
[14] 前記第二半導体層の貼り合わせ面に、前記第一結合金属層よりも硬質の第二凸部 を前記第一凸部と互い違いになるように形成し、前記結合工程において、前記第二 凸部に基づく起伏を有する第二結合金属層を、当該第二凸部の位置にて前記第一 結合金属層へ食い込ませることを特徴とする請求の範囲第 13項に記載の半導体貼 り合わせ結合体の製造方法。
[15] 請求の範囲第 13項または第 14項に記載の半導体貼り合わせ結合体の製造方法 であって、前記第一半導体層が発光層部を有することを特徴とする発光素子の製造 方法。
[16] 前記第二半導体層がシリコン単結晶基板であり、前記第二凸部を、該シリコン単結 晶基板の貼り合わせ面に刻設して形成した後に、それぞれ Auを主成分とする前記 第一結合金属層及び前記第二結合金属層の結合工程を 180°Cよりも高温かつ 360 °C以下で行うことを特徴とする請求の範囲第 15項に記載の発光素子の製造方法。
PCT/JP2004/009721 2003-07-24 2004-07-08 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法 Ceased WO2005010957A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003201005A JP4114566B2 (ja) 2003-07-24 2003-07-24 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法
JP2003-201005 2003-07-24

Publications (1)

Publication Number Publication Date
WO2005010957A1 true WO2005010957A1 (ja) 2005-02-03

Family

ID=34100470

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/009721 Ceased WO2005010957A1 (ja) 2003-07-24 2004-07-08 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法

Country Status (3)

Country Link
JP (1) JP4114566B2 (ja)
TW (1) TW200505060A (ja)
WO (1) WO2005010957A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5041653B2 (ja) * 2004-04-21 2012-10-03 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP4933130B2 (ja) * 2006-02-16 2012-05-16 昭和電工株式会社 ＧａＮ系半導体発光素子およびその製造方法
JP5123573B2 (ja) * 2007-06-13 2013-01-23 ローム株式会社 半導体発光素子およびその製造方法
JP2010192701A (ja) * 2009-02-18 2010-09-02 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
JP6058897B2 (ja) * 2012-02-21 2017-01-11 スタンレー電気株式会社 半導体素子の製造方法
CN102709204B (zh) * 2012-05-30 2015-01-21 杭州士兰明芯科技有限公司 一种led芯片的键合方法
US9887155B2 (en) 2012-09-28 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal layer semiconductor device and low temperature stacking method of fabricating the same
JP5396526B2 (ja) * 2012-10-23 2014-01-22 ローム株式会社 半導体発光素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314644A (ja) * 1993-04-30 1994-11-08 Canon Inc シリコン基板、シリコン基板のアライメント方法及びそれを適用した記録再生装置
JPH11186120A (ja) * 1997-12-24 1999-07-09 Canon Inc 同種あるいは異種材料基板間の密着接合法
JP2002185080A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314644A (ja) * 1993-04-30 1994-11-08 Canon Inc シリコン基板、シリコン基板のアライメント方法及びそれを適用した記録再生装置
JPH11186120A (ja) * 1997-12-24 1999-07-09 Canon Inc 同種あるいは異種材料基板間の密着接合法
JP2002185080A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005044887A (ja) 2005-02-17
TW200505060A (en) 2005-02-01
TWI323041B (ja) 2010-04-01
JP4114566B2 (ja) 2008-07-09

Similar Documents

Publication Publication Date Title
JP4050444B2 (ja) 発光素子及びその製造方法
US6759689B2 (en) Light emitting element and method for manufacturing the same
CN103430332B (zh) 发光二极管及其制造方法
TWI330411B (ja)
JP2004207508A (ja) 発光素子及びその製造方法
JP2006148087A (ja) 半導体発光素子とその製造方法
JP4121551B2 (ja) 発光素子の製造方法及び発光素子
WO2005010957A1 (ja) 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法
JP4110524B2 (ja) 発光素子及び発光素子の製造方法
JP2005276899A (ja) 発光素子
JP3239061B2 (ja) 発光ダイオード及びその製造方法
JP4120600B2 (ja) 発光素子の製造方法
JP3951300B2 (ja) 発光素子及び発光素子の製造方法
JP3997523B2 (ja) 発光素子
JP4062111B2 (ja) 発光素子の製造方法
JP3950801B2 (ja) 発光素子及び発光素子の製造方法
JP2004363206A (ja) 半導体発光素子
JP2005277218A (ja) 発光素子及びその製造方法
JP4697650B2 (ja) 発光素子
JP2005079298A (ja) 発光素子及び発光素子の製造方法
JP4120796B2 (ja) 発光素子及び発光素子の製造方法
JP2004235505A (ja) 発光素子及び半導体素子用オーミック電極構造
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
JP4935136B2 (ja) 発光素子
JP2005123530A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase