WO2005006003A1

WO2005006003A1 - Ｂｇａ用ｌｓｉテストソケット

Info

Publication number: WO2005006003A1
Application number: PCT/JP2004/009832
Authority: WO
Inventors: Yasushi Kinoshita
Original assignee: Nec Corporation
Priority date: 2003-07-10
Filing date: 2004-07-09
Publication date: 2005-01-20
Also published as: JPWO2005006003A1; JP4775554B2; US20060132160A1; US20070018667A1; US7129728B2; US7477062B2

Abstract

　ＢＧＡパッケージに組み込まれたＬＳＩのテストの際、電源及びＧＮＤ電位の変動を緩和するポゴピンタイプのデカップリングコンデンサを内蔵したＬＳＩソケットを提供する。内部に一つ以上の電源電圧に対応するデカップリングコンデンサ１１３が内蔵されているプリント基板１０２と、プリント基板１０２を重ね合わせて一体化するポゴピン支持筐体部１０４と、プリント基板１０２に開けられたスルーホール１０９とポゴピン支持筐体部１０４に開けられた筐体穴１１４との穴位置を一致させた貫通穴に挿入されるポゴピン１０３とからなり、プリント基板１０２は、ＢＧＡパッケージに組み込まれたＬＳＩのテストの際に、ＢＧＡパッケージと対面するポゴピン支持筐体部１０４の上面側に配置されるか、又はテストボードと対面するポゴピン支持筐体部１０４の下面側に配置される。

Description

明細書

BGA用 LSIテストソケット

技術分野

[0001] 本発明は、 BGA(Ball Grid Array)パッケージに組み込まれた LSIの検査の際に用レ、られる LSIテストソケットに関し、特に、電気的パラメータ等を確認する場合に用いられる BGA用 LSIテストソケットの構造に関するものである。

背景技術

[0002] 本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。

[0003] 従来、高密度かつ多ピンである BGAパッケージに組み込まれた LSIの選別テストを行なう際には、 BGAパッケージの半田ボールに対して熱的、機械的なダメージを与えないように LSIテストソケット（以下、 LSIソケットと呼ぶ）が使用されている。この目的で使用される LSIソケットとしては、一般にポゴピンタイプとシートタイプの二つに大別されている。

[0004] ポゴピンはバネピンもしくはスプリングプローブピンとも呼ばれ、図 1の断面図に示すように、ポゴピン 001 fま、ピン 002、ノネ 003、支持咅 B004の三つの咅 B品力ら構成されている。このポゴピンを用いたポゴピンタイプの LSIソケットは、コイル状のバネ構造が樹脂筐体により保持されたピンとともに設けられ、このピンの上下を押さえることにより電気的な接続を実現してレ、る。

[0005] 図 2A、 2Bと図 3A、 3Bは、それぞれポゴピンを使用した従来の BGA用 LSIソケットの構造を示す断面図である。まず、図 2A、 2Bのように、この LSIソケットは、ポゴピン 001とポゴピン支持筐体部 005とを組み合わせて構成されている。すなわち、 LSIソケットの構造としては、樹脂などの非導電性材質であるポゴピン支持筐体部 005の上側もしくは下側からポゴピン 001を筐体穴 010に挿入する構造となっている。

[0006] 図 2Aはポゴピン 001をポゴピン支持筐体部 005の下側から筐体穴 010に挿入し固定する場合であり、ストッパー 006がポゴピン支持筐体部 005の上側に設置されている。一方、図 2Bは上側から挿入し固定する場合であり、ストッパー 006がポゴピン支持筐体部 005の下側に設置されている。

[0007] また、図 3Aは図 2Aの構造の LSIソケットをテストボード 009に設置した場合であり、図 7Bは図 2Bの構造の LSIソケットをテストボード 009に設置した場合である。いずれの場合も、 BGAパッケージに封入された LSIの半田ボール 007の位置に対応して配置されているポゴピン 001は、 LSIソケットが搭載されるテストボード 009上の配線パッド 008を機械的に上から押しつけることで電気的接続を実現している。一般的にこのタイプの LSIソケットは、構造が単純なため価格が安いこと、機械的強度が大きく繰り返し使用が可能であることなどが利点となっている。

[0008] 一方、シートタイプ LSIソケットは導電性のシートを用レ、るものであり、シートのタイプとして金属細線坦め込みタイプと導電性ゴムタイプがある。シートタイプは前述のポゴピンタイプに比べてピン長を短くできるので、高周波特性に優れている点が利点である。しかし、酸化金属の削れによるゴミの発生が多ぐシートも高価でランニングコストが大きいという問題があり、さらに、接触表面に酸化金属が付着するため接触抵抗が大きくなるという問題がある。

[0009] また、これらいずれのタイプの LSIソケットを使用する場合でも、近年の LSIの高周波かつ大電源電流動作に伴い、きわめて重要な問題点が浮上してきている。それは、テストするべき LSIの大幅な性能向上に伴ってテスト周波数が高くなり、 BGAパッケージに組み込まれた LSIのテスト条件が GHzオーダーの高周波領域数で行われるようになつてきている。そのため、きわめて大きな電源電流が生じてしまレ、、 LSIの電源及び GNDの電位変動が起こりやすくなつてきていることである。また、 LSIの選別テストに際しては、 LSIの動作に必要な電源を LSIから遠く離れたテスタから供給するため、 BGAパッケージ近傍では品質のよい電源を供給できに《なっている問題もある

[0010] このため、テストをする BGAパッケージの最近傍にコンデンサを配置することができないと、 LSIの高周波動作による電源電流が生じ、テスト基板の電源及び GNDの電位を変動させてしまレ、、 BGAパッケージに組み込まれた LSIの安定動作を確保することが困難となってしまう。 [0011] しかしながら、これとは別に従来の LSIソケットでは、 BGAパッケージの近傍で電源及び GNDの電位変動の揺れを緩和するためのデカップリングコンデンサの取り付けができなくなつているという本質的な問題がある。それは、 LSIの入出力信号、電源及び GNDの電極数が集積度の向上により従来に比べて増加していること、 BGAパッケージの小型化により BGAパッケージにおける電極間の間隔が狭くなり電極が密集すること、などが原因である。また、テスト周波数がそれほど高くなくても、例えば、パラレル入出力の本数が 512本も有るような LSIの場合、 IOの同時動作時に非常に大きな瞬間電源電流が流れるという問題もある。

[0012] 上記の電源及び GNDの電位変動を緩和する手段として、例えば、シートタイプの L SIソケットにおいて、導電シートの片面側の複数電極を導電層で接続しこの導電層をシートに密着させて電源層とし、他面側の複数電極を導電層で接続しこの導電層をシートに密着させて GND層とすることで、導電シートをコンデンサとして使用するものである（例えば、特許文献 1参照）。これにより、 LSIを組み込んだ BGAパッケージの直下にパッケージサイズのコンデンサを配置でき、 LSIの高周波動作の際に電源及び GNDに発生するノイズの影響を小さくすることができる。

上記した従来のシートタイプの LSIソケットは、その構造上きわめて実現が困難であるという問題、また、高価で繰り返し使用の安定性がないためランニングコストが大きいという問題、さらには LSIソケット自体のコンタクト性の欠如などの問題があり、実際に量産レベルで繰り返し使用できるものではない。また、近年の LSIは複数の電源電圧を必要とするものが多ぐシートタイプでは対応することができない。

特許文献 1 :特開 2000 - 97991号公報 (第 3頁、第 1 - 3図）

発明の開示

発明が解決しょうとする課題

[0013] このため本発明の目的は、入出力信号や電源及び GNDピン数が非常に多い BG Aパッケージに封入された LSIを高周波でテストする際に発生する問題を解決するためになされたもので、ソケットピンの交換が容易であり、かつ低コストで安定性の高いポゴピン構造でありながら、テストの際、 BGAパッケージの近傍での電源及び GND 電位の変動を緩和するデカップリングコンデンサを内蔵したポゴピンタイプの LSIソケットを提供することである。

課題を解決するための手段

[0014] 本発明の主旨の第 1の側面は、第 1のスルーホール内面と結合される第 1の電源プレートと第 2のスルーホール内面と結合される第 2の電源プレートとがセパレータとを介して積層されたデカップリングコンデンサが少なくとも 1つ以上内蔵されているプリント基板と、前記プリント基板を重ね合わせて一体化して前記第 1及び第 2のスルーホールに対応する位置にそれぞれ第 1及び第 2の筐体穴が少なくとも 1組以上開口されるポゴピン支持筐体部と、前記プリント基板に開けられた前記第 1及び第 2のスル一ホールと前記第 1及び第 2の筐体穴との穴位置を一致させた貫通穴に挿入される第 1及び第 2のポゴピンとを少なくとも 1組以上備え、 BGAパッケージに組み込まれた LSIのテストの際にプリント基板の一端が BGAパッケージと対面して他端に前記ポゴピン支持筐体部が配置されている BGA用 LSIテストソケットを提供する。なお、電源プレートとは、信号ではなく電源を供給する面状に広がるプレートあって、デカツプリングコンデンサの電極の機能を有する金属等の箔その他の素材から構成されるとともに、このプレートに印加される電位は電源電圧の他に中間電位や GNDさらに負の電位等も含まれるものである。

[0015] プリント基板内には、前記第 1及び第 2の電源プレートにそれぞれ対応した電源層及び一つの GND層が形成され、この電源層と GND層間の静電容量を利用してデカップリングコンデンサが形成されてもょレ、。

[0016] プリント基板は、信号用ポゴピンが揷入されるスルーホール以外の電源用ポゴピン及び GND用ポゴピンが揷入されるスルーホール内面にメツキ層が形成されてもよい

[0017] ポゴピン支持筐体部は非導電性材料からなり、筐体穴内面にはメツキ層が形成されていなくともよい。

[0018] そして、電源層は電源用ポゴピンが挿入されるスルーホール内面のメツキ層と電気的に接続され、また、前記 GND層は GND用ポゴピンが挿入されるスルーホール内面のメツキ層と電気的に接続されてレ、てもよレ、。

[0019] 本発明の主旨の第 2の側面は、第 1のスルーホール内面と結合される第 1の電源プレートと第 2のスルーホール内面と結合される第 2の電源プレートとがセパレータとを介して積層されたデカップリングコンデンサが内蔵されているプリント基板と、このプリント基板を重ね合わせて一体化して前記第 1及び第 2のスルーホールに対応する位置にそれぞれ第 1及び第 2の筐体穴が開口されるポゴピン支持筐体部と、前記プリント基板に開けられた前記第 1及び第 2のスルーホールと前記第 1及び第 2の筐体穴との穴位置を一致させた貫通穴に挿入されるポゴピンとからなり、 BGAパッケージに組み込まれた LSIのテストの際に前記ポゴピン支持筐体部の一端が BGAパッケージと対面して他端に前記プリント基板が配置されている BGA用 LSIテストソケットを提供する。

[0020] プリント基板内には、前記第 1及び第 2の電源プレートにそれぞれ対応した電源層及び一つの GND層が形成され、この電源層と GND層間の静電容量を利用してデカップリングコンデンサが形成されてレ、てもよレ、。

[0021] プリント基板は、信号用ポゴピン、電源用ポゴピン及び GND用ポゴピンが挿入されるすべてのスルーホール内面にメツキ層が形成されてレ、てもよレ、。

[0022] 前記ポゴピン支持筐体部は非導電性材料からなり、筐体穴内面にはメツキ層が形成されていなくともよい。

[0023] 電源層は電源用ポゴピンが挿入されるスルーホール内面のメツキ層と電気的に接続され、また、前記 GND層は GND用ポゴピンが挿入されるスルーホール内面のメッキ層と電気的に接続され、一方、信号用ポゴピンが挿入されるスルーホール内面のメツキ層は電源層及び GND層と電気的に接続されていなくともよい。

[0024] そして、ポゴピンは、それぞれ対応するプリント基板のスルーホールにポゴピンの下部を揷入しメツキ層を介して半田付けにより固定されていてもよい。

発明の効果

[0025] 本発明によれば、 BGA用の LSIソケット内にデカップリングコンデンサを内蔵したことによって、高周波で動作する LSIの電源電位変動を減少させることができ、安定した動作テストを行うことができる。また、デカップリングコンデンサの内蔵部とポゴピン支持筐体部が別層のパーツに分かれていることにより、良好な製造安定性及びテスト安定性を有する BGA用の LSIソケットを実現することができる。発明を実施するための最良の形態

[0026] 以下に本発明の実施の形態を図を用いて説明する。

[0027] (第 1の実施の形態）

本発明の第 1の実施の形態につき以下説明する。図 4は本発明の BGA用 LSIソケットを構成する各構成要素を示す分解縦断面図である。図 5は本発明における第 1の実施の形態を示す BGA用 LSIソケットを示す縦断面図である。

[0028] 図 4に示すように、本発明の LSIソケット 101は、プリント基板 102、ポゴピン 103、ポゴピン支持筐体部 104の 3つの部品から構成されている。プリント基板 102には、印カロされる電圧値が異なる第 1の電源ピン 105と第 2の電源ピン 106、 GNDピン 107、信号ピン 108用となるポゴピン 103がそれぞれ挿入される複数のスルーホール 109 が設けられており、信号ピン 108が貫通するスルーホール 109以外の全てのスルーホール 109内面にメツキ層 116が形成されている。そして、プリント基板 102内には、電源プレートとして第 1の電源層 110と第 2の電源層 111、及び GND層 112が形成されており、それぞれの層が対応する各ポゴピン用のスルーホール 109内面のメツキ層 116と電気的に接続されている。

[0029] この電源層 110および 111と GND層 112間に積層される誘電体等からなるセパレータの静電容量を利用して、デカップリングコンデンサ 113が形成される。なお、図 4 、 5では 2種類の電源ピンが図示されている力印加される電圧の種類の数には制限はない。また、ポゴピン支持筐体部 104には、プリント基板 102のスルーホール 109と対応する位置に同様の筐体穴 114が設けられている。このポゴピン支持筐体部 104 の上面側にプリント基板 102を重ねあわせ、図 2に示すように接着材料を使用して圧着もしくは機械的に接合し、 LSIソケット 101の筐体として一体化する。なお、筐体穴 114の内面にはメツキ層は形成されていない。

[0030] そして、スルーホール 109と筐体穴 114の穴位置が一致している穴にポゴピン 103 を挿入することによって、最終的な LSIソケット 101としての構造を実現している。なお、ポゴピン 103はプリント基板 102が設置された上面側力挿入され、ポゴピン支持筐体部 104の筐体穴 114の下部に形成されているストッパー 115で固定される。ここで、プリント基板 102内に形成されている第 1、第 2の電源層 110、 111及びGND層 112とポゴピン 103との電気的接続は、ソケットピンの交換容易性を考慮してポゴピン 103の導電性材料とスルーホール 109内面のメツキ層 116との機械的接触で実現している。

[0031] このように構成された図 5に示す LSIソケットを用いてテストを行う際は、 BGAパッケージの図示しない半田ボールをポゴピン 103の上部先端に接触させ、ポゴピン 103 の下部先端を図示しないテストボードのパッドに接触させ、ポゴピンのバネ力によって電気的接触を実現している。

[0032] 以上の構造により、本実施の形態ではソケットピンの交換容易性と近年の LSIの複数電源に対応しつつ、 BGAパッケージに封入された LSI側に近い方にデカップリングコンデンサを内蔵したプリント基板が配置されるので、 LSIソケットピンのインダクタンス成分の影響を受けることなく良好な特性を得ることができる。

[0033] (第 2の実施の形態）

次に、本発明の第 2の実施の形態について図面を参照して説明する。図 6は第 2の実施の形態における BGA用 LSIソケットを構成する各構成要素を示す分解縦断面図である。図 7は第 2の実施の形態における BGA用 LSIソケットを示す縦断面図である。

[0034] 図 6に示すように、本発明の LSIソケット 201は、ポゴピンの下部部品 203A、プリント基板 202、ポゴピンの上部部品 203B、ポゴピン支持筐体部 204の 4つの部品から構成されている。プリント基板 202には、印加される電圧値が異なる第 1の電源ピン 2 05と第 2の電 Cピン 206、 GNDピン 207、信号ピン 208用となるポゴピン 203 (203A と 203Bからなる）がそれぞれ挿入される複数のスルーホール 209が設けられており、すべてのスルーホール 209内面にメツキ層 216が形成されている。そして、プリント基板 202内には、第 1の電源層 210と第 2の電源層 211、及び GND層 212が形成されており、それぞれの層が対応するポゴピン用のスルーホール 209内面のメツキ層 216 と電気的に接続されている。

[0035] この電源層 210及び 211と GND層 212間に積層される誘電体等からなるセパレータの静電容量を利用して、デカップリングコンデンサ 213が形成される。なお、図 6、 7 では 2種類の電源ピンが図示されている力印加される電圧の種類の数には制限はなレ、。また、ポゴピン支持筐体部 204には、プリント基板 202のスルーホール 209と対応する位置に同様の筐体穴 214が設けられている。

[0036] このプリント基板 202のスルーホール 209にポゴピンの下部部品 203Aを挿入し、メツキ層 216を介して半田付け処理することで固定する。次に、プリント基板 202に固定されたポゴピンの下部部品 203Aにバネ及びポゴピンの上部部品 203Bをはめ込み、さらにポゴピン支持筐体部 204をその上からかぶせるように設置する。この際、ポゴピンの上部部品 203Bは筐体穴 214の上部に設けられたストッパー 215によって固定される。

[0037] そして、図 7に示すように、プリント基板 202をポゴピン支持筐体部 204の下側に配置してポゴピンの交換性を考慮して図示しないネジ止めなどで固定し、 LSIソケット 2 01の筐体として一体化する。

[0038] 以上の構造により、本実施の形態では、 LSI側から離れた方向にデカップリングコンデンサを内蔵したプリント基板が配置されることになるため LSIソケットピンのインダクタンス成分の影響が多少発生することと、ソケットピンの完全な交換容易性は犠牲になるが、ポゴピンの下部導電部分とデカップリングコンデンサの電気的な接続が良好となり、大電流が流れる用途に適した LSIソケットとなる。

産業上の利用の可能性

[0039] 本発明は、 BGAパッケージに封入された LSIを高周波でテストする際に使用する L SIソケットであって、ポゴピン構造を採用していることによって接触ピンの交換が可能で、かつ低コストで製造できるため、利用可能性が大きい。

[0040] 本発明は、 BGAパッケージに封入された LSIを高周波でテストする際に使用する L SIソケットに関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。

[0041] 幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白である力このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。

図面の簡単な説明

[図 1]従来のポゴピンの構造を示す縦断面図である。

[図 2A]は、従来のポゴピンを下から揷入する場合の構造を示す縦断面図である。

[図 2B]は、従来のポゴピンを上から揷入する場合の構造を示す縦断面図である。

[図 3A]は、従来の LSIソケットの構造を示す縦断面図あって、ポゴピンを下から揷入した場合の構造を示す縦断面図である。

[図 3B]は、従来の LSIソケットの構造を示す縦断面図あって、ポゴピンを上から挿入した場合の構造を示す縦断面図である。

[図 4]は、本発明の第 1の実施形態における LSIソケットを示す分解縦断面図である。

[図 5]は、本発明の第 1の実施形態における LSIソケットを示す縦断面図である。

[図 6]は、本発明の第 2の実施形態における LSIソケットのを示す構造分解図である。

[図 7]は、本発明の第 2の実施形態における LSIソケットを示す縦断面図である。

Claims

請求の範囲

[1] 第 1のスルーホール内面と結合される第 1の電源プレートと第 2のスルーホール内面と結合される第 2の電源プレートとがセパレータとを介して積層されたデカップリングコンデンサが少なくとも 1つ以上内蔵されているプリント基板と、前記プリント基板を重ね合わせて一体化して前記第 1及び第 2のスルーホールに対応する位置にそれぞれ第 1及び第 2の筐体穴が少なくとも 1組以上開口されるポゴピン支持筐体部と、前記プリント基板に開けられた前記第 1及び第 2のスルーホールと前記第 1及び第 2の筐体穴との穴位置を一致させた貫通穴に挿入される第 1及び第 2のポゴピンとを少なくとも 1組以上備え、 BGAパッケージに組み込まれた LSIのテストの際にプリント基板の一端が BGAパッケージと対面して他端に前記ポゴピン支持筐体部が配置されてレ、る BGA用 LSIテストソケット。

[2] 前記プリント基板内には、前記第 1及び第 2の電源プレートにそれぞれ対応した電源層及び一つの GND層が形成され、この電源層と GND層間の静電容量を利用してデカップリングコンデンサが形成されている請求項 1記載の BGA用 LSIテストソケッ卜。

[3] 前記プリント基板は、信号用ポゴピンが揷入されるスルーホール以外の電源用ポゴピン及び GND用ポゴピンが揷入されるスルーホール内面にメツキ層が形成されている請求項 1記載の BGA用 LSIテストソケット。

[4] 前記ポゴピン支持筐体部は非導電性材料からなり、筐体穴内面にはメツキ層が形成されていない請求項 1記載の BGA用 LSIテストソケット。

[5] 前記電源層は電源用ポゴピンが揷入されるスルーホール内面のメツキ層と電気的に接続され、また、前記 GND層は GND用ポゴピンが揷入されるスルーホール内面のメツキ層と電気的に接続されている請求項 2又は 3記載の BGA用 LSIテストソケット

[6] 第 1のスルーホール内面と結合される第 1の電源プレートと第 2のスルーホール内面と結合される第 2の電源プレートとがセパレータとを介して積層されたデカップリングコンデンサが内蔵されているプリント基板と、このプリント基板を重ね合わせて一体化して前記第 1及び第 2のスルーホールに対応する位置にそれぞれ第 1及び第 2の筐体穴が開口されるポゴピン支持筐体部と、前記プリント基板に開けられた前記第 1 及び第 2のスルーホールと前記第 1及び第 2の筐体穴との穴位置を一致させた貫通穴に挿入されるポゴピンとからなり、 BGAパッケージに組み込まれた LSIのテストの際に前記ポゴピン支持筐体部の一端が BGAパッケージと対面して他端に前記プリント基板が配置されてレ、る BGA用 LSIテストソケット。

[7] 前記プリント基板内には、前記第 1及び第 2の電源プレートにそれぞれ対応した電源層及び一つの GND層が形成され、この電源層と GND層間の静電容量を利用してデカップリングコンデンサが形成されている請求項 6記載の BGA用 LSIテストソケッ卜。

[8] 前記プリント基板は、信号用ポゴピン、電源用ポゴピン及び GND用ポゴピンが揷入されるすべてのスルーホール内面にメツキ層が形成されている請求項 6記載の BGA 用 LSIテストソケット。

[9] 前記ポゴピン支持筐体部は非導電性材料からなり、筐体穴内面にはメツキ層が形成されてレヽなレ、請求項 6記載の BGA用 LSIテストソケット。

[10] 前記電源層は電源用ポゴピンが挿入されるスルーホール内面のメツキ層と電気的に接続され、また、前記 GND層は GND用ポゴピンが挿入されるスルーホール内面のメツキ層と電気的に接続され、一方、信号用ポゴピンが挿入されるスルーホール内面のメツキ層は電源層及び GND層と電気的に接続されていない請求項 7又は 8記載の BGA用 LSIテストソケット。

[11] 前記ポゴピンは、それぞれ対応するプリント基板のスルーホールにポゴピンの下部を挿入しメツキ層を介して半田付けにより固定されている請求項 8記載の BGA用 LSI テストソケット。