WO2004097439A1 - 測定装置、及びプログラム - Google Patents

測定装置、及びプログラム Download PDF

Info

Publication number
WO2004097439A1
WO2004097439A1 PCT/JP2004/005982 JP2004005982W WO2004097439A1 WO 2004097439 A1 WO2004097439 A1 WO 2004097439A1 JP 2004005982 W JP2004005982 W JP 2004005982W WO 2004097439 A1 WO2004097439 A1 WO 2004097439A1
Authority
WO
WIPO (PCT)
Prior art keywords
timing
digital signal
edge
signal
level
Prior art date
Application number
PCT/JP2004/005982
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Nagai
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to DE112004000730T priority Critical patent/DE112004000730T5/de
Publication of WO2004097439A1 publication Critical patent/WO2004097439A1/ja
Priority to US11/256,048 priority patent/US7209853B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Definitions

  • the present invention relates to a measuring device for measuring a digital signal.
  • the present invention relates to a measuring device and a program for measuring timings such as a change point of a digital signal value, an intersection of a differential digital signal, and the like.
  • This application is related to the following Japanese patent application. For those designated countries that are permitted to be incorporated by reference to the literature, the contents described in the following application are incorporated into this application by reference and are incorporated as part of the description of this application.
  • the quality of the electronic device is determined by measuring an output signal of the electronic device. For example, the quality of the electronic device is determined by comparing the output signal of the electronic device with a predetermined pattern. Conventionally, such determination is made by generating a strobe signal at a predetermined cycle and detecting the value of the output signal at the timing of the strobe signal. For example, the value of the detected output signal is compared with the given H comparison level and L comparison level, the output signal is converted into H logic and L logic patterns, and the pattern is compared with the expected value pattern. The judgment is made by the following.
  • the quality of the electronic device can be determined by evaluating the waveform of the output signal of the electronic device. For example, the quality of the electronic device can be determined based on whether the timing of the edge of the output signal is within a predetermined range.
  • the timing of the edge of the output signal can be measured, for example, by detecting the signal value near the edge of the output signal using a multi-strobe (multi-phase strobe) including a plurality of strobes having slightly different phases.
  • a multi-strobe multi-phase strobe
  • the output signal near the edge is converted into a pattern of H logic and L logic, and the timing of the edge of the output signal is measured by detecting the phase of the strobe at which the output signal changes from H logic to L logic.
  • the characteristics of the electronic device to be tested include, for example, the timing of a change point of an output signal from a high impedance (HIZ) level, and the timing of an intersection of differential output signals.
  • HZ high impedance
  • the level at the intersection of the HIS level and the differential output signal is generally lower than the H comparison level and higher than the L comparison level. For this reason, it is difficult to detect the timing of the transition point from the HIS level or the timing of the crossing point of the differential output signal by the conventional method.
  • the conventional method by gradually shifting the H comparison level or the L comparison level, a change point from the HIZ level or a crossing point of the differential output signal can be detected. It is difficult to do.
  • an object of the present invention is to provide a measuring device and a program which can solve the above-mentioned problems. This object is achieved by a combination of features described in independent claims in the claims.
  • the dependent claims define further advantageous embodiments of the present invention. Disclosure of the invention
  • a measuring apparatus for measuring a differential digital signal, the differential digital signal comprising a first digital signal at an edge of the first digital signal.
  • a first reference timing detector for detecting a first timing at which the first digital signal has a predetermined first signal level and a second timing at which the first digital signal has a second signal level different from the first signal level; Of the digital signals, at the edge of the second digital signal, a fourth timing at which the second digital signal has a predetermined fourth signal level, and a fifth signal at which the second digital signal is different from the fourth signal level Detect the second timing that becomes the level Based on the first signal level, the second signal level, the fourth signal level, the fifth signal level, the first timing, the second timing, the fourth timing, and the fifth timing.
  • a timing calculating section for calculating a timing of an intersection between an edge of the first digital signal and an edge of the second digital signal.
  • the timing calculating section calculates a slope of an edge of the first digital signal based on the first timing and the second timing detected by the first reference timing detecting section, and a first slope calculating section, and a second reference timing detecting section.
  • a second slope calculation unit that calculates the slope of the edge of the second digital signal based on the fourth timing and the fifth reference timing detected by the unit. The timing of the intersection may be calculated based on the slope of the edge of the digital signal.
  • the timing calculator stores the provisional timing of the intersection with respect to each combination of the slope of the edge of the first digital signal and the slope of the edge of the second digital signal.
  • ⁇ ⁇ ⁇ ⁇ ⁇ A timing storage unit that outputs temporary timing according to the slope of the edge of the second digital signal, and a unit phase difference between the phase of the first digital signal and the phase of the second digital signal to correct the temporary timing Is stored for each combination of the edge slope of the first digital signal and the edge slope of the second digital signal, and the given slope of the first digital signal,
  • a phase shift correction coefficient storage unit that outputs a unit correction coefficient according to the edge gradient of the second digital signal;
  • the timing of the intersection may be calculated based on the provisional timing output by the controller and the correction coefficient output by the phase difference calculator.
  • a program for causing a measuring device to measure a differential digital signal comprising: In the signal edge, a first timing at which the first digital signal has a predetermined first signal level and a second timing at which the first digital signal has a second signal level different from the first signal level are detected.
  • a second reference timing detector for detecting a second timing that is a fifth signal level different from the fourth signal level; and a first signal level, a second signal level, a fourth signal level, a fifth signal level, and a fifth signal level.
  • the timing of the intersection of the edge of the first digital signal and the edge of the second digital signal is determined.
  • FIG. 1 is a diagram showing an example of a configuration of a measuring apparatus 100 according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of the configuration of the level comparing section 20, the multi-strobe circuit 30, and the phase detecting section 40.
  • FIG. 3 is a diagram illustrating an example of a waveform of an output signal output by the electronic device 200.
  • FIG. 4 is a diagram illustrating an example of the operation of the phase detection unit 40.
  • FIG. 4A shows an example of the operation of the signal level detection unit 42, the other logic circuit 46, and the encoder 50-1.
  • FIG. 4B shows the signal level detection unit 44, the exclusive logic. An example of the operation of the circuit 48 and the encoder 50-2 will be described.
  • FIG. 5 is a diagram illustrating an example of the operation of the timing calculation unit 80.
  • FIG. 6 is a diagram showing an example of a digital signal waveform.
  • Figure 6 (a) shows the daisy Fig. 6 (b) shows an example in which the digital signal changes from the HIZ level by the falling edge
  • Fig. 6 (b) shows an example in which the digital signal changes from the HIZ level by the falling edge
  • Figure 6 (d) shows an example where the digital signal goes from the rising edge to the HIZ level from the falling edge.
  • FIG. 7 is a diagram showing an example of the configuration of the timing calculation section 80.
  • FIG. 8 is a diagram illustrating an example of output data generated by the output data generation unit 96.
  • FIG. 9 is a diagram showing another example of the configuration of the measuring apparatus 100.
  • FIG. 10 is a diagram illustrating an example of the waveform of the differential digital signal.
  • FIG. 11 is a diagram for explaining an example of a method of calculating the timing of the intersection in the timing calculation section 80.
  • FIG. 12 is a diagram showing an example of the configuration of the timing calculation section 80.
  • FIG. 13 is a diagram illustrating an example of the configuration of the determination unit 140.
  • FIG. 14 is a diagram showing an example of a configuration of a computer 300 that controls the measuring apparatus 100. As shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows an example of a configuration of a measuring apparatus 100 according to an embodiment of the present invention.
  • the measuring apparatus 100 determines the quality of the electronic device 200 by measuring an output signal output from the electronic device 2000.
  • the measuring apparatus 100 includes a reference timing detecting unit 10, a timing calculating unit 80, and a determining unit 140.
  • the reference timing detection section 20 includes a level comparison section 20, a multi-strobe circuit 30, and a phase detection section 40.
  • the level comparison unit 200 outputs the electronic device 200 The obtained digital signal is compared with a first signal level and a second signal level given in advance.
  • the level comparison unit 20 is provided with a first signal level (VOH) and a second signal level (VOL) smaller than the first signal level, and compares the result of comparison between the first signal level and the digital signal. Outputs as H data, and outputs the result of comparison between the second signal level and the digital signal as L data.
  • VH first signal level
  • VOL second signal level
  • the multi-strobe circuit 30 generates a multi-strobe having a plurality of strobes having slightly different phases.
  • the multi-strobe circuit 30 generates a multi-strobe at substantially the same timing as the edge of the digital signal. Further, the multi-strobe circuit 30 may generate the manhole strobe at a predetermined cycle corresponding to the edge of the digital signal.
  • the phase detection unit 40 detects the timing of a change point at which the value changes in the ⁇ data and the L data output by the level comparison unit 20.
  • the phase detection unit 40 detects the values of the ⁇ data and the L data at the timing of each strobe included in the multi-slope generated by the multi-strobe circuit 30. Then, the phase of the change point of the values of the ⁇ data and the L data is calculated based on the timing of the strobe that detects the change of the values of the ⁇ data and the L data. Further, the phase detector 40 outputs HCOMP and LCOMP indicating the timing of the change point of the values of the ⁇ data and the L data.
  • the reference timing detecting section 10 sets the first timing (HC OM P) at which the digital signal reaches the predetermined first :! signal level at the edge of the digital signal output by the electronic device 200. And a second timing (LCOMP) at which the digital signal becomes a second signal level different from the first signal level.
  • the timing calculation section 80 performs digital processing based on the first signal level and the second signal level given to the reference timing detection section 10 and the first timing and the second timing detected by the phase detection section 40. A third timing at which the signal becomes a predetermined third signal level is calculated. In other words, the timing calculation unit 80 The third timing is calculated when the signal changes from the third signal level to another signal level via the first signal level and the second signal level.
  • the timing calculation section 80 is provided with the high impedance level of the digital signal as the third signal level, and calculates the change point timing at which the digital signal level changes from the high impedance level as the third timing. The method of calculating the third timing in the timing calculation section 80 will be described in detail with reference to FIG.
  • the determination unit 140 determines the quality of the electronic device 200 based on whether the third timing calculated by the timing calculation unit 80 falls within a predetermined range.
  • FIG. 2 shows an example of the configuration of the level comparing section 20, the multi-strobe circuit 30, and the phase detecting section 40.
  • the level comparing section 20 has a comparator 22 and a comparator 24.
  • the comparator 22 is supplied with the first signal level and the digital signal output by the electronic device 200, and outputs H data according to the result of comparison between the first signal level and the digital signal.
  • the comparator 22 indicates L logic (pass) when the digital signal value is equal to or higher than the first signal level, and H logic (fail) when the digital signal value is smaller than the first signal level. Outputs H data indicating).
  • the comparator 24 is supplied with the second signal level and the digital signal, and outputs L data according to the result of comparison between the second signal level and the digital signal.
  • the comparator 24 indicates L logic when the digital signal value is equal to or lower than the second signal level, and indicates H logic when the digital signal value is greater than the second signal level. Output data.
  • the multi-strobe circuit 30 includes a plurality of variable delay circuits (32-0 to 32-16, hereinafter collectively referred to as 32), and a plurality of variable delay circuits (34_0 to 34-4-16). , Hereinafter referred to collectively as 34).
  • 32 variable delay circuits
  • 34 variable delay circuits
  • the number of the variable delay circuits 32 and 34 is not limited to 17 as shown in the figure.
  • the plurality of variable delay circuits 32 are set so that the delay amounts are slightly different from each other, and respectively delay the strobe signal supplied from the outside with different delay amounts. Outputs a multi-strobe containing multiple strobes with different phases. Similarly, the plurality of variable delay circuits 34 also output a multi-slope including a plurality of strobes having slightly different phases. It is preferable that the plurality of variable delay circuits 32 and the plurality of variable delay circuits 34 output multi-strobes having substantially the same phase of each strobe at substantially the same timing.
  • the phase detector 40 includes a plurality of signal level detectors (42-0 to 42-16, hereinafter collectively referred to as 42), a plurality of signal level detectors (44-0 to 444-116). , Hereinafter referred to collectively as 4 4), a plurality of exclusive logic circuits (46-1 to 46-16, hereinafter collectively referred to as 46), and a plurality of exclusive logic circuits (48-:! ⁇ 48-1) 6, hereinafter referred to as 48), an encoder 50-1 and an encoder 50_2.
  • the plurality of signal level detectors 42 are provided corresponding to the plurality of variable delay circuits 32, and output the value of H data at the timing of the strobe output from the corresponding variable delay circuit 32.
  • the plurality of signal level detectors 44 are provided corresponding to the plurality of variable delay circuits 34, and output the value of L data at the timing of the strobe output from the corresponding variable delay circuit 34.
  • Each exclusive logic circuit 46 outputs the exclusive OR of the outputs of two signal level detectors 42 adjacent to each other with the phase (phase number) of the given strobe. That is, when the value of the H data output from the corresponding two signal level detection units 42 changes, the H logic is output.
  • each of the exclusive OR circuits 48 outputs the exclusive OR of the outputs of two signal level detectors 44 whose strobe phases are adjacent to each other.
  • the plurality of exclusive logic circuits 46 and the plurality of exclusive logic circuits 4.8 each output a signal indicating at which strobe timing the value of the H data and the L data has changed.
  • a signal indicating at which strobe timing the value of the H data and the L data has changed In this example, only the bit corresponding to the phase number of the strobe that detected the change in value outputs a 16-bit signal indicating H logic.
  • the encoder 501-1 encodes the signals output from the plurality of exclusive logic circuits 46. Then, an HCOMP indicating the phase number of the strobe that has detected the change in the value of the H data in binary is output.
  • the encoder 50-2 encodes the signals output from the plurality of exclusive logic circuits 46, and outputs LCOMP indicating the phase number of the strobe that has detected the change in the value of the L data in binary.
  • the reference timing detecting section 10 can control the first timing (H.COMP) and the second timing (LCOMP) at which the digital signal becomes the predetermined first signal level and second signal level. Can be detected.
  • FIG. 3 shows an example of an output waveform of a digital signal output from the electronic device 200.
  • the voltage at the output pin of the electronic device 200 is at a high impedance (HIZ) level.
  • the electronic device 200 outputs a digital signal
  • the voltage of the output pin of the electronic device 200 changes from the HIZ level.
  • the measuring apparatus 100 in the present example calculates the timing of the point of change of the digital signal output from the electronic device 200 from the HIZ level.
  • measuring device 100 further includes a means for controlling the first signal level and the second signal level provided to level comparing section 20 in accordance with the content of the measurement. For example, when measuring the pattern of a digital signal in a normal state, the control means compares the first signal level (VOH) higher than the HIZ level and the second signal level (VOL) lower than the HIZ level with the level comparator 20. Give to. Then, the level comparing section 20 converts the digital signal into an H logic and L logic pattern.
  • VOH first signal level
  • VOL second signal level
  • the control means controls the level comparing section 20 to output the HIZ level (third signal level) and the second signal level.
  • the first signal level (VOH) having a value between (VOL) and (VOL).
  • the multi-strobe circuit 30 generates substantially the same multi-strobe A and multi-strobe B in response to a change edge from the HIZ level.
  • the phase detector 40 uses these multi-stroops to set the digital signal to the VOH and VOL levels at the relevant edge of the digital signal. Detect timing. In this example, the timing at which the digital signal becomes the VOH level is detected by the phase number 3 strobe of the multi-strobe A, and the timing at which the digital signal becomes the VOL level is detected by the phase number 5 of the multi-strobe B. Is detected by
  • FIG. 4 is a diagram illustrating an example of the operation of the phase detection unit 40.
  • FIG. 4A illustrates an example of the operation of the signal level detection unit 42, the exclusive logic circuit 46, and the encoder 50-1.
  • Each level detector 42 detects the value of the H data at the timing of each strobe of the multi-stroop A described in FIG.
  • each exclusive logic circuit 46 calculates the exclusive OR of adjacent data, and outputs data indicating the phase number of the strobe that has detected the timing at which the digital signal becomes the VOH level.
  • the encoder 50-1 encodes the data output from the exclusive logic circuit 46 and outputs HCOMP indicating the phase number of the strobe that has detected the timing at which the digital signal becomes the VOH level in binary. . Since the encoder 50-1 outputs the phase number of the strobe in a binary number, the calculation in the timing calculation unit 80 becomes easy.
  • FIG. 4B is a diagram illustrating an example of the operation of the signal level detection unit 44, the exclusive logic circuit 48, and the encoder 50_2.
  • the encoder 50-2 outputs the L COMP indicating the phase number of the strobe that has detected the timing at which the digital signal reaches the VOL level in a binary number. .
  • FIG. 5 is a diagram illustrating an example of the operation of the timing calculation section 80.
  • the timing calculator 80 calculates the digital signal based on the first timing (HCOMP), the second timing (LCOMP), the first signal level (VQH), and the second signal level (VOL) detected by the phase detector 40. Calculate the timing at which the signal reaches the third signal level (HIZ in this example).
  • the vertical axis is signal level
  • the first signal level is Q
  • the second signal level is, the digital signal in the example of FIG.
  • the coordinates of point A are (3, a), and the digital signal is at VOL level.
  • the coordinates of point B are (5,] 3). That is, the edge of the digital signal is represented by a straight line passing through these two points.
  • the point at which the digital signal changes from the HIZ level is the point at which the y coordinate of the straight line passing through the points A and B becomes the HIZ level.
  • the timing calculation unit 80 calculates an equation of a straight line passing through the point A and the point B, and calculates the value of the X coordinate at which the y coordinate of the equation becomes the HIZ level, that is, the timing.
  • the output of the electronic device 200 is typically terminated at the VTT level in the measuring device 100.
  • the HIZ level is equivalent to the VTT level in the measuring device 100 and is a known value. Further, by substituting the value of the desired signal level into the y coordinate of the equation, the timing at which the digital signal reaches the predetermined signal level can be easily calculated.
  • the timing of a change point from the HIZ level is further increased. It can be easily calculated.
  • HIS-VOH: VOH-VOL 1: 1
  • the timing (third timing) of the change point from the HIS level can be easily calculated from HCOMP- (LCOMP-HCOMP). That is, the third timing can be calculated by subtracting the difference between the second timing and the first timing from the first timing.
  • FIG. 6 is a diagram showing an example of a digital signal waveform.
  • FIG. 6 illustrates a case where a first signal level (VOH) which is intermediate between the HIS level and the second signal level (VOL) is given.
  • VH first signal level
  • VOL second signal level
  • Figure 6 (a) shows an example in which the digital signal changes from the HIZ level by the falling edge.
  • the timing calculation unit 80 By calculating MP- (L COMP-HCOMP), the timing of the change point from the HIZ level is calculated. That is, the timing calculation section 80 calculates the third timing by subtracting the difference between the second timing and the first timing from the first timing.
  • FIG. 6 (b) shows an example in which the digital signal changes from the HIS level by a falling edge.
  • the timing calculation unit 80 calculates the timing of the change point from the HIS level by calculating LCOMP- (HCO MP-L COMP). That is, the timing calculation section 80 calculates the third timing by subtracting the difference between the first timing and the second timing from the second timing. '
  • Fig. 6 (c) shows an example in which the digital signal changes from the falling edge to the HIS level.
  • the timing calculating section 80 calculates the timing of the change point at every H YZ level by calculating LCOMP + (L COMP-HC OMP). That is, the timing calculation unit 80 calculates the third timing by adding the difference between the second timing and the first timing to the second timing.
  • FIG. 6 (d) shows an example in which the digital signal changes from the rising edge to the HIS level.
  • the timing calculation unit 80 calculates the timing of the transition point to the HIZ level by calculating HCOMP + (HCOMP-LC OMP). That is, the timing calculation unit 80 calculates the third timing by adding the difference between the first timing and the second timing to the first timing.
  • FIGS. 6 (a) to 6 (d) Whether the waveform of the digital signal corresponds to any of FIGS. 6 (a) to 6 (d) depends on the magnitude relationship between HCOMP and LCOMP, and the relationship between the HIZ level and the first and second signal levels. It can be easily determined based on the magnitude relation.
  • the timing calculation unit 80 has been described with reference to FIGS. 6A to 6D based on the magnitude relationship between HCOMP and LCOMP, and the magnitude relationship between the HIZ level, the first signal level, and the second signal level. It is preferable to select which of the calculation methods is used to calculate the third timing.
  • FIG. 7 shows an example of the configuration of the timing calculation section 80.
  • the level comparing section 20 determines that the signal level difference between the third signal level and the first signal level is substantially the same as the signal level difference between the first signal level and the second signal level.
  • the signal level and the second signal level are given in advance.
  • the timing calculation section 80 includes a magnitude comparison section 82, a first subtraction section 84, a second subtraction section 86, a third subtraction section 88, a first addition section 90, a second addition section 92, a selection section 94, and output data.
  • the timing calculator 80 receives the HCOMP indicating the first timing and the LCOMP indicating the second timing from the phase detector 40.
  • the magnitude comparison unit 82 determines the magnitude relation between HCOMP and L COMP.
  • the first subtraction unit 84 calculates a difference between LCOMP and HCOMP. At this time, the first subtraction unit 84 selects one of HCOMP and L COMP to subtract the other according to the determination result of the magnitude comparison unit 82.
  • the second subtraction unit 86 subtracts the value output by the first subtraction unit 84 from HCOMP and outputs the result. That is, the second subtraction unit 86 outputs the value of one HCOMP (LCOMP-HCOMP) described with reference to FIG.
  • the third subtraction unit 88 subtracts the value output by the first subtraction unit 84 from L COMP and outputs the result. That is, the third subtraction unit 88 outputs the value of LCOMP— (HCOMP-LCOMP) described with reference to FIG. 6B.
  • the first adder 90 adds the value output by the first subtractor 84 to HCOMP and outputs the result. That is, the first adder 90 outputs the value of HCOMP + (H COMP ⁇ LCOMP) described in FIG. 6D.
  • the second adder 92 adds the value output by the first subtractor 84 to LCOMP and outputs the result. That is, the second adding unit 92 outputs the value of LCOMP + (L COMP-HCOMP) described in FIG. 6C.
  • the selection unit 94 is configured to output one of the values output by the second subtraction unit 86, the third subtraction unit 88, the first addition unit 90, or the second addition unit 92 based on the control signal and the determination result of the magnitude comparison unit 82. Select and output.
  • the control signal is the HIZ level and the first signal This signal is determined by the magnitude relation between the level and the second signal level.
  • the output data generation unit 96 generates output data to be passed to the determination unit 140 based on the data output from the selection unit 94.
  • FIG. 8 shows an example of output data generated by the output data generation unit 96.
  • the output data generation unit 96 converts the data output from the selection unit 94 into a bit indicating the position of a change from the HIZ level, a bit indicating the initial value of the H data, a bit indicating the presence or absence of glitch, and an error.
  • Output data including a bit indicating the presence or absence of
  • the output data generation unit 96 is used when the data output by the exclusive logic circuit 46 or the data output by the exclusive logic circuit 48 described in FIG. It determines that there is a glitch at the edge of the digital signal, and generates output data with the bit indicating the presence or absence of the glitch being set to "1". In addition, when the data selected by the selection unit 94 indicates a negative value, the output data generation unit 96 generates output data with the bit indicating the presence or absence of an error as 1 as an operation error.
  • the quality of electronic device 200 can be more accurately determined.
  • the determination unit 140 determines whether or not the timing of the change point from the HIZ level is within a predetermined range and whether or not the edge of the digital signal has a dalitch. The quality of 200 may be determined.
  • FIG. 9 shows another example of the configuration of the measuring apparatus 100.
  • the measuring apparatus 100 in this example measures the timing of the intersection where the differential digital signals output from the electronic device 200 cross.
  • the point of intersection of the differential digital signals is a point where both signals of the differential digital signals have the same signal level at the same timing.
  • the measuring apparatus 100 in the present example includes a first reference timing detection unit 100a, a second reference timing detection unit 100b, a timing calculation unit 80, and a determination unit 140.
  • the first reference timing detection unit 10a and the second reference timing detection unit 10b have substantially the same function and configuration as the reference timing detection unit 10 described with reference to FIG.
  • components denoted by the same reference numerals as those in FIG. 1 have substantially the same functions and configurations as the components described with reference to FIG.
  • the first reference timing detection unit 100a outputs the first digital signal at a predetermined first signal level at the edge of the first digital signal among the differential digital signals output by the electronic device 200. A first timing and a second timing at which the first digital signal has a second signal level different from the i-th signal level are detected.
  • the method of detecting the first timing and the second timing is the same as the method of detecting the first timing and the second timing described with reference to FIG.
  • the second reference timing detection unit 100b sets the second digital signal to a predetermined fourth signal level at the edge of the second digital signal among the differential digital signals output by the electronic device 200.
  • a fourth timing and a second timing at which the second digital signal has a fifth signal level different from the fourth signal level are detected.
  • the method of detecting the fourth timing and the fifth timing is the same as the method of detecting the first timing and the second timing described with reference to FIG.
  • the timing calculator 80 performs the first digital signal based on the first signal level, the second signal level, the fourth signal level, the fifth signal level, the first timing, the second timing, the fourth timing, and the fifth timing. Calculate the timing of the intersection of the signal edge and the second digital signal edge. For example, the timing calculating section 80 calculates the edge equation of the first digital signal based on the first signal level, the second signal level, the first timing, and the second timing as described in FIG. And calculating an edge equation of the second digital signal based on the fourth signal level, the fifth signal level, the fourth timing, and the fifth timing. Then, the timing at which the edge equation of the first digital signal and the edge equation of the second digital signal intersect is calculated.
  • the determination unit 140 determines that the timing of the intersection calculated by the timing calculation unit 80 is The quality of the electronic device 200 is determined based on whether the electronic device 200 is within a predetermined range.
  • FIG. 10 shows an example of the waveform of the differential digital signal.
  • the first reference timing detector 10a sets the first digital signal to the first signal level (VOH) at the edge of the first digital signal output from the differential pin 1 of the electronic device.
  • the first timing (HCOMP 1) and the second timing (LCOMP 1) at which the first digital signal becomes the second signal level (VOL) are detected.
  • the second reference timing detection unit 10b outputs the fourth timing (VOH) at which the second digital signal becomes the fourth signal level (VOH) at the edge of the second digital signal output from the differential pin 2 of the electronic device.
  • HCOMP 2 the fourth timing
  • LCOMP 2 the fifth timing
  • the first signal level is equal to the fourth signal level
  • the second signal level is equal to the fifth signal level.
  • the timing calculator 80 calculates the slope of the edge of the first digital signal based on the first timing and the second timing detected by the first reference timing detector 10a. Further, the timing calculation section 80 calculates the slope of the edge of the second digital signal based on the fourth timing and the fifth reference timing detected by the second reference timing detection section 10b. Then, the timing calculation section 80 calculates the timing of the intersection of the differential digital signals based on the slope of the edge of the first digital signal and the slope of the edge of the second digital signal.
  • FIG. 11 is a diagram illustrating an example of a method of calculating the timing of the intersection at timing calculation section 80.
  • the horizontal axis indicates timing
  • the vertical axis indicates signal level.
  • the timing of L COMP at the rising edge is defined as the origin.
  • L COMM 2 the origin.
  • the straight line of the edge of the first digital signal is moved in parallel so that the first timing (HCOMP 1) and the fourth timing (LC '2MP 2) coincide, and HC OMP 1' and LCOMP 1 ' Find a straight line passing through the two points. And translate The intersection of the straight line passing through the two points LCOMP 2 and HCOMP 2 is calculated as the provisional intersection.
  • the timing calculation unit 80 calculates the timing of the provisional intersection based on the timing of the edge of the first digital signal and the inclination of the edge of the second digital signal.
  • the timing calculating section 80 calculates a difference between the timing of the original intersection and the timing of the provisional intersection from the inclination of each edge and the amount of parallel movement of the straight line. Then, the difference of the timing is added to the calculated provisional intersection. First, since the second digital signal is translated in parallel so that LC ⁇ ⁇ 2 becomes the origin, this phase shift is further added to the timing of the provisional intersection, and the timing of the intersection of the differential digital signals is calculated. calculate.
  • FIG. 12 shows an example of the configuration of the timing calculation section 80.
  • the timing calculation unit 80 includes a comparison unit (102, 104, 116), a subtraction unit (106, 108, 122, 126), an addition unit (128, 132), and a timing storage unit 1 1 8, a phase shift correction coefficient storage unit 120, a multiplication unit 124, a selection unit (110, 112, 130), an error detection unit 114, and an output data generation unit 134.
  • the comparing unit 102 receives the first timing (HC ⁇ 1) and the second timing (LCOMP 1) at the edge of the first digital signal, and determines the magnitude relationship between the first timing and the second timing. It is determined whether the corresponding edge of the first digital signal is a rising edge or a falling edge.
  • the comparison unit 104 receives the fourth timing (HC ⁇ 2) and the fifth timing (LCOMP 2) at the edge of the second digital signal, and determines the magnitude relationship between the fourth timing and the fifth timing. Then, it is determined whether the corresponding edge of the second digital signal is a rising edge or a falling edge.
  • the subtraction unit 106 calculates a timing difference between the first timing (HCOMP 1) and the second timing (LCO MP 1). At this time, the subtraction unit 106 determines whether to subtract the other from the first timing or the second timing according to the determination result of the comparison unit 102. Since the values of VOH and VOL are known, The slope of the edge of the first digital signal is determined by the timing difference between the first digital signal and the second timing. That is, the subtraction unit 106 functions as a first slope calculation unit that outputs the timing difference as a value indicating the slope of the edge of the first digital signal. The subtraction unit 108 calculates a timing difference between the fourth timing (HCOMP 2) and the fifth timing (LCOMP 2).
  • the subtraction unit 108 determines which of the fourth timing and the fifth timing to subtract the other according to the determination result of the comparison unit 104. Similarly, the subtraction unit 108 functions as a second slope calculation unit that outputs the timing difference as a value indicating the slope of the edge of the second digital signal.
  • the timing storage unit 118 stores the provisional timing of the intersection of the differential digital signal with respect to each combination of the slope of the edge of the first digital signal and the slope of the edge of the second digital signal. It outputs provisional timing according to the slope of the edge of the first digital signal and the slope of the edge of the second digital signal.
  • the phase shift correction coefficient storage section 120 stores a correction coefficient for correcting the provisional timing output from the timing storage section 118 as described with reference to FIG.
  • the phase shift correction coefficient storage section 120 stores the unit correction coefficient per unit phase difference between the phase of the first digital signal and the phase of the second digital signal, Stores each combination of the slope and the edge slope of the second digital signal, and outputs a unit correction coefficient according to the given slope of the first digital signal and the slope of the edge of the second digital signal.
  • the selection unit 110 sets a reference phase for calculating a phase difference between the phase of the first digital signal and the phase of the second digital signal to LC OM P 1 (second timing) or LC OM P 2 (fifth timing). Timing). In this example, the selection unit 110 determines whether the edge of the first digital signal and the edge of the second digital signal are shifted or shifted based on the determination result of the comparison unit 102, and determines whether the edge is a rising edge. Select LC OMP in.
  • the selection unit 112 sets the reference phase for calculating the phase difference between the phase of the first digital signal and the phase of the second digital signal to HC OM P 1 (first timing) or HC OM P 2 (fourth Timing). In this example, the selection unit 112 determines whether the edge of the first digital signal or the edge of the second digital signal is the falling edge based on the determination result of the comparison unit 102, and determines the falling edge. Select HC OM P in.
  • the comparing section 1 16 determines the magnitude relationship between the reference phase selected by the selecting section 110 and the reference phase selected by the selecting section 112. Further, the subtraction unit 122 calculates the difference between the reference phase selected by the selection unit 110 and the reference phase selected by the selection unit 112. At this time, the subtraction unit 122 determines which reference phase to subtract from the other according to the determination result of the comparison unit 116.
  • the subtraction unit 122 functions as a phase difference calculation unit that calculates a phase difference between the phase of the first digital signal and the phase of the second digital signal.
  • the multiplication unit 124 calculates a correction coefficient obtained by multiplying the phase difference calculated by the subtraction unit 122 and the unit correction coefficient output by the phase shift correction coefficient storage unit 120.
  • addition section 128 outputs a value obtained by adding the correction coefficient calculated by multiplication section 124 to the reference phase selected by selection section 110. Further, the subtraction unit 126 outputs a value obtained by subtracting the correction coefficient calculated by the multiplication unit 124 from the reference phase selected by the selection unit 110.
  • the selection unit 130 selects and outputs one of the values output by the subtraction unit 126 or the addition unit 128 based on the determination result of the comparison unit 116. That is, the selection unit 130, for example, based on the magnitude relationship between the reference phase selected by the selection unit 110 and the reference phase selected by the selection unit 112, for example, of the first digital signal in the example of FIG. It is determined whether the edge has been shifted in the positive or negative direction, and a selection is made as to whether to add or subtract the correction coefficient calculated by the multiplication unit 124 according to the determination result.
  • the adder 132 adds the value selected by the selector 130 and the provisional timing output by the timing storage 118 to calculate the timing of the intersection of the differential digital signals. Further, the output data generation unit 134 transfers the output data to the determination unit 140 based on the timing of the intersection of the differential digital signals calculated by the addition unit 132. Generate output data.
  • the output data generator 134 may have the same function as the output data generator 96 described in FIG.
  • the error detection unit 114 receives the determination results of the comparison unit 102 and the comparison unit 104, and the edge of the first digital signal and the edge of the second digital signal are both rising edges or both falling edges. If it is an edge, detect a measurement error and notify outside.
  • the timing calculation section 80 in this example the timing of the intersection of the differential digital signals can be easily calculated.
  • FIG. 13 shows an example of the configuration of the determination section 140.
  • the measuring apparatus 100 includes a timing calculating unit 80a that calculates the timing of a change point from the HIZ level, and a timing calculating unit 80b that calculates the timing of the intersection of the differential digital signals. Measure the timing of the transition point from the HIZ level of the first digital signal and the timing of the intersection of the differential digital signals simultaneously.
  • the HCOMP data and the LCOMP data include glitch detection bits, initial value bits, and the like.
  • the timing calculation section 80a has the same function and configuration as the timing calculation section 80 described with reference to FIG. 7, and the timing calculation section 80b includes the timing calculation section 80b described with reference to FIG. It has the same function and configuration as.
  • the determination unit 140 includes a shift unit 142, a selection unit 148, a selection unit 150, a logical comparator 152, a logical comparator 154, a subtraction unit 160, a memory 156, a memory 158, a comparison unit 162, a comparison unit. 164, OR circuit 166, AND circuit 168, and latch circuit 170.
  • the shift unit 142 performs a cycle shift so that the data of HCOMP1 and LCOMP1 can be logically compared with the data of HCOMP2 and LCOMP2.
  • the shift unit 142 has a plurality of latch circuits 144 and a latch circuit 146 for performing cycle / shift.
  • the selection unit 148 includes HCOMP 1, LCOMP 1, HCOMP 2, LCO MP 2 selects and outputs either data output from the timing calculation section 80a or data output from the timing calculation section 80b.
  • the selector 150 selects and outputs one of HCOM P1, LCOMP1, HCOMP2, or LCOMP2.
  • the selectors 148 and 150 are supplied with data select signals indicating which data should be selected in accordance with the test content.
  • the selector 148 and the selector 150 may output data having a value of zero.
  • the selector 148 selects the data output by the timing calculator 80a, and the selector 150 Outputs zero data.
  • the subtraction unit 160 calculates a value obtained by subtracting the data selected by the selection unit 150 from the data selected by the selection unit 148.
  • the P 0 terminal in the subtraction unit 160 is a code terminal.
  • a lower limit value of data to be output by the subtraction unit 160 is stored in advance in accordance with the test content.
  • the upper limit of the data to be output by the subtraction unit 160 is stored in the memory 156 in advance according to the test content.
  • the comparing unit 162 determines whether the data output by the subtracting unit 160 is equal to or larger than the lower limit value stored in the memory 156. For example, when the data output by the subtraction unit 160 is smaller than the lower limit, the comparison unit 162 outputs 1 as a failure.
  • the comparing section 164 determines whether or not the data output from the subtracting section 160 is equal to or less than the upper limit value stored in the memory 156. For example, when the data output by the subtraction unit 160 is larger than the upper limit value, the comparison unit 164 outputs 1 as a failure.
  • the logical comparator 152 outputs 1 as a file when the data selected by the selection unit 148 includes data indicating the presence of a darich.
  • the logical comparator 153 outputs 1 as a file when the data selected by the selection unit 150 includes data indicating the presence of a dalitci.
  • the OR circuit 166 outputs a signal when at least one of the logical comparator 152, the logical comparator 154, the comparing section 162, or the comparing section 164 outputs 1 as a failure. Output 1 as an aile.
  • the logical AND circuit 168 is provided with a logical comparison control signal for controlling whether or not to perform the pass / fail judgment of the electronic device 200. When the logical comparison control signal is 1, the logical sum circuit 166 Outputting the output to the latch circuit 170 c By such an operation, the quality of the electronic device 200 can be easily determined.
  • FIG. 14 shows an example of a configuration of a computer 300 that controls the measuring apparatus 100.
  • the computer 300 stores a program that causes the measuring device 100 to function as the measuring device 100 described with reference to FIGS. 1 to 13. Further, the combination device 300 may function as the measurement device 100.
  • the computer 300 includes a CPU 700, a ROM 702, a RAM 704, a communication interface 706, a hard disk drive 710, an FD disk drive 712, and a CD-ROM drive 716.
  • CPU 700 operates based on programs stored in ROM 702, RAM 704, hard disk 710, FD disk 714, and / or CD-ROM 718.
  • the program includes the computer 300 as the reference timing detecting unit 10, the timing calculating unit 80, and the determining unit described with reference to FIG. 1 or FIG. Function as 140.
  • the communication interface 706 controls the measuring device 100 in accordance with the program, by referring to the reference timing detecting portion 10, the timing calculating portion 80, and the timing calculating portion 10 described with reference to FIG. ⁇ Transmit a control signal to function as the determination unit 140.
  • a hard disk drive 710, ROM 702, or RAM 704 as an example of a storage device stores setting information, a program for operating the CPU 700, and the like. Further, the program may be stored in a recording medium such as a flexible disk 720 or a CD-ROM 722.
  • the flexible drive 712 reads the program from the flexible disk 714 and provides the program to the CPU 700 when the flexible disk 714 stores the program.
  • CD-ROM drive 716 CD-ROM stores programs If so, read the program from the CD-ROM 718 and provide it to the CPU 700.
  • the program may be directly read out from the recording medium to the RAM and executed, or may be read out and executed in the RAM after being installed in the hard disk drive.
  • the program may be stored on a single recording medium or on a plurality of recording media.
  • the program stored in the recording medium may provide each function in cooperation with the operating system. For example, the program may request the operating system to perform a part or all of the function, and provide the function based on a response from the operating system.
  • Recording media for storing programs include flexible disks, CD-ROMs, optical recording media such as DVDs and PDs, magneto-optical recording media such as MDs, tape media, magnetic recording media, IC cards and miniature cards. Semiconductor memory and the like can be used. Further, a storage device such as a hard disk or a RAM provided in a server system connected to a dedicated communication network or the Internet may be used as a recording medium. ⁇
  • the timing measured by the measuring apparatus 100 is not limited to the timing of the point of change from the HIZ level or the timing of the intersection of the differential digital signals. For example, it is clear that the timing of the transition point from the L level at the rising edge of the digital signal can be easily measured. Industrial applicability As is clear from the above description, according to the present invention, it is possible to easily calculate the timing at which the output signal output from the electronic device changes from the HIZ level. Further, the timing of the intersection of the differential digital signals output from the electronic device can be easily calculated.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Phase Differences (AREA)

Abstract

　ディジタル信号を測定する測定装置であって、ディジタル信号のエッジにおいて、ディジタル信号が予め定められた第１信号レベルとなる第１タイミングと、ディジタル信号が第１信号レベルと異なる第２信号レベルとなる第２タイミングとを検出する基準タイミング検出部と、第１信号レベル、第２信号レベル、第１タイミング、及び第２タイミングに基づいて、ディジタル信号が予め定められた第３信号レベルとなる第３タイミングを算出するタイミング算出部とを備える測定装置を提供する。

Description

明 細 書 測定装置、 及びプログラム 技術分野
本発明は、 ディジタル信号を測定する測定装置に関する。 特に、 本発明はディ ジタル信号の値の変化点、差動ディジタル信号の交点等のタイミングを測定する 測定装置、 及びプログラムに関する。 また本出願は、 下記の日本特許出願に関連 する。 文献の参照による組み込みが認められる指定国については、 下記の出願に 記載された内容を参照により本出願に組み込み、 本出願の記載の一部とする。
特願 2 0 0 3— 1 2 2 1 3 0号 出願日 2 0 0 3年 4月 2 5日 背景技術
従来、 電子デバイスを試験する場合に、 電子デバイスの出力信号を測定すること によって電子デバイスの良否を判定している。 例えば、 電子デバイスの出力信号と 所定のパターンとを比較することによって電子デバイスの良否を判定している。 従来、 このような判定は、 所定の周期でストローブ信号を生成し、 当該ストロー ブ信号のタイミングにおける出力信号の値を検出することによって行われている。 例えば、 検出した出力信号の値と、 与えられる H比較レベル、 L比較レベルとを比 較し、 出力信号を H論理及び L論理のパターンに変換し、 当該パターンと期待値パ ターンとを比較することによって判定を行う。
また、 電子デバイスの出力信号の波形を評価することによつても、 電子デバイス の良否を判定することができる。 例えば、 出力信号のエッジのタイミングが所定の 範囲内であるか等によって、 電子デバイスの良否を判定することができる。
出力信号のエッジのタイミングは、 例えば位相がわずかづつ異なる複数のスト口 ーブを含むマルチストローブ （多相ストローブ） によって、 出力信号のエッジ付近 の信号値を検出して測定することができる。 つまり、 マルチストローブによって、 エッジ付近の出力信号を H論理と L論理のパターンに変換し、 出力信号が H論理か ら L論理へ変化するストローブの位相を検出することにより、 出力信号のエッジの タイミングを測定する。
また、 試験するべき電子デバイスの特性として、 例えば H I Z (ハイインピーダ ンス） レベルからの出力信号の変化点のタイミング、 差動出力信号の交差点のタイ ミング等がある。
H I Zレベル、 差動出力信号の交差点のレベルは、 一般に H比較レベルより小さ く、 L比較レベルより大きいレベルとなる。 このため、 従来の方法で H I Zレベル からの変化点のタイミング、 又は差動出力信号の交差点のタイミングを検出するこ とは困難である。 例えば、 従来の方法において、 H比較レベル又は L比較レベルを 徐々にずらしていくことによって、 H I Zレベルからの変化点、 又は差動出力信号 の交差点を検出することができるが、 このような制御を行うことは困難である。 そこで本発明は、 上記の課題を解決することのできる測定装置、 及びプログラム を提供することを目的とする。 この目的は、 請求の範囲における独立項に記載の特 徴の組み合わせにより達成される。 また従属項は本発明の更なる有利な具体例を規 定する。 発明の開示
上記課題を解決するために、本発明の第 1の形態においては、差動ディジタル 信号を測定する測定装置であって、差動ディジタル信号のうち、第 1ディジタル 信号のエッジにおいて、第 1ディジタル信号が予め定められた第 1信号レベルと なる第 1タイミングと、第 1ディジタル信号が第 1信号レベルと異なる第 2信号 レベルとなる第 2タイミングとを検出する第 1基準タイミング検出部と、差動デ イジタル信号のうち、第 2ディジタル信号のエッジにおいて、第 2ディジタル信 号が予め定められた第 4信号レベルとなる第 4タイミングと、第 2ディジタル信 号が第 4信号レベルと異なる第 5信号レベルとなる第 2タイミングとを検出す る第 2基準タイミング検出部と、 第 1信号レベル、第 2信号レベル、 第 4信号レ ベル、 第 5信号レベル、 第 1タイミング、 第 2タイミング、 第 4タイミング、 及 び第 5タイミングに基づいて、第 1ディジタル信号のェッジと第 2ディジタル信 号のエッジとの交点のタイミングを算出するタイミング算出部とを備える測定 装置を提供する。
タイミング算出部は、 第 1基準タイミング検出部が検出した第 1タイミング、 及ぴ第 2タイミングに基づいて、第 1ディジタル信号のエッジの傾きを算出する 第 1傾き算出部と、第 2基準タイミング検出部が検出した第 4タイミング、及び 第 5基準タイミングに基づいて、第 2ディジタル信号のエッジの傾きを算出する 第 2傾き算出部とを有し、第 1ディジタル信号のエッジの傾き、及ぴ第 2デイジ タル信号のエッジの傾きに基づいて、 交点のタイミングを算出してよい。
タイミング算出部は、第 1ディジタル信号のエッジの傾き、及び第 2ディジタ ル信号のエッジの傾きのそれぞれの組み合わせに対する、交点の暫定タイミング を格納し、与えられる第 1ディジタル信号のェッジの傾き、及ぴ第 2ディジタル 信号のエッジの傾きに応じた暫定タイミングを出力するタイミング格納部と、暫 定タイミングを補正するための、第 1ディジタル信号の位相と、第 2ディジタル 信号の位相との単位位相差あたりの単位補正係数を、第 1ディジタル信号のェッ ジの傾き、及ぴ第 2ディジタル信号のェッジの傾きのそれぞれの組み合わせに対 して格納し、与えられる第 1ディジタル信号の傾き、及ぴ第 2ディジタル信号の エツジの傾きに応じた単位捕正係数を出力する位相シフト補正係数格納部と、第 1ディジタル信号の位相と第 2ディジタル信号の位相との位相差を算出し、当該 位相差と、位相シフト補正係数格納部が出力した単位補正係数とを乗算した補正 係数を算出する乗算部とを有し、タイミング格納部が出力した暫定タイミングと、 位相差算出部が出力した補正係数とに基づいて、交点のタイミングを算出してよ い。
本発明の第 2の形態においては、測定装置に差動ディジタル信号を測定させる プログラムであって、 測定装置を、 差動ディジタル信号のうち、第 1ディジタル 信号のェッジにおいて、第 1ディジタル信号が予め定められた第 1信号レベルと なる第 1タイミングと、第 1ディジタル信号が第 1信号レベルと異なる第 2信号 レベルとなる第 2タイミングとを検出する第 1基準タイミング検出部と、差動デ イジタル信号のうち、第 2ディジタル信号のエッジにおいて、第 2ディジタル信 号が予め定められた第 4信号レベルとなる第 4タイミングと、第 2ディジタル信 号が第 4信号レベルと異なる第 5信号レベルとなる第 2タイミングとを検出す る第 2基準タイミング検出部と、 第 1信号レベル、 第 2信号レベル、 第 4信号レ ベル、 第 5信号レベル、 第 1タイミング、 第 2タイミング、 第 4タイミング、 及 ぴ第 5タイミングに基づいて、第 1ディジタル信号のエッジと第 2ディジタル信 号のエッジとの交点のタイミングを算出するタイミング算出部として機能させ るプログラムを提供する。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、 これらの特徴群のサブコンビネーションも又、 発明となりうる。 図面の簡単な説明
図 1は、本発明の実施形態に係る測定装置 1 0 0の構成の一例を示す図であ る。
図 2は、 レベル比較部 2 0、 マルチストローブ回路 3 0、 及ぴ位相検出部 4 0の構成の一例を示す図である。
図 3は、電子デバイス 2 0 0が出力する出力信号の波形の一例を示す図であ る。
図 4は、 位相検出部 4 0の動作の一例を示す図である。 図 4 ( a ) は、 信号 レベル検出部 4 2、お他論理回路 4 6、及びエンコーダ 5 0 - 1の動作の一例を 示し、 図 4 ( b ) は、 信号レベル検出部 4 4、 排他論理回路 4 8、 及びェンコ一 ダ 5 0— 2の動作の一例を示す。
図 5は、 タイミング算出部 8 0の動作の一例を説明する図である。
図 6は、 ディジタル信号の波形の例を示す図である。 図 6 ( a ) は、 デイジ タル信号が H I Zレベルから立ち下がりエッジによって変化する例を示し、図 6 ( b ) は、ディジタル信号が H I Zレベルから立ち下がりエッジによって変化す る例をし、 図 6 ( c ) は、 ディジタル信号が立ち下がりエッジから H I Zレベル になる例をし、 図 6 ( d ) は、 ディジタル信号が立ち上がりエッジから H I Zレ ベルになる例を示す。
図 7は、 タイミング算出部 8 0の構成の一例を示す図である。
図 8は、出力データ生成部 9 6が生成する出力データの一例を示す図である。 図 9は、 測定装置 1 0 0の構成の他の例を示す図である。
図 1 0は、 差動ディジタル信号の波形の一例を示す図である。
図 1 1は、タイミング算出部 8 0における交点のタイミングの算出方法の一 例を説明する図である。
図 1 2は、 タイミング算出部 8 0の構成の一例を示す図である。
図 1 3は、 判定部 1 4 0の構成の一例を示す図である。
図 1 4は、測定装置 1 0 0を制御するコンピュータ 3 0 0の構成の一例を示 す図である。 発明を実施するための最良の形態
以下、 発明の実施の形態を通じて本発明を説明するが、 以下の実施形態は請求の 範囲にかかる発明を限定するものではなく、 又実施形態の中で説明されている特徴 の組み合わせの全てが発明の解決手段に必須であるとは限らない。 図 1は、本発明の実施形態に係る測定装置 1 0 0の構成の一例を示す。測定装 置 1 0 0は、電子デバイス 2 0 0が出力する出力信号を測定することにより、電 子デバイス 2 0 0の良否を判定する。測定装置 1 0 0は、基準タイミング検出部 1 0、 タイミング算出部 8 0、 及ぴ判定部 1 4 0を備える。
基準タイミング検出部 2 0は、レベル比較部 2 0、マルチストローブ回路 3 0、 及び位相検出部 4 0を備える。 レベル比較部 2 0は、電子デバイス 2 0 0が出力 したディジタル信号を、予め与えられた第 1信号レベル及び第 2信号レベルと比 較する。 例えば、 レベル比較部 2 0には、 第 1信号レベル （V O H) と、 第 1信 号レベルより小さい第 2信号レベル （V O L ) が与えられ、 第 1信号レベルとデ イジタル信号との比較結果を Hデータとして出力し、第 2信号レベルとディジタ ル信号との比較結果を Lデータとして出力する。
マルチストローブ回路 3 0は、わずかづつ位相の異なる複数のストローブを有 するマルチストローブを生成する。マルチストロープ回路 3 0は、ディジタル信 号のエッジと略同一のタイミングでマルチストローブを生成する。また、マルチ ストローブ回路 3 0は、ディジタル信号のエッジに対応する予め定められた周期 でマノレチス トローブを生成してもよい。
位相検出部 4 0は、 レべ ヒ較部 2 0が出力した Ηデータ、及び Lデータにお いて、値が変化する変化点のタイミングを検出する。 本例において、位相検出部 4 0は、 Ηデータ、及ぴ Lデータの値を、 マルチス トローブ回路 3 0が生成した マルチス トロープに含まれるそれぞれのス トローブのタイミングで検出する。そ して、 Ηデータ、及ぴ Lデータの値の変化を検出したストローブのタイミングに 基づいて、 Ηデータ、 及ぴ Lデータの値の変化点の位相を算出する。 また、 位相 検出部 4 0は、 Ηデータ、及ぴ Lデータの値の変化点のタイミングを示す H C O M P、 及び L C OM Pを出力する。
このような動作により、基準タイミング検出部 1 0は、電子デバイス 2 0 0が 出力したディジタル信号のエッジにおいて、ディジタル信号が予め定められた第 ：!信号レベルとなる第 1タイミング （H C OM P ) と、 ディジタル信号が第 1信 号レベルと異なる第 2信号レベルとなる第 2タイミング（L C OM P ) とを検出 する。
タイミング算出部 8 0は、基準タイミング検出部 1 0に与えられた第 1信号レ ベル及び第 2信号レベル、並びに位相検出部 4 0が検出した第 1タイミング及ぴ 第 2タイミングに基づいて、ディジタル信号が予め定められた第 3信号レベルと なる第 3タイミングを算出する。 つまり、 タイミング算出部 8 0は、 ディジタル 信号が第 3信号レベルから、第 1信号レベル及ぴ第 2信号レベルを経由して他の 信号レベルに変化した場合における、第 3タイミングを算出する。 例えば、 タイ ミング算出部 8 0は、第 3信号レベルとして、ディジタル信号のハイインピーダ ンスレベルが与えられ、ディジタル信号のレベルが、ハイインピーダンスレベル から変化する変化点タイミングを第 3タイミングとしてとして算出する。タイミ ング算出部 8 0における第 3タイミングの算出方法については、図 5において詳 述する。
判定部 1 4 0は、 タイミング算出部 8 0が算出した第 3タイミングが、予め定 められた範囲内に有るか否かに基づいて、電子デバイス 2 0 0の良否を判定する。 図 2は、 レベル比較部 2 0、 マルチストローブ回路 3 0、 及ぴ位相検出部 4 0 の構成の一例を示す。レベル比較部 2 0は、比較器 2 2及ぴ比較器 2 4を有する。 比較器 2 2は、第 1信号レベル及ぴ電子デバイス 2 0 0が出力するディジタル信 号が与えられ、第 1信号レベルとディジタル信号との比較結果に応じた Hデータ を出力する。 本例においては、 比較器 2 2は、 ディジタル信号の値が第 1信号レ ベル以上の場合に L論理 （パス） を示し、 ディジタル信号の値が第 1信号レベル より小さい場合に H論理 （フェイル） を示す Hデータを出力する。
また、 比較器 2 4は、 第 2信号レベル及びディジタル信号が与えられ、 第 2信 号レベルとディジタル信号との比較結果に応じた Lデータを出力する。本例にお いては、 比較器 2 4は、 ディジタル信号の値が第 2信号レベル以下の場合に L 論理を示し、ディジタル信号の値が第 2信号レベルより大きい場合に H論理を示 す Lデータを出力する。
マルチストローブ回路 3 0は、 複数の可変遅延回路 （3 2— 0〜3 2— 1 6、 以下 3 2と総称する） 、 及ぴ複数の可変遅延回路 （3 4 _ 0〜3 4— 1 6、 以下 3 4と総称する） を有する。 但し、 可変遅延回路 3 2及ぴ可変遅延回路 3 4の個 数は、 図に示すように 1 7には限られない。
複数の可変遅延回路 3 2は、それぞれ遅延量がわずかづつ異なるように設定さ れ、外部から与えられるストローブ信号をそれぞれ異なる遅延量で遅延させ、 わ ずかづつ位相の異なる複数のス トローブを含むマルチス トローブを出力する。ま た、複数の可変遅延回路 3 4も同様に、わずかづつ位相の異なる複数のストロー ブを含むマルチス トロープを出力する。複数の可変遅延回路 3 2と複数の可変遅 延回路 3 4とは、略同一のタイミングで、それぞれのストローブの位相が略同一 のマルチス トローブを出力することが好ましい。
位相検出部 4 0は、複数の信号レベル検出部 （4 2— 0〜4 2— 1 6、 以下 4 2と総称する） 、 複数の信号レベル検出部 （4 4— 0〜4 4一 1 6、 以下 4 4と 総称する）、複数の排他論理回路（4 6— 1〜4 6— 1 6、以下 4 6と総称する）、 複数の排他論理回路 （4 8— :！〜 4 8— 1 6、 以下 4 8と総称する） 、ェンコ一 ダ 5 0— 1、 及ぴエンコーダ 5 0 _ 2を有する。
複数の信号レベル検出部 4 2は、複数の可変遅延回路 3 2と対応して設けられ、 対応する可変遅延回路 3 2が出力するストロープのタイミングにおける、 Hデー タの値を出力する。 また、複数の信号レベル検出部 4 4は、複数の可変遅延回路 3 4と対応して設けられ、対応する可変遅延回路 3 4が出力するストローブのタ イミングにおける、 Lデータの値を出力する。
それぞれの排他論理回路 4 6は、 与えられるストローブの位相 （相番号） が隣 接する 2つの信号レベル検出部 4 2の出力の排他論理和を出力する。つまり、対 応する 2つの信号レベル検出部 4 2が出力する Hデータの値が変化した場合に、 H論理を出力する。 また、 それぞれの排他論理和回路 4 8も同様に、 与えられる ストローブの位相が隣接する 2つの信号レベル検出部 4 4の出力の排他論理和 を出力する。
このような動作により、複数の排他論理回路 4 6及び複数の排他論理回路 4· 8 は、いずれのストローブのタイミングで、 Hデータ及び Lデータの値が変化した かを示す信号をそれぞれ出力する。本例においては、値の変化を検出したストロ プの相番号に対応するビットのみが H論理を示す 1 6ビットの信号を出力す る。
エンコーダ 5 0一 1は、複数の排他論理回路 4 6が出力した信号をェンコ一ド し、 Hデータの値の変化を検出したストローブの相番号を 2進数で示した H CO MPを出力する。 また、 エンコーダ 50— 2は、複数の排他論理回路 46が出力 した信号をェンコ一ドし、 Lデータの値の変化を検出したストローブの相番号を 2進数で示した LCOMPを出力する。
以上説明した動作により、基準タイミング検出部 1 0は、ディジタル信号が予 め定められた第 1信号レベル及ぴ第 2信号レベルとなる第 1タイミング（H.CO MP) 及び第 2タイミング （LCOMP) を検出することができる。
図 3は、電子デバイス 200が出力するディジタル信号の出力波形の一例を示 す。 通常時、 電子デバイス 200の出力ピンの電圧は、 ハイインピーダンス （H I Z) レベルである。 電子デバイス 200がディジタル信号を出力する場合、 電 子デバイス 200の出力ピンの電圧は、 H I Zレベルから変化する。本例におけ る測定装置 1 00は、電子デバイス 200が出力するディジタル信号の H I Zレ ベルからの変化点のタイミングを算出する。
また、測定装置 100は、 レベル比較部 20に与える第 1信号レベル及ぴ第 2 信号レベルを、 測定の内容に応じて制御する手段を更に備えることが好ましい。 例えば、通常時にディジタル信号のパターンを測定するような場合、 当該制御手 段は、 H I Zレベルより高い第 1信号レベル （VOH) 、 及び H I Zレベルより 低い第 2信号レベル （VOL) をレベル比較部 20に与える。 そして、 レベル比 較部 20は、 ディジタル信号を H論理及ぴ L論理のパターンに変換する。
また、本例のように、ディジタル信号の H I Zレベルからの変化点を検出する 場合には、 当該制御手段は、 レベル比較部 20に、 H I Zレベル （第 3信号レべ ル） と第 2信号レベル （VOL) との間の値を有する第 1信号レベル （VOH) を与える。
そして前述したように、マルチス トローブ回路 30は、略同一のマルチスト口 ーブ A及ぴマルチス トローブ Bを、 H I Zレベルからの変化エッジに対応して生 成する。位相検出部 40は、 これらのマルチストロープを用いて、 ディジタル信 号の当該エッジにおいて、ディジタル信号が VOH、及ぴ VOLのレベルとなる タイミングを検出する。本例においては、ディジタル信号が VOHのレベルとな るタイミングは、マルチストローブ Aの相番号 3のストローブによって検出され、 ディジタル信号が VOLのレベルとなるタイミングは、マルチストローブ Bの相 番号 5のストローブによって検出される。
図 4は、 位相検出部 40の動作の一例を示す図である。 図 4 (a) は、 信号レ ベル検出部 42、排他論理回路 46、及ぴエンコーダ 50— 1の動作の一例を説 明する。 それぞれのレベル検出部 42は、図 3において説明したマルチストロー プ Aのそれぞれのストローブのタイミングにおける Hデータの値を検出する。
'そして、それぞれの排他論理回路 46は、 隣接するデータの排他論理和を算出 することにより、ディジタル信号が VOHレベルとなるタイミングを検出したス トローブの相番号を示すデータを出力する。 また、 エンコーダ 50— 1は、排他 論理回路 46が出力したデータをェンコ一ドすることにより、ディジタル信号が VOHレベルとなるタイミングを検出したス トローブの相番号を 2進数で示し た HCOMPを出力する。エンコーダ 50— 1がストロープの相番号を 2進数で 出力することにより、 タイミング算出部 80における演算が容易となる。
図 4 (b) は、 信号レベル検出部 44、 排他論理回路 48、 及ぴエンコーダ 5 0 _ 2の動作の一例を示す図である。図 4 (b)においても図 4 (a) と同様に、 エンコーダ 50-2は、ディジタル信号が VOLレベルとなるタイミングを検出 したス トローブの相番号を 2進数で示した L COM Pを出力する。
図 5は、 タイミング算出部 80の動作の一例を説明する図である。 タイミング 算出部 80は、位相検出部 40が検出した第 1タイミング （HCOMP) 、 第 2 タイミング（LCOMP) 、第 1信号レベル （VQH) 、及び第 2信号レベル （V OL) に基づいて、 ディジタル信号が第 3信号レベル （本例では H I Z) となる タイミングを算出する。
図 5に示すように、横軸をタイミング、 縦軸を信号レベルとし、 第 1信号レべ ノレを Q；、第 2信号レベルを とした場合、図 4の例におけるディジタル信号が V OHレベルとなる点 Aの座標は （3、 a) 、 ディジタル信号が VOLレベルとな る点 Bの座標は （5、 ]3) となる。 つまり、 ディジタル信号のエッジは、 これら の 2点を通る直,锒で表される。また、ディジタル信号が H I Zレベルから変化す る点は、 点 A及ぴ点 Bを通る直線の y座標が、 H I Zレベルとなる点となる。 タイミング算出部 80は、点 A及ぴ点 Bを通る直線の方程式を算出し、 当該方 程式の y座標が H I Zレベルとなる X座標の値、すなわちタイミングを算出する。 電子デバイス 20 0の出力は通常、測定装置 1 00内における VTTレベルで終 端される。 このため、 H I Zレベルは測定装置 1 00内における VTTレベルと 等価となり、 既知の値である。 また、 当該方程式の y座標に所望の信号レベルの 値を代入することにより、ディジタル信号が所定の信号レベルとなるタイミング を容易に算出することができる。
また、 レベル比較部 20に与える第 1信号レベル （VOH) を、 第 2信号レべ ル （VOL) と H I Zレベルとの中間点に設定することにより、 H I Zレベルか らの変化点のタイミングを更に容易に算出することができる。つまり、 H I Z— VOH： VOH-VOL= 1 ： 1であるため、 H I Zレベルからの変化点のタイ ミング （第 3タイミング） は、 HCOMP— （LCOMP— HCOMP) から容 易に算出することができる。 すなわち、 第 3タイミングは、 第 2タイミングと第 1タイミングとの差分を、第 1タイミングから減算することにより算出すること ができる。
また、本例においては、ディジタル信号が H I Zレベルから立ち下がりエッジ によって変化する場合について説明したが、例えば、ディジタル信号が H I Zレ ベルから立ち上がりエッジによって変化するような場合であっても同様に H I Zレベルからの変化点のタイミングは容易に算出することができる。
図 6は、 ディジタル信号の波形の例を示す図である。 また、 図 6においては、 H I Zレベルと第 2信号レベル （VOL) との中間の第 1信号レベル （VOH) が与えられている場合について説明する。
図 6 (a) は、 ディジタル信号が H I Zレベルから立ち下がりエッジによって 変化する例を示す。 この場合、 タイミング算出部 80は、 前述したように HCO MP- (L COMP-HCOMP) を演算することにより H I Zレベルからの変 化点のタイミングを算出する。すなわちタイミング算出部 8 0は、第 2タイミン グと第 1タイミングとの差分を、第 1タイミングから減算することにより第 3タ イミングを算出する。
図 6 (b) は、 ディジタル信号が H I Zレベルから立ち下がりエッジによって 変化する例を示す。 この場合、 タイミング算出部 80は、 LCOMP— (HCO MP-L COMP)を演算することにより H I Zレベルからの変化点のタイミン グを算出する。すなわちタイミング算出部 80は、第 1タイミングと第 2タイミ ングとの差分を、第 2タイミングから減算することにより第 3タイミングを算出 する。 '
図 6 (c) は、 ディジタル信号が立ち下がりエッジから H I Zレベルになる例 を示す。 この場合、 タイミング算出部 80は、 LCOMP+ (L COMP-HC OMP)を演算することにより H I Zレベルべの変化点のタイミングを算出する。 すなわちタイミング算出部 80は、第 2タイミングと第 1タイミングとの差分を、 第 2タイミングに加算することにより第 3タイミングを算出する。
図 6 (d) は、 ディジタル信号が立ち上がりエッジから H I Zレベルになる例 を示す。 この場合、 タイミング算出部 80は、 HCOMP+ (HCOMP-LC OMP)を演算することにより H I Zレベルへの変化点のタイミングを算出する。 すなわちタイミング算出部 80は、第 1タイミングと第 2タイミングとの差分を、 第 1タイミングに加算することにより第 3タイミングを算出する。
ディジタル信号の波形が図 6 (a) 〜図 6 (d) のうちのいずれに該当するか は、 HCOMPと LCOMPとの大小関係、及ぴ H I Zレベルと第 1信号レベル、 第 2信号レベルとの大小関係によって容易に判定することができる。タイミング 算出部 80は、 HCOMPと LCOMPとの大小関係、及ぴ H I Zレベルと第 1 信号レベル、 第 2信号レベルとの大小関係に基づいて、 図 6 (a) 〜図 6 (d) において説明した算出方法のうちいずれの算出方法を用いて第 3タイミングを 算出するかを選択することが好ましい。 図 7は、 タイミング算出部 80の構成の一例を示す。 本例において、 レベル比 較部 20には、第 3信号レベルと第 1信号レベルとの信号レベル差が、第 1信号 レベルと第 2信号レベルとの信号レベル差と略同一となる、第 1信号レベル及ぴ 第 2信号レベルが予め与えられる。
タイミング算出部 80は、大小比較部 82、第 1減算部 84、第 2減算部 86、 第 3減算部 88、 第 1加算部 90、 第 2加算部 9 2、 選択部 94、 及ぴ出力デー タ生成部 96を有する。 タイミング算出部 80は、位相検出部 40力ゝら、 第 1タ ィミングを示す HCOMP、 及ぴ第 2タイミングを示す L COM Pを受け取る。 大小比較部 82は、 HCOMPと L COMPの大小関係を判定する。第 1減算 部 84は、 LCOMPと HCOMPとの差分を算出する。 このとき、 第 1減算部 84は、大小比較部 8 2の判定結果に応じて、 HCOMP又は L COMPのいず れから、 他方を減算するかを選択する。
第 2減算部 86は、 HCOMPから、第 1減算部 84が出力した値を減算して 出力する。 つまり、 第 2減算部 86は、 図 6 (a) において説明した HCOMP 一 (LCOMP-HCOMP) の値を出力する。
第 3減算部 88は、 L COMPから、第 1減算部 84が出力した値を減算して 出力する。 つまり第 3減算部 88は、 図 6 (b) において説明した LCOMP— (HCOMP-LCOMP) の値を出力する。
第 1加算部 90は、 HCOMPに、第 1減算部 84が出力した値を加算して出 力する。つまり第 1加算部 90は、図 6 (d)において説明した HCOMP + (H COMP— LCOMP) の値を出力する。
第 2加算部 92は、 LCOMPに、第 1減算部 84が出力した値を加算して出 力する。つまり第 2加算部 92は、図 6 (c)において説明した LCOMP + (L COMP-HCOMP) の値を出力する。
選択部 94は、制御信号及び大小比較部 82の判定結果に基づいて、第 2減算 部 86、 第 3減算部 88、 第 1加算部 90、 又は第 2加算部 92が出力した値の いずれかを選択して出力する。 ここで、 制御信号は、 H I Zレベルと、 第 1信号 レベル及ぴ第 2信号レベルとの大小関係によつて定まる信号である。 以上のような構成により、ディジタル信号が図 6において説明した波形のいず れの場合であっても、 H I Zレベルからの変化点、又は H I Zレベルへの変化点 のタイミングを容易に算出することができる。
また、 出力データ生成部 9 6は、選択部 9 4が出力したデータに基づいて、判 定部 1 4 0に受け渡す出力データを生成する。
図 8は、 出力データ生成部 9 6が生成する出力データの一例を示す。 出力デー タ生成部 9 6は、選択部 9 4が出力したデータを H I Zレベルからの変化点位置 を示すビットと、 Hデータの初期値を示すビットと、 グリツチの有無を示すビッ トと、 エラーの有無を示すビットとを含む出力データを生成する。
例えば、 出力データ生成部 9 6は、図 4において説明した排他論理回路 4 6が 出力するデータ、又は排他論理回路 4 8が出力するデータのいずれかに、 1を示 すビットが複数ある場合に、ディジタル信号のエッジにグリツチが有ると判定し、 ダリツチの有無を示すビットを 1とした出力データを生成する。 また、 出力デー タ生成部 9 6は、選択部 9 4が選択したデータが負の値を示す場合に、演算エラ 一としてエラーの有無を示すビットを 1とした出力データを生成する。
このような出力データを生成することにより、電子デバイス 2 0 0の良否の判 定をより精度よく行うことができる。 例えば、判定部 1 4 0は、 H I Zレベルか らの変化点のタイミングが所定の範囲内に有るか否か、及ぴディジタル信号のェ ッジにダリツチが有るか否かに基づいて、電子デバイス 2 0 0の良否を判定して よい。
図 9は、測定装置 1 0 0の構成の他の例を示す。本例における測定装置 1 0 0 は、電子デバイス 2 0 0が出力する差動ディジタル信号が交差する交点のタイミ ングを測定する。 ここで、 差動ディジタル信号の交点とは、 差動ディジタル信号 の双方の信号が、 同一のタイミングで同一の信号レベルとなる点である。
本例における測定装置 1 0 0は、第 1基準タイミング検出部 1 0 a、第 2基準 タイミング検出部 1 0 b、 タイミング算出部 8 0、 及び判定部 1 4 0を備える。 第 1基準タイミング検出部 1 0 a及び第 2基準タイミング検出部 1 0 bは、図 1 に関連して説明した基準タイミング検出部 1 0と略同一の機能及び構成を有す る。 また、 図 9において図 1と同一の符号を付した構成要素は、 図 1に関連して 説明した構成要素と略同一の機能及び構成を有する。
第 1基準タイミング検出部 1 0 aは、電子デバイス 2 0 0が出力する差動ディ ジタル信号のうち、第 1ディジタル信号のエッジにおいて、第 1ディジタル信号 が予め定められた第 1信号レベルとなる第 1タイミングと、第 1ディジタル信号 が第 i信号レベルと異なる第 2信号レベルとなる第 2タイミングとを検出する。 第 1タイミング及び第 2タイミングの検出方法は、図 1に関連して説明した第 1 タイミング及ぴ第 2タイミングの検出方法と同様である。
第 2基準タイミング検出部 1 0 bは、電子デバイス 2 0 0が出力する差動ディ ジタル信号のうち、第 2ディジタル信号のエッジにおいて、第 2ディジタル信号 が予め定められた第 4信号レベルとなる第 4タイミングと、第 2ディジタル信号 が第 4信号レベルと異なる第 5信号レベルとなる第 2タイミングとを検出する。 第 4タイミング及ぴ第 5タイミングの検出方法は、図 1に関連して説明した第 1 タイミング及ぴ第 2タイミングの検出方法と同様である。
タイミング算出部 8 0は、第 1信号レベル、第 2信号レベル、第 4信号レベル、 第 5信号レベル、 第 1タイミング、 第 2タイミング、 第 4タイミング、 及び第 5 タイミングに基づいて、第 1ディジタル信号のエッジと第 2ディジタル信号のェ ッジとの交点のタイミングを算出する。 例えば、 タイミング算出部 8 0は、 第 1 信号レベル、第 2信号レベル、第 1タイミング、及ぴ第 2タイミングに基づいて、 図 5において説明したように第 1ディジタル信号のェッジの方程式を算出し、第 4信号レベル、 第 5信号レベル、 第 4タイミング、及び第 5タイミングに基づい て、 第 2ディジタル信号のエッジの方程式を算出する。 そして、 第 1ディジタル 信号のェッジの方程式と第 2ディジタル信号のェッジの方程式が交差するタィ ミングを算出する。
また、判定部 1 4 0は、 タイミング算出部 8 0が算出した交点のタイミングが 所定の範囲内であるか否かに基づいて、 電子デバイス 200の良否を判定する。 図 1 0は、 差動ディジタル信号の波形の一例を示す。 前述したように、 第 1基 準タイミング検出部 1 0 aは、電子デパイスの差動ピン 1が出力する第 1デイジ タル信号のエッジにおいて、 第 1ディジタル信号が第 1信号レベル （VOH) と なる第 1タイミング （HCOMP 1 ) 、及び第 1ディジタル信号が第 2信号レべ ル （VOL) となる第 2タイミング （LCOMP 1) を検出する。 また、 第 2基 準タイミング検出部 10 bは、電子デバイスの差動ピン 2が出力する第 2デイジ タル信号のエッジにおいて、 第 2ディジタル信号が第 4信号レベル （VOH) と なる第 4タイミング （HCOMP 2) 、 及ぴ第 2ディジタル信号が第 5信号レべ ルとなる第 5タイミング （LCOMP 2) を検出する。 本例において、 第 1信号 レベルと第 4信号レベル、第 2信号レベルと第 5信号レベルは、それぞれ等しい。 タイミング算出部 80は、第 1基準タイミング検出部 1 0 aが検出した第 1タ ィミング、及び第 2タイミングに基づいて、第 1ディジタル信号のエッジの傾き を算出する。 また、 タイミング算出部 8 0は、 第 2基準タイミング検出部 1 0 b が検出した第 4タイミング、及ぴ第 5基準タイミングに基づいて、第 2ディジタ ル信号のエッジの傾きを算出する。 そして、 タイミング算出部 80は、 第 1ディ ジタル信号のエツジの傾き、及ぴ第 2ディジタル信号のェッジの傾きに基づいて、 差動ディジタル信号の交点のタイミングを算出する。
図 1 1は、タイミング算出部 80における交点のタイミングの算出方法の一例 を説明する図である。 図 1 1において、 横軸はタイミングを示し、 縦軸は信号レ ベノレを示す。
まず、第 1ディジタル信号のエッジと第 2ディジタル信号のエッジのうち、立 ち上がりエッジの L COMPのタイミングを原点とする。本例においては、 L C OM 2を原点として説明する。
そして、 第 1タイミング （HCOMP 1) と第 4タイミング （LC'〇MP 2) とが一致するように、第 1ディジタル信号のエッジの直線を平行移動して、 HC OMP 1 ' 及ぴ LCOMP 1 ' の二点を通る直線を求める。 そして、 平行移動し た直線と、 LCOMP 2及ぴ HCOMP 2の二点を通る直線との交点を暫定交点 として算出する。タイミング算出部 80は、第 1ディジタル信号のエッジの^ ί頃き、 及ぴ第 2ディジタル信号のエッジの傾きに基づいて、当該暫定交点のタイミング を算出する。
また、 タイミング算出部 80は、 本来の交点のタイミングと、 暫定交点とのタ イミングとの差分を、それぞれのエッジの傾きと、直線の平行移動量から算出す る。 そして、 算出した暫定交点に当該タイミングの差分を加算する。 また、 最初 に L C Ο Μ 2が原点となるように第 2ディジタル信号を平行移動しているため、 この位相シフト分を更に暫定交点のタイミングに加算して、差動ディジタル信号 の交点のタイミングを算出する。
図 1 2は、 タイミング算出部 80の構成の一例を示す。 タイミング算出部 80 は、 比較部 （102、 1 04、 1 1 6) 、 減算部 （1 06、 1 08、 1 22、 1 26) 、 加算部 （1 28、 1 32) 、 タイミング格納部 1 1 8、 位相シフト補正 係数格納部 1 20、 乗算部 1 24、 選択部 （1 1 0、 1 1 2、 1 30) 、 エラー 検出部 1 14、 出力データ生成部 1 34を有する。
比較部 1 02は、第 1ディジタル信号のエッジにおける第 1タイミング（HC ΟΜΡ 1) 、 及ぴ第 2タイミング （LCOMP 1) を受け取り、 第 1タイミング と第 2タイミングとの大小関係を判定することにより、第 1ディジタル信号の当 該エッジが立ち上がりエッジか立ち下がりエッジかを判定する。
比較部 1 04は、第 2ディジタル信号のエッジにおける第 4タイミング（HC ΟΜΡ 2) 、 及ぴ第 5タイミング （LCOMP 2) を受け取り、 第 4タイミング と第 5タイミングとの大小関係を判定することにより、第 2ディジタル信号の当 該ェッジが立ち上がりエツジか立ち下がりエツジかを判定する。
減算部 1 06は、 第 1タイミング （HCOMP 1) と第 2タイミング （LCO MP 1) とのタイミング差を算出する。 このとき、 減算部 1 06は、 比較部 1 0 2の判定結果に応じて第 1タイミング又は第 2タイミングのいずれから、他方を 減算するかを決定する。 VOH及び VOLの値は既知であるため、第 1タイミン グと第 2タイミングとのタイミング差によって第 1ディジタル信号のエッジの 傾きは定まる。 つまり、 減算部 1 0 6は、 当該タイミング差を、 第 1ディジタル 信号のエッジの傾きを示す値として出力する第 1傾き算出部として機能する。 減算部 1 0 8は、 第 4タイミング （H C OM P 2 ) と第 5タイミング （L C O M P 2 ) とのタイミング差を算出する。 このとき、 減算部 1 0 8は、 比較部 1 0 4の判定結果に応じて、第 4タイミング又は第 5タイミングのいずれから、他方 を減算するかを決定する。 また同様に、減算部 1 0 8は、 当該タイミング差を第 2ディジタル信号のエッジの傾きを示す値として出力する第 2傾き算出部とし て機能する。
タイミング格納部 1 1 8は、第 1ディジタル信号のエッジの傾き、及ぴ第 2デ ィジタル信号のェッジの傾きのそれぞれの組み合わせに対する、差動ディジタル 信号の交点の暫定タイミングを格納し、与えられる第 1ディジタル信号のエッジ の傾き、及ぴ第 2ディジタル信号のエッジの傾きに応じた暫定タイミングを出力 する。
位相シフト補正係数格納部 1 2 0は、タイミング格納部 1 1 8が出力した暫定 タイミングを、 図 1 1において説明したように補正するための、補正係数を格納 する。 本例においては、位相シフト補正係数格納部 1 2 0は、 第 1ディジタル信 号の位相と、第 2ディジタル信号の位相との単位位相差あたりの単位補正係数を、 第 1ディジタル信号のェッジの傾き、及ぴ第 2ディジタル信号のエツジの傾きの それぞれの組み合わせに対して格納し、 与えられる第 1ディジタル信号の傾き、 及ぴ第 2ディジタル信号のェッジの傾きに応じた単位補正係数を出力する。
選択部 1 1 0は、第 1ディジタル信号の位相と第 2ディジタル信号の位相との 位相差を算出するための基準位相を、 L C OM P 1 (第 2タイミング） 又は L C OM P 2 (第 5タイミング） のいずれかから選択する。 本例において、 選択部 1 1 0は、比較部 1 0 2の判定結果に基づいて、第 1ディジタル信号のエッジと第 2ディジタル信号のェッジのレ、ずれが立ち上がりエッジかを判定し、立ち上がり エッジにおける L C OM Pを選択する。 選択部 1 1 2は、第 1ディジタル信号の位相と第 2ディジタル信号の位相との 位相差を算出するための基準位相を、 H C OM P 1 (第 1タイミング） 又は H C OM P 2 (第 4タイミング） のいずれかから選択する。 本例において、 選択部 1 1 2は、比較部 1 0 2の判定結果に基づいて、第 1ディジタル信号のエッジと第 2ディジタル信号のェッジのいずれが立ち下がりエツジかを判定し、立ち下がり エッジにおける H C OM Pを選択する。
比較部 1 1 6は、選択部 1 1 0が選択した基準位相と、選択部 1 1 2が選択し た基準位相との大小関係を判定する。 また、減算部 1 2 2は、選択部 1 1 0が選 択した基準位相と選択部 1 1 2が選択した基準位相との差分を算出する。このと き、減算部 1 2 2は、 比較部 1 1 6の判定結果に応じて、 いずれの基準位相から 他方を減算するかを決定する。減算部 1 2 2は、第 1ディジタル信号の位相と第 2ディジタル信号の位相との位相差を算出する位相差算出部として機能する。 乗算部 1 2 4は、減算部 1 2 2が算出した位相差と、位相シフト補正係数格納 部 1 2 0が出力した単位補正係数とを乗算した補正係数を算出する。そして、加 算部 1 2 8は、選択部 1 1 0が選択した基準位相に、乗算部 1 2 4が算出した補 正係数を加算した値を出力する。 また、減算部 1 2 6は、選択部 1 1 0が選択し た基準位相から、 乗算部 1 2 4が算出した補正係数を減算した値を出力する。 選択部 1 3 0は、比較部 1 1 6における判定結果に基づいて、減算部 1 2 6又 は加算部 1 2 8が出力した値のいずれかを選択して出力する。つまり、選択部 1 3 0は、選択部 1 1 0が選択した基準位相と選択部 1 1 2が選択した基準位相と の大小関係に基づいて、例えば図 1 1の例における第 1ディジタル信号のエッジ を正負のいずれの方向にシフトしたかを判定し、乗算部 1 2 4が算出した補正係 数を加算するか減算するかを判定結果に応じて選択する。
加算部 1 3 2は、選択部 1 3 0が選択した値と、 タイミング格納部 1 1 8が出 力した暫定タイミングとを加算することにより、差動ディジタル信号の交点のタ ィミングを算出する。 また、 出力データ生成部 1 3 4は、加算部 1 3 2が算出し た差動ディジタル信号の交点のタイミングに基づいて、判定部 1 4 0に受け渡す 出力データを生成する。 出力データ生成部 1 34は、 図 7において説明した出力 データ生成部 9 6と同一の機能を有してよい。
また、エラー検出部 1 14は、比較部 1 02及び比較部 1 04の判定結果を受 け取り、第 1ディジタル信号のェッジ及ぴ第 2ディジタル信号のェッジが、共に 立ち上がりエッジ、又は共に立ち下がりエッジである場合に測定エラーを検出し、 外部に通知する。
本例におけるタイミング算出部 80によれば、差動ディジタル信号の交点のタ ィミングを容易に算出することができる。
図 1 3は、 判定部 140の構成の一例を示す。 また、 本例において、 測定装置 1 00は、 H I Zレベルからの変化点のタイミングを算出するタイミング算出部 80 a、及ぴ差動ディジタル信号の交点のタイミングを算出するタイミング算出 部 80 bを備え、第 1ディジタル信号の H I Zレベルからの変化点のタイミング と、差動ディジタル信号の交点のタイミングを同時に測定する。 また、本例にお いては、 HCOMPデータ、 LCOMPデータには、 グリッチ検出ビット、 初期 値ビット等が含まれている。
タイミング算出部 80 aは、図 7に関連して説明したタイミング算出部 80と 同一の機能及び構成を有し、 タイミング算出部 80 bは、 図 1 2に関連して説明 したタイミング算出部 80 bと同一の機能及び構成を有する。
判定部 140は、 シフト部 142、 選択部 148、 選択部 1 50、 論理比較器 1 52、 論理比較器 1 54、 減算部 1 60、 メモリ 1 56、 メモリ 1 58、 比較 部 1 62、 比較部 1 64、 論理和回路 1 6 6、 論理積回路 1 6 8、 及ぴラツチ回 路 1 70を有する。
シフト部 142は、 HCOMP 1及び L COMP 1のデータを、 HCOMP 2 及ぴ LCOMP 2のデータと論理比較できるようにサイクルシフトする。シフト 部 142は、サイク^/シフトするための複数のラッチ回路 144、及ぴラッチ回 路 146を有する。
また、 選択部 148は、 HCOMP 1、 LCOMP 1、 HCOMP 2、 LCO M P 2、 タイミング算出部 8 0 aが出力するデータ、又はタイミング算出部 8 0 bが出力するデータのいずれかを選択して出力する。 また、 選択部 1 5 0は、 H C OM P 1、 L C OM P 1、 H C OM P 2、 又は L C OM P 2のいずれかを選択 して出力する。選択部 1 4 8及ぴ選択部 1 5 0には、試験内容に応じていずれの データを選択するべきかを示すデータセレクト信号がそれぞれ与えられる。また、 選択部 1 4 8及ぴ選択部 1 5 0は、 値が零のデータを出力してもよい。
例えば電子デバイス 2 0 0の H I Zレベルからの変化点のタイミングについ て試験を行う場合、選択部 1 4 8は、 タイミング算出部 8 0 aが出力したデータ を選択し、 選択部 1 5 0は値が零のデータを出力する。
減算部 1 6 0は、選択部 1 4 8が選択したデータから、選択部 1 5 0が選択し たデータを減算した値を算出する。 ここで、減算部 1 6 0における P 0端子は符 号端子である。
メモリ 1 5 6には、減算部 1 6 0が出力するべきデータの下限値が、試験内容 に応じて予め格納される。 また、 メモリ 1 5 6には、 減算部 1 6 0が出力するべ きデータの上限値が、 試験内容に応じて予め格納される。
比較部 1 6 2は、減算部 1 6 0が出力したデータが、 メモリ 1 5 6に格納され た下限値以上であるか否かを判定する。 例えば、 比較部 1 6 2は、減算部 1 6 0 が出力したデータが下限値より小さい場合、 フェイルとして 1を出力する。
比較部 1 6 4は、減算部 1 6 0が出力したデータが、 メモリ 1 5 6に格納され た上限値以下であるか否かを判定する。 例えば、 比較部 1 6 4は、減算部 1 6 0 が出力したデータが上限値より大きい場合、 フェイルとして 1を出力する。
また、 論理比較器 1 5 2は、選択部 1 4 8が選択したデータに、 ダリツチの存 在を示すデータが含まれているような場合、フヱイルとして 1を出力する。また、 論理比較器 1 5 3も同様に、選択部 1 5 0が選択したデータに、 ダリツチの存在 を示すデータが含まれているような場合、 フヱイルとして 1を出力する。
論理和回路 1 6 6は、 論理比較器 1 5 2、 論理比較器 1 5 4、 比較部 1 6 2、 又は比較部 1 6 4の少なくともいずれかがフェイルとして 1を出力した場合、フ エイルとして 1を出力する。 また、論理積回路 1 68には、 電子デバイス 200 の良否判定を行うべきか否かを制御する論理比較制御信号が与えられ、論理比較 制御信号が 1の場合に、論理和回路 1 6 6の出力をラッチ回路 1 70に出力する c このような動作により電子デバィス 200の良否を容易に判定することができ る。
図 14は、測定装置 1 00を制御するコンピュータ 300の構成の一例を示す。 本例において、 コンピュータ 300は、測定装置 1 00を図 1〜図 1 3において 説明した測定装置 1 00として機能させるプログラムを格納する。 また、 コンビ ユータ 300が、 測定装置 1 00として機能してもよい。
コンピュータ 300は、 CPU 700と、 ROM702と、 RAM704と、 通信インターフェース 706と、ハードディスクドライブ 71 0と、 FDデイス クドライブ 71 2と、 CD— ROMドライブ 7 1 6とを備える。 CPU 700は、 ROM 702、 RAM 704、 ハードディスク 7 1 0、 FDディスク 7 14、 及 び/又は CD— ROM7 1 8に格納されたプログラムに基づいて動作する。， 例えば、 コンピュータ 300を測定装置 1 00として機能させる場合、 当該プ ログラムは、コンピュータ 300を図 1又は図 9に関連して説明した基準タイミ ング検出部 10、 タイミング算出部 80、 及ぴ判定部 140として機能させる。 また、測定装置 100を機能させる場合、通信インターフェース 706はプロ グラムに応じて、測定装置 1 00を図 1又は図 9に関連して説明した基準タイミ ング検出部 1 0、 タイミング算出部 80、及ぴ判定部 140として機能させるた めの制御信号を送信する。格納装置の一例としてのハードディスクドライブ 7 1 0、 ROM 702、 又は RAM 704は、 設定情報、 及び CPU 700を動作さ せるためのプログラム等を格納する。 また、 当該プログラムは、 フレキシブルデ イスク 720、 CD— ROM 722等の記録媒体に格納されていてもよい。
フレキシブルドライブ 712は、 フレキシブルディスク 714がプログラムを格 納している場合、 フレキシブルディスク 714からプログラムを読み取り CPU 7 00に提供する。 CD— ROMドライプ 716は、 CD— ROMがプログラムを格 納している場合、 C D— R OM 7 1 8からプログラムを読み取り C P U 7 0 0に提 供する。
また、プログラムは記録媒体から直接 R AMに読み出されて実行されても、― 且ハードディスクドライブにィンストールされた後に R AMに読み出されて実 行されてもよい。更に、上記プログラムは単一の記録媒体に格納されても複数の 記録媒体に格納されても良い。 また記録媒体に格納されるプログラムは、ォペレ 一ティングシステムとの共同によってそれぞれの機能を提供してもよい。例えば 、プログラムは、機能の一部または全部を行うことをオペレーティングシステム に依頼し、オペレーティングシステムからの応答に基づいて機能を提供するもの であってもよい。
プログラムを格納する記録媒体としては、 フレキシブルディスク、 C D— R O Mの他にも、 D V D、 P D等の光学記録媒体、 MD等の光磁気記録媒体、 テープ 媒体、磁気記録媒体、 I Cカードやミニチュア一カードなどの半導体メモリー等 を用いることができる。又、専用通信ネットワークやインターネットに接続され たサーバシステムに設けたハードディスクまたは R A M等の格納装置を記録媒 体として使用してもよい。 ·
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実 施の形態に記載の範囲には限定されない。 上記実施の形態に、多様な変更又は改 良を加えることが可能であることが当業者に明らかである。その様な変更又は改 良を加えた形態も本発明の技術的範囲に含まれ得ること力 請求の範囲の記載か ら明らかである。
測定装置 1 0 0が測定するタイミングは、 H I Zレベルからの変化点のタイミ ング、 又は差動ディジタル信号の交点のタイミングに限られない。 例えば、 ディ ジタル信号の立ち上がりエッジにおける、 Lレベルからの変化点のタイミング等 も容易に測定できることは明らかである。 産業上の利用可能性 以上の説明より明らかなように、本発明によれば、電子デバイスが出力する出 力信号が、 H I Zレベルから変化する変化点のタイミングを容易に算出すること ができる。 また、電子デバイスが出力する差動ディジタル信号の交点のタイミン グを容易に算出することができる。

Claims

請 求 の 範 囲
1 . 差動ディジタル信号を測定する測定装置であって、
前記差動ディジタル信号のうち、第 1ディジタル信号のエッジにおいて、前記 第 1ディジタル信号が予め定められた第 1信号レベルとなる第 1タイミングと、 前記第 1ディジタル信号が前記第 1信号レベルと異なる第 2信号レベルとなる 第 2タイミングとを検出する第 1基準タイミング検出部と、
前記差動ディジタル信号のうち、第 2ディジタル信号のエッジにおいて、前記 第 2ディジタル信号が予め定められた第 4信号レベルとなる第 4タイミングと、 前記第 2ディジタル信号が前記第 4信号レベルと異なる第 5信号レベルとなる 第 2タイミングとを検出する第 2基準タイミング検出部と、
前記第 1信号レベル、前記第 2信号レベル、 前記第 4信号レベル、 前記第 5信 号レベル、 前記第 1タイミング、 前記第 2タイミング、 前記第 4タイミング、 及 ぴ前記第 5タイミングに基づいて、前記第 1ディジタル信号のェッジと前記第 2 ディジタル信号のエッジとの交点のタイミングを算出するタイミング算出部と を備える測定装置。
2 . 前記タイミング算出部は、
前記第 1基準タイミング検出部が検出した前記第 1タイミング、及び前記第 2 タイミングに基づいて、前記第 1ディジタル信号のエッジの傾きを算出する第 1 傾き算出部と、
前記第 2基準タイミング検出部が検出した前記第 4タイミング、及び前記第 5 基準タイミングに基づいて、前記第 2ディジタル信号のェッジの傾きを算出する 第 2傾き算出部と
を有し、
前記第 1ディジタル信号のェッジの傾き、及ぴ前記第 2ディジタル信号のェッ ジの傾きに基づいて、前記交点のタイミングを算出する請求項 1に記載の測定装
3 . 前記タイミング算出部は、
前記第 1ディジタル信号のェッジの傾き、及ぴ前記第 2ディジタル信号のェッ ジの傾きのそれぞれの組み合わせに対する、前記交点の暫定タイミングを格納し, 与えられる前記第 1ディジタル信号のェッジの傾き、及ぴ前記第 2ディジタル信 号のエッジの傾きに応じた暫定タイミングを出力するタイミング格納部と、 前記暫定タイミングを捕正するための、前記第 1ディジタル信号の位相と、前 記第 2ディジタル信号の位相との単位位相差あたりの単位補正係数を、前記第 1 ディジタル信号のェッジの傾き、及ぴ前記第 2ディジタル信号のェッジの傾きの それぞれの組み合わせに対して格納し、与えられる前記第 1ディジタル信号の傾 き、及び前記第 2ディジタル信号のェッジの傾きに応じた単位補正係数を出力す る位相シフ ト捕正係数格納部と、
前記第 1ディジタル信号の位相と前記第 2ディジタル信号の位相との位相差 を算出し、 当該位相差と、前記位相シフト補正係数格納部が出力した前記単位捕 正係数とを乗算した補正係数を算出する乗算部と
を有し、
前記タイミング格納部が出力した前記暫定タイミングと、前記位相差算出部が 出力した前記補正係数とに基づいて、前記交点のタイミングを算出する請求項 2 に記載の測定装置。
4 . 測定装置に差動デイジタル信号を測定させるプログラムであって、
前記測定装置を、
前記差動ディジタル信号のうち、第 1ディジタル信号のエッジにおいて、前記 第 1ディジタル信号が予め定められた第 1信号レベルとなる第 1タイミングと、 前記第 1ディジタル信号が前記第 1信号レベルと異なる第 2信号レベルとなる 第 2タイミングとを検出する第 1基準タイミング検出部と、
前記差動ディジタル信号のうち、第 2ディジタル信号のエッジにおいて、前記 第 2ディジタル信号が予め定められた第 4信号レベルとなる第 4タイミングと、 前記第 2ディジタル信号が前記第 4信号レベルと異なる第 5信号レベルとなる 第 2タイミングとを検出する第 2基準タイミング検出部と、
前記第 1信号レベル、 前記第 2信号レベル、 前記第 4信号レベル、前記第 5信 号レベル、 前記第 1タイミング、 前記第 2タイミング、 前記第 4タイミング、 及 ぴ前記第 5タイミングに基づいて、前記第 1ディジタル信号のエツジと前記第 2 ディジタル信号のエッジとの交点のタイミングを算出するタイミング算出部と して機能させるプログラム。
PCT/JP2004/005982 2003-04-25 2004-04-26 測定装置、及びプログラム WO2004097439A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112004000730T DE112004000730T5 (de) 2003-04-25 2004-04-26 Messvorrichtung und Programm
US11/256,048 US7209853B2 (en) 2003-04-25 2005-10-21 Measuring apparatus and program

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003122130A JP4429625B2 (ja) 2003-04-25 2003-04-25 測定装置、及びプログラム
JP2003-122130 2003-04-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/256,048 Continuation US7209853B2 (en) 2003-04-25 2005-10-21 Measuring apparatus and program

Publications (1)

Publication Number Publication Date
WO2004097439A1 true WO2004097439A1 (ja) 2004-11-11

Family

ID=33410065

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005982 WO2004097439A1 (ja) 2003-04-25 2004-04-26 測定装置、及びプログラム

Country Status (4)

Country Link
US (1) US7209853B2 (ja)
JP (1) JP4429625B2 (ja)
DE (1) DE112004000730T5 (ja)
WO (1) WO2004097439A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126366B2 (en) * 2002-06-10 2006-10-24 Advantest Corp. Semiconductor test apparatus
JP4875889B2 (ja) * 2005-12-08 2012-02-15 ハイデンハイン株式会社 エンコーダのカウントミス検出回路およびエンコーダのカウントミス検出方法
US7671602B1 (en) * 2007-01-24 2010-03-02 Integrated Device Technology, Inc. Method and apparatus for cross-point detection
KR20100034030A (ko) 2007-06-27 2010-03-31 가부시키가이샤 어드밴티스트 검출 장치 및 시험 장치
JP5226014B2 (ja) * 2008-01-23 2013-07-03 株式会社アドバンテスト 試験装置
JP5210646B2 (ja) * 2008-01-25 2013-06-12 株式会社アドバンテスト 被測定信号の変化点を検出する装置、方法および試験装置
DE112009000703T5 (de) 2008-03-27 2011-02-17 Advantest Corp. Messvorrichtung, Parallelmessvorrichtung, Testvorrichtung, elektronische Anordnung
US7945403B2 (en) * 2008-05-08 2011-05-17 Advantest Corporation Signal measurement apparatus, signal measurement method, recording media and test apparatus
JP2011169594A (ja) * 2008-06-13 2011-09-01 Advantest Corp マルチストローブ回路およびそのキャリブレーション方法および試験装置
US20110054827A1 (en) * 2009-08-26 2011-03-03 Advantest Corporation, a Japanese Corporation Test apparatus and method for modulated signal
US10084492B2 (en) 2014-05-05 2018-09-25 Raytheon Company Method and system for non-persistent real-time encryption key distribution

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111525A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd タイミング検出回路
JP2004045085A (ja) * 2002-07-09 2004-02-12 Matsushita Electric Ind Co Ltd クロスオーバ電圧評価方法および検査装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6263290B1 (en) * 1995-02-22 2001-07-17 Michael K. Williams Process and machine for signal waveform analysis

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111525A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd タイミング検出回路
JP2004045085A (ja) * 2002-07-09 2004-02-12 Matsushita Electric Ind Co Ltd クロスオーバ電圧評価方法および検査装置

Also Published As

Publication number Publication date
JP2004325332A (ja) 2004-11-18
US7209853B2 (en) 2007-04-24
US20060036411A1 (en) 2006-02-16
JP4429625B2 (ja) 2010-03-10
DE112004000730T5 (de) 2006-03-16

Similar Documents

Publication Publication Date Title
US7209853B2 (en) Measuring apparatus and program
JP4977217B2 (ja) 半導体試験装置
JP4776648B2 (ja) 被測定ｌｓｉの位相差検出器
WO2004031785A1 (ja) ジッタ測定装置、及び試験装置
US7262627B2 (en) Measuring apparatus, measuring method, and test apparatus
JP5472470B2 (ja) 半導体装置
JP4417955B2 (ja) 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法
JP5279500B2 (ja) ジッタ測定装置、ジッタ測定方法、記録媒体、及びプログラム
US7209849B1 (en) Test system, added apparatus, and test method
US20090281747A1 (en) Signal measurement apparatus, signal measurement method, recording media and test apparatus
US7640127B2 (en) Detection apparatus, detection method, and program
JP2009271077A (ja) スキュー測定装置、スキュー測定方法、記録媒体、および試験装置
US20040228233A1 (en) Tracking error detection apparatus
US7821888B2 (en) Optical disk reproducing apparatus with a disk identifying function
US20100107009A1 (en) Deterministic component model judging apparatus, judging method, program, recording medium, test system and electronic device
WO2007091413A1 (ja) 変化点検出回路、ジッタ測定装置、及び試験装置
US8271219B2 (en) Deterministic component model identifying apparatus, identifying method, program, recording medium, test system and electronic device
JP5025727B2 (ja) 試験装置
US7817362B2 (en) Inspection apparatus and inspection method of magnetic disk or magnetic head
JP3601680B2 (ja) Ｉｃテスタ
JP5342486B2 (ja) Ａ／ｄ変換器用テスト回路
US8848304B2 (en) Methods and apparatus for improved detection of servo sector data using single bit error correction
JP4924231B2 (ja) 半導体試験装置
JP2004272979A (ja) 多値データ信号の直流成分制御方法と直流成分制御装置
Lee et al. Verification on port connections

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11256048

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11256048

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP