WO2004093311A1

WO2004093311A1 - 差電圧増幅回路

Info

Publication number: WO2004093311A1
Application number: PCT/JP2003/004929
Authority: WO
Inventors: Akira Haraguchi; Takashi Matsumoto
Original assignee: Fujitsu Limited
Priority date: 2003-04-17
Filing date: 2003-04-17
Publication date: 2004-10-28
Also published as: TW200423534A; JPWO2004093311A1; TWI241764B

Abstract

　入力電圧可能範囲が狭まることを防止し、ＭＰＵ等による補正計算を不要とすると共に、温度変化による影響が少なく高精度な差電圧の検出が可能な差電圧増幅回路を提供することを目的とする。入力経路間の短絡時には、入力経路短絡時の差動増幅器ＯＰ１の出力電圧ＶＯＵＴ１がコンデンサＣ１に保持される。そして差電圧増幅時には、コンデンサＣ１に保持された出力電圧ＶＯＵＴとバイアス電圧ＶＯ１との減算処理が減算回路部３で行われ、出力電圧ＶＯＵＴ２がバイアス電圧端子ＶＲに印加され、その電圧を基準として入力電圧ＶＩＮ１、ＶＩＮ２の電圧差を増幅率ＡＶ倍した出力電圧ＶＯＵＴ１Ａが差電圧増幅回路部出力端子ＯＴ１を介して出力される。

Description

明細書差電圧増幅回路技術分野

本発明は、差電圧増幅回路に適用される入力オフセット電圧のキャンセルに関するものであり、特に高精度な差電圧の検出が求められる差電圧増幅回路に関するものである。背景技術

近年、高精度な電流検出手段がますます求められている。例えば、ノ一トパソコンなどの各種携帯電子機器では、二次電池残量の測定の高精度化が要求されており、そのためには高精度な電流検出手段が必要とされる。

従来の技術として、特許文献 1に開示される技術を第 7図を用いて説明する。第 7図に示す従来技術の回路では、二次電池 1 0 1から充放電電流を検出するセンス抵抗 1 0 2と、センス抵抗 1 0 2の端子電圧を増幅する差電圧増幅回路 1 0 4と、差電圧増幅回路 1 0 4の二つの入力端子を短絡して入力差電圧を一時的に零にするためのスィツチ 1 0 3とを備える。またマイクロコントローラ 1 0 5は AZD変換器 1 0 7、電流検出回路 1 0 8、残容量演算回路 1 0 9およびスィツチ制御回路 1 1 0 を有する。

スィッチ 1 0 3により差電圧増幅回路 1 0 4の二つの入力端子を短絡し、入力差電圧を零にしたときの差電圧増幅回路 1 0 4の出力を A/D 変換器 1 0 7でディジタル値へ変換し、その値をオフセット電圧値として予め求めて記憶しておく。そしてセンス抵抗 1 0 2の端子電圧を増幅するときの差電圧増幅回路 1 0 4の出力電圧値から、先ほど求めたオフセット電圧値を加減した値が、充電電流または放電電流に対応した値として用いられ、残容量演算回路 1 0 9で残容量が演算される。これにより、オフセット電圧による二次電池 1 0 1の残容量の演算結果の誤差を小さくすることが可能となる。

なお、先行技術文献を以下に示す。

特許文献 1 特開平 7— 1 9 1 1 1 0号公報

上記従来の技術に示す様に、差電圧増幅回路の入力オフセット電圧値を検出して出力電圧値に加減算することにより検出結果に補正を行う方法においては、差電圧増幅回路の入力電圧値には入力オフセ.ット電圧値が含まれた状態である。その結果、差電圧増幅回路が本来備える入力電圧可能範囲は、入力オフセット電圧分ずれることとなり、入力オフセット電圧が占める範囲を差し引いた範囲が従来技術における差電圧増幅回路の入力電圧可能範囲となる。そのため測定に用いられる入力電圧可能範囲が狭まるために測定範囲が限定され、測定精度が低下するなどの問題がある。

また、入力オフセット電圧が温度により変化する場合、測定温度によつては、補正計算された出力電圧値と、実際の差電圧との間には誤差が発生する。電池残量は積算された出力電圧値に基づいて算出されるため、測定誤差も積算されることとなり、実際の電池残量値との誤差が無視できない程度に大きくなる場合があり問題である。またこの問題を避けるため、電池残量に余裕を持たせて残量不足の警告を出さざるを得ず、電池容量を最大限に利用できないという問題がある。また、測定のたびに入力オフセット電圧値を測定する場合には、 M P Uの負担増加や消費電流の増加などが発生し問題である。

また、差電圧増幅回路の入力差電圧に入力オフセット電圧値が含まれた状態であるため、差電圧測定のたびに入力差電圧からオフセット電圧値の影響を取り除く補正計算を行う必要がある。そのため補正計算のたびに M P Uでの演算処理を行う必要があり、制御が繁雑であると共に、電流消費も大きくなり問題である。

また、入力オフセット電圧を M P Uに記憶させるため、高精度な測定環境下で入力オフセット電圧を算出し M P Uに記憶するテストが必要となる。そのため試験装置が大がかりになる問題や、試験が高価になる問題が発生し問題である。

本発明は前記従来技術の課題の少なくとも 1つを解消するためになされたものであり、入力電圧可能範囲が狭まることを防止し、 M P U等による補正計算を不要とすると共に、温度変化による影響が少なく高精度な差電圧の検出が可能な差電圧増幅回路を提供することを目的とする。発明の開示

前記目的を達成するために請求項 1に係る差電圧増幅回路では、第 1 差動増幅器を備える差電圧増幅回路において、第 1入力端子から第 1差動増幅器への第 1入力経路および第 2入力端子から第 1差動増幅器への第 2入力経路の入力経路間を短絡する第 1スィツチ部と、入力経路間の短絡時に、第 1差動増幅器から出力される短絡出力電圧を保持する電圧保持部と、短絡出力電圧の保持に際して、第 1差動増幅器の出力端子と電圧保持部とを接続する第 2スィッチ部と、電圧保持部に保持されている短絡出力電圧と第 1基準電圧とを減算する減算回路部と、第 1差動増幅器の入力電圧のバイァス点を設定するバイァス電圧端子に、入力経路間の短絡時には第 1基準電圧を供給し、差電圧増幅時には減算回路部の出力を第 2基準電圧として供給する第 3スィツチ部とを備えること特徴とする。

また請求項 2に係る差電圧増幅回路では、第 1入力端子に接続される第 1抵抗器と、第 2入力端子に接続される第 2抵抗器と、バイアス電圧端子に接続される第 3抵抗器と、第 1差動増幅器の出力端子に接続される第 4抵抗器とを備え、第 1抵抗器と第 3抵抗器との接続点が第 1差動増幅器の非反転入力端子へ接続され、第 2抵抗器と第 4抵抗器との接続点が第 1差動増幅器の反転入力端子へ接続され、第 1抵抗器と第 2抵抗器との抵抗値および第 3抵抗器と第 4抵抗器との抵抗値が等しいこと特徴とする。

また請求項 3に係る差電圧増幅回路では、減算回路部は、第 2差動増幅器と、第 2差動増幅器の出力端子に接続される第 5抵抗器と、電圧保持部に接続される第 6抵抗器とを備え、第 5抵抗器と第 6抵抗器との接続点が第 2差動増幅器の反転入力端子へ接続され、第 1基準電圧が第 2 差動増幅器の非反転入力端子へ入力され、第 5抵抗器と第 6抵抗器との抵抗値が等しいこと特徴とする。

請求項 1乃至 3に係る差電圧増幅回路では、入力経路間の短絡時において、第 1、 2スィッチ部が導通状態とされ、第 3スィッチ部によりバィァス電圧端子に第 1基準電圧が供給される。これにより、第 1差動増幅器の入力オフセット電圧が電圧保持部に保持される。また差電圧増幅時において、第 1、 2スィッチ部が非導通状態とされ、第 3スィッチ部によりバイァス電圧端子に減算回路部の出力が第 2基準電圧として供給 3れる o

これにより、差電圧増幅回路の入力オフセット電圧値をキャンセルすることが可能となる。よって入力オフセット電圧の影響により差電圧増幅回路の入力電圧可能範囲が狭まることがなく、測定精度の低下を防止することができる。

またこれにより、差電圧増幅回路の入力オフセット電圧が温度により変動する場合にも、その変動に追従して入力オフセット電圧値をキャンセルすることが可能となる。よって従来の補正計算による電圧値の測定方法と比して、精度が向上した電圧測定が可能となるため、より正確な電池残量の測定をすることができる。

またこれにより、入力オフセット電圧値の影響を取り除く補正計算を差電圧測定のたびに M P Uで行う必要がなくなる。よって、制御を簡素化することができると共に、電流消費の低減を図ることができる。

またこれにより、入力オフセット電圧を M P Uに記憶させる必要がなくなるため、高精度な測定環境下で入力オフセット電圧を算出し M P U に記憶させる試験等が不要となる。そのため試験装置を簡素化することができると共に、試験を低価格化することができる。

また請求項 4に係る差電圧増幅回路で.は、第 1差動増幅器の入力経路間の短絡は、規定の周期ごとに行われることを特徴とする。

これにより、定期的に入力オフセット電圧値の更新をすることができ、温度等による経時的なオフセットの変動に対しても追従して入力オフセット電圧値をキャンセルすることが可能となる。よって従来の補正計算により求められた電圧値と比して、より精度が向上した電圧値を測定することが可能となる。

また請求項 5に係る差電圧増幅回路では、電圧保持部はコンデンサを備えて構成されること特徴とする。これにより電圧保持部は、入力経路間の短絡時に第 1差動増幅器から出力される短絡出力電圧を保持することができる。

また請求項 6に係る差電圧増幅回路では、第 1入力経路のうち第 1入力端子から第 1スィツチ部に至る経路、または第 2入力経路のうち第 2 入力端子から第 1スィツチ部に至る経路の少なくとも何れか一方に入力スィッチ部を備え、入力スィッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする。

これにより、入力スィッチ部が非導通状態とされることで、差電圧増幅回路を外部回路から切り離した上で入力経路間の短絡を行うことができる。

また請求項 7に係る差電圧増幅回路では、第 3スィツチ部から第 3抵抗器への経路に第 1バッファアンプを備えることを特徴とする。

これにより、第 1抵抗器や第 3抵抗器に流れる電流が、バイアス電圧端子に供給される第 1または第 2基準電圧を変化させることがなくなることにより、第 1差動増幅器の入力電圧のバイァス点を一定に維持することができるため、高精度な差電圧測定の結果を得ることができるようになる。また、第 1基準電圧を抵抗分圧の分圧点から発生させる回路構成にすることが可能となり、第 1基準電圧の発生方法を自由に設定することができる。

また請求項 8に係る差電圧増幅回路では、第 1入力端子から第 1抵抗器への経路に第 2バッファアンプを備え、第 2入力端子から第 2抵抗器への経路に第 3バッファアンプを備えることを特徴とする。

これにより、第 1および第 2抵抗器に印加される電圧値は、第 1抵抗器、第 3抵抗器に流れる電流によって影響を受けなくなるため、高精度な差電圧測定の結果を得ることができるようになる。

また請求項 9に係る差電圧増幅回路では、電圧保持部から第 6抵抗器への経路に第 4バヅファアンプを備えることを特徴とする。

これにより、電圧保持部の回路構成にかかわらず第 6抵抗器に印加される電圧を一定に保つことが可能となる。また、電圧保持部からの電流流出あるいは電流流入は抑えられ、電圧変動を低減することができる。よって、高精度な差電圧測定の結果を得ることができるようになる。また、電圧保持部の容量をより小さくすることができる。

また請求項 1 0に係る差電圧増幅回路では、第 1基準電圧が第 2差動増幅器の非反転入力端子へ入力される経路に第 4スィツチ部を備え、第 4スィッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされることを特徴とする。

これにより、入力絰路間の短絡時には第 1基準電圧が第 2バッファァンプのみに与えられ、差電圧増幅時には第 1基準電圧が第 2差動増幅器のみに与えられることとなる。よって、短絡時と増幅時との間で第 1基準電圧に接続される負荷を同等とすることができる。よって第 1基準電圧からの電流の流出入の差を抑えることが可能となり、第 1基準電圧の変動が抑えられ、高精度な差電圧測定の結果を得ることができるようになる。また、第 1基準電圧を抵抗分圧の分圧点から発生させる回路構成にすること等が可能となり、第 1基準電圧の発生方法を自由に設定することができる。

また請求項 1 1 に係る二次電池パックでは、充放電電流を検出するセンス部と、請求項 1乃至請求項 1 0の少なくとも何れか 1項に記載の差電圧増幅回路とを備え、差電圧増幅器は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする。

また請求項 1 2に係る二次電池充電器では、充放電電流を検出するセンス部と、請求項 1乃至請求項 1 0の少なくとも何れか 1項に記載の差電圧増幅回路とを備え、差電圧増幅器は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする。

これにより、測定による電池残量値と実電池残量値との誤差を小さくすることが可能となる。よって実際の電池容量を最大限に利用することができる。

また請求項 1 3に係る差電圧増幅回路では、差動増幅器を備える差電圧増幅回路において、差動増幅器への 2つの入力経路間が短絡された場合の、差動増幅器からの短絡出力電圧を保持する電圧保持部と、差動増幅器の入力電圧のバイァス点を設定するバイァス電圧設定部とを備え、バイァス電圧設定部は、入力経路間の短絡時には第 1基準電圧を設定し、差電圧増幅時には前記電圧保持部に保持されている短絡出力電圧と前記第 1基準電圧との差分電圧を設定することを特徴とする。

これにより、差電圧増幅回路の入力オフセット電圧値をキャンセルすることが可能となるため、入力オフセット電圧の影響により差電圧増幅回路の入力電圧可能範囲が狭まることがなく、測定精度の低下を防止することができる。また差電圧増幅回路の入力オフセット電圧が温度により変動する場合にも、その変動に追従して入力オフセット電圧値をキヤンセルすることが可能となる。図面の簡単な説明

第 1図は、第 1実施形態の回路図である。

第 2図は、第 2実施形態の回路図である。

第 3図は、第 3実施形態の回路図である。

第 4図は、第 4実施形態の回路図である。 .

第 5図は、第 5実施形態の回路図である。

第 6図は、第 6実施形態の回路図である。

第 7図は、従来技術の回路図である。発明を実施するための最良の形態

以下、本発明の差電圧増幅回路について具体化した実施形態を第 1図乃至第 5図に基づき図面を参照しつつ詳細に説明する。

第 1実施形態を第 1図の回路図を用いて説明する。第 1図は、本発明に係る差電圧増幅回路を備えた二次電池パックを示す回路図である。この二次電池パックは二次電池 1 0 1、センス抵抗 1 02、二次電池端子 1 1 1および 1 12、差電圧増幅回路部 1を備える。

二次電池パックは充電器や負荷である使用機器に対して着脱可能に構成され、端子 1 1 1、 1 1 2に充電器が接続されると電池 1 0 1に充電電流が流れ、端子 1 1 1、 1 1 2に負荷が接続されると電池 1 0 1に放電電流が流れるようになつている。ここで、充放電電流に対して二次電池 1 0 1や二次電池端子 1 1 1、 1 1 2に十分な電圧を得るために、電流経路上のセンス抵抗 102は低抵抗とすることが一般的である。

差電圧増幅回路部 1はセンス抵抗 1 02に充放電電流が流れることにより得られる微小な差電圧を増幅する。そして入力端子 IN 1、入力端子 I N 2、バイアス電圧入力端子 VO、差電圧増幅回路部出力端子 0 T 1を備える。差電圧増幅回路部 1の内部には、電圧保持部 2、減算回路部 3、差動増幅器 OP 1、抵抗器 R 1乃至 R4、スイッチ SW1乃至 S W5、バイアス電圧端子 VRが備えられる。また、電圧保持部 2にはコンデンサ C 1が備えられ、減算回路部 3には差動増幅器 OP 2、抵抗器 R 5乃至 R 7が備えられる。抵抗器 R 1乃至 R 7はそれそれ抵抗値 1乃至 RR 7を備え、； RR 1 =RR 2、 RR 3 =RR 4 R R 5 = R R 6 = 2 xRR 7の関係をもつ値である。

センス抵抗 1 02の両端には入力端子 I N 1および入力端子 I N 2が接続される。入力端子 I N 1はスイッチ SW4を介して、ノード N 1において抵抗器 R 1およびスィヅチ SW 1の一端へ接続され、入力端子 I N 2はスイッチ SW5を介して、ノード N 2において抵抗器 R 2およびスィッチ S W 1の他端へ接続される。

また抵抗器 R 3の一端はバイァス電圧端子 VRへ、抵抗器 R 4の一端は差動増幅器 0 P 1の出力へ接続される。そして抵抗器 R 1と抵抗器 R 3とがノード N 3において接続された上で差動増幅器 0 P 1の非反転入力端子へ接続され、抵抗器 R 2と抵抗器 R4とがノード N4において接続された上で差動増幅器 0 P 1の反転入力端子へ接続される。また差動増幅器◦ P 1の出力は抵抗器 R 4、スィッチ SW2および差電圧増幅回路部出力端子 0 T 1へ入力される。差電圧増幅回路部出力端子 0 T 1は電池残量演算部（不図示）へと接続され、電池残量演算部では差電圧増幅回路部 1の測定結果に基づいて電池残量を算出する。

電圧保持部 2のコンデンサ C 1の一端は接地電圧 V s sとされ、他端 (ノード N 5 ) はスィッチ S W 2および抵抗器 R 6へ接続される。減算回路部 3では、差動増幅器 0 P 2の出力が入力される抵抗器 R 5を備え、抵抗器 R 5と抵抗器 R 6 とがノード N 6において接続され、ノード N 6 が差動増幅器◦ P 2の反転入力端子へ接続される。一方、バイァス電圧入力端子 VOが抵抗器 R 7を介して差動増幅器 OP 2の非反転入力端子へ接続される。スィッチ SW3は、減算回路部 3の出力とバイアス電圧入力端子 VOとが切り替え可能に接続され、バイァス電圧端子 VRへ接続される。

なお、減算回路部 3とスィッチ SW3とによって、差動増幅器 OP 1 の入力電圧のバイァス点を設定するバイァス電圧設定部を構成する。

入力端子 I N 1、 I N 2には入力電圧 V I N 1、 V I N 2が、バイァス電圧入力端子 VOにはバイアス電圧 VO 1が印加される。また、入力経路間の短絡時の差動増幅器 0 P 1の出力を出力電圧 VOUT 1、差電圧増幅時の差動増幅器 OP 1の出力を出力電圧 VOUT 1 A、差動増幅器 OP 2の出力を出力電圧 VOUT 2と、差動増幅器 ΟΡ 1、 OP 2の入力オフセット電圧をそれぞれ VO F F 1、 VOFF 2と定義する。

入力経路間の短絡時の動作について説明する。差電圧の増幅動作に先立ち、差電圧増幅器 0 P 1の入力オフセット電圧 VO F F 1を電圧保持部 2に保持する動作である。入力経路間の短絡時には、スィツチ S W 1、 SW2が導通状態とされ、スイッチ SW4、 SW5が非導通状態とされる。またスィツチ SW3はバイアス電圧端子 VRとバイアス電圧入力端子 VOとを接続する。

スイッチ S W 1が接続状態時にノード N 1、 N 2,に印加される電圧を短絡電圧 V I NRと定義する。またバイアス電圧端子 VRにはバイアス電圧 V01が印加される。このとき、ノード N 3には抵抗器 R 1、 R 3 による分圧電圧が印加され、その電圧値はノ一 N 1を基準にすると（式 1 ) で表される。

(V01 - VI NR) XRR 1/ (RR 1 +RR 3) … （式 1) 同様にノード N 4には、抵抗器 R 2、R 4による分圧電圧が印加され、その電圧値はノード N 2を基準にすると（式 2) で表される。

(VOUT 1— VI NR) XRR 2/ (RR 2 +RR 4) … （式 2) 差動増幅器 0 P 1の反転入力端子と非反転入力端子とは同電圧になるため、入力オフセット電圧 VO F F 1を考慮すると（式 3 )が成立する。

( V 01 - V I NR) XRR 1/ (RR 1 +RR 3) + V 0 F F 1 = (VOUT 1 -VI NR) XRR 2/ (R 2 +RR 4 ) … （式 3)

RR 1 =RR 2、 R R 3 = R R 4の関係を用いて（式 3) を整理すると、（式 4) が得られる。

V0UT 1 =V01 + ( 1 +RR 4/RR 2 ) x VO F F 1 - (式 4) ここで増幅率 AV = RR 4ZRR 2と定義し、 AVは 1よりも十分に大きいことを考慮すれば、入力経路間の短絡時における差動増幅器 0 P 1の出力電圧 VOUT 1は（式 5) で表される。

V0UT 1 =V01 +AVXV0FF 1- (式 5)

またスィッチ SW2が導通状態であるため、コンデンサ C 1は出力電圧 VOUT 1の電圧まで充電される。そしてスィツチ SW2が非接続とされてもその電圧は保持される。

次に差電圧増幅時の動作について説明する。差電圧増幅時には、スィツチ SW 1、 SW2が非導通状態とされ、スィッチ SW4、 SW5が導通状態とされる。またスィツチ SW3はバイアス電圧端子 VRと減算回路部 3の出力とを接続する。 200

11 ノード N 5には（式 5) で求めた電圧 VOUT 1が保持されている。このとき、ノード N 6には抵抗器 R 5、R 6による分圧電圧が印加され、その電圧値は（式 6) で表される。

(VOUT 2 -VOUT 1) XR 6/ (RR 5 +RR 6) +VOU T 1… （式 6) - 差動増幅器 0 P 2の非反転入力端子にはバイァス電圧 V 01が印加されるため、差動増幅器 0 P 2の入力オフセット電圧 VOFF 2を考慮すると（式 7 ) が成立する。

V01 +VOF F 2 = (VOUT 2 -VOUT 1 ) xR R 6 / (R 5 +RR 6 ) + V 0 U T 1… （式 7 )

RR 5 =RR 6であるため、（式 7) を整理すると（式 8) が得られる o

VOUT 2 = 2 V01 -VOUT l + 2 xVOFF 2- (式 8) (式 8) の VOUT 1に（式 5) を代入すると、（式 9) が得られる VOUT 2 =V01 -AVxVOFF l + 2 xVOFF 2- (式 9) スイッチ SW4、 SW5が導通状態のため、ノード N 1、 N 2にはそれそれ入力電圧 V I N l、 VI N 2が印加される。またバイアス電圧端子 VRには差動増幅器 OP 2の出力電圧 VOUT 2が印加される。よつて差動増幅器 OP 1の差電圧増幅時における出力電圧 VOUT 1 Aは、 (式 3 ) と同様にして得られ、（式 1 0) のようになる。

(VOUT 2 -VI N 1 ) XRR 1/ (RR 1 +RR 3) +VOF F 1 +V I N 1二 (VOUT 1 A-V I N 2) XRR 2/ (RR 2 +RR 4 ) + V I N 2 - (式 10 )

RR 1 =RR 2、 RR 3 = R 4の関係を用いて（式 3) を整理し、増幅率 AVを用いると（式 1 1) が得られる。

VOUT l A = VOUT 2 +AVx (V I N 1 -V I N 2) + ( A V + 1) xVOFF 1··· (式 1 1)

(式 1 1 ) において増幅率 A V>> 1であるため、（ AV+ 1 ) を A Vと見なせる。また（式 1 1)の VOUT 2に（式 9) を代入すると（式 12 ) が得られる。

VOUT 1 A = VO 1 +AVX (V I N 1 -V I N2) + 2 x VO F F 2… （式 12 )

よって（式 1 2 ) より、増幅率 A Vによって A V倍される差動増幅器 0 P 1の入力オフセヅト電圧 VO F F 1の影響が排除されることが分かる。ここで、差動増幅器 0 P 2の入力オフセット電圧 VO F F 2には増幅率 AV (A Vには 1 00などの値が用いられる場合がある）が乗じられていないことから、入力オフセヅト電圧 VO F F 2の項（2 XVOF F 2 ) の影響は他項と比して小さいため無視できる。よって、（式 1 3 ) が求まる。

VOUT 1 A = VO 1 +AVX (VI N 1 -VI N2) … （式 13) そして（式 1 3) で求まる差動増幅器 OP 1の差電圧増幅時の出力電圧 VO U T 1 Aは、差電圧増幅回路部出力端子 0 T 1を介して出力される。すなわち、バイアス電圧入力端子 VOに印加されたバイアス電圧 V 01により調整されたバイアス点をもち、入力オフセット電圧 V 0 F F 1の影響を受けずに、入力電圧 V I N 1、 V I N 2の電圧差を増幅率 A V倍した出力電圧 VOUT 1 Aが出力される。

これにより、差動増幅器 0 P 1の入力オフセット電圧値 VO F F 1をキャンセルすることが可能となる。よって入力オフセット電圧が A V倍されてしまうことにより、差電圧増幅回路において差動増幅が可能な入力電圧可能範囲が狭まることがなく、測定精度の低下を防止することができる。また増幅率 A V倍をより高く設定することが可能となる。

またこれにより、差動増幅器 0 P 1の入力オフセット電圧 VO F F 1 が温度により変動する場合にも、その変動に追従して入力オフセット電圧値 VOFF 1をキャンセルすることが可能となる。よって従来の補正計算による電圧値の測定方法と比して、精度が向上した電圧測定が可能となるため、より正確な電池残量の測定をすることができる。

またこれにより、従来技術と比した場合、入力オフセット電圧 V〇 F F 1の影響を取り除く補正計算を差電圧測定のたびに MP Uで行う必要がなくなる。よって、制御を簡素化することができると共に、差電圧測定に伴う電流消費を低下させることができる。また、入力オフセット電圧 VO F F 1を MP Uに記憶させる必要がなくなるため、高精度な測定環境下で入力オフセヅト電圧 VO F F 1を算出し MP Uに記憶させる試験等が不要となる。そのため試験装置を簡素化することができると共に、試験を低価格化することができる。

ここで、差電圧増幅時の動作の期間中に、入力経路間の短絡動作を規定の周期をもって行うことが可能である。すなわちコンデンサ C 1に保持される差動増幅器 OP 1の出力電圧 VOUT 1を定期的に更新することが可能である。

これにより、定期的に入力オフセット電圧 VOFF 1の更新をすることができ、温度等による経時的なオフセットの変動に追従して入力オフセヅト電圧値 VO FF 1をキャンセルすることが可能となる。よって従来の補正計算により求められた電圧値と比して、より精度が向上した電圧値を測定することが可能となる。

なお入力経路間の短絡時において、スィッチ SW4、 SW5が非導通状態とされることにより、差電圧増幅回路部 1を外部回路から切り離した上で入力オフセット電圧 VO F F 1の計測を行うことができる。

第 2実施形態を第 2図を用いて説明する。第 2図の差電圧増幅回路部 1 Bは、第 1実施形態の差電圧増幅回路部 1に加えて、電圧保持部 2のコンデンサ C 1と減算回路部 3の抵抗器 R 6との間に接続される、バッファアンプ BA 1を備える。ここで入力経路間の短絡時および差電圧増幅時の動作は第 1実施形態と同様のため、詳細な説明は省略する。

差電圧増幅時において、コンデンサ C 1に保持されている出力電圧 V 0 U T 1が、バッファアンプ B A 1を介して減算回路部 3へ入力される。減算回路部 3において、抵抗器 R 5、 R 6を介して流れる電流は、バッファアンプ: B A 1が供給することとなり、コンデンサ C 1から供給されることはない。よってコンデンサ C 1の保持電圧は一定値が維持される。一方、バッファアンプ B A 1が備えられていない場合には、差電圧増幅時の動作期間中に、コンデンサ C 1から抵抗器 R 6に放電が行われる。このときコンデンサ C 1の保持電圧が低下し、差動増幅器 OP 2の出力に誤差が生じるため、高精度な出力電圧 VOUT 1 Aが得られない。また前記の問題を避けるため、コンデンサ C 1の容量を大きくすると、コンデンサ C 1の回路占有面積が増加する等の問題が発生する。

よってバッファアンプ BA 1を備えることにより、電圧保持部 2のコンデンサ C 1の容量の大きさにかかわらず電圧保持部 2の保持電圧を一定に保つことが可能となる。よって、より高精度な出力電圧 VO U T 1 Aを得ることができるようになる。また、電圧保持部 2のコンデンサ C 1の容量をより小さくすることができるため、コンデンサ C 1の回路占有面積を減少させることが可能となる。

第 3実施形態を第 3図を用いて説明する。第 3図の差電圧増幅回路部 1 Cは、第 2実施形態の差電圧増幅回路部 1 Bに加えて、スィッチ SW 3とバイァス電圧端子 VRとの間に接続される、バッファアンプ B A 2 を備える。またバイアス電圧入力端子 VOには抵抗器 R 8、 R 9が接続されており、バイァス電圧入力端子 V 0に与えられるバイアス電圧 V 0 1は抵抗器 R 8、 R 9の分圧である。ここで差電圧増幅回路部 1 Cの動作は第 1実施形態と同様のため、詳細な説明は省略する。

入力経路間の短絡時にはバイァス電圧 VO 1が、バッファアンプ B A 2およびバイアス電圧端子 VRを介して抵抗器 R 3へ印加される。従つて、抵抗器 R l、 R 3を介して流れる電流は、ノソファアンプ BA2が供給することとなる。よってバイアス電圧 VO 1は一定値が維持される。一方、バッファアンプ B A 2が備えられていない場合には、抵抗器 R 1や R 3への電流により、分圧電圧であるバイアス電圧 VO 1が変化してしまう。その結果、高精度な出力電圧 VOUT 1 Aが得られないという問題が発生する。

よってバッファアンプ BA2を備えることにより、抵抗器 R 1や R 3 に流れる電流がバイァス電圧入力端子 VOに流れることはない。よって、バイアス電圧 V 01を変化させることがなくなることにより、高精度な差電圧測定の結果を得ることができるようになる。また、外部オフセット電圧 VO 1を抵抗分圧の分圧点から発生させる回路構成にすること等が可能となり、外部オフセット電圧 VO 1の発生方法を自由に設定することができる。

第 4実施形態を第 4図を用いて説明する。第 4図の差電圧増幅回路部 1 Dは、第 3実施形態の差電圧増幅回路部 1 Cに加えて、バイアス電圧入力端子 VOと抵抗器 R 7との間に接続されるスィツチ SW 6を備える, ここで差電圧増幅回路部 1 Dの動作は第 1実施形態における差電圧増幅回路部 1と同様のため、詳細な説明は省略する。

入力経路間の短絡時にはスィッチ SW6は非導通状態とされ、バイァス電圧 VO 1が、スイッチ SW3を介してバッファアンプ B A 2の非反転入力端子へ印加される。また差電圧増幅時にはスィツチ SW 6は導通状態とされ、スィツチ S W 3はバッファアンプ B A 2の非反転入力端子と減算回路部 3の出力とを接続するため、バイアス電圧 V01が、スィツチ S W 6を介して差動増幅器 0 P 2の非反入力転端子へ印加される。一方、スイッチ SW6が備えられていない場合には、入力経路間の短絡時にはバイァス電圧 VO 1がバヅファアンプ B A 2と差動増幅器◦ P 2の両者に印加され、差電圧増幅時にはバイァス電圧 VO 1が差動増幅器 OP 2のみに印加されることとなり、短絡時と差電圧増幅時とでバイァス電圧入力端子 VOに接続される端子数が異なり、入出力される電流量が異なることとなる。このため、バイアス電圧 V 01が変化してしまい、高精度な出力電圧 VO U T 1 Aが得られないという問題が発生する。よってスィッチ SW 6を備えることにより、入力経路間の短絡時にはバイアス電圧 V 01がバッファアンプ B A 2のみに与えられ、差電圧増幅時にはバイアス電圧 VO 1が差動増幅器 OP 2のみに与えられることで、短絡時と増幅時とで接続端子数を一致させることにより、入出力される電流の差を小さくする。よってバイァス電圧 VO 1の変動を抑えることが可能となり、高精度な出力電圧 VOUT 1 Aを得ることができるようになる。また、バイアス電圧 VO 1を抵抗分圧の分圧点から発生させる回路構成にすること等が可能となり、バイアス電圧 V 01の発生方法を自由に設定することができる。

なおバッファアンプ BA 1から抵抗器 R 6への経路に、入力経路間の短絡時には導通状態、差電圧増幅時には非道通状態とされるスィツチ S W 7を備えることが可能である。これにより、入力経路間の短絡時において、スィツチ SW6から差動増幅器 OP 2の非反転入力端子までの経路がフローティング状態とされることを防止する事ができる。

第 5実施形態を第 5図を用いて説明する。第 5図の差電圧増幅回路部 1 Eは、第 4実施形態の差電圧増幅回路部 1 Dに加えて、入力端子 I N 1と抵抗器 R 1との間に接続されるバッファアンプ B A 3および入力端子 I N 2と抵抗器 R 2との間に接続されるバッファアンプ BA4を備える。また、ノード N 1はスイッチ S W 1を介して接地電圧 V s sに接続され、ノード N 2はスィッチ SW8を介して接地電圧 V s sに接続される。ここで差電圧増幅回路部 1 Eの動作は第 1実施形態における差電圧増幅回路部 1と同様のため、詳細な説明は省略する。

入力経路間の短絡時にはスィッチ SW4、 SW5、 SW6が非導通状態とされ、スィッチ SW1、 SW2、 SW8が導通状態とされる。またスィッチ SW3はバイァス電圧端子 VRとバイァス電圧入力端子 VOとを接続する。この時スィッチ SW1、 SW8の導通により、バッファァンプ BA3、 B A 4を介して抵抗器 R 1、 R 2が接地電圧 V s sに接続される。

差電圧増幅時にはスィツチ SW4、 SW5、SW6が導通状態とされ、スィッチ SW 1、 SW2、 SW8が非導通状態とされる。またスイッチ S W3は、バッファアンプ B A 2の非反転入力端子と減算回路部 3の出力とを接続する。この時、抵抗器 R l、 R 2を介して流れる電流は、パヅファアンプ B A 3、 B A 4が供給することとなるため、入力電圧 V I N 1、 V I N 2は一定値が維持される。一方、バッファアンプ B A 3、 B A 4が備えられていない場合には、抵抗器 R 1や R 2に電流が流れたときに、入力電圧 V I N 1、 V I N2が変化してしまう。その結果、高精度な出力電圧 V O U T 1 Aが得られないという問題が発生する。よつてバッファアンプ B A 3、 B A 4を備えることにより、高精度な差電圧測定の結果を得ることができるようになる。

第 6実施形態を第 6図を用いて説明する。第 6図は、本発明に係る差電圧増幅回路部 1を備えた二次電池充電器 6を示す回路図である。二次電池充電器 6は差電圧増幅回路部 1、入力端子 I N 1および I N 2、バィァス電圧入力端子 V O、差電圧増幅回路部出力端子◦ T 1、センス抵抗 1 0 2に加えて、充電回路 5、端子 P 1乃至 P 4を有する。ここで差電圧増幅回路部 1の動作は第 1実施形態と同様のため、詳細な説明は省略する。

二次電池 B T 1を備える電池パック 7は端子 P 1、 P 2を介して二次電池充電器 6に接続される。また、端子 P 3、 P 4には A Cアダプタ等の電源（不図示）が接続される。そして二次電池充電器 6によって電池パック 7は充電され、充電時における差電圧測定の結果を差電圧増幅回路部 1によって得ることができる。

これにより、差電圧増幅回路部 1によって高精度な差電圧測定の結果を得ることができるため、二次電池充電器 6は高精度な充放電電流を測定できる。よって、より正確な電池残量の測定をすることができる。尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本発明の使用範囲は二次電池パック、二次電池充電器に限らず、微小な電圧を測定する必要がある機器に使用可能であることは言うまでもない。産業上の利用可能性

以上の説明から明らかなように本発明によれば、差動増幅器の入カオフセット電圧をキャンセルすることにより、入力電圧可能範囲が狭まることを防止し、 M P U等による補正計算を不要とすると共に、温度変化による影響が少なく高精度な差電圧の検出が可能な差電圧増幅回路を提供することが可能となる

Claims

請求の範囲

1 . 第 1差動増幅器を備える差電圧増幅回路において、

第 1入力端子から第 1差動増幅器への第 1入力経路および第 2入力端子から第 1差動増幅器への第 2入力経路の入力経路間を短絡する第 1スィツチ部と、

入力絰路間の短絡時に、前記第 1差動増幅器から出力される短絡出力電圧を保持する電圧保持部と、

短絡出力電圧の保持に際して、前記第 1差動増幅器の出力端子と前記電圧保持部とを接続する第 2スィツチ部と、

前記電圧保持部に保持されている短絡出力電圧と第 1基準電圧とを減算する減算回路部と、

前記第 1差動増幅器の入力電圧のバイァス点を設定するバイアス電圧端子に、入力経路間の短絡時には前記第 1基準電圧を供給し、差電圧増幅時には前記減算回路部の出力を第 2基準電圧として供給する第 3スィツチ部と

を備えること特徴とする差電圧増幅回路。

2 . 前記第 1入力端子に接続される第 1抵抗器と、

前記第 2入力端子に接続される第 2抵抗器と、

前記バイァス電圧端子に接続される第 3抵抗器と、

前記第 1差動増幅器の出力端子に接続される第 4抵抗器とを備え、前記第 1抵抗器と前記第 3抵抗器との接続点が前記第 1差動増幅器の非反転入力端子へ接続され、前記第 2抵抗器と前記第 4抵抗器との接続点が前記第 1差動増幅器の反転入力端子へ接続され、

前記第 1抵抗器と前記第 2抵抗器との抵抗値および前記第 3抵抗器と前記第 4抵抗器との抵抗値が等しいこと特徴とする請求項 1に記載の差電圧増幅回路。

3 . 前記減算回路部は、

第 2差動増幅器と、前記第 2差動増幅器の出力端子に接続される第 5抵抗器と、

前記電圧保持部に接続される第 6抵抗器とを備え、

前記第 5抵抗器と前記第 6抵抗器との接続点が前記第 2差動増幅器の反転入力端子へ接続され、前記第 1基準電圧が前記第 2差動増幅器の非反転入力端子へ入力され、

前記第 5抵抗器と前記第 6抵抗器との抵抗値が等しいこと特徴とする請求項 1に記載の差電圧増幅回路。

4 . 前記第 1差動増幅器の入力経路間の短絡は、規定の周期ごとに行われることを特徴とする請求項 1乃至請求項 3の少なくとも何れか 1項に記載の差電圧増幅回路。

5 . 前記電圧保持部はコンデンサを備えて構成されること特徴とする請求項 1乃至請求項 3の少なくとも何れか 1項に記載の差電圧増幅回路,

6 . 前記第 1入力経路のうち前記第 1入力端子から前記第 1スィッチ部に至る経路、または前記第 2入力経路のうち前記第 2入力端子から前記第 1スィツチ部に至る経路の少なくとも何れか一方に入力スィツチ部を備え、

前記入力スィッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする請求項 1乃至請求項 3の少なくとも何れか 1項に記載の差電圧増幅回路。

7 . 前記第 3スィツチ部から前記第 3抵抗器への経路に第 1バッファアンプを備えることを特徴とする請求項 2に記載の差電圧増幅回路。

8 . 前記第 1入力端子から前記第 1抵抗器への経路に第 2バッファァンプを備え、前記第 2入力端子から前記第 2抵抗器への経路に第 3バッファアンプを備えることを特徴とする請求項 2に記載の差電圧増幅回路 ₍ 9 . 前記電圧保持部から前記第 6抵抗器への経路に第 4バッファアンプを備えることを特徴とする請求項 3に記載の差電圧増幅回路。

1 0 . 前記第 1基準電圧が前記第 2差動増幅器の非反転入力端子へ入力される経路に第 4スィツチ部を備え、

前記第 4スィッチ部は、差電圧増幅時には接続状態とされ、入力経路間の短絡時には非接続状態とされること特徴とする請求項 7に記載の差電圧増幅回路。

1 1 . 充放電電流を検出するセンス部と、

請求項 1乃至 1 0の少なくとも何れか 1項に記載の差電圧増幅回路とを備え、

前記差電圧増幅器は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする二次電池パック。

1 2 . 充放電電流を検出するセンス部と、

前記差電圧増幅器は、充放電電流に応じて前記センス部より出力される差電圧を増幅することを特徴とする二次電池充電器。

1 3 . 差動増幅器を備える差電圧増幅回路において、

前記差動増幅器への 2つの入力経路間が短絡された場合の、前記差動増幅器からの短絡出力電圧を保持する電圧保持部と、

前記差動増幅器の入力電圧のバイァス点を設定するバイァス電圧設定部とを備え、

前記バイァス電圧設定部は、入力経路間の短絡時には第 1基準電圧を設定し、差電圧増幅時には前記電圧保持部に保持されている短絡出力電圧と前記第 1基準電圧との差分電圧を設定することを特徴とする差電圧増幅回路。