WO2004093118A1 - プラズマディスプレイパネルのエージング方法およびエージング装置 - Google Patents

プラズマディスプレイパネルのエージング方法およびエージング装置 Download PDF

Info

Publication number
WO2004093118A1
WO2004093118A1 PCT/JP2004/005284 JP2004005284W WO2004093118A1 WO 2004093118 A1 WO2004093118 A1 WO 2004093118A1 JP 2004005284 W JP2004005284 W JP 2004005284W WO 2004093118 A1 WO2004093118 A1 WO 2004093118A1
Authority
WO
WIPO (PCT)
Prior art keywords
aging
electrode
voltage
data electrode
discharge
Prior art date
Application number
PCT/JP2004/005284
Other languages
English (en)
French (fr)
Inventor
Masaaki Yamauchi
Takashi Aoki
Koji Akiyama
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/517,065 priority Critical patent/US7209098B2/en
Publication of WO2004093118A1 publication Critical patent/WO2004093118A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/44Factory adjustment of completed discharge tubes or lamps to comply with desired tolerances
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2217/00Gas-filled discharge tubes
    • H01J2217/38Cold-cathode tubes
    • H01J2217/49Display panels, e.g. not making use of alternating current

Definitions

  • the present invention relates to an aging method and an aging apparatus in a plasma display panel manufacturing process.
  • a plasma display panel (hereinafter abbreviated as “PDP” or “panel”) is a display device that has a large screen, is thin, and is lightweight, and has excellent visibility.
  • PDP plasma display panel
  • the AC-type and surface-discharge type AC surface-discharge type PDPs are mainly used because they are suitable for high definition and are easy to manufacture.
  • the AC surface discharge type PDP has a configuration in which a large number of discharge cells are formed between a front substrate and a rear substrate which are arranged to face each other.
  • a front substrate a plurality of pairs of scan electrodes and sustain electrodes are formed as display electrodes on a front glass plate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover those display electrodes.
  • a rear substrate a plurality of data electrodes are formed on a rear glass plate in parallel with each other, and a dielectric layer is formed so as to cover them.
  • a plurality of partitions are formed on the dielectric layer in parallel with the data electrodes, and phosphor layers are formed on the surface of the dielectric layer and on the side surfaces of the partitions. Then, the front substrate and the rear substrate are opposed to each other so that the display electrode and the data electrode are three-dimensionally intersecting with each other and sealed, and a discharge gas is sealed in a discharge space inside the front substrate and the rear substrate.
  • the PDP assembled in this way generally has a high firing voltage and the discharge itself is unstable, aging is performed in the panel manufacturing process to make the discharge characteristics uniform and stable.
  • a method of applying a rectangular wave of opposite phase as an alternating voltage for a long time between the display electrodes, that is, between the scanning electrode and the sustaining electrode is used.
  • a method of applying a rectangular wave to the scan electrodes and sustain electrodes of the panel via an inductor see Japanese Patent Application Laid-Open No. 7-226162
  • display electrodes A rectangular wave of opposite phase is applied between them, and a waveform in phase with the voltage waveform applied to the sustain electrode is also applied to the data electrode.
  • a method of generating the same see Japanese Patent Application Laid-Open No. Hei 9-2511841, Japanese Patent Application Laid-Open No. 2002-231141) and the like have been proposed.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide an aging method and an aging apparatus that can significantly reduce aging time and have high power efficiency.
  • aging voltage wave applied to the data electrode is applied.
  • the frequency of the ringing waveform of the shape is set between 1 and 2 times to 2 times the frequency of the ringing waveform of the aging voltage waveform applied to the scan electrode.
  • FIG. 1 is an exploded perspective view showing an example of the structure of a panel to be aged in the embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel.
  • FIG. 3 is a configuration diagram of an aging apparatus using the aging method according to the embodiment of the present invention. It is.
  • FIG. 4 is an aging voltage waveform diagram in the aging method according to the embodiment of the present invention.
  • FIG. 5 is an enlarged view of the aging voltage waveform in the aging method according to the embodiment of the present invention.
  • FIG. 6 is a diagram showing an aging voltage waveform used in the aging experiment.
  • FIG. 7 is a diagram showing the results of an aging experiment of the aging method according to the embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing an example of the structure of a panel to be aged in the embodiment of the present invention.
  • the panel 1 has a front substrate 2 and a rear substrate 3 which are arranged to face each other.
  • a plurality of pairs of scanning electrodes 5 as display electrodes and sustain electrodes 6 are formed on a front glass plate 4 in parallel with each other.
  • a dielectric layer 7 is formed so as to cover scan electrode 5 and sustain electrode 6, and a protective layer 8 is formed so as to cover the surface of dielectric layer 7.
  • a plurality of data electrodes 10 are formed on the back glass plate 9 in parallel with each other, and a base layer 11 is formed so as to cover the data electrodes 10.
  • a plurality of partitions 12 are formed on the underlayer 11 in parallel with the data electrodes 10, and the phosphor layers 13 are formed on the surface of the underlayer 11 and the side surfaces of the partitions 12. Further, a discharge gas is sealed in a discharge space 14 sandwiched between the front substrate 2 and the rear substrate 3.
  • FIG. 2 is an electrode array diagram of panel 1.
  • Data electrodes 10 to 10 m data electrode 10 in FIG. 1 in m columns are arranged in the column direction, and scanning electrodes n to n in the row direction (direction orthogonal to the column direction).
  • (Scan electrodes 5 in FIG. 1) and sustain electrodes 6 i S n in n rows (sustain electrodes 6 in FIG. 1) are alternately arranged.
  • (I l ⁇ ; Q).
  • one data electrode 10 "" (j l ⁇ m) at the intersection where the pair of scan electrode 5; sustain electrode 6; Each discharge cell 18 is formed, and mxn discharge cells 18 are formed in the discharge space.
  • the scan electrode 5; the scanning electrode terminals 1 5 provided in the panel peripheral portion; are connected to.
  • the sustain electrode 6i is connected to the sustain electrode terminal 16i, and the data electrode 10 "is connected to the data electrode terminal 17".
  • FIG. 3 is a configuration diagram of an aging device using the aging method according to the embodiment of the present invention.
  • the aging device includes an aging waveform generation circuit 200 that generates an aging voltage applied to panel 1, and a data electrode switching element that outputs a pulse voltage for a data electrode of the aging waveform generation circuit 200 (see FIG.
  • a first inductor (inductor 301 and lead wire 401 for wiring) connecting the output terminal T1 of the first electrode (not shown in FIG. 3) to the data electrode terminal 17 and an aging waveform generation circuit 2
  • Output terminal T 3 of the sustaining electrode switching element (not shown in FIG. 3) that outputs a pulse voltage for the sustaining electrode of the aging waveform generation circuit 200, and the sustaining electrode terminal 16.
  • the switching element for each electrode of the aging waveform generation circuit 200 is usually composed of an IGBT (insulated gate bipolar transistor), an FET (field effect type transistor), and the like.
  • the inductors 301, 302, and 303 are composed of coils, ferrite cores, and the like.
  • the inductance of the second inductor (second inductance L sc), that is, the combined inductance of the inductor 302 and the lead wire 402 connected in series thereto is It was set to be about 1.
  • the inductance of the third inductor (third inductance L ss), that is, the combined inductance of the inductor 303 and the lead wire 400 connected in series with it, was also set to be about 1. .
  • the inductance of the first inductor (first Inductance L d), i.e., the combined inductance of the inductor 301 and the lead wire 401 connected in series with it, is expressed by the respective values of the second inductance L sc and the third inductance L ss. It is set to be larger than the value. In the present embodiment, the value of the first inductance Ld is set to be about 1.5 times the third inductance Lss. At this time, the ringing frequency of the aging voltage waveform applied to the data electrode terminal 17 became substantially equal to the ringing frequency of the aging voltage waveform applied to the scan electrode terminal 15.
  • the aging voltage waveform of the aging waveform generation circuit 200 was designed so that the phases of the ringing in the data electrode terminal portion 17 and the scanning electrode terminal portion 15 became equal. As a result, it was experimentally confirmed that aging was completed in about 1/3 the time of the conventional aging method.
  • FIG. 4 is an aging voltage waveform diagram in the aging method according to the embodiment of the present invention.
  • FIGS. 4 (a), (b), and (c) show the voltage waveforms V sc, V su, at the output terminals T 2, T 3, and T 1 of the switching elements for each electrode of the aging waveform generation circuit 200, respectively.
  • An example of Vd is shown.
  • rectangular voltages V sc and V su having opposite phases are applied to scan electrode 5 and sustain electrode 6 as aging voltages, respectively, and rectangular voltage V d is applied to data electrode 10.
  • Ringing is superimposed on the voltage waveforms at the sustain electrode terminal section 16 and the data electrode terminal section 17, and the voltage waveform has a ringing waveform. This is determined by the capacitance of panel 1 and the inductance of inductors 301, 302, 303 and the lead wires 401, 402, 400. This is due to resonance. Since the capacitance of the panel and the inductance of the lead wires 401, 402, and 403 cannot be set to 0, each electrode terminal 15
  • a large aging discharge occurs at timing (1) in which a large potential difference occurs between scan electrode 5 and sustain electrode 6.
  • this discharge is referred to as an erase discharge.
  • the present inventors have studied the erasing discharge generated due to the aging discharge, and as a result, have clarified the following.
  • the erasing discharge is a discharge that occurs at a low applied voltage despite consuming power, so the aging effect is small, and the wall charge inside the discharge cell is weakened, so the aging discharge (timed (3)) A large voltage is required to generate electric discharge, which results in lower aging efficiency.
  • the strength of the erasing discharge greatly depends on the characteristics of the discharge cell, and the aging of the discharge cell, which is likely to cause the erasing discharge, is difficult to proceed. Will be needed.
  • the erasing discharge occurs at the timing (4) due to the swing back of the voltage due to the ringing in the same manner as the erasing discharge generated at the timing (2). I do.
  • FIG. 5 is an enlarged view of an aging voltage waveform diagram in the aging method according to the embodiment of the present invention. As shown in the data electrode terminal voltage 1 in FIG. 5 (a), the frequency (ringing frequency) fd of the aging voltage waveform of the data electrode terminal 17 is the aging voltage at the scanning electrode terminal 15.
  • Frequency of the ringing waveform of the waveform (ringing frequency) fsc, etc. Is most desirable.
  • the capacitance between the scan electrode 5 and the sustain electrode 6 is larger than the capacitance between the data electrode and the display electrode. Therefore, as shown in FIG. 5 (a), in order to synchronize the U-ring of the aging voltage waveform at the scanning electrode terminal section 15 with the ringing of the aging voltage waveform at the data electrode terminal section 17, The value of the inductance Ld must be set larger than the inductance Lsc.
  • the rectangular voltage for applying the data electrode terminal 17 The effect of suppressing the erase discharge can be obtained by adjusting the peak timing by advancing the application timing of Vd by t1. Also, as shown in the data electrode terminal voltage 3 in FIG. 5 (c), even when the ringing frequency fd is higher than the ringing frequency fsc, the rectangular voltage V d applied to the data electrode terminal 17 The effect of suppressing the erase discharge can be obtained by delaying the application timing by t2.
  • the ringing frequency fd is 1Z2 or less of the ringing frequency fsc
  • the potential difference of the electrode terminal 17 at the timing (1) and the timing (2) becomes 1Z2 or less of the amplitude of the ringing.
  • the use of the ringing waveform is less significant.
  • the ringing frequency id is more than twice the ringing frequency fsc
  • the voltage of the data electrode terminal section 17 includes one or more periods of ringing between the timing (1) and the timing (2).
  • the erasing discharge cannot be suppressed.
  • the panel is set so that the time required to reach the peak of the ringing waveform at the data electrode terminal 17 is 1/2 to 2 times the time required to reach the peak of the ringing waveform at the scan electrode terminal 15. It is necessary to adjust the values of the inductances L sc, L ss and L d according to the characteristics of 1.
  • the aging method In the aging method according to the embodiment of the present invention, only the erasing discharge at the timing when scan electrode 5 is on the high voltage side with respect to sustain electrode 6 is suppressed.
  • the reasons are as follows.
  • the sustain electrode 6 In general, in driving an AC surface discharge type PDP, the sustain electrode 6 is involved only in the sustain discharge, while the scan electrode 5 is in addition to the sustain discharge. Since a discharge also occurs at the time of writing, it is necessary to advance aging of the scanning electrode 5 over the entire electrode surface facing the data electrode 10. Therefore, aging can be performed efficiently when the aging of scan electrode 5 and sustain electrode 6 are accelerated faster than that of sustain electrode 6 instead of aging scan electrode 5 and sustain electrode 6 equally.
  • FIG. 6 is a diagram showing an aging voltage waveform used in the aging experiment.
  • the aging voltage waveform applied to scan electrode 5 and sustain electrode 6 is the same as the voltage waveform shown in FIG. 4, and the second voltage between output terminal T2 of scan electrode switching element and scan electrode terminal 15 is The inductance L sc and the third inductance L ss between the output terminal T 3 of the sustain electrode switching element and the sustain electrode terminal section 16 were both set to about 1H.
  • the first inductance Ld between the output terminal T1 of the data electrode switching element and the data electrode terminal 17 is 0.3 H, 1.5 H, and 5 / zH. did.
  • Figures 6 (a), (t>) and (c) show the aging voltage waveform at the data electrode terminal 17 when the first inductance Ld is 0.3 H, 1.5 ⁇ , and 5 ⁇ H, respectively. Is shown.
  • the relationship between the ringing frequency fd of the aging voltage waveform at the electrode terminal 17 and the ringing frequency ⁇ sc of the aging voltage waveform at the scanning electrode terminal 15 is fd / 2 fsc, fd2 fsc, fd> 2 fsc.
  • the preferable range of Ld with respect to Lsc and Lss depends on the capacitance between the electrodes of the panel, that is, it depends on the design and cannot be determined.
  • the size can be up to three times larger than L sc or L ss.
  • the values of the respective inductances L sc, L ss, and Ld can be measured using an LCR meter at the same frequency in the frequency range of 10 kHz to 500 kHz (100 kHz in the present embodiment).
  • the values of L sc, L ss and L d change, but the relative value of each inductance, not the absolute value, is the gist of the present invention.For example, it is measured under the same conditions in the frequency component included in the ringing waveform. No problem if you do.
  • FIG. 7 is a diagram showing the results of an aging experiment of the aging method according to the embodiment of the present invention, in which the horizontal axis represents the aging time, and the vertical axis represents the discharge start voltage between scan electrode 5 and sustain electrode 6. Aging ends when the discharge starting voltage drops to a predetermined voltage. As described above, when the aging voltage waveform shown in FIG. 6A or FIG. 6C is applied to the data electrode terminal section 17, aging of about 10 hours was required until the discharge starting voltage decreased. When the aging voltage waveform shown in Fig. 6 (b) was applied, the discharge starting voltage dropped rapidly and stabilized in about 1/3 of the conventional aging time.
  • the inductors 301, 302, 303 such as coils are used for adjusting the first to third inductances.
  • each of the leads 401, 302, and 303 is not used without using the inductors 301, 302, and 303.
  • the lengths of 402 and 403 may be adjusted to obtain desired L sc, L ss and Ld. That is, the first, second, and third inductors are composed of the leads 401, 402, and 403, respectively, and when Ld> Lsc and Ld> Lss, the leads 402, 403 in FIG. In comparison, the lead line 401 may be set longer.
  • the first to third inductors are configured by an inductor 01 and a lead wire 401
  • the second inductor is configured by a lead wire 402
  • the third inductor is configured by a lead wire 403.
  • the configurations of the inductors can be appropriately selected and combined. Note that FIG. 3 is only a conceptual diagram, and the lengths of the lead wires 401, 402, and 403 in FIG. 3 do not show the relationship between the actual lengths.
  • An aging method and an aging apparatus provide an aging method and an aging apparatus that can significantly shorten aging time and have high power efficiency. This is useful for an aging method and an aging apparatus in an AC PDP manufacturing process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Description

明 細 書 プラズマディスプレィパネルのエージング方法およびエージング装置 技術分野
本発明は、 プラズマディスプレイパネルの製造工程におけるエージング方法お よびエージング装置に関する 背景技術
プラズマディスプレイパネル (以下、 「P D P」 または 「パネル」 と略記する) は、 大画面、 かつ薄型、 軽量であることを特徴とする視認性に優れた表示デバィ スである。 P D Pの放電方式としては A C型と D C型とがあり、 電極構造として は面放電型と対向放電型とがある。 しかし現在は、 高精細化に適し、 しかも製造 の容易なことから A C型かつ面放電型である A C面放電型 P D Pが主流となって いる。
A C面放電型 P D Pは、 一般に、 対向配置された前面基板と背面基板との間に 多数の放電セルを形成した構成である。 前面基板は、 前面ガラス板上に表示電極 として走査電極と維持電極とが互いに平行に複数対形成され、 それらの表示電極 を覆うように誘電体層および保護層が形成される。 背面基板は、 背面ガラス板上 にデータ電極が互いに平行に複数形成され、 それらを覆うように誘電体層が形成 される。 そしてこの誘電体層上にデータ電極と平行に隔壁が複数形成され、 誘電 体層の表面と隔壁の側面とに蛍光体層が形成される。 そして、 表示電極とデータ 電極とが立体交差するように前面基板と背面基板とを対向させて密封し、 その内 部の放電空間に放電ガスを封入する。
このようにして組み立てた P D Pは、 一般的に放電開始電圧が高く、 放電自体 も不安定であるため、パネル製造工程ではエージングを行い、放電特性の均一化、 安定化を図っている。
このようなエージング方法としては、 表示電極間、 すなわち走査電極—維持電 極間に、 交番電圧として逆位相の矩形波を長時間にわたり印加する方法がとられ てきたが、 エージング時間を短縮するために、 たとえばインダクタを介して矩形 波をパネルの走査電極と維持電極に印加する方法 (特開平 7— 2 2 6 1 6 2号公 報参照) や表示電極間に逆位相の矩形波を印加すると共にデータ電極にも維持電 極に印加する電圧波形と同相の波形を印加して、 表示電極間放電と同時に走査電 極一データ電極間放電を積極的に発生させる方法 (特開平 9一 2 5 1 8 4 1号公 報、 特開 2 0 0 2 - 2 3 1 1 4 1号公報参照) 等が提案されている。
しかしながら上述のエージング方法においても、 放電を安定させるまでには 1 0時間程度必要としていた。 そのためエージング工程における消費電力は膨大と なり、 P D Pの製造コストを上げる要因の一つとなっていた。 また、 エージング 工程が長時間にわたるため、 工場の敷地面積の問題、 あるいは空調設備などの製 造時の環境等、種々の問題があった。加えて今後の P D Pの大画面化、高輝度化、 生産量増大にともなって、 この問題が今後一層大きくなることは明白である。 本発明は、 上記問題点に鑑みてなされたものであり、 エージング時間を大幅に 短縮し、 かつ電力効率の良いエージング方法およびエージング装置を提供するも のである。 ' 発明の開示
プラズマディスプレイパネルのエージング方法において、走査電極、維持電極、 データ電極のそれぞれに接続されたインダク夕を介してエージング電圧を印加す ることによりエージングを行う際に、 データ電極に印加されるエージング電圧波 形が有するリンギング波形の周波数が、 走査電極に印加されるエージング電圧波 形が有するリンギング波形の周波数の 1 Z 2倍〜 2倍の間に設定されていること を特徴とする。 図面の簡単な説明
図 1は本発明の実施の形態においてエージングすべきパネルの構造の一例を示 す分解斜視図である。
図 2は同パネルの電極配列図である。
図 3は本発明の実施の形態のエージング方法を用いたエージング装置の構成図 である。
図 4は本発明の実施の形態のエージング方法におけるエージング電圧波形図で あ 。
図 5は本発明の実施の形態のエージング方法におけるエージング電圧波形の拡 大図である。
図 6はエージング実験に用いたエージング電圧波形を示す図である。
図 7は本発明の実施の形態におけるエージング方法のエージング実験の結果を 示す図である。 発明を実施するための最良の形態
以下、 本発明の一実施の形態によるエージング方法について、 図面を参照しな がら説明する。
(実施の形態)
図 1は本発明の実施の形態において、 エージングすべきパネルの構造の一例を 示す分解斜視図である。 パネル 1は、 対向して配置された前面基板 2と背面基板 3とを有している。 前面基板 2は、 前面ガラス板 4上に表示電極としての走査電 極 5と維持電極 6とが互いに平行に対をなして複数対形成されている。 そして、 これらの走査電極 5と維持電極 6とを覆うように誘電体層 7が形成され、 この誘 電体層 7の表面を覆うように保護層 8が形成されている。 背面基板 3は、 背面ガ ラス板 9上にデータ電極 1 0が互いに平行に複数形成され、 このデータ電極 1 0 を覆うように下地層 1 1が形成されている。 そして、 この下地層 1 1上にデータ 電極 1 0と平行に隔壁 1 2が複数形成され、 下地層 1 1の表面と隔壁 1 2の側面 とに蛍光体層 1 3が形成されている。 さらに、 前面基板 2と背面基板 3とに挟ま れた放電空間 1 4には、 放電ガスが封入されている。
図 2はパネル 1の電極配列図である。列方向に m列のデータ電極 1 0ェ〜 1 0 m (図 1のデ一夕電極 1 0 ) が配列され、 行方向 (列方向に直交する方向) に n行 の走査電極 ェ〜 。 (図 1の走査電極 5 ) と n行の維持電極 6 i S n (図 1の維 持電極 6 ) とが交互に配列されている。 そして、 1対の走査電極 5 ;、 維持電極 6; ( i = l〜; Q ).と 1つのデータ電極 1 0」· (j = l〜m) とが立体交差する部 分に放電セル 1 8が形成され、 この放電セル 1 8は放電空間内に mx n個形成さ れている。そして走査電極 5;はパネル周辺部に設けられた走査電極端子部 1 5 ; へ接続されている。 同様に維持電極 6 iは維持電極端子部 1 6 iへ、 デ一夕電極 1 0』はデ一夕電極端子部 1 7」.へ接続されている。
図 3は本発明の実施の形態のエージング方法を用いたエージング装置の構成図 である。 エージング装置は、 パネル 1に印加するエージング電圧を発生するエー ジング波形発生回路 2 0 0と、 エージング波形発生回路 2 0 0のデ一夕電極用パ ルス電圧を出力するデータ電極用スイッチング素子 (図 3では省略) の出力端子 T 1とデ一夕電極端子部 1 7とを接続する第 1のインダクタ (インダクタ 3 0 1 および配線用のリ―ド線 4 0 1 ) と、 エージング波形発生回路 2 0 0の走査電極 用パルス電圧を出力する走査電極用スイッチング素子 (図 3では省略) の出力端 子 T 2と走査電極端子部 1 5とを接続する第 2のインダクタ (インダクタ 3 0 2 および配線用のリード線 4 0 2 ) と、 エージング波形発生回路 2 0 0の維持電極 用パルス電圧を出力する維持電極用スイッチング素子 (図 3では省略) の出力端 子 T 3と維持電極端子部 1 6とを接続する第 3のインダクタ (インダク夕 3 0 3 および配線用のリード線 4 0 3 ) とを備えている。 すなわち、 データ電極 1 0に は第 1のィンダクタが接続され、 走査電極 5には第 2のィンダクタが接続され、 維持電極 6には第 3のインダクタが接続されており、 各電極には、 その電極に接 続された第 1〜第 3のィンダク夕を介してエージング電圧が印加される。
上記のエージング波形発生回路 2 0 0の各電極用スィツチング素子は、 通常 I G B T (絶縁ゲ一ト型バイポーラトランジスタ) や F E T (電界効果型トランジ ス夕) などで構成される。 また、 インダクタ 3 0 1, 3 0 2 , 3 0 3はコイルや フェライトコァ等により構成される。
本実施の形態においては、 第 2のインダクタのインダクタンス (第 2のインダ クタンス L s c )、すなわちィンダク夕 3 0 2とそれに直列に接続されたリ一ド線 4 0 2との合成インダク夕ンスが約 1 となるように設定した。 第 3のィンダ クタのインダクタンス (第 3のインダク夕ンス L s s )、すなわちインダクタ 3 0 3とそれに直列に接続されたリード線 4 0 3との合成インダクタンスも同様に約 1 となるように設定した。 一方、 第 1のインダク夕のインダクタンス (第 1 のインダクタンス L d )、すなわちインダクタ 3 0 1とそれに直列に接続きれたリ ード線 4 0 1との合成インダク夕ンスは、 第 2のインダクタンス L s cおよび第 3のィンダクタンス L s sのそれぞれの値より大きくなるように設定している。 本実施の形態においては第 1のィンダクタンス L dの値を第 3のィンダクタン ス L s sの約 1 . 5倍となるように設定した。 このとき、 データ電極端子部 1 7 に印加するエージング電圧波形のリンギング周波数が走査電極端子部 1 5に印カロ するエージング電圧波形のリンギング周波数とほぼ等しくなつた。 そして、 デー タ電極端子部 1 7および走査電極端子部 1 5におけるリンギングの位相が等しく なるようにエージング波形発生回路 2 0 0のエージング電圧波形を設計した。 そ の結果、 従来のエージング方法のおよそ 1 / 3の時間でエージングを終了するこ とが実験的に確認できた。
つぎに、 本発明の実施の形態におけるエージング方法によつてェ一ジング時間 が短縮できる理由について説明する。 図 4は本発明の実施の形態のエージング方 法におけるエージング電圧波形図である。 図 4 ( a )、 (b )、 ( c ) はそれぞれェ —ジング波形発生回路 2 0 0の各電極用スイッチング素子の出力端子 T 2、 T 3、 T 1における電圧波形 V s c、 V s u、 V dの一例を示している。 このように、 走査電極 5および維持電極 6にはエージング電圧としてそれぞれ逆位相の矩形電 圧 V s cおよび V s uを印加し、 データ電極 1 0には矩形電圧 V dを印加する。 図 4 ( d )、 (e )、 ( f ) はこのときパネル 1の走査電極端子部 1 5、 維持電極端 子部 1 6およびデ一夕電極端子部 1 7における電圧波形を示している。 このよう に、エージング波形発生回路 2 0 0の各電極用スイッチング素子の出力端子 T l、 Τ 2、 Τ 3における電圧波形が矩形波であっても、 パネル 1の走査電極端子部 1
5、 維持電極端子部 1 6およびデータ電極端子部 1 7における電圧波形にはリン ギングが重畳され、その電圧波形はリンギング波形を有するものとなる。これは、 パネル 1の持っている静電容量とインダクタ 3 0 1、 3 0 2、 3 0 3およびリー ド線 4 0 1、 4 0 2、 4 0 3の持っているインダク夕ンスとによって L C共振す るためである。 そして、 パネルの持つ静電容量やリード線 4 0 1、 4 0 2、 4 0 3の持つィンダク夕ンスを 0にすることができないので、 各電極端子部 1 5、 1
6、 1 7における電圧波形にリンギングが重畳されることを避けることはできな い。
図 4において、 走査電極 5と維持電極 6との間に大きな電位差が発生するタイ ミング ( 1 ) では大きなエージング放電が発生する。 ところがその後、 タイミン グ ( 2 ) においてリンギングによる電圧の振り戻しが発生し、 その大きさが走査 電極 5—維持電極 6間の放電を発生させない程度であっても、 放電開始電圧の低 い走査電極 5—データ電極 1 0間の放電が誘発される可能性がある。 もし、 この 放電が発生すると、 それにともなうプライミングの効果により走査電極 5一維持 電極 6間の放電開始電圧が実質的に低下し、 走査電極 5—維持電極 6間の放電が 誘発されることになる。 以下、 この放電を消去放電と呼ぶ。
本発明者らはエージング放電にともなって発生する消去放電について検討した 結果、 以下のことを明らかにした。 消去放電は電力を消費するにもかかわらず低 い印加電圧で発生する放電のためエージングの効果が小さく、 かつ、 放電セル内 部の壁電荷を弱めるため、 つづくエージング放電 (タイミング (3 ) で発生する 放電) を発生させるのに大きな電圧を必要とし、 結果的にエージング効率を低下 させる。 さらに、 消去放電の強さは放電セルの特性に大きく依存し、 消去放電の 起こりやすい放電セルのエージングが進み難く、 すべての放電セルに対して十分 なエージングを行うには、 より長いエージング時間が必要になる。 ここで、 説明 しなかったが、タイミング(3 )で発生するエージング放電の後、タイミング(2 ) で発生する消去放電と同様にリンギングによる電圧の振り戻しによってタイミン グ (4 ) で消去放電が発生する。
そこで、 走査電極 5に印加されるェ一ジング電圧波形にリンギングによる電圧 の振り戻しが発生するタイミングにおいて、 データ電極 1 0にも周波数が等しく 同位相のリンギングによる電圧の振り戻しを重畳することにより走査電極 5—デ —夕電極 1 0間の電位差が小さくなり、 その結果、 消去放電を抑制することがで きることがわかった。 図 5は本発明の実施の形態のエージング方法におけるェ一 ジング電圧波形図の拡大図である。 図 5 ( a) のデータ電極端子部電圧 1に示す ように、 データ電極端子部 1 7におけるエージング電圧波形が有するリンギング 波形の周波数 (リンギング周波数) f dは、 走査電極端子部 1 5におけるエージ ング電圧波形が有するリンギング波形の周波数 (リンギング周波数) f s cと等 しいことが最も望ましい。 通常、 A C面放電型 P D Pの場合、 データ電極—表示 電極間の静電容量に対し、 走査電極 5—維持電極 6間の静電容量が大きい。 その ため、 図 5 ( a) のように、 走査電極端子部 1 5におけるエージング電圧波形の Uンギングと、 データ電極端子部 1 7におけるエージング電圧波形のリンギング を同期させるためには、 上述のようにインダクタンス L dの値をインダクタンス L s cより大きく設定しなければならない。
しかし、 たとえば図 5 ( b) のデータ電極端子部電圧 2に示すように、 リンギ ング周波数 f dがリンギング周波数 f s cより低い場合であっても、 デ一夕電極 端子部 1 7 印加するための矩形電圧 V dの印加タイミングを t 1だけ早めてピ ークのタイミングを合わすことにより消去放電を抑制する効果を得ることができ る。 また、 図 5 ( c ) のデータ電極端子部電圧 3に示すように、 リンギング周波 数 f dがリンギング周波数 f s cより高い場合であっても、 データ電極端子部 1 7に印加するための矩形電圧 V dの印加タイミングを t 2だけ遅らせることによ り消去放電を抑制する効果を得ることができる。
ただし、 リンギング周波数 f dがリンギング周波数 f s cの 1 Z 2以下の場合 には、 タイミング (1 ) とタイミング (2 ) とにおけるデ一夕電極端子部 1 7の 電位差はリンギングの振幅の 1 Z 2以下となり、 リンギング波形を利用する意味 が小さくなる。 また、 リンギング周波数 i dがリンギング周波数 f s cの 2倍以 上の場合には、データ電極端子部 1 7の電圧はタイミング( 1 )とタイミング( 2 ) とのあいだで 1周期以上のリンギングが含まれるので、 データ電極端子部 1 7に 印加するための矩形電圧 V dの印加タイミングをどのように設定しても消去放電 を抑制することができない。 データ電極端子部 1 7におけるリンギング波形のピ —クに至るまでの時間が走査電極端子部 1 5におけるリンギング波形のピークに 至るまでの時間に対し、 1 / 2〜 2倍の範囲に入るようパネル 1の特性に応じて インダクタンス L s c、 L s sおよび L dの値を調整する必要がある。
なお、 本発明の実施の形態におけるエージング方法は、 走査電極 5が維持電極 6に対して高電圧側になるタイミングにおける消去放電のみを抑制している。 そ の理由は以下のとおりである。 一般に A C面放電型 P D Pの駆動においては、 維 持電極 6は維持放電のみに関与しているのに対し、 走査電極 5は維持放電に加え て書きこみ時にも放電を発生するので、 走査電極 5についてはデータ電極 10に 対向する電極面全面でエージングを進める必要がある。したがって、走査電極 5、 維持電極 6を同等にエージングするのではなく、 走査電極 5側のエージングを維 持電極 6側よりも加速するとエージングを効率的に行うことができる。
そこで、 走査電極 5が維持電極 6に対して高電圧側になるタイミングにおける 消去放電のみを抑制し、 次の放電、 すなわち走査電極 5が維持電極 6に対して低 電圧側になるときのエージング放電が強調できるようにする。 それによつて走査 電極 5が低電圧側になるタイミングの放電においては、 放電空間内を走査電極 5 側に向かう正イオンに起因する走査電極 5側のイオンスパッ夕が効率よく行われ、 走査電極 5側のエージングが維持電極 6側よりも加速される。
図 6は、 エージング実験に用いたエージング電圧波形を示す図である。 走査電 極 5および維持電極 6に印加するエージング電圧波形は図 4に示した電圧波形と 同じであり、 走査電極用スイッチング素子の出力端子 T 2と走査電極端子部 15 との間の第 2のインダク夕ンス L s c、 および維持電極用スイッチング素子の出 力端子 T 3と維持電極端子部 16との間の第 3のインダク夕ンス L s sはともに 約 1 Hとなるように設定した。 また、 データ電極用スイッチング素子の出力端 子 T1とデ一夕電極端子部 17との間の第 1のインダク夕ンス Ldは、 0. 3 H、 1. 5 H、 5 /zHの 3種類とした。 図 6 (a)、 (t>)、 (c) はそれぞれ第 1のインダク夕ンス Ldを 0. 3 H、 1. 5 ιιΗ, 5 ^Hとしたときのデータ 電極端子部 17におけるエージング電圧波形を示す。 また、 このときのデ一夕電 極端子部 17におけるエージング電圧波形のリンギング周波数 f dと走査電極端 子部 15におけるエージング電圧波形のリンギング周波数 ί s cとの関係は、 そ れぞれ、 f dく l/2 f s c、 f d二 f s c、 f d>2 f s cである。 L s cお よび L s sに対する Ldの好ましい範囲は、 上述のようにパネルの電極間の静電 容量、 つまり設計に依存するところがあり断定できないが、 一般的な P DPの構 造では概ね L dの大きさは L s cまたは L s sの 3倍までといえる。
ここで、 各インダクタンス L s c、 L s sおよび Ldの値は、 LCRメータを 使って、 10 kHz〜500 kHz周波数範囲の同一周波数 (本実施の形態では 100 kHzとした) で測定できる。 測定時の LCRメ一夕の測定周波数によつ て L s c、 L s sおよび L dの値は変化するが、 絶対値でなく各ィンダク夕ンス の相対値が本発明の要点であるため、 例えばリンギング波形に含まれる周波数成 分において同一条件で測定するのであれば問題ない。
図 7は、 本発明の実施の形態におけるエージング方法のェ一ジング実験の結果 を示す図であり、 横軸はエージング時間、 縦軸は走査電極 5—維持電極 6間の放 電開始電圧であり、 放電開始電圧が所定の電圧まで低下した時点でエージングが 終了する。 このように、 データ電極端子部 17に図 6 (a) または図 6 (c) の エージング電圧波形を印加した場合には放電開始電圧が低下するまでに 10時間 程度のエージングを必要としたが、 図 6 (b) のエージング電圧波形を印加した 場合には従来のおよそ 1 / 3のエージング時間で放電開始電圧が急速に低下して 安定した。
上記実施の形態では、 第 1〜第 3のインダクタンスの調整に、 コイルなどのィ ンダク夕 301, 302, 303を使用したが、 ィンダク夕 301, 302, 3 03を使用せず各リード線 401, 402, 403の長さを調整して所望の L s c、 L s sおよび Ldを得るようにしても良い。 つまり、 第 1, 第 2, 第 3のィ ンダクタをそれぞれリード線 401, 402, 403で構成し、 Ld〉L s c、 L d>L s sとする場合は、 図 3においてリード線 402, 403に比べてリ一 ド線 401を長く設定すればよい。 また、 例えば第 1のインダクタをインダク夕 01とリード線 401とで構成し、 第 2のインダクタをリード線 402で構成 し、 第 3のインダクタをリード線 403で構成するなど、 第 1〜第 3のインダク 夕の構成は適宜選択して組み合わせることができる。 なお、 図 3はあくまでも概 念図であり、 図 3におけるリード線 401, 402, 403の長さは、 実際の長 さの関係を示したものではない。
本発明によれば、 エージング時間を大幅に短縮し、 かつ電力効率の良いエージ ング方法およびエージング装置を提供することができる。 産業上の利用可能性
本発明のエージング方法およびエージング装置は、 エージング時間を大幅に短 縮し、 かつ電力効率の良いエージング方法およびエージング装置を提供すること ができ、 A C型 P D Pの製造工程におけるエージング方法およびエージング装置 等に有用である。

Claims

請求 の 範 囲
1 . デ一夕電極を形成した基板と、 この基板に対向配置され且つ前記デ一タ電 極に直交するように走査電極および維持電極を形成した基板とを有するプラズマ ディスプレイパネルのエージング方法において、 前記走査電極、 前記維持電極、 前記データ電極のそれぞれに接続されたィンダク夕を介してェ一ジング電圧を印 加することによりエージングを行う際に、 前記データ電極に印加されるエージン グ電圧波形が有するリンギング波形の周波数が、 前記走査電極に印加されるエー ジング電圧波形が有するリンギング波形の周波数の 1 / 2倍〜 2倍の間に設定さ れていることを特徴とするプラズマデイスプレイパネルのエージング方法。
2 . 前記データ電極に接続されたインダクタのインダク夕ンスは、 前記走査電 極に接続されたインダク夕のインダクタンスよりも大きいことを特徴とする請求 項 1に記載のプラズマディスプレイパネルのエージング方法。
3 . 前記データ電極または前記走査電極に接続されたインダクタは、 対応する 電極にェ一ジング電圧を印加するためのリード線であることを特徴とする請求項 1または請求項 2に記載のプラズマディスプレイパネルのエージング方法。
4 . 前記データ電極に接続されたインダクタは、 コイルまたはフェライトコア を含むことを特徴とする請求項 1または請求項 2に記載(
パネルのェ一ジング方法。
5 . データ電極を形成した基板と、 この基板に対向配置され且つ前記データ電 極に直交するように走査電極および維持電極を形成した基板とを有するプラズマ ディスプレイパネルのエージング装置において、 前記走査電極、 前記維持電極、 前記データ電極のそれぞれに接続されたインダク夕を介してエージング電圧を印 加することによりエージングを行う際に、 前記デ一夕電極に印加されるェ一ジン グ電圧波形が有するリンギング波形の周波数が、 前記走査電極に印加されるエー ジング電圧波形が有するリンギング波形の周波数の 1 / 2倍〜 2倍の間になるよ うに、 前記データ電極に接続されたインダク夕のインダクタンスが設定されてい ることを特徴とするブラズマデイスプレイパネルのエージング装置。
6 . 前記データ電極に接続さ 、 前記走査電 を特徴とする請求
Figure imgf000014_0001
7 . 前記デ一夕電極または前記走査電極に接続されたインダクタは、 対応する 電極にエージング電圧を印加するためのリード線であることを特徴とする請求項 5または請求項 6に記載のプラズマディスプレイパネルのエージング装置。
8 . 前記データ電極に接続されたインダクタは、 コイルまたはフェライトコア を含むことを特徴とする請求項 5または請求項 6に記載(
パネルのエージング装置。
PCT/JP2004/005284 2003-04-18 2004-04-14 プラズマディスプレイパネルのエージング方法およびエージング装置 WO2004093118A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/517,065 US7209098B2 (en) 2003-04-18 2004-04-14 Plasma display panel aging method and aging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003113873 2003-04-18
JP2003-113873 2003-04-18

Publications (1)

Publication Number Publication Date
WO2004093118A1 true WO2004093118A1 (ja) 2004-10-28

Family

ID=33296135

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005284 WO2004093118A1 (ja) 2003-04-18 2004-04-14 プラズマディスプレイパネルのエージング方法およびエージング装置

Country Status (3)

Country Link
US (1) US7209098B2 (ja)
CN (1) CN100447931C (ja)
WO (1) WO2004093118A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058361A (ko) * 2004-11-25 2006-05-30 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR101166585B1 (ko) * 2005-12-01 2012-07-18 엘지디스플레이 주식회사 정전기 방지를 위한 에이징패드를 구비한 평판표시소자
CN102213737B (zh) * 2011-05-30 2013-06-05 深圳市华星光电技术有限公司 一种面板可靠度测试方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226162A (ja) * 1994-02-14 1995-08-22 Fujitsu Ltd Ac型プラズマディスプレイパネルのエージング方法及び装置
JPH09251841A (ja) * 1996-03-15 1997-09-22 Fujitsu Ltd プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置
JP2002197977A (ja) * 2000-12-27 2002-07-12 Kyoshin Denki Kk プラズマディスプレイパネルのエージング装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044022A1 (fr) * 1999-01-19 2000-07-27 Canon Kabushiki Kaisha Canon d'électrons et imageur et procédé de fabrication, procédé et dispositif de fabrication de source d'électrons, et appareil de fabrication d'imageur
WO2004075235A1 (ja) * 2003-02-19 2004-09-02 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルのエージング方法
WO2004075236A1 (ja) * 2003-02-19 2004-09-02 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルおよびそのエージング方法
WO2004114349A1 (ja) * 2003-06-18 2004-12-29 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226162A (ja) * 1994-02-14 1995-08-22 Fujitsu Ltd Ac型プラズマディスプレイパネルのエージング方法及び装置
JPH09251841A (ja) * 1996-03-15 1997-09-22 Fujitsu Ltd プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置
JP2002197977A (ja) * 2000-12-27 2002-07-12 Kyoshin Denki Kk プラズマディスプレイパネルのエージング装置

Also Published As

Publication number Publication date
US20050159069A1 (en) 2005-07-21
US7209098B2 (en) 2007-04-24
CN1698158A (zh) 2005-11-16
CN100447931C (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
KR100367899B1 (ko) Ac 방전형 플라즈마 표시 패널 장치 및 그 구동 방법
JP3028075B2 (ja) プラズマディスプレイパネルの駆動方法
WO2005117056A1 (ja) プラズマディスプレイパネルのエージング方法
KR19980087502A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100708519B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
EP1280124A2 (en) Method of driving a plasma display panel
WO2004093118A1 (ja) プラズマディスプレイパネルのエージング方法およびエージング装置
JP4375094B2 (ja) プラズマディスプレイパネルのエージング方法およびエージング装置
US20050190125A1 (en) Capacitive load driver and plasma display
KR100611833B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법 및 에이징 장치
KR100722612B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
US7786956B2 (en) Plasma display device
JP3439462B2 (ja) プラズマディスプレイパネルのエージング方法
JP5109216B2 (ja) プラズマディスプレイ装置
JP4375039B2 (ja) プラズマディスプレイパネルのエージング方法
JP4466220B2 (ja) プラズマディスプレイパネルの製造方法
JP2007066523A (ja) プラズマディスプレイパネルの製造方法およびエージング装置
JP2004363008A (ja) プラズマディスプレイパネルのエージング方法
KR100536202B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법 및 장치
KR100392958B1 (ko) 고주파 플라즈마 디스플레이 패널
JP4802651B2 (ja) プラズマディスプレイ装置
JP2005084361A (ja) プラズマディスプレイ装置
JP2004265655A (ja) プラズマディスプレイパネルの製造方法
JP2001351529A (ja) プラズマディスプレイパネルのエージング方法
JP2005100736A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 10517065

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057000808

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048005067

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057000808

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020057000808

Country of ref document: KR

122 Ep: pct application non-entry in european phase