JP4375039B2 - プラズマディスプレイパネルのエージング方法 - Google Patents

プラズマディスプレイパネルのエージング方法 Download PDF

Info

Publication number
JP4375039B2
JP4375039B2 JP2004034692A JP2004034692A JP4375039B2 JP 4375039 B2 JP4375039 B2 JP 4375039B2 JP 2004034692 A JP2004034692 A JP 2004034692A JP 2004034692 A JP2004034692 A JP 2004034692A JP 4375039 B2 JP4375039 B2 JP 4375039B2
Authority
JP
Japan
Prior art keywords
voltage
aging
electrode
discharge
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004034692A
Other languages
English (en)
Other versions
JP2004273441A (ja
Inventor
成晃 山内
崇 青木
明浩 松田
浩二 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004034692A priority Critical patent/JP4375039B2/ja
Publication of JP2004273441A publication Critical patent/JP2004273441A/ja
Application granted granted Critical
Publication of JP4375039B2 publication Critical patent/JP4375039B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Description

本発明は、AC型プラズマディスプレイパネルのエージング方法に関する。
プラズマディスプレイパネル(以下、PDPあるいはパネルと略記する)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。PDPの放電方式としてはAC型とDC型とがあり、電極構造としては3電極面放電型と対向放電型とがある。しかし現在は、高精細化に適し、しかも製造の容易なことからAC型かつ面放電型であるAC型3電極PDPが主流となっている。
AC型3電極PDPは、一般に、対向配置された前面基板と背面基板との間に多数の放電セルを形成してなる。前面基板は、表示電極としての走査電極と維持電極とが前面ガラス板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成される。背面基板は、背面ガラス板上にデータ電極が互いに平行に複数形成され、それらを覆うように誘電体層が形成される。そしてこの誘電体層上にデータ電極と平行に隔壁が複数形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成される。そして、表示電極とデータ電極とが立体交差するように前面基板と背面基板とを対向させて密封し、その内部の放電空間に放電ガスを封入する。こうしてパネルの組み立てが完了する。
しかし、組み立てられたばかりのパネルは一般に放電開始電圧が高く放電自体も不安定であるため、パネル製造工程においてエージングを行い放電特性を均一化かつ安定化させている。
このようなエージング方法としては、表示電極間、すなわち走査電極−維持電極間に交番電圧成分を含む電圧として逆位相の矩形波を長時間にわたり印加する方法がとられてきたが、エージング時間を短縮するために、たとえばインダクタを介して矩形波をパネルの電極に印加する方法(特許文献1参照)や、走査電極−維持電極間に極性の異なるパルス状の電圧を印加する面放電エージングの後に、連続して、走査電極および維持電極とデータ電極の間に極性の異なるパルス状の電圧を印加して対向放電する方法(特許文献2参照)等が提案されている。
特開平7−226162号公報 特開2002−231141号公報
しかしながら上述のエージング方法においても、放電を安定させるまでには10時間程度必要としていた。したがって、エージング工程の消費電力が膨大となりPDP製造時のランニングコスト増加の主要要因の1つとなっていた。また、エージング工程が長時間にわたるため、工場の敷地面積の問題、あるいは空調設備等の製造時の環境等、種々の問題があった。加えて今後のPDPの大画面化、生産量増大にともなって、この問題が今後一層大きくなることは明白である。
本発明は、上記問題点に鑑みてなされたものであり、エージング時間を大幅に短縮し、さらに電力効率のよいプラズマディスプレイパネルのエージング方法を提供するものである。
本発明のプラズマディスプレイパネルのエージング方法は、走査電極、維持電極、データ電極を有するプラズマディスプレイパネルに対して少なくとも走査電極と維持電極との間に交番電圧成分を含む電圧を印加してエージング放電を行うエージング工程において、エージング放電に付随して発生する消去放電を抑制する電圧を抑制電圧とするとき、交番電圧成分を含む電圧の立ち上がりから所定の時間間隔の後、電圧を上昇させることにより抑制電圧を走査電極または維持電極のうちの少なくとも1つの電極に印加することを特徴とするプラズマディスプレイパネルのエージング方法である。消去放電を抑制することでエージングにおける電力効率を向上させ、放電セル毎のエージングばらつきも抑制でき、その結果、エージング時間の短縮および電力削減を図ることができる。
また、消去放電を抑制する電圧はデータ電極に印加することとしてもよい。この方法によれば、データ電極に電圧を印加するので、消費電力が小さく、駆動回路も簡単になる。
また、消去放電を抑制する電圧は、走査電極に印加する電圧の増加あるいは維持電極に印加する電圧の減少にともなって発生するエージング放電に付随して発生する消去放電を抑制するための電圧であってもよい。この方法によれば、走査電極側のエージングを維持電極側に比較して加速できるので、さらに効率のよいエージングが可能となる。
また、消去放電を抑制する電圧はデータ電極に印加される電圧であって、走査電極に印加する電圧の増加あるいは維持電極に印加する電圧の減少にともなうエージング放電の発生するタイミングに印加される電圧は、走査電極に印加する電圧の増加あるいは維持電極に印加する電圧の減少にともなって発生するエージング放電に付随する消去放電の発生するタイミングに印加される電圧よりも高い波形であってもよい。この方法により、データ電極に印加する駆動電圧波形の自由度が増え、たとえば単純なパルス電圧波形を用いて本発明を実施することが可能となる。
本発明のプラズマディスプレイパネルのエージング方法によれば、エージング時間を大幅に短縮し、さらに電力効率のよいエージング方法を提供することができる。
以下本発明の実施の形態について、図面を参照しつつ説明する。
(実施の形態1)
図1は本発明の実施の形態においてエージングすべきパネルの構造を示す分解斜視図である。パネル1は、対向して配置された前面基板2と背面基板3とを有している。前面基板2は、前面ガラス板4上に走査電極5と維持電極6とが互いに平行に対をなして複数対形成されている。そして、これらの走査電極5と維持電極6とを覆うように誘電体層7が形成され、この誘電体層7の表面を覆うように保護層8が形成されている。背面基板3は、背面ガラス板9上にデータ電極10が互いに平行に複数形成され、このデータ電極10を覆うように誘電体層11が形成されている。そして、この誘電体層11上にデータ電極10と平行に隔壁12が複数形成され、誘電体層11の表面と隔壁12の側面とに蛍光体層13が形成されている。さらに、前面基板2と背面基板3とに挟まれた放電空間14には、放電ガスが封入されている。
図2は本発明の実施の形態におけるパネル1の電極配列図である。列方向にm列のデータ電極10〜10(図1のデータ電極10)が配列され、行方向にn行の走査電極5〜5(図1の走査電極5)とn行の維持電極6〜6(図1の維持電極6)とが交互に配列されている。そして、1対の走査電極5、維持電極6(i=1〜n)と1つのデータ電極10(j=1〜m)とを含む放電セル18が放電空間内にm×n個形成されている。そして各走査電極5はパネル周辺部に設けられた各走査電極端子部15に接続されている。同様に維持電極6は維持電極端子部16に、データ電極10はデータ電極端子部17に接続されている。ここで、各放電セル18に対して走査電極5と維持電極6とがつくるギャップを放電ギャップ20と呼び、放電セル間のギャップ、すなわち走査電極5と1つとなりの放電セルに属する維持電極6i−1とがつくるギャップを隣接間ギャップ21と呼ぶ。
図3は本発明の実施の形態1のエージング方法における電極への印加電圧波形を示す図であり、図3(a)、(b)、(c)はそれぞれ走査電極5、維持電極6、データ電極10への印加電圧波形を示している。このように本実施の形態のエージング方法における走査電極5および維持電極6への印加電圧波形は単純な矩形波の繰り返しではなく、電圧の立ち上がりの後、時間間隔td遅れたタイミングでもう一度小さな立ち上がりを有する波形である。実験の結果、図3においてV1=200V、V2=100V、td=3μs(繰り返し周期は25μs一定)と設定したとき、従来のエージング方法の約半分の時間でエージングを終えることができた。
もちろんこれら電圧値V1、V2、時間間隔tdの最適値は、電極の形状や寸法、あるいはパネルに用いられる材料、さらにはエージング回路のインダクタンス等に依存するものであるから、パネルの設計等を変えた場合はあらためて設定し直す必要がある。
次に、本発明の実施の形態におけるエージング方法によってエージング時間が短縮できる理由について説明する。図4(a)、(b)は従来のエージング方法における走査電極5、維持電極6の印加電圧波形を示している。また、図4(c)、(d)はこのときのパネルの走査電極端子部15および維持電極端子部16における電圧波形を模式的に示している。このように印加電圧波形として作成した波形は矩形であっても、パネルの走査電極端子部15および維持電極端子部16においては、図4(c)、(d)に示すようにリンギングが重畳されている。これは従来の技術で説明したようにエージング回路へインダクタを挿入した場合はもちろんであるが、インダクタを用いなくても配線のもつ浮遊インダクタンスとパネルの容量との共振によっても発生する。このように、電極端部における電圧波形にリンギングが重畳することは一般に避けられない。
図4(e)はパネルの発光をフォトセンサで検出した発光波形を模式的に示す図であり、個々の発光は個々の放電に対応している。ここで、大きなエージング放電(1)に続く小さな放電(2)は、電圧の振り戻しのタイミングで発生する放電であり、壁電荷を消去するいわゆる消去放電であることがわかった。この消去放電は電力を消費するにもかかわらずエージングの効果が小さく、かつ、壁電荷を弱めるため次の放電を発生させるのに大きな電圧を必要とし、結果的にエージング効率を低下させることがわかった。さらに、消去放電の強さは放電セルの特性に大きく依存し、消去放電の起こりやすい放電セルのエージングが進み難く、すべての放電セルに対して十分なエージングを行うには、より長いエージング時間が必要になるという副作用があることも明らかとなった。
本発明の実施の形態1におけるエージング方法は、自己消去が発生するタイミングにおいて、エージング放電に付随して発生する消去放電を抑制するための電圧を走査電極5、維持電極6の両方に重畳印加し自己消去を抑えるものであり、その結果、効率のよいエージングが可能となる。実際、このときのパネルの発光をフォトセンサで検出すると消去放電にともなう発光が小さくなっていることが観測された。
なお、本実施の形態におけるエージング方法の電極印加電圧波形は、走査電極5、維持電極6のそれぞれに消去放電を抑制する電圧として、図3(a)、(b)に示すように電圧の立ち上がりから時間間隔tdの後、もう一度小さな立ち上がりを有する波形とした。しかし、図3(d)、(e)に示すように維持電極6側は矩形波形とし、走査電極5に印加する電圧波形の立ち上がりおよび立ち下がりタイミングの後に消去放電を抑制する電圧を印加してもよく、図示しないが、逆に、走査電極5側は矩形波形とし、維持電極6側のみに消去放電を抑制する電圧を印加してもよい。
(実施の形態2)
図5は本発明の実施の形態2のエージング方法における電極の印加電圧波形を示す図である。図5(a)、(b)は走査電極5、維持電極6の印加電圧波形を示しており交番電圧成分を含む電圧として単純な矩形波の繰り返しが印加されている。図5(c)はデータ電極10に印加される電圧波形を示している。本実施の形態におけるエージング方法が実施の形態1と異なるところは、消去放電を抑制する電圧が走査電極5、維持電極6ではなくデータ電極10に印加されている点である。データ電極10には大きな放電電流が流れないので消費電力が小さくかつ回路が簡単になるという利点もある。
次に、上述の電圧波形をデータ電極10に印加することによって消去放電を抑制できる理由について説明する。図6(a)〜(d)は消去放電が発生するメカニズムを説明するための図であり、各電極の壁電荷の動きを予想したものである。図6(a)は走査電極5に正の電圧が印加されて大きなエージング放電が終了した直後の壁電荷の配置を示しており、走査電極5側には負の電荷、維持電極6側には正の電荷が蓄積している。次にリンギングによる電位降下が発生した場合、その大きさが走査電極5−維持電極6間の放電を発生しない程度の電位降下であっても、図6(b)に示すように、走査電極5−データ電極10間の放電開始電圧が低いので走査電極5−データ電極10間の放電が誘発される。すると、図6(c)に示すようにここで発生した種火放電の効果により走査電極5−維持電極6間の放電開始電圧が実質的に低下し、走査電極5−維持電極6間の放電が誘発され、これが消去放電となる。
つまり、消去放電はもともと走査電極5−維持電極6間で直接放電するのではなく、一旦走査電極5−データ電極10間で初期放電が開始し、その種火で走査電極5−維持電極6間の消去放電が生じることがわかった。
図6(d)は消去放電が終了した後の壁電荷の配置を示す。このように壁電荷の量が消去放電によって減少しているため次の放電を発生させるためには大きな電圧が必要となる。
以上説明した通り、走査電極5とデータ電極10間の初期放電を抑えることによって走査電極5−維持電極6間の消去放電を抑えることができる。したがって、リンギングによって負方向の電圧が走査電極5に印加されるタイミングにおいて、データ電極10にも負の電圧を印加することにより初期放電が抑えられ、その結果、消去放電を抑制することができることがわかった。
なお、AC型PDPの各電極は誘電体層に囲まれており放電空間と絶縁されているため、直流成分は放電そのものには何ら寄与しない。したがって自己消去を含むタイミングでデータ電極に負の電圧を印加することと、自己消去以外のタイミングでデータ電極に正の電圧を印加することは同じ効果を与える。そのため、データ電極に印加される電圧は図5(d)に示す電圧波形であっても図5(c)に示す電圧波形と同様の効果を得ることができる。
(実施の形態3)
図7は本発明の実施の形態3のエージング方法における電極の印加電圧波形を示す図である。図7(a)、(b)は走査電極5、維持電極6の印加電圧波形を示しており交番電圧成分を含む電圧として単純な矩形波の繰り返しが印加されている。図7(c)はデータ電極10に印加する電圧波形を示している。本実施の形態におけるエージング方法が実施の形態2と異なるところは、消去放電のうち一方のみを抑制するようにデータ電極10に電圧を印加している点である。特に、走査電極5に印加する電圧の増加あるいは維持電極6に印加する電圧の減少にともなって発生するエージング放電に付随して発生する消去放電、すなわち、走査電極5が維持電極6に対して高電圧側になるタイミングにおける自己消去のみを抑制している。したがって、次の放電、すなわち走査電極5に印加する電圧の減少あるいは維持電極6に印加する電圧の増加にともなって発生するエージング放電、あるいは同じことであるが走査電極5が維持電極6に対して低電圧側になるときのエージング放電が強調される。走査電極5が低電圧側になるタイミングの放電においては、放電空間内を走査電極5側に向かう正イオンに起因する走査電極5側のイオンスパッタが行われる。したがってデータ電極10に図7(c)に示す電圧波形を印加することによって、走査電極5側のエージングが維持電極6側よりも加速されることになる。
初期化放電、書き込み放電、維持放電と一連の3電極PDPの実駆動において、動作電圧と関係するのは、書き込み放電と維持放電である。一般に、維持放電は、走査電極5と維持電極6間に矩形電圧パルスで放電を発生させるため、それぞれの電極部における放電ギャップ20近傍が関与する。一方、書き込み放電は走査電極5とデータ電極10間の放電が主たる放電であるため、走査電極5側についてはデータ電極10に対向するほぼ電極面全面で放電が発生する。したがって、実駆動での安定動作を目的で行うエージングは、走査電極5、維持電極6を同等にエージングするよりは、維持電極6側よりも走査電極5側について電極面全面のエージングを加速すると効率的である。実際、発明者らはデータ電極10に図7(c)に示す電圧波形を印加することによって走査電極5側のエージングを加速でき、一層エージング効率が上がることを見出した。
なお、この場合にも、図7(c)に示す電圧波形以外に図7(d)、(e)の電圧波形でも同様の効果を得ることができる。これらの波形は、走査電極5に印加する電圧の増加あるいは維持電極6に印加する電圧の減少にともなってエージング放電が発生するタイミング(すなわちタイミング(1))においてデータ電極10に印加されている電圧が、続く消去放電が発生するタイミング(タイミング(2))においてデータ電極10に印加されている電圧よりも高いことに特徴がある。以下に、これらの電圧波形が図7(c)に示す電圧波形と同様の効果を得ることができる理由について説明する。
エージング放電(タイミング(1)で発生)のような強い放電においては、放電セル内部の電界を緩和するまで壁電荷の再配置が行われると考えてよい。そして続く消去放電(タイミング(2)で発生)はエージング放電で再配置された壁電荷に対してリンギングによる電位降下分が加算されて発生する。したがって消去放電を抑制するためにデータ電極に印加される電圧はエージング放電発生時の電圧に対してその変化分だけが有効に働くことになる。逆にいえば、エージング放電発生時の電位と続く消去放電発生時の電位が同じであれば、消去放電を抑制する効果はないことになる。本実施の形態においては走査電極5が維持電極6に対して低電圧側になるタイミングにおける消去放電は抑制しないので、図7(d)に示すように(3)と(4)のタイミングでの電圧が一定であれば電位そのものの値はいずれでもよい。したがって図7(e)の電圧波形と、図7(c)、(d)の電圧波形とは同等の効果を示すことになる。
図8は本発明の実施の形態1〜3におけるエージング方法に基づきパネルのエージングを行うエージング装置の構成を示すブロック図である。エージング装置110は、電力を供給する電源部120、各電極に対する印加電圧波形を発生する印加電圧波形発生部130、各電極に対する印加電圧波形を設定するための印加電圧波形設定部140、エージングすべきパネル100を載せるパネル設置台(図示せず)を有する。パネル100の複数の走査電極端子部15〜15は短絡バー115により短絡されケーブルで印加電圧波形発生部130の走査電極用出力部に接続されている。維持電極端子部16〜16、データ電極端子部17〜17についても同様にそれぞれ短絡バー116、117により短絡され印加電圧波形発生部130に接続されている。印加電圧波形発生部130は実施の形態1〜3において説明した各電極に対応する所定の印加電圧波形を発生し、パネル100の走査電極5、維持電極6、データ電極10のそれぞれに供給することでエージングが行われる。印加電圧波形設定部140は、印加電圧波形の繰り返し周期、電圧を印加するタイミング、各タイミングにおける電圧値等をエージングするパネル100に応じて最適な値に設定するためのものである。
図9(a)は、上記エージング装置の印加電圧波形設定部140の外観図の一例であり、図9(b)は印加電圧波形設定部140の設定項目を、本発明の実施の形態3において説明した印加電圧波形を例として示した図である。このように、図9に例示した印加電圧波形設定部140においては、エージング時間T、走査電極および維持電極へ印加する交番電圧波形の電圧値Vs、繰り返し周波数f、データ電極へ印加するパルス電圧波形の電圧値Vd、パルス幅tw、時間間隔tcをそれぞれ独立に設定することができる。ここで、パルス電圧波形の時間間隔tcについては特に言及しなかったが、調整可能としておくことが望ましい。これは、多品種のパネル100のエージングに対応する場合に有用であり、また、パネル100を搬送するために用いるパレットの配線長に依存するインダクタンス等、設備上のばらつきを調整するためにも設けておくことが望ましい。
図10は、本発明の実施の形態3のエージング方法におけるエージング時間を従来のエージング方法と比較した図である。図10において、横軸はエージング時間、縦軸は走査電極−維持電極間の放電開始電圧であり、放電開始電圧が所定の電圧まで低下した時点でエージングが終了する。従来のエージング方法では放電開始電圧の低下する速度が遅く10時間程度のエージングが必要であったが、本発明の実施の形態3におけるエージング方法によれば放電開始電圧が急速に低下し安定化するため、従来のおよそ1/3の時間でエージングを終了することができた。
本発明のプラズマディスプレイパネルのエージング方法は、エージング時間を大幅に短縮し、さらに電力効率のよいエージング方法を提供することができ、AC型プラズマディスプレイパネルの製造工程のエージング方法等に有用である。
本発明の実施の形態においてエージングすべきパネルの構造を示す分解斜視図 同パネルの電極配列図 本発明の実施の形態1のエージング方法における電極の印加電圧波形を示す図 従来のエージング方法における電極の印加電圧波形、電極端子部における電圧波形およびパネルの発光波形を示す図 本発明の実施の形態2のエージング方法における電極の印加電圧波形を示す図 消去放電が発生するメカニズムを説明するための図 本発明の実施の形態3のエージング方法における電極の印加電圧波形を示す図 本発明の実施の形態1〜3におけるエージング方法に基づきパネルのエージングを行うエージング装置の構成を示すブロック図 (a)は、本発明の実施の形態1〜3におけるエージング方法に基づきパネルのエージングを行うエージング装置の印加電圧波形設定部の外観図(b)は同印加電圧波形設定部の設定項目を、本発明の実施の形態3において説明した印加電圧波形を例として示した図 本発明の実施の形態3のエージング方法におけるエージング時間を従来のエージング方法と比較した図
符号の説明
1,100 プラズマディスプレイパネル(パネル)
2 前面基板
3 背面基板
4 前面ガラス板
5,5〜5 走査電極
6,6〜6 維持電極
7 誘電体層
8 保護層
9 背面ガラス板
10,10〜10 データ電極
11 誘電体層
12 隔壁
13 蛍光体層
14 放電空間
15,15〜15 走査電極端子部
16,16〜16 維持電極端子部
17〜17 データ電極端子部
18 放電セル
20 放電ギャップ
21 隣接間ギャップ
110 エージング装置
115,116,117 短絡バー
120 電源部
130 印加電圧波形発生部
140 印加電圧波形設定部

Claims (4)

  1. 走査電極、維持電極、データ電極を有するプラズマディスプレイパネルに対して少なくとも前記走査電極と前記維持電極との間に交番電圧成分を含む電圧を印加してエージング放電を行うエージング工程において、前記エージング放電に付随して発生する消去放電を抑制する電圧を抑制電圧とするとき、前記交番電圧成分を含む電圧の立ち上がりから所定の時間間隔の後、電圧を上昇させることにより前記抑制電圧を前記走査電極または前記維持電極のうちの少なくとも1つの電極に印加することを特徴とするプラズマディスプレイパネルのエージング方法。
  2. 走査電極、維持電極、データ電極を有するプラズマディスプレイパネルに対して少なくとも前記走査電極と前記維持電極との間に交番電圧成分を含む電圧を印加してエージング放電を行うエージング工程において、前記エージング放電に付随して発生する消去放電を抑制する電圧を前記データ電極に印加することを特徴とするプラズマディスプレイパネルのエージング方法。
  3. 前記消去放電を抑制する電圧は、前記走査電極に印加する電圧の増加あるいは前記維持電極に印加する電圧の減少にともなって発生するエージング放電に付随して発生する消去放電を抑制するための電圧であることを特徴とする請求項1または請求項2に記載のプラズマディスプレイパネルのエージング方法。
  4. 記走査電極に印加する電圧の増加あるいは前記維持電極に印加する電圧の減少にともなうエージング放電の発生するタイミングに印加される電圧は、前記走査電極に印加する電圧の増加あるいは前記維持電極に印加する電圧の減少にともなって発生するエージング放電に付随する消去放電の発生するタイミングに印加される電圧よりも高いことを特徴とする請求項に記載のプラズマディスプレイパネルのエージング方法。
JP2004034692A 2003-02-19 2004-02-12 プラズマディスプレイパネルのエージング方法 Expired - Fee Related JP4375039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004034692A JP4375039B2 (ja) 2003-02-19 2004-02-12 プラズマディスプレイパネルのエージング方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003041125 2003-02-19
JP2004034692A JP4375039B2 (ja) 2003-02-19 2004-02-12 プラズマディスプレイパネルのエージング方法

Publications (2)

Publication Number Publication Date
JP2004273441A JP2004273441A (ja) 2004-09-30
JP4375039B2 true JP4375039B2 (ja) 2009-12-02

Family

ID=33134143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004034692A Expired - Fee Related JP4375039B2 (ja) 2003-02-19 2004-02-12 プラズマディスプレイパネルのエージング方法

Country Status (1)

Country Link
JP (1) JP4375039B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339860A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルのエージング方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069227A1 (ja) * 2007-11-30 2009-06-04 Hitachi, Ltd. プラズマディスプレイパネルの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339860A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルのエージング方法
JP4595385B2 (ja) * 2004-05-25 2010-12-08 パナソニック株式会社 プラズマディスプレイパネルのエージング方法

Also Published As

Publication number Publication date
JP2004273441A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
KR100803456B1 (ko) 화상 표시 장치
KR100708519B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
WO2005117056A1 (ja) プラズマディスプレイパネルのエージング方法
KR19980087502A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100570679B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JPH10333635A (ja) プラズマディスプレイパネルの駆動方法
JP4375039B2 (ja) プラズマディスプレイパネルのエージング方法
KR100661683B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP4273844B2 (ja) プラズマディスプレイパネルのエージング方法
CN100463095C (zh) 等离子体显示屏的制造方法
KR100312513B1 (ko) 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법
JP4375094B2 (ja) プラズマディスプレイパネルのエージング方法およびエージング装置
JP4466220B2 (ja) プラズマディスプレイパネルの製造方法
JP4239779B2 (ja) プラズマディスプレイパネル
KR20050021525A (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2008309826A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100289901B1 (ko) 고주파를 이용한 플라즈마 디스플레이 패널 구동 방법
KR100813336B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
JP4979225B2 (ja) プラズマディスプレイパネルのエージング方法
KR100611833B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법 및 에이징 장치
JP2005091555A (ja) プラズマディスプレイ装置
JP2004265759A (ja) プラズマディスプレイパネルの製造方法およびエージング装置
JP2005100736A (ja) プラズマディスプレイパネル
JP2005196228A (ja) Ac型プラズマディスプレイパネルの駆動方法
JP2005100737A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061219

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Effective date: 20090717

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20130918

LAPS Cancellation because of no payment of annual fees